WO2015060198A1

WO2015060198A1 - 表示装置

Info

Publication number: WO2015060198A1
Application number: PCT/JP2014/077590
Authority: WO
Inventors: 暎冨吉; 井上　尚人; 彩中谷
Original assignee: シャープ株式会社
Priority date: 2013-10-21
Filing date: 2014-10-16
Publication date: 2015-04-30
Also published as: US20160196792A1; US9858882B2

Abstract

　簡易な回路構成によって、輝度ムラを抑制し、かつ、電源供給が断たれた後の電荷残りを抑制する。スロープコントロール部（５２）は、グランドに接続された接地状態と、非接地状態とを切り替えて、ハイ電圧（ＶＧＨ）の波形を変調することによって、波形の立下りに傾斜を有するスイッチ制御信号（Ｖｏｎ）を生成し、外部からの電力供給が断たれた際に、スロープコントロール部（５２）は非接地状態となる。

Description

表示装置

　本発明は表示装置に関する。

　アクティブマトリクス駆動方式の液晶表示装置では、電源をオフした後に表示面に画像が残らないようにするために、電源オフ時に全ゲートドライバ出力をハイ電圧（ＶＧＨ）とし、画素電極に書き込まれている電荷を抜く技術が用いられている。

　しかしながら、タブレットに搭載された液晶パネルは、電池から供給される電力によって駆動されており、電池を外すなどして突如電源オフ状態とされる（以下、パニックオフと呼ぶ）場合がある。このように、パニックオフにより電力の供給が断たれた場合、通常の表示ＯＦＦシーケンスを取れないため、表示面に画像が残ってしまう現象（通称：電荷残り）が発生することがある。

　特許文献１，２には、このような問題を解決する技術について記載されている。

　特許文献１には、ゲートバス駆動回路に対して、所定時間電力を保持することができる電源保持回路を通じて動作電源電圧を供給し、電源がオフされた時には、そのオフを検出し、電源オフの直後の一定時間ゲートバスに接続された全てのトランジスタを同時にオンにする方法が記載されている。

　特許文献２には、ソースドライバ用駆動電源及び接地電位の間に一方向に直列に接続された二つのダイオードを備え、ソースラインがダイオードの接続点に接続された液晶表示装置が記載されている。特許文献２の液晶表示装置によれば、電源がオフされたとき、ゲートハイ信号を全てのゲート線に出力すると共に、ソースドライバ用駆動電源を接地電位に設定して、液晶層に蓄積された電圧を、ダイオードを通じて放電させることができる。

　また、液晶表示装置において、各画素に設けられたＴＦＴのゲート電極に接続されたゲートラインによって伝搬されるゲート信号の遅延によって、画素の位置に応じて寄生容量に起因する画素電極の電位のレベルシフトが不均一となり、その結果、表示画像の輝度ムラが生じるという問題が知られている。

　この問題を解決するために、ゲートパルスの波形を、立下りに傾斜を有する波形となるように制御する技術が知られている。このような技術を用いたゲートスロープ型の液晶表示装置は、例えば特許文献３に記載されている。

　さらに、特許文献４には、パニックオフ対策を施したゲートスロープ型の液晶表示装置が記載されている。図５は、特許文献４の液晶表示装置の構成例を示す図である。図６は、特許文献４の液晶表示装置のゲート駆動回路に入出力される信号の波形を示す図である。

　図５に示すように、特許文献４の液晶表示装置は、輝度傾斜回路２０１と、電力保持回路２０２と、電源切り替え回路２０３と、ゲート駆動回路２０４とを有している。

　輝度傾斜回路２０１は、入力されるゲートオン電圧Ｖｏｎを、ゲート駆動回路２０４の出力に同期して変化させ、図６の電源Ｖｇｏｎに示すようなゲート駆動回路用ゲートオン電圧を出力する。

　電力保持回路２０２は、ゲートオン電圧Ｖｏｎにより供給される電力を所定時間保持するものであり、十分大きな容量を有するコンデンサ等を用いて構成される。

　電源切り替え回路２０３は、図示しない電源装置等からの装置電源Ｖｉｎの電圧値が所定の電圧値より高い場合には、輝度傾斜回路２０１の出力電圧をゲート駆動回路２０４に出力し、所定の電圧値以下の場合には、電力保持回路２０２の出力電圧をゲート駆動回路２０４に出力する。

　ゲート駆動回路２０４には、電源切り替え回路２０３の出力電圧、ゲートオフ電圧Ｖｏｆｆ、ロジック電圧Ｖｃｃがそれぞれ供給される。

　液晶表示装置に装置電源Ｖｉｎが正常に供給されている通常駆動時（装置電源Ｖｉｎが３．３Ｖのとき）には、ゲート駆動回路２０４は、輝度傾斜回路２０１の出力とゲートオフ電圧Ｖｏｆｆとを合成することにより生成されるパルス信号（ＶＯＵＴ１～ＶＯＵＴｎ）を１ゲートライン周期毎に順次出力する。輝度傾斜回路２０１の出力電圧は、ゲートクロック信号の立下りに同期して変動させているので、ゲート駆動回路２０４の出力ＶＯＵＴｉも故意に立下りを鈍らせた駆動波形になる。したがって、表示面内での輝度ムラを改善することができる。

　一方、液晶表示装置に供給される装置電源Ｖｉｎが切断された電源オフ時（装置電源Ｖｉｎが０Ｖになる時刻ｔ１）には、電源オフ後の時刻ｔ２にて電力保持回路２０２に保持されていた電圧がゲート駆動回路２０４に供給される。そして、ゲート駆動回路２０４は、他の入力信号にかかわらず非同期で、電力保持回路２０２の出力をゲート駆動回路２０４のすべての出力端子に出力する（ＶＯＵＴ１～ＶＯＵＴｎ）。

　したがって、表示部２０６におけるすべての薄膜トランジスタがオン状態になり、液晶に残っている電荷を速やかに放出して表示を消去することができ、電源オフ時に残像が見えてしまうことを回避することができる。

日本国公開特許公報「特許第２６５５３２８号公報（１９９７年５月３０日登録）」日本国公開特許公報「特許第４１８０７４３号公報（２００８年９月５日登録）」日本国公開特許公報「特許第３４０６５０８号公報（２００３年３月７日登録）」日本国公開特許公報「特許第４５４４８２７号公報（２０１０年７月９日登録）」

　しかしながら、特許文献４の液晶表示装置は、ゲートスロープ型の液晶表示装置においてパニックオフ対策を施すために、電源の切り替え回路２０３や電力保持回路２０２などの回路を必要とし、回路構成が複雑化する。その結果、液晶表示装置の小型化及び低コスト化を妨げる。

　本発明は、上記の課題に鑑みなされたものであって、その目的は、簡易な回路構成によって、表示面内での輝度ムラを抑制し、かつ、電源供給が断たれた後の電荷残りを抑制することができる液晶表示装置を提供することにある。

　上記の課題を解決するために、本発明の一態様に係る液晶表示装置は、複数の画素と、各画素に設けられたスイッチ素子を制御するためのスイッチ制御信号を生成する信号生成部と、を備える表示装置であって、上記信号生成部は、ハイ電圧生成部と波形調整部とを備えており、上記ハイ電圧生成部は、上記スイッチ素子をオン状態とするためのハイ電圧を上記波形調整部に供給し、上記波形調整部は、グランドに接続された接地状態と、グランドに接続されない非接地状態とを切り替え、上記ハイ電圧の波形を変調することによって、波形の立下りに傾斜を有する上記スイッチ制御信号を生成し、外部からの電力供給が断たれた際に、上記波形調整部は非接地状態となることを特徴とする。

　本発明の一態様によれば、簡易な回路構成によって、表示面内での輝度ムラを抑制し、かつ、電源供給が断たれた後の電荷残りを抑制することができる液晶表示装置を提供することができる。

本発明の実施形態１に係る液晶表示装置のブロック図である。オン電圧生成部の構成を示すブロック図である。ＶＧＨ生成回路から出力されるハイ電圧ＶＧＨ、およびスロープコントロール部から出力されるゲートオン電圧Ｖｏｎの波形を示す図である。本発明の実施形態２に係る液晶表示装置のオン電圧生成部の構成を示すブロック図である。従来技術としての特許文献４の液晶表示装置の特徴的要素を示す構成図である。特許文献４の液晶表示装置のゲート駆動回路に入出力される信号の波形を示す図である。

　〔実施形態１〕
　以下、本発明の実施の形態について、図１～３に基づいて詳細に説明する。以下の説明では、本発明の適用例として液晶表示装置を挙げて説明するが、本発明は他の表示装置、例えば有機ＥＬ表示装置などにも適用することができる。

　図１は、本実施形態の液晶表示装置の構成を示すブロック図である。

　図１に示すように、液晶表示装置１は、液晶パネル２、ゲート信号生成部３（信号生成部）、ソースドライバＳＤ、及び、タイミングコントローラ４を備えている。また、液晶表示装置１は、入力端子ＩＮを備えており、入力端子ＩＮを介して各回路を駆動するための電源電圧Ｖ１が外部から供給される。

　液晶パネル２には、図中横方向に延びるｍ本の走査信号線Ｇ（Ｇ１，Ｇ２・・・Ｇｍ）と、図中縦方向に延びるｎ本のデータ信号線Ｓ（Ｓ１，Ｓ２・・・Ｓｎ）とが設けられている。

　また、液晶パネル２には、走査信号線Ｇとデータ信号線Ｓとによって囲まれた領域である画素ＰＩＸが複数形成されている。液晶パネル２には、各画素ＰＩＸに対応して、ＴＦＴ２１（スイッチ素子）と画素電極２２とが設けられている。

　ＴＦＴ２１のゲート端子は走査信号線Ｇに接続されており、ソース端子はデータ信号線Ｓに接続されており、ドレイン端子は画素電極２２に接続されている。

　走査信号線Ｇの一端は後述するゲートドライバＧＤに接続され、データ信号線Ｓの一端は後述するソースドライバＳＤに接続されている。

　ゲート信号生成部３は、ゲートドライバＧＤと、オン電圧生成部５と、オフ電圧生成部６とを備えている。

　オン電圧生成部５は、電源電圧Ｖ１に基づいて、ＴＦＴ２１を制御してオン状態とするのに十分な電圧であるゲートオン電圧Ｖｏｎ（スイッチ制御信号）を生成し、ゲートドライバＧＤに供給する。オフ電圧生成部６は、電源電圧Ｖ１に基づいて、ＴＦＴ２１をオフ状態とするための電圧であるゲートオフ電圧Ｖｏｆｆを生成し、ゲートドライバＧＤに供給する。

　ゲートドライバＧＤは、ゲートオン電圧Ｖｏｎおよびゲートオフ電圧Ｖｏｆｆに基づいて、ＴＦＴ２１のオン状態およびオフ状態を制御するためのゲート信号を生成し、各走査信号線Ｇに順次印加する。例えば、ゲートオン電圧Ｖｏｎを２４Ｖとし、ゲートオフ電圧Ｖｏｆｆを－５Ｖとしてもよい。

　以上のように、ゲート信号生成部３は、ゲート信号を生成し、走査信号線Ｇにゲート信号を印加することによって、ＴＦＴ２１のオンおよびオフの状態を制御する。

　ソースドライバＳＤは、各データ信号線Ｓに対して、映像信号に基づいて各画素ＰＩＸの画素電極２２に印加すべき電圧として生成されたデータ信号を、各データ信号線Ｓに供給する。これにより、オン状態のＴＦＴ２１を介して、画素電極２２にデータ信号が書き込まれる。

　タイミングコントローラ４は、図示しないコントロール部から入力された水平同期信号及び垂直同期信号に基づき、各回路が同期して動作するための基準となる信号を各回路に対して供給する。具体的には、ゲートドライバＧＤには、垂直同期信号に基づいて、ゲートスタートパルス信号およびゲートクロック信号を供給する。ソースドライバＳＤには、水平同期信号に基づいて、ソーススタートパルス信号、ソースラッチストローブ信号、ソースクロック信号、および入力画像に応じた映像信号を供給する。

　ゲートドライバＧＤは、タイミングコントローラ４から受け取ったゲートスタートパルス信号をトリガーとして液晶パネル２の走査を開始し、走査信号線Ｇを選択状態とする信号であるゲートクロック信号に従って各走査信号線Ｇに順次選択電圧を印加していく。ソースドライバＳＤは、タイミングコントローラ４から受け取ったソーススタートパルス信号を基に、液晶パネル２の各データ信号線Ｓに画像データ信号を供給する。

　＜オン電圧生成部＞
　本実施形態のオン電圧生成部の詳細な構成について、図２に基づいて説明する。

　図２は、オン電圧生成部の構成を示すブロック図である。

　オン電圧生成部５は、ＶＧＨ生成回路５１（ハイ電圧生成部）と、スロープコントロール部５２（波形調整部）と、電圧降下検出回路５３（停止検出部）とを備えている。

　ＶＧＨ生成回路５１は、入力端子ＩＮから供給される電源電圧Ｖ１に基づいて、ＴＦＴ２１をオン状態とするために十分な電圧であるハイ電圧ＶＧＨを生成し、ハイ電圧ＶＧＨをスロープコントロール部５２に供給する。また、ＶＧＨ生成回路５１の出力は、容量５６を介してグランドに接続されている。

　スロープコントロール部５２は、Ｐ型ＦＥＴ５４と、Ｎ型ＦＥＴ５５と、ハイ電圧ＶＧＨが入力されるハイ電圧入力端子ＶＧＨＩＮと、ＧＮＤ接続端子ＶＧＨＲと、を備えている。ハイ電圧入力端子ＶＧＨＩＮとノードＮ１とは、Ｐ型ＦＥＴ５４を介して接続されており、ＧＮＤ接続端子ＶＧＨＲとノードＮ１とは、Ｎ型ＦＥＴ５５を介して接続されている。

　Ｐ型ＦＥＴ５４のゲート端子およびＮ型ＦＥＴ５５のゲート端子には、タイミングコントローラ４から出力されるスロープコントロール信号ＳＴＣが入力される。スロープコントロール信号ＳＴＣはクロック信号であり、Ｐ型ＦＥＴ５４およびＮ型ＦＥＴ５５のオン状態およびオフ状態を交互に切り替える。

　ノードＮ１はゲートドライバＧＤに接続されており、ノードＮ１の電位に応じたゲートオン電圧Ｖｏｎがスロープコントロール部５２から出力される。

　ＧＮＤ接続端子ＶＧＨＲは、プルダウン抵抗としてのスロープ用抵抗５７と、オフ対策用ＦＥＴ５８（制御用スイッチ素子）とを介してグランド（ＧＮＤ）に接続されている。すなわち、オフ対策用ＦＥＴ５８の第１の端子は、スロープ用抵抗５７を介してＧＮＤ接続端子ＶＧＨＲに接続されており、オフ対策用ＦＥＴ５８の第２の端子は、グランドに接続されている。

　電圧降下検出回路５３は、入力端子ＩＮから電源電圧Ｖ１を供給され、電源電圧Ｖ１が所定の閾値よりも高い場合は、オフ対策用ＦＥＴ５８をオン状態とするために十分に高い電圧を出力し、電源電圧Ｖ１が所定の閾値よりも低い場合は、オフ対策用ＦＥＴ５８をオフ状態とするために十分に低い電圧（供給停止信号）を出力する。電圧降下検出回路５３の出力は、オフ対策用ＦＥＴ５８の第１の端子と第２の端子との導通を制御するゲート端子（制御端子）に接続されている。電圧降下検出回路５３として、一般的なリセットＩＣを用いることができる。

　＜動作＞
　電源電圧Ｖ１が正常に供給されている通常駆動時には、電圧降下検出回路５３は高電圧を出力するため、オフ対策用ＦＥＴ５８はオン状態を維持する。

　そして、スロープコントロール部５２では、Ｐ型ＦＥＴ５４がオン状態でありＮ型ＦＥＴ５５がオフ状態のとき、ノードＮ１がハイ電圧入力端子ＶＧＨＩＮに電気的に接続されることによって、ＶＧＨ生成回路５１からハイ電圧ＶＧＨを供給されるハイ電圧供給状態となり、ノードＮ１の電位はハイ電圧ＶＧＨの電位まで引き上げられる。

　一方、Ｐ型ＦＥＴ５４がオフ状態でありＮ型ＦＥＴ５５がオン状態のとき、ノードＮ１はＧＮＤ接続端子ＶＧＨＲに電気的に接続されることによって、ノードＮ１の電位はグランド電位に引き下げられる（ノードＮ１の電位はグランドに放電される）。なお、このとき、ＶＧＨ生成回路５１からハイ電圧ＶＧＨを供給されないハイ電圧非供給状態となる。

　Ｐ型ＦＥＴ５４およびＮ型ＦＥＴ５５のオン状態およびオフ状態を交互に切り替えることによって、ノードＮ１がグランドに接続された接地状態と、ノードＮ１がグランドに接続されない非接地状態とを交互に切り替える。その結果、ハイ電圧ＶＧＨの波形が変調され、スロープコントロール部５２から出力されるゲートオン電圧Ｖｏｎの波形は、立下りに傾斜を有する。これにより、ゲートドライバＧＤからの画素の位置に応じた輝度ムラの発生を抑制することができる。

　一方で、パニックオフ等により外部からの電力供給が断たれ、電源電圧Ｖ１が供給されなくなった際、電圧降下検出回路５３は低電圧を出力するため、オフ対策用ＦＥＴ５８はオフ状態（ＯＰＥＮ状態）となり、ＧＮＤ接続端子ＶＧＨＲはグランドと絶縁される。その結果、ノードＮ１の電位はスロープ用抵抗５７を介してグランド電位に引き下げられない。

　そのため、パニックオフ等によって電源電圧Ｖ１が供給されなくなった際にも、液晶パネル２のＴＦＴ２１をオン状態とするために必要な電圧をゲートドライバに供給することができるため、画素ＰＩＸから電荷を抜くことができ、電荷残りの発生を抑制することができる。

　図３は、ＶＧＨ生成回路から出力されるハイ電圧ＶＧＨ、およびスロープコントロール部５２から出力されるゲートオン電圧Ｖｏｎの波形を示す図である。横軸は時間であり、縦軸は電圧である。図中において、一点鎖線はＶＧＨ生成回路から出力されるハイ電圧の波形を示し、実線及び破線はゲートオン電圧Ｖｏｎの波形を示す。

　図３に示すように、時刻ｔ１以前のゲートオン電圧Ｖｏｎの波形は、立ち上がり電圧がハイ電圧ＶＧＨであり、立下りに傾斜を有する。

　また、従来の液晶表示装置では、ノードＮ１がグランドに接地された状態でパニックオフした場合、破線で示すように、時刻ｔ１以降のゲートオン電圧Ｖｏｎは低下し続けてしまう。

　これに対して、本実施形態の液晶表示装置によれば、パニックオフした場合、ノードＮ１がグランドに接続されない非接地状態となるため、実線で示すように、時刻ｔ１以降のゲートオン電圧Ｖｏｎの低下を抑制することができる。そのため、電源オフによって電源電圧Ｖ１が供給されなくなった際にも、その後に液晶パネル２のＴＦＴ２１をオン状態とするために必要な電圧をゲートドライバに供給することができ、画素ＰＩＸから電荷を抜くことができ、電荷残りの発生を抑制することができる。

　〔実施形態２〕
　本発明の他の実施形態について、図４に基づいて説明すれば、以下のとおりである。なお、説明の便宜上、前記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。

　図４は、本実施形態のオン電圧生成部の構成を示すブロック図である。

　図４に示すように、本実施形態のスロープコントロール部１５２は、ＡＮＤ回路１５９を備えている。ＡＮＤ回路１５９の入力端子には、タイミングコントローラ４から供給されるスロープコントロール信号ＳＴＣと、電圧降下検出回路１５３の出力信号とが入力される。また、ＡＮＤ回路１５９の出力端子は、Ｐ型ＦＥＴ５４のゲート端子およびＮ型ＦＥＴ５５のゲート端子に接続される。

　電源電圧Ｖ１が正常に供給されている通常駆動時には、電圧降下検出回路１５３は高電圧を出力し、ＡＮＤ回路１５９の出力端子からはスロープコントロール信号ＳＴＣに応じた信号が出力されるため、Ｐ型ＦＥＴ５４およびＮ型ＦＥＴ５５のオン状態およびオフ状態が交互に切り替わる。その結果、スロープコントロール部１５２から出力されるゲートオン電圧Ｖｏｎの波形は、立下りに傾斜を有する。これにより、ゲートドライバＧＤからの画素の位置に応じた輝度ムラの発生を抑制することができる。

　一方で、パニックオフ等により、電源電圧Ｖ１が供給されなくなった際、電圧降下検出回路１５３は低電圧を出力し、ＡＮＤ回路１５９の出力端子からは低電圧の信号が出力されるため、Ｐ型ＦＥＴ５４はオン状態となりＮ型ＦＥＴ５５はオフ状態となる。これにより、電源電圧Ｖ１が供給されなくなった際にも、ノードＮ１の電位はグランド電位に引き下げられない。さらに、ノードＮ１とハイ電圧入力端子ＶＧＨＩＮとの電気的な接続が固定されることによって、ノードＮ１の電位はハイ電圧ＶＧＨの電位まで引き上げられる。

　そのため、電源オフによって電源電圧Ｖ１が供給されなくなった際にも、液晶パネル２のＴＦＴ２１をオン状態とするために必要な電圧をゲートドライバに供給することができるため、画素ＰＩＸから電荷を抜くことができ、電荷残りの発生を抑制することができる。

　〔実施形態３〕
　本発明の他の実施形態について説明すれば、以下のとおりである。なお、説明の便宜上、前記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。

　本実施形態の液晶表示装置においては、ＴＦＴ２１として、その半導体層にいわゆる酸化物半導体を用いたＴＦＴを採用している。この酸化物半導体には、例えば、ＩｎＧａＺｎＯ系酸化物半導体であるＩＧＺＯ（ＩｎＧａＺｎＯｘ：登録商標）が含まれる。

　酸化物半導体を用いたＴＦＴは、ａ－Ｓｉを用いたＴＦＴよりも、オン状態の時の電子移動度が２０～５０倍程度高く、オン特性が非常に優れている。

　本実施形態の液晶表示装置において、酸化物半導体を用いたＴＦＴを各画素に採用することによって、各画素のＴＦＴのオン特性が非常に優れたものとなる。そのため、各画素に対して画素データを書き込む際の電子移動量を増大し、該書き込みにかかる時間をより短時間化することができる。

　一方で、ＩｎＧａＺｎＯ系酸化物半導体を用いたＴＦＴ２１を採用した場合、オフ特性が優れていることから、液晶表示装置がパニックオフした場合に画素の電荷が抜け難い。

　しかしながら、実施形態１または実施形態２のように、電源電圧Ｖ１の供給が断たれた際に、ノードＮ１とグランドとを断線させることによって、ノードＮ１の電位の低下を抑制することができ、液晶パネル２のＴＦＴ２１をオン状態とするために必要な電圧をゲートドライバに供給することができるため、画素ＰＩＸから電荷を抜くことができ、電荷残りの発生を抑制することができる。

　〔まとめ〕
　本発明の態様１に係る表示装置（液晶表示装置１）は、複数の画素（ＰＩＸ）と、各画素に設けられたスイッチ素子（ＴＦＴ２１）を制御するためのスイッチ制御信号（ゲートオン信号Ｖｏｎ）を生成する信号生成部（ゲート信号生成部３）と、を備える表示装置であって、上記信号生成部は、ハイ電圧生成部（ＶＧＨ生成回路５１）と波形調整部（スロープコントロール部５２、１５２）とを備えており、上記ハイ電圧生成部は、上記スイッチ素子をオン状態とするためのハイ電圧を上記波形調整部に供給し、上記波形調整部は、グランドに接続された接地状態と、グランドに接続されない非接地状態とを切り替え、上記ハイ電圧の波形を変調することによって、波形の立下りに傾斜を有する上記スイッチ制御信号を生成し、外部からの電力供給が断たれた際に、上記波形調整部は非接地状態となることを特徴とする。

　上記の構成によれば、立下りに傾斜を有するスイッチ制御信号によってスイッチ素子のオンおよびオフの状態を制御することができる。これにより、画素の位置に応じて寄生容量に起因する画素電極の電位のレベルシフトが不均一となることによる、表示画像の輝度ムラを抑制することができる。

　さらに、波形調整部は、接地状態と非接地状態とを切り替えるが、外部からの電力供給が断たれたときに、波形調整部は非接地状態となるため、ハイ電圧をグランドに逃がし続けることはない。そのため、電力供給が断たれた場合に、各画素に設けられた全てのスイッチ素子をオン状態とするために十分な電圧を有するスイッチ制御信号を供給することができ、表示面において電荷残りを抑制することができる。すなわち、パニックオフ対策をすることができる。

　以上のように、簡易な回路構成によって、表示面内での輝度ムラを抑制し、かつ、電源供給が断たれた後の電荷残りを抑制することができる。

　本発明の態様２に係る表示装置は、上記態様１において、外部からの電力供給が断たれた際に供給停止信号を出力する停止検出部（電圧降下検出回路５３、１５３）と、上記波形調整部に接続された第１の端子と、グランドに接続された第２の端子と、上記第１の端子と上記第２の端子との導通を制御する制御端子とを有する制御用スイッチ素子（ＦＥＴ５８）とを備えており、上記制御端子に上記供給停止信号が入力されることにより、上記第１の端子は上記第２の端子と絶縁され、上記波形調整部は非接地状態となる構成であってもよい。

　上記の構成によれば、外部からの電力供給が断たれた場合に、制御用スイッチ素子を用いて波形調整部を非接地状態とすることができる。そのため、簡易な回路構成によって電源供給が断たれた後の電荷残りを抑制することができる。

　本発明の態様３に係る表示装置は、上記態様１において、外部からの電力供給が断たれた際に供給停止信号を出力する停止検出部を備えており、上記供給停止信号に基づいて、上記波形調整部は非接地状態となる構成であってもよい。

　本発明の態様４に係る表示装置は、上記態様３において、上記波形調整部は、上記ハイ電圧生成部から上記ハイ電圧を供給されるハイ電圧供給状態と、上記ハイ電圧を供給されないハイ電圧非供給状態とを切り替え、上記供給停止信号に基づいて、上記波形調整部は上記ハイ電圧供給状態となる構成であってもよい。

　上記の構成によれば、電力供給が断たれた場合に、波形調整部の出力を上記ハイ電圧と等しくすることができる。これにより、電力供給が断たれた場合に、各画素に設けられた全てのスイッチ素子をオン状態とするための電圧をより確実に供給することができる。

　本発明の態様５に係る表示装置は、上記態様１～４の何れかにおいて、上記スイッチ素子はＴＦＴであり、上記ＴＦＴの半導体層には、ＩｎＧａＺｎＯ系酸化物半導体が用いられている構成であってもよい。

　上記の構成によれば、スイッチ素子のオン特性が非常に優れたものとなる。そのため、各画素に対して画素データを書き込む際の電子移動量を増大し、該書き込みにかかる時間をより短時間化することができる。

　本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。さらに、各実施形態にそれぞれ開示された技術的手段を組み合わせることにより、新しい技術的特徴を形成することができる。

　本発明は、アクティブマトリクス駆動方式の表示装置に好適に利用することができる。

１　液晶表示装置（表示装置）
３　ゲート信号生成部（信号生成部）
２１　ＴＦＴ（スイッチ素子）
５１　ＶＧＨ生成回路（ハイ電圧生成部）
５２、１５２　スロープコントロール部（波形調整部）
５３、１５３　電圧降下検出回路（停止検出部）
５８　ＦＥＴ（制御用スイッチ素子）
ＰＩＸ　画素
ＶＧＨ　ハイ電圧
Ｖｏｎ　ゲートオン電圧（スイッチ制御信号）

Claims

　複数の画素と、各画素に設けられたスイッチ素子を制御するためのスイッチ制御信号を生成する信号生成部と、を備える表示装置であって、
　上記信号生成部は、ハイ電圧生成部と波形調整部とを備えており、
　上記ハイ電圧生成部は、上記スイッチ素子をオン状態とするためのハイ電圧を上記波形調整部に供給し、
　上記波形調整部は、グランドに接続された接地状態と、グランドに接続されない非接地状態とを切り替え、上記ハイ電圧の波形を変調することによって、波形の立下りに傾斜を有する上記スイッチ制御信号を生成し、
　外部からの電力供給が断たれた際に、上記波形調整部は非接地状態となることを特徴とする表示装置。
　外部からの電力供給が断たれた際に供給停止信号を出力する停止検出部と、
　上記波形調整部に接続された第１の端子と、グランドに接続された第２の端子と、上記第１の端子と上記第２の端子との導通を制御する制御端子とを有する制御用スイッチ素子とを備えており、
　上記制御端子に上記供給停止信号が入力されることにより、上記第１の端子は上記第２の端子と絶縁され、上記波形調整部は非接地状態となることを特徴とする請求項１に記載の表示装置。
　外部からの電力供給が断たれた際に供給停止信号を出力する停止検出部を備えており、
　上記供給停止信号に基づいて、上記波形調整部は非接地状態となることを特徴とする請求項１に記載の表示装置。
　上記波形調整部は、上記ハイ電圧生成部から上記ハイ電圧を供給されるハイ電圧供給状態と、上記ハイ電圧を供給されないハイ電圧非供給状態とを切り替え、
　上記供給停止信号に基づいて、上記波形調整部は上記ハイ電圧供給状態となることを特徴とする請求項３に記載の表示装置。
　上記スイッチ素子はＴＦＴであり、
　上記ＴＦＴの半導体層には、ＩｎＧａＺｎＯ系酸化物半導体が用いられていることを特徴とする請求項１～４の何れか１項に記載の表示装置。