[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

WO2014112240A1 - 炭化珪素半導体装置の製造方法 - Google Patents

炭化珪素半導体装置の製造方法 Download PDF

Info

Publication number
WO2014112240A1
WO2014112240A1 PCT/JP2013/082788 JP2013082788W WO2014112240A1 WO 2014112240 A1 WO2014112240 A1 WO 2014112240A1 JP 2013082788 W JP2013082788 W JP 2013082788W WO 2014112240 A1 WO2014112240 A1 WO 2014112240A1
Authority
WO
WIPO (PCT)
Prior art keywords
silicon carbide
carbide substrate
main surface
semiconductor device
base
Prior art date
Application number
PCT/JP2013/082788
Other languages
English (en)
French (fr)
Inventor
弘之 北林
Original Assignee
住友電気工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 住友電気工業株式会社 filed Critical 住友電気工業株式会社
Priority to DE112013006468.5T priority Critical patent/DE112013006468T5/de
Priority to CN201380066987.0A priority patent/CN104871288A/zh
Priority to US14/441,137 priority patent/US9449823B2/en
Publication of WO2014112240A1 publication Critical patent/WO2014112240A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0475—Changing the shape of the semiconductor body, e.g. forming recesses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer

Definitions

  • the present invention relates to a method for manufacturing a silicon carbide semiconductor device, and more particularly to a method for manufacturing a silicon carbide semiconductor device having a step of fixing a silicon carbide substrate to a base material.
  • silicon carbide is being adopted as a material constituting the semiconductor device.
  • Silicon carbide is a wide band gap semiconductor having a larger band gap than silicon that has been widely used as a material constituting a semiconductor device. Therefore, by adopting silicon carbide as a material constituting the semiconductor device, it is possible to achieve a high breakdown voltage and a low on-resistance of the semiconductor device.
  • a semiconductor device that employs silicon carbide as a material has an advantage that a decrease in characteristics when used in a high temperature environment is small as compared with a semiconductor device that employs silicon as a material.
  • one surface of the silicon carbide substrate may be fixed to the support substrate and the electrode may be formed on the other surface.
  • Patent Document 1 Japanese Unexamined Patent Publication No. 2012-178603
  • one surface of a silicon carbide substrate is attached to a carrier substrate such as sapphire, the other surface is ground, and then the carrier substrate is removed from the silicon carbide substrate.
  • a process of forming an ohmic contact on the surface is described.
  • International Publication No. 2012/035880 Patent Document 2 includes a step of grinding one surface of a silicon carbide substrate with one surface fixed to an adhesive tape, and then forming a back electrode on the other surface. Is described.
  • the silicon carbide substrate is fixed to the carrier substrate with an adhesive such as wax.
  • an adhesive such as wax.
  • Patent Document 2 when an electrode is formed on a silicon carbide substrate by the method described in International Publication No. 2012/035880 (Patent Document 2), the contact resistance between the silicon carbide substrate and the electrode is large.
  • the present invention has been made in view of the above problems, and an object of the present invention is to reduce the contact resistance between a silicon carbide substrate and an electrode, and to manufacture a silicon carbide semiconductor device by a simple method.
  • a method for manufacturing a semiconductor device is provided.
  • the adhesive tape fixing the silicon carbide substrate protrudes from the outer periphery of the silicon carbide substrate. Impurities are generated from the protruding part of the adhesive tape, and the metal film formed on the silicon carbide substrate is oxidized by the impurity gas. Thereafter, it was found that when the electrode is formed by annealing the metal film, the contact resistance between the silicon carbide substrate and the electrode increases. Moreover, when the component of the impurity gas was analyzed, it was found that the main component of the impurity gas was H 2 O (water vapor). It is considered that the metal film is oxidized by the reaction of the H 2 O (water vapor) with the metal film.
  • the method for manufacturing a silicon carbide semiconductor device includes the following steps.
  • a silicon carbide substrate having a first main surface and a second main surface facing each other is fixed to a base material having higher flexibility than the silicon carbide substrate.
  • silicon carbide on the second main surface side of the silicon carbide substrate is removed.
  • an electrode is formed on the second main surface of the silicon carbide substrate from which silicon carbide has been removed.
  • the base material has an area equal to or smaller than the area of the first main surface of the silicon carbide substrate.
  • the base material is disposed at a position covering the center of the first main surface so that the base material does not protrude from the outer periphery of the first main surface.
  • the silicon carbide substrate is fixed to the base material so that the base material does not protrude from the outer periphery of the first main surface of the silicon carbide substrate.
  • An electrode is formed on the second main surface of the silicon carbide substrate while being fixed to the material.
  • the silicon carbide substrate is fixed to a base material having higher flexibility than the silicon carbide substrate. Therefore, the base material can be removed from the silicon carbide substrate without applying excessive stress to the silicon carbide substrate. As a result, a silicon carbide semiconductor device can be manufactured by a simple method without using a solvent or the like for removing the substrate.
  • the first main surface is surrounded by an outer peripheral region that is an area within 1.5 mm from the outer periphery of the first main surface toward the center, and the outer peripheral region. And a central region.
  • the substrate covers the entire central area. Thereby, the whole central region of the silicon carbide substrate can be protected by the base material.
  • the step of removing silicon carbide includes a grinding step.
  • a silicon carbide substrate can be efficiently made into desired thickness.
  • the step of removing silicon carbide further includes a dry etching step performed after the grinding step.
  • the dry etching process the work-affected layer formed on the second main surface is removed by the grinding process. Thereby, the contact resistance between the silicon carbide substrate and the electrode can be further reduced.
  • the step of removing silicon carbide further includes a sputter etching step performed after the dry etching step.
  • a sputter etching step performed after the dry etching step.
  • the silicon carbide substrate is held in a vacuum from the dry etching step to the step of forming an electrode.
  • the silicon carbide substrate is held in a vacuum from the dry etching step to the step of forming an electrode.
  • the second main surface is a silicon surface.
  • the contact resistance between the silicon carbide substrate and the electrode can be reduced.
  • the base material includes a base portion and an adhesive portion connected to the base portion.
  • the silicon carbide substrate is fixed to the base portion by the adhesive portion.
  • the silicon carbide substrate is fixed to the base material by a simple method.
  • the base portion is preferably made of an organic compound. Thereby, the flexibility of a base material can be improved.
  • the adhesive portion has a property that the adhesive strength is reduced by heating.
  • the silicon carbide substrate can be removed from the base material by a simple method.
  • the adhesive portion has a property that the adhesive strength is reduced by irradiating ultraviolet rays.
  • the silicon carbide substrate can be removed from the base material by a simple method.
  • the contact resistance between the silicon carbide substrate and the electrode can be reduced, and the silicon carbide semiconductor device can be manufactured by a simple method.
  • a method can be provided.
  • 1 is a schematic cross sectional view schematically showing a configuration of a silicon carbide semiconductor device manufactured by a method for manufacturing a silicon carbide semiconductor device according to an embodiment of the present invention.
  • 1 is a schematic perspective view schematically showing a configuration of a silicon carbide substrate used in a method for manufacturing a silicon carbide semiconductor device according to an embodiment of the present invention.
  • 1 is a schematic plan view schematically showing a configuration of a silicon carbide substrate used in a method for manufacturing a silicon carbide semiconductor device according to an embodiment of the present invention.
  • 1 is a schematic cross sectional view schematically showing a configuration of a silicon carbide substrate used in a method for manufacturing a silicon carbide semiconductor device according to an embodiment of the present invention.
  • MOSFET Metal Oxide Semiconductor Field Effect Transistor
  • MOSFET 100 mainly includes intermediate silicon carbide substrate 10, upper element structure 80, drain electrode 14, and back surface protective electrode 15.
  • Intermediate silicon carbide substrate 10 has, for example, base silicon carbide substrate 11 and epitaxial layer 20.
  • Base silicon carbide substrate 11 is made of, for example, polytype 4H hexagonal silicon carbide, and is an n-type substrate containing impurities such as nitrogen.
  • the base silicon carbide substrate 11 has a first main surface 11a and a second main surface 11b facing each other.
  • the first main surface 11a is a C (carbon) surface, that is, a (000-1) surface
  • the second main surface 11b is an Si (silicon) surface, that is, a (0001) surface.
  • the first main surface 11a may be a surface that is turned off by about 8 ° or less from the C surface
  • the second main surface 11b may be a surface that is turned off by about 8 ° or less from the Si surface.
  • Epitaxial layer 20 is an epitaxial region made of silicon carbide provided on first main surface 11a of base silicon carbide substrate 11.
  • Epitaxial layer 20 has a drift region 21, a body region 22, a source region 23, and a p + region 24.
  • Drift region 21 is an n-type conductivity region, and the impurity concentration in drift region 21 is lower than the impurity concentration of base silicon carbide substrate 11.
  • Body region 22 is a region having p-type conductivity. Impurities contained in body region 22 are, for example, Al (aluminum), B (boron), etc., and are contained at a lower concentration than the impurities contained in base silicon carbide substrate 11, for example, a concentration of 1 ⁇ 10 17 cm ⁇ 3. ing.
  • the source region 23 is an n-type region having an n-type conductivity type.
  • Source region 23 includes main surface 10a of intermediate silicon carbide substrate 10 and is formed inside body region 22 so as to be surrounded by body region 22.
  • Source region 23 contains an impurity such as P (phosphorus) at a higher concentration than the impurity contained in drift region 21, for example, a concentration of 1 ⁇ 10 20 cm ⁇ 3 .
  • the p + region 24 is a p-type region having a p-type conductivity type. P + region 24 is formed in contact with source region 23 and body region 22.
  • the p + region 24 contains impurities such as Al and B at a higher concentration than the impurities contained in the body region 22.
  • the impurity concentration of Al, B, etc. in the p + region 24 is 1 ⁇ 10 20 cm ⁇ 3 , for example.
  • the upper element structure 80 mainly includes a gate oxide film 30, a gate electrode 40, a source electrode 50, an interlayer insulating film 60, and a surface protective electrode 70.
  • Gate oxide film 30 is in contact with main surface 10a of intermediate silicon carbide substrate 10 and extends from the upper surface of one source region 23 to the upper surface of the other source region 23. It is formed on the surface 10a.
  • Gate oxide film 30 is formed in contact with source region 23, body region 22, and drift region 21.
  • Gate oxide film 30 is made of, for example, silicon dioxide.
  • the gate electrode 40 is disposed in contact with the gate oxide film 30 so as to extend from one source region 23 to the other source region 23. Gate electrode 40 is formed above source region 23, body region 22, and drift region 21 with gate oxide film 30 interposed therebetween.
  • the gate electrode 40 is made of a conductor such as polysilicon or Al.
  • Source electrode 50 extends from each of the pair of source regions 23 to p + region 24 in a direction away from gate oxide film 30 and is in contact with main surface 10a of intermediate silicon carbide substrate 10. ing.
  • the interlayer insulating film 60 is provided in contact with the gate electrode 40 and the gate oxide film 30.
  • the interlayer insulating film 60 electrically insulates the gate electrode 40 and the source electrode 50 from each other.
  • the surface protection electrode 70 is formed in contact with the source electrode 50 and is made of a conductor such as Al.
  • the surface protective electrode 70 is electrically connected to the source region 23 through the source electrode 50.
  • the drain electrode 14 is formed in contact with the other main surface which is the main surface opposite to the one main surface which is the main surface on the side where the drift region 21 is formed in the base silicon carbide substrate 11.
  • the drain electrode 14 may be made of another material capable of making ohmic contact with the base silicon carbide substrate 11 such as NiSi (nickel silicon). Thereby, drain electrode 14 is electrically connected to base silicon carbide substrate 11.
  • the back surface protective electrode 15 is formed in contact with the main surface of the drain electrode 14 opposite to the base silicon carbide substrate 11.
  • the back surface protection electrode 15 has a laminated structure including, for example, a Ti layer, a Pt layer, and an Au layer.
  • a substrate preparation step is performed.
  • an ingot (not shown) made of polytype 4H silicon carbide single crystal is sliced to make polytype 4H hexagonal silicon carbide, and the conductivity type is n-type (first conductivity type).
  • the base silicon carbide substrate 11 is prepared.
  • base silicon carbide substrate 11 has a first main surface 11a and a second main surface 11b facing each other.
  • the first main surface 11a is a C (carbon) surface, that is, a (000-1) surface
  • the second main surface 11b is an Si (silicon) surface, that is, a (0001) surface.
  • the first main surface 11a may be a surface that is turned off by about 8 ° or less from the C surface
  • the second main surface 11b may be a surface that is turned off by about 8 ° or less from the Si surface.
  • the outer peripheral region 11d is in contact with the central region 11e at the virtual boundary line 11f.
  • the central region 11e is a region including the center 11c of the first main surface 11a.
  • the center 11c of the first main surface 11a is the center of the circle.
  • center 11c of first main surface 11a passes through center of gravity 11g of base silicon carbide substrate 11 and is parallel to the normal line of first main surface 11a. This is the intersection of the straight line N and the first main surface 11a.
  • epitaxial layer 20 made of, for example, silicon carbide and having n type conductivity is formed on first main surface 11a of base silicon carbide substrate 11 by epitaxial growth.
  • a top element structure forming step is performed.
  • steps (S21: FIG. 6) to steps (S27: FIG. 6) described below are performed to form upper element structure 80 on base silicon carbide substrate 11.
  • an ion implantation step is performed.
  • Al (aluminum) ions are implanted into main surface 10a of intermediate silicon carbide substrate 10 so that epitaxial layer 20 is filled.
  • Body region 22 having a conductivity type of p-type (second conductivity type) is formed.
  • P (phosphorus) ions are implanted into the body region 22 at a depth shallower than the implantation depth of the Al ions, thereby forming the source region 23 having an n-type conductivity.
  • Al ions are further implanted into the body region 22 to form a p + region 24 having a depth equivalent to that of the source region 23 while being adjacent to the source region 23 and having a conductivity type of p type. Is done.
  • a region where none of the body region 22, the source region 23, and the p + region 24 is formed becomes the drift region 21.
  • an activation annealing step is performed as a step (S22: FIG. 6).
  • the impurity introduced in the above step (S21: FIG. 6) is activated by heating intermediate silicon carbide substrate 10 at a temperature of, for example, 1700 ° C. for about 30 minutes. .
  • desired carriers are generated in the region where the impurity is introduced.
  • a gate oxide film forming step is performed.
  • gate oxide film 30 made of silicon dioxide so as to cover main surface 10a by heating intermediate silicon carbide substrate 10 in an atmosphere containing oxygen, for example. Is formed.
  • a gate electrode forming step is performed.
  • the gate electrode 40 made of polysilicon containing impurities is formed on the gate oxide film 30 by, for example, LPCVD (Low Pressure Chemical Vapor Deposition) method. Is done.
  • an interlayer insulating film forming step is performed.
  • an interlayer insulating film 60 made of silicon dioxide is formed so as to cover gate oxide film 30 and gate electrode 40 by, for example, P (Plasma) -CVD.
  • a source electrode forming step is performed.
  • interlayer insulating film 60 and gate oxide film 30 are removed in a region where source electrode 50 is to be formed, and a region where source region 23 and p + region 24 are exposed is formed.
  • a metal layer containing, for example, NiSi (nickel silicon) or TiAlSi (titanium aluminum silicon) is formed in the region by sputtering, for example. Then, by heating the metal layer, at least a part of the metal layer is silicided, and the source electrode 50 is formed.
  • a surface protective electrode forming step is performed.
  • surface protective electrode 70 in contact with source electrode 50 is formed.
  • a first electrode layer (not shown) made of Ta, TaN, Ti, TiN, or TiW is formed on the source electrode 50 by, for example, sputtering.
  • a second electrode layer (not shown) made of Al, AlSi or AlSiCu is formed on the first electrode layer.
  • the surface protective electrode 70 having a structure in which the electrode layers are laminated is formed.
  • the first electrode layer may have a structure in which electrode layers made of Ta and TaN are stacked.
  • upper element structure 80 including gate oxide film 30, gate electrode 40, source electrode 50, interlayer insulating film 60, and surface protective electrode 70 is formed on main surface 10 a of silicon carbide substrate 10.
  • the formed intermediate substrate is prepared.
  • a substrate pasting step is performed.
  • base silicon carbide substrate 11 is fixed to base material 90 via upper element structure 12.
  • Base material 90 is more flexible than base silicon carbide substrate 11 fixed to the base material. That is, base material 90 has a property that it is more flexible than base silicon carbide substrate 11.
  • the base material 90 is an adhesive tape made of, for example, an organic compound.
  • Base material 90 preferably has a property of being more flexible than base silicon carbide substrate 11 ground by a silicon carbide removing step (grinding step) described later.
  • the adhesive tape 90 includes, for example, a base portion 92 and an adhesive portion 91 connected to the base portion 92.
  • materials for the base portion 92 and the bonding portion 91 those having various configurations can be employed.
  • an organic compound such as polyester can be used as the base portion 92
  • an acrylic pressure-sensitive adhesive having adhesiveness can be used as the bonding portion 91.
  • a material whose adhesive strength is reduced by irradiating energy rays such as ultraviolet rays is used as the bonding portion 91.
  • the material whose adhesive strength is reduced by irradiating energy rays include ultraviolet curable resins.
  • the bonding portion 91 a material that decreases in adhesive strength when heated may be used.
  • An example of a material whose adhesive strength is reduced by being heated is a thermosetting resin.
  • the base material 90 is provided in contact with the surface protection electrode 70 of the upper element structure 12, but the base material 90 is in contact with an insulating film such as the interlayer insulating film 60 of the upper element structure 12. It may be provided.
  • the adhesive tape 90 has been described as an example of the base material.
  • the base material is composed of a member having one surface having adhesiveness and the other surface having no adhesiveness, for example. May be.
  • the base material 90 is comprised from the organic compound which has flexibility.
  • base material 90 is preferably removable from base silicon carbide substrate 11 without using a solvent.
  • base material 90 is the outer periphery of base silicon carbide substrate 11 when viewed from second main surface 11 b side of base silicon carbide substrate 11.
  • the base material 90 is disposed at a position covering the center 11c of the first main surface 11a so as not to protrude from 11h.
  • base material 90 covers the entire central region 11e of base silicon carbide substrate 11 and a part of outer peripheral region 11d at a position facing first main surface 11a of base silicon carbide substrate 11. It is formed. That is, a part of the outer peripheral region 11d may be exposed without being covered with the base material 90.
  • Base material 90 has an area equal to or smaller than the area of first main surface 11a of base silicon carbide substrate 11.
  • the base material 90 has an area of 50% or more of the area of the first main surface 11a, more preferably 90% or more of the area of the first main surface 11a.
  • the area of the base material 90 may be the same as the area of the first main surface 11a.
  • the base material 90 is arrange
  • adhesive portion 91 and base portion 92 of base material 90 cover the entire central region 11e of base silicon carbide substrate 11, and adhesive portion 91 of base material 90 is attached to base silicon carbide substrate via upper element structure 12. 11 in contact with the central region 11e.
  • a base portion 92 is formed so as to cover the bonding portion 91.
  • the area of the base portion 92 may be the same as the area of the bonding portion 91 or may be larger than the area of the bonding portion 91.
  • the distance d may be 1.0 mm or 0.5 mm.
  • a back grinding step is performed.
  • Silicon crystals are removed.
  • second main surface 11b of base silicon carbide substrate 11 is pressed against the grinding surface of a grinding apparatus such as a grinding machine (not shown), thereby causing first silicon carbide substrate 11 to be
  • the silicon carbide crystal on the main surface 11b side of 2 is ground, and the base silicon carbide substrate 11 is thinned to a desired thickness.
  • work-affected layer 13 having a disordered crystal state is formed on second main surface 11b of base silicon carbide substrate 11.
  • the thickness of base silicon carbide substrate 11 before the back grinding process is, for example, about 400 ⁇ m, and the thickness of base silicon carbide substrate 11 after the back grinding process is, for example, about 100 ⁇ m.
  • the thickness of the adhesive tape 90 is, for example, about 100 ⁇ m or more and about 200 ⁇ m or less.
  • the step of removing silicon carbide on the second main surface 11b side of base silicon carbide substrate 11 has been described as being performed by grinding, but may be performed by, for example, polishing or dry etching. .
  • a degassing step is performed as a step (S50: FIG. 5). Specifically, the base silicon carbide substrate 11 fixed to the adhesive tape 90 via the upper element structure 12 is heated to, for example, a temperature of 100 ° C. or higher by a heater, so that the water vapor contained in the adhesive tape 90 is reduced. Impurities can be removed. Base silicon carbide substrate 11 fixed to adhesive tape 90 is preferably heated to 120 ° C. or higher and 200 ° C. or lower, more preferably 140 ° C. or higher and 180 ° C. or lower.
  • a dry etching process is performed as a process (S60: FIG. 5). Specifically, referring to FIG. 12, work-affected layer 13 made of silicon carbide formed on second main surface 11b of base silicon carbide substrate 11 that has been back-ground in step (S40: FIG. 5) is dried. It is removed by etching. Work-affected layer 13 can be removed from base silicon carbide substrate 11 by reactive ion etching using SF 6 as a reaction gas.
  • a sputter etching process is performed as a process (S70: FIG. 5). Specifically, for example, by placing base silicon carbide substrate 11 fixed to adhesive tape 90 in an argon atmosphere and performing sputter etching, SF adhered to second main surface 11b of base silicon carbide substrate 11 is formed. 6 Caused residue is removed.
  • a back electrode forming step is performed as a step (S80: FIG. 5).
  • a metal layer is formed on second main surface 11b of base silicon carbide substrate 11.
  • NiSi is formed on second main surface 11b of base silicon carbide substrate 11 from which silicon carbide crystals are removed in a state where base silicon carbide substrate 11 is fixed to adhesive tape 90 as a base material.
  • a metal layer is formed.
  • the metal layer may be TiAlSi, for example.
  • the formation of the metal layer is preferably performed by a sputtering method.
  • the formation of the metal layer may be performed by vapor deposition.
  • an annealing step is performed as a step (S90: FIG. 5).
  • the metal layer is alloyed to form the drain electrode.
  • the metal layer is in ohmic contact with base silicon carbide substrate 11.
  • a degassing step similar to the step (S50: FIG. 5) and a sputter etching step similar to the step (S70: FIG. 5) may be performed.
  • a back surface protective electrode forming step is performed.
  • back surface protective electrode 15 in contact with drain electrode 14 is formed in a state where base silicon carbide substrate 11 is fixed with adhesive tape 90.
  • the back surface protection electrode 15 includes, for example, Ti atoms, Pt atoms, and Au atoms.
  • a first electrode layer (not shown) made of Ti, TiN, TiW, or NiCr is formed on the drain electrode 14 by sputtering, for example.
  • a second electrode layer (not shown) made of Pt or Ni is similarly formed on the first electrode layer by sputtering.
  • a third electrode layer (not shown) made of Au or Ag is formed on the second electrode layer by sputtering.
  • the back surface protective electrode 15 having the laminated structure of the electrode layers is formed on the drain electrode 14.
  • the base silicon carbide substrate 11 fixed to the adhesive tape 90 is held in a vacuum during the period from the dry etching step to the back electrode formation.
  • the term “in vacuum” refers to an atmosphere having an oxygen partial pressure of 1 ⁇ 10 ⁇ 4 Pa or less.
  • the vacuum means an atmosphere having an oxygen partial pressure of 1 ⁇ 10 ⁇ 5 Pa or less.
  • base silicon carbide substrate 11 fixed to adhesive tape 90 is placed in dry etching chamber 31, and chamber 31 is brought into a vacuum state.
  • the base silicon carbide substrate 11 fixed to the adhesive tape 90 is conveyed to the electrode film forming chamber 32 through the chamber 33 while being kept in a vacuum state without being exposed to the atmosphere.
  • a metal layer to be drain electrode 14 is formed on second main surface 11 b of base silicon carbide substrate 11.
  • a base material replacement step is performed.
  • the adhesive tape 90 as the base material that has been in contact with the upper element structure 12 is removed.
  • Back surface protective electrode 15 formed on second main surface 11 b side of base silicon carbide substrate 11 is fixed to new adhesive tape 90.
  • the area of new adhesive tape 90 may be larger than first main surface 11a and second main surface 11b of base silicon carbide substrate 11, or less than the area of first main surface 11a and second main surface 11b. It may be.
  • upper element structure 12 on base silicon carbide substrate 11 is exposed, and base silicon carbide substrate 11 is fixed to adhesive tape 90 via drain electrode 14 and back surface protective electrode 15.
  • a dicing process is performed.
  • the upper element structure 12 on the base silicon carbide substrate 11 is exposed and the base silicon carbide substrate 11 is fixed to the adhesive tape 90 via the drain electrode 14 and the back surface protective electrode 15.
  • base silicon carbide substrate 11, drain electrode 14, and back surface protective electrode 15 are cut in the thickness direction of base silicon carbide substrate 11, and a plurality of MOSFETs 100 are obtained.
  • This cutting may be performed by laser dicing or scribing, for example.
  • MOSFET having a configuration in which the n-type and the p-type in each of the above embodiments are interchanged may be used.
  • a planar MOSFET has been described as an example of the silicon carbide semiconductor device of the present invention.
  • a trench type MOSFET or IGBT Insulated Gate Bipolar Transistor, insulated gate bipolar transistor
  • IGBT Insulated Gate Bipolar Transistor, insulated gate bipolar transistor
  • base silicon carbide substrate 11 is fixed to adhesive tape 90 such that adhesive tape 90 does not protrude from first main surface 11a of base silicon carbide substrate 11, and base 100 Drain electrode 14 is formed on second main surface 11 b of base silicon carbide substrate 11 with silicon carbide substrate 11 fixed to adhesive tape 90.
  • impurities such as water vapor
  • MOSFET 100 having a low contact resistance between base silicon carbide substrate 11 and drain electrode 14 can be obtained. Can be manufactured.
  • base silicon carbide substrate 11 is fixed to adhesive tape 90 that is more flexible than base silicon carbide substrate 11. Therefore, adhesive tape 90 can be removed from base silicon carbide substrate 11 without applying excessive stress to base silicon carbide substrate 11. As a result, the MOSFET 100 can be manufactured by a simple method without using a solvent or the like for removing the adhesive tape 90.
  • first main surface 11a is formed with outer peripheral region 11d that is a region within 1.5 mm from outer periphery 11h of first main surface 11a toward center 11c. And a central region 11e surrounded by the outer peripheral region 11d.
  • the adhesive tape 90 covers the entire central region 11e.
  • the entire central region 11e of base silicon carbide substrate 11 can be protected by adhesive tape 90.
  • the step of removing silicon carbide includes a grinding step.
  • base silicon carbide substrate 11 can be efficiently made to have a desired thickness.
  • the step of removing silicon carbide further includes a dry etching step performed after the grinding step.
  • the dry etching process the work-affected layer 13 formed on the second main surface 11b is removed by the grinding process. Thereby, the contact resistance between base silicon carbide substrate 11 and drain electrode 14 can be further reduced.
  • the step of removing silicon carbide further includes a sputter etching step performed after the dry etching step.
  • a sputter etching step performed after the dry etching step.
  • base silicon carbide substrate 11 is held in a vacuum from the dry etching step to the step of forming drain electrode 14. Thereby, oxidation of second main surface 11b of base silicon carbide substrate 11 can be suppressed. As a result, the contact resistance between base silicon carbide substrate 11 and drain electrode 14 can be further reduced.
  • second main surface 11b is a silicon surface.
  • the silicon surface is difficult to polish such as CMP (Chemical Mechanical Polishing) or dry polishing. Therefore, the step of removing silicon carbide on the second main surface 11b side of base silicon carbide substrate 11 is preferably performed by grinding.
  • the work-affected layer 13 is formed on the second main surface 11b. Therefore, when the second main surface is a silicon surface, a dry etching process for removing the work-affected layer 13 is required. Therefore, the method for manufacturing MOSFET 100 according to the present embodiment including the grinding step and the dry etching step is preferably used when the drain electrode is formed on the silicon surface.
  • adhesive tape 90 includes base portion 92 and adhesive portion 91 connected to base portion 92.
  • base silicon carbide substrate 11 is fixed to base portion 92 by bonding portion 91.
  • base silicon carbide substrate 11 is fixed to adhesive tape 90 by a simple method.
  • base portion 92 is made of an organic compound. Therefore, the flexibility of an adhesive tape can be improved.
  • adhesive portion 91 has a property that the adhesive strength is reduced by heating. Thereby, base silicon carbide substrate 11 can be removed from adhesive tape 90 by a simple method.
  • adhesive portion 91 has a property that the adhesive strength is reduced by irradiating ultraviolet rays. Thereby, base silicon carbide substrate 11 can be removed from adhesive tape 90 by a simple method.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Plasma & Fusion (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

　互いに対向する第１の主面（１１ａ）および第２の主面（１１ｂ）を有する炭化珪素基板（１１）が、炭化珪素基板（１１）よりも可撓性の高い基材（９０）に固定された状態で、炭化珪素基板（１１）の第２の主面（１１ｂ）側の炭化珪素が除去され、第２の主面（１１ｂ）に電極（１４）が形成される。基材（９０）は、炭化珪素基板（１１）の第１の主面（１１ａ）の面積以下の面積を有し、基材（９０）に炭化珪素基板（１１）を固定する工程では、基材（９０）が第１の主面（１１ａ）の外周（１１ｈ）からはみ出さないように、基材（９０）が第１の主面（１１ａ）の中心（１１ｃ）を覆う位置に配置される。これにより、炭化珪素基板（１１）と電極（１４）との接触抵抗を低減可能であり、かつ簡易な方法で炭化珪素半導体装置を製造可能な、炭化珪素半導体装置の製造方法を提供することができる。

Description

炭化珪素半導体装置の製造方法
　本発明は、炭化珪素半導体装置の製造方法に関するものであり、より特定的には、炭化珪素基板を基材に固定する工程を有する炭化珪素半導体装置の製造方法に関するものである。
　近年、半導体装置の高耐圧化、低損失化などを可能とするため、半導体装置を構成する材料としての炭化珪素の採用が進められている。炭化珪素は、従来より半導体装置を構成する材料として広く用いられている珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体である。そのため、半導体装置を構成する材料として炭化珪素を採用することにより、半導体装置の高耐圧化、オン抵抗の低減などを達成することができる。また、炭化珪素を材料として採用した半導体装置は、珪素を材料として採用した半導体装置に比べて、高温環境下で使用された場合の特性の低下が小さいという利点も有している。
　炭化珪素半導体装置に対して電極を形成する工程において、炭化珪素基板の一方の面を支持基板に固定して他方の面に電極を形成する場合がある。たとえば、特開２０１２－１７８６０３号公報（特許文献１）には、炭化珪素基板の一方の面をサファイアなどのキャリア基板に取付け、他方の面を研削した後にキャリア基板を炭化珪素基板から取り外し、他方の面にオーミックコンタクトを形成する工程が記載されている。また国際公開第２０１２／０３５８８０号（特許文献２）には、炭化珪素基板の一方の面を粘着テープに固定した状態で他方の面を研削し、その後当該他方の面に裏面電極を形成する工程が記載されている。
特開２０１２－１７８６０３号公報 国際公開第２０１２／０３５８８０号
　特開２０１２－１７８６０３号公報（特許文献１）に記載の方法によれば、炭化珪素基板がワックスなどの接着剤によりキャリア基板に固定される。炭化珪素基板をキャリア基板から取り外すときに、ワックスなどの接着剤を溶解する工程が必要となり製造工程が複雑になる。
　また国際公開第２０１２／０３５８８０号（特許文献２）に記載の方法によって炭化珪素基板に電極を形成する場合、炭化珪素基板と電極との接触抵抗が大きくなっていた。
　本発明は、上記課題に鑑みてなされたものであり、その目的は、炭化珪素基板と電極との接触抵抗を低減可能であり、かつ簡易な方法で炭化珪素半導体装置を製造可能な、炭化珪素半導体装置の製造方法を提供することである。
　発明者は、粘着テープに炭化珪素基板を固定した状態で当該炭化珪素基板に電極を形成する場合に、炭化珪素基板と電極との接触抵抗が高くなる原因について鋭意研究した結果、以下の知見を得て本発明を見出した。
　粘着テープに炭化珪素基板を固定しながら、たとえばスパッタリングなどによって炭化珪素基板上に金属膜を形成する場合に、炭化珪素基板を固定している粘着テープが、炭化珪素基板の外周からはみ出ていると、はみ出ている粘着テープの部分から不純物が発生し、当該不純物ガスにより炭化珪素基板上に形成された金属膜が酸化する。その後、金属膜をアニールして電極を形成すると、炭化珪素基板と電極との接触抵抗が増大することが判明した。また当該不純物ガスの成分を分析したところ、不純物ガスの主成分はＨ2Ｏ（水蒸気）であることが分かった。当該Ｈ2Ｏ（水蒸気）が金属膜と反応することにより金属膜が酸化すると考えられる。
　本発明に係る炭化珪素半導体装置の製造方法は以下の工程を備えている。互いに対向する第１の主面および第２の主面を有する炭化珪素基板が、炭化珪素基板よりも可撓性の高い基材に固定される。炭化珪素基板が基材に固定された状態で、炭化珪素基板の第２の主面側の炭化珪素が除去される。炭化珪素基板が基材に固定された状態で、炭化珪素が除去された炭化珪素基板の第２の主面に電極が形成される。基材は、炭化珪素基板の第１の主面の面積以下の面積を有する。基材に固定する工程では、基材が第１の主面の外周からはみ出さないように、基材が第１の主面の中心を覆う位置に配置される。
　本発明に係る炭化珪素半導体装置の製造方法によれば、基材が炭化珪素基板の第１の主面の外周からはみ出さないように炭化珪素基板が基材に固定され、炭化珪素基板が基材に固定された状態で炭化珪素基板の第２の主面に電極が形成される。これにより、電極を形成するときに、基材から水蒸気などの不純物が発生することを抑制することができる。結果として、水蒸気などの不純物により炭化珪素基板と電極との接触抵抗が高くなることを抑制することができるので、炭化珪素基板と電極との接触抵抗の低い炭化珪素半導体装置を製造することができる。
　また本発明に係る炭化珪素半導体装置の製造方法によれば、炭化珪素基板が当該炭化珪素基板よりも可撓性の高い基材に固定される。そのため、炭化珪素基板に過大な応力を与えることなく、炭化珪素基板から基材を取り除くことができる。結果として、基材除去のために溶剤などを使用することなく、簡易な方法で炭化珪素半導体装置を製造することができる。
　上記の炭化珪素半導体装置の製造方法において好ましくは、第１の主面は、第１の主面の外周から中心に向かって１．５ｍｍ以内の領域である外周領域と、外周領域に囲まれた中央領域とにより構成されている。基材は中央領域全体を覆う。これにより、基材によって炭化珪素基板の中央領域全体を保護することができる。
　上記の炭化珪素半導体装置の製造方法において好ましくは、炭化珪素を除去する工程は、研削工程を含む。これにより、炭化珪素基板を効率的に所望の厚みにすることができる。
　上記の炭化珪素半導体装置の製造方法において好ましくは、炭化珪素を除去する工程は、研削工程の後に実施されるドライエッチング工程をさらに含む。ドライエッチング工程では研削工程によって第２の主面に形成された加工変質層が除去される。これにより、炭化珪素基板と電極との接触抵抗をさらに低減することができる。
　上記の炭化珪素半導体装置の製造方法において好ましくは、炭化珪素を除去する工程は、ドライエッチング工程の後に実施されるスパッタエッチング工程をさらに含む。これにより、ドライエッチング工程において炭化珪素基板に付着した不純物を除去することができる。結果として、炭化珪素基板と電極との接触抵抗をさらに低減することができる。
　上記の炭化珪素半導体装置の製造方法において好ましくは、ドライエッチング工程から電極を形成する工程までの間、炭化珪素基板は真空中に保持される。これにより、炭化珪素基板の第２の主面が酸化されることを抑制することができる。結果として、炭化珪素基板と電極との接触抵抗をさらに低減することができる。
　上記の炭化珪素半導体装置の製造方法において好ましくは、第２の主面はシリコン面である。これにより、第２の主面がシリコン面である場合において、炭化珪素基板と電極との接触抵抗を低減することができる。
　上記の炭化珪素半導体装置の製造方法において好ましくは、基材は、ベース部と、ベース部と接続された接着部とを含む。基材に固定する工程では、炭化珪素基板が接着部によってベース部に固定される。これにより、簡易な方法で炭化珪素基板が基材に固定される。
　上記の炭化珪素半導体装置の製造方法において好ましくは、ベース部は有機化合物からなる。これにより、基材の可撓性を高めることができる。
　上記の炭化珪素半導体装置の製造方法において好ましくは、接着部は、加熱することにより接着力が低下する性質を有する。これにより、簡易な方法で、炭化珪素基板を基材から除去することができる。
　上記の炭化珪素半導体装置の製造方法において好ましくは、接着部は、紫外線を照射することにより接着力が低下する性質を有する。これにより、簡易な方法で、炭化珪素基板を基材から除去することができる。
　以上の説明から明らかなように、本発明によれば、炭化珪素基板と電極との接触抵抗を低減可能であり、かつ簡易な方法で炭化珪素半導体装置を製造可能な、炭化珪素半導体装置の製造方法を提供することができる。
本発明の一実施の形態に係る炭化珪素半導体装置の製造方法により製造される炭化珪素半導体装置の構成を概略的に示す断面模式図である。 本発明の一実施の形態に係る炭化珪素半導体装置の製造方法において使用される炭化珪素基板の構成を概略的に示す斜視模式図である。 本発明の一実施の形態に係る炭化珪素半導体装置の製造方法において使用される炭化珪素基板の構成を概略的に示す平面模式図である。 本発明の一実施の形態に係る炭化珪素半導体装置の製造方法において使用される炭化珪素基板の構成を概略的に示す断面模式図である。 本発明の一実施の形態に係る炭化珪素半導体装置の製造方法を概略的に示すフロー図である。 本発明の一実施の形態に係る炭化珪素半導体装置の製造方法を概略的に示すフロー図である。 本発明の一実施の形態に係る炭化珪素半導体装置の製造方法の第１の工程を概略的に示す断面模式図である。 本発明の一実施の形態に係る炭化珪素半導体装置の製造方法の第２の工程を概略的に示す断面模式図である。 本発明の一実施の形態に係る炭化珪素半導体装置の製造方法の第３の工程を概略的に示す断面模式図である。 本発明の一実施の形態に係る炭化珪素半導体装置の製造方法の第４の工程を概略的に示す断面模式図である。 本発明の一実施の形態に係る炭化珪素半導体装置の製造方法の第５の工程を概略的に示す断面模式図である。 本発明の一実施の形態に係る炭化珪素半導体装置の製造方法の第６の工程を概略的に示す断面模式図である。 本発明の一実施の形態に係る炭化珪素半導体装置の製造方法の第７の工程を概略的に示す断面模式図である。 本発明の一実施の形態に係る炭化珪素半導体装置の製造方法の第８の工程を概略的に示す断面模式図である。 本発明の一実施の形態に係る炭化珪素半導体装置の製造方法の第９の工程を概略的に示す断面模式図である。 本発明の一実施の形態に係る炭化珪素半導体装置の製造方法を概略的に説明するための模式図である。
　以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付し、その説明は繰返さない。また、本明細書中の結晶学的記載においては、個別方位を［］、集合方位を＜＞、個別面を（）、集合面を｛｝でそれぞれ示している。また、負の指数については、結晶学上、”－”（バー）を数字の上に付けることになっているが、本明細書中では、数字の前に負の符号を付けている。また角度の記載には、全方位角を３６０度とする系を用いている。
　まず、本発明の一実施の形態に係る製造方法によって製造される炭化珪素半導体装置の一例について説明する。まず炭化珪素半導体装置としてのＭＯＳＦＥＴ（Ｍｅｔａｌ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）の構成について説明する。
　図１を参照して、ＭＯＳＦＥＴ１００は、中間炭化珪素基板１０と、上部素子構造８０と、ドレイン電極１４と、裏面保護電極１５とを主に有している。
　中間炭化珪素基板１０は、たとえばベース炭化珪素基板１１と、エピタキシャル層２０とを有している。ベース炭化珪素基板１１は、たとえばポリタイプ４Ｈの六方晶炭化珪素からなり、たとえば窒素などの不純物を含んでいる導電型がｎ型の基板である。
　ベース炭化珪素基板１１は、互いに対向する第１の主面１１ａおよび第２の主面１１ｂを有している。好ましくは、第１の主面１１ａはＣ（炭素）面、つまり（０００－１）面であり、第２の主面１１ｂはＳｉ（シリコン）面、つまり（０００１）面である。第１の主面１１ａは、上記Ｃ面から８°以下程度オフした面であって、第２の主面１１ｂは、上記Ｓｉ面から８°以下程度オフした面であってもよい。
　エピタキシャル層２０は、ベース炭化珪素基板１１の第１の主面１１ａ上に設けられた炭化珪素からなるエピタキシャル領域である。エピタキシャル層２０は、ドリフト領域２１と、ボディ領域２２と、ソース領域２３と、ｐ+領域２４とを有している。ドリフト領域２１は、導電型がｎ型の領域であり、ドリフト領域２１における不純物濃度は、ベース炭化珪素基板１１の不純物濃度よりも低い。ボディ領域２２はｐ型の導電型を有する領域である。ボディ領域２２に含まれる不純物は、たとえばＡｌ（アルミニウム）、Ｂ（ホウ素）などであり、ベース炭化珪素基板１１に含まれる不純物よりも低い濃度、たとえば１×１０17ｃｍ-3の濃度で含まれている。
　ソース領域２３はｎ型の導電型を有するｎ型領域である。ソース領域２３は、中間炭化珪素基板１０の主面１０ａを含み、かつボディ領域２２に取り囲まれるように、ボディ領域２２の内部に形成されている。ソース領域２３は、たとえばＰ（リン）などの不純物をドリフト領域２１に含まれる不純物よりも高い濃度、たとえば１×１０20ｃｍ-3の濃度で含んでいる。
　ｐ+領域２４はｐ型の導電型を有するｐ型領域である。ｐ+領域２４は、ソース領域２３およびボディ領域２２に接して形成されている。ｐ+領域２４は、たとえばＡｌ、Ｂなどの不純物をボディ領域２２に含まれる不純物よりも高い濃度で含んでいる。ｐ+領域２４におけるＡｌ、Ｂなどの不純物濃度はたとえば１×１０20ｃｍ-3である。
　上部素子構造８０は、ゲート酸化膜３０と、ゲート電極４０と、ソース電極５０と、層間絶縁膜６０と、表面保護電極７０とを主に有している。ゲート酸化膜３０は、中間炭化珪素基板１０の主面１０ａに接触し、一方のソース領域２３の上部表面から他方のソース領域２３の上部表面にまで延在するように中間炭化珪素基板１０の主面１０ａ上に形成されている。ゲート酸化膜３０は、ソース領域２３、ボディ領域２２およびドリフト領域２１に接して形成されている。ゲート酸化膜３０は、たとえば二酸化珪素からなっている。
　ゲート電極４０は、一方のソース領域２３上から他方のソース領域２３上にまで延在するように、ゲート酸化膜３０に接触して配置されている。ゲート電極４０は、ソース領域２３、ボディ領域２２およびドリフト領域２１の上方にゲート酸化膜３０を介して形成されている。ゲート電極４０は、ポリシリコン、Ａｌなどの導電体からなっている。
　ソース電極５０は、一対のソース領域２３上のそれぞれから、ゲート酸化膜３０から離れる向きにｐ+領域２４上にまで延在するとともに、中間炭化珪素基板１０の主面１０ａに接触して配置されている。
　層間絶縁膜６０は、ゲート電極４０およびゲート酸化膜３０と接して設けられている。層間絶縁膜６０は、ゲート電極４０とソース電極５０とを電気的に絶縁している。表面保護電極７０は、ソース電極５０に接触して形成されており、Ａｌなどの導電体からなっている。そして、表面保護電極７０は、ソース電極５０を介してソース領域２３と電気的に接続されている。
　ドレイン電極１４は、ベース炭化珪素基板１１においてドリフト領域２１が形成される側の主面である一方の主面とは反対側の主面である他方の主面に接触して形成されている。このドレイン電極１４は、ＮｉＳｉ（ニッケルシリコン）など、ベース炭化珪素基板１１とオーミックコンタクト可能な他の材料からなっていてもよい。これにより、ドレイン電極１４はベース炭化珪素基板１１と電気的に接続されている。
　裏面保護電極１５は、ドレイン電極１４のベース炭化珪素基板１１とは反対側の主面に接して形成されている。裏面保護電極１５は、たとえばＴｉ層と、Ｐｔ層と、Ａｕ層とからなる積層構造を有している。
　次に、本発明の一実施の形態に係る炭化珪素半導体装置の製造方法について説明する。
　図２～４を参照して、まず、工程（Ｓ１０：図５）として、基板準備工程が実施される。基板準備工程では、たとえばポリタイプ４Ｈの炭化珪素単結晶からなるインゴット（図示しない）をスライスすることにより、ポリタイプ４Ｈの六方晶炭化珪素からなり、かつ導電型がｎ型（第１導電型）のベース炭化珪素基板１１が準備される。
　図２を参照して、ベース炭化珪素基板１１は、互いに対向する第１の主面１１ａおよび第２の主面１１ｂを有している。好ましくは、第１の主面１１ａはＣ（炭素）面、つまり（０００－１）面であり、第２の主面１１ｂはＳｉ（シリコン）面、つまり（０００１）面である。第１の主面１１ａは、上記Ｃ面から８°以下程度オフした面であって、第２の主面１１ｂは、上記Ｓｉ面から８°以下程度オフした面であってもよい。
　図３を参照して、ベース炭化珪素基板１１の第１の主面１１ａは、第１の主面１１ａの外周１１ｈから距離ｄ（たとえばｄ＝１．５ｍｍ）以内の領域である外周領域１１ｄと、外周領域１１ｄに囲まれた中央領域１１ｅとにより構成されている。距離ｄはたとえばｄ＝１．０ｍｍであってもよく、ｄ＝０．５ｍｍであってもよい。言い換えれば、外周領域１１ｄは仮想の境界線１１ｆにおいて中央領域１１ｅと接している。
　図４を参照して、中央領域１１ｅは、第１の主面１１ａの中心１１ｃを含む領域である。第１の主面１１ａの中心１１ｃとは、たとえば第１の主面１１ａが円の場合、当該円の中心である。第１の主面１１ａが円以外の形状である場合、第１の主面１１ａの中心１１ｃとは、ベース炭化珪素基板１１の重心１１ｇを通り、かつ第１の主面１１ａの法線と平行な線Ｎと、第１の主面１１ａとの交点のことである。
　次に、エピタキシャル層形成工程が実施される。この工程では、ベース炭化珪素基板１１の第１の主面１１ａ上に、たとえば炭化珪素からなり導電型がｎ型のエピタキシャル層２０がエピタキシャル成長により形成される。
　次に、工程（Ｓ２０：図５）として、上面素子構造形成工程が実施される。上面素子構造形成工程では、以下に説明する工程（Ｓ２１：図６）から工程（Ｓ２７：図６）が実施されることにより、ベース炭化珪素基板１１に上部素子構造８０が形成される。
　まず、工程（Ｓ２１：図６）として、イオン注入工程が実施される。この工程（Ｓ２１：図６）では、図７を参照して、まず、たとえばＡｌ（アルミニウム）イオンが、中間炭化珪素基板１０の主面１０ａに対して注入されることにより、エピタキシャル層２０内に導電型がｐ型（第２導電型）のボディ領域２２が形成される。次に、たとえばＰ（リン）イオンが、上記Ａｌイオンの注入深さよりも浅い深さでボディ領域２２内に注入されることにより、導電型がｎ型のソース領域２３が形成される。そして、たとえばＡｌイオンが、ボディ領域２２内にさらに注入されることにより、ソース領域２３と隣接しつつソース領域２３と同等の深さを有し、導電型がｐ型のｐ+領域２４が形成される。また、エピタキシャル層２０において、ボディ領域２２、ソース領域２３およびｐ+領域２４のいずれも形成されない領域は、ドリフト領域２１となる。
　次に、工程（Ｓ２２：図６）として、活性化アニール工程が実施される。この工程（Ｓ２２：図６）では、中間炭化珪素基板１０をたとえば１７００℃の温度下で３０分間程度加熱することにより、上記工程（Ｓ２１：図６）にて導入された不純物が活性化される。これにより、不純物が導入された領域において所望のキャリアが生成する。
　次に、工程（Ｓ２３：図６）として、ゲート酸化膜形成工程が実施される。この工程（Ｓ２３：図６）では、図８を参照して、たとえば酸素を含む雰囲気中において中間炭化珪素基板１０を加熱することにより、主面１０ａを覆うように二酸化珪素からなるゲート酸化膜３０が形成される。
　次に、工程（Ｓ２４：図６）として、ゲート電極形成工程が実施される。この工程（Ｓ２４：図６）では、図８を参照して、たとえばＬＰＣＶＤ（Ｌｏｗ　Ｐｒｅｓｓｕｒｅ　Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法により、ゲート酸化膜３０上に接触し、不純物を含むポリシリコンからなるゲート電極４０が形成される。
　次に、工程（Ｓ２５：図６）として、層間絶縁膜形成工程が実施される。この工程（Ｓ２５：図６）では、たとえばＰ（Ｐｌａｓｍａ）－ＣＶＤ法により、二酸化珪素からなる層間絶縁膜６０が、ゲート酸化膜３０およびゲート電極４０を覆うように形成される。
　次に、工程（Ｓ２６：図６）として、ソース電極形成工程が実施される。この工程（Ｓ２６：図６）では、ソース電極５０を形成すべき領域において層間絶縁膜６０およびゲート酸化膜３０が除去され、ソース領域２３およびｐ+領域２４が露出した領域が形成される。次に、図９を参照して、たとえばスパッタリングにより、上記領域において、たとえばＮｉＳｉ（ニッケルシリコン）またはＴｉＡｌＳｉ（チタンアルミニウムシリコン）を含む金属層が形成される。そして、上記金属層が加熱されることにより、上記金属層の少なくとも一部がシリサイド化し、ソース電極５０が形成される。
　次に、工程（Ｓ２７：図６）として、表面保護電極形成工程が実施される。この工程（Ｓ２７：図６）では、図１０を参照して、ソース電極５０上に接触する表面保護電極７０が形成される。具体的には、まず、たとえばスパッタリングにより、Ｔａ、ＴａＮ、Ｔｉ、ＴｉＮまたはＴｉＷからなる第１電極層（図示しない）がソース電極５０上に接触するように形成される。そして、Ａｌ、ＡｌＳｉまたはＡｌＳｉＣｕからなる第２電極層（図示しない）が第１電極層上に形成される。このようにして、上記電極層が積層された構造を有する表面保護電極７０が形成される。また、第１電極層としては、ＴａおよびＴａＮからなる電極層が積層された構造を有するものが形成されてもよい。
　以上のように、炭化珪素基板１０の主面１０ａ上に、ゲート酸化膜３０と、ゲート電極４０と、ソース電極５０と、層間絶縁膜６０と、表面保護電極７０とを含む上部素子構造８０が形成された中間基板が準備される。
　次に、工程（Ｓ３０：図５）として、基材貼付け工程が実施される。この工程（Ｓ３０：図５）では、図１０を参照して、ベース炭化珪素基板１１が上部素子構造１２を介して基材９０に固定される。当該基材９０は、当該基材に固定されるベース炭化珪素基板１１よりも可撓性が高い。つまり、基材９０は、当該ベース炭化珪素基板１１よりも撓みやすい性質を有する。具体的には、基材９０はたとえば有機化合物から構成される粘着テープである。また基材９０は、後述する炭化珪素除去工程（研削工程）によって研削されたベース炭化珪素基板１１よりも可撓性が高い性質を有していることが好ましい。
　粘着テープ９０は、たとえばベース部９２と、ベース部９２と接続された接着部９１とを含んでいる。ベース部９２および接着部９１の材料としては、種々の構成を有するものを採用することができる。たとえばベース部９２としてポリエステルなどの有機化合物、接着部９１として粘着性を有するアクリル粘着剤を採用することができる。
　好ましくは、接着部９１として、紫外線などのエネルギー線を照射することにより粘着力が低下する材料が用いられる。紫外線などのエネルギー線を照射することにより粘着力が低下する材料としては、たとえば紫外線硬化型樹脂が挙げられる。また、接着部９１として、加熱されることにより粘着力が低下する材料が用いられても構わない。加熱されることにより粘着力が低下する材料としては、たとえば熱硬化型樹脂が挙げられる。
　なお、本実施の形態では、基材９０は上部素子構造１２の表面保護電極７０に接して設けられているが、基材９０は上部素子構造１２の層間絶縁膜６０などの絶縁膜に接して設けられていてもよい。
　本実施の形態では、基材の例として粘着テープ９０を挙げて説明したが、基材はたとえば、一方の面が粘着性を有し、他方の面は粘着性を有しない部材から構成されていてもよい。また基材９０は可撓性を有する有機化合物から構成されていることが好ましい。さらに基材９０は溶剤を使用せずにベース炭化珪素基板１１から取り外し可能であることが好ましい。
　図１１を参照して、ベース炭化珪素基板１１を基材９０に固定する工程では、ベース炭化珪素基板１１の第２の主面１１ｂ側から見て、基材９０がベース炭化珪素基板１１の外周１１ｈからはみ出さないように、基材９０が第１の主面１１ａの中心１１ｃを覆う位置に配置される。好ましくは、基材９０は、ベース炭化珪素基板１１の第１の主面１１ａに対向する位置において、ベース炭化珪素基板１１の中央領域１１ｅ全体を覆い、かつ外周領域１１ｄの一部を覆うように形成される。つまり外周領域１１ｄの一部が基材９０に覆われておらず露出していてもよい。基材９０はベース炭化珪素基板１１の第１の主面１１ａの面積以下の面積を有する。好ましくは、基材９０は、第１の主面１１ａの面積の５０％以上の面積を有し、より好ましくは第１の主面１１ａの面積の９０％以上の面積を有する。基材９０の面積は第１の主面１１ａの面積と同じであっても構わない。また基材９０は、表面保護電極７０全体を覆うように配置されることが好ましい。
　より詳細には、基材９０の接着部９１およびベース部９２が、ベース炭化珪素基板１１の中央領域１１ｅ全体を覆い、基材９０の接着部９１が上部素子構造１２を介してベース炭化珪素基板１１の中央領域１１ｅと接している。接着部９１を覆うようにベース部９２が形成されている。ベース部９２の面積は、接着部９１の面積と同じであってもよいし、接着部９１の面積よりも大きくてもよい。なお外周領域１１ｄは、ベース炭化珪素基板１１の外周１１ｈから距離ｄ（ｄ＝１．５ｍｍ）以内の領域である。距離ｄは１．０ｍｍであってもよいし、０．５ｍｍであってもよい。
　次に、工程（Ｓ４０：図５）として、裏面研削工程が実施される。この工程（Ｓ４０：図５）では、ベース炭化珪素基板１１および上部素子構造１２が基材としての粘着テープ９０に固定された状態で、ベース炭化珪素基板１１の第２の主面１１ｂ側の炭化珪素結晶が除去される。具体的には、図１２を参照して、研削盤（図示しない）などの研削装置の研削面にベース炭化珪素基板１１の第２の主面１１ｂが押し付けられることによりベース炭化珪素基板１１の第２の主面１１ｂ側の炭化珪素結晶が研削され、ベース炭化珪素基板１１が所望の厚みにまで薄板化される。なお、ベース炭化珪素基板１１が研削された後、ベース炭化珪素基板１１の第２の主面１１ｂには結晶状態が乱れた加工変質層１３が形成される。
　裏面研削工程前のベース炭化珪素基板１１の厚みはたとえば４００μｍ程度であり、裏面研削工程後のベース炭化珪素基板１１の厚みはたとえば１００μｍ程度である。粘着テープ９０の厚みはたとえば１００μｍ程度以上２００μｍ程度以下である。なお、本実施の形態において、ベース炭化珪素基板１１の第２の主面１１ｂ側の炭化珪素を除去する工程は研削により行われるとして説明したが、たとえば研磨やドライエッチングによって行われても構わない。
　次に、工程（Ｓ５０：図５）として脱ガス工程が実施される。具体的には、粘着テープ９０に上部素子構造１２を介して固定されているベース炭化珪素基板１１を、たとえばヒータによって１００℃以上に加熱することにより、粘着テープ９０に含まれていた水蒸気などの不純物を除去することができる。粘着テープ９０に固定されているベース炭化珪素基板１１は１２０℃以上２００℃以下に加熱されることが好ましく、１４０℃以上１８０℃以下に保持されることがさらに好ましい。
　次に、工程（Ｓ６０：図５）としてドライエッチング工程が実施される。具体的には、図１２を参照して、工程（Ｓ４０：図５）で裏面研削されたベース炭化珪素基板１１の第２の主面１１ｂに形成された炭化珪素からなる加工変質層１３がドライエッチングによって除去される。反応ガスとしてＳＦ6を用いた反応性イオンエッチングによりベース炭化珪素基板１１から加工変質層１３を除去することができる。
　次に、工程（Ｓ７０：図５）としてスパッタエッチング工程が実施される。具体的には、たとえばアルゴン雰囲気に粘着テープ９０に固定されたベース炭化珪素基板１１を配置してスパッタエッチングを行うことにより、ベース炭化珪素基板１１の第２の主面１１ｂに付着していたＳＦ6起因の残さが除去される。
　次に、工程（Ｓ８０：図５）として裏面電極形成工程が実施される。裏面電極形成工程では、ベース炭化珪素基板１１の第２の主面１１ｂに金属層が形成される。具体的には、ベース炭化珪素基板１１が基材としての粘着テープ９０に固定された状態で、炭化珪素結晶が除去されたベース炭化珪素基板１１の第２の主面１１ｂ上に、たとえばＮｉＳｉからなる金属層が形成される。当該金属層は、たとえばＴｉＡｌＳｉなどであっても構わない。金属層の形成は、好ましくはスパッタリング法により実施される。金属層の形成は蒸着により実施されても構わない。
　次に、工程（Ｓ９０：図５）として、アニール工程が実施される。上記工程（Ｓ８０：図２）にて形成された金属層を加熱することにより、金属層が合金化してドレイン電極１４となる。具体的には、図１３を参照して、たとえばレーザー照射を用いて上記金属層をたとえば１０００℃程度に加熱することにより、上記金属層の少なくとも一部がシリサイド化してドレイン電極１４となる。ドレイン電極１４は、ベース炭化珪素基板１１とオーミック接合している。その後、工程（Ｓ５０：図５）と同様の脱ガス工程と、工程（Ｓ７０：図５）と同様のスパッタエッチング工程とが実施されても構わない。
　次に、工程（Ｓ１００：図５）として、裏面保護電極形成工程が実施される。この工程（Ｓ１００：図５）では、図１４を参照して、ベース炭化珪素基板１１が粘着テープ９０にて固定された状態で、ドレイン電極１４上に接触する裏面保護電極１５が形成される。裏面保護電極１５は、たとえばＴｉ原子と、Ｐｔ原子と、Ａｕ原子とを含む。具体的には、まず、たとえばスパッタリングにより、Ｔｉ、ＴｉＮ、ＴｉＷまたはＮｉＣｒからなる第１電極層（図示しない）がドレイン電極１４上に接触するように形成される。次に、同様にスパッタリングにより、ＰｔまたはＮｉからなる第２電極層（図示しない）が第１電極層上に形成される。そして、同様にスパッタリングにより、ＡｕまたはＡｇからなる第３電極層（図示しない）が第２電極層上に形成される。このようにして、上記電極層の積層構造を有する裏面保護電極１５がドレイン電極１４上に形成される。
　なお、上記ドライエッチング工程から上記裏面電極形成までの間、粘着テープ９０に固定されたベース炭化珪素基板１１は、真空中に保持されることが好ましい。ここで真空中とは、酸素分圧が１×１０-4Ｐａ以下の雰囲気中である。好ましくは、真空中とは、酸素分圧が１×１０-5Ｐａ以下の雰囲気中である。
　具体的には、図１６を参照して、上記ドライエッチング工程において、粘着テープ９０に固定されたベース炭化珪素基板１１がドライエッチングのチャンバー３１に配置され、当該チャンバー３１を真空状態とする。粘着テープ９０に固定されたベース炭化珪素基板１１を大気暴露することなく真空状態のまま、チャンバー３３を通過して電極成膜用のチャンバー３２に搬送される。その後、真空中のチャンバー３２において、ベース炭化珪素基板１１の第２の主面１１ｂにドレイン電極１４となる金属層が形成される。
　次に、工程（Ｓ１１０：図５）として、基材貼り替え工程が実施される。基材貼り替え工程では、図１５を参照して、上部素子構造１２に接していた基材としての粘着テープ９０が除去される。ベース炭化珪素基板１１の第２の主面１１ｂ側に形成された裏面保護電極１５が新しい粘着テープ９０に固定される。新しい粘着テープ９０の面積はベース炭化珪素基板１１の第１の主面１１ａおよび第２の主面１１ｂよりも大きくてもよいし、第１の主面１１ａおよび第２の主面１１ｂの面積以下であってもよい。以上の様に、ベース炭化珪素基板１１上の上部素子構造１２が露出し、かつベース炭化珪素基板１１がドレイン電極１４および裏面保護電極１５を介して粘着テープ９０に固定される。
　次に、ダイシング工程が実施される。ダイシング工程では、ベース炭化珪素基板１１上の上部素子構造１２が露出し、かつベース炭化珪素基板１１がドレイン電極１４および裏面保護電極１５を介して粘着テープ９０に固定された状態で、上部素子構造１２と、ベース炭化珪素基板１１と、ドレイン電極１４と、裏面保護電極１５とが、ベース炭化珪素基板１１の厚み方向に切断され、複数個のＭＯＳＦＥＴ１００が得られる。この切断は、たとえばレーザーダイシングやスクライブにより実施されてもよい。以上の工程が実施されることにより、炭化珪素半導体装置としてのＭＯＳＦＥＴ１００が製造される。
　なお上記各実施の形態におけるｎ型とｐ型とが入れ替えられた構成のＭＯＳＦＥＴが用いられてもよい。また上記においては、本発明の炭化珪素半導体装置の一例として、プレーナ型のＭＯＳＦＥＴについて説明したが、炭化珪素半導体装置は、たとえばトレンチ型のＭＯＳＦＥＴやＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ　Ｇａｔｅ　Ｂｉｐｏｌａｒ　Ｔｒａｎｓｉｓｔｏｒ、絶縁ゲートバイポ-ラトランジスタ）などであっても構わない。
　次に、本実施の形態の製造方法の作用効果について説明する。
　本実施の形態に係るＭＯＳＦＥＴ１００の製造方法によれば、粘着テープ９０がベース炭化珪素基板１１の第１の主面１１ａからはみ出さないようにベース炭化珪素基板１１が粘着テープ９０に固定され、ベース炭化珪素基板１１が粘着テープ９０に固定された状態でベース炭化珪素基板１１の第２の主面１１ｂにドレイン電極１４が形成される。これにより、ドレイン電極１４を形成するときに、粘着テープ９０から水蒸気などの不純物が発生することを抑制することができる。結果として、水蒸気などの不純物によりベース炭化珪素基板１１とドレイン電極１４との接触抵抗が高くなることを抑制することができるので、ベース炭化珪素基板１１とドレイン電極１４との接触抵抗の低いＭＯＳＦＥＴ１００を製造することができる。
　また本実施の形態に係るＭＯＳＦＥＴ１００の製造方法によれば、ベース炭化珪素基板１１が当該ベース炭化珪素基板１１よりも可撓性の高い粘着テープ９０に固定される。そのため、ベース炭化珪素基板１１に過大な応力を与えることなく、ベース炭化珪素基板１１から粘着テープ９０を取り除くことができる。結果として、粘着テープ９０除去のために溶剤などを使用することなく、簡易な方法でＭＯＳＦＥＴ１００を製造することができる。
　さらに本実施の形態に係るＭＯＳＦＥＴ１００の製造方法によれば、第１の主面１１ａは、第１の主面１１ａの外周１１ｈから中心１１ｃに向かって１．５ｍｍ以内の領域である外周領域１１ｄと、外周領域１１ｄに囲まれた中央領域１１ｅとにより構成されている。粘着テープ９０は中央領域１１ｅ全体を覆う。これにより、粘着テープ９０によってベース炭化珪素基板１１の中央領域１１ｅ全体を保護することができる。
　さらに本実施の形態に係るＭＯＳＦＥＴ１００の製造方法によれば、炭化珪素を除去する工程は、研削工程を含む。これにより、ベース炭化珪素基板１１を効率的に所望の厚みにすることができる。
　さらに本実施の形態に係るＭＯＳＦＥＴ１００の製造方法によれば、炭化珪素を除去する工程は、研削工程の後に実施されるドライエッチング工程をさらに含む。ドライエッチング工程では研削工程によって第２の主面１１ｂに形成された加工変質層１３が除去される。これにより、ベース炭化珪素基板１１とドレイン電極１４との接触抵抗をさらに低減することができる。
　さらに本実施の形態に係るＭＯＳＦＥＴ１００の製造方法によれば、炭化珪素を除去する工程は、ドライエッチング工程の後に実施されるスパッタエッチング工程をさらに含む。これにより、ドライエッチング工程においてベース炭化珪素基板１１に付着した不純物を除去することができる。結果として、ベース炭化珪素基板１１とドレイン電極１４との接触抵抗をさらに低減することができる。
　さらに本実施の形態に係るＭＯＳＦＥＴ１００の製造方法によれば、ドライエッチング工程からドレイン電極１４を形成する工程までの間、ベース炭化珪素基板１１は真空中に保持される。これにより、ベース炭化珪素基板１１の第２の主面１１ｂが酸化されることを抑制することができる。結果として、ベース炭化珪素基板１１とドレイン電極１４との接触抵抗をさらに低減することができる。
　さらに本実施の形態に係るＭＯＳＦＥＴ１００の製造方法によれば、第２の主面１１ｂはシリコン面である。これにより、第２の主面１１ｂがシリコン面である場合において、ベース炭化珪素基板１１とドレイン電極１４との接触抵抗を低減することができる。またシリコン面は、ＣＭＰ（Ｃｈｅｍｉｃａｌ　Ｍｅｃｈａｎｉｃａｌ　Ｐｏｌｉｓｈｉｎｇ）やドライポリッシングなどの研磨が困難である。そのため、ベース炭化珪素基板１１の第２の主面１１ｂ側の炭化珪素を除去する工程は研削により行われることが好ましい。研削工程によって第２の主面１１ｂ側の炭化珪素を除去すると、第２の主面１１ｂに加工変質層１３が形成される。それゆえ、第２の主面がシリコン面の場合、加工変質層１３を除去するためのドライエッチング工程が必要となる。そのため、研削工程と、ドライエッチング工程とを有する本実施の形態に係るＭＯＳＦＥＴ１００の製造方法は、シリコン面にドレイン電極を形成する場合において好適に用いられる。
　さらに本実施の形態に係るＭＯＳＦＥＴ１００の製造方法によれば、粘着テープ９０は、ベース部９２と、ベース部９２と接続された接着部９１とを含む。粘着テープ９０に固定する工程では、ベース炭化珪素基板１１が接着部９１によってベース部９２に固定される。これにより、簡易な方法でベース炭化珪素基板１１が粘着テープ９０に固定される。
　さらに本実施の形態に係るＭＯＳＦＥＴ１００の製造方法によれば、ベース部９２は有機化合物からなる。これにより、粘着テープの可撓性を高めることができる。
　さらに本実施の形態に係るＭＯＳＦＥＴ１００の製造方法によれば、接着部９１は、加熱することにより接着力が低下する性質を有する。これにより、簡易な方法で、ベース炭化珪素基板１１を粘着テープ９０から除去することができる。
　さらに本実施の形態に係るＭＯＳＦＥＴ１００の製造方法によれば、接着部９１は、紫外線を照射することにより接着力が低下する性質を有する。これにより、簡易な方法で、ベース炭化珪素基板１１を粘着テープ９０から除去することができる。
　今回開示された実施の形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなく請求の範囲によって示され、請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
　１０　中間炭化珪素基板、１０ａ　主面、１１　ベース炭化珪素基板、１１ａ　第１の主面、１１ｂ　第２の主面、１２　上部素子構造、１３　加工変質層、１４　ドレイン電極、１５　裏面保護電極、２０　エピタキシャル層、２１　ドリフト領域、２２　ボディ領域、２３　ソース領域、２４　ｐ+領域、３０　ゲート酸化膜、３１～３３　チャンバー、４０　ゲート電極、５０　ソース電極、６０　層間絶縁膜、７０　表面保護電極、９０　粘着テープ（基材）、１００　ＭＯＳＦＥＴ。

Claims (11)

  1. 　互いに対向する第１の主面および第２の主面を有する炭化珪素基板を、前記炭化珪素基板よりも可撓性の高い基材に固定する工程と、
    　前記炭化珪素基板が前記基材に固定された状態で、前記炭化珪素基板の前記第２の主面側の炭化珪素を除去する工程と、
    　前記炭化珪素基板が前記基材に固定された状態で、前記炭化珪素が除去された前記炭化珪素基板の前記第２の主面に電極を形成する工程とを備え、
    　前記基材は、前記炭化珪素基板の前記第１の主面の面積以下の面積を有し、
    　前記基材に固定する工程では、前記基材が前記第１の主面の外周からはみ出さないように、前記基材が前記第１の主面の中心を覆う位置に配置される、炭化珪素半導体装置の製造方法。
  2. 　前記第１の主面は、前記第１の主面の前記外周から前記中心に向かって１．５ｍｍ以内の領域である外周領域と、前記外周領域に囲まれた中央領域とにより構成され、
    　前記基材は前記中央領域全体を覆う、請求項１に記載の炭化珪素半導体装置の製造方法。
  3. 　前記炭化珪素を除去する工程は、研削工程を含む、請求項１または２に記載の炭化珪素半導体装置の製造方法。
  4. 　前記炭化珪素を除去する工程は、前記研削工程の後に実施されるドライエッチング工程をさらに含み、
    　前記ドライエッチング工程では前記研削工程によって前記第２の主面に形成された加工変質層が除去される、請求項３に記載の炭化珪素半導体装置の製造方法。
  5. 　前記炭化珪素を除去する工程は、前記ドライエッチング工程の後に実施されるスパッタエッチング工程をさらに含む、請求項４に記載の炭化珪素半導体装置の製造方法。
  6. 　前記ドライエッチング工程から前記電極を形成する工程までの間、前記炭化珪素基板は真空中に保持される、請求項４または５に記載の炭化珪素半導体装置の製造方法。
  7. 　前記第２の主面はシリコン面である、請求項１～６のいずれか１項に記載の炭化珪素半導体装置の製造方法。
  8. 　前記基材は、ベース部と、前記ベース部と接続された接着部とを含み、
    　前記基材に固定する工程では、前記炭化珪素基板が前記接着部によって前記ベース部に固定される、請求項１～７のいずれか１項に記載の炭化珪素半導体装置の製造方法。
  9. 　前記ベース部は有機化合物からなる、請求項８に記載の炭化珪素半導体装置の製造方法。
  10. 　前記接着部は、加熱することにより接着力が低下する性質を有する、請求項８または９に記載の炭化珪素半導体装置の製造方法。
  11. 　前記接着部は、紫外線を照射することにより接着力が低下する性質を有する、請求項８または９に記載の炭化珪素半導体装置の製造方法。
PCT/JP2013/082788 2013-01-21 2013-12-06 炭化珪素半導体装置の製造方法 WO2014112240A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE112013006468.5T DE112013006468T5 (de) 2013-01-21 2013-12-06 Verfahren für die Herstellung einer Siliziumkarbid-Halbleitervorrichtung
CN201380066987.0A CN104871288A (zh) 2013-01-21 2013-12-06 制造碳化硅半导体器件的方法
US14/441,137 US9449823B2 (en) 2013-01-21 2013-12-06 Method for manufacturing silicon carbide semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-008186 2013-01-21
JP2013008186A JP6131605B2 (ja) 2013-01-21 2013-01-21 炭化珪素半導体装置の製造方法

Publications (1)

Publication Number Publication Date
WO2014112240A1 true WO2014112240A1 (ja) 2014-07-24

Family

ID=51209350

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/082788 WO2014112240A1 (ja) 2013-01-21 2013-12-06 炭化珪素半導体装置の製造方法

Country Status (5)

Country Link
US (1) US9449823B2 (ja)
JP (1) JP6131605B2 (ja)
CN (1) CN104871288A (ja)
DE (1) DE112013006468T5 (ja)
WO (1) WO2014112240A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016046309A (ja) * 2014-08-20 2016-04-04 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP2016171231A (ja) * 2015-03-13 2016-09-23 株式会社東芝 半導体装置および半導体パッケージ
US10283596B2 (en) * 2015-11-24 2019-05-07 Sumitomo Electric Industries, Ltd. Silicon carbide single crystal substrate, silicon carbide epitaxial substrate, and method of manufacturing silicon carbide semiconductor device
JP6616691B2 (ja) * 2016-01-18 2019-12-04 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6648574B2 (ja) * 2016-03-16 2020-02-14 富士電機株式会社 炭化珪素半導体装置の製造方法
DE112017005206T5 (de) * 2016-10-13 2019-07-04 Mitsubishi Electric Corporation Verfahren zur herstellung einer halbleitereinheit
JP2019012756A (ja) * 2017-06-29 2019-01-24 株式会社テンシックス 半導体素子基板の製造方法
JP6866809B2 (ja) * 2017-09-11 2021-04-28 住友電気工業株式会社 炭化珪素半導体ウエハおよび炭化珪素半導体装置
CN109752321B (zh) * 2019-01-29 2021-12-31 华侨大学 一种抛光碳化硅衬底变质层厚度和光学常数椭偏检测方法
CN112154544B (zh) * 2019-12-20 2024-03-15 电子科技大学 一种柔性微波功率晶体管及其制备方法
FR3116151A1 (fr) * 2020-11-10 2022-05-13 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de formation d’une structure de piegeage d’un substrat utile

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4239974B2 (ja) * 2002-06-25 2009-03-18 サンケン電気株式会社 半導体素子の製造方法およびリング状補強部材
JP2009177144A (ja) * 2007-12-28 2009-08-06 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
WO2011142288A1 (ja) * 2010-05-14 2011-11-17 住友電気工業株式会社 半導体装置、貼り合せ基板およびそれらの製造方法
WO2012035880A1 (ja) * 2010-09-16 2012-03-22 住友電気工業株式会社 半導体装置の製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10337823A (ja) * 1997-04-11 1998-12-22 Lintec Corp 基材および該基材を用いた粘着テープ
JP3768069B2 (ja) * 2000-05-16 2006-04-19 信越半導体株式会社 半導体ウエーハの薄型化方法
JP2003297786A (ja) * 2002-04-03 2003-10-17 Hitachi Ltd 半導体装置の製造方法
JP2003347260A (ja) * 2002-05-22 2003-12-05 Tokyo Electron Ltd 処理装置及び基板処理方法
TWI288438B (en) * 2002-06-12 2007-10-11 Furukawa Electric Co Ltd Method for producing wafer and adhesive tape
JP2004335835A (ja) * 2003-05-09 2004-11-25 Matsushita Electric Ind Co Ltd 半導体製造装置
EP1935007B1 (en) 2005-09-16 2023-02-22 Wolfspeed, Inc. Methods of processing semiconductor wafers having silicon carbide power devices thereon
US7767563B2 (en) * 2007-03-21 2010-08-03 Intel Corporation Method of forming a silicide layer on a thinned silicon wafer, and related semiconducting structure
JP5007179B2 (ja) * 2007-08-29 2012-08-22 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5138325B2 (ja) * 2007-09-27 2013-02-06 株式会社ディスコ ウェーハの加工方法
CN101226891B (zh) * 2008-02-01 2010-09-29 中国电子科技集团公司第五十五研究所 形成氮化镓器件和电路中接地通孔的方法
US9082881B1 (en) * 2010-10-04 2015-07-14 American Semiconductor, Inc. Semiconductor on polymer substrate
WO2012049792A1 (ja) * 2010-10-15 2012-04-19 三菱電機株式会社 炭化珪素半導体素子の製造方法
TW201324608A (zh) * 2011-12-05 2013-06-16 Nat Applied Res Laboratories 光阻層結構用於製作奈米尺度圖案的方法及其裝置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4239974B2 (ja) * 2002-06-25 2009-03-18 サンケン電気株式会社 半導体素子の製造方法およびリング状補強部材
JP2009177144A (ja) * 2007-12-28 2009-08-06 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
WO2011142288A1 (ja) * 2010-05-14 2011-11-17 住友電気工業株式会社 半導体装置、貼り合せ基板およびそれらの製造方法
WO2012035880A1 (ja) * 2010-09-16 2012-03-22 住友電気工業株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
CN104871288A (zh) 2015-08-26
US20150287597A1 (en) 2015-10-08
JP6131605B2 (ja) 2017-05-24
US9449823B2 (en) 2016-09-20
DE112013006468T5 (de) 2015-10-01
JP2014139972A (ja) 2014-07-31

Similar Documents

Publication Publication Date Title
JP6131605B2 (ja) 炭化珪素半導体装置の製造方法
JP6221710B2 (ja) 半導体装置の製造方法
CN106449507B (zh) 用于形成半导体器件的方法以及半导体器件
WO2015025625A1 (ja) 炭化珪素半導体装置およびその製造方法
EP2787526A1 (en) Semiconductor device fabrication method
TW201201285A (en) Semiconductor device, bonded substrate and method for manufacturing the same
WO2014002603A1 (ja) 半導体装置の製造方法
JP5735077B2 (ja) 半導体装置の製造方法
JP2013235895A (ja) 半導体装置およびその製造方法
JP6237489B2 (ja) 炭化珪素半導体装置の製造方法
JP6119564B2 (ja) 炭化珪素半導体装置の製造方法
WO2012035880A1 (ja) 半導体装置の製造方法
JP6287774B2 (ja) 炭化珪素半導体装置の製造方法
JP2017174877A (ja) 半導体装置及び半導体装置の製造方法
WO2014188794A1 (ja) 炭化珪素半導体装置
WO2013011759A1 (ja) 半導体装置の製造方法
JP2014241345A (ja) 炭化珪素半導体装置の製造方法
US20160071949A1 (en) Method for manufacturing silicon carbide semiconductor device
JP2013118247A (ja) 炭化珪素半導体装置の製造方法
JP2010123731A (ja) 半導体装置の製造方法
JP2013118246A (ja) 炭化珪素半導体装置の製造方法
JP6866809B2 (ja) 炭化珪素半導体ウエハおよび炭化珪素半導体装置
JP2015115571A (ja) 炭化珪素半導体装置の製造方法
JP2016122697A (ja) 炭化珪素半導体装置およびその製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13872154

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 14441137

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 112013006468

Country of ref document: DE

Ref document number: 1120130064685

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13872154

Country of ref document: EP

Kind code of ref document: A1