[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

WO2014188760A1 - モジュール - Google Patents

モジュール Download PDF

Info

Publication number
WO2014188760A1
WO2014188760A1 PCT/JP2014/056192 JP2014056192W WO2014188760A1 WO 2014188760 A1 WO2014188760 A1 WO 2014188760A1 JP 2014056192 W JP2014056192 W JP 2014056192W WO 2014188760 A1 WO2014188760 A1 WO 2014188760A1
Authority
WO
WIPO (PCT)
Prior art keywords
columnar conductor
resin layer
sealing resin
substrate
substrate electrode
Prior art date
Application number
PCT/JP2014/056192
Other languages
English (en)
French (fr)
Inventor
伸明 小川
野村　忠志
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Priority to CN201480029008.9A priority Critical patent/CN105230135B/zh
Priority to JP2015518125A priority patent/JP6137309B2/ja
Publication of WO2014188760A1 publication Critical patent/WO2014188760A1/ja
Priority to US14/943,245 priority patent/US9832871B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025—Abrading, e.g. grinding or sand blasting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0588—Second resist used as pattern over first resist

Definitions

  • the present invention relates to a module in which a columnar conductor for external connection connected to a wiring board is sealed with a resin.
  • a module 100 described in Patent Document 1 shown in FIG. 11 includes a wiring board 101, a plurality of board electrodes 102 formed on one main surface of the wiring board 101, and one end of each board electrode 102.
  • a plurality of columnar conductors 103 for external connection are connected to the substrate electrode 102, a plurality of columnar conductors 103 for external connection, a sealing resin layer 104 that covers one main surface of the wiring substrate 101 and each columnar conductor 103, and a surface of the sealing resin layer 104, respectively.
  • a plurality of external electrodes 105 connected to the other ends of the corresponding columnar conductors 103 are provided, and the module 100 is connected to the outside by connecting each external electrode 105 to an external mother board or the like.
  • components can be mounted on both main surfaces of the wiring board 101, and the wiring structure of the module 100 can be made into a three-dimensional structure. Therefore, the module 100 can be reduced in size.
  • the columnar conductor 103 and the substrate electrode 102 are a combination of metals, whereas the wiring substrate 101 is formed of ceramic or glass epoxy resin.
  • the adhesion strength between the wiring substrate 101 and the substrate electrode 102 is weaker than the adhesion strength between the columnar conductor 103 and the substrate electrode 102. Therefore, when stress is applied to the columnar conductor 103, peeling often occurs at the interface between the wiring substrate 101 and the substrate electrode 102 at the connection portion between the wiring substrate 101 and the columnar conductor 103.
  • the substrate electrode 102 is required to be reduced in size and pitch, so there is a limit to increasing the size of the substrate electrode 102.
  • the present invention has been made in view of the above-described problems, and an object thereof is to provide a module having high connection reliability with the outside.
  • a module of the present invention includes a wiring board on which components are mounted, a board electrode formed on one main surface of the wiring board, and a columnar shape whose one end is connected to the board electrode.
  • the intermediate film is interposed between the sealing resin layer and the columnar conductor, for example, when the module is mounted on an external mother substrate, the line between the mother substrate and the sealing resin layer of the module When stress acts on the columnar conductor due to a difference in expansion coefficient (difference between expansion and contraction), the intermediate coating functions as a stress relaxation material, and the stress acting on the columnar conductor can be relaxed. Therefore, it is possible to prevent peeling at the interface between the wiring substrate and the substrate electrode or at the interface between the substrate electrode and the columnar conductor due to the stress acting on the columnar conductor.
  • the intermediate coating has a linear expansion coefficient between the linear expansion coefficient of the columnar conductor and the linear expansion coefficient of the sealing resin layer
  • the columnar conductor is sealed with the sealing resin layer without the intermediate coating.
  • the difference in coefficient of linear expansion between the columnar conductor and the intermediate coating, and between the intermediate coating and the sealing resin layer is reduced, resulting in a difference in expansion and contraction when the temperature changes.
  • the working stress can be reduced. If it does so, since interface peeling between a columnar conductor and an intermediate coating and interface peeling between an intermediate coating and a sealing resin layer become difficult, the side of a columnar conductor is held by a sealing resin layer via an intermediate coating.
  • the columnar conductor may be arranged such that the center point of the connection surface with the substrate electrode is shifted in a predetermined direction with respect to the center point of the connection surface with the columnar conductor of the substrate electrode.
  • the location where the stress is the strongest in the connection portion between the wiring substrate and the columnar conductor is the connection surface (one end side end surface) connected to face the substrate electrode of the columnar conductor, It is the periphery of a connection surface.
  • the substrate electrode and the columnar conductor are a combination of metals
  • the wiring substrate and the substrate electrode are a combination of different materials, so the adhesion strength between the wiring substrate and the substrate electrode is the columnar conductor and the substrate electrode.
  • the predetermined direction is set to the center direction of the one main surface of the wiring substrate. It is good to.
  • the module is connected to an external mother board, if the linear expansion coefficient of the sealing resin layer of the mother board differs from that of the module, the columnar conductor will differ due to the difference in expansion and contraction between the sealing resin layer and the mother board when the temperature changes.
  • each member is softened at the time of high temperature change, there is little influence on the connection portion between the columnar conductor and the wiring board, and the stress acting on the columnar conductor at the time of low temperature change becomes a problem.
  • one end of the columnar conductor is connected to the direction of the shear stress acting on the connection portion between the wiring substrate and the columnar conductor when the temperature is changed. It becomes the center direction of one main surface of the wiring board. Further, the portion with the strongest shear stress at this time is the edge side of one main surface of the wiring board in the peripheral edge of the end surface on one end side of the columnar conductor. Therefore, when the linear expansion coefficient of the mother substrate is larger than the linear expansion coefficient of the sealing resin layer, the center point of the connection surface of the columnar conductor with the substrate electrode is set to the center point of the connection surface of the substrate electrode with the columnar conductor.
  • the wiring substrate and the columnar conductor are arranged by shifting toward the center of the one main surface of the wiring substrate, the peripheral edge of the contact portion between the wiring substrate and the substrate electrode, which is the base point of the interface peeling between the wiring substrate and the substrate electrode, It is possible to separate the edge side of one main surface of the wiring board from the peripheral edge of the end surface on one end side of the columnar conductor, which is the strongest part of the shear stress that acts on the connection part with The interface peeling between the wiring board and the substrate electrode can be prevented.
  • the predetermined direction is set to the edge direction of the one main surface of the wiring substrate. It is good to.
  • the shear stress acting on the connection portion between the wiring board and the columnar conductor is such that the linear expansion coefficient of the mother board is larger than the linear expansion coefficient of the sealing resin layer, which is opposite to the one main surface of the wiring board. Edge direction.
  • the strongest portion of the shear stress at this time is the center side of one main surface of the wiring board in the peripheral edge of the end surface on one end side of the columnar conductor.
  • the center point of the end surface on one end side of the columnar conductor is the center point of the connection surface with the columnar conductor of the substrate electrode.
  • the intermediate film may be made of metal. This is practical because the intermediate coating can be formed by plating. In addition, since the metal has ductility, the intermediate coating can function as a cushioning material that relieves stress acting on the columnar conductor due to expansion / contraction of the sealing resin.
  • the intermediate coating may also be provided so as to cover a portion of the connection surface of the substrate electrode connected to face the columnar conductor that is not in contact with the columnar conductor.
  • the intermediate coating is interposed between the portion of the connection surface connected to the columnar conductor of the substrate electrode that is opposed to the columnar conductor and not in contact with the columnar conductor, and the sealing resin layer.
  • connection surface of the substrate electrode may be substantially the same as the area of the connection surface of the columnar conductor that is connected to face the substrate electrode. In this way, since the size of the substrate electrode in plan view can be reduced and the substrate electrode can be arranged at a narrow pitch, it is possible to secure the connection reliability between the module and the external mother substrate, etc. Miniaturization can be achieved.
  • the columnar conductor may have a step in its length direction. By doing so, the contact area between the columnar conductor and the intermediate coating and the contact area between the intermediate coating and the sealing resin layer are increased by the amount of the step, and the adhesion strength at these interfaces is improved.
  • the columnar conductor may be formed such that a cross-sectional area on one end side connected to the substrate electrode is larger than a cross-sectional area on the other end side.
  • the sealing resin layer covering the columnar conductor for example, the mother board is disposed on the lower side of the module, When the end is connected to the mother board, the columnar conductor can be prevented from falling off from the module to the mother board side.
  • the intermediate coating is interposed between the sealing resin layer and the columnar conductor.
  • the intermediate coating functions as a stress relieving material when stress is applied to the columnar conductor due to the difference in coefficient of linear expansion (difference between expansion and contraction) between the mother substrate and the module's sealing resin layer when mounted on a substrate.
  • the stress acting on the columnar conductor can be relaxed. Therefore, due to the stress acting on the columnar conductor, it is possible to prevent the interface peeling between the wiring board and the substrate electrode and the interface peeling between the substrate electrode and the columnar conductor at the connection portion between the columnar conductor and the wiring board.
  • the intermediate coating has a linear expansion coefficient between the linear expansion coefficient of the sealing resin layer and the linear expansion coefficient of the columnar conductor
  • the columnar conductor is sealed with the sealing resin layer without the intermediate coating.
  • the difference in linear expansion coefficient between the columnar conductor and the intermediate coating, and between the intermediate coating and the sealing resin layer is reduced, and the columnar conductor and the intermediate coating are caused by the difference in expansion and contraction when temperature changes.
  • the stress acting on the interface between the coating film and the interface between the intermediate coating film and the sealing resin layer can be reduced.
  • the reduction in stress makes it difficult for interfacial delamination between the columnar conductor and the intermediate coating and interfacial delamination between the intermediate coating and the encapsulating resin layer, so the side surface of the columnar conductor is covered by the encapsulating resin layer via the intermediate coating. It becomes easy to be held. Therefore, as in the conventional module, it is possible to prevent stress acting on the columnar conductor from concentrating on the connection portion between the wiring substrate and the columnar conductor due to the interface peeling between the columnar conductor and the sealing resin layer. Interfacial delamination between the wiring substrate and the substrate electrode and interfacial delamination between the substrate electrode and the columnar conductor can be prevented.
  • FIGS. 1 is a sectional view of the module 1 according to the first embodiment
  • FIG. 2 is an enlarged view of a region A in FIG. 1
  • FIG. 3A is a plan view of the wiring board of the module 1
  • FIG. It is an enlarged view of B area
  • the module 1 includes a wiring board 2, a plurality of components 3 a and 3 b mounted on both main surfaces of the wiring board 2, and one main surface of the wiring board 2.
  • the second sealing provided by covering the first sealing resin layer 7a (corresponding to the sealing resin layer of the present invention) thus formed, the other main surface of the wiring board 2, and the component 3b mounted on the other main surface.
  • Mother board provided with various electronic devices It is mounted.
  • the wiring board 2 is a multilayer wiring board formed of glass epoxy resin, low temperature co-fired ceramic (LTCC) or the like, and wiring electrodes (not shown) and via conductors (not shown) are formed on both main surfaces and inside thereof. ) Etc. are also formed.
  • the wiring board 2 may have a single layer structure.
  • Each substrate electrode 4a formed on one main surface of the wiring substrate 2 and each land electrode 4b formed on both main surfaces of the wiring substrate 2 are made of a metal such as Cu or Al (Cu in this embodiment). And is formed using a known electrode forming technique such as a printing technique or a photolithography technique. As shown in FIG. 2, Ni / Au plating 8 is applied to the mounting surface of each land electrode 4b with the components 3a and 3b.
  • the area of the connection surface 4a1 connected to face the columnar conductor 5a of the substrate electrode 4a is an end surface on one end side which is a connection surface connected to face the substrate electrode 4a of the columnar conductor 5a. It is formed so as to be substantially the same as the area of 5a1.
  • the components 3a and 3b mounted on both main surfaces of the wiring board 2 are composed of semiconductor components formed of Si, GaAs, or the like, or chip components such as a chip inductor or a chip capacitor, and use a known surface mounting technique. Then, it is mounted on both main surfaces of the wiring board 2.
  • Each columnar conductor 5a is made of a metal such as Cu, and is formed on the substrate electrode 4a by electrolysis or electroless plating, and one end thereof is connected to the corresponding substrate electrode 4a.
  • the columnar conductor 5a may be formed by plating growth on the substrate electrode 4a, or may be formed, for example, by connecting a pin-shaped conductor to the substrate electrode 4a with solder or the like.
  • solder bumps 9 for connecting the module 1 to an external mother board are formed on the other end face of the columnar conductor 5a.
  • the intermediate film 6 is made of a Ni / Au film and is provided on each columnar conductor 5a, and is connected to the outer peripheral surface of each columnar conductor 5a and the columnar conductor 5a of the substrate electrode 4a as shown in FIG. A portion of the connecting surface 4a1 that is not in contact with the columnar conductor 5a is covered. And in the state in which the 1st sealing resin layer 7a mentioned later was formed, the intermediate film 6 is interposed between the 1st sealing resin layer 7a and each columnar conductor 5a.
  • the first and second sealing resin layers 7a and 7b are each formed of an epoxy resin or the like, and the first sealing resin layer 7a is an intermediate covering the one main surface of the wiring board 2 and the outer peripheral surface of each columnar conductor 5a.
  • the coating 6 and each component 3a mounted on one main surface of the wiring substrate 2 are covered, and the second sealing resin layer 7b is formed on the other main surface of the wiring substrate 2 and each component 3b mounted on the other main surface. Is provided.
  • each of the first and second sealing resin layers 7a and 7b can be formed using a coating method, a printing method, a compression mold method, a transfer mold method, or the like.
  • the linear expansion coefficient is 7 to 14 ppm / ° C., and the linear expansion of each columnar conductor 5a and each substrate electrode 4a formed of Cu.
  • Ni / Au film having a coefficient of 17 ppm / ° C., a linear expansion coefficient of each of the first and second sealing resin layers 7a and 7b of 5 to 13 ppm / ° C. (more preferably 5 to 10 ppm / ° C.), and forming the intermediate coating 6
  • the linear expansion coefficient of Ni is 13 ppm / ° C. and Au is 14 ppm / ° C.
  • the intermediate coating 6 has a linear expansion coefficient of the first sealing resin layer 7a and each columnar conductor 5a (or each substrate electrode 4a). ) Of the linear expansion coefficient.
  • the wiring substrate 2 is made of glass epoxy resin or ceramic
  • the columnar conductor 5a and the substrate electrode 4a are made of Cu. Therefore, among the interface between the columnar conductor 5a and the substrate electrode 4a and the interface between the wiring substrate 2 and the substrate electrode 4a, which is a connection portion between the wiring substrate 2 and the columnar conductor 5a, the interface between the columnar conductor 5a and the substrate electrode 4a is Cu Since the bonding between each other and the interface between the wiring substrate 2 and the substrate electrode 4a is a bonding between different materials of glass epoxy resin or ceramic and Cu, the adhesion strength between the interface between the wiring substrate 2 and the substrate electrode 4a is the same as that of the columnar conductor 5a.
  • the adhesion strength at the interface of the substrate electrode 4a It is smaller than the adhesion strength at the interface of the substrate electrode 4a. Due to the recent demand for miniaturization of the module 1, the size of the substrate electrode 4a has been reduced. In this case, the contact area between the wiring substrate 2 and the substrate electrode 4a is reduced, and the wiring substrate 2 is further reduced. And the adhesion strength of the substrate electrode 4a are reduced.
  • the stress when stress acts on the columnar conductor 5a at the periphery of the contact portion between the wiring substrate 2 and the substrate electrode 4a, which is a base point of the interface peeling between the wiring substrate 2 and the substrate electrode 4a, the stress is applied to the wiring.
  • the arrangement is such that the interface peeling between the wiring substrate 2 and the substrate electrode 4a having a low adhesion strength can be prevented by disposing the substrate 2 and the columnar conductor 5a so as to be shifted in a predetermined direction from the place where the connection between the substrate 2 and the columnar conductor 5a works most strongly. Has been.
  • This predetermined direction is caused by the difference in linear expansion coefficient between the mother substrate to which the other end of each columnar conductor 5a is connected and the first sealing resin layer 7a, and the columnar conductor 5a and the substrate electrode 4a at the time of low temperature change.
  • the direction of the shear stress acting on the connection part is caused by the difference in linear expansion coefficient between the mother substrate to which the other end of each columnar conductor 5a is connected and the first sealing resin layer 7a, and the columnar conductor 5a and the substrate electrode 4a at the time of low temperature change.
  • the module 1 is mounted on the mother board.
  • the direction of the shear stress acting on the connection portion between the wiring board 2 and the columnar conductor 5a which is caused by the difference in shrinkage between the mother board and the first sealing resin layer 7a when the temperature is changed, is shown in FIG.
  • the direction is the direction of the arrow, that is, the central direction of one main surface of the wiring board 2.
  • the place where the shear stress becomes the strongest at this time is the edge of the one main surface of the wiring board 2 on the edge of the end surface 5a1 on the one end side of the columnar conductor 5a, that is, the end surface on one end side of the columnar conductor 5a.
  • the peripheral edge of 5a1 when the arrow in FIG. 3B is extended in the direction opposite to the head of the arrow, it is in the vicinity of point P that intersects the outer periphery of the end face 5a1 on one end side of the columnar conductor 5a.
  • the center point of the end surface 5a1 on one end side of the columnar conductor 5a is set to the center point of the connection surface 4a1 connected to face the columnar conductor 5a of the substrate electrode 4a.
  • the wiring substrate 2 is arranged so as to be shifted toward the center of the one main surface.
  • the columnar conductor 5a The amount of deviation is set to be larger as it is arranged on the edge side of the one main surface of the wiring board 2. It is not always necessary to change the amount of deviation according to the arrangement of the columnar conductors 5a, and the same amount of deviation may be set for all the columnar conductors 5a. Further, when the shear stress is decomposed into a component in the X direction and a component in the Y direction on one main surface of the wiring board 2 shown in FIG.
  • the magnitude of the stress depends on the component in the X direction and the component in the Y direction.
  • the shifting direction may be simplified, for example, by shifting each columnar conductor 5a in the X direction.
  • the edge of one main surface of the wiring board 2 is set so that the center point of the end surface 5a1 on one end side of the columnar conductor 5a is opposite to the center point of the connection surface 4a1 connected to face the columnar conductor 5a of the substrate electrode 4a. It is good to displace in the direction.
  • FIG. 4 and FIG. 4 and 5 are views for explaining a method of manufacturing the module 1, and are partial cross-sectional views of the module 1 corresponding to FIG. 4A to 4F show each process of the manufacturing method, and FIGS. 5A to 5C show each process following FIG. 4F.
  • each substrate electrode 4a and each land electrode 4b are formed on one main surface, and a plurality of land electrodes 4b each made of Cu are respectively formed on the other main surface.
  • the formed wiring board 2 is prepared.
  • each substrate electrode 4a and each land electrode 4b are formed using a known electrode forming technique such as a printing technique or a photolithography technique.
  • the wiring board 2 has various wiring electrodes and via conductors formed on its main surface and inside.
  • a hole 11 is formed at a place where the columnar conductor 5a of the resist 10 is formed using a photolithography technique or the like. Form.
  • the center point of the end surface 5a1 on one end side of the columnar conductor 5a to be formed later is one main point of the wiring board 2 with respect to the center point of the connection surface 4a1 connected to face the columnar conductor 5a of the substrate electrode 4a.
  • a hole 11 is formed in the resist 10 so as to be shifted toward the center of the surface.
  • Ni / Au plating 8 is applied to the surface of each land electrode 4b formed on both main surfaces of the wiring board 2 together.
  • each component 3a is mounted on one main surface of the wiring board 2 by using a known surface mounting technique, and as shown in FIG.
  • a first sealing resin layer 7 a that covers each component 3 a and the intermediate coating 6 mounted on one main surface of the wiring substrate 2 is formed.
  • the first sealing resin layer 7a can be formed using a coating method, a printing method, a compression mold method, a transfer mold method, or the like.
  • a second sealing resin layer 7b covering the other main surface of the wiring substrate 2 and each component 3b is formed.
  • the second sealing resin layer 7b can also be formed using the same method as the first sealing resin layer 7a.
  • the module 1 is manufactured by forming the solder bumps 9 on the end surfaces of the exposed columnar conductors 5a on the other end side.
  • a Ni / Au film may be formed on the end face on the other end side of each columnar conductor 5a again.
  • each component 3b on the other main surface of the wiring board 2 is performed before and after the mounting of each component 3a on the one main surface of the wiring board 2, and then the first and second sealing resin layers 7a, 7b may be formed simultaneously. Further, after polishing or grinding the surface of the first sealing resin layer 7a, each component 3b is mounted on the other main surface of the wiring board 2, and then the second sealing resin layer 7b is formed. Good.
  • the intermediate coating 6 is interposed between the first sealing resin layer 7a and each columnar conductor 5a, for example, when the module 1 is mounted on an external mother substrate, the mother substrate Even if stress is applied to each columnar conductor 5a due to the difference in linear expansion coefficient (difference in expansion / contraction) between the first sealing resin layer 7a of the module 1 and the first sealing resin layer 7a, The stress acting on each columnar conductor 5a can be relaxed by functioning as a relaxation material.
  • the stress acting on the columnar conductor 5a prevents peeling at the interface between the wiring substrate 2 and the substrate electrode 4a or the interface between the substrate electrode 4a and the columnar conductor 5a at the connection portion between the columnar conductor 5a and the wiring substrate 2. can do.
  • the intermediate coating 6 has a linear expansion coefficient between the linear expansion coefficient of the columnar conductor 5a and the linear expansion coefficient of the first sealing resin layer 7a, the columnar conductor 5a is not sealed by the intermediate coating 6 and is first sealed. Compared with the conventional module sealed with the stop resin layer 7a, the difference in linear expansion coefficient between the columnar conductor 5a and the intermediate coating 6, and between the intermediate coating 6 and the first sealing resin layer 7a is reduced.
  • each columnar conductor 5a stress acting on each columnar conductor 5a concentrates on the connection portion between the wiring board 2 and the columnar conductor 5a due to the interface peeling between each columnar conductor 5a and the first sealing resin layer 7a as in the conventional module.
  • the interface peeling between the wiring board 2 and the substrate electrode 4a and the interface peeling between the substrate electrode 4a and the columnar conductor 5a can be prevented.
  • the module 1 having high connection reliability with the outside can be provided.
  • each columnar conductor 5a when stress acts on the peripheral edge of the portion where the wiring substrate 2 and the substrate electrode 4a are in contact with each other and the columnar conductor 5a, which is a base point of the interface peeling between the wiring substrate 2 and the substrate electrode 4a.
  • the columnar conductor 5a and the wiring board 2 are connected to each other so that the shear stress acting on the connection portion between the columnar conductor 5a and the peripheral edge of the end surface 5a1 on one end side of the columnar conductor 5a (see point P in FIG. 3B) is separated.
  • the intermediate coating 6 is formed of a Ni / Au film, it is practical because the intermediate coating 6 can be formed by plating. Further, since the metal has ductility, the intermediate coating 6 can function as a cushioning material that relieves stress on each columnar conductor 5a that acts due to expansion / contraction of the first sealing resin layer 7a.
  • the intermediate coating 6 is provided so as to cover a portion of the connection surface 4a1 that is connected to the columnar conductor 5a of the substrate electrode 4a so as not to contact the columnar conductor 5a,
  • the intermediate coating 6 is interposed between the first sealing resin layer 7a and a portion of the connection surface 4a1 that is connected to face the columnar conductor 5a and is not in contact with the columnar conductor 5a. Therefore, the stress acting on the interface between the wiring substrate 2 and the substrate electrode 4a is relieved by the intermediate coating 6 due to the expansion / contraction of the first sealing resin layer 7a. Can be further reduced.
  • the intermediate coating 6 since the intermediate coating 6 has a linear expansion coefficient between the linear expansion coefficient of the substrate electrode 4a and the linear expansion coefficient of the first sealing resin layer 7a, the intermediate coating 6 has an interface between the intermediate coating 6 and the substrate electrode 4a when the temperature changes.
  • the working stress and the stress acting on the interface between the intermediate coating 6 and the first sealing resin layer 7a can be reduced, and the adhesion characteristics at both interfaces are improved.
  • the area of the connection surface 4a1 connected to be opposed to the columnar conductor 5a of the substrate electrode 4a is substantially the same as the area of the end surface 5a1 on one end side of the columnar conductor 5a. Since the size of the electrode 4a in plan view can be reduced and the substrate electrodes 4a can be arranged at a narrow pitch, the module 1 can be reduced in size while ensuring the connection reliability between the module 1 and an external mother board or the like. Can be achieved.
  • FIGS. 6 is a cross-sectional view of the module 1a
  • FIG. 7 is an enlarged view of a region C in FIG.
  • the module 1a according to this embodiment is different from the module 1 according to the first embodiment described with reference to FIGS. 1 to 3 in that each columnar conductor 5b is different from that shown in FIGS. This is a point having a step in the length direction. Since other configurations are the same as those of the module 1 of the first embodiment, the description thereof is omitted by attaching the same reference numerals.
  • each columnar conductor 5 b is provided with a step in the length direction, and the outer peripheral surface thereof is covered with the intermediate coating 6. Further, assuming that the linear expansion coefficient of the mother substrate to which the other end of each columnar conductor 5b is connected is larger than the linear expansion coefficient of the first sealing resin layer 7a, the same as the module 1 of the first embodiment. Further, in each columnar conductor 5b, the center point of the end surface on one end side of the columnar conductor 5b connected to face the substrate electrode 4a is the center of the connection surface connected to face the columnar conductor 5b of the substrate electrode 4a. With respect to the point, the wiring substrate 2 is arranged so as to be shifted in the central direction of the one main surface.
  • FIG. 8 and FIG. 8 and 9 are views for explaining a method of manufacturing the module 1a, and are partial cross-sectional views of the module 1a corresponding to FIG. 8A to 8F show each process of the manufacturing method, and FIGS. 9A to 9E show each process following FIG. 8F.
  • each substrate electrode 4a and each land electrode 4b are formed on one main surface, and a plurality of land electrodes 4b each made of Cu are respectively formed on the other main surface.
  • the formed wiring board 2 is prepared.
  • each substrate electrode 4a and each land electrode 4b are formed using a known electrode forming technique such as a printing technique or a photolithography technique.
  • the wiring board 2 has various wiring electrodes and via conductors formed on its main surface and inside.
  • a first-stage resist 12a is formed on one main surface of the wiring board 2, and then a columnar conductor 5b of the resist 12a is formed using a photolithography technique or the like.
  • a first-stage hole 13a is formed at the location.
  • the center point of the end surface on one end side of the columnar conductor 5b to be formed later is the center point of the connection surface connected to the columnar conductor 5b of the substrate electrode 4a so as to face the one main surface of the wiring board 2.
  • a hole 13a is formed in the resist 12a so as to be shifted from the center. Further, the resist 12a is formed so that the thickness of the resist 12a at this time is thinner than the target length of each columnar conductor 5b.
  • the first stage portion 5b1 of the columnar conductor 5b made of Cu is formed by plating or the like.
  • the columnar conductors 5b are formed by using a photolithography technique or the like.
  • a hole 13b for forming the second-stage portion 5b2 is formed in the resist 12b.
  • the second-stage hole 13b is perpendicular to the length direction of the columnar conductor 5b with respect to the first-stage hole 13a so that a step is formed in the length direction of the columnar conductor 5b.
  • the substrate 2 is arranged so as to be shifted to the edge side of the one main surface. Note that the direction in which the second-stage hole 13b is shifted is not limited to the edge side of the one main surface of the wiring board 2, and may be changed to the center side of the wiring board 2, for example.
  • a second-stage portion 5b2 is formed in the same manner as the first-stage portion 5b1 of the columnar conductor 5b, and as shown in FIG. The resist 12a and the second-stage resist 12b are removed.
  • the Ni / Au plating 8 on the intermediate coating 6 and each land electrode 4b is processed in the same manner as the manufacturing method of the module 1 of the first embodiment. Formation (see FIG. 9A), mounting of each component 3a on one main surface of the wiring board 2 (see FIG. 9B), formation of the first sealing resin layer 7a (see FIG. 9C), Mounting each component 3b on the other main surface of the wiring board 2, forming the second sealing resin layer 7b, polishing or grinding the surface of the first sealing resin layer 7a (see FIG. 9D), each columnar conductor
  • the module 1a is manufactured by forming the solder bumps 9 on the end face on the other end side of 5b (see FIG. 9E).
  • each columnar conductor 5b by providing a step in the length direction of each columnar conductor 5b, the contact area between the columnar conductor 5b and the intermediate coating 6 and the intermediate coating 6 are provided by the amount of the step. Since the contact area between the first sealing resin layer 7a and the first sealing resin layer 7a increases, the adhesion strength at these interfaces is improved. Moreover, since the movement in the length direction of each columnar conductor 5b is restricted by the step, for example, a mother board is arranged below the module 1a, and the other end of each columnar conductor 5b and the mother board are connected. When connected, each columnar conductor 5b can be prevented from falling off to the mother substrate side.
  • FIG. 10A to 10C are cross-sectional views of the columnar conductors 5c to 5e according to this example.
  • the cross-sectional area of the first stage portion 5c1 of the columnar conductor 5c connected to the substrate electrode 4a is provided on the mother substrate while providing a step in the length direction of the columnar conductor 5c. It may be larger than the second stage portion 5c2 of the columnar conductor 5c to be connected.
  • the first step portion 5d1 of the columnar conductor 5d is formed in a tapered shape whose cross-sectional area decreases as it goes down in the drawing, and the second step of the columnar conductor 5d.
  • the cross-sectional area of the portion 5d2 may be smaller than that of the first-stage portion 5d1.
  • a convex portion 14 may be provided at the boundary between the first step portion 5e1 and the second step portion 5e2 of the outer peripheral surface of the columnar conductor 5e.
  • each columnar conductor 5c to 5e has a circular shape in the cross section of the first stage portions 5c1 to 5e1, and each columnar conductor has a rectangular shape in the cross section of the second stage portions 5c2 to 5e2.
  • the cross-sectional shapes of the first-stage portions 5c1 to 5e2 of 5c to 5e and the second-stage portions 5c2 to 5e2 may be changed.
  • the cross-sectional areas of the first-stage portions 5c1 and 5d1 on one end side of the columnar conductors 5c and 5d are set to be equal to those of the columnar conductors 5c and 5d.
  • the present invention is not limited to the above-described embodiments, and various modifications other than those described above can be made without departing from the spirit thereof.
  • the module of the second embodiment Although 1a demonstrated the case where one level
  • the columnar conductor may be formed of a conductive paste or a metal pin in addition to the formation by plating.
  • the columnar conductors 5a and 5b are arranged to be shifted in a predetermined direction with respect to the substrate electrode 4a.
  • solder bump 9 it is not necessary to form the solder bump 9 on the end face on the other end side connected to the mother substrate of the columnar conductors 5a to 5e.
  • the present invention can be applied to various modules in which a columnar conductor for external connection connected to a wiring board is sealed with resin.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

　外部との接続信頼性の高いモジュールを提供する。　モジュール１は、部品３ａ，３ｂが実装される配線基板２と、配線基板２の一方主面に形成された基板電極４ａと、その一端が基板電極４ａに接続された柱状導体５ａと、柱状導体５ａの外周面を被覆して形成された中間被膜６と、配線基板２の一方主面および中間被膜６を被覆して設けられた第１封止樹脂層７ａとを備え、中間被膜６が、柱状導体５ａの線膨張係数と第１封止樹脂層７ａの線膨張係数の間の線膨張係数を有する。このようにすることで、中間被膜６により、第１封止樹脂層７ａの膨張・収縮時に柱状導体５ａに働く応力を緩和させるとともに、第１封止樹脂層７ａと柱状導体５ａの界面剥離を防止することができるため、モジュール１の外部との接続信頼性が向上する。

Description

モジュール
本発明は、配線基板に接続された外部接続用の柱状導体が樹脂封止されて成るモジュールに関する。
　従来より、配線基板に接続された柱状導体を用いて外部と接続するモジュールが知られている。例えば、図１１に示す特許文献１に記載のモジュール１００は、配線基板１０１と、該配線基板１０１の一方主面に形成された複数の基板電極１０２と、各基板電極１０２それぞれに設けられその一端が基板電極１０２に接続された複数の外部接続用の柱状導体１０３と、配線基板１０１の一方主面および各柱状導体１０３を被覆する封止樹脂層１０４と、それぞれ封止樹脂層１０４の表面に設けられ対応する柱状導体１０３の他端に接続された複数の外部電極１０５とを備え、各外部電極１０５を外部のマザー基板等に接続させることで、モジュール１００が外部に接続される。このような構成にすると、配線基板１０１の両主面に部品を実装したり、モジュール１００の配線構造を立体構造にすることができるため、モジュール１００の小型化を図ることができる。
特開２００６－１２８７０号公報（段落００１０～００２８、図１等参照）
　しかしながら、従来のモジュール１００の構造によると、封止樹脂層１０４が温度変化により膨張・収縮した場合に、各柱状導体１０３に応力が作用して、柱状導体１０３と配線基板１０１との接続部である基板電極１０２と柱状導体１０３の界面や、配線基板１０１と基板電極１０２の界面で剥離が生じて、接続不良になるという問題があった。また、封止樹脂層１０４と柱状導体１０３とは線膨張係数が異なるため、互いの膨張・収縮量の違いから応力が生じて、モジュール１００の温度変化時に両者の界面で剥離が生じる場合がある。このような場合、封止樹脂層１０４の膨張・収縮などにより柱状導体１０３に働く応力が、配線基板１０１と柱状導体１０３との接続部に集中して基板電極１０２と柱状導体１０３の界面や、配線基板１０１と基板電極１０２の界面で剥離が生じやすくなる。また、柱状導体１０３と封止樹脂層１０４との間に剥離が生じると、モジュール１００を外部のマザー基板などに実装したときに、マザー基板とモジュール１００の封止樹脂層１０４の線膨張係数の違いにより柱状導体１０３に働く応力が、配線基板１０１と柱状導体１０３との接続部に集中して、同様に、基板電極１０２と柱状導体１０３の界面や、配線基板１０１と基板電極１０２の界面で剥離が生じるおそれがある。
　また、配線基板１０１と柱状導体１０３の接続部おいては、柱状導体１０３と基板電極１０２とが金属同士の結合であるのに対して、配線基板１０１がセラミックやガラスエポキシ樹脂で形成されている場合は、配線基板１０１と基板電極１０２とが異種材料同士の結合となるため、配線基板１０１と基板電極１０２の密着強度は、柱状導体１０３と基板電極１０２の密着強度よりも弱い。したがって、柱状導体１０３に応力が働くと、配線基板１０１と柱状導体１０３との接続部において、配線基板１０１と基板電極１０２との界面で剥がれが生じる場合が多い。そこで、基板電極１０２の平面視での面積を大きくすることにより、基板電極１０２の配線基板１０１との接触面積を増やして配線基板１０１と基板電極１０２との密着強度を向上させることが考えられるが、近年のモジュールの小型化に伴って、基板電極１０２の小型・狭ピッチ化が要求されているため、基板電極１０２のサイズを大きくするのにも限界がある。
　本発明は、上記した課題に鑑みてなされたものであり、外部との接続信頼性の高いモジュールを提供することを目的とする。
　上記した目的を達成するために、本発明のモジュールは、部品が実装される配線基板と、前記配線基板の一方主面に形成された基板電極と、その一端が前記基板電極に接続された柱状導体と、前記柱状導体の外周面を被覆して形成された中間被膜と、前記配線基板の一方主面および前記中間被膜を被覆して設けられた封止樹脂層とを備え、前記中間被膜が、前記柱状導体の線膨張係数と前記封止樹脂層の線膨張係数の間の線膨張係数を有することを特徴としている。
　このように構成すると、封止樹脂層と柱状導体との間に中間被膜が介在するため、例えば、モジュールを外部のマザー基板などに実装したときに、マザー基板とモジュールの封止樹脂層の線膨張係数の違い（膨張・収縮量の差）により柱状導体に応力が働く場合に、中間被膜が応力緩和材として機能して、柱状導体に働く応力を緩和することができる。そのため、柱状導体に働く応力により、柱状導体と配線基板との接続部で、配線基板と基板電極の界面や、基板電極と柱状導体の界面で剥離が生じるのを防止することができる。また、中間被膜が、柱状導体の線膨張係数と封止樹脂層の線膨張係数の間の線膨張係数を有するため、柱状導体が中間被膜を介さずに封止樹脂層で封止される従来のモジュールと比較して、柱状導体と中間被膜間、および、中間被膜と封止樹脂層間それぞれの線膨張係数の差が小さくなり、温度変化時の膨張・収縮量の違いから生じる、両界面に働く応力を低減することができる。そうすると、柱状導体と中間被膜間の界面剥離並びに中間被膜と封止樹脂層間の界面剥離がしにくくなるため、柱状導体の側面は中間被膜を介して封止樹脂層により保持される。
　ところで、モジュールをマザー基板などに実装したときに、マザー基板とモジュールの封止樹脂層の線膨張係数の違い（膨張・収縮量の差）により柱状導体に応力が働く場合、柱状導体の側面が封止樹脂層から剥離して保持されていないと、その応力は柱状導体と配線基板との接続部に集中する。柱状導体の側面が封止樹脂層に保持されていると、応力は柱状導体と封止樹脂層の界面にも分散する。このため、従来のモジュールのように、柱状導体と封止樹脂層の界面剥離により、柱状導体に働く応力が配線基板と柱状導体との接続部に集中するのを防止することができ、これにより、配線基板と基板電極の界面剥離および基板電極と柱状導体の界面剥離を防止することができる。以上により、外部との接続信頼性の高いモジュールを提供することができる。
　また、前記柱状導体は、前記基板電極との接続面の中心点が、前記基板電極の前記柱状導体との接続面の中心点に対して、所定の方向にずれて配置されていてもよい。柱状導体に応力が働いた場合、配線基板と柱状導体との接続部においてその応力が最も強い箇所は、柱状導体の基板電極に対向して接続される接続面（一端側の端面）、特に、接続面の周縁である。また、基板電極と柱状導体は金属同士の結合であるのに対して、配線基板と基板電極は異種材料同士の結合であるため、配線基板と基板電極との密着強度は、柱状導体と基板電極の密着強度よりも低い。したがって、柱状導体の一端側の端面の周縁と、配線基板と基板電極の界面剥離の基点となる配線基板と基板電極の接触する部分の周縁とが近いと、強い応力が働いて、配線基板と基板電極の界面で剥離が生じるおそれがある。そこで、配線基板と基板電極とが接触する部分の周縁と柱状導体の基板電極との接続面の周縁部とが離れるように、柱状導体の基板電極との接続面の中心点と基板電極の柱状導体との接続面の中心点とをずらして配置することで、剥離しやすい配線基板と基板電極の接触部分周縁を、応力が強い箇所から離すことができ、配線基板と基板電極との界面剥離を防止することができるため、モジュールの外部との接続信頼性がさらに向上する。
　また、前記柱状導体の他端が接続されるマザー基板の線膨張係数が前記封止樹脂層の線膨張係数よりも大きい場合は、前記所定の方向を、前記配線基板の一方主面の中央方向にするとよい。モジュールを外部のマザー基板に接続したときに、マザー基板とモジュールの封止樹脂層の線膨張係数が異なると、温度変化時の封止樹脂層とマザー基板の膨張・収縮量の違いから柱状導体に応力が働くが、高温変化時は各部材が軟化するため、柱状導体と配線基板との接続部への影響が少なく、低温変化時の柱状導体に働く応力が問題になる。
　例えば、マザー基板の線膨張係数が封止樹脂層の線膨張係数よりも大きい場合、低温変化時に配線基板と柱状導体との接続部に働くせん断応力の方向は、柱状導体の一端が接続される配線基板の一方主面の中央方向となる。また、この時のせん断応力の最も強い部分は、柱状導体の一端側の端面の周縁のうち、配線基板の一方主面の端縁側である。そこで、マザー基板の線膨張係数が封止樹脂層の線膨張係数よりも大きい場合は、柱状導体の基板電極との接続面の中心点を基板電極の柱状導体との接続面の中心点に対して、配線基板の一方主面の中央方向に向かってずらして配置することで、配線基板と基板電極の界面剥離の基点となる配線基板と基板電極の接触部分の周縁と、配線基板と柱状導体との接続部に働くせん断応力の最も強い部分である、柱状導体の一端側の端面の周縁のうちの配線基板の一方主面の端縁側とを離すことができるため、柱状導体に働く応力により、配線基板と基板電極の界面剥離を防止することができる。
　また、前記柱状導体の他端が接続されるマザー基板の線膨張係数が前記封止樹脂層の線膨張係数よりも小さい場合、前記所定の方向を、前記配線基板の一方主面の端縁方向にするとよい。この場合、配線基板と柱状導体との接続部に働くせん断応力は、上記したマザー基板の線膨張係数が封止樹脂層の線膨張係数よりも大きい場合とは逆の配線基板の一方主面の端縁方向となる。また、このときのせん断応力の最も強い部分は、柱状導体の一端側の端面の周縁のうち、配線基板の一方主面の中心側である。したがって、マザー基板の線膨張係数が封止樹脂層の線膨張係数よりも小さい場合は、柱状導体の一端側の端面の中心点を基板電極の柱状導体との接続面の中心点に対して、配線基板の一方主面の端縁方向にずらすことで、上記同様に配線基板と基板電極の界面剥離を防止することができる。
　また、前記中間被膜が金属で形成されていてもよい。このようにすると中間被膜をめっき処理で形成することができるため実用的である。また、金属は延性を有するため、中間被膜を封止樹脂の膨張・収縮などによる柱状導体に働く応力を緩和するクッション材として機能させることができる。
　また、前記中間被膜が、前記基板電極の前記柱状導体に対向して接続される接続面のうち、前記柱状導体と接触していない部分も被覆して設けられていてもよい。このようにすると、基板電極の柱状導体に対向して接続される接続面のうち、柱状導体と接触していない部分と封止樹脂層との間に中間被膜が介在することになるため、封止樹脂層の膨張・収縮により、配線基板と基板電極の界面に働く応力を緩和させることができ、配線基板と基板電極の界面剥離のリスクをさらに低減することができる。
　また、前記基板電極の前記接続面の面積が、前記柱状導体の前記基板電極に対向して接続される接続面の面積と略同一であってもかまわない。このようにすると、基板電極の平面視でのサイズを小さくして、基板電極を狭ピッチで配置することができるため、モジュールと外部のマザー基板等との接続信頼性を確保しつつ、モジュールの小型化を図ることができる。
　また、前記柱状導体は、その長さ方向に段差を有していてもよい。このようにすると、段差を有する分、柱状導体と中間被膜の接触面積、および、中間被膜と封止樹脂層の接触面積が増加するため、これらの界面での密着強度が向上する。
　前記柱状導体は、前記基板電極に接続される一端側の横断面積が、他端側の横断面積よりも大きく形成されていてもよい。このようにすると、柱状導体を被覆する封止樹脂層により、柱状導体の、その他端側への移動が規制されるため、例えば、マザー基板をモジュールの下側に配置して、柱状導体の他端をマザー基板とを接続した場合に、柱状導体が、モジュールからマザー基板側に脱落するのを防止することができる。
　本発明によれば、モジュールの柱状導体の外周面を中間被膜で被覆することにより、封止樹脂層と柱状導体との間に中間被膜が介在することになるため、例えば、モジュールを外部のマザー基板などに実装したときに、マザー基板とモジュールの封止樹脂層の線膨張係数の違い（膨張・収縮量の差）により柱状導体に応力が働く場合に、中間被膜が応力緩和材として機能して、柱状導体に働く応力を緩和することができる。そのため、柱状導体に働く応力により、柱状導体と配線基板との接続部において、配線基板と基板電極の界面剥離や、基板電極と柱状導体の界面剥離を防止することができる。
　また、中間被膜が、封止樹脂層の線膨張係数と柱状導体の線膨張係数の間の線膨張係数を有するため、柱状導体が中間被膜を介さずに封止樹脂層で封止される従来のモジュールと比較して、柱状導体と中間被膜、および、中間被膜と封止樹脂層それぞれの線膨張係数の差が小さくなり、温度変化時の膨張・収縮量の違いから生じる、柱状導体と中間被膜の界面、および、中間被膜と封止樹脂層の界面に働く応力を低減することができる。また、応力が低減することで、柱状導体と中間被膜の界面剥離並びに中間被膜と封止樹脂層の界面剥離が発生しにくくなるため、柱状導体の側面は中間被膜を介して封止樹脂層により保持されやすくなる。よって、従来のモジュールのように、柱状導体と封止樹脂層間の界面剥離により、柱状導体に働く応力が配線基板と柱状導体との接続部に集中するのを防止することができ、これにより、配線基板と基板電極間の界面剥離および基板電極と柱状導体間の界面剥離を防止することができる。
本発明の第１実施形態にかかるモジュールの断面図である。 図１のモジュールの部分断面図である。 図１のモジュールの配線基板の説明図である。 図１のモジュールの製造方法を説明するための図である。 図１のモジュールの製造方法を説明するための図である。 本発明の第２実施形態にかかるモジュールの断面図である。 図６のモジュールの部分断面図である。 図６のモジュールの製造方法を説明するための図である。 図６のモジュールの製造方法を説明するための図である。 柱状導体の変形例を示す図である。 従来のモジュールの断面図である。
　＜第１実施形態＞
　本発明の第１実施形態にかかるモジュール１について、図１～図３を参照して説明する。なお、図１は第１実施形態にかかるモジュール１の断面図、図２は図１のＡ領域の拡大図、図３（ａ）は、モジュール１の配線基板の平面図、（ｂ）は（ａ）のＢ領域の拡大図である。
　この実施形態にかかるモジュール１は、図１および図２に示すように、配線基板２と、配線基板２の両主面に実装された複数の部品３ａ，３ｂと、配線基板２の一方主面に形成された複数の基板電極４ａと、配線基板２の両主面それぞれに形成された部品実装用の複数のランド電極４ｂと、その一端が対応する基板電極４ａに接続された複数の柱状導体５ａと、各柱状導体５ａそれぞれの外周面を被覆する中間被膜６と、配線基板２の一方主面、中間被膜６、および配線基板２の一方主面に実装された部品３ａを被覆して設けられた第１封止樹脂層７ａ（本発明の封止樹脂層に相当）と、配線基板２の他方主面および該他方主面に実装された部品３ｂを被覆して設けられた第２封止樹脂層７ｂとを備え、種々の電子機器が備えるマザー基板に搭載される。
　配線基板２は、ガラスエポキシ樹脂や低温同時焼成セラミック（ＬＴＣＣ）などで形成された多層配線基板であり、その両主面や内部には、配線電極（図示せず）やビア導体（図示せず）なども形成されている。なお、配線基板２は、単層構造であってもかまわない。
　配線基板２の一方主面に形成された各基板電極４ａ、および、配線基板２の両主面に形成された各ランド電極４ｂは、それぞれＣｕやＡｌなどの金属（この実施形態では、Ｃｕ）からなり、印刷技術やフォトリソグラフィ技術などの周知の電極形成技術を用いて形成される。なお、図２に示すように、各ランド電極４ｂの部品３ａ，３ｂとの実装面には、Ｎｉ／Ａｕめっき８が施されている。また、この実施形態では、基板電極４ａの柱状導体５ａに対向して接続される接続面４ａ１の面積が、柱状導体５ａの基板電極４ａに対向して接続される接続面である一端側の端面５ａ１の面積と略同じになるように形成されている。
　配線基板２の両主面に実装された各部品３ａ，３ｂは、ＳｉやＧａＡｓなどで形成された半導体素子や、チップインダクタ、チップコンデンサなどのチップ部品で構成され、周知の表面実装技術を用いて、配線基板２の両主面に実装される。
　各柱状導体５ａは、Ｃｕなどの金属からなり、基板電極４ａ上に電解または無電解めっきにより形成されて、その一端が対応する基板電極４ａに接続される。なお、柱状導体５ａは、基板電極４ａ上のめっき成長により形成するほか、例えばピン状の導体を半田などにより基板電極４ａに接続させることにより形成してもかまわない。なお、この実施形態では、柱状導体５ａの他端の端面に、モジュール１を外部のマザー基板に接続させるための半田バンプ９が形成されている。
　中間被膜６は、Ｎｉ／Ａｕ膜からなり、各柱状導体５ａそれぞれに設けられ、図２に示すように、各柱状導体５ａの外周面と、基板電極４ａの柱状導体５ａに対向して接続される接続面４ａ１のうち柱状導体５ａと接触していない部分を被覆する。そして、後述する第１封止樹脂層７ａが形成された状態において、中間被膜６が第１封止樹脂層７ａと各柱状導体５ａとの間に介在する。
　第１、第２封止樹脂層７ａ，７ｂは、それぞれエポキシ樹脂などで形成され、第１封止樹脂層７ａは、配線基板２の一方主面、各柱状導体５ａの外周面を被覆する中間被膜６、および配線基板２の一方主面に実装された各部品３ａを被覆し、第２封止樹脂層７ｂは、配線基板２の他方主面および該他方主面に実装された各部品３ｂを被覆して設けられる。このとき、第１、第２封止樹脂層７ａ，７ｂそれぞれは、塗布方式、印刷方式、コンプレッションモールド方式、トランスファモールド方式などを用いて形成することができる。
　なお、この実施形態では、配線基板２がセラミックまたガラスエポキシ樹脂で形成されている場合の線膨張係数が７～１４ｐｐｍ／℃、Ｃｕで形成された各柱状導体５ａおよび各基板電極４ａの線膨張係数が１７ｐｐｍ／℃、第１および第２封止樹脂層７ａ，７ｂそれぞれの線膨張係数が５～１３ｐｐｍ／℃（より好ましくは５～１０ｐｐｍ／℃）、中間被膜６を形成するＮｉ／Ａｕ膜の線膨張係数が、Ｎｉ：１３ｐｐｍ／℃、Ａｕ：１４ｐｐｍ／℃となっており、中間被膜６が、第１封止樹脂層７ａの線膨張係数と各柱状導体５ａ（または、各基板電極４ａ）の線膨張係数の間の線膨張係数を有するように構成されている。
　次に、図２および図３を参照して、柱状導体５ａと基板電極４ａとの位置関係について説明する。
　上記したように、この実施形態では、配線基板２がガラスエポキシ樹脂またはセラミック、柱状導体５ａおよび基板電極４ａがＣｕで形成されている。そのため、配線基板２と柱状導体５ａとの接続部である、柱状導体５ａと基板電極４ａの界面および配線基板２と基板電極４ａの界面のうち、柱状導体５ａと基板電極４ａの界面は、Ｃｕ同士の結合、配線基板２と基板電極４ａの界面は、ガラスエポキシ樹脂またはセラミックとＣｕの異種材料同士の結合となるため、配線基板２と基板電極４ａの界面の密着強度は、柱状導体５ａと基板電極４ａの界面の密着強度よりも小さい。近年のモジュール１の小型化の要請により、基板電極４ａのサイズの小型化が進められているが、この場合は、配線基板２と基板電極４ａとの接触面積が小さくなって、さらに配線基板２と基板電極４ａの密着強度が小さくなる。
　そこで、この実施形態では、配線基板２と基板電極４ａの界面剥離の基点となる配線基板２と基板電極４ａの接触部の周縁を、柱状導体５ａに応力が働いた場合に、その応力が配線基板２と柱状導体５ａとの接続部において最も強く働く箇所から所定の方向にずらして配置することにより、密着強度の小さい配線基板２と基板電極４ａの界面剥離を防止することができるように構成されている。なお、この所定の方向は、各柱状導体５ａの他端が接続されるマザー基板と第１封止樹脂層７ａとの線膨張係数の違いから生じる、低温変化時の柱状導体５ａと基板電極４ａとの接続部に働くせん断応力の方向である。
　具体的には、モジュール１の柱状導体５ａの他端が接続される外部のマザー基板の線膨張係数が第１封止樹脂層７ａの線膨張係数より大きい場合、モジュール１をマザー基板に実装した状態において、低温変化時に、マザー基板と第１封止樹脂層７ａの収縮量の違いから生じる配線基板２と柱状導体５ａとの接続部に働くせん断応力の方向は、図３（ｂ）に示す矢印方向、すなわち、配線基板２の一方主面の中央方向になる。また、この時のせん断応力が最も強くなる箇所は、柱状導体５ａの一端側の端面５ａ１の周縁のうちの、配線基板２の一方主面の端縁側、つまり、柱状導体５ａの一端側の端面５ａ１の周縁のうち、図３（ｂ）の矢印を、その矢印の頭と反対側の方向に延長したときに、柱状導体５ａの一端側の端面５ａ１の外周に交わるＰ点付近である。したがって、この実施形態では、各柱状導体５ａそれぞれにおいて、柱状導体５ａの一端側の端面５ａ１の中心点を、基板電極４ａの柱状導体５ａに対向して接続される接続面４ａ１の中心点に対して、配線基板２の一方主面の中心方向にずらして配置している。
　また、柱状導体５ａと配線基板２との接続部に働くせん断応力は、配線基板２の一方主面の端縁側に配置される柱状導体５ａほど大きくなるため、この実施形態では、柱状導体５ａが配線基板２の一方主面の端縁側に配置されるにつれて、そのずれ量が大きくなるように設定されている。なお、必ずしも、柱状導体５ａの配置に応じてそのずれ量を変える必要はなく、全ての柱状導体５ａに対して、同じずれ量を設定してもよい。また、せん断応力を、図３に示す配線基板２の一方主面のＸ方向の成分とＹ方向の成分に分解した場合に、Ｘ方向の成分とＹ方向の成分とで、応力の大きさが異なる場合、例えば、Ｘ方向の成分がＹ方向の成分よりも大きい場合は、各柱状導体５ａをＸ方向にずらすなど、ずらす方向を簡略化してもよい。
　このように各柱状導体５ａをずらして配置すると、せん断応力が最も強く働くＰ点から、配線基板２と基板電極４ａの界面剥離の基点となる、配線基板２と基板電極４ａの接触部分の周縁を離すことができるため、配線基板２と基板電極４ａの界面剥離の基点に働く応力が減少し、これにより、柱状導体５ａに応力が働いた場合の配線基板２と基板電極４ａの界面剥離を防止することができる。
　なお、マザー基板の線膨張係数が第１封止樹脂層７ａの線膨張係数よりも小さい場合、低温変化時に配線基板２と柱状導体５ａとの接続部に働くせん断応力の方向は、図３（ｂ）に示す矢印方向と逆になる。したがって、この場合は、マザー基板の線膨張係数が第１封止樹脂層７ａの線膨張係数よりも大きい場合に柱状導体５ａの一端側の端面５ａ１の中心点をずらした方向とは逆の方向に各柱状導体５ａをずらせばよい。つまり、柱状導体５ａの一端側の端面５ａ１の中心点を、基板電極４ａの柱状導体５ａに対向して接続される接続面４ａ１の中心点に対して、配線基板２の一方主面の端縁方向にずらして配置するとよい。
　（モジュール１の製造方法）
　次に、モジュール１の製造方法について、図４および図５を参照して説明する。なお、図４および図５はモジュール１の製造方法を説明するための図であり、図２に対応するモジュール１の部分断面図である。また、図４（ａ）～（ｆ）はその製造方法の各工程を示し、図５（ａ）～（ｃ）は図４（ｆ）に続く各工程を示す。
　まず、図４（ａ）に示すように、その一方主面に、それぞれＣｕからなる複数の基板電極４ａおよび複数のランド電極４ｂ、その他方主面に、それぞれＣｕからなる複数のランド電極４ｂが形成された配線基板２を準備する。このとき、各基板電極４ａおよび各ランド電極４ｂを、印刷技術やフォトリソグラフィ技術などの周知の電極形成技術を用いて形成する。なお、配線基板２には、その主面や内部に各種配線電極やビア導体が形成されている。
　次に、図４（ｂ）に示すように、配線基板２の一方主面にレジスト１０を形成した上で、フォトリソグラフィ技術などを用いて、レジスト１０の柱状導体５ａを形成する場所に孔１１を形成する。このとき、後に形成する柱状導体５ａの一端側の端面５ａ１の中心点が、基板電極４ａの柱状導体５ａに対向して接続される接続面４ａ１の中心点に対して、配線基板２の一方主面の中央方向に向かってずれて配置されるように、レジスト１０に孔１１を形成する。
　次に、図４（ｃ）に示すように、レジスト１０の孔１１にめっき処理などにより、Ｃｕからなる柱状導体５ａを形成したあと、図４（ｄ）に示すように、レジスト１０を除去する。
　次に、図４（ｅ）に示すように、めっき処理などを行うことにより、Ｎｉ／Ａｕからなり、各柱状導体５ａの他端側の端面および外周面、並びに、基板電極４ａの柱状導体５ａに対向して接続される接続面４ａ１のうち柱状導体５ａと接触していない部分を被覆する中間被膜６を形成する。このとき、併せて配線基板２の両主面に形成された各ランド電極４ｂの表面にＮｉ／Ａｕめっき８を施す。
　次に、図４（ｆ）に示すように、配線基板２の一方主面に各部品３ａを周知の表面実装技術を用いて実装し、図５（ａ）に示すように、配線基板２の一方主面、配線基板２の一方主面に実装された各部品３ａ、中間被膜６を被覆する第１封止樹脂層７ａを形成する。第１封止樹脂層７ａは、塗布方式、印刷方式、コンプレッションモールド方式、トランスファモールド方式などを用いて形成することができる。
　次に、配線基板２の他方主面に各部品３ｂを実装したあと、配線基板２の他方主面および各部品３ｂを被覆する第２封止樹脂層７ｂを形成する。第２封止樹脂層７ｂも第１封止樹脂層７ａと同様の方式を用いて形成することができる。
　次に、図５（ｂ）に示すように、第１封止樹脂層７ａの表面を研磨または研削して、各柱状導体５ａの他端側の端面を露出させ、図５（ｃ）に示すように、露出した各柱状導体５ａの他端側の端面上に半田バンプ９を形成して、モジュール１を製造する。なお、各柱状導体５ａの他端側の端面上に半田バンプ９を形成する前に、再度、各柱状導体５ａの他端側の端面上にＮｉ／Ａｕ膜を形成してもかまわない。
　また、配線基板２の他方主面の各部品３ｂの実装については、配線基板２の一方主面の各部品３ａの実装の前後に行って、その後、第１、第２封止樹脂層７ａ，７ｂを同時に形成するようにしてもよい。また、第１封止樹脂層７ａの表面を研磨または研削した後に、各部品３ｂを配線基板２の他方主面に実装して、その後、第２封止樹脂層７ｂを形成するようにしてもよい。
　したがって、上記した実施形態によれば、第１封止樹脂層７ａと各柱状導体５ａとの間に中間被膜６が介在するため、例えば、モジュール１を外部のマザー基板に実装した時に、マザー基板とモジュール１の第１封止樹脂層７ａとの間の線膨張係数の違い（膨張・収縮量の差）から、各柱状導体５ａに応力が働いた場合であっても、中間被膜６が応力緩和材として機能して、各柱状導体５ａに働く応力を緩和することができる。そのため、柱状導体５ａに働く応力により、柱状導体５ａと配線基板２との接続部で、配線基板２と基板電極４ａの界面や、基板電極４ａと柱状導体５ａの界面で剥離が生じるのを防止することができる。また、中間被膜６が、柱状導体５ａの線膨張係数と第１封止樹脂層７ａの線膨張係数の間の線膨張係数を有するため、柱状導体５ａが中間被膜６を介さずに第１封止樹脂層７ａで封止される従来のモジュールと比較して、柱状導体５ａと中間被膜６、および、中間被膜６と第１封止樹脂層７ａそれぞれの線膨張係数の差が小さくなり、温度変化時の膨張・収縮量の違いから生じる界面に働く応力を低減することができる。したがって、柱状導体５ａと中間被膜６の界面剥離、並びに中間被膜６と第１封止樹脂層７ａの界面剥離が発生しにくくなるため、柱状導体５ａの側面は中間被膜６を介して第１封止樹脂層７ａにより保持されやすくなる。
　ところで、モジュールをマザー基板などに実装したときに、マザー基板とモジュールの封止樹脂層の線膨張係数の違い（膨張・収縮量の差）により柱状導体５ａに応力が働く場合、柱状導体５ａの側面が第１封止樹脂層７ａから剥離して保持されていないと、その応力は柱状導体５ａと配線基板２との接続部に集中する。一方で本実施形態のように、柱状導体５ａの側面が第１封止樹脂層７ａに保持されていると、応力は柱状導体５ａと中間被膜６と第１封止樹脂層７ａの各界面にも分散する。このため、従来のモジュールのように、各柱状導体５ａと第１封止樹脂層７ａの界面剥離により、各柱状導体５ａに働く応力が配線基板２と柱状導体５ａとの接続部に集中するのを防止することができ、これにより、配線基板２と基板電極４ａの界面剥離および基板電極４ａと柱状導体５ａの界面剥離を防止することができる。以上により、外部との接続信頼性の高いモジュール１を提供することができる。
　また、各柱状導体５ａそれぞれにおいて、配線基板２と基板電極４ａの界面剥離の基点となる、配線基板２と基板電極４ａとが接触する部分の周縁と、柱状導体５ａに応力が働いた場合に柱状導体５ａと配線基板２との接続部に働くせん断応力が最も大きくなる、柱状導体５ａの一端側の端面５ａ１の周縁部（図３（ｂ）のＰ点参照）とが離れるように、柱状導体５ａの一端側の端面５ａ１の中心点と基板電極４ａの柱状導体５ａとの接続面４ａ１の中心点とをずらして配置することで、配線基板２と基板電極４ａの界面剥離を防止することができるため、モジュール１の外部との接続信頼性がさらに向上する。
　また、中間被膜６がＮｉ／Ａｕ膜で形成されているため、中間被膜６をめっき処理で形成することができるため実用的である。また、金属は延性を有するため、中間被膜６を、第１封止樹脂層７ａの膨張・収縮などにより作用する各柱状導体５ａへの応力を緩和するクッション材として機能させることができる。
　また、中間被膜６が、基板電極４ａの柱状導体５ａに対向して接続される接続面４ａ１のうち、柱状導体５ａと接触していない部分も被覆して設けられているため、基板電極４ａの柱状導体５ａに対向して接続される接続面４ａ１のうち、柱状導体５ａと接触していない部分と第１封止樹脂層７ａとの間に中間被膜６が介在することになる。したがって、第１封止樹脂層７ａの膨張・収縮により、配線基板２と基板電極４ａの界面に働く応力が、中間被膜６により緩和されるため、配線基板２と基板電極４ａの界面剥離のリスクをさらに低減することができる。また、中間被膜６は、基板電極４ａの線膨張係数と第１封止樹脂層７ａの線膨張係数の間の線膨張係数を有するため、温度変化時に、中間被膜６と基板電極４ａの界面に働く応力並びに中間被膜６と第１封止樹脂層７ａ界面に働く応力を低減させることができ、両界面の密着特性が向上する。
　また、各基板電極４ａそれぞれにおいて、基板電極４ａの柱状導体５ａに対向して接続される接続面４ａ１の面積を、柱状導体５ａの一端側の端面５ａ１の面積と略同一にすることで、基板電極４ａの平面視でのサイズを小さくして、基板電極４ａを狭ピッチで配置することができるため、モジュール１と外部のマザー基板等との接続信頼性を確保しつつ、モジュール１の小型化を図ることができる。
　＜第２実施形態＞
　本発明の第２実施形態にかかるモジュール１ａについて、図６および図７を参照して説明する。なお、図６はモジュール１ａの断面図、図７は図６のＣ領域の拡大図である。
　この実施形態にかかるモジュール１ａが、図１～図３を参照して説明した第１実施形態のモジュール１と異なるところは、図６および図７に示すように、各柱状導体５ｂそれぞれが、その長さ方向に段差を有する点である。その他の構成は、第１実施形態のモジュール１と同じであるため、同一符号を付すことにより説明を省略する。
　この場合、各柱状導体５ｂには、その長さ方向に段差が設けられており、その外周面が中間被膜６で被覆されている。また、各柱状導体５ｂの他端が接続されるマザー基板の線膨張係数が、第１封止樹脂層７ａの線膨張係数よりも大きい場合を想定して、第１実施形態のモジュール１と同様に、各柱状導体５ｂそれぞれにおいて、基板電極４ａに対向して接続される柱状導体５ｂの一端側の端面の中心点が、基板電極４ａの柱状導体５ｂに対向して接続される接続面の中心点に対して、配線基板２の一方主面の中央方向にずらして配置されている。
　（モジュール１ａの製造方法）
　次に、モジュール１ａの製造方法について、図８および図９を参照して説明する。なお、図８および図９はモジュール１ａの製造方法を説明するための図であり、図７に対応するモジュール１ａの部分断面図である。また、図８（ａ）～（ｆ）はその製造方法の各工程を示し、図９（ａ）～（ｅ）は図８（ｆ）に続く各工程を示す。
　まず、図８（ａ）に示すように、その一方主面に、それぞれＣｕからなる複数の基板電極４ａおよび複数のランド電極４ｂ、その他方主面に、それぞれＣｕからなる複数のランド電極４ｂが形成された配線基板２を準備する。このとき、各基板電極４ａおよび各ランド電極４ｂを、印刷技術やフォトリソグラフィ技術などの周知の電極形成技術を用いて形成する。なお、配線基板２には、その主面や内部に各種配線電極やビア導体が形成されている。
　次に、図８（ｂ）に示すように、配線基板２の一方主面に１段目のレジスト１２ａを形成した上で、フォトリソグラフィ技術などを用いて、レジスト１２ａの柱状導体５ｂを形成する場所に１段目の孔１３ａを形成する。このとき、後に形成する柱状導体５ｂの一端側の端面の中心点が、基板電極４ａの柱状導体５ｂに対向して接続される接続面の中心点に対して、配線基板２の一方主面の中央方向に向かってずれて配置されるように、レジスト１２ａに孔１３ａを形成する。また、このときのレジスト１２ａの厚みが、目標とする各柱状導体５ｂの長さよりも薄くなるようにレジスト１２ａを形成する。
　次に、図８（ｃ）に示すように、めっき処理などにより、Ｃｕからなる柱状導体５ｂの１段目の部分５ｂ１を形成する。
　次に、図８（ｄ）に示すように、１段目のレジスト１２ａ上（紙面下側）に２段目のレジスト１２ｂを形成した上で、フォトリソグラフィ技術などを用いて、柱状導体５ｂの２段目の部分５ｂ２を形成するための孔１３ｂをレジスト１２ｂに形成する。このとき、柱状導体５ｂの長さ方向に段差ができるように、２段目の孔１３ｂを、１段目の孔１３ａに対して柱状導体５ｂの長さ方向と垂直な方向であって、配線基板２の一方主面の端縁側にずらして配置する。なお、２段目の孔１３ｂのずらす方向は、配線基板２の一方主面の端縁側に限らず、例えば、配線基板２の中央側などに変更してもかまわない。
　次に、図８（ｅ）に示すように、柱状導体５ｂの１段目の部分５ｂ１と同じ要領で２段目の部分５ｂ２を形成し、図８（ｆ）に示すように、１段目のレジスト１２ａおよび２段目のレジスト１２ｂを除去する。
　１段目のレジスト１２ａおよび２段目のレジスト１２ｂを除去した後は、第１実施形態のモジュール１の製造方法と同じ要領で、中間被膜６および各ランド電極４ｂ上のＮｉ／Ａｕめっき８の形成（図９（ａ）参照）、配線基板２の一方主面の各部品３ａの実装（図９（ｂ）参照）、第１封止樹脂層７ａの形成（図９（ｃ）参照）、配線基板２の他方主面への各部品３ｂの実装、第２封止樹脂層７ｂの形成、第１封止樹脂層７ａの表面の研磨または研削（図９（ｄ）参照）、各柱状導体５ｂの他端側の端面上への半田バンプ９の形成（図９（ｅ）参照）を行って、モジュール１ａを製造する。
　したがって、上記した実施形態によれば、各柱状導体５ｂに、その長さ方向に段差を設けることにより、この段差を設けた分、柱状導体５ｂと中間被膜６の接触面積、および、中間被膜６と第１封止樹脂層７ａの接触面積が増加するため、これらの界面での密着強度が向上する。また、段差により、各柱状導体５ｂの、その長さ方向の移動が規制されるため、例えば、マザー基板をモジュール１ａの下側に配置して、各柱状導体５ｂの他端とマザー基板とを接続した場合に、各柱状導体５ｂが、マザー基板側に脱落するのを防止することができる。
　（柱状導体の変形例）
　次に、柱状導体の変形例について、図１０を参照して説明する。なお、図１０（ａ）～（ｃ）は、本例にかかる柱状導体５ｃ～５ｅの断面図である。
　例えば、図１０（ａ）に示すように、柱状導体５ｃの長さ方向に段差を設けつつ、基板電極４ａに接続される柱状導体５ｃの１段目の部分５ｃ１の横断面積を、マザー基板に接続される柱状導体５ｃの２段目の部分５ｃ２よりも大きくしてもよい。また、図１０（ｂ）に示すように、柱状導体５ｄの１段目の部分５ｄ１を紙面下側に行くにつれて、その横断面積が小さくなるテーパ状に形成して、柱状導体５ｄの２段目の部分５ｄ２の横断面積を、１段目の部分５ｄ１よりも小さくしてもよい。また、図１０（ｃ）に示すように、柱状導体５ｅの外周面の１段目の部分５ｅ１と２段目の部分５ｅ２との境界に凸部１４を設けてもよい。
　また、例えば、各柱状導体５ｃ～５ｅの一段目の部分５ｃ１～５ｅ１の横断面の形状を円形にし、２段目の部分５ｃ２～５ｅ２の横断面の形状を矩形状にするなど、各柱状導体５ｃ～５ｅの１段目の部分５ｃ１～５ｅ２と２段目の部分５ｃ２～５ｅ２とで、その横断面の形状を変えてもかまわない。これらの変形例のような柱状導体５ｃ～５ｅを形成すると、柱状導体がストレート状に形成されている場合と比較して、柱状導体５ｃ～５ｅと中間被膜６との接触面積、および、中間被膜６と第１封止樹脂層７ａの接触面積が増加するため、両界面での密着強度が向上する。また、図１０（ａ）および（ｂ）の柱状導体５ｃ，５ｄのように、柱状導体５ｃ，５ｄの一端側である１段目の部分５ｃ１，５ｄ１の横断面積を、柱状導体５ｃ，５ｄの他端側である２段目の部分５ｃ２，５ｄ２よりも大きくしたり、図１０（ｃ）の柱状導体５ｅのように、柱状導体５ｅの外周面に凸部１４を設けたりすることで、各柱状導体５ｃ～５ｅの長さ方向（紙面下側方向）への移動を規制することができるため、各柱状導体５ｃ～５ｅの脱落を防止することができる。
　なお、本発明は上記した各実施形態に限定されるものではなく、その趣旨を逸脱しない限りにおいて、上記したもの以外に種々の変更を行なうことが可能であり、例えば、第２実施形態のモジュール１ａでは、各柱状導体５ｂに段差を１箇所設ける場合について説明したが、この段差が複数箇所にあってもかまわない。さらに、柱状導体はめっきによる形成以外に、導電性ペーストや金属製のピンを使用してもかまわない。
　また、配線基板２の他方主面に、各部品３ｂおよび第２封止樹脂層７ｂを形成しない構成であってもかまわない。
　また、上記した各実施形態では、柱状導体５ａ，５ｂを基板電極４ａに対して所定の方向にずらして配置したが、必ずしもずらさなくてもよい。
　また、柱状導体５ａ～５ｅのマザー基板に接続される他端側の端面に半田バンプ９を形成しなくてもよい。
　また、本発明は、配線基板に接続された外部接続用の柱状導体が樹脂封止されて成る種々のモジュールに適用することができる。
　１，１ａ　　　　モジュール
　２　　　　　　　配線基板
　３ａ，３ｂ　　　部品
　４ａ　　　　　　基板電極
　５ａ～５ｅ　　　柱状導体
　６　　　　　　　中間被膜
　７ａ　　　　　　第１封止樹脂層（封止樹脂層）

Claims (9)

  1. 　部品が実装される配線基板と、
    　前記配線基板の一方主面に形成された基板電極と、
    　その一端が前記基板電極に接続された柱状導体と、
    　前記柱状導体の外周面を被覆して形成された中間被膜と、
    　前記配線基板の一方主面および前記中間被膜を被覆して設けられた封止樹脂層とを備え、
    　前記中間被膜が、前記柱状導体の線膨張係数と前記封止樹脂層の線膨張係数の間の線膨張係数を有する
    　ことを特徴とするモジュール。
  2. 　前記柱状導体は、前記基板電極との接続面の中心点が、前記基板電極の前記柱状導体との接続面の中心点に対して、所定の方向にずれて配置されていることを特徴とする請求項１に記載のモジュール。
  3. 　前記柱状導体の他端が接続されるマザー基板の線膨張係数が前記封止樹脂層の線膨張係数よりも大きい場合に、
    　前記所定の方向は、前記配線基板の一方主面の中央方向であることを特徴とする請求項２に記載のモジュール。
  4. 　前記柱状導体の他端が接続されるマザー基板の線膨張係数が前記封止樹脂層の線膨張係数よりも小さい場合に、
    　前記所定の方向は、前記配線基板の一方主面の端縁方向であることを特徴とする請求項２に記載のモジュール。
  5. 　前記中間被膜が金属からなることを特徴とする請求項１ないし４のいずれかに記載のモジュール。
  6. 　前記中間被膜が、前記基板電極の前記柱状導体に対向して接続される接続面のうち、前記柱状導体と接触していない部分も被覆して設けられていることを特徴とする請求項１ないし５のいずれかに記載のモジュール。
  7. 　前記基板電極の前記接続面の面積が、前記柱状導体の前記基板電極に対向して接続される接続面の面積と略同一であることを特徴とする請求項１ないし６のいずれかに記載のモジュール。
  8. 　前記柱状導体は、その長さ方向に段差を有することを特徴とする請求項１ないし７のいずれかに記載のモジュール。
  9. 　前記柱状導体は、前記基板電極に接続される一端側の横断面積が、他端側の横断面積よりも大きく形成されていることを特徴とする請求項１ないし８のいずれかに記載のモジュール。
     
PCT/JP2014/056192 2013-05-21 2014-03-10 モジュール WO2014188760A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201480029008.9A CN105230135B (zh) 2013-05-21 2014-03-10 模块
JP2015518125A JP6137309B2 (ja) 2013-05-21 2014-03-10 モジュール
US14/943,245 US9832871B2 (en) 2013-05-21 2015-11-17 Module

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013107346 2013-05-21
JP2013-107346 2013-05-21

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US14/943,245 Continuation US9832871B2 (en) 2013-05-21 2015-11-17 Module

Publications (1)

Publication Number Publication Date
WO2014188760A1 true WO2014188760A1 (ja) 2014-11-27

Family

ID=51933326

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/056192 WO2014188760A1 (ja) 2013-05-21 2014-03-10 モジュール

Country Status (4)

Country Link
US (1) US9832871B2 (ja)
JP (1) JP6137309B2 (ja)
CN (1) CN105230135B (ja)
WO (1) WO2014188760A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017204635A (ja) * 2016-05-11 2017-11-16 日月光半導体製造股▲ふん▼有限公司 半導体装置パッケージ及びその製造方法
WO2018003391A1 (ja) * 2016-06-29 2018-01-04 株式会社村田製作所 部品内蔵基板及びその製造方法、並びに高周波モジュール
WO2018168709A1 (ja) * 2017-03-14 2018-09-20 株式会社村田製作所 回路モジュールおよびその製造方法
WO2018230534A1 (ja) * 2017-06-16 2018-12-20 株式会社村田製作所 回路基板および回路モジュール、ならびに回路基板の製造方法および回路モジュールの製造方法
WO2019059017A1 (ja) * 2017-09-20 2019-03-28 株式会社村田製作所 セラミック基板の製造方法、セラミック基板、及び、モジュール
WO2020066380A1 (ja) * 2018-09-28 2020-04-02 株式会社村田製作所 回路モジュール及び通信装置
WO2023074262A1 (ja) * 2021-11-01 2023-05-04 株式会社村田製作所 回路モジュール

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6520801B2 (ja) * 2016-04-19 2019-05-29 株式会社村田製作所 電子部品
JP6512161B2 (ja) * 2016-04-21 2019-05-15 株式会社村田製作所 電子部品
EP4333565A1 (en) * 2022-09-01 2024-03-06 Murata Manufacturing Co., Ltd. Electronic component with reduced stress

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11121645A (ja) * 1997-10-14 1999-04-30 Matsushita Electric Ind Co Ltd セラミック多層基板及びその製造方法
JP2003023253A (ja) * 2001-07-10 2003-01-24 Ibiden Co Ltd 多層プリント配線板
JP2005159268A (ja) * 2003-10-29 2005-06-16 Kyocera Corp 配線基板及びその製造方法
JP2012138628A (ja) * 2012-04-02 2012-07-19 Fujitsu Semiconductor Ltd 配線基板及び半導体装置
WO2013035717A1 (ja) * 2011-09-07 2013-03-14 株式会社村田製作所 モジュールおよびモジュールの製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4131516A (en) * 1977-07-21 1978-12-26 International Business Machines Corporation Method of making metal filled via holes in ceramic circuit boards
JP2001217346A (ja) * 2000-02-04 2001-08-10 Pfu Ltd 小型半導体の実装構造および小型半導体装置
JP2001237537A (ja) * 2000-02-25 2001-08-31 Pfu Ltd 小型半導体の実装構造および小型半導体装置
DE60232383D1 (de) 2001-03-14 2009-06-25 Ibiden Co Ltd Mehrschichtige Leiterplatte
JP4639101B2 (ja) * 2004-03-31 2011-02-23 日本特殊陶業株式会社 部品支持基板及びその製造方法、光デバイス
JP2006012870A (ja) 2004-06-22 2006-01-12 Satoshi Ishiguro スタックビア構造多層配線基板の製造方法
JP4387269B2 (ja) * 2004-08-23 2009-12-16 株式会社テクニスコ ビアが形成されたガラス基板及びビアの形成方法
WO2006035528A1 (ja) * 2004-09-29 2006-04-06 Murata Manufacturing Co., Ltd. スタックモジュール及びその製造方法
WO2006051821A1 (ja) * 2004-11-10 2006-05-18 Murata Manufacturing Co., Ltd. セラミック多層基板およびその製造方法
JP4655092B2 (ja) * 2005-10-20 2011-03-23 株式会社村田製作所 回路モジュールおよびこの回路モジュールを用いた回路装置
JP5324051B2 (ja) * 2007-03-29 2013-10-23 新光電気工業株式会社 配線基板の製造方法及び半導体装置の製造方法及び配線基板
JP5032187B2 (ja) * 2007-04-17 2012-09-26 新光電気工業株式会社 配線基板の製造方法及び半導体装置の製造方法及び配線基板
US8030752B2 (en) * 2007-12-18 2011-10-04 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing semiconductor package and semiconductor plastic package using the same
JP2011222928A (ja) * 2010-03-26 2011-11-04 Kyocera Corp 配線基板およびプローブカード
WO2012125331A1 (en) * 2011-03-11 2012-09-20 Hsio Technologies, Llc Copper pillar full metal via electrical circuit structure

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11121645A (ja) * 1997-10-14 1999-04-30 Matsushita Electric Ind Co Ltd セラミック多層基板及びその製造方法
JP2003023253A (ja) * 2001-07-10 2003-01-24 Ibiden Co Ltd 多層プリント配線板
JP2005159268A (ja) * 2003-10-29 2005-06-16 Kyocera Corp 配線基板及びその製造方法
WO2013035717A1 (ja) * 2011-09-07 2013-03-14 株式会社村田製作所 モジュールおよびモジュールの製造方法
JP2012138628A (ja) * 2012-04-02 2012-07-19 Fujitsu Semiconductor Ltd 配線基板及び半導体装置

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017204635A (ja) * 2016-05-11 2017-11-16 日月光半導体製造股▲ふん▼有限公司 半導体装置パッケージ及びその製造方法
US10446411B2 (en) 2016-05-11 2019-10-15 Advanced Semiconductor Engineering, Inc. Semiconductor device package with a conductive post
WO2018003391A1 (ja) * 2016-06-29 2018-01-04 株式会社村田製作所 部品内蔵基板及びその製造方法、並びに高周波モジュール
US10707172B2 (en) 2016-06-29 2020-07-07 Murata Manufacturing Co., Ltd. Component-embedded substrate, method of manufacturing the same, and high-frequency module
WO2018168709A1 (ja) * 2017-03-14 2018-09-20 株式会社村田製作所 回路モジュールおよびその製造方法
CN110402491A (zh) * 2017-03-14 2019-11-01 株式会社村田制作所 电路模块及其制造方法
CN110402491B (zh) * 2017-03-14 2022-11-18 株式会社村田制作所 电路模块及其制造方法
US10660207B2 (en) 2017-03-14 2020-05-19 Murata Manufacturing Co., Ltd. Circuit module and method for manufacturing the same
US11310914B2 (en) 2017-06-16 2022-04-19 Murata Manufacturing Co., Ltd. Circuit board, circuit module, method of manufacturing circuit board, and method of manufacturing circuit module
WO2018230534A1 (ja) * 2017-06-16 2018-12-20 株式会社村田製作所 回路基板および回路モジュール、ならびに回路基板の製造方法および回路モジュールの製造方法
WO2019059017A1 (ja) * 2017-09-20 2019-03-28 株式会社村田製作所 セラミック基板の製造方法、セラミック基板、及び、モジュール
US10854385B2 (en) 2017-09-20 2020-12-01 Murata Manufacturing Co., Ltd. Method for producing ceramic substrate, ceramic substrate, and module
JP7031678B2 (ja) 2017-09-20 2022-03-08 株式会社村田製作所 セラミック基板の製造方法、セラミック基板、及び、モジュール
JPWO2019059017A1 (ja) * 2017-09-20 2020-10-01 株式会社村田製作所 セラミック基板の製造方法、セラミック基板、及び、モジュール
WO2020066380A1 (ja) * 2018-09-28 2020-04-02 株式会社村田製作所 回路モジュール及び通信装置
US11817358B2 (en) 2018-09-28 2023-11-14 Murata Manufacturing Co., Ltd. Circuit module and communication device
WO2023074262A1 (ja) * 2021-11-01 2023-05-04 株式会社村田製作所 回路モジュール

Also Published As

Publication number Publication date
JP6137309B2 (ja) 2017-05-31
JPWO2014188760A1 (ja) 2017-02-23
CN105230135A (zh) 2016-01-06
US20160073499A1 (en) 2016-03-10
CN105230135B (zh) 2018-04-20
US9832871B2 (en) 2017-11-28

Similar Documents

Publication Publication Date Title
JP6137309B2 (ja) モジュール
JP5790682B2 (ja) モジュールおよびその製造方法
US7884484B2 (en) Wiring board and method of manufacturing the same
US8123965B2 (en) Interconnect structure with stress buffering ability and the manufacturing method thereof
JP5367523B2 (ja) 配線基板及び配線基板の製造方法
US8163596B2 (en) Stackable electronic package and method of making same
KR20100086472A (ko) 다층 배선 요소와 마이크로전자 요소가 실장된 어셈블리
JP2006019368A (ja) インターポーザ及びその製造方法並びに半導体装置
EP2775523A1 (en) Chip on chip attach (passive IPD and PMIC) flip chip BGA using new cavity BGA substrate
JP2006049819A (ja) 半導体搭載用配線基板、その製造方法、及び半導体パッケージ
US11335648B2 (en) Semiconductor chip fabrication and packaging methods thereof
JP6981537B2 (ja) 高周波モジュール
US20040156177A1 (en) Package of electronic components and method for producing the same
JP2015185773A (ja) 配線基板及びその製造方法
JP4460341B2 (ja) 配線基板およびその製造方法
WO2018168709A1 (ja) 回路モジュールおよびその製造方法
WO2019111873A1 (ja) モジュール
US5843810A (en) Film circuit and method of manufacturing the same
JP2007311492A (ja) 半導体装置の製造方法
JP2004266271A (ja) 電子部品の実装体及びその製造方法
JP2005340355A (ja) 配線基板
JP2005302968A (ja) 配線基板
WO2023189540A1 (ja) ガラス配線基板及びその製造方法、撮像装置
US20050005436A1 (en) Method for preparing thin integrated circuits with multiple circuit layers
US11004759B2 (en) Electronic component and method for manufacturing the same

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201480029008.9

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14801107

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2015518125

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14801107

Country of ref document: EP

Kind code of ref document: A1