WO2013168603A1

WO2013168603A1 - 走査信号線駆動回路およびそれを備える表示装置

Info

Publication number: WO2013168603A1
Application number: PCT/JP2013/062364
Authority: WO
Inventors: 真介横沼
Original assignee: シャープ株式会社
Priority date: 2012-05-11
Filing date: 2013-04-26
Publication date: 2013-11-14
Also published as: CN104246862B; CN104246862A; US20150138176A1

Abstract

　本液晶表示装置に備えられる第１および第２の走査信号線駆動回路（４０１，４０２）は、インタレース駆動を行う。これらに与えられる各ゲート用クロック信号、各ゲート用スタートパルス信号、およびクリア信号は、それぞれに含まれる２つのシフトレジスタ回路に対応する２系統ずつの幹配線により与えられる。したがって、一般的な１つのシフトレジスタ回路からなる従来の走査信号線駆動回路に比べて、１つの幹配線に接続される双安定回路の数が半分になり、かつクロック信号の周波数が低くなるため、消費電力がより低減される。

Description

走査信号線駆動回路およびそれを備える表示装置

　本発明は、アクティブマトリクス型の表示装置に関するものであり、更に詳しくは、アクティブマトリクス型の表示装置における走査信号線駆動回路に関する。

　一般に液晶表示装置では、液晶の劣化を抑えるために交流化駆動が行われている。この交流化駆動方式としては、１フレーム毎に液晶への印加電圧の極性を反転させる駆動方式（フレーム反転駆動方式）が知られている。しかし、この駆動方式によれば表示の際にフリッカ等の表示不具合が発生し易いため、近年では、１水平走査線毎に印加電圧の正負極性を反転させつつ１フレーム毎にも正負極性を反転させる駆動方式（「ライン反転駆動方式」と呼ばれる）や、垂直・水平方向に隣り合う画素毎に印加電圧の正負極性を反転させつつ１フレーム毎にも正負極性を反転させる駆動方式（「ドット反転駆動方式」と呼ばれる）が採用されている。

　このドット反転駆動方式では、フリッカに対するキラーパターンが比較的複雑であるため、フリッカが発生しにくく高品位の表示が可能である。また、この方式では、液晶パネルの共通電極には直流電圧が印加されるため、共通電極が交流駆動される方式よりも発生するノイズが小さくなる。

　しかし、このように共通電極に直流電圧が与えられるドット反転駆動方式では、液晶パネルに印加すべき映像信号の極性を共通電極の電位を中心としてその上下の所定電圧に切り替えるため、液晶パネル駆動用ドライバから出力される映像信号の電圧振幅が大きくなり、特別な電源構成が必要になるとともに、電力消費が大きくなりやすい。また、ライン反転駆動においても、映像信号の極性反転周期が大きい（すなわち１フレーム毎の反転回数が少ない）ほど、電力消費を抑えることができる。

　このことから、例えば、第１フィールドにおいて奇数番目の走査線のみを順に選択してソースドライバから信号を出力した後、その極性を反転させて、次の第２フィールドにおいて偶数番目の走査線のみを順に選択してソースドライバから信号を出力する、という構成とすれば、１フレームに１度極性反転させるだけでライン反転駆動またはドット反転駆動を実現することが可能となる。このような駆動方式は、飛び越し走査方式またはインタレース駆動方式と呼ばれる。

　また、近年、上記走査信号線駆動回路（ゲートドライバ）は、液晶パネル上にアモルファスシリコン等で形成することによりコスト削減を図る、いわゆるゲートモノリシック化が進められている。この走査信号線駆動回路は、シフトレジスタ回路からなるが、表示装置の大型化および高精細化により、シフトレジスタ回路の各段の出力に接続される負荷が増大し、消費電力も大きくなっている。

　そこで、国際公開第２０１１／１３５８７９号パンフレットには、上記シフトレジスタの各段を構成する双安定回路のうちの複数を１組として、２つ以上の組に対してそれぞれ異なる幹配線群（例えばクロック信号幹配線や電源幹配線など）を繋ぐ構成（以下では「従来の構成」と称する）が記載されている。この従来の構成では、幹配線１本当たりの上記双安定回路の接続数が大きく減少するので、駆動能力を高めることができ、また駆動回数（すなわちアクティブ状態または非アクティブ状態に遷移させる回数）を大きく減少させることが可能になるので、消費電力を低減することができる。

国際公開第２０１１／１３５８７９号パンフレット

　しかし、上記従来の構成では、シフトレジスタの双安定回路を前半部（上半部）と後半部（下半部）とに分け、それぞれ異なる幹配線群で駆動する構成となっているため、表示品質を保ちつつ、映像信号の極性反転周期を大きくすることができず、電力消費をさらに抑えることができない。

　そこで本発明では、消費電力を低減する駆動が可能な走査線駆動回路およびそれを備える表示装置を提供することを目的とする。

　本発明の第１の局面は、アクティブマトリクス型の表示装置に備えられる複数の走査信号線のうち、第１の期間で奇数番目の走査信号線を対応する走査信号で順に駆動し、第２の期間で偶数番目の走査信号線を対応する走査信号で順に駆動する、飛び越し走査を行う走査信号線駆動回路であって、
　前記複数の走査信号線を第１走査信号線群および第２走査信号線群の２つにグループ分けするとき、前記複数の走査信号線の一端側で前記第１走査信号線群に接続される第１の回路群と、
　前記複数の走査信号線の他端側で前記第２走査信号線群に接続される第２の回路群と
備え、
　前記第１の回路群は、前記第１走査信号線群に含まれる走査信号線の前記一端側に交互に接続される第１および第２のシフトレジスタ回路を含み、
　前記第２の回路群は、前記第２走査信号線群に含まれる走査信号線の前記他端側に交互に接続される第３および第４のシフトレジスタ回路を含み、
　前記第１から第４までのシフトレジスタ回路のうちのいずれか２つは、前記第１の期間に前記奇数番目の走査信号線を順に駆動し、
　前記第１から第４までのシフトレジスタ回路のうちの残る２つは、前記第２の期間に前記偶数番目の走査信号線を順に駆動することを特徴とする。

　本発明の第２の局面は、本発明の第１の局面において、
　前記第１走査信号線群は、前記奇数番目の走査信号線のみを含み、
　前記第２走査信号線群は、前記偶数番目の走査信号線のみを含み、
　前記第１および第２のシフトレジスタ回路は、それぞれ交互に、前記第１の期間に前記奇数番目の走査信号線を順に駆動し、
　前記第３および第４のシフトレジスタ回路は、それぞれ交互に、前記第２の期間に前記偶数番目の走査信号線を順に駆動することを特徴とする。

　本発明の第３の局面は、本発明の第１の局面において、
　前記第１走査信号線群は、前記複数の走査信号線のうちの第１番目および第２番目の走査信号線を第１番目の組として、順に隣接する２つずつを１組とするとき、奇数番目の組の走査信号線のみを含み、
　前記第２走査信号線群は、偶数番目の組の走査信号線のみを含み、
　前記第１および第３のシフトレジスタ回路は、それぞれ交互に、前記第１の期間に前記奇数番目の走査信号線を順に駆動し、
　前記第２および第４のシフトレジスタ回路は、それぞれ交互に、前記第２の期間に前記偶数番目の走査信号線を順に駆動することを特徴とする。

　本発明の第４の局面は、本発明の第２または第３の局面において、
　前記第１から第４までのシフトレジスタ回路は、互いに異なる配線により、外部から制御信号および電源電位の少なくとも一方を与えられることを特徴とする。

　本発明の第５の局面は、本発明の第１の局面において、
　前記複数の走査信号線と、前記第１および第２の回路群とは、同一の基板上に一体的に形成されることを特徴とする。

　本発明の第６の局面は、アクティブマトリクス型の表示装置であって、
　請求項１に記載の前記走査信号線駆動回路と、
　前記複数の走査信号線に交差するよう配置される複数の映像信号線と、
　前記複数の映像信号線と前記複数の走査信号線との交差部にそれぞれ対応してマトリクス状に配置された複数の画素形成部と、
　前記複数の画素形成部にデータ信号を伝送するため、前記複数の映像信号線を駆動する映像信号線駆動回路と
を備え、
　前記映像信号線駆動回路は、前記第１の期間と前記第２の期間とで、前記複数の映像信号線に与えられる電圧の極性が反転するように駆動することを特徴とする。

　本発明の第１の局面によれば、飛び越し走査を実現するため、第１の回路群に含まれる第１および第２のシフトレジスタ回路と、第２の回路群に含まれる第３および第４のシフトレジスタ回路と、それぞれ駆動するので、各シフトレジスタの各段を構成する双安定回路の数を削減することができ、かつ典型的には駆動のためのクロック信号の周波数が低くなるため、消費電力をより低減することができ、また電磁妨害（ＥＭＩ）の影響を抑制することができる。

　本発明の第２の局面によれば、第１および第２のシフトレジスタ回路と、第３および第４のシフトレジスタ回路とで、原則として一方が動作中に他方の動作を停止することができるので、消費電力をより低減することができる。

　本発明の第３の局面によれば、第１および第３のシフトレジスタ回路がそれぞれ交互に、また第２および第４のシフトレジスタ回路がそれぞれ交互に駆動されるため、各シフトレジスタ回路に含まれる動作中の双安定回路の位置が分散することから、さらに電磁妨害（ＥＭＩ）の影響を抑制することができる。

　本発明の第４の局面によれば、第１から第４までのシフトレジスタ回路は、互いに異なる配線により、制御信号および電源電位の少なくとも一方が与えられるので、典型的には１つの幹配線に接続される双安定回路の数が削減し、かつクロック信号の周波数が低くなるため、消費電力をより低減することができ、また電磁妨害（ＥＭＩ）の影響を抑制することができる。

　本発明の第５の局面によれば、走査信号線駆動回路が基板上にいわゆるモノリシックに形成される構成であるので、配線領域（および額縁領域）をほとんど増加させることなく、消費電力を低減することが可能になる。

　本発明の第６の局面によれば、第１の局面と同様の効果を表示装置において奏することができる。また、いわゆるｎドット反転駆動を容易に行うことができ、より高品位の表示を実現しつつ、映像信号の極性反転回数を１フレームあたり１回に抑制することができるので、このことによる消費電力の低減効果も得ることができる。

本発明の第１の実施形態に係る液晶表示装置の構成を示すブロック図である。上記実施形態における表示制御回路の構成を示すブロック図である。上記実施形態における液晶パネルの基本となる構成を説明するための模式図である。上記実施形態における液晶パネルの一部の等価回路図である。上記実施形態における第１の走査信号線駆動回路の詳細な構成を示すブロック図である。上記実施形態における第１の走査信号線駆動回路４０１に関連する各信号の波形図である。上記実施形態における走査信号線の選択および接続関係と各信号との関係を説明するための図である。上記実施形態における１ドット反転駆動動作を説明するための図である。本発明の第２の実施形態における走査信号線の選択および接続関係と各信号との関係を説明するための図である。本発明の第３の実施形態における３ドット反転駆動動作を説明するための図である。

　以下、本発明の各実施形態について添付図面を参照して説明する。
＜１．　第１の実施形態＞
＜１．１　全体の構成および動作＞
　図１は、本発明の一実施形態に係る液晶表示装置の構成を示すブロック図である。この液晶表示装置は、表示制御回路２００と、映像信号線駆動回路（「ソースドライバ回路」または「列電極駆動回路」とも呼ばれる）３００と、第１および第２の走査信号線駆動回路（この回路は「ゲートドライバ回路」「行電極駆動回路」とも呼ばれる）４０１，４０２と、アクティブマトリクス型の液晶パネル５００とを備えている。

　これらの回路のうち、上記第１および第２の走査信号線駆動回路４０１，４０２は、ガラス基板である素子基板上に後述する画素回路とともに一体的に（いわゆるモノリシックに）形成されており、表示制御回路２００および映像信号線駆動回路３００はＩＣチップ内に形成され、素子基板上に取り付けられている。この素子側基板と対向側基板には液晶層が封入されている。このようにガラス基板上にモノリシックに回路を形成する場合には、チップにおける場合よりも配線幅などの設計上の制限が大きくなるため、より回路面積を削減することが要求される。

　この液晶表示装置における表示部としての液晶パネル５００は、外部のコンピュータにおけるＣＰＵ等から受け取る画像データＤｖの表す画像における水平走査線にそれぞれが対応する複数本の走査信号線（行電極）と、それら複数本の走査信号線のそれぞれと交差する複数本の映像信号線（列電極）と、それら複数本の走査信号線と複数本の映像信号線との交差点にそれぞれ対応して設けられた複数の画素形成部とを含む。各画素形成部の構成は、基本的には従来のアクティブマトリクス型液晶パネルにおける構成と同様であるが、各走査信号線と上記走査信号線駆動回路４０１，４０２との接続関係は異なっている（詳細は後述する）。

　本実施形態では、液晶パネル５００に表示すべき画像を表す（狭義の）画像データおよび表示動作のタイミング等を決めるデータ（例えば表示用クロックの周波数を示すデータ）（以下「表示制御データ」という）は、外部のコンピュータにおけるＣＰＵ等から表示制御回路２００に送られる（以下、外部から送られるこれらのデータＤｖを「広義の画像データ」という）。すなわち、外部のＣＰＵ等は、広義の画像データＤｖを構成する（狭義の）画像データおよび表示制御データを、アドレス信号ＡＤｗを表示制御回路２００に供給して、表示制御回路２００内の後述の表示メモリおよびレジスタにそれぞれ書き込む。

　表示制御回路２００は、レジスタに書き込まれた表示制御データに基づき、表示のため映像信号線駆動回路３００に与えられるソース用クロック信号ＳＣＫおよびソース用スタートパルス信号ＳＳＰと、表示のため第１および第２の走査信号線駆動回路４０１，４０２に与えられるゲート用信号ＧＳ１，ＧＳ２とを含む各種信号を生成する。これらの信号のうち、ソース用クロック信号ＳＣＫおよびソース用スタートパルス信号ＳＳＰは公知であるため詳しい説明は省略し、第１および第２の走査信号線駆動回路４０１，４０２に与えられる上記ゲート用信号ＧＳ１，ＧＳ２も同様に周知のゲート用クロック信号およびゲート用スタートパルス信号を含むが、これらの信号については、詳しく後述する。また、表示制御回路２００は、外部のＣＰＵ等によって表示メモリに書き込まれた（狭義の）画像データを表示メモリから読み出して、デジタル画像信号Ｄａとして出力する。なお、表示制御回路２００から映像信号線駆動回路３００にデジタル画像信号Ｄａを供給するための信号線としては、表示画像の階調数に応じた数の信号線が配設される。

　映像信号線駆動回路３００には、上記のようにして、液晶パネル５００に表示すべき画像を表すデータが画素単位でシリアルにデジタル画像信号Ｄａとして供給されると共に、タイミングを示す信号としてソース用クロック信号ＳＣＫおよびソース用スタートパルス信号ＳＳＰが供給される。映像信号線駆動回路３００は、これらのデジタル画像信号Ｄａとソース用クロック信号ＳＣＫとソース用スタートパルス信号ＳＳＰとに基づき、液晶パネル５００を駆動するための映像信号（以下「駆動用映像信号」ともいう）を生成し、これを液晶パネル５００の各映像信号線に印加する。

　具体的には、この映像信号線駆動回路３００は、表示制御回路２００から出力されるソース用クロック信号ＳＣＫおよびソース用スタートパルス信号ＳＳＰを受け取ることにより所定のサンプリングパルスを出力するシフトレジスタ回路と、表示制御回路２００から出力されるデジタル画像信号Ｄａと上記サンプリングパルスを受け取ることによりデジタル画像信号Ｄａに含まれる画素値を示すデータをラッチするデータラッチ回路と、このデータラッチ回路によりラッチされたデータの電圧をシフトさせるレベルシフタ回路と、このレベルシフタ回路により電圧をシフトされたデジタルデータをアナログ電圧信号に変換するＤ／Ａ変換回路と、このＤ／Ａ変換回路からのアナログ電圧信号を対応する映像信号線Ｌｓに印加するための出力バッファ回路とを備える。これらの構成要素は従来の映像信号線駆動回路の構成要素と同様である。

　第１の走査信号線駆動回路４０１は、液晶パネル５００における奇数番目の走査信号線に接続されており、第２の走査信号線駆動回路４０２は、液晶パネル５００における偶数番目の走査信号線に接続されている。

　まず第１の走査信号線駆動回路４０１は、ゲート用信号ＧＳ１に基づき、液晶パネル５００における走査信号線を１水平走査期間ずつ１つ飛ばしに、すなわち奇数番目の走査信号線を順次選択するために各走査信号線に印加すべき走査信号Ｇ（１），Ｇ（３）、Ｇ（５），…を生成する。続いて第２の走査信号線駆動回路４０２は、ゲート用信号ＧＳ２に基づき、偶数番目の走査信号線を順次選択するために各走査信号線に印加すべき走査信号Ｇ（２），Ｇ（４）、Ｇ（６），…を生成する。このように全走査信号線のそれぞれを１つ飛ばしで順に選択するためのアクティブな走査信号の各走査信号線への印加を１垂直走査期間を周期として繰り返す。このような走査方式はインタレース駆動方式または飛び越し走査方式と呼ばれる。

　液晶パネル５００では、上記のようにして映像信号線に、映像信号線駆動回路３００によってデジタル画像信号Ｄａに基づく駆動用の映像信号Ｓ（１），Ｓ（２），Ｓ（３），…が印加され、走査信号線には、第１および第２の走査信号線駆動回路４０１，４０２によって走査信号Ｇ（１），Ｇ（２），Ｇ（３），…が印加される。これにより液晶パネル５００は、外部のＣＰＵ等から受け取った画像データＤｖの表す画像を表示する。

＜１．２　表示制御回路＞
　図２は、上記の液晶表示装置における表示制御回路２００の構成を示すブロック図である。この表示制御回路２００は、入力制御回路２０と表示メモリ２１とレジスタ２２とタイミング発生回路２３とメモリ制御回路２４とを備えている。

　この表示制御回路２００が外部の映像ソースから受け取る画像データＤｖおよびアドレス信号ＡＤｗは、入力制御回路２０により、画像データＤＡと表示制御データＤｃとに振り分けられ、画像データＤＡは表示メモリ２１に書き込まれ、表示制御データＤｃはレジスタ２２に書き込まれる。

　タイミング発生回路（以下「ＴＧ」と略記する）２３は、レジスタ２２に保持される上記表示制御データに基づき、ソース用クロック信号ＳＣＫ、ソース用スタートパルス信号ＳＳＰ、ゲート用信号ＧＳ１，ＧＳ２、およびその他のタイミング信号を生成する。

　メモリ制御回路２４は、表示メモリ２１の動作を制御する。この制御に応じて、液晶パネル５００に表示すべき画像を表すデジタル画像信号Ｄａが表示メモリ２１から読み出され、表示制御回路２００から出力される。このデジタル画像信号Ｄａは、既述のように映像信号線駆動回路３００に供給される。なお、この表示制御回路２００は、図示されない液晶パネル５００の交流化駆動のための極性反転のタイミングを決定する周知の制御信号を生成する。

＜１．３　液晶パネル＞
　図３は、本実施形態における液晶パネル５００の構成を示す模式図であり、図４は、この液晶パネルの一部（４つの画素に相当する部分）５１０の等価回路図である。

　この液晶パネル５００は、映像信号線駆動回路３００に接続される複数の映像信号線Ｌｓと、第１および第２の走査信号線駆動回路４０１，４０２に接続される複数の走査信号線Ｌｇとを備え、当該複数の映像信号線Ｌｓと当該複数の走査信号線Ｌｇとは、各映像信号線Ｌｓと各走査信号線Ｌｇとが交差するように格子状に配設されている。そして、当該複数の映像信号線Ｌｓと当該複数の走査信号線Ｌｇとの交差点に対応して複数の画素形成部Ｐｘがそれぞれ設けられている。各画素形成部Ｐｘは、図４に示すように、対応する交差点を通過する映像信号線Ｌｓにソース端子が接続されるとともに、対応する交差点を通過する走査信号線Ｌｇにゲート端子が接続されたＴＦＴ（Ｔｈｉｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓｔｏｒ）１０と、そのＴＦＴ１０のドレイン端子に接続された画素電極Ｅｐと、上記複数の画素形成部Ｐｘに共通的に設けられた共通電極（「対向電極」ともいう）Ｅｃと、上記複数の画素形成部Ｐｘに共通的に設けられ画素電極Ｅｐと共通電極Ｅｃとの間に挟持された液晶層とからなる。そして、画素電極Ｅｐと共通電極Ｅｃとそれらの間に挟持された液晶層とにより画素容量Ｃｐが形成される。なお、上記構成からわかるように、いずれかの走査信号線Ｌｇに印加される走査信号Ｇ（ｋ）がアクティブになると、その走査信号線が選択されて、その走査信号線に接続される（各画素形成部Ｐｘの）ＴＦＴ１０が導通状態となり、そのＴＦＴ１０に接続される画素電極Ｅｐには、駆動用映像信号Ｄ（ｊ）が映像信号線Ｌｓを介して印加される。これにより、その印加された駆動用映像信号Ｄ（ｊ）の電圧（共通電極Ｅｃの電位を基準とする電圧）が、その画素電極Ｅｐを含む画素形成部Ｐｘに画素値として書き込まれる。

　上記のような画素形成部Ｐｘは、マトリクス状に配置されて画素形成マトリクスを構成し、これに伴い、画素形成部Ｐｘに含まれる画素電極Ｅｐも、マトリクス状に配置されて画素電極マトリクスを構成する。ところで、画素形成部Ｐｘの主要部である画素電極Ｅｐは、液晶パネルに表示される画像の画素と１対１に対応し同一視できる。そこで、以下では、説明の便宜上、画素形成部Ｐｘまたは画素電極Ｅｐと画素とを同一視するものとし、「画素形成マトリクス」または「画素電極マトリクス」を単に「画素マトリクス」ともいう。

　図３において、各画素形成部Ｐｘに付されている“＋”は、或るフレームにおいて当該画素形成部Ｐｘを構成する画素液晶に（すなわち共通電極Ｅｃを基準として画素電極Ｅｐに）正極性の電圧が印加されることを意味し、“－”は、当該フレームにおいて当該画素形成部Ｐｘを構成する画素液晶に（すなわち共通電極Ｅｃを基準として画素電極Ｅｐに）負極性の電圧が印加されることを意味し、これら各画素形成部Ｐｘに付された“＋”と“－”により、画素マトリクスにおける極性パターンが示される。図３に示すように本実施形態では、画素液晶への印加電圧の正負極性を垂直・水平方向に隣り合う画素マトリクス毎に反転させつつ１フレーム毎にも正負極性を反転させる駆動方式であるドット反転駆動方式が採用されている。なおこれに代えて、行毎に画素液晶への印加電圧の極性を反転させるライン反転駆動方式が採用されてもよい。

＜１．４　走査信号線駆動回路の構成および動作＞
　図５は、第１の走査信号線駆動回路の詳細な構成を示すブロック図である。なお、第２の走査信号線駆動回路４０２の詳細な構成は、接続される走査信号線および与えられる信号の内容を除き、第１の走査信号線駆動回路４０１とほぼ同一の構成であるので、ここではその説明を省略する。

　図５に示される第１の走査信号線駆動回路４０１は、フリップフロップ回路などの双安定回路ＳＲ１～ＳＲｋ（ｋは１≦ｋ≦（ｎ／２－１）の自然数であって、ｎは偶数）を含む２つのシフトレジスタ回路からなる。図５では、図を見やすくするために、２つのシフトレジスタ回路の範囲をそれぞれ示していないが、双安定回路ＳＲ１～ＳＲｋのうち、奇数番目の双安定回路からなるシフトレジスタ回路を、ここでは第１のシフトレジスタ回路と呼び、偶数番目の双安定回路からなるシフトレジスタ回路を、ここでは第２のシフトレジスタ回路と呼ぶ。

　この第１の走査信号線駆動回路４０１には、ゲート用信号ＧＳ１が与えられる。このゲート用信号ＧＳ１は、ゲート用クロック信号ＧＣＫ１，ＧＣＫＢ１，ＧＣＫ３，ＧＣＫＢ３と、ゲート用スタートパルス信号ＧＳＰ１，ＧＳＰ３と、クリア信号ＣＬＲ１，ＣＬＲ３とを含む。また、第２の走査信号線駆動回路４０２には、ゲート用信号ＧＳ２が与えられる。このゲート用信号ＧＳ２は、ゲート用クロック信号ＧＣＫ２，ＧＣＫＢ２，ＧＣＫ４，ＧＣＫＢ４と、ゲート用スタートパルス信号ＧＳＰ２，ＧＳＰ４と、クリア信号ＣＬＲ２，ＣＬＲ４とを含むが、これらの信号については図６を参照して詳しく後述する。

　双安定回路ＳＲｋは、セット端子ＳＥＴ、出力端子ＧＯＵＴ、リセット端子ＲＥＳＥＴ、Ｌｏｗ電源入力端子ＶＳＳ、およびクロック入力端子ＣＬＫ，ＣＬＫＢを備えている。この双安定回路ＳＲｋの出力端子ＧＯＵＴは、対応する走査信号線に与えられるべき走査信号Ｇ（ｋ）を出力する。

　またこの双安定回路ＳＲｋ（ただしｋ≧３）において、セット端子ＳＥＴには前々段の双安定回路ＳＲ（ｋ－２）の出力信号である走査信号Ｇ（ｋ－２）が入力される。さらに第１のシフトレジスタ回路の第１段である双安定回路ＳＲ１のセット端子ＳＥＴにはゲート用スタートパルス信号ＧＳＰ１が入力され、第２のシフトレジスタ回路の第１段である双安定回路ＳＲ２のセット端子ＳＥＴにはゲート用スタートパルス信号ＧＳＰ３が入力される。

　またこの双安定回路ＳＲｋ（ただしｋ≦ｎ／２－３）において、セット端子ＳＥＴには次々段の双安定回路ＳＲ（ｋ＋２）の出力信号である走査信号Ｇ（ｋ＋２）が入力される。さらに第１のシフトレジスタ回路の最終段である双安定回路ＳＲｋ（ｋ＝ｎ／２－２）のリセット端子ＲＥＳＥＴには、クリア信号ＣＬＲ１が入力され、第２のシフトレジスタ回路の最終段である双安定回路ＳＲｋ（ｋ＝ｎ／２－１）のリセット端子ＲＥＳＥＴには、クリア信号ＣＬＲ３が入力される。

　また第１のシフトレジスタ回路に含まれる双安定回路ＳＲｋのクロック入力端子ＣＬＫ，ＣＬＫＢには、それぞれゲート用クロック信号ＧＣＫ１，ＧＣＫＢ１が入力され、第２のシフトレジスタ回路に含まれる双安定回路ＳＲｋのクロック入力端子ＣＬＫ，ＣＬＫＢには、それぞれゲート用クロック信号ＧＣＫ３，ＧＣＫＢ３が入力される。

　また第１および第２のシフトレジスタ回路に含まれる双安定回路ＳＲｋのＬｏｗ電源入力端子ＶＳＳには、双安定回路ＳＲｋにおける低電位側の電源電圧であるＬｏｗ電源電圧が入力される。

　なお、第２の走査信号線駆動回路４０２も同様の回路構成を有し、ゲート用信号ＧＳ１に含まれる信号に対応するゲート用信号ＧＳ２に含まれる同様の信号、すなわちゲート用クロック信号ＧＣＫ１，ＧＣＫＢ１，ＧＣＫ３，ＧＣＫＢ３と、ゲート用スタートパルス信号ＧＳＰ１，ＧＳＰ３と、クリア信号ＣＬＲ１，ＣＬＲ３とに代えて、ゲート用クロック信号ＧＣＫ２，ＧＣＫＢ２，ＧＣＫ４，ＧＣＫＢ４と、ゲート用スタートパルス信号ＧＳＰ２，ＧＳＰ４と、クリア信号ＣＬＲ２，ＣＬＲ４とが与えられるに過ぎないので、上記説明に代えて説明を省略する。このように、双安定回路および幹配線をガラス基板上に形成する場合、配線領域の増加は双安定回路の配列方向に対して垂直方向にわずかに大きくなるに過ぎない。

　図６は、第１の走査信号線駆動回路４０１に関連する各信号の波形図である。なお、図中の波形は見やすくするため、また説明の便宜上、パルス幅が等しく記載されているが、実際にはゲート用スタートパルス信号は、ゲート用クロック信号のパルス幅よりも大きく、また無効期間等の周知の調整期間が設定される。

　図６に示すように１フレーム期間は、奇数走査線選択期間と、偶数走査線選択期間とに２分されており、これらの選択期間の最初に、すなわち奇数走査線選択期間の最初にゲート用スタートパルス信号ＧＳＰ１，ＧＳＰ３が与えられ、偶数走査線選択期間の最初にゲート用スタートパルス信号ＧＳＰ２，ＧＳＰ４が与えられる。

　まず奇数走査線選択期間では、ゲート用クロック信号ＧＣＫ１がオン電位となり、このオン電位期間と重ならないように（オンにならないように）、ゲート用クロック信号ＧＣＫ３がオン電位となる、という波形が繰り返されることにより、ゲート用スタートパルス信号ＧＳＰ１，ＧＳＰ３が交互にシフトされ、図５に示す双安定回路ＳＲｋの出力端子ＧＯＵＴから走査信号Ｇ（ｋ）が順番に、すなわち走査信号Ｇ（１），Ｇ（３），Ｇ（５），…が順に出力される（アクティブになる）。このことにより、奇数番目の走査信号線が順に選択される。そして奇数番目の走査信号線が全て選択され終わると、クリア信号ＣＬＲ１，ＣＬＲ３がアクティブになり、その後の偶数走査線選択期間中、ゲート用クロック信号ＧＣＫ１，ＧＣＫＢ１，ＧＣＫ３，ＧＣＫＢ３と、ゲート用スタートパルス信号ＧＳＰ１，ＧＳＰ３と、クリア信号ＣＬＲ１，ＣＬＲ３とは、オフ電位（非アクティブ）となる。

　ここで、ゲート用クロック信号ＧＣＫ１とゲート用クロック信号ＧＣＫＢ１（およびその他の対応するゲート用クロック信号）とは、図６に示すような、アクティブなクロックパルス期間（ここではＨｉｇｈレベル期間）が互いに重ならない相補的な位相関係となっている。また各ゲート用クロック信号のＨｉｇｈレベル側（アクティブ側）の電圧はＶＧＨで、Ｌｏｗレベル側（非アクティブ側）の電圧はＶＧＬである。Ｌｏｗ電源入力端子ＶＳＳに与えられるＬｏｗ電源電圧は、このゲート用クロック信号のＬｏｗレベル側の電圧ＶＧＬに等しい。なお、ここではゲート用クロック信号ＧＣＫ１とゲート用クロック信号ＧＣＫ３とが互いに逆相の関係にあるが、一方のクロック信号のアクティブなクロックパルス期間が、他方のクロック信号の非アクティブな期間内に包含される関係（すなわちクロックデューティが１／２未満）である構成も可能である。

　また偶数走査線選択期間では、ゲート用クロック信号ＧＣＫ２がオン電位となり、このオン電位期間と重ならないように（オンにならないように）、ゲート用クロック信号ＧＣＫ４がオン電位となる、という波形が繰り返されることにより、ゲート用スタートパルス信号ＧＳＰ２，ＧＳＰ４が交互にシフトされ、双安定回路ＳＲｋの出力端子ＧＯＵＴから走査信号Ｇ（ｋ）が順番に、すなわち走査信号Ｇ（２），Ｇ（４），Ｇ（６），…が順に出力される（アクティブになる）。このことにより、偶数番目の走査信号線が順に選択される。そして偶数番目の走査信号線が全て選択され終わると、クリア信号ＣＬＲ２，ＣＬＲ４がアクティブになり、その後の奇数走査線選択期間中、ゲート用クロック信号ＧＣＫ２，ＧＣＫＢ２，ＧＣＫ４，ＧＣＫＢ４と、ゲート用スタートパルス信号ＧＳＰ２，ＧＳＰ４と、クリア信号ＣＬＲ２，ＣＬＲ４とは、オフ電位（非アクティブ）となる。

　図７は、以上のような走査信号線の選択および接続関係と各信号との関係を説明するための図である。この図７に示されるように、第１の走査信号線駆動回路４０１には、奇数番目の走査信号線が接続されており、第２の走査信号線駆動回路４０２には、偶数番目の走査信号線が接続されている。

　また、第１の走査信号線駆動回路４０１に含まれる、奇数番目の双安定回路からなる第１のシフトレジスタ回路には、前述したようにゲート用クロック信号ＧＣＫ１，ＧＣＫＢ１と、ゲート用スタートパルス信号ＧＳＰ１と、クリア信号ＣＬＲ１とが与えられる。また、この第１の走査信号線駆動回路４０１に含まれる、偶数番目の双安定回路からなる第２のシフトレジスタ回路には、ゲート用クロック信号ＧＣＫ３，ＧＣＫＢ３と、ゲート用スタートパルス信号ＧＳＰ３と、クリア信号ＣＬＲ３とが与えられる。そして、これら第１および第２のシフトレジスタ回路には、上記奇数番目の走査信号線が交互に接続されているので、結局、奇数番目の走査信号線を順に選択する動作では、第１および第２のシフトレジスタ回路を交互に動作させるように、上記各信号が与えられる。

　さらに、第２の走査信号線駆動回路４０２に含まれる、奇数番目の双安定回路からなる第１のシフトレジスタ回路には、ゲート用クロック信号ＧＣＫ２，ＧＣＫＢ２と、ゲート用スタートパルス信号ＧＳＰ２と、クリア信号ＣＬＲ２とが与えられる。また、この第２の走査信号線駆動回路４０２に含まれる、偶数番目の双安定回路からなる第２のシフトレジスタ回路には、ゲート用クロック信号ＧＣＫ４，ＧＣＫＢ４と、ゲート用スタートパルス信号ＧＳＰ４と、クリア信号ＣＬＲ４とが与えられる。なお、偶数番目の走査信号線の選択態様は、上記と同様である。

　したがって、原則として第１の走査信号線駆動回路４０１の動作中は、第２の走査信号線駆動回路４０２の動作を停止させることができ、また逆に第２の走査信号線駆動回路４０２動作中は、第１の走査信号線駆動回路４０１の動作を停止させることができるので、装置全体としての消費電力を低減することができる。

　また、第１の走査信号線駆動回路４０１に与えられる各ゲート用クロック信号、各ゲート用スタートパルス信号、およびクリア信号は、図６に示されるように（２つのシフトレジスタ回路に対応する）２系統の幹配線により図示されない表示制御回路から与えられる。したがって、一般的な１つのシフトレジスタ回路からなる従来の走査信号線駆動回路に比べて、１つの幹配線に接続される双安定回路の数が半分になり、かつクロック信号の周波数が低くなるため、消費電力をより低減することができ、また電磁妨害（ＥＭＩ）の影響を抑制することができる。

　また、前述したように、本実施形態では、画素液晶への印加電圧の正負極性を垂直・水平方向に隣り合う画素マトリクス毎に反転させつつ１フレーム毎にも正負極性を反転させる駆動方式であるドット反転駆動方式が採用されている。この駆動方式を採用しつつ上述したような飛び越し走査を行うと、１フレームに１度極性反転させるだけで１ドット反転駆動を実現することが可能となる。なお、このことはライン反転駆動方式が採用される場合も同様である。

　図８は、このような１ドット反転駆動動作を説明するための図である。図８に示されるように、奇数番目の走査線が選択される時の駆動用の映像信号Ｓ（１），Ｓ（３），Ｓ（５），…の極性は正極性であり、映像信号Ｓ（２），Ｓ（４），Ｓ（６），…の極性は負極性であり、同様に水平方向に画素毎に交互に極性が反転される。さらに偶数番目の走査線が選択される時の駆動用の映像信号Ｓ（１），Ｓ（３），Ｓ（５），…の極性は負極性であり、映像信号Ｓ（２），Ｓ（４），Ｓ（６），…の極性は正極性であり、同様に水平方向に画素毎に交互に極性が反転される。さらに次のフレームではそれぞれが逆極性となる。このようにすれば、より表示品位の高いドット反転駆動を実現することができる。

＜１．５　効果＞
　以上のように、本表示装置は、左右それぞれの走査信号線駆動回路にシフトレジスタ回路を２つずつ含み、それぞれのシフトレジスタ回路を異なる幹配線から与える信号で駆動するので、１つの幹配線に接続される双安定回路の数が半分になり、かつクロック信号の周波数が低くなるため、消費電力をより低減することができ、また電磁妨害（ＥＭＩ）の影響を抑制することができる。さらにこのような構成では、配線領域がわずかに増加するだけであるので、ガラス基板上に走査信号線駆動回路をモノリシックに形成する構成においても回路領域を大きく取ることなく、額縁領域を増加させないようにすることができる。さらにまた、上記ドット反転駆動を採用して高い表示品位を実現しつつ、映像信号の極性反転回数を１フレームあたり１回に抑制することができるので、このことによる消費電力の低減効果も得ることができる。

＜２．　第２の実施形態＞
＜２．１　全体の構成および動作＞
　本発明の第２の実施形態に係る液晶表示装置の構成は、図１に示す構成と同様であり、液晶パネル５００の構成等も図３等と同様であるので、同一の構成要素には同一の符号を付して詳しい説明を省略する。また、第１および第２の走査信号線駆動回路４０１，４０２に含まれるシフトレジスタ回路の構成も同様であるが、その動作がやや異なる。また、このことに関連して、第１および第２の走査信号線駆動回路４０１，４０２に接続される走査信号線が、第１の実施形態の場合とは異なっている。以下、図９を参照して詳しく説明する。

　図９は、走査信号線の選択および接続関係と各信号との関係を説明するための図である。前述した図７に示される構成とは異なり、この図９に示されるように、第１の走査信号線駆動回路４０１には、第１番目および第２番目の走査信号線を最初の１組として、２本１組の走査信号線が２本とばしで順に接続されており、第２の走査信号線駆動回路４０２には、第３番目および第４番目の走査信号線を最初の１組として、２本１組の走査信号線が２本とばしで順に接続されている。

　また、第１の走査信号線駆動回路４０１に含まれる、奇数番目の双安定回路からなる第１のシフトレジスタ回路には、第１の実施形態の場合と同様にゲート用クロック信号ＧＣＫ１，ＧＣＫＢ１と、ゲート用スタートパルス信号ＧＳＰ１と、クリア信号ＣＬＲ１とが与えられる。また、この第１の走査信号線駆動回路４０１に含まれる、偶数番目の双安定回路からなる第２のシフトレジスタ回路には、第１の実施形態の場合とは異なり、ゲート用クロック信号ＧＣＫ２，ＧＣＫＢ２と、ゲート用スタートパルス信号ＧＳＰ２、クリア信号ＣＬＲ２とが与えられる。そして、これら第１および第２のシフトレジスタ回路には、上記１組に含まれる２本のうちの前の１本（すなわち上側の走査信号線）と後の１本（すなわち下の走査信号線）が交互に接続されている。

　また、第２の走査信号線駆動回路４０２に含まれる、奇数番目の双安定回路からなる第１のシフトレジスタ回路には、第１の実施形態の場合とは異なりゲート用クロック信号ＧＣＫ３，ＧＣＫＢ３と、ゲート用スタートパルス信号ＧＳＰ３と、クリア信号ＣＬＲ３が与えられる。また、この第２走査信号線駆動回路４０２に含まれる、偶数番目の双安定回路からなる第２のシフトレジスタ回路には、第１の実施形態の場合と同様に、ゲート用クロック信号ＧＣＫ４，ＧＣＫＢ４と、ゲート用スタートパルス信号ＧＳＰ４、クリア信号ＣＬＲ４とが与えられる。そして、これら第１および第２のシフトレジスタ回路には、同様に上記１組に含まれる２本の走査信号線が１本ずつ交互に接続されている。

　したがって、奇数番目の走査信号線を順に選択する動作では、第１の走査信号線駆動回路４０１に含まれる第１のシフトレジスタ回路と、第２の走査信号線駆動回路４０２に含まれる第１のシフトレジスタ回路とを交互に動作させるように、上記各信号が与えられる。また、偶数番目の走査信号線の場合には、同様に第１および第２の走査信号線駆動回路４０１，４０２に含まれる第２のシフトレジスタ回路を交互に動作させるように、上記各信号が与えられる。

　したがって、第１および第２の走査信号線駆動回路４０１，４０２を交互に動作するだけでなく、第１および第２の走査信号線駆動回路４０１，４０２において動作する双安定回路は、配列方向に１つ飛ばし（シフトレジスタの１段飛ばし）となる。そのため、動作中の双安定回路の位置が分散することから、単位面積当たりの電磁波の強さが減少する。したがって、第１の実施形態の場合よりも、さらに電磁妨害（ＥＭＩ）の影響を抑制することができる。

＜２．２　効果＞
　以上のように、本表示装置は、第１の実施形態の場合と同様に、１つの幹配線に接続される双安定回路の数が半分になり、かつクロック信号の周波数が低くなるため、消費電力をより低減することができ、また電磁妨害（ＥＭＩ）の影響を抑制することができる。さらに、第１の実施形態の構成よりも、動作中の双安定回路の位置が分散するため、さらに電磁妨害（ＥＭＩ）の影響を抑制することができる。

　なお、第１の実施形態の場合と同様に、上記ドット反転駆動を採用して高い表示品位を実現しつつ、映像信号の極性反転回数を１フレームあたり１回に抑制することができるので、このことによる消費電力の低減効果も得ることができる。

＜３．　第３の実施形態＞
＜３．１　全体の構成および動作＞
　本発明の第３の実施形態に係る液晶表示装置の構成は、図１に示す構成と同様であり、液晶パネル５００の構成等も図３等と同様であるので、同一の構成要素には同一の符号を付して詳しい説明を省略する。また、走査信号線駆動回路の構成も第１または第２の実施形態の構成と同様であるので、説明を省略する。

　本実施形態では、第１および第２の実施形態とは異なって、いわゆる時分割駆動方式が採用されており、液晶パネルにおける映像信号線Ｌｓが３本を１組として複数組の映像信号線群にグループ化され、各映像信号線群（同一組となった３本の映像信号線Ｌｓ）は、同一組となった３個のアナログスイッチを介して映像信号線駆動回路３００における１つの出力端子に接続される。このようにして、映像信号線駆動回路３００の出力端子は、映像信号線群と１対１に対応付けられており、同一組となった３個のアナログスイッチを介して同一組の映像信号線群（３本の映像信号線Ｌｓ）に接続される。したがって、各組の３個のアナログスイッチは、切換スイッチを構成し、映像信号線駆動回路３００における各出力端子をその出力端子に対応する映像信号線群内の３本の映像信号線に時分割的に接続する。

　このように時分割的に駆動される場合、水平方向に隣り合う画素マトリクスの極性を反転させるためには、映像信号線駆動回路３００の各出力端子の極性を１水平期間のうち第１から第２の期間と、第２から第３の期間と、第３の期間から次の第１の期間とでそれぞれ極性を反転させなければならないため、電力消費が増大し、映像信号線駆動回路３００の駆動能力も大きく設定しなければならなくなる。そこで、画素液晶への印加電圧の正負極性を１行毎に反転させるとともに、水平方向に隣り合う画素マトリクスを３つ毎に反転させつつ１フレーム毎にも正負極性を反転させる駆動方式である３ドット反転駆動方式を採用する。

　図１０は、このような３ドット反転駆動動作を説明するための図である。図１０に示されるように、奇数番目の走査線が選択される時の駆動用の映像信号Ｓ（１），Ｓ（２），Ｓ（３）の極性は正極性であり、映像信号Ｓ（４），Ｓ（５），Ｓ（６）の極性は負極性であり、同様に水平方向に３つの画素毎に極性が反転される。さらに偶数番目の走査線が選択される時の駆動用の映像信号Ｓ（１），Ｓ（２），Ｓ（３）の極性は負極性であり、映像信号Ｓ（４），Ｓ（５），Ｓ（６）の極性は正極性であり、同様に水平方向に３つの画素毎に極性が反転される。次のフレームでは上記極性がそれぞれ逆極性となっている。このようにすれば、より表示品位の高いドット反転駆動を実現することができる。

＜３．２　効果＞
　以上のように、本表示装置は、時分割駆動方式が採用される場合にも、３ドット反転駆動方式を採用することにより、高品位の表示を保ちつつ、第１または第２の実施形態の場合と同様に、１つの幹配線に接続される双安定回路の数が半分になり、かつクロック信号の周波数が低くなるため、消費電力をより低減することができ、また電磁妨害（ＥＭＩ）の影響を抑制することができる。

＜４．　変形例＞
　上記各実施形態では、シフトレジスタとして機能する双安定回路として、フリップフロップ回路を使用する例で説明したが、その他の双安定回路やラッチ回路（例えばＤラッチ回路）など、周知の双安定回路で同様の動作を実現する回路を構成することもできる。

　上記各実施形態では、信号がオン状態であるときにアクティブであるものとして説明したが、回路構成によってはオフ状態であるときにアクティブであってもよく、アクティブである信号の電位に特別な限定はない。

　上記第１および第２の実施形態では、典型的には１ドット反転駆動方式が採用され、上記第３の実施形態では、３ドット反転駆動方式が採用されるが、ここでの反転駆動方式はライン反転駆動方式が採用されてもよいし、さらに高品位の表示が可能な、いわゆるｎドット反転駆動方式（ここでのｎは自然数）採用されてもよい。

　上記各実施形態においては、極性反転駆動が必要となるために上記効果を得やすい液晶素子を使用したが、映像信号線を有するアクティブマトリクス型の表示装置であれば液晶素子に限らず、有機ＥＬ（Ｅｌｅｃｔｒｏ　Ｌｕｍｉｎｅｓｃｅｎｃｅ）や、半導体ＬＥＤ（Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｉｏｄｅ）やＦＥＤ（Ｆｉｅｌｄ　Ｅｍｉｓｓｉｏｎ　Ｄｉｓｐｌａｙ）なども使用可能である。

　本発明は、アクティブマトリクス型の液晶表示装置などの表示装置およびその走査信号線駆動回路に適用されるものであって、特に低消費電力が要求される表示装置およびその走査信号線駆動回路に適している。

　１０　　　…ＴＦＴ（薄膜トランジスタ）
　２００　　…表示制御回路
　３００　　…映像信号線駆動回路
　４０１　　…第１の走査信号線駆動回路
　４０２　　…第２の走査信号線駆動回路
　５００　　…液晶パネル
　Ｐｘ　　　…画素形成部（画素）
　ＳＣＫ　　…ソース用クロック信号
　ＳＳＰ　　…ソース用スタートパルス信号
　ＧＳ１，ＧＳ２　…ゲート用信号
　ＧＳＰ１～ＧＳＰ４　　…ゲート用スタートパルス信号
　ＣＬＲ１～ＣＬＲ４　　…クリア信号
　Ｇ（１）～Ｇ（ｎ）　　…走査信号
　ＧＣＫ１～ＧＣＫ４，ＧＣＫＢ１～ＧＣＫＢ４　…ゲート用クロック信号

Claims

　アクティブマトリクス型の表示装置に備えられる複数の走査信号線のうち、第１の期間で奇数番目の走査信号線を対応する走査信号で順に駆動し、第２の期間で偶数番目の走査信号線を対応する走査信号で順に駆動する、飛び越し走査を行う走査信号線駆動回路であって、
　前記複数の走査信号線を第１走査信号線群および第２走査信号線群の２つにグループ分けするとき、前記複数の走査信号線の一端側で前記第１走査信号線群に接続される第１の回路群と、
　前記複数の走査信号線の他端側で前記第２走査信号線群に接続される第２の回路群と
備え、
　前記第１の回路群は、前記第１走査信号線群に含まれる走査信号線の前記一端側に交互に接続される第１および第２のシフトレジスタ回路を含み、
　前記第２の回路群は、前記第２走査信号線群に含まれる走査信号線の前記他端側に交互に接続される第３および第４のシフトレジスタ回路を含み、
　前記第１から第４までのシフトレジスタ回路のうちのいずれか２つは、前記第１の期間に前記奇数番目の走査信号線を順に駆動し、
　前記第１から第４までのシフトレジスタ回路のうちの残る２つは、前記第２の期間に前記偶数番目の走査信号線を順に駆動することを特徴とする、走査信号線駆動回路。
　前記第１走査信号線群は、前記奇数番目の走査信号線のみを含み、
　前記第２走査信号線群は、前記偶数番目の走査信号線のみを含み、
　前記第１および第２のシフトレジスタ回路は、それぞれ交互に、前記第１の期間に前記奇数番目の走査信号線を順に駆動し、
　前記第３および第４のシフトレジスタ回路は、それぞれ交互に、前記第２の期間に前記偶数番目の走査信号線を順に駆動することを特徴とする、請求項１に記載の走査信号線駆動回路。
　前記第１走査信号線群は、前記複数の走査信号線のうちの第１番目および第２番目の走査信号線を第１番目の組として、順に隣接する２つずつを１組とするとき、奇数番目の組の走査信号線のみを含み、
　前記第２走査信号線群は、偶数番目の組の走査信号線のみを含み、
　前記第１および第３のシフトレジスタ回路は、それぞれ交互に、前記第１の期間に前記奇数番目の走査信号線を順に駆動し、
　前記第２および第４のシフトレジスタ回路は、それぞれ交互に、前記第２の期間に前記偶数番目の走査信号線を順に駆動することを特徴とする、請求項１に記載の走査信号線駆動回路。
　前記第１から第４までのシフトレジスタ回路は、互いに異なる配線により、外部から制御信号および電源電位の少なくとも一方を与えられることを特徴とする、請求項２または請求項３に記載の走査信号線駆動回路。
　前記複数の走査信号線と、前記第１および第２の回路群とは、同一の基板上に一体的に形成されることを特徴とする、請求項１に記載の走査信号線駆動回路。
　アクティブマトリクス型の表示装置であって、
　請求項１に記載の前記走査信号線駆動回路と、
　前記複数の走査信号線に交差するよう配置される複数の映像信号線と、
　前記複数の映像信号線と前記複数の走査信号線との交差部にそれぞれ対応してマトリクス状に配置された複数の画素形成部と、
　前記複数の画素形成部にデータ信号を伝送するため、前記複数の映像信号線を駆動する映像信号線駆動回路と
を備え、
　前記映像信号線駆動回路は、前記第１の期間と前記第２の期間とで、前記複数の映像信号線に与えられる電圧の極性が反転するように駆動することを特徴とする、表示装置。