WO2013011911A1

WO2013011911A1 - 素子基板の製造方法

Info

Publication number: WO2013011911A1
Application number: PCT/JP2012/067778
Authority: WO
Inventors: 山田　崇晴; 了基伊藤; 吉田　昌弘; 英俊中川; 琢也大石; 松田　成裕; 和寿木田
Original assignee: シャープ株式会社
Priority date: 2011-07-19
Filing date: 2012-07-12
Publication date: 2013-01-24
Also published as: CN103608856A; US20150044789A1; US9276019B2; CN103608856B; JP5738995B2; JPWO2013011911A1

Abstract

本発明に係るアレイ基板２０の製造方法は、ガラス基板ＧＳ上に、ガラス基板ＧＳにおける第１領域Ａ１と、第１領域Ａ１の外側に隣り合う第２領域Ａ２とに跨る形で複数のソース配線２７を形成し、第２領域Ａ２と、第１領域Ａ１の外側に隣り合い且つ第２領域Ａ２に隣り合う第３領域Ａ３とに跨る形で複数の第１ソースドライバ側検査配線４５Ａを形成し、第２領域Ａ２に、ソース配線２７と第１ソースドライバ側検査配線４５Ａとを接続する複数の第１配線接続部４９を形成し、第１領域Ａ１と第３領域Ａ３とに跨る形で容量配線幹４３及び共通配線４４を形成し、第３領域Ａ３に第２ソースドライバ側検査配線４５Ｂ、容量配線幹４３及び共通配線４４と第２ソースドライバ側検査配線４５Ｂとを接続する第２配線接続部５０をそれぞれ形成する、配線形成工程を行う。

Description

素子基板の製造方法

　本発明は、素子基板の製造方法に関する。

　液晶表示装置に用いられる液晶パネルは、一対のガラス基板間に液晶層が挟持された構成とされているが、そのうち一方のガラス基板は、各画素の動作を制御するためのアクティブ素子としてＴＦＴが形成されたアレイ基板とされる。このアレイ基板における表示領域には、ゲート配線とソース配線とが多数本ずつ格子状に設けられ、ゲート配線とソース配線との交差部にＴＦＴが設けられた構成を有している。一方、アレイ基板における表示領域を取り囲む非表示領域には、アレイ基板の製造工程においてゲート配線やソース配線の断線や短絡を検査するための検査配線、検査配線を各配線に接続するための配線接続部、及び検査配線に接続されていて検査信号を入力することが可能な検査入力部などが設けられている。これら検査配線、配線接続部及び検査入力部は、アレイ基板の製造工程における検査工程を経た後に除去される。なお、上記のようなアレイ基板の製造方法が下記特許文献１に記載されている。

特開２００２－９０４２４号公報

（発明が解決しようとする課題）
　ところで、アレイ基板における非表示領域の面積を小さくできれば、その分表示領域の面積を大きくすることができるので、大画面化を図る上で有用となる。また、アレイ基板は、大型のマザーガラスから複数枚取り出されて製造されるものであることから、各アレイ基板における非表示領域の面積を小さくできれば、個々のアレイ基板の外形を小さくでき、それによりマザーガラスからの取り出し枚数を増やすことが可能となる。しかしながら、単に非表示領域の面積を小さくすれば、検査配線、配線接続部及び検査入力部の配置スペースが減少することになるため、検査配線の線幅や検査入力部の面積を十分に確保できなくなるなどの問題が生じる可能性があり、非表示領域の面積を小さくするにも限界があった。

　本発明は上記のような事情に基づいて完成されたものであって、素子基板の外周側の領域を狭小化するのに好適な製造方法を提供することを目的とする。

（課題を解決するための手段）
　本発明に係る第１の素子基板の製造方法は、基板上に、前記基板における第１領域と、前記第１領域の外側に隣り合う第２領域とに跨る形で複数の第１配線を形成し、前記第２領域と、前記第１領域の外側に隣り合い且つ前記第２領域に隣り合う第３領域とに跨る形で複数の第１検査配線を形成し、前記第２領域に、前記第１配線と前記第１検査配線とを接続する複数の第１配線接続部を形成し、前記第１領域と前記第３領域とに跨る形で第２配線を形成し、前記第３領域に第２検査配線、及び前記第２配線と前記第２検査配線とを接続する第２配線接続部をそれぞれ形成する、配線形成工程と、複数の前記第１検査配線と前記第２検査配線とに検査信号を入力することで、複数の前記第１配線と前記第２配線とをそれぞれ検査する検査工程と、前記第２領域及び前記第３領域において、少なくとも前記第１検査配線及び前記第２検査配線の少なくとも一部を除去することで、前記第１配線及び前記第１検査配線と、前記第２配線及び前記第２検査配線とをそれぞれ非接続状態とする除去工程とを行う。

　このように、配線形成工程を経て基板に各配線、各検査配線、及び各配線接続部を形成したら、検査工程を経ることで、各配線に断線や短絡が生じているか否かを検査する。そして、検査工程を終えたら、除去工程を経て、少なくとも各検査配線の少なくとも一部ずつを除去することで、各配線と各検査配線とをそれぞれ非接続状態とすることができる。

　ところで、配線形成工程では、複数の第１検査配線は、基板における第２領域と第３領域とに跨る形で形成されているのに対して、複数の第１検査配線を複数の第１配線に接続する複数の第１配線接続部については第２領域に、第２配線に接続される第２検査配線及び第２配線接続部については第３領域にそれぞれ分けて形成されているから、仮に複数の第１検査配線及び複数の第１配線接続部に加えて第２検査配線及び第２配線接続部を同じ領域に集約して形成した場合に比べると、第２領域及び第３領域の外端と第１領域の外端との間の距離を短く保つことができる。これにより、第２領域及び第３領域の狭小化を図ることができるので、その狭小化した分だけ第１領域を拡張することが可能となり、また言い換えると、基板の外形を小型化することが可能となる。

　本発明に係る第１の素子基板の製造方法の実施態様として、次の構成が好ましい。
（１）前記配線形成工程では、複数の前記第１検査配線を同一の材料とし且つ同一の層に形成しているのに対し、前記第２検査配線を前記第１検査配線とは異なる材料とし且つ前記第１検査配線とは絶縁層を介在させつつ異なる層に形成している。このようにすれば、第１検査配線と第２検査配線とにおける少なくとも一部同士が重なり合う配置を採ることが可能となるので、複数の第１検査配線及び第２検査配線をより高密度に配することができ、第２領域及び第３領域の狭小化を図る上でより好適となる。

（２）前記配線形成工程では、複数の前記第１配線及び前記第２配線を前記第２検査配線と同一の材料とし且つ同一の層に形成し、前記絶縁層のうち前記第１配線または前記第１検査配線と重畳する位置に開口部を形成し、前記開口部を覆う形で異なる層である前記第１配線と前記第１検査配線とを接続する前記第１配線接続部を形成している。このようにすれば、絶縁層に形成した開口部を覆う形で第１配線接続部を形成することで、異なる層とされる第１配線と第１検査配線とを良好に接続することができる。また、第２配線と第２検査配線とは、同一の材料で且つ同一の層に形成されているから、第２配線接続部によって良好に接続される。

（３）前記配線形成工程では、画素電極を形成するとともに、前記第１配線接続部を前記画素電極と同一の材料とし且つ同一の層に形成している。このようにすれば、画素電極を形成する際に第１配線接続部も形成することができるから、製造コストの低減を図ることができる。

（４）前記配線形成工程では、複数の前記第１検査配線及び前記第２検査配線に接続されるＥＳＤ保護回路を形成している。このようにすれば、ＥＳＤ保護回路によって複数の第１検査配線及び第２検査配線をＥＳＤ（静電気放電）から保護することができる。

（５）前記配線形成工程では、前記ＥＳＤ保護回路として、複数の前記第１検査配線同士と、前記第１検査配線及び前記第２検査配線とをそれぞれ接続し、且つ閾値電圧が前記検査工程にて前記第１検査配線及び前記第２検査配線に入力される前記検査信号の電圧値よりも相対的に高いトランジスタを形成している。このようにすれば、検査工程にて第１検査配線と第２検査配線とのいずれか一方に検査信号を入力したとき、その電圧値がＥＳＤ保護回路をなすトランジスタの閾値電圧よりも相対的に低くなっているから、検査信号が第１検査配線と第２検査配線とのいずれか他方側に流れることが回避される。従って、各配線の検査を正常に行うことができる。その一方、トランジスタの閾値電圧を超えるようなＥＳＤ電圧がいずれかの検査配線に印加された場合には、トランジスタを介して他の検査配線にもＥＳＤ電圧が印加されることで、各検査配線及び各配線間に電位差が生じるのを防ぐことができる。

（６）前記配線形成工程では、複数の前記第１検査配線として前記第２領域の外端に並行するものを少なくとも一対形成するとともに、複数の前記第１配線接続部を、前記第２領域の外端に並行する少なくとも一対の前記第１検査配線の間に配し且つその延在方向に沿って並列するよう形成している。このようにすれば、第２領域の外端と第１領域の外端との間の距離をより短くすることができ、第２領域のさらなる狭小化を図ることができる。

（７）前記配線形成工程では、複数の前記第１検査配線として前記第２領域の外端に並行するものを少なくとも一対形成するとともに、複数の前記第１配線接続部を、前記第２領域の外端に並行する少なくとも一対の前記第１検査配線のうちのいずれか一方を挟み込む位置に形成している。このようにすれば、第２領域の外端に並行する少なくとも一対の第１検査配線の延在方向について複数の第１配線接続部を狭ピッチで配することができるので、上記一対の第１検査配線の延在方向について第２領域を狭小化することができる。

　本発明に係る第２の素子基板の製造方法は、基板上に、前記基板における非除去領域と、前記非除去領域の外側に隣り合う第１除去領域とに跨る形で配線を形成し、前記第１除去領域と、前記非除去領域の外側に隣り合い且つ前記第１除去領域に隣り合う第２除去領域とに跨る形で検査配線を形成し、前記第１除去領域に、前記配線と前記検査配線とを接続する配線接続部を形成し、前記非除去領域と前記第２除去領域とに跨る形で前記検査配線に接続される検査入力部を形成する、配線形成工程と、前記検査入力部に検査信号を入力することで、前記検査配線を介して前記配線を検査する検査工程と、前記第１除去領域及び前記第２除去領域において、少なくとも前記検査配線の少なくとも一部と前記配線接続部とを除去することで、前記配線と前記検査配線とを非接続状態とするとともに、前記検査入力部の一部を除去する除去工程とを行う。

　このように、配線形成工程を経て基板に配線、検査配線、配線接続部及び検査入力部を形成したら、検査工程を経ることで、各配線に断線や短絡が生じているか否かを検査する。そして、検査工程を終えたら、除去工程を経て、少なくとも検査配線の少なくとも一部と配線接続部とを除去することで、配線と検査配線とを非接続状態とするとともに、検査入力部の一部を除去する。

　ところで、配線形成工程では、検査配線は、基板における第１除去領域と第２除去領域とに跨る形で形成されているのに対して、検査配線を配線に接続する配線接続部については第１除去領域に、検査配線に接続されることで検査信号を入力することが可能な検査入力部については第２除去領域にそれぞれ分けて形成されているから、仮に検査配線及び配線接続部に加えて検査入力部を同じ領域に集約して形成した場合に比べると、第１除去領域及び第２除去領域の外端と非除去領域の外端との間の距離を短く保つことができる。これにより、第１除去領域及び第２除去領域の狭小化を図ることができるので、その狭小化した分だけ非除去領域を拡張することが可能となり、また言い換えると、基板の外形を小型化することが可能となる。その上で、検査入力部は、第１除去領域から非除去領域にまで拡張されているから、仮に第１除去領域のみに形成した場合に比べると、十分に大きな面積が確保されている。これにより、検査工程において、検査入力部に対して検査信号を入力する作業を行う際の作業性が向上し、また検査工程に係る設備コストの低廉化を図る上でも好適となる。

　本発明に係る第３の素子基板の製造方法は、基板上に、前記基板における内周側領域と、前記内周側領域を両外側から挟むようにして配される一対の外周側領域とに跨る形で少なくとも一対の配線を形成し、前記一対の外周側領域のうちの一方の外周側領域に、前記少なくとも一対の配線のうちの一方の配線における一端側に接続される一方の検査配線を形成し、前記一対の外周側領域のうちの他方の外周側領域に、前記少なくとも一対の配線のうちの他方の配線における他端側に接続される他方の検査配線を形成する、配線形成工程と、前記一方の検査配線と前記他方の検査配線とに検査信号を入力することで、前記少なくとも一対の配線を検査する検査工程と、前記一対の外周側領域において、少なくとも前記一方の検査配線及び前記他方の検査配線の少なくとも一部ずつを除去することで、前記一方の配線及び前記一方の検査配線と、前記他方の配線及び前記他方の検査配線とをそれぞれ非接続状態とする除去工程とを行う。

　このように、配線形成工程を経て基板に各配線及び各検査配線を形成したら、検査工程を経ることで、各配線に断線や短絡が生じているか否かを検査する。そして、検査工程を終えたら、除去工程を経て、少なくとも各検査配線の少なくとも一部ずつを除去することで、各配線と各検査配線とを非接続状態とすることができる。

　ところで、配線検査工程では、一方の配線の一端側に接続される一方の検査配線が基板のうち内周側領域を両外側から挟むようにして配される一対の外周側領域のうちの一方の外周側領域に形成されるのに対し、他方の配線の他端側に接続される他方の検査配線が他方の外周側領域に形成されているから、仮に両検査配線を片方の外周側領域に集約して形成した場合に配線に対する接続構造が複雑化しがちなのに比べると、各検査配線と各配線との接続構造を簡単なものとすることができるとともに各外周側領域の外端と内周側領域の外端との間の距離を短く保つことができる。これにより、各外周側領域の狭小化を図ることができるので、その狭小化した分だけ内周側領域を拡張することが可能となり、また言い換えると、基板の外形を小型化することが可能となる。

　本発明に係る第３の素子基板の製造方法の実施態様として、次の構成が好ましい。
（１）前記配線形成工程と前記検査工程との間に基板母材を分割することで前記基板を複数枚取り出す基板分割工程を行うようにしており、前記配線形成工程では、前記一方の検査配線と前記他方の検査配線との少なくともいずれか一方を、前記基板分割工程における前記基板の分割位置を跨ぐ形で形成している。このようにすれば、基板分割工程を行う前の段階では、基板母材において基板の分割位置を跨ぐ形で形成された検査配線の線幅が十分に大きく確保されるとともにその配線抵抗が低くなっているので、ＥＳＤ（静電気放電）対策などに有効である。また、基板分割工程を経た後においても、検査配線が外周側領域の外端位置にまで存在することになるから、当該検査配線の線幅が大きく確保されていてＥＳＤ対策などに有効である。

（２）前記配線形成工程では、前記一対の外周側領域の少なくともいずれか一方に第２配線を形成し、前記第２配線に接続される第２検査配線を前記基板分割工程における前記基板の分割位置を跨ぐ形で形成し、前記一方の検査配線または前記他方の検査配線と前記第２検査配線とに接続される検査配線接続部を前記基板分割工程における前記基板の分割位置よりも外側の領域に形成しており、前記基板分割工程では、前記基板母材から前記基板を分割するのに伴って前記基板から前記検査配線接続部を除去している。このようにすれば、基板分割工程を行う前の段階では、基板の分割位置を跨ぐ形で形成される一方の検査配線または他方の検査配線と第２検査配線とが検査配線接続部によって接続されているので、互いに接続された一方の検査配線または他方の検査配線と第２検査配線とにおける配線抵抗をより低くすることができて、ＥＳＤ対策などにより有効である。

　また、本発明に係る第１から第３の素子基板の製造方法の実施態様として、次の構成が好ましい。
（１）前記配線形成工程では、前記基板のうち少なくとも一部が前記除去工程で除去されない予定の位置に配される複数の除去検査入力部を形成し、複数の前記除去検査入力部間を接続し且つ前記基板のうち前記除去工程で除去される予定の位置に配される除去検査接続配線を形成しており、前記除去工程を行った後に、複数の前記除去検査入力部間の通電状態に基づいて前記除去工程が正常に行われたか否かを判定する前記除去検査工程を行う。このようにすれば、除去工程が正常に行われれば、除去検査接続配線が除去されているので、除去検査工程では複数の除去検査入力部間が通電不能となる。一方、除去工程が正常に行われなければ、除去検査接続配線が完全には除去されないため、除去検査工程では複数の除去検査入力部間が通電可能となる。このような除去検査工程を経ることで、不良品の低減が図られる。

（２）前記除去工程では、前記基板のうち外端から所定範囲にわたって面取りするようにしている。このようにすれば、仮に除去工程にて基板における外端側部分を分断して除去するようにした場合に比べると、基板における第２領域と第３領域、第１除去領域と第２除去領域、または外周側領域の狭小化を図る上でより好適となり、さらには除去工程で用いる装置に係るコストを低廉化することができる。

（３）前記基板における配線形成面とは反対側の面に偏光板を取り付ける偏光板取付工程を、前記除去工程に先立って行うようにしている。このようにすれば、偏光板取付工程では、偏光板を取り付ける際に静電気が発生し易いものの、基板に形成された各検査配線によって各配線をＥＳＤ（静電気放電）から保護することができる。

　本発明によれば、素子基板の外周側の領域を狭小化するのに好適な製造方法を提供することができる。

本発明の実施形態１に係るテレビ受信装置の概略構成を示す分解斜視図テレビ受信装置が備える液晶表示装置の概略構成を示す分解斜視図液晶表示装置の断面構成を概略的に示す断面図液晶パネルの断面構成を概略的に示す断面図液晶パネルを構成するアレイ基板における表示領域の平面構成を示す平面図液晶パネルを構成するＣＦ基板における表示領域の平面構成を示す平面図図５のvii-vii線断面図液晶パネルを構成するアレイ基板における配線構成を概略的に示す平面図アレイ基板におけるソースドライバ側の端部における配線構成を示す平面図アレイ基板におけるゲートドライバ側の端部における配線構成を示す平面図第１配線接続部における平面構成を示す平面図図１１のxii-xii線断面図ＥＳＤ保護回路の回路構成を概略的に示す回路図液晶パネルの製造方法を示すフローチャートマザーガラスの平面図実施形態１の変形例１に係る第１ソースドライバ側検査配線及び第１配線接続部の平面構成を示す平面図実施形態１の変形例２に係る第１ソースドライバ側検査配線及び第１配線接続部の平面構成を示す平面図実施形態１の変形例３に係る第１ソースドライバ側検査配線及び第１配線接続部の平面構成を示す平面図実施形態１の変形例４に係る第１ソースドライバ側検査配線及び第１配線接続部の平面構成を示す平面図実施形態１の変形例５に係る第１ソースドライバ側検査配線及び第１配線接続部の平面構成を示す平面図本発明の実施形態２に係るアレイ基板におけるゲートドライバ側の端部における配線構成を示す平面図本発明の実施形態３に係るアレイ基板におけるソースドライバ側の端部における配線構成を示す平面図本発明の実施形態４に係る第１ソースドライバ側検査配線及び第１配線接続部の平面構成を示す平面図実施形態４の変形例１に係る第１ソースドライバ側検査配線及び第１配線接続部の平面構成を示す平面図実施形態４の変形例２に係る第１ソースドライバ側検査配線及び第１配線接続部の平面構成を示す平面図実施形態４の変形例３に係る第１ソースドライバ側検査配線及び第１配線接続部の平面構成を示す平面図実施形態４の変形例４に係る第１ソースドライバ側検査配線及び第１配線接続部の平面構成を示す平面図本発明の実施形態５に係るアレイ基板における角部における配線構成を示す平面図本発明の実施形態６に係るアレイ基板における配線構成を概略的に示す平面図アレイ基板におけるソースドライバ側の端部における配線構成を示す平面図本発明の実施形態７に係るアレイ基板における配線構成を概略的に示す平面図本発明の実施形態８に係るアレイ基板におけるソースドライバ側の端部における配線構成を示す平面図本発明の他の実施形態（１）に係る液晶パネルの製造方法を示すフローチャート本発明の他の実施形態（２）に係る液晶パネルの製造方法を示すフローチャート

　＜実施形態１＞
　本発明の実施形態１を図１から図１５によって説明する。本実施形態では、液晶表示装置１０を構成する液晶パネル（表示パネル）１１に備えられるアレイ基板２０の製造方法について例示する。なお、各図面の一部にはＸ軸、Ｙ軸及びＺ軸を示しており、各軸方向が各図面で示した方向となるように描かれている。また、図３に示す上側を表側とするとともに同図下側を裏側とする。

　本実施形態に係るテレビ受信装置ＴＶは、図１に示すように、液晶表示装置（表示装置）１０と、当該液晶表示装置１０を挟むようにして収容する表裏両キャビネットＣａ，Ｃｂと、電源Ｐと、チューナーＴと、スタンドＳとを備えて構成される。液晶表示装置１０は、全体として横長の方形をなし、図２及び図３に示すように、表示パネルである液晶パネル１１と、外部光源であるバックライト装置（照明装置）１２とを備え、これらがベゼル１３などにより一体的に保持されるようになっている。

　先に、バックライト装置１２の構成の概略について説明する。バックライト装置１２は、液晶パネル１１の背面直下に光源を配置してなる、いわゆる直下型とされる。バックライト装置１２は、表側（光出射側、液晶パネル１１側）に開口した光出射部を有するシャーシ１４と、シャーシ１４内に敷設される反射シート（反射部材）１５と、シャーシ１４の光出射部を覆うようにして取り付けられる光学部材１６と、光学部材１６を保持するためのフレーム１７と、シャーシ１４内に並列した状態で収容される複数本の冷陰極管（光源）１８と、冷陰極管１８の端部を遮光するとともに自身が光反射性を備えてなるランプホルダ１９と、を有して構成されている。

　次に、液晶パネル１１について説明する。液晶パネル１１は、図４に示すように、一対の基板２０，２１間に、電界印加に伴って光学特性が変化する物質である液晶材料を含む液晶層２２を封入してなる。液晶パネル１１は、画面中央側の領域が画像を表示可能な表示領域（内周側領域）ＡＡとされるのに対し、画面外周端側にあって表示領域ＡＡを取り囲む枠状（額縁状）の領域が画像を表示不能な非表示領域（外周側領域）ＮＡＡとされる（図８を参照）。なお、図８において一点鎖線で囲った内側の領域が表示領域ＡＡを示している。また、両基板２０，２１の外面側には、表裏一対の偏光板２３がそれぞれ貼り付けられている。

　液晶パネル１１を構成する一対の基板２０，２１のうち裏側（バックライト装置１２側）に配されるものが、図４に示すように、アレイ基板（素子基板、アクティブマトリクス基板）２０とされ、表側（光出射側）に配されるものが、ＣＦ基板（対向基板）２１とされている。これらアレイ基板２０及びＣＦ基板２１は、それぞれ透明な（透光性を有する）ガラス製の基板ＧＳ上に後述する様々な構造物（薄膜）を積層形成してなるものとされる。これらアレイ基板２０及びＣＦ基板２１の製造に際しては、図１５に示すように、生産効率や生産設備に係るコストなどを考慮して複数枚のガラス基板ＧＳを取り出すことが可能な大型のマザーガラス（基板母材）ＭＧＳを用いるようにしており、具体的には１枚のマザーガラスＭＧＳを分割することで合計９枚のガラス基板ＧＳを取り出すようにしている。なお、図１５において一点鎖線にて囲った枠がガラス基板ＧＳの外形を示している。

　先に、アレイ基板２０における表示領域ＡＡに係る構成の概略について説明する。アレイ基板２０（ガラス基板ＧＳ）における内面側（液晶層２２側、ＣＦ基板２１との対向面側、配線形成面）の表示領域ＡＡには、図５に示すように、３つの電極２４ａ～２４ｃを有するスイッチング素子であるＴＦＴ（Thin Film Transistor）２４及び画素電極２５が多数個並んで設けられるとともに、これらＴＦＴ２４及び画素電極２５の周りには、格子状をなすゲート配線２６及びソース配線２７が取り囲むようにして配設されている。画素電極２５は、ＩＴＯ（Indium Tin Oxide）やＩＺＯ（Indium Zinc Oxide）などの透光性導電材料（透明導電材料）からなる。ゲート配線２６及びソース配線２７は、共に導電性金属材料からなる。特に、ソース配線２７については、異なる金属膜３９，４０を積層してなる２層構造とされており、そのうち下層側の金属膜３９がチタン（Ｔｉ）からなるのに対し、上層側の金属膜４０がアルミニウム（Ａｌ）からなる（図７を参照）。ゲート配線２６とソース配線２７とがそれぞれＴＦＴ２４のゲート電極２４ａとソース電極２４ｂとに接続され、画素電極２５がドレイン配線３４を介してＴＦＴ２４のドレイン電極２４ｃに接続されている。アレイ基板２０には、ゲート配線２６に並行するとともに画素電極２５に対して平面に視て重畳する容量配線（補助容量配線、蓄積容量配線、Ｃｓ配線）３３が設けられている。この容量配線３３は、ゲート配線２６と同一材料からなり且つ製造工程における同一工程にて同一層に形成されている。容量配線３３は、Ｙ軸方向についてゲート配線２６と交互に配されている。ゲート配線２６がＹ軸方向に隣り合う画素電極２５の間に配されているのに対し、容量配線３３は、各画素電極２５におけるＹ軸方向のほぼ中央部を横切る位置に配されている。また、アレイ基板２０の内面側には、液晶層２２に含まれる液晶分子を配向させるための配向膜２８が形成されている（図４）。

　次に、ＣＦ基板２１における表示領域ＡＡに係る構成の概略について説明する。ＣＦ基板２１（ガラス基板ＧＳ）における内面側（液晶層２２側、アレイ基板２０との対向面側）の表示領域ＡＡには、図４及び図６に示すように、アレイ基板２０側の各画素電極２５と平面に視て重畳する位置に多数個のカラーフィルタが並んで設けられている。カラーフィルタは、Ｒ（赤色），Ｇ（緑色），Ｂ（青色）を呈する各着色部２９がＸ軸方向に沿って交互に並ぶ配置とされる。また、各着色部２９の外形は、画素電極２５の外形に倣って平面に視て縦長の方形状をなしている。カラーフィルタを構成する各着色部２９間には、混色を防ぐための格子状をなす遮光部（ブラックマトリクス）３０が形成されている。遮光部３０は、アレイ基板２０側のゲート配線２６、ソース配線２７及び容量配線３３に対して平面視重畳する配置とされる。また、各着色部２９及び遮光部３０の表面には、アレイ基板２０側の画素電極２５と対向する対向電極３１が設けられている。また、ＣＦ基板２１の内面側には、液晶層２２に含まれる液晶分子を配向させるための配向膜３２がそれぞれ形成されている。

　ところで、両基板２０，２１に形成された配向膜２８，３２は、共に液晶層２２に含まれる液晶分子をほぼ垂直に配向させる垂直配向膜であるとともに、その表面に光配向処理が行われることで液晶分子に配向規制力を付与することが可能となる光配向膜である。光配向処理は、各基板２０，２１の製造過程において、各配向膜２８，３２を成膜した後に、その表面に紫外線（ＵＶ光）などの特定の波長領域の光を、特定の角度から照射することで行われており、それにより各配向膜２８，３２は、光の照射方向に沿って液晶分子を配向させることが可能なる。この光配向処理では、各配向膜２８，３２に対してそれぞれの面内における領域に応じて光の照射方向を異ならせるようにしており、それにより一対の配向膜２８，３２を対向させた状態で１つの画素領域（例えば１つの透明電極２５）を、液晶分子の配向方向が互いに異なる４つの領域、つまりドメインに分割している。これにより、視野角特性が平均化され、良好な表示を得ることができる。なお、上記した光配向処理に関しては、例えば特開２００８－１４５７００号公報などに記載された技術を適用することが可能である。

　ここで、アレイ基板２０が有する構造物のうちスイッチング素子であるＴＦＴ２４に関して詳しく説明する。ＴＦＴ２４は、図７に示すように、アレイ基板２０をなすガラス基板ＧＳ上に複数の薄膜を順次に積層した構成とされており、具体的には下層側（ガラス基板ＧＳ側）から順に、ゲート配線２６に接続されたゲート電極２４ａ、ゲート絶縁膜３５、半導体膜３６、ドーピング半導体膜４２、ソース配線２７に接続されたソース電極２４ｂ及びドレイン配線３４に接続されたドレイン電極２４ｃ、層間絶縁膜（パッシベーション膜）３７、保護膜３８が積層されている。

　ゲート電極２４ａは、ゲート配線２６と同一材料からなるとともにゲート配線２６と同一工程にてガラス基板ＧＳの直上にパターニングされており、例えばアルミニウム（Ａｌ）の他、クロム（Ｃｒ）、タンタル（Ｔａ）、チタン（Ｔｉ）、銅（Ｃｕ）等の金属膜単体又はこれらの積層膜で形成することができる。ゲート電極２４ａは、図５に示すように、Ｘ軸方向に沿って延在するゲート配線２６におけるソース配線２７との交差部付近からＹ軸方向に沿って延出する分岐線における延出先端部によって構成されている。ゲート絶縁膜３５は、例えばシリコン窒化膜（ＳｉＮｘ）からなり、図７に示すように、ゲート電極２４ａと次述する半導体膜３６とを絶縁状態に保つものとされる。このゲート絶縁膜３５は、ＴＦＴ２４の形成領域のみならずガラス基板ＧＳのほぼ全面にわたるベタ状のパターンとされている。

　半導体膜３６は、例えばアモルファスシリコン（ａ‐Ｓｉ）からなるものとされ、図７に示すように、一端側がソース電極２４ｂに、他端側がドレイン電極２４ｃにそれぞれ接続されることで、相互間の導通を図るチャネル領域ＣＨを有している。ドーピング半導体膜４２は、例えばリン（Ｐ）等のｎ型不純物を高濃度にドーピングしたアモルファスシリコン（ｎ＋Ｓｉ）からなるものとされる。ドーピング半導体膜４２は、半導体膜３６に沿って延在するもののチャネル領域ＣＨの範囲に関しては除去されており、そのチャネル領域ＣＨを挟んで配される一対の部分が次述するソース電極２４ｂ及びドレイン電極２４ｃの一部を構成している。

　ソース電極２４ｂ及びドレイン電極２４ｃは、図７に示すように、ソース配線２７及びドレイン配線３４と同一材料を含むとともにソース配線２７及びドレイン配線３４と同一工程にてガラス基板ＧＳ上にパターニングされている。ソース電極２４ｂ及びドレイン電極２４ｃは、Ｘ軸方向について所定の間隔を空けつつ対向状に配置されている。ソース電極２４ｂ及びドレイン電極２４ｃは、それぞれゲート電極２４ａに対してゲート絶縁膜３５及び半導体膜３６を介して上層側に配されるとともに、その一部（対向部分）がゲート電極２４ａに対して平面に視て重畳する位置に配され、その重畳部分がゲート電極２４ａ上に乗り上げている。ソース電極２４ｂ及びドレイン電極２４ｃは、下層側（半導体膜３６側）の第１導電膜２４ｂ１，２４ｃ１と、上層側（層間絶縁膜３７側）の第２導電膜２４ｂ２，２４ｃ２とを積層した構成とされる。下層側の第１導電膜２４ｂ１，２４ｃ１は、既述したドーピング半導体膜４２の端部によってそれぞれ構成されており、下層側の半導体膜３６に対してオーミック接触されるオーミックコンタクト層として機能するものである。上層側の第２導電膜２４ｂ２，２４ｃ２は、異なる金属膜を積層してなる２層構造とされており、そのうち下層側の金属膜３９がチタン（Ｔｉ）からなるのに対し、上層側の金属膜４０がアルミニウム（Ａｌ）からなる。つまり、ソース電極２４ｂ及びドレイン電極２４ｃは、２層の金属膜３９，４０からなる第２導電膜２４ｂ２，２４ｃ２を有している点でソース配線２７と共通しているが、ドーピング半導体膜４２からなる第１導電膜２４ｂ１，２４ｃ１を有している点でソース配線２７とは構成上異なる。また、ソース電極２４ｂは、図５に示すように、Ｙ軸方向に沿って延在するソース配線２７におけるゲート配線２６との交差部付近からＸ軸方向に沿って延出する分岐線における延出先端部によって構成されている。

　層間絶縁膜３７は、例えばシリコン窒化膜（ＳｉＮｘ）からなり、上記したゲート絶縁膜３５と同一材料とされる。保護膜３８は、有機材料であるアクリル樹脂（例えばポリメタクリル酸メチル樹脂（ＰＭＭＡ））やポリイミド樹脂からなる。従って、この保護膜３８は、他の無機材料からなるゲート絶縁膜３５、層間絶縁膜３７に比べて膜厚が厚いものとされるとともに、平坦化膜として機能するものである。これら層間絶縁膜３７及び保護膜３８は、いずれもＴＦＴ２４の形成領域のみならずガラス基板ＧＳの概ね全面にわたる略ベタ状のパターンとされている。層間絶縁膜３７及び保護膜３８は、ＴＦＴ２４の形成領域外においては、相対的に下層側のソース配線２７及びドレイン配線３４と、相対的に上層側の画素電極２５との間に介在していてこれらを絶縁状態に保つものとされる。

　上記のような構成とされるＴＦＴ２４のうち、ドレイン電極２４ｃに接続されるドレイン配線３４は、図５に示すように、平面に視て略Ｌ字型をなしており、その一端側がドレイン電極２４ｃに接続されるのに対して、他端側が画素電極２５に対して接続される画素接続部４１に接続されている。このドレイン配線３４は、図７に示すように、ゲート絶縁膜３５上に形成されるものであり、ソース配線２７と同一の材料からなり且つ同一の２層構造とされており、チタン（Ｔｉ）からなる下層側の金属膜３９と、アルミニウム（Ａｌ）からなる上層側の金属膜４０とからなる。従って、ドレイン配線３４は、ソース配線２７と同様に、ソース電極２４ｂ及びドレイン電極２４ｃのうち、第２導電膜２４ｂ２，２４ｃ２（３９，４０）のみからなり、第１導電膜２４ｂ１，２４ｃ１（４２）を有していない点でこれらとは構成上異なる。

　続いて、アレイ基板２０における非表示領域ＮＡＡに係る構成について説明する。アレイ基板２０を構成するガラス基板ＧＳの内面側の非表示領域ＮＡＡには、図８に示すように、ＴＦＴ２４を駆動するためのゲートドライバ（ゲート側駆動部品）ＧＤ及びソースドライバ（ソース側駆動部品）ＳＤが異方性導電膜を介して接続されている。ゲートドライバＧＤ及びソースドライバＳＤは、図示しないコントロール基板に接続されており、そのコントロール基板から出力される各種信号などをアレイ基板２０の各配線に供給することで、ＴＦＴ２４を駆動することが可能とされている。ソースドライバＳＤは、アレイ基板２０のうち長辺方向（Ｘ軸方向）に沿った一方の端部（ソースドライバＳＤ側の端部）に対して３つがＸ軸方向に沿って並んで取り付けられている。一方、ゲートドライバＧＤは、アレイ基板２０のうち短辺方向（Ｙ軸方向）に沿った一対の端部（ゲートドライバＧＤ側の端部）に対してそれぞれ２つずつがＹ軸方向に沿って並んで取り付けられている。

　アレイ基板２０の非表示領域ＮＡＡには、図８に示すように、表示領域ＡＡ側に存するゲート配線２６、ソース配線２７及び容量配線３３がそれぞれ延出されており、このうちゲート配線２６がゲートドライバＧＤの接続箇所に、ソース配線２７がソースドライバＳＤの接続箇所にそれぞれ達している。つまり、ゲート配線２６、ソース配線２７及び容量配線３３は、表示領域ＡＡと非表示領域ＮＡＡとに跨る形で形成されている。容量配線３３については、その延出端部が非表示領域ＮＡＡのうちゲートドライバＧＤの接続箇所よりも内側（表示領域ＡＡ側）の位置に配されるとともに、そこに形成された容量配線幹４３に対して接続されている。容量配線幹４３は、アレイ基板２０の非表示領域ＮＡＡにおける短辺方向に沿った両端部にそれぞれ配されるとともに、全ての容量配線３３を横切りつつＹ軸方向に沿って（ソース配線２７に並行して）延在していてその端部がＸ軸方向について両端に配された各ソースドライバＳＤの接続箇所に達していて当該ソースドライバＳＤに対してそれぞれ接続されている。さらには、アレイ基板２０の非表示領域ＮＡＡにおけるソースドライバＳＤ側の端部であって、各ソースドライバＳＤの接続箇所よりも内側（表示領域ＡＡ側）の位置には、ＣＦ基板２１側の対向電極３１に共通電位を供給するための共通配線４４が形成されている。共通配線４４は、アレイ基板２０において、各ソースドライバＳＤの中央寄りの位置に対応付けて複数本ずつ配されており、その一端側が各ソースドライバＳＤに接続される一方、他端側が液晶層２２を貫く形で配される導電粒子（図示せず）によってＣＦ基板２１側の対向電極３１に接続されている。このため、１つのソースドライバＳＤに接続されるソース配線２７群は、ソースドライバＳＤの接続箇所において、中央寄りに配された共通配線４４によって左右に分け隔てられた状態で配されている（図９を参照）。容量配線幹４３及び共通配線４４は、共にソース配線２７と同一材料からなり且つ製造工程における同一工程にて同一層に形成されており、下層側の金属膜３９と上層側の金属膜４０とを備える。このように、ゲートドライバＧＤからはゲート配線２６に対して、ソースドライバＳＤからはソース配線２７、容量配線３３及び共通配線４４に対して、それぞれ各種信号などが供給されるようになっている。なお、ゲート配線２６は、その両端部が両側のゲートドライバＧＤにそれぞれ接続されることで両側駆動されるのに対し、ソース配線２７は、一方の端部のみがソースドライバＳＤに接続されることで片側駆動される。

　ところで、アレイ基板２０における非表示領域（外周側領域）ＮＡＡには、図９及び図１０に示すように、ゲート配線２６、ソース配線２７、容量配線幹４３（容量配線３３）及び共通配線４４に断線や短絡などの不良が生じているか否かを検査するための検査配線４５，４６が形成されている。この検査配線４５，４６は、液晶パネル１１の製造過程で行われる検査工程において使用されるものであるため、検査工程を終えた後に行われる面取り（除去工程）にてガラス基板ＧＳ上から少なくとも一部が除去されるようになっている。さらには、アレイ基板２０における非表示領域ＮＡＡには、上記した検査配線４５，４６に対して外部から検査信号を入力可能とされる検査入力部４７，４８が形成されている。検査配線４５，４６には、ソース配線２７、容量配線幹４３及び共通配線４４にそれぞれ接続される複数のソースドライバ側検査配線４５と、ゲート配線２６に接続される複数のゲートドライバ側検査配線４６とが含まれている。これに対応して、検査入力部４７，４８には、ソースドライバ側検査配線４５に接続されるソースドライバ側検査入力部４７と、ゲートドライバ側検査配線４６に接続されるゲートドライバ側検査入力部４８とが含まれている。ソースドライバ側検査配線４５及びソースドライバ側検査入力部４７は、図９に示すように、アレイ基板２０の非表示領域ＮＡＡにおける長辺方向に沿った一端部（ソースドライバＳＤ側の端部）に配されている。ゲートドライバ側検査配線４６及びゲートドライバ側検査入力部４８は、図１０に示すように、アレイ基板２０の非表示領域ＮＡＡにおける短辺方向に沿った両端部（ゲートドライバＧＤ側の端部）にそれぞれ配されている。なお、図９及び図１０では、線幅が太く且つ点の間隔が広い一点鎖線がガラス基板ＧＳの外形（外端位置、分断位置）を示している。

　先に、ソースドライバ側検査配線４５及びソースドライバ側検査入力部４７に関して詳しく説明する。ソースドライバ側検査配線４５には、図９に示すように、ソース配線２７に接続される第１ソースドライバ側検査配線４５Ａと、容量配線幹４３または共通配線４４に接続される第２ソースドライバ側検査配線４５Ｂとが含まれている。これに対応して、ソースドライバ側検査入力部４７には、第１ソースドライバ側検査配線４５Ａに接続される第１ソースドライバ側検査入力部４７Ａと、第２ソースドライバ側検査配線４５Ｂに接続される第２ソースドライバ側検査入力部４７Ｂとが含まれている。第１ソースドライバ側検査配線４５Ａは、各ソースドライバＳＤに接続されるソース配線２７群毎に一対ずつ、合計６本が設けられている（図８を参照）。言い換えると、１つのソースドライバＳＤに接続されるソース配線２７群には、一対の第１ソースドライバ側検査配線４５Ａが接続されている。第２ソースドライバ側検査配線４５Ｂは、アレイ基板２０における長辺方向の両端に配される両ソースドライバＳＤにそれぞれ接続される容量配線幹４３及び共通配線４４に対応したものが２本ずつ、中央に配されるソースドライバＳＤに接続される共通配線４４に対応したものが１本、合計５本が設けられている（図８を参照）。なお、第１ソースドライバ側検査入力部４７Ａは、接続される第１ソースドライバ側検査配線４５Ａと同数設けられ、同様に第２ソースドライバ側検査入力部４７Ｂは、接続される第２ソースドライバ側検査配線４５Ｂと同数設けられている。

　１本の第１ソースドライバ側検査配線４５Ａは、図９に示すように、複数本のソース配線２７に対して接続されており、各ソース配線２７に対しては個別に設けられた複数の第１配線接続部４９によって接続されている。一方、第２ソースドライバ側検査配線４５Ｂは、容量配線幹４３または共通配線４４に対して第２配線接続部５０によって接続されている。詳しくは、ソース配線２７は、非表示領域ＮＡＡにおいてソースドライバＳＤの接続箇所にまで延出されるとともにソースドライバＳＤに接続される縦長形状のソース端子部２７ａを有しているのに加え、ソース端子部２７ａからさらに外向きに延長される延長部２７ｂを有しているのに対し、第１ソースドライバ側検査配線４５Ａからは、上記延長部２７ｂと重畳するよう枝線４５Ａａが延出形成されており、これら延長部２７ｂと枝線４５Ａａとの重畳部に第１配線接続部４９が設けられている。このソース端子部２７ａは、ソース配線２７を構成する２層の金属膜３９，４０のうち、下層側の金属膜３９（チタン）の表面を、画素電極２５と同じＩＴＯやＩＺＯなどの透明電極材料により被覆した構成とされ、上層側の金属膜４０（アルミニウム）が形成されていない。なお、第１配線接続部４９の詳しい接続構造については後に改めて説明する。一方、容量配線幹４３及び共通配線４４は、非表示領域ＮＡＡにおいてソースドライバＳＤの接続箇所にまで延出されるとともにソースドライバＳＤに接続される容量端子部（図示せず）及び共通端子部４４ａをそれぞれ有している。これら容量端子部及び共通端子部４４ａは、第２ソースドライバ側検査配線４５Ｂに直接接続されることで、第２配線接続部５０を兼用している。また、容量端子部及び共通端子部４４ａは、容量配線幹４３及び共通配線４４を構成する２層の金属膜３９，４０のうち、下層側の金属膜３９（チタン）の表面を、画素電極２５と同じＩＴＯやＩＺＯなどの透明電極材料により被覆した構成とされ、上層側の金属膜４０（アルミニウム）が形成されていない。なお、容量配線幹４３と第２配線接続部５０との接続構造については、図９に示す共通配線４４と第２配線接続部５０との接続構造と同様であるから、図示を省略している。

　各ソースドライバ側検査入力部４７は、図９に示すように、平面に視て略正方形状をなすとともに、ソース端子部２７ａよりも相対的に面積が広いものとされる。第１ソースドライバ側検査入力部４７Ａは、第１ソースドライバ側検査配線４５Ａに対して第３配線接続部５１によって接続されている。詳しくは、相対的に外側（ガラス基板ＧＳの外端寄り）に配される第１ソースドライバ側検査配線４５Ａからは、接続対象である図９に示す右側の第１ソースドライバ側検査入力部４７Ａに向けて延出する延出線４５Ａｂが形成されるのに対し、第１ソースドライバ側検査入力部４７Ａからは、延出線４５Ａｂと重畳するよう張り出す張出部４７Ａａが形成されており、延出線４５Ａｂと重畳部４７Ａａとの重畳部に第３配線接続部５１が設けられている。なお、第３配線接続部５１の詳しい接続構造については後に改めて説明する。相対的に内側に配される第１ソースドライバ側検査配線４５Ａについても、上記と同様に、接続対象である図９に示す左側の第１ソースドライバ側検査入力部４７Ａに向けて延出する延出線４５Ａｂが形成されるのに対し、第１ソースドライバ側検査入力部４７Ａからも張出部４７Ａａが形成されていて、これらが第３配線接続部５１によって接続が図られている。その一方、第２ソースドライバ側検査入力部４７Ｂは、第２ソースドライバ側検査配線４５Ｂに対して第４配線接続部５２によって接続されている。詳しくは、第２ソースドライバ側検査配線４５Ｂからは、第２ソースドライバ側検査入力部４７Ｂに向けて枝線４５Ｂａが延出形成されるとともに直接第２ソースドライバ側検査入力部４７Ｂに接続されており、枝線４５Ｂａが第４配線接続部５２を構成している。

　続いて、アレイ基板２０の非表示領域ＮＡＡにおけるソースドライバ側検査配線４５（第１ソースドライバ側検査配線４５Ａ及び第２ソースドライバ側検査配線４５Ｂ）、ソースドライバ側検査入力部４７（第１ソースドライバ側検査入力部４７Ａ及び第２ソースドライバ側検査入力部４７Ｂ）、第１配線接続部４９、第２配線接続部５０、第３配線接続部５１、及び第４配線接続部５２の配置について詳しく説明する。まず、アレイ基板２０の非表示領域ＮＡＡのうち、各ソースドライバＳＤが接続される長辺方向に沿った一端部は、図９に示すように、表示領域ＡＡの外側に隣り合う第１領域（内周側領域）Ａ１と、第１領域Ａ１の外側に隣り合う第２領域（外周側領域）Ａ２と、第１領域Ａ１の外側に隣り合い且つ第２領域Ａ２に隣り合う第３領域（外周側領域）Ａ３とに区分することができる。つまり、第１領域Ａ１は、アレイ基板２０の長辺の全長にわたってＸ軸方向に沿って延びる帯状をなすのに対し、第２領域Ａ２と第３領域Ａ３とは、Ｘ軸方向に沿って交互に並んで配されている。なお、図９では、第１領域Ａ１と第２領域Ａ２と第３領域Ａ３との間を区分する区分線を、線幅がガラス基板ＧＳの外形を示す一点鎖線とほぼ同じで且つ点の間隔が狭い一点鎖線にて示している。そして、ソース配線２７が第１領域Ａ１と第２領域Ａ２とに跨る形で、容量配線幹４３及び共通配線４４が第１領域Ａ１と第３領域Ａ３とに跨る形で、第１ソースドライバ側検査配線４５Ａが第２領域Ａ２と第３領域Ａ３とに跨る形で、第１配線接続部４９が第２領域Ａ２に、第２ソースドライバ側検査配線４５Ｂ、各ソースドライバ側検査入力部４７、及び第２配線接続部５０が共に第３領域Ａ３に、それぞれ位置するよう形成されている。また、第３配線接続部５１及び第４配線接続部５２は、共に第３領域Ａ３に配されている。第２領域Ａ２と第３領域Ａ３との位置関係は、具体的には、共通配線４４の一部が配される第３領域Ａ３が各ソースドライバＳＤにおける略中央に位置して配されるのに対し、第２領域Ａ２が中央側の第３領域Ａ３をＸ軸方向について両側から挟み込む形で一対配されており、さらには容量配線幹４３の一部が配される第３領域Ａ３は、アレイ基板２０における両端に位置する両ソースドライバＳＤにおけるアレイ基板２０の端寄りの端部に位置して配される。

　詳しくは、まず、各ソースドライバ側検査入力部４７は、図９に示すように、第３領域Ａ３のほぼ中央位置においてＸ軸方向に沿って並んで配されており、第２ソースドライバ側検査入力部４７Ｂが中央に、一対の第１ソースドライバ側検査入力部４７Ａがその両側から第２ソースドライバ側検査入力部４７Ｂを挟み込む形で配されている。一対の第１ソースドライバ側検査配線４５Ａは、第２領域Ａ２においては、Ｙ軸方向について所定の間隔を空けつつ互いに並行してＸ軸方向（第２領域Ａ２及び第３領域Ａ３の外端、ガラス基板ＧＳの外形）に沿って延在するものの、第３領域Ａ３においては、相対的に内側（第１領域Ａ１側、図９に示す下側）に配される第１ソースドライバ側検査配線４５Ａが上記した各ソースドライバ側検査入力部４７を迂回すべく、各ソースドライバ側検査入力部４７よりも内側を通るよう屈曲されている。この相対的に内側に配される第１ソースドライバ側検査配線４５Ａにおける屈曲部分は、３つのソースドライバ側検査入力部４７群の外形に倣う形をなすとともに、ソースドライバ側検査入力部４７群と容量配線幹４３または共通配線４４との間を通る配置とされる。なお、相対的に外側（第１領域Ａ１側とは反対側、図９に示す上側）に配される第１ソースドライバ側検査配線４５Ａは、第３領域Ａ３においても途中で屈曲することなくＸ軸方向に沿って延在していて、全長にわたってほぼ直線状をなしている。第２ソースドライバ側検査配線４５Ｂは、第３領域Ａ３において、中央側の大部分がＸ軸方向に沿って延在していて、Ｙ軸方向について相対的に外側の第１ソースドライバ側検査配線４５Ａと各ソースドライバ側検査入力部４７との間を通り且つ一対の第１ソースドライバ側検査配線４５Ａの間を通る配置とされるのに対して、両端部が内側に向けて屈曲されるとともに相対的に内側の第１ソースドライバ側検査配線４５Ａを横切りつつ第２配線接続部５０にそれぞれ接続されている。

　第１配線接続部４９は、図９に示すように、第２領域Ａ２において、Ｙ軸方向について一対の第１ソースドライバ側検査配線４５Ａの間に配されるとともに、Ｘ軸方向（第１ソースドライバ側検査配線４５Ａの延在方向）に沿って複数が並列して配されている。従って、隣り合う第１配線接続部４９は、Ｙ軸方向について部分的に重なり合う位置関係にあることから、仮に重なり合わない位置関係とした場合に比べると、Ｙ軸方向についての配置スペースが小さくなっている。これにより、Ｘ軸方向に沿って延びる帯状をなす第２領域Ａ２の幅寸法、つまり第２領域Ａ２の外端と第１領域Ａ１の外端との間の距離を短くすることができ、もって第２領域Ａ２の狭小化を図ることができる。並列した複数の第１配線接続部４９を横切る形で配される一対の第１ソースドライバ側検査配線４５Ａは、各第１配線接続部４９（ソース配線２７）に対して交互に接続されている。つまり、いずれか一方の第１ソースドライバ側検査配線４５Ａが、並列した複数の第１配線接続部４９（ソース配線２７）のうちの奇数番目の第１配線接続部４９（ソース配線２７）に接続されるのに対し、他方の第１ソースドライバ側検査配線４５Ａが、偶数番目の第１配線接続部４９（ソース配線２７）に接続されている。また、第２配線接続部５０は、最も第３領域Ａ３寄りに配された第１配線接続部４９に対して隣り合うようＸ軸方向に沿って並んで配されている。言い換えると、第２配線接続部５０は、第３領域Ａ３のうち第２領域Ａ２側の端部に位置している。

　既述した通り、第１ソースドライバ側検査配線４５Ａと第２ソースドライバ側検査配線４５Ｂとは、図９に示すように、一部同士が平面に視て重なり合う位置関係にあるものの、互いに異なる層に形成されるとともにゲート絶縁膜３５を介して絶縁されているので、短絡することがない。具体的には、第１ソースドライバ側検査配線４５Ａは、ゲート配線２６と同一材料からなり且つ製造工程における同一工程にて同一層に形成されているのに対し、第２ソースドライバ側検査配線４５Ｂは、ソース配線２７、容量配線幹４３及び共通配線４４と同一材料からなり且つ製造工程における同一工程にて同一層に形成されており、下層側の金属膜３９と上層側の金属膜４０とを備える。一方、３つの各ソースドライバ側検査入力部４７は、いずれも第２ソースドライバ側検査配線４５Ｂ及びソース配線２７と同一材料を含み且つ製造工程における同一工程にて同一層に形成されている。詳しくは、各ソースドライバ側検査入力部４７は、ソース配線２７を構成する２層の金属膜３９，４０のうち、下層側の金属膜３９（チタン）の表面を、画素電極２５と同じＩＴＯやＩＺＯなどの透明電極材料により被覆した構成とされ、上層側の金属膜４０（アルミニウム）が形成されていない。

　このように、第１ソースドライバ側検査配線４５Ａは、接続対象であるソース配線２７及び第１ソースドライバ側検査入力部４７Ａとはゲート絶縁膜３５を介して異なる層に形成されているため、これらを接続する第１配線接続部４９及び第３配線接続部５１は、以下のような接続構造を有している。すなわち、第１配線接続部４９は、図１１及び図１２に示すように、ゲート絶縁膜３５、層間絶縁膜３７及び保護膜３８に形成された開口部３５ａ，３７ａ，３８ａを覆う形で形成されることで、各開口部３５ａ，３７ａ，３８ａを通して露出した第１ソースドライバ側検査配線４５Ａの枝線４５Ａａと、ソース配線２７の延長部２７ｂとを接続している。この第１配線接続部４９は、保護膜３８上に積層形成される画素電極２５と同一材料からなり且つ製造工程における同一工程にて同一層に形成されている。第１配線接続部４９及び各開口部３５ａ，３７ａ，３８ａは、第１ソースドライバ側検査配線４５Ａの枝線４５Ａａとソース配線２７の延長部２７ｂとの重畳部と重畳する位置に配されている。各開口部３５ａ，３７ａ，３８ａのうち、層間絶縁膜３７及び保護膜３８の各開口部３７ａ，３８ａは、ゲート絶縁膜３５の開口部３５ａよりも相対的に広範囲にわたって形成されている。ソース配線２７の延長部２７ｂは、ゲート絶縁膜３５の開口部３５ａよりも広範囲にわたって部分的に除去されており、その除去範囲はアルミニウム（Ａｌ）からなる上層側の金属膜４０の方がチタン（Ｔｉ）からなる下層側の金属膜３９よりも広くなっている。これにより、画素電極２５と同じＩＴＯからなる第１配線接続部４９が、チタンからなる下層側の金属膜３９に対してのみ接触され、アルミニウムからなる上層側の金属膜４０には直接接触されない構成となっているので、ガルバニック腐食（galvanic corrosion）が生じるのを防止することができ、もって高い接続信頼性を得ることができる。

　第３配線接続部５１についても上記した第１配線接続部４９と概ね同様の接続構造を有しており、各開口部３５ａ，３７ａ，３８ａを通して第１ソースドライバ側検査配線４５Ａの延出線４５Ａｂと、第１ソースドライバ側検査入力部４７Ａの張出部４７Ａａとを接続している。この第３配線接続部５１は、各開口部３５ａ，３７ａ，３８ａが３つずつ並んで配されるとともに、延出線４５Ａｂと張出部４７Ａａとの接続箇所が３箇所である点で、第１配線接続部４９とは相違している（図９を参照）。また、図１１及び図１２では、第３配線接続部５１に関する接続構造に係る符号を括弧書きしている。なお、詳しい図示は省略するが、ソース配線２７と同一層に配された容量配線幹４３は、ゲート配線２６と同一層に配された各容量配線３３に対して上記した第１配線接続部４９と同様の接続構造でもって接続されている（図１０を参照）。

　ところで、Ｘ軸方向に沿って並列配置された各ソースドライバ側検査入力部４７は、図９に示すように、ＥＳＤ保護回路５３を介して相互に接続されており、それにより第１ソースドライバ側検査入力部４７Ａに接続された第１ソースドライバ側検査配線４５Ａと、第２ソースドライバ側検査入力部４７Ｂに接続された第２ソースドライバ側検査配線４５ＢとがＥＳＤ保護回路５３を介して相互に接続されていることになる。第１ソースドライバ側検査配線４５Ａには、複数本のソース配線２７が、第２ソースドライバ側検査配線４５Ｂには、容量配線幹４３または共通配線４４がそれぞれ接続されていることから、ＥＳＤ保護回路５３によって各ソースドライバ側検査配線４５が接続されることで、ＥＳＤ（静電気放電）による高電圧（サージ電圧）からソース配線２７に接続されたＴＦＴ２４、容量配線幹４３及び共通配線４４を保護することができる。

　ＥＳＤ保護回路５３は、図１３に示すように、隣り合うソースドライバ側検査入力部４７の間に、トランジスタ素子である保護回路用ＴＦＴ５３ａを２つ並列接続してなる。この保護回路用ＴＦＴ５３ａは、アレイ基板２０における表示領域ＡＡに配されたＴＦＴ２４と同一構造であるとともに、ＴＦＴ２４と同一工程において一括して形成されている。並列接続される２つの保護回路用ＴＦＴ５３ａは、それぞれゲート電極とソース電極とが同一線に繋がることで互いに同電位とされている。並列接続される２つの保護回路用ＴＦＴ５３ａは、一方の保護回路用ＴＦＴ５３ａにおけるゲート電極及びソース電極が、他方の保護回路用ＴＦＴ５３ａにおけるドレイン電極と同電位となり、且つ他方の保護回路用ＴＦＴ５３ａにおけるゲート電極及びソース電極が、一方の保護回路用ＴＦＴ５３ａにおけるドレイン電極と同電位となるように接続されている。そして、各保護回路用ＴＦＴ５３ａにおける閾値電圧は、検査信号に係る電圧値よりも高いものの、ＥＳＤ発生時に印加される電圧値（サージ電圧値）よりは低いものとされる。これにより、検査工程において、各ソースドライバ側検査入力部４７に検査信号を入力した場合には、保護回路用ＴＦＴ５３ａが駆動されることがなく、それによりＥＳＤ保護回路５３を介して隣り合うソースドライバ側検査入力部４７間で電流が流れることが防がれる。一方、ＥＳＤの発生に伴って高電圧がソースドライバ側検査入力部４７に印加された場合には、保護回路用ＴＦＴ５３ａが駆動されるとともに、ＥＳＤ保護回路５３を介して隣り合うソースドライバ側検査入力部４７間で電流が流れることで、ソースドライバ側検査配線４５の全てに電流が流され、もってソース配線２７に接続されたＴＦＴ２４、容量配線幹４３及び共通配線４４を保護することができる。

　続いて、ゲートドライバ側検査配線４６及びゲートドライバ側検査入力部４８に関して詳しく説明する。ゲートドライバ側検査配線４６は、図１０に示すように、アレイ基板２０の非表示領域（外周側領域）ＮＡＡにおける短辺方向に沿った両端部に一対が配されており、Ｘ軸方向に沿って延在するゲート配線２６を両側から挟み込む形で配されている。ゲートドライバ側検査配線４６は、各ゲートドライバＧＤに接続されるゲート配線２６群毎に１つずつ、合計４本が設けられている。詳しくは、ゲートドライバ側検査配線４６は、非表示領域ＮＡＡにおいてゲートドライバＧＤの接続箇所（ゲート端子部２６ａ）よりも外側に位置して配されるとともに、各ゲート配線２６を横切るようにしてＹ軸方向（ソース配線２７や容量配線幹４３）に沿ってほぼ直線的に延在している。これに対して、ゲート配線２６は、非表示領域ＮＡＡにおいて各ゲートドライバＧＤの接続箇所にまで延出されるとともに各ゲートドライバＧＤに接続される横長形状のゲート端子部２６ａを有しているのに加え、ゲート端子部２６ａからさらに外向きに延長される延長部２６ｂを有しており、この延長部２６ｂがゲートドライバ側検査配線４６に接続されている。ゲート端子部２６ａは、各ゲート配線２６の両端部に一対ずつ形成されるとともに、Ｘ軸方向についてアレイ基板２０における両側に取り付けられるゲートドライバＧＤにそれぞれ接続されることで、ゲート配線２６を両側駆動することが可能とされている。このゲートドライバ側検査配線４６は、ゲート配線２６と同一材料からなり且つ製造工程における同一工程にて同一層に形成されていることから、ゲート配線２６の延長部２６ｂを直接接続することが可能とされている。

　一対のゲートドライバ側検査配線４６は、図１０に示すように、Ｙ軸方向に並ぶ複数本のゲート配線２６に対して交互に接続されている。つまり、一対のゲートドライバ側検査配線４６のうち、いずれか一方のゲートドライバ側検査配線４６が奇数番目のゲート配線２６に接続されるのに対して、他方のゲートドライバ側検査配線４６が偶数番目のゲート配線２６に接続されている。詳しくは、各ゲート配線２６は、その両端部にそれぞれゲート端子部２６ａを有しているものの、延長部２６ｂについては一対のゲート端子部２６ａのうちの片方のみに形成されている。そして、奇数番目のゲート配線２６と、偶数番目のゲート配線２６とでは、延長部２６ｂがＸ軸方向について互いに逆側に向けて延出されており、言い換えると延長部２６ｂが形成されるゲート端子部２６ａが互いに逆側となっている。

　ゲートドライバ側検査入力部４８は、ゲートドライバ側検査配線４６毎に１つずつ設けられている。ゲートドライバ側検査入力部４８は、図１０に示すように、平面に視て略正方形状をなすとともに、ゲート端子部２６ａよりも相対的に面積が広いものとされる。ゲートドライバ側検査入力部４８は、各ゲート配線２６におけるゲート端子部２６ａ及び延長部２６ｂに対してＹ軸方向について隣り合う位置、言い換えるとＸ軸方向について重なり合う位置に配されている。ゲートドライバ側検査入力部４８は、ゲートドライバ側検査配線４６に対してＸ軸方向について隣接する位置に配されていて、その隣接する側の端部がゲートドライバ側検査配線４６に接続されている。ゲートドライバ側検査入力部４８は、ゲート配線２６と同一材料からなり且つ製造工程における同一工程にて同一層に形成されていることから、ゲートドライバ側検査配線４６に対して直接接続されている。

　ここで、液晶パネル１１の製造過程で行われる面取り工程において、アレイ基板２０の非表示領域ＮＡＡにおける構造物の面取り範囲（除去範囲）について説明する。アレイ基板２０の非表示領域ＮＡＡは、面取り工程において全域にわたって除去されるわけではなく、外周側の枠状の領域（ガラス基板ＧＳの外端から所定範囲にわたる領域）が面取りにより除去される除去領域ＲＡとされるのに対し、除去領域ＲＡよりも内周側の枠状の領域が除去されない非除去領域ＮＲＡとされている。除去領域ＲＡは、面取り工程にて使用される面取り装置（除去装置）による処理時の誤差などによって大きさが多少変動し得るものとされている。図９及び図１０では、除去領域ＲＡと非除去領域ＮＲＡとの境界線を互いに並行する２本の一点鎖線（ガラス基板ＧＳの外形を示す一点鎖線よりも線幅が細い一点鎖線）にて示しているが、相対的に内側の一点鎖線が除去領域ＲＡの許容最大範囲を示すのに対し、相対的に外側の一点鎖線が除去領域ＲＡの許容最小範囲を示している。つまり、除去領域ＲＡは、図９及び図１０に示す２本の一点鎖線の間の範囲で変動し得る設計とされている。

　アレイ基板２０の非表示領域ＮＡＡのうち、ソースドライバＳＤ側の端部における除去領域ＲＡ及び非除去領域ＮＲＡについて説明する。除去領域ＲＡは、図９に示すように、既述した第２領域Ａ２及び第３領域Ａ３よりもＹ軸方向について狭くなっており、逆に非除去領域ＮＲＡは、第１領域Ａ１よりもＹ軸方向について広くなっている。つまり、非除去領域ＮＲＡには、第１領域Ａ１に加えて第２領域Ａ２及び第３領域Ａ３における内周側部分が含まれている。なお、以下では、除去領域ＲＡのうち、第２領域Ａ２と重なり合う領域を第１除去領域ＲＡ１とし、第３領域Ａ３と重なり合う領域を第２除去領域ＲＡ２とする。

　ソースドライバＳＤ側の端部における除去領域ＲＡと非除去領域ＮＲＡとの境界線は、図９に示すように、Ｘ軸方向に沿った直線状をなすとともに、ソース端子部２７ａと第１配線接続部４９との間に位置している。従って、非除去領域ＮＲＡには、ソース端子部２７ａ、ソース配線２７の本体部分、容量端子部、容量配線幹４３、共通端子部４４ａ、共通配線４４、第３配線接続部５１、及びＥＳＤ保護回路５３がそれぞれ全体的に配されているのに対し、ソース配線２７からの延長部２７ｂ、相対的に内側に配された第１ソースドライバ側検査配線４５Ａの屈曲部分、第２ソースドライバ側検査配線４５Ｂ、及び各ソースドライバ側検査入力部４７がそれぞれ部分的に配されている。一方、除去領域ＲＡには、第１配線接続部４９及び相対的に外側に配された第１ソースドライバ側検査配線４５Ａがそれぞれ全体的に配されているのに対し、ソース配線２７からの延長部２７ｂ、相対的に内側に配された第１ソースドライバ側検査配線４５Ａ、第２ソースドライバ側検査配線４５Ｂ、及び各ソースドライバ側検査入力部４７がそれぞれ部分的に配されている。つまり、各ソースドライバ側検査配線４５は、除去領域ＲＡにおける第１除去領域ＲＡ１と第２除去領域ＲＡ２とに跨って配されているのに対して、第１配線接続部４９は、第１除去領域ＲＡ１に配されており、さらには各ソースドライバ側検査入力部４７が非除去領域ＮＲＡと第２除去領域ＲＡ２とに跨って配されている。従って、第１配線接続部４９と各ソースドライバ側検査入力部４７とが、第１除去領域ＲＡ１と第２除去領域ＲＡ２とにそれぞれ分けて配されていると言え、仮にこれらを同じ領域に集約した場合に比べると、第１除去領域ＲＡ１及び第２除去領域ＲＡ２の幅寸法、つまり第１除去領域ＲＡ１及び第２除去領域ＲＡ２の外端と、非除去領域ＮＲＡの外端との間の距離を短くすることができる。その上で、各ソースドライバ側検査入力部４７は、第１除去領域ＲＡ１から非除去領域ＮＲＡにまで拡張されているから、仮に第１除去領域ＲＡ１のみに形成した場合に比べると、十分に大きな面積が確保されている。

　次に、アレイ基板２０の非表示領域ＮＡＡのうち、ゲートドライバＧＤ側の端部における除去領域ＲＡ及び非除去領域ＮＲＡについて説明する。除去領域ＲＡと非除去領域ＮＲＡとの境界線は、図１０に示すように、Ｙ軸方向に沿った直線状をなすとともに、ゲート端子部２６ａとゲートドライバ側検査配線４６との間に位置している。従って、非除去領域ＮＲＡには、ゲート端子部２６ａ、ゲート配線２６の本体部分、容量配線３３、及び容量配線幹４３がそれぞれ全体的に配されているのに対し、ゲート配線２６からの延長部２６ｂ及び各ゲートドライバ側検査入力部４８がそれぞれ部分的に配されている。一方、除去領域ＲＡには、ゲートドライバ側検査配線４６が全体的に配されているのに対し、ゲート配線２６からの延長部２６ｂ及び各ゲートドライバ側検査入力部４８がそれぞれ部分的に配されている。つまり、ゲートドライバ側検査入力部４８は、除去領域ＲＡと非除去領域ＮＲＡとに跨る形で配されているから、仮に除去領域ＲＡのみに形成した場合に比べると、十分に大きな面積が確保されている。

　本実施形態は以上のような構造であり、続いてその作用を説明する。まず、液晶表示装置１０の製造方法について概略的に説明する。液晶表示装置１０を製造するに際しては、液晶パネル１１及びバックライト装置１２をそれぞれ別途に製造し、それら液晶パネル１１とバックライト装置１２とをベゼル１３などを介して組み付けるようにしている。以下では、液晶パネル１１の製造方法、特にアレイ基板２０の製造方法について詳しく説明する。

　液晶パネル１１の製造に際しては、図１４に示すように、アレイ基板２０をなすマザーガラスＭＧＳ上に各構造物を形成するアレイ基板用構造物形成工程（配線形成工程）、及びＣＦ基板２１をなすマザーガラスＭＧＳ上に各構造物を形成するＣＦ基板構造物形成工程をそれぞれ行った後、アレイ基板２０をなすマザーガラスＭＧＳとＣＦ基板２１をなすマザーガラスＭＧＳとを液晶層２２を介在させつつ貼り合わせる基板貼り合わせ工程を行う。次に、貼り合わせたマザーガラスＭＧＳを分断することで、各液晶パネル１１（各アレイ基板２０及び各ＣＦ基板２１）を取り出す、分断工程（基板分割工程）を行った後、各配線２６，２７，３３，４３，４４に断線や短絡などが生じているか否かを検査する検査工程を行う。それから、液晶パネル１１をなす一対のガラス基板ＧＳの外面側に偏光板２３を貼り付ける偏光板貼り付け工程を行った後に、アレイ基板２０における除去領域ＲＡに存在する構造物を面取りによって除去する面取り工程（除去工程）を行う。その後、アレイ基板２０の非表示領域ＮＡＡにゲートドライバＧＤ及びソースドライバＳＤを実装するドライバ実装工程を行うことで、液晶パネル１１が製造される。続いて、各工程に関して詳しく説明する。

　アレイ基板用構造物形成工程では、既知のフォトリソグラフィ法によってアレイ基板２０をなすマザーガラスＭＧＳ上にＴＦＴ２４、各配線２６，２７，３３，４３，４４、各絶縁膜３５，３７，３８、及び画素電極２５などを順次に積層形成している。このアレイ基板用構造物形成工程では、非表示領域ＮＡＡにおいては、ゲート配線２６を形成する際に、第１ソースドライバ側検査配線４５Ａ、ゲートドライバ側検査配線４６、及びゲートドライバ側検査入力部４８などを一括して形成している（図９及び図１０を参照）。また、ソース配線２６を形成する際には、第２ソースドライバ側検査配線４５Ｂ及び各ソースドライバ側検査入力部４７などを一括して形成している（図９を参照）。また、画素電極２５を形成する際には、第１配線接続部４９及び第３配線接続部５１を一括して形成している（図１２を参照）。また、ＴＦＴ２４を形成する際には、ＥＳＤ保護回路５３を構成する保護回路用ＴＦＴ５３ａを一括して形成している（図１３を参照）。このように、アレイ基板用構造物形成工程では、表示領域ＡＡの各配線２６，２７，３３に加えて、非表示領域ＮＡＡの各配線４３～４７及び各配線接続部４９～５２を形成しており、アレイ基板用構造物形成工程には、配線形成工程が含まれている、と言える。画素電極２５を形成した後に、配向膜２８を成膜し、その配向膜２８に対して光配向処理を行う。光配向処理では、配向膜２８に対して紫外線を特定の方向から所定時間照射することで行う。このように、アレイ基板用構造物形成工程には、配向膜形成工程及び光配向処理工程が含まれている、と言える。なお、ＣＦ基板用構造物形成工程では、カラーフィルタの各着色部２９、遮光部３０及び対向電極３１を順次に形成した後に、配向膜３２を成膜してから、その配向膜３２に対して上記と同様に光配向処理を行う。

　基板貼り合わせ工程は、一方のマザーガラスＭＧＳ上にシール剤を塗布するとともに液晶材料を滴下した後に、他方のマザーガラスＭＧＳを貼り合わせつつシール剤を硬化させることで行われる。分断工程（基板分割工程）では、レーザー光を照射するレーザー式分断装置、または溝きり刃を有する機械式分断装置のいずれかを用いることで、貼り合わせた状態のマザーガラスＭＧＳを分断して複数枚（図１５では９枚）の液晶パネル１１を取り出すようにしている。

　検査工程では、液晶パネル１１に対して検査用のバックライト装置（図示せず）からの光を照射するとともに、アレイ基板２０における非表示領域ＮＡＡに配された各検査入力部４７，４８に対して検査装置（図示せず）に接続されたプローブピンを接触させ、検査装置から検査信号を、各検査入力部４７，４８を介して各検査配線４５，４６に入力するようにしている。ここで、一対の第１ソースドライバ側検査配線４５Ａは、並列した多数本のソース配線２７に対して交互に（１つ飛ばしで）接続されているから、検査工程では、例えば隣り合うソース配線２７に異なる検査信号を供給している。同様に、一対のゲートドライバ側検査配線４６は、並列した多数本のゲート配線２６に対して交互に接続されているから、検査工程では、例えば隣り合うゲート配線２６に異なる検査信号を供給している。このように検査信号を入力しつつ、液晶パネル１１に表示される画像を作業員が目視したり、或いは画像を撮像素子にて撮像して画像処理を行うことで、線欠陥、輝点欠陥、黒点欠陥などの、断線や短絡などに起因する各種欠陥の有無を検査することができる。なお、隣り合うソースドライバ側検査入力部４７同士を接続するＥＳＤ保護回路５３が有する保護回路用ＴＦＴ５３ａは、その閾値電圧が検査信号に係る電圧値よりも大きくなる設定とされているので、検査信号が入力されたときに保護回路用ＴＦＴ５３ａが駆動されることはなく、それにより全てのソースドライバ側検査配線４５に同じ検査信号が入力されるといった事態が防がれている。

　偏光板貼り付け工程では、ラミネータ付きの偏光板２３を一対のガラス基板ＧＳの外面にそれぞれ貼り付けた後、ラミネータを偏光板２３から剥がすようにしている。このため、偏光板貼り付け工程では、ＥＳＤが発生し易くなっている。ところが、アレイ基板２０には、隣り合うソースドライバ側検査入力部４７同士を接続するＥＳＤ保護回路５３が形成されており、全てのソースドライバ側検査配線４５がＥＳＤ保護回路５３を介して接続されている。従って、偏光板貼り付け工程でＥＳＤが発生し、それに伴って保護回路用ＴＦＴ５３ａの閾値電圧を上回る高電圧がいずれかのソースドライバ側検査入力部４７に印加された場合には、図１３に示すように、ＥＳＤ保護回路５３における保護回路用ＴＦＴ５３ａが駆動されるとともに、ＥＳＤ保護回路５３を介して隣り合うソースドライバ側検査入力部４７間で相互に電流が流されることで、全てのソースドライバ側検査配線４５に電流が流される。これにより、ソース配線２７に接続されたＴＦＴ２４、容量配線幹４３及び共通配線４４を高電圧から保護することができる。

　面取り工程（除去工程）は、液晶パネル１１のうちアレイ基板２０における非表示領域ＮＡＡのうちの除去領域ＲＡをグラインダなどの面取り装置（除去装置）によって面取りすることで行われる。面取りは、アレイ基板２０をなすガラス基板ＧＳの内面（配線形成面）側における外端の角部を、例えば研削材によって研削するなどして除去しており、このときに除去領域ＲＡに形成されていた各構造物も同時に除去する。この面取り工程では、アレイ基板２０の非表示領域ＮＡＡにおいてソースドライバＳＤ側の端部に配された構造物のうち、図９に示すように、第１配線接続部４９及び相対的に外側に配された第１ソースドライバ側検査配線４５Ａがそれぞれほぼ全域にわたって除去されるのに対し、ソース配線２７からの延長部２７ｂ、相対的に内側に配された第１ソースドライバ側検査配線４５Ａ、第２ソースドライバ側検査配線４５Ｂ、及び各ソースドライバ側検査入力部４７がそれぞれ部分的に除去される。同様に、この面取り工程では、アレイ基板２０の非表示領域ＮＡＡにおいてゲートドライバＧＤ側の端部に配された構造物のうち、図１０に示すように、ゲートドライバ側検査配線４６がほぼ全域にわたって除去されるのに対し、ゲート配線２６からの延長部２６ｂ及び各ゲートドライバ側検査入力部４８がそれぞれ部分的に除去される。以上により、多数本のソース配線２７は、第１ソースドライバ側検査配線４５Ａによって短絡された状態から電気的に独立されるとともに、多数本のゲート配線２６は、ゲートドライバ側検査配線４６によって短絡された状態から電気的に独立される。

　ところで、上記した面取り工程を行っている間には、外光が液晶パネル１１に入射する可能性があるものの、この段階では既に液晶パネル１１の外面に偏光板２３が貼り付けられている。従って、偏光板２３によって外光（特に紫外線）が液晶パネル１１の内部に入射し難くなっているので、外光によって配向膜２８，３２の配向規制に変化が生じるのを防がれるようになっている（図４を参照）。

　ドライバ実装工程では、アレイ基板２０における各ソース端子部２７ａ、各容量端子部、及び各共通端子部４４ａの形成箇所に異方性導電膜を塗布してから、ソースドライバＳＤを熱圧着することで、ソースドライバＳＤを取り付け状態に固定している。同様に、ドライバ実装工程では、アレイ基板２０における各ゲート端子部２６ａの形成箇所に異方性導電膜を塗布してから、ゲートドライバＧＤを熱圧着することで、ゲートドライバＧＤを取り付け状態に固定している。

　以上説明したように本実施形態のアレイ基板（素子基板）２０の製造方法は、ガラス基板（基板）ＧＳ上に、ガラス基板ＧＳにおける第１領域Ａ１と、第１領域Ａ１の外側に隣り合う第２領域Ａ２とに跨る形で複数のソース配線（第１配線）２７を形成し、第２領域Ａ２と、第１領域Ａ１の外側に隣り合い且つ第２領域Ａ２に隣り合う第３領域Ａ３とに跨る形で複数の第１ソースドライバ側検査配線（第１検査配線）４５Ａを形成し、第２領域Ａ２に、ソース配線２７と第１ソースドライバ側検査配線４５Ａとを接続する複数の第１配線接続部４９を形成し、第１領域Ａ１と第３領域Ａ３とに跨る形で容量配線幹４３（第２配線）及び共通配線４４（第２配線）を形成し、第３領域Ａ３に第２ソースドライバ側検査配線（第２検査配線）４５Ｂ、容量配線幹４３及び共通配線４４と第２ソースドライバ側検査配線４５Ｂとを接続する第２配線接続部５０をそれぞれ形成する、配線形成工程と、複数の第１ソースドライバ側検査配線４５Ａと第２ソースドライバ側検査配線４５Ｂとに検査信号を入力することで、複数のソース配線２７と容量配線幹４３及び共通配線４４とをそれぞれ検査する検査工程と、第２領域Ａ２及び第３領域Ａ３において、少なくとも第１ソースドライバ側検査配線４５Ａ及び第２ソースドライバ側検査配線４５Ｂの少なくとも一部を除去することで、ソース配線２７及び第１ソースドライバ側検査配線４５Ａと、容量配線幹４３、共通配線４４及び第２ソースドライバ側検査配線４５Ｂとをそれぞれ非接続状態とする除去工程とを行う。

　このように、配線形成工程を経てガラス基板ＧＳに各配線２７，４３，４４、各検査配線４５Ａ，４５Ｂ、及び各配線接続部４９，５０を形成したら、検査工程を経ることで、各配線２７，４３，４４に断線や短絡が生じているか否かを検査する。そして、検査工程を終えたら、除去工程を経て、少なくとも各検査配線４５Ａ，４５Ｂの少なくとも一部ずつを除去することで、各配線２７，４３，４４と各検査配線４５Ａ，４５Ｂとをそれぞれ非接続状態とすることができる。

　ところで、配線形成工程では、複数の第１ソースドライバ側検査配線４５Ａは、ガラス基板ＧＳにおける第２領域Ａ２と第３領域Ａ３とに跨る形で形成されているのに対して、複数の第１ソースドライバ側検査配線４５Ａを複数のソース配線２７に接続する複数の第１配線接続部４９については第２領域Ａ２に、容量配線幹４３及び共通配線４４に接続される第２ソースドライバ側検査配線４５Ｂ及び第２配線接続部５０については第３領域Ａ３にそれぞれ分けて形成されているから、仮に複数の第１ソースドライバ側検査配線４５Ａ及び複数の第１配線接続部４９に加えて第２ソースドライバ側検査配線４５Ｂ及び第２配線接続部５０を同じ領域に集約して形成した場合に比べると、第２領域Ａ２及び第３領域Ａ３の外端と第１領域Ａ１の外端との間の距離を短く保つことができる。これにより、第２領域Ａ２及び第３領域Ａ３の狭小化を図ることができるので、その狭小化した分だけ第１領域Ａ１を拡張することが可能となり、また言い換えると、ガラス基板ＧＳの外形を小型化することが可能となる。以上により、アレイ基板２０の外周側の領域を狭小化するのに好適な製造方法を提供することができる。

　また、配線形成工程では、複数の第１ソースドライバ側検査配線４５Ａを同一の材料とし且つ同一の層に形成しているのに対し、第２ソースドライバ側検査配線４５Ｂを第１ソースドライバ側検査配線４５Ａとは異なる材料とし且つ第１ソースドライバ側検査配線４５Ａとはゲート絶縁膜（絶縁層）３５を介在させつつ異なる層に形成している。このようにすれば、第１ソースドライバ側検査配線４５Ａと第２ソースドライバ側検査配線４５Ｂとにおける少なくとも一部同士が重なり合う配置を採ることが可能となるので、複数の第１ソースドライバ側検査配線４５Ａ及び第２ソースドライバ側検査配線４５Ｂをより高密度に配することができ、第２領域Ａ２及び第３領域Ａ３の狭小化を図る上でより好適となる。

　また、配線形成工程では、複数のソース配線２７及び容量配線幹４３及び共通配線４４を第２ソースドライバ側検査配線４５Ｂと同一の材料とし且つ同一の層に形成し、ゲート絶縁膜３５のうちソース配線２７または第１ソースドライバ側検査配線４５Ａと重畳する位置に開口部３５ａを形成し、開口部３５ａを覆う形で異なる層であるソース配線２７と第１ソースドライバ側検査配線４５Ａとを接続する第１配線接続部４９を形成している。このようにすれば、ゲート絶縁膜３５に形成した開口部３５ａを覆う形で第１配線接続部４９を形成することで、異なる層とされるソース配線２７と第１ソースドライバ側検査配線４５Ａとを良好に接続することができる。また、容量配線幹４３及び共通配線４４と第２ソースドライバ側検査配線４５Ｂとは、同一の材料で且つ同一の層に形成されているから、第２配線接続部５０によって良好に接続される。

　また、配線形成工程では、画素電極２５を形成するとともに、第１配線接続部４９を画素電極２５と同一の材料とし且つ同一の層に形成している。このようにすれば、画素電極２５を形成する際に第１配線接続部４９も形成することができるから、製造コストの低減を図ることができる。

　また、配線形成工程では、複数の第１ソースドライバ側検査配線４５Ａ及び第２ソースドライバ側検査配線４５Ｂに接続されるＥＳＤ保護回路５３を形成している。このようにすれば、ＥＳＤ保護回路５３によって複数の第１ソースドライバ側検査配線４５Ａ及び第２ソースドライバ側検査配線４５ＢをＥＳＤ（静電気放電）から保護することができる。

　また、配線形成工程では、ＥＳＤ保護回路５３として、複数の第１ソースドライバ側検査配線４５Ａ同士と、第１ソースドライバ側検査配線４５Ａ及び第２ソースドライバ側検査配線４５Ｂとをそれぞれ接続し、且つ閾値電圧が検査工程にて第１ソースドライバ側検査配線４５Ａ及び第２ソースドライバ側検査配線４５Ｂに入力される検査信号の電圧値よりも相対的に高い保護回路用ＴＦＴ（トランジスタ）５３ａを形成している。このようにすれば、検査工程にて第１ソースドライバ側検査配線４５Ａと第２ソースドライバ側検査配線４５Ｂとのいずれか一方に検査信号を入力したとき、その電圧値がＥＳＤ保護回路５３をなす保護回路用ＴＦＴ５３ａの閾値電圧よりも相対的に低くなっているから、検査信号が第１ソースドライバ側検査配線４５Ａと第２ソースドライバ側検査配線４５Ｂとのいずれか他方側に流れることが回避される。従って、各配線２７，４３，４４の検査を正常に行うことができる。その一方、保護回路用ＴＦＴ５３ａの閾値電圧を超えるようなＥＳＤ電圧がいずれかのソースドライバ側検査配線４５Ａ，４５Ｂに印加された場合には、保護回路用ＴＦＴ５３ａを介して他のソースドライバ側検査配線４５Ａ，４５ＢにもＥＳＤ電圧が印加されることで、ソースドライバ側検査配線４５Ａ，４５Ｂ及び各配線２７，４３，４４間に電位差が生じるのを防ぐことができる。

　また、配線形成工程では、複数の第１ソースドライバ側検査配線４５Ａとして第２領域Ａ２の外端に並行するものを少なくとも一対形成するとともに、複数の第１配線接続部４９を、第２領域Ａ２の外端に並行する少なくとも一対の第１ソースドライバ側検査配線４５Ａの間に配し且つその延在方向に沿って並列するよう形成している。このようにすれば、第２領域Ａ２の外端と第１領域Ａ１の外端との間の距離をより短くすることができ、第２領域Ａ２のさらなる狭小化を図ることができる。

　また、本実施形態のアレイ基板（素子基板）２０の製造方法は、ガラス基板ＧＳ上に、ガラス基板ＧＳにおける非除去領域ＮＲＡと、非除去領域ＮＲＡの外側に隣り合う第１除去領域ＲＡ１とに跨る形でソース配線（配線）２７を形成し、第１除去領域ＲＡ１と、非除去領域ＮＲＡの外側に隣り合い且つ第１除去領域ＲＡ１に隣り合う第２除去領域ＲＡ２とに跨る形でソースドライバ側検査配線（検査配線）４５を形成し、第１除去領域ＲＡ１に、ソース配線２７とソースドライバ側検査配線４５とを接続する第１配線接続部（配線接続部）４９を形成し、非除去領域ＮＲＡと第２除去領域ＲＡ２とに跨る形でソースドライバ側検査配線４５に接続されるソースドライバ側検査入力部（検査入力部）４７を形成する、配線形成工程と、ソースドライバ側検査入力部４７に検査信号を入力することで、ソースドライバ側検査配線４５を介してソース配線２７を検査する検査工程と、第１除去領域ＲＡ１及び第２除去領域ＲＡ２において、少なくともソースドライバ側検査配線４５の少なくとも一部と第１配線接続部４９とを除去することで、ソース配線２７とソースドライバ側検査配線４５とを非接続状態とするとともに、ソースドライバ側検査入力部４７の一部を除去する除去工程とを行う。

　このように、配線形成工程を経てガラス基板ＧＳにソース配線２７、ソースドライバ側検査配線４５、第１配線接続部４９及びソースドライバ側検査入力部４７を形成したら、検査工程を経ることで、各ソース配線２７に断線や短絡が生じているか否かを検査する。そして、検査工程を終えたら、除去工程を経て、少なくともソースドライバ側検査配線４５の少なくとも一部と第１配線接続部４９とを除去することで、ソース配線２７とソースドライバ側検査配線４５とを非接続状態とするとともに、ソースドライバ側検査入力部４７の一部を除去する。

　ところで、配線形成工程では、ソースドライバ側検査配線４５は、ガラス基板ＧＳにおける第１除去領域ＲＡ１と第２除去領域ＲＡ２とに跨る形で形成されているのに対して、ソースドライバ側検査配線４５をソース配線２７に接続する第１配線接続部４９については第１除去領域ＲＡ１に、ソースドライバ側検査配線４５に接続されることで検査信号を入力することが可能なソースドライバ側検査入力部４７については第２除去領域ＲＡ２にそれぞれ分けて形成されているから、仮にソースドライバ側検査配線４５及び第１配線接続部４９に加えてソースドライバ側検査入力部４７を同じ領域に集約して形成した場合に比べると、第１除去領域ＲＡ１及び第２除去領域ＲＡ２の外端と非除去領域ＮＲＡの外端との間の距離を短く保つことができる。これにより、第１除去領域ＲＡ１及び第２除去領域ＲＡ２の狭小化を図ることができるので、その狭小化した分だけ非除去領域ＮＲＡを拡張することが可能となり、また言い換えると、ガラス基板ＧＳの外形を小型化することが可能となる。その上で、ソースドライバ側検査入力部４７は、第１除去領域ＲＡ１から非除去領域ＮＲＡにまで拡張されているから、仮に第１除去領域ＲＡ１のみに形成した場合に比べると、十分に大きな面積が確保されている。これにより、検査工程において、ソースドライバ側検査入力部４７に対して検査信号を入力する作業を行う際の作業性が向上し、また検査工程に係る設備コストの低廉化を図る上でも好適となる。

　また、本実施形態のアレイ基板（素子基板）２０の製造方法は、ガラス基板ＧＳ上に、ガラス基板ＧＳにおける表示領域（内周側領域）ＡＡと、表示領域ＡＡを両外側から挟むようにして配される一対の非表示領域（外周側領域）ＮＡＡとに跨る形で少なくとも一対のゲート配線（一対の配線）２６を形成し、一対の非表示領域ＮＡＡのうちの一方の非表示領域ＮＡＡに、少なくとも一対のゲート配線２６のうちの一方のゲート配線（一方の配線）２６における一端側に接続される一方のゲートドライバ側検査配線（一方の検査配線）４６を形成し、一対の非表示領域ＮＡＡのうちの他方の非表示領域ＮＡＡに、少なくとも一対のゲート配線２６のうちの他方のゲート配線（他方の配線）２６における他端側に接続される他方のゲートドライバ側検査配線（他方の検査配線）４６を形成する、配線形成工程と、ゲートドライバ側検査配線４６と他方のゲートドライバ側検査配線４６とに検査信号を入力することで、少なくとも一対のゲート配線２６を検査する検査工程と、一対の非表示領域ＮＡＡにおいて、少なくともゲートドライバ側検査配線４６及び他方のゲートドライバ側検査配線４６の少なくとも一部ずつを除去することで、一方のゲート配線２６及びゲートドライバ側検査配線４６と、他方のゲート配線２６及び他方のゲートドライバ側検査配線４６とをそれぞれ非接続状態とする除去工程とを行う。

　このように、配線形成工程を経てガラス基板ＧＳに各ゲート配線２６及び各ゲートドライバ側検査配線４６を形成したら、検査工程を経ることで、各ゲート配線２６に断線や短絡が生じているか否かを検査する。そして、検査工程を終えたら、除去工程を経て、少なくとも各ゲートドライバ側検査配線４６の少なくとも一部ずつを除去することで、各ゲート配線２６と各ゲートドライバ側検査配線４６とを非接続状態とすることができる。

　ところで、配線検査工程では、一方のゲート配線２６の一端側に接続されるゲートドライバ側検査配線４６がガラス基板ＧＳのうち表示領域ＡＡを両外側から挟むようにして配される一対の非表示領域ＮＡＡのうちの一方の非表示領域ＮＡＡに形成されるのに対し、他方のゲート配線２６の他端側に接続される他方のゲートドライバ側検査配線４６が他方の非表示領域ＮＡＡに形成されているから、仮に両ゲートドライバ側検査配線を片方の非表示領域ＮＡＡに集約して形成した場合にゲート配線に対する接続構造が複雑化しがちなのに比べると、各ゲートドライバ側検査配線４６と各ゲート配線２６との接続構造を簡単なものとすることができるとともに各非表示領域ＮＡＡの外端と表示領域ＡＡの外端との間の距離を短く保つことができる。これにより、各非表示領域ＮＡＡの狭小化を図ることができるので、その狭小化した分だけ表示領域ＡＡを拡張することが可能となり、また言い換えると、ガラス基板ＧＳの外形を小型化することが可能となる。

　また、除去工程では、ガラス基板ＧＳのうち外端から所定範囲にわたって面取りするようにしている。このようにすれば、仮に除去工程にてガラス基板ＧＳにおける外端側部分を分断して除去するようにした場合に比べると、ガラス基板ＧＳにおける第２領域Ａ２と第３領域Ａ３、第１除去領域ＲＡ１と第２除去領域ＲＡ２、または非表示領域ＮＡＡの狭小化を図る上でより好適となり、さらには除去工程で用いる装置に係るコストを低廉化することができる。

　また、ガラス基板ＧＳにおける配線形成面とは反対側の面に偏光板２３を取り付ける偏光板取付工程を、除去工程に先立って行うようにしている。このようにすれば、偏光板取付工程では、偏光板２３を取り付ける際に静電気が発生し易いものの、ガラス基板ＧＳに形成された各検査配線によって各配線をＥＳＤ（静電気放電）から保護することができる。

　以上、本発明の実施形態１を示したが、本発明は上記実施の形態に限られるものではなく、例えば以下のような変形例を含むこともできる。なお、以下の各変形例において、上記実施形態と同様の部材には、上記実施形態と同符号を付して図示及び説明を省略するものもある。

［実施形態１の変形例１］
　実施形態１の変形例１について図１６を用いて説明する。ここでは、第１配線接続部４９‐１の配置を変更したものを示す。

　本変形例に係る第１配線接続部４９‐１には、図１６に示すように、Ｙ軸方向について一対の第１ソースドライバ側検査配線４５Ａ‐１の間に配されるものと、相対的に内側に配される第１ソースドライバ側検査配線４５Ａ‐１よりもさらに内側に配されるものとが含まれている。言い換えると、第１配線接続部４９‐１には、Ｙ軸方向について相対的に内側に配されるものと、相対的に外側に配されるものとが含まれており、これらが相対的に内側に配される第１ソースドライバ側検査配線４５Ａ‐１を挟み込む位置関係とされている。また、相対的に外側に配される第１ソースドライバ側検査配線４５Ａ‐１が相対的に外側に配される第１配線接続部４９‐１に、相対的に内側に配される第１ソースドライバ側検査配線４５Ａ‐１が相対的に内側に配される第１配線接続部４９‐１に、それぞれ接続されている。このような構成によれば、相対的に内側に配される第１配線接続部４９‐１と、相対的に外側に配される第１配線接続部４９‐１とを、例えばＸ軸方向について部分的に重なり合うような配置とすることができる。従って、第１配線接続部４９‐１をＸ軸方向について狭ピッチでもって配置することができ、もって第１配線接続部４９‐１の配置スペース、ひいては第２領域Ａ２をＸ軸方向について小さくすることができる。

　以上説明したように本変形例によれば、配線形成工程では、複数の第１ソースドライバ側検査配線４５Ａ‐１として第２領域Ａ２の外端に並行するものを少なくとも一対形成するとともに、複数の第１配線接続部４９‐１を、第２領域Ａ２の外端に並行する少なくとも一対の第１ソースドライバ側検査配線４５Ａ‐１のうちのいずれか一方を挟み込む位置に形成している。このようにすれば、第２領域Ａ２の外端に並行する少なくとも一対の第１ソースドライバ側検査配線４５Ａ‐１の延在方向について複数の第１配線接続部４９‐１を狭ピッチで配することができるので、上記一対の第１ソースドライバ側検査配線４５Ａ‐１の延在方向について第２領域Ａ２を狭小化することができる。

［実施形態１の変形例２］
　実施形態１の変形例２について図１７を用いて説明する。ここでは、上記した実施形態１の変形例１からさらに第１配線接続部４９‐２の配置を変更したものを示す。

　本変形例に係る第１配線接続部４９‐２には、図１７に示すように、Ｙ軸方向について一対の第１ソースドライバ側検査配線４５Ａ‐２の間に配されるものと、相対的に外側に配される第１ソースドライバ側検査配線４５Ａ‐２よりもさらに外側に配されるものとが含まれている。つまり、Ｙ軸方向について相対的に内側に配される第１配線接続部４９‐２と、相対的に外側に配される第１配線接続部４９‐２とは、その間に相対的に外側に配される第１ソースドライバ側検査配線４５Ａ‐２を挟み込む位置関係で配されている。このような構成によれば、上記した実施形態１の変形例１と同様の効果を得ることができる。

［実施形態１の変形例３］
　実施形態１の変形例３について図１８を用いて説明する。ここでは、上記した実施形態１の変形例１からさらに第１配線接続部４９‐３の配置を変更したものを示す。

　本変形例に係る第１配線接続部４９‐３には、図１８に示すように、相対的に外側に配される第１ソースドライバ側検査配線４５Ａ‐３よりもさらに外側に配されるものと、相対的に内側に配される第１ソースドライバ側検査配線４５Ａ‐３よりもさらに内側に配されるものとが含まれている。つまり、Ｙ軸方向について相対的に内側に配される第１配線接続部４９‐３と、相対的に外側に配される第１配線接続部４９‐３とは、その間に一対の第１ソースドライバ側検査配線４５Ａ‐３をＹ軸方向について内側と外側とから一括して挟み込む位置関係とされている。このような構成によれば、上記した実施形態１の変形例１と同様の効果を得ることができる。

［実施形態１の変形例４］
　実施形態１の変形例４について図１９を用いて説明する。ここでは、上記した実施形態１の変形例１からさらに第１ソースドライバ側検査配線４５Ａ‐４の構成、及びソース配線２７‐４との接続構造を変更したものを示す。

　本変形例に係る一対の第１ソースドライバ側検査配線４５Ａ‐４のうち、相対的に外側に配される第１ソースドライバ側検査配線４５Ａ‐４は、図１９に示すように、ソース配線２７‐４と同一材料からなり且つ製造工程における同一工程にて同一層に形成されている。従って、相対的に内側に配される第１ソースドライバ側検査配線４５Ａ‐４は、異なる層に形成されたソース配線２７‐４の延長部２７ｂ‐４に対して、上記した実施形態１と同様に第１配線接続部４９‐４を介して接続されるものの、相対的に外側に配される第１ソースドライバ側検査配線４５Ａ‐４については、同一層に形成されたソース配線２７‐４の延長部２７ｂ‐４に対して直接接続されている。詳しくは、ソース配線２７‐４の延長部２７ｂ‐４は、相対的に外側に配される第１ソースドライバ側検査配線４５Ａ‐４に達する位置まで延長されることで、接続が図られている。このようにすれば、第１ソースドライバ側検査配線４５Ａ‐４とソース配線２７‐４との接続構造を簡単なものとすることができる。

［実施形態１の変形例５］
　実施形態１の変形例５について図２０を用いて説明する。ここでは、上記した実施形態１の変形例１からさらに第１ソースドライバ側検査配線４５Ａ‐５の配置を変更したものを示す。

　本変形例に係る一対の第１ソースドライバ側検査配線４５Ａ‐５は、図２０に示すように、互いに平面に視て重畳する位置に配されている。上記した実施形態１の変形例４にて説明した通り、相対的に外側に配される第１ソースドライバ側検査配線４５Ａ‐５と、相対的に内側に配される第１ソースドライバ側検査配線４５Ａ‐５とは、互いに異なる層に形成されており、その間にはゲート絶縁膜（図示せず）が介在している。従って、相対的に内側に配される第１ソースドライバ側検査配線４５Ａ‐５に対して、その上層側に配される相対的に外側に配される第１ソースドライバ側検査配線４５Ａ‐５を重畳する位置関係とすることが可能となる。このようにすれば、Ｙ軸方向について第１ソースドライバ側検査配線４５Ａ‐５の配置スペースを小さくすることができ、もって第２領域Ａ２のさらなる狭小化を図ることができる。

　＜実施形態２＞
　本発明の実施形態２を図２１によって説明する。この実施形態２では、ゲートドライバ側検査配線１４６の配置などを変更したものを示す。なお、上記した実施形態１と同様の構造、作用及び効果について重複する説明は省略する。

　本実施形態に係るアレイ基板１２０では、図２１に示すように、非表示領域ＮＡＡにおけるゲートドライバＧＤ側の端部に共通配線（第２配線）１４４が形成されている。共通配線１４４は、Ｙ軸方向に並ぶゲート配線１２６群に対してＹ軸方向について隣り合う位置に配されている。共通配線１４４は、中央側の大部分がＹ軸方向に沿って延在しているのに対して、両端部が外側に向けて屈曲されつつゲートドライバＧＤの接続箇所にまで延出されるとともにゲートドライバＧＤに接続される共通端子部１４４ａを有している。この共通配線１４４は、ゲート配線１２６と同一材料からなり且つ製造工程における同一工程にて同一層に形成されている。

　ゲートドライバ側検査配線１４６は、ゲート配線１２６（配線）に接続される第１ゲートドライバ側検査配線（一方の検査配線または他方の検査配線）１４６Ａに加えて、上記した共通配線１４４に接続される第２ゲートドライバ側検査配線（第２検査配線）１４６Ｂを有している。第１ゲートドライバ側検査配線１４６Ａ及び第２ゲートドライバ側検査配線１４６Ｂは、共にＹ軸方向に沿って直線的に延在する形態とされており、Ｘ軸方向についてほぼ同じ位置、つまりほぼ同一直線上に配される配置（Ｙ軸方向について隣り合う配置）となっている。第２ゲートドライバ側検査配線１４６Ｂは、ゲート配線１２６及び第１ゲートドライバ側検査配線１４６Ａと同一材料からなり且つ製造工程における同一工程にて同一層に形成されている。第２ゲートドライバ側検査配線１４６Ｂには、共通配線１４４の共通端子部１４４ａからさらに外側に向けて延長される延長部１４４ｂが直接接続されている。一方、ゲートドライバ側検査入力部１４８は、第１ゲートドライバ側検査配線１４６Ａに接続される第１ゲートドライバ側検査入力部１４８Ａに加えて、上記した第２ゲートドライバ側検査配線１４６Ｂに接続される第２ゲートドライバ側検査入力部（除去検査入力部）１４８Ｂを有している。第２ゲートドライバ側検査入力部１４８Ｂは、ゲート配線１２６及び第１ゲートドライバ側検査入力部１４８Ａと同一材料からなり且つ製造工程における同一工程にて同一層に形成されている。第２ゲートドライバ側検査入力部１４８Ｂには、第２ゲートドライバ側検査配線１４６Ｂから内側に向けて延出する枝線１４６Ｂａが直接接続されている。これにより、検査工程では、第２ゲートドライバ側検査入力部１４８Ｂを介して第２ゲートドライバ側検査配線１４６Ｂ及び共通配線１４４に検査信号を入力して共通配線の検査を行うことが可能とされる。

　そして、第１ゲートドライバ側検査配線１４６Ａ及び第２ゲートドライバ側検査配線１４６Ｂは、マザーガラスＭＧＳからガラス基板ＧＳを分割する前の状態では、図２１において線幅が太く且つ点の間隔が広い一点鎖線で示されるガラス基板ＧＳの分割位置（外形、外端）を内外に跨ぐ形でそれぞれ形成されている。つまり、第１ゲートドライバ側検査配線１４６Ａ及び第２ゲートドライバ側検査配線１４６Ｂは、ガラス基板ＧＳを分割する前の線幅が、ガラス基板ＧＳを分割した後の線幅よりも大きくなっており、図２１では約２倍となっている。ガラス基板ＧＳを分割した後の状態では、第１ゲートドライバ側検査配線１４６Ａ及び第２ゲートドライバ側検査配線１４６Ｂは、ガラス基板ＧＳの外端位置にも存在することになる。さらには、ガラス基板ＧＳを分割する前の状態では、第１ゲートドライバ側検査配線１４６Ａと第２ゲートドライバ側検査配線１４６Ｂとが、検査配線接続部５４によって相互に接続されている。検査配線接続部５４は、マザーガラスＭＧＳにおいてガラス基板ＧＳの分割位置よりも外側にあり、第１ゲートドライバ側検査配線１４６Ａ及び第２ゲートドライバ側検査配線１４６Ｂよりもさらに外側に突き出して配されている。従って、検査配線接続部５４は、マザーガラスＭＧＳからガラス基板ＧＳを分割するのに伴ってガラス基板ＧＳから全域が除去される。以上の構成により、ゲートドライバ側検査配線１４６は、ガラス基板ＧＳを分割する前の配線抵抗が、ガラス基板ＧＳを分割した後の配線抵抗よりも低いものとなっている。従って、製造過程においてＥＳＤが発生し、高電圧がゲートドライバ側検査配線１４６に印加された場合でも、ゲート配線１２６に接続されたＴＦＴ２４や共通配線１４４を高電圧から保護することができる。

　ところで、本実施形態では、面取り工程（除去工程）を経たアレイ基板１２０における実際の面取り範囲（除去範囲）が正常であるか否かを検査する面取り検査工程（除去検査工程）を行うようにしている。なお、図２１では、除去領域ＲＡと非除去領域ＮＲＡとの境界線を互いに並行する２本の一点鎖線（ガラス基板ＧＳの分割位置を示す一点鎖線よりも線幅が細い一点鎖線）にて示しているが、相対的に内側の一点鎖線が除去領域ＲＡの許容最大範囲を示すのに対し、相対的に外側の一点鎖線が除去領域ＲＡの許容最小範囲を示している。そして、アレイ基板１２０における非除去領域ＮＲＡには、面取り検査工程において使用される除去検査入力部５５が形成されている。除去検査入力部５５は、第２ゲートドライバ側検査入力部１４８Ｂに対してＹ軸方向に沿って並んで配されている。除去検査入力部５５は、第２ゲートドライバ側検査入力部１４８Ｂに対して隣り合う第１除去検査入力部５５Ａと、第１除去検査入力部５５Ａに対して隣り合う第２除去検査入力部５５Ｂとからなる。第１除去検査入力部５５Ａ、第２除去検査入力部５５Ｂ、及び第２ゲートドライバ側検査入力部１４８Ｂは、Ｘ軸方向についての外端位置がほぼ面一状に揃えられていて、除去領域ＲＡの許容最大範囲を示す一点鎖線（線幅が細い２本の一点鎖線のうちの内側の一点鎖線）と一致している。第１除去検査入力部５５Ａ及び第２除去検査入力部５５Ｂは、平面に視て略正方形状をなしていて、第２ゲートドライバ側検査入力部１４８Ｂとほぼ同じ面積を有している。

　そして、第２ゲートドライバ側検査入力部１４８Ｂと第１除去検査入力部５５Ａとは、第１除去検査接続配線５６によって接続されており、さらには第１除去検査入力部５５Ａと第２除去検査入力部５５Ｂとは、第２除去検査接続配線５７によって接続されている。第１除去検査接続配線５６は、Ｙ軸方向に沿って延在するとともに、第２ゲートドライバ側検査入力部１４８Ｂ及び第１除去検査入力部５５ＡにおけるＸ軸方向についての外端にそれぞれ接続されており、その全域が除去領域ＲＡの許容最大範囲を示す一点鎖線と許容最小範囲を示す一点鎖線との間に存している。一方、第２除去検査接続配線５７は、第１除去検査入力部５５Ａ及び第２除去検査入力部５５ＢにおけるＸ軸方向についての外端同士を繋ぐ略環状をなしており、Ｘ軸方向に沿って延びる一対の部分が除去領域ＲＡの許容最大範囲を示す一点鎖線と許容最小範囲を示す一点鎖線とをそれぞれ横切るのに対して、Ｙ軸方向に沿って延びる部分が許容最小範囲を示す一点鎖線よりもさらに外側に配されている。

　以上の構成によれば、面取り工程において、アレイ基板１２０における除去範囲が正常で、非除去領域ＮＲＡと除去領域ＲＡとの境界位置が図２１に示す線幅が細い２本の一点鎖線の間に位置していれば、第２除去検査接続配線５７は断線されるものの、第１除去検査接続配線５６については断線されることがなく、第２ゲートドライバ側検査入力部１４８Ｂと第１除去検査入力部５５Ａとが接続状態に保たれている。従って、面取り検査工程において、第２ゲートドライバ側検査入力部１４８Ｂと第１除去検査入力部５５Ａとが通電し、且つ第１除去検査入力部５５Ａと第２除去検査入力部５５Ｂとが通電しなければ、面取り工程が正常に行われたと判定される。

　一方、面取り工程において、アレイ基板１２０における除去範囲が過大（過剰）であった場合には、非除去領域ＮＲＡと除去領域ＲＡとの境界位置が図２１に示す線幅が細い２本の一点鎖線のうちの内側の一点鎖線よりもさらに内側になるため、第１除去検査接続配線５６及び第２除去検査接続配線５７が共に断線されることになる。このため、面取り検査工程において、第２ゲートドライバ側検査入力部１４８Ｂと第１除去検査入力部５５Ａとが通電せず、且つ第１除去検査入力部５５Ａと第２除去検査入力部５５Ｂとが通電しなければ、面取り工程での除去範囲が過大であったと判定される。

　さらには、面取り工程において、アレイ基板１２０における除去範囲ＲＡが過小（不足）であった場合には、非除去領域ＮＲＡと除去領域ＲＡとの境界位置が図２１に示す線幅が細い２本の一点鎖線のうちの外側の一点鎖線よりもさらに外側になるため、第１除去検査接続配線５６及び第２除去検査接続配線５７が共に断線されることなく、第２ゲートドライバ側検査入力部１４８Ｂと第１除去検査入力部５５Ａとが接続状態に保たれるとともに、第１除去検査入力部５５Ａと第２除去検査入力部５５Ｂとが接続状態に保たれる。このため、面取り検査工程において、第２ゲートドライバ側検査入力部１４８Ｂと第１除去検査入力部５５Ａとが通電し、且つ第１除去検査入力部５５Ａと第２除去検査入力部５５Ｂとが通電すれば、面取り工程での除去範囲が過小であったと判定される。

　以上説明したように本実施形態によれば、配線形成工程と検査工程との間にマザーガラス（基板母材）ＭＧＳを分割することでガラス基板ＧＳを複数枚取り出す基板分割工程を行うようにしており、配線形成工程では、一方のゲートドライバ側検査配線１４６と他方のゲートドライバ側検査配線１４６との少なくともいずれか一方を、基板分割工程におけるガラス基板ＧＳの分割位置を跨ぐ形で形成している。このようにすれば、基板分割工程を行う前の段階では、マザーガラスＭＧＳにおいてガラス基板ＧＳの分割位置を跨ぐ形で形成されたゲートドライバ側検査配線１４６の線幅が十分に大きく確保されるとともにその配線抵抗が低くなっているので、ＥＳＤ（静電気放電）対策などに有効である。また、基板分割工程を経た後においても、ゲートドライバ側検査配線１４６が非表示領域ＮＡＡの外端位置にまで存在することになるから、当該ゲートドライバ側検査配線１４６の線幅が大きく確保されていてＥＳＤ対策などに有効である。

　また、配線形成工程では、一対の非表示領域ＮＡＡの少なくともいずれか一方に共通配線１４４を形成し、共通配線１４４に接続される第２ゲートドライバ側検査配線１４６Ｂを基板分割工程におけるガラス基板ＧＳの分割位置を跨ぐ形で形成し、第１ゲートドライバ側検査配線１４６Ａと第２ゲートドライバ側検査配線１４６Ｂとに接続される検査配線接続部５４を基板分割工程におけるガラス基板ＧＳの分割位置よりも外側の領域に形成しており、基板分割工程では、マザーガラスＭＧＳからガラス基板ＧＳを分割するのに伴ってガラス基板ＧＳから検査配線接続部５４を除去している。このようにすれば、基板分割工程を行う前の段階では、ガラス基板ＧＳの分割位置を跨ぐ形で形成される第１ゲートドライバ側検査配線１４６Ａと第２ゲートドライバ側検査配線１４６Ｂとが検査配線接続部５４によって接続されているので、互いに接続された第１ゲートドライバ側検査配線１４６Ａと第２ゲートドライバ側検査配線１４６Ｂとにおける配線抵抗をより低くすることができて、ＥＳＤ対策などにより有効である。

　また、配線形成工程では、ガラス基板ＧＳのうち少なくとも一部が除去工程で除去されない予定の位置に配される複数の除去検査入力部５５を形成し、複数の除去検査入力部５５間を接続し且つガラス基板ＧＳのうち除去工程で除去される予定の位置に配される除去検査接続配線５７を形成しており、除去工程を行った後に、複数の除去検査入力部５５間の通電状態に基づいて除去工程が正常に行われたか否かを判定する除去検査工程を行う。このようにすれば、除去工程が正常に行われれば、除去検査接続配線５７が除去されているので、除去検査工程では複数の除去検査入力部５５間が通電不能となる。一方、除去工程が正常に行われなければ、除去検査接続配線５７が完全には除去されないため、除去検査工程では複数の除去検査入力部５５間が通電可能となる。このような除去検査工程を経ることで、不良品の低減が図られる。

　＜実施形態３＞
　本発明の実施形態３を図２２によって説明する。この実施形態３では、アレイ基板２２０の非表示領域ＮＡＡにおけるソースドライバＳＤ側の端部に、冗長配線５８を形成し、その冗長配線５８を検査するための第２ソースドライバ側検査配線２４５Ｂを形成するなどしたものを示す。なお、上記した実施形態１と同様の構造、作用及び効果について重複する説明は省略する。

　アレイ基板２２０の非表示領域ＮＡＡにおけるソースドライバＳＤ側の端部には、図２２に示すように、ソース配線２２７が断線した場合にその修理を行うことが可能な冗長配線（予備配線）５８が形成されている。冗長配線５８は、共通配線２４４に隣り合う位置に配されていて概ね共通配線２４４に並行するよう配索されている。冗長配線５８における一方の端部には、ソースドライバＳＤに接続される冗長端子部５８ａが形成されており、この冗長端子部５８ａは共通端子部２４４ａに隣接する配置とされる。冗長配線５８は、共通配線２４４及びソース配線２２７と同一材料からなり且つ製造工程における同一工程にて同一層に形成されている。なお、図示は省略するが、冗長配線５８における他方の端部には、並列するソース配線２２７群を横切りつつＸ軸方向に沿って延在するとともにゲート配線２６と同一層に形成された配線に接続されており、この配線と断線したソース配線２２７との重畳部を短絡させることで、断線したソース配線２２７に対して冗長配線５８を介して信号を供給することが可能となっている。

　そして、第２ソースドライバ側検査配線２４５Ｂ及び第２ソースドライバ側検査入力部２４７Ｂには、共通配線２４４に接続されるものに加えて、上記した冗長配線５８に接続されるものがそれぞれ備えられている。冗長配線５８に接続される第２ソースドライバ側検査配線２４５Ｂは、全体としてＬ字型をなしており、冗長端子部５８ａからＹ軸方向に沿って外向きに延出してからＸ軸方向に沿って延在する形態とされる。冗長配線５８に接続される第２ソースドライバ側検査入力部２４７Ｂは、相対的に内側に配される第１ソースドライバ側検査配線２４５Ａに接続される第１ソースドライバ側検査入力部２４７Ａと冗長端子部５８ａとの間に配されている。従って、第１ソースドライバ側検査入力部２４７Ａと第２ソースドライバ側検査配線２４５ＢとがＸ軸方向に沿って交互に並んで配されている、と言える。

　さらには、本実施形態では、１つのソースドライバＳＤに接続されるソース配線２２７群、共通配線２４４、及び冗長配線５８を２つにグループ化し、各グループ毎に専用の各ソースドライバ側検査配線２４５及び各ソースドライバ側検査入力部２４７を設けるようにしている。つまり、１つのソースドライバＳＤ当たりの各ソースドライバ側検査配線２４５及び各ソースドライバ側検査入力部２４７の設置数は、実施形態１の２倍となっている。具体的には、非表示領域ＮＡＡにおける第３領域Ａ３には、第１ソースドライバ側検査入力部２４７Ａと第２ソースドライバ側検査入力部２４７Ｂとが４つずつ、Ｘ軸方向に沿って並んで配されている。なお、合計８つが並列するソースドライバ側検査入力部２４７は、ＥＳＤ保護回路２５３によって隣り合うもの同士が相互に接続されている。また、第１ソースドライバ側検査配線２４５Ａ及び第２ソースドライバ側検査配線２４５Ｂは、４本ずつが図２２において左右対称となる形態で配索形成されていて、いずれも第２領域Ａ２と第３領域Ａ３とを跨ぐ形で配されている。

　＜実施形態４＞
　本発明の実施形態４を図２３によって説明する。この実施形態４では、第１ソースドライバ側検査配線３４５Ａの設置数などを変更したものを示す。なお、上記した実施形態１と同様の構造、作用及び効果について重複する説明は省略する。

　第１ソースドライバ側検査配線３４５Ａは、図２３に示すように、ソース配線３２７群に対して３本設けられている。３本の第１ソースドライバ側検査配線３４５Ａには、第２領域Ａ２においてＹ軸方向について最も外側に配されるものと、最も内側に配されるものと、中央側に配されるものとが含まれている。これら３本の第１ソースドライバ側検査配線３４５Ａは、ソース配線３２７群に含まれる各ソース配線３２７に対して交互に繰り返し接続されている。具体的には、ソース配線３２７群のうち、図２３に示す左側から数えて一番目のソース配線３２７には最も外側の第１ソースドライバ側検査配線３４５Ａが、二番目のソース配線３２７には中央側の第１ソースドライバ側検査配線３４５Ａが、三番目のソース配線３２７には最も内側の第１ソースドライバ側検査配線３４５Ａが、そして四番目のソース配線３２７には最も外側の第１ソースドライバ側検査配線３４５Ａが、といった順番で接続されている。つまり、「ｎ」を自然数としたとき、最も外側の第１ソースドライバ側検査配線３４５Ａには、（３ｎ－２）番目のソース配線３２７が、中央側の第１ソースドライバ側検査配線３４５Ａには、（３ｎ－１）番目のソース配線３２７が、最も内側の第１ソースドライバ側検査配線３４５Ａには、３ｎ番目のソース配線３２７が、それぞれ接続されている、と言える。

　ここで、各ソース配線３２７は、ＣＦ基板２１側におけるカラーフィルタのＲ，Ｇ，Ｂの３色の着色部２９と対向する画素電極２５に接続された各ＴＦＴ２４に接続されていることから（図４を参照）、Ｒ画素用のソース配線３２７Ｒと、Ｇ画素用のソース配線３２７Ｇと、Ｂ画素用のソース配線３２７Ｂとに区分される。そして、上記した３本の第１ソースドライバ側検査配線３４５Ａには、Ｒ画素用のソース配線３２７Ｒと、Ｇ画素用のソース配線３２７Ｇと、Ｂ画素用のソース配線３２７Ｂとがそれぞれ種類毎に接続されている。例えば、最も外側の第１ソースドライバ側検査配線３４５Ａは、複数本のＲ画素用のソース配線３２７Ｒに、中央側の第１ソースドライバ側検査配線３４５Ａは、複数本のＧ画素用のソース配線３２７Ｇに、最も内側の第１ソースドライバ側検査配線３４５Ａは、複数本のＢ画素用のソース配線３２７Ｂに、それぞれ接続されている。従って、検査工程では、３本の第１ソースドライバ側検査配線３４５Ａに個別に検査信号を入力することで、液晶パネル１１に単色の画像を表示して検査を行うことができる。具体的には、最も外側の第１ソースドライバ側検査配線３４５Ａへ白表示用の検査信号（例えば、階調値の最大値）を入力し、その他の第１ソースドライバ側検査配線３４５Ａへ黒表示用の検査信号（例えば、階調値の最小値）を入力すれば、液晶パネル１１には赤色の単色の画像が表示される。また、中央側の第１ソースドライバ側検査配線３４５Ａへ白表示用の検査信号を入力し、その他の第１ソースドライバ側検査配線３４５Ａへ黒表示用の検査信号を入力すれば、液晶パネル１１には緑色の単色の画像が表示される。また、最も内側の第１ソースドライバ側検査配線３４５Ａへ白表示用の検査信号を入力し、その他の第１ソースドライバ側検査配線３４５Ａへ黒表示用の検査信号を入力すれば、液晶パネル１１には青色の単色の画像が表示されることになる。

　次に、各第１ソースドライバ側検査配線３４５Ａを各ソース配線３２７に接続する第１配線接続部３４９の配置について説明する。最も外側の第１ソースドライバ側検査配線３４５Ａとソース配線３２７とを接続する第１配線接続部３４９は、最も外側の第１ソースドライバ側検査配線３４５ＡよりもＹ軸方向についてさらに外側に配されている。一方、中央側の第１ソースドライバ側検査配線３４５Ａとソース配線３２７とを接続する第１配線接続部３４９と、最も内側の第１ソースドライバ側検査配線３４５Ａとソース配線３２７とを接続する第１配線接続部３４９とは、共にＹ軸方向について中央側の第１ソースドライバ側検査配線３４５Ａと最も内側の第１ソースドライバ側検査配線３４５Ａとの間に配されるとともにＸ軸方向に沿って並んでいてＹ軸方向について重なり合う位置関係とされる。

　以上、本発明の実施形態４を示したが、本発明は上記実施の形態に限られるものではなく、例えば以下のような変形例を含むこともできる。なお、以下の各変形例において、上記実施形態と同様の部材には、上記実施形態と同符号を付して図示及び説明を省略するものもある。

［実施形態４の変形例１］
　実施形態４の変形例１について図２４を用いて説明する。ここでは、第１配線接続部３４９‐１の配置を変更したものを示す。

　本変形例に係る第１配線接続部３４９‐１は、図２４に示すように、いずれも隣り合う第１ソースドライバ側検査配線３４５Ａ‐１の間に配されている。具体的には、最も外側の第１ソースドライバ側検査配線３４５Ａ‐１とソース配線３２７‐１とを接続する第１配線接続部３４９‐１と、中央側の第１ソースドライバ側検査配線３４５Ａ‐１とソース配線３２７‐１とを接続する第１配線接続部３４９‐１とは、共にＹ軸方向について最も外側の第１ソースドライバ側検査配線３４５Ａ‐１と中央側の第１ソースドライバ側検査配線３４５Ａ‐１との間に配されるとともにＸ軸方向に沿って並んで配されていてＹ軸方向について重なり合う位置関係とされる。一方、最も内側の第１ソースドライバ側検査配線３４５Ａ‐１とソース配線３２７‐１とを接続する第１配線接続部３４９‐１は、Ｙ軸方向について中央側の第１ソースドライバ側検査配線３４５Ａ‐１と最も内側の第１ソースドライバ側検査配線３４５Ａ‐１との間に配されている。

［実施形態４の変形例２］
　実施形態４の変形例２について図２５を用いて説明する。ここでは、第１配線接続部３４９‐２の配置を変更したものを示す。

　本変形例に係る第１配線接続部３４９‐２は、図２５に示すように、Ｙ軸方向について重なり合うことがない配置とされている。具体的には、最も外側の第１ソースドライバ側検査配線３４５Ａ‐２とソース配線３２７‐２とを接続する第１配線接続部３４９‐２は、最も外側の第１ソースドライバ側検査配線３４５Ａ‐２よりもＹ軸方向についてさらに外側に配されている。中央側の第１ソースドライバ側検査配線３４５Ａ‐２とソース配線３２７‐２とを接続する第１配線接続部３４９‐２は、Ｙ軸方向について最も外側の第１ソースドライバ側検査配線３４５Ａ‐２と中央側の第１ソースドライバ側検査配線３４５Ａ‐２との間に配されている。最も内側の第１ソースドライバ側検査配線３４５Ａ‐２とソース配線３２７‐２とを接続する第１配線接続部３４９‐２は、Ｙ軸方向について中央側の第１ソースドライバ側検査配線３４５Ａ‐２と最も内側の第１ソースドライバ側検査配線３４５Ａ‐２との間に配されている。

［実施形態４の変形例３］
　実施形態４の変形例３について図２６を用いて説明する。ここでは、上記した実施形態４の変形例２からさらに第１ソースドライバ側検査配線３４５Ａ‐３の構成、及びソース配線３２７‐３との接続構造を変更したものを示す。

　本変形例に係る３本の第１ソースドライバ側検査配線３４５Ａ‐３のうち、最も外側の第１ソースドライバ側検査配線３４５Ａ‐３は、図２６に示すように、ソース配線３２７‐３と同一材料からなり且つ製造工程における同一工程にて同一層に形成されている。従って、他の２本の第１ソースドライバ側検査配線３４５Ａ‐３は、異なる層に形成されたソース配線３２７‐３の延長部３２７ｂ‐３に対して第１配線接続部３４９‐３を介してそれぞれ接続されるものの、最も外側の第１ソースドライバ側検査配線３４５Ａ‐３については、同一層に形成されたソース配線３２７‐３の延長部３２７ｂ‐３に対して直接接続されている。詳しくは、ソース配線３２７‐３の延長部３２７ｂ‐３は、最も外側の第１ソースドライバ側検査配線３４５Ａ‐３に達する位置まで延長されることで、接続が図られている。このようにすれば、第１ソースドライバ側検査配線３４５Ａ‐３とソース配線３２７‐３との接続構造を簡単なものとすることができる。

［実施形態４の変形例４］
　実施形態４の変形例４について図２７を用いて説明する。ここでは、上記した実施形態４の変形例３からさらに第１配線接続部３４９‐４の配置を変更したものを示す。

　本変形例では、中央側の第１ソースドライバ側検査配線３４５Ａ‐４とソース配線３２７‐４とを接続する第１配線接続部３４９‐４と、最も内側の第１ソースドライバ側検査配線３４５Ａ‐４とソース配線３２７‐４とを接続する第１配線接続部３４９‐４とが、共にＹ軸方向について中央側の第１ソースドライバ側検査配線３４５Ａ‐４と最も内側の第１ソースドライバ側検査配線３４５Ａ‐４との間に配されるとともにＸ軸方向に沿って並んで配されていてＹ軸方向について重なり合う位置関係とされる。

　＜実施形態５＞
　本発明の実施形態５を図２８によって説明する。この実施形態５では、アレイ基板４２０の非表示領域ＮＡＡに電源配線５９、クロック配線６０及びグランド配線６１を設けるようにしたものを示す。なお、上記した実施形態１と同様の構造、作用及び効果について重複する説明は省略する。

　本実施形態に係るアレイ基板４２０の非表示領域ＮＡＡの角部には、図２８に示すように、ソースドライバＳＤからゲートドライバＧＤに対して電源電位、クロック信号及びグランド電位をそれぞれ伝送するための電源配線５９、クロック配線６０及びグランド配線６１が形成されている。電源配線５９、クロック配線６０及びグランド配線６１は、それぞれ全体としてＬ字型をなすとともに、ソースドライバＳＤの接続箇所からゲートドライバＧＤの接続箇所に至るよう配索形成されている。電源配線５９、クロック配線６０及びグランド配線６１のうち、ゲートドライバＧＤ側の端部には、ゲートドライバ側電源端子部５９ａ、ゲートドライバ側クロック端子部６０ａ及びゲートドライバ側グランド端子部６１ａが、ソースドライバＳＤ側の端部には、ソースドライバ側電源端子部５９ｂ、ソースドライバ側クロック端子部６０ｂ及びソースドライバ側グランド端子部６１ｂがそれぞれ形成されている。電源配線５９、クロック配線６０及びグランド配線６１は、いずれもソース配線４２７と同一材料からなり且つ製造工程における同一工程にて同一層に形成されている。なお、図２８では、電源配線５９が２本、クロック配線６０が２本、グランド配線６１が１本、それぞれ示されている。

　そして、アレイ基板４２０の非表示領域ＮＡＡの角部には、電源配線５９、クロック配線６０及びグランド配線６１に断線や短絡などが生じているか否かを検査するための検査配線６２～６４が形成されている。検査配線６２～６４には、ソース配線４２７と同一材料からなり且つ製造工程における同一工程にて同一層に形成される第１種検査配線６２と、画素電極２５と同一材料からなり且つ製造工程における同一工程にて同一層に形成される第２種検査配線６３，６４とが含まれている。一方、アレイ基板４２０の非表示領域ＮＡＡの角部には、上記した検査配線６２～６４に接続されるとともに検査信号を入力可能な検査入力部６５が形成されている。検査入力部６５は、ゲートドライバ側検査入力部４４８に対してＹ軸方向に沿って３つが並んで配されている。３つの検査入力部６５は、いずれもソース配線４２７と同一材料からなり且つ製造工程における同一工程にて同一層に形成されている。

　詳しくは、第１種検査配線６２には、５つの各ゲートドライバ側端子部５９ａ～６１ａのうち図２８において最も上側のゲートドライバ側電源端子部５９ａと、３つの検査入力部６５のうちの中央の検査入力部６５とを接続するもの、５つの各ゲートドライバ側端子部５９ａ～６１ａのうち上から二番目のゲートドライバ側電源端子部５９ａと、３つの検査入力部６５のうちの最も上側の検査入力部６５とを接続するもの、５つの各ゲートドライバ側端子部５９ａ～６１ａのうち上から三番目に位置するゲートドライバ側クロック端子部６０ａと、５つの各ゲートドライバ側端子部５９ａ～６１ａのうち上から五番目に位置するゲートドライバ側グランド端子部６１ａとを接続するもの、が含まれている。各第１種検査配線６２は、各ゲートドライバ側端子部５９ａ～６１ａ、及び各検査入力部６５と同一層に形成されていることから、これらに対して直接接続されている。

　一方、第２種検査配線６３，６４のうち、ゲートドライバＧＤの接続箇所側に配される第２種検査配線６３は、５つの各ゲートドライバ側端子部５９ａ～６１ａのうち図２８において上から四番目に位置するゲートドライバ側クロック端子部６０ａと、３つの検査入力部６５のうちの最も下側の検査入力部６５とを接続している。この第２種検査配線６３は、ゲートドライバ側クロック端子部６０ａ、検査入力部６５、及び第１種検査配線６２とは異なる層（層間絶縁膜３７及び保護膜３８を挟んだ上層）に形成されているから、ゲートドライバ側クロック端子部６０ａ及び検査入力部６５に対しては、層間絶縁膜３７及び保護膜３８に形成した開口部（図示せず）を通してコンタクトされており、また第１種検査配線６２に対しては部分的に平面視重畳する配置とされる。

　さらには、第２種検査配線６３，６４のうち、ソースドライバＳＤの接続箇所側に配される第２種検査配線６４は、５つの各ソースドライバ側端子部５９ｂ～６１ｂのうち図２８において最も左側のソースドライバ側電源端子部５９ｂと、左側から三番目に位置するソースドライバ側クロック端子部６０ｂとを接続するものと、左側から二番目に位置するソースドライバ側電源端子部５９ｂと、左側から四番目に位置するソースドライバ側クロック端子部６０ｂとを接続するものとを有する。ソースドライバ側電源端子部５９ｂ及びソースドライバ側クロック端子部６０ｂからは、第２種検査配線６４との接続箇所に向けて延長する延長部が形成されている。第２種検査配線６４は、ソースドライバ側電源端子部５９ｂ、ソースドライバ側クロック端子部６０ｂ、及び第１ソースドライバ側検査配線４４５Ａとは異なる層（層間絶縁膜３７及び保護膜３８を挟んだ上層）に形成されているから、ソースドライバ側電源端子部５９ｂ及びソースドライバ側クロック端子部６０ｂに対しては、層間絶縁膜３７及び保護膜３８に形成した開口部（図示せず）を通してコンタクトされており、また第１ソースドライバ側検査配線４４５Ａに対しては部分的に平面視重畳する配置とされる。

　また、５つの各ソースドライバ側端子部５９ｂ～６１ｂのうち図２８において最も右側に位置するソースドライバ側グランド端子部６１ｂは、外向きに延長される延長部を有しており、この延長部が第１ソースドライバ側検査配線４４５Ａに対して接続されている。従って、グランド配線６１は、第１ソースドライバ側検査配線４４５Ａを介して第１ソースドライバ側検査入力部４４７Ａに接続されている。

　検査工程では、例えば３つの検査入力部６５のうち図２８において中央の検査入力部６５と、グランド配線６１が接続された第１ソースドライバ側検査入力部４４７との間で通電するか否かを検査する。このとき通電しなければ、図２８において最も上側（左側）の電源配線５９と、上（左）から三番目に位置するクロック配線６０と、最も下側（右側）のグランド配線６１とのいずれかに断線が生じていることが判明し、通電するのであればこれらの配線５９～６１に断線が生じていないことが判明する。また、検査工程では、３つの検査入力部６５のうち図２８において最も上側の検査入力部６５と、最も下側の検査入力部６５との間で通電するか否かを検査する。このとき通電しなければ、図２８において上（左）から二番目に位置する電源配線５９と、上（左）から四番目に位置するクロック配線６０とのいずれかに断線が生じていることが判明し、通電するのであればこれらの配線５９，６０に断線が生じていないことが判明する。さらには、検査工程では、例えば３つの検査入力部６５のうち図２８において最も上側の検査入力部６５と、中央の検査入力部６５との間で通電するか否かを検査する。このとき、通電するのであれば、各配線５９～６１のうちのいずれか同士が短絡していることが判明し、通電しなければ各配線５９～６１間で短絡が生じていないことが判明する。

　＜実施形態６＞
　本発明の実施形態６を図２９または図３０によって説明する。この実施形態６では、ゲートドライバＧＤを除去したものを示す。なお、上記した実施形態１と同様の構造、作用及び効果について重複する説明は省略する。

　本実施形態に係るアレイ基板５２０には、図２９に示すように、上記した実施形態１に記載したゲートドライバＧＤが取り付けられておらず、その代わりにゲート駆動部６２が設けられている。ゲート駆動部６２は、アレイ基板５２０をなすガラス基板ＧＳ上に直接形成されており、製造過程において表示領域ＡＡに形成するＴＦＴ２４を形成する際に一括して形成されている。そして、アレイ基板５２０の非表示領域ＮＡＡにおける角部には、ソースドライバＳＤからゲート駆動部６２に対して各種信号を供給するための配線６３～６６が形成されている。

　上記した配線６３～６６には、ゲート駆動部６２に対して、開始信号を供給するＳＴＶ配線６３と、第１クロック信号を供給するＣＫＶ配線６４と、第２クロック信号を供給するＣＫＶＢ配線６５と、グランド電位を供給するＶＳＳ配線６６とが含まれている。これら各配線６３～６６は、一方の端部がゲート駆動部６２に接続されるのに対して、図３０に示すように、他方の端部がそれぞれ検査入力部６７に接続されている。各検査入力部６７からは、それぞれ延出配線６８が形成されていてその端部が、ソース端子部５２７ａ及び共通端子部５４４ａに対してＸ軸方向に沿って並列する延出端子部６８ａに接続されている。延出端子部６８ａは、ソースドライバＳＤに接続されることで、ソースドライバＳＤからの信号などが各配線６３～６６に伝送されるようになっている。また、Ｘ軸方向に沿って並列する各検査入力部６７間は、ＥＳＤ保護回路５５３によってそれぞれ相互に接続されている。そして、上記した各配線６３～６６、各検査入力部６７、各延出配線６８、及び各延出端子部６８ａは、Ｘ軸方向について、各ソースドライバ側検査入力部５４７の配置領域と、第１配線接続部５４９の配置領域との間に配されている。

　＜実施形態７＞
　本発明の実施形態７を図３１によって説明する。この実施形態７は、上記した実施形態１の変形例とも言うべきものであって、ソースドライバＳＤの設置数及び共通配線６４４の配置を変更したものを示す。なお、上記した実施形態１と同様の構造、作用及び効果について重複する説明は省略する。

　本実施形態に係るソースドライバＳＤは、図３１に示すように、アレイ基板６２０における長辺方向に沿った一方の端部に対して６つがＸ軸方向に沿って並んで取り付けられている。共通配線６４４は、アレイ基板６２０において、各ソースドライバＳＤの端寄りの位置に対応付けて配されており、その一端側が各ソースドライバＳＤに接続されている。詳しくは、共通配線６４４は、６つのソースドライバＳＤのうち、アレイ基板６２０における長辺方向の両端に配される一対のソースドライバＳＤに対しては、共通配線幹６４３が接続される端部とは反対側の端部に接続される位置に配されるとともに、中央側の４つのソースドライバＳＤに対しては、両端部にそれぞれ接続される位置に配されている。このため、１つのソースドライバＳＤに接続されるソース配線６２７群は、非表示領域ＮＡＡにおいて、ソースドライバＳＤの端部側に配された共通配線幹６４３と共通配線６４４との間に挟まれた領域、または両共通配線６４４間に挟まれた領域に配されている。以上のようなアレイ基板６２０においても、上記した実施形態１と同様の配線構成を採用することが可能である。

　＜実施形態８＞
　本発明の実施形態８を図３２によって説明する。この実施形態８では、ソース配線７２７が表示領域ＡＡと非表示領域ＮＡＡとで異なる層の金属膜からなる構成としたものを示す。なお、上記した実施形態１と同様の構造、作用及び効果について重複する説明は省略する。

　本実施形態に係るソース配線７２７のうち表示領域ＡＡに配される部分は、図３２に示すように、ゲート絶縁膜３５の上層側に配されるとともに、チタン（Ｔｉ）からなる下層側の金属膜３９と、アルミニウム（Ａｌ）からなる上層側の金属膜４０との二層構造となっている（図５及び図７を参照）表示領域側配線部６９とされる。一方、ソース配線７２７のうち非表示領域ＮＡＡに配される部分は、ゲート絶縁膜３５の下層側に配されるとともに、ゲート電極２４ａ（図５及び図７を参照）と同一材料からなる非表示領域側配線部７０とされる。なお、図３２における最も下側に示した、Ｘ軸方向に沿って延在する一点鎖線が表示領域ＡＡと非表示領域ＮＡＡとの境界線を表している。表示領域側配線部６９は、その端部が非表示領域ＮＡＡにまで延長されていて、非表示領域側配線部７０の端部に対して平面に視て重畳する配置とされている。この重畳部位には、ゲート絶縁膜３５を介して異なる層に配された表示領域側配線部６９と、非表示領域側配線部７０とを接続するソース配線接続部７１が形成されている。なお、ソース配線接続部７１の具体的な接続構造は、実施形態１に記載した第１配線接続部４９及び第３配線接続部５１の接続構造（図１１及び図１２を参照）と同様であり、重複する説明は割愛する。

　ソース配線７２７が有するソース端子部７２７ａ及び延長部７２７ｂは、上記した非表示領域側配線部７０と同一材料からなり、同層に配されている。このうち、ソース端子部７２７ａは、ゲート電極２４ａを構成する金属膜の表面を、画素電極２５と同じＩＴＯやＩＺＯなどの透明電極材料により被覆した構成とされる。このソース配線７２７の非表示領域側配線部７０である延長部７２７ｂに接続される第１ソースドライバ側検査配線７４５Ａは、ソース配線７２７の表示領域側配線部６９と同一材料からなり、下層側の金属膜３９と、上層側の金属膜４０との二層構造とされる。なお、ソース配線７２７の延長部７２７ｂと第１ソースドライバ側検査配線７４５Ａとを接続する第１配線接続部７４９は、上記した実施形態１に記載したもの（図１１及び図１２を参照）と同様の構造であり、重複する説明は割愛する。

　一方、共通配線７４４は、ゲート電極２４ａと同一材料からなり、その共通端子部７４４ａ（第２配線接続部７５０）は、ゲート電極２４ａを構成する金属膜の表面を、画素電極２５と同じＩＴＯやＩＺＯなどの透明電極材料により被覆した構成とされる。共通配線７４４に接続される第２ソースドライバ側検査配線７４５Ｂは、ゲート電極２４ａ及び共通配線７４４と同一材料からなる。

　第１ソースドライバ側検査入力部７４７Ａ及び第２ソースドライバ側検査入力部７４７Ｂは、共にゲート電極２４ａと同一材料からなり、その表面が画素電極２５と同じＩＴＯやＩＺＯなどの透明電極材料により被覆した構成とされる。また、第１ソースドライバ側検査配線７４５Ａと第１ソースドライバ側検査入力部７４７Ａを接続する第３配線接続部７５１は、上記した実施形態１に記載したもの（図１１及び図１２を参照）と同様の構造であり、重複する説明は割愛する。

　＜他の実施形態＞
　本発明は上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような実施形態も本発明の技術的範囲に含まれる。
　（１）上記した各実施形態以外にも、液晶パネル（アレイ基板）の製造方法は適宜に変更可能である。例えば、図３３に示すように、各検査配線及び各検査入力部を用いた検査工程を二度行うようにし、一度目の第１検査工程を分断工程を終えた後に行い、二度目の第２検査工程を偏光板貼り付け工程を終えた後に行うようにしても構わない。

　（２）上記した（１）以外にも、面取り工程に代えてガラス基板を分断することで各検査配線などを除去するようにしてもよい。具体的には、図３４に示すように、基板貼り合わせ工程を終えた後にマザーガラスから各液晶パネルを分割する一次分断工程を行い、偏光板貼り付け工程を終えた後に各検査配線などを除去するためにガラス基板の端部を分断する二次分断工程（除去工程）を行うようにすればよい。

　（３）上記した各実施形態では、ソースドライバ側検査配線とソース配線とを接続する第１配線接続部が、ソースドライバ側検査配線からＹ軸方向についてずれた位置に配されたものを示したが、第１配線接続部がソースドライバ側検査配線と平面に視て重畳する位置に配される構成とすることも可能である。

　（４）上記した各実施形態では、第１ソースドライバ側検査配線が第２領域と第３領域とに跨る形で、第１配線接続部が第２領域に、第２ソースドライバ側検査配線及び第２配線接続部が第３領域に、それぞれ形成されたものを示したが、これらの配置構成をゲートドライバ側検査配線及び配線接続部に適用することも可能である。

　（５）上記した各実施形態では、一方のゲートドライバ側検査配線が一方のゲート配線の一端側に、他方のゲートドライバ側検査配線が他方のゲート配線の他端側にそれぞれ接続される配置構成のものを示したが、これらの配置構成をソースドライバ側検査配線及びソース配線に適用することも可能である。

　（６）上記した各実施形態では、ソースドライバがアレイ基板の片側の端部にのみ取り付けられて、ソース配線がソースドライバによって片側駆動される構成のものを示したが、ソースドライバがアレイ基板の両端部にそれぞれ取り付けられて、ソース配線を両側駆動する構成とすることも可能である。

　（７）上記した各実施形態では、ゲートドライバがアレイ基板の両側の端部にそれぞれ取り付けられて、ゲート配線がゲートドライバによって両側駆動される構成のものを示したが、ゲートドライバをアレイ基板の片側の端部にのみ取り付けて、ゲート配線を片側駆動する構成とすることも可能である。

　（８）上記した実施形態２では、各ゲートドライバ側検査配線がガラス基板の分断位置を跨ぐ形で形成されたものを示したが、この構造を各ソースドライバ側検査配線にも適用して、各ソースドライバ側検査配線がガラス基板の分断位置を跨ぐ形で形成される構成とすることが可能である。さらには、隣り合う各ソースドライバ側検査配線同士を、検査配線接続部によって接続する構成とすることも可能である。

　（９）上記した実施形態２では、除去検査入力部及び除去検査接続配線がアレイ基板におけるゲートドライバ側の端部に形成されたものを示したが、アレイ基板におけるソースドライバ側の端部に除去検査入力部及び除去検査接続配線を形成するようにしてもよい。

　（１０）上記した各実施形態では、異なる層同士を接続するための第１配線接続部及び第３配線接続部が、画素電極と同一材料で且つ同一層に形成される構成のものを示したが、画素電極とは異なる導電材料を用いて異なる層に形成するようにしても構わない。

　（１１）上記した各実施形態以外にも、ＥＳＤ保護回路の具体的な構成は適宜に変更可能であり、例えばバリスタ素子を用いるようにしても構わない。

　（１２）上記した各実施形態では、ソースドライバから容量配線幹を介して容量配線に基準電位を供給する構成のものを示したが、アレイ基板上にゲートドライバに接続される容量接続配線を形成し、ソースドライバから容量接続配線及びゲートドライバを介して容量配線に対して基準電位を供給するようにしても構わない。

　（１３）上記した各実施形態では、基板貼り合わせ工程を行ってから、各検査配線及び各検査入力部を用いた検査工程を行うようにしたものを示したが、アレイ基板用構造物形成工程を行ってから検査工程を行い、その後基板貼り合わせ工程を行うようにしても構わない。

　（１４）上記した各実施形態では、液晶表示装置を構成するバックライト装置の光源として冷陰極管を用いた場合を示したが、熱陰極管やＬＥＤなど他の光源を用いたものも本発明に含まれる。

　（１５）上記した各実施形態では、液晶表示装置が備えるバックライト装置として直下型のものを例示したが、エッジライト型のバックライト装置を用いるようにしたものも本発明に含まれる。

　（１６）上記した各実施形態では、外部光源であるバックライト装置を備えた透過型の液晶表示装置を例示したが、本発明は、外光を利用して表示を行う反射型液晶表示装置にも適用可能であり、その場合はバックライト装置を省略することができる。

　（１７）上記した各実施形態では、液晶表示装置のスイッチング素子としてＴＦＴを用いたが、ＴＦＴ以外のスイッチング素子（例えば薄膜ダイオード（ＴＦＤ））を用いた液晶表示装置にも適用可能であり、カラー表示する液晶表示装置以外にも、白黒表示する液晶表示装置にも適用可能である。

　（１８）上記した各実施形態では、表示パネルとして液晶パネルを用いた液晶表示装置を例示したが、他の種類の表示パネル（ＰＤＰや有機ＥＬパネルなど）を用いた表示装置にも本発明は適用可能である。その場合、バックライト装置を省略することも可能である。

　（１９）上記した実施形態７に記載した構成（ソースドライバの端部に共通配線が接続される構成）は、実施形態１及びその各変形例以外にも、実施形態２～実施形態６，実施形態８（実施形態４の各変形例を含む）にも適宜に適用可能である。

　（２０）上記した実施形態８に記載した構成（ソース配線が表示領域と非表示領域とで異なる層の金属膜からなる構成）は、実施形態１及びその各変形例以外にも、実施形態２～実施形態７（実施形態４の各変形例を含む）にも適宜に適用可能である。

　（２１）上記した各実施形態以外にも、アレイ基板に対するソースドライバやゲートドライバの具体的な設置個数は適宜に変更可能である。

　（２２）上記した各実施形態では、ソースドライバ側検査配線が各ソースドライバ毎に複数本ずつ配される構成のものを示したが、ソースドライバ側検査配線が複数のソースドライバの配置領域に跨る範囲に配される構成とすることも可能である。例えば、２本のソースドライバ側検査配線が全てのソースドライバの配置領域に跨る範囲に配され、そのうち一方のソースドライバ側検査配線が奇数番目のソース配線に、他方のソースドライバ側検査配線が偶数番目のソース配線にそれぞれ接続される構成とすることが可能である。なお、上記した構成を採用するに際して、アレイ基板上に形成するソースドライバ側検査配線の総本数は、２本以外にも適宜に変更可能であり、例えばソースドライバの設置数の２倍以下の本数とすることができる。

　（２３）上記した実施形態１では、全てのソース配線が表示領域と非表示領域とで同じ金属膜からなる構成を開示しているのに対し、実施形態８では、全てのソース配線が表示領域と非表示領域とで異なる層の金属膜からなる構成を開示しているが、例えば実施形態１に記載した構成のソース配線と、実施形態８に記載した構成のソース配線とが１枚のアレイ基板上に混在する配線構成とすることも可能である。

　２０...アレイ基板（素子基板）、２３...偏光板、２５...画素電極、２６...ゲート配線（配線、一対の配線）、２７...ソース配線（第１配線、配線）、３５...ゲート絶縁膜（絶縁層）、３５ａ...開口部、４３...容量配線幹（第２配線）、４４...共通配線（第２配線）、４５...ソースドライバ側検査配線（検査配線）、４５Ａ...第１ソースドライバ側検査配線（第１検査配線）、４５Ｂ...第２ソースドライバ側検査配線（第２検査配線）、４６...ゲートドライバ側検査配線（検査配線、一方の検査配線、他方の検査配線）、４７...ソースドライバ側検査入力部、４８...ゲートドライバ側検査入力部、４９...第１配線接続部（配線接続部）、５０...第２配線接続部（配線接続部）、５３...ＥＳＤ保護回路、５３ａ...保護回路用ＴＦＴ（トランジスタ）、５４...検査配線接続部、５５...除去検査入力部、５６...第１除去検査接続配線（除去検査接続配線）、５７...第２除去検査接続配線（除去検査接続配線）、１４４...共通配線（第２配線）、１４６Ｂ...第２ゲートドライバ側検査配線（第２検査配線）、１４８Ｂ...第２ゲートドライバ側検査入力部（除去検査入力部）、ＡＡ...表示領域（内周側領域）、Ａ１...第１領域、Ａ２...第２領域、Ａ３...第３領域、ＧＳ...ガラス基板（基板）、ＭＧＳ...マザーガラス（基板母材）、ＮＡＡ...非表示領域（外周側領域）、ＮＲＡ...非除去領域、ＲＡ１...第１除去領域、ＲＡ２...第２除去領域

Claims

　基板上に、
　前記基板における第１領域と、前記第１領域の外側に隣り合う第２領域とに跨る形で複数の第１配線を形成し、
　前記第２領域と、前記第１領域の外側に隣り合い且つ前記第２領域に隣り合う第３領域とに跨る形で複数の第１検査配線を形成し、
　前記第２領域に、前記第１配線と前記第１検査配線とを接続する複数の第１配線接続部を形成し、
　前記第１領域と前記第３領域とに跨る形で第２配線を形成し、
　前記第３領域に第２検査配線、及び前記第２配線と前記第２検査配線とを接続する第２配線接続部をそれぞれ形成する、
　配線形成工程と、
　複数の前記第１検査配線と前記第２検査配線とに検査信号を入力することで、複数の前記第１配線と前記第２配線とをそれぞれ検査する検査工程と、
　前記第２領域及び前記第３領域において、少なくとも前記第１検査配線及び前記第２検査配線の少なくとも一部を除去することで、前記第１配線及び前記第１検査配線と、前記第２配線及び前記第２検査配線とをそれぞれ非接続状態とする除去工程とを行う素子基板の製造方法。
　前記配線形成工程では、複数の前記第１検査配線を同一の材料とし且つ同一の層に形成しているのに対し、前記第２検査配線を前記第１検査配線とは異なる材料とし且つ前記第１検査配線とは絶縁層を介在させつつ異なる層に形成している請求項１記載の素子基板の製造方法。
　前記配線形成工程では、
　複数の前記第１配線及び前記第２配線を前記第２検査配線と同一の材料とし且つ同一の層に形成し、
　前記絶縁層のうち前記第１配線または前記第１検査配線と重畳する位置に開口部を形成し、
　前記開口部を覆う形で異なる層である前記第１配線と前記第１検査配線とを接続する前記第１配線接続部を形成している請求項２記載の素子基板の製造方法。
　前記配線形成工程では、画素電極を形成するとともに、前記第１配線接続部を前記画素電極と同一の材料とし且つ同一の層に形成している請求項３記載の素子基板の製造方法。
　前記配線形成工程では、複数の前記第１検査配線及び前記第２検査配線に接続されるＥＳＤ保護回路を形成している請求項１から請求項４のいずれか１項に記載の素子基板の製造方法。
　前記配線形成工程では、前記ＥＳＤ保護回路として、複数の前記第１検査配線同士と、前記第１検査配線及び前記第２検査配線とをそれぞれ接続し、且つ閾値電圧が前記検査工程にて前記第１検査配線及び前記第２検査配線に入力される前記検査信号の電圧値よりも相対的に高いトランジスタを形成している請求項５記載の素子基板の製造方法。
　前記配線形成工程では、複数の前記第１検査配線として前記第２領域の外端に並行するものを少なくとも一対形成するとともに、複数の前記第１配線接続部を、前記第２領域の外端に並行する少なくとも一対の前記第１検査配線の間に配し且つその延在方向に沿って並列するよう形成している請求項１から請求項６のいずれか１項に記載の素子基板の製造方法。
　前記配線形成工程では、複数の前記第１検査配線として前記第２領域の外端に並行するものを少なくとも一対形成するとともに、複数の前記第１配線接続部を、前記第２領域の外端に並行する少なくとも一対の前記第１検査配線のうちのいずれか一方を挟み込む位置に形成している請求項１から請求項６のいずれか１項に記載の素子基板の製造方法。
　基板上に、
　前記基板における非除去領域と、前記非除去領域の外側に隣り合う第１除去領域とに跨る形で配線を形成し、
　前記第１除去領域と、前記非除去領域の外側に隣り合い且つ前記第１除去領域に隣り合う第２除去領域とに跨る形で検査配線を形成し、
　前記第１除去領域に、前記配線と前記検査配線とを接続する配線接続部を形成し、
　前記非除去領域と前記第２除去領域とに跨る形で前記検査配線に接続される検査入力部を形成する、
　配線形成工程と、
　前記検査入力部に検査信号を入力することで、前記検査配線を介して前記配線を検査する検査工程と、
　前記第１除去領域及び前記第２除去領域において、少なくとも前記検査配線の少なくとも一部と前記配線接続部とを除去することで、前記配線と前記検査配線とを非接続状態とするとともに、前記検査入力部の一部を除去する除去工程とを行う素子基板の製造方法。
　基板上に、
　前記基板における内周側領域と、前記内周側領域を両外側から挟むようにして配される一対の外周側領域とに跨る形で少なくとも一対の配線を形成し、
　前記一対の外周側領域のうちの一方の外周側領域に、前記少なくとも一対の配線のうちの一方の配線における一端側に接続される一方の検査配線を形成し、
　前記一対の外周側領域のうちの他方の外周側領域に、前記少なくとも一対の配線のうちの他方の配線における他端側に接続される他方の検査配線を形成する、
　配線形成工程と、
　前記一方の検査配線と前記他方の検査配線とに検査信号を入力することで、前記少なくとも一対の配線を検査する検査工程と、
　前記一対の外周側領域において、少なくとも前記一方の検査配線及び前記他方の検査配線の少なくとも一部ずつを除去することで、前記一方の配線及び前記一方の検査配線と、前記他方の配線及び前記他方の検査配線とをそれぞれ非接続状態とする除去工程とを行う素子基板の製造方法。
　前記配線形成工程と前記検査工程との間に基板母材を分割することで前記基板を複数枚取り出す基板分割工程を行うようにしており、
　前記配線形成工程では、前記一方の検査配線と前記他方の検査配線との少なくともいずれか一方を、前記基板分割工程における前記基板の分割位置を跨ぐ形で形成している請求項１０記載の素子基板の製造方法。
　前記配線形成工程では、
　前記一対の外周側領域の少なくともいずれか一方に第２配線を形成し、
　前記第２配線に接続される第２検査配線を前記基板分割工程における前記基板の分割位置を跨ぐ形で形成し、
　前記一方の検査配線または前記他方の検査配線と前記第２検査配線とに接続される検査配線接続部を前記基板分割工程における前記基板の分割位置よりも外側の領域に形成しており、
　前記基板分割工程では、前記基板母材から前記基板を分割するのに伴って前記基板から前記検査配線接続部を除去している請求項１１記載の素子基板の製造方法。
　前記配線形成工程では、
　前記基板のうち少なくとも一部が前記除去工程で除去されない予定の位置に配される複数の除去検査入力部を形成し、
　複数の前記除去検査入力部間を接続し且つ前記基板のうち前記除去工程で除去される予定の位置に配される除去検査接続配線を形成しており、
　前記除去工程を行った後に、複数の前記除去検査入力部間の通電状態に基づいて前記除去工程が正常に行われたか否かを判定する前記除去検査工程を行う請求項１から請求項１２のいずれか１項に記載の素子基板の製造方法。
　前記除去工程では、前記基板のうち外端から所定範囲にわたって面取りするようにしている請求項１から請求項１３のいずれか１項に記載の素子基板の製造方法。
　前記基板における配線形成面とは反対側の面に偏光板を取り付ける偏光板取付工程を、前記除去工程に先立って行うようにしている請求項１から請求項１４のいずれか１項に記載の素子基板の製造方法。