[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

WO2012111273A1 - パワーデバイス装置 - Google Patents

パワーデバイス装置 Download PDF

Info

Publication number
WO2012111273A1
WO2012111273A1 PCT/JP2012/000757 JP2012000757W WO2012111273A1 WO 2012111273 A1 WO2012111273 A1 WO 2012111273A1 JP 2012000757 W JP2012000757 W JP 2012000757W WO 2012111273 A1 WO2012111273 A1 WO 2012111273A1
Authority
WO
WIPO (PCT)
Prior art keywords
current
terminal
gate
circuit
voltage
Prior art date
Application number
PCT/JP2012/000757
Other languages
English (en)
French (fr)
Inventor
尚幸 中村
宮地　博幸
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Publication of WO2012111273A1 publication Critical patent/WO2012111273A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/78—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled
    • H03K17/785—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled controlling field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0081—Power supply means, e.g. to the switch driver

Definitions

  • the present invention is an upper arm power device such as an inverter system. More specifically, the present invention relates to a power device device that makes it possible to finely control the gate current by using the control power supply voltage value of the upper arm without increasing a dedicated control line for controlling the gate current value.
  • a power device such as an inverter system uses a MOSFET (Metal Oxide Semiconductor Field Effect Transistor) or an IGBT (Insulated Gate Bipolar Transistor), and the driving of the power device is controlled by a constant voltage driving type gate driver.
  • MOSFET Metal Oxide Semiconductor Field Effect Transistor
  • IGBT Insulated Gate Bipolar Transistor
  • GaN GIT Gate Injection Transistor
  • a constant current driving method has attracted attention.
  • the GaN GIT device is turned on and off by applying or not applying a constant current to the gate of the GaN GIT device by a constant current circuit that generates a constant current.
  • the constant current circuit is usually used as a bias current for a linear circuit in many cases.
  • a combination of an on / off operation and a constant current circuit is used in an oscillation circuit (for example, Patent Document 1).
  • Patent Document 1 discloses an oscillation circuit composed of a combination of an on / off operation and a constant current circuit, and this oscillation circuit includes a constant current circuit proportional to a power supply voltage.
  • This constant current circuit is a conventional F / V conversion circuit (frequency / voltage conversion circuit) in which the oscillation frequency increases as the power supply voltage increases.
  • the present invention provides a power device device capable of finely controlling the gate current with a simple circuit configuration.
  • a power device device includes a source terminal, a drain terminal, and a gate terminal. Furthermore, the power device device includes a power device that is turned on and off by a gate current applied to the gate terminal. Furthermore, the power device apparatus has a variable voltage source that generates a variable voltage. Furthermore, the power device device includes a gate current setting unit that changes the gate current according to the voltage generated from the variable voltage source. Furthermore, the power device device has a current gate driver that outputs a current according to the output current of the gate current setting unit. Furthermore, the power device device has a level shift circuit for ensuring insulation and turning on / off the gate current.
  • the gate current when a large current load is applied, the gate current can be increased by increasing the power supply voltage of the insulating variable DCDC converter.
  • the power supply voltage of the insulated variable DCDC converter when the load is small, the power supply voltage of the insulated variable DCDC converter can be lowered.
  • the gate current can be set to an optimum gate current by reducing the gate current, and the gate current can be finely controlled without complicating the circuit configuration.
  • the gate current setting unit includes a V / I conversion circuit, and the V / I conversion circuit sets the gate current in proportion to the output voltage of the variable voltage source.
  • the gate current can be accurately controlled by changing the gate current in proportion to the output voltage of the insulating variable DCDC converter by the V / I conversion circuit.
  • the gate current setting unit is composed of a V / I conversion circuit, and the V / I conversion circuit has a current square circuit.
  • the gate current can be controlled more accurately.
  • variable voltage source has a bootstrap power supply circuit for superimposing a predetermined voltage on the gate voltage of the gate terminal.
  • the gate current can be controlled more accurately.
  • the power device device has a voltage sample hold circuit immediately before the gate current setting unit.
  • the power device device has a current sample and hold circuit immediately after the gate current setting unit.
  • the power supply voltage is converted into a current by the V / I conversion circuit, the timing at which the current is captured by the sample hold circuit is fixed, and the current can be held until the next capture.
  • the power device device has a photocoupler driver in which a level shift circuit, a current gate driver, and a gate current setting unit are integrated. Furthermore, the power device device preferably includes a gate current setting resistor as a gate current setting unit between the photocoupler driver and the gate terminal of the power device.
  • the gate current can be controlled by changing the potential difference between the source or drain of the power device and the gate.
  • FIG. 1 is a configuration diagram of the upper arm of the power device device according to the first embodiment of the present invention.
  • FIG. 2 is a first configuration diagram of a V / I conversion circuit included in the power device device of the embodiment.
  • FIG. 3 is a second configuration diagram of the V / I conversion circuit included in the power device device of the embodiment.
  • FIG. 4 is a third configuration diagram of the V / I conversion circuit included in the power device device of the embodiment.
  • FIG. 5 is a configuration diagram of a current square circuit included in the V / I conversion circuit of the embodiment.
  • FIG. 6 is a configuration diagram of the bootstrap power supply circuit and its peripheral circuits according to the embodiment.
  • FIG. 1 is a configuration diagram of the upper arm of the power device device according to the first embodiment of the present invention.
  • FIG. 2 is a first configuration diagram of a V / I conversion circuit included in the power device device of the embodiment.
  • FIG. 3 is a second configuration diagram of the V / I conversion circuit included in the power device
  • FIG. 7 is a diagram showing input / output current voltage characteristics in the first configuration of the V / I conversion circuit of the same embodiment.
  • FIG. 8 is a diagram showing input / output current voltage characteristics in the second configuration of the V / I conversion circuit of the same embodiment.
  • FIG. 9 is a diagram showing input / output current voltage characteristics in the third configuration of the V / I conversion circuit of the same embodiment.
  • FIG. 10 is a configuration diagram of a power device device according to the second embodiment of the present invention.
  • FIG. 11 is a configuration diagram of a voltage S / H (sample hold) circuit according to the embodiment.
  • FIG. 12 is a configuration diagram of a power device device according to the third embodiment of the present invention.
  • FIG. 13 is a configuration diagram of a current S / H (sample hold) circuit according to the embodiment.
  • FIG. 14 is a configuration diagram of a power device device according to the fourth embodiment of the present invention.
  • FIG. 15 is a configuration diagram of a power device device according to a comparative example of the embodiment of the present invention.
  • FIG. 1 is a configuration diagram of a power device device according to the first embodiment. Usually, this is a part called an upper arm, and a lower arm having almost the same configuration is connected and used in combination.
  • the power device device 1 includes a photocoupler 103 which is a kind of level shift circuit, a current gate driver 104, a current control terminal 114, a GaN / GIT device 105, A CPU (or control logic) 106, an insulating variable DCDC converter 107, a V / I conversion circuit (voltage / current conversion circuit) 108, and a main circuit positive power supply voltage terminal 109 are included.
  • the CPU (or control logic) 106 will be described below using the CPU 106 as an example, but is not limited to the CPU and may be a control logic.
  • the GaN / GIT device 105 is a gate injection transistor formed on a GaN substrate, and corresponds to the power device in the embodiment of the present invention.
  • the GaN GIT device 105 functions as a power device that has a low on-resistance and performs an on / off operation (switching operation) at a high speed.
  • the current gate driver 104 controls the on / off operation of the GaN / GIT device 105 by applying a constant on-current to the gate of the GaN / GIT device 105 or applying 0V or a negative off voltage.
  • a gate current setting resistor may be used instead of the current gate driver.
  • the insulated variable DCDC converter 107 is an insulated variable voltage source, and corresponds to the variable voltage source in the embodiment of the present invention.
  • the photocoupler 103 is a level shift circuit in the present invention.
  • the photocoupler 103 can transmit a current on / off signal (for example, H or L) from the CPU (or control logic) 106 despite the voltage transition of several hundred volts in the upper arm.
  • the upper arm is also called the high side.
  • the V / I conversion circuit 108 is a gate current setting unit in the embodiment of the present invention.
  • the V / I conversion circuit 108 changes the gate current according to the output voltage of the insulation type variable DCDC converter 107 via the current control terminal 114 provided at the output terminal of the current gate driver 104.
  • the CPU (or control logic) 106 sends a current on / off signal to the photocoupler 103 to generate a voltage floated from the main circuit negative power supply (main circuit ground) at the secondary output terminal of the photocoupler 103. Further, the CPU 106 outputs a signal to the control terminal 116 of the insulated variable DCDC converter 107 so that the output voltage of the insulated variable DCDC converter 107 becomes a desired value.
  • a secondary positive power supply terminal of a photocoupler 103 which is a kind of level shift circuit, a positive power supply terminal of a current gate driver 104, an input terminal of a V / I conversion circuit 108, A positive power supply terminal of the insulating variable DCDC converter 107 is connected to the node 100. Further, a negative power supply terminal on the secondary side of the photocoupler 103, a negative power supply terminal of the current gate driver 104, a source terminal of the GaN / GIT device 105, and a negative power supply terminal of the insulated variable DCDC converter 107 are provided. , Connected to the node 102.
  • the node 102 is connected to the lower arm, and is connected to the output terminal 110 of the power device device 1.
  • the lower arm is also called the low side.
  • the secondary output terminal of the photocoupler 103 and the input terminal of the current gate driver 104 are connected to the node 101.
  • the output terminal of the current gate driver 104 is connected to the gate terminal 111 of the GaN / GIT device 105 via the current control terminal 114.
  • the output terminal of the V / I conversion circuit 108 is connected to the current control terminal 114.
  • the drain terminal of the GaN / GIT device 105 is connected to the main circuit positive power supply voltage terminal 109.
  • the CPU (or control logic) 106 is connected to the primary-side anode terminal 112 and the cathode terminal 113 of the photocoupler 103, and the CPU (or control logic) 106 is also the control terminal of the insulation type variable DCDC converter 107. 116 is connected to 116.
  • FIG. 2 is a first configuration diagram of the V / I conversion circuit 108 included in the power device device 1 shown in FIG.
  • the voltage input terminal 200 is connected to one end of the upper voltage dividing resistor (r 1 ) 201. Further, the other end of the upper voltage dividing resistor (r 1 ) 201, one end of the lower voltage dividing resistor (r 2 ) 203, and the positive input terminal 202 of the operational amplifier 204 are connected. Further, the other end of the lower voltage dividing resistor (r 2 ) 203 and the ground terminal 210 of the V / I conversion circuit 2 are connected. The output terminal 205 of the operational amplifier 204 and the base terminal of the NPN transistor 206 are connected.
  • the negative input terminal 208 of the operational amplifier 204, the emitter terminal of the NPN transistor 206, and one end of a gm (mutual conductance) setting resistor (R) 209 are connected. Further, the other end of the gm setting resistor (R) 209 and the ground terminal 210 of the V / I conversion circuit 2 are connected, and the collector terminal of the NPN transistor 206 and the current output terminal 207 are connected.
  • FIG. 3 is another configuration (second configuration) diagram of the V / I conversion circuit 108 included in the power device apparatus 1 shown in FIG.
  • the voltage input terminal 300 is connected to one end of the upper voltage dividing resistor (r 1 ) 301. Further, the other end of the upper voltage dividing resistor (r 1 ) 301, one end of the lower voltage dividing resistor (r 2 ) 303, and the positive input terminal 302 of the operational amplifier 304 are connected. Further, the other end of the lower voltage dividing resistor (r 2 ) 303 and the ground terminal 310 of the V / I conversion circuit 3 are connected. The output terminal 305 of the operational amplifier 304 and the base terminal of the NPN transistor 306 are connected.
  • the negative input terminal 308 of the operational amplifier 304, the emitter terminal of the NPN transistor 306, and one end of the gm setting resistor (R 1 ) 309 are connected. Also, the other end of the gm setting resistor (R 1 ) 309 and the ground terminal 310 of the V / I conversion circuit 3 are connected. Further, the output of the band gap reference voltage circuit (V BG ) 311 and the positive input terminal 312 of the operational amplifier 313 are connected, the other end of the band gap reference voltage circuit (V BG ) 311, and the V / I conversion circuit 3 A ground terminal 310 is connected. Further, the output terminal 315 of the operational amplifier 313 and the base terminal of the NPN transistor 316 are connected.
  • the negative input terminal 317 of the operational amplifier 313, the emitter terminal of the NPN transistor 316, and one end of the gm setting resistor (R 2 ) 318 are connected, the other end of the gm setting resistor (R 2 ) 318, and the V / I conversion circuit.
  • 3 ground terminals 310 are connected.
  • the collector terminal 322 of the NPN transistor 316, the collector terminal and base terminal of the PNP transistor 320, and the base terminal of the PNP transistor 321 are connected.
  • the emitter terminal of the PNP transistor 320 and the emitter terminal of the PNP transistor 321 are connected to the power supply terminal 319.
  • the collector terminal of the NPN transistor 306, the collector terminal of the PNP transistor 321 and the current output terminal 307 are connected.
  • FIG. 4 is another configuration (third configuration) diagram of the V / I conversion circuit 108 included in the power device device 1 shown in FIG.
  • the V / I conversion circuit 4 in this configuration includes the V / I conversion circuit 3 shown in FIG. 3 and a current square circuit 401.
  • the V / I conversion circuit 3 converts the input voltage into a current and outputs the current.
  • the current square circuit 401 has a configuration that squares an input current and outputs the current.
  • FIG. 5 is a configuration diagram of the current square circuit 401 included in the V / I conversion circuit 4 of FIG.
  • a current input terminal 500, an anode terminal of a diode 501 and a base terminal of an NPN transistor 505 are connected. Further, the cathode terminal of the diode 501 and the anode terminal of the diode 502 are connected, and the cathode terminal of the diode 502 and the ground terminal 503 of the current square circuit 401 are connected. Further, the collector terminal of the NPN transistor 505 and the power supply terminal 504 of the current square circuit 401 are connected. The emitter terminal of the NPN transistor 505, the base terminal of the NPN transistor 508, the constant current source 507, and the node 506 are connected.
  • the emitter terminal of the NPN transistor 508 and the ground terminal 503 of the current square circuit 401 are connected, and the collector terminal of the NPN transistor 508 and the current output terminal 509 are connected. That is, the current input to the current input terminal 500 is squared, flows to the collector of the NPN transistor 508, and is output to the current output terminal 509 as a sink current. Thereby, the gate current can be controlled more finely.
  • FIG. 6 is a configuration diagram of a bootstrap power supply circuit used as a power supply for the upper arm control circuit according to the present embodiment and its peripheral circuits.
  • the power device apparatus 1 may include GaN / GIT devices 606 and 607 and a bootstrap power supply circuit 611 as shown in FIG. 6 instead of the insulating variable DCDC converter 107.
  • the bootstrap power supply circuit 611 functions to superimpose a predetermined voltage on the gate voltage of the gate terminal of the GaN / GIT device 606 of the upper arm with respect to the voltage at the midpoint of the GaN / GIT devices 606 and 607.
  • the upper arm means a circuit arranged on the positive side of the DC power supply
  • the lower arm means a circuit arranged on the negative side of the DC power supply.
  • the upper arm is connected to one end of a power device (for example, the GaN / GIT device 105 in FIG. 1) that performs the switching operation of the upper arm on the positive side of the DC power supply.
  • the load device is connected to one end of the power device that performs the switching operation of the lower arm from the other end of the power device.
  • the lower arm is connected to the other end of the power device that performs the switching operation of the load circuit and the upper arm and one end of the power device that performs the switching operation of the lower arm, and performs the switching operation of the lower arm on the negative side of the DC power supply.
  • a circuit to which the other end of the power device is connected a circuit in which the main circuit positive power supply voltage terminal 605 side is connected to the GaN / GIT device 606 is an upper arm, and a circuit in which the GaN / GIT device 607 is connected to a negative power supply voltage terminal 608 is a lower arm. Accordingly, the GaN / GIT device 606 functions as an upper arm control circuit, and the GaN / GIT device 607 functions as a lower arm control circuit.
  • negative power supply voltage terminal 604 in FIG. 6 corresponds to the node 102 in FIG.
  • positive power supply voltage terminal 603 in FIG. 6 corresponds to the node 100 in FIG.
  • the bootstrap power supply circuit 611 generates a gate voltage of the GaN / GIT device 606 with respect to the negative power supply voltage terminal 604 of the upper arm control circuit and the voltage ( For example, it has a function of generating a voltage higher by 10 V) from the positive power supply voltage terminal 603 of the upper arm control circuit.
  • the voltage at the negative power supply voltage terminal 604 of the upper arm control circuit is a source output that is a rectangular wave with an amplitude of 0V-300V.
  • the positive power supply voltage terminal 600 of the lower arm control circuit and the anode terminal of the diode 601 are connected, and the cathode terminal of the diode 601 and one end of the capacitor 602 are controlled by the upper arm.
  • the positive power supply voltage terminal 603 of the circuit is connected.
  • the source terminal of the GaN GIT device 606 for the upper arm, the drain terminal of the GaN GIT device 607 for the lower arm, and the other end of the capacitor 602 are connected to the negative power supply voltage terminal 604 of the upper arm control circuit. Has been.
  • the drain terminal of the GaN GIT device 606 for the upper arm is connected to the main circuit positive power supply voltage terminal 605
  • the source terminal of the GaN GIT device 607 for the lower arm is the main circuit ground terminal
  • the lower arm It is connected to the negative power supply voltage terminal 608 of the control circuit.
  • the gate terminal 609 of the upper arm GaN GIT device 606 is connected to the upper arm current gate driver
  • the gate terminal 610 of the lower arm GaN GIT device 607 is connected to the lower arm current gate driver.
  • the bootstrap power supply circuit 611 has a configuration in which both ends of the capacitor 602 are power supply terminals.
  • the power device apparatus 1 can superimpose a predetermined voltage on the gate voltage of the GaN • GIT device 105 without using the insulating variable DCDC converter 107.
  • the predetermined voltage is, for example, a voltage of 0-10V.
  • the voltage difference between the positive power supply voltage terminal 603 of the upper arm control circuit and the negative power supply voltage terminal (source output) 604 of the upper arm control circuit. Can be set to 0-10V.
  • the above is the apparatus configuration of the power device apparatus 1 according to the first embodiment of the present invention.
  • the CPU (or control logic) 106 uses PWM (Pulse Width Modulation) modulation as in a normal system to turn on and off the GaN / GIT device 105 as a power device.
  • PWM Pulse Width Modulation
  • the GaN • GIT device 105 does not use a linear operation region, and drive loss is reduced.
  • a current on / off signal is sent from the CPU 106 to the anode terminal 112 and the cathode terminal 113 on the primary input side of the photocoupler 103.
  • the photocoupler 103 can generate a voltage floating from the main circuit negative power source (main circuit ground) at the secondary output terminal of the photocoupler 103.
  • the secondary output terminal of the photocoupler 103 is connected to the input terminal of the current gate driver 104.
  • the output terminal of the current gate driver 104 is connected to the gate terminal 111 of the GaN / GIT device 105 via the current control terminal 114. With such a configuration, the GaN / GIT device 105 can be turned on and off.
  • the CPU (or control logic) 106 knows the drain current of the GaN / GIT device 105. For example, it is assumed that a motor is connected to the GaN • GIT device 105. The drain current flowing through the drain terminal of the GaN ⁇ GIT device 105 when the motor connected to the GaN ⁇ GIT device 105 is operating at maximum rotation is set to 50A. Further, the drain current when the motor to which the GaN / GIT device 105 is connected is performing the minimum rotation operation is 1A. At this time, the gate current necessary for flowing the drain current 50A to the GaN / GIT device 105 is, for example, 50 mA, and the gate current necessary for flowing the drain current 1A is, for example, 1 mA.
  • the current gate driver 104 During the maximum rotation of the motor, the current gate driver 104 generates a 50 mA gate current. For this purpose, the CPU (or control logic) 106 outputs a signal to the control terminal 116 of the insulating variable DCDC converter 107 so that a voltage of 10 V is output to the insulating variable DCDC converter 107. Further, the current gate driver 104 generates a 1 mA gate current during the minimum rotation operation of the motor. For this purpose, the CPU (or control logic) 106 outputs a signal to the control terminal 116 of the isolated variable DCDC converter 107 so that a voltage of 5 V is output to the isolated variable DCDC converter 107.
  • the V / I conversion circuit 108 receives the output voltage of the insulation type variable DCDC converter 107 and outputs a current.
  • the GaN • GIT device 105 performs the on / off operation without entering the linear operation region, so that the loss does not increase.
  • the output voltage (V CC ) of the insulation type variable DCDC converter 107 is the same as the voltage input terminal 200 and the V / I conversion. It is equal to the potential difference between the ground terminals 210 of the circuit 2.
  • the voltage related to the positive input terminal 202 divided by the first voltage dividing resistor (r 1 ) 201 and the second voltage dividing resistor (r 2 ) 203 is input to the positive side of the operational amplifier 204.
  • a gm setting resistor (R) 209 is connected to the negative input of the operational amplifier 204. Since the operational amplifier 204 operates so that the positive and negative input voltages are equal, the collector current of the NPN transistor 206, that is, the output current of the V / I conversion circuit 2 having the first configuration is expressed by the following (Equation 1). become.
  • the V / I conversion circuit 2 in this configuration changes the gate current of the GaN • GIT device 105 in proportion to the output voltage (V CC ) of the insulation type variable DCDC converter 107.
  • FIG. 7 is a diagram showing input / output current-voltage characteristics in the first configuration of the V / I conversion circuit in which this equation is graphed.
  • the function is a linear function passing through the origin.
  • the power supply voltage rating of a semiconductor process used in the current gate driver 104 is, for example, 5V to 10V or 10V to 30V in many cases. Therefore, the ratio of the variable range of the power supply voltage is about 1 to 3.
  • the necessary range of the gate current is, for example, 1 mA to 50 mA.
  • the ratio of the gate current can only be 1 to 3.
  • the output voltage (V CC ) of the insulation type variable DCDC converter 107 is equal to the voltage input terminal 300 and the V / I. It is equal to the potential difference between the ground terminals 310 of the conversion circuit.
  • the voltage divided by the first voltage dividing resistor (r 1 ) 301 and the second voltage dividing resistor (r 2 ) 303 is input to the positive side of the operational amplifier 304.
  • a gm setting resistor (R 1 ) 309 is connected to the negative input of the operational amplifier 304. Since the operation is performed so that the positive and negative input voltages of the operational amplifier are equal, the collector current of the NPN transistor 306 is expressed by the following (Equation 2).
  • the output voltage from the bandgap reference voltage circuit 311 is input to the positive side of the operational amplifier 313, and the gm setting resistor (R 2 ) 318 is connected to the negative input of the operational amplifier 313.
  • the operational amplifier 313 operates so that the positive and negative input voltages are equal to each other, and the collector current of the NPN transistor 316 is input to the mirror circuit constituted by the PNP transistors 320 and 321. Therefore, the collector current of the PNP transistor 321 is expressed by the following (Equation 3).
  • the V / I conversion circuit 3 in this configuration changes the gate current of the GaN • GIT device 105 in proportion to the output voltage of the insulation type variable DCDC converter 107.
  • FIG. 8 is a diagram showing input / output current-voltage characteristics in the second configuration of the V / I conversion circuit in which this equation is graphed.
  • the function is a linear function in which the Y intercept 800 is ⁇ V BG / R 2 .
  • the range of the gate current is, for example, 5 mA to 50 mA. can do. That is, the ratio of the variable range of the gate current is 10.
  • V CC V CC
  • FIG. 9 is a diagram showing the input / output current voltage characteristics in the third configuration of the V / I conversion circuit in which this equation is graphed.
  • the current-voltage characteristic of the V / I conversion circuit 3 in the second configuration shown in FIG. 8 is expressed by a linear function
  • the gate current range is set to 1 mA to 50 mA, for example. can do. That is, the ratio of the variable range of the gate current is 50.
  • the power device device 1 including any one of the V / I conversion circuits 2, 3, 4 from the first configuration to the third configuration includes the GaN •
  • the gate current can be set with high accuracy in accordance with the drain current of the GIT device 105.
  • the power device device 1 of the present invention performs the same operation. Further, even if the photocoupler 103 in FIG. 1 is replaced with a level shift circuit constituted by a high voltage transistor or the like, the power device device 1 of the present invention performs the same operation.
  • the power device device according to this embodiment is different from the power device device according to the first embodiment in that a voltage sample hold circuit is arranged at the input side terminal of the V / I conversion circuit.
  • FIG. 10 is a configuration diagram of a power device device according to the second embodiment.
  • the voltage S / H (sample hold) circuit 1015 has a function of fixing the timing of taking in the power supply voltage and holding the voltage until the next taking-in. Thereby, for example, it is possible to set an optimum gate current in accordance with the timing immediately before the drain current of the GaN / GIT device 1005 is turned on, and the influence of electromagnetic induction noise or the like due to the operation of the GaN / GIT device 1005 is affected. It is possible to avoid it.
  • the power device device 10 includes a secondary positive output terminal of a photocoupler 1003, a positive power supply terminal of a current gate driver 1004, a voltage S / H (sample hold).
  • the input terminal of the circuit 1015 and the positive power supply terminal of the insulation type variable DCDC converter 1007 are connected to the node 1000.
  • a negative power supply terminal on the secondary side of the photocoupler 1003, a negative power supply terminal of the current gate driver 1004, a source terminal of the GaN / GIT device 1005, and a negative power supply terminal of the insulating variable DCDC converter 1007 are provided. , Connected to the node 1002.
  • the node 1002 is connected to the lower arm and is connected to the output terminal 1010 of the power device device 10.
  • the secondary output terminal of the photocoupler 1003, the input terminal of the current gate driver 1004, and the control terminal of the voltage S / H (sample hold) circuit 1015 are connected to the node 1001.
  • the output terminal of the current gate driver 1004 is connected to the gate terminal 1011 of the GaN / GIT device 1005 via the current control terminal 1014. Further, the output terminal 1017 of the voltage S / H (sample hold) circuit 1015 and the input terminal of the V / I conversion circuit 1008 are connected. Further, the output terminal of the V / I conversion circuit 1008 and the current control terminal 1014 of the current gate driver 1004 are connected.
  • the drain terminal of the GaN • GIT device 1005 is connected to the main circuit positive power supply voltage terminal 1009.
  • the CPU (or control logic) 1006 is connected to the primary-side anode terminal 1012 and the cathode terminal 1013 of the photocoupler 1003, respectively.
  • the CPU (or control logic) 1006 is connected to the control terminal 1016 of the insulation type variable DCDC converter 1007.
  • FIG. 11 is a configuration diagram of the voltage S / H (sample hold) circuit 1015 included in FIG.
  • the voltage input terminal 1100 is connected to one end of the switch 1101.
  • the other end of the switch 1101, one end of the capacitor 1103, and the positive input terminal 1102 of the operational amplifier 1105 are connected.
  • the other end of the capacitor 1103 is connected to the ground terminal 1104 of the voltage S / H (sample hold) circuit.
  • the switch control terminal 1107 is connected to the control input terminal of the switch 1101. Further, the negative input terminal of the operational amplifier 1105, the output terminal of the operational amplifier 1105, and the voltage output terminal 1106 of the voltage S / H (sample hold) circuit are connected.
  • the power device device 10 has a voltage S / H (sample hold) immediately before a V / I conversion circuit 1008 corresponding to the V / I conversion circuit 108 in the power device device 1 of FIG. The difference is where the circuit 1015 is provided.
  • the insulated variable DCDC converter 1007 is used for the upper arm, but since it changes in a short time from the ground level of the main circuit to the potential difference of several hundred volts, there may be a lot of power supply noise. Therefore, even when it is desired to set the CPU (or control logic) 1006 in FIG. 10 to an arbitrary power supply voltage, a desired voltage may not be obtained due to power supply noise. Therefore, the output terminal of the photocoupler 1003 is connected to the control terminal of the voltage S / H (sample hold) circuit 1015, the timing for taking in the node 1000 as the power supply voltage is fixed, and the voltage is held until the next take-in.
  • the capture timing is, for example, the timing immediately before the drain current of the GaN / GIT device 1005 is turned on, and the influence of electromagnetic induction noise or the like due to the operation of the GaN / GIT device 1005 can be avoided.
  • V / I conversion circuit 1008 described with reference to FIGS. 2 to 5 can be used as it is.
  • the power device device 10 according to the second embodiment of the present invention can set an optimum gate current in accordance with the drain current of the GaN / GIT device 1005. Therefore, the conventional simple configuration can solve the problem that it is difficult to set a fine gate current.
  • the power device device 10 of the present invention performs the same operation as described above.
  • the bootstrap power supply circuit 611 is used, the fluctuation of the power supply voltage is particularly large. Therefore, the power device device 10 according to the second embodiment in which the timing for taking in the node 1000 that is the power supply voltage is fixed is particularly effective. Further, even if the photocoupler 1003 in FIG. 10 is replaced with a level shift circuit composed of a high voltage transistor or the like, the power device device of the present invention performs the same operation as described above.
  • the power device device in the present embodiment is different from the power device devices in the first and second embodiments in that, in the power device device, a current S / H (sample hold) circuit is connected to a terminal on the output side of the V / I conversion circuit. Is the point where is placed.
  • a current S / H (sample hold) circuit is connected to a terminal on the output side of the V / I conversion circuit. Is the point where is placed.
  • FIG. 12 is a configuration diagram of a power device device according to the third embodiment.
  • the power device device 12 includes a secondary positive power supply terminal of the photocoupler 1203, a positive power supply terminal of the current gate driver 1204, and an input terminal of the V / I conversion circuit 1208.
  • a positive power supply terminal of the variable type DCDC converter 1207 is connected to the node 1200.
  • the secondary negative power supply terminal of the photocoupler 1203, the negative power supply terminal of the current gate driver 1204, the source terminal of the GaN / GIT device 1205, and the negative power supply terminal of the insulated variable DCDC converter 1207 are provided.
  • the node 1202 is connected to the lower arm and connected to the output terminal 1210 of the power device device 12.
  • the secondary output terminal of the photocoupler 1203 and the input terminal of the current gate driver 1204 are connected to the node 1201.
  • the output terminal of the current gate driver 1204 is connected to the gate terminal 1211 of the GaN / GIT device 1205 via the current control terminal 1214. Further, the output terminal of the V / I conversion circuit 1208 and the input terminal 1217 of the current S / H circuit 1215 are connected. Also, the output terminal of the current S / H circuit 1215 and the current control terminal 1214 of the current gate driver 1204 are connected.
  • the drain terminal of the GaN / GIT device 1205 is connected to the main circuit positive power supply voltage terminal 1209.
  • the CPU (or control logic) 1206 is connected to the anode terminal 1212 and the cathode terminal 1213 on the primary side of the photocoupler 1203.
  • the CPU (or control logic) 1206 is connected to the control terminal 1216 of the insulation type variable DCDC converter 1207.
  • FIG. 13 is a configuration diagram of the current S / H circuit 1215 included in FIG.
  • the current input terminal 1300 of the current S / H circuit 1215 is connected to one end of the switch 1301 and the drain terminal of the Nch MOS transistor 1302.
  • the other end of the switch 1301, the gate terminal of the Nch MOS transistor 1302, and the gate terminal of the Nch MOS transistor 1304 are connected to the node 1303.
  • the source terminal of the Nch MOS transistor 1302 and the source terminal of the Nch MOS transistor 1304 are connected to the ground terminal 1306 of the current S / H circuit 1215.
  • the switch control terminal 1307 is connected to the control input terminal of the switch 1301. Further, the drain terminal of the Nch MOS transistor 1304 and the current output terminal 1305 of the current S / H circuit are connected.
  • the power device device 12 according to this embodiment shown in FIG. 12 is provided with a current S / H circuit 1215 immediately after the V / I conversion circuit 1208 corresponding to the V / I conversion circuit 108 in the power device device 1 of FIG.
  • the difference is the difference.
  • the insulating variable DCDC converter 1207 is used for the upper arm.
  • the CPU (or control logic) 1206 in FIG. 12 wants to set an arbitrary power supply voltage, a desired voltage may not be obtained due to power supply noise. Therefore, the output terminal of the photocoupler 1203 is connected to the control terminal of the current S / H circuit 1215, and the node 1200 that is the power supply voltage is converted into a current by the V / I conversion circuit 1208.
  • the timing at which the current from the V / I conversion circuit 1208 is captured is fixed by the current S / H circuit 1215, and the current is held until the next capture.
  • the operation of the current S / H circuit 1215 will be described with reference to FIG.
  • the switch 1301 When the switch 1301 is closed, the input current applied from the current input terminal 1300 is the same as the input current as an output current from the current output terminal 1305 because the Nch MOS transistors 1302 and 1304 form a mirror circuit. Pull in.
  • the switch control terminal 1307 is a sampling control terminal for current S / H. By opening the switch 1301, the gate voltage of the node 1303 can be held, and the current is held. As described above, the current S / H circuit operates.
  • V / I conversion circuit described in FIGS. 2 to 5 can be used as it is.
  • the power device device 12 according to the third embodiment of the present invention can set an optimum gate current in accordance with the drain current of the GaN • GIT device 1205. Therefore, the conventional simple configuration can solve the problem that it is difficult to set a fine gate current.
  • the power device device 12 of the present invention performs the same operation as described above.
  • the power device device 12 according to the third embodiment in which the fluctuation of the power supply voltage is particularly large and the timing for taking in the current from the V / I conversion circuit 1208 is fixed is particularly effective.
  • the photocoupler 1203 in FIG. 12 is replaced with a level shift circuit composed of a high voltage transistor or the like, the power device device of the present invention performs the same operation as described above.
  • the power device device in this embodiment is different from the power device device in the first embodiment in that instead of the photocoupler 103, the current gate driver 104, and the V / I conversion circuit 108, the photocoupler 103, the current gate driver 104, A photocoupler driver 1403 integrated with the V / I conversion circuit 108 is provided. Furthermore, a gate current setting resistor 1404 is provided as a gate current setting unit between the photocoupler driver 1403 and the gate of the GaN / GIT device 1405.
  • FIG. 14 is a configuration diagram of a power device device according to the fourth embodiment.
  • the secondary positive power supply terminal 1400 of the photocoupler driver 1403 is connected to the positive power supply terminal of the insulation type variable DCDC converter 1407.
  • the secondary negative power supply terminal 1402 of the photocoupler driver 1403, the source terminal of the GaN GIT device 1405, and the negative power supply terminal of the insulation type variable DCDC converter 1407 are connected to the node 1410.
  • the secondary output terminal 1401 of the photocoupler driver 1403 is connected to one end of the gate current setting resistor 1404.
  • the other end of the gate current setting resistor 1404 is connected to the gate terminal 1411 of the GaN / GIT device 1405.
  • the drain terminal of the GaN / GIT device 1405 is connected to the main circuit positive power supply voltage terminal 1409.
  • the CPU (or control logic) 1406 is connected to the primary-side anode terminal 1412 and the cathode terminal 1413 of the photocoupler driver 1403, respectively.
  • the CPU (or control logic) 1406 is connected to the control terminal 1416 of the insulation type variable DCDC converter 1407.
  • a CPU (or control logic) 1406 reduces the drive loss without using a linear operation region by using PWM modulation and turning on / off the power device as in a normal system.
  • the CPU (or control logic) 1406 sends a current on / off signal to the anode terminal 1412 and the cathode terminal 1413 of the photocoupler driver 1403.
  • the photocoupler driver 1403 can generate a voltage floating from the main circuit negative power supply (main circuit ground) at the output terminal 1401 on the secondary side.
  • the secondary output terminal 1401 of the photocoupler driver 1403 is connected to one end of the gate current setting resistor 1404 and supplies the gate current from the other end of the gate current setting resistor 1404 to the gate terminal 1411 of the GaN GIT device 1405. .
  • V F is V GS of the GaN / GIT device 1405, and can be expressed equivalently by the same formula as that in which a diode is connected between the gate and the source, and is expressed as V F representing the forward voltage. .
  • the GaN / GIT device 1405 can be turned on and off in the same manner as a general system.
  • the CPU (or control logic) 1406 generally grasps the drain current of the GaN • GIT device 1405. For example, it is assumed that a motor is connected to the GaN / GIT device 1405.
  • the drain current flowing through the drain terminal of the GaN / GIT device 1405 when the motor to which the GaN / GIT device 1405 is connected is operating at maximum rotation is 50 A, and the drain current when operating at the minimum rotation is 1 A.
  • the gate current required to flow the drain current 50A to the GaN / GIT device 1405 is, for example, 50 mA
  • the gate current required to flow the drain current 1A is, for example, 1 mA.
  • the photocoupler driver 1403 generates a 50 mA gate current during the maximum rotation of the motor.
  • the CPU (or control logic) 1406 outputs a signal to the control terminal 1416 of the isolated variable DCDC converter 1407 so that a voltage of 10 V is output to the isolated variable DCDC converter 1407.
  • the photocoupler driver 1403 generates a 1 mA gate current during the minimum rotation operation of the motor.
  • the CPU (or control logic) 1406 outputs a signal to the control terminal 1416 of the isolated variable DCDC converter 1407 so that a voltage of 5 V is output to the isolated variable DCDC converter 1407.
  • the power device device 14 according to the fourth embodiment of the present invention can set an optimum gate current in accordance with the drain current of the GaN • GIT device 1405, which is a conventional simple device. With a simple configuration, the problem that fine gate current setting is difficult can be solved.
  • the power device device 14 of the present invention performs the same operation as described above. Further, even if the photocoupler driver 1403 in FIG. 14 is replaced with a level shift circuit composed of a high breakdown voltage transistor or the like, the power device device of the present invention performs the same operation as described above.
  • FIG. 15 is a configuration diagram of a power device device according to a comparative example of the embodiment of the present invention.
  • the secondary positive power supply terminal 1500 of the photocoupler 1503 and the secondary positive power supply terminal 1500 of the photocoupler 1508 are connected to the positive power supply terminal of the isolated DCDC converter 1507. .
  • the secondary negative power supply terminal 1502 of the photocoupler 1503, the secondary negative power supply terminal 1502 of the photocoupler 1508, the source terminal of the GaN GIT device 1505, and the negative of the isolated DCDC converter 1507 The power supply terminal is connected to the node 1510.
  • the secondary output terminal 1501 of the photocoupler 1503 and one end of the gate current setting resistor (R 1 ) 1504 are connected, and the secondary output terminal 1517 of the photocoupler 1508 and the gate current setting resistor (R 2 )
  • One end of 1512 is connected, and the other end of the gate current setting resistor (R 1 ) 1504, the other end of the gate current setting resistor (R 2 ) 1512, and the gate terminal 1511 of the GaN GIT device 1505 are connected.
  • the drain terminal of the GaN / GIT device 1505 is connected to the main circuit positive power supply voltage terminal 1509, and the CPU (or control logic) 1506 is connected to the primary-side anode terminal 1513 and cathode terminal 1514 of the photocoupler 1503.
  • a CPU (or control logic) 1506 is connected to an anode terminal 1516 and a cathode terminal 1515 on the primary side of the photocoupler 1508, respectively.
  • a CPU (or control logic) 1506 uses PWM modulation to turn on and off a power device, thereby reducing drive loss without using a linear operation region. Specifically, a current on / off signal is sent to the anode terminal 1513 and the cathode terminal 1514 of the photocoupler 1503, and a current on / off signal is sent to the anode terminal 1516 and the cathode terminal 1515 of the photocoupler 1508. A voltage floated from the main circuit negative power supply (main circuit ground) can be generated at the secondary output terminal of the coupler 1508.
  • the gate current setting resistor (R 2 ) 1512 has a resistance value twice that of the gate current setting resistor (R 1 ) 1504.
  • the gate current I (V CC ) is expressed by the following (Equation 7).
  • V F of (Expression 7) is V GS of the GaN • GIT device 1505, and can be expressed equivalently by the same expression as that in which a diode is connected between the gate and the source. Therefore, V F representing the forward voltage is expressed. It is written.
  • the gate setting resistor R is a parallel combined resistance value of the gate current setting resistor (R 1 ) 1504 and the gate current setting resistor (R 2 ) 1512. The following ( It has the value shown in equation 8).
  • V F 3V
  • the CPU (or control logic) 1506 knows the drain current of the GaN GIT device 1505. For example, when a motor is connected to the GaN ⁇ GIT device 1505, the drain current flowing through the drain terminal of the GaN ⁇ GIT device 1505 when the motor connected to the GaN ⁇ GIT device 1505 is operating at maximum rotation is 50A, The drain current during the minimum rotation operation is 1A. At this time, the gate current required to flow the drain current 50A to the GaN / GIT device 1505 is, for example, 50 mA, and the gate current required to flow the drain current 1A is 1 mA.
  • the CPU (or control logic) 1506 is connected to the anode terminal 1513 and the cathode terminal 1514 of the photocoupler 1503 so that the gate current setting resistor 1504 and the gate current setting resistor 1512 generate these gate currents during the maximum rotation operation of the motor.
  • a current-on signal is sent, and a current-on signal is sent to the anode terminal 1516 and the cathode terminal 1515 of the photocoupler 1508.
  • the power device device requires two systems of photocouplers 1503 and 1508, which increases complexity, increases cost, and reliability. The problem of falling.
  • n photocouplers level shift circuits 1503 and 1508
  • the gate current becomes one fixed value, and there is a problem that fine current setting is difficult if cost is prioritized.
  • the insulating variable DCDC converter may be replaced with a bootstrap power supply circuit.
  • the photocoupler may be replaced with a level shift circuit configured with a high voltage transistor or the like.
  • the power device device according to the present invention includes other embodiments realized by combining arbitrary components in the above embodiments, and those skilled in the art without departing from the gist of the present invention with respect to the embodiments. Modifications obtained by various modifications that can be conceived and various devices including the power device device according to the present invention are also included in the present invention.
  • an inverter system such as an air conditioner provided with the power device device according to the present invention is also included in the present invention.
  • the present invention is a power device device that can significantly reduce power consumption at low output in an inverter system such as an air conditioner, a half-bridge circuit, and a full-bridge circuit, and can greatly contribute to improvement of energy saving performance.

Landscapes

  • Control Of Electrical Variables (AREA)
  • Power Conversion In General (AREA)
  • Inverter Devices (AREA)

Abstract

　本発明は、簡単な回路構成で、ゲート電流を細かく制御できるパワーデバイス装置を提供する。ソース端子と、ドレイン端子と、ゲート端子とを備え、前記ゲート端子に印加されたゲート電流によりオンオフ動作するパワーデバイス（１０５）を備えたパワーデバイス装置（１）であって、可変電圧を発生する可変電圧源（１０７）と、可変電圧源（１０７）から発生する電圧に応じて、ゲート電流を変化させるゲート電流設定部（１０８）と、ゲート電流設定部の出力電流に応じて、電流を出力する電流ゲートドライバ（１０４）と、絶縁を確保し、ゲート電流をオン／オフさせるためのレベルシフト回路（１０３）を備える。

Description

パワーデバイス装置
　本発明は、インバータシステム等の上アームのパワーデバイスである。具体的には、ゲート電流値を制御するために専用の制御線を増やすことなく、上アームの制御電源電圧値を利用し、ゲート電流を細かく制御することを可能にするパワーデバイス装置に関する。
　従来、インバータシステム等のパワーデバイスは、ＭＯＳＦＥＴ（Ｍｅｔａｌ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）やＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ　Ｇａｔｅ　Ｂｉｐｏｌａｒ　Ｔｒａｎｓｉｓｔｏｒ）が使われ、定電圧駆動方式のゲートドライバにより、パワーデバイスの駆動が制御されることが多かった。
　近年、オン抵抗が低く高速で動作する次世代のパワーデバイスとして、ＧａＮ・ＧＩＴ（Ｇａｔｅ　Ｉｎｊｅｃｔｉｏｎ　Ｔｒａｎｓｉｓｔｏｒ）デバイスが登場している。ＧａＮ・ＧＩＴデバイスの駆動を制御するためのゲートドライバとしては、定電流駆動方式が注目されている。具体的には、定電流を発生する定電流回路により、ＧａＮ・ＧＩＴデバイスのゲートに定電流を印加する、または、印加しないことによって、ＧａＮ・ＧＩＴデバイスがオンオフ動作をする。定電流回路は、通常はリニア回路のバイアス電流として使われていることが多い。オンオフ動作と定電流回路の組合せは、発振回路などに使われている（例えば、特許文献１）。
　特許文献１には、オンオフ動作と定電流回路の組合せからなる発振回路が開示され、この発振回路は、電源電圧に比例した定電流回路を備えている。この定電流回路は、電源電圧が高くなると、発振周波数が高くなる従来技術のＦ／Ｖ変換回路（周波数／電圧変換回路）である。
特開平４－１３３１１３号公報
　しかし、従来技術に示された回路では、パワーデバイス装置のゲート電流を細かく制御するためにゲート制御線とフォトカプラなどの回路を増やす必要がある。また、逆に回路を単純にすると、パワーデバイス装置のゲート電流の細かい制御が難しい。
　本発明は、簡単な回路構成で、ゲート電流を細かく制御できるパワーデバイス装置を提供する。
　本発明の一形態に係るパワーデバイス装置は、ソース端子と、ドレイン端子と、ゲート端子とを有する。さらに、パワーデバイス装置は、ゲート端子に印加されたゲート電流によりオンオフ動作するパワーデバイスを有する。さらに、パワーデバイス装置は、可変電圧を発生する可変電圧源を有する。さらに、パワーデバイス装置は、可変電圧源から発生する電圧に応じて、ゲート電流を変化させるゲート電流設定部を有する。さらに、パワーデバイス装置は、ゲート電流設定部の出力電流に応じて、電流を出力する電流ゲートドライバを有する。さらに、パワーデバイス装置は、絶縁を確保し、ゲート電流をオン／オフさせるためのレベルシフト回路を有する。
　この構成によれば、大電流負荷の時、絶縁型可変ＤＣＤＣコンバータの電源電圧を高くすることでゲート電流を増やすことができる。また、小電流負荷の時、絶縁型可変ＤＣＤＣコンバータの電源電圧を低くすることができる。これにより、ゲート電流を減らすことで最適のゲート電流に設定でき、回路構成を複雑にすることなく、ゲート電流を細かく制御することができる。
　また、ゲート電流設定部が、Ｖ／Ｉ変換回路から構成され、Ｖ／Ｉ変換回路は、可変電圧源の出力電圧に比例してゲート電流を設定することが好ましい。
　この構成によれば、Ｖ／Ｉ変換回路により絶縁型可変ＤＣＤＣコンバータの出力電圧に比例してゲート電流を変化させることで、ゲート電流を精度よく制御することができる。
　また、ゲート電流設定部が、Ｖ／Ｉ変換回路から構成され、Ｖ／Ｉ変換回路は、電流自乗回路を有する。
　この構成によれば、ゲート電流をより精度よく制御することができる。
　また、パワーデバイス装置は、可変電圧源が、ゲート端子のゲート電圧に所定の電圧を重畳するためのブートストラップ電源回路を有する。
　この構成によれば、ゲート電流をより精度よく制御することができる。
　また、パワーデバイス装置は、ゲート電流設定部の直前に、電圧サンプルホールド回路を有する。
　また、パワーデバイス装置は、ゲート電流設定部の直後に、電流サンプルホールド回路を有する。
　この構成によれば、電源電圧をＶ／Ｉ変換回路で電流に変換し、サンプルホールド回路によりその電流を取り込むタイミングを固定し、次の取り込みまで電流をホールドすることができる。これにより、ＧａＮ・ＧＩＴデバイスのドレイン電流に合わせて最適のゲート電流を設定することが可能である。
　また、パワーデバイス装置は、レベルシフト回路と電流ゲートドライバとゲート電流設定部とが一体となったフォトカプラ・ドライバを有する。さらに、パワーデバイス装置は、フォトカプラ・ドライバとパワーデバイスのゲート端子との間に、ゲート電流設定部としてゲート電流設定抵抗を備えることが好ましい。
　この構成によれば、パワーデバイスのソースまたはドレインとゲートとの間に電位差を変化させることにより、ゲート電流を制御することができる。
　本発明によると、簡単な回路構成で、ゲート電流を細かく制御できるパワーデバイス装置を提供することができる。
図１は、本発明の第１の実施形態に係るパワーデバイス装置の上アームの構成図である。 図２は、同実施形態のパワーデバイス装置に含まれるＶ／Ｉ変換回路の第１の構成図である。 図３は、同実施形態のパワーデバイス装置に含まれるＶ／Ｉ変換回路の第２の構成図である。 図４は、同実施形態のパワーデバイス装置に含まれるＶ／Ｉ変換回路の第３の構成図である。 図５は、同実施形態のＶ／Ｉ変換回路に含まれる電流自乗回路の構成図である。 図６は、同実施形態のブートストラップ電源回路とその周辺回路の構成図である。 図７は、同実施形態のＶ／Ｉ変換回路の第１の構成における入出力電流電圧特性を示す図である。 図８は、同実施形態のＶ／Ｉ変換回路の第２の構成における入出力電流電圧特性を示す図である。 図９は、同実施形態のＶ／Ｉ変換回路の第３の構成における入出力電流電圧特性を示す図である。 図１０は、本発明の第２の実施形態に係るパワーデバイス装置の構成図である。 図１１は、同実施形態の電圧Ｓ／Ｈ（サンプルホールド）回路の構成図である。 図１２は、本発明の第３の実施形態に係るパワーデバイス装置の構成図である。 図１３は、同実施形態の電流Ｓ／Ｈ（サンプルホールド）回路の構成図である。 図１４は、本発明の第４の実施形態に係るパワーデバイス装置の構成図である。 図１５は、本発明の実施形態の比較例に係るパワーデバイス装置の構成図である。
　（第１の実施形態）
　以下、本発明の実施例におけるパワーデバイス装置について、図面を参照しながら説明する。
　図１は、第１の実施形態に係るパワーデバイス装置の構成図である。通常、これは上アームと呼ばれる部分であり、ほぼ同じ構成を持つ下アームを接続し、組み合わせて使用される。
　図１に示すように、本実施の形態に係るパワーデバイス装置１は、レベルシフト回路の一種であるフォトカプラ１０３と、電流ゲートドライバ１０４と、電流制御端子１１４と、ＧａＮ・ＧＩＴデバイス１０５と、ＣＰＵ（または制御ロジック）１０６と、絶縁型可変ＤＣＤＣコンバータ１０７と、Ｖ／Ｉ変換回路（電圧／電流変換回路）１０８と、主回路正電源電圧端子１０９とを有する。なお、ＣＰＵ（または制御ロジック）１０６は、以下、ＣＰＵ１０６を例として説明するが、ＣＰＵに限定されるものではなく、制御ロジックであってもよい。
　ＧａＮ・ＧＩＴデバイス１０５は、ＧａＮ基板に形成されたゲートインジェクショントランジスタであり、本発明の実施形態におけるパワーデバイスに相当する。ＧａＮ・ＧＩＴデバイス１０５は、オン抵抗が低く高速でオンオフ動作（スイッチ動作）するパワーデバイスとして機能する。
　電流ゲートドライバ１０４は、ＧａＮ・ＧＩＴデバイス１０５のゲートに定電流のオン電流を印加するか、０Ｖまたは負電圧のオフ電圧を印加し、ＧａＮ・ＧＩＴデバイス１０５のオンオフ動作を制御する。なお、電流ゲートドライバに代えて、例えば、ゲート電流設定抵抗を用いてもよい。
　絶縁型可変ＤＣＤＣコンバータ１０７は、絶縁された可変電圧源であり、本発明の実施形態における可変電圧源に相当する。
　フォトカプラ１０３は、本発明におけるレベルシフト回路である。フォトカプラ１０３は、上アームにおいて、数百ボルトの電圧遷移があるにもかかわらず、ＣＰＵ（または制御ロジック）１０６からの電流オンオフ信号（例えば、ＨまたはＬ）を伝達できる。上アームは、ハイサイドとも呼ばれる。
　Ｖ／Ｉ変換回路１０８は、本発明の実施形態におけるゲート電流設定部である。Ｖ／Ｉ変換回路１０８は、電流ゲートドライバ１０４の出力端に設けられた電流制御端子１１４を介して、絶縁型可変ＤＣＤＣコンバータ１０７の出力電圧に応じてゲート電流を変化させる。
　ＣＰＵ（または制御ロジック）１０６は、フォトカプラ１０３へ電流オンオフ信号を送ることで、フォトカプラ１０３の２次側出力端子に主回路負電源（主回路グランド）からフロートした電圧を発生させる。また、ＣＰＵ１０６は、絶縁型可変ＤＣＤＣコンバータ１０７の出力電圧が所望の値になるよう、絶縁型可変ＤＣＤＣコンバータ１０７の制御端子１１６に信号を出力する。
　図１に示すように、レベルシフト回路の一種であるフォトカプラ１０３の２次側の正の電源端子と、電流ゲートドライバ１０４の正の電源端子と、Ｖ／Ｉ変換回路１０８の入力端子と、絶縁型可変ＤＣＤＣコンバータ１０７の正の電源端子とが、ノード１００と接続されている。また、フォトカプラ１０３の２次側の負の電源端子と、電流ゲートドライバ１０４の負の電源端子と、ＧａＮ・ＧＩＴデバイス１０５のソース端子と、絶縁型可変ＤＣＤＣコンバータ１０７の負の電源端子とが、ノード１０２と接続されている。また、ノード１０２は、下アームと接続されており、かつパワーデバイス装置１の出力端子１１０と接続されている。下アームは、ローサイドとも呼ばれる。また、フォトカプラ１０３の２次側の出力端子と、電流ゲートドライバ１０４の入力端子とが、ノード１０１と接続されている。また、電流ゲートドライバ１０４の出力端子は、電流制御端子１１４を介して、ＧａＮ・ＧＩＴデバイス１０５のゲート端子１１１と接続されている。また、Ｖ／Ｉ変換回路１０８の出力端子は、電流制御端子１１４と接続されている。また、ＧａＮ・ＧＩＴデバイス１０５のドレイン端子は、主回路正電源電圧端子１０９と接続されている。また、ＣＰＵ（または制御ロジック）１０６は、フォトカプラ１０３の１次側のアノード端子１１２とカソード端子１１３とそれぞれ接続され、同じくＣＰＵ（または制御ロジック）１０６は、絶縁型可変ＤＣＤＣコンバータ１０７の制御端子１１６と接続される構成を有する。
　図２は、図１に示したパワーデバイス装置１に含まれるＶ／Ｉ変換回路１０８の第１の構成図である。
　図２に示すように、本構成におけるＶ／Ｉ変換回路２において、電圧入力端子２００は、上側の分圧抵抗（ｒ１）２０１の一端に接続されている。また、上側の分圧抵抗（ｒ１）２０１の他端と、下側の分圧抵抗（ｒ２）２０３の一端と、オペアンプ２０４の正入力端子２０２とが接続されている。また、下側の分圧抵抗（ｒ２）２０３の他端と、Ｖ／Ｉ変換回路２のグランド端子２１０とが接続されている。そして、オペアンプ２０４の出力端子２０５と、ＮＰＮトランジスタ２０６のベース端子とが接続されている。また、オペアンプ２０４の負入力端子２０８と、ＮＰＮトランジスタ２０６のエミッタ端子と、ｇｍ（相互コンダクタンス）設定抵抗（Ｒ）２０９の一端とが接続されている。また、ｇｍ設定抵抗（Ｒ）２０９の他端と、Ｖ／Ｉ変換回路２のグランド端子２１０とが接続され、ＮＰＮトランジスタ２０６のコレクタ端子と、電流出力端子２０７とが接続される構成を有する。
　また、図３は、図１に示したパワーデバイス装置１に含まれるＶ／Ｉ変換回路１０８の別の構成（第２の構成）図である。
　図３に示すように、本構成におけるＶ／Ｉ変換回路３において、電圧入力端子３００は、上側の分圧抵抗（ｒ１）３０１の一端に接続されている。また、上側の分圧抵抗（ｒ１）３０１の他端と下側の分圧抵抗（ｒ２）３０３の一端と、オペアンプ３０４の正入力端子３０２が接続されている。また、下側の分圧抵抗（ｒ２）３０３の他端と、Ｖ／Ｉ変換回路３のグランド端子３１０が接続されている。そして、オペアンプ３０４の出力端子３０５と、ＮＰＮトランジスタ３０６のベース端子とが接続されている。また、オペアンプ３０４の負入力端子３０８と、ＮＰＮトランジスタ３０６のエミッタ端子と、ｇｍ設定抵抗（Ｒ１）３０９の一端とが接続されている。また、ｇｍ設定抵抗（Ｒ１）３０９の他端と、Ｖ／Ｉ変換回路３のグランド端子３１０とが接続されている。また、バンドギャップ基準電圧回路（ＶＢＧ）３１１の出力と、オペアンプ３１３の正入力端子３１２とが接続され、バンドギャップ基準電圧回路（ＶＢＧ）３１１の他端と、Ｖ／Ｉ変換回路３のグランド端子３１０とが接続されている。また、オペアンプ３１３の出力端子３１５と、ＮＰＮトランジスタ３１６のベース端子とが接続されている。また、オペアンプ３１３の負入力端子３１７と、ＮＰＮトランジスタ３１６のエミッタ端子と、ｇｍ設定抵抗（Ｒ２）３１８の一端が接続され、ｇｍ設定抵抗（Ｒ２）３１８の他端とＶ／Ｉ変換回路３のグランド端子３１０とが接続されている。また、ＮＰＮトランジスタ３１６のコレクタ端子３２２と、ＰＮＰトランジスタ３２０のコレクタ端子およびベース端子と、ＰＮＰトランジスタ３２１のベース端子とが接続されている。また、ＰＮＰトランジスタ３２０のエミッタ端子と、ＰＮＰトランジスタ３２１のエミッタ端子とが、電源端子３１９に接続されている。また、ＮＰＮトランジスタ３０６のコレクタ端子と、ＰＮＰトランジスタ３２１のコレクタ端子と、電流出力端子３０７とが接続されている。
　図４は、図１に示したパワーデバイス装置１に含まれるＶ／Ｉ変換回路１０８の別の構成（第３の構成）図である。
　図４に示すように、本構成におけるＶ／Ｉ変換回路４は、図３で示したＶ／Ｉ変換回路３と、電流自乗回路４０１とからなる。Ｖ／Ｉ変換回路３は、入力された電圧を電流に変換して出力する。電流自乗回路４０１は、入力された電流を自乗して電流を出力する構成を有する。
　さらに、図５は、図４のＶ／Ｉ変換回路４に含まれる電流自乗回路４０１の構成図である。
　図５に示すように、電流自乗回路４０１は、電流入力端子５００と、ダイオード５０１のアノード端子と、ＮＰＮトランジスタ５０５のベース端子とが接続されている。また、ダイオード５０１のカソード端子と、ダイオード５０２のアノード端子とが接続され、ダイオード５０２のカソード端子と電流自乗回路４０１のグランド端子５０３とが接続されている。また、ＮＰＮトランジスタ５０５のコレクタ端子と、電流自乗回路４０１の電源端子５０４とが接続されている。また、ＮＰＮトランジスタ５０５のエミッタ端子と、ＮＰＮトランジスタ５０８のベース端子と、定電流源５０７と、ノード５０６とが接続されている。また、ＮＰＮトランジスタ５０８のエミッタ端子と、電流自乗回路４０１のグランド端子５０３とが接続され、ＮＰＮトランジスタ５０８のコレクタ端子と、電流出力端子５０９とが接続されている。すなわち、電流入力端子５００に入力された電流は、自乗され、ＮＰＮトランジスタ５０８のコレクタに流れ、電流出力端子５０９にシンク電流として出力される。これにより、ゲート電流をより細かく制御することができる。
　次に、図６は、本実施形態に係る上アームの制御回路の電源として使われているブートストラップ電源回路とその周辺回路の構成図である。パワーデバイス装置１は、絶縁型可変ＤＣＤＣコンバータ１０７の代わりに、図６に示すような、ＧａＮ・ＧＩＴデバイス６０６、６０７およびブートストラップ電源回路６１１を備えてもよい。ＧａＮ・ＧＩＴデバイス６０６、６０７の中点の電圧に対し、上アームのＧａＮ・ＧＩＴデバイス６０６のゲート端子のゲート電圧に所定の電圧を重畳させるため、ブートストラップ電源回路６１１が機能する。
　ここで、上アームとは、直流電源のプラス側に配置された回路をいい、下アームとは、直流電源のマイナス側に配置された回路をいう。詳細には、上アームとは、直流電源のプラス側に上アームのスイッチ動作を行うパワーデバイス（例えば、図１におけるＧａＮ・ＧＩＴデバイス１０５）の一端が接続されている。そして、パワーデバイスの他端から負荷回路と下アームのスイッチ動作を行うパワーデバイスの一端が接続された回路である。下アームとは、前記負荷回路と上アームのスイッチ動作を行うパワーデバイスの他端と下アームのスイッチ動作を行うパワーデバイスの一端に接続され、直流電源のマイナス側に下アームのスイッチ動作を行うパワーデバイスの他端が接続された回路のことをいう。本実施形態では、主回路正電源電圧端子６０５側とＧａＮ・ＧＩＴデバイス６０６が接続された回路を上アーム、ＧａＮ・ＧＩＴデバイス６０７と負電源電圧端子６０８と接続された回路を下アームとしている。従って、ＧａＮ・ＧＩＴデバイス６０６は上アーム制御回路として機能し、ＧａＮ・ＧＩＴデバイス６０７は下アーム制御回路として機能する。
　なお、図６の負電源電圧端子６０４は、図１のノード１０２に対応する。さらに、図６の正電源電圧端子６０３は、図１のノード１００に対応する。
　ブートストラップ電源回路６１１は、ＧａＮ・ＧＩＴデバイス６０６のゲート電圧を発生させるために、上アーム制御回路の負電源電圧端子６０４に対し、下アーム制御回路の正電源電圧端子６００で与えられた電圧（例えば１０Ｖの電圧）だけ高い電圧を上アーム制御回路の正電源電圧端子６０３から発生させる機能を有する。通常、上アーム制御回路の負電源電圧端子６０４の電圧は、０Ｖ－３００Ｖの振幅の矩形波となるソース出力である。
　図６に示すように、ブートストラップ電源回路６１１において、下アーム制御回路の正電源電圧端子６００と、ダイオード６０１のアノード端子が接続され、ダイオード６０１のカソード端子と、コンデンサ６０２の一端が上アーム制御回路の正電源電圧端子６０３に接続されている。また、上アーム用のＧａＮ・ＧＩＴデバイス６０６のソース端子と、下アーム用のＧａＮ・ＧＩＴデバイス６０７のドレイン端子と、コンデンサ６０２の他端とが、上アーム制御回路の負電源電圧端子６０４に接続されている。また、上アーム用のＧａＮ・ＧＩＴデバイス６０６のドレイン端子が主回路正電源電圧端子６０５に接続され、下アーム用のＧａＮ・ＧＩＴデバイス６０７のソース端子が、主回路グランド端子であり、かつ下アーム制御回路の負電源電圧端子６０８に接続されている。また、上アーム用のＧａＮ・ＧＩＴデバイス６０６のゲート端子６０９が、上アーム用電流ゲートドライバに接続され、下アーム用のＧａＮ・ＧＩＴデバイス６０７のゲート端子６１０が下アーム用電流ゲートドライバに接続されている。また、ブートストラップ電源回路６１１は、コンデンサ６０２の両端を電源端子とする構成を有する。このような構成により、パワーデバイス装置１において、絶縁型可変ＤＣＤＣコンバータ１０７を使用しなくても、ＧａＮ・ＧＩＴデバイス１０５のゲート電圧に所定の電圧を重畳することができる。ここで、所定の電圧とは、例えば、０－１０Ｖの電圧であり、この場合、上アーム制御回路の正電源電圧端子６０３と上アーム制御回路の負電源電圧端子（ソース出力）６０４の電圧差を０－１０Ｖとすることができる。
　以上が、本発明の第１の実施形態に係るパワーデバイス装置１の装置構成である。
　次に、図面を用いて、本実施形態に係るパワーデバイス装置１の動作について説明する。
　まず、図１より、ＣＰＵ（または制御ロジック）１０６は、通常のシステム同様、ＰＷＭ（Ｐｕｌｓｅ　Ｗｉｄｔｈ　Ｍｏｄｕｌａｔｉｏｎ）変調を利用し、パワーデバイスであるＧａＮ・ＧＩＴデバイス１０５をオンオフ動作させる。これにより、ＧａＮ・ＧＩＴデバイス１０５がリニアな動作領域を使うことがなく、駆動ロスを減らす。具体的には、ＣＰＵ１０６からフォトカプラ１０３の一次入力側のアノード端子１１２とカソード端子１１３へ電流オンオフ信号を送る。電流オンオフ信号を受けたフォトカプラ１０３は、フォトカプラ１０３の２次側出力端子に主回路負電源（主回路グランド）からフロートした電圧を発生させることができる。フォトカプラ１０３の２次側出力端子は、電流ゲートドライバ１０４の入力端子に接続されている。また、電流ゲートドライバ１０４の出力端子は、電流制御端子１１４を介して、ＧａＮ・ＧＩＴデバイス１０５のゲート端子１１１に接続されている。このような構成により、ＧａＮ・ＧＩＴデバイス１０５をオンオフ動作させることができる。
　また、ＣＰＵ（または制御ロジック）１０６は、ＧａＮ・ＧＩＴデバイス１０５のドレイン電流を把握している。例えば、ＧａＮ・ＧＩＴデバイス１０５にはモーターが接続されていることとする。ＧａＮ・ＧＩＴデバイス１０５が接続されたモーターが最大回転運転をしているときのＧａＮ・ＧＩＴデバイス１０５のドレイン端子に流れるドレイン電流を５０Ａとする。また、ＧａＮ・ＧＩＴデバイス１０５が接続されたモーターが最小回転運転をしているときのドレイン電流を１Ａとする。このとき、ＧａＮ・ＧＩＴデバイス１０５にドレイン電流５０Ａを流すために必要なゲート電流は、例えば５０ｍＡであり、ドレイン電流１Ａを流すために必要なゲート電流は、例えば１ｍＡである。
　モーターの最大回転運転時に、電流ゲートドライバ１０４が５０ｍＡのゲート電流を発生する。そのために、ＣＰＵ（または制御ロジック）１０６は、絶縁型可変ＤＣＤＣコンバータ１０７に１０Ｖの電圧が出力されるよう、絶縁型可変ＤＣＤＣコンバータ１０７の制御端子１１６に信号を出す。また、モーターの最小回転運転時に、電流ゲートドライバ１０４が１ｍＡのゲート電流を発生する。そのために、ＣＰＵ（または制御ロジック）１０６は、絶縁型可変ＤＣＤＣコンバータ１０７に５Ｖの電圧が出力されるように、絶縁型可変ＤＣＤＣコンバータ１０７の制御端子１１６に信号を出す。
　Ｖ／Ｉ変換回路１０８は、絶縁型可変ＤＣＤＣコンバータ１０７の出力電圧を入力とし、電流出力を行う。
　この電流を電流ゲートドライバ１０４の電流制御端子１１４に入力することで、ＧａＮ・ＧＩＴデバイス１０５にとって必要十分なゲート電流に制御することができる。このような、電流制御を行っても、ＧａＮ・ＧＩＴデバイス１０５は、リニアな動作領域に入ることなくオンオフ動作をするため、損失が増えることはない。
　また、図２を用いて説明したように、第１の構成であるＶ／Ｉ変換回路２では、絶縁型可変ＤＣＤＣコンバータ１０７の出力電圧（ＶＣＣ）は、電圧入力端子２００とＶ／Ｉ変換回路２のグランド端子２１０間の電位差と等しい。第１の分圧抵抗（ｒ１）２０１と第２の分圧抵抗（ｒ２）２０３によって分圧された正入力端子２０２に係る電圧は、オペアンプ２０４の正側に入力される。オペアンプ２０４の負入力には、ｇｍ設定抵抗（Ｒ）２０９が接続されている。オペアンプ２０４は、正負の入力電圧が等しくなるように動作することから、ＮＰＮトランジスタ２０６のコレクタ電流、つまり第１の構成であるＶ／Ｉ変換回路２の出力電流は以下の（式１）のようになる。
Figure JPOXMLDOC01-appb-M000001
　上記（式１）より、本構成におけるＶ／Ｉ変換回路２は、絶縁型可変ＤＣＤＣコンバータ１０７の出力電圧（ＶＣＣ）に比例してＧａＮ・ＧＩＴデバイス１０５のゲート電流を変化させる。
　図７は、この式をグラフにしたＶ／Ｉ変換回路の第１の構成における入出力電流電圧特性を示す図である。
　関数としては、原点を通る１次関数となっている。
　仮に、ｒ１＝１００ｋΩ、ｒ２＝１００ｋΩ、Ｒ＝１００Ωとし、前記の説明を使うと、
ＶＣＣ＝１０Ｖのとき、Ｉ（ＶＣＣ）＝５０ｍＡ
ＶＣＣ＝５Ｖのとき、Ｉ（ＶＣＣ）＝２５ｍＡ
となる。
　通常、電流ゲートドライバ１０４で用いられる半導体プロセスの電源電圧定格は、例えば５Ｖ～１０Ｖ、または１０Ｖ～３０Ｖが多い。従って、電源電圧の可変範囲の比は１～３程度である。前記説明の中で、ゲート電流の必要な範囲を例えば１ｍＡ～５０ｍＡとしたが、図２に示した第１のＶ／Ｉ変換回路２では、ゲート電流の比を１～３にしかできない。
　これに対し、図３を用いて説明したように、第２の構成におけるＶ／Ｉ変換回路３では、絶縁型可変ＤＣＤＣコンバータ１０７の出力電圧（ＶＣＣ）は、電圧入力端子３００とＶ／Ｉ変換回路のグランド端子３１０間の電位差と等しい。第１の分圧抵抗（ｒ１）３０１と第２の分圧抵抗（ｒ２）３０３によって分圧された電圧は、オペアンプ３０４の正側に入力される。オペアンプ３０４の負入力には、ｇｍ設定抵抗（Ｒ１）３０９が接続されている。オペアンプの正負の入力電圧が等しくなるように動作することから、ＮＰＮトランジスタ３０６のコレクタ電流は、以下の（式２）のようになる。
Figure JPOXMLDOC01-appb-M000002
　また、バンドギャップ基準電圧回路３１１からの出力電圧は、オペアンプ３１３の正側に入力され、オペアンプ３１３の負入力には、ｇｍ設定抵抗（Ｒ２）３１８が接続されている。オペアンプ３１３の正負の入力電圧が等しくなるように動作し、ＮＰＮトランジスタ３１６のコレクタ電流は、ＰＮＰトランジスタ３２０と３２１によって構成されるミラー回路に入力される。よって、ＰＮＰトランジスタ３２１のコレクタ電流は、以下の（式３）のようになる。
Figure JPOXMLDOC01-appb-M000003
　従って、Ｖ／Ｉ変換回路の出力電流は、以下の（式４）のようになる。
Figure JPOXMLDOC01-appb-M000004
　上記（式４）より、本構成におけるＶ／Ｉ変換回路３は、絶縁型可変ＤＣＤＣコンバータ１０７の出力電圧に比例してＧａＮ・ＧＩＴデバイス１０５のゲート電流を変化させる。
　図８は、この式をグラフにしたＶ／Ｉ変換回路の第２の構成における入出力電流電圧特性を示す図である。
　関数としては、Ｙ切片８００が－ＶＢＧ／Ｒ２となる１次関数となっている。
　もし、ｒ１＝１００ｋΩ、ｒ２＝１００ｋΩ、Ｒ１＝５５．５５Ω、ＶＢＧ＝１．２５Ｖ、Ｒ２＝３１．２５Ωとし、前記の説明を使うと、
ＶＣＣ＝１０Ｖのとき、Ｉ（ＶＣＣ）＝５０ｍＡ
ＶＣＣ＝５Ｖのとき、Ｉ（ＶＣＣ）＝５ｍＡ
となる。
　従って、第２の構成におけるＶ／Ｉ変換回路３では、半導体プロセスの電源電圧の可変範囲の比が２（例えば、５～１０Ｖ）であっても、ゲート電流の範囲を、例えば５ｍＡ～５０ｍＡにすることができる。すなわち、ゲート電流の可変範囲の比は１０となる。
　次に、図４を用いて説明したように、図１に含まれるＶ／Ｉ変換回路１０８の第３の構成では、電流自乗回路４０１により、ＶＣＣの変化に対しＩ（ＶＣＣ）は以下の（式５）のように、急な変化を持たせることが可能である。
Figure JPOXMLDOC01-appb-M000005
　図９は、この式をグラフにしたＶ／Ｉ変換回路の第３の構成における入出力電流電圧特性を示す図である。図８に示す第２の構成におけるＶ／Ｉ変換回路３の電流電圧特性は１次関数で示されるものであり、図９に示す第３の構成におけるＶ／Ｉ変換回路４の電流電圧特性は２次関数で示されるものであることから、Ｖ／Ｉ変換回路４では電流に急な変化を持たせることが可能であり、パワーデバイスに合わせたパワーデバイス装置の設計が可能である。
もし、ｒ１＝１００ｋΩ、ｒ２＝１００ｋΩ、Ｒ１＝１３Ω、ＶＢＧ＝１．２５Ｖ、Ｒ２＝７．８Ωとし、前記の説明を使うと、
ＶＣＣ＝１０Ｖのとき、Ｉ（ＶＣＣ）＝５０ｍＡ
ＶＣＣ＝５Ｖのとき、Ｉ（ＶＣＣ）＝１ｍＡ
となる。
　従って、第３の構成におけるＶ／Ｉ変換回路４では、半導体プロセスの電源電圧の可変範囲の比が２（例えば、５～１０Ｖ）であっても、ゲート電流の範囲を、例えば１ｍＡ～５０ｍＡにすることができる。すなわち、ゲート電流の可変範囲の比は５０となる。
　以上説明したように、第１の構成から第３の構成までのいずれかのＶ／Ｉ変換回路２、３、４を備える本発明の第１の実施形態に係るパワーデバイス装置１は、ＧａＮ・ＧＩＴデバイス１０５のドレイン電流に合わせ、高い精度でゲート電流を設定することができる。
　なお、図１の絶縁型可変ＤＣＤＣコンバータ１０７は、図６のブートストラップ電源回路６１１に置き換えても、本発明のパワーデバイス装置１は同様の動作を行う。また、図１のフォトカプラ１０３は、高耐圧トランジスタ等で構成されたレベルシフト回路に置き換えても、本発明のパワーデバイス装置１は同様の動作を行う。
　（第２の実施形態）
　次に、本発明の第２の実施形態について説明する。本実施形態におけるパワーデバイス装置が第１の実施形態におけるパワーデバイス装置と異なる点は、Ｖ／Ｉ変換回路の入力側の端子に電圧サンプルホールド回路が配置されている点である。
　図１０は、第２の実施形態に係るパワーデバイス装置の構成図である。
　電圧Ｓ／Ｈ（サンプルホールド）回路１０１５は、電源電圧を取り込むタイミングを固定し、次の取り込みまで電圧をホールドする機能を有する。これにより、例えばＧａＮ・ＧＩＴデバイス１００５のドレイン電流オンの直前のタイミングに合わせて最適のゲート電流を設定することが可能であり、ＧａＮ・ＧＩＴデバイス１００５が動作することによる電磁誘導ノイズ等の影響を避けることが可能である。
　図１０に示すように、本実施形態に係るパワーデバイス装置１０は、フォトカプラ１００３の２次側の正の出力端子と、電流ゲートドライバ１００４の正の電源端子と、電圧Ｓ／Ｈ（サンプルホールド）回路１０１５の入力端子と、絶縁型可変ＤＣＤＣコンバータ１００７の正の電源端子とが、ノード１０００と接続されている。また、フォトカプラ１００３の２次側の負の電源端子と、電流ゲートドライバ１００４の負の電源端子と、ＧａＮ・ＧＩＴデバイス１００５のソース端子と、絶縁型可変ＤＣＤＣコンバータ１００７の負の電源端子とが、ノード１００２と接続されている。また、ノード１００２は、下アームと接続されており、かつパワーデバイス装置１０の出力端子１０１０と接続されている。また、フォトカプラ１００３の２次側の出力端子と、電流ゲートドライバ１００４の入力端子と電圧Ｓ／Ｈ（サンプルホールド）回路１０１５の制御端子とが、ノード１００１と接続されている。また、電流ゲートドライバ１００４の出力端子は、電流制御端子１０１４を介して、ＧａＮ・ＧＩＴデバイス１００５のゲート端子１０１１と接続されている。また、電圧Ｓ／Ｈ（サンプルホールド）回路１０１５の出力端子１０１７と、Ｖ／Ｉ変換回路１００８の入力端子とが接続されている。また、Ｖ／Ｉ変換回路１００８の出力端子と、電流ゲートドライバ１００４の電流制御端子１０１４とが接続されている。また、ＧａＮ・ＧＩＴデバイス１００５のドレイン端子が、主回路正電源電圧端子１００９と接続されている。また、ＣＰＵ（または制御ロジック）１００６は、フォトカプラ１００３の１次側のアノード端子１０１２とカソード端子１０１３にそれぞれ接続されている。また、ＣＰＵ（または制御ロジック）１００６は、絶縁型可変ＤＣＤＣコンバータ１００７の制御端子１０１６へ接続されている。
　図１１は、図１０に含まれる電圧Ｓ／Ｈ（サンプルホールド）回路１０１５の構成図である。電圧入力端子１１００は、スイッチ１１０１の一端に接続される。また、スイッチ１１０１の他端と、コンデンサ１１０３の一端と、オペアンプ１１０５の正入力端子１１０２とが接続されている。また、コンデンサ１１０３の他端と、電圧Ｓ／Ｈ（サンプルホールド）回路のグランド端子１１０４が接続されている。また、スイッチ制御端子１１０７がスイッチ１１０１の制御入力端子に接続されている。また、オペアンプ１１０５の負入力端子とオペアンプ１１０５の出力端子と電圧Ｓ／Ｈ（サンプルホールド）回路の電圧出力端子１１０６が接続される構成を有する。
　以上のように構成されたパワーデバイス装置１０において、第１の実施形態との差分を中心に、以下、その動作を説明する。
　図１０に示す本実施形態に係るパワーデバイス装置１０は、図１のパワーデバイス装置１におけるＶ／Ｉ変換回路１０８に相当するＶ／Ｉ変換回路１００８の直前に、電圧Ｓ／Ｈ（サンプルホールド）回路１０１５を設けたところが差分である。
　絶縁型可変ＤＣＤＣコンバータ１００７は、上アームに使われるが、主回路のグランドレベルから数百ボルトの電位差まで、短時間で変化するため、電源ノイズが多いことがある。従って、図１０におけるＣＰＵ（または制御ロジック）１００６を任意の電源電圧に設定したい場合でも、電源ノイズにより、所望の電圧にならないことがある。そのため、フォトカプラ１００３の出力端子を電圧Ｓ／Ｈ（サンプルホールド）回路１０１５の制御端子に接続し、電源電圧であるノード１０００を取り込むタイミングを固定し、次の取り込みまで電圧をホールドする。取り込みタイミングは、例えばＧａＮ・ＧＩＴデバイス１００５のドレイン電流オンの直前のタイミングなどであり、ＧａＮ・ＧＩＴデバイス１００５が動作することによる電磁誘導ノイズ等の影響を避けることが可能である。
　その後は、図１で説明したパワーデバイス装置１と同じ動作を行う。なお、Ｖ／Ｉ変換回路１００８は、図２～図５で説明したものをそのまま使用できる。
　以上に説明したように、本発明の第２の実施形態に係るパワーデバイス装置１０は、ＧａＮ・ＧＩＴデバイス１００５のドレイン電流に合わせ、最適のゲート電流を設定することが可能となる。よって、従来の簡単な構成では、細かいゲート電流設定が難しいという課題を解決できる。
　なお、図１０の絶縁型可変ＤＣＤＣコンバータ１００７を図６のブートストラップ電源回路６１１に置き換えても、本発明のパワーデバイス装置１０は上記した動作と同様の動作を行う。ブートストラップ電源回路６１１を使用した場合は、特に電源電圧の変動が大きい。そのため、電源電圧であるノード１０００を取り込むタイミングを固定した第２の実施形態に係るパワーデバイス装置１０は、特に有効である。また、図１０のフォトカプラ１００３は、高耐圧トランジスタ等で構成されたレベルシフト回路に置き換えても、本発明のパワーデバイス装置は上記した動作と同様の動作を行う。
　（第３の実施形態）
　次に、本発明の第３の実施形態について説明する。本実施形態におけるパワーデバイス装置が第１および第２の実施形態におけるパワーデバイス装置と異なる点は、パワーデバイス装置において、Ｖ／Ｉ変換回路の出力側の端子に電流Ｓ／Ｈ（サンプルホールド）回路が配置されている点である。
　図１２は、第３の実施形態に係るパワーデバイス装置の構成図である。
　図１２に示すように、パワーデバイス装置１２は、フォトカプラ１２０３の２次側の正の電源端子と、電流ゲートドライバ１２０４の正の電源端子と、Ｖ／Ｉ変換回路１２０８の入力端子と、絶縁型可変ＤＣＤＣコンバータ１２０７の正の電源端子とが、ノード１２００と接続されている。また、フォトカプラ１２０３の２次側の負の電源端子と、電流ゲートドライバ１２０４の負の電源端子と、ＧａＮ・ＧＩＴデバイス１２０５のソース端子と、絶縁型可変ＤＣＤＣコンバータ１２０７の負の電源端子とが、ノード１２０２と接続されている。ノード１２０２は、下アームと接続されており、かつパワーデバイス装置１２の出力端子１２１０と接続されている。また、フォトカプラ１２０３の２次側の出力端子と、電流ゲートドライバ１２０４の入力端子とが、ノード１２０１と接続されている。また、電流ゲートドライバ１２０４の出力端子は、電流制御端子１２１４を介して、ＧａＮ・ＧＩＴデバイス１２０５のゲート端子１２１１に接続されている。また、Ｖ／Ｉ変換回路１２０８の出力端子と、電流Ｓ／Ｈ回路１２１５の入力端子１２１７とが接続されている。また、電流Ｓ／Ｈ回路１２１５の出力端子と、電流ゲートドライバ１２０４の電流制御端子１２１４とが接続されている。また、ＧａＮ・ＧＩＴデバイス１２０５のドレイン端子は、主回路正電源電圧端子１２０９と接続されている。また、ＣＰＵ（または制御ロジック）１２０６は、フォトカプラ１２０３の１次側のアノード端子１２１２とカソード端子１２１３にそれぞれ接続されている。また、ＣＰＵ（または制御ロジック）１２０６は、絶縁型可変ＤＣＤＣコンバータ１２０７の制御端子１２１６へ接続されている。
　図１３は、図１２に含まれる電流Ｓ／Ｈ回路１２１５の構成図である。
　電流Ｓ／Ｈ回路１２１５の電流入力端子１３００は、スイッチ１３０１の一端と、ＮｃｈＭＯＳトランジスタ１３０２のドレイン端子とに接続されている。また、スイッチ１３０１の他端と、ＮｃｈＭＯＳトランジスタ１３０２のゲート端子と、ＮｃｈＭＯＳトランジスタ１３０４のゲート端子とは、ノード１３０３に接続されている。また、ＮｃｈＭＯＳトランジスタ１３０２のソース端子と、ＮｃｈＭＯＳトランジスタ１３０４のソース端子とは、電流Ｓ／Ｈ回路１２１５のグランド端子１３０６に接続されている。また、スイッチ制御端子１３０７は、スイッチ１３０１の制御入力端子に接続されている。また、ＮｃｈＭＯＳトランジスタ１３０４のドレイン端子と電流Ｓ／Ｈ回路の電流出力端子１３０５が接続されている。
　以上のように構成されたパワーデバイス装置１２において、第１の実施形態との差分を中心に以下、その動作を説明する。
　図１２に示す本実施形態に係るパワーデバイス装置１２は、図１のパワーデバイス装置１におけるＶ／Ｉ変換回路１０８に相当するＶ／Ｉ変換回路１２０８の直後に、電流Ｓ／Ｈ回路１２１５を設けたところが差分である。
　図１０の説明と同様に、絶縁型可変ＤＣＤＣコンバータ１２０７は、上アームに使われるが、主回路のグランドレベルから数百ボルトの電位差まで、短時間で変化するため、電源ノイズが多いことがある。従って、図１２におけるＣＰＵ（または制御ロジック）１２０６が任意の電源電圧に設定したい場合でも、電源ノイズにより、所望の電圧にならないことがある。そのため、フォトカプラ１２０３の出力端子を電流Ｓ／Ｈ回路１２１５の制御端子に接続し、電源電圧であるノード１２００をＶ／Ｉ変換回路１２０８で電流に変換する。そして、Ｖ／Ｉ変換回路１２０８からの電流を取り込むタイミングを電流Ｓ／Ｈ回路１２１５で固定し、次の取り込みまで電流をホールドする。
　更に詳細に、図１３、電流Ｓ／Ｈ回路１２１５の動作を説明する。電流入力端子１３００より印加された入力電流はスイッチ１３０１が閉じているときは、ＮｃｈＭＯＳトランジスタ１３０２、１３０４がミラー回路を構成していることにより、入力電流と同じ電流が電流出力端子１３０５より出力電流として引き込む。スイッチ制御端子１３０７は、電流Ｓ／Ｈのサンプリング制御端子であり、スイッチ１３０１を開かせることにより、ノード１３０３のゲート電圧を保持することができ、電流が保持（ホールド）される。以上のように電流Ｓ／Ｈ回路は動作する。
　その後は、図１で説明したパワーデバイス装置１と同じ動作を行う。なお、Ｖ／Ｉ変換回路は、図２～図５で説明したものをそのまま使用できる。
　以上に説明したように、本発明の第３の実施形態に係るパワーデバイス装置１２は、ＧａＮ・ＧＩＴデバイス１２０５のドレイン電流に合わせ、最適のゲート電流を設定することが可能となる。よって、従来の簡単な構成では、細かいゲート電流設定が難しいという課題を解決できる。
　なお、図１２の絶縁型可変ＤＣＤＣコンバータ１２０７を図６のブートストラップ電源回路６１１に置き換えても、本発明のパワーデバイス装置１２は上記した動作と同様の動作を行う。ブートストラップ電源回路６１１を使用した場合、特に電源電圧の変動が大きく、Ｖ／Ｉ変換回路１２０８からの電流を取り込むタイミングを固定した第３の実施形態に係るパワーデバイス装置１２は、特に有効である。また、図１２のフォトカプラ１２０３は、高耐圧トランジスタ等で構成されたレベルシフト回路に置き換えても、本発明のパワーデバイス装置は上記した動作と同様の動作を行う。
　（第４の実施形態）
　次に、本発明の第４の実施形態について説明する。本実施形態におけるパワーデバイス装置が第１の実施形態におけるパワーデバイス装置と異なる点は、フォトカプラ１０３と電流ゲートドライバ１０４とＶ／Ｉ変換回路１０８の代わりに、フォトカプラ１０３と電流ゲートドライバ１０４とＶ／Ｉ変換回路１０８とが一体となったフォトカプラ・ドライバ１４０３を備える点である。さらに、フォトカプラ・ドライバ１４０３とＧａＮ・ＧＩＴデバイス１４０５のゲートとの間に、ゲート電流設定部としてゲート電流設定抵抗１４０４を備える点である。
　図１４は、第４の実施形態に係るパワーデバイス装置の構成図である。
　フォトカプラ・ドライバ１４０３の２次側の正の電源端子１４００は、絶縁型可変ＤＣＤＣコンバータ１４０７の正の電源端子に接続されている。また、フォトカプラ・ドライバ１４０３の２次側の負の電源端子１４０２と、ＧａＮ・ＧＩＴデバイス１４０５のソース端子と、絶縁型可変ＤＣＤＣコンバータ１４０７の負の電源端子とがノード１４１０と接続されている。また、フォトカプラ・ドライバ１４０３の２次側の出力端子１４０１は、ゲート電流設定抵抗１４０４の一端に接続されている。また、ゲート電流設定抵抗１４０４の他端は、ＧａＮ・ＧＩＴデバイス１４０５のゲート端子１４１１に接続されている。また、ＧａＮ・ＧＩＴデバイス１４０５のドレイン端子は、主回路正電源電圧端子１４０９と接続されている。また、ＣＰＵ（または制御ロジック）１４０６は、フォトカプラ・ドライバ１４０３の１次側のアノード端子１４１２とカソード端子１４１３にそれぞれ接続されている。また、ＣＰＵ（または制御ロジック）１４０６は、絶縁型可変ＤＣＤＣコンバータ１４０７の制御端子１４１６へ接続されている。
　以上のように構成されたパワーデバイス装置１４において、以下、その動作を説明する。
　図１４において、ＣＰＵ（または制御ロジック）１４０６は、通常のシステム同様、ＰＷＭ変調を利用し、パワーデバイスをオンオフ動作させることで、リニアな動作領域を使うことなく駆動ロスを減らす。具体的には、ＣＰＵ（または制御ロジック）１４０６は、フォトカプラ・ドライバ１４０３のアノード端子１４１２とカソード端子１４１３へ電流オンオフ信号を送る。フォトカプラ・ドライバ１４０３は、２次側の出力端子１４０１に主回路負電源（主回路グランド）からフロートした電圧を発生させることができる。フォトカプラ・ドライバ１４０３の２次側の出力端子１４０１は、ゲート電流設定抵抗１４０４の一端に接続され、ゲート電流設定抵抗１４０４の他端からＧａＮ・ＧＩＴデバイス１４０５のゲート端子１４１１へゲート電流を供給する。ゲート端子１４１１とノード１４１０の電位差をＶＦと定義すると、ゲート電流Ｉ（ＶＣＣ）は以下の（式６）で表される。
Figure JPOXMLDOC01-appb-M000006
　ＶＦは、ＧａＮ・ＧＩＴデバイス１４０５のＶＧＳであるが、ゲート－ソース間にダイオードが接続されたものと同じ式で等価的に表せることから、順方向電圧をあらわすＶＦと表記している。
　（式６）に示すように、パワーデバイス装置１４において、一般的なシステムと同じように、ＧａＮ・ＧＩＴデバイス１４０５をオンオフ動作させることができる。一般的にＣＰＵ（または制御ロジック）１４０６は、ＧａＮ・ＧＩＴデバイス１４０５のドレイン電流を把握している。例えば、ＧａＮ・ＧＩＴデバイス１４０５にモーターが接続されていることとする。ＧａＮ・ＧＩＴデバイス１４０５が接続されたモーターが最大回転運転をしているときのＧａＮ・ＧＩＴデバイス１４０５のドレイン端子に流れるドレイン電流を５０Ａ、最小回転運転をしているときのドレイン電流を１Ａとする。このとき、ＧａＮ・ＧＩＴデバイス１４０５にドレイン電流５０Ａを流すために必要なゲート電流は、例えば５０ｍＡであり、ドレイン電流１Ａを流すために必要なゲート電流は、例えば１ｍＡである。
　モーターの最大回転運転時に、フォトカプラ・ドライバ１４０３が５０ｍＡのゲート電流を発生する。そのために、ＣＰＵ（または制御ロジック）１４０６は、絶縁型可変ＤＣＤＣコンバータ１４０７に１０Ｖの電圧が出力されるよう、絶縁型可変ＤＣＤＣコンバータ１４０７の制御端子１４１６に信号を出す。また、モーターの最小回転運転時に、フォトカプラ・ドライバ１４０３が１ｍＡのゲート電流を発生する。そのために、ＣＰＵ（または制御ロジック）１４０６は、絶縁型可変ＤＣＤＣコンバータ１４０７に５Ｖの電圧が出力されるように、絶縁型可変ＤＣＤＣコンバータ１４０７の制御端子１４１６に信号を出す。ゲート電流設定抵抗１４０４は、上記、ゲート電流Ｉ（ＶＣＣ）の式に従って電流を流すので、ＶＦが一定値３Ｖとすると、Ｒ＝１４０Ωとなる。
　つまり、ＶＦ＝３Ｖ、Ｒ＝１４０Ωとすると、
ＶＣＣ＝１０Ｖの時、ゲート電流Ｉ（ＶＣＣ）＝５０ｍＡ、
ＶＣＣ＝５Ｖの時、ゲート電流Ｉ（ＶＣＣ）＝１４ｍＡ
となる。これは、図１の第１の実施形態のＶ／Ｉ変換回路１０８、すなわち図３のＶ／Ｉ変換回路３を使った場合とほぼ同じ挙動となる。また、電流電圧特性は、図８とほぼ同じであり、Ｙ切片を－ＶＦ／Ｒに置き換えたものと等価である。
　以上に説明したように、本発明の第４の実施形態に係るパワーデバイス装置１４は、ＧａＮ・ＧＩＴデバイス１４０５のドレイン電流に合わせ、最適のゲート電流を設定することが可能であり、従来の簡単な構成では、細かいゲート電流設定が難しいという課題を解決できる。
　なお、図１４の絶縁型可変ＤＣＤＣコンバータ１４０７は、図６のブートストラップ電源回路６１１に置き換えても、本発明のパワーデバイス装置１４は上記した動作と同様の動作を行う。また、図１４のフォトカプラ・ドライバ１４０３は、高耐圧トランジスタ等で構成されたレベルシフト回路に置き換えても、本発明のパワーデバイス装置は上記した動作と同様の動作を行う。
　（比較例）
　図１５は、本発明の実施形態の比較例に係るパワーデバイス装置の構成図である。
　図１５において、フォトカプラ１５０３の２次側の正の電源端子１５００と、フォトカプラ１５０８の２次側の正の電源端子１５００とは、絶縁型ＤＣＤＣコンバータ１５０７の正の電源端子に接続されている。また、フォトカプラ１５０３の２次側の負の電源端子１５０２と、フォトカプラ１５０８の２次側の負の電源端子１５０２と、ＧａＮ・ＧＩＴデバイス１５０５のソース端子と、絶縁型ＤＣＤＣコンバータ１５０７の負の電源端子とは、ノード１５１０に接続されている。また、フォトカプラ１５０３の２次側の出力端子１５０１と、ゲート電流設定抵抗（Ｒ１）１５０４の一端とが接続され、フォトカプラ１５０８の２次側の出力端子１５１７と、ゲート電流設定抵抗（Ｒ２）１５１２の一端とが接続され、ゲート電流設定抵抗（Ｒ１）１５０４の他端と、ゲート電流設定抵抗（Ｒ２）１５１２の他端と、ＧａＮ・ＧＩＴデバイス１５０５のゲート端子１５１１とが接続されている。また、ＧａＮ・ＧＩＴデバイス１５０５のドレイン端子は、主回路正電源電圧端子１５０９に接続され、ＣＰＵ（または制御ロジック）１５０６は、フォトカプラ１５０３の１次側のアノード端子１５１３とカソード端子１５１４にそれぞれ接続され、同じくＣＰＵ（または制御ロジック）１５０６からフォトカプラ１５０８の１次側のアノード端子１５１６とカソード端子１５１５にそれぞれ接続されている。
　以上のように構成されたパワーデバイス装置において、以下、その動作を説明する。
　図１５において、ＣＰＵ（または制御ロジック）１５０６は、ＰＷＭ変調を利用し、パワーデバイスをオンオフ動作させることで、リニアな動作領域を使うことなく駆動ロスを減らす。具体的には、フォトカプラ１５０３のアノード端子１５１３とカソード端子１５１４へ電流オンまたはオフ信号を送り、フォトカプラ１５０８のアノード端子１５１６とカソード端子１５１５へ電流オンオフ信号を送ることで、フォトカプラ１５０３とフォトカプラ１５０８の２次側出力端子に主回路負電源（主回路グランド）からフロートした電圧を発生させることができる。説明の便宜上、ゲート電流設定抵抗（Ｒ２）１５１２は、ゲート電流設定抵抗（Ｒ１）１５０４の２倍の抵抗値とする。
　ゲート電流Ｉ（ＶＣＣ）は、以下の（式７）で表される。
Figure JPOXMLDOC01-appb-M000007
　（式７）のＶＦは、ＧａＮ・ＧＩＴデバイス１５０５のＶＧＳであるが、ゲート－ソース間にダイオードが接続されたものと同じ式で等価的に表せることから、順方向電圧をあらわすＶＦと表記している。
　また、ゲート設定抵抗Ｒは、ゲート電流設定抵抗（Ｒ１）１５０４、ゲート電流設定抵抗（Ｒ２）１５１２の並列合成抵抗値であり、フォトカプラ１５０３と１５０８のオンまたはオフの組合せにより以下の（式８）に示す値を有する。
　ここで、具体的数値として、
ゲート電流設定抵抗１５１２：Ｒ２＝４００Ω、
ゲート電流設定抵抗１５０４：Ｒ１＝２００Ω、
絶縁型ＤＣＤＣコンバータ１５０７の電源電圧：ＶＣＣ＝１０Ｖ、
ＧａＮ・ＧＩＴデバイス１５０５のゲート－ソース間順方向電圧：ＶＦ＝３Ｖ
とする。
　一般的に、ＣＰＵ（または制御ロジック）１５０６は、ＧａＮ・ＧＩＴデバイス１５０５のドレイン電流を把握している。例えば、ＧａＮ・ＧＩＴデバイス１５０５にモーターが接続されている場合、ＧａＮ・ＧＩＴデバイス１５０５接続されたモーターが最大回転運転をしているときのＧａＮ・ＧＩＴデバイス１５０５のドレイン端子に流れるドレイン電流を５０Ａ、最小回転運転をしているときのドレイン電流を１Ａとする。このとき、ＧａＮ・ＧＩＴデバイス１５０５にドレイン電流５０Ａを流すために必要なゲート電流は、例えば５０ｍＡであり、ドレイン電流１Ａを流すのに必要なゲート電流は１ｍＡである。
　モーターの最大回転運転時に、ゲート電流設定抵抗１５０４とゲート電流設定抵抗１５１２がこれらのゲート電流を発生するように、ＣＰＵ（または制御ロジック）１５０６は、フォトカプラ１５０３のアノード端子１５１３とカソード端子１５１４へ電流オン信号を送り、また、フォトカプラ１５０８のアノード端子１５１６とカソード端子１５１５へ電流オン信号を送る。これにより、ゲート電流Ｉは、Ｉ（ＶＣＣ）＝５２．５ｍＡとなる。
　また、モーターの中間回転運転時に、ＣＰＵ（または制御ロジック）１５０６は、フォトカプラ１５０３のアノード端子１５１３とカソード端子１５１４へ電流オン信号を送り、また、フォトカプラ１５０８のアノード端子１５１６とカソード端子１５１５へ電流オフ信号を送る。これにより、ゲート電流Ｉは、Ｉ（ＶＣＣ）＝３５ｍＡとなる。
　また、モーターの最小回転運転時に、ＣＰＵ（または制御ロジック）１５０６は、フォトカプラ１５０３のアノード端子１５１３とカソード端子１５１４へ電流オフ信号を送り、また、フォトカプラ１５０８のアノード端子１５１６とカソード端子１５１５へ電流オン信号を送る。これにより、ゲート電流Ｉは、Ｉ（ＶＣＣ）＝１７．５ｍＡとなる。
　このように、ゲート電流を３値で送るために、図１５に示すように、パワーデバイス装置にはフォトカプラ１５０３、１５０８の２系統が必要となり、複雑さが増し、コストが増大し、信頼性は落ちるという問題が発生する。
　すなわち、フォトカプラ（レベルシフト回路）１５０３、１５０８をｎ個使うことで（２のｎ乗－１）値のゲート電流を切り替えることが可能である。つまりフォトカプラを１系統とすると、ゲート電流は１つの固定値となり、コストを優先すれば細かい電流設定が難しいという問題が発生する。
　なお、本発明は、上記した実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の改良、変形を行ってもよい。
　例えば、上記した実施形態において、絶縁型可変ＤＣＤＣコンバータをブートストラップ電源回路に置き換えてもよい。また、上記した実施形態において、フォトカプラを高耐圧トランジスタ等で構成されたレベルシフト回路に置き換えてもよい。
　また、本発明に係るパワーデバイス装置には、上記実施の形態における任意の構成要素を組み合わせて実現される別の実施形態や、実施形態に対して本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、本発明に係るパワーデバイス装置を備えた各種デバイスなども本発明に含まれる。例えば、本発明に係るパワーデバイス装置を備えたエアコンなどのインバータシステムも本発明に含まれる。
　本発明は、エアコンなどのインバータシステム、ハーフブリッジ回路、フルブリッジ回路において、低出力時の消費電力の大幅削減を実現でき、省エネ性能の改善に大きく貢献することが可能なパワーデバイス装置である。
　１，１０，１２，１４　　パワーデバイス装置
　２，３，４，１０８，１００８，１２０８　　Ｖ／Ｉ変換回路
　１００，１０１，１０２，５０６，１０００，１００１，１００２，１２００，１２０１，１２０２，１３０３，１４１０，１５１０　　ノード
　１０３，１００３，１２０３，１５０３，１５０８　　フォトカプラ
　１０４，１００４，１２０４　　電流ゲートドライバ
　１０５，６０６，６０７，１００５，１２０５，１４０５，１５０５　　ＧａＮ・ＧＩＴデバイス
　１０６，１００６，１２０６，１４０６，１５０６　　ＣＰＵ
　１０７，１００７，１２０７，１４０７　　絶縁型可変ＤＣＤＣコンバータ
　１０９，６０５，１００９，１２０９，１４０９，１５０９　　主回路正電源電圧端子
　１１０，２０５，３０５，３１５，１０１０，１０１７，１２１０，１４０１，１５０１，１５１７　　出力端子
　１１１，６０９，６１０，１０１１，１２１１，１４１１，１５１１　　ゲート端子
　１１２，１０１２，１２１２，１４１２，１５１３，１５１６　　アノード端子
　１１３，１０１３，１２１３，１４１３，１５１４，１５１５　　カソード端子
　１１４，１０１４，１２１４　　電流制御端子
　１１６，１０１６，１２１６，１４１６　　制御端子
　２００，３００，１１００　　電圧入力端子
　２０１，２０３，３０１，３０３　　分圧抵抗
　２０２，３０２，３１２，１１０２　　正入力端子
　２０４，３０４，３１３，１１０５　　オペアンプ
　２０６，３０６，３１６，５０５，５０８　　ＮＰＮトランジスタ
　２０７，３０７，５０９，１３０５　　電流出力端子
　２０８，３０８，３１７　　負入力端子
　２０９，３０９，３１８　　ｇｍ設定抵抗
　２１０，３１０，５０３，１１０４，１３０６　　グランド端子
　１２１７　　入力端子
　３１１　　バンドギャップ基準電圧回路
　３１９，５０４，１４００，１４０２，１５００，１５０２　　電源端子
　３２０，３２１　　ＰＮＰトランジスタ
　３２２　　コレクタ端子
　４０１　　電流自乗回路
　５００，１３００　　電流入力端子
　５０１，５０２，６０１　　ダイオード
　５０７　　定電流源
　６００，６０３　　正電源電圧端子
　６０２，１１０３　　コンデンサ
　６０４，６０８　　負電源電圧端子
　６１１　　ブートストラップ電源回路
　８００　　Ｙ切片
　１０１５　　電圧Ｓ／Ｈ（サンプルホールド）回路
　１１０１，１３０１　　スイッチ
　１１０６　　電圧出力端子
　１１０７，１３０７　　スイッチ制御端子
　１２１５　　電流Ｓ／Ｈ回路
　１３０２，１３０４　　ＮｃｈＭＯＳトランジスタ
　１４０３　　フォトカプラ・ドライバ
　１４０４，１５０４，１５１２　　ゲート電流設定抵抗
　１５０７　　絶縁型ＤＣＤＣコンバータ

Claims (7)

  1. 　ソース端子と、ドレイン端子と、ゲート端子とを備え、前記ゲート端子に印加されたゲート電流によりオンオフ動作するパワーデバイスを備えたパワーデバイス装置であって、
    　可変電圧を発生する可変電圧源と、
    　前記可変電圧源から発生する電圧に応じて、前記ゲート電流を変化させるゲート電流設定部と、
    　前記ゲート電流設定部の出力電流に応じて、電流を出力する電流ゲートドライバと、
    　絶縁を確保し、前記ゲート電流をオン／オフさせるためのレベルシフト回路を備える
    　パワーデバイス装置。
  2. 　前記ゲート電流設定部が、Ｖ／Ｉ変換回路から構成され、
    　前記Ｖ／Ｉ変換回路は、前記可変電圧源の出力電圧に比例して前記ゲート電流を設定する
    　請求項１に記載のパワーデバイス装置。
  3. 　前記ゲート電流設定部が、Ｖ／Ｉ変換回路から構成され、
    　前記Ｖ／Ｉ変換回路は、電流自乗回路を備える
    　請求項１に記載のパワーデバイス装置。
  4. 　前記可変電圧源が、前記ゲート端子のゲート電圧に所定の電圧を重畳するためのブートストラップ電源回路を備える
    　請求項１に記載のパワーデバイス装置。
  5. 　前記ゲート電流設定部の直前に、電圧サンプルホールド回路を備える
    　請求項１に記載のパワーデバイス装置。
  6. 　前記ゲート電流設定部の直後に、電流サンプルホールド回路を備える
    　請求項１に記載のパワーデバイス装置。
  7. 　前記レベルシフト回路と前記電流ゲートドライバと前記ゲート電流設定部とが一体となったフォトカプラ・ドライバを備え、
    　前記フォトカプラ・ドライバと前記パワーデバイスのゲート端子との間に、前記ゲート電流設定部としてゲート電流設定抵抗を備える
    　請求項１に記載のパワーデバイス装置。
PCT/JP2012/000757 2011-02-18 2012-02-06 パワーデバイス装置 WO2012111273A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-033802 2011-02-18
JP2011033802A JP2014089487A (ja) 2011-02-18 2011-02-18 パワーデバイス装置

Publications (1)

Publication Number Publication Date
WO2012111273A1 true WO2012111273A1 (ja) 2012-08-23

Family

ID=46672220

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/000757 WO2012111273A1 (ja) 2011-02-18 2012-02-06 パワーデバイス装置

Country Status (2)

Country Link
JP (1) JP2014089487A (ja)
WO (1) WO2012111273A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016144255A (ja) * 2015-01-30 2016-08-08 株式会社デンソー 半導体スイッチング素子の駆動装置
WO2016181597A1 (ja) * 2015-05-13 2016-11-17 パナソニックＩｐマネジメント株式会社 駆動回路、スイッチング制御回路およびスイッチング装置
CN111522384A (zh) * 2020-05-29 2020-08-11 杰创智能科技股份有限公司 一种采样保持的超低功耗带隙基准电路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57133705A (en) * 1981-02-12 1982-08-18 Toshiba Corp Variable frequency oscillating circuit
JPS61247270A (ja) * 1985-04-23 1986-11-04 Fuji Electric Co Ltd ゲ−トタ−ンオフサイリスタの制御回路
JP2004088886A (ja) * 2002-08-26 2004-03-18 Toshiba Corp 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57133705A (en) * 1981-02-12 1982-08-18 Toshiba Corp Variable frequency oscillating circuit
JPS61247270A (ja) * 1985-04-23 1986-11-04 Fuji Electric Co Ltd ゲ−トタ−ンオフサイリスタの制御回路
JP2004088886A (ja) * 2002-08-26 2004-03-18 Toshiba Corp 半導体装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016144255A (ja) * 2015-01-30 2016-08-08 株式会社デンソー 半導体スイッチング素子の駆動装置
US10081253B2 (en) 2015-01-30 2018-09-25 Denso Corporation Driving device for semiconductor switching element and control system for power converter
WO2016181597A1 (ja) * 2015-05-13 2016-11-17 パナソニックＩｐマネジメント株式会社 駆動回路、スイッチング制御回路およびスイッチング装置
JPWO2016181597A1 (ja) * 2015-05-13 2018-03-01 パナソニックＩｐマネジメント株式会社 駆動回路、スイッチング制御回路およびスイッチング装置
US10848145B2 (en) 2015-05-13 2020-11-24 Panasonic Semiconductor Solutions Co., Ltd. Driver circuit, switching control circuit, and switching device
CN111522384A (zh) * 2020-05-29 2020-08-11 杰创智能科技股份有限公司 一种采样保持的超低功耗带隙基准电路

Also Published As

Publication number Publication date
JP2014089487A (ja) 2014-05-15

Similar Documents

Publication Publication Date Title
US9467061B2 (en) System and method for driving a transistor
US7990202B2 (en) System and method for driving bipolar transistors in switching power conversion
JP4528321B2 (ja) スイッチング回路、回路、並びにスイッチング回路及び駆動パルス生成回路を含む回路
US10079542B2 (en) High voltage current source with short circuit protection
WO2016002249A1 (ja) スイッチング回路およびこれを備えた電源回路
CN102243262A (zh) 电流检测电路
JP2013219633A (ja) パワートランジスタの駆動回路
CN111817554A (zh) 电源电路、电源装置以及车辆
US11209464B2 (en) Current detection circuit and power converter
CN109217858B (zh) 晶体管装置的过电压保护
US10256813B2 (en) Fast transient high-side gate driving circuit
JP7518247B2 (ja) 出力トランジスタの駆動回路、半導体装置、自動車
US20220173667A1 (en) Power supply device with low loss
JP2000333442A (ja) 安定化ゲートドライバ
WO2012111273A1 (ja) パワーデバイス装置
US9007793B2 (en) Synchronous rectifier driver circuit rectifier
JP4768476B2 (ja) 自己消弧型半導体素子の駆動装置
CN107005157A (zh) 用于电压转换器的自适应控制器
US20130015886A1 (en) High Voltage, High temperature Semiconductor Driver for Switching Power semiconductor devices
CN110707929B (zh) 电源转换装置及其控制方法
CN111831046A (zh) 输出级电路及其稳压器
CN105656311B (zh) 动态驱动能力调节的电源控制装置
CN114785167B (zh) 一种可控整流电路及其稳压控制方法
JP7251429B2 (ja) 電源装置
US20250219527A1 (en) Buck circuit and charging controller and method used in buck circuit

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12747166

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12747166

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP