WO2012164719A1 - 部品内蔵基板及びその製造方法 - Google Patents
部品内蔵基板及びその製造方法 Download PDFInfo
- Publication number
- WO2012164719A1 WO2012164719A1 PCT/JP2011/062693 JP2011062693W WO2012164719A1 WO 2012164719 A1 WO2012164719 A1 WO 2012164719A1 JP 2011062693 W JP2011062693 W JP 2011062693W WO 2012164719 A1 WO2012164719 A1 WO 2012164719A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- component
- layer
- adhesive layer
- conductive
- adhesive
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 43
- 238000004519 manufacturing process Methods 0.000 title claims description 27
- 239000010410 layer Substances 0.000 claims abstract description 107
- 239000012790 adhesive layer Substances 0.000 claims abstract description 99
- 239000000853 adhesive Substances 0.000 claims description 39
- 230000001070 adhesive effect Effects 0.000 claims description 39
- 239000000463 material Substances 0.000 claims description 35
- 229910052751 metal Inorganic materials 0.000 claims description 29
- 239000002184 metal Substances 0.000 claims description 29
- 238000000034 method Methods 0.000 claims description 26
- 230000009477 glass transition Effects 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- 238000010030 laminating Methods 0.000 claims description 9
- 238000007747 plating Methods 0.000 claims description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical group [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 7
- 229910001220 stainless steel Inorganic materials 0.000 claims description 7
- 239000010935 stainless steel Substances 0.000 claims description 7
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 6
- 230000002093 peripheral effect Effects 0.000 claims description 5
- 229910052802 copper Inorganic materials 0.000 claims description 4
- 239000010949 copper Substances 0.000 claims description 4
- 238000003825 pressing Methods 0.000 claims description 4
- 239000011889 copper foil Substances 0.000 claims description 3
- 239000011888 foil Substances 0.000 claims description 3
- 229920001721 polyimide Polymers 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 claims description 3
- 239000003822 epoxy resin Substances 0.000 claims description 2
- 229920000647 polyepoxide Polymers 0.000 claims description 2
- 239000009719 polyimide resin Substances 0.000 claims description 2
- 238000010292 electrical insulation Methods 0.000 description 9
- 238000009413 insulation Methods 0.000 description 6
- 238000003475 lamination Methods 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
- H05K1/188—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or attaching to a structure having a conductive layer, e.g. a metal foil, such that the terminals of the component are connected to or adjacent to the conductive layer before embedding, and by using the conductive layer, which is patterned after embedding, at least partially for connecting the component
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Definitions
- the present invention relates to a component-embedded substrate in which components are embedded and a method for manufacturing the same.
- a component-embedded substrate in which components such as electronic components are embedded in an insulating layer is known (for example, see Patent Document 1).
- an adhesive is applied to an area corresponding to the component when the component is mounted.
- voids due to bubbles are locally generated in the adhesive.
- Such a state is called a void, and this void expands in the subsequent reflow process, or causes peeling or a short circuit.
- the adhesive is in contact with the circuit pattern that electrically connects the built-in components. For this reason, it is necessary that the adhesive is a material having an electrically good insulating property. Furthermore, the built-in component is electrically connected to the circuit pattern on the surface. For this reason, vias are also formed in the adhesive as a pretreatment. High connection reliability is required for a so-called conductive via in which conductivity is imparted to the via by plating or the like. Therefore, it is necessary to select an adhesive in consideration of laser processability for forming vias, plating coverage, and productivity.
- the present invention is a component-embedded substrate that can prevent generation of voids in an adhesive and has improved electrical insulation reliability, and a method for manufacturing the same.
- an insulating layer In the present invention, an insulating layer, a conductive layer formed on the surface of the insulating layer, an electrical or electronic component embedded in the insulating layer, and provided in the component and electrically connected to the conductive layer
- the adhesive layer is formed only within a range substantially equal to the outer edge of the terminal, A component main body which is a portion other than the terminal in the component is in contact with only the insulating layer.
- a plurality of the terminals are formed only on the peripheral edge of the component body, and the adhesive layer is formed on all of the terminals.
- a plurality of the terminals are formed over the entire one surface of the component main body, and the adhesive layer is formed on a part or all of the terminals.
- the adhesive layer is formed of an epoxy resin or a polyimide resin.
- the adhesive layer has a thickness of 10 ⁇ m to 120 ⁇ m.
- the adhesive layer is formed by stacking a plurality of adhesive portions of different materials or the same material.
- the adhesive layer has at least a first adhesive part in contact with the conductive layer and a second adhesive part in contact with the component as the adhesive part, and the glass transition temperature of the first adhesive part is 40.
- the glass transition temperature of the second adhesive portion is equal to or higher than the glass transition temperature of the first adhesive portion, and is in the range of 40 ° C. to 200 ° C. (TMA method).
- the thickness of the first adhesive portion is 5 ⁇ m to 60 ⁇ m
- the thickness of the second adhesive portion is 5 ⁇ m to 60 ⁇ m.
- an adhesive layer forming step of forming the adhesive layer on the metal layer formed on the support plate, and bonding the terminal formed on the component to the adhesive layer, the adhesive layer A component-embedded board comprising: a component mounting step for mounting the component thereon; and a stacking step for stacking the insulating base material to be the insulating layer while pressing the component under vacuum.
- the method further includes a conductive via forming step of forming a first conductive via by forming a via reaching the terminal from the outside of the metal layer after the laminating step and performing a conductive treatment on the via.
- the support plate used in the adhesive layer forming step is an aluminum plate, and the metal layer is a copper foil attached to the aluminum plate.
- the support plate used in the adhesive layer forming step is stainless steel, and the metal layer is a copper plating foil deposited on the stainless steel.
- a plurality of either or both of a semiconductor component having a plurality of electrodes and a passive component having a plurality of electrodes are mounted in the component mounting step.
- a circuit board having either a conductive circuit, a conductive via, a conductive through hole, or a combination thereof in addition to the insulating layer is disposed on the side of the component, and the conductive via forming step Then, a second conductive via for electrically connecting the conductive layer and the circuit board is formed.
- the second conductive via is a filled via.
- the connection by the second conductive via has an any layer structure.
- the second adhesive portion is formed after the first adhesive portion is cured.
- the second conductive via has a diameter corresponding to a depth of the via to be formed, so that a depth: diameter ratio (aspect ratio of the hole) is 1 or less. And a diameter equal to or larger than that of the first conductive via.
- the insulating base material having a thermal expansion coefficient close to that of the component is used.
- the adhesive layer is formed only in a range within approximately the same as the outer edge of the terminal.
- the adhesive layer is the minimum necessary for mounting components. It will be formed in the size of. Therefore, voids can be prevented from occurring in the adhesive layer, and a highly reliable component-embedded substrate can be obtained.
- the component main body which is parts other than the terminal in components contacts only the insulating layer. That is, this insulating layer is interposed between the adhesive layers. Therefore, high electrical insulation can be ensured between the terminals.
- the adhesive layer corresponding to only the terminal portion it is possible to form a stable adhesive layer even in a component having unevenness due to electronic circuits on the surface. As a result, it is possible to ensure the formation of stable conductive vias and high electrical connection reliability.
- the interval between the terminals via the component main body is wide, and thus the interval between the adhesive layers can be widened. As a result, further electrical insulation can be ensured.
- the built-in component has a plurality of terminals formed over the entire surface of one side of the component body, and the adhesive layer is formed on a part of the terminal, the distance between the adhesive layers is increased. It can be provided and high electrical insulation can be secured. Even when a plurality of terminals are formed over the entire surface of one side of the component body, an adhesive layer may be formed for all the terminals if there is a sufficient space between the terminals. Even in this case, high electrical insulation can be ensured.
- the adhesive layer is formed only in the same range as the outer edge of the terminal in the adhesive layer forming step, the adhesive layer and the terminal are bonded in the next component mounting step, and the next laminating step Press the insulating substrate.
- the insulating base material enters between the metal layer and the component main body, and the adhesive layers are adjacent to each other via the insulating base material. Therefore, high insulation between the terminals can be ensured when the terminals are conducted in the subsequent process.
- the lamination process is performed under vacuum, no voids are generated in the insulating base material.
- the insulating base material a material having a thermal expansion coefficient close to that of the component is preferably used. As a result, the behavior of the insulating substrate in a high-temperature environment can be brought close to that of the component, and it is possible to reduce the load caused by heat, such as internal stress, and to improve the connection reliability more effectively. Can do.
- FIG. 1 is a schematic cross-sectional view of a component built-in substrate according to the present invention. It is the schematic which shows in order the manufacturing method of the component built-in board which concerns on this invention. It is the schematic which shows in order the manufacturing method of the component built-in board which concerns on this invention. It is the schematic which shows in order the manufacturing method of the component built-in board which concerns on this invention. It is the schematic which shows in order the manufacturing method of the component built-in board which concerns on this invention. It is the schematic which shows in order the manufacturing method of the component built-in board which concerns on this invention. It is the schematic which shows in order the manufacturing method of the component built-in board which concerns on this invention. It is the schematic which shows in order the manufacturing method of the component built-in board which concerns on this invention. It is the schematic which shows in order the manufacturing method of the component built-in board which concerns on this invention. It is the schematic which shows in order the manufacturing method of the component built-in board which concerns on this invention. It is the schematic which shows in order the manufacturing method of
- FIG. 1 It is a partial schematic diagram of another component built-in substrate according to the present invention. It is a partial schematic diagram of still another component-embedded substrate according to the present invention. It is AA sectional drawing of FIG. It is the schematic of another another component-embedded board which concerns on this invention.
- a component-embedded substrate 1 has a component 3 embedded in an insulating layer 2.
- the insulating layer 2 is formed by curing an insulating base material such as a prepreg.
- the component 3 is an electrical or electronic component, and is a chip component provided with terminals 4 serving as electrodes or a multi-pin component such as WL-CSP having a large number of terminals (FIG. 1 shows an example of a chip component). ing). That is, the component 3 is formed of a plurality of terminals 4 and other component bodies 5.
- a conductive layer 6 is formed on the surface of the insulating layer 2. In the figure, a double-sided substrate having conductive layers 6 formed on both sides is shown as an example.
- the conductive layer 6 is a metal conductor such as copper, and is patterned.
- the conductive layer 6 is electrically connected to the terminal 4 through the conductive via 7.
- the conductive layer 6 is partially exposed and covered with a solder resist 8.
- a conductive through hole 18 that penetrates the substrate 1 and is subjected to a conductive process is formed.
- the conductive layers 6 on the front and back sides are electrically connected by the conductive through hole 18.
- the substrate 1 is a so-called double-sided substrate.
- An adhesive layer 10 is disposed between the terminal 4 and the conductive layer 6.
- This adhesive layer 10 is formed only in a range substantially within the same range as the outer edge of the terminal 4 (FIG. 1 shows the adhesive layer 10 formed in a range equivalent to the outer edge of the terminal 4). Therefore, the component main body 5 which is a portion other than the terminal 4 in the component 3 is in contact with only the insulating layer 2.
- the adhesive layer 10 is formed only in a range substantially within the outer edge of the terminal 4, and the adhesive layer 10 faces the conductive layer 6 of the terminal 4. Therefore, the adhesive layer 10 is formed in a minimum size necessary for mounting the component 3.
- the adhesive layer 10 can be stably formed even when the surface of the component 3 has irregularities due to electronic circuits. Thereby, it is possible to ensure the formation of the stable conductive via 7 and the reliability of the high electrical connection thereby.
- the entire surface including the component main body 5 is included.
- the insulating layer 2 is formed between the terminals 4 by forming the adhesive layer 10 only for all of the terminals 4, so that high electrical insulation between the conductive vias 7 can be ensured.
- an adhesive layer forming step is performed.
- a substrate in which a metal layer 12 is formed on a support plate 11 is prepared.
- the support plate 11 has a degree of rigidity required for process conditions.
- the support plate 11 is formed of a rigid SUS (stainless steel) plate or aluminum plate as a support base material.
- the metal layer 12 is formed by depositing a copper plating foil having a predetermined thickness.
- the metal layer 12 is formed by attaching a copper foil if the support plate 11 is an aluminum plate.
- the adhesive layer 10 is applied on the metal layer 12 by, for example, a dispenser or printing.
- This adhesive layer 10 is formed of an epoxy-based or polyimide-based resin, and adheres the metal layer 12 and a terminal 4 described later.
- the adhesive layer 10 is formed to have the same size as the terminal 4 to be bonded, specifically, within the same range as the outer edge of the bonding surface of the terminal 4, and the thickness is not limited, but is about 10 ⁇ m to 120 ⁇ m. Are preferred.
- the component mounting process is performed.
- an electrical or electronic component 3 such as a chip component is mounted on the metal layer 12.
- the terminal 4 provided in the component 3 is placed on the adhesive layer 10.
- the terminal and the adhesive layer 10 are bonded, and thus the metal layer 12 and the component 3 are connected via the adhesive layer 10.
- the adhesive layer 10 is cured by heating after the components are placed.
- a plurality of components 3 may be mounted.
- the adhesive layer 10 is formed corresponding to the number of parts 3.
- the component 3 in this case, either or both of a semiconductor component having a plurality of electrodes and a passive component having a plurality of electrodes may be used.
- a lamination process is performed. This step is performed by laying up an insulating base material such as a prepreg on the side opposite to the side on which the metal layer 12 is disposed with respect to the component 3 and pressing it while heating under vacuum.
- This press is performed using, for example, a vacuum press machine. Since there is a sufficient gap between the component body 5 and the metal layer 12 due to the presence of the adhesive layer 10, the insulating substrate enters between the component body 5 and the metal layer 12 by this pressing. The insulating layer 2 is formed. Since the lamination process is performed under vacuum, no voids are generated in the insulating base material. Thereafter, the support plate 11 is removed. A metal layer 12 is laminated on one surface of the insulating layer 2, and another metal layer 13 is laminated on the other surface.
- a conductive via formation process is performed.
- holes are formed using a laser or the like to form vias 14.
- the via 14 is formed so as to reach the terminal 4 from the metal layer 12 through the adhesive layer 10. Further, depending on the structure, through conduction holes or conduction vias may be formed at this point in order to obtain electrical connection between the respective layers or front and back.
- a desmear process is performed to remove the resin remaining during the via formation.
- a plating process (conducting process) is performed, and plating is deposited in the via 14 to form the first conductive via 7.
- a conductive layer forming step is performed. In this step, as shown in FIG. 8, a conductive pattern is formed on both surfaces of the insulating layer 2 using etching or the like, and the conductive layer 6 is formed. Then, a solder resist 8 is formed at a predetermined location (see FIG. 1).
- the circuit board 15 having either a conductive circuit, a conductive via, a conductive through-hole, or a combination thereof in addition to the insulating layer 2 is disposed on the side of the component 3, and in the conductive via forming process If the second conductive via 16 for electrically connecting the conductive layer 6 and the circuit board 15 is formed, a substrate 17 as shown in FIG. 12 can be formed.
- the substrate 17 is a so-called four-layer substrate.
- the second conductive via 16 can be a filled via.
- the connection by the second conductive via 16 may have an any layer structure.
- the adhesive layer 10 is formed only in the range substantially equal to the outer edge of the terminal 4 in the adhesive layer forming step, and the adhesive layer 10 and the terminal 4 are formed in the next component mounting step.
- the insulating base material is pressed in the subsequent laminating step. Thereby, an insulating base material enters between the metal layer 12 and the component main body 5 which should finally become the conductive layer 6, and the adhesive layers 10 are adjacent to each other through the insulating base material. Therefore, insulation between the terminals 4 can be ensured when the terminals 4 are electrically connected to the conductive layer 6 in the subsequent steps (conductive via forming step, conductive layer forming step).
- the insulation between the conductive vias 7 can be ensured by the insulating layer 2.
- the insulating performance can be excluded from the examination items, and the range of the adhesive selection can be widened.
- the adhesive layer 10 may be formed in two layers.
- the first adhesive portion 10a is printed on the metal layer 12 by a known coating method (preferably a printing method) and then cured, and further on the second adhesive layer 10a.
- the adhesive layer 10 and the terminal 4 are adhered and cured in a component mounting process.
- the adhesive layer 10 having a finally stable thickness can be obtained by forming the thin adhesive portion a plurality of times by one application.
- about 5 ⁇ m to 60 ⁇ m is preferable in one application. That is, the optimal thickness of the first and second adhesive portions is 5 ⁇ m to 60 ⁇ m.
- each contact bonding layer 10 can be arrange
- the depth of the via 14 for connecting to a component can be adjusted by forming a plurality of adhesive portions and adjusting the thickness of the adhesive layer 10.
- the adhesive layer 10 is not limited to two layers, and may be a plurality of layers.
- the bonding portion 10a and the bonding portion 10b are not limited to the same material, and each material can be selected according to necessary characteristics and characteristics (for example, the bonding layer 10a has a role as a buffer material for stress). For example, it may be possible to select a material having a relatively low elastic modulus or glass transition point compared to the insulating base material, or to select an adhesive having excellent component adhesion for the purpose of improving the component adhesion of the adhesive layer 10b. ).
- the glass transition temperature of the first adhesive portion 10a is 40 to 200 ° C. (TMA method)
- the glass transition temperature of the second adhesive layer 10b is equal to or higher than the glass transition temperature of the first adhesive layer 10a. And it is in the range of 40 ° C. to 200 ° C. (TMA method).
- the chip component is described as an example of the component 3.
- an adhesive layer is formed on all the terminals 4 in the adhesive layer forming step.
- the insulating base material may not easily enter between the component main body 5 and the metal layer 12 in the lamination process. Therefore, in this case, as shown in FIGS. 10 and 11, the adhesive layer 10 is selectively formed on a part of the terminal 4 to ensure the fluidity of the insulating base material. Specifically, as shown in FIG.
- the insulating base material is A sufficient space can be secured. Furthermore, electrical insulation between the terminals 4 when finally becoming the substrate 1 can be ensured.
- the description of the insulating layer 2 shown in FIG. 10 is omitted.
- the selective formation of the adhesive layer 10 in this manner is effective even when the distance between the terminals 4 is small. Or it is effective also when the fluidity
- the formation location of the adhesive layer 10 is appropriately selected according to the size of the component 3, the number of pins (number of terminals), the pin pitch (interval between terminals), and the material of the insulating base.
- the adhesive layer 10 it is possible to reduce stress applied to the component body 5 when the insulating base material is cured and contracted. Even when a plurality of terminals 4 are formed over the entire surface of one side of the component body 5, the adhesive layer 10 is attached to all the terminals 4 when there is a sufficient space between the terminals 4. It may be formed. Even in this case, high electrical insulation between the terminals 4 can be ensured.
- the adhesive layer and the insulating base material are formed according to the diameter of the conductive via to be formed. It can be formed selectively. For example, when a conductive via is formed with a small diameter via having a diameter of 50 ⁇ m or less, a material having good via formability can be selectively applied to the small diameter via portion in either the adhesive layer or the insulating substrate. It is possible to secure better via formation and reliability.
- a sufficient gap can be provided between the terminals 4 (between the conductive vias 7) by forming the adhesive layer 10 having the same size as the terminal 4, or a slightly smaller or somewhat larger shape, and the insulating layer 2 is formed in this gap. Can be formed. Thereby, the insulation between the terminals 4 can be improved regardless of the insulation of the adhesive layer 10.
- the insulating layer 2 is molded under vacuum using a vacuum pressure press, it is possible to suppress the generation of voids between the terminals 4 and to obtain high reliability.
- the behavior of the substrate when heat-treated, such as during laminating press or surface mounting reflow, can be mitigated.
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
絶縁層(2)と、該絶縁層(2)の表面に形成された導電層(6)と、前記絶縁層(2)に埋め込まれた電気又は電子的な部品(3)と、該部品(3)に設けられ、前記導電層(6)と電気的に接続される複数の端子(4)と、該端子(4)と前記導電層(6)とを接着させる接着層(10)とを備えた部品内蔵基板(1)において、前記接着層(10)は、前記端子(4)の外縁と略同等以内の範囲にのみ形成されていて、前記部品(4)における前記端子(4)以外の部分である部品本体(5)は、前記絶縁層(2)にのみ接している。
Description
本発明は、部品が内蔵された部品内蔵基板及びその製造方法に関する。
配線基板において、電子部品等の部品が絶縁層内に埋め込まれた部品内蔵基板が知られている(例えば特許文献1参照)。一般的に、このような部品内蔵基板では、部品搭載に際し、接着剤を部品に相当する面積に塗布している。しかしながら、接着剤を部品に相当する面積に塗布すると、接着剤内に気泡による空洞が局部的に発生する。このような状態はボイドと呼ばれ、このボイドはその後のリフロー工程で膨張したり、あるいは剥離の原因となったり、あるいはショートの原因となったりする。
また、接着剤は内蔵部品の電気的な接続を行なう回路パターンと接する。このため、接着剤は電気的に良好な絶縁性を持った材料である必要がある。さらに、内蔵部品は表面の回路パターンと電気的に接続されている。このため、前処理としてビアが接着剤にも形成される。このビアにめっき等で導電性が付与されたいわゆる導通ビアには高い接続信頼性が求められる。したがって、ビア形成のためのレーザ加工性やめっきの付き回り性等を考慮し、さらには生産性も考慮した接着剤の選定が必要とされる。
本発明は、接着剤中でのボイドの発生を防止することができ、電気絶縁性の信頼性を高めた部品内蔵基板及びその製造方法である。
本発明では、絶縁層と、該絶縁層の表面に形成された導電層と、前記絶縁層に埋め込まれた電気又は電子的な部品と、該部品に設けられ、前記導電層と電気的に接続される複数の端子と、該端子と前記導電層とを接着させる接着層とを備えた部品内蔵基板において、前記接着層は、前記端子の外縁と略同等以内の範囲にのみ形成されていて、前記部品における前記端子以外の部分である部品本体は、前記絶縁層にのみ接していることを特徴とする部品内蔵基板を提供する。
好ましくは、前記端子は、前記部品本体の周縁部にのみ複数形成されていて、前記接着層は、前記端子の全てに対して形成されている。
好ましくは、前記端子は、前記部品本体の一方の面の全面にわたって複数形成されていて、前記接着層は、前記端子の一部又は全部に対して形成されている。
好ましくは、前記接着層はエポキシ系樹脂又はポリイミド系樹脂で形成されている。
好ましくは、前記接着層の厚みは10μm~120μmである。
好ましくは、前記接着層の厚みは10μm~120μmである。
好ましくは、前記接着層は、異なる材質又は同一の材質で複数の接着部が重ねられて形成されている。
好ましくは、前記接着層は、前記接着部として少なくとも前記導電層と接する第1の接着部と前記部品と接する第2の接着部とを有し、前記第1の接着部のガラス転移温度が40℃~200℃(TMA法)であり、前記第2の接着部のガラス転移温度が前記第1の接着部のガラス転移温度以上であり且つ40℃~200℃(TMA法)の範囲である。
好ましくは、前記第1の接着部の厚みが5μm~60μm、前記第2の接着部の厚みが5μm~60μmである。
また、本発明では、支持板上に形成された金属層に対して前記接着層を形成する接着層形成工程と、前記接着層に前記部品に形成されている前記端子を接着させ、前記接着層上に前記部品を搭載する部品搭載工程と、前記絶縁層となるべき絶縁基材を前記部品に対して真空下でプレスしながら積層する積層工程とを備えたことを特徴とする部品内蔵基板を製造するための製造方法を提供する。
好ましくは、前記積層工程の後、前記金属層の外側から前記端子まで到達するビアを形成し、該ビアに導通処理を施して第1の導通ビアを形成する導通ビア形成工程をさらに備えた。
好ましくは、前記接着層形成工程にて使用する前記支持板はアルミ板であり、前記金属層は前記アルミ板に貼り付けられた銅箔である。
好ましくは、前記接着層形成工程にて使用する前記支持板としてステンレスであり、前記金属層は前記ステンレスに析出された銅めっき箔である。
好ましくは、前記接着層形成工程にて使用する前記支持板としてステンレスであり、前記金属層は前記ステンレスに析出された銅めっき箔である。
好ましくは、前記部品搭載工程にて、複数の電極を有した半導体部品又は複数の電極を有した受動部品のいずれか又は両方を複数搭載する。
好ましくは、前記積層工程にて、前記絶縁層の他、導通回路又は導通ビア又は導通貫通穴のいずれか又はこれらの組み合わせを有する回路基板を前記部品の側方に配置し、前記導通ビア形成工程にて、前記導電層と前記回路基板とを電気的に接続させるための第2の導通ビアを形成する。
好ましくは、前記導通ビア形成工程にて、前記第2の導通ビアはフィルドビアである。
好ましくは、前記第2の導通ビアによる接続をエニーレイヤ構造とする。
好ましくは、前記第2の導通ビアによる接続をエニーレイヤ構造とする。
好ましくは、前記接着層形成工程にて、前記第1の接着部が硬化した後に前記第2の接着部を形成する。
好ましくは、前記導通ビアの形成工程において、前記第2の導通ビアは形成するビアの深さに応じた径として、深さ:径の比率(穴のアスペクト比)が1以下になるように径を大きくし、且つ前記第1の導通ビアと同等かそれよりも大きい径に形成する。
好ましくは、前記積層工程において、前記絶縁基材は、熱膨張係数を前記部品に近いものを使用する。
本発明によれば、接着層が端子の外縁と略同等以内の範囲にのみ形成されている。すなわち、接着層は端子の導電層に対して対向している面の外縁と略同等、あるいはそれ以内、あるいは多少大きな範囲で形成されているので、接着層は部品を搭載するのに必要最低限の大きさで形成されることになる。したがって、接着層内にボイドが発生することを防止でき、信頼性の高い部品内蔵基板を得ることができる。また、部品における端子以外の部分である部品本体が絶縁層にのみ接している。すなわち、接着層同士の間にはこの絶縁層が介在される。したがって、端子間には高い電気絶縁性を確保することができる。上述したように、端子部分にのみ対応させて接着層を形成することで、表面に電子回路による凹凸があるような部品においても安定した接着層の形成が可能となる。これにより、安定した導通ビアの形成とそれによる高い電気的な接続の信頼性を確保することが可能となる。
また、内蔵される部品として、端子が部品本体の周縁部にのみ複数形成されているものを用いれば、部品本体を介した端子同士の間隔が広く、したがって接着層同士の間隔を広くすることができるので、さらなる電気絶縁性の確保を実現できる。
一方で、内蔵される部品として、端子が部品本体の一方の面の全面にわたって複数形成されているものを用い、接着層を端子の一部に対して形成すれば、接着層同士の間隔を広く設けることができ、高い電気絶縁性を確保することができる。端子が部品本体の一方の面の全面にわたって複数形成されている場合であっても、端子間に充分な間隔がある場合には、接着層を全部の端子に対して形成してもよい。この場合でも高い電気絶縁性を確保することができる。
また、本発明によれば、接着層形成工程で接着層を端子の外縁と略同等の範囲にのみ形成し、次なる部品搭載工程でこの接着層と端子とを接着させ、さらに次なる積層工程にて絶縁基材をプレスする。これにより、金属層と部品本体との間に絶縁基材が入り込み、接着層同士も絶縁基材を介して隣り合うことになる。したがって、後工程で端子を導通した際に端子間の高い絶縁性を確保することができる。また、積層工程は真空下で行うため、絶縁基材内にボイドが発生することはない。
また、前記絶縁基材として、好適には、熱膨張係数が前記部品に近いものを使用する。これにより、高温環境下での前記絶縁基材の挙動を部品に近づけることができ、内部にかかる応力など、熱による負荷を低減させることが可能となり、より効果的に接続信頼性を向上させることができる。
図1に示すように、本発明に係る部品内蔵基板1は、絶縁層2内に部品3が埋め込まれているものである。絶縁層2は例えばプリプレグ等の絶縁基材を硬化して形成されている。部品3は電気又は電子的な部品であり、電極となる端子4が両端に備わるチップ部品や多数の端子を有するWL-CSP等の多ピン部品である(図1ではチップ部品を例にして示している)。すなわち、部品3は複数の端子4とそれ以外の部品本体5で形成されている。絶縁層2の表面には導電層6が形成されている。図では両面に導電層6が形成された両面基板を例として示している。導電層6は、例えば銅等の金属導体であり、パターン成形されている。この導電層6は、端子4と導通ビア7を介して電気的に接続されている。導電層6は、例えば図1に示すように一部を露出させてソルダレジスト8で覆われている。図1の例では、基板1を貫通し、内部に導通処理が施された導通貫通孔18が形成されている。この導通貫通孔18により表裏の導電層6は電気的に接続されている。基板1はいわゆる両面基板である。
端子4と導電層6との間には、接着層10が配されている。この接着層10は、端子4の外縁と略同等以内の範囲にのみ形成されている(図1では端子4の外縁と同等の範囲に形成された接着層10を示している)。したがって、部品3における端子4以外の部分である部品本体5は、絶縁層2にのみ接している。このように、本発明の部品内蔵基板1は、接着層10が端子4の外縁と略同等以内の範囲にのみ形成され、接着層10は端子4の導電層6に対して対向している面の外縁と略同等、あるいはそれ以内、あるいは多少大きな範囲で形成されることになるので、接着層10は部品3を搭載するのに必要最低限の大きさで形成されることになる。したがって、接着層10内にボイドが発生することを防止でき、信頼性の高い部品内蔵基板1を得ることができる。仮にボイドが発生したとしても、接着層10は必要最低限の大きさで形成されているため、限られた大きさのボイドしか発生し得ないため、基板1の信頼性に及ぼす影響は小さい。したがって、信頼性の高い部品内蔵基板1を得ることができる。また、部品本体5が絶縁層2にのみ接しているので、接着層10同士の間にはこの絶縁層2が介在されることになる。したがって、端子4間の電気絶縁性を確保することができる。また、端子4部分にのみ対応させて接着層10を形成することで、部品3の表面に電子回路による凹凸があるような場合であっても、安定した接着層10の形成が可能となる。これにより、安定した導通ビア7の形成とそれによる高い電気的な接続の信頼性を確保することが可能となる。
また、端子4が部品本体5の周縁部にのみ複数形成されているような(例えば周縁部のうち、両端部にのみ端子を有するチップ部品)部品を内蔵する場合において、部品本体5を含む全面ではなく端子4の全てに対してのみ接着層10を形成することで、端子4同士の間に絶縁層2が形成されるので、導通ビア7間の高い電気絶縁性の確保を実現できる。
このような部品内蔵基板1を製造する工程を以下に説明する。なお、以下の説明では、図1で示した部品内蔵基板1のうち、部品3の近傍の部分のみを示した図面(図2~図8)をもとに説明する。
まず、接着層形成工程を行う。この工程は、まず、図2に示すように、例えば支持板11上に金属層12が形成されたものを用意する。なお、支持板11は、プロセス条件にて必要とされる程度の剛性を有する。支持板11は、支持基材として剛性のあるSUS(ステンレス)板又はアルミ板等で形成されている。金属層12は例えば支持板11がSUS板であれば所定厚さの銅めっき箔を析出させたものである。あるいは金属層12は支持板11がアルミ板であれば銅箔を貼り付けたものである。そして、図3に示すように、金属層12上に接着層10を例えばディスペンサーや印刷等で塗布する。この接着層10はエポキシ系やポリイミド系の樹脂で形成され、金属層12と後述する端子4とを接着させるものである。この接着層10は、接着されるべき端子4と同等の大きさ、詳しくは端子4の接着面の外縁と略同等の範囲内に形成され、厚みは限定されるものではないが10μm~120μm程度のものが好適である。
この後、部品搭載工程を行う。この工程は、図4に示すように、例えばチップ部品等の電気又は電子的な部品3を金属層12上に搭載するものである。具体的には、部品3に備わる端子4を接着層10上に載置して行う。これにより、端子と接着層10は接着され、したがって金属層12と部品3は接着層10を介して接続されることになる。接着層10は、部品載置後、加熱にて硬化される。なお、部品3は複数搭載してもよい。この場合、部品3の数に対応するだけ接着層10を形成する。この場合の部品3としては、複数の電極を有した半導体部品又は複数の電極を有した受動部品のいずれか又は両方を用いてもよい。
この後、積層工程を行う。この工程は、部品3に対して金属層12が配された側とは反対側にプリプレグ等の絶縁基材をレイアップし、これを真空下で加熱しながらプレスして行う。このプレスは、例えば真空加圧式のプレス機を用いて行われる。接着層10があることにより、部品本体5と金属層12との間には十分な空隙が確保されているため、このプレスにより、絶縁基材は部品本体5と金属層12との間に入り込み、絶縁層2となる。積層工程は真空下で行われるため、絶縁基材内にボイドが発生することはない。この後、支持板11は除去される。絶縁層2の一方の面には金属層12が、他方の面には別の金属層13が積層されている。
この後、導通ビア形成工程を行う。この工程は、まず、図6に示すように、レーザ等を用いて穴あけを行い、ビア14を形成するものである。具体的には、ビア14は金属層12から接着層10を通って端子4まで到達するように形成される。また、構造に応じて、各層間又は表裏の電気的な接続を得るため貫通導通孔又は導通ビアをこの時点で形成してもよい。ビア形成後、デスミア処理が施され、ビア形成の際に残留している樹脂が除去される。この後、図7に示すように、めっき処理(導通処理)を施し、ビア14内にめっきを析出し第1の導通ビア7を形成する。そして、導電層形成工程を行う。この工程は、図8に示すように、エッチング等を用いて絶縁層2の両面に導体パターンを形成し、導電層6を形成するものである。そして、所定箇所にソルダレジスト8を形成する(図1参照)。
上述した積層工程にて、絶縁層2の他に導通回路又は導通ビア又は導通貫通穴のいずれか又はこれらの組み合わせを有する回路基板15を部品3の側方に配置し、導通ビア形成工程にて、導電層6と回路基板15とを電気的に接続させるための第2の導通ビア16を形成すれば、図12に示すような基板17を形成できる。基板17はいわゆる4層基板である。例えば第2の導通ビア16はフィルドビアを用いることができる。また、第2の導通ビア16による接続をエニーレイヤ構造としてもよい。
上記のように、本発明の製造方法によれば、接着層形成工程で接着層10を端子4の外縁と略同等の範囲にのみ形成し、次なる部品搭載工程でこの接着層10と端子4とを接着させ、さらに次なる積層工程にて絶縁基材をプレスすることになる。これにより、最終的に導電層6となるべき金属層12と部品本体5との間に絶縁基材が入り込み、接着層10同士も絶縁基材を介して隣り合うことになる。したがって、後工程(導通ビア形成工程、導電層形成工程)で端子4を導電層6と導通した際に端子4間の絶縁性を確保することができる。これにより、導通ビア7間の絶縁性の確保は絶縁層2で達成できることになる。このため、接着層10に用いる接着剤の選定として、絶縁性能について検討項目から外すことができ、接着剤選択の幅を広げることが可能となる。
なお、図9に示すように、接着層10を2層にして形成してもよい。この場合は、上述した接着層形成工程にて、公知の塗布工法(好適には印刷工法)にて第1の接着部10aを金属層12上に印刷した後硬化させ、さらにこの上に第2の接着部10bを印刷した後部品搭載工程でこの接着層10と端子4とを接着させ硬化させる。このように一回の塗布で薄い接着部を複数回形成することにより、最終的に安定した厚みを有する接着層10を得ることができる。限定されるものではないが1回の塗布でおよそ5μm~60μm程度が好適である。すなわち、第1及び第2の接着部の厚みは5μm~60μmが最適である。これにより、それぞれの接着層10を一定の高さに揃えることができ、部品3の高さ方向に関する位置が正確となる。また、部品3と金属層12との間に十分な空隙を確保することも可能となり、絶縁基材の良好な流動を実現できる。また、接着部を複数形成して接着層10の厚みを調整することにより、部品と接続するためのビア14の深さを調整することができる。これにより、ビア14と、内層に形成された第2の導通ビア16(図12参照)との深さを同等にすることができるので、同時にめっきを形成したときの接続信頼性が向上する。なお、接着層10は2層に限らず、それ以上の複数層であってもよい。
また、接着部10aと接着部10bは同じ材料には限定されず、必要な特性、特徴に応じてそれぞれの材料を選択できる(例えば、接着層10aに応力の緩衝材としての役割りを持たせる目的で絶縁基材と比較し相対的に弾性率やガラス転移点の低い材料を選択し、あるいは接着層10bの部品接着力向上の目的で部品密着性に優れる接着剤を選択すること等が考えられる)。
また、例えば、第1の接着部10aのガラス転移温度は40~200℃(TMA法)であり、第2の接着層10bのガラス転移温度は第1の接着層10aのガラス転移温度以上であり且つ40℃~200℃(TMA法)の範囲である。
上記では、部品3としてチップ部品を例にして説明したが、端子4が部品本体の一方の面にわたって複数形成されている多ピン部品の場合は、接着層形成工程で端子4の全てに接着層10を形成すると、積層工程で絶縁基材が部品本体5と金属層12との間に入り込みにくくなってしまう場合がある。したがってこの場合は、図10及び図11に示すように、端子4の一部に対して選択的に接着層10を形成し、絶縁基材の流動性を確保する。具体的には、図11に示すように、25個の端子4があるような場合は、4隅の端子4と中央の端子4に対応して接着層10を形成すれば、絶縁基材が流動できるスペースを十分に確保することができる。さらには、最終的に基板1となったときの端子4間の電気絶縁性も確保することができる。なお、図11では図10に示した絶縁層2の記載は省略している。特にこのように選択的に接着層10を形成することは、端子4間の間隔が小さい場合にも有効である。あるいは、絶縁基材の流動性が低い場合にも有効である。接着層10の形成箇所は、部品3の大きさ、ピン数(端子数)、ピンピッチ(端子間の間隔)、絶縁基材の材料により適宜選択する。また、選択的に接着層10を形成することで、絶縁基材が硬化して収縮するときに部品本体5にかかる応力の緩和を実現できる。なお、端子4が部品本体5の一方の面の全面にわたって複数形成されている場合であっても、端子4間に充分な間隔がある場合には、接着層10を全部の端子4に対して形成してもよい。この場合でも端子4間で高い電気絶縁性を確保することができる。
また、端子4が一方の面の全面にわたって複数形成されていて、端子4の一部に接着層10を形成する場合、形成する導通ビアの径に応じて、前記接着層と前記絶縁基材を選択的に形成することができる。
例えば、導通ビアを直径50μm以下の小径ビアにて形成する場合、前記接着層と前記絶縁基材の何れかにおいて、ビア形成性の良好な材料を選択的に該小径ビア部に当てることができ、より良好なビア形成性及び信頼性を確保することが可能である。
例えば、導通ビアを直径50μm以下の小径ビアにて形成する場合、前記接着層と前記絶縁基材の何れかにおいて、ビア形成性の良好な材料を選択的に該小径ビア部に当てることができ、より良好なビア形成性及び信頼性を確保することが可能である。
以下、上記と重複する記載もあるが、本発明による効果を説明する。
端子4と同等の大きさ、又は多少小さな、若しくは多少大きな形状の接着層10を形成することで端子4間(導通ビア7間)に十分な空隙を設けることができ、この空隙に絶縁層2を形成することができる。これにより、接着層10の絶縁性に関わらず、端子4間の絶縁性を向上させることができる。
端子4と同等の大きさ、又は多少小さな、若しくは多少大きな形状の接着層10を形成することで端子4間(導通ビア7間)に十分な空隙を設けることができ、この空隙に絶縁層2を形成することができる。これにより、接着層10の絶縁性に関わらず、端子4間の絶縁性を向上させることができる。
絶縁層2は、真空加圧プレス機を使用して真空下で成型が行われるため、端子4間でのボイド発生を抑えることが可能であり、高い信頼性を得ることができる。
このような端子4間に絶縁層2が形成されることで、接着層10の材料選択に関わらず絶縁性が確保されるため端子4間に異電位の回路を形成することが可能となる。
部品本体5の全ての面は絶縁層2に覆われることになるため、積層プレスや表面実装リフロー時等、加熱処理されたときの基板挙動が緩和できる。
1 部品内蔵基板
2 絶縁層
3 部品
4 端子
5 部品本体
6 導電層
7 第1の導通ビア
8 ソルダレジスト
10 接着層
11 支持板
12 金属層
13 金属層
14 ビア
15 回路基板
16 第2の導通ビア
17 基板
18 導通貫通孔
2 絶縁層
3 部品
4 端子
5 部品本体
6 導電層
7 第1の導通ビア
8 ソルダレジスト
10 接着層
11 支持板
12 金属層
13 金属層
14 ビア
15 回路基板
16 第2の導通ビア
17 基板
18 導通貫通孔
Claims (19)
- 絶縁層と、
該絶縁層の表面に形成された導電層と、
前記絶縁層に埋め込まれた電気又は電子的な部品と、
該部品に設けられ、前記導電層と電気的に接続される複数の端子と、
該端子と前記導電層とを接着させる接着層と
を備えた部品内蔵基板において、
前記接着層は、前記端子の外縁と略同等以内の範囲にのみ形成されていて、
前記部品における前記端子以外の部分である部品本体は、前記絶縁層にのみ接していることを特徴とする部品内蔵基板。 - 前記端子は、前記部品本体の周縁部にのみ複数形成されていて、
前記接着層は、前記端子の全てに対して形成されていることを特徴とする請求項1に記載の部品内蔵基板。 - 前記端子は、前記部品本体の一方の面の全面にわたって複数形成されていて、
前記接着層は、前記端子の一部又は全部に対して形成されていることを特徴とする請求項1に記載の部品内蔵基板。 - 前記接着層はエポキシ系樹脂又はポリイミド系樹脂で形成されていることを特徴とする請求項1の発明に記載の部品内蔵基板。
- 前記接着層の厚みは10μm~120μmであることを特徴とする請求項1に記載の部品内蔵基板。
- 前記接着層は、異なる材質又は同一の材質で複数の接着部が重ねられて形成されていることを特徴とする請求項1に記載の部品内蔵基板。
- 前記接着層は、前記接着部として少なくとも前記導電層と接する第1の接着部と前記部品と接する第2の接着部とを有し、
前記第1の接着部のガラス転移温度が40℃~200℃(TMA法)であり、
前記第2の接着部のガラス転移温度が前記第1の接着部のガラス転移温度以上であり且つ40℃~200℃(TMA法)の範囲であることを特徴とする請求項6に記載の部品内蔵基板。 - 前記第1の接着部の厚みが5μm~60μm、前記第2の接着部の厚みが5μm~60μmであることを特徴とする請求項6に記載の部品内蔵基板。
- 支持板上に形成された金属層に対して前記接着層を形成する接着層形成工程と、
前記接着層に前記部品に形成されている前記端子を接着させ、前記接着層上に前記部品を搭載する部品搭載工程と、
前記絶縁層となるべき絶縁基材を前記部品に対して真空下でプレスしながら積層する積層工程と
を備えたことを特徴とする請求項1に記載の部品内蔵基板を製造するための製造方法。 - 前記積層工程の後、前記金属層の外側から前記端子まで到達するビアを形成し、該ビアに導通処理を施して第1の導通ビアを形成する導通ビア形成工程をさらに備えたことを特徴とする請求項9に記載の製造方法。
- 前記接着層形成工程にて使用する前記支持板はアルミ板であり、前記金属層は前記アルミ板に貼り付けられた銅箔であることを特徴とする請求項9に記載の製造方法。
- 前記接着層形成工程にて使用する前記支持板としてステンレスであり、前記金属層は前記ステンレスに析出された銅めっき箔であることを特徴とする請求項9に記載の製造方法。
- 前記部品搭載工程にて、複数の電極を有した半導体部品又は複数の電極を有した受動部品のいずれか又は両方を複数搭載することを特徴とする請求項9に記載の製造方法。
- 前記積層工程にて、前記絶縁層の他、導通回路又は導通ビア又は導通貫通穴のいずれか又はこれらの組み合わせを有する回路基板を前記部品の側方に配置し、
前記導通ビア形成工程にて、前記導電層と前記回路基板とを電気的に接続させるための第2の導通ビアを形成することを特徴とする請求項10に記載の製造方法。 - 前記導通ビア形成工程にて、前記第2の導通ビアはフィルドビアであることを特徴とする請求項14に記載の部品内蔵基板を製造するための製造方法。
- 前記第2の導通ビアによる接続をエニーレイヤ構造とすることを特徴とする請求項14に記載の製造方法。
- 前記接着層形成工程にて、前記第1の接着部が硬化した後に前記第2の接着部を形成することを特徴とする請求項9に記載の製造方法。
- 前記導通ビアの形成工程にて、前記第2の導通ビアは、前記第1の導通ビアと同じかそれよりも大きい径に形成することを特徴とする請求項10に記載の製造方法。
- 前記導通ビアの形成工程にて、前記第1の導通ビアのうち、前記接着層に形成する導通ビアと前記絶縁基材に形成する導通ビアとで異なる径に形成することを特徴とする請求項10に記載の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2011/062693 WO2012164719A1 (ja) | 2011-06-02 | 2011-06-02 | 部品内蔵基板及びその製造方法 |
TW101117968A TW201316856A (zh) | 2011-06-02 | 2012-05-21 | 內藏元件之基板及其製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2011/062693 WO2012164719A1 (ja) | 2011-06-02 | 2011-06-02 | 部品内蔵基板及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2012164719A1 true WO2012164719A1 (ja) | 2012-12-06 |
Family
ID=47258604
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2011/062693 WO2012164719A1 (ja) | 2011-06-02 | 2011-06-02 | 部品内蔵基板及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
TW (1) | TW201316856A (ja) |
WO (1) | WO2012164719A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20160118346A1 (en) * | 2013-05-20 | 2016-04-28 | Meiko Electronics Co., Ltd. | Device embedded substrate and manufacturing method thereof |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005039158A (ja) * | 2003-07-18 | 2005-02-10 | Matsushita Electric Ind Co Ltd | 部品内蔵モジュール及びその製造方法 |
JP2006523375A (ja) * | 2003-04-01 | 2006-10-12 | イムベラ エレクトロニクス オサケユキチュア | 電子モジュールの製造方法及び電子モジュール |
JP2008522397A (ja) * | 2004-11-26 | 2008-06-26 | イムベラ エレクトロニクス オサケユキチュア | 電子モジュール及びその製造方法 |
JP2009200389A (ja) * | 2008-02-25 | 2009-09-03 | Shinko Electric Ind Co Ltd | 電子部品内蔵基板の製造方法 |
JP2009289802A (ja) * | 2008-05-27 | 2009-12-10 | Tdk Corp | 電子部品内蔵モジュール及びその製造方法 |
JP2010157664A (ja) * | 2009-01-05 | 2010-07-15 | Meiko:Kk | 電気・電子部品内蔵回路基板とその製造方法 |
JP2010232292A (ja) * | 2009-03-26 | 2010-10-14 | Oki Semiconductor Co Ltd | 半導体装置の製造方法及び半導体装置 |
JP2011060875A (ja) * | 2009-09-08 | 2011-03-24 | Panasonic Corp | 電子部品内蔵基板及びその製造方法とこれを用いた半導体装置 |
-
2011
- 2011-06-02 WO PCT/JP2011/062693 patent/WO2012164719A1/ja active Application Filing
-
2012
- 2012-05-21 TW TW101117968A patent/TW201316856A/zh unknown
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006523375A (ja) * | 2003-04-01 | 2006-10-12 | イムベラ エレクトロニクス オサケユキチュア | 電子モジュールの製造方法及び電子モジュール |
JP2005039158A (ja) * | 2003-07-18 | 2005-02-10 | Matsushita Electric Ind Co Ltd | 部品内蔵モジュール及びその製造方法 |
JP2008522397A (ja) * | 2004-11-26 | 2008-06-26 | イムベラ エレクトロニクス オサケユキチュア | 電子モジュール及びその製造方法 |
JP2009200389A (ja) * | 2008-02-25 | 2009-09-03 | Shinko Electric Ind Co Ltd | 電子部品内蔵基板の製造方法 |
JP2009289802A (ja) * | 2008-05-27 | 2009-12-10 | Tdk Corp | 電子部品内蔵モジュール及びその製造方法 |
JP2010157664A (ja) * | 2009-01-05 | 2010-07-15 | Meiko:Kk | 電気・電子部品内蔵回路基板とその製造方法 |
JP2010232292A (ja) * | 2009-03-26 | 2010-10-14 | Oki Semiconductor Co Ltd | 半導体装置の製造方法及び半導体装置 |
JP2011060875A (ja) * | 2009-09-08 | 2011-03-24 | Panasonic Corp | 電子部品内蔵基板及びその製造方法とこれを用いた半導体装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20160118346A1 (en) * | 2013-05-20 | 2016-04-28 | Meiko Electronics Co., Ltd. | Device embedded substrate and manufacturing method thereof |
Also Published As
Publication number | Publication date |
---|---|
TW201316856A (zh) | 2013-04-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8945329B2 (en) | Printed wiring board and method for manufacturing printed wiring board | |
JPWO2007046459A1 (ja) | 多層プリント配線基板及びその製造方法 | |
JP2009088469A (ja) | 印刷回路基板及びその製造方法 | |
WO2007052799A1 (ja) | 多層プリント配線基板及びその製造方法 | |
JP6226168B2 (ja) | 多層配線板 | |
JP4460341B2 (ja) | 配線基板およびその製造方法 | |
JP2010157664A (ja) | 電気・電子部品内蔵回路基板とその製造方法 | |
WO2015141004A1 (ja) | 多層回路基板、半導体装置、及びその多層回路基板の製造方法 | |
JP2007149870A (ja) | 回路基板及び回路基板の製造方法。 | |
KR101044105B1 (ko) | 휨 발생 방지를 위한 기판의 제조방법 | |
KR101701380B1 (ko) | 소자 내장형 연성회로기판 및 이의 제조방법 | |
KR20120040892A (ko) | 인쇄회로기판 및 그의 제조 방법 | |
WO2014125567A1 (ja) | 部品内蔵基板及びその製造方法 | |
JP5176676B2 (ja) | 部品内蔵基板の製造方法 | |
JP2008071963A (ja) | 多層配線基板 | |
JP2014090147A (ja) | 配線基板およびこれを用いた実装構造体 | |
JP5695205B2 (ja) | 部品内蔵基板の製造方法及びこれを用いた部品内蔵基板 | |
US8841209B2 (en) | Method for forming coreless flip chip ball grid array (FCBGA) substrates and such substrates formed by the method | |
WO2012164719A1 (ja) | 部品内蔵基板及びその製造方法 | |
TW201138582A (en) | Substrate with built-in components, multilayer substrate using the same, and manufacturing method of substrate with built-in components | |
WO2011132274A1 (ja) | 部品内蔵基板及びこれを用いた多層基板並びに部品内蔵基板の製造方法 | |
KR100796981B1 (ko) | 인쇄회로기판 제조방법 | |
WO2012164720A1 (ja) | 部品内蔵基板及びその製造方法 | |
JP7315102B2 (ja) | 樹脂多層基板 | |
JP2015060912A (ja) | 半導体素子搭載用パッケージ基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 11866520 Country of ref document: EP Kind code of ref document: A1 |
|
NENP | Non-entry into the national phase |
Ref country code: DE |
|
122 | Ep: pct application non-entry in european phase |
Ref document number: 11866520 Country of ref document: EP Kind code of ref document: A1 |
|
NENP | Non-entry into the national phase |
Ref country code: JP |