[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

WO2012091252A1 - Front and back surface field solar cell and a production method therefor - Google Patents

Front and back surface field solar cell and a production method therefor Download PDF

Info

Publication number
WO2012091252A1
WO2012091252A1 PCT/KR2011/007253 KR2011007253W WO2012091252A1 WO 2012091252 A1 WO2012091252 A1 WO 2012091252A1 KR 2011007253 W KR2011007253 W KR 2011007253W WO 2012091252 A1 WO2012091252 A1 WO 2012091252A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
emitter
floating junction
forming
field
Prior art date
Application number
PCT/KR2011/007253
Other languages
French (fr)
Korean (ko)
Inventor
이준성
양수미
송석현
정상윤
안수범
이경원
주상민
Original Assignee
현대중공업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020100139937A external-priority patent/KR101101438B1/en
Priority claimed from KR1020100139938A external-priority patent/KR101179365B1/en
Priority claimed from KR1020100139939A external-priority patent/KR101188985B1/en
Priority claimed from KR1020100139943A external-priority patent/KR101101621B1/en
Priority claimed from KR1020100139944A external-priority patent/KR101162879B1/en
Application filed by 현대중공업 주식회사 filed Critical 현대중공업 주식회사
Publication of WO2012091252A1 publication Critical patent/WO2012091252A1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0216Coatings
    • H01L31/02161Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/02168Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells the coatings being antireflective or having enhancing optical properties for the solar cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/547Monocrystalline silicon PV cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Definitions

  • the present invention relates to a front-side front-side solar cell and a method for manufacturing the same, and more particularly, by forming a floating junction layer in the emitter and the back-field layer, it is possible to reduce the recombination loss of the photo-generated transporter and increase the collection efficiency It is an object of the present invention to provide a front-side and back-side solar cell and a method of manufacturing the same.
  • a solar cell is a key element of photovoltaic power generation that converts sunlight directly into electricity, and is basically a diode composed of a p-n junction.
  • photovoltaic power is generated between the pn junctions, and when a load or a system is connected to both ends of the solar cell, current flows to generate power.
  • the light-receiving surface of the conventional solar cell forms an n + type emitter and forms a p-n junction with a p-type silicon substrate. Photogenerated carriers inside the silicon substrate are separated by p-n junctions, so that the electrons, the minority carriers, move to the front with n + -type emitters, and the holes, the majority carriers, move to the backside with p + backfields. Since the n + -type emitter is formed by the diffusion of phosphorus from the surface in the depth direction, the concentration of phosphorus on the surface is high and the conduction band of the energy band is lowered toward the surface, so that few carrier electrons move to the surface.
  • the surface is a region with a high density of defects in which a large number of crystal defects and impurities exist, the probability of recombination is very high.
  • the surface recombination rate of minority carriers is governed by the surface passivation properties of the dielectric layer thin film, such as PECVD SiNx.
  • PECVD SiNx the surface passivation properties of the dielectric layer thin film
  • the dielectric layer thin film is deposited on the surface to reduce defect density or to reduce the recombination rate as a field effect due to fixed charge in the dielectric layer film. Done.
  • FIG. 1 is a cross-sectional view of a conventional solar cell.
  • a p-n junction is formed on a light receiving surface.
  • the electron band must move to the surface due to the energy bandgap structure, and must face a surface with a high density of defects, and can be greatly influenced by the front passivation characteristics. There is nothing else.
  • the holes moved to the rear side pass through the defect where silicon / metal interface is many.
  • the p + region (rear field region), which is a region where p-type impurity ions are implanted in the rear surface of the p-type silicon substrate
  • the n + region (emitter region), which is an region where n-type impurity ions are implanted by thermal diffusion in the front surface of the substrate do.
  • a metal electrode is formed on the entire surface of the p + region of the silicon substrate. At this time, electrons as majority carriers move to the emitter region by diffusion, and holes as minority carriers move to the backfield region along the p + region.
  • this structure has no difference in the doping concentration of each part in the doping layer of the front and back field and the emitter, and the heat diffusion in the high-temperature electric furnace takes a high temperature process and a long time, many carriers in the back field and the emitter There is a need to facilitate the collection of phosphorus electrons, to induce smooth movement of holes, which are minority carriers, and to further reduce recombination between the electrons and holes.
  • the present invention has been made to solve the above problems, and in forming a back field layer at an upper layer of an emitter and a lower layer of a substrate, a floating junction layer having different doping concentrations in each emitter region and a back field region. It is an object of the present invention to provide a front-side and back-side solar cell and a method for manufacturing the same.
  • a front-side surface field solar cell includes a p-type silicon substrate, an emitter (n ++) provided at an upper portion of the substrate, and an area where the emitter (n ++) is formed. It includes a floating bonding layer (p +) provided in a part, an antireflection film provided in the upper portion of the emitter (n + +) and the floating bonding layer (p +), and the front electrode in contact with the emitter (n + +), The floating bonding layer p + is not in contact with the front electrode.
  • the anti-reflection film may be an Al 2 O 3 dielectric layer thin film.
  • the anti-reflection film may be an AlN dielectric layer thin film.
  • a front-side front-side solar cell includes a p-type silicon substrate, a back side electric field layer (p +) provided at a lower portion of the substrate, and a floating portion provided in a part of the region in which the backside field layer (p +) is formed. And a back electrode in contact with the junction layer (n +) and the back field layer (p +), wherein the floating junction layer (n +) is not in contact with the back electrode.
  • the front-side and back-side solar cell further includes a selective back-field layer (p ++) that is heavily doped in the back-field layer (p +), and the selective back-field layer (p ++) is in contact with the back electrode. can do.
  • a front and rear surface field solar cell including a p-type silicon substrate, a first emitter (n ++) provided on an upper portion of the substrate, and a part of a region in which the emitter (n ++) is formed.
  • the anti-reflection film provided on the floating junction layer (p +), the upper layer of the emitter (n ++) and the first floating junction layer (p +), the front electrode in contact with the emitter (n ++), and the lower substrate It includes a back field layer (p +), a second floating junction layer (n +) provided in a part of the region formed with the back field layer (p +), and a back electrode in contact with the back field layer (p +) and The first floating bonding layer p + is not in contact with the front electrode, and the second floating bonding layer n + is not in contact with the back electrode.
  • the front-side and back-side solar cell further includes a selective back-field layer (p ++) that is heavily doped in the back-field layer (p +), and the selective back-field layer (p ++) is in contact with the back electrode. can do.
  • the anti-reflection film may be an Al 2 O 3 dielectric layer thin film.
  • the anti-reflection film may be an AlN dielectric layer thin film.
  • a method of manufacturing a front-back front-side solar cell in which a emitter (n ++) is provided at an upper layer of a p-type silicon substrate. Forming a floating junction layer (p +) on a portion of the formed region, forming an antireflection film on the emitter (n ++) and the floating junction layer (p +), and contacting the emitter (n ++) with the front surface And forming an electrode, wherein the floating bonding layer p + is not in contact with the front electrode.
  • a method of manufacturing a front and back surface field solar cell wherein the back surface field layer (p +) is provided in the method of manufacturing a front and back surface field solar cell having a back surface layer (p +) disposed under a p-type silicon substrate.
  • forming a rear electrode so as to contact the rear electric field layer p +, wherein the floating junction layer n + is not in contact with the rear electrode.
  • a method of manufacturing a front-back front-side solar cell in which the back-side front layer solar cell (p +) is provided at a lower layer of a p-type silicon substrate. forming a floating junction layer (n +) in a portion of the region where p + is formed, and forming a selective backfield layer (p ++) that is heavily doped in a portion of the region in which the region is formed; Forming a back passivation layer on the back field layer (p +) and the floating junction layer (n +), and forming a back electrode on the back passivation layer to contact the optional back field layer (p ++).
  • the floating junction layer n + is not in contact with the back electrode.
  • a method of manufacturing a front-back front-side solar cell includes an emitter (n ++) at an upper layer of a p-type silicon substrate, and a front-rear surface having a rear electric field layer (p +) at a lower layer of the substrate.
  • a method of manufacturing a front-back front-side solar cell includes an emitter (n ++) at an upper layer of a p-type silicon substrate, and a front-rear surface having a rear electric field layer (p +) at a lower layer of the substrate.
  • a front and back surface field solar cell is deposited on a p-type silicon substrate, an emitter (n +) provided at an upper portion of the substrate, and the emitter (n +). And a floating junction layer (p +) having a pattern structure, an antireflection film provided on the floating junction layer (p +), and a front electrode contacting the emitter (n +). (p +) is not in contact with the front electrode.
  • the floating bonding layer p + may be an amorphous silicon (a-Si) thin film layer.
  • the floating bonding layer p + may have a thickness of less than 30 nm.
  • the emitter (n +) is 80 to 150 ⁇ / sq. It can be characterized by having a sheet resistance of.
  • the emitter (n +) may have a thickness of 0.3 ⁇ m or less.
  • the anti-reflection film may be an Al 2 O 3 dielectric layer thin film.
  • the anti-reflection film may be an AlN dielectric layer thin film.
  • a front and back surface field solar cell including a p-type silicon substrate, an emitter (n +) provided at an upper portion of the substrate, and a pattern structure formed by being deposited on the emitter (n +). 1 an anti-reflection film provided on the floating bonding layer (p +) and the first floating bonding layer (p +).
  • the backside field layer p ++ may be a local high concentration doping layer disposed at a point corresponding to the backside electrode.
  • the front and rear surface field solar cells may further include a low concentration back surface field layer (p +) at a lower layer of the substrate.
  • p + low concentration back surface field layer
  • the first floating junction layer p + and the second floating junction layer n + may be an amorphous silicon (a-Si) thin film layer.
  • the first floating bonding layer p + may have a thickness of less than 30 nm.
  • the emitter (n +) is 80 to 150 ⁇ / sq. It can be characterized by having a sheet resistance of.
  • the emitter (n +) may have a thickness of 0.3 ⁇ m or less.
  • the anti-reflection film may be an Al 2 O 3 dielectric layer thin film.
  • the anti-reflection film may be an AlN dielectric layer thin film.
  • the manufacturing method of the front and back surface field solar cell is a method of manufacturing a front and back surface field solar cell having an emitter (n +) in the upper layer of the p-type silicon substrate, depositing and patterning a p + type amorphous silicon thin film layer on n + to form a floating junction layer (p +), and forming an anti-reflection film on the emitter (n +) and the patterned floating junction layer (p +) And forming a front electrode to contact the emitter (n +), wherein the floating junction layer (p +) is not in contact with the front electrode.
  • a method of manufacturing a front-back front-side solar cell includes an emitter (n +) at an upper layer of a p-type silicon substrate, and a front-rear surface having a rear electric field layer (p ++) at a lower layer of the substrate.
  • a method of manufacturing an electric field solar cell comprising depositing and patterning a p + type amorphous silicon thin film layer on the emitter (n +) to form a first floating junction layer (p +), and the emitter (n +) and the pattern Forming an anti-reflection film on the first floating junction layer p +, and forming a front electrode to be in contact with the emitter n +, and forming a rear electric field layer p ++ below the substrate.
  • n + type amorphous silicon thin film layer on the backside field layer (p ++) to form a second floating junction layer (n +), and the backside field layer (p ++) and the second floating junction layer.
  • the backside field layer p ++ may be a local high concentration doping layer disposed at a point corresponding to the backside electrode.
  • the method may further include forming a low concentration back surface field layer p + on the lower layer of the substrate.
  • a front and back surface field solar cell wherein the first conductive silicon substrate, the second conductive emitter provided at the upper layer of the substrate, A first floating junction layer of a first conductivity type provided in a part of the formed region, a first antireflection film provided at an upper portion of the emitter and the first floating junction layer, a front electrode in contact with the emitter, and the substrate A rear conductive layer of a first conductivity type provided in the lower layer portion, a second floating junction layer of a second conductivity type provided in a portion of the region in which the rear electric field layer is formed, and an upper layer portion of the rear electric field layer and the second floating junction layer.
  • a second anti-reflection film provided thereon, and a back electrode in contact with the back field layer, wherein the first floating junction layer is spaced apart from the front electrode, and the second floating junction layer is disposed on the rear electrode. Spaced apart And that is characterized.
  • the silicon substrate may be p-type, and the first and second anti-reflection films may be an Al 2 O 3 dielectric layer thin film.
  • the silicon substrate may be p-type, and the first and second anti-reflection films may be AlN dielectric layer thin films.
  • a front and back surface field solar cell includes a silicon substrate of a first conductivity type, an emitter of a second conductivity type provided in an upper portion of the substrate, and a part of a region where the emitter is formed.
  • the silicon substrate may be p-type, and the first and second anti-reflection films may be an Al 2 O 3 dielectric layer thin film.
  • the silicon substrate may be p-type, and the first and second anti-reflection films may be AlN dielectric layer thin films.
  • a method of manufacturing a front-back front-side solar cell includes a second conductive emitter at an upper layer of a first conductive silicon substrate, and a rear surface of the first conductive type at a lower layer of the substrate.
  • a method for manufacturing a front-side and backside field solar cell having an electric field layer comprising: forming a first floating junction layer of a first conductivity type in a part of an area where the emitter is formed, and the emitter and the first floating junction layer; Forming a first anti-reflection film on the substrate, forming a front electrode in contact with the emitter, and forming a second floating junction layer of a second conductivity type in a portion of the region in which the back field layer is formed; And forming a second anti-reflection film on the backside field layer and the second floating junction layer, and forming a backside electrode to contact the backside field layer.
  • the front battle And it is spaced apart from, the second rich bonding layer may be formed is spaced apart from the rear electrode.
  • a method of manufacturing a front-back front-side solar cell includes a second conductive emitter at an upper layer of a first conductive silicon substrate, and a rear surface of the first conductive type at a lower layer of the substrate.
  • a method for manufacturing a front-side and backside field solar cell having an electric field layer comprising: forming a first floating junction layer of a first conductivity type in a part of an area where the emitter is formed, and the emitter and the first floating junction layer; Forming a first anti-reflection film on the substrate, forming a front electrode in contact with the emitter, forming a low concentration back surface field layer of a first conductivity type on the lower layer of the substrate, and Forming a second floating junction layer of a second conductivity type in a portion of the region where the layer is formed, forming a local high concentration back surface layer of the first conductivity type in a portion of the region where the low concentration backside field layer is formed; Prize Forming a second anti-reflection film on the low concentration backside layer, the local high concentration backside layer and the second floating junction layer, and forming a back electrode to contact the local high concentration backside layer;
  • the first floating junction layer is formed to be spaced apart from the front electrode, and the second floating junction
  • a front and back surface field solar cell including a first conductive silicon substrate, a second conductive emitter provided at an upper portion of the substrate, and an emitter image.
  • a first floating junction layer of a first conductivity type having a pattern structure deposited and deposited on the first conductive layer, a first antireflection film provided on the emitter and the first floating junction layer, a front electrode in contact with the emitter, and A first conductive type backside electric field layer provided on the substrate lower layer, a second floating type bonding layer of a second conductivity type having a pattern structure deposited and provided on the backside field layer, and the backside field layer and the second floating bonding layer
  • a second anti-reflection film provided on the substrate, and a rear electrode contacting the rear electric field layer, wherein the first floating junction layer is spaced apart from the front electrode, and the second floating junction layer is formed on the rear surface. Spaced apart from the electrode It is characterized by.
  • the first floating junction layer and the second floating junction layer may be characterized in that the amorphous silicon (a-Si) thin film layer.
  • a-Si amorphous silicon
  • the silicon substrate may be p-type, and the first and second anti-reflection films may be an Al 2 O 3 dielectric layer thin film.
  • the silicon substrate may be p-type, and the first and second anti-reflection films may be AlN dielectric layer thin films.
  • a front and back surface field solar cell including a first conductive silicon substrate, a second conductive emitter provided at an upper portion of the substrate, and a pattern structure deposited on the emitter.
  • the first floating junction layer is spaced apart from the front electrode, and the
  • the first floating junction layer and the second floating junction layer may be characterized in that the amorphous silicon (a-Si) thin film layer.
  • a-Si amorphous silicon
  • the silicon substrate may be p-type, and the first and second anti-reflection films may be an Al 2 O 3 dielectric layer thin film.
  • the silicon substrate may be p-type, and the first and second anti-reflection films may be AlN dielectric layer thin films.
  • a method of manufacturing a front-back front-side solar cell includes a second conductive emitter at an upper layer of a first conductive silicon substrate, and a rear surface of the first conductive type at a lower layer of the substrate.
  • the method comprising: depositing and patterning a first conductive amorphous silicon thin film layer on the emitter to form a first floating junction layer of a first conductive type; Forming a first anti-reflection film on the first floating junction layer patterned with the emitter, forming a front electrode in contact with the emitter, and forming a second conductivity type on the back field layer.
  • a method of manufacturing a front-back front-side solar cell includes a second conductive emitter at an upper layer of a first conductive silicon substrate, and a rear surface of the first conductive type at a lower layer of the substrate.
  • the method comprising: depositing and patterning a first conductive amorphous silicon thin film layer on the emitter to form a first floating junction layer of a first conductive type; Forming a first antireflection film on the first floating junction layer patterned with the emitter, forming a front electrode in contact with the emitter, and having a low concentration of a first conductivity type in the lower layer of the substrate Forming a backside field layer; depositing and patterning a second conductive amorphous silicon thin film layer on the low concentration backside field layer to form a second floating junction layer of a second conductivity type; Forming a first highly conductive backside field layer of a first conductivity type on the substrate, forming a second antireflection film on the low concentration backside field layer, a locally high concentration backside field layer, and a second floating junction layer, and the locally high concentration layer And forming a rear electrode so as to be in contact with the rear field layer, where
  • Emitter solar cell for achieving the above object is a first conductivity type silicon substrate, a high conductivity emitter of the second conductivity type provided in the upper layer and the high concentration emitter phase A low conductivity emitter of a second conductivity type, an anti-reflection film provided on the low concentration emitter, a front electrode in contact with the high concentration emitter, and a back conductivity layer of a first conductivity type provided under the substrate And, it characterized in that it comprises a back electrode provided on the back field layer.
  • the silicon substrate may be n-type, and the anti-reflection film may be an Al 2 O 3 dielectric layer thin film.
  • the silicon substrate may be n-type, and the anti-reflection film may be an AlN dielectric layer thin film.
  • the method of manufacturing an emitter solar cell includes forming a high concentration emitter and a low concentration emitter of a second conductivity type on an upper layer of a first conductivity type silicon substrate, and on the low concentration emitter.
  • a p + type floating junction layer is formed on the doped n + type emitter to prevent electrons, which are minority carriers, from the front surface field moving to the surface with high density of defects. It is possible to increase the import efficiency by forming an electric field inside a silicon substrate having a low density of defects and moving to the electrode without recombination loss of a few carrier electrons.
  • n + type floating junction layer in the p + back field to suppress the movement of the hole of a large number of carriers to the surface with a high density of defects, it is possible to minimize the recombination loss to increase the collection efficiency to the back electrode.
  • the photo-generated transporter can be prevented from moving to the surface, and thus, the surface recombination rate can be reduced.
  • the amount of sunlight can be absorbed, the sun can be received from the front, and the light reflected from the surface can be received.
  • the amount of photogenerated transporter is increased to increase short circuit current and to increase efficiency.
  • both sides have the same structure, bowing after the high temperature process is reduced, so that breakage during the manufacturing process can be reduced.
  • the electrode Since the electrode is not coated on the entire back side, the electrode usage is reduced and cost can be reduced.
  • the emitter flows along the emitter layer inside the heavily doped substrate and is collected at the front electrode, so that the recombination loss is low and the contact resistance is low. Is lowered and the collection efficiency is increased.
  • FIG. 1 is a schematic view showing the structure of a conventional front and back solar field solar cell.
  • Figure 2 is a schematic diagram showing the structure of the front and back front field solar cell is applied to the floating structure is a floating junction layer according to an embodiment of the present invention.
  • Figure 3 is a schematic diagram showing the structure of the front-side and back-side field solar cell is applied to the floating structure is a floating junction layer according to another embodiment of the present invention.
  • Figure 4 is a schematic diagram showing the structure of a front-side and back-side solar cell having a floating junction layer according to another embodiment of the present invention is applied to the rear structure and having an optional rear field layer (high concentration back field layer (p + +)).
  • p + + concentration back field layer
  • Figure 5 is a schematic diagram showing the structure of the front-side and back-side electric field solar cells applied to the front and rear structure of the floating bonding layer according to another embodiment of the present invention.
  • FIG. 6 is a schematic diagram illustrating a structure of a front and back surface field solar cell in which a floating junction layer according to another embodiment of the present invention is applied to a front and back structure and has an optional back field layer (high concentration back field layer (p ++)). .
  • FIG. 7 is a process flowchart illustrating a method of manufacturing a front and back front-side solar cell according to an embodiment of the present invention.
  • FIG. 8 is a process flowchart illustrating a method of manufacturing a front and back surface field solar cell according to another embodiment of the present invention.
  • FIG. 9 is a process flowchart illustrating a method of manufacturing a front and back front-side solar cell according to another embodiment of the present invention.
  • FIG. 10 is a process flowchart illustrating a method of manufacturing a front-back and back-side solar cell according to another embodiment of the present invention.
  • FIG. 11 is a flowchart illustrating a method of manufacturing a front-back and back-side solar cell according to another embodiment of the present invention.
  • FIG. 12 is a schematic diagram showing a structure of a front and back front field solar cell in which a floating junction layer according to another embodiment of the present invention is applied to a front structure.
  • FIG. 13 is a schematic diagram illustrating a structure of a front and back side field solar cell in which a floating junction layer according to another embodiment of the present invention is applied to front and rear structures.
  • FIG. 13 is a schematic diagram illustrating a structure of a front and back side field solar cell in which a floating junction layer according to another embodiment of the present invention is applied to front and rear structures.
  • FIG. 14 is a structure of a front-side and back-side field solar cell having a floating high-concentration backside layer (p ++) applied to the front and rear structures and disposed at a point corresponding to the rear electrode according to another embodiment of the present invention. It is a schematic diagram showing.
  • FIG. 15 illustrates a local high concentration backplane layer (p ++) in which a floating junction layer is applied to front and rear structures and disposed at a point corresponding to a rear electrode and a low concentration backplane layer in a lower layer of a substrate according to another embodiment of the present invention. It is a schematic diagram which shows the structure of the front-back surface field solar cell further equipped with (p +).
  • FIG. 16 is a flowchart illustrating a method of manufacturing a front-back and back-side solar cell according to another embodiment of the present invention.
  • FIG. 17 is a flowchart illustrating a method of manufacturing a front-back and back-side solar cell according to another embodiment of the present invention.
  • FIG. 18 is a schematic view showing the structure of a double-sided light receiving type front and rear front-field solar cell in which the floating bonding layer according to another embodiment of the present invention is applied to the front-rear structure.
  • FIG. 19 is a schematic diagram illustrating a structure of a double-sided light receiving type front and back side field solar cell having a floating junction layer applied to front and rear structures and having an optional backside field layer (highly concentrated backside field layer) according to another embodiment of the present invention. .
  • 20 is a flowchart illustrating a method of manufacturing a double-sided light-receiving front-rear surface field solar cell according to still another embodiment of the present invention.
  • FIG. 21 is a process flowchart illustrating a method of manufacturing a double-sided light receiving type front-rear surface field solar cell according to still another embodiment of the present invention.
  • FIG. 22 is a schematic view showing the structure of a double-sided light receiving type front and rear front-side solar cell in which the floating bonding layer according to another embodiment of the present invention is applied to the front-rear structure.
  • FIG. 23 is a schematic diagram illustrating a structure of a double-sided light receiving front and back side field solar cell having a floating junction layer applied to front and rear structures and having an optional backside layer (highly concentrated backside layer) according to another embodiment of the present invention. .
  • FIG. 24 is a flowchart illustrating a method of manufacturing a double-sided light-receiving front-rear surface field solar cell according to still another embodiment of the present invention.
  • 25 is a process flowchart illustrating a method of manufacturing a double-sided light receiving type front-rear surface field solar cell according to still another embodiment of the present invention.
  • 26 is a schematic diagram showing the structure of an emitter solar cell having a high concentration emitter and a low concentration emitter according to an embodiment of the present invention.
  • FIG. 27 is a flowchart illustrating a method of manufacturing an emitter solar cell according to an embodiment of the present invention.
  • 28A to 28F are cross-sectional views illustrating a method of manufacturing an emitter solar cell according to an embodiment of the present invention.
  • a structure and a manufacturing method of a front and back surface field solar cell according to an exemplary embodiment of the present invention will be described in detail with reference to the accompanying drawings.
  • a solar cell manufactured by applying a p-type silicon substrate as a base will be described.
  • the structure of the doped layer may be reversed.
  • the texture structure of the substrate surface is omitted to simplify the structure of the solar cell.
  • FIG. 2 is a schematic diagram showing the structure of the front and back front field solar cell is applied to the floating structure is a floating junction layer according to an embodiment of the present invention.
  • the floating junction layer (p +) 203 according to an embodiment of the present invention shows a structure of a solar cell applied to the front structure.
  • An emitter (n ++) 202 is provided on an upper layer of the p-type silicon substrate 201, and a floating bonding layer (p +) 203 is formed in a part of the region where the emitter (n ++) 202 is formed.
  • the floating bonding layer (p +) 203 may be alternately disposed on the upper layer portion in the emitter (n ++) 202.
  • An anti-reflection film 204 is provided at an upper portion of the emitter (n ++) 202 and the floating bonding layer (p +) 203.
  • the front electrode 205 is formed to penetrate the anti-reflection film 204 and contact the emitter (n ++) 202.
  • the floating bonding layer (p +) 203 does not contact the front electrode 205.
  • Recombination loss can be reduced by moving along the inner n ++ doped emitter layer (n ++) 202 with relatively low defect density without moving to a dense silicon surface.
  • the doped layer (p +) 203 forming the floating junction should not be in contact with the electrode 205.
  • the anti-reflection film 205 may be an Al 2 O 3 dielectric layer thin film or an AlN dielectric layer thin film.
  • a dielectric layer having a fixed negative charge is preferable, such as Al 2 O 3 , AlN, or the like.
  • FIG. 3 is a schematic diagram showing the structure of the front-side and back-side field solar cell is applied to the floating structure is a floating junction layer according to another embodiment of the present invention.
  • a backside field layer (p ++) 302 is provided under a p-type silicon substrate 301, and a floating junction layer (n +) (a) is formed in a portion of the region where the backside field layer (p ++) 302 is formed. 303) is formed.
  • the floating bonding layer (n +) 303 may be alternately disposed at a lower layer of the backside field layer (p ++) 302.
  • the back electrode 305 is formed to be in contact with the back electric field layer (p ++) 302.
  • the floating junction layer (n +) 303 does not contact the back electrode 305.
  • the back electrode 305 may be formed to contact the back electric field layer (p ++) 302.
  • n + type doped floating junction layer (n +) 303 in a backside field layer (p ++) 302 doped with a p ++ type on the rear surface holes generated as light carriers and moved to the rear surface are transferred. Recombination losses can be reduced by moving along the inner p ++ backfield (p ++) 302 with relatively low defect density without moving to a high defect density silicon surface.
  • the back electrode 405 may be formed to contact the optional back electric field layer (p ++) 406. Due to the shape penetrated into the p-type silicon substrate 401, the movement path of the holes to the back field layer (p +) 402 is shortened so that holes can be absorbed to the back field layer (p +) 402 more quickly. This can further reduce recombination losses.
  • FIG. 5 is a schematic diagram showing the structure of the front-side and back-side electric field solar cells applied to the front and rear structure of the floating bonding layer according to another embodiment of the present invention.
  • an emitter (n ++) 502 is provided on an upper layer of a p-type silicon substrate 501 and the emitter (n ++) region 502 is formed.
  • a portion of the first floating junction layer (p +) 503 is provided.
  • An antireflection film 504 is provided on the emitter (n ++) 502 and the first floating bonding layer (p +) 503, and the emitter (n ++) 502 is in contact with the front electrode 505. .
  • the back electrode 509 may be formed to be in contact with the back electric field layer (p ++) 506.
  • the first floating junction layer (p +) 503 does not contact the front electrode 505
  • the second floating junction layer (n +) 507 does not contact the rear electrode 509.
  • the passivation layer 508 on the back side may be applied to various stacking structures by SiN x , SiO 2, or Al 2 O 3 , depending on the doping layer on the front or back side.
  • the structure of the doped layer may be formed in reverse.
  • FIG. 6 is a schematic diagram illustrating a structure of a front and back surface field solar cell in which a floating junction layer according to another embodiment of the present invention is applied to a front and back structure and has an optional back field layer (high concentration back field layer (p ++)).
  • a solar cell structure having a combination of FIGS. 2 and 4 may further include an optional rear field layer (p ++) 610 that is heavily doped in the rear field layer (p +) 606.
  • An optional backside field layer (p ++) 610 is in contact with the backside electrode 609.
  • a back passivation film 608 on the back field layer (p +) 606 and a second floating junction layer (n +) 607 and forming a back electrode 609 on the back passivation film 608.
  • the back electrode 609 may be formed to contact the back field layer (p +) 606. Due to the shape penetrated into the p-type silicon substrate 601, the movement path of holes to the back field layer (p +) 606 is shortened so that holes can be absorbed to the back field layer (p +) 606 more quickly. This can further reduce recombination losses.
  • FIG. 7 is a process flowchart illustrating a method of manufacturing a front and back front-side solar cell according to an embodiment of the present invention.
  • a floating junction layer p +
  • p + floating junction layer
  • a floating junction layer may be formed in a portion of the region in which the back-field layer p ++ is formed.
  • FIG. 9 is a process flowchart illustrating a method of manufacturing a front and back front-side solar cell according to another embodiment of the present invention.
  • a back-side layer p + is provided at a lower layer of a p-type silicon substrate
  • a floating junction layer (forming an n +) S901
  • forming a highly doped selective backfield layer (p ++) in a portion of the region in which the backfield layer (p +) is formed S902
  • the backfield layer (p +) And forming a back passivation layer on the floating junction layer (n +) (S903), and forming a back electrode on the back passivation layer to contact the selective back field layer (p ++) (S904).
  • the floating junction layer n + is not in contact with the back electrode.
  • a method of controlling the doping concentration by surface coating or doping liquid supply using a thermal reaction of the laser to locally heat the surface of the silicon substrate with heat diffusion applies a liquid or paste containing a doping source to the surface of a silicon substrate and then locally heats the surface of the silicon substrate using a laser, whereby doping atoms diffuse into the silicon substrate by a thermal reaction of the laser, and a locally heavily doped layer. Can be formed.
  • a laser may be irradiated onto the surface of a silicon substrate together with a liquid containing a doping source to form a locally highly doped layer.
  • a layer of phosphor-silicate glass (PSG) or boro-silicate glass (PSG) is applied to the surface of the silicon substrate using atmospheric chemical vapor deposition (APCVD), and then resist or photo etching is performed.
  • APCVD atmospheric chemical vapor deposition
  • the layer containing the doping source can be patterned and then heat-treated in an electric furnace so that the doping atoms can diffuse into the silicon substrate to form a locally high concentration doping layer.
  • FIG. 10 is a process flowchart illustrating a method of manufacturing a front-back and back-side solar cell according to another embodiment of the present invention.
  • an emitter n ++
  • p ++ back field layer
  • FIG. 11 is a flowchart illustrating a method of manufacturing a front-back and back-side solar cell according to another embodiment of the present invention.
  • the emitter (n ++) is provided in an upper layer of a p-type silicon substrate, and a back field layer (p +) is provided in a lower layer of the substrate.
  • the front and back surface field solar cell structure of the present invention manufactured by the above method has a high-low junction at the light-receiving surface, so that electrons, which are minority carriers, are prevented from moving inside the crystal with low defect density.
  • the doping layer moves below the electrode.
  • holes are restricted from moving to the rear surface by the n + floating junction layer present in the backside field layer, and the surface is moved to the p + doping layer and minimizes the disappearance by recombination to the surface in contact with the metal and is easy to move. .
  • solar cell efficiency is improved by reducing the rate of front recombination of photogenerated charges and providing an advantageous path for collection.
  • FIG. 12 is a schematic diagram showing a structure of a front and back front field solar cell in which a floating junction layer according to another embodiment of the present invention is applied to a front structure.
  • the floating bonding layer (p +) 203 according to another embodiment of the present invention shows a structure of a solar cell applied to the front structure.
  • An emitter (n +) 202 is provided on an upper layer of the p-type silicon substrate 201, and a floating junction layer (p +) 203 having a pattern structure is deposited on the emitter (n +) 202.
  • the floating bonding layer (p +) 203 is a pattern structure that is alternately arranged in the upper layer portion in the emitter (n +) 202.
  • An antireflection film 204 is provided on the emitter (n +) 202 and the floating bonding layer (p +) 203.
  • the front electrode 205 is formed to penetrate the anti-reflection film 204 and contact the emitter (n +) 202.
  • the floating bonding layer (p +) 203 does not contact the front electrode 205.
  • the p + type doped floating junction layer (p +) 203 on the n + doped emitter (n +) 202 on the light receiving portion, electrons that are minority carriers that are photogenerated and moved to the front side are formed. Recombination losses can be reduced by moving along a relatively low defect density n + doped emitter layer (n +) 202 without moving to a high defect density silicon surface.
  • the doped layer (p +) 203 forming the floating junction should not be in contact with the electrode 205.
  • the floating junction layer (p +) 203 may be an amorphous silicon (a-Si) thin film layer and may have a thickness of less than 30 nm.
  • the emitter (n +) 202 is 80 to 150 ⁇ / sq. It may have a sheet resistance of, and may have a thickness of 0.3 ⁇ m or less.
  • the anti-reflection film 204 may be an Al 2 O 3 dielectric layer thin film or an AlN dielectric layer thin film.
  • a dielectric layer having a fixed negative charge is preferable, such as Al 2 O 3 , AlN, or the like.
  • FIG. 13 is a schematic diagram illustrating a structure of a front and back side field solar cell in which a floating junction layer is applied to front and rear structures according to another embodiment of the present invention.
  • an emitter (n +) 302 is provided on an upper layer of a p-type silicon substrate 301, and a first floating junction layer (p +) 303 having a pattern structure on the emitter (n +) 302. ) Is deposited and provided.
  • An antireflection film 304 is provided on the emitter (n +) 302 and the first floating bonding layer (p +) 303, and the emitter (n +) 302 is in contact with the front electrode 305. .
  • a backside field layer (p ++) 306 is provided under the substrate 301, and a second floating junction layer (n +) 307 having a pattern structure is deposited on the backside field layer (p ++) 306. do.
  • the back field layer (p ++) 306 is in contact with the back electrode.
  • a back passivation layer 308 on the back field layer (p ++) 306 and a second floating junction layer (n +) 307 and forming a back electrode 309 on the back passivation layer 308.
  • the back electrode 509 may be formed to be in contact with the back electric field layer (p ++) 306.
  • the first floating junction layer (p +) 303 does not contact the front electrode 305
  • the second floating junction layer (n +) 307 does not contact the rear electrode 309.
  • the passivation layer 308 on the back side may be applied to various stacking structures by SiN x , SiO 2, or Al 2 O 3 , depending on the doping layer on the front or back side.
  • the structure of the doped layer may be formed in reverse.
  • first floating junction layer (p +) 303 and the second floating junction layer (n +) 307 may be an amorphous silicon (a-Si) thin film layer, and the first floating junction layer (p +) 303 ) May have a thickness of less than 30 nm.
  • the emitter (n +) 302 is 80 to 150 ⁇ / sq. It may have a sheet resistance of, and may have a thickness of 0.3 ⁇ m or less.
  • the anti-reflection film 304 may be an Al 2 O 3 dielectric layer thin film or an AlN dielectric layer thin film.
  • FIG. 14 is a structure of a front-side and back-side field solar cell having a floating high-concentration backside layer (p ++) applied to the front and rear structures and disposed at a point corresponding to the rear electrode according to another embodiment of the present invention. It is a schematic diagram showing. Referring to FIG. 14, the back field layer (p ++) 406 is the same as the structure of the front and back field solar cell of FIG. 13 except that the backside layer 4406 is a local high concentration doping layer disposed at a point corresponding to the back electrode 409. .
  • the back field layer (p ++) 406 is the same as the structure of the front and back field solar cell of FIG. 13 except that the backside layer 4406 is a local high concentration doping layer disposed at a point corresponding to the back electrode 409. .
  • an emitter (n +) 402 is provided on an upper layer of the p-type silicon substrate 401, and a first floating junction layer (p +) 403 having a pattern structure is deposited on the emitter (n +) 402. It is provided.
  • An antireflection film 404 is provided on the emitter (n +) 402 and the first floating bonding layer (p +) 403, and the emitter (n +) 402 is in contact with the front electrode 405. .
  • a local high concentration backside field layer (p ++) 406 is provided at a point corresponding to the backside electrode 409 under the substrate 401, and a second floating structure having a pattern structure on the backside layer (p ++) 406 is provided.
  • a bonding layer (n +) 407 is deposited and provided.
  • the local high concentration back surface layer (p ++) 406 and the back electrode 409 are in contact with each other.
  • a back passivation layer 408 on the back field layer (p ++) 406 and a second floating junction layer (n +) 407 and forming a back electrode 409 on the back passivation layer 408.
  • the back electrode 409 may be formed to contact the back electric field layer (p ++) 406.
  • the first floating junction layer (p +) 403 does not contact the front electrode 405, and the second floating junction layer (n +) 407 does not contact the rear electrode 409.
  • the hole path to the backside field layer (p ++) 406 is shortened, so that the hole is made faster.
  • the recombination loss can be further reduced because it can be absorbed into the electric field (p ++) 406.
  • first floating junction layer (p +) 403 and the second floating junction layer (n +) 407 may be an amorphous silicon (a-Si) thin film layer, and the first floating junction layer (p +) 403 ) May have a thickness of less than 30 nm.
  • the emitter (n +) 402 is 80 to 150 ⁇ / sq. It may have a sheet resistance of, and may have a thickness of 0.3 ⁇ m or less.
  • the antireflection film 404 may be an Al 2 O 3 dielectric layer thin film or an AlN dielectric layer thin film.
  • FIG. 15 illustrates a local high concentration backplane layer (p ++) in which a floating junction layer is applied to front and rear structures and disposed at a point corresponding to a rear electrode and a low concentration backplane layer in a lower layer of a substrate according to another embodiment of the present invention.
  • It is a schematic diagram which shows the structure of the front-back surface field solar cell further equipped with (p +).
  • the structure of the front and rear surface field solar cells of FIG. 14 is the same except that a lower concentration of the rear field layer (p +) 510 is further provided on the lower layer of the substrate 501.
  • an emitter (n +) 502 is provided on an upper layer of the p-type silicon substrate 501, and a first floating junction layer (p +) 503 having a pattern structure is deposited on the emitter (n +) 502. It is provided.
  • An anti-reflection film 504 is provided on the emitter (n +) 502 and the first floating bonding layer (p +) 503, and the emitter (n +) 502 is in contact with the front electrode 505. .
  • a local high concentration back field layer (p ++) 506 is provided at a point corresponding to the back electrode 509 under the substrate 501, and a second floating structure of a pattern structure is formed on the back field layer p + 510.
  • the bonding layer (n +) is deposited and provided.
  • the local high concentration backside field layer (p ++) 506 is in contact with the backside electrode 509.
  • a low concentration back surface field layer 510 is further provided below the p + type silicon substrate 501.
  • the back electrode 509 may be formed to be in contact with the back electric field layer (p ++) 506.
  • the first floating junction layer (p +) 503 does not contact the front electrode 505, and the second floating junction layer (n +) 507 does not contact the rear electrode 509.
  • first floating junction layer (p +) 503 and the second floating junction layer (n +) 507 may be an amorphous silicon (a-Si) thin film layer, and the first floating junction layer (p +) 503 ) May have a thickness of less than 30 nm.
  • the emitter (n +) 502 is 80 to 150 ⁇ / sq. It may have a sheet resistance of, and may have a thickness of 0.3 ⁇ m or less.
  • the anti-reflection film 504 may be an Al 2 O 3 dielectric layer thin film or an AlN dielectric layer thin film.
  • FIG. 16 is a flowchart illustrating a method of manufacturing a front-back and back-side solar cell according to another embodiment of the present invention.
  • a p + type amorphous silicon thin film layer is deposited and patterned on the emitter (n +).
  • a floating bonding layer (p +) S601
  • an anti-reflection film is formed on the emitter n + and the patterned floating junction layer p + (S602).
  • S603 a front electrode is formed to contact the emitter n +.
  • the floating bonding layer p + is not in contact with the front electrode.
  • FIG. 17 is a flowchart illustrating a method of manufacturing a front-back and back-side solar cell according to another embodiment of the present invention.
  • the emitter (n ++) is provided in the upper layer of the p-type silicon substrate, and the back surface field layer (p ++) is provided in the lower layer of the substrate.
  • a p + type amorphous silicon thin film layer is deposited and patterned on (n +) to form a first floating junction layer p + (S701).
  • an anti-reflection film is formed on the emitter n + and the first floating bonding layer p + patterned (S702).
  • a front electrode is formed to contact the emitter n + (S703).
  • a backside field layer (p ++) is formed below the substrate, and an n + type amorphous silicon thin film layer is deposited on the backside layer (p ++) and patterned to form a second floating junction layer (n +) (S704).
  • a back passivation layer is formed on the back surface field layer p ++ and the second floating junction layer n + (S705).
  • a rear electrode is formed on the rear passivation layer so as to contact the rear electric field layer p ++ (S706).
  • the first floating junction layer p + is not in contact with the front electrode, and the second floating junction layer n + is not in contact with the back electrode.
  • the backside field layer p ++ may be a local high concentration doping layer disposed at a point corresponding to the backside electrode.
  • the manufacturing method of the front and rear surface field solar cell according to another embodiment of the present invention may further comprise the step of forming a low concentration back surface field layer (p +) in the lower layer of the substrate.
  • a method of controlling the doping concentration by surface coating or liquid supplying a doping source using a thermal reaction of a laser to locally heat the surface of the silicon substrate together with thermal diffusion applies a liquid or paste containing a doping source to the surface of a silicon substrate and then locally heats the surface of the silicon substrate using a laser, whereby doping atoms diffuse into the silicon substrate by a thermal reaction of the laser, and a locally heavily doped layer. Can be formed.
  • a laser may be irradiated onto the surface of a silicon substrate together with a liquid containing a doping source to form a locally highly doped layer.
  • a layer of phosphor-silicate glass (PSG) or boro-silicate glass (PSG) is applied to the surface of the silicon substrate using atmospheric chemical vapor deposition (APCVD), and then resist or photo etching is performed.
  • APCVD atmospheric chemical vapor deposition
  • the layer containing the doping source can be patterned and then heat-treated in an electric furnace so that the doping atoms can diffuse into the silicon substrate to form a locally high concentration doping layer.
  • the front and back surface field solar cell structure of the present invention manufactured by the above method has a high-low junction at the light-receiving surface, so that electrons, which are minority carriers, are prevented from moving inside the crystal with low defect density.
  • the doping layer moves below the electrode.
  • holes are restricted from moving to the rear surface by the n + floating junction layer present in the backside field layer, and the surface is moved to the p + doping layer and minimizes the disappearance by recombination to the surface in contact with the metal and is easy to move. .
  • solar cell efficiency is improved by reducing the rate of front recombination of photogenerated charges and providing an advantageous path for collection.
  • FIG. 18 is a schematic view showing the structure of a double-sided light receiving type front and rear front-field solar cell in which the floating bonding layer according to another embodiment of the present invention is applied to the front-rear structure.
  • an emitter (n ++) 202 is provided on an upper layer of a p-type silicon substrate 201, and a part of the region in which the emitter (n ++) 202 is formed is a first floating junction layer p + ( 203 is formed.
  • the first floating bonding layer (p +) 203 may be alternately disposed on the upper layer portion in the emitter (n ++) 202.
  • the first anti-reflection film 204 is provided at an upper portion of the emitter (n ++) 202 and the first floating bonding layer (p +) 203.
  • the front electrode 205 is formed to penetrate the first anti-reflection film 204 and contact the emitter (n ++) 202.
  • the first floating junction layer (p +) 203 is formed to be spaced apart from the front electrode 205.
  • a rear surface field layer (p ++) 206 is provided under the substrate 201.
  • a second floating junction layer (n +) 207 is formed in a portion of the region in which the backside field layer (p ++) 206 is formed.
  • the second floating junction layer (n +) 207 may be alternately disposed on an upper layer portion of the backside field layer (p ++) 206.
  • a second anti-reflection film 208 is provided on the upper portion of the back surface field layer (p ++) 206 and the second floating junction layer (n +) 207.
  • the back electrode 209 is formed to penetrate the second anti-reflection film 208 and contact the back electric field layer (p ++) 206.
  • the second floating junction layer (n +) 207 is formed to be spaced apart from the back electrode 209.
  • a p + type doped floating junction layer (p +) 203 is formed in the emitter (n ++) 202 doped with n ++ type in the front light receiving part, and the back field layer doped in p ++ type with the rear light receiving part (
  • p +) 206 By forming p ++) 206, the electrons, the minority carriers that are photogenerated and moved to the front, do not move to the silicon surface with high defect density and the n ++ doped emitter layer (n ++) 202 having a relatively low defect density.
  • the holes moved to the front electrode and the rear hole move to the rear electrode 209 along the p ++ doped back field layer (p ++) 206, thereby reducing the recombination loss.
  • Doped layers 203 and 207 that form a floating junction should not contact the electrodes 205 and 209.
  • the first and second anti-reflection films 204 and 208 may be Al 2 O 3 dielectric layer thin films or AlN dielectric layer thin films.
  • a dielectric layer having a fixed negative charge is preferable, such as Al 2 O 3 , AlN, or the like.
  • FIG. 19 illustrates a structure of a double-sided light receiving front and back side field solar cell in which a floating junction layer according to another embodiment of the present invention is applied to front and rear structures and has an optional backside field layer (high concentration backside field layer (p ++)).
  • the front and back surface field solar cells of FIG. 18 have the same front structure, and the back surface layer structure of the rear surface is different from the low concentration and high concentration back surface layer. That is, the emitter (n ++) 302 is provided on the upper layer of the p-type silicon substrate 301, and the first floating bonding layer (p +) 303 is formed in a part of the region where the emitter (n ++) 302 is formed. Formed.
  • the first floating junction layer (p +) 303 may be alternately disposed in the upper layer portion in the emitter (n + +) 302.
  • the first anti-reflection film 304 is provided on the upper layer of the emitter (n ++) 302 and the first floating bonding layer (p +) 303.
  • the front electrode 305 is formed to penetrate the first anti-reflection film 304 and contact the emitter (n ++) 302.
  • the first floating junction layer (p +) 303 is formed to be spaced apart from the front electrode 305.
  • a low concentration back surface field layer (p +) 306 is provided under the substrate 301.
  • a second floating junction layer (n +) 307 is formed in a portion of the region where the low concentration backside field layer (p +) 306 is formed.
  • the second floating junction layer (n +) 307 may be alternately disposed on an upper layer of the low concentration backside field layer (p +) 306.
  • a portion of the region where the low concentration back surface field layer (p +) 306 is formed is provided with a local high concentration back surface layer (p ++) 310.
  • a second anti-reflection film 308 is provided on the low concentration backside field layer (p +) 306, the local high concentration backside field layer (p ++) 310, and the second floating junction layer (n +) 307.
  • a back electrode 309 is formed to penetrate the second anti-reflection film 308 to be in contact with the local high concentration back surface layer 310 (p ++) 310.
  • the second floating junction layer (n +) 307 is formed to be spaced apart from the back electrode 309.
  • the first and second anti-reflection films 304 and 308 may be Al 2 O 3 dielectric layer thin film or AlN dielectric layer thin film. Can be.
  • the movement path of the hole is shortened, so that the hole is faster and the local high concentration backside field layer (p ++) 310 is formed. Can be absorbed, which can further reduce recombination losses.
  • FIG. 20 is a process flowchart illustrating a method of manufacturing a front and back front-side solar cell according to another embodiment of the present invention.
  • an emitter n ++
  • p ++ back field layer
  • first floating junction layer p + in a portion of the region where (n ++) is formed (S401), and forming an anti-reflection film on the emitter n ++ and the first floating junction layer p + ( (S402), forming a front electrode to contact the emitter (n ++) (S403), and forming a second floating junction layer (n +) in a portion of the region in which the back field layer (p ++) is formed ( S404, forming a second anti-reflection film on the back surface layer p ++ and the second floating junction layer n + (S405), and forming a back electrode to contact the back surface layer pp ++.
  • the first floating junction layer (p +) is formed spaced apart from the front electrode
  • the second floating junction layer (n +) Is spaced apart from the back electrode.
  • FIG. 21 is a process flowchart illustrating a method of manufacturing a double-sided light receiving type front-rear surface field solar cell according to still another embodiment of the present invention.
  • the emitter (n ++) is provided in an upper layer of a p-type silicon substrate, and a back field layer (p ++) is provided in a lower layer of the substrate.
  • a first floating junction layer p + on a portion of the region where (n ++) is formed (S501), and forming a first anti-reflection film on the emitter n ++ and the first floating junction layer p +.
  • Step S502 forming a front electrode to contact the emitter n ++, forming a low concentration backside field layer p + at a lower layer of the substrate at step S504, and the low concentration backside Forming a second floating junction layer (n +) in a portion of the region in which the electric field layer (p +) is formed (S505), and in a portion of the region in which the low concentration backside field layer (p +) is formed, a local high concentration backside layer (p ++) Forming a step (S506), the low concentration backplane layer (p +), a local high concentration backplane layer (p ++) and a second floating junction layer ( forming a second anti-reflection film on n +, and forming a back electrode to contact the local high concentration back surface layer p ++ (S507), wherein the first floating junction layer is formed.
  • (p +) is formed spaced apart from the front electrode
  • the second floating bonding layer (n +) is characterized in that it is formed
  • a method of controlling the doping concentration by surface coating or doping liquid supply using a thermal reaction of the laser to locally heat the surface of the silicon substrate with heat diffusion have.
  • This method applies a liquid or paste containing a doping source to the surface of a silicon substrate and then locally heats the surface of the silicon substrate using a laser, whereby doping atoms diffuse into the silicon substrate by a thermal reaction of the laser, and a locally heavily doped layer.
  • a laser may be irradiated onto the surface of a silicon substrate together with a liquid containing a doping source to form a locally highly doped layer.
  • a layer of phosphor-silicate glass (PSG) or boro-silicate glass (PSG) is applied to the surface of the silicon substrate using atmospheric chemical vapor deposition (APCVD), and then resist or photo etching is performed.
  • APCVD atmospheric chemical vapor deposition
  • the layer containing the doping source can be patterned and then heat-treated in an electric furnace so that the doping atoms can diffuse into the silicon substrate to form a locally high concentration doping layer.
  • the front and back surface field solar cell structure of the present invention manufactured by the above method has a high-low junction at the light-receiving surface, so that electrons, which are minority carriers, are prevented from moving inside the crystal with low defect density.
  • the doping layer is moved under the front electrode.
  • holes are restricted from moving to the rear surface by the n + floating junction layer existing in the rear electric field layer, and the surface is moved to the p ++ doping layer and minimizes the disappearance due to recombination to the surface in contact with the metal and is easy to move. do.
  • solar cell efficiency is improved by reducing the rate of front recombination of photogenerated charges and providing an advantageous path for collection.
  • FIG. 22 is a schematic view showing the structure of a double-sided light receiving type front and rear front-side solar cell in which the floating bonding layer according to another embodiment of the present invention is applied to the front-rear structure.
  • an emitter (n +) 202 is provided on an upper layer of a p-type silicon substrate 201, and a first floating bonding layer (p +) 203 is provided on the emitter (n +) 202. do.
  • the first floating junction layer (p +) 203 is formed in a pattern structure through a deposition process.
  • the first floating bonding layer (p +) 203 may be alternately disposed on the emitter (n +) 202.
  • a first antireflection film 204 is provided on the emitter (n +) 202 and the first floating bonding layer (p +) 203.
  • the front electrode 205 is formed to penetrate the first anti-reflection film 204 and contact the emitter (n +) 202.
  • the first floating junction layer (p +) 203 is spaced apart from the front electrode 205.
  • a rear field layer (p +) 206 is provided under the substrate 201.
  • a second floating junction layer (n +) 207 is formed on the back surface field layer (p +) 206.
  • the second floating junction layer (n +) 207 is formed in a pattern structure through a deposition process.
  • the second floating junction layer (n +) 207 may be alternately disposed on the backside field layer (p ++) 206.
  • a second anti-reflection film 208 is provided on the back surface field layer (p +) 206 and the second floating junction layer (n +) 207.
  • the back electrode 209 is formed to penetrate the second anti-reflection film 208 and contact the back electric field layer (p +) 206.
  • the second floating junction layer (n +) 207 is spaced apart from the back electrode 209.
  • a p + type doped floating junction layer (p +) 203 is formed on the n + doped emitter (n +) 202 in the front light receiving part, and the back field layer doped in p + type in the rear light receiving part.
  • (p +) 206 the electrons, the minority carriers that are photogenerated and moved to the front, do not move to the silicon surface with high defect density and the n + doped emitter layer (n +) (202) having a relatively low defect density.
  • Moves to the front electrode and back hole moves to the rear electrode 209 along the p + doped back field layer (p + 206) to reduce the recombination loss.
  • Doped layers 203 and 207 that form a floating junction should not contact the electrodes 205 and 209.
  • first floating junction layer (p +) 203 and the second floating junction layer (n +) 207 may be an amorphous silicon (a-Si) thin film layer.
  • the first and second anti-reflection films 204 and 208 may be Al 2 O 3 dielectric layer thin films or AlN dielectric layer thin films.
  • a dielectric layer having a fixed negative charge is preferable, such as Al 2 O 3 , AlN, or the like.
  • FIG. 23 illustrates a structure of a double-sided light receiving front and back side field solar cell in which a floating junction layer is applied to front and rear structures and has an optional backside layer (p ++) according to another embodiment of the present invention. It is a schematic diagram showing. Referring to FIG. 23, the front and back surface field solar cells of FIG. 22 have the same front structure, and the back surface layer structure of the rear surface is different from the low concentration and high concentration back surface layer. That is, an emitter (n +) 302 is provided on an upper layer of the p-type silicon substrate 301, and a first floating junction layer (p +) 303 is formed on the emitter (n +) 302.
  • the first floating junction layer (p +) 303 is formed in a pattern structure on the emitter (n +) 302 through a deposition process.
  • the first floating bonding layer (p +) 303 may be alternately disposed on the emitter (n +) 302.
  • a first antireflection film 304 is provided on the emitter (n +) 302 and the first floating bonding layer (p +) 303.
  • the front electrode 305 is formed to penetrate the first anti-reflection film 304 and contact the emitter (n +) 302.
  • the first floating junction layer (p +) 303 is spaced apart from the front electrode 305.
  • a low concentration back surface field layer (p +) 306 is provided under the substrate 301.
  • a second floating junction layer (n +) 307 is formed on the low concentration back surface field layer (p +) 306.
  • the second floating junction layer (n +) 307 is formed in a pattern structure on the low concentration backside field layer (p +) 306 through a deposition process.
  • the second floating junction layer (n +) 307 may be alternately disposed on an upper layer of the low concentration backside field layer (p +) 306. A portion of the region where the low concentration back surface field layer (p +) 306 is formed is provided with a local high concentration back surface layer (p ++) 310.
  • a second anti-reflection film 308 is provided on the low concentration backside field layer (p +) 306, the local high concentration backside field layer (p ++) 310, and the second floating junction layer (n +) 307.
  • a back electrode 309 is formed to penetrate the second anti-reflection film 308 to be in contact with the local high concentration back surface layer 310 (p ++) 310.
  • the second floating junction layer (n +) 307 is spaced apart from the back electrode 309.
  • the first floating junction layer (p +) 303 and the second floating junction layer (n +) 307 may be an amorphous silicon (a-Si) thin film layer.
  • the first and second anti-reflection films 304 and 308 may be Al 2 O 3 dielectric layer thin films or AlN dielectric layer thin films.
  • the movement path of the hole is shortened, so that the hole is faster and the local high concentration backside field layer (p ++) 310 is formed. Can be absorbed, which can further reduce recombination losses.
  • the emitter (n +) is provided in an upper layer of a p-type silicon substrate, and a back field layer (p +) is provided in a lower layer of the substrate. depositing and patterning a p + type amorphous silicon thin film layer on (n +) to form a first floating junction layer (p +) (S401), and the emitter (n +) patterned first floating junction layer (p +) (S402), forming a front electrode to be in contact with the emitter (n +), and forming an n + type amorphous silicon thin film layer on the back field layer (p +).
  • 1 rich bonding layer (p +) is characterized in that is formed is spaced apart from the front electrode, the second rich bonding layer (n +) is formed to be spaced apart from the rear electrode.
  • FIG. 25 is a process flowchart illustrating a method of manufacturing a double-sided light receiving type front-rear surface field solar cell according to still another embodiment of the present invention.
  • an emitter (n +) is provided at an upper layer of a p-type silicon substrate, and a rear field layer (p +) is provided at a lower layer of the substrate,
  • a method of controlling the doping concentration by surface coating or doping liquid supply using a thermal reaction of the laser to locally heat the surface of the silicon substrate with heat diffusion have.
  • This method applies a liquid or paste containing a doping source to the surface of a silicon substrate and then locally heats the surface of the silicon substrate using a laser, whereby doping atoms diffuse into the silicon substrate by a thermal reaction of the laser, and a locally heavily doped layer.
  • a laser may be irradiated onto the surface of a silicon substrate together with a liquid containing a doping source to form a locally highly doped layer.
  • a layer of phosphor-silicate glass (PSG) or boro-silicate glass (PSG) is applied to the surface of the silicon substrate using atmospheric chemical vapor deposition (APCVD), and then resist or photo etching is performed.
  • APCVD atmospheric chemical vapor deposition
  • the layer containing the doping source can be patterned and then heat-treated in an electric furnace so that the doping atoms can diffuse into the silicon substrate to form a locally high concentration doping layer.
  • the front and back surface field solar cell structure of the present invention manufactured by the above method has a high-low junction at the light-receiving surface, so that electrons, which are minority carriers, are prevented from moving inside the crystal with low defect density. It moves to the doping layer under the front electrode.
  • holes are restricted from moving to the rear surface by the n + floating junction layer existing in the rear electric field layer, and the surface is moved to the p ++ doping layer and minimizes the disappearance due to recombination to the surface in contact with the metal and is easy to move. do.
  • solar cell efficiency is improved by reducing the rate of front recombination of photogenerated charges and providing an advantageous path for collection.
  • 26 is a schematic diagram showing the structure of an emitter solar cell having a high concentration emitter and a low concentration emitter according to an embodiment of the present invention.
  • a high concentration emitter (n ++) 202 is provided on an upper layer of a p-type silicon substrate 201, and a low concentration emitter (n +) is provided on the high concentration emitter (n +) 202.
  • An anti-reflection film 204 is provided on the low concentration emitter (n +) 202.
  • the front electrode 205 is provided to contact the high concentration emitter (n ++) 202 through the anti-reflection film 204 and the low concentration emitter (n +).
  • a rear field layer (p +) 206 is provided under the substrate 201.
  • the back electrode 209 is formed on the front surface of the back field layer (p +) 206.
  • the doping concentration distribution of the impurity atoms in the emitter is the highest in the region having a constant depth inside the silicon substrate and the relatively low doping concentration on the surface, so that the electrons generated by the photogeneration are generated via the high concentration emitter. It may be collected by the front electrode provided to contact this. Due to the low doping concentration of the silicon substrate, the recombination loss can be reduced and the efficiency can be increased because the probability of recombination of photogenerated transporters on the surface side when the sunlight is incident is reduced.
  • the sheet resistance is high, and the inside of the substrate has a high doping concentration, so the sheet resistance is low. It is easy to move along the emitter layer. Inside the silicon substrate, the defect density is low compared to the surface, preventing recombination losses. As the front electrode penetrates deeper than the low concentration doping layer (high surface resistance) and contacts the high concentration doping layer (low surface resistance), the phototransmitted minority carrier electrons move to the high resistance doping layer having low resistance, Collected at the site.
  • the anti-reflection film when the silicon substrate is n-type, the anti-reflection film may be characterized in that the Al 2 O 3 dielectric layer thin film or AlN dielectric layer thin film.
  • a dielectric layer suitable for this should be used.
  • a dielectric layer having a fixed negative charge is preferable, such as Al 2 O 3 , AlN, or the like.
  • FIG. 27 is a process flowchart illustrating a method of manufacturing an emitter solar cell according to an embodiment of the present invention
  • FIGS. 28A to 28F illustrate a method of manufacturing an emitter solar cell according to an embodiment of the present invention. It is a process cross section.
  • a p-type silicon substrate is prepared (FIG. 28A), and a high concentration emitter (n ++) and a low concentration emitter (n +) are formed on an upper layer of the p-type silicon substrate (FIG. 28B). Thereafter, an antireflection film is formed on the low concentration emitter (n +) (FIG. 28C), and a front electrode is formed to contact the high concentration emitter (n ++) (FIG. 28D). Then, after forming the rear field layer p + on the lower layer of the substrate (FIG. 28E), a rear electrode is formed on the rear field layer p + (FIG. 28F).
  • it may further include a local high concentration backside layer (n + +) formed in the backside layer area in order to facilitate the collection of photogenerated holes to the back electrode.
  • n + + a local high concentration backside layer
  • a method of controlling the doping concentration by surface coating or doping liquid supply using a thermal reaction of the laser to locally heat the surface of the silicon substrate with heat diffusion have.
  • This method applies a liquid or paste containing a doping source to the surface of a silicon substrate and then locally heats the surface of the silicon substrate using a laser, whereby doping atoms diffuse into the silicon substrate by a thermal reaction of the laser, and a locally heavily doped layer.
  • a laser may be irradiated onto the surface of a silicon substrate together with a liquid containing a doping source to form a locally highly doped layer.
  • a layer of phosphor-silicate glass (PSG) or boro-silicate glass (PSG) is applied to the surface of the silicon substrate using atmospheric chemical vapor deposition (APCVD), and then resist or photo etching is performed.
  • APCVD atmospheric chemical vapor deposition
  • the layer containing the doping source can be patterned and then heat-treated in an electric furnace so that the doping atoms can diffuse into the silicon substrate to form a locally high concentration doping layer.
  • the low concentration emitter (n +) can be formed by ion implantation with a high energy in a predetermined depth region and high concentration doping of impurity atoms.
  • a high concentration emitter (n + +) on the upper layer of the substrate, and then forming a film having a solubility and diffusion coefficient different from the substrate on the high emitter (n + +) upper layer to diffuse the impurity atoms present on the substrate surface to the outside
  • the low concentration emitter (n +) can be formed.
  • n + After forming a high concentration emitter (n ++) on the upper layer of the substrate, a small amount of secondary impurity atoms forming a semiconductor type different from the substrate is formed in the upper concentration emitter (n ++) to cancel the existing impurity atoms. It is also possible to form low concentration emitters (n +).
  • the emitter solar cell structure of the present invention manufactured by the above method has a high-low junction at the light-receiving surface, so that electrons, which are minority carriers, are prevented from moving inside the crystal with low defect density. It moves to the high emitter layer below the electrode. Therefore, it is easy to minimize the disappearance by recombination at the surface and to move. Thus, solar cell efficiency is improved by reducing the rate of front recombination of photogenerated charges and providing an advantageous path for collection.
  • a p + type floating junction layer is formed on the doped n + type emitter to prevent electrons, which are minority carriers, from the front surface field moving to the surface with high density of defects. It is possible to increase the import efficiency by forming an electric field inside a silicon substrate having a low density of defects and moving to the electrode without recombination loss of a few carrier electrons.
  • n + type floating junction layer in the p + back field to suppress the movement of the hole of a large number of carriers to the surface with a high density of defects, it is possible to minimize the recombination loss to increase the collection efficiency to the back electrode.
  • the photo-generated transporter can be prevented from moving to the surface, and thus, the surface recombination rate can be reduced.
  • the amount of sunlight can be absorbed, the sun can be received from the front, and the light reflected from the surface can be received.
  • the amount of photogenerated transporter is increased to increase short circuit current and to increase efficiency.
  • both sides have the same structure, bowing after the high temperature process is reduced, so that breakage during the manufacturing process can be reduced.
  • the electrode Since the electrode is not coated on the entire back side, the electrode usage is reduced and cost can be reduced.
  • the emitter flows along the emitter layer inside the heavily doped substrate and is collected at the front electrode, so that the recombination loss is low and the contact resistance is low. Is lowered and the collection efficiency is increased.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Sustainable Development (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Energy (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Photovoltaic Devices (AREA)

Abstract

The front and back surface field solar cell according to the present invention comprises: a p-type silicon substrate; an emitter provided on the upper stratum of the substrate; a floating contact layer provided on part of the area formed by the emitter; a reflection-preventing film provided on the emitter and floating contact layer upper stratum; and a front surface electrode which makes contact with the emitter; wherein the floating contact layer does not make contact with the front surface electrode.

Description

전후면전계 태양전지 및 그 제조방법Front and back side field solar cell and manufacturing method thereof
본 발명은 전후면전계 태양전지 및 그 제조방법에 관한 것으로서, 보다 상세하게는 에미터 및 후면전계층 내에 부유접합층을 형성함으로써, 광생성된 운송자들의 재결합 손실을 감소시키고 수집효율을 증가시킬 수 있는 전후면전계 태양전지 및 그 제조방법을 제공하는데 그 목적이 있다. The present invention relates to a front-side front-side solar cell and a method for manufacturing the same, and more particularly, by forming a floating junction layer in the emitter and the back-field layer, it is possible to reduce the recombination loss of the photo-generated transporter and increase the collection efficiency It is an object of the present invention to provide a front-side and back-side solar cell and a method of manufacturing the same.
태양전지는 태양광을 직접 전기로 변환시키는 태양광 발전의 핵심소자로서, 기본적으로 p-n 접합으로 이루어진 다이오드(diode)라 할 수 있다. 태양광이 태양전지에 의해 전기로 변환되는 과정을 살펴보면, 태양전지의 실리콘 기판 내부에 태양광이 입사되면 전자-정공 쌍이 생성되고, 전기장에 의해 전자는 n층으로, 정공은 p층으로 이동하게 되어 p-n 접합부 사이에 광기전력이 발생되며, 태양전지의 양단에 부하나 시스템을 연결하면 전류가 흐르게 되어 전력을 생산할 수 있게 된다. A solar cell is a key element of photovoltaic power generation that converts sunlight directly into electricity, and is basically a diode composed of a p-n junction. In the process of converting sunlight into electricity by solar cells, when solar light enters into the silicon substrate of the solar cell, electron-hole pairs are generated, and electrons move to n layers and holes move to p layers by the electric field. Thus, photovoltaic power is generated between the pn junctions, and when a load or a system is connected to both ends of the solar cell, current flows to generate power.
기존 태양전지의 수광면은 n+형 에미터가 형성되어 p형 실리콘 기판과 p-n접합을 이루고 있다. 실리콘 기판 내부에서 광생성된 운송자들은 p-n 접합에 의해 분리되어 소수 운송자인 전자는 n+형 에미터가 있는 전면으로 이동하고, 다수 운송자인 정공은 p+ 후면전계가 있는 후면으로 이동한다. n+형 에미터는 인(phosphorus)이 표면에서 깊이 방향으로 확산되어 형성된 것이기 때문에 표면 쪽의 인의 농도가 높고 에너지 밴드 구조상 전도대(conduction band)가 표면 쪽으로 갈수록 낮아지므로 소수 운송자 전자가 표면으로 이동하게 된다. The light-receiving surface of the conventional solar cell forms an n + type emitter and forms a p-n junction with a p-type silicon substrate. Photogenerated carriers inside the silicon substrate are separated by p-n junctions, so that the electrons, the minority carriers, move to the front with n + -type emitters, and the holes, the majority carriers, move to the backside with p + backfields. Since the n + -type emitter is formed by the diffusion of phosphorus from the surface in the depth direction, the concentration of phosphorus on the surface is high and the conduction band of the energy band is lowered toward the surface, so that few carrier electrons move to the surface.
표면은 결정 결함 및 불순물 등이 다수 존재하는 결함 밀도가 높은 영역이기 때문에 재결합 발생 확률이 매우 높아진다. 소수 운송자의 표면 재결합 속도는 PECVD SiNx와 같은 유전층 박막의 표면 패시베이션 특성에 의해 좌우된다. 통상 후면에 유전층 박막을 형성하는 경우나 p+ 후면전계가 결합된 구조에서도 다수 운송자인 정공이 후면 표면으로 이동하기 때문에 유전층 박막 증착을 통한 패시베이션 특성에 크게 의존하여 후면의 재결합 속도를 낮출 필요가 있다. Since the surface is a region with a high density of defects in which a large number of crystal defects and impurities exist, the probability of recombination is very high. The surface recombination rate of minority carriers is governed by the surface passivation properties of the dielectric layer thin film, such as PECVD SiNx. In general, even when a dielectric layer thin film is formed on the rear surface or a structure in which a p + backside electric field is combined, holes of many carriers move to the rear surface, and thus, the recombination rate of the rear surface needs to be lowered depending on the passivation characteristics through the deposition of the dielectric layer thin film.
도핑층 내의 도핑 농도가 표면 쪽으로 갈수록 높아지므로 에너지 밴드 구조상 n+형 에미터로 이동하는 소수 운송자 전자나 p+형 후면전계로 이동하는 다수 운송자 정공은 각각의 표면으로 이동하게 된다. 그리고, 광생성 운송자들이 전극에 수집되기까지 결함 밀도가 높은 표면을 따라 이동해야 하므로 재결합에 의해 소멸될 확률이 높아지게 된다. 표면으로 이동하는 광생성 운송자들의 표면 재결합을 억제하기 위해서 유전층 박막을 표면에 증착하여 결함 밀도를 낮추거나 유전층 박막 내의 고정전하(fixed charge)에 의한 전계 효과(field effect)로서 재결합 속도를 낮추는 것에 의존하게 된다. As the doping concentration in the doping layer increases toward the surface, the minority carrier electrons moving to the n + type emitter or the multiple carrier holes moving to the p + type backfield move to the respective surfaces due to the energy band structure. And since the photogenerated carriers must move along the surface with a high density of defects until they are collected at the electrode, the probability of extinction by recombination increases. In order to suppress surface recombination of photogenerated transporters to the surface, the dielectric layer thin film is deposited on the surface to reduce defect density or to reduce the recombination rate as a field effect due to fixed charge in the dielectric layer film. Done.
도 1은 종래의 태양전지의 단면도이다. 도 1을 참고하면, 종래의 태양전지의 구조는 수광면에 p-n 접합이 형성되어 있다. 통상, 표면 쪽으로 갈수록 도핑 농도가 크고, 표면 쪽이 낮은 에너지 준위를 가지기 때문에 에너지 밴드갭 구조상 전자가 표면으로 이동할 수 밖에 없고, 결함 밀도가 매우 높은 표면과 마주쳐야 하며, 전면 패시베이션 특성에 크게 좌우될 수 밖에 없다. 한편, 후면으로 이동한 정공은 실리콘/금속 계면의 결함이 많은 곳을 지나게 된다. 1 is a cross-sectional view of a conventional solar cell. Referring to FIG. 1, in the conventional solar cell structure, a p-n junction is formed on a light receiving surface. In general, due to the higher doping concentration toward the surface and the lower energy level on the surface side, the electron band must move to the surface due to the energy bandgap structure, and must face a surface with a high density of defects, and can be greatly influenced by the front passivation characteristics. There is nothing else. On the other hand, the holes moved to the rear side pass through the defect where silicon / metal interface is many.
p형 실리콘 기판의 후면부에 p형 불순물 이온이 주입된 영역인 p+ 영역(후면전계 영역)과 기판의 전면부에 n형 불순물 이온이 열확산에 의해 주입된 영역인 n+ 영역(에미터 영역)이 구비된다. 그리고, 상기 실리콘 기판의 후면부의 p+ 영역 상에 금속전극이 전면적으로 형성된 구조를 이룬다. 이때, 다수 운송자(majority carrier)인 전자는 확산에 의해 에미터 영역으로 이동하고, 소수 운송자(minority carrier)인 정공은 p+ 영역을 따라 후면전계 영역으로 이동한다. The p + region (rear field region), which is a region where p-type impurity ions are implanted in the rear surface of the p-type silicon substrate, and the n + region (emitter region), which is an region where n-type impurity ions are implanted by thermal diffusion in the front surface of the substrate do. In addition, a metal electrode is formed on the entire surface of the p + region of the silicon substrate. At this time, electrons as majority carriers move to the emitter region by diffusion, and holes as minority carriers move to the backfield region along the p + region.
그러나, 이러한 구조는 전후면전계 및 에미터의 도핑층에서의 부분별 도핑 농도의 차이가 없으며, 고온 전기로에서 열확산이 진행되므로 고온 공정 및 장시간이 소요되는 바, 상기 후면전계 및 에미터에서 다수 운송자인 전자의 수집을 더욱 용이하게 하고, 소수 운송자인 정공의 원활한 이동을 유도하며 상기 전자와 정공 간의 재결합을 더욱 감소시킬 필요가 있다. However, this structure has no difference in the doping concentration of each part in the doping layer of the front and back field and the emitter, and the heat diffusion in the high-temperature electric furnace takes a high temperature process and a long time, many carriers in the back field and the emitter There is a need to facilitate the collection of phosphorus electrons, to induce smooth movement of holes, which are minority carriers, and to further reduce recombination between the electrons and holes.
본 발명은 상기와 같은 문제점을 해결하기 위해 도출한 것으로서, 기판의 상층부에 에미터와 기판의 하층부에 후면전계층을 형성함에 있어, 각 에미터 영역 및 후면전계 영역 내에 도핑 농도가 다른 부유접합층을 형성하기 위한 전후면전계 태양전지 및 그 제조방법을 제공하는데 그 목적이 있다. The present invention has been made to solve the above problems, and in forming a back field layer at an upper layer of an emitter and a lower layer of a substrate, a floating junction layer having different doping concentrations in each emitter region and a back field region. It is an object of the present invention to provide a front-side and back-side solar cell and a method for manufacturing the same.
상기의 목적을 달성하기 위한 본 발명의 일 실시예에 따른 전후면전계 태양전지는 p형 실리콘 기판과, 상기 기판 상층부에 구비된 에미터(n++)와, 상기 에미터(n++)가 형성된 영역의 일부에 구비되는 부유접합층(p+)과, 상기 에미터(n++)와 부유접합층(p+) 상층부에 구비된 반사방지막, 및 상기 에미터(n++)와 접촉되는 전면전극을 포함하여 이루어지며, 상기 부유접합층(p+)은 상기 전면전극과 접촉하지 않는 것을 특징으로 한다.In accordance with an embodiment of the present invention, a front-side surface field solar cell includes a p-type silicon substrate, an emitter (n ++) provided at an upper portion of the substrate, and an area where the emitter (n ++) is formed. It includes a floating bonding layer (p +) provided in a part, an antireflection film provided in the upper portion of the emitter (n + +) and the floating bonding layer (p +), and the front electrode in contact with the emitter (n + +), The floating bonding layer p + is not in contact with the front electrode.
상기 반사방지막은 Al2O3 유전층 박막인 것을 특징으로 할 수 있다.The anti-reflection film may be an Al 2 O 3 dielectric layer thin film.
상기 반사방지막은 AlN 유전층 박막인 것을 특징으로 할 수 있다.The anti-reflection film may be an AlN dielectric layer thin film.
본 발명의 다른 실시예에 따른 전후면전계 태양전지는 p형 실리콘 기판과, 상기 기판 하층부에 구비된 후면전계층(p+)과, 상기 후면전계층(p+)이 형성된 영역의 일부에 구비되는 부유접합층(n+), 및 상기 후면전계층(p+)과 접촉되는 후면전극을 포함하여 이루어지며, 상기 부유접합층(n+)은 상기 후면전극과 접촉하지 않는 것을 특징으로 한다.According to another embodiment of the present invention, a front-side front-side solar cell includes a p-type silicon substrate, a back side electric field layer (p +) provided at a lower portion of the substrate, and a floating portion provided in a part of the region in which the backside field layer (p +) is formed. And a back electrode in contact with the junction layer (n +) and the back field layer (p +), wherein the floating junction layer (n +) is not in contact with the back electrode.
상기 전후면전계 태양전지는 상기 후면전계층(p+) 내부에 고농도로 도핑된 선택적 후면전계층(p++)을 더 구비하고, 상기 선택적 후면전계층(p++)은 상기 후면전극과 접촉되는 것을 특징으로 할 수 있다.The front-side and back-side solar cell further includes a selective back-field layer (p ++) that is heavily doped in the back-field layer (p +), and the selective back-field layer (p ++) is in contact with the back electrode. can do.
본 발명의 또 다른 실시예에 따른 전후면전계 태양전지는 p형 실리콘 기판과, 상기 기판 상층부에 구비된 에미터(n++)와, 상기 에미터(n++)가 형성된 영역의 일부에 구비되는 제1 부유접합층(p+)과, 상기 에미터(n++)와 제1 부유접합층(p+) 상층부에 구비된 반사방지막과, 상기 에미터(n++)와 접촉되는 전면전극과, 상기 기판 하층부에 구비된 후면전계층(p+)과, 상기 후면전계층(p+)이 형성된 영역의 일부에 구비되는 제2 부유접합층(n+), 및 상기 후면전계층(p+)과 접촉되는 후면전극을 포함하여 이루어지며, 상기 제1 부유접합층(p+)은 상기 전면전극과 접촉하지 않고, 상기 제2 부유접합층(n+)은 상기 후면전극과 접촉하지 않는 것을 특징으로 한다.According to still another aspect of the present invention, there is provided a front and rear surface field solar cell including a p-type silicon substrate, a first emitter (n ++) provided on an upper portion of the substrate, and a part of a region in which the emitter (n ++) is formed. The anti-reflection film provided on the floating junction layer (p +), the upper layer of the emitter (n ++) and the first floating junction layer (p +), the front electrode in contact with the emitter (n ++), and the lower substrate It includes a back field layer (p +), a second floating junction layer (n +) provided in a part of the region formed with the back field layer (p +), and a back electrode in contact with the back field layer (p +) and The first floating bonding layer p + is not in contact with the front electrode, and the second floating bonding layer n + is not in contact with the back electrode.
상기 전후면전계 태양전지는 상기 후면전계층(p+) 내부에 고농도로 도핑된 선택적 후면전계층(p++)을 더 구비하고, 상기 선택적 후면전계층(p++)은 상기 후면전극과 접촉되는 것을 특징으로 할 수 있다.The front-side and back-side solar cell further includes a selective back-field layer (p ++) that is heavily doped in the back-field layer (p +), and the selective back-field layer (p ++) is in contact with the back electrode. can do.
상기 반사방지막은 Al2O3 유전층 박막인 것을 특징으로 할 수 있다.The anti-reflection film may be an Al 2 O 3 dielectric layer thin film.
상기 반사방지막은 AlN 유전층 박막인 것을 특징으로 할 수 있다.The anti-reflection film may be an AlN dielectric layer thin film.
본 발명의 일 실시예에 따른 전후면전계 태양전지의 제조방법은 p형 실리콘 기판의 상층부에 에미터(n++)가 구비되는 전후면전계 태양전지의 제조방법에 있어서, 상기 에미터(n++)가 형성된 영역의 일부에 부유접합층(p+)을 형성하는 단계와, 상기 에미터(n++)와 부유접합층(p+) 상에 반사방지막을 형성하는 단계, 및 상기 에미터(n++)와 접촉하도록 전면전극을 형성하는 단계를 포함하여 이루어지며, 상기 부유접합층(p+)은 상기 전면전극과 접촉하지 않는 것을 특징으로 한다.According to an embodiment of the present invention, there is provided a method of manufacturing a front-back front-side solar cell, in which a emitter (n ++) is provided at an upper layer of a p-type silicon substrate. Forming a floating junction layer (p +) on a portion of the formed region, forming an antireflection film on the emitter (n ++) and the floating junction layer (p +), and contacting the emitter (n ++) with the front surface And forming an electrode, wherein the floating bonding layer p + is not in contact with the front electrode.
본 발명의 다른 실시예에 따른 전후면전계 태양전지의 제조방법은 p형 실리콘 기판의 하층부에 후면전계층(p+)이 구비되는 전후면전계 태양전지의 제조방법에 있어서, 상기 후면전계층(p+)이 형성된 영역의 일부에 부유접합층(n+)을 형성하는 단계와, 상기 후면전계층(p+) 및 부유접합층(n+) 상에 후면 패시베이션층을 형성하는 단계, 및 상기 후면 패시베이션층 상에 상기 후면전계층(p+)과 접촉하도록 후면전극을 형성하는 단계를 포함하여 이루어지며, 상기 부유접합층(n+)은 상기 후면전극과 접촉하지 않는 것을 특징으로 한다.According to another aspect of the present invention, there is provided a method of manufacturing a front and back surface field solar cell, wherein the back surface field layer (p +) is provided in the method of manufacturing a front and back surface field solar cell having a back surface layer (p +) disposed under a p-type silicon substrate. Forming a floating junction layer (n +) on a portion of the formed region, forming a rear passivation layer on the rear field layer (p +) and the floating junction layer (n +), and on the rear passivation layer And forming a rear electrode so as to contact the rear electric field layer p +, wherein the floating junction layer n + is not in contact with the rear electrode.
본 발명의 또 다른 실시예에 따른 전후면전계 태양전지의 제조방법은 p형 실리콘 기판의 하층부에 후면전계층(p+)이 구비되는 전후면전계 태양전지의 제조방법에 있어서, 상기 후면전계층(p+)이 형성된 영역의 일부에 부유접합층(n+)을 형성하는 단계와, 상기 후면전계층(p+)이 형성된 영역의 일부에 고농도로 도핑된 선택적 후면전계층(p++)을 형성하는 단계와, 상기 후면전계층(p+) 및 부유접합층(n+) 상에 후면 패시베이션층을 형성하는 단계, 및 상기 후면 패시베이션층 상에 상기 선택적 후면전계층(p++)과 접촉하도록 후면전극을 형성하는 단계를 포함하여 이루어지며, 상기 부유접합층(n+)은 상기 후면전극과 접촉하지 않는 것을 특징으로 한다.In another embodiment of the present invention, there is provided a method of manufacturing a front-back front-side solar cell, in which the back-side front layer solar cell (p +) is provided at a lower layer of a p-type silicon substrate. forming a floating junction layer (n +) in a portion of the region where p + is formed, and forming a selective backfield layer (p ++) that is heavily doped in a portion of the region in which the region is formed; Forming a back passivation layer on the back field layer (p +) and the floating junction layer (n +), and forming a back electrode on the back passivation layer to contact the optional back field layer (p ++). The floating junction layer n + is not in contact with the back electrode.
본 발명의 또 다른 실시예에 따른 전후면전계 태양전지의 제조방법은 p형 실리콘 기판의 상층부에 에미터(n++)가 구비되고, 상기 기판의 하층부에 후면전계층(p+)이 구비되는 전후면전계 태양전지의 제조방법에 있어서, 상기 에미터(n++)가 형성된 영역의 일부에 제1 부유접합층(p+)을 형성하는 단계와, 상기 에미터(n++)와 제1 부유접합층(p+) 상에 반사방지막을 형성하는 단계와, 상기 에미터(n++)와 접촉하도록 전면전극을 형성하는 단계와, 상기 후면전계층(p+)이 형성된 영역의 일부에 제2 부유접합층(n+)을 형성하는 단계와, 상기 후면전계층(p+) 및 제2 부유접합층(n+) 상에 후면 패시베이션층을 형성하는 단계, 및 상기 후면 패시베이션층 상에 상기 후면전계층(p+)과 접촉하도록 후면전극을 형성하는 단계를 포함하여 이루어지며, 상기 제1 부유접합층(p+)은 상기 전면전극과 접촉하지 않고, 상기 제2 부유접합층(n+)은 상기 후면전극과 접촉하지 않는 것을 특징으로 한다.According to another embodiment of the present invention, a method of manufacturing a front-back front-side solar cell includes an emitter (n ++) at an upper layer of a p-type silicon substrate, and a front-rear surface having a rear electric field layer (p +) at a lower layer of the substrate. In the method of manufacturing an electric field solar cell, the step of forming a first floating junction layer (p +) in a part of the region where the emitter (n + +) is formed, the emitter (n + +) and the first floating junction layer (p +) Forming an anti-reflection film on the substrate, forming a front electrode to be in contact with the emitter (n ++), and forming a second floating junction layer (n +) in a portion of the region in which the back field layer (p +) is formed Forming a back passivation layer on the back field layer (p +) and a second floating junction layer (n +), and a back electrode on the back passivation layer to contact the back field layer (p +). And forming the first floating junction layer p +. Without contacting the front electrode, the second rich bonding layer (n +) is characterized in that which is not in contact with the back contact.
본 발명의 또 다른 실시예에 따른 전후면전계 태양전지의 제조방법은 p형 실리콘 기판의 상층부에 에미터(n++)가 구비되고, 상기 기판의 하층부에 후면전계층(p+)이 구비되는 전후면전계 태양전지의 제조방법에 있어서, 상기 에미터(n++)가 형성된 영역의 일부에 제1 부유접합층(p+)을 형성하는 단계와, 상기 에미터(n++)와 제1 부유접합층(p+) 상에 반사방지막을 형성하는 단계와, 상기 에미터(n++)와 접촉하도록 전면전극을 형성하는 단계와, 상기 후면전계층(p+)이 형성된 영역의 일부에 제2 부유접합층(n+)을 형성하는 단계와, 상기 후면전계층(p+)이 형성된 영역의 일부에 고농도로 도핑된 선택적 후면전계층(p++)을 형성하는 단계와, 상기 후면전계층(p+) 및 제2 부유접합층(n+) 상에 후면 패시베이션층을 형성하는 단계, 및 상기 후면 패시베이션층 상에 상기 선택적 후면전계층(p++)과 접촉하도록 후면전극을 형성하는 단계를 포함하여 이루어지며, 상기 제1 부유접합층(p+)은 상기 전면전극과 접촉하지 않고, 상기 제2 부유접합층(n+)은 상기 후면전극과 접촉하지 않는 것을 특징으로 한다.According to another embodiment of the present invention, a method of manufacturing a front-back front-side solar cell includes an emitter (n ++) at an upper layer of a p-type silicon substrate, and a front-rear surface having a rear electric field layer (p +) at a lower layer of the substrate. In the method of manufacturing an electric field solar cell, the step of forming a first floating junction layer (p +) in a part of the region where the emitter (n + +) is formed, the emitter (n + +) and the first floating junction layer (p +) Forming an anti-reflection film on the substrate, forming a front electrode to be in contact with the emitter (n ++), and forming a second floating junction layer (n +) in a portion of the region in which the back field layer (p +) is formed And forming a highly doped selective backside field layer (p ++) in a portion of the region where the backside field layer (p +) is formed, and the backside field layer (p +) and the second floating junction layer (n +). Forming a back passivation layer on the back surface, and the selection on the back passivation layer And forming a rear electrode so as to contact the rear electric field layer p ++, wherein the first floating junction layer p + is not in contact with the front electrode, and the second floating junction layer n + is formed on the back electrode. It is characterized in that it does not contact the back electrode.
상기의 목적을 달성하기 위한 본 발명의 또 다른 실시예에 따른 전후면전계 태양전지는 p형 실리콘 기판과, 상기 기판 상층부에 구비된 에미터(n+)와, 상기 에미터(n+) 상에 증착되어 구비되는 패턴 구조의 부유접합층(p+)과, 상기 부유접합층(p+) 상에 구비되는 반사방지막, 및 상기 에미터(n+)와 접촉되는 전면전극을 포함하여 이루어지며, 상기 부유접합층(p+)은 상기 전면전극과 접촉하지 않는 것을 특징으로 한다.In order to achieve the above object, a front and back surface field solar cell according to another exemplary embodiment of the present invention is deposited on a p-type silicon substrate, an emitter (n +) provided at an upper portion of the substrate, and the emitter (n +). And a floating junction layer (p +) having a pattern structure, an antireflection film provided on the floating junction layer (p +), and a front electrode contacting the emitter (n +). (p +) is not in contact with the front electrode.
상기 부유접합층(p+)은 비정질 실리콘(a-Si) 박막층인 것을 특징으로 할 수 있다.The floating bonding layer p + may be an amorphous silicon (a-Si) thin film layer.
상기 부유접합층(p+)은 30nm 미만의 두께를 가지는 것을 특징으로 할 수 있다.The floating bonding layer p + may have a thickness of less than 30 nm.
상기 에미터(n+)는 80 내지 150Ω/sq. 의 면저항을 가지는 것을 특징으로 할 수 있다.The emitter (n +) is 80 to 150 Ω / sq. It can be characterized by having a sheet resistance of.
상기 에미터(n+)는 0.3㎛ 이하의 두께를 가지는 것을 특징으로 할 수 있다.The emitter (n +) may have a thickness of 0.3 μm or less.
상기 반사방지막은 Al2O3 유전층 박막인 것을 특징으로 할 수 있다.The anti-reflection film may be an Al 2 O 3 dielectric layer thin film.
상기 반사방지막은 AlN 유전층 박막인 것을 특징으로 할 수 있다.The anti-reflection film may be an AlN dielectric layer thin film.
본 발명의 또 다른 실시예에 따른 전후면전계 태양전지는 p형 실리콘 기판과, 상기 기판 상층부에 구비된 에미터(n+)와, 상기 에미터(n+) 상에 증착되어 구비되는 패턴 구조의 제1 부유접합층(p+)과, 상기 제1 부유접합층(p+) 상에 구비되는 반사방지막과. 상기 에미터(n+)와 접촉되는 전면전극과, 상기 기판 하층부에 구비된 후면전계층(p++)과, 상기 후면전계층(p++) 상에 증착되어 구비되는 패턴 구조의 제2 부유접합층(n+)과, 상기 후면전계층(p++)과 접촉되는 후면전극을 포함하여 이루어지며, 상기 제1 부유접합층(p+)은 상기 전면전극과 접촉하지 않고, 상기 제2 부유접합층(n+)은 상기 후면전극과 접촉하지 않는 것을 특징으로 한다.In accordance with still another aspect of the present invention, there is provided a front and back surface field solar cell including a p-type silicon substrate, an emitter (n +) provided at an upper portion of the substrate, and a pattern structure formed by being deposited on the emitter (n +). 1 an anti-reflection film provided on the floating bonding layer (p +) and the first floating bonding layer (p +). A front electrode in contact with the emitter (n +), a back field layer (p ++) provided on the lower layer of the substrate, and a second floating junction layer (n +) having a pattern structure deposited and provided on the back field layer (p ++) ) And a back electrode in contact with the backside electric field layer (p ++), wherein the first floating junction layer (p +) does not contact the front electrode, and the second floating junction layer (n +) is It is characterized in that it does not contact the back electrode.
상기 후면전계층(p++)은 상기 후면전극과 대응하는 지점에 배치되는 국부적 고농도 도핑층인 것을 특징으로 할 수 있다.The backside field layer p ++ may be a local high concentration doping layer disposed at a point corresponding to the backside electrode.
상기 전후면전계 태양전지는 상기 기판의 하층부에 저농도의 후면전계층(p+)을 더 구비하는 것을 특징으로 할 수 있다.The front and rear surface field solar cells may further include a low concentration back surface field layer (p +) at a lower layer of the substrate.
상기 제1 부유접합층(p+) 및 제2 부유접합층(n+)은 비정질 실리콘(a-Si) 박막층인 것을 특징으로 할 수 있다.The first floating junction layer p + and the second floating junction layer n + may be an amorphous silicon (a-Si) thin film layer.
상기 제1 부유접합층(p+)은 30nm 미만의 두께를 가지는 것을 특징으로 할 수 있다.The first floating bonding layer p + may have a thickness of less than 30 nm.
상기 에미터(n+)는 80 내지 150Ω/sq. 의 면저항을 가지는 것을 특징으로 할 수 있다.The emitter (n +) is 80 to 150 Ω / sq. It can be characterized by having a sheet resistance of.
상기 에미터(n+)는 0.3㎛ 이하의 두께를 가지는 것을 특징으로 할 수 있다.The emitter (n +) may have a thickness of 0.3 μm or less.
상기 반사방지막은 Al2O3 유전층 박막인 것을 특징으로 할 수 있다.The anti-reflection film may be an Al 2 O 3 dielectric layer thin film.
상기 반사방지막은 AlN 유전층 박막인 것을 특징으로 할 수 있다.The anti-reflection film may be an AlN dielectric layer thin film.
한편, 본 발명의 또 다른 실시예에 따른 전후면전계 태양전지의 제조방법은 p형 실리콘 기판의 상층부에 에미터(n+)가 구비되는 전후면전계 태양전지의 제조방법에 있어서, 상기 에미터(n+) 상에 p+형 비정질 실리콘 박막층을 증착하고 패턴화하여 부유접합층(p+)을 형성하는 단계와, 상기 에미터(n+)와 패턴화된 부유접합층(p+) 상에 반사방지막을 형성하는 단계, 및 상기 에미터(n+)와 접촉하도록 전면전극을 형성하는 단계를 포함하여 이루어지며, 상기 부유접합층(p+)은 상기 전면전극과 접촉하지 않는 것을 특징으로 한다.On the other hand, according to another embodiment of the present invention, the manufacturing method of the front and back surface field solar cell is a method of manufacturing a front and back surface field solar cell having an emitter (n +) in the upper layer of the p-type silicon substrate, depositing and patterning a p + type amorphous silicon thin film layer on n + to form a floating junction layer (p +), and forming an anti-reflection film on the emitter (n +) and the patterned floating junction layer (p +) And forming a front electrode to contact the emitter (n +), wherein the floating junction layer (p +) is not in contact with the front electrode.
본 발명의 또 다른 실시예에 따른 전후면전계 태양전지의 제조방법은 p형 실리콘 기판의 상층부에 에미터(n+)가 구비되고, 상기 기판의 하층부에 후면전계층(p++)이 구비되는 전후면전계 태양전지의 제조방법에 있어서, 상기 에미터(n+) 상에 p+형 비정질 실리콘 박막층을 증착하고 패턴화하여 제1 부유접합층(p+)을 형성하는 단계와, 상기 에미터(n+)와 패턴화된 제1 부유접합층(p+) 상에 반사방지막을 형성하는 단계와, 상기 에미터(n+)와 접촉하도록 전면전극을 형성하는 단계와, 상기 기판 하층부에 후면전계층(p++)을 형성하는 단계와, 상기 후면전계층(p++) 상에 n+형 비정질 실리콘 박막층을 증착하고 패턴화하여 제2 부유접합층(n+)을 형성하는 단계와, 상기 후면전계층(p++) 및 제2 부유접합층(n+) 상에 후면 패시베이션층을 형성하는 단계, 및 상기 후면 패시베이션층 상에 상기 후면전계층(p++)과 접촉하도록 후면전극을 형성하는 단계를 포함하여 이루어지며, 상기 제1 부유접합층(p+)은 상기 전면전극과 접촉하지 않고, 상기 제2 부유접합층(n+)은 상기 후면전극과 접촉하지 않는 것을 특징으로 한다.According to another embodiment of the present invention, a method of manufacturing a front-back front-side solar cell includes an emitter (n +) at an upper layer of a p-type silicon substrate, and a front-rear surface having a rear electric field layer (p ++) at a lower layer of the substrate. A method of manufacturing an electric field solar cell, comprising depositing and patterning a p + type amorphous silicon thin film layer on the emitter (n +) to form a first floating junction layer (p +), and the emitter (n +) and the pattern Forming an anti-reflection film on the first floating junction layer p +, and forming a front electrode to be in contact with the emitter n +, and forming a rear electric field layer p ++ below the substrate. And depositing and patterning an n + type amorphous silicon thin film layer on the backside field layer (p ++) to form a second floating junction layer (n +), and the backside field layer (p ++) and the second floating junction layer. forming a back passivation layer on (n +), and said back passivation And forming a rear electrode on the shunt layer to contact the rear electric field layer (p ++), wherein the first floating junction layer (p +) does not contact the front electrode, and the second floating junction layer ( n +) is not in contact with the back electrode.
상기 후면전계층(p++)은 상기 후면전극과 대응하는 지점에 배치되는 국부적 고농도 도핑층인 것을 특징으로 할 수 있다.The backside field layer p ++ may be a local high concentration doping layer disposed at a point corresponding to the backside electrode.
상기 기판의 하층부에 저농도의 후면전계층(p+)을 형성하는 단계를 더 포함할 수 있다.The method may further include forming a low concentration back surface field layer p + on the lower layer of the substrate.
상기의 목적을 달성하기 위한 본 발명의 또 다른 실시예에 따른 전후면전계 태양전지는 제1 도전형의 실리콘 기판과, 상기 기판 상층부에 구비된 제2 도전형의 에미터와, 상기 에미터가 형성된 영역의 일부에 구비되는 제1 도전형의 제1 부유접합층과, 상기 에미터와 제1 부유접합층 상층부에 구비되는 제1 반사방지막과, 상기 에미터와 접촉되는 전면전극과, 상기 기판 하층부에 구비된 제1 도전형의 후면전계층과, 상기 후면전계층이 형성된 영역의 일부에 구비되는 제2 도전형의 제2 부유접합층과, 상기 후면전계층과 제2 부유접합층 상층부에 구비되는 제2 반사방지막, 및 상기 후면전계층과 접촉되는 후면전극을 포함하여 이루어지며, 상기 제1 부유접합층은 상기 전면전극과 이격되어 배치되고, 상기 제2 부유접합층은 상기 후면전극과 이격되어 배치되는 것을 특징으로 한다.In accordance with still another aspect of the present invention, there is provided a front and back surface field solar cell according to an embodiment of the present invention, wherein the first conductive silicon substrate, the second conductive emitter provided at the upper layer of the substrate, A first floating junction layer of a first conductivity type provided in a part of the formed region, a first antireflection film provided at an upper portion of the emitter and the first floating junction layer, a front electrode in contact with the emitter, and the substrate A rear conductive layer of a first conductivity type provided in the lower layer portion, a second floating junction layer of a second conductivity type provided in a portion of the region in which the rear electric field layer is formed, and an upper layer portion of the rear electric field layer and the second floating junction layer. And a second anti-reflection film provided thereon, and a back electrode in contact with the back field layer, wherein the first floating junction layer is spaced apart from the front electrode, and the second floating junction layer is disposed on the rear electrode. Spaced apart And that is characterized.
상기 실리콘 기판은 p형이고, 상기 제1 및 제2 반사방지막은 Al2O3 유전층 박막인 것을 특징으로 할 수 있다.The silicon substrate may be p-type, and the first and second anti-reflection films may be an Al 2 O 3 dielectric layer thin film.
상기 실리콘 기판은 p형이고, 상기 제1 및 제2 반사방지막은 AlN 유전층 박막인 것을 특징으로 할 수 있다.The silicon substrate may be p-type, and the first and second anti-reflection films may be AlN dielectric layer thin films.
본 발명의 또 다른 실시예에 따른 전후면전계 태양전지는 제1 도전형의 실리콘 기판과, 상기 기판 상층부에 구비된 제2 도전형의 에미터와, 상기 에미터가 형성된 영역의 일부에 구비되는 제1 도전형의 제1 부유접합층과, 상기 에미터와 제1 부유접합층 상층부에 구비되는 제1 반사방지막과, 상기 에미터와 접촉되는 전면전극과, 상기 기판 하층부에 구비된 제1 도전형의 저농도 후면전계층과, 상기 저농도 후면전계층이 형성된 영역의 일부에 구비되는 제2 도전형의 제2 부유접합층과, 상기 저농도 후면전계층이 형성된 영역의 일부에 구비되는 제1 도전형의 국부적 고농도 후면전계층과, 상기 저농도 후면전계층, 국부적 고농도 후면전계층 및 제2 부유접합층 상층부에 구비되는 제2 반사방지막, 및 상기 국부적 고농도 후면전계층과 접촉되는 후면전극을 포함하여 이루어지며, 상기 제1 부유접합층은 상기 전면전극과 이격되어 배치되고, 상기 제2 부유접합층은 상기 후면전극과 이격되어 배치되는 것을 특징으로 한다.According to another embodiment of the present invention, a front and back surface field solar cell includes a silicon substrate of a first conductivity type, an emitter of a second conductivity type provided in an upper portion of the substrate, and a part of a region where the emitter is formed. A first floating junction layer of a first conductivity type, a first antireflection film provided on the emitter and the first floating junction layer, a front electrode in contact with the emitter, and a first conductive layer provided on the substrate underlayer Type low-concentration back-field layer, a second floating junction layer of a second conductivity type provided in a portion of the region where the low-concentration back-field layer is formed, and a first conductivity type provided in a portion of the region in which the low-concentration back field layer is formed A second anti-reflection film provided at an upper layer of the local high concentration back field layer, the low concentration back field layer, a local high concentration back field layer and a second floating junction layer, and a back electrode contacting the local high concentration back field layer; Is done by also, the first rich bonding layer is disposed are spaced apart from the front electrode, the second rich bonding layer is characterized in that spaced apart and the back electrode.
상기 실리콘 기판은 p형이고, 상기 제1 및 제2 반사방지막은 Al2O3 유전층 박막인 것을 특징으로 할 수 있다.The silicon substrate may be p-type, and the first and second anti-reflection films may be an Al 2 O 3 dielectric layer thin film.
상기 실리콘 기판은 p형이고, 상기 제1 및 제2 반사방지막은 AlN 유전층 박막인 것을 특징으로 할 수 있다.The silicon substrate may be p-type, and the first and second anti-reflection films may be AlN dielectric layer thin films.
본 발명의 또 다른 실시예에 따른 전후면전계 태양전지의 제조방법은 제1 도전형의 실리콘 기판의 상층부에 제2 도전형의 에미터가 구비되고, 상기 기판의 하층부에 제1 도전형의 후면전계층이 구비되는 전후면전계 태양전지의 제조방법에 있어서, 상기 에미터가 형성된 영역의 일부에 제1 도전형의 제1 부유접합층을 형성하는 단계와, 상기 에미터와 제1 부유접합층 상에 제1 반사방지막을 형성하는 단계와, 상기 에미터와 접촉하도록 전면전극을 형성하는 단계와, 상기 후면전계층이 형성된 영역의 일부에 제2 도전형의 제2 부유접합층을 형성하는 단계와, 상기 후면전계층과 제2 부유접합층 상에 제2 반사방지막을 형성하는 단계, 및 상기 후면전계층과 접촉하도록 후면전극을 형성하는 단계를 포함하여 이루어지며, 상기 제1 부유접합층은 상기 전면전극과 이격되어 형성되고, 상기 제2 부유접합층은 상기 후면전극과 이격되어 형성되는 것을 특징으로 한다.According to another embodiment of the present invention, a method of manufacturing a front-back front-side solar cell includes a second conductive emitter at an upper layer of a first conductive silicon substrate, and a rear surface of the first conductive type at a lower layer of the substrate. A method for manufacturing a front-side and backside field solar cell having an electric field layer, the method comprising: forming a first floating junction layer of a first conductivity type in a part of an area where the emitter is formed, and the emitter and the first floating junction layer; Forming a first anti-reflection film on the substrate, forming a front electrode in contact with the emitter, and forming a second floating junction layer of a second conductivity type in a portion of the region in which the back field layer is formed; And forming a second anti-reflection film on the backside field layer and the second floating junction layer, and forming a backside electrode to contact the backside field layer. The front battle And it is spaced apart from, the second rich bonding layer may be formed is spaced apart from the rear electrode.
본 발명의 또 다른 실시예에 따른 전후면전계 태양전지의 제조방법은 제1 도전형의 실리콘 기판의 상층부에 제2 도전형의 에미터가 구비되고, 상기 기판의 하층부에 제1 도전형의 후면전계층이 구비되는 전후면전계 태양전지의 제조방법에 있어서, 상기 에미터가 형성된 영역의 일부에 제1 도전형의 제1 부유접합층을 형성하는 단계와, 상기 에미터와 제1 부유접합층 상에 제1 반사방지막을 형성하는 단계와, 상기 에미터와 접촉하도록 전면전극을 형성하는 단계와, 상기 기판의 하층부에 제1 도전형의 저농도 후면전계층을 형성하는 단계와, 상기 저농도 후면전계층이 형성된 영역의 일부에 제2 도전형의 제2 부유접합층을 형성하는 단계와, 상기 저농도 후면전계층이 형성된 영역의 일부에 제1 도전형의 국부적 고농도 후면전계층을 형성하는 단계와, 상기 저농도 후면전계층, 국부적 고농도 후면전계층 및 제2 부유접합층 상에 제2 반사방지막을 형성하는 단계, 및 상기 국부적 고농도 후면전계층과 접촉하도록 후면전극을 형성하는 단계를 포함하여 이루어지며, 상기 제1 부유접합층은 상기 전면전극과 이격되어 형성되고, 상기 제2 부유접합층은 상기 후면전극과 이격되어 형성되는 것을 특징으로 한다.According to another embodiment of the present invention, a method of manufacturing a front-back front-side solar cell includes a second conductive emitter at an upper layer of a first conductive silicon substrate, and a rear surface of the first conductive type at a lower layer of the substrate. A method for manufacturing a front-side and backside field solar cell having an electric field layer, the method comprising: forming a first floating junction layer of a first conductivity type in a part of an area where the emitter is formed, and the emitter and the first floating junction layer; Forming a first anti-reflection film on the substrate, forming a front electrode in contact with the emitter, forming a low concentration back surface field layer of a first conductivity type on the lower layer of the substrate, and Forming a second floating junction layer of a second conductivity type in a portion of the region where the layer is formed, forming a local high concentration back surface layer of the first conductivity type in a portion of the region where the low concentration backside field layer is formed; Prize Forming a second anti-reflection film on the low concentration backside layer, the local high concentration backside layer and the second floating junction layer, and forming a back electrode to contact the local high concentration backside layer; The first floating junction layer is formed to be spaced apart from the front electrode, and the second floating junction layer is formed to be spaced apart from the rear electrode.
상기의 목적을 달성하기 위한 본 발명의 또 다른 실시예에 따른 전후면전계 태양전지는 제1 도전형의 실리콘 기판과, 상기 기판 상층부에 구비된 제2 도전형의 에미터와, 상기 에미터 상에 증착되어 구비되는 패턴 구조의 제1 도전형의 제1 부유접합층과, 상기 에미터와 제1 부유접합층 상에 구비되는 제1 반사방지막과, 상기 에미터와 접촉되는 전면전극과, 상기 기판 하층부에 구비된 제1 도전형의 후면전계층과, 상기 후면전계층 상에 증착되어 구비되는 패턴 구조의 제2 도전형의 제2 부유접합층과, 상기 후면전계층과 제2 부유접합층 상에 구비되는 제2 반사방지막, 및 상기 후면전계층과 접촉되는 후면전극을 포함하여 이루어지며, 상기 제1 부유접합층은 상기 전면전극과 이격되어 배치되고, 상기 제2 부유접합층은 상기 후면전극과 이격되어 배치되는 것을 특징으로 한다.In accordance with still another aspect of the present invention, there is provided a front and back surface field solar cell including a first conductive silicon substrate, a second conductive emitter provided at an upper portion of the substrate, and an emitter image. A first floating junction layer of a first conductivity type having a pattern structure deposited and deposited on the first conductive layer, a first antireflection film provided on the emitter and the first floating junction layer, a front electrode in contact with the emitter, and A first conductive type backside electric field layer provided on the substrate lower layer, a second floating type bonding layer of a second conductivity type having a pattern structure deposited and provided on the backside field layer, and the backside field layer and the second floating bonding layer And a second anti-reflection film provided on the substrate, and a rear electrode contacting the rear electric field layer, wherein the first floating junction layer is spaced apart from the front electrode, and the second floating junction layer is formed on the rear surface. Spaced apart from the electrode It is characterized by.
상기 제1 부유접합층 및 제2 부유접합층은 비정질 실리콘(a-Si) 박막층인 것을 특징으로 할 수 있다.The first floating junction layer and the second floating junction layer may be characterized in that the amorphous silicon (a-Si) thin film layer.
상기 실리콘 기판은 p형이고, 상기 제1 및 제2 반사방지막은 Al2O3 유전층 박막인 것을 특징으로 할 수 있다.The silicon substrate may be p-type, and the first and second anti-reflection films may be an Al 2 O 3 dielectric layer thin film.
상기 실리콘 기판은 p형이고, 상기 제1 및 제2 반사방지막은 AlN 유전층 박막인 것을 특징으로 할 수 있다.The silicon substrate may be p-type, and the first and second anti-reflection films may be AlN dielectric layer thin films.
본 발명의 또 다른 실시예에 따른 전후면전계 태양전지는 제1 도전형의 실리콘 기판과, 상기 기판 상층부에 구비된 제2 도전형의 에미터와, 상기 에미터 상에 증착되어 구비되는 패턴 구조의 제1 도전형의 제1 부유접합층과, 상기 에미터와 제1 부유접합층 상에 구비되는 제1 반사방지막과, 상기 에미터와 접촉되는 전면전극과, 상기 기판 하층부에 구비된 제1 도전형의 저농도 후면전계층과, 상기 저농도 후면전계층 상에 증착되어 구비되는 패턴구조의 제2 도전형의 제2 부유접합층과, 상기 저농도 후면전계층이 형성된 영역의 일부에 구비되는 제1 도전형의 국부적 고농도 후면전계층과, 상기 저농도 후면전계층, 국부적 고농도 후면전계층 및 제2 부유접합층 상에 구비되는 제2 반사방지막, 및 상기 국부적 고농도 후면전계층과 접촉되는 후면전극을 포함하여 이루어지며, 상기 제1 부유접합층은 상기 전면전극과 이격되어 배치되고, 상기 제2 부유접합층은 상기 후면전극과 이격되어 배치되는 것을 특징으로 한다.According to still another aspect of the present invention, there is provided a front and back surface field solar cell including a first conductive silicon substrate, a second conductive emitter provided at an upper portion of the substrate, and a pattern structure deposited on the emitter. A first floating junction layer of a first conductivity type, a first anti-reflection film provided on the emitter and the first floating junction layer, a front electrode in contact with the emitter, and a first lower portion provided on the substrate A low concentration backside field layer of a conductivity type, a second floating junction layer of a second conductivity type of a pattern structure that is deposited on the low concentration backside field layer, and a first portion provided in a portion of the region where the low concentration backside field layer is formed A conductive high local backside layer, a second antireflection film provided on the low concentration backside layer, a local high concentration backside layer and a second floating junction layer, and a rear electrode in contact with the local high concentration backside layer The first floating junction layer is spaced apart from the front electrode, and the second floating junction layer is spaced apart from the rear electrode.
상기 제1 부유접합층 및 제2 부유접합층은 비정질 실리콘(a-Si) 박막층인 것을 특징으로 할 수 있다.The first floating junction layer and the second floating junction layer may be characterized in that the amorphous silicon (a-Si) thin film layer.
상기 실리콘 기판은 p형이고, 상기 제1 및 제2 반사방지막은 Al2O3 유전층 박막인 것을 특징으로 할 수 있다.The silicon substrate may be p-type, and the first and second anti-reflection films may be an Al 2 O 3 dielectric layer thin film.
상기 실리콘 기판은 p형이고, 상기 제1 및 제2 반사방지막은 AlN 유전층 박막인 것을 특징으로 할 수 있다.The silicon substrate may be p-type, and the first and second anti-reflection films may be AlN dielectric layer thin films.
본 발명의 또 다른 실시예에 따른 전후면전계 태양전지의 제조방법은 제1 도전형의 실리콘 기판의 상층부에 제2 도전형의 에미터가 구비되고, 상기 기판의 하층부에 제1 도전형의 후면전계층이 구비되는 전후면전계 태양전지의 제조방법에 있어서, 상기 에미터 상에 제1 도전형의 비정질 실리콘 박막층을 증착하고 패턴화하여 제1 도전형의 제1 부유접합층을 형성하는 단계와, 상기 에미터와 패턴화된 제1 부유접합층 상에 제1 반사방지막을 형성하는 단계와, 상기 에미터와 접촉하도록 전면전극을 형성하는 단계와, 상기 후면전계층 상에 제2 도전형의 비정질 실리콘 박막층을 증착하고 패턴화하여 제2 도전형의 제2 부유접합층을 형성하는 단계와, 상기 후면전계층과 패턴화된 제2 부유접합층 상에 제2 반사방지막을 형성하는 단계, 및 상기 후면전계층과 접촉하도록 후면전극을 형성하는 단계를 포함하여 이루어지며, 상기 제1 부유접합층은 상기 전면전극과 이격되어 형성되고, 상기 제2 부유접합층은 상기 후면전극과 이격되어 형성되는 것을 특징으로 한다.According to another embodiment of the present invention, a method of manufacturing a front-back front-side solar cell includes a second conductive emitter at an upper layer of a first conductive silicon substrate, and a rear surface of the first conductive type at a lower layer of the substrate. In the manufacturing method of the front and back surface field solar cell having an electric field layer, the method comprising: depositing and patterning a first conductive amorphous silicon thin film layer on the emitter to form a first floating junction layer of a first conductive type; Forming a first anti-reflection film on the first floating junction layer patterned with the emitter, forming a front electrode in contact with the emitter, and forming a second conductivity type on the back field layer. Depositing and patterning an amorphous silicon thin film layer to form a second floating junction layer of a second conductivity type, forming a second anti-reflection film on the backside field layer and the patterned second floating junction layer, and The rear field layer and And forming a rear electrode so as to contact the first electrode, wherein the first floating junction layer is spaced apart from the front electrode, and the second floating junction layer is spaced apart from the rear electrode.
본 발명의 또 다른 실시예에 따른 전후면전계 태양전지의 제조방법은 제1 도전형의 실리콘 기판의 상층부에 제2 도전형의 에미터가 구비되고, 상기 기판의 하층부에 제1 도전형의 후면전계층이 구비되는 전후면전계 태양전지의 제조방법에 있어서, 상기 에미터 상에 제1 도전형의 비정질 실리콘 박막층을 증착하고 패턴화하여 제1 도전형의 제1 부유접합층을 형성하는 단계와, 상기 에미터와 패턴화된 제1 부유접합층 상에 제1 반사방지막을 형성하는 단계와, 상기 에미터와 접촉하도록 전면전극을 형성하는 단계와, 상기 기판의 하층부에 제1 도전형의 저농도 후면전계층을 형성하는 단계와, 상기 저농도 후면전계층 상에 제2 도전형의 비정질 실리콘 박막층을 증착하고 패턴화하여 제2 도전형의 제2 부유접합층을 형성하는 단계와, 상기 저농도 후면전계층 상에 제1 도전형의 국부적 고농도 후면전계층을 형성하는 단계와, 상기 저농도 후면전계층, 국부적 고농도 후면전계층 및 제2 부유접합층 상에 제2 반사방지막을 형성하는 단계, 및 상기 국부적 고농도 후면전계층과 접촉되도록 후면전극을 형성하는 단계를 포함하여 이루어지며, 상기 제1 부유접합층은 상기 전면전극과 이격되어 형성되고, 상기 제2 부유접합층은 상기 후면전극과 이격되어 형성되는 것을 특징으로 한다.According to another embodiment of the present invention, a method of manufacturing a front-back front-side solar cell includes a second conductive emitter at an upper layer of a first conductive silicon substrate, and a rear surface of the first conductive type at a lower layer of the substrate. In the manufacturing method of the front and back surface field solar cell having an electric field layer, the method comprising: depositing and patterning a first conductive amorphous silicon thin film layer on the emitter to form a first floating junction layer of a first conductive type; Forming a first antireflection film on the first floating junction layer patterned with the emitter, forming a front electrode in contact with the emitter, and having a low concentration of a first conductivity type in the lower layer of the substrate Forming a backside field layer; depositing and patterning a second conductive amorphous silicon thin film layer on the low concentration backside field layer to form a second floating junction layer of a second conductivity type; Forming a first highly conductive backside field layer of a first conductivity type on the substrate, forming a second antireflection film on the low concentration backside field layer, a locally high concentration backside field layer, and a second floating junction layer, and the locally high concentration layer And forming a rear electrode so as to be in contact with the rear field layer, wherein the first floating junction layer is spaced apart from the front electrode, and the second floating junction layer is formed spaced apart from the rear electrode. It features.
상기의 목적을 달성하기 위한 본 발명의 일 실시예에 따른 에미터 태양전지는 제1 도전형의 실리콘 기판과, 상기 기판 상층부에 구비되는 제2 도전형의 고농도 에미터와, 상기 고농도 에미터 상에 구비되는 제2 도전형의 저농도 에미터와, 상기 저농도 에미터 상에 구비되는 반사방지막과, 상기 고농도 에미터와 접촉되는 전면전극과, 상기 기판 하층부에 구비된 제1 도전형의 후면전계층, 및 상기 후면전계층 상에 구비되는 후면전극을 포함하여 이루어지는 것을 특징으로 한다.Emitter solar cell according to an embodiment of the present invention for achieving the above object is a first conductivity type silicon substrate, a high conductivity emitter of the second conductivity type provided in the upper layer and the high concentration emitter phase A low conductivity emitter of a second conductivity type, an anti-reflection film provided on the low concentration emitter, a front electrode in contact with the high concentration emitter, and a back conductivity layer of a first conductivity type provided under the substrate And, it characterized in that it comprises a back electrode provided on the back field layer.
상기 실리콘 기판은 n형이고, 상기 반사방지막은 Al2O3 유전층 박막인 것을 특징으로 할 수 있다.The silicon substrate may be n-type, and the anti-reflection film may be an Al 2 O 3 dielectric layer thin film.
상기 실리콘 기판은 n형이고, 상기 반사방지막은 AlN 유전층 박막인 것을 특징으로 할 수 있다.The silicon substrate may be n-type, and the anti-reflection film may be an AlN dielectric layer thin film.
한편, 본 발명의 일 실시예에 따른 에미터 태양전지 제조방법은 제1 도전형의 실리콘 기판 상층부에 제2 도전형의 고농도 에미터 및 저농도 에미터를 형성하는 단계와, 상기 저농도 에미터 상에 반사방지막을 형성하는 단계와, 상기 고농도 에미터와 접촉하도록 전면전극을 형성하는 단계와, 상기 기판 하층부에 제1 도전형의 후면전계층을 형성하는 단계, 및 상기 후면전계층 상에 후면전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.Meanwhile, the method of manufacturing an emitter solar cell according to an embodiment of the present invention includes forming a high concentration emitter and a low concentration emitter of a second conductivity type on an upper layer of a first conductivity type silicon substrate, and on the low concentration emitter. Forming an anti-reflection film, forming a front electrode in contact with the high concentration emitter, forming a first conductivity type rear electric field layer under the substrate, and forming a rear electrode on the rear electric field layer Characterized in that it comprises a step of forming.
상기 제1 도전형의 실리콘 기판 상층부에 제2 도전형의 고농도 에미터 및 저농도 에미터를 형성하는 단계는 상기 기판 상층부에 저농도 에미터를 형성한 후, 상기 저농도 에미터의 일정 깊이 영역에 높은 에너지로 이온 주입하여 불순물 원자를 고농도 도핑함으로써 고농도 에미터를 형성하는 것을 특징으로 할 수 있다.Forming a high concentration emitter and a low concentration emitter of the second conductivity type on the upper layer of the first conductivity type silicon substrate, after forming a low concentration emitter on the upper layer of the substrate, high energy in a predetermined depth region of the low concentration emitter It can be characterized by forming a high concentration emitter by ion implantation in a high concentration doping impurity atoms.
상기 제1 도전형의 실리콘 기판 상층부에 제2 도전형의 고농도 에미터 및 저농도 에미터를 형성하는 단계는 상기 기판 상층부에 고농도 에미터를 형성한 후, 상기 고농도 에미터 상층부에 상기 기판과 다른 용해도 및 확산계수를 갖는 막을 형성함으로써 기판 표면에 존재하는 불순물 원자를 외부로 확산시킴으로써 저농도 에미터를 형성하는 것을 특징으로 할 수 있다.Forming a high concentration emitter and a low concentration emitter of the second conductivity type on the upper layer of the first conductivity type silicon substrate, after forming a high concentration emitter on the upper layer of the high concentration emitter, the solubility different from the substrate on the upper layer of the high concentration emitter And forming a film having a diffusion coefficient, thereby diffusing the impurity atoms present on the surface of the substrate to the outside, thereby forming a low concentration emitter.
상기 제1 도전형의 실리콘 기판 상층부에 제2 도전형의 고농도 에미터 및 저농도 에미터를 형성하는 단계는 상기 기판 상층부에 고농도 에미터를 형성한 후, 상기 고농도 에미터 상층부에 상기 기판과 다른 반도체 유형을 형성하는 2차 불순물 원자를 소량 주입함으로써 기존의 불순물 원자를 상쇄시켜 저농도 에미터를 형성하는 것을 특징으로 할 수 있다.Forming a high concentration emitter and a low concentration emitter of the second conductivity type on the upper layer of the first conductivity type silicon substrate, after forming a high concentration emitter on the upper layer of the high concentration emitter, the semiconductor different from the substrate By injecting a small amount of secondary impurity atoms forming a type can be characterized in that to offset the existing impurity atoms to form a low concentration emitter.
전면(수광면)의 경우, 도핑된 n+형 에미터 위에 p+형 부유접합층(floating junction layer)을 형성하여 전면전계(front surface field)로서 소수 운송자인 전자가 결함 밀도가 높은 표면으로 이동하는 것을 억제하여 결함 밀도가 낮은 실리콘 기판 내부에 전계를 형성하여 소수 운송자 전자의 재결합 손실없이 전극까지 이동할 수 있도록 하여 수입 효율을 높일 수 있다. In the case of the front surface (light-receiving surface), a p + type floating junction layer is formed on the doped n + type emitter to prevent electrons, which are minority carriers, from the front surface field moving to the surface with high density of defects. It is possible to increase the import efficiency by forming an electric field inside a silicon substrate having a low density of defects and moving to the electrode without recombination loss of a few carrier electrons.
또한, p+ 후면전계 내에 n+형의 부유접합층을 삽입하여 다수 운송자인 정공이 결함 밀도가 높은 표면으로 이동하는 것을 억제함으로써 재결합 손실을 최소화하여 후면 전극으로의 수집 효율을 높일 수 있다. In addition, by inserting the n + type floating junction layer in the p + back field to suppress the movement of the hole of a large number of carriers to the surface with a high density of defects, it is possible to minimize the recombination loss to increase the collection efficiency to the back electrode.
즉, 에미터 및 후면전계 내에 부유접합으로 도핑층을 삽입하여 광생성된 운송자가 표면으로 이동하는 것을 억제할 수 있으므로 표면 재결합 속도의 감소를 기대할 수 있다. That is, since the doped layer is inserted into the emitter and the backside field by floating bonding, the photo-generated transporter can be prevented from moving to the surface, and thus, the surface recombination rate can be reduced.
한편, 양면 수광형 태양전지 구조의 적용에 따른 효과는 다음과 같다.On the other hand, the effects of the application of the double-sided light receiving solar cell structure is as follows.
빛을 양면에서 받을 수 있으므로 태양광을 흡수할 수 있는 양이 커지고 태양빛을 전면에서 받을 수 있고 지표면에서 반사된 빛을 받을 수도 있다. 따라서, 광생성 운송자의 양이 증가하여 단락전류가 증가하고 효율이 상승된다. Since light can be received from both sides, the amount of sunlight can be absorbed, the sun can be received from the front, and the light reflected from the surface can be received. Thus, the amount of photogenerated transporter is increased to increase short circuit current and to increase efficiency.
또한, 양면이 동일한 구조이므로 고온 공정 후 휨(bowing) 현상이 적어지므로 제조 공정 중의 파손을 줄일 수 있다. In addition, since both sides have the same structure, bowing after the high temperature process is reduced, so that breakage during the manufacturing process can be reduced.
후면 전체에 전극을 도포하지 않으므로 전극 사용량이 줄어들어 원가절감이 가능하다.Since the electrode is not coated on the entire back side, the electrode usage is reduced and cost can be reduced.
유전층 박막을 동시에 양면 증착하는 공정을 적용할 경우 공정수를 줄일 수 있어서 원가절감할 수 있다. 또한, 미관상 좋아진다.When the process of simultaneously depositing both sides of the dielectric layer thin film is applied, the number of processes can be reduced, thereby reducing the cost. It also improves aesthetics.
또한, 실리콘 기판의 표면 농도가 상대적으로 낮고 기판 내부의 일정 깊이 영역에서 불순물 농도가 가장 높기 때문에 에미터가 고농도 도핑된 기판 내부의 에미터층을 따라 흐르고 전면전극에 수집되기 때문에 재결합 손실이 적고 접촉 저항이 낮아지며, 수집 효율이 증가한다.In addition, since the surface concentration of the silicon substrate is relatively low and the impurity concentration is highest in a certain depth region inside the substrate, the emitter flows along the emitter layer inside the heavily doped substrate and is collected at the front electrode, so that the recombination loss is low and the contact resistance is low. Is lowered and the collection efficiency is increased.
도 1은 종래의 전후면전계 태양전지의 구조를 나타내는 개략도이다.1 is a schematic view showing the structure of a conventional front and back solar field solar cell.
도 2는 본 발명의 일 실시예에 따른 부유접합층이 전면 구조에 적용된 전후면전계 태양전지의 구조를 나타내는 개략도이다.Figure 2 is a schematic diagram showing the structure of the front and back front field solar cell is applied to the floating structure is a floating junction layer according to an embodiment of the present invention.
도 3은 본 발명의 다른 실시예에 따른 부유접합층이 후면 구조에 적용된 전후면전계 태양전지의 구조를 나타내는 개략도이다. Figure 3 is a schematic diagram showing the structure of the front-side and back-side field solar cell is applied to the floating structure is a floating junction layer according to another embodiment of the present invention.
도 4는 본 발명의 또 다른 실시예에 따른 부유접합층이 후면 구조에 적용되고 선택적 후면전계층(고농도 후면전계층(p++))을 구비하는 전후면전계 태양전지의 구조를 나타내는 개략도이다. Figure 4 is a schematic diagram showing the structure of a front-side and back-side solar cell having a floating junction layer according to another embodiment of the present invention is applied to the rear structure and having an optional rear field layer (high concentration back field layer (p + +)).
도 5는 본 발명의 또 다른 실시예에 따른 부유접합층이 전면 및 후면 구조에 적용된 전후면전계 태양전지의 구조를 나타내는 개략도이다.Figure 5 is a schematic diagram showing the structure of the front-side and back-side electric field solar cells applied to the front and rear structure of the floating bonding layer according to another embodiment of the present invention.
도 6은 본 발명의 또 다른 실시예에 따른 부유접합층이 전면 및 후면 구조에 적용되고 선택적 후면전계층(고농도 후면전계층(p++))을 구비하는 전후면전계 태양전지의 구조를 나타내는 개략도이다. FIG. 6 is a schematic diagram illustrating a structure of a front and back surface field solar cell in which a floating junction layer according to another embodiment of the present invention is applied to a front and back structure and has an optional back field layer (high concentration back field layer (p ++)). .
도 7은 본 발명의 일 실시예에 따른 전후면전계 태양전지의 제조방법을 설명하기 위한 공정 순서도이다.7 is a process flowchart illustrating a method of manufacturing a front and back front-side solar cell according to an embodiment of the present invention.
도 8은 본 발명의 다른 실시예에 따른 전후면전계 태양전지의 제조방법을 설명하기 위한 공정 순서도이다.8 is a process flowchart illustrating a method of manufacturing a front and back surface field solar cell according to another embodiment of the present invention.
도 9는 본 발명의 또 다른 실시예에 따른 전후면전계 태양전지의 제조방법을 설명하기 위한 공정 순서도이다.9 is a process flowchart illustrating a method of manufacturing a front and back front-side solar cell according to another embodiment of the present invention.
도 10은 본 발명의 또 다른 실시예에 따른 전후면전계 태양전지의 제조방법을 설명하기 위한 공정 순서도이다.FIG. 10 is a process flowchart illustrating a method of manufacturing a front-back and back-side solar cell according to another embodiment of the present invention.
도 11은 본 발명의 또 다른 실시예에 따른 전후면전계 태양전지의 제조방법을 설명하기 위한 공정 순서도이다.FIG. 11 is a flowchart illustrating a method of manufacturing a front-back and back-side solar cell according to another embodiment of the present invention.
도 12는 본 발명의 또 다른 실시예에 따른 부유접합층이 전면 구조에 적용된 전후면전계 태양전지의 구조를 나타내는 개략도이다.12 is a schematic diagram showing a structure of a front and back front field solar cell in which a floating junction layer according to another embodiment of the present invention is applied to a front structure.
도 13은 본 발명의 또 다른 실시예에 따른 부유접합층이 전면 및 후면 구조에 적용된 전후면전계 태양전지의 구조를 나타내는 개략도이다. FIG. 13 is a schematic diagram illustrating a structure of a front and back side field solar cell in which a floating junction layer according to another embodiment of the present invention is applied to front and rear structures. FIG.
도 14는 본 발명의 또 다른 실시예에 따른 부유접합층이 전면 및 후면 구조에 적용되고 후면전극과 대응하는 지점에 배치되는 국부적 고농도 후면전계층(p++)를 구비하는 전후면전계 태양전지의 구조를 나타내는 개략도이다. 14 is a structure of a front-side and back-side field solar cell having a floating high-concentration backside layer (p ++) applied to the front and rear structures and disposed at a point corresponding to the rear electrode according to another embodiment of the present invention. It is a schematic diagram showing.
도 15는 본 발명의 또 다른 실시예에 따른 부유접합층이 전면 및 후면 구조에 적용되고 후면전극과 대응하는 지점에 배치되는 국부적 고농도 후면전계층(p++) 및 기판의 하층부에 저농도의 후면전계층(p+)을 더 구비하는 전후면전계 태양전지의 구조를 나타내는 개략도이다.FIG. 15 illustrates a local high concentration backplane layer (p ++) in which a floating junction layer is applied to front and rear structures and disposed at a point corresponding to a rear electrode and a low concentration backplane layer in a lower layer of a substrate according to another embodiment of the present invention. It is a schematic diagram which shows the structure of the front-back surface field solar cell further equipped with (p +).
도 16은 본 발명의 또 다른 실시예에 따른 전후면전계 태양전지의 제조방법을 설명하기 위한 공정 순서도이다.FIG. 16 is a flowchart illustrating a method of manufacturing a front-back and back-side solar cell according to another embodiment of the present invention.
도 17은 본 발명의 또 다른 실시예에 따른 전후면전계 태양전지의 제조방법을 설명하기 위한 공정 순서도이다.FIG. 17 is a flowchart illustrating a method of manufacturing a front-back and back-side solar cell according to another embodiment of the present invention.
도 18은 본 발명의 또 다른 실시예에 따른 부유접합층이 전후면 구조에 적용된 양면 수광형 전후면전계 태양전지의 구조를 나타내는 개략도이다.18 is a schematic view showing the structure of a double-sided light receiving type front and rear front-field solar cell in which the floating bonding layer according to another embodiment of the present invention is applied to the front-rear structure.
도 19는 본 발명의 또 다른 실시예에 따른 부유접합층이 전면 및 후면 구조에 적용되고 선택적 후면전계층(고농도 후면전계층)을 구비하는 양면 수광형 전후면전계 태양전지의 구조를 나타내는 개략도이다. 19 is a schematic diagram illustrating a structure of a double-sided light receiving type front and back side field solar cell having a floating junction layer applied to front and rear structures and having an optional backside field layer (highly concentrated backside field layer) according to another embodiment of the present invention. .
도 20은 본 발명의 또 다른 실시예에 따른 양면 수광형 전후면전계 태양전지의 제조방법을 설명하기 위한 공정 순서도이다.20 is a flowchart illustrating a method of manufacturing a double-sided light-receiving front-rear surface field solar cell according to still another embodiment of the present invention.
도 21은 본 발명의 또 다른 실시예에 따른 양면 수광형 전후면전계 태양전지의 제조방법을 설명하기 위한 공정 순서도이다.FIG. 21 is a process flowchart illustrating a method of manufacturing a double-sided light receiving type front-rear surface field solar cell according to still another embodiment of the present invention.
도 22는 본 발명의 또 다른 실시예에 따른 부유접합층이 전후면 구조에 적용된 양면 수광형 전후면전계 태양전지의 구조를 나타내는 개략도이다.22 is a schematic view showing the structure of a double-sided light receiving type front and rear front-side solar cell in which the floating bonding layer according to another embodiment of the present invention is applied to the front-rear structure.
도 23은 본 발명의 또 다른 실시예에 따른 부유접합층이 전면 및 후면 구조에 적용되고 선택적 후면전계층(고농도 후면전계층)을 구비하는 양면 수광형 전후면전계 태양전지의 구조를 나타내는 개략도이다. FIG. 23 is a schematic diagram illustrating a structure of a double-sided light receiving front and back side field solar cell having a floating junction layer applied to front and rear structures and having an optional backside layer (highly concentrated backside layer) according to another embodiment of the present invention. .
도 24는 본 발명의 또 다른 실시예에 따른 양면 수광형 전후면전계 태양전지의 제조방법을 설명하기 위한 공정 순서도이다.24 is a flowchart illustrating a method of manufacturing a double-sided light-receiving front-rear surface field solar cell according to still another embodiment of the present invention.
도 25는 본 발명의 또 다른 실시예에 따른 양면 수광형 전후면전계 태양전지의 제조방법을 설명하기 위한 공정 순서도이다.25 is a process flowchart illustrating a method of manufacturing a double-sided light receiving type front-rear surface field solar cell according to still another embodiment of the present invention.
도 26은 본 발명의 일 실시예에 따른 고농도 에미터 및 저농도 에미터를 구비하는 에미터 태양전지의 구조를 나타내는 개략도이다.26 is a schematic diagram showing the structure of an emitter solar cell having a high concentration emitter and a low concentration emitter according to an embodiment of the present invention.
도 27은 본 발명의 일 실시예에 따른 에미터 태양전지의 제조방법을 설명하기 위한 공정 순서도이다.27 is a flowchart illustrating a method of manufacturing an emitter solar cell according to an embodiment of the present invention.
도 28a 내지 28f는 본 발명의 일 실시예에 따른 에미터 태양전지의 제조방법을 설명하기 위한 공정 단면도이다.28A to 28F are cross-sectional views illustrating a method of manufacturing an emitter solar cell according to an embodiment of the present invention.
이하, 도면을 참조하여 본 발명의 실시예에 따른 전후면전계 태양전지의 구조 및 그 제조방법에 대하여 상세히 설명하기로 한다. 이하에서는 p형 실리콘 기판을 베이스(base)로 적용하여 제조되는 태양전지에 관하여 설명하고, p형 실리콘 기판 대신 n형 실리콘 기판을 사용하는 경우 도핑층의 구조는 반대로 형성될 수 있다. 또한, 태양전지의 구조를 단순화하여 나타내기 위해 기판 표면의 텍스처 구조는 생략되었다. Hereinafter, a structure and a manufacturing method of a front and back surface field solar cell according to an exemplary embodiment of the present invention will be described in detail with reference to the accompanying drawings. Hereinafter, a solar cell manufactured by applying a p-type silicon substrate as a base will be described. When the n-type silicon substrate is used instead of the p-type silicon substrate, the structure of the doped layer may be reversed. In addition, the texture structure of the substrate surface is omitted to simplify the structure of the solar cell.
도 2는 본 발명의 일 실시예에 따른 부유접합층이 전면 구조에 적용된 전후면전계 태양전지의 구조를 나타내는 개략도이다. 도 2를 살펴보면, 본 발명의 일 실시예에 따른 부유접합층(p+)(203)이 전면 구조에 적용된 태양전지의 구조를 나타낸다. p형 실리콘 기판(201) 상층부에 에미터(n++)(202)가 구비되고, 상기 에미터(n++)(202)가 형성된 영역의 일부에는 부유접합층(p+)(203)이 형성되어 있다. 상기 부유접합층(p+)(203)은 상기 에미터(n++)(202) 내의 상층부에 서로 교번하여 배치될 수 있다. 상기 에미터(n++)(202)와 부유접합층(p+)(203)의 상층부에는 반사방지막(204)이 구비된다. 상기 반사방지막(204)을 관통하여 상기 에미터(n++)(202)와 접촉되도록 전면전극(205)이 형성된다. 그리고, 상기 부유접합층(p+)(203)은 상기 전면전극(205)과 접촉하지 않는다. 이와 같이, 수광부에 n++형으로 도핑된 에미터(n++)(202) 내에 p+형으로 도핑된 부유접합층(p+)(203)을 형성함으로써, 광생성되어 전면으로 이동한 소수 운송자인 전자가 결함 밀도가 높은 실리콘 표면으로 이동하지 않고 결함 밀도가 상대적으로 낮은 내부의 n++ 도핑된 에미터층(n++)(202)을 따라 이동하므로 재결합 손실을 줄일 수 있다. 부유접합(floating junction)을 이루는 도핑층(p+)(203)은 전극(205)과 접촉하지 않아야 한다. Figure 2 is a schematic diagram showing the structure of the front and back front field solar cell is applied to the floating structure is a floating junction layer according to an embodiment of the present invention. Referring to Figure 2, the floating junction layer (p +) 203 according to an embodiment of the present invention shows a structure of a solar cell applied to the front structure. An emitter (n ++) 202 is provided on an upper layer of the p-type silicon substrate 201, and a floating bonding layer (p +) 203 is formed in a part of the region where the emitter (n ++) 202 is formed. The floating bonding layer (p +) 203 may be alternately disposed on the upper layer portion in the emitter (n ++) 202. An anti-reflection film 204 is provided at an upper portion of the emitter (n ++) 202 and the floating bonding layer (p +) 203. The front electrode 205 is formed to penetrate the anti-reflection film 204 and contact the emitter (n ++) 202. In addition, the floating bonding layer (p +) 203 does not contact the front electrode 205. As such, by forming the p + type doped floating bonding layer (p +) 203 in the n ++ type doped emitter (n ++) 202 in the light-receiving portion, the electrons, which are the minority carriers that are generated and moved to the front, are defective. Recombination loss can be reduced by moving along the inner n ++ doped emitter layer (n ++) 202 with relatively low defect density without moving to a dense silicon surface. The doped layer (p +) 203 forming the floating junction should not be in contact with the electrode 205.
한편, 상기 반사방지막(205)은 Al2O3 유전층 박막일 수 있고, AlN 유전층 박막일 수도 있다. 종래의 p형 실리콘 기판을 사용하는 경우, n형 에미터의 표면이 수광부가 되는 데에 반해, 본 발명의 경우 p형 실리콘 기판(201)과 동일한 타입의 p+형 부유접합 도핑층(p+)(203) 표면이 수광부가 되기 때문에 이에 적합한 유전층이 사용되어야 한다. p+ 도핑층의 패시베이션을 위한 유전층으로는 고정 음전하(fixed negative charge)를 갖는 유전층이 바람직하며 이에는 Al2O3, AlN 등이 있다. The anti-reflection film 205 may be an Al 2 O 3 dielectric layer thin film or an AlN dielectric layer thin film. In the case of using a conventional p-type silicon substrate, whereas the surface of the n-type emitter becomes a light receiving portion, in the present invention, the p + type floating junction doping layer (p +) of the same type as the p-type silicon substrate 201 ( 203) Since the surface becomes a light receiving portion, a dielectric layer suitable for this should be used. As the dielectric layer for passivation of the p + doped layer, a dielectric layer having a fixed negative charge is preferable, such as Al 2 O 3 , AlN, or the like.
도 3은 본 발명의 다른 실시예에 따른 부유접합층이 후면 구조에 적용된 전후면전계 태양전지의 구조를 나타내는 개략도이다. 도 3을 살펴보면, p형 실리콘 기판(301) 하층부에 후면전계층(p++)(302)이 구비되고, 상기 후면전계층(p++)(302)이 형성된 영역의 일부에 부유접합층(n+)(303)이 형성되어 있다. 상기 부유접합층(n+)(303)은 상기 후면전계층(p++)(302)의 하층부에 서로 교번하여 배치될 수 있다. 그리고, 상기 후면전계층(p++)(302)과 접촉하도록 후면전극(305)이 형성된다. 상기 부유접합층(n+)(303)은 상기 후면전극(305)과 접촉하지 않는다. 상기 후면전계층(p++)(302) 및 부유접합층(n+)(303) 상에 후면 패시베이션막(304)을 형성하고 상기 후면 패시베이션막(304) 상에 후면전극(305)을 형성함으로써, 상기 후면전계층(p++)(302)과 접촉하도록 후면전극(305)을 형성할 수 있다. 이와 같이, 후면에 p++형으로 도핑된 후면전계층(p++)(302)에 n+형으로 도핑된 부유접합층(n+)(303)을 형성함으로써, 광생성되어 후면으로 이동한 다수 운송자인 정공이 결함 밀도가 높은 실리콘 표면으로 이동하지 않고 결함 밀도가 상대적으로 낮은 내부의 p++ 후면전계층(p++)(302)을 따라 이동하므로 재결합 손실을 줄일 수 있다. Figure 3 is a schematic diagram showing the structure of the front-side and back-side field solar cell is applied to the floating structure is a floating junction layer according to another embodiment of the present invention. Referring to FIG. 3, a backside field layer (p ++) 302 is provided under a p-type silicon substrate 301, and a floating junction layer (n +) (a) is formed in a portion of the region where the backside field layer (p ++) 302 is formed. 303) is formed. The floating bonding layer (n +) 303 may be alternately disposed at a lower layer of the backside field layer (p ++) 302. The back electrode 305 is formed to be in contact with the back electric field layer (p ++) 302. The floating junction layer (n +) 303 does not contact the back electrode 305. By forming a back passivation film 304 on the back field layer (p ++) 302 and a floating junction layer (n +) 303 and a back electrode 305 on the back passivation film 304, The back electrode 305 may be formed to contact the back electric field layer (p ++) 302. As such, by forming an n + type doped floating junction layer (n +) 303 in a backside field layer (p ++) 302 doped with a p ++ type on the rear surface, holes generated as light carriers and moved to the rear surface are transferred. Recombination losses can be reduced by moving along the inner p ++ backfield (p ++) 302 with relatively low defect density without moving to a high defect density silicon surface.
도 4는 본 발명의 또 다른 실시예에 따른 부유접합층이 후면 구조에 적용되고 선택적 후면전계층(고농도 후면전계층(p++))를 구비하는 전후면전계 태양전지의 구조를 나타내는 개략도이다. 도 4를 살펴보면, 도 3의 전후면전계 태양전지의 구조에서 상기 후면전계층(p+)(402) 내부에 고농도로 도핑된 선택적 후면전계층(p++)(406)를 더 구비하고, 상기 선택적 후면전계층(p++)(406)는 상기 후면전극(405)과 접촉된다. 상기 후면전계층(p+)(402) 및 부유접합층(n+)(403) 상에 후면 패시베이션막(404)을 형성하고 상기 후면 패시베이션막(404) 상에 후면전극(405)을 형성함으로써, 상기 선택적 후면전계층(p++)(406)과 접촉하도록 후면전극(405)을 형성할 수 있다. p형 실리콘 기판(401) 내부로 관입된 형상으로 인해 상기 후면전계층(p+)(402)으로의 정공의 이동 경로가 짧아져 정공이 더 빨리 상기 후면전계층(p+)(402)으로 흡수될 수 있으므로 재결합 손실을 더 줄일 수 있다. Figure 4 is a schematic diagram showing the structure of a front-side and back-side solar cell having a floating junction layer according to another embodiment of the present invention is applied to the rear structure and has an optional rear field layer (high concentration back field layer (p + +)). Referring to FIG. 4, in the structure of the front-side front-side solar cell of FIG. 3, the back-side field layer (p +) 402 is further provided with a highly doped selective back-field layer (p ++) 406 and the selective rear surface. The electric field layer (p ++) 406 is in contact with the back electrode 405. By forming a back passivation film 404 on the back field layer (p +) 402 and a floating junction layer (n +) 403 and a back electrode 405 on the back passivation film 404, The back electrode 405 may be formed to contact the optional back electric field layer (p ++) 406. Due to the shape penetrated into the p-type silicon substrate 401, the movement path of the holes to the back field layer (p +) 402 is shortened so that holes can be absorbed to the back field layer (p +) 402 more quickly. This can further reduce recombination losses.
도 5는 본 발명의 또 다른 실시예에 따른 부유접합층이 전면 및 후면 구조에 적용된 전후면전계 태양전지의 구조를 나타내는 개략도이다. 도 5를 살펴보면, 상기 도 2 및 3을 결합한 형태의 태양전지 구조로서, p형 실리콘 기판(501) 상층부에 에미터(n++)(502)가 구비되고, 상기 에미터(n++)(502) 영역의 일부에 제1 부유접합층(p+)(503)이 구비된다. 상기 에미터(n++)(502)와 제1 부유접합층(p+)(503) 상층부에 반사방지막(504)이 구비되고, 상기 에미터(n++)(502)와 전면전극(505)이 접촉된다. 상기 후면전계층(p++)(506) 및 제2 부유접합층(n+)(507) 상에 후면 패시베이션막(508)을 형성하고 상기 후면 패시베이션막(508) 상에 후면전극(509)을 형성함으로써, 상기 후면전계층(p++)(506)과 접촉하도록 후면전극(509)을 형성할 수 있다. 여기서, 상기 제1 부유접합층(p+)(503)은 상기 전면전극(505)과 접촉하지 않고, 상기 제2 부유접합층(n+)(507)은 상기 후면전극(509)과 접촉하지 않는다. Figure 5 is a schematic diagram showing the structure of the front-side and back-side electric field solar cells applied to the front and rear structure of the floating bonding layer according to another embodiment of the present invention. Referring to FIG. 5, as a solar cell structure in which the FIGS. 2 and 3 are combined, an emitter (n ++) 502 is provided on an upper layer of a p-type silicon substrate 501 and the emitter (n ++) region 502 is formed. A portion of the first floating junction layer (p +) 503 is provided. An antireflection film 504 is provided on the emitter (n ++) 502 and the first floating bonding layer (p +) 503, and the emitter (n ++) 502 is in contact with the front electrode 505. . By forming a back passivation film 508 on the back field layer (p ++) 506 and a second floating junction layer (n +) 507 and forming a back electrode 509 on the back passivation film 508. The back electrode 509 may be formed to be in contact with the back electric field layer (p ++) 506. Here, the first floating junction layer (p +) 503 does not contact the front electrode 505, and the second floating junction layer (n +) 507 does not contact the rear electrode 509.
상기 후면의 패시베이션층(508)은 전면 또는 후면의 도핑층에 따라 SiNx, SiO2 또는 Al2O3 등이 여러 가지 형성 방법에 의해 다양한 적층 구조로 적용될 수 있다. 또한, 상기 구조에서 p형 기판 대신에 n형 기판을 사용하는 경우 도핑층의 구조는 반대로 형성할 수 있다. The passivation layer 508 on the back side may be applied to various stacking structures by SiN x , SiO 2, or Al 2 O 3 , depending on the doping layer on the front or back side. In addition, when the n-type substrate is used instead of the p-type substrate in the above structure, the structure of the doped layer may be formed in reverse.
도 6은 본 발명의 또 다른 실시예에 따른 부유접합층이 전면 및 후면 구조에 적용되고 선택적 후면전계층(고농도 후면전계층(p++))을 구비하는 전후면전계 태양전지의 구조를 나타내는 개략도이다. 도 6을 살펴보면, 도 2 및 4를 결합한 형태의 태양전지 구조로서, 상기 후면전계층(p+)(606) 내부에 고농도로 도핑된 선택적 후면전계층(p++)(610)을 더 구비하고, 상기 선택적 후면전계층(p++)(610)은 상기 후면전극(609)과 접촉된다. 상기 후면전계층(p+)(606) 및 제2 부유접합층(n+)(607) 상에 후면 패시베이션막(608)을 형성하고 상기 후면 패시베이션막(608) 상에 후면전극(609)을 형성함으로써, 상기 후면전계층(p+)(606)과 접촉하도록 후면전극(609)을 형성할 수 있다. p형 실리콘 기판(601) 내부로 관입된 형상으로 인해 상기 후면전계층(p+)(606)으로의 정공의 이동 경로가 짧아져 정공이 더 빨리 상기 후면전계층(p+)(606)으로 흡수될 수 있으므로 재결합 손실을 더 줄일 수 있다. FIG. 6 is a schematic diagram illustrating a structure of a front and back surface field solar cell in which a floating junction layer according to another embodiment of the present invention is applied to a front and back structure and has an optional back field layer (high concentration back field layer (p ++)). . Referring to FIG. 6, a solar cell structure having a combination of FIGS. 2 and 4 may further include an optional rear field layer (p ++) 610 that is heavily doped in the rear field layer (p +) 606. An optional backside field layer (p ++) 610 is in contact with the backside electrode 609. By forming a back passivation film 608 on the back field layer (p +) 606 and a second floating junction layer (n +) 607 and forming a back electrode 609 on the back passivation film 608. The back electrode 609 may be formed to contact the back field layer (p +) 606. Due to the shape penetrated into the p-type silicon substrate 601, the movement path of holes to the back field layer (p +) 606 is shortened so that holes can be absorbed to the back field layer (p +) 606 more quickly. This can further reduce recombination losses.
도 7은 본 발명의 일 실시예에 따른 전후면전계 태양전지의 제조방법을 설명하기 위한 공정 순서도이다. 도 7을 참조하면, p형 실리콘 기판의 상층부에 에미터(n++)가 구비되는 전후면전계 태양전지의 제조방법에 있어서, 상기 에미터(n++)가 형성된 영역의 일부에 부유접합층(p+)을 형성하는 단계(S701)와, 상기 에미터(n++)와 부유접합층(p+) 상에 반사방지막을 형성하는 단계(S702), 및 상기 에미터(n++)와 접촉하도록 전면전극을 형성하는 단계(S703)를 포함하여 이루어지며, 상기 부유접합층(p+)은 상기 전면전극과 접촉하지 않는 것을 특징으로 한다. 7 is a process flowchart illustrating a method of manufacturing a front and back front-side solar cell according to an embodiment of the present invention. Referring to FIG. 7, in the method of manufacturing a front and back surface field solar cell in which an emitter (n ++) is provided on an upper layer of a p-type silicon substrate, a floating junction layer (p +) is formed in a part of a region where the emitter (n ++) is formed. Forming an anti-reflection film on the emitter (n ++) and the floating bonding layer (p +) (S702), and forming a front electrode to contact the emitter (n ++). (S703), and the floating bonding layer p + is not in contact with the front electrode.
도 8은 본 발명의 다른 실시예에 따른 전후면전계 태양전지의 제조방법을 설명하기 위한 공정 순서도이다. 도 8을 참조하면, p형 실리콘 기판의 하층부에 후면전계층(p++)이 구비되는 전후면전계 태양전지의 제조방법에 있어서, 상기 후면전계층(p++)이 형성된 영역의 일부에 부유접합층(n+)을 형성하는 단계(S801)와, 상기 후면전계층(p++) 및 부유접합층(n+) 상에 후면 패시베이션층을 형성하는 단계(S802), 및 상기 후면 패시베이션층 상에 상기 후면전계층(p++)과 접촉하도록 후면전극을 형성하는 단계(S803)를 포함하여 이루어지며, 상기 부유접합층(n+)은 상기 후면전극과 접촉하지 않는 것을 특징으로 한다.8 is a process flowchart illustrating a method of manufacturing a front and back surface field solar cell according to another embodiment of the present invention. Referring to FIG. 8, in the method of manufacturing a front-side back-side field solar cell having a back-side layer p ++ provided under the p-type silicon substrate, a floating junction layer may be formed in a portion of the region in which the back-field layer p ++ is formed. forming a back passivation layer on the back field layer (p ++) and the floating junction layer (n +) (S802), and forming a back passivation layer on the back passivation layer (S801). and forming a back electrode to be in contact with the p ++) (S803), wherein the floating bonding layer (n +) is not in contact with the back electrode.
도 9는 본 발명의 또 다른 실시예에 따른 전후면전계 태양전지의 제조방법을 설명하기 위한 공정 순서도이다. 도 9를 참조하면, p형 실리콘 기판의 하층부에 후면전계층(p+)이 구비되는 전후면전계 태양전지의 제조방법에 있어서, 상기 후면전계층(p+)이 형성된 영역의 일부에 부유접합층(n+)을 형성하는 단계(S901)와, 상기 후면전계층(p+)이 형성된 영역의 일부에 고농도로 도핑된 선택적 후면전계층(p++)을 형성하는 단계(S902)와, 상기 후면전계층(p+) 및 부유접합층(n+) 상에 후면 패시베이션층을 형성하는 단계(S903), 및 상기 후면 패시베이션층 상에 상기 선택적 후면전계층(p++)과 접촉하도록 후면전극을 형성하는 단계(S904)를 포함하여 이루어지며, 상기 부유접합층(n+)은 상기 후면전극과 접촉하지 않는 것을 특징으로 한다. 9 is a process flowchart illustrating a method of manufacturing a front and back front-side solar cell according to another embodiment of the present invention. Referring to FIG. 9, in the method of manufacturing a front-side back-side field solar cell, in which a back-side layer p + is provided at a lower layer of a p-type silicon substrate, a floating junction layer ( forming an n +) (S901), forming a highly doped selective backfield layer (p ++) in a portion of the region in which the backfield layer (p +) is formed (S902), and the backfield layer (p +) And forming a back passivation layer on the floating junction layer (n +) (S903), and forming a back electrode on the back passivation layer to contact the selective back field layer (p ++) (S904). The floating junction layer n + is not in contact with the back electrode.
상기 고농도 선택적 후면전계층을 제조하기 위하여, 레이저의 열적 반응을 사용하여 도핑 소스를 표면 도포하거나 액상 공급하여 이와 함께 상기 실리콘 기판의 표면을 국부적으로 가열하여 열확산시킴으로써 도핑 농도를 조절하는 방법이 있다. 이 방법은 실리콘 기판 표면에 도핑 소스를 포함하는 액체 또는 페이스트를 도포한 후 레이저를 사용하여 실리콘 기판 표면을 국부적으로 가열시켜 레이저의 열적 반응에 의해 도핑 원자가 실리콘 기판으로 확산되며, 국부적인 고농도 도핑층을 형성할 수 있다. 또한, 일부 특수한 용도로 제작된 레이저 장비의 경우 도핑 소스가 포함된 액체와 함께 레이저를 실리콘 기판표면에 조사하여 국부적인 고농도 도핑층을 형성할 수 있다. In order to manufacture the high concentration selective back-field layer, there is a method of controlling the doping concentration by surface coating or doping liquid supply using a thermal reaction of the laser to locally heat the surface of the silicon substrate with heat diffusion. This method applies a liquid or paste containing a doping source to the surface of a silicon substrate and then locally heats the surface of the silicon substrate using a laser, whereby doping atoms diffuse into the silicon substrate by a thermal reaction of the laser, and a locally heavily doped layer. Can be formed. In addition, in some special-purpose laser equipment, a laser may be irradiated onto the surface of a silicon substrate together with a liquid containing a doping source to form a locally highly doped layer.
상기 고농도 선택적 후면전계층을 제조하기 위하여, 상압 화학 기상 증착법(APCVD)을 사용하여 실리콘 기판 표면에 PSG(phospho-silicate glass) 또는 BSG(boro-silicate glass) 층을 도포한 후, 레지스트 또는 사진 식각 등의 방법을 사용하여 도포된 PSG 또는 BSG 층을 부분적으로 식각하여 제거함으로써 도핑 소스를 포함하는 층을 패터닝한 후 전기로에서 열처리하여 도핑 원자가 실리콘 기판으로 확산되도록 하여 국부 고농도 도핑층을 형성할 수 있다. In order to fabricate the high concentration selective back-field layer, a layer of phosphor-silicate glass (PSG) or boro-silicate glass (PSG) is applied to the surface of the silicon substrate using atmospheric chemical vapor deposition (APCVD), and then resist or photo etching is performed. By partially etching and removing the applied PSG or BSG layer using a method such as the above, the layer containing the doping source can be patterned and then heat-treated in an electric furnace so that the doping atoms can diffuse into the silicon substrate to form a locally high concentration doping layer. .
도 10은 본 발명의 또 다른 실시예에 따른 전후면전계 태양전지의 제조방법을 설명하기 위한 공정 순서도이다. 도 10을 참조하면, p형 실리콘 기판의 상층부에 에미터(n++)가 구비되고, 상기 기판의 하층부에 후면전계층(p++)이 구비되는 전후면전계 태양전지의 제조방법에 있어서, 상기 에미터(n++)가 형성된 영역의 일부에 제1 부유접합층(p+)을 형성하는 단계(S1001)와, 상기 에미터(n++)와 제1 부유접합층(p+) 상에 반사방지막을 형성하는 단계(S1002)와, 상기 에미터(n++)와 접촉하도록 전면전극을 형성하는 단계(S1003)와, 상기 후면전계층(p++)이 형성된 영역의 일부에 제2 부유접합층(n+)을 형성하는 단계(S1004)와, 상기 후면전계층(p++) 및 제2 부유접합층(n+) 상에 후면 패시베이션층을 형성하는 단계(S1005), 및 상기 후면 패시베이션층 상에 상기 후면전계층(p++)과 접촉하도록 후면전극을 형성하는 단계(S1006)를 포함하여 이루어지며, 상기 제1 부유접합층(p+)은 상기 전면전극과 접촉하지 않고, 상기 제2 부유접합층(n+)은 상기 후면전극과 접촉하지 않는 것을 특징으로 한다.FIG. 10 is a process flowchart illustrating a method of manufacturing a front-back and back-side solar cell according to another embodiment of the present invention. Referring to FIG. 10, an emitter (n ++) is provided in an upper layer of a p-type silicon substrate, and a back field layer (p ++) is provided in a lower layer of the substrate. forming a first floating junction layer (p +) in a portion of the region where (n ++) is formed (S1001), and forming an anti-reflection film on the emitter (n ++) and the first floating junction layer (p +) ( S1002, forming a front electrode so as to contact the emitter n ++, and forming a second floating junction layer n + in a portion of the region in which the back field layer p ++ is formed ( S1004), forming a back passivation layer on the back field layer (p ++) and a second floating junction layer (n +) (S1005), and contacting the back field layer (p ++) on the back passivation layer. And forming a back electrode (S1006), wherein the first floating bonding layer p + is in contact with the front electrode. It not, without the second rich bonding layer (n +) is characterized in that which is not in contact with the back contact.
도 11은 본 발명의 또 다른 실시예에 따른 전후면전계 태양전지의 제조방법을 설명하기 위한 공정 순서도이다. 도 11을 참조하면, p형 실리콘 기판의 상층부에 에미터(n++)가 구비되고, 상기 기판의 하층부에 후면전계층(p+)이 구비되는 전후면전계 태양전지의 제조방법에 있어서, 상기 에미터(n++)가 형성된 영역의 일부에 제1 부유접합층(p+)을 형성하는 단계(S1101)와, 상기 에미터(n++)와 제1 부유접합층(p+) 상에 반사방지막을 형성하는 단계(S1102)와, 상기 에미터(n++)와 접촉하도록 전면전극을 형성하는 단계(S1103)와, 상기 후면전계층(p+)이 형성된 영역의 일부에 제2 부유접합층(n+)을 형성하는 단계(S1104)와, 상기 후면전계층(p+)이 형성된 영역의 일부에 고농도로 도핑된 선택적 후면전계층(p++)을 형성하는 단계(S1105)와, 상기 후면전계층(p+) 및 제2 부유접합층(n+) 상에 후면 패시베이션층을 형성하는 단계(S1106), 및 상기 후면 패시베이션층 상에 상기 선택적 후면전계층(p++)과 접촉하도록 후면전극을 형성하는 단계(S1107)를 포함하여 이루어지며, 상기 제1 부유접합층(p+)은 상기 전면전극과 접촉하지 않고, 상기 제2 부유접합층(n+)은 상기 후면전극과 접촉하지 않는 것을 특징으로 한다.FIG. 11 is a flowchart illustrating a method of manufacturing a front-back and back-side solar cell according to another embodiment of the present invention. Referring to FIG. 11, the emitter (n ++) is provided in an upper layer of a p-type silicon substrate, and a back field layer (p +) is provided in a lower layer of the substrate. forming a first floating junction layer p + in a portion of the region where (n ++) is formed (S1101), and forming an anti-reflection film on the emitter n ++ and the first floating junction layer p + ( S1102, forming a front electrode so as to contact the emitter n ++, and forming a second floating junction layer n + in a portion of the region in which the back field layer p + is formed ( S1104 and forming a selective backside field layer p ++ that is heavily doped in a portion of the region where the backside field layer p + is formed (S1105), and the backside field layer p + and the second floating junction layer. forming a back passivation layer on (n +) (S1106), and the optional back field layer (p ++) on the back passivation layer; And forming a rear electrode so as to be in contact (S1107), wherein the first floating junction layer p + is not in contact with the front electrode, and the second floating junction layer n + is in contact with the rear electrode. It is characterized by not.
상기와 같은 방법으로 제조되는 본 발명의 전후면전계 태양전지 구조는 수광면에서, 고저 접합(high-low)이 있어서 소수 운송자인 전자가 표면으로 이동하는 것이 결함 밀도가 적은 결정 내부에서 방지되어 전면전극 아래의 도핑층으로 이동하게 된다. 또한, 후면에서는 정공이 후면전계층 내에 존재하는 n+ 부유접합층에 의해 후면으로 이동하는 것이 제한되고 p+ 도핑층으로 이동하고 금속과 접촉한 면으로 재결합에 의한 소멸을 최소화하고 이동하기에 용이하게 된다. 따라서, 광생성 전하들의 전면 재결합 속도가 줄어들고 수집에 유리한 경로를 제공함으로써 태양전지 효율이 향상된다.The front and back surface field solar cell structure of the present invention manufactured by the above method has a high-low junction at the light-receiving surface, so that electrons, which are minority carriers, are prevented from moving inside the crystal with low defect density. The doping layer moves below the electrode. In addition, in the rear surface, holes are restricted from moving to the rear surface by the n + floating junction layer present in the backside field layer, and the surface is moved to the p + doping layer and minimizes the disappearance by recombination to the surface in contact with the metal and is easy to move. . Thus, solar cell efficiency is improved by reducing the rate of front recombination of photogenerated charges and providing an advantageous path for collection.
도 12는 본 발명의 또 다른 실시예에 따른 부유접합층이 전면 구조에 적용된 전후면전계 태양전지의 구조를 나타내는 개략도이다. 도 12를 살펴보면, 본 발명의 또 다른 실시예에 따른 부유접합층(p+)(203)이 전면 구조에 적용된 태양전지의 구조를 나타낸다. p형 실리콘 기판(201) 상층부에 에미터(n+)(202)가 구비되고, 상기 에미터(n+)(202) 상에는 패턴 구조의 부유접합층(p+)(203)이 증착되어 구비된다. 상기 부유접합층(p+)(203)은 상기 에미터(n+)(202) 내의 상층부에 서로 교번하여 배치되는 패턴 구조이다. 상기 에미터(n+)(202)와 부유접합층(p+)(203) 상에는 반사방지막(204)이 구비된다. 상기 반사방지막(204)을 관통하여 상기 에미터(n+)(202)와 접촉되도록 전면전극(205)이 형성된다. 그리고, 상기 부유접합층(p+)(203)은 상기 전면전극(205)과 접촉하지 않는다. 이와 같이, 수광부에 n+형으로 도핑된 에미터(n+)(202) 상에 p+형으로 도핑된 부유접합층(p+)(203)을 형성함으로써, 광생성되어 전면으로 이동한 소수 운송자인 전자가 결함 밀도가 높은 실리콘 표면으로 이동하지 않고 결함 밀도가 상대적으로 낮은 n+ 도핑된 에미터층(n+)(202)을 따라 이동하므로 재결합 손실을 줄일 수 있다. 부유접합(floating junction)을 이루는 도핑층(p+)(203)은 전극(205)과 접촉하지 않아야 한다. 12 is a schematic diagram showing a structure of a front and back front field solar cell in which a floating junction layer according to another embodiment of the present invention is applied to a front structure. 12, the floating bonding layer (p +) 203 according to another embodiment of the present invention shows a structure of a solar cell applied to the front structure. An emitter (n +) 202 is provided on an upper layer of the p-type silicon substrate 201, and a floating junction layer (p +) 203 having a pattern structure is deposited on the emitter (n +) 202. The floating bonding layer (p +) 203 is a pattern structure that is alternately arranged in the upper layer portion in the emitter (n +) 202. An antireflection film 204 is provided on the emitter (n +) 202 and the floating bonding layer (p +) 203. The front electrode 205 is formed to penetrate the anti-reflection film 204 and contact the emitter (n +) 202. In addition, the floating bonding layer (p +) 203 does not contact the front electrode 205. As such, by forming the p + type doped floating junction layer (p +) 203 on the n + doped emitter (n +) 202 on the light receiving portion, electrons that are minority carriers that are photogenerated and moved to the front side are formed. Recombination losses can be reduced by moving along a relatively low defect density n + doped emitter layer (n +) 202 without moving to a high defect density silicon surface. The doped layer (p +) 203 forming the floating junction should not be in contact with the electrode 205.
한편, 상기 부유접합층(p+)(203)은 비정질 실리콘(a-Si) 박막층일 수 있고, 30nm 미만의 두께를 가질 수 있다. 그리고, 상기 에미터(n+)(202)는 80 내지 150Ω/sq. 의 면저항을 가질 수 있고, 0.3㎛ 이하의 두께를 가질 수 있다.Meanwhile, the floating junction layer (p +) 203 may be an amorphous silicon (a-Si) thin film layer and may have a thickness of less than 30 nm. And, the emitter (n +) 202 is 80 to 150 Ω / sq. It may have a sheet resistance of, and may have a thickness of 0.3 μm or less.
상기 반사방지막(204)은 Al2O3 유전층 박막일 수 있고, AlN 유전층 박막일 수도 있다. 종래의 p형 실리콘 기판을 사용하는 경우, n형 에미터의 표면이 수광부가 되는 데에 반해, 본 발명의 경우 p형 실리콘 기판(201)과 동일한 타입의 p+형 부유접합 도핑층(p+)(203) 표면이 수광부가 되기 때문에 이에 적합한 유전층이 사용되어야 한다. p+ 도핑층의 패시베이션을 위한 유전층으로는 고정 음전하(fixed negative charge)를 갖는 유전층이 바람직하며 이에는 Al2O3, AlN 등이 있다. The anti-reflection film 204 may be an Al 2 O 3 dielectric layer thin film or an AlN dielectric layer thin film. In the case of using a conventional p-type silicon substrate, whereas the surface of the n-type emitter becomes a light receiving portion, in the present invention, the p + type floating junction doping layer (p +) of the same type as the p-type silicon substrate 201 ( 203) Since the surface becomes a light receiving portion, a dielectric layer suitable for this should be used. As the dielectric layer for passivation of the p + doped layer, a dielectric layer having a fixed negative charge is preferable, such as Al 2 O 3 , AlN, or the like.
도 13은 본 발명의 또 다른 실시예에 따른 부유접합층이 전면 및 후면 구조에 적용된 전후면전계 태양전지의 구조를 나타내는 개략도이다. 도 13을 살펴보면, p형 실리콘 기판(301) 상층부에 에미터(n+)(302)가 구비되고, 상기 에미터(n+)(302) 상에 패턴 구조의 제1 부유접합층(p+)(303)이 증착되어 구비된다. 상기 에미터(n+)(302)와 제1 부유접합층(p+)(303) 상층부에 반사방지막(304)이 구비되고, 상기 에미터(n+)(302)와 전면전극(305)이 접촉된다. 상기 기판(301) 하층부에 후면전계층(p++)(306)이 구비되고, 상기 후면전계층(p++)(306) 상에 패턴 구조의 제2 부유접합층(n+)(307)이 증착되어 구비된다. 상기 후면전계층(p++)(306)과 후면전극이 접촉된다. 상기 후면전계층(p++)(306) 및 제2 부유접합층(n+)(307) 상에 후면 패시베이션층(308)을 형성하고 상기 후면 패시베이션층(308) 상에 후면전극(309)을 형성함으로써, 상기 후면전계층(p++)(306)과 접촉하도록 후면전극(509)을 형성할 수 있다. 여기서, 상기 제1 부유접합층(p+)(303)은 상기 전면전극(305)과 접촉하지 않고, 상기 제2 부유접합층(n+)(307)은 상기 후면전극(309)과 접촉하지 않는다. FIG. 13 is a schematic diagram illustrating a structure of a front and back side field solar cell in which a floating junction layer is applied to front and rear structures according to another embodiment of the present invention. Referring to FIG. 13, an emitter (n +) 302 is provided on an upper layer of a p-type silicon substrate 301, and a first floating junction layer (p +) 303 having a pattern structure on the emitter (n +) 302. ) Is deposited and provided. An antireflection film 304 is provided on the emitter (n +) 302 and the first floating bonding layer (p +) 303, and the emitter (n +) 302 is in contact with the front electrode 305. . A backside field layer (p ++) 306 is provided under the substrate 301, and a second floating junction layer (n +) 307 having a pattern structure is deposited on the backside field layer (p ++) 306. do. The back field layer (p ++) 306 is in contact with the back electrode. By forming a back passivation layer 308 on the back field layer (p ++) 306 and a second floating junction layer (n +) 307 and forming a back electrode 309 on the back passivation layer 308. The back electrode 509 may be formed to be in contact with the back electric field layer (p ++) 306. Here, the first floating junction layer (p +) 303 does not contact the front electrode 305, and the second floating junction layer (n +) 307 does not contact the rear electrode 309.
상기 후면의 패시베이션층(308)은 전면 또는 후면의 도핑층에 따라 SiNx, SiO2 또는 Al2O3 등이 여러 가지 형성 방법에 의해 다양한 적층 구조로 적용될 수 있다. 또한, 상기 구조에서 p형 기판 대신에 n형 기판을 사용하는 경우 도핑층의 구조는 반대로 형성할 수 있다. The passivation layer 308 on the back side may be applied to various stacking structures by SiN x , SiO 2, or Al 2 O 3 , depending on the doping layer on the front or back side. In addition, when the n-type substrate is used instead of the p-type substrate in the above structure, the structure of the doped layer may be formed in reverse.
한편, 상기 제1 부유접합층(p+)(303) 및 제2 부유접합층(n+)(307)은 비정질 실리콘(a-Si) 박막층일 수 있고, 상기 제1 부유접합층(p+)(303)은 30nm 미만의 두께를 가질 수 있다. Meanwhile, the first floating junction layer (p +) 303 and the second floating junction layer (n +) 307 may be an amorphous silicon (a-Si) thin film layer, and the first floating junction layer (p +) 303 ) May have a thickness of less than 30 nm.
상기 에미터(n+)(302)는 80 내지 150Ω/sq. 의 면저항을 가질 수 있고, 0.3㎛ 이하의 두께를 가질 수 있다. The emitter (n +) 302 is 80 to 150 Ω / sq. It may have a sheet resistance of, and may have a thickness of 0.3 μm or less.
그리고, 상기 반사방지막(304)은 Al2O3 유전층 박막일 수 있고, AlN 유전층 박막일 수도 있다. The anti-reflection film 304 may be an Al 2 O 3 dielectric layer thin film or an AlN dielectric layer thin film.
도 14는 본 발명의 또 다른 실시예에 따른 부유접합층이 전면 및 후면 구조에 적용되고 후면전극과 대응하는 지점에 배치되는 국부적 고농도 후면전계층(p++)를 구비하는 전후면전계 태양전지의 구조를 나타내는 개략도이다. 도 14를 살펴보면, 후면전계층(p++)(406)이 후면전극(409)과 대응하는 지점에 배치되는 국부적 고농도 도핑층인 것을 제외하고는 상기 도 13의 전후면전계 태양전지의 구조와 동일하다. 14 is a structure of a front-side and back-side field solar cell having a floating high-concentration backside layer (p ++) applied to the front and rear structures and disposed at a point corresponding to the rear electrode according to another embodiment of the present invention. It is a schematic diagram showing. Referring to FIG. 14, the back field layer (p ++) 406 is the same as the structure of the front and back field solar cell of FIG. 13 except that the backside layer 4406 is a local high concentration doping layer disposed at a point corresponding to the back electrode 409. .
즉, p형 실리콘 기판(401) 상층부에 에미터(n+)(402)가 구비되고, 상기 에미터(n+)(402) 상에 패턴 구조의 제1 부유접합층(p+)(403)이 증착되어 구비된다. 상기 에미터(n+)(402)와 제1 부유접합층(p+)(403) 상층부에 반사방지막(404)이 구비되고, 상기 에미터(n+)(402)와 전면전극(405)이 접촉된다. 상기 기판(401) 하층부에 후면전극(409)과 대응하는 지점에 국부적 고농도 후면전계층(p++)(406)이 구비되고, 상기 후면전계층(p++)(406) 상에 패턴 구조의 제2 부유접합층(n+)(407)이 증착되어 구비된다. 상기 국부적 고농도 후면전계층(p++)(406)과 후면전극(409)이 접촉된다. 상기 후면전계층(p++)(406) 및 제2 부유접합층(n+)(407) 상에 후면 패시베이션층(408)을 형성하고 상기 후면 패시베이션층(408) 상에 후면전극(409)을 형성함으로써, 상기 후면전계층(p++)(406)과 접촉하도록 후면전극(409)을 형성할 수 있다. 여기서, 상기 제1 부유접합층(p+)(403)은 상기 전면전극(405)과 접촉하지 않고, 상기 제2 부유접합층(n+)(407)은 상기 후면전극(409)과 접촉하지 않는다. 상기 후면전계층(p++)(406)의 p형 실리콘 기판(401) 내부로 관입된 형상으로 인해 상기 후면전계층(p++)(406)으로의 정공의 이동 경로가 짧아져 정공이 더 빨리 상기 후면전계층(p++)(406)으로 흡수될 수 있으므로 재결합 손실을 더 줄일 수 있다. That is, an emitter (n +) 402 is provided on an upper layer of the p-type silicon substrate 401, and a first floating junction layer (p +) 403 having a pattern structure is deposited on the emitter (n +) 402. It is provided. An antireflection film 404 is provided on the emitter (n +) 402 and the first floating bonding layer (p +) 403, and the emitter (n +) 402 is in contact with the front electrode 405. . A local high concentration backside field layer (p ++) 406 is provided at a point corresponding to the backside electrode 409 under the substrate 401, and a second floating structure having a pattern structure on the backside layer (p ++) 406 is provided. A bonding layer (n +) 407 is deposited and provided. The local high concentration back surface layer (p ++) 406 and the back electrode 409 are in contact with each other. By forming a back passivation layer 408 on the back field layer (p ++) 406 and a second floating junction layer (n +) 407 and forming a back electrode 409 on the back passivation layer 408. The back electrode 409 may be formed to contact the back electric field layer (p ++) 406. Here, the first floating junction layer (p +) 403 does not contact the front electrode 405, and the second floating junction layer (n +) 407 does not contact the rear electrode 409. Due to the shape of the backside field layer (p ++) 406 penetrating into the p-type silicon substrate 401, the hole path to the backside field layer (p ++) 406 is shortened, so that the hole is made faster. The recombination loss can be further reduced because it can be absorbed into the electric field (p ++) 406.
한편, 상기 제1 부유접합층(p+)(403) 및 제2 부유접합층(n+)(407)은 비정질 실리콘(a-Si) 박막층일 수 있고, 상기 제1 부유접합층(p+)(403)은 30nm 미만의 두께를 가질 수 있다. Meanwhile, the first floating junction layer (p +) 403 and the second floating junction layer (n +) 407 may be an amorphous silicon (a-Si) thin film layer, and the first floating junction layer (p +) 403 ) May have a thickness of less than 30 nm.
상기 에미터(n+)(402)는 80 내지 150Ω/sq. 의 면저항을 가질 수 있고, 0.3㎛ 이하의 두께를 가질 수 있다. The emitter (n +) 402 is 80 to 150 Ω / sq. It may have a sheet resistance of, and may have a thickness of 0.3 μm or less.
그리고, 상기 반사방지막(404)은 Al2O3 유전층 박막일 수 있고, AlN 유전층 박막일 수도 있다. The antireflection film 404 may be an Al 2 O 3 dielectric layer thin film or an AlN dielectric layer thin film.
도 15는 본 발명의 또 다른 실시예에 따른 부유접합층이 전면 및 후면 구조에 적용되고 후면전극과 대응하는 지점에 배치되는 국부적 고농도 후면전계층(p++) 및 기판의 하층부에 저농도의 후면전계층(p+)을 더 구비하는 전후면전계 태양전지의 구조를 나타내는 개략도이다. 도 15를 살펴보면, 상기 기판(501)의 하층부에 저농도의 후면전계층(p+)(510)을 더 구비하는 것을 제외하고는 상기 도 14의 전후면전계 태양전지의 구조와 동일하다. FIG. 15 illustrates a local high concentration backplane layer (p ++) in which a floating junction layer is applied to front and rear structures and disposed at a point corresponding to a rear electrode and a low concentration backplane layer in a lower layer of a substrate according to another embodiment of the present invention. It is a schematic diagram which shows the structure of the front-back surface field solar cell further equipped with (p +). Referring to FIG. 15, the structure of the front and rear surface field solar cells of FIG. 14 is the same except that a lower concentration of the rear field layer (p +) 510 is further provided on the lower layer of the substrate 501.
즉, p형 실리콘 기판(501) 상층부에 에미터(n+)(502)가 구비되고, 상기 에미터(n+)(502) 상에 패턴 구조의 제1 부유접합층(p+)(503)이 증착되어 구비된다. 상기 에미터(n+)(502)와 제1 부유접합층(p+)(503) 상층부에 반사방지막(504)이 구비되고, 상기 에미터(n+)(502)와 전면전극(505)이 접촉된다. 상기 기판(501) 하층부에 후면전극(509)과 대응하는 지점에 국부적 고농도 후면전계층(p++)(506)이 구비되고, 상기 후면전계층(p+)(510) 상에 패턴 구조의 제2 부유접합층(n+)이 증착되어 구비된다. 상기 국부적 고농도 후면전계층(p++)(506)과 후면전극(509)이 접촉된다. 상기 p+형 실리콘 기판(501)의 하층부에 저농도의 후면전계층(510)을 더 구비한다. 상기 후면전계층(p++)(506) 및 제2 부유접합층(n+)(507) 상에 후면 패시베이션층(508)을 형성하고 상기 후면 패시베이션층(508) 상에 후면전극(509)을 형성함으로써, 상기 후면전계층(p++)(506)과 접촉하도록 후면전극(509)을 형성할 수 있다. 여기서, 상기 제1 부유접합층(p+)(503)은 상기 전면전극(505)과 접촉하지 않고, 상기 제2 부유접합층(n+)(507)은 상기 후면전극(509)과 접촉하지 않는다. 상기 후면전계층(p++)(506)의 p형 실리콘 기판(601) 내부로 관입된 형상으로 인해 상기 후면전계층(p++)(506)으로의 정공의 이동 경로가 짧아져 정공이 더 빨리 상기 후면전계층(p++)(506)으로 흡수될 수 있으므로 재결합 손실을 더 줄일 수 있다. That is, an emitter (n +) 502 is provided on an upper layer of the p-type silicon substrate 501, and a first floating junction layer (p +) 503 having a pattern structure is deposited on the emitter (n +) 502. It is provided. An anti-reflection film 504 is provided on the emitter (n +) 502 and the first floating bonding layer (p +) 503, and the emitter (n +) 502 is in contact with the front electrode 505. . A local high concentration back field layer (p ++) 506 is provided at a point corresponding to the back electrode 509 under the substrate 501, and a second floating structure of a pattern structure is formed on the back field layer p + 510. The bonding layer (n +) is deposited and provided. The local high concentration backside field layer (p ++) 506 is in contact with the backside electrode 509. A low concentration back surface field layer 510 is further provided below the p + type silicon substrate 501. By forming a back passivation layer 508 on the back field layer (p ++) 506 and a second floating junction layer (n +) 507 and forming a back electrode 509 on the back passivation layer 508. The back electrode 509 may be formed to be in contact with the back electric field layer (p ++) 506. Here, the first floating junction layer (p +) 503 does not contact the front electrode 505, and the second floating junction layer (n +) 507 does not contact the rear electrode 509. Due to the shape penetrating into the p-type silicon substrate 601 of the backside field layer (p ++) 506, the path of movement of holes into the backside field layer (p ++) 506 is shortened, so that the holes are made faster. The recombination loss can be further reduced because it can be absorbed into the field layer (p ++) 506.
한편, 상기 제1 부유접합층(p+)(503) 및 제2 부유접합층(n+)(507)은 비정질 실리콘(a-Si) 박막층일 수 있고, 상기 제1 부유접합층(p+)(503)은 30nm 미만의 두께를 가질 수 있다.  Meanwhile, the first floating junction layer (p +) 503 and the second floating junction layer (n +) 507 may be an amorphous silicon (a-Si) thin film layer, and the first floating junction layer (p +) 503 ) May have a thickness of less than 30 nm.
상기 에미터(n+)(502)는 80 내지 150Ω/sq. 의 면저항을 가질 수 있고, 0.3㎛ 이하의 두께를 가질 수 있다. The emitter (n +) 502 is 80 to 150 Ω / sq. It may have a sheet resistance of, and may have a thickness of 0.3 μm or less.
그리고, 상기 반사방지막(504)은 Al2O3 유전층 박막일 수 있고, AlN 유전층 박막일 수도 있다. The anti-reflection film 504 may be an Al 2 O 3 dielectric layer thin film or an AlN dielectric layer thin film.
도 16은 본 발명의 또 다른 실시예에 따른 전후면전계 태양전지의 제조방법을 설명하기 위한 공정 순서도이다. 도 16을 참조하면, p형 실리콘 기판의 상층부에 에미터(n+)가 구비되는 전후면전계 태양전지의 제조방법에 있어서, 상기 에미터(n+) 상에 p+형 비정질 실리콘 박막층을 증착하고 패턴화하여 부유접합층(p+)을 형성한다(S601). 그 후, 상기 에미터(n+)와 패턴화된 부유접합층(p+) 상에 반사방지막을 형성한다(S602). 그리고, 상기 에미터(n+)와 접촉하도록 전면전극을 형성한다(S603). 여기서, 상기 부유접합층(p+)은 상기 전면전극과 접촉하지 않는다. FIG. 16 is a flowchart illustrating a method of manufacturing a front-back and back-side solar cell according to another embodiment of the present invention. Referring to FIG. 16, in the method of manufacturing a front-side surface field solar cell having an emitter (n +) provided on an upper layer of a p-type silicon substrate, a p + type amorphous silicon thin film layer is deposited and patterned on the emitter (n +). By forming a floating bonding layer (p +) (S601). Thereafter, an anti-reflection film is formed on the emitter n + and the patterned floating junction layer p + (S602). In operation S603, a front electrode is formed to contact the emitter n +. Here, the floating bonding layer p + is not in contact with the front electrode.
도 17은 본 발명의 또 다른 실시예에 따른 전후면전계 태양전지의 제조방법을 설명하기 위한 공정 순서도이다. 도 17을 참조하면, p형 실리콘 기판의 상층부에 에미터(n++)가 구비되고, 상기 기판의 하층부에 후면전계층(p++)이 구비되는 전후면전계 태양전지의 제조방법에 있어서, 상기 에미터(n+) 상에 p+형 비정질 실리콘 박막층을 증착하고 패턴화하여 제1 부유접합층(p+)을 형성한다(S701). 그 후, 상기 에미터(n+)와 패턴화된 제1 부유접합층(p+) 상에 반사방지막을 형성한다(S702). 그리고, 상기 에미터(n+)와 접촉하도록 전면전극을 형성한다(S703). 상기 기판 하층부에 후면전계층(p++)을 형성하고, 상기 후면전계층(p++) 상에 n+형 비정질 실리콘 박막층을 증착하고 패턴화하여 제2 부유접합층(n+)을 형성한다(S704). 상기 후면전계층(p++) 및 제2 부유접합층(n+) 상에 후면 패시베이션층을 형성한다(S705). 그리고, 상기 후면 패시베이션층 상에 상기 후면전계층(p++)과 접촉하도록 후면전극을 형성한다(S706). 여기서, 상기 제1 부유접합층(p+)은 상기 전면전극과 접촉하지 않고, 상기 제2 부유접합층(n+)은 상기 후면전극과 접촉하지 않는 것을 특징으로 한다.FIG. 17 is a flowchart illustrating a method of manufacturing a front-back and back-side solar cell according to another embodiment of the present invention. Referring to FIG. 17, the emitter (n ++) is provided in the upper layer of the p-type silicon substrate, and the back surface field layer (p ++) is provided in the lower layer of the substrate. A p + type amorphous silicon thin film layer is deposited and patterned on (n +) to form a first floating junction layer p + (S701). Thereafter, an anti-reflection film is formed on the emitter n + and the first floating bonding layer p + patterned (S702). In addition, a front electrode is formed to contact the emitter n + (S703). A backside field layer (p ++) is formed below the substrate, and an n + type amorphous silicon thin film layer is deposited on the backside layer (p ++) and patterned to form a second floating junction layer (n +) (S704). A back passivation layer is formed on the back surface field layer p ++ and the second floating junction layer n + (S705). In addition, a rear electrode is formed on the rear passivation layer so as to contact the rear electric field layer p ++ (S706). The first floating junction layer p + is not in contact with the front electrode, and the second floating junction layer n + is not in contact with the back electrode.
이 때, 상기 후면전계층(p++)은 상기 후면전극과 대응하는 지점에 배치되는 국부적 고농도 도핑층일 수 있다.In this case, the backside field layer p ++ may be a local high concentration doping layer disposed at a point corresponding to the backside electrode.
한편, 본 발명의 또 다른 실시예에 따른 전후면전계 태양전지의 제조방법은 상기 기판의 하층부에 저농도의 후면전계층(p+)을 형성하는 단계를 더 포함할 수도 있다. On the other hand, the manufacturing method of the front and rear surface field solar cell according to another embodiment of the present invention may further comprise the step of forming a low concentration back surface field layer (p +) in the lower layer of the substrate.
상기 국부적 고농도 후면전계층(p++)을 제조하기 위하여, 레이저의 열적 반응을 사용하여 도핑 소스를 표면 도포하거나 액상 공급하여 이와 함께 상기 실리콘 기판의 표면을 국부적으로 가열하여 열확산시킴으로써 도핑 농도를 조절하는 방법이 있다. 이 방법은 실리콘 기판 표면에 도핑 소스를 포함하는 액체 또는 페이스트를 도포한 후 레이저를 사용하여 실리콘 기판 표면을 국부적으로 가열시켜 레이저의 열적 반응에 의해 도핑 원자가 실리콘 기판으로 확산되며, 국부적인 고농도 도핑층을 형성할 수 있다. 또한, 일부 특수한 용도로 제작된 레이저 장비의 경우 도핑 소스가 포함된 액체와 함께 레이저를 실리콘 기판표면에 조사하여 국부적인 고농도 도핑층을 형성할 수 있다. In order to prepare the local high concentration backside field layer (p ++), a method of controlling the doping concentration by surface coating or liquid supplying a doping source using a thermal reaction of a laser to locally heat the surface of the silicon substrate together with thermal diffusion. There is this. This method applies a liquid or paste containing a doping source to the surface of a silicon substrate and then locally heats the surface of the silicon substrate using a laser, whereby doping atoms diffuse into the silicon substrate by a thermal reaction of the laser, and a locally heavily doped layer. Can be formed. In addition, in some special-purpose laser equipment, a laser may be irradiated onto the surface of a silicon substrate together with a liquid containing a doping source to form a locally highly doped layer.
상기 고농도 선택적 후면전계층을 제조하기 위하여, 상압 화학 기상 증착법(APCVD)을 사용하여 실리콘 기판 표면에 PSG(phospho-silicate glass) 또는 BSG(boro-silicate glass) 층을 도포한 후, 레지스트 또는 사진 식각 등의 방법을 사용하여 도포된 PSG 또는 BSG 층을 부분적으로 식각하여 제거함으로써 도핑 소스를 포함하는 층을 패터닝한 후 전기로에서 열처리하여 도핑 원자가 실리콘 기판으로 확산되도록 하여 국부 고농도 도핑층을 형성할 수 있다. In order to fabricate the high concentration selective back-field layer, a layer of phosphor-silicate glass (PSG) or boro-silicate glass (PSG) is applied to the surface of the silicon substrate using atmospheric chemical vapor deposition (APCVD), and then resist or photo etching is performed. By partially etching and removing the applied PSG or BSG layer using a method such as the above, the layer containing the doping source can be patterned and then heat-treated in an electric furnace so that the doping atoms can diffuse into the silicon substrate to form a locally high concentration doping layer. .
상기와 같은 방법으로 제조되는 본 발명의 전후면전계 태양전지 구조는 수광면에서, 고저 접합(high-low)이 있어서 소수 운송자인 전자가 표면으로 이동하는 것이 결함 밀도가 적은 결정 내부에서 방지되어 전면전극 아래의 도핑층으로 이동하게 된다. 또한, 후면에서는 정공이 후면전계층 내에 존재하는 n+ 부유접합층에 의해 후면으로 이동하는 것이 제한되고 p+ 도핑층으로 이동하고 금속과 접촉한 면으로 재결합에 의한 소멸을 최소화하고 이동하기에 용이하게 된다. 따라서, 광생성 전하들의 전면 재결합 속도가 줄어들고 수집에 유리한 경로를 제공함으로써 태양전지 효율이 향상된다.The front and back surface field solar cell structure of the present invention manufactured by the above method has a high-low junction at the light-receiving surface, so that electrons, which are minority carriers, are prevented from moving inside the crystal with low defect density. The doping layer moves below the electrode. In addition, in the rear surface, holes are restricted from moving to the rear surface by the n + floating junction layer present in the backside field layer, and the surface is moved to the p + doping layer and minimizes the disappearance by recombination to the surface in contact with the metal and is easy to move. . Thus, solar cell efficiency is improved by reducing the rate of front recombination of photogenerated charges and providing an advantageous path for collection.
도 18은 본 발명의 또 다른 실시예에 따른 부유접합층이 전후면 구조에 적용된 양면 수광형 전후면전계 태양전지의 구조를 나타내는 개략도이다. 도 18을 살펴보면, p형 실리콘 기판(201) 상층부에 에미터(n++)(202)가 구비되고, 상기 에미터(n++)(202)가 형성된 영역의 일부에는 제1 부유접합층(p+)(203)이 형성되어 있다. 상기 제1 부유접합층(p+)(203)은 상기 에미터(n++)(202) 내의 상층부에 서로 교번하여 배치될 수 있다. 상기 에미터(n++)(202)와 제1 부유접합층(p+)(203)의 상층부에는 제1 반사방지막(204)이 구비된다. 상기 제1 반사방지막(204)을 관통하여 상기 에미터(n++)(202)와 접촉되도록 전면전극(205)이 형성된다. 그리고, 상기 제1 부유접합층(p+)(203)은 상기 전면전극(205)과 이격되어 형성된다. 한편, 상기 기판(201) 하층부에 후면전계층(p++)(206)이 구비된다. 상기 후면전계층(p++)(206)이 형성된 영역의 일부에는 제2 부유접합층(n+)(207)이 형성되어 있다. 상기 제2 부유접합층(n+)(207)은 상기 후면전계층(p++)(206)의 상층부에 서로 교번하여 배치될 수 있다. 상기 후면전계층(p++)(206)과 제2 부유접합층(n+)(207)의 상층부에는 제2 반사방지막(208)이 구비된다. 상기 제2 반사방지막(208)을 관통하여 상기 후면전계층(p++)(206)과 접촉되도록 후면전극(209)이 형성된다. 그리고, 상기 제2 부유접합층(n+)(207)은 상기 후면전극(209)과 이격되어 형성된다. 18 is a schematic view showing the structure of a double-sided light receiving type front and rear front-field solar cell in which the floating bonding layer according to another embodiment of the present invention is applied to the front-rear structure. Referring to FIG. 18, an emitter (n ++) 202 is provided on an upper layer of a p-type silicon substrate 201, and a part of the region in which the emitter (n ++) 202 is formed is a first floating junction layer p + ( 203 is formed. The first floating bonding layer (p +) 203 may be alternately disposed on the upper layer portion in the emitter (n ++) 202. The first anti-reflection film 204 is provided at an upper portion of the emitter (n ++) 202 and the first floating bonding layer (p +) 203. The front electrode 205 is formed to penetrate the first anti-reflection film 204 and contact the emitter (n ++) 202. In addition, the first floating junction layer (p +) 203 is formed to be spaced apart from the front electrode 205. Meanwhile, a rear surface field layer (p ++) 206 is provided under the substrate 201. A second floating junction layer (n +) 207 is formed in a portion of the region in which the backside field layer (p ++) 206 is formed. The second floating junction layer (n +) 207 may be alternately disposed on an upper layer portion of the backside field layer (p ++) 206. A second anti-reflection film 208 is provided on the upper portion of the back surface field layer (p ++) 206 and the second floating junction layer (n +) 207. The back electrode 209 is formed to penetrate the second anti-reflection film 208 and contact the back electric field layer (p ++) 206. The second floating junction layer (n +) 207 is formed to be spaced apart from the back electrode 209.
이와 같이, 전면 수광부에 n++형으로 도핑된 에미터(n++)(202) 내에 p+형으로 도핑된 부유접합층(p+)(203)을 형성하고, 후면 수광부에 p++형으로 도핑된 후면전계층(p++)(206)을 형성함으로써, 광생성되어 전면으로 이동한 소수 운송자인 전자가 결함 밀도가 높은 실리콘 표면으로 이동하지 않고 결함 밀도가 상대적으로 낮은 내부의 n++ 도핑된 에미터층(n++)(202)을 따라 전면전극으로 이동하고, 후면으로 이동한 정공이 p++ 도핑된 후면전계층(p++)(206)를 따라 후면전극(209)으로 이동하므로 재결합 손실을 줄일 수 있다. 부유접합(floating junction)을 이루는 도핑층들(203, 207))은 전극들(205, 209)과 접촉하지 않아야 한다. As such, a p + type doped floating junction layer (p +) 203 is formed in the emitter (n ++) 202 doped with n ++ type in the front light receiving part, and the back field layer doped in p ++ type with the rear light receiving part ( By forming p ++) 206, the electrons, the minority carriers that are photogenerated and moved to the front, do not move to the silicon surface with high defect density and the n ++ doped emitter layer (n ++) 202 having a relatively low defect density. Thus, the holes moved to the front electrode and the rear hole move to the rear electrode 209 along the p ++ doped back field layer (p ++) 206, thereby reducing the recombination loss. Doped layers 203 and 207 that form a floating junction should not contact the electrodes 205 and 209.
한편, 상기 실리콘 기판(201)이 p형인 경우, 상기 제1 및 제2 반사방지막(204, 208)은 Al2O3 유전층 박막일 수 있고, AlN 유전층 박막일 수도 있다. 종래의 p형 실리콘 기판을 사용하는 경우, n형 에미터의 표면이 수광부가 되는 데에 반해, 본 발명의 경우 p형 실리콘 기판(201)과 동일한 타입의 p+형 부유접합 도핑층(p+)(203) 표면이 수광부가 되기 때문에 이에 적합한 유전층이 사용되어야 한다. p+ 도핑층의 패시베이션을 위한 유전층으로는 고정 음전하(fixed negative charge)를 갖는 유전층이 바람직하며 이에는 Al2O3, AlN 등이 있다. Meanwhile, when the silicon substrate 201 is p-type, the first and second anti-reflection films 204 and 208 may be Al 2 O 3 dielectric layer thin films or AlN dielectric layer thin films. In the case of using a conventional p-type silicon substrate, whereas the surface of the n-type emitter becomes a light receiving portion, in the present invention, the p + type floating junction doping layer (p +) of the same type as the p-type silicon substrate 201 ( 203) Since the surface becomes a light receiving portion, a dielectric layer suitable for this should be used. As the dielectric layer for passivation of the p + doped layer, a dielectric layer having a fixed negative charge is preferable, such as Al 2 O 3 , AlN, or the like.
도 19는 본 발명의 또 다른 실시예에 따른 부유접합층이 전면 및 후면 구조에 적용되고 선택적 후면전계층(고농도 후면전계층(p++))을 구비하는 양면 수광형 전후면전계 태양전지의 구조를 나타내는 개략도이다. 도 19를 살펴보면, 상기 도 18의 전후면전계 태양전지와 전면 구조는 동일하고, 후면의 후면전계층 구조가 저농도 및 고농도 후면전계층으로 형성된다는 점에서 차이가 있다. 즉, p형 실리콘 기판(301) 상층부에 에미터(n++)(302)가 구비되고, 상기 에미터(n++)(302)가 형성된 영역의 일부에는 제1 부유접합층(p+)(303)이 형성되어 있다. 상기 제1 부유접합층(p+)(303)은 상기 에미터(n++)(302) 내의 상층부에 서로 교번하여 배치될 수 있다. 상기 에미터(n++)(302)와 제1 부유접합층(p+)(303)의 상층부에는 제1 반사방지막(304)이 구비된다. 상기 제1 반사방지막(304)을 관통하여 상기 에미터(n++)(302)와 접촉되도록 전면전극(305)이 형성된다. 그리고, 상기 제1 부유접합층(p+)(303)은 상기 전면전극(305)과 이격되어 형성된다. 한편, 상기 기판(301) 하층부에 저농도 후면전계층(p+)(306)이 구비된다. 상기 저농도 후면전계층(p+)(306)이 형성된 영역의 일부에는 제2 부유접합층(n+)(307)이 형성되어 있다. 상기 제2 부유접합층(n+)(307)은 상기 저농도 후면전계층(p+)(306)의 상층부에 서로 교번하여 배치될 수 있다. 상기 저농도 후면전계층(p+)(306)이 형성된 영역의 일부에는 국부적 고농도 후면전계층(p++)(310)이 구비된다. 그리고, 상기 저농도 후면전계층(p+)(306), 국부적 고농도 후면전계층(p++)(310) 및 제2 부유접합층(n+)(307) 상층부에는 제2 반사방지막(308)이 구비된다. 상기 제2 반사방지막(308)을 관통하여 상기 국부적 고농도 후면전계층(p++)(310)과 접촉되도록 후면전극(309)이 형성된다. 그리고, 상기 제2 부유접합층(n+)(307)은 상기 후면전극(309)과 이격되어 형성된다. 본 실시예에서도 도 18의 실시예에서와 마찬가지로, 상기 실리콘 기판이 p형인 경우, 상기 제1 및 제2 반사방지막(304, 308)은 Al2O3 유전층 박막 또는 AlN 유전층 박막인 것을 특징으로 할 수 있다.FIG. 19 illustrates a structure of a double-sided light receiving front and back side field solar cell in which a floating junction layer according to another embodiment of the present invention is applied to front and rear structures and has an optional backside field layer (high concentration backside field layer (p ++)). It is a schematic diagram showing. Referring to FIG. 19, the front and back surface field solar cells of FIG. 18 have the same front structure, and the back surface layer structure of the rear surface is different from the low concentration and high concentration back surface layer. That is, the emitter (n ++) 302 is provided on the upper layer of the p-type silicon substrate 301, and the first floating bonding layer (p +) 303 is formed in a part of the region where the emitter (n ++) 302 is formed. Formed. The first floating junction layer (p +) 303 may be alternately disposed in the upper layer portion in the emitter (n + +) 302. The first anti-reflection film 304 is provided on the upper layer of the emitter (n ++) 302 and the first floating bonding layer (p +) 303. The front electrode 305 is formed to penetrate the first anti-reflection film 304 and contact the emitter (n ++) 302. In addition, the first floating junction layer (p +) 303 is formed to be spaced apart from the front electrode 305. Meanwhile, a low concentration back surface field layer (p +) 306 is provided under the substrate 301. A second floating junction layer (n +) 307 is formed in a portion of the region where the low concentration backside field layer (p +) 306 is formed. The second floating junction layer (n +) 307 may be alternately disposed on an upper layer of the low concentration backside field layer (p +) 306. A portion of the region where the low concentration back surface field layer (p +) 306 is formed is provided with a local high concentration back surface layer (p ++) 310. In addition, a second anti-reflection film 308 is provided on the low concentration backside field layer (p +) 306, the local high concentration backside field layer (p ++) 310, and the second floating junction layer (n +) 307. A back electrode 309 is formed to penetrate the second anti-reflection film 308 to be in contact with the local high concentration back surface layer 310 (p ++) 310. The second floating junction layer (n +) 307 is formed to be spaced apart from the back electrode 309. In the present embodiment, as in the embodiment of FIG. 18, when the silicon substrate is p-type, the first and second anti-reflection films 304 and 308 may be Al 2 O 3 dielectric layer thin film or AlN dielectric layer thin film. Can be.
상기 p형 실리콘 기판(301) 내부로 국부적 고농도 후면전계층(p++)(310)의 관입된 형상으로 인해 정공의 이동 경로가 짧아져 정공이 더 빨리 상기 국부적 고농도 후면전계층(p++)(310)으로 흡수될 수 있으므로 재결합 손실을 더 줄일 수 있다. Due to the intrusive shape of the local high concentration backside field layer (p ++) 310 into the p-type silicon substrate 301, the movement path of the hole is shortened, so that the hole is faster and the local high concentration backside field layer (p ++) 310 is formed. Can be absorbed, which can further reduce recombination losses.
도 20은 본 발명의 또 다른 실시예에 따른 전후면전계 태양전지의 제조방법을 설명하기 위한 공정 순서도이다. 도 20을 참조하면, p형 실리콘 기판의 상층부에 에미터(n++)가 구비되고, 상기 기판의 하층부에 후면전계층(p++)이 구비되는 전후면전계 태양전지의 제조방법에 있어서, 상기 에미터(n++)가 형성된 영역의 일부에 제1 부유접합층(p+)을 형성하는 단계(S401)와, 상기 에미터(n++)와 제1 부유접합층(p+) 상에 반사방지막을 형성하는 단계(S402)와, 상기 에미터(n++)와 접촉하도록 전면전극을 형성하는 단계(S403)와, 상기 후면전계층(p++)이 형성된 영역의 일부에 제2 부유접합층(n+)을 형성하는 단계(S404)와, 상기 후면전계층(p++)과 제2 부유접합층(n+) 상에 제2 반사방지막을 형성하는 단계(S405)와, 상기 후면전계층(p++)과 접촉하도록 후면전극을 형성하는 단계(S406)를 포함하여 이루어지며, 상기 제1 부유접합층(p+)은 상기 전면전극과 이격되어 형성되고, 상기 제2 부유접합층(n+)은 상기 후면전극과 이격되어 형성되는 것을 특징으로 한다.20 is a process flowchart illustrating a method of manufacturing a front and back front-side solar cell according to another embodiment of the present invention. Referring to FIG. 20, an emitter (n ++) is provided in an upper layer of a p-type silicon substrate, and a back field layer (p ++) is provided in a lower layer of the substrate. forming a first floating junction layer p + in a portion of the region where (n ++) is formed (S401), and forming an anti-reflection film on the emitter n ++ and the first floating junction layer p + ( (S402), forming a front electrode to contact the emitter (n ++) (S403), and forming a second floating junction layer (n +) in a portion of the region in which the back field layer (p ++) is formed ( S404, forming a second anti-reflection film on the back surface layer p ++ and the second floating junction layer n + (S405), and forming a back electrode to contact the back surface layer pp ++. Including the step (S406), the first floating junction layer (p +) is formed spaced apart from the front electrode, the second floating junction layer (n +) Is spaced apart from the back electrode.
도 21은 본 발명의 또 다른 실시예에 따른 양면 수광형 전후면전계 태양전지의 제조방법을 설명하기 위한 공정 순서도이다. 도 21을 참조하면, p형 실리콘 기판의 상층부에 에미터(n++)가 구비되고, 상기 기판의 하층부에 후면전계층(p++)이 구비되는 전후면전계 태양전지의 제조방법에 있어서, 상기 에미터(n++)가 형성된 영역의 일부에 제1 부유접합층(p+)을 형성하는 단계(S501)와, 상기 에미터(n++)와 제1 부유접합층(p+) 상에 제1 반사방지막을 형성하는 단계(S502)와, 상기 에미터(n++)와 접촉하도록 전면전극을 형성하는 단계(S503)와, 상기 기판의 하층부에 저농도 후면전계층(p+)을 형성하는 단계(S504)와, 상기 저농도 후면전계층(p+)이 형성된 영역의 일부에 제2 부유접합층(n+)을 형성하는 단계(S505)와, 상기 저농도 후면전계층(p+)이 형성된 영역의 일부에 국부적 고농도 후면전계층(p++)을 형성하는 단계(S506)와, 상기 저농도 후면전계층(p+), 국부적 고농도 후면전계층(p++) 및 제2 부유접합층(n+) 상에 제2 반사방지막을 형성하는 단계(S507), 및 상기 국부적 고농도 후면전계층(p++)과 접촉하도록 후면전극을 형성하는 단계(S507)를 포함하여 이루어지며, 상기 제1 부유접합층(p+)은 상기 전면전극과 이격되어 형성되고, 상기 제2 부유접합층(n+)은 상기 후면전극과 이격되어 형성되는 것을 특징으로 한다.FIG. 21 is a process flowchart illustrating a method of manufacturing a double-sided light receiving type front-rear surface field solar cell according to still another embodiment of the present invention. Referring to FIG. 21, the emitter (n ++) is provided in an upper layer of a p-type silicon substrate, and a back field layer (p ++) is provided in a lower layer of the substrate. forming a first floating junction layer p + on a portion of the region where (n ++) is formed (S501), and forming a first anti-reflection film on the emitter n ++ and the first floating junction layer p +. Step S502, forming a front electrode to contact the emitter n ++, forming a low concentration backside field layer p + at a lower layer of the substrate at step S504, and the low concentration backside Forming a second floating junction layer (n +) in a portion of the region in which the electric field layer (p +) is formed (S505), and in a portion of the region in which the low concentration backside field layer (p +) is formed, a local high concentration backside layer (p ++) Forming a step (S506), the low concentration backplane layer (p +), a local high concentration backplane layer (p ++) and a second floating junction layer ( forming a second anti-reflection film on n +, and forming a back electrode to contact the local high concentration back surface layer p ++ (S507), wherein the first floating junction layer is formed. (p +) is formed spaced apart from the front electrode, and the second floating bonding layer (n +) is characterized in that it is formed spaced apart from the back electrode.
상기 고농도 후면전계층(310)을 제조하기 위하여, 레이저의 열적 반응을 사용하여 도핑 소스를 표면 도포하거나 액상 공급하여 이와 함께 상기 실리콘 기판의 표면을 국부적으로 가열하여 열확산시킴으로써 도핑 농도를 조절하는 방법이 있다. 이 방법은 실리콘 기판 표면에 도핑 소스를 포함하는 액체 또는 페이스트를 도포한 후 레이저를 사용하여 실리콘 기판 표면을 국부적으로 가열시켜 레이저의 열적 반응에 의해 도핑 원자가 실리콘 기판으로 확산되며, 국부적인 고농도 도핑층을 형성할 수 있다. 또한, 일부 특수한 용도로 제작된 레이저 장비의 경우 도핑 소스가 포함된 액체와 함께 레이저를 실리콘 기판표면에 조사하여 국부적인 고농도 도핑층을 형성할 수 있다. In order to manufacture the high concentration back-field layer 310, a method of controlling the doping concentration by surface coating or doping liquid supply using a thermal reaction of the laser to locally heat the surface of the silicon substrate with heat diffusion. have. This method applies a liquid or paste containing a doping source to the surface of a silicon substrate and then locally heats the surface of the silicon substrate using a laser, whereby doping atoms diffuse into the silicon substrate by a thermal reaction of the laser, and a locally heavily doped layer. Can be formed. In addition, in some special-purpose laser equipment, a laser may be irradiated onto the surface of a silicon substrate together with a liquid containing a doping source to form a locally highly doped layer.
상기 고농도 선택적 후면전계층을 제조하기 위하여, 상압 화학 기상 증착법(APCVD)을 사용하여 실리콘 기판 표면에 PSG(phospho-silicate glass) 또는 BSG(boro-silicate glass) 층을 도포한 후, 레지스트 또는 사진 식각 등의 방법을 사용하여 도포된 PSG 또는 BSG 층을 부분적으로 식각하여 제거함으로써 도핑 소스를 포함하는 층을 패터닝한 후 전기로에서 열처리하여 도핑 원자가 실리콘 기판으로 확산되도록 하여 국부 고농도 도핑층을 형성할 수 있다. In order to fabricate the high concentration selective back-field layer, a layer of phosphor-silicate glass (PSG) or boro-silicate glass (PSG) is applied to the surface of the silicon substrate using atmospheric chemical vapor deposition (APCVD), and then resist or photo etching is performed. By partially etching and removing the applied PSG or BSG layer using a method such as the above, the layer containing the doping source can be patterned and then heat-treated in an electric furnace so that the doping atoms can diffuse into the silicon substrate to form a locally high concentration doping layer. .
상기와 같은 방법으로 제조되는 본 발명의 전후면전계 태양전지 구조는 수광면에서, 고저 접합(high-low)이 있어서 소수 운송자인 전자가 표면으로 이동하는 것이 결함 밀도가 적은 결정 내부에서 방지되어, 전면전극 아래의 도핑층으로 이동하게 된다. 또한, 후면에서는 정공이 후면전계층 내에 존재하는 n+ 부유접합층에 의해 후면으로 이동하는 것이 제한되고, p++ 도핑층으로 이동하고 금속과 접촉한 면으로 재결합에 의한 소멸을 최소화하고 이동하기에 용이하게 된다. 따라서, 광생성 전하들의 전면 재결합 속도가 줄어들고 수집에 유리한 경로를 제공함으로써 태양전지 효율이 향상된다.The front and back surface field solar cell structure of the present invention manufactured by the above method has a high-low junction at the light-receiving surface, so that electrons, which are minority carriers, are prevented from moving inside the crystal with low defect density. The doping layer is moved under the front electrode. In addition, in the rear surface, holes are restricted from moving to the rear surface by the n + floating junction layer existing in the rear electric field layer, and the surface is moved to the p ++ doping layer and minimizes the disappearance due to recombination to the surface in contact with the metal and is easy to move. do. Thus, solar cell efficiency is improved by reducing the rate of front recombination of photogenerated charges and providing an advantageous path for collection.
도 22는 본 발명의 또 다른 실시예에 따른 부유접합층이 전후면 구조에 적용된 양면 수광형 전후면전계 태양전지의 구조를 나타내는 개략도이다. 도 22를 살펴보면, p형 실리콘 기판(201) 상층부에 에미터(n+)(202)가 구비되고, 상기 에미터(n+)(202)가 상에는 제1 부유접합층(p+)(203)이 구비된다. 상기 제1 부유접합층(p+)(203)은 증착공정을 통해 패턴 구조로 형성된다. 상기 제1 부유접합층(p+)(203)은 상기 에미터(n+)(202) 상에 서로 교번하여 배치될 수 있다. 상기 에미터(n+)(202)와 제1 부유접합층(p+)(203) 상에는 제1 반사방지막(204)이 구비된다. 상기 제1 반사방지막(204)을 관통하여 상기 에미터(n+)(202)와 접촉되도록 전면전극(205)이 형성된다. 그리고, 상기 제1 부유접합층(p+)(203)은 상기 전면전극(205)과 이격되어 배치된다.22 is a schematic view showing the structure of a double-sided light receiving type front and rear front-side solar cell in which the floating bonding layer according to another embodiment of the present invention is applied to the front-rear structure. Referring to FIG. 22, an emitter (n +) 202 is provided on an upper layer of a p-type silicon substrate 201, and a first floating bonding layer (p +) 203 is provided on the emitter (n +) 202. do. The first floating junction layer (p +) 203 is formed in a pattern structure through a deposition process. The first floating bonding layer (p +) 203 may be alternately disposed on the emitter (n +) 202. A first antireflection film 204 is provided on the emitter (n +) 202 and the first floating bonding layer (p +) 203. The front electrode 205 is formed to penetrate the first anti-reflection film 204 and contact the emitter (n +) 202. The first floating junction layer (p +) 203 is spaced apart from the front electrode 205.
한편, 상기 기판(201) 하층부에 후면전계층(p+)(206)이 구비된다. 상기 후면전계층(p+)(206) 상에는 제2 부유접합층(n+)(207)이 형성되어 있다. 상기 제2 부유접합층(n+)(207)은 증착공정을 통해 패턴 구조로 형성된다. 상기 제2 부유접합층(n+)(207)은 상기 후면전계층(p++)(206) 상에 서로 교번하여 배치될 수 있다. 상기 후면전계층(p+)(206)과 제2 부유접합층(n+)(207) 상에는 제2 반사방지막(208)이 구비된다. 상기 제2 반사방지막(208)을 관통하여 상기 후면전계층(p+)(206)과 접촉되도록 후면전극(209)이 형성된다. 그리고, 상기 제2 부유접합층(n+)(207)은 상기 후면전극(209)과 이격되어 배치된다.On the other hand, a rear field layer (p +) 206 is provided under the substrate 201. A second floating junction layer (n +) 207 is formed on the back surface field layer (p +) 206. The second floating junction layer (n +) 207 is formed in a pattern structure through a deposition process. The second floating junction layer (n +) 207 may be alternately disposed on the backside field layer (p ++) 206. A second anti-reflection film 208 is provided on the back surface field layer (p +) 206 and the second floating junction layer (n +) 207. The back electrode 209 is formed to penetrate the second anti-reflection film 208 and contact the back electric field layer (p +) 206. The second floating junction layer (n +) 207 is spaced apart from the back electrode 209.
이와 같이, 전면 수광부에 n+형으로 도핑된 에미터(n+)(202) 상에 p+형으로 도핑된 부유접합층(p+)(203)을 형성하고, 후면 수광부에 p+형으로 도핑된 후면전계층(p+)(206)을 형성함으로써, 광생성되어 전면으로 이동한 소수 운송자인 전자가 결함 밀도가 높은 실리콘 표면으로 이동하지 않고 결함 밀도가 상대적으로 낮은 내부의 n+ 도핑된 에미터층(n+)(202)을 따라 전면전극으로 이동하고, 후면으로 이동한 정공이 p+ 도핑된 후면전계층(p+)(206)를 따라 후면전극(209)으로 이동하므로 재결합 손실을 줄일 수 있다. 부유접합(floating junction)을 이루는 도핑층들(203, 207))은 전극들(205, 209)과 접촉하지 않아야 한다. As such, a p + type doped floating junction layer (p +) 203 is formed on the n + doped emitter (n +) 202 in the front light receiving part, and the back field layer doped in p + type in the rear light receiving part. By forming (p +) 206, the electrons, the minority carriers that are photogenerated and moved to the front, do not move to the silicon surface with high defect density and the n + doped emitter layer (n +) (202) having a relatively low defect density. ) Moves to the front electrode and back hole moves to the rear electrode 209 along the p + doped back field layer (p + 206) to reduce the recombination loss. Doped layers 203 and 207 that form a floating junction should not contact the electrodes 205 and 209.
한편, 상기 제1 부유접합층(p+)(203) 및 제2 부유접합층(n+)(207)은 비정질 실리콘(a-Si) 박막층일 수 있다.Meanwhile, the first floating junction layer (p +) 203 and the second floating junction layer (n +) 207 may be an amorphous silicon (a-Si) thin film layer.
그리고, 상기 제1 및 제2 반사방지막(204, 208)은 Al2O3 유전층 박막일 수 있고, AlN 유전층 박막일 수도 있다. 종래의 p형 실리콘 기판을 사용하는 경우, n형 에미터의 표면이 수광부가 되는 데에 반해, 본 발명의 경우 p형 실리콘 기판(201)과 동일한 타입의 p+형 부유접합 도핑층(p+)(203) 표면이 수광부가 되기 때문에 이에 적합한 유전층이 사용되어야 한다. p+ 도핑층의 패시베이션을 위한 유전층으로는 고정 음전하(fixed negative charge)를 갖는 유전층이 바람직하며 이에는 Al2O3, AlN 등이 있다. The first and second anti-reflection films 204 and 208 may be Al 2 O 3 dielectric layer thin films or AlN dielectric layer thin films. In the case of using a conventional p-type silicon substrate, whereas the surface of the n-type emitter becomes a light receiving portion, in the present invention, the p + type floating junction doping layer (p +) of the same type as the p-type silicon substrate 201 ( 203) Since the surface becomes a light receiving portion, a dielectric layer suitable for this should be used. As the dielectric layer for passivation of the p + doped layer, a dielectric layer having a fixed negative charge is preferable, such as Al 2 O 3 , AlN, or the like.
도 23은 본 발명의 또 다른 실시예에 따른 부유접합층이 전면 및 후면 구조에 적용되고 선택적 후면전계층(고농도 후면전계층(p++))을 구비하는 양면 수광형 전후면전계 태양전지의 구조를 나타내는 개략도이다. 도 23을 살펴보면, 상기 도 22의 전후면전계 태양전지와 전면 구조는 동일하고, 후면의 후면전계층 구조가 저농도 및 고농도 후면전계층으로 형성된다는 점에서 차이가 있다. 즉, p형 실리콘 기판(301) 상층부에 에미터(n+)(302)가 구비되고, 상기 에미터(n+)(302) 상에 제1 부유접합층(p+)(303)이 형성되어 있다. 상기 제1 부유접합층(p+)(303)은 상기 에미터(n+)(302) 상에 증착공정을 통해 패턴 구조로 형성된다. 상기 제1 부유접합층(p+)(303)은 상기 에미터(n+)(302) 상에 서로 교번하여 배치될 수 있다. 상기 에미터(n+)(302)와 제1 부유접합층(p+)(303) 상에는 제1 반사방지막(304)이 구비된다. 상기 제1 반사방지막(304)을 관통하여 상기 에미터(n+)(302)와 접촉되도록 전면전극(305)이 형성된다. 그리고, 상기 제1 부유접합층(p+)(303)은 상기 전면전극(305)과 이격되어 배치된다. FIG. 23 illustrates a structure of a double-sided light receiving front and back side field solar cell in which a floating junction layer is applied to front and rear structures and has an optional backside layer (p ++) according to another embodiment of the present invention. It is a schematic diagram showing. Referring to FIG. 23, the front and back surface field solar cells of FIG. 22 have the same front structure, and the back surface layer structure of the rear surface is different from the low concentration and high concentration back surface layer. That is, an emitter (n +) 302 is provided on an upper layer of the p-type silicon substrate 301, and a first floating junction layer (p +) 303 is formed on the emitter (n +) 302. The first floating junction layer (p +) 303 is formed in a pattern structure on the emitter (n +) 302 through a deposition process. The first floating bonding layer (p +) 303 may be alternately disposed on the emitter (n +) 302. A first antireflection film 304 is provided on the emitter (n +) 302 and the first floating bonding layer (p +) 303. The front electrode 305 is formed to penetrate the first anti-reflection film 304 and contact the emitter (n +) 302. The first floating junction layer (p +) 303 is spaced apart from the front electrode 305.
한편, 상기 기판(301) 하층부에 저농도 후면전계층(p+)(306)이 구비된다. 상기 저농도 후면전계층(p+)(306) 상에는 제2 부유접합층(n+)(307)이 형성되어 있다. 상기 제2 부유접합층(n+)(307)은 상기 저농도 후면전계층(p+)(306) 상에 증착공정을 통해 패턴 구조로 형성된다. 상기 제2 부유접합층(n+)(307)은 상기 저농도 후면전계층(p+)(306)의 상층부에 서로 교번하여 배치될 수 있다. 상기 저농도 후면전계층(p+)(306)이 형성된 영역의 일부에는 국부적 고농도 후면전계층(p++)(310)이 구비된다. 그리고, 상기 저농도 후면전계층(p+)(306), 국부적 고농도 후면전계층(p++)(310) 및 제2 부유접합층(n+)(307) 상에는 제2 반사방지막(308)이 구비된다. 상기 제2 반사방지막(308)을 관통하여 상기 국부적 고농도 후면전계층(p++)(310)과 접촉되도록 후면전극(309)이 형성된다. 그리고, 상기 제2 부유접합층(n+)(307)은 상기 후면전극(309)과 이격되어 배치된다.Meanwhile, a low concentration back surface field layer (p +) 306 is provided under the substrate 301. A second floating junction layer (n +) 307 is formed on the low concentration back surface field layer (p +) 306. The second floating junction layer (n +) 307 is formed in a pattern structure on the low concentration backside field layer (p +) 306 through a deposition process. The second floating junction layer (n +) 307 may be alternately disposed on an upper layer of the low concentration backside field layer (p +) 306. A portion of the region where the low concentration back surface field layer (p +) 306 is formed is provided with a local high concentration back surface layer (p ++) 310. A second anti-reflection film 308 is provided on the low concentration backside field layer (p +) 306, the local high concentration backside field layer (p ++) 310, and the second floating junction layer (n +) 307. A back electrode 309 is formed to penetrate the second anti-reflection film 308 to be in contact with the local high concentration back surface layer 310 (p ++) 310. The second floating junction layer (n +) 307 is spaced apart from the back electrode 309.
한편, 본 실시예에서도 도 22의 실시예에서와 마찬가지로, 상기 제1 부유접합층(p+)(303) 및 제2 부유접합층(n+)(307)은 비정질 실리콘(a-Si) 박막층일 수 있다. 그리고, 상기 제1 및 제2 반사방지막(304, 308)은 Al2O3 유전층 박막 또는 AlN 유전층 박막인 것을 특징으로 할 수 있다.Meanwhile, in the present embodiment, as in the embodiment of FIG. 22, the first floating junction layer (p +) 303 and the second floating junction layer (n +) 307 may be an amorphous silicon (a-Si) thin film layer. have. The first and second anti-reflection films 304 and 308 may be Al 2 O 3 dielectric layer thin films or AlN dielectric layer thin films.
상기 p형 실리콘 기판(301) 내부로 국부적 고농도 후면전계층(p++)(310)의 관입된 형상으로 인해 정공의 이동 경로가 짧아져 정공이 더 빨리 상기 국부적 고농도 후면전계층(p++)(310)으로 흡수될 수 있으므로 재결합 손실을 더 줄일 수 있다. Due to the intrusive shape of the local high concentration backside field layer (p ++) 310 into the p-type silicon substrate 301, the movement path of the hole is shortened, so that the hole is faster and the local high concentration backside field layer (p ++) 310 is formed. Can be absorbed, which can further reduce recombination losses.
도 24는 본 발명의 또 다른 실시예에 따른 전후면전계 태양전지의 제조방법을 설명하기 위한 공정 순서도이다. 도 24를 참조하면, p형 실리콘 기판의 상층부에 에미터(n+)가 구비되고, 상기 기판의 하층부에 후면전계층(p+)이 구비되는 전후면전계 태양전지의 제조방법에 있어서, 상기 에미터(n+) 상에 p+형 비정질 실리콘 박막층을 증착하고 패턴화하여 제1 부유접합층(p+)을 형성하는 단계(S401)와, 상기 에미터(n+)와 패턴화된 제1 부유접합층(p+) 상에 제1 반사방지막을 형성하는 단계(S402)와, 상기 에미터(n+)와 접촉하도록 전면전극을 형성하는 단계(S403)와, 상기 후면전계층(p+) 상에 n+형 비정질 실리콘 박막층을 증착하고 패턴화하여 제2 부유접합층(n+)을 형성하는 단계(S404)와, 상기 후면전계층(p+)과 패턴화된 제2 부유접합층(n+) 상에 제2 반사방지막을 형성하는 단계(S405)와, 상기 후면전계층(p+)과 접촉하도록 후면전극을 형성하는 단계(S406)를 포함하여 이루어지며, 상기 제1 부유접합층(p+)은 상기 전면전극과 이격되어 형성되고, 상기 제2 부유접합층(n+)은 상기 후면전극과 이격되어 형성되는 것을 특징으로 한다.24 is a process flowchart illustrating a method of manufacturing a front-side and back-side solar cell according to another embodiment of the present invention. Referring to FIG. 24, the emitter (n +) is provided in an upper layer of a p-type silicon substrate, and a back field layer (p +) is provided in a lower layer of the substrate. depositing and patterning a p + type amorphous silicon thin film layer on (n +) to form a first floating junction layer (p +) (S401), and the emitter (n +) patterned first floating junction layer (p +) (S402), forming a front electrode to be in contact with the emitter (n +), and forming an n + type amorphous silicon thin film layer on the back field layer (p +). Depositing and patterning to form a second floating junction layer (n +) (S404), and forming a second anti-reflection film on the backside field layer (p +) and the patterned second floating junction layer (n +). And a step (S406) of forming a back electrode to be in contact with the back field layer (p +). 1 rich bonding layer (p +) is characterized in that is formed is spaced apart from the front electrode, the second rich bonding layer (n +) is formed to be spaced apart from the rear electrode.
도 25는 본 발명의 또 다른 실시예에 따른 양면 수광형 전후면전계 태양전지의 제조방법을 설명하기 위한 공정 순서도이다. 도 25를 참조하면, p형 실리콘 기판의 상층부에 에미터(n+)가 구비되고, 상기 기판의 하층부에 후면전계층(p+)이 구비되는 전후면전계 태양전지의 제조방법에 있어서, 25 is a process flowchart illustrating a method of manufacturing a double-sided light receiving type front-rear surface field solar cell according to still another embodiment of the present invention. Referring to FIG. 25, in the method of manufacturing a front-side and back-side solar cell, in which an emitter (n +) is provided at an upper layer of a p-type silicon substrate, and a rear field layer (p +) is provided at a lower layer of the substrate,
상기 에미터(n+) 상에 p+형 비정질 실리콘 박막층을 증착하고 패턴화하여 제1 부유접합층(p+)을 형성하는 단계(S501)와, 상기 에미터(n+)와 패턴화된 제1 부유접합층(p+) 상에 제1 반사방지막을 형성하는 단계(S502)와, 상기 에미터(n+)와 접촉하도록 전면전극을 형성하는 단계(S503)와, 상기 기판의 하층부에 저농도 후면전계층(p+)을 형성하는 단계(S504)와, 상기 저농도 후면전계층(p+) 상에 n+형 비정질 실리콘 박막층을 증착하고 패턴화하여 제2 부유접합층(n+)을 형성하는 단계(S505)와, 상기 저농도 후면전계층(p+) 상에 국부적 고농도 후면전계층(p++)을 형성하는 단계(S506)와, 상기 저농도 후면전계층(p+), 국부적 고농도 후면전계층(p++) 및 제2 부유접합층(n+) 상에 제2 반사방지막을 형성하는 단계(S507), 및 상기 국부적 고농도 후면전계층(p++)과 접촉되도록 후면전극을 형성하는 단계(S507)를 포함하여 이루어지며, 상기 제1 부유접합층(p+)은 상기 전면전극과 이격되어 형성되고, 상기 제2 부유접합층(n+)은 상기 후면전극과 이격되어 형성되는 것을 특징으로 한다.Depositing and patterning a p + type amorphous silicon thin film layer on the emitter (n +) to form a first floating junction layer (p +) (S501), and the first floating junction patterned with the emitter (n +) Forming a first anti-reflection film on the layer p +, forming a front electrode in contact with the emitter n +, and forming a low concentration backside electric field layer p + under the substrate; Forming a second floating junction layer (n +) by depositing and patterning an n + type amorphous silicon thin film layer on the low concentration backside field layer (p +) (S505), and the low concentration. Forming a local high concentration backside layer (p ++) on the backside layer (p +) (S506), the low concentration backside layer (p +), the local high concentration backside layer (p ++) and the second floating junction layer (n +) Forming a second anti-reflection film on (), and forming a rear electrode so as to be in contact with the local high concentration back surface layer (p ++). And a step (S507), wherein the first floating junction layer (p +) is formed spaced apart from the front electrode, and the second floating junction layer (n +) is formed spaced apart from the rear electrode. It features.
상기 고농도 후면전계층(310)을 제조하기 위하여, 레이저의 열적 반응을 사용하여 도핑 소스를 표면 도포하거나 액상 공급하여 이와 함께 상기 실리콘 기판의 표면을 국부적으로 가열하여 열확산시킴으로써 도핑 농도를 조절하는 방법이 있다. 이 방법은 실리콘 기판 표면에 도핑 소스를 포함하는 액체 또는 페이스트를 도포한 후 레이저를 사용하여 실리콘 기판 표면을 국부적으로 가열시켜 레이저의 열적 반응에 의해 도핑 원자가 실리콘 기판으로 확산되며, 국부적인 고농도 도핑층을 형성할 수 있다. 또한, 일부 특수한 용도로 제작된 레이저 장비의 경우 도핑 소스가 포함된 액체와 함께 레이저를 실리콘 기판표면에 조사하여 국부적인 고농도 도핑층을 형성할 수 있다. In order to manufacture the high concentration back-field layer 310, a method of controlling the doping concentration by surface coating or doping liquid supply using a thermal reaction of the laser to locally heat the surface of the silicon substrate with heat diffusion. have. This method applies a liquid or paste containing a doping source to the surface of a silicon substrate and then locally heats the surface of the silicon substrate using a laser, whereby doping atoms diffuse into the silicon substrate by a thermal reaction of the laser, and a locally heavily doped layer. Can be formed. In addition, in some special-purpose laser equipment, a laser may be irradiated onto the surface of a silicon substrate together with a liquid containing a doping source to form a locally highly doped layer.
상기 고농도 선택적 후면전계층을 제조하기 위하여, 상압 화학 기상 증착법(APCVD)을 사용하여 실리콘 기판 표면에 PSG(phospho-silicate glass) 또는 BSG(boro-silicate glass) 층을 도포한 후, 레지스트 또는 사진 식각 등의 방법을 사용하여 도포된 PSG 또는 BSG 층을 부분적으로 식각하여 제거함으로써 도핑 소스를 포함하는 층을 패터닝한 후 전기로에서 열처리하여 도핑 원자가 실리콘 기판으로 확산되도록 하여 국부 고농도 도핑층을 형성할 수 있다. In order to fabricate the high concentration selective back-field layer, a layer of phosphor-silicate glass (PSG) or boro-silicate glass (PSG) is applied to the surface of the silicon substrate using atmospheric chemical vapor deposition (APCVD), and then resist or photo etching is performed. By partially etching and removing the applied PSG or BSG layer using a method such as the above, the layer containing the doping source can be patterned and then heat-treated in an electric furnace so that the doping atoms can diffuse into the silicon substrate to form a locally high concentration doping layer. .
상기와 같은 방법으로 제조되는 본 발명의 전후면전계 태양전지 구조는 수광면에서, 고저 접합(high-low)이 있어서 소수 운송자인 전자가 표면으로 이동하는 것이 결함 밀도가 적은 결정 내부에서 방지되어, 전면전극 아래의 도핑층으로 이동하게 된다. 또한, 후면에서는 정공이 후면전계층 내에 존재하는 n+ 부유접합층에 의해 후면으로 이동하는 것이 제한되고, p++ 도핑층으로 이동하고 금속과 접촉한 면으로 재결합에 의한 소멸을 최소화하고 이동하기에 용이하게 된다. 따라서, 광생성 전하들의 전면 재결합 속도가 줄어들고 수집에 유리한 경로를 제공함으로써 태양전지 효율이 향상된다.The front and back surface field solar cell structure of the present invention manufactured by the above method has a high-low junction at the light-receiving surface, so that electrons, which are minority carriers, are prevented from moving inside the crystal with low defect density. It moves to the doping layer under the front electrode. In addition, in the rear surface, holes are restricted from moving to the rear surface by the n + floating junction layer existing in the rear electric field layer, and the surface is moved to the p ++ doping layer and minimizes the disappearance due to recombination to the surface in contact with the metal and is easy to move. do. Thus, solar cell efficiency is improved by reducing the rate of front recombination of photogenerated charges and providing an advantageous path for collection.
도 26은 본 발명의 일 실시예에 따른 고농도 에미터 및 저농도 에미터를 구비하는 에미터 태양전지의 구조를 나타내는 개략도이다. 도 26을 살펴보면, p형 실리콘 기판(201) 상층부에 고농도 에미터(n++)(202)가 구비되고, 상기 고농도 에미터(n+)(202) 상에는 저농도 에미터(n+)가 구비된다. 상기 저농도 에미터(n+)(202) 상에는 반사방지막(204)이 구비된다. 그리고, 상기 반사방지막(204) 및 저농도 에미터(n+)를 관통하여 상기 고농도 에미터(n++)(202)와 접촉되도록 전면전극(205)이 구비된다. 26 is a schematic diagram showing the structure of an emitter solar cell having a high concentration emitter and a low concentration emitter according to an embodiment of the present invention. Referring to FIG. 26, a high concentration emitter (n ++) 202 is provided on an upper layer of a p-type silicon substrate 201, and a low concentration emitter (n +) is provided on the high concentration emitter (n +) 202. An anti-reflection film 204 is provided on the low concentration emitter (n +) 202. The front electrode 205 is provided to contact the high concentration emitter (n ++) 202 through the anti-reflection film 204 and the low concentration emitter (n +).
한편, 상기 기판(201) 하층부에 후면전계층(p+)(206)이 구비된다. 상기 후면전계층(p+)(206)의 전면 상에는 후면전극(209)이 형성된다. On the other hand, a rear field layer (p +) 206 is provided under the substrate 201. The back electrode 209 is formed on the front surface of the back field layer (p +) 206.
이와 같이, 에미터 내에 불순물 원자의 도핑 농도 분포가 실리콘 기판 내부의 일정 깊이를 갖는 영역에서 가장 높고 표면에서는 상대적으로 낮은 도핑 농도를 갖도록 구성함으로써 광생성에 의해 발생되는 전자가 고농도 에미터를 경유하여 이에 접촉되도록 구비된 전면전극으로 수집될 수 있다. 실리콘 기판 표면은 도핑 농도가 낮기 때문에 태양광이 입사될 때 표면 쪽에서 광생성된 운송자들이 재결합될 확률이 감소하기 때문에 재결합 손실이 적어지고 효율이 증가할 수 있다. As such, the doping concentration distribution of the impurity atoms in the emitter is the highest in the region having a constant depth inside the silicon substrate and the relatively low doping concentration on the surface, so that the electrons generated by the photogeneration are generated via the high concentration emitter. It may be collected by the front electrode provided to contact this. Due to the low doping concentration of the silicon substrate, the recombination loss can be reduced and the efficiency can be increased because the probability of recombination of photogenerated transporters on the surface side when the sunlight is incident is reduced.
즉, 수광부의 실리콘 기판 표면 쪽 에미터는 도핑 농도가 낮기 때문에 면저항이 높고 기판 내부 쪽은 도핑 농도가 높기 때문에 면저항이 낮으므로 광생성된 소수 운송자인 전자는 에미터 내에서 기판 내부 쪽의 고농도 도핑된 에미터층을 따라 이동하기 용이하다. 실리콘 기판 내부는 표면에 비해 결함 밀도가 낮기 때문에 재결합 손실을 막을 수 있다. 전면전극이 저농도 도핑층(면저항이 높은 영역)보다 깊이 침투하여 고농도 도핑층(면저항이 낮은 영역)에 접촉함으로써 광생성된 소수 운송자인 전자들은 저항이 낮은 고농도 도핑층으로 이동하면서 전면전극과 접촉된 부위에서 수집된다. That is, since the emitter of the light-receiving part on the surface of the silicon substrate has a low doping concentration, the sheet resistance is high, and the inside of the substrate has a high doping concentration, so the sheet resistance is low. It is easy to move along the emitter layer. Inside the silicon substrate, the defect density is low compared to the surface, preventing recombination losses. As the front electrode penetrates deeper than the low concentration doping layer (high surface resistance) and contacts the high concentration doping layer (low surface resistance), the phototransmitted minority carrier electrons move to the high resistance doping layer having low resistance, Collected at the site.
한편, 상기 실리콘 기판이 n형인 경우, 상기 반사방지막은 Al2O3 유전층 박막 또는 AlN 유전층 박막인 것을 특징으로 할 수 있다.On the other hand, when the silicon substrate is n-type, the anti-reflection film may be characterized in that the Al 2 O 3 dielectric layer thin film or AlN dielectric layer thin film.
n형 실리콘 기판(201)과 다른 타입의 p+형 저농도 에미터(p+) 표면이 수광부가 되기 때문에 이에 적합한 유전층이 사용되어야 한다. p+ 도핑층의 패시베이션을 위한 유전층으로는 고정 음전하(fixed negative charge)를 갖는 유전층이 바람직하며 이에는 Al2O3, AlN 등이 있다. Since the n-type silicon substrate 201 and the other type of p + type low concentration emitter (p +) surface becomes the light receiving portion, a dielectric layer suitable for this should be used. As the dielectric layer for passivation of the p + doped layer, a dielectric layer having a fixed negative charge is preferable, such as Al 2 O 3 , AlN, or the like.
도 27은 본 발명의 일 실시예에 따른 에미터 태양전지의 제조방법을 설명하기 위한 공정 순서도이고, 도 28a 내지 28f는 본 발명의 일 실시예에 따른 에미터 태양전지의 제조방법을 설명하기 위한 공정 단면도이다.FIG. 27 is a process flowchart illustrating a method of manufacturing an emitter solar cell according to an embodiment of the present invention, and FIGS. 28A to 28F illustrate a method of manufacturing an emitter solar cell according to an embodiment of the present invention. It is a process cross section.
도 27 및 도 28a 내지 28f를 살펴보면, p형 실리콘 기판이 준비되고(도 28a), 상기 p형 실리콘 기판 상층부에 고농도 에미터(n++) 및 저농도 에미터(n+)를 형성한다(도 28b). 그 후, 상기 저농도 에미터(n+) 상에 반사방지막을 형성하고(도 28c), 상기 고농도 에미터(n++)와 접촉하도록 전면전극을 형성한다(도 28d). 그리고, 상기 기판 하층부에 후면전계층(p+)을 형성한 후(도 28e), 상기 후면전계층(p+) 상에 후면전극을 형성한다(도 28f). Referring to FIGS. 27 and 28A to 28F, a p-type silicon substrate is prepared (FIG. 28A), and a high concentration emitter (n ++) and a low concentration emitter (n +) are formed on an upper layer of the p-type silicon substrate (FIG. 28B). Thereafter, an antireflection film is formed on the low concentration emitter (n +) (FIG. 28C), and a front electrode is formed to contact the high concentration emitter (n ++) (FIG. 28D). Then, after forming the rear field layer p + on the lower layer of the substrate (FIG. 28E), a rear electrode is formed on the rear field layer p + (FIG. 28F).
한편, 도시하지는 않았지만, 광생성된 정공의 후면전극으로의 수집을 원활하게 하기 위해 후면전계층 영역에 형성되는 국부적 고농도 후면전계층(n++)을 더 포함할 수 있다. On the other hand, although not shown, it may further include a local high concentration backside layer (n + +) formed in the backside layer area in order to facilitate the collection of photogenerated holes to the back electrode.
상기 고농도 후면전계층(310)을 제조하기 위하여, 레이저의 열적 반응을 사용하여 도핑 소스를 표면 도포하거나 액상 공급하여 이와 함께 상기 실리콘 기판의 표면을 국부적으로 가열하여 열확산시킴으로써 도핑 농도를 조절하는 방법이 있다. 이 방법은 실리콘 기판 표면에 도핑 소스를 포함하는 액체 또는 페이스트를 도포한 후 레이저를 사용하여 실리콘 기판 표면을 국부적으로 가열시켜 레이저의 열적 반응에 의해 도핑 원자가 실리콘 기판으로 확산되며, 국부적인 고농도 도핑층을 형성할 수 있다. 또한, 일부 특수한 용도로 제작된 레이저 장비의 경우 도핑 소스가 포함된 액체와 함께 레이저를 실리콘 기판표면에 조사하여 국부적인 고농도 도핑층을 형성할 수 있다. In order to manufacture the high concentration back-field layer 310, a method of controlling the doping concentration by surface coating or doping liquid supply using a thermal reaction of the laser to locally heat the surface of the silicon substrate with heat diffusion. have. This method applies a liquid or paste containing a doping source to the surface of a silicon substrate and then locally heats the surface of the silicon substrate using a laser, whereby doping atoms diffuse into the silicon substrate by a thermal reaction of the laser, and a locally heavily doped layer. Can be formed. In addition, in some special-purpose laser equipment, a laser may be irradiated onto the surface of a silicon substrate together with a liquid containing a doping source to form a locally highly doped layer.
상기 고농도 선택적 후면전계층을 제조하기 위하여, 상압 화학 기상 증착법(APCVD)을 사용하여 실리콘 기판 표면에 PSG(phospho-silicate glass) 또는 BSG(boro-silicate glass) 층을 도포한 후, 레지스트 또는 사진 식각 등의 방법을 사용하여 도포된 PSG 또는 BSG 층을 부분적으로 식각하여 제거함으로써 도핑 소스를 포함하는 층을 패터닝한 후 전기로에서 열처리하여 도핑 원자가 실리콘 기판으로 확산되도록 하여 국부 고농도 도핑층을 형성할 수 있다. In order to fabricate the high concentration selective back-field layer, a layer of phosphor-silicate glass (PSG) or boro-silicate glass (PSG) is applied to the surface of the silicon substrate using atmospheric chemical vapor deposition (APCVD), and then resist or photo etching is performed. By partially etching and removing the applied PSG or BSG layer using a method such as the above, the layer containing the doping source can be patterned and then heat-treated in an electric furnace so that the doping atoms can diffuse into the silicon substrate to form a locally high concentration doping layer. .
한편, p형 실리콘 기판 상층부에 고농도 에미터(n++) 및 저농도 에미터(n+)를 형성하는 단계는, 상기 기판 상층부에 저농도 에미터(n+)를 형성한 후, 상기 저농도 에미터(n+)의 일정 깊이 영역에 높은 에너지로 이온 주입하여 불순물 원자를 고농도 도핑함으로써 고농도 에미터(n++)를 형성할 수 있다.Meanwhile, in the forming of the high concentration emitter (n ++) and the low concentration emitter (n +) on the upper layer of the p-type silicon substrate, after forming the low concentration emitter (n +) on the upper layer of the substrate, the low concentration emitter (n +) A high concentration emitter (n ++) can be formed by ion implantation with a high energy in a predetermined depth region and high concentration doping of impurity atoms.
또한, 상기 기판 상층부에 고농도 에미터(n++)를 형성한 후, 상기 고농도 에미터(n++) 상층부에 상기 기판과 다른 용해도 및 확산계수를 갖는 막을 형성함으로써 기판 표면에 존재하는 불순물 원자를 외부로 확산시킴으로써 저농도 에미터(n+)를 형성할 수 있다. In addition, by forming a high concentration emitter (n + +) on the upper layer of the substrate, and then forming a film having a solubility and diffusion coefficient different from the substrate on the high emitter (n + +) upper layer to diffuse the impurity atoms present on the substrate surface to the outside The low concentration emitter (n +) can be formed.
그리고, 상기 기판 상층부에 고농도 에미터(n++)를 형성한 후, 상기 고농도 에미터(n++) 상층부에 상기 기판과 다른 반도체 유형을 형성하는 2차 불순물 원자를 소량 주입함으로써 기존의 불순물 원자를 상쇄시켜 저농도 에미터(n+)를 형성할 수도 있다.After forming a high concentration emitter (n ++) on the upper layer of the substrate, a small amount of secondary impurity atoms forming a semiconductor type different from the substrate is formed in the upper concentration emitter (n ++) to cancel the existing impurity atoms. It is also possible to form low concentration emitters (n +).
상기와 같은 방법으로 제조되는 본 발명의 에미터 태양전지 구조는 수광면에서, 고저 접합(high-low)이 있어서 소수 운송자인 전자가 표면으로 이동하는 것이 결함 밀도가 적은 결정 내부에서 방지되어, 전면전극 아래의 고농도 에미터층으로 이동하게 된다. 따라서, 표면에서의 재결합에 의한 소멸을 최소화하고 이동하기에 용이하게 된다. 따라서, 광생성 전하들의 전면 재결합 속도가 줄어들고 수집에 유리한 경로를 제공함으로써 태양전지 효율이 향상된다.The emitter solar cell structure of the present invention manufactured by the above method has a high-low junction at the light-receiving surface, so that electrons, which are minority carriers, are prevented from moving inside the crystal with low defect density. It moves to the high emitter layer below the electrode. Therefore, it is easy to minimize the disappearance by recombination at the surface and to move. Thus, solar cell efficiency is improved by reducing the rate of front recombination of photogenerated charges and providing an advantageous path for collection.
이상에서는 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although described above with reference to the embodiments, those skilled in the art can be variously modified and changed within the scope of the invention without departing from the spirit and scope of the invention described in the claims below. I can understand.
전면(수광면)의 경우, 도핑된 n+형 에미터 위에 p+형 부유접합층(floating junction layer)을 형성하여 전면전계(front surface field)로서 소수 운송자인 전자가 결함 밀도가 높은 표면으로 이동하는 것을 억제하여 결함 밀도가 낮은 실리콘 기판 내부에 전계를 형성하여 소수 운송자 전자의 재결합 손실없이 전극까지 이동할 수 있도록 하여 수입 효율을 높일 수 있다. In the case of the front surface (light-receiving surface), a p + type floating junction layer is formed on the doped n + type emitter to prevent electrons, which are minority carriers, from the front surface field moving to the surface with high density of defects. It is possible to increase the import efficiency by forming an electric field inside a silicon substrate having a low density of defects and moving to the electrode without recombination loss of a few carrier electrons.
또한, p+ 후면전계 내에 n+형의 부유접합층을 삽입하여 다수 운송자인 정공이 결함 밀도가 높은 표면으로 이동하는 것을 억제함으로써 재결합 손실을 최소화하여 후면 전극으로의 수집 효율을 높일 수 있다. In addition, by inserting the n + type floating junction layer in the p + back field to suppress the movement of the hole of a large number of carriers to the surface with a high density of defects, it is possible to minimize the recombination loss to increase the collection efficiency to the back electrode.
즉, 에미터 및 후면전계 내에 부유접합으로 도핑층을 삽입하여 광생성된 운송자가 표면으로 이동하는 것을 억제할 수 있으므로 표면 재결합 속도의 감소를 기대할 수 있다. That is, since the doped layer is inserted into the emitter and the backside field by floating bonding, the photo-generated transporter can be prevented from moving to the surface, and thus, the surface recombination rate can be reduced.
한편, 양면 수광형 태양전지 구조의 적용에 따른 효과는 다음과 같다.On the other hand, the effects of the application of the double-sided light receiving solar cell structure is as follows.
빛을 양면에서 받을 수 있으므로 태양광을 흡수할 수 있는 양이 커지고 태양빛을 전면에서 받을 수 있고 지표면에서 반사된 빛을 받을 수도 있다. 따라서, 광생성 운송자의 양이 증가하여 단락전류가 증가하고 효율이 상승된다. Since light can be received from both sides, the amount of sunlight can be absorbed, the sun can be received from the front, and the light reflected from the surface can be received. Thus, the amount of photogenerated transporter is increased to increase short circuit current and to increase efficiency.
또한, 양면이 동일한 구조이므로 고온 공정 후 휨(bowing) 현상이 적어지므로 제조 공정 중의 파손을 줄일 수 있다. In addition, since both sides have the same structure, bowing after the high temperature process is reduced, so that breakage during the manufacturing process can be reduced.
후면 전체에 전극을 도포하지 않으므로 전극 사용량이 줄어들어 원가절감이 가능하다.Since the electrode is not coated on the entire back side, the electrode usage is reduced and cost can be reduced.
유전층 박막을 동시에 양면 증착하는 공정을 적용할 경우 공정수를 줄일 수 있어서 원가절감할 수 있다. 또한, 미관상 좋아진다.When the process of simultaneously depositing both sides of the dielectric layer thin film is applied, the number of processes can be reduced, thereby reducing the cost. It also improves aesthetics.
또한, 실리콘 기판의 표면 농도가 상대적으로 낮고 기판 내부의 일정 깊이 영역에서 불순물 농도가 가장 높기 때문에 에미터가 고농도 도핑된 기판 내부의 에미터층을 따라 흐르고 전면전극에 수집되기 때문에 재결합 손실이 적고 접촉 저항이 낮아지며, 수집 효율이 증가한다.In addition, since the surface concentration of the silicon substrate is relatively low and the impurity concentration is highest in a certain depth region inside the substrate, the emitter flows along the emitter layer inside the heavily doped substrate and is collected at the front electrode, so that the recombination loss is low and the contact resistance is low. Is lowered and the collection efficiency is increased.

Claims (59)

  1. p형 실리콘 기판;p-type silicon substrate;
    상기 기판 상층부에 구비된 에미터(n++); An emitter (n ++) provided in an upper portion of the substrate;
    상기 에미터(n++)가 형성된 영역의 일부에 구비되는 부유접합층(p+);A floating bonding layer (p +) provided in a part of the region where the emitter (n ++) is formed;
    상기 에미터(n++)와 부유접합층(p+) 상층부에 구비된 반사방지막; 및An anti-reflection film provided on an upper portion of the emitter (n ++) and the floating bonding layer (p +); And
    상기 에미터(n++)와 접촉되는 전면전극을 포함하여 이루어지며,It comprises a front electrode in contact with the emitter (n + +),
    상기 부유접합층(p+)은 상기 전면전극과 접촉하지 않는 것을 특징으로 하는 전후면전계 태양전지.And the floating junction layer (p +) is not in contact with the front electrode.
  2. 제1항에 있어서,The method of claim 1,
    상기 반사방지막은 Al2O3 유전층 박막인 것을 특징으로 하는 전후면전계 태양전지.The anti-reflection film is a front and back surface field solar cell, characterized in that the Al 2 O 3 dielectric layer thin film.
  3. 제1항에 있어서,The method of claim 1,
    상기 반사방지막은 AlN 유전층 박막인 것을 특징으로 하는 전후면전계 태양전지.The anti-reflection film is a front and back field solar cell, characterized in that the AlN dielectric layer thin film.
  4. p형 실리콘 기판;p-type silicon substrate;
    상기 기판 하층부에 구비된 후면전계층(p+);A backside electric field layer (p +) provided in the lower layer of the substrate;
    상기 후면전계층(p+)이 형성된 영역의 일부에 구비되는 부유접합층(n+); 및A floating junction layer (n +) provided in a portion of the region in which the backside electric field layer (p +) is formed; And
    상기 후면전계층(p+)과 접촉되는 후면전극을 포함하여 이루어지며,It comprises a back electrode in contact with the back field layer (p +),
    상기 부유접합층(n+)은 상기 후면전극과 접촉하지 않는 것을 특징으로 하는 전후면전계 태양전지.The floating junction layer (n +) is a front and back surface field solar cell, characterized in that not in contact with the back electrode.
  5. 제4항에 있어서,The method of claim 4, wherein
    상기 후면전계층(p+) 내부에 고농도로 도핑된 선택적 후면전계층(p++)을 더 구비하고, 상기 선택적 후면전계층(p++)은 상기 후면전극과 접촉되는 것을 특징으로 하는 전후면전계 태양전지.And a back dopant layer (p ++) doped at a high concentration inside the backplate layer (p +), wherein the backsheet layer (p ++) is in contact with the back electrode.
  6. p형 실리콘 기판;p-type silicon substrate;
    상기 기판 상층부에 구비된 에미터(n++); An emitter (n ++) provided in an upper portion of the substrate;
    상기 에미터(n++)가 형성된 영역의 일부에 구비되는 제1 부유접합층(p+);A first floating junction layer (p +) provided in a portion of the region where the emitter (n ++) is formed;
    상기 에미터(n++)와 제1 부유접합층(p+) 상층부에 구비된 반사방지막;An anti-reflection film provided on an upper portion of the emitter (n ++) and the first floating bonding layer (p +);
    상기 에미터(n++)와 접촉되는 전면전극;A front electrode in contact with the emitter (n ++);
    상기 기판 하층부에 구비된 후면전계층(p+);A backside electric field layer (p +) provided in the lower layer of the substrate;
    상기 후면전계층(p+)이 형성된 영역의 일부에 구비되는 제2 부유접합층(n+); 및A second floating junction layer (n +) provided in a portion of the region in which the backside electric field layer (p +) is formed; And
    상기 후면전계층(p+)과 접촉되는 후면전극을 포함하여 이루어지며,It comprises a back electrode in contact with the back field layer (p +),
    상기 제1 부유접합층(p+)은 상기 전면전극과 접촉하지 않고, 상기 제2 부유접합층(n+)은 상기 후면전극과 접촉하지 않는 것을 특징으로 하는 전후면전계 태양전지.And the first floating junction layer (p +) does not contact the front electrode and the second floating junction layer (n +) does not contact the rear electrode.
  7. 제6항에 있어서,The method of claim 6,
    상기 후면전계층(p+) 내부에 고농도로 도핑된 선택적 후면전계층(p++)을 더 구비하고, 상기 선택적 후면전계층(p++)은 상기 후면전극과 접촉되는 것을 특징으로 하는 전후면전계 태양전지.And a back dopant layer (p ++) doped at a high concentration inside the backplate layer (p +), wherein the backsheet layer (p ++) is in contact with the back electrode.
  8. 제6항에 있어서,The method of claim 6,
    상기 반사방지막은 Al2O3 유전층 박막인 것을 특징으로 하는 전후면전계 태양전지.The anti-reflection film is a front and back surface field solar cell, characterized in that the Al 2 O 3 dielectric layer thin film.
  9. 제6항에 있어서,The method of claim 6,
    상기 반사방지막은 AlN 유전층 박막인 것을 특징으로 하는 전후면전계 태양전지.The anti-reflection film is a front and back field solar cell, characterized in that the AlN dielectric layer thin film.
  10. p형 실리콘 기판의 상층부에 에미터(n++)가 구비되는 전후면전계 태양전지의 제조방법에 있어서,In the manufacturing method of the front and rear surface field solar cell, wherein the emitter (n ++) is provided on the upper layer of the p-type silicon substrate,
    상기 에미터(n++)가 형성된 영역의 일부에 부유접합층(p+)을 형성하는 단계;Forming a floating junction layer (p +) in a portion of the region where the emitter (n ++) is formed;
    상기 에미터(n++)와 부유접합층(p+) 상에 반사방지막을 형성하는 단계; 및Forming an anti-reflection film on the emitter (n ++) and the floating bonding layer (p +); And
    상기 에미터(n++)와 접촉하도록 전면전극을 형성하는 단계를 포함하여 이루어지며, And forming a front electrode to be in contact with the emitter (n ++),
    상기 부유접합층(p+)은 상기 전면전극과 접촉하지 않는 것을 특징으로 하는 전후면전계 태양전지의 제조방법.And the floating junction layer (p +) is not in contact with the front electrode.
  11. p형 실리콘 기판의 하층부에 후면전계층(p++)이 구비되는 전후면전계 태양전지의 제조방법에 있어서,In the manufacturing method of the front-side and back-side solar cell provided with a rear field layer (p ++) in the lower layer of the p-type silicon substrate,
    상기 후면전계층(p++)이 형성된 영역의 일부에 부유접합층(n+)을 형성하는 단계; Forming a floating junction layer (n +) in a portion of the region in which the backside field layer (p ++) is formed;
    상기 후면전계층(p++) 및 부유접합층(n+) 상에 후면 패시베이션층을 형성하는 단계; 및Forming a back passivation layer on the back surface field layer (p ++) and the floating junction layer (n +); And
    상기 후면 패시베이션층 상에 상기 후면전계층(p++)과 접촉하도록 후면전극을 형성하는 단계를 포함하여 이루어지며,And forming a rear electrode on the rear passivation layer so as to contact the rear electric field layer (p ++).
    상기 부유접합층(n+)은 상기 후면전극과 접촉하지 않는 것을 특징으로 하는 전후면전계 태양전지의 제조방법.And the floating junction layer (n +) is not in contact with the back electrode.
  12. p형 실리콘 기판의 하층부에 후면전계층(p+)이 구비되는 전후면전계 태양전지의 제조방법에 있어서,In the manufacturing method of the front and rear surface field solar cell, wherein the backside field layer (p +) is provided on the lower layer of the p-type silicon substrate,
    상기 후면전계층(p+)이 형성된 영역의 일부에 부유접합층(n+)을 형성하는 단계; Forming a floating junction layer (n +) in a portion of the region in which the backside field layer (p +) is formed;
    상기 후면전계층(p+)이 형성된 영역의 일부에 고농도로 도핑된 선택적 후면전계층(p++)을 형성하는 단계; Forming a selective backside field layer (p ++) highly doped in a portion of the region where the backside field layer (p +) is formed;
    상기 후면전계층(p+) 및 부유접합층(n+) 상에 후면 패시베이션층을 형성하는 단계; 및Forming a back passivation layer on the back surface field layer (p +) and the floating junction layer (n +); And
    상기 후면 패시베이션층 상에 상기 선택적 후면전계층(p++)과 접촉하도록 후면전극을 형성하는 단계를 포함하여 이루어지며,And forming a rear electrode on the rear passivation layer so as to contact the selective rear electric field layer (p ++).
    상기 부유접합층(n+)은 상기 후면전극과 접촉하지 않는 것을 특징으로 하는 전후면전계 태양전지의 제조방법.And the floating junction layer (n +) is not in contact with the back electrode.
  13. p형 실리콘 기판의 상층부에 에미터(n++)가 구비되고, 상기 기판의 하층부에 후면전계층(p++)이 구비되는 전후면전계 태양전지의 제조방법에 있어서,In the manufacturing method of the front-side and back-side solar cell, wherein the emitter (n + +) is provided in the upper layer of the p-type silicon substrate, and the rear field layer (p + +) is provided in the lower layer of the substrate,
    상기 에미터(n++)가 형성된 영역의 일부에 제1 부유접합층(p+)을 형성하는 단계;Forming a first floating junction layer (p +) in a portion of the region where the emitter (n ++) is formed;
    상기 에미터(n++)와 제1 부유접합층(p+) 상에 반사방지막을 형성하는 단계; Forming an anti-reflection film on the emitter (n ++) and the first floating junction layer (p +);
    상기 에미터(n++)와 접촉하도록 전면전극을 형성하는 단계;Forming a front electrode in contact with the emitter (n ++);
    상기 후면전계층(p++)이 형성된 영역의 일부에 제2 부유접합층(n+)을 형성하는 단계; Forming a second floating junction layer (n +) in a portion of the region in which the backside field layer (p ++) is formed;
    상기 후면전계층(p++) 및 제2 부유접합층(n+) 상에 후면 패시베이션층을 형성하는 단계; 및Forming a back passivation layer on the back field layer (p ++) and the second floating junction layer (n +); And
    상기 후면 패시베이션층 상에 상기 후면전계층(p++)과 접촉하도록 후면전극을 형성하는 단계를 포함하여 이루어지며, And forming a rear electrode on the rear passivation layer so as to contact the rear electric field layer (p ++).
    상기 제1 부유접합층(p+)은 상기 전면전극과 접촉하지 않고, 상기 제2 부유접합층(n+)은 상기 후면전극과 접촉하지 않는 것을 특징으로 하는 전후면전계 태양전지의 제조방법.And the first floating junction layer (p +) does not contact the front electrode, and the second floating junction layer (n +) does not contact the rear electrode.
  14. p형 실리콘 기판의 상층부에 에미터(n++)가 구비되고, 상기 기판의 하층부에 후면전계층(p+)이 구비되는 전후면전계 태양전지의 제조방법에 있어서,In the manufacturing method of the front and rear surface field solar cell, wherein the emitter (n + +) is provided in the upper layer of the p-type silicon substrate, the rear field layer (p +) is provided in the lower layer of the substrate,
    상기 에미터(n++)가 형성된 영역의 일부에 제1 부유접합층(p+)을 형성하는 단계;Forming a first floating junction layer (p +) in a portion of the region where the emitter (n ++) is formed;
    상기 에미터(n++)와 제1 부유접합층(p+) 상에 반사방지막을 형성하는 단계; Forming an anti-reflection film on the emitter (n ++) and the first floating junction layer (p +);
    상기 에미터(n++)와 접촉하도록 전면전극을 형성하는 단계;Forming a front electrode in contact with the emitter (n ++);
    상기 후면전계층(p+)이 형성된 영역의 일부에 제2 부유접합층(n+)을 형성하는 단계; Forming a second floating junction layer (n +) in a portion of the region in which the backside field layer (p +) is formed;
    상기 후면전계층(p+)이 형성된 영역의 일부에 고농도로 도핑된 선택적 후면전계층(p++)을 형성하는 단계; Forming a selective backside field layer (p ++) highly doped in a portion of the region where the backside field layer (p +) is formed;
    상기 후면전계층(p+) 및 제2 부유접합층(n+) 상에 후면 패시베이션층을 형성하는 단계; 및Forming a back passivation layer on the back field layer (p +) and the second floating junction layer (n +); And
    상기 후면 패시베이션층 상에 상기 선택적 후면전계층(p++)과 접촉하도록 후면전극을 형성하는 단계를 포함하여 이루어지며,And forming a rear electrode on the rear passivation layer so as to contact the selective rear electric field layer (p ++).
    상기 제1 부유접합층(p+)은 상기 전면전극과 접촉하지 않고, 상기 제2 부유접합층(n+)은 상기 후면전극과 접촉하지 않는 것을 특징으로 하는 전후면전계 태양전지의 제조방법.And the first floating junction layer (p +) does not contact the front electrode, and the second floating junction layer (n +) does not contact the rear electrode.
  15. p형 실리콘 기판;p-type silicon substrate;
    상기 기판 상층부에 구비된 에미터(n+); An emitter (n +) provided in an upper portion of the substrate;
    상기 에미터(n+) 상에 증착되어 구비되는 패턴 구조의 부유접합층(p+)A floating junction layer (p +) having a pattern structure that is deposited on the emitter (n +)
    상기 부유접합층(p+) 상에 구비되는 반사방지막; 및An anti-reflection film provided on the floating bonding layer p +; And
    상기 에미터(n+)와 접촉되는 전면전극을 포함하여 이루어지며,It comprises a front electrode in contact with the emitter (n +),
    상기 부유접합층(p+)은 상기 전면전극과 접촉하지 않는 것을 특징으로 하는 전후면전계 태양전지.And the floating junction layer (p +) is not in contact with the front electrode.
  16. 제15항에 있어서,The method of claim 15,
    상기 부유접합층(p+)은 비정질 실리콘(a-Si) 박막층인 것을 특징으로 하는 전후면전계 태양전지.The floating junction layer (p +) is a front and back surface field solar cell, characterized in that the amorphous silicon (a-Si) thin film layer.
  17. 제15항에 있어서,The method of claim 15,
    상기 부유접합층(p+)은 30nm 미만의 두께를 가지는 것을 특징으로 하는 전후면전계 태양전지.The floating junction layer (p +) is a front and back surface field solar cell, characterized in that having a thickness of less than 30nm.
  18. 제15항에 있어서,The method of claim 15,
    상기 에미터(n+)는 80 내지 150Ω/sq. 의 면저항을 가지는 것을 특징으로 하는 전후면전계 태양전지.The emitter (n +) is 80 to 150 Ω / sq. Front and back surface field solar cell, characterized in that it has a sheet resistance.
  19. 제15항에 있어서,The method of claim 15,
    상기 에미터(n+)는 0.3㎛ 이하의 두께를 가지는 것을 특징으로 하는 전후면전계 태양전지.The emitter (n +) is a front and back field solar cell, characterized in that having a thickness of 0.3㎛ or less.
  20. 제15항에 있어서,The method of claim 15,
    상기 반사방지막은 Al2O3 유전층 박막인 것을 특징으로 하는 전후면전계 태양전지.The anti-reflection film is a front and back surface field solar cell, characterized in that the Al 2 O 3 dielectric layer thin film.
  21. 제15항에 있어서,The method of claim 15,
    상기 반사방지막은 AlN 유전층 박막인 것을 특징으로 하는 전후면전계 태양전지.The anti-reflection film is a front and back surface field solar cell, characterized in that the AlN dielectric layer thin film.
  22. p형 실리콘 기판;p-type silicon substrate;
    상기 기판 상층부에 구비된 에미터(n+); An emitter (n +) provided in an upper portion of the substrate;
    상기 에미터(n+) 상에 증착되어 구비되는 패턴 구조의 제1 부유접합층(p+);A first floating junction layer (p +) having a pattern structure deposited on the emitter (n +);
    상기 제1 부유접합층(p+) 상에 구비되는 반사방지막; An anti-reflection film provided on the first floating bonding layer p +;
    상기 에미터(n+)와 접촉되는 전면전극;A front electrode in contact with the emitter (n +);
    상기 기판 하층부에 구비된 후면전계층(p++);A backside field layer (p ++) provided on the lower layer of the substrate;
    상기 후면전계층(p++) 상에 증착되어 구비되는 패턴 구조의 제2 부유접합층(n+); 및A second floating junction layer (n +) having a pattern structure deposited and provided on the backside field layer (p ++); And
    상기 후면전계층(p++)과 접촉되는 후면전극을 포함하여 이루어지며,It comprises a back electrode in contact with the back field layer (p ++),
    상기 제1 부유접합층(p+)은 상기 전면전극과 접촉하지 않고, 상기 제2 부유접합층(n+)은 상기 후면전극과 접촉하지 않는 것을 특징으로 하는 전후면전계 태양전지.And the first floating junction layer (p +) does not contact the front electrode and the second floating junction layer (n +) does not contact the rear electrode.
  23. 제22항에 있어서,The method of claim 22,
    상기 후면전계층(p++)은 상기 후면전극과 대응하는 지점에 배치되는 국부적 고농도 도핑층인 것을 특징으로 하는 전후면전계 태양전지.And the backside field layer (p ++) is a local high concentration doping layer disposed at a point corresponding to the backside electrode.
  24. 제23항에 있어서,The method of claim 23, wherein
    상기 기판의 하층부에 저농도의 후면전계층(p+)을 더 구비하는 것을 특징으로 하는 전후면전계 태양전지.A front and back surface field solar cell, further comprising a low concentration backside field layer (p +) in the lower layer of the substrate.
  25. 제22항에 있어서,The method of claim 22,
    상기 제1 부유접합층(p+) 및 제2 부유접합층(n+)은 비정질 실리콘(a-Si) 박막층인 것을 특징으로 하는 전후면전계 태양전지.And the first floating junction layer (p +) and the second floating junction layer (n +) are amorphous silicon (a-Si) thin film layers.
  26. 제22항에 있어서,The method of claim 22,
    상기 제1 부유접합층(p+)은 30nm 미만의 두께를 가지는 것을 특징으로 하는 전후면전계 태양전지.The first floating junction layer (p +) is a front and back surface field solar cell, characterized in that having a thickness of less than 30nm.
  27. 제22항에 있어서,The method of claim 22,
    상기 에미터(n+)는 80 내지 150Ω/sq. 의 면저항을 가지는 것을 특징으로 하는 전후면전계 태양전지.The emitter (n +) is 80 to 150 Ω / sq. Front and back surface field solar cell, characterized in that it has a sheet resistance.
  28. 제22항에 있어서,The method of claim 22,
    상기 에미터(n+)는 0.3㎛ 이하의 두께를 가지는 것을 특징으로 하는 전후면전계 태양전지.The emitter (n +) is a front and back field solar cell, characterized in that having a thickness of 0.3㎛ or less.
  29. 제22항에 있어서,The method of claim 22,
    상기 반사방지막은 Al2O3 유전층 박막인 것을 특징으로 하는 전후면전계 태양전지.The anti-reflection film is a front and back surface field solar cell, characterized in that the Al 2 O 3 dielectric layer thin film.
  30. 제22항에 있어서,The method of claim 22,
    상기 반사방지막은 AlN 유전층 박막인 것을 특징으로 하는 전후면전계 태양전지.The anti-reflection film is a front and back surface field solar cell, characterized in that the AlN dielectric layer thin film.
  31. p형 실리콘 기판의 상층부에 에미터(n+)가 구비되는 전후면전계 태양전지의 제조방법에 있어서,In the manufacturing method of the front and rear surface field solar cell, wherein the emitter (n +) is provided on the upper layer of the p-type silicon substrate,
    상기 에미터(n+) 상에 p+형 비정질 실리콘 박막층을 증착하고 패턴화하여 부유접합층(p+)을 형성하는 단계;Depositing and patterning a p + type amorphous silicon thin film layer on the emitter (n +) to form a floating junction layer (p +);
    상기 에미터(n+)와 패턴화된 부유접합층(p+) 상에 반사방지막을 형성하는 단계; 및Forming an anti-reflection film on the emitter (n +) and the patterned floating junction layer (p +); And
    상기 에미터(n+)와 접촉하도록 전면전극을 형성하는 단계를 포함하여 이루어지며, And forming a front electrode to contact the emitter (n +),
    상기 부유접합층(p+)은 상기 전면전극과 접촉하지 않는 것을 특징으로 하는 전후면전계 태양전지의 제조방법.And the floating junction layer (p +) is not in contact with the front electrode.
  32. p형 실리콘 기판의 상층부에 에미터(n+)가 구비되고, 상기 기판의 하층부에 후면전계층(p++)이 구비되는 전후면전계 태양전지의 제조방법에 있어서,In the manufacturing method of the front-side and back-side solar cell, the emitter (n +) is provided in the upper layer of the p-type silicon substrate, the rear field layer (p ++) is provided in the lower layer of the substrate
    상기 에미터(n+) 상에 p+형 비정질 실리콘 박막층을 증착하고 패턴화하여 제1 부유접합층(p+)을 형성하는 단계;Depositing and patterning a p + type amorphous silicon thin film layer on the emitter (n +) to form a first floating junction layer (p +);
    상기 에미터(n+)와 패턴화된 제1 부유접합층(p+) 상에 반사방지막을 형성하는 단계; Forming an anti-reflection film on the emitter (n +) and the patterned first floating junction layer (p +);
    상기 에미터(n+)와 접촉하도록 전면전극을 형성하는 단계;Forming a front electrode in contact with the emitter (n +);
    상기 기판 하층부에 후면전계층(p++)을 형성하는 단계;Forming a rear electric field layer (p ++) on the lower layer of the substrate;
    상기 후면전계층(p++) 상에 n+형 비정질 실리콘 박막층을 증착하고 패턴화하여 제2 부유접합층(n+)을 형성하는 단계;Depositing and patterning an n + type amorphous silicon thin film layer on the backside field layer (p ++) to form a second floating junction layer (n +);
    상기 후면전계층(p++) 및 제2 부유접합층(n+) 상에 후면 패시베이션층을 형성하는 단계; 및Forming a back passivation layer on the back field layer (p ++) and the second floating junction layer (n +); And
    상기 후면 패시베이션층 상에 상기 후면전계층(p++)과 접촉하도록 후면전극을 형성하는 단계를 포함하여 이루어지며,And forming a rear electrode on the rear passivation layer so as to contact the rear electric field layer (p ++).
    상기 제1 부유접합층(p+)은 상기 전면전극과 접촉하지 않고, 상기 제2 부유접합층(n+)은 상기 후면전극과 접촉하지 않는 것을 특징으로 하는 전후면전계 태양전지의 제조방법.And the first floating junction layer (p +) does not contact the front electrode, and the second floating junction layer (n +) does not contact the rear electrode.
  33. 제32항에 있어서,33. The method of claim 32,
    상기 후면전계층(p++)은 상기 후면전극과 대응하는 지점에 배치되는 국부적 고농도 도핑층인 것을 특징으로 하는 전후면전계 태양전지의 제조방법.And the backside field layer (p ++) is a local high concentration doping layer disposed at a point corresponding to the backside electrode.
  34. 제33항에 있어서,The method of claim 33, wherein
    상기 기판의 하층부에 저농도의 후면전계층(p+)을 형성하는 단계를 더 포함하는 것을 특징으로 하는 전후면전계 태양전지의 제조방법.And forming a low concentration backside field layer (p +) in the lower layer of the substrate.
  35. 제1 도전형의 실리콘 기판;A silicon substrate of a first conductivity type;
    상기 기판 상층부에 구비된 제2 도전형의 에미터; An emitter of a second conductivity type provided in an upper portion of the substrate;
    상기 에미터가 형성된 영역의 일부에 구비되는 제1 도전형의 제1 부유접합층;A first floating bonding layer of a first conductivity type provided in a part of the region where the emitter is formed;
    상기 에미터와 제1 부유접합층 상층부에 구비되는 제1 반사방지막; A first anti-reflection film provided on the emitter and the first floating bonding layer;
    상기 에미터와 접촉되는 전면전극;A front electrode in contact with the emitter;
    상기 기판 하층부에 구비된 제1 도전형의 후면전계층;A first conductivity type backside field layer provided on the substrate underlayer;
    상기 후면전계층이 형성된 영역의 일부에 구비되는 제2 도전형의 제2 부유접합층;A second floating junction layer of a second conductivity type provided in a portion of the region in which the backside field layer is formed;
    상기 후면전계층과 제2 부유접합층 상층부에 구비되는 제2 반사방지막; 및A second anti-reflection film provided on the rear field layer and the second floating junction layer; And
    상기 후면전계층과 접촉되는 후면전극을 포함하여 이루어지며,It comprises a back electrode in contact with the back field layer,
    상기 제1 부유접합층은 상기 전면전극과 이격되어 배치되고, 상기 제2 부유접합층은 상기 후면전극과 이격되어 배치되는 것을 특징으로 하는 전후면전계 태양전지.And the first floating junction layer is spaced apart from the front electrode, and the second floating junction layer is spaced apart from the rear electrode.
  36. 제35항에 있어서,36. The method of claim 35 wherein
    상기 실리콘 기판은 p형이고, 상기 제1 및 제2 반사방지막은 Al2O3 유전층 박막인 것을 특징으로 하는 전후면전계 태양전지.The silicon substrate is a p-type, and the first and second anti-reflection film is a front and back surface field solar cell, characterized in that the Al 2 O 3 dielectric layer thin film.
  37. 제35항에 있어서,36. The method of claim 35 wherein
    상기 실리콘 기판은 p형이고, 상기 제1 및 제2 반사방지막은 AlN 유전층 박막인 것을 특징으로 하는 전후면전계 태양전지.And the silicon substrate is p-type, and the first and second anti-reflection films are AlN dielectric layer thin films.
  38. 제1 도전형의 실리콘 기판;A silicon substrate of a first conductivity type;
    상기 기판 상층부에 구비된 제2 도전형의 에미터; An emitter of a second conductivity type provided in an upper portion of the substrate;
    상기 에미터가 형성된 영역의 일부에 구비되는 제1 도전형의 제1 부유접합층;A first floating bonding layer of a first conductivity type provided in a part of the region where the emitter is formed;
    상기 에미터와 제1 부유접합층 상층부에 구비되는 제1 반사방지막; A first anti-reflection film provided on the emitter and the first floating bonding layer;
    상기 에미터와 접촉되는 전면전극;A front electrode in contact with the emitter;
    상기 기판 하층부에 구비된 제1 도전형의 저농도 후면전계층;A low concentration back surface field layer of a first conductivity type provided in the lower layer of the substrate;
    상기 저농도 후면전계층이 형성된 영역의 일부에 구비되는 제2 도전형의 제2 부유접합층;A second floating junction layer of a second conductivity type provided in a portion of the region where the low concentration backside field layer is formed;
    상기 저농도 후면전계층이 형성된 영역의 일부에 구비되는 제1 도전형의 국부적 고농도 후면전계층;A localized high concentration back surface layer of a first conductivity type provided in a portion of the region where the low concentration back surface field layer is formed;
    상기 저농도 후면전계층, 국부적 고농도 후면전계층 및 제2 부유접합층 상층부에 구비되는 제2 반사방지막; 및A second anti-reflection film provided on the low concentration back surface layer, the local high concentration back surface layer, and the second floating junction layer; And
    상기 국부적 고농도 후면전계층과 접촉되는 후면전극을 포함하여 이루어지며,It comprises a back electrode in contact with the local high concentration back field layer,
    상기 제1 부유접합층은 상기 전면전극과 이격되어 배치되고, 상기 제2 부유접합층은 상기 후면전극과 이격되어 배치되는 것을 특징으로 하는 전후면전계 태양전지.And the first floating junction layer is spaced apart from the front electrode, and the second floating junction layer is spaced apart from the rear electrode.
  39. 제38항에 있어서,The method of claim 38,
    상기 실리콘 기판은 p형이고, 상기 제1 및 제2 반사방지막은 Al2O3 유전층 박막인 것을 특징으로 하는 전후면전계 태양전지.The silicon substrate is a p-type, and the first and second anti-reflection film is a front and back surface field solar cell, characterized in that the Al 2 O 3 dielectric layer thin film.
  40. 제38항에 있어서,The method of claim 38,
    상기 실리콘 기판은 p형이고, 상기 제1 및 제2 반사방지막은 AlN 유전층 박막인 것을 특징으로 하는 전후면전계 태양전지.And the silicon substrate is p-type, and the first and second anti-reflection films are AlN dielectric layer thin films.
  41. 제1 도전형의 실리콘 기판의 상층부에 제2 도전형의 에미터가 구비되고, 상기 기판의 하층부에 제1 도전형의 후면전계층이 구비되는 전후면전계 태양전지의 제조방법에 있어서,In the manufacturing method of the front and rear surface field solar cell, wherein the emitter of the second conductivity type is provided in the upper layer of the first conductive silicon substrate, and the rear field layer of the first conductivity type is provided in the lower layer of the substrate.
    상기 에미터가 형성된 영역의 일부에 제1 도전형의 제1 부유접합층을 형성하는 단계;Forming a first floating junction layer of a first conductivity type in a portion of the region where the emitter is formed;
    상기 에미터와 제1 부유접합층 상에 제1 반사방지막을 형성하는 단계; Forming a first anti-reflection film on the emitter and the first floating junction layer;
    상기 에미터와 접촉하도록 전면전극을 형성하는 단계;Forming a front electrode in contact with the emitter;
    상기 후면전계층이 형성된 영역의 일부에 제2 도전형의 제2 부유접합층을 형성하는 단계; Forming a second floating junction layer of a second conductivity type in a portion of the region in which the backside field layer is formed;
    상기 후면전계층과 제2 부유접합층 상에 제2 반사방지막을 형성하는 단계; 및Forming a second anti-reflection film on the back surface field layer and the second floating junction layer; And
    상기 후면전계층과 접촉하도록 후면전극을 형성하는 단계를 포함하여 이루어지며, And forming a rear electrode to be in contact with the rear electric field layer.
    상기 제1 부유접합층은 상기 전면전극과 이격되어 형성되고, 상기 제2 부유접합층은 상기 후면전극과 이격되어 형성되는 것을 특징으로 하는 전후면전계 태양전지의 제조방법.And the first floating junction layer is spaced apart from the front electrode, and the second floating junction layer is formed spaced apart from the rear electrode.
  42. 제1 도전형의 실리콘 기판의 상층부에 제2 도전형의 에미터가 구비되고, 상기 기판의 하층부에 제1 도전형의 후면전계층이 구비되는 전후면전계 태양전지의 제조방법에 있어서,In the manufacturing method of the front and rear surface field solar cell, wherein the emitter of the second conductivity type is provided in the upper layer of the first conductive silicon substrate, and the rear field layer of the first conductivity type is provided in the lower layer of the substrate.
    상기 에미터가 형성된 영역의 일부에 제1 도전형의 제1 부유접합층을 형성하는 단계;Forming a first floating junction layer of a first conductivity type in a portion of the region where the emitter is formed;
    상기 에미터와 제1 부유접합층 상에 제1 반사방지막을 형성하는 단계; Forming a first anti-reflection film on the emitter and the first floating junction layer;
    상기 에미터와 접촉하도록 전면전극을 형성하는 단계;Forming a front electrode in contact with the emitter;
    상기 기판의 하층부에 제1 도전형의 저농도 후면전계층을 형성하는 단계;Forming a low concentration back surface field layer of a first conductivity type on a lower layer of the substrate;
    상기 저농도 후면전계층이 형성된 영역의 일부에 제2 도전형의 제2 부유접합층을 형성하는 단계; Forming a second floating junction layer of a second conductivity type in a portion of the region where the low concentration backside field layer is formed;
    상기 저농도 후면전계층이 형성된 영역의 일부에 제1 도전형의 국부적 고농도 후면전계층을 형성하는 단계;Forming a localized high concentration backside field layer of a first conductivity type in a portion of the region where the low concentration backside field layer is formed;
    상기 저농도 후면전계층, 국부적 고농도 후면전계층 및 제2 부유접합층 상에 제2 반사방지막을 형성하는 단계; 및Forming a second anti-reflection film on the low concentration back surface layer, the local high concentration back surface layer, and the second floating junction layer; And
    상기 국부적 고농도 후면전계층과 접촉하도록 후면전극을 형성하는 단계를 포함하여 이루어지며, And forming a back electrode in contact with the local high concentration back field layer,
    상기 제1 부유접합층은 상기 전면전극과 이격되어 형성되고, 상기 제2 부유접합층은 상기 후면전극과 이격되어 형성되는 것을 특징으로 하는 전후면전계 태양전지의 제조방법.And the first floating junction layer is spaced apart from the front electrode, and the second floating junction layer is formed spaced apart from the rear electrode.
  43. 제1 도전형의 실리콘 기판;A silicon substrate of a first conductivity type;
    상기 기판 상층부에 구비된 제2 도전형의 에미터; An emitter of a second conductivity type provided in an upper portion of the substrate;
    상기 에미터 상에 증착되어 구비되는 패턴 구조의 제1 도전형의 제1 부유접합층;A first floating junction layer of a first conductivity type having a pattern structure deposited on the emitter;
    상기 에미터와 제1 부유접합층 상에 구비되는 제1 반사방지막; A first anti-reflection film provided on the emitter and the first floating bonding layer;
    상기 에미터와 접촉되는 전면전극;A front electrode in contact with the emitter;
    상기 기판 하층부에 구비된 제1 도전형의 후면전계층;A first conductivity type backside field layer provided on the substrate underlayer;
    상기 후면전계층 상에 증착되어 구비되는 패턴 구조의 제2 도전형의 제2 부유접합층;A second floating junction layer of a second conductive type having a pattern structure which is deposited on the backside field layer;
    상기 후면전계층과 제2 부유접합층 상에 구비되는 제2 반사방지막; 및A second anti-reflection film provided on the back surface field layer and the second floating junction layer; And
    상기 후면전계층과 접촉되는 후면전극을 포함하여 이루어지며,It comprises a back electrode in contact with the back field layer,
    상기 제1 부유접합층은 상기 전면전극과 이격되어 배치되고, 상기 제2 부유접합층은 상기 후면전극과 이격되어 배치되는 것을 특징으로 하는 전후면전계 태양전지.And the first floating junction layer is spaced apart from the front electrode, and the second floating junction layer is spaced apart from the rear electrode.
  44. 제43항에 있어서,The method of claim 43,
    상기 제1 부유접합층 및 제2 부유접합층은 비정질 실리콘(a-Si) 박막층인 것을 특징으로 하는 전후면전계 태양전지.The first floating junction layer and the second floating junction layer is a front-side surface field solar cell, characterized in that the amorphous silicon (a-Si) thin film layer.
  45. 제43항에 있어서,The method of claim 43,
    상기 실리콘 기판은 p형이고, 상기 제1 및 제2 반사방지막은 Al2O3 유전층 박막인 것을 특징으로 하는 전후면전계 태양전지.The silicon substrate is a p-type, and the first and second anti-reflection film is a front and back surface field solar cell, characterized in that the Al 2 O 3 dielectric layer thin film.
  46. 제43항에 있어서,The method of claim 43,
    상기 실리콘 기판은 p형이고, 상기 제1 및 제2 반사방지막은 AlN 유전층 박막인 것을 특징으로 하는 전후면전계 태양전지.The silicon substrate is a p-type, the first and second anti-reflection film is a front and back surface field solar cell, characterized in that the AlN dielectric layer thin film.
  47. 제1 도전형의 실리콘 기판;A silicon substrate of a first conductivity type;
    상기 기판 상층부에 구비된 제2 도전형의 에미터; An emitter of a second conductivity type provided in an upper portion of the substrate;
    상기 에미터 상에 증착되어 구비되는 패턴 구조의 제1 도전형의 제1 부유접합층;A first floating junction layer of a first conductivity type having a pattern structure deposited on the emitter;
    상기 에미터와 제1 부유접합층 상에 구비되는 제1 반사방지막; A first anti-reflection film provided on the emitter and the first floating bonding layer;
    상기 에미터와 접촉되는 전면전극;A front electrode in contact with the emitter;
    상기 기판 하층부에 구비된 제1 도전형의 저농도 후면전계층;A low concentration back surface field layer of a first conductivity type provided in the lower layer of the substrate;
    상기 저농도 후면전계층 상에 증착되어 구비되는 패턴구조의 제2 도전형의 제2 부유접합층;A second floating junction layer of a second conductive type having a pattern structure that is deposited on the low concentration backside field layer;
    상기 저농도 후면전계층이 형성된 영역의 일부에 구비되는 제1 도전형의 국부적 고농도 후면전계층;A localized high concentration back surface layer of a first conductivity type provided in a portion of the region where the low concentration back surface field layer is formed;
    상기 저농도 후면전계층, 국부적 고농도 후면전계층 및 제2 부유접합층 상에 구비되는 제2 반사방지막; 및A second anti-reflection film provided on the low concentration back surface layer, the local high concentration back surface layer, and the second floating junction layer; And
    상기 국부적 고농도 후면전계층과 접촉되는 후면전극을 포함하여 이루어지며,It comprises a back electrode in contact with the local high concentration back field layer,
    상기 제1 부유접합층은 상기 전면전극과 이격되어 배치되고, 상기 제2 부유접합층은 상기 후면전극과 이격되어 배치되는 것을 특징으로 하는 전후면전계 태양전지.And the first floating junction layer is spaced apart from the front electrode, and the second floating junction layer is spaced apart from the rear electrode.
  48. 제43항에 있어서,The method of claim 43,
    상기 제1 부유접합층 및 제2 부유접합층은 비정질 실리콘(a-Si) 박막층인 것을 특징으로 하는 전후면전계 태양전지.The first floating junction layer and the second floating junction layer is a front-side surface field solar cell, characterized in that the amorphous silicon (a-Si) thin film layer.
  49. 제43항에 있어서,The method of claim 43,
    상기 실리콘 기판은 p형이고, 상기 제1 및 제2 반사방지막은 Al2O3 유전층 박막인 것을 특징으로 하는 전후면전계 태양전지.The silicon substrate is a p-type, and the first and second anti-reflection film is a front and back surface field solar cell, characterized in that the Al 2 O 3 dielectric layer thin film.
  50. 제43항에 있어서,The method of claim 43,
    상기 실리콘 기판은 p형이고, 상기 제1 및 제2 반사방지막은 AlN 유전층 박막인 것을 특징으로 하는 전후면전계 태양전지.The silicon substrate is a p-type, the first and second anti-reflection film is a front and back surface field solar cell, characterized in that the AlN dielectric layer thin film.
  51. 제1 도전형의 실리콘 기판의 상층부에 제2 도전형의 에미터가 구비되고, 상기 기판의 하층부에 제1 도전형의 후면전계층이 구비되는 전후면전계 태양전지의 제조방법에 있어서,In the manufacturing method of the front and rear surface field solar cell, wherein the emitter of the second conductivity type is provided in the upper layer of the first conductive silicon substrate, and the rear field layer of the first conductivity type is provided in the lower layer of the substrate.
    상기 에미터 상에 제1 도전형의 비정질 실리콘 박막층을 증착하고 패턴화하여 제1 도전형의 제1 부유접합층을 형성하는 단계;Depositing and patterning a first conductive amorphous silicon thin film layer on the emitter to form a first floating junction layer of a first conductive type;
    상기 에미터와 패턴화된 제1 부유접합층 상에 제1 반사방지막을 형성하는 단계; Forming a first anti-reflection film on the emitter and the first floating junction layer patterned;
    상기 에미터와 접촉하도록 전면전극을 형성하는 단계;Forming a front electrode in contact with the emitter;
    상기 후면전계층 상에 제2 도전형의 비정질 실리콘 박막층을 증착하고 패턴화하여 제2 도전형의 제2 부유접합층을 형성하는 단계; Depositing and patterning a second conductive amorphous silicon thin film layer on the backside field layer to form a second floating junction layer of a second conductive type;
    상기 후면전계층과 패턴화된 제2 부유접합층 상에 제2 반사방지막을 형성하는 단계; 및Forming a second anti-reflection film on the backside field layer and the second floating junction layer patterned; And
    상기 후면전계층과 접촉하도록 후면전극을 형성하는 단계를 포함하여 이루어지며, And forming a rear electrode to be in contact with the rear electric field layer.
    상기 제1 부유접합층은 상기 전면전극과 이격되어 형성되고, 상기 제2 부유접합층은 상기 후면전극과 이격되어 형성되는 것을 특징으로 하는 전후면전계 태양전지의 제조방법.And the first floating junction layer is spaced apart from the front electrode, and the second floating junction layer is formed spaced apart from the rear electrode.
  52. 제1 도전형의 실리콘 기판의 상층부에 제2 도전형의 에미터가 구비되고, 상기 기판의 하층부에 제1 도전형의 후면전계층이 구비되는 전후면전계 태양전지의 제조방법에 있어서,In the manufacturing method of the front and rear surface field solar cell, wherein the emitter of the second conductivity type is provided in the upper layer of the first conductive silicon substrate, and the rear field layer of the first conductivity type is provided in the lower layer of the substrate.
    상기 에미터 상에 제1 도전형의 비정질 실리콘 박막층을 증착하고 패턴화하여 제1 도전형의 제1 부유접합층을 형성하는 단계;Depositing and patterning a first conductive amorphous silicon thin film layer on the emitter to form a first floating junction layer of a first conductive type;
    상기 에미터와 패턴화된 제1 부유접합층 상에 제1 반사방지막을 형성하는 단계; Forming a first anti-reflection film on the emitter and the first floating junction layer patterned;
    상기 에미터와 접촉하도록 전면전극을 형성하는 단계;Forming a front electrode in contact with the emitter;
    상기 기판의 하층부에 제1 도전형의 저농도 후면전계층을 형성하는 단계;Forming a low concentration back surface field layer of a first conductivity type on a lower layer of the substrate;
    상기 저농도 후면전계층 상에 제2 도전형의 비정질 실리콘 박막층을 증착하고 패턴화하여 제2 도전형의 제2 부유접합층을 형성하는 단계; Depositing and patterning a second conductive amorphous silicon thin film layer on the low concentration backside field layer to form a second floating junction layer of a second conductive type;
    상기 저농도 후면전계층 상에 제1 도전형의 국부적 고농도 후면전계층을 형성하는 단계;Forming a local high concentration backside field layer of a first conductivity type on the low concentration backside field layer;
    상기 저농도 후면전계층, 국부적 고농도 후면전계층 및 제2 부유접합층 상에 제2 반사방지막을 형성하는 단계; 및Forming a second anti-reflection film on the low concentration back surface layer, the local high concentration back surface layer, and the second floating junction layer; And
    상기 국부적 고농도 후면전계층과 접촉되도록 후면전극을 형성하는 단계를 포함하여 이루어지며, And forming a rear electrode to be in contact with the local high concentration rear field layer,
    상기 제1 부유접합층은 상기 전면전극과 이격되어 형성되고, 상기 제2 부유접합층은 상기 후면전극과 이격되어 형성되는 것을 특징으로 하는 전후면전계 태양전지의 제조방법.And the first floating junction layer is spaced apart from the front electrode, and the second floating junction layer is formed spaced apart from the rear electrode.
  53. 제1 도전형의 실리콘 기판;A silicon substrate of a first conductivity type;
    상기 기판 상층부에 구비되는 제2 도전형의 고농도 에미터; A high concentration emitter of a second conductivity type provided in the upper portion of the substrate;
    상기 고농도 에미터 상에 구비되는 제2 도전형의 저농도 에미터;A low concentration emitter of a second conductivity type provided on the high concentration emitter;
    상기 저농도 에미터 상에 구비되는 반사방지막;An anti-reflection film provided on the low concentration emitter;
    상기 고농도 에미터와 접촉되는 전면전극;A front electrode in contact with the high concentration emitter;
    상기 기판 하층부에 구비된 제1 도전형의 후면전계층; 및A first conductivity type backside field layer provided on the substrate underlayer; And
    상기 후면전계층 상에 구비되는 후면전극을 포함하여 이루어지는 것을 특징으로 하는 에미터 태양전지.Emitter solar cell comprising a back electrode provided on the back field layer.
  54. 제53항에 있어서,The method of claim 53,
    상기 실리콘 기판은 n형이고, 상기 반사방지막은 Al2O3 유전층 박막인 것을 특징으로 하는 에미터 태양전지.The silicon substrate is n-type, the anti-reflection film is an emitter solar cell, characterized in that the Al 2 O 3 dielectric layer thin film.
  55. 제53항에 있어서,The method of claim 53,
    상기 실리콘 기판은 n형이고, 상기 반사방지막은 AlN 유전층 박막인 것을 특징으로 하는 에미터 태양전지.The silicon substrate is n-type, and the anti-reflection film is an AlN dielectric layer thin film, characterized in that the solar cell.
  56. 제1 도전형의 실리콘 기판 상층부에 제2 도전형의 고농도 에미터 및 저농도 에미터를 형성하는 단계;Forming a high concentration emitter and a low concentration emitter of a second conductivity type on an upper layer of the first conductivity type silicon substrate;
    상기 저농도 에미터 상에 반사방지막을 형성하는 단계; Forming an anti-reflection film on the low concentration emitter;
    상기 고농도 에미터와 접촉하도록 전면전극을 형성하는 단계;Forming a front electrode in contact with the high concentration emitter;
    상기 기판 하층부에 제1 도전형의 후면전계층을 형성하는 단계; 및Forming a first conductivity type backside field layer under the substrate; And
    상기 후면전계층 상에 후면전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 에미터 태양전지 제조방법.Emitter solar cell manufacturing method comprising the step of forming a back electrode on the back field layer.
  57. 제56항에 있어서,The method of claim 56, wherein
    상기 제1 도전형의 실리콘 기판 상층부에 제2 도전형의 고농도 에미터 및 저농도 에미터를 형성하는 단계는,Forming a high concentration emitter and a low concentration emitter of the second conductivity type on the upper layer of the first conductivity type silicon substrate,
    상기 기판 상층부에 저농도 에미터를 형성한 후, 상기 저농도 에미터의 일정 깊이 영역에 높은 에너지로 이온 주입하여 불순물 원자를 고농도 도핑함으로써 고농도 에미터를 형성하는 것을 특징으로 하는 에미터 태양전지 제조방법.And forming a high concentration emitter by forming a low concentration emitter on the upper portion of the substrate, and then implanting a high concentration of the impurity atoms by ion implantation with high energy into a predetermined depth region of the low concentration emitter.
  58. 제56항에 있어서,The method of claim 56, wherein
    상기 제1 도전형의 실리콘 기판 상층부에 제2 도전형의 고농도 에미터 및 저농도 에미터를 형성하는 단계는,Forming a high concentration emitter and a low concentration emitter of the second conductivity type on the upper layer of the first conductivity type silicon substrate,
    상기 기판 상층부에 고농도 에미터를 형성한 후, 상기 고농도 에미터 상층부에 상기 기판과 다른 용해도 및 확산계수를 갖는 막을 형성함으로써 기판 표면에 존재하는 불순물 원자를 외부로 확산시킴으로써 저농도 에미터를 형성하는 것을 특징으로 하는 에미터 태양전지 제조방법.Forming a low concentration emitter by forming a high concentration emitter on the upper layer of the substrate and then diffusing the impurity atoms present on the surface of the substrate to the outside by forming a film having a solubility and a diffusion coefficient different from that of the substrate on the high concentration emitter. Emitter solar cell manufacturing method characterized in that.
  59. 제56항에 있어서,The method of claim 56, wherein
    상기 제1 도전형의 실리콘 기판 상층부에 제2 도전형의 고농도 에미터 및 저농도 에미터를 형성하는 단계는,Forming a high concentration emitter and a low concentration emitter of the second conductivity type on the upper layer of the first conductivity type silicon substrate,
    상기 기판 상층부에 고농도 에미터를 형성한 후, 상기 고농도 에미터 상층부에 상기 기판과 다른 반도체 유형을 형성하는 2차 불순물 원자를 소량 주입함으로써 기존의 불순물 원자를 상쇄시켜 저농도 에미터를 형성하는 것을 특징으로 하는 에미터 태양전지 제조방법.After forming a high concentration emitter in the upper layer of the substrate, a small amount of secondary impurity atoms to form a semiconductor type different from the substrate in the upper portion of the high concentration emitter to offset the existing impurity atoms to form a low concentration emitter, characterized in that Emitter solar cell manufacturing method.
PCT/KR2011/007253 2010-12-31 2011-09-30 Front and back surface field solar cell and a production method therefor WO2012091252A1 (en)

Applications Claiming Priority (10)

Application Number Priority Date Filing Date Title
KR10-2010-0139938 2010-12-31
KR1020100139937A KR101101438B1 (en) 2010-12-31 2010-12-31 Front and back contact electric field solar cell and method thereof
KR1020100139938A KR101179365B1 (en) 2010-12-31 2010-12-31 Front and Back contact electric field solar cell and method thereof
KR10-2010-0139943 2010-12-31
KR1020100139939A KR101188985B1 (en) 2010-12-31 2010-12-31 Front and Back contact electric field solar cell and method thereof
KR10-2010-0139939 2010-12-31
KR10-2010-0139944 2010-12-31
KR1020100139943A KR101101621B1 (en) 2010-12-31 2010-12-31 Front and back contact electric field solar cell and method thereof
KR10-2010-0139937 2010-12-31
KR1020100139944A KR101162879B1 (en) 2010-12-31 2010-12-31 Emitter solar cell having relatively low surface density and method thereof

Publications (1)

Publication Number Publication Date
WO2012091252A1 true WO2012091252A1 (en) 2012-07-05

Family

ID=46383303

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2011/007253 WO2012091252A1 (en) 2010-12-31 2011-09-30 Front and back surface field solar cell and a production method therefor

Country Status (1)

Country Link
WO (1) WO2012091252A1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014123871A1 (en) * 2013-02-08 2014-08-14 International Business Machines Corporation Interdigitated back contact heterojunction photovoltaic device
WO2014123870A1 (en) * 2013-02-08 2014-08-14 International Business Machines Corporation Interdigitated back contact heterojunction photovoltaic device with a floating junction front surface field

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4665277A (en) * 1986-03-11 1987-05-12 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Floating emitter solar cell
JP2005116783A (en) * 2003-10-08 2005-04-28 Sharp Corp Manufacturing method of solar cell and solar cell manufactured thereby
JP2005310830A (en) * 2004-04-16 2005-11-04 Sharp Corp Solar cell and manufacturing method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4665277A (en) * 1986-03-11 1987-05-12 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Floating emitter solar cell
JP2005116783A (en) * 2003-10-08 2005-04-28 Sharp Corp Manufacturing method of solar cell and solar cell manufactured thereby
JP2005310830A (en) * 2004-04-16 2005-11-04 Sharp Corp Solar cell and manufacturing method thereof

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014123871A1 (en) * 2013-02-08 2014-08-14 International Business Machines Corporation Interdigitated back contact heterojunction photovoltaic device
WO2014123870A1 (en) * 2013-02-08 2014-08-14 International Business Machines Corporation Interdigitated back contact heterojunction photovoltaic device with a floating junction front surface field
US8927323B2 (en) 2013-02-08 2015-01-06 International Business Machines Corporation Interdigitated back contact heterojunction photovoltaic device
US9640699B2 (en) 2013-02-08 2017-05-02 International Business Machines Corporation Interdigitated back contact heterojunction photovoltaic device
US9859455B2 (en) 2013-02-08 2018-01-02 International Business Machines Corporation Interdigitated back contact heterojunction photovoltaic device with a floating junction front surface field
US9985167B2 (en) 2013-02-08 2018-05-29 International Business Machines Corporation Methods for forming an interdigitated back contact heterojunction photovoltaic device with a floating junction front surface field
US10043935B2 (en) 2013-02-08 2018-08-07 International Business Machines Corporation Interdigitated back contact heterojunction photovoltaic device
US10756230B2 (en) 2013-02-08 2020-08-25 International Business Machines Corporation Methods for forming an interdigitated back contact heterojunction photovoltaic device with a floating junction front surface field

Similar Documents

Publication Publication Date Title
WO2010058976A2 (en) Solar cell and method of manufacturing the same
WO2011136488A2 (en) Solar cell
WO2010147260A1 (en) Solar cell and method of manufacturing the same
WO2011053006A2 (en) Thin film solar cell module
WO2019017522A1 (en) Perovskite solar battery and tandem solar battery including same
WO2009128678A2 (en) Solar cell and method of manufacturing the same
WO2010104340A2 (en) Solar cell and method for manufacturing the same, and method for forming impurity region
WO2010018961A2 (en) Solar cell and method for manufacturing same
WO2010101387A2 (en) Solar cell and method for manufacturing the same, and solar cell module
WO2011005003A2 (en) Electrode paste for solar cell, solar cell using the paste, and fabrication method of the solar cell
WO2009107955A2 (en) Solar cell and method for manufacturing the same
WO2010013972A2 (en) Solar cell and method for manufacturing the same
WO2011065648A1 (en) Solar cell
WO2010150948A1 (en) Solar cell and fabrication method thereof
EP2266143A2 (en) Solar cell, method of forming emitter layer of solar cell, and method of manufacturing solar cell
WO2015041467A1 (en) Solar cell and method for manufacturing same
WO2020218740A1 (en) Solar cell, and method for producing same
WO2012093845A2 (en) Solar cells and manufacturing method thereof
US20050115604A1 (en) Method for producing a solar cell and a solar cell produced according to said method
WO2011027951A1 (en) Solar cell
WO2011142510A1 (en) Solar cell and method for manufacturing the same
WO2012091252A1 (en) Front and back surface field solar cell and a production method therefor
WO2011081239A1 (en) Heterojunction solar cell, and method for manufacturing same
KR20120077840A (en) Front and back contact electric field solar cell and method thereof
WO2024071795A1 (en) Bi-facial light-receiving silicon/perovskite tandem solar cell

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11853880

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11853880

Country of ref document: EP

Kind code of ref document: A1