[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

WO2012089540A1 - Verbundsubstrat, halbleiterchip mit verbundsubstrat und verfahren zur herstellung von verbundsubstraten und halbleiterchips - Google Patents

Verbundsubstrat, halbleiterchip mit verbundsubstrat und verfahren zur herstellung von verbundsubstraten und halbleiterchips Download PDF

Info

Publication number
WO2012089540A1
WO2012089540A1 PCT/EP2011/073134 EP2011073134W WO2012089540A1 WO 2012089540 A1 WO2012089540 A1 WO 2012089540A1 EP 2011073134 W EP2011073134 W EP 2011073134W WO 2012089540 A1 WO2012089540 A1 WO 2012089540A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
composite substrate
carrier
semiconductor
radiation
Prior art date
Application number
PCT/EP2011/073134
Other languages
English (en)
French (fr)
Inventor
Johannes Baur
Berthold Hahn
Volker HÄRLE
Karl Engl
Joachim Hertkorn
Tetsuya Taki
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Priority to EP11805000.4A priority Critical patent/EP2659523A1/de
Priority to JP2013545230A priority patent/JP2014501447A/ja
Priority to US13/883,730 priority patent/US9123528B2/en
Priority to CN201180063542.8A priority patent/CN103262268B/zh
Priority to KR20157002312A priority patent/KR20150031449A/ko
Priority to KR1020137019929A priority patent/KR101526090B1/ko
Publication of WO2012089540A1 publication Critical patent/WO2012089540A1/de
Priority to US14/739,684 priority patent/US9997671B2/en

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/822—Materials of the light-emitting regions
    • H10H20/824—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
    • H10H20/825—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP containing nitrogen, e.g. GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/018—Bonding of wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/813—Bodies having a plurality of light-emitting regions, e.g. multi-junction LEDs or light-emitting devices having photoluminescent regions within the bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/84—Coatings, e.g. passivation layers or antireflective coatings
    • H10H20/841—Reflective coatings, e.g. dielectric Bragg reflectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/851—Wavelength conversion means
    • H10H20/8515—Wavelength conversion means not being in contact with the bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/852—Encapsulations
    • H10H20/854—Encapsulations characterised by their material, e.g. epoxy or silicone resins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71

Definitions

  • the present application relates to a composite substrate, a semiconductor chip with a composite substrate, and a method for producing composite substrates and of
  • Semiconductor chips typically have a semiconductor chip provided for generating radiation and a
  • Radiation conversion material which is intended to partially generate the radiation generated in the semiconductor chip
  • This radiation conversion material is often embedded in a cladding of the semiconductor chip.
  • Potting material used makes difficult efficient coupling of the radiation conversion material to the
  • a manufacturing method is to be specified with which radiation conversion for white light sources based on optoelectronic semiconductor chips can be achieved efficiently and cost-effectively.
  • a composite substrate has a carrier and a wear layer, wherein the wear layer is fastened to the carrier by means of a dielectric connection layer.
  • the carrier contains a
  • Such a composite substrate is particularly suitable for use as an epitaxial substrate, in particular for the production of optoelectronic semiconductor chips.
  • a surface of the wear layer facing away from the wearer is
  • the carrier is preferably so thick that it is cantilevered and furthermore preferably mechanically stabilizes the material to be deposited on the carrier, in particular also at temperatures of, for example, 700 ° C. to 1100 ° C. used for epitaxy processes.
  • Wavelength range is in particular by means of the efficiency of the excitation, the thickness of the carrier and / or the concentration of the radiation conversion material adjustable.
  • the carrier contains
  • a carrier containing a ceramic is preferably formed largely by the radiation conversion material. For the most part means that the carrier the
  • the carrier contains the radiation conversion material to a volume fraction of at least 75%, more preferably to a volume fraction of at least 90%.
  • the radiation conversion material to a volume fraction of at least 75%, more preferably to a volume fraction of at least 90%.
  • Radiation conversion material but also be formed to a lower volume fraction in the carrier.
  • the ceramic is preferably formed by particles which are connected to each other and / or with other particles to the ceramic.
  • a radiation conversion material is particularly suitable material that can be connected by sintering to form a ceramic.
  • a garnet activated in particular with rare earth metals for example Y 3 (Al, Ga) s O 12, for example activated with Ce, can be used.
  • the glass is
  • the wear layer is expediently thinner than the carrier. The thinner the wear layer, the more cost effective the composite substrate can be made.
  • the groove layer preferably has a thickness of at most 1 ⁇ m, preferably a thickness of between 10 nm and 500 nm inclusive, particularly preferably between 10 nm and 200 nm inclusive.
  • the wear layer contains, in a preferred embodiment, a material suitable for the deposition of nitridic
  • Compound semiconductor material is suitable.
  • On nitride compound semiconductors as used herein means that the active epitaxial layer sequence or at least one layer thereof is a nitride III / V compound semiconductor material, preferably Al n Ga m ini- n - comprises m N, where 0 ⁇ n ⁇ 1, 0 ⁇ m ⁇ 1 and n + m ⁇ 1. In this case, this material does not necessarily have to have a mathematically exact composition according to the above formula, but rather it may contain one or more dopants and additional dopants
  • the wear layer is preferably based on a nitridic compound semiconductor material. Such a wear layer is particularly suitable for the deposition of high-quality nitridic compound semiconductor material. In a preferred embodiment, only the dielectric connection layer between the wear layer and the carrier is arranged. In other words that's it
  • the dielectric compound layer contains an oxide, for example silicon oxide, a nitride, for example silicon nitride or an oxynitride, for example silicon oxynitride.
  • an oxide for example silicon oxide, a nitride, for example silicon nitride or an oxynitride, for example silicon oxynitride.
  • such a connecting layer is characterized by a particularly simple and stable connection of the groove layer with the carrier.
  • the refractive index is adjustable over the material composition.
  • a refractive index of the dielectric bonding layer decreases from the wear layer toward the wearer.
  • the decrease can be continuous or stepped.
  • a variation of the material of the dielectric connection layer is particularly useful when the material having the higher refractive index used for the dielectric compound layer has a higher absorption coefficient than the material having the lower refractive index.
  • a surface of the carrier facing the wear layer and / or a surface of the wear layer facing the wearer can have a surface
  • the structuring can be any shape having structuring.
  • the structuring can be any shape having geometry having structuring.
  • an optical element can be formed by means of structuring.
  • the composite substrate described is particularly suitable for the production of an optoelectronic semiconductor chip, in particular a LED chip, such as an LED.
  • a semiconductor body which has a semiconductor layer sequence with an active region provided for the generation of radiation, is arranged on the wear layer, wherein in operation in the active
  • Wavelength range different second wavelength range is converted.
  • Composite substrate in the production serve as an epitaxial substrate and the operation of the semiconductor chip integrated into the semiconductor chip
  • the semiconductor chip is characterized by a
  • Dielectric connection layer of the composite substrate is arranged. Furthermore, the carrier can the
  • Bonding layer by good heat dissipation properties.
  • the thickness of the carrier is finished
  • Asked semiconductor chip between 10 ⁇ inclusive and 200 ⁇ , more preferably between
  • the carrier has a mirror layer on the side facing away from the semiconductor body.
  • a semiconductor chip is preferably provided for mounting on the part of the mirror layer. Radiation emitted by the active region in the direction of the carrier can be reflected at the mirror layer and, in particular after at least one further pass through the carrier, can emerge on a radiation exit surface of the semiconductor chip facing away from the mirror layer.
  • Such a semiconductor chip is particularly suitable for mounting in flip-chip geometry.
  • the attachment of the wear layer is preferably carried out by direct bonding.
  • adhesive bonding by means of an adhesive layer is for fastening no
  • Adhesion layer required.
  • the first layer Adhesion layer required.
  • the second layer Adhesion layer required.
  • Connection can be achieved directly by heat input and exerting pressure.
  • the wear layer is provided on an auxiliary carrier. After attachment to the carrier, the wear layer is detached from the rest of the subcarrier.
  • the subcarrier is used for the preferred
  • separation wedges are formed before the attachment of the wear layer along which the wear layer is removed after fastening to the support. This can be achieved for example by implantation of ions, wherein the position of the separation nuclei and thus the thickness of the wear layer after detachment via the energy of the
  • the detachment is preferably carried out by heating the composite of carrier and auxiliary carrier.
  • the composite substrate with the semiconductor layer sequence is singulated into a plurality of semiconductor chips.
  • the singulation can be done, for example, by means of coherent radiation, mechanically or chemically.
  • the composite substrate mechanically stabilizes the semiconductor layer sequence.
  • the composite substrate can remain completely or at least partially in the component and fulfill the function of a radiation conversion element.
  • the carrier is thinned after depositing the semiconductor layer sequence.
  • the carrier can therefore have a greater thickness than in the finished
  • the thinning can be done before or after the singulation of the composite substrate.
  • the semiconductor chip is preferably already electrically contacted during thinning, so that the color location of the radiation emitted by the semiconductor chip, in particular for each semiconductor chip individually and separately,
  • Semiconductor chips are for making one up composite substrate described or a
  • Figures 1A and 1B show a first and second embodiment, respectively, of a composite substrate in schematic section;
  • Figures 2A to 2E an embodiment of a
  • Figures 3A and 3B show an embodiment of a
  • FIGS. 4A and 4B show a second exemplary embodiment of a semiconductor chip with a composite substrate (FIG. 4A) and a component with such a semiconductor chip (FIG. 4B), each in a schematic sectional view; and FIGS. 5A to 5C show an exemplary embodiment of a method for producing a plurality of semiconductor chips schematically illustrated in sectional view
  • a first exemplary embodiment of a composite substrate is shown schematically in a sectional view in FIG. 1A.
  • Composite substrate 1 has a carrier 2 and a wear layer 5. Between the carrier and the wear layer is a
  • Dielectric connection layer 3 is arranged.
  • Carrier 2 facing away from the wear layer is as a Abscheichtoberber Diagram for epitaxial deposition
  • the carrier 2 comprises a radiation conversion material, for example a luminescent or phosphorescent material.
  • the carrier may be formed as a ceramic, in which the radiation conversion material for producing the carrier in the form of phosphor particles is assembled into a ceramic, for example by sintering.
  • Radiation conversion material further particles and / or
  • additives can completely escape from the carrier during production or at least partially remain in the carrier.
  • a ceramic-based support is preferably formed largely by the radiation conversion material.
  • the carrier contains the
  • Radiation conversion material to a volume fraction of at least 75%, more preferably of at least 90%.
  • a ceramic with a radiation conversion material and a method for producing such a ceramic is described in the document WO 2010/045915, whose
  • a radiation conversion material is particularly suitable with rare earth metals, such as Ce, garnet doped, for example, Y 3 (Al, Ga) 5 O12.
  • the support may include at least one of rare earth activated alkaline earth sulfides, rare earth activated thiogallates, rare earth activated aluminates, and rare earth metals
  • rare earth activated oxynitrides and rare earth activated aluminum oxynitrides, rare earth activated silicon nitrides.
  • the carrier may comprise a matrix material, for example a glass into which the
  • Radiation conversion material is embedded.
  • the radiation conversion material and the glass are
  • Volume fraction of the radiation conversion material in this case is preferably between 5% inclusive and 30% inclusive.
  • the dielectric compound layer 3 preferably contains an oxide, for example silicon oxide, a nitride,
  • silicon nitride for example, silicon nitride, or an oxynitride
  • silicon oxynitride for example, silicon oxynitride.
  • the refractive index is adjustable by varying the nitrogen content between about 1.45 and 2.5, with the
  • Refractive index is higher, the greater the nitrogen content.
  • composition of the dielectric connection layer 3 may be in the vertical direction, ie in a direction perpendicular to a main extension plane of the composite substrate 1
  • the dielectric connecting layer 3 preferably has a higher refractive index on the side facing the wear layer 5 than on the side facing the carrier 2.
  • the refractive index may decrease continuously or stepwise toward the wearer.
  • silicon oxynitride not only increases the refractive index, but also the increasing nitrogen content
  • the wear layer 5 is preferably designed such that it is suitable for the deposition of III-V
  • the wear layer 5 is based on a nitridic
  • the slot layer may also contain or consist of another material, in particular another semiconductor material such as, for example, silicon, silicon carbide, gallium phosphide or gallium arsenide, or consist of such a material.
  • another semiconductor material such as, for example, silicon, silicon carbide, gallium phosphide or gallium arsenide, or consist of such a material.
  • the composite substrate 1 has a
  • Connecting layer 3 is formed. Alternatively or
  • an interface between the wear layer and the dielectric connection layer 3 can also be structured.
  • the structuring 25 can, for example, by means of a
  • the structuring is in particular intended to reduce the waveguide effects of radiation irradiated into the composite substrate 1 and / or radiation converted by means of the radiation conversion material.
  • the structuring 25 can fulfill the function of an optical element, for example a lens or a diffraction grating.
  • the structuring and / or the optical element may alternatively or additionally also be formed on the side of the carrier 2 facing away from the wear layer 5.
  • FIGS. 2A to 2E show a first exemplary embodiment of the production of a composite substrate on the basis of FIG
  • a semiconductor material 50 is provided on an auxiliary carrier 4.
  • the auxiliary carrier 4 is used in particular for the epitaxial deposition of
  • Semiconductor material 50 for example by MBE or MOCVD.
  • separation nuclei 51 are formed by implantation of ions, for example hydrogen ions (represented by arrows in FIG. 2B).
  • the separating germs extend in a plane parallel to a surface facing away from the auxiliary carrier 4
  • Semiconductor material 50 extends.
  • the energy of the ions determines the penetration depth of the ions into the ions
  • the thickness is preferably at most 1 ⁇ m, preferably between 10 nm and 500 nm inclusive, particularly preferably between 10 nm and 200 nm inclusive.
  • a first dielectric sub-layer 31 is deposited, which in the finished Composite substrate a part of the dielectric
  • Connecting layer 3 represents.
  • the carrier 2 is provided with a second dielectric
  • the dielectric sub-layers 31, 32 are by direct bonding, for example by
  • An adhesion layer such as an adhesive layer or a solder layer is for the
  • the subcarrier 4 is detached with a portion of the semiconductor material 50 along the separation nuclei. This is preferably thermally induced. The remaining on the carrier 2
  • Composite Substrate 1 (FIG. 2E).
  • the subcarrier after peeling, may be used to make additional composite substrates
  • Deposition on the submount is not required in this case.
  • FIG. 3A A first exemplary embodiment of a semiconductor chip is shown in a schematic sectional view in FIG. 3A.
  • the Semiconductor chip 10 has, by way of example, a composite substrate 1 which is as described in connection with FIG. 1A
  • a semiconductor body 7 with a semiconductor layer sequence 700 is arranged on the composite substrate 1.
  • Semiconductor layer sequence which forms the semiconductor body, has an active region 70, which is arranged between a first semiconductor layer 71 and a second semiconductor layer 72.
  • the first semiconductor layer 71 and the second semiconductor layer 72 are expediently different from each other in terms of their conductivity type.
  • the first semiconductor layer 71 may be n-type and the second
  • Semiconductor layer 72 may be p-type or
  • Semiconductor layer 72 are each electrically connected to a first contact 81 and a second contact 82.
  • the contacts 81, 82 are provided for external electrical contacting of the semiconductor chip 10.
  • charge carriers from different sides can be injected into the active region 70 via the contacts and recombine there with emission of radiation of a first wavelength range.
  • the radiation of the first wavelength range is in
  • the active region 70 for generating radiation in the blue spectral range and the Radiation conversion material in the carrier 2 to
  • Radiation conversion can be provided in radiation in the yellow spectral range, so that emerges from the semiconductor chip 10 for the human eye appearing white mixed light. The radiation conversion thus already takes place in the semiconductor chip itself. In contrast to a component in which
  • Radiation conversion material is embedded in a cladding or in which a radiation conversion element is attached to the semiconductor chip by means of an adhesion layer, the radiation does not pass through prior to the radiation conversion material with a relatively low refractive index, such as silicone. Because of the high refractive indices of the dielectric connecting layer 3, which separates the radiation conversion material of the carrier 2 from the semiconductor material of the semiconductor chip 10, the radiation conversion material is optically particularly efficiently bonded to the semiconductor material. Furthermore, the
  • Connection layer 3 of silicon oxide about ten times as high as in a silicone layer with 1 ⁇ thickness.
  • Component 100 with such a semiconductor chip is shown schematically in sectional view in FIG. 3B.
  • the semiconductor chip 10 is attached to a connection carrier 9.
  • the first contact 81 and the second contact 82 are in each case electrically conductive with a first connection surface 91 or a second connection surface 92
  • PCB printed circuit board
  • submount intermediate carrier
  • ceramic carrier for example a ceramic carrier
  • housing body for a PCB
  • first connection surface 91 and the second connection surface 92 may be formed by a leadframe.
  • the semiconductor chip 10 is in an encapsulation 95
  • the encapsulation is expediently transparent or at least translucent for the radiation emitted by the semiconductor chip 10.
  • the encapsulation may be free of radiation conversion material, since this is already contained in the carrier 2 of the composite substrate 1.
  • a silicone, an epoxy or a hybrid material with a silicone and an epoxy is particularly suitable.
  • Radiation conversion material can in particular for
  • Component 100 may be provided radiated radiation.
  • the semiconductor chip 10 is arranged in flip-chip geometry on the connection carrier 9, that is to say that the composite substrate 1 is arranged on the side of the semiconductor layer sequence 7 facing away from the connection carrier 9.
  • the carrier 2 thus forms a top side, thus facing away from the connection carrier,
  • the composite substrate remains completely or at least partially in the semiconductor chip.
  • the carrier 2 can thus the semiconductor body 7 mechanically
  • the thickness of the carrier 2 is preferably between
  • the carrier may also have a greater thickness.
  • the risk of bending the carrier at the comparatively high temperatures for epitaxial deposition can thus be reduced.
  • a thick support is thinned after deposition to said thickness.
  • About the thickness of the color of the radiated from the finished semiconductor chips radiation is adjustable.
  • the carrier can be thinned, for example mechanically, for example by means of grinding, lapping or polishing or chemically, for example wet-chemically or
  • the color locus of be adjusted individually emitted by the semiconductor chip radiation. If necessary, the
  • Semiconductor chip also be provided for adjusting the color locus with a coating, which also
  • Radiation conversion material may contain.
  • the second exemplary embodiment for a semiconductor chip 10 shown in FIG. 4A essentially corresponds to the first embodiment described in connection with FIG. 3A
  • a mirror layer 96 is formed, which is intended to reflect the radiation generated in the active region 70 radiation.
  • the preferably metallic mirror layer 96 has
  • Radiation conversion material converted radiation to a high reflectivity.
  • the visible spectral range for example, aluminum or silver is suitable.
  • radiation-permeable contact layer 821 is formed, via which the charge carriers injected into the second contact 82 can be impressed over a large area and uniformly into the second semiconductor layer 72.
  • the radiation-transmissive contact layer 821 contains
  • the radiation-transmissive contact layer may be a metal layer that is so thin that they are suitable for the
  • Semiconductor chip generated radiation is permeable.
  • connection carrier 9 Semiconductor chip, in particular for a mounting, in which the mirror layer 96 faces the connection carrier 9.
  • the electrically conductive connection of the contacts 81, 82 with the pads 91, 92 can be made via connecting conductors 97, for example via wire bonds.
  • FIGS. 5A to 5C An exemplary embodiment of a method for producing a semiconductor chip is shown in FIGS. 5A to 5C
  • a composite substrate having a support 2 containing radiation conversion material, a dielectric connection layer 3 and a wear layer 5 is provided.
  • Compound substrate 1 shown in the figures from which in the production of the semiconductor chips, two semiconductor chips
  • Adhesion layer such as an adhesive layer or a solder layer keeps the dielectric compound layer the typical Temperatures at the epitaxy, for example, between 700 ° C and 1100 ° C stood, so that the carrier 2 the
  • Semiconductor layer sequence during deposition can stabilize mechanically.
  • Semiconductor layer 71 partially exposed. This can be carried out in particular chemically, for example wet-chemically or dry-chemically.
  • radiation-permeable contact layer and the mirror layer 96 is preferably carried out by means of vapor deposition or
  • a singulation in semiconductor chips for example by means of laser radiation, mechanically, for example by means of sawing or chemically, for example by means of wet-chemical or dry chemical etching.
  • Radiation conversion material contains.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

Es wird ein Verbundsubstrat (1) mit einem Träger (2) und einer Nutzschicht (5) angegeben, wobei die Nutzschicht mittels einer dielektrischen Verbindungsschicht (3) an dem Träger (2) befestigt ist und der Träger (2) ein Strahlungskonversionsmaterial enthält. Weiterhin werden ein Halbleiterchip (10) mit einem solchen Verbundsubstrat, ein Verfahren zur Herstellung eines Verbundsubstrats sowie ein Verfahren zur Herstellung eines Halbleiterchips mit einem Verbundsubstrat angegeben.

Description

Beschreibung
Verbundsubstrat, Halbleiterchip mit Verbundsubstrat und Verfahren zur Herstellung von Verbundsubstraten und
Halbleiterchips
Die vorliegende Anmeldung betrifft ein Verbundsubstrat, einen Halbleiterchip mit einem Verbundsubstrat sowie ein Verfahren zur Herstellung von Verbundsubstraten und von
Halbleiterchips .
Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldungen 10 2010 056 447.8 und 10 2011 012 298.2, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird .
Weißlichtquellen auf der Basis von optoelektronischen
Halbleiterchips weisen typischerweise einen zur Erzeugung von Strahlung vorgesehenen Halbleiterchip und ein
Strahlungskonversionsmaterial auf, das dafür vorgesehen ist, die im Halbleiterchip erzeugte Strahlung teilweise zu
konvertieren, so dass insgesamt für das menschliche Auge weiß erscheinende Strahlung abgestrahlt wird.
Dieses Strahlungskonversionsmaterial ist oftmals in eine Umhüllung des Halbleiterchips eingebettet.
Der vergleichsweise niedrige Brechungsindex des für den
Verguss verwendeten Materials erschwert eine effiziente Ankopplung des Strahlungskonversionsmaterials an den
Halbleiterchip . Eine Aufgabe ist es, eine effiziente und technisch einfach zu realisierende Art der Strahlungskonversion anzugeben.
Weiterhin soll ein Herstellungsverfahren angegeben werden, mit dem Strahlungskonversion für Weißlichtquellen auf der Basis von optoelektronischen Halbleiterchips effizient und kostengünstig erzielt werden kann.
Diese Aufgabe wird durch ein Verbundsubstrat beziehungsweise ein Verfahren zur Herstellung eines Verbundsubstrats gemäß den unabhängigen Patentansprüchen gelöst.
Gemäß einer Aus führungs form weist ein Verbundsubstrat einen Träger und eine Nutzschicht auf, wobei die Nutzschicht mittels einer dielektrischen Verbindungsschicht an dem Träger befestigt ist. Der Träger enthält ein
Strahlungskonversionsmaterial .
Ein derartiges Verbundsubstrat ist für die Verwendung als Epitaxie-Substrat insbesondere für die Herstellung von optoelektronischen Halbleiterchips besonders geeignet. Eine vom Träger abgewandte Oberfläche der Nutzschicht ist
vorzugsweise als eine Abscheideoberfläche vorgesehen.
Der Träger ist vorzugsweise so dick, dass er freitragend ist und weiterhin bevorzugt das auf dem Träger abzuscheidende Material, insbesondere auch bei für Epitaxie-Verfahren verwendeten Temperaturen von beispielsweise 700° C bis 1100° C, mechanisch stabilisiert.
Der Anteil, zu dem in den Träger eingestrahlte Strahlung eines ersten Wellenlängenbereichs in Strahlung eines vom ersten Wellenlängenbereich verschiedenen zweiten
Wellenlängenbereichs konvertiert wird, ist insbesondere mittels der Effizienz der Anregung, der Dicke des Trägers und/oder der Konzentration des Strahlungskonversionsmaterials einstellbar .
In einer bevorzugten Ausgestaltung enthält der Träger
Keramik und/oder ein Glas.
Ein eine Keramik enthaltender Träger ist vorzugsweise zum Großteil durch das Strahlungskonversionsmaterial gebildet. Zum Großteil bedeutet hierbei, dass der Träger das
Strahlungskonversionsmaterial zu einem Volumenanteil von mindestens 50 % enthält. Bevorzugt enthält der Träger das Strahlungskonversionsmaterial zu einem Volumenanteil von mindestens 75 %, besonders bevorzugt zu einem Volumenanteil von mindestens 90 %. Zur Erhöhung der Dicke des Trägers bei gleicher Konversionsrate kann das
Strahlungskonversionsmaterial aber auch zu einem geringeren Volumenanteil im Träger ausgebildet sein.
Die Keramik ist vorzugsweise durch Partikel gebildet, die miteinander und/oder mit weiteren Partikeln zu der Keramik verbunden sind.
Als Strahlungskonversionsmaterial eignet sich insbesondere Material, das sich durch Sintern zu einer Keramik verbinden lässt. Beispielsweise kann ein insbesondere mit Metallen der seltenen Erden aktivierter Granat, etwa Y3 (AI, Ga)s O12, zum Beispiel aktiviert mit Ce, Anwendung finden.
Bei einem ein Glas enthaltenden Träger ist das Glas
vorzugsweise als ein Matrixmaterial ausgebildet, in das das Strahlungskonversionsmaterial eingebettet ist. Die Nutzschicht ist zweckmäßigerweise dünner als der Träger. Je dünner die Nutzschicht ist, desto kostengünstiger kann das Verbundsubstrat hergestellt werden. Vorzugsweise weist die Nutschicht eine Dicke von höchstens 1 μπι, bevorzugt eine Dicke zwischen einschließlich 10 nm und einschließlich 500 nm, besonders bevorzugt zwischen einschließlich 10 nm und einschließlich 200 nm auf.
Die Nutzschicht enthält in einer bevorzugten Ausgestaltung ein Material, das für die Abscheidung von nitridischem
Verbindungshalbleitermaterial geeignet ist.
„Auf Nitrid-Verbindungshalbleitern basierend" bedeutet im vorliegenden Zusammenhang, dass die aktive Epitaxie- Schichtenfolge oder zumindest eine Schicht davon ein Nitrid- III/V-Verbindungshalbleitermaterial, vorzugsweise AlnGamIni-n- mN umfasst, wobei 0 < n < 1, 0 < m < 1 und n+m < 1. Dabei muss dieses Material nicht zwingend eine mathematisch exakte Zusammensetzung nach obiger Formel aufweisen. Vielmehr kann es einen oder mehrere Dotierstoffe sowie zusätzliche
Bestandteile aufweisen, die die charakteristischen
physikalischen Eigenschaften des AlnGamIni-n-mN-Materials im Wesentlichen nicht ändern. Der Einfachheit halber beinhaltet obige Formel jedoch nur die wesentlichen Bestandteile des Kristallgitters (AI, Ga, In , N) , auch wenn diese teilweise durch geringe Mengen weiterer Stoffe ersetzt sein können.
Bevorzugt basiert die Nutzschicht auf einem nitridischen Verbindungshalbleitermaterial. Eine derartige Nutzschicht ist für die Abscheidung von qualitativ hochwertigem nitridischen Verbindungshalbleitermaterial besonders geeignet. In einer bevorzugten Ausgestaltung ist ausschließlich die dielektrische Verbindungsschicht zwischen der Nutzschicht und dem Träger angeordnet. Mit anderen Worten ist das
Strahlungskonversionsmaterial nur durch die dielektrische Verbindungsschicht von der Nutzschicht beabstandet.
In einer weiteren bevorzugten Ausgestaltung enthält die dielektrische Verbindungsschicht ein Oxid, beispielsweise Siliziumoxid, ein Nitrid, beispielsweise Siliziumnitrid oder ein Oxinitrid, beispielsweise Siliziumoxinitrid. Bei der Herstellung zeichnet sich eine derartige Verbindungsschicht durch eine besonders einfache und stabile Verbindung der Nutschicht mit dem Träger aus. Bei einem Oxinitrid ist der Brechungsindex über die Materialzusammensetzung einstellbar.
In einer bevorzugten Ausgestaltung nimmt ein Brechungsindex der dielektrischen Verbindungsschicht von der Nutzschicht in Richtung des Trägers hin ab. Die Abnahme kann kontinuierlich oder stufenförmig erfolgen. Eine Variation des Materials der dielektrischen Verbindungsschicht ist insbesondere dann zweckmäßig, wenn das für die dielektrische Verbindungsschicht verwendete Material mit dem höheren Brechungsindex einen höheren Absorptionskoeffizienten aufweist als das Material mit dem niedrigeren Brechungsindex.
In einer bevorzugten Ausgestaltung grenzt die
Verbindungsschicht an zumindest einer Seite an eine
strukturierte Grenzfläche an. Insbesondere kann eine der Nutzschicht zugewandte Oberfläche des Trägers und/oder eine dem Träger zugewandte Oberfläche der Nutzschicht eine
Strukturierung aufweisen. Die Strukturierung kann
unregelmäßig, beispielsweise als Aufrauung, oder regelmäßig, etwa als periodisch wiederkehrendes Muster, ausgebildet sein. Weiterhin kann mittels der Strukturierung ein optisches Element gebildet sein.
Das beschriebene Verbundsubstrat ist für die Herstellung eines optoelektronischen Halbleiterchips, insbesondere eines Lumineszenzdiodenchips, etwa einer LED, besonders geeignet. In einer bevorzugten Ausgestaltung ist ein Halbleiterkörper, der eine Halbleiterschichtenfolge mit einem zur Erzeugung von Strahlung vorgesehenen aktiven Bereich aufweist, auf der Nutzschicht angeordnet, wobei die im Betrieb im aktiven
Bereich erzeugte Strahlung eines ersten Wellenlängenbereichs zumindest teilweise mittels des
Strahlungskonversionsmaterials in einen vom ersten
Wellenlängenbereich verschiedenen zweiten Wellenlängenbereich umgewandelt wird.
Bei einem derartigen Halbleiterchip kann also das
Verbundsubstrat bei der Herstellung als Epitaxie-Substrat dienen und im Betrieb des Halbleiterchips die Funktion eines in den Halbleiterchip integrierten
Strahlungskonversionselements erfüllen. Mit anderen Worten weisen die Halbleiterchips bei der Herstellung noch bereits vor deren Vereinzelung aus einem Halbleiterchipverbund das Strahlungskonversionsmaterial auf .
Auf zusätzliches, nachträglich auf den Halbleiterchip
aufgebrachtes oder in einen Verguss des Halbleiterchips eingebrachtes Strahlungskonversionsmaterial kann also
verzichtet werden.
Weiterhin zeichnet sich der Halbleiterchip durch eine
besonders gute optische Anbindung des
Strahlungskonversionsmaterials an den aktiven Bereich aus, da zwischen dem Strahlungskonversionsmaterial und dem Halbleitermaterial des Halbleiterchips lediglich die
dielektrische Verbindungsschicht des Verbundsubstrats angeordnet ist. Weiterhin kann der Träger den
Halbleiterkörper mechanisch stabilisieren, so dass sich der Halbleiterchip insgesamt durch eine hohe mechanische
Stabilität auszeichnet. Ferner zeichnet sich der
Halbleiterchip aufgrund der vergleichsweise hohen thermischen Leitfähigkeit des Trägers und/oder der dielektrischen
Verbindungsschicht durch gute Entwärmungseigenschaften aus. Vorzugsweise beträgt die Dicke des Trägers im fertig
gestellten Halbleiterchip zwischen einschließlich 10 μπι und einschließlich 200 μπι, besonders bevorzugt zwischen
einschließlich 20 μπι und 100 μπι, beispielsweise 50 μπι.
In einer Ausgestaltungsvariante weist der Träger auf der dem Halbleiterkörper abgewandten Seite eine Spiegelschicht auf. Ein solcher Halbleiterchip ist vorzugsweise zur Montage seitens der Spiegelschicht vorgesehen. Vom aktiven Bereich in Richtung des Trägers abgestrahlte Strahlung kann an der Spiegelschicht reflektiert und insbesondere nach zumindest einem weiteren Durchlauf durch den Träger auf einer von der Spiegelschicht abgewandten Strahlungsaustrittsfläche des Halbleiterchips austreten.
In einer alternativen Ausgestaltung bildet eine der
Halbleiterschichtenfolge abgewandte Hauptfläche des Trägers eine Strahlungsaustrittsfläche. Ein derartiger Halbleiterchip eignet sich insbesondere für eine Montage in Flip-Chip- Geometrie .
Bei einem Verfahren zur Herstellung eines Verbundsubstrats mit einem Träger und einer Nutzschicht wird gemäß einer Aus führungs form ein Träger bereitgestellt, der ein Strahlungskonversionsmaterial enthält. An dem Träger wird mittels einer dielektrischen Verbindungsschicht die
Nutzschicht befestigt.
Das Befestigen der Nutzschicht erfolgt vorzugsweise durch direktes Bonden. Im Unterschied zu adhäsivem Bonden mittels einer Klebeschicht ist für die Befestigung keine
Adhäsionsschicht erforderlich. Beispielsweise kann die
Verbindung unmittelbar durch Wärmeeintrag und Ausübung von Druck erzielt werden.
In einer bevorzugten Ausgestaltung wird die Nutzschicht auf einem Hilfsträger bereitgestellt. Nach dem Befestigen an dem Träger wird die Nutzschicht von dem übrigen Hilfsträger abgelöst. Der Hilfsträger dient für die vorzugsweise
epitaktische Abscheidung des Materials für die Nutzschicht. Nach dem Ablösen des Hilfsträgers kann dieser für weitere Herstellungsschritte wiederverwendet werden.
In einer bevorzugten Ausgestaltung werden vor dem Befestigen der Nutzschicht Trennkeime ausgebildet, entlang derer die Nutzschicht nach dem Befestigen an dem Träger abgelöst wird. Dies kann beispielsweise durch Implantation von Ionen erzielt werden, wobei die Position der Trennkeime und damit die Dicke der Nutzschicht nach dem Ablösen über die Energie der
eingebrachten Ionen einstellbar ist.
Das Ablösen erfolgt vorzugsweise durch Erhitzen des Verbunds aus Träger und Hilfsträger.
Bei einem Verfahren zur Herstellung einer Mehrzahl von
Halbleiterchips wird gemäß einer Aus führungs form ein Verbundsubstrat bereitgestellt. Auf dem Verbundsubstrat wird eine Halbleiterschichtenfolge mit einem zur Erzeugung von Strahlung vorgesehenen aktiven Bereich abgeschieden,
vorzugsweise epitaktisch, etwa mittels MBE oder MOCVD.
Das Verbundsubstrat mit der Halbleiterschichtenfolge wird in eine Mehrzahl von Halbleiterchips vereinzelt. Das Vereinzeln kann beispielsweise mittels kohärenter Strahlung, mechanisch oder chemisch erfolgen.
Bei der Herstellung stabilisiert das Verbundsubstrat die Halbleiterschichtenfolge mechanisch. Im fertig gestellten Halbleiterchip kann das Verbundsubstrat vollständig oder zumindest teilweise im Bauteil verbleiben und die Funktion eines Strahlungskonversionselements erfüllen.
In einer bevorzugten Ausgestaltung wird der Träger nach dem Abscheiden der Halbleiterschichtenfolge gedünnt. Zur
mechanischen Stabilisierung während der epitaktischen
Abscheidung der Halbleiterschichtenfolge kann der Träger also eine größere Dicke aufweisen als im fertig gestellten
Halbleiterchip. Das Dünnen kann vor oder nach dem Vereinzeln des Verbundsubstrats erfolgen.
Vorzugsweise ist der Halbleiterchip beim Dünnen bereits elektrisch kontaktiert, so dass durch das Dünnen der Farbort der vom Halbleiterchip abgestrahlten Strahlung, insbesondere für jeden Halbleiterchip individuell und gesondert,
einstellbar ist.
Die beschriebenen Verfahren zur Herstellung eines
Verbundsubstrats beziehungsweise einer Mehrzahl von
Halbleiterchips sind für die Herstellung eines weiter oben beschriebenen Verbundsubstrats beziehungsweise eines
Halbleiterchips besonders geeignet. Im Zusammenhang mit dem Verbundsubstrat oder dem Halbleiterchip beschriebene Merkmale können daher auch für die Herstellungsverfahren herangezogen werden oder umgekehrt.
Weitere Merkmale, Ausgestaltungen und Zweckmäßigkeiten ergeben sich aus der folgenden Beschreibung der
Ausführungsbeispiele in Verbindung mit den Figuren.
Es zeigen:
Die Figuren 1A und 1B ein erstes beziehungsweise zweites Ausführungsbeispiel für ein Verbundsubstrat in schematischer Schnittansieht ; die Figuren 2A bis 2E ein Ausführungsbeispiel für ein
Verfahren zur Herstellung eines Verbundsubstrats anhand von schematisch in Schnittansicht dargestellten
Zwischenschritten; die Figuren 3A und 3B ein Ausführungsbeispiel für einen
Halbleiterchip mit einem Verbundsubstrat (Figur 3A) sowie ein Bauelement mit einem solchen Halbleiterchip (Figur 3B) ; die Figuren 4A und 4B ein zweites Ausführungsbeispiel für einen Halbleiterchip mit einem Verbundsubstrat (Figur 4A) und ein Bauelement mit einem solchen Halbleiterchip (Figur 4B) jeweils in schematischer Schnittansicht; und die Figuren 5A bis 5C ein Ausführungsbeispiel für ein Verfahren zur Herstellung einer Mehrzahl von Halbleiterchips anhand von schematisch in Schnittansicht dargestellten
Zwischenschritten .
Gleiche, gleichartige oder gleichwirkende Elemente sind in den Figuren mit denselben Bezugszeichen versehen. Die Figuren und die Größenverhältnisse der in den Figuren dargestellten Elemente untereinander sind nicht als maßstäblich zu
betrachten. Vielmehr können einzelne Elemente zur besseren Darstellbarkeit und/oder zum besseren Verständnis übertrieben groß dargestellt sein.
Ein erstes Ausführungsbeispiel für ein Verbundsubstrat ist in Figur 1A schematisch in Schnittansicht dargestellt. Das
Verbundsubstrat 1 weist einen Träger 2 und eine Nutzschicht 5 auf. Zwischen dem Träger und der Nutzschicht ist eine
dielektrische Verbindungsschicht 3 angeordnet. Eine vom
Träger 2 abgewandte Oberfläche der Nutzschicht ist als eine Abscheideoberfläche für eine epitaktische Abscheidung
ausgebildet .
Der Träger 2 weist ein Strahlungskonversionsmaterial auf, beispielsweise ein lumineszierendes oder phosphoreszierendes Material. Der Träger kann als eine Keramik ausgebildet sein, bei der das Strahlungskonversionsmaterial zur Herstellung des Trägers in Form von Leuchtstoffpartikeln zu einer Keramik zusammengefügt wird, beispielsweise durch Sintern. Zur
Herstellung der Keramik können zusätzlich zu dem
Strahlungskonversionsmaterial weitere Partikel und/oder
Zusatzstoffe beigemengt werden. Die Zusatzstoffe können während der Herstellung vollständig aus dem Träger austreten oder zumindest teilweise im Träger verbleiben. Ein Träger auf Keramik-Basis ist vorzugsweise zum Großteil durch das Strahlungskonversionsmaterial gebildet.
Vorzugsweise enthält der Träger das
Strahlungskonversionsmaterial zu einem Volumenanteil von mindestens 75 %, besonders bevorzugt von mindestens 90 %.
Eine Keramik mit einem Strahlungskonversionsmaterial sowie ein Verfahren zur Herstellung einer solchen Keramik ist in der Druckschrift WO 2010/045915 beschrieben, deren
Offenbarungsgehalt insofern hiermit explizit durch Rückbezug in die vorliegende Anmeldung aufgenommen wird.
Als Strahlungskonversionsmaterial eignet sich insbesondere ein mit Metallen der seltenen Erden, beispielsweise Ce, dotierter Granat, beispielsweise Y3 (AI, Ga) 5 O12.
Alternativ oder ergänzend kann der Träger zumindest eines der folgenden Materialen enthalten: mit Metallen der seltenen Erden aktivierte Erdalkalisulfide, mit Metallen der seltenen Erden aktivierte Thiogallate, mit Metallen der seltenen Erden aktivierte Aluminate, mit Metallen der seltenen Erden
aktivierte Orthosilikate, mit Metallen der seltenen Erden aktivierte Chlorosilikate, mit Metallen der seltenen Erden aktivierte Erdalkalisiliziumnitride, mit Metallen der
seltenen Erden aktivierte Oxinitride und mit Metallen der seltenen Erden aktivierte Aluminiumoxinitride, mit Metallen der seltenen Erden aktivierte Siliziumnitride.
Alternativ oder ergänzend kann der Träger ein Matrixmaterial aufweisen, beispielsweise ein Glas, in das das
Strahlungskonversionsmaterial eingebettet ist. In diesem Fall sind das Strahlungskonversionsmaterial und das Glas
zweckmäßigerweise derart aneinander angepasst, dass der Strahlungskonversionsstoff beim Einbringen in die Glasschmelze nicht degradiert oder zerstört wird. Der
Volumenanteil des Strahlungskonversionsmaterials beträgt in diesem Fall vorzugsweise zwischen einschließlich 5 % und einschließlich 30 %.
Die dielektrische Verbindungsschicht 3 enthält vorzugsweise ein Oxid, beispielsweise Siliziumoxid, ein Nitrid,
beispielsweise Siliziumnitrid, oder ein Oxinitrid,
beispielsweise Siliziumoxinitrid. Bei Siliziumoxinitrid ist der Brechungsindex durch Variation des Stickstoff-Gehalts zwischen etwa 1,45 und 2,5 einstellbar, wobei der
Brechungsindex umso höher ist, je größer der Stickstoffgehalt ist .
Die Zusammensetzung der dielektrischen Verbindungsschicht 3 kann in senkrechter Richtung, also in einer senkrecht zu einer Haupterstreckungsebene des Verbundsubstrats 1
verlaufenden Richtung, variieren. Vorzugsweise weist die dielektrische Verbindungsschicht 3 auf der der Nutzschicht 5 zugewandten Seite einen höheren Brechungsindex auf als auf der dem Träger 2 zugewandten Seite. Der Brechungsindex kann zum Träger hin kontinuierlich oder stufenförmig abnehmen.
Für Siliziumoxinitrid steigt mit zunehmendem Stickstoffgehalt nicht nur der Brechungsindex, sondern auch der
Absorptionskoeffizient. Eine dielektrische Verbindungsschicht mit einem zum Träger hin abnehmenden Stickstoffgehalt
zeichnet sich daher im Vergleich mit einer reinen
Siliziumoxid-Schicht durch eine bessere
Brechungsindexanpassung an Halbleitermaterial und im
Vergleich mit einer reinen Siliziumnitridschicht durch eine geringere Absorption bei gleicher Dicke aus. Die Nutzschicht 5 ist vorzugsweise derart ausgeführt, dass sie für die Abscheidung von III-V-
Verbindungshalbleitermaterial geeignet ist. Vorzugsweise basiert die Nutzschicht 5 auf einem nitridischen
Verbindungshalbleitermaterial. Davon abweichend kann die Nutschicht aber auch ein anderes Material, insbesondere ein anderes Halbleitermaterial wie beispielsweise Silizium, Siliziumkarbid, Galliumphosphid oder Galliumarsenid enthalten oder aus einem solchen Material bestehen.
Das in Figur 1B dargestellte zweite Ausführungsbeispiel für ein Verbundsubstrat entspricht im Wesentlichen dem im
Zusammenhang mit Figur 1A beschriebenen ersten
Ausführungsbeispiel .
Im Unterschied hierzu weist das Verbundsubstrat 1 eine
Strukturierung 25 auf, die exemplarisch an einer Grenzfläche zwischen dem Träger 2 und der dielektrischen
Verbindungsschicht 3 ausgebildet ist. Alternativ oder
ergänzend kann auch eine Grenzfläche zwischen der Nutzschicht und der dielektrischen Verbindungsschicht 3 strukturiert sein .
Die Strukturierung 25 kann beispielsweise mittels einer
Aufrauhung unregelmäßig ausgebildet sein. Auch eine
regelmäßige, insbesondere periodisch wiederkehrende
Strukturierung kann Anwendung finden. Die Strukturierung ist insbesondere dafür vorgesehen, Wellenleitereffekte von in das Verbundsubstrat 1 eingestrahlter Strahlung und/oder mittels des Strahlungskonversionsmaterials konvertierter Strahlung zu verringern. Alternativ oder ergänzend kann die Strukturierung 25 die Funktion eines optischen Elements, beispielsweise einer Linse oder eines Beugungsgitters erfüllen. Weiterhin kann die Strukturierung und/oder das optische Element alternativ oder ergänzend auch auf der der Nutzschicht 5 abgewandten Seite des Trägers 2 ausgebildet sein.
In den Figuren 2A bis 2E ist ein erstes Ausführungsbeispiel für die Herstellung eines Verbundsubstrats anhand von
schematisch in Schnittansicht dargestellten Zwischenschritten gezeigt .
Wie in Figur 2A dargestellt, wird ein Halbleitermaterial 50 auf einem Hilfsträger 4 bereitgestellt. Der Hilfsträger 4 dient insbesondere der epitaktischen Abscheidung des
Halbleitermaterials 50, beispielsweise mittels MBE oder MOCVD .
In dem Halbleitermaterial 50 werden durch Implantation von Ionen, beispielsweise Wasserstoff-Ionen, Trennkeime 51 ausgebildet (In Figur 2B durch Pfeile dargestellt) . Die Trennkeime verlaufen in einer Ebene, die sich parallel zu einer vom Hilfsträger 4 abgewandten Oberfläche des
Halbleitermaterials 50 erstreckt. Die Energie der Ionen bestimmt die Eindringtiefe der Ionen in das
Halbleitermaterial und damit die Dicke des nachfolgend zu übertragenden Halbleitermaterials .
Vorzugsweise beträgt die Dicke höchstens 1 μπι, bevorzugt zwischen einschließlich 10 nm und einschließlich 500 nm, besonders bevorzugt zwischen einschließlich 10 nm und einschließlich 200 nm.
Auf dem Halbleitermaterial 50 wird eine erste dielektrische Teilschicht 31 abgeschieden, die im fertiggestellten Verbundsubstrat einen Teil der dielektrischen
Verbindungsschicht 3 darstellt.
Der Träger 2 wird mit einer zweiten dielektrischen
Teilschicht 32 beschichtet. Wie in Schritt 2D dargestellt, werden der Träger 2 und der Hilfsträger 4 so zueinander positioniert, dass die erste dielektrische Teilschicht 31 und die zweite dielektrische Teilschicht 32 unmittelbar
aneinander angrenzen. Die dielektrischen Teilschichten 31, 32 werden durch direktes Bonden, beispielsweise durch
Zusammenpressen bei einer Temperatur zwischen 700° C und 1200°C, miteinander verbunden und bilden gemeinsam die dielektrische Verbindungsschicht 3. Eine Adhäsionsschicht wie eine Klebeschicht oder eine Lotschicht ist für die
Herstellung der Verbindung nicht erforderlich.
Nach dem Herstellen der direkten Bondverbindung wird der Hilfsträger 4 mit einem Teil des Halbleitermaterials 50 entlang der Trennkeime abgelöst. Dies erfolgt vorzugsweise thermisch induziert. Das auf dem Träger 2 verbleibende
Halbleitermaterial bildet die Nutzschicht 5 des
Verbundsubstrats 1 (Figur 2E) . Der Hilfsträger kann nach dem Ablösen für die Herstellung weiterer Verbundsubstrate
wiederverwendet werden.
Von dem beschriebenen Ausführungsbeispiel abweichend ist auch denkbar, dass das Halbleitermaterial 50 für die Nutzschicht 5 direkt von dem Hilfsträger 4 stammt. Die epitaktische
Abscheidung auf dem Hilfsträger ist in diesem Fall nicht erforderlich .
Ein erstes Ausführungsbeispiel für einen Halbleiterchip ist in Figur 3A in schematischer Schnittansicht dargestellt. Der Halbleiterchip 10 weist exemplarisch ein Verbundsubstrat 1 auf, das wie im Zusammenhang mit Figur 1A beschrieben
ausgeführt ist.
Auf dem Verbundsubstrat 1 ist ein Halbleiterkörper 7 mit einer Halbleiterschichtenfolge 700 angeordnet. Die
Halbleiterschichtenfolge, die den Halbleiterkörper bildet, weist einen aktiven Bereich 70 auf, der zwischen einer ersten Halbleiterschicht 71 und einer zweiten Halbleiterschicht 72 angeordnet ist. Die erste Halbleiterschicht 71 und die zweite Halbleiterschicht 72 sind zweckmäßigerweise bezüglich ihres Leitungstyps voneinander verschieden. Beispielsweise kann die erste Halbleiterschicht 71 n-leitend und die zweite
Halbleiterschicht 72 p-leitend ausgebildet sein oder
umgekehrt .
Die erste Halbleiterschicht 71 und die zweite
Halbleiterschicht 72 sind jeweils mit einem ersten Kontakt 81 beziehungsweise einem zweiten Kontakt 82 elektrisch leitend verbunden. Die Kontakte 81, 82 sind zur externen elektrischen Kontaktierung des Halbleiterchips 10 vorgesehen. Im Betrieb des Halbleiterchips 10 können über die Kontakte Ladungsträger von unterschiedlichen Seiten in den aktiven Bereich 70 injiziert werden und dort unter Emission von Strahlung eines ersten Wellenlängenbereichs rekombinieren.
Die Strahlung des ersten Wellenlängenbereichs wird im
Verbundsubstrat 1, insbesondere im Träger 2, teilweise in Strahlung eines vom ersten Wellenlängenbereich verschiedenen zweiten Wellenlängenbereichs umgewandelt.
Beispielsweise kann der aktive Bereich 70 zur Erzeugung von Strahlung im blauen Spektralbereich und das Strahlungskonversionsmaterial im Träger 2 zur
Strahlungskonversion in Strahlung im gelben Spektralbereich vorgesehen sein, so dass aus dem Halbleiterchip 10 für das menschliche Auge weiß erscheinendes Mischlicht austritt. Die Strahlungskonversion erfolgt also bereits im Halbleiterchip selbst. Im Unterschied zu einem Bauelement, bei dem
Strahlungskonversionsmaterial in eine Umhüllung eingebettet ist oder bei dem ein Strahlungskonversionselement mittels einer Adhäsionsschicht an dem Halbleiterchip befestigt ist, durchläuft die Strahlung vor der Strahlungskonversion kein Material mit einem vergleichsweise niedrigen Brechungsindex wie beispielsweise Silikon. Wegen des verglichen mit Silikon hohen Brechungsindizes der dielektrischen Verbindungsschicht 3, die das Strahlungskonversionsmaterial des Trägers 2 von dem Halbleitermaterial des Halbleiterchips 10 trennt, ist das Strahlungskonversionsmaterial optisch besonders effizient an das Halbleitermaterial angebunden. Weiterhin ist der
thermische Widerstand durch die dielektrische
Verbindungsschicht im Vergleich zu einem Halbleiterchip, an dem mittels einer Adhäsionsschicht ein Konversionselement befestigt ist, verringert. Beispielsweise ist die
Wärmeleitung einer 250 nm dicken dielektrischen
Verbindungsschicht 3 aus Siliziumoxid etwa zehnfach so hoch wie bei einer Silikonschicht mit 1 μπι Dicke.
Ein Ausführungsbeispiel für ein Strahlungsemittierendes
Bauelement 100 mit einem solchen Halbleiterchip ist in Figur 3B schematisch in Schnittansicht dargestellt. Der
Halbleiterchip 10 ist an einem Anschlussträger 9 befestigt. Der erste Kontakt 81 und der zweite Kontakt 82 sind jeweils mit einer ersten Anschlussfläche 91 beziehungsweise einer zweiten Anschlussfläche 92 elektrisch leitend mit dem
Anschlussträger verbunden. Der Anschlussträger 9 kann beispielsweise eine Leiterplatte, insbesondere eine gedruckte Leiterplatte (Printed Circuit Board, PCB), ein Zwischenträger (submount), beispielsweise ein Keramikträger, oder ein Gehäusekörper für ein
insbesondere oberflächenmontierbares Bauelement sein.
Insbesondere können die erste Anschlussfläche 91 und die zweite Anschlussfläche 92 durch einen Leiterrahmen gebildet sein .
Der Halbleiterchip 10 ist in eine Verkapselung 95
eingebettet. Die Verkapselung ist zweckmäßigerweise für die vom Halbleiterchip 10 abgestrahlte Strahlung transparent oder zumindest transluzent. Insbesondere kann die Verkapselung frei von Strahlungskonversionsmaterial sein, da dieses bereits im Träger 2 des Verbundsubstrats 1 enthalten ist. Für die Verkapselung eignet sich insbesondere ein Silikon, ein Epoxid oder ein Hybridmaterial mit einem Silikon und einem Epoxid .
Alternativ kann aber zusätzlich zu dem
Strahlungskonversionsmaterial im Träger 2 ein weiteres
Strahlungskonversionsmaterial und/oder Diffusormaterial in der Verkapselung enthalten sein. Das weitere
Strahlungskonversionsmaterial kann insbesondere zur
Abstimmung des Farborts der vom Strahlungsemittierenden
Bauelement 100 abgestrahlten Strahlung vorgesehen sein.
Der Halbleiterchip 10 ist in Flip-Chip-Geometrie auf dem Anschlussträger 9 angeordnet, das heißt, das Verbundsubstrat 1 ist auf der dem Anschlussträger 9 abgewandten Seite der Halbleiterschichtenfolge 7 angeordnet. Im Betrieb des
Halbleiterchips bildet der Träger 2 also eine oberseitige, also dem Anschlussträger abgewandte,
Strahlungsaustrittsfläche des Halbleiterchips 10.
Im Unterschied zu einem Dünnfilm-Halbleiterchip, bei dem das Aufwachssubstrat entfernt wird, verbleibt das Verbundsubstrat vollständig oder zumindest teilweise im Halbleiterchip. Der Träger 2 kann so den Halbleiterkörper 7 mechanisch
stabilisieren, wodurch die Gefahr von Brüchen reduziert ist.
Die Dicke des Trägers 2 beträgt bevorzugt zwischen
einschließlich 10 μπι und einschließlich 200 μπι, besonders bevorzugt zwischen einschließlich 20 μπι und einschließlich 100 μπι, beispielsweise 50 μπι. Während der epitaktischen
Abscheidung der Halbleiterschichtenfolge kann der Träger auch eine größere Dicke aufweisen. Die Gefahr einer Verbiegung des Trägers bei den vergleichsweise hohen Temperaturen für eine epitaktische Abscheidung kann so verringert werden. Ein dicker Träger wird nach der Abscheidung auf die genannte Dicke gedünnt. Über die Dicke ist der Farbort der von den fertig gestellten Halbleiterchips abgestrahlten Strahlung einstellbar .
Bei der Herstellung des Bauelements 100 kann vor dem
Ausbilden der Verkapselung der Halbleiterchip 10 zur
Bestimmung des Farborts der abgestrahlten Strahlung
elektrisch kontaktiert werden. Zur Anpassung des Farborts, insbesondere zur Verringerung des Anteils der im Träger 2 konvertierten Strahlung, kann der Träger gedünnt werden, beispielsweise mechanisch, etwa mittels Schleifens, Läppens oder Polierens oder chemisch, etwa nasschemisch oder
trockenchemisch oder mittels Materialabtrags durch kohärente Strahlung, etwa Laserstrahlung. So kann, insbesondere auch gesondert für jeden einzelnen Halbleiterchip, der Farbort der vom Halbleiterchip abgestrahlten Strahlung individuell eingestellt werden. Erforderlichenfalls kann der
Halbleiterchip auch zur Einstellung des Farborts mit einer Beschichtung versehen werden, die ebenfalls
Strahlungskonversionsmaterial enthalten kann.
Das in Figur 4A dargestellte zweite Ausführungsbeispiel für einen Halbleiterchip 10 entspricht im Wesentlichen dem im Zusammenhang mit Figur 3A beschriebenen ersten
Ausführungsbeispiel. Im Unterschied hierzu ist auf der dem Halbleiterkörper 7 abgewandten Seite des Verbundsubstrats 1 eine Spiegelschicht 96 ausgebildet, die dafür vorgesehen ist, die im aktiven Bereich 70 erzeugte Strahlung zu reflektieren. Die vorzugsweise metallische Spiegelschicht 96 weist
zweckmäßigerweise für die im aktiven Bereich 70 erzeugte und/oder die im Träger 2 mittels des
Strahlungskonversionsmaterials konvertierte Strahlung eine hohe Reflektivität auf. Im sichtbaren Spektralbereich eignet sich beispielsweise Aluminium oder Silber.
Weiterhin ist im Unterschied zum ersten Ausführungsbeispiel auf der zweiten Halbleiterschicht 72 eine
strahlungsdurchlässige Kontaktschicht 821 ausgebildet, über die die in den zweiten Kontakt 82 injizierten Ladungsträger großflächig und gleichmäßig in die zweite Halbleiterschicht 72 eingeprägt werden können.
Die strahlungsdurchlässige Kontaktschicht 821 enthält
vorzugsweise ein transparentes leitfähiges Oxid (Transparent Conductive Oxide, TCO), beispielsweise Indiumzinnoxid (ITO) oder Zinkoxid (ZnO) . Alternativ oder ergänzend kann die strahlungsdurchlässige Kontaktschicht eine Metallschicht aufweisen, die so dünn ist, dass sie für die im
Halbleiterchip erzeugte Strahlung durchlässig ist.
Wie in Figur 4B dargestellt, eignet sich ein derartiger
Halbleiterchip insbesondere für eine Montage, bei der die Spiegelschicht 96 dem Anschlussträger 9 zugewandt ist.
Die elektrisch leitende Verbindung der Kontakte 81, 82 mit den Anschlussflächen 91, 92 kann über Verbindungsleiter 97, beispielsweise über Drahtbondverbindungen erfolgen.
Ein Ausführungsbeispiel für ein Verfahren zur Herstellung eines Halbleiterchips ist in den Figuren 5A bis 5C
schematisch anhand von Zwischenschritten dargestellt.
Wie in Figur 5A gezeigt, wird ein Verbundsubstrat mit einem Träger 2, der Strahlungskonversionsmaterial enthält, einer dielektrischen Verbindungsschicht 3 und einer Nutzschicht 5 bereitgestellt.
Zur vereinfachten Darstellung ist ein Bereich des
Verbundsubstrats 1 in den Figuren gezeigt, aus dem bei der Herstellung der Halbleiterchips zwei Halbleiterchips
hervorgehen, wobei das Verfahren exemplarisch für
Halbleiterchips beschrieben wird, die wie im Zusammenhang mit Figur 4A beschrieben ausgeführt sind.
Auf der Nutzschicht 5 des Verbundsubstrats 1 wird
epitaktisch, etwa mittels MBE oder MOCVD, eine
Halbleiterschichtenfolge mit einer ersten Halbleiterschicht 71, einem aktiven Bereich und einer zweiten Halbleiterschicht 72 abgeschieden (Figur 5B) . Im Unterschied zu einer
Adhäsionsschicht wie einer Klebeschicht oder einer Lotschicht hält die dielektrische Verbindungsschicht den typischen Temperaturen bei der Epitaxie, beispielsweise zwischen 700°C und 1100°C stand, so dass der Träger 2 die
Halbleiterschichtenfolge während der Abscheidung mechanisch stabilisieren kann.
Zum Ausbilden des ersten Kontakts 81 wird die erste
Halbleiterschicht 71 bereichsweise freigelegt. Dies kann insbesondere chemisch, etwa nasschemisch oder trockenchemisch erfolgen .
Die Abscheidung der Kontakte 81, 82 sowie der
strahlungsdurchlässigen Kontaktschicht und der Spiegelschicht 96 erfolgt vorzugsweise mittels Aufdampfens oder
Aufsputterns .
Nachfolgend erfolgt eine Vereinzelung in Halbleiterchips, beispielsweise mittels Laserstrahlung, mechanisch, etwa mittels Sägens oder chemisch, etwa mittels nasschemischen oder trockenchemischen Ätzens.
Bei dem beschriebenen Verfahren erfolgt also die epitaktische Abscheidung der Halbleiterschichten auf einem
Verbundsubstrat, das bereits das
Strahlungskonversionsmaterial enthält .
Bei der Vereinzelung in Halbleiterchips gehen also
Halbleiterchips hervor, die bereits das
Strahlungskonversionsmaterial enthalten .
Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele beschränkt. Vielmehr umfasst die
Erfindung jedes neue Merkmal sowie jede Kombination von
Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den
Patentansprüchen oder den Ausführungsbeispielen angegeben ist .

Claims

Patentansprüche
1. Verbundsubstrat (1) mit einem Träger (2) und mit einer Nutzschicht (5), die mittels einer dielektrischen
Verbindungsschicht (3) an dem Träger befestigt ist, wobei das Verbundsubstrat (1) ein Strahlungskonversionsmaterial
enthält .
2. Verbundsubstrat nach Anspruch 1,
bei dem die Nutzschicht ein nitridisches
Verbindungshalbleitermaterial enthält .
3. Verbundsubstrat nach Anspruch 1 oder 2,
bei dem die Nutzschicht eine Dicke von höchstens 1 μπι aufweist .
4. Verbundsubstrat nach einem der vorangegangenen Ansprüche, bei dem die dielektrische Verbindungsschicht ein Oxid, ein Nitrid oder ein Oxinitrid enthält.
5. Verbundsubstrat nach einem der vorangegangenen Ansprüche, bei dem ein Brechungsindex der dielektrischen
Verbindungsschicht von der Nutzschicht in Richtung des
Trägers abnimmt.
6. Verbundsubstrat nach einem der vorangegangenen Ansprüche, bei dem die Verbindungsschicht an zumindest einer Seite an eine Grenzfläche mit einer Strukturierung (25) angrenzt.
7. Halbleiterchip mit einem Verbundsubstrat nach einem der Ansprüche 1 bis 6,
bei dem auf der Nutzschicht ein Halbleiterkörper (7) mit einem zur Erzeugung von Strahlung vorgesehenen aktiven Bereich (70) angeordnet ist, wobei die im Betrieb erzeugte Strahlung zumindest teilweise mittels des
Strahlungskonversionsmaterials umgewandelt wird.
8. Halbleiterchip nach Anspruch 7,
bei dem der Träger auf der der Halbleiterschichtenfolge abgewandten Seite eine Spiegelschicht (96) aufweist.
9. Halbleiterchip nach Anspruch 7,
bei dem eine dem Halbleiterkörper abgewandte Hauptfläche des Trägers eine Strahlungsaustrittsfläche bildet.
10. Verfahren zur Herstellung eines Verbundsubstrats (1) mit einem Träger (2) und einer Nutzschicht (5) mit den Schritten: -Bereitstellen des Trägers (2), der ein
Strahlungskonversionsmaterial enthält; und
- Befestigen der Nutzschicht (5) an dem Träger (2) mittels einer dielektrischen Verbindungsschicht (3) .
11. Verfahren nach Anspruch 10,
bei dem die Nutzschicht durch direktes Bonden an dem Träger befestigt wird
12. Verfahren nach Anspruch 10 oder 11,
bei dem die Nutzschicht auf einem Hilfsträger (4)
bereitgestellt wird und die Nutzschicht nach dem Befestigen an dem Träger von dem übrigen Hilfsträger abgelöst wird.
13. Verfahren nach Anspruch 12,
bei dem vor dem Befestigen der Nutzschicht Trennkeime (51) ausgebildet werden, entlang derer die Nutzschicht nach dem Befestigen an dem Träger abgelöst wird.
14. Verfahren zur Herstellung einer Mehrzahl von Halbleiterchips (10) mit den Schritten: a) Bereitstellen eines Verbundsubstrats nach einem der
Ansprüche 1 bis 6;
b) Abscheiden einer Halbleiterschichtenfolge (700) mit einem zur Erzeugung von Strahlung vorgesehenen aktiven Bereich auf dem Verbundsubstrat; und
c) Vereinzeln des Verbundsubstrats mit der
Halbleiterschichtenfolge in eine Mehrzahl von
Halbleiterchips .
15. Verfahren nach Anspruch 14,
bei dem der Träger nach Schritt b) gedünnt wird.
PCT/EP2011/073134 2010-12-28 2011-12-16 Verbundsubstrat, halbleiterchip mit verbundsubstrat und verfahren zur herstellung von verbundsubstraten und halbleiterchips WO2012089540A1 (de)

Priority Applications (7)

Application Number Priority Date Filing Date Title
EP11805000.4A EP2659523A1 (de) 2010-12-28 2011-12-16 Verbundsubstrat, halbleiterchip mit verbundsubstrat und verfahren zur herstellung von verbundsubstraten und halbleiterchips
JP2013545230A JP2014501447A (ja) 2010-12-28 2011-12-16 複合基板、複合基板を有する半導体チップ、並びに複合基板及び半導体チップの製造方法
US13/883,730 US9123528B2 (en) 2010-12-28 2011-12-16 Composite substrate, semiconductor chip having a composite substrate and method for producing composite substrates and semiconductor chips
CN201180063542.8A CN103262268B (zh) 2010-12-28 2011-12-16 用于制造多个半导体芯片的方法
KR20157002312A KR20150031449A (ko) 2010-12-28 2011-12-16 복합 기판, 복합 기판을 포함하는 반도체 칩 및, 복합 기판과 반도체 칩의 제조 방법
KR1020137019929A KR101526090B1 (ko) 2010-12-28 2011-12-16 복합 기판, 복합 기판을 포함하는 반도체 칩 및, 복합 기판과 반도체 칩의 제조 방법
US14/739,684 US9997671B2 (en) 2010-12-28 2015-06-15 Composite substrate, semiconductor chip having a composite substrate and method for producing composite substrates and semiconductor chips

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
DE102010056447 2010-12-28
DE102010056447.8 2010-12-28
DE102011012298.2 2011-02-24
DE201110012298 DE102011012298A1 (de) 2010-12-28 2011-02-24 Verbundsubstrat, Halbleiterchip mit Verbundsubstrat und Verfahren zur Herstellung von Verbundsubstraten und Halbleiterchips

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US13/883,730 A-371-Of-International US9123528B2 (en) 2010-12-28 2011-12-16 Composite substrate, semiconductor chip having a composite substrate and method for producing composite substrates and semiconductor chips
US14/739,684 Continuation US9997671B2 (en) 2010-12-28 2015-06-15 Composite substrate, semiconductor chip having a composite substrate and method for producing composite substrates and semiconductor chips

Publications (1)

Publication Number Publication Date
WO2012089540A1 true WO2012089540A1 (de) 2012-07-05

Family

ID=45446008

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2011/073134 WO2012089540A1 (de) 2010-12-28 2011-12-16 Verbundsubstrat, halbleiterchip mit verbundsubstrat und verfahren zur herstellung von verbundsubstraten und halbleiterchips

Country Status (7)

Country Link
US (2) US9123528B2 (de)
EP (1) EP2659523A1 (de)
JP (1) JP2014501447A (de)
KR (2) KR101526090B1 (de)
CN (1) CN103262268B (de)
DE (1) DE102011012298A1 (de)
WO (1) WO2012089540A1 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6694650B2 (ja) * 2015-09-01 2020-05-20 ローム株式会社 半導体発光素子
US11369746B2 (en) * 2017-05-09 2022-06-28 Novo Nordisk A/S Flexible electronic label device
DE102017114467A1 (de) 2017-06-29 2019-01-03 Osram Opto Semiconductors Gmbh Halbleiterchip mit transparenter Stromaufweitungsschicht
KR102110514B1 (ko) 2018-11-21 2020-05-13 (주)알씨디에이치 원전 dc 전원공급장치용 스트링

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030020397A1 (en) * 2001-06-28 2003-01-30 Lite Array Inc. Enhancement of luminance and life in electroluminescent devices
EP1811580A1 (de) * 2004-10-21 2007-07-25 Ube Industries, Ltd. Leuchtdiodenelement, board für eine leuchtdiode und verfahren zur herstellung eines leuchtdiodenelements
DE102009042324A1 (de) * 2008-09-22 2010-04-01 S.O.I.Tec Silicon On Insulator Technologies Verfahren und Strukturen zum Ändern der Verspannung in III-Nitridmaterialien
WO2010045915A1 (de) 2008-10-22 2010-04-29 Osram Opto Semiconductors Gmbh Verfahren zum herstellen eines lumineszenzkonversionselements, lumineszenzkonversionselement und optoelektronisches bauteil
DE102009019161A1 (de) * 2009-04-28 2010-11-04 Osram Opto Semiconductors Gmbh Leuchtdiode und Verfahren zur Herstellung einer Leuchtdiode
WO2010134011A2 (en) * 2009-05-19 2010-11-25 Koninklijke Philips Electronics N.V. Light scattering and conversion plate for leds

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6784463B2 (en) * 1997-06-03 2004-08-31 Lumileds Lighting U.S., Llc III-Phospide and III-Arsenide flip chip light-emitting devices
JP3488830B2 (ja) * 1998-07-30 2004-01-19 京セラ株式会社 光導波路の製造方法
DE10051465A1 (de) * 2000-10-17 2002-05-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterbauelements auf GaN-Basis
EP2270875B1 (de) * 2000-04-26 2018-01-10 OSRAM Opto Semiconductors GmbH Strahlungsmittierendes Halbleiterbauelement und dessen Herstellungsverfahren
US7103245B2 (en) * 2000-07-10 2006-09-05 Massachusetts Institute Of Technology High density integrated optical chip
FR2817394B1 (fr) * 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
US6703780B2 (en) * 2001-01-16 2004-03-09 General Electric Company Organic electroluminescent device with a ceramic output coupler and method of making the same
TW490863B (en) * 2001-02-12 2002-06-11 Arima Optoelectronics Corp Manufacturing method of LED with uniform color temperature
ATE525755T1 (de) * 2001-10-12 2011-10-15 Nichia Corp Lichtemittierendes bauelement und verfahren zu seiner herstellung
US7858403B2 (en) * 2001-10-31 2010-12-28 Cree, Inc. Methods and systems for fabricating broad spectrum light emitting devices
JP2004247077A (ja) * 2003-02-12 2004-09-02 Semiconductor Energy Lab Co Ltd 発光装置及びその作製方法
JP4186725B2 (ja) * 2003-06-24 2008-11-26 トヨタ自動車株式会社 光電変換素子
US7456035B2 (en) * 2003-07-29 2008-11-25 Lumination Llc Flip chip light emitting diode devices having thinned or removed substrates
JP2007511065A (ja) * 2003-11-04 2007-04-26 松下電器産業株式会社 半導体発光装置、照明モジュール、照明装置、および半導体発光装置の製造方法
US8164250B2 (en) * 2004-09-28 2012-04-24 Koninklijke Philips Electronics N.V. Light emitting device with improved conversion layer
US7341878B2 (en) * 2005-03-14 2008-03-11 Philips Lumileds Lighting Company, Llc Wavelength-converted semiconductor light emitting device
US8748923B2 (en) 2005-03-14 2014-06-10 Philips Lumileds Lighting Company Llc Wavelength-converted semiconductor light emitting device
DE102005040558A1 (de) * 2005-08-26 2007-03-01 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines Lumineszenzdiodenchips und Lumineszenzdiodenchip
US7514721B2 (en) * 2005-11-29 2009-04-07 Koninklijke Philips Electronics N.V. Luminescent ceramic element for a light emitting device
DE102007002416A1 (de) 2006-04-13 2007-10-18 Osram Opto Semiconductors Gmbh Strahlungsemittierender Körper und Verfahren zur Herstellung eines strahlungsemittierenden Körpers
US7483212B2 (en) * 2006-10-11 2009-01-27 Rensselaer Polytechnic Institute Optical thin film, semiconductor light emitting device having the same and methods of fabricating the same
WO2008102548A1 (ja) * 2007-02-21 2008-08-28 Panasonic Corporation 半導体発光素子および半導体発光装置の製造方法
TW200842950A (en) * 2007-02-27 2008-11-01 Sixtron Advanced Materials Inc Method for forming a film on a substrate
DE102007052181A1 (de) * 2007-09-20 2009-04-02 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
US7724439B2 (en) * 2007-10-24 2010-05-25 Aptina Imaging Corporation Lens, a lens array and imaging device and system having a lens, and method of forming the same
DE102008024517A1 (de) 2007-12-27 2009-07-02 Osram Opto Semiconductors Gmbh Strahlungsemittierender Körper und Verfahren zur Herstellung eines strahlungsemittierenden Körpers
JP2010186873A (ja) * 2009-02-12 2010-08-26 Panasonic Corp 白色発光素子およびその製造方法
KR101371557B1 (ko) * 2009-03-03 2014-03-10 우베 고산 가부시키가이샤 발광 소자 형성용 복합 기판, 발광 다이오드 소자, 백색 발광 다이오드 소자, 및 그 제조 방법
DE102009027977A1 (de) * 2009-07-23 2011-01-27 Osram Opto Semiconductors Gmbh Leuchtdiode und Verfahren zur Herstellung einer Leuchtdiode
US8581229B2 (en) * 2009-11-23 2013-11-12 Koninklijke Philips N.V. III-V light emitting device with thin n-type region
US8154052B2 (en) * 2010-05-06 2012-04-10 Koninklijke Philips Electronics N.V. Light emitting device grown on wavelength converting substrate
KR20130122636A (ko) * 2010-11-02 2013-11-07 코닌클리케 필립스 엔.브이. 복합 기판을 형성하는 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030020397A1 (en) * 2001-06-28 2003-01-30 Lite Array Inc. Enhancement of luminance and life in electroluminescent devices
EP1811580A1 (de) * 2004-10-21 2007-07-25 Ube Industries, Ltd. Leuchtdiodenelement, board für eine leuchtdiode und verfahren zur herstellung eines leuchtdiodenelements
DE102009042324A1 (de) * 2008-09-22 2010-04-01 S.O.I.Tec Silicon On Insulator Technologies Verfahren und Strukturen zum Ändern der Verspannung in III-Nitridmaterialien
WO2010045915A1 (de) 2008-10-22 2010-04-29 Osram Opto Semiconductors Gmbh Verfahren zum herstellen eines lumineszenzkonversionselements, lumineszenzkonversionselement und optoelektronisches bauteil
DE102009019161A1 (de) * 2009-04-28 2010-11-04 Osram Opto Semiconductors Gmbh Leuchtdiode und Verfahren zur Herstellung einer Leuchtdiode
WO2010134011A2 (en) * 2009-05-19 2010-11-25 Koninklijke Philips Electronics N.V. Light scattering and conversion plate for leds

Also Published As

Publication number Publication date
DE102011012298A1 (de) 2012-06-28
KR101526090B1 (ko) 2015-06-04
US20140203413A1 (en) 2014-07-24
CN103262268A (zh) 2013-08-21
JP2014501447A (ja) 2014-01-20
US9123528B2 (en) 2015-09-01
KR20150031449A (ko) 2015-03-24
US20150287883A1 (en) 2015-10-08
CN103262268B (zh) 2016-09-21
EP2659523A1 (de) 2013-11-06
KR20130102117A (ko) 2013-09-16
US9997671B2 (en) 2018-06-12

Similar Documents

Publication Publication Date Title
DE112015002479B4 (de) Halbleiterbauelement und Beleuchtungsvorrichtung
DE102010027253B4 (de) Optoelektronisches Halbleiterbauteil
DE102012209325B4 (de) Optoelektronisches Modul
DE102008009769A1 (de) Doppel-Flip-Halbleiterbauelement und Herstellungsverfahren
DE102011011140A1 (de) Optoelektronischer Halbleiterchip und Verfahren zur Herstellung von optoelektronischen Halbleiterchips
DE102013100711B4 (de) Verfahren zur Herstellung einer Vielzahl optoelektronischer Bauelemente
WO2009003435A1 (de) Verfahren zur herstellung von optoelektronischen bauelementen und optoelektronisches bauelement
WO2008131736A1 (de) Optoelektronisches bauelement und verfahren zur herstellung einer mehrzahl optoelektronischer bauelemente
DE102010048159A1 (de) Leuchtdiodenchip
DE102015114587A1 (de) Optoelektronisches Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102010032497A1 (de) Strahlungsemittierender Halbleiterchip und Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterchips
WO2014019865A1 (de) Verfahren zur herstellung einer mehrzahl von optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
WO2012089540A1 (de) Verbundsubstrat, halbleiterchip mit verbundsubstrat und verfahren zur herstellung von verbundsubstraten und halbleiterchips
WO2018202685A1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips
DE102018131775A1 (de) Elektronisches Bauelement und Verfahren zur Herstellung eines elektronischen Bauelements
DE112016005214B4 (de) Strahlungsemittierender Halbleiterchip, optoelektronisches Bauelement mit einem strahlungsemittierenden Halbleiterchip und Verfahren zur Beschichtung eines strahlungsemittierenden Halbleiterchips
WO2009079982A2 (de) Verfahren zur herstellung von halbleiterchips und halbleiterchip
WO2018019846A1 (de) Strahlungsemittierender halbleiterchip, verfahren zur herstellung einer vielzahl strahlungsemittierender halbleiterchips, strahlungsemittierendes bauelement und verfahren zur herstellung eines strahlungsemittierenden bauelements
DE102015109413A1 (de) Verfahren zur Herstellung von optoelektronischen Konversions-Halbleiterchips und Verbund von Konversions-Halbleiterchips
DE102010054591B4 (de) Gehäuse und Verfahren zur Herstellung eines Gehäuses für ein optoelektronisches Bauelement
DE102019121678B4 (de) Bauelement mit verbesserter wärmeabfuhr und verfahren zur herstellung eines bauelements
DE102016103353B4 (de) Verfahren zur Herstellung eines optoelektronischen Bauelements
DE102012025896B4 (de) Optoelektronisches Modul
DE102015108345A1 (de) Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen und optoelektronisches Halbleiterbauteil
DE102013100470A1 (de) Optoelektronischer Halbleiterchip

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11805000

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2011805000

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 2013545230

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 20137019929

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 13883730

Country of ref document: US