[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

WO2011155234A1 - 炭化珪素基板、エピタキシャル層付き基板、半導体装置および炭化珪素基板の製造方法 - Google Patents

炭化珪素基板、エピタキシャル層付き基板、半導体装置および炭化珪素基板の製造方法 Download PDF

Info

Publication number
WO2011155234A1
WO2011155234A1 PCT/JP2011/053720 JP2011053720W WO2011155234A1 WO 2011155234 A1 WO2011155234 A1 WO 2011155234A1 JP 2011053720 W JP2011053720 W JP 2011053720W WO 2011155234 A1 WO2011155234 A1 WO 2011155234A1
Authority
WO
WIPO (PCT)
Prior art keywords
silicon carbide
single crystal
substrate
carbide substrate
main surface
Prior art date
Application number
PCT/JP2011/053720
Other languages
English (en)
French (fr)
Inventor
弘 塩見
秀人 玉祖
原田　真
築野　孝
靖生 並川
Original Assignee
住友電気工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 住友電気工業株式会社 filed Critical 住友電気工業株式会社
Priority to KR1020117030353A priority Critical patent/KR20130031182A/ko
Priority to US13/322,089 priority patent/US20120119225A1/en
Priority to CN2011800027136A priority patent/CN102473604A/zh
Priority to CA2760162A priority patent/CA2760162A1/en
Publication of WO2011155234A1 publication Critical patent/WO2011155234A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L29/7802—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0495—Schottky electrodes
    • H01L29/04—
    • H01L29/6606—
    • H01L29/66068—
    • H01L29/1608—

Definitions

  • the present invention relates to a silicon carbide substrate, a substrate with an epitaxial layer, a semiconductor device, and a method for manufacturing a silicon carbide substrate, and more specifically, a silicon carbide substrate capable of reducing on-resistance, a substrate with an epitaxial layer, a semiconductor device, and carbonization.
  • the present invention relates to a method for manufacturing a silicon substrate.
  • Patent Document 1 Japanese Patent Application Laid-Open No. 2007-141950 (Patent Document 1) and US Pat. No. 6,803,243 (Patent Document 2)).
  • Patent Document 2 Japanese Patent Application Laid-Open No. 2007-141950
  • a vertical semiconductor device a non-heat treatment type ohmic electrode is formed on the back side of a silicon carbide substrate.
  • US Pat. No. 6,803,243 a technique for forming an ohmic electrode on the surface of a silicon carbide substrate that has been subjected to activation annealing after ion implantation is performed on the surface of the silicon carbide substrate. Is disclosed.
  • a low-resistance ohmic contact is realized in a silicon carbide substrate, and as a result, the on-resistance of the semiconductor device is reduced.
  • the conventional semiconductor device described above has the following problems. That is, in the conventional semiconductor device described above, the contact resistance of the ohmic electrode formed on the silicon carbide substrate is reduced, and as a result, the on-resistance is reduced, but the resistance of the silicon carbide substrate itself is reduced. No specific measures have been taken. For this reason, it has been difficult to sufficiently reduce the on-resistance in a semiconductor device (particularly a vertical semiconductor device). For such a silicon carbide substrate having a relatively large electrical resistance, it is conceivable to grind and remove the silicon carbide substrate after the device has been created. It is necessary to cut, and the process becomes complicated.
  • the present invention has been made to solve the above-described problems, and an object of the present invention is to provide a silicon carbide substrate, a substrate with an epitaxial layer, a semiconductor device, and a carbonized carbide capable of reducing on-resistance. It is to provide a method for manufacturing a silicon substrate.
  • a silicon carbide substrate according to the present invention is a silicon carbide substrate having a main surface, a single crystal member formed on at least a part of the main surface, and a base member disposed so as to surround the periphery of the single crystal member With.
  • the base member includes a boundary region and a base region.
  • the boundary region is adjacent to the single crystal member in the direction along the main surface, and has a grain boundary inside.
  • the base region is adjacent to the single crystal member in a direction perpendicular to the main surface, and has an impurity concentration higher than the impurity concentration in the single crystal region.
  • the single crystal member is arranged on the main surface of the silicon carbide substrate, an epitaxial layer made of silicon carbide having a good film quality can be easily formed on the main surface.
  • a vertical semiconductor device is formed using the silicon carbide substrate, for example, it is necessary to increase the conductivity of the silicon carbide substrate in order to reduce the on-resistance. Therefore, by disposing a base region having an impurity concentration higher than the impurity concentration in the single crystal member, the conductivity (in the vertical direction) in the thickness direction of the silicon carbide substrate can be increased (the electric resistance value can be reduced). For this reason, the on-resistance in the vertical direction in the semiconductor device using the silicon carbide substrate can be reduced.
  • a single crystal member having a low defect density excellent crystallinity
  • excellent crystallinity since the base member is only partially exposed (boundary region) on the main surface, a satisfactory level such as defect density may be lower than that of the single crystal member. Therefore, a material doped with a conductive impurity at a high concentration (increased conductivity) can be used as the base member without being limited by generation of defects.
  • a base member can be used as a reinforcing member for maintaining the mechanical strength of the silicon carbide substrate.
  • an ohmic electrode can be easily formed on the base member having a high impurity concentration.
  • the base member since the required level of crystallinity is not high as described above, a low-quality (poor crystallinity) material (silicon carbide material) can be used as the base member. Therefore, the manufacturing cost of the silicon carbide substrate can be reduced as compared with the case where the entire silicon carbide substrate is made of a high quality material such as a single crystal member.
  • a substrate with an epitaxial layer according to the present invention includes the above silicon carbide substrate and an epitaxial layer made of silicon carbide formed on the main surface of the silicon carbide substrate.
  • the impurity concentration in the epitaxial layer is preferably lower than the impurity concentration in the single crystal member.
  • silicon carbide having high crystallinity (with few defects) as the epitaxial layer, a high-quality semiconductor device can be easily manufactured using the epitaxial layer.
  • the semiconductor device according to the present invention is configured using the silicon carbide substrate.
  • the silicon carbide substrate for example, when a vertical semiconductor device is formed, sufficient conductivity in the thickness direction of the silicon carbide substrate can be ensured, so that a semiconductor device with reduced on-resistance can be realized.
  • a step of preparing a single crystal member made of silicon carbide and having a main surface is performed.
  • a step of forming a base member made of silicon carbide having a higher impurity concentration than the single crystal member is performed so as to cover the main surface of the single crystal member and the end surface extending in the direction intersecting with the main surface.
  • a step of flattening at least the surface of the single crystal member is performed by partially removing the single crystal member and the base member from the side opposite to the main surface of the single crystal member.
  • the silicon carbide substrate according to the present invention can be easily manufactured.
  • the material (silicon carbide) having lower crystallinity (for example, higher defect density) than the single crystal member can be used as the base member, the entire silicon carbide substrate is made of a high quality like the single crystal member described above.
  • a silicon carbide substrate can be manufactured at a lower cost than in the case of silicon carbide.
  • a silicon carbide substrate a substrate with an epitaxial layer, a semiconductor device, and a method for manufacturing a silicon carbide substrate capable of reducing on-resistance can be provided.
  • FIG. 2 is a flowchart for illustrating a method for manufacturing the silicon carbide substrate shown in FIG. 1. It is a schematic diagram for demonstrating the flowchart shown in FIG. It is a schematic diagram for demonstrating the flowchart shown in FIG. It is a schematic diagram for demonstrating the flowchart shown in FIG. It is a schematic diagram for demonstrating the flowchart shown in FIG. It is a schematic diagram for demonstrating the flowchart shown in FIG. It is a schematic diagram for demonstrating the flowchart shown in FIG. It is a schematic diagram for demonstrating the flowchart shown in FIG. It is a cross-sectional schematic diagram which shows the example of the semiconductor device using the silicon carbide substrate shown in FIG. FIG.
  • FIG. 10 is a schematic diagram for explaining a method for manufacturing the semiconductor device shown in FIG. 9.
  • FIG. 10 is a schematic diagram for explaining a method for manufacturing the semiconductor device shown in FIG. 9.
  • FIG. 10 is a schematic diagram for explaining a method for manufacturing the semiconductor device shown in FIG. 9. It is a cross-sectional schematic diagram which shows the other example of the semiconductor device using the silicon carbide substrate by this invention.
  • FIG. 6 is a schematic cross sectional view showing a modification of the first embodiment of the silicon carbide substrate according to the present invention shown in FIG. 1.
  • FIG. 15 is a schematic diagram for illustrating the method for manufacturing the silicon carbide substrate shown in FIG. 14.
  • FIG. 15 is a schematic diagram for illustrating the method for manufacturing the silicon carbide substrate shown in FIG. 14.
  • a silicon carbide substrate 10 is a composite substrate including a SiC single crystal substrate 1 as a single crystal member and a base member 20 as a support base material.
  • silicon carbide substrate 10 having a circular planar shape, a plurality of SiC single crystal substrates 1 are arranged so as to be exposed on one main surface as shown in FIG. These SiC single crystal substrates 1 are spaced apart from each other.
  • the SiC single crystal substrate has, for example, a (0-33-8) plane as a main surface.
  • Base member 20 made of SiC is disposed so as to fill the space between SiC single crystal substrates 1 and cover the lower surface of SiC single crystal substrate 1.
  • a plurality of SiC single crystal substrates are arranged on one main surface of the base member 20 at intervals from each other (embedded so that a part of the surface is exposed).
  • a portion of base member 20 between SiC single crystal substrates 1 is a boundary region 11 which is a polycrystalline region having a crystal grain boundary inside.
  • a portion of base member 20 located under SiC single crystal substrate 1 is base region 12 made of a single crystal.
  • the impurity concentration of base region 12 is higher than the impurity concentration of SiC single crystal substrate 1.
  • the width of boundary region 11 (the width in the direction along the main surface of silicon carbide substrate 10) can be 1 ⁇ m or more, more preferably 10 ⁇ m or more and 1000 ⁇ m or less.
  • the width of the boundary region 11 needs to be 1 ⁇ m or more, which is a sufficiently large size considering the size of dislocations that may propagate.
  • the width of the boundary region 11 is preferably 1000 ⁇ m or less.
  • SiC single crystal substrate 1 is arranged on the main surface of silicon carbide substrate 10, an epitaxial layer made of silicon carbide having a good film quality can be easily formed on the main surface. it can.
  • the impurity concentration of base region 12 is relatively high, the conductivity in the thickness direction (in the vertical direction) of silicon carbide substrate 10 can be increased (the electric resistance value can be reduced). For this reason, the on-resistance in the vertical direction in the semiconductor device using the silicon carbide substrate 10 can be reduced.
  • silicon carbide having lower crystallinity (higher dislocation density) than SiC single crystal substrate 1 can be used as base member 20 and boundary region 11, silicon carbide substrate 10 can be manufactured at low cost.
  • such base member 20 and boundary region 11 can be used as a reinforcing member for maintaining the mechanical strength of silicon carbide substrate 10, and further has an effect of reducing warpage.
  • an ohmic electrode can be easily formed on the base member 20 having a high impurity concentration.
  • the plurality of SiC single crystal substrates 1 are arranged on the surface of base member 20 at intervals, dislocations propagating in SiC single crystal substrate 1 are absorbed by boundary region 11, and the dislocations are silicon carbide. Propagation over the entire substrate 10 can be suppressed.
  • the impurity concentration in boundary region 11 may be higher than the impurity concentration in SiC single crystal substrate 1.
  • the transition (for example, basal plane transition) propagating in the SiC single crystal substrate 1 can be more effectively absorbed by the boundary region 11. For this reason, generation
  • a step (S10) of preparing a single crystal member is performed.
  • a plurality of SiC single crystal substrates 1 which are single crystal members as tile substrates, are prepared.
  • These SiC single crystal substrates 1 preferably have the same crystal orientation on the main surface.
  • the planar shape of the main surface of SiC single crystal substrate 1 can be an arbitrary shape, but may be a rectangular shape or a circular shape, for example.
  • a step of forming a base member (S20) is performed. Specifically, base member 20 (see FIG. 5) made of silicon carbide is formed on the back side of a plurality of SiC single crystal substrates 1 using a sublimation method. This step (S20) will be described in more detail with reference to FIGS.
  • a processing apparatus as shown in FIG. 3 is used.
  • a heat treatment apparatus 30 which is an example of a processing apparatus, opposes between a chamber 31, a base disk 32 arranged so as to be stacked inside the chamber 31, and the base disk 32.
  • a plurality of sets of the SiC single crystal substrate 1 and the SiC body 37 arranged as described above, and a main heater 33 and an auxiliary heater 34 arranged so as to surround the lower side and the side of the base disk 32 are provided.
  • the planar shape of the base disk 32 may be circular.
  • a plurality of concave portions having a predetermined planar shape (for example, a circular shape) are formed on the upper surface of the base disk 32.
  • a carbon disk 35 is disposed inside the recess.
  • a positioning recess for placing SiC single crystal substrate 1 is formed on the upper surface of carbon disk 35.
  • SiC single crystal substrate 1 is arranged inside the recess.
  • the SiC single crystal substrate 1 is disposed so as to partially protrude from the carbon disk 35. Therefore, in the recess for disposing the carbon disk 35 in the base disk 32, another recess for holding a part of the SiC single crystal substrate 1 is formed in the outer periphery.
  • a cylindrical body 36 having a circular planar shape is arranged so as to cover the outer periphery of the plurality of SiC single crystal substrates 1 arranged on the carbon disk 35 at a predetermined interval.
  • a groove is formed on the inner peripheral side of the upper end of the cylindrical body.
  • the SiC body 37 is arrange
  • the surface of the SiC body 37 is covered with a coating film 38. This coating film 38 is formed in order to prevent the silicon carbide sublimated from the SiC body 37 from being dissipated to the outside of the cylindrical body 36 in the sublimation process described later.
  • the base member 20 (see FIG. 5) is formed from the SiC body 37 so as to cover the surface of the SiC single crystal substrate 1 by a sublimation method. Specifically, the entire apparatus (particularly the SiC body 37) is heated by the main heater 33 and the auxiliary heater 34 in a state where the interior of the chamber 31 is in a predetermined atmosphere. As a result, silicon carbide sublimated from SiC body 37 is deposited on SiC single crystal substrate 1 arranged opposite to SiC body 37 to form base member 20 made of silicon carbide as shown in FIG. In this way, as shown in FIG. 5, base member 20 that connects a plurality of SiC single crystal substrates 1 is formed.
  • a post-processing step (S30) is performed as shown in FIG. Specifically, as shown in FIG. 6, the composite of SiC single crystal substrate 1, base member 20, and carbon disk 35 is taken out from heat treatment apparatus 30 (see FIG. 3) described above, and first the surface of base member 20. (Surface opposite to the side facing the SiC single crystal substrate 1) is planarized. For example, as shown in FIG. 6, the complex is placed on the stage 41 so that the surface of the carbon disk 35 faces the stage 41. And it planarizes by grinding the surface of the base member 20 with the grindstone 42. As a result, the surface 21 of the base member has a flat shape as shown in FIG.
  • the composite is arranged so that the surface of the base member 20 is in contact with the stage 41, and then the carbon disk 35 is removed by grinding with a grindstone 42. At this time, the surface of SiC single crystal substrate 1 and a part of base member 20 located between adjacent SiC single crystal substrates 1 are removed by grinding. Thereafter, the stage 41 is removed from the base member 20. As a result, as shown in FIG. 1, silicon carbide substrate 10 having a flat main surface can be obtained.
  • the semiconductor device according to the present invention is a Schottky barrier diode (SBD), and is formed on silicon carbide substrate 10 including base member 20 and SiC single crystal substrate 1, and silicon carbide substrate 10.
  • Ohmic electrode 55 is formed to cover the entire back surface of silicon carbide substrate 10.
  • the Schottky electrode 52 is formed so as to cover a part of the surface of the epitaxial layer 51.
  • the planar shape of the Schottky electrode 52 may be circular.
  • the planar shape of the opening can be any shape such as a circular shape or a square shape.
  • the silicon carbide substrate 10 according to the present invention since the silicon carbide substrate 10 according to the present invention is used, the conductivity in the vertical direction (thickness direction) of the silicon carbide substrate 10 can be increased. Therefore, the on-resistance of the semiconductor device can be reduced.
  • silicon carbide substrate 10 is prepared by performing the method for manufacturing a silicon carbide substrate shown in FIG. Thereafter, as shown in FIG. 10, epitaxial layer 51 made of silicon carbide is formed on the main surface of silicon carbide substrate 10 (on the main surface where SiC single crystal substrate 1 is exposed).
  • conductive impurities are ion-implanted into the epitaxial layer 51 from the direction indicated by the arrow 56.
  • Arbitrary conditions can be used as ion implantation conditions.
  • the predetermined impurity when the predetermined impurity can be contained in the said epitaxial layer 51, or when it is not necessary to adjust the impurity concentration of the said epitaxial layer 51 after forming the epitaxial layer 51 The above-described ion implantation process may not be performed.
  • an electrode forming step is performed. Specifically, a conductor layer 57 to be a Schottky electrode is formed on the surface of the epitaxial layer 51. In addition, ohmic electrode 55 is formed on the back surface of silicon carbide substrate 10. Then, the Schottky electrode 52 is formed by partially removing the conductor layer 57 using a lithography method or the like. As a method for forming the Schottky electrode 52, a so-called lift-off method may be used. Specifically, for example, a resist film having an opening pattern is formed on the epitaxial layer 51 in a portion where the Schottky electrode 52 is to be formed.
  • the silicon carbide substrate having the structure as described above is divided into individual chips by dicing or the like, whereby the semiconductor device which is the Schottky barrier diode shown in FIG. 9 can be obtained.
  • another example of the semiconductor according to the present invention is a vertical DiMOSFET (Double Implanted MOSFET), which includes silicon carbide substrate 10, breakdown voltage holding layer 61, p region 62, n + region 63, gate insulation.
  • a film 64, a gate electrode 65, an insulating film 66, a source electrode 67, and a drain electrode 68 are provided.
  • a breakdown voltage holding layer 61 made of silicon carbide is formed on the main surface of silicon carbide substrate 10 made of SiC single crystal substrate 1 having n-type conductivity and base member 20.
  • p regions 62 having a conductivity type of p type are formed with a space therebetween. Inside the p region 62, an n + region 63 is formed on the surface layer of the p region 62.
  • a gate insulating film 64 made of an oxide film is formed so as to extend to.
  • a gate electrode 65 is formed on the gate insulating film 64.
  • An insulating film 66 is formed so as to cover the end surface and upper surface of the gate electrode 65.
  • a source electrode 67 is formed so as to be connected to a part of the n + region 63 and the p region 62 and to cover the insulating film 66.
  • drain electrode 68 is formed on the back surface of silicon carbide substrate 10 which is the surface opposite to the surface on which pressure-resistant holding layer 61 is formed.
  • the above-described semiconductor device shown in FIG. 13 uses the silicon carbide substrate 10 according to the present invention.
  • silicon carbide substrate 10 SiC single crystal substrate 1 is disposed on the side where breakdown voltage holding layer 61, which is an epitaxial layer, is formed, while base member 20 having a high impurity concentration (high conductivity) is disposed on the back side. It is arranged.
  • the semiconductor device shown in FIG. 13 has improved conductivity in the thickness direction of silicon carbide substrate 10, and as a result, the semiconductor device has a reduced on-resistance.
  • silicon carbide substrate 10 according to the present invention shown in FIG. 1 is prepared using the method for manufacturing a silicon carbide substrate shown in FIG.
  • SiC single crystal substrate 1 included in silicon carbide substrate 10 for example, a substrate having a conductivity type of n type and a substrate resistance of 0.02 ⁇ cm may be used.
  • breakdown voltage holding layer 61 is formed on the main surface of silicon carbide substrate 10 on the side where SiC single crystal substrate 1 is formed.
  • a layer made of silicon carbide of n-type conductivity is formed by an epitaxial growth method.
  • the thickness of the breakdown voltage holding layer 61 for example, a value of 15 ⁇ m can be used.
  • concentration of the n ⁇ -type conductive impurity in the breakdown voltage holding layer 61 for example, a value of 7.5 ⁇ 10 15 cm ⁇ 3 can be used.
  • a buffer layer may be formed between breakdown voltage holding layer 61 and silicon carbide substrate 10.
  • the buffer layer for example, an epitaxial layer made of n-type silicon carbide and having a thickness of 0.5 ⁇ m, for example, may be formed.
  • concentration of the conductive impurity in the buffer layer for example, a value of 5 ⁇ 10 17 cm ⁇ 3 can be used.
  • a step of forming the structure of the semiconductor element is performed. Specifically, an injection process is first performed. More specifically, the p region 62 is formed by injecting a p-type impurity into the breakdown voltage holding layer 61 using an oxide film formed by photolithography and etching as a mask. Further, after removing the used oxide film, an oxide film having a new pattern is formed again by photolithography and etching. Then, using the oxide film as a mask, an n-type conductive impurity is implanted into a predetermined region, thereby forming an n + region 63.
  • activation annealing is performed.
  • this activation annealing treatment for example, argon gas is used as an atmospheric gas, and conditions such as a heating temperature of 1700 ° C. and a heating time of 30 minutes can be used.
  • a gate insulating film forming step is performed. Specifically, a gate insulating film 64 made of an oxide film is formed so as to cover the breakdown voltage holding layer 61, the p region 62, and the n + region 63.
  • a condition for forming the gate insulating film 64 for example, dry oxidation (thermal oxidation) may be performed. As conditions for this dry oxidation, conditions such as a heating temperature of 1200 ° C. and a heating time of 30 minutes can be used.
  • a nitrogen annealing step is performed. Specifically, the annealing process is performed using nitrogen monoxide (NO) as the atmosphere gas. As temperature conditions for the annealing treatment, for example, the heating temperature is 1100 ° C. and the heating time is 120 minutes. As a result, nitrogen atoms are introduced near the interface between the gate insulating film 64 and the underlying breakdown voltage holding layer 61, p region 62, and n + region 63. Further, after the annealing step using nitrogen monoxide as an atmospheric gas, annealing using nitrogen monoxide as an atmospheric gas, annealing using nitrogen monoxide as an atmospheric gas, annealing using argon (Ar) gas which is an inert gas may be performed. Specifically, argon gas may be used as the atmospheric gas, and the heating temperature may be 1300 ° C. and the heating time may be 60 minutes.
  • argon gas may be used as the atmospheric gas
  • the heating temperature may be 1300 ° C. and the heating time may be 60
  • an electrode forming step is performed. Specifically, the gate electrode 65 is formed on the gate insulating film 64 using a lift-off method. Then, an insulating film covering the upper surface and side surfaces of the gate electrode 65 is formed. Further, a resist film having a pattern is formed on the insulating film 66 by photolithography. Using the resist film as a mask, the gate insulating film 64 and the insulating film portion located on the n + region 63 are removed by etching. As a result, an insulating film 66 covering the upper surface and side surfaces of gate electrode 65 is formed, and part of the upper surfaces of n + region 63 and p region 62 are exposed.
  • source electrode 67 connected to the exposed portions of n + region 63 and p region 62 is formed using, for example, a lift-off method.
  • nickel (Ni) can be used as the source electrode 67.
  • the crystal plane that can be used as the main surface is not limited to this, and any crystal plane including the (0001) plane according to the application can be used as the main surface.
  • end surfaces 13 of the plurality of SiC single crystal substrates 1 are end surfaces inclined with respect to the main surface of silicon carbide substrate 10. In this way, the same effect as the silicon carbide substrate shown in FIG. 1 can be obtained, and the area occupied by SiC single crystal substrate 1 on the main surface of silicon carbide substrate 10 can be further increased.
  • 15 and 16 correspond to FIGS. 4 and 5, respectively.
  • the method for manufacturing the silicon carbide substrate shown in FIG. 14 is basically the same as the method for manufacturing the silicon carbide substrate shown in FIG. 1, but the SiC single crystal prepared in the step (S10) of preparing a single crystal member.
  • the shape of the substrate 1 is different. Specifically, SiC single crystal substrate 1 prepared in step (S10) is a substrate whose end face is inclined as shown in FIG. Then, SiC single crystal substrate 1 having the inclined end face is arranged in a recess on carbon disk 35 of the heat treatment apparatus as shown in FIG. At this time, SiC single crystal substrate 1 is arranged such that the main surface side of SiC single crystal substrate 1 having a relatively large area is in contact with carbon disk 35.
  • the configuration of other parts of the heat treatment apparatus including the structure shown in FIGS.
  • the silicon carbide substrate shown in FIG. 14 can be obtained by performing the post-processing step (S30) shown in FIG.
  • silicon carbide substrate 10 basically has the same structure as silicon carbide substrate 10 shown in FIG. 1, but one SiC single crystal substrate 1 is formed on silicon carbide substrate 10. 1 is different from silicon carbide substrate 10 shown in FIG. 1 including a plurality of SiC single crystal substrates 1. Even if it does in this way, the effect similar to the silicon carbide substrate 10 shown in FIG. 1 can be acquired. That is, the outer peripheral portion functions as a reinforcing member for maintaining the mechanical strength of silicon carbide substrate 10 and has an effect of reducing warpage.
  • FIG. 17 is basically the same as the method of manufacturing silicon carbide substrate 10 shown in FIG. 1, but the carbon in the heat treatment apparatus shown in FIGS. 4 and 5 is used. The difference is that one SiC single crystal substrate 1 is arranged on a disk 35 and heat treatment is performed. The other steps are basically the same as the method for manufacturing the silicon carbide substrate shown in FIG.
  • the substrate with an epitaxial layer according to the present invention has a structure in which epitaxial layer 2 made of silicon carbide is formed on the main surface of silicon carbide substrate 10 according to the present invention shown in FIG.
  • epitaxial layer 2 made of silicon carbide is formed on the main surface of silicon carbide substrate 10 according to the present invention shown in FIG.
  • FIG. 19 a modification of the substrate with an epitaxial layer according to the present invention shown in FIG. 18 will be described.
  • the substrate with an epitaxial layer shown in FIG. 19 has a structure in which the epitaxial layer 2 is formed on the main surface of the silicon carbide substrate 10 according to the present invention shown in FIG. An effect similar to that of the substrate with an epitaxial layer shown in FIG. 18 can be obtained also by the substrate with an epitaxial layer having such a structure.
  • the ratio of the exposed area of SiC single crystal substrate 1 on the main surface of silicon carbide substrate 10 is relatively higher than that of the substrate with an epitaxial layer shown in FIG. Therefore, the epitaxial layer 2 in which the ratio of the region having excellent crystallinity (for example, low defect density) is increased can be formed.
  • the substrate with an epitaxial layer shown in FIG. 20 basically has the same structure as the substrate with an epitaxial layer shown in FIG. 18, but one SiC single crystal substrate 1 is formed on the main surface of silicon carbide substrate 10. Is different. In this way, the ratio of the area occupied by SiC single crystal substrate 1 on the main surface of silicon carbide substrate 10 is determined when a plurality of SiC single crystal substrates 1 are arranged at predetermined intervals as shown in FIG. Can be larger. For this reason, the film quality of the epitaxial layer 2 can be improved more.
  • base member 20 made of silicon carbide may be formed using a CVD method.
  • the formation conditions of the base member 20 by the CVD method are, for example, a flow rate of hydrogen as a carrier gas of 150 slm, a substrate temperature (heating temperature of the SiC single crystal substrate 1) of 1650 ° C., and an atmospheric pressure of 100 mbar. Conditions such as a flow rate ratio of SiH 4 gas to hydrogen gas of 0.6% and a flow rate ratio of HCl gas to SiH 4 gas of 100% can be used.
  • the growth rate of the base member 20 is about 110 ⁇ m / h, for example.
  • the control accuracy of the impurity concentration and thickness of the base member 20 can be improved.
  • the thickness of the base member 20 can be controlled so that the necessary minimum thickness in consideration of the grinding allowance in the subsequent process can be controlled, so there is no need to secure an extra grinding allowance in the grinding process. . For this reason, the time required for processing steps, such as a grinding process in a post process, can be shortened.
  • silicon carbide substrate 10 basically has the same structure as silicon carbide substrate 10 shown in FIG. 1, but the structure of the base member is different.
  • silicon carbide substrate 10 shown in FIG. 1 uses base member 20 made of silicon carbide formed by a sublimation method, whereas silicon carbide substrate 10 shown in FIG. A base member 25 made of a sintered body is used.
  • base member 25 made of a sintered body
  • a raw material constituting the base member 25 is prepared.
  • raw materials for example, SiC powder and silicon (Si) powder having a particle size of micron order, and carbon powder having a particle size of submicron order are prepared.
  • SiC powder and silicon (Si) powder having a particle size of micron order, and carbon powder having a particle size of submicron order are prepared.
  • SiC single crystal substrates 1 After arranging the SiC single crystal substrates 1, a mixture of the raw material powders is placed and press-molded, whereby the powder mixture, the SiC single crystal substrate 1, A formed body is prepared. And the whole is heated to 1500 degreeC in the state which mounted Si powder on the main surface comprised only with powder in the said molded object.
  • the Si powder is melted, and the melted Si impregnates the inside of the molded body, and reacts with the carbon powder inside the molded body to become SiC.
  • the silicon carbide substrate 10 as shown in FIG. 21 can be obtained by grinding the molded body after cooling with a grindstone or the like.
  • the configuration of the SiC single crystal substrate 1 may be the configuration of the SiC single crystal substrate 1 in the silicon carbide substrate 10 as shown in FIG. 14 or FIG. Further, base member 25 made of the sintered body as described above may be applied to silicon carbide substrate 10 of the substrate with an epitaxial layer shown in FIGS.
  • Example 1 In order to confirm the effect of the present invention, the following experiment was conducted.
  • a tile substrate is produced by slicing at a thickness of 100 ⁇ m from a 2-inch silicon carbide single crystal ingot grown by a sublimation method.
  • the impurity concentration of the silicon carbide single crystal ingot described above is 9 ⁇ 10 18 cm ⁇ 3 .
  • the plane orientation of the main surface of the tile substrate was (0001) plane.
  • the impurity concentration of the ingot needs to be 9 ⁇ 10 18 cm ⁇ 3 or less.
  • the tile substrate is molded into a SiC single crystal substrate of 22 mm ⁇ (vertical shape of 22 mm length ⁇ 22 mm width). From this SiC single crystal substrate, 49 2.7 mm ⁇ devices (devices having a square shape of 2.7 mm long ⁇ 2.7 mm wide square) can be produced.
  • Carbon disk preparation Next, a carbon disk (see FIG. 4) in which a plurality of counterbore (concave portions) is formed is prepared in order to perform the processing in the heat treatment apparatus shown in FIGS. Specifically, the planar shape of the counterbore is 22 mm ⁇ with a plus tolerance, and its depth is 30 ⁇ m. In the carbon disk, the counterbore (concave portion) is provided at intervals of 100 ⁇ m. The diameter of the carbon disk is 155 mm and the thickness is 2 mm.
  • the reason why the thickness is relatively thin as 2 mm is to minimize the stress applied to the SiC single crystal substrate by absorbing the stress due to crystal growth by the carbon disk.
  • a plurality of counterbores with a depth of 30 ⁇ m are formed for alignment of the SiC single crystal substrate.
  • Base disk preparation A base disk which is a large carbon disk having a diameter of 650 mm and a thickness of 20 mm is prepared.
  • the base disk is provided with 14 counterbores having a diameter of 155 mm and a plus tolerance and a depth of 1.9 mm.
  • a counterbore with a depth of 30 ⁇ m is also formed on the surface of the base disk so as to be continuous with the counterbore with a depth of 30 ⁇ m of the carbon disk in a state where the carbon disk is installed on the base disk.
  • SiC single crystal substrate After mounting the carbon disk on the base disk as described above, the SiC single crystal substrate is placed on a counterbore with a depth of 30 ⁇ m formed on the carbon disk. Then, a cylindrical body that is a cylinder having an inner diameter of 151 mm and a height of 5 mm is installed so that the center coincides with the carbon disk. The lower part of the cylindrical body is in contact with the outer peripheral part of the carbon disk. And the SiC body which is the polycrystalline cylinder of the silicon carbide by which the carbon film was coated as a coating film on the upper part of a cylindrical body is arranged.
  • the SiC body which is a polycrystalline column of silicon carbide, has a diameter of 152 mm and a thickness of 30 mm produced by a sublimation method. At this time, one surface of the SiC body that is not coated with the carbon film is formed, and the SiC body is disposed so that the surface faces the inside of the cylindrical body (that is, faces the SiC single crystal substrate). To do. As already described, the coating of the carbon film is for suppressing the sublimation of silicon carbide from the SiC body.
  • the distance between the surface of the SiC body, which is a polycrystalline cylinder, and the surface of the SiC single crystal substrate is about 5 mm.
  • a fitting part (groove part) for preventing the position of the SiC body from shifting and a flange as a spacer for preventing the 14 cylindrical bodies from shifting from each other are formed.
  • This SiC body can be produced by a method such as sublimation, CVD, or sintering of SiC powder in a high nitrogen concentration atmosphere.
  • Fourteen silicon carbide substrate processing sets as described above are arranged on the base disk. Then, such base disks are stacked in two stages, and a total of 28 processing sets are arranged inside the chamber.
  • Heat treatment is performed under the following conditions in a heat treatment apparatus holding the treatment set in the chamber. Specifically, the atmosphere in the chamber is a nitrogen atmosphere, and the pressure is 1 Torr. The heating temperature is 2200 ° C. and the heating time is 30 minutes. As a result, base member 20 (see FIG. 5) made of silicon carbide having a high impurity concentration and a thickness of 600 ⁇ m grows.
  • the SiC single crystal substrate composite integrated with the base member having a high impurity concentration is taken out.
  • the base member made of silicon carbide having a high impurity concentration is flattened by grinding, and at the same time, the outer periphery of the composite is also processed.
  • a composite as shown in FIG. 7 having a diameter of 6 inches ⁇ is obtained.
  • the carbon disk is also removed by grinding.
  • the high impurity concentration base member side in the integrated composite is bonded to a polishing disk (stage), and the SiC single crystal substrate side is polished.
  • CMP chemical mechanical polishing
  • the warp height of the silicon carbide substrate was 10 ⁇ m or less for the entire 6 inch diameter. This is considered that the flatness of the silicon carbide substrate is maintained as a result of the boundary region 11 (see FIG. 1), which is a polycrystalline portion of the boundary between the SiC single crystal substrates, suppressing propagation of the basal plane transition. .
  • the thickness is 15 ⁇ m and the carrier concentration is 7.5 ⁇ 10 15 using a CVD apparatus.
  • An epitaxial layer of cm ⁇ 3 is formed.
  • the substrate temperature was 1550 ° C.
  • the hydrogen flow rate was 150 slm
  • the SiH 4 flow rate was 50 sccm
  • the C 2 H 6 flow rate was 50 sccm
  • 2 ppm nitrogen was 6 sccm
  • the growth time was 90 minutes.
  • a guard ring is formed by performing activation annealing. Then, a film made of TiAlSi is formed on the back surface (base member side) of the silicon carbide substrate by sputtering, and annealing at 900 ° C. is performed to form a back surface ohmic electrode.
  • Ti is vacuum-deposited on the entire surface of the epitaxial layer, and a 2.4 mm square (vertical 2.4 mm ⁇ 2.4 mm square) Schottky electrode is formed by etching. Then, after performing Schottky annealing at a heating temperature of 500 ° C., a protective film (passivation film) made of SiO 2 is formed. After that, a pad electrode made of Al / Si is formed connected to the Schottky electrode, and then formed into a chip by laser dicing to form a Schottky barrier diode. Then, the Schottky barrier diode is mounted on a measurement frame.
  • a protective film passivation film
  • On-resistance The on-resistance of the Schottky barrier diode was measured. For the measurement, it is necessary to perform pressure resistance measurement, and a high pressure prober was used.
  • the on-resistance of the Schottky diode was 0.5 m ⁇ cm 2 .
  • This on-resistance value was significantly lower than the on-resistance in a Schottky barrier diode formed using a conventional SiC single crystal substrate. This is presumably because the electrical resistance value of the silicon carbide substrate according to the present invention is reduced to about 1/10 compared to a conventional SiC single crystal substrate.
  • the silicon carbide substrate according to the present invention includes a high concentration impurity layer (base member), it is possible to form an ohmic electrode on the back surface at a low temperature.
  • back grinding was performed on the back surface of the silicon carbide substrate after device fabrication.
  • polishing the electrode which consists of TiAlSi was formed on the said grinding
  • the contact resistance between the electrode thus formed and the back surface of the silicon carbide substrate was measured.
  • the TLM method was used. As a result, the contact resistance value was 0.1 m ⁇ cm 2 , which was a sufficiently low contact resistance value.
  • Example 2 In the formation process of the base member in Example 1, the CVD method was used instead of the sublimation method. Specifically, the flow rate of hydrogen as a carrier gas is 150 slm, the substrate temperature (heating temperature of the SiC single crystal substrate 1) is 1650 ° C., the pressure of the atmosphere is 100 mbar, and the flow rate ratio of SiH 4 gas to hydrogen gas described above is 0. 6%, and the flow rate ratio of HCl gas to SiH 4 gas is 100%. In this case, the growth rate of the base member 20 is about 110 ⁇ m / h, for example.
  • the silicon carbide substrate according to the present invention could be manufactured.
  • Example 3 In the formation process of the base member in Example 1, the sintering method was used instead of the sublimation method. Specifically, first, raw materials constituting the base member are prepared. As raw materials, for example, SiC powder having a particle size of about 10 ⁇ m, silicon (Si) powder having a particle size of about 10 ⁇ m, and carbon powder having a particle size of about 0.5 ⁇ m are prepared. Then, after arranging tile substrates (SiC single crystal substrates) in the same manner as in Example 1 described above, a mixture of the above raw material powders is placed and press-molded, whereby the powder mixture and SiC are mixed. A molded body made of a single crystal substrate is prepared.
  • the size of the molded body is 155 mm in diameter and 1 mm in thickness. And the whole is heated to 1500 degreeC in the state which mounted Si powder on the main surface comprised only with powder in the said molded object. As a result, the Si powder is melted, and the melted Si impregnates the inside of the molded body, and reacts with the carbon powder inside the molded body to become SiC. And the silicon carbide substrate which has the shape similar to the silicon carbide substrate of Example 1 can be obtained by grinding a molded object after cooling with a grindstone.
  • Example 4 (Creation of silicon carbide substrate and substrate with epitaxial layer)
  • the plane orientation of the main surface of the tile substrate is the (0-33-8) plane, and the other steps are the same as the manufacturing steps in the first embodiment.
  • a silicon carbide substrate is produced.
  • an epitaxial layer is formed on the main surface of the silicon carbide substrate in the same manner as in Example 1 to produce a substrate with an epitaxial layer.
  • a semiconductor device having a structure basically similar to that of the vertical DiMOSFET shown in FIG. 13 is produced. Specifically, phosphorus ions are implanted into the epitaxial layer using the SiO 2 layer as a mask to form an n + region (source portion) of the transistor. Next, Al ions are implanted by self-alignment using SiO 2 to form a p region having a p-type body portion. Then, a p-type source portion and a guard ring, which are adjacent to the n + region and contain a higher concentration of conductive impurities than the p-type body portion, are formed by Al ion implantation. Thereafter, activation annealing is performed.
  • a gate insulating film (gate oxide film) is formed by thermal oxidation.
  • a gate electrode made of polysilicon is formed thereon.
  • a source electrode made of TiAlSi is formed.
  • an SiO 2 interlayer insulating film having a barrier layer made of SiN is formed on the source electrode, and then an upper wiring having a configuration of Al / Si is formed. Further, the entire upper surface is covered with a protective film made of polyimide. Further, a back electrode (drain electrode) is formed on the back side.
  • the substrate on which the transistor structure is thus formed is divided by dicing to obtain a vertical DiMOSFET chip. Then, the chip is mounted on a measurement frame.
  • On-resistance was measured for the DiMOSFET. As a measuring method, the same method as the measuring method of on-resistance in Example 1 mentioned above was used.
  • the on-resistance of the device was 3 m ⁇ cm 2 .
  • the horizontal axis of the graph represents the drain voltage (V)
  • the vertical axis represents the drain current (A).
  • Graph A shows the relationship between drain voltage and drain current when the gate voltage V G is 0 V
  • graph B shows the relationship between drain voltage and drain current when the gate voltage V G is 5 V.
  • a sufficient drain current value can be obtained. That is, the value of the drain current is about three times that of a conventional semiconductor device (a semiconductor device whose main surface has a (0001) plane orientation).
  • the mobility of the semiconductor device described above was measured.
  • a lateral MOSFET for evaluation was prototyped and the effective mobility was measured.
  • the conventional semiconductor device the plane orientation of the main surface is (0001)
  • a mobility of about 4 times can be obtained.
  • Silicon carbide substrate 10 is a silicon carbide substrate 10 having a main surface, and SiC single crystal substrate 1 as a single crystal member formed on at least a part of the main surface, and SiC single crystal substrate 1 And base members 20 and 25 arranged so as to surround the periphery.
  • the base members 20 and 25 include a boundary region 11 and a base region 12.
  • Boundary region 11 is adjacent to SiC single crystal substrate 1 in the direction along the main surface, and has a grain boundary inside.
  • Base region 12 is adjacent to SiC single crystal substrate 1 in a direction perpendicular to the main surface, and has an impurity concentration higher than the impurity concentration in SiC single crystal substrate 1. Further, the base region 12 in the base member 20 shown in FIG. 1 is a region made of silicon carbide single crystal.
  • SiC single crystal substrate 1 is arranged on the main surface of silicon carbide substrate 10, epitaxial layer 2 (FIGS. 18 to 20) made of silicon carbide having a good film quality is formed on the main surface. Can be easily formed.
  • a vertical semiconductor device such as shown in FIG. 9 or FIG. 13 is formed using silicon carbide substrate 10
  • the conductivity of silicon carbide substrate 10 is reduced in order to reduce the on-resistance of the vertical semiconductor device. It needs to be bigger. Therefore, by providing base region 12 having an impurity concentration higher than the impurity concentration in SiC single crystal substrate 1, the conductivity in the thickness direction (in the vertical direction) of silicon carbide substrate 10 can be increased (that is, silicon carbide substrate).
  • the electrical resistance value in the thickness direction of 10 can be reduced). For this reason, the on-resistance in a semiconductor device (particularly a vertical semiconductor device) using silicon carbide substrate 10 can be reduced.
  • the base members 20 and 25 can be made of a material doped with a conductive impurity at a high concentration (increased conductivity) without being limited to generation of defects. Furthermore, such base members 20 and 25 can also be used as reinforcing members for maintaining the mechanical strength of silicon carbide substrate 10. In addition, ohmic electrodes can be easily formed on the base members 20 and 25 having a high impurity concentration.
  • silicon carbide substrate 10 can be used. Therefore, the manufacturing cost of silicon carbide substrate 10 can be reduced as compared with the case where silicon carbide substrate 10 is entirely made of a high-quality material such as SiC single crystal substrate 1.
  • the impurity concentration in boundary region 11 may be higher than the impurity concentration in SiC single crystal substrate 1.
  • the transition (for example, basal plane transition) propagating in the SiC single crystal substrate 1 can be more effectively absorbed by the boundary region 11. For this reason, generation
  • the silicon carbide substrate 10 may further include an SiC single crystal substrate 1 which is another single crystal member formed on at least a part of the main surface as shown in FIG.
  • the SiC single crystal substrate 1 and the other SiC single crystal substrate 1 may be arranged via a boundary region 11.
  • Base region 12 may include a portion adjacent to another SiC single crystal substrate 1 in a direction perpendicular to the main surface (that is, base region 12 includes one portion in a direction perpendicular to the main surface. It may extend from the bottom of the SiC single crystal substrate 1 to a position adjacent to another SiC single crystal substrate 1).
  • silicon carbide substrate 10 having a large main surface area (large area) can be obtained. Therefore, the number of semiconductor devices that can be formed on the main surface of silicon carbide substrate 10 by a single treatment can be increased. As a result, the manufacturing cost of the semiconductor device can be reduced.
  • the impurity concentration in SiC single crystal substrate 1 may be not less than 1 ⁇ 10 17 cm ⁇ 3 and not more than 2 ⁇ 10 19 cm ⁇ 3 , and the impurity concentration in base region 12 is 2 ⁇ 10 19 cm. -3 or more and 5 ⁇ 10 22 cm -3 or less may be used.
  • high-quality epitaxial layer 2 can be formed on the main surface of silicon carbide substrate 10 and conductivity in the vertical direction of silicon carbide substrate 10 can be sufficiently increased.
  • the reason why the lower limit of the impurity concentration in the SiC single crystal substrate 1 is set as described above is as follows. That is, when the impurity concentration is lower than the above value (1 ⁇ 10 17 cm ⁇ 3 ), it is difficult to ensure sufficient conductivity in the SiC single crystal substrate 1.
  • the reason why the upper limit of the impurity concentration in the SiC single crystal substrate 1 is set to the above value is as follows. That is, when the impurity concentration exceeds the above value (2 ⁇ 10 19 cm ⁇ 3 ), a stacking fault occurs in the SiC single crystal substrate 1. This is because it is difficult to form high-quality epitaxial layer 2 on the surface of SiC single crystal substrate 1 where the stacking fault has occurred.
  • the reason why the lower limit of the impurity concentration in the base region 12 is set to the above value is as follows. That is, when the value is equal to or greater than the above value (2 ⁇ 10 19 cm ⁇ 3 ), the conductivity in the base region 12 can be sufficiently increased.
  • the reason why the upper limit of the impurity concentration in the base region 12 is set to the above value is as follows. That is, when the impurity concentration exceeds the above value (5 ⁇ 10 22 cm ⁇ 3 ), the density of defects due to impurity doping becomes too high, and the crystallinity in the base region 12 cannot be sufficiently maintained.
  • the substrate with an epitaxial layer according to the present invention includes the silicon carbide substrate 10 and the epitaxial layer 2 made of silicon carbide formed on the main surface of the silicon carbide substrate 10.
  • the impurity concentration of epitaxial layer 2 is preferably lower than the impurity concentration in SiC single crystal substrate 1. In this case, by using silicon carbide having high crystallinity (with few defects) as the epitaxial layer 2, a high-quality semiconductor device can be easily manufactured using the epitaxial layer 2.
  • the impurity concentration in the epitaxial layer 2 may be 1 ⁇ 10 14 cm ⁇ 3 or more and 1 ⁇ 10 17 cm ⁇ 3 or less.
  • the reason for setting such a numerical range is as follows. That is, regarding a semiconductor device manufactured using a substrate with an epitaxial layer, when considering the withstand voltage level required for the epitaxial layer 2 (for example, 100 V or more and 100,000 V or less), the impurity concentration in the epitaxial layer 2 is as described above. It is preferable to make it into the numerical value range.
  • the semiconductor device according to the present invention is configured using the silicon carbide substrate 10 described above.
  • the conductivity in the thickness direction of silicon carbide substrate 10 can be sufficiently secured, so that a semiconductor device with reduced on-resistance can be realized. .
  • the semiconductor device is preferably a vertical semiconductor device in which a current flows in the thickness direction of the silicon carbide substrate 10 as shown in FIGS. 9 and 13, for example. That is, a back electrode (the ohmic electrode 55 in FIG. 9 and the drain electrode 68 in FIG. 13) is formed on the back surface (the surface opposite to the main surface) of the silicon carbide substrate 10, and the surface side electrode (on the main surface)
  • the Schottky electrode 52 of FIG. 9 and the source electrode 67) of FIG. 13 are preferably formed.
  • a semiconductor device in which the electrical resistance (on-resistance) between the front surface side electrode and the back surface electrode is sufficiently reduced can be realized.
  • a step of preparing a single crystal member (SiC single crystal substrate 1) made of silicon carbide and having a main surface (step of FIG. S10)) is carried out.
  • base member 20 made of silicon carbide having a higher impurity concentration than SiC single crystal substrate 1 so as to cover the main surface of SiC single crystal substrate 1 and the end surface extending in the direction intersecting with and intersecting the main surface.
  • the process of forming 25 (process (S20) of FIG. 2) is implemented.
  • Step (S30) in FIG. 2) is performed.
  • the silicon carbide substrate 10 according to the present invention can be easily manufactured. Moreover, since the material (silicon carbide) having lower crystallinity (for example, higher defect density) than SiC single crystal substrate 1 can be used as base members 20 and 25, the entire silicon carbide substrate 10 is made of the SiC single crystal described above. Silicon carbide substrate 10 can be manufactured at a lower cost than the case of using a high-quality silicon carbide single crystal such as substrate 1. Further, if a plurality of SiC single crystal substrates 1 are used, a large-area silicon carbide substrate 10 can be realized.
  • the step of preparing a single crystal member (S10) includes a step of preparing another single crystal member (another SiC single crystal substrate 1) made of silicon carbide and having a main surface. You may go out.
  • the SiC single crystal substrate 1 and another SiC single crystal substrate 1 are arranged as shown in FIG. 4, and another SiC single crystal substrate 1 as shown in FIG.
  • the base member 20 may be formed so as to cover the main surface and an end surface extending in a direction that is continuous with the main surface and intersects the main surface.
  • the step of flattening the surface of the SiC single crystal substrate 1 flattens the surface of another SiC single crystal substrate 1 by partially removing the other SiC single crystal substrate 1 and the base members 20 and 25.
  • a process may be included.
  • a single crystal substrate having a large area can be easily manufactured using a plurality of SiC single crystal substrates 1.
  • any one of a hydride vapor phase epitaxy method (HVPE method) and a chemical vapor phase epitaxy method (CVD method) may be used.
  • the impurity concentration in the base member 20 can be controlled with high accuracy.
  • a sublimation method may be used in the step of forming the base member (S20).
  • base member 20 can be formed at a relatively low cost, the manufacturing cost of silicon carbide substrate 10 can be reduced.
  • a sintering method may be used as described in the fourth embodiment.
  • base member 25 can be formed at a relatively low cost, the manufacturing cost of silicon carbide substrate 10 can be reduced.
  • the method for manufacturing a substrate with an epitaxial layer according to the present invention includes a step of preparing silicon carbide substrate 10 and a main surface of silicon carbide substrate 10 (a main surface on which a planarized surface of SiC single crystal substrate 1 is exposed). And a step of forming an epitaxial layer 2 made of silicon carbide.
  • the substrate with an epitaxial layer according to the present invention can be easily manufactured.
  • a method of manufacturing a semiconductor device includes a step of preparing the silicon carbide substrate 10 according to the present invention, a step of forming an epitaxial layer 2 made of silicon carbide on the main surface of the silicon carbide substrate 10, and the epitaxial layer. 2 and a step of forming an electrode on the back surface of the silicon carbide substrate 10 opposite to the main surface on which the epitaxial layer 2 is formed.
  • the semiconductor device according to the present invention in particular, the vertical semiconductor device shown in FIGS. 9 and 13
  • the back surface side (base member 20, 25 side) of silicon carbide substrate 10 includes base region 12 having a relatively high impurity concentration, it is easy to form an electrode so as to contact base region 12. An ohmic electrode can be formed.
  • the present invention is particularly advantageously applied to a silicon carbide substrate used to form a vertical device, a substrate with an epitaxial layer, a semiconductor device, and a method for manufacturing a silicon carbide substrate.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

　オン抵抗の低減を図ることが可能な炭化珪素基板、エピタキシャル層付き基板、半導体装置および炭化珪素基板の製造方法が得られる。炭化珪素基板（１０）は、主表面を有する炭化珪素基板（１０）であって、主表面の少なくとも一部に形成されたＳｉＣ単結晶基板（１）と、ＳｉＣ単結晶基板（１）の周囲を囲むように配置されたベース部材（２０）とを備える。ベース部材（２０）は、境界領域（１１）と下地領域（１２）とを含む。境界領域（１１）は、主表面に沿った方向においてＳｉＣ単結晶基板（１）に隣接し、内部に結晶粒界を有する。下地領域（１２）は、主表面に対して垂直な方向においてＳｉＣ単結晶基板（１）に隣接し、ＳｉＣ単結晶基板（１）における不純物濃度より高い不純物濃度を有する。

Description

炭化珪素基板、エピタキシャル層付き基板、半導体装置および炭化珪素基板の製造方法
　この発明は、炭化珪素基板、エピタキシャル層付き基板、半導体装置および炭化珪素基板の製造方法に関し、より特定的には、オン抵抗の低減が可能な炭化珪素基板、エピタキシャル層付き基板、半導体装置および炭化珪素基板の製造方法に関する。
　従来、炭化珪素（ＳｉＣ）基板を用いた半導体装置が提案されている（たとえば、特開２００７－１４１９５０号公報（特許文献１）および米国特許第６８０３２４３号明細書（特許文献２）参照）。たとえば、特開２００７－１４１９５０号公報では、縦型の半導体装置において、炭化珪素基板の裏面側に非熱処理型のオーミック電極を形成している。また、米国特許第６８０３２４３号明細書においては、炭化珪素基板の表面にイオン注入を行なってから活性化アニールを実施し、その後当該イオン注入を行なった炭化珪素基板の表面にオーミック電極を形成する技術が開示されている。上述した文献では、炭化珪素基板において低抵抗なオーミックコンタクトを実現し、結果的に半導体装置のオン抵抗の低減を図っている。
特開２００７－１４１９５０号公報 米国特許第６８０３２４３号明細書
　しかし、上述した従来の半導体装置では、以下のような問題があった。すなわち、上述した従来の半導体装置では、炭化珪素基板に形成されたオーミック電極について接触抵抗を低減することで、結果的にオン抵抗の低減を図っているが、炭化珪素基板自体の抵抗を低減する対策が特になされていない。そのため、半導体装置（特に縦型の半導体装置）におけるオン抵抗を十分に低減することが難しかった。このような電気抵抗が相対的に大きな炭化珪素基板については、デバイスを作成した後に当該炭化珪素基板を研削して除去する、という対応も考えられるが、この場合、表面を保護して、裏面を削る必要があり、工程が複雑になる。また、研削後の炭化珪素基板表面にオーミック電極を形成する場合、すでにデバイスが形成されていることから熱処理などの温度に制限があり、当該オーミック電極を形成することが難しいという問題もあった。
　この発明は、上記のような課題を解決するために成されたものであり、この発明の目的は、オン抵抗の低減を図ることが可能な炭化珪素基板、エピタキシャル層付き基板、半導体装置および炭化珪素基板の製造方法を提供することである。
　この発明に従った炭化珪素基板は、主表面を有する炭化珪素基板であって、主表面の少なくとも一部に形成された単結晶部材と、単結晶部材の周囲を囲むように配置されたベース部材とを備える。ベース部材は、境界領域と下地領域とを含む。境界領域は、主表面に沿った方向において単結晶部材に隣接し、内部に結晶粒界を有する。下地領域は、主表面に対して垂直な方向において単結晶部材に隣接し、単結晶領域における不純物濃度より高い不純物濃度を有する。
　このようにすれば、炭化珪素基板の主表面には単結晶部材が配置されているため、当該主表面上に、良好な膜質の炭化珪素からなるエピタキシャル層を容易に形成することができる。一方で、当該炭化珪素基板を用いてたとえば縦型半導体装置を形成する場合、オン抵抗を低減するため炭化珪素基板の導電率を大きくする必要がある。そのため、単結晶部材における不純物濃度より高い不純物濃度を有する下地領域を配置することで、炭化珪素基板の厚み方向での（縦方向での）導電率を大きくできる（電気抵抗値を小さくできる）。このため、当該炭化珪素基板を用いた半導体装置における縦方向でのオン抵抗を低減することができる。
　また、炭化珪素基板の主表面上には基本的に高品位のエピタキシャル膜を形成するため、欠陥密度の低い（結晶性に優れた）単結晶部材を用いる。一方、ベース部材は主表面において一部（境界領域）しか露出しないため、欠陥密度などの満足すべきレベルは単結晶部材より低くしてもよい。このため、ベース部材として、欠陥の生成などに制限されることなく導電性不純物を高濃度でドープした（導電性を高めた）材料を用いることができる。さらに、このようなベース部材を、炭化珪素基板の機械的強度を維持するための補強部材としても利用できる。また、不純物濃度の高いベース部材には、容易にオーミック電極を形成することができる。
　また、上記のようなベース部材としては、上述のように結晶性についての要求レベルは高くはないため、ベース部材として低品位の（結晶性に劣る）材料（炭化珪素材料）を用いることができるので、炭化珪素基板全体を単結晶部材のような高品位の材料で構成する場合より、炭化珪素基板の製造コストを低減することができる。
　この発明に従ったエピタキシャル層付き基板は、上記炭化珪素基板と、当該炭化珪素基板の主表面上に形成された炭化珪素からなるエピタキシャル層とを備える。また、エピタキシャル層の不純物濃度は、単結晶部材における不純物濃度より低いことが好ましい。この場合、エピタキシャル層として結晶性の高い（欠陥の少ない）炭化珪素を用いることで、当該エピタキシャル層を利用して高品質の半導体装置を容易に製造できる。
　この発明に従った半導体装置は、上記炭化珪素基板を用いて構成されている。この場合、たとえば縦型の半導体装置を形成した場合には、炭化珪素基板の厚み方向における導電性を十分確保できることから、オン抵抗の低減された半導体装置を実現できる。
　この発明に従った炭化珪素基板の製造方法では、まず炭化珪素からなり、主面を有する単結晶部材を準備する工程を実施する。そして、単結晶部材の主面と、当該主面と連なり主面と交差する方向に延びる端面とを覆うように、単結晶部材より不純物濃度の高い炭化珪素からなるベース部材を形成する工程を実施する。次に、単結晶部材の主面と反対側から、単結晶部材とベース部材とを部分的に除去することにより、少なくとも単結晶部材の表面を平坦化する工程を実施する。
　このようにすれば、本発明による炭化珪素基板を容易に製造することができる。また、ベース部材として単結晶部材より結晶性の低い（たとえば欠陥密度の高い）材料（炭化珪素）を用いることができるので、炭化珪素基板の全体を、上述した単結晶部材のような高品質な炭化珪素により構成する場合より低コストで炭化珪素基板を製造することができる。
　このように、本発明によればオン抵抗を低減することが可能な炭化珪素基板、エピタキシャル層付き基板、半導体装置および炭化珪素基板の製造方法を提供することができる。
本発明による炭化珪素基板を示す断面模式図である。 図１に示した炭化珪素基板の製造方法を説明するためのフローチャートである。 図２に示したフローチャートを説明するための模式図である。 図２に示したフローチャートを説明するための模式図である。 図２に示したフローチャートを説明するための模式図である。 図２に示したフローチャートを説明するための模式図である。 図２に示したフローチャートを説明するための模式図である。 図２に示したフローチャートを説明するための模式図である。 図１に示した炭化珪素基板を用いた半導体装置の例を示す断面模式図である。 図９に示した半導体装置の製造方法を説明するための模式図である。 図９に示した半導体装置の製造方法を説明するための模式図である。 図９に示した半導体装置の製造方法を説明するための模式図である。 本発明による炭化珪素基板を用いた半導体装置の他の例を示す断面模式図である。 図１に示した本発明による炭化珪素基板の実施の形態１の変形例を示す断面模式図である。 図１４に示した炭化珪素基板の製造方法を説明するための模式図である。 図１４に示した炭化珪素基板の製造方法を説明するための模式図である。 本発明による炭化珪素基板の実施の形態２を示す断面模式図である。 本発明によるエピタキシャル層付き基板を示す断面模式図である。 図１８に示したエピタキシャル層付き基板の変形例を示す断面模式図である。 図１８に示したエピタキシャル層付き基板の変形例を示す断面模式図である。 本発明による炭化珪素基板の実施の形態４を示す断面模式図である。 本発明による半導体装置の実施例についてのドレイン電圧とドレイン電流との関係を測定した結果を示すグラフである。
　以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分については同一の参照番号を付しその説明は繰返さない。
　（実施の形態１）
　図１を参照して、本発明による炭化珪素基板の実施の形態１を説明する。
　図１に示すように、本発明による炭化珪素基板１０は、単結晶部材としてのＳｉＣ単結晶基板１と、支持基材としてのベース部材２０とからなる複合基板である。平面形状が円形状である炭化珪素基板１０には、図１に示すように複数のＳｉＣ単結晶基板１が一方の主表面に露出するように配置されている。これらのＳｉＣ単結晶基板１は互いに間隔を隔てて配置されている。ＳｉＣ単結晶基板は、たとえば（０－３３－８）面を主面とする。そして、ＳｉＣ単結晶基板１の間の空間を充填するとともに、ＳｉＣ単結晶基板１の下面を覆うように、ＳｉＣからなるベース部材２０が配置されている。異なる観点から言えば、ベース部材２０の一方の主表面において、互いに間隔を隔ててＳｉＣ単結晶基板が複数個配置された（表面の一部が露出するように埋設された）状態となっている。ＳｉＣ単結晶基板１の間におけるベース部材２０の部分は、内部に結晶粒界を有する多結晶領域である境界領域１１となっている。また、ＳｉＣ単結晶基板１の下に位置するベース部材２０の部分は単結晶からなる下地領域１２となっている。下地領域１２の不純物濃度は、ＳｉＣ単結晶基板１の不純物濃度より高くなっている。なお、境界領域１１の幅（炭化珪素基板１０の主表面に沿った方向における幅）は、１μｍ以上、より好ましくは１０μｍ以上１０００μｍ以下とすることができる。このような数値範囲の決定理由は、以下のようなものである。すなわち、この境界領域１１により欠陥の伝搬を抑制するため、伝搬する可能性がある転位のサイズから考えれば充分な大きなサイズである１μｍ以上が境界領域１１の幅には必要である。一方、境界領域１１はデバイス特性が得られない部分であるため、境界領域１１の幅は１０００μｍ以下であることが望ましい。
　このようにすれば、炭化珪素基板１０の主表面にはＳｉＣ単結晶基板１が配置されているため、当該主表面上に、良好な膜質の炭化珪素からなるエピタキシャル層を容易に形成することができる。一方、下地領域１２の不純物濃度は相対的に高くなっているため、炭化珪素基板１０の厚み方向での（縦方向での）導電率を大きくできる（電気抵抗値を小さくできる）。このため、当該炭化珪素基板１０を用いた半導体装置における縦方向でのオン抵抗を低減することができる。
　また、ベース部材２０および境界領域１１としては、ＳｉＣ単結晶基板１より結晶性の低い（転位密度の高い）炭化珪素を用いることができるので、低コストで炭化珪素基板１０を製造することができる。さらに、このようなベース部材２０および境界領域１１を、炭化珪素基板１０の機械的強度を維持するための補強部材としても利用でき、さらに反り低減の効果もある。また、不純物濃度の高いベース部材２０には、容易にオーミック電極を形成することができる。
　また、複数のＳｉＣ単結晶基板１がベース部材２０の表面に間隔を隔てて配置されているので、ＳｉＣ単結晶基板１内を伝搬する転位が上記境界領域１１で吸収され、当該転位が炭化珪素基板１０全体にわたって伝搬することを抑制できる。
　また、炭化珪素基板１０では、境界領域１１における不純物濃度は、ＳｉＣ単結晶基板１における不純物濃度より高くなっていてもよい。この場合、ＳｉＣ単結晶基板１の内部を伝搬する転移（たとえば基底面転移）を当該境界領域１１でより効果的に吸収することができる。このため、当該転位が炭化珪素基板１０全体に渡って伝搬することによる炭化珪素基板１０の反りの発生を抑制できる。
　図２～図８を参照して、図１に示した炭化珪素基板の製造方法を説明する。
　図２に示すように、まず単結晶部材を準備する工程（Ｓ１０）を実施する。具体的には、タイル基板としての単結晶部材であるＳｉＣ単結晶基板１（図１参照）を複数個準備する。これらのＳｉＣ単結晶基板１は、主面の結晶方位が揃っていることが好ましい。また、ＳｉＣ単結晶基板１の主面の平面形状は任意の形状とすることができるが、たとえば四角形状や円形状としてもよい。
　次に、図２に示すように、ベース部材を形成する工程（Ｓ２０）を実施する。具体的には、昇華法を用いて、炭化珪素からなるベース部材２０（図５参照）を複数のＳｉＣ単結晶基板１の裏面側に形成する。この工程（Ｓ２０）を、図３～図５を参照してより詳しく説明する。
　工程（Ｓ２０）においては、図３に示したような処理装置を用いる。図３を参照して、処理装置の一例である熱処理装置３０は、チャンバ３１と、当該チャンバ３１の内部に積層するように配置されたベース円盤３２と、このベース円盤３２の間において、対向するように配置されたＳｉＣ単結晶基板１およびＳｉＣ体３７の複数の組と、このベース円盤３２の下方および側方を囲むように配置されたメインヒータ３３および補助ヒータ３４とを備える。ベース円盤３２の平面形状は円形状であってもよい。このベース円盤３２の上部表面には、所定の平面形状（たとえば円形状）の凹部が複数個形成されている。当該凹部の内部には炭素円盤３５が配置されている。図４に示すように、炭素円盤３５にの上部表面には、ＳｉＣ単結晶基板１を配置するための、位置決め用の凹部が形成されている。この凹部の内部にＳｉＣ単結晶基板１が配置される。なお、図４および図５では、炭素円盤３５からＳｉＣ単結晶基板１の一部がはみ出るように配置されている。そのため、ベース円盤３２において炭素円盤３５を配置するための凹部では、その外周部において当該ＳｉＣ単結晶基板１の一部を保持するための他の凹部が形成されている。
　そして、炭素円盤３５の上に所定の間隔を隔てて並べて配置された複数のＳｉＣ単結晶基板１の外周を覆うように、平面形状が円形状の筒状体３６を配置する。この筒状体の上端における内周側には溝が形成されている。そして、この溝に嵌め込まれた状態で、ＳｉＣ体３７が配置されている。ＳｉＣ体３７の表面は被覆膜３８によって覆われている。この被覆膜３８は、後述する昇華工程においてＳｉＣ体３７から昇華した炭化珪素が筒状体３６の外部へ散逸することを防ぐために形成されている。
　このＳｉＣ体３７から昇華法によりＳｉＣ単結晶基板１の表面を覆うようにベース部材２０（図５参照）が形成される。具体的には、チャンバ３１の内部を所定の雰囲気とした状態で、メインヒータ３３および補助ヒータ３４により装置全体（特にＳｉＣ体３７）を加熱する。この結果、ＳｉＣ体３７から昇華した炭化珪素が、ＳｉＣ体３７と対向配置されたＳｉＣ単結晶基板１上に析出し、図５に示すように炭化珪素からなるベース部材２０となる。このようにして、図５に示すように、複数のＳｉＣ単結晶基板１を繋ぐベース部材２０が形成される。
　次に、図２に示すように後処理工程（Ｓ３０）を実施する。具体的には、図６に示すように、上述した熱処理装置３０（図３参照）から、ＳｉＣ単結晶基板１とベース部材２０と炭素円盤３５との複合体を取出し、まずベース部材２０の表面（ＳｉＣ単結晶基板１と対向する側とは反対側の表面）を平坦化する。たとえば、図６に示すように、炭素円盤３５の表面がステージ４１と対向するように、当該複合体をステージ４１上に配置する。そして、砥石４２によってベース部材２０の表面を研削することにより平坦化する。この結果、ベース部材の表面２１は図７に示すように平坦な形状となる。
　この後、図８に示すように、ベース部材２０の表面がステージ４１と接触するように複合体を配置した上で、炭素円盤３５を砥石４２により研削することによって除去する。このとき、ＳｉＣ単結晶基板１の表面と、隣接するＳｉＣ単結晶基板１の間に位置するベース部材２０の一部とが、研削により除去される。その後、ベース部材２０からステージ４１を除去する。この結果、図１に示すように、平坦な主表面を有する炭化珪素基板１０を得ることができる。
　次に、図９を参照して、本発明による半導体装置を説明する。
　図９を参照して、本発明による半導体装置はショットキーバリアダイオード（ＳＢＤ）であり、ベース部材２０とＳｉＣ単結晶基板１とからなる炭化珪素基板１０と、当該炭化珪素基板１０上に形成された炭化珪素からなるエピタキシャル層５１と、エピタキシャル層５１の主表面上に形成されたショットキー電極５２と、炭化珪素基板１０の裏面側（エピタキシャル層５１が形成された主表面とは反対側の表面）に形成されたオーミック電極５５とを備える。オーミック電極５５は、炭化珪素基板１０の裏面全体を覆うように形成されている。一方、ショットキー電極５２は、エピタキシャル層５１の表面の一部を覆うように形成されている。たとえば、ショットキー電極５２の平面形状を円形状としてもよい。
　そして、ショットキー電極５２の表面の一部を露出させる開口部が形成された保護膜５３が、エピタキシャル層５１の表面上に形成されている。当該開口部の平面形状は円形状や四角形状など任意の形状とすることができる。保護膜５３の開口部を介して、ショットキー電極５２と接続するとともに、当該開口部の内部から保護膜５３の上部表面上にまで延在するパッド電極５４が形成されている。
　このような半導体装置では、本発明による炭化珪素基板１０を用いているので、当該炭化珪素基板１０での縦方向（厚み方向）での導電性を高めることができる。そのため、半導体装置のオン抵抗を低減することができる。
　次に、図１０～図１２を参照して、図９に示した半導体装置の製造方法を説明する。
　まず、図２に示した炭化珪素基板の製造方法を実施することにより、本発明による炭化珪素基板１０を準備する。その後、図１０に示すように、炭化珪素基板１０の主表面上（ＳｉＣ単結晶基板１が露出している主表面上）に、炭化珪素からなるエピタキシャル層５１を形成する。
　次に、図１１に示すように、エピタキシャル層５１に対して導電性不純物を矢印５６に示す方向からイオン注入する。イオン注入の条件としては、任意の条件を用いることができる。なお、エピタキシャル層５１を形成するときに、当該エピタキシャル層５１に所定の不純物を含有させることができる場合や、エピタキシャル層５１を形成した後に当該エピタキシャル層５１の不純物濃度を調整する必要がない場合には、上述したイオン注入工程は実施しなくてもよい。
　その後、図１２に示すように、電極形成工程を実施する。具体的には、エピタキシャル層５１の表面上にショットキー電極となるべき導電体層５７を形成する。また、炭化珪素基板１０の裏面上には、オーミック電極５５を形成する。この後、リソグラフィ法などを用いて導電体層５７を部分的に除去することにより、ショットキー電極５２を形成する。なお、ショットキー電極５２を形成する方法としては、いわゆるリフトオフ法を用いてもよい。具体的には、たとえばエピタキシャル層５１上に、ショットキー電極５２が形成されるべき部分に開口パターンを有するレジスト膜を形成する。そして、当該レジスト膜上および開口パターン内部にショットキー電極となるべき導電体膜を形成した後、レジスト膜およびレジスト膜上に形成された導電体膜の一部を除去する。この結果、受容器開口パターンの内部に位置していた上記導電体膜により、ショットキー電極が構成される。
　この後、上述のような構造を有する炭化珪素基板を個々のチップにダイシングなどによって分割することにより、図９に示したショットキーバリアダイオードである半導体装置を得ることができる。
　次に、図１３を参照して、本発明による半導体装置の他の例を説明する。
　図１３を参照して、本発明による半導体の他の例は、縦型ＤｉＭＯＳＦＥＴ（Ｄｏｕｂｌｅ　Ｉｍｐｌａｎｔｅｄ　ＭＯＳＦＥＴ）であって、炭化珪素基板１０、耐圧保持層６１、ｐ領域６２、ｎ+領域６３、ゲート絶縁膜６４、ゲート電極６５、絶縁膜６６、ソース電極６７およびドレイン電極６８を備える。具体的には、たとえば導電型がｎ型のＳｉＣ単結晶基板１と、ベース部材２０とからなる炭化珪素基板１０の主表面上に、炭化珪素からなる耐圧保持層６１が形成されている。この耐圧保持層６１の表面には、導電型がｐ型であるｐ領域６２が互いに間隔を隔てて形成されている。ｐ領域６２の内部においては、ｐ領域６２の表面層にｎ+領域６３が形成されている。
　一方のｐ領域６２におけるｎ+領域６３上から、ｐ領域６２、２つのｐ領域６２の間において露出する耐圧保持層６１、他方のｐ領域６２および当該他方のｐ領域６２におけるｎ+領域６３上にまで延在するように、酸化膜からなるゲート絶縁膜６４が形成されている。ゲート絶縁膜６４上にはゲート電極６５が形成されている。このゲート電極６５の端面および上部表面を覆うように絶縁膜６６が形成されている。そして、ｎ+領域６３およびｐ領域６２の一部と接続されるとともに、上記絶縁膜６６を覆うようにソース電極６７が形成されている。そして、炭化珪素基板１０において耐圧保持層６１が形成された側の表面とは反対側の面である裏面にドレイン電極６８が形成されている。
　上述した図１３に示した半導体装置は、本発明による炭化珪素基板１０が用いられている。そして、炭化珪素基板１０では、エピタキシャル層である耐圧保持層６１を形成する側にはＳｉＣ単結晶基板１を配置する一方、裏面側には不純物濃度の高い（導電性の高い）ベース部材２０を配置している。このため、図１３に示した半導体装置は、炭化珪素基板１０での厚み方向での導電性が向上されているため、結果的にオン抵抗が低減された半導体装置となっている。
　次に、図１３に示した半導体装置の製造方法を簡単に説明する。
　まず、図２などに示した炭化珪素基板の製造方法を用いて、図１に示した本発明による炭化珪素基板１０を準備する。なお、炭化珪素基板１０に含まれるＳｉＣ単結晶基板１としては、たとえば導電型がｎ型であり、基板抵抗が０．０２Ωｃｍといった基板を用いてもよい。
　次に、エピタキシャル層を形成する工程を実施する。具体的には、炭化珪素基板１０においてＳｉＣ単結晶基板１が形成された側の主表面上に耐圧保持層６１を形成する。この耐圧保持層６１としては、導電型がｎ型の炭化珪素からなる層をエピタキシャル成長法によって形成する。この耐圧保持層６１の厚みとしては、たとえば１５μｍといった値を用いることができる。また、この耐圧保持層６１におけるｎ－型の導電性不純物の濃度としては、たとえば７．５×１０１５ｃｍ－３といった値を用いることができる。
　なお、耐圧保持層６１と炭化珪素基板１０との間に、バッファ層を形成してもよい。当該バッファ層としては、たとえば導電型がｎ型の炭化珪素からなり、たとえばその厚みが０．５μｍのエピタキシャル層を形成してもよい。バッファ層における導電型不純物の濃度は、たとえば５×１０１７ｃｍ－３といった値を用いることができる。
　次に、半導体素子の構造を形成する工程を実施する。具体的には、まず注入工程を実施する。より具体的には、フォトリソグラフィおよびエッチングを用いて形成した酸化膜をマスクとして用いて、導電型がｐ型の不純物を耐圧保持層６１に注入することにより、ｐ領域６２を形成する。また、用いた酸化膜を除去した後、再度新たなパターンを有する酸化膜を、フォトリソグラフィおよびエッチングを用いて形成する。そして、当該酸化膜をマスクとして、ｎ型の導電性不純物を所定の領域に注入することにより、ｎ+領域６３を形成する。
　このような注入工程の後、活性化アニール処理を行なう。この活性化アニール処理としては、たとえばアルゴンガスを雰囲気ガスとして用いて、加熱温度１７００℃、加熱時間３０分といった条件を用いることができる。
[規則91に基づく訂正 01.08.2011]　
　次に、ゲート絶縁膜形成工程を実施する。具体的には、耐圧保持層６１、ｐ領域６２、ｎ+領域６３上を覆うように酸化膜からなるゲート絶縁膜６４を形成する。このゲート絶縁膜６４を形成するための条件としては、たとえばドライ酸化（熱酸化）を行なってもよい。このドライ酸化の条件としては、加熱温度を１２００℃、加熱時間を３０分といった条件を用いることができる。
　その後、窒素アニール工程を実施する。具体的には、雰囲気ガスを一酸化窒素（ＮＯ）として、アニール処理を行なう。アニール処理の温度条件としては、たとえば加熱温度を１１００℃、加熱時間を１２０分とする。この結果、ゲート絶縁膜６４と下層の耐圧保持層６１、ｐ領域６２、ｎ+領域６３との間の界面近傍に窒素原子が導入される。また、この一酸化窒素を雰囲気ガスとして用いたアニール工程の後、さらに不活性ガスであるアルゴン（Ａｒ）ガスを用いたアニールを行なってもよい。具体的には、アルゴンガスを雰囲気ガスとして用いて、加熱温度を１３００℃、加熱時間を６０分といった条件を用いてもよい。
　次に、電極形成工程を実施する。具体的には、ゲート絶縁膜６４上にリフトオフ法を用いてゲート電極６５を形成する。そして、ゲート電極６５の上部表面および側面を覆う絶縁膜を形成する。さらに、絶縁膜６６上にフォトリソグラフィ法を用いてパターンを有するレジスト膜を形成する。当該レジスト膜をマスクとして用いて、ｎ+領域６３上に位置するゲート絶縁膜６４および絶縁膜の部分をエッチングにより除去する。この結果、ゲート電極６５の上部表面および側面を覆う絶縁膜６６が形成されるとともに、ｎ+領域６３およびｐ領域６２の上部表面の一部が露出する。
　そして、ｎ+領域６３およびｐ領域６２の露出した部分と接続されるソース電極６７を、たとえばリフトオフ法を用いて形成する。なお、ソース電極６７としては、たとえばニッケル（Ｎｉ）を用いることができる。なお、ここでアロイ化のための熱処理を行なうことが好ましい。具体的には、たとえば雰囲気ガスとして不活性ガスであるアルゴン（Ａｒ）ガスを用い、加熱温度を９５０℃、加熱時間を２分といった熱処理（アロイ化処理）を行なう。その後、炭化珪素基板１０の裏面側にドレイン電極６８を形成する。このようにして、図１３に示す半導体装置を得ることができる。つまり、半導体装置は、炭化珪素基板１０の主表面上にエピタキシャル層および電極を形成することにより作製される。
　なお、上述した半導体装置においては、（０－３３－８）面を主面とするＳｉＣ単結晶基板１上に動作層として機能するエピタキシャル層を形成して半導体装置が作製される場合について説明したが、上記主面として採用可能な結晶面はこれに限られず、（０００１）面を含めて用途に応じた任意の結晶面を上記主面として採用することができる。
　次に、図１４を参照して、本発明による炭化珪素基板の実施の形態１の変形例を説明する。
　図１４に示した炭化珪素基板１０は、基本的には図１に示した炭化珪素基板１０と同様の構造を備えるが、ＳｉＣ単結晶基板１の端部の構造が異なっている。具体的には、図１４に示すように、複数のＳｉＣ単結晶基板１の端面１３は、炭化珪素基板１０の主表面に対して傾斜した端面となっている。このようにすれば、図１に示した炭化珪素基板と同様の効果を得られるとともに、炭化珪素基板１０の主表面におけるＳｉＣ単結晶基板１の専有面積をより大きくすることができる。
　次に、図１５および図１６を参照して、図１４に示した炭化珪素基板の製造方法を説明する。なお、図１５および図１６はそれぞれ図４および図５に対応する。
　図１４に示した炭化珪素基板の製造方法は、基本的には図１に示した炭化珪素基板の製造方法と同様であるが、単結晶部材を準備する工程（Ｓ１０）において準備するＳｉＣ単結晶基板１の形状が異なっている。具体的には、工程（Ｓ１０）において準備するＳｉＣ単結晶基板１は、図１５に示すようにその端面が傾斜した基板となっている。そして、このように端面の傾斜したＳｉＣ単結晶基板１を、図１５に示すように熱処理装置の炭素円盤３５上の凹部内に配置する。このとき、相対的に面積が広くなっているＳｉＣ単結晶基板１の主面側が炭素円盤３５に接触するように、ＳｉＣ単結晶基板１を配置する。なお、図１５および図１６に示した構造を含む熱処理装置の他の部分の構成は、図４に示した熱処理装置の構成と同様である。この後、図２に示した炭化珪素基板の製造方法と同様に熱処理装置における熱処理を実施することにより、ＳｉＣ体３７から昇華した炭化珪素をＳｉＣ単結晶基板１上に析出する。この結果、図１６に示すように、ＳｉＣ単結晶基板１の上に炭化珪素からなるベース部材２０を形成することができる。
　この後、図２に示した後処理工程（Ｓ３０）を実施することにより、図１４に示した炭化珪素基板を得ることができる。
　（実施の形態２）
　図１７を参照して本発明による炭化珪素基板の実施の形態２を説明する。
　図１７を参照して、本発明による炭化珪素基板１０は、基本的には図１に示した炭化珪素基板１０と同様の構造を備えるが、炭化珪素基板１０に１つのＳｉＣ単結晶基板１が含まれているという点が、複数のＳｉＣ単結晶基板１を含む図１に示した炭化珪素基板１０とは異なっている。このようにしても、図１に示した炭化珪素基板１０と同様の効果を得ることができる。すなわち、炭化珪素基板１０の機械的強度を維持するための補強部材として外周部が働き、反りの低減の効果もある。
　また、図１７に示した炭化珪素基板１０の製造方法は、基本的には図１に示した炭化珪素基板１０の製造方法と同様であるが、図４および図５に示した熱処理装置における炭素円盤３５上に１つのＳｉＣ単結晶基板１を配置して熱処理を行なうという点が異なる。そして、他の工程については基本的に図２に示した炭化珪素基板の製造方法と同様である。
　（実施の形態３）
　図１８を参照して、本発明によるエピタキシャル層付き基板を説明する。
　図１８を参照して、本発明によるエピタキシャル層付き基板は、図１に示した本発明による炭化珪素基板１０の主表面上に炭化珪素からなるエピタキシャル層２が形成された構造となっている。このようなエピタキシャル層付き基板を用いることにより、オン抵抗の低減された縦型の半導体装置を容易に製造することができる。
　図１９および図２０を参照して、図１８に示した本発明によるエピタキシャル層付き基板の変形例を説明する。
　図１９に示したエピタキシャル層付き基板は、図１４に示した本発明による炭化珪素基板１０の主表面上にエピタキシャル層２が形成された構造となっている。このような構造のエピタキシャル層付き基板によっても、図１８に示したエピタキシャル層付き基板と同様の効果を得ることができる。また、図１９に示したエピタキシャル層付き基板では、炭化珪素基板１０の主表面においてＳｉＣ単結晶基板１の露出している面積の割合が図１８に示したエピタキシャル層付き基板よりも相対的に高くなっているので、結晶性の優れた（たとえば欠陥密度の低い）領域の割合が大きくなったエピタキシャル層２を形成することができる。
　図２０に示したエピタキシャル層付き基板は、基本的には図１８に示したエピタキシャル層付き基板と同様の構造を備えるが、炭化珪素基板１０の主表面において１つのＳｉＣ単結晶基板１が形成されているという点が異なる。このようにすれば、炭化珪素基板１０の主表面においてＳｉＣ単結晶基板１の専有する面積の割合を、図１８のように複数のＳｉＣ単結晶基板１が所定の間隔で配置されたような場合よりもより大きくすることができる。このため、エピタキシャル層２の膜質をより高めることができる。
　なお、上述した炭化珪素基板１０のベース部材２０の製造方法としては、上記のような昇華法を用いてもよいが、他の方法を用いてもよい。たとえば、ＣＶＤ法を用いて炭化珪素からなるベース部材２０を形成してもよい。この場合、ベース部材２０のＣＶＤ法による形成条件としては、たとえばキャリアガスとしての水素の流量を１５０ｓｌｍ、基板温度（ＳｉＣ単結晶基板１の加熱温度）を１６５０℃、雰囲気の圧力を１００ｍｂａｒ、上述した水素ガスに対するＳｉＨ４ガスの流量比を０．６％、またＳｉＨ４ガスに対するＨＣｌガスの流量比を１００％とする、といった条件を用いることができる。この場合、ベース部材２０の成長速度は、たとえば１１０μｍ／ｈ程度になる。このようなＣＶＤ法を用いてベース部材２０を形成することにより、ベース部材２０の不純物の濃度および厚みについての制御精度を向上させることができる。この結果、後工程での研削代などを考慮した必要最低限の厚みとなるように、ベース部材２０の厚みを制御することができるので、研削工程での研削代を余分に確保する必要がない。このため、後工程における研削工程などの加工工程に要する時間を短縮することができる。
　（実施の形態４）
　図２１を参照して、本発明による炭化珪素基板の実施の形態４を説明する。
　図２１を参照して、本発明による炭化珪素基板１０は、基本的には図１に示した炭化珪素基板１０と同様の構造を備えるが、ベース部材の構成が異なっている。すなわち、図１に示した炭化珪素基板１０においては、昇華法により形成された炭化珪素からなるベース部材２０を用いていたのに対して、図２１に示した炭化珪素基板１０においては、炭化珪素の焼結体からなるベース部材２５が用いられている。このようにベース部材２５を焼結体によって構成することで、炭化珪素基板１０の製造コストをより低減することができる。
　ここで、上述したベース部材２５を焼結により形成する工程としては、たとえば以下のような工程を用いることができる。すなわち、まずベース部材２５を構成する原料を準備する。原料としては、たとえば粒径がミクロンオーダーのＳｉＣ粉末および珪素（Ｓｉ）粉末、さらに粒径がサブミクロンオーダーの炭素粉末を準備する。そして、たとえば図４に示したようにＳｉＣ単結晶基板１を並べた上に、上記原料粉末を混合したものを配置し、プレス成型することにより、当該粉末の混合体とＳｉＣ単結晶基板１とからなる成形体を準備する。そして、当該成形体において粉末のみから構成される主表面上にＳｉ粉末を載せた状態で、全体を１５００℃まで加熱する。この結果、Ｓｉ粉末が溶融し、溶融したＳｉが成形体の内部に含浸するとともに、成形体の内部で炭素粉末と反応しＳｉＣとなる。そして、冷却後成形体を砥石などで研削加工することにより、図２１に示したような炭化珪素基板１０を得ることができる。
　なお、図２１に示した炭化珪素基板１０において、ＳｉＣ単結晶基板１の構成を図１４や図１７に示したような炭化珪素基板１０におけるＳｉＣ単結晶基板１の構成としてもよい。また、上記のような焼結体からなるベース部材２５を、図１８～図２０に示したエピタキシャル層付き基板の炭化珪素基板１０に適用してもよい。
　（実施例１）
　本発明の効果を確認するため、以下のような実験を行なった。
　（試料の作製）
　ＳｉＣ単結晶基板の準備：
　まず、昇華法により成長した２インチ炭化珪素単結晶インゴットより、厚さ１００μｍでスライスしてタイル基板を作製する。上述した炭化珪素単結晶インゴットの不純物濃度は、９×１０18ｃｍ-3である。なお、タイル基板の主表面の面方位は（０００１）面とした。
　ここで、Noboru　Ohtani　et.al,　"Investigation　of　heavily　nitrogen-doped　n+　4H-SiC　crystals　grown　by　physical　vapor　transport",　Journal　of　Crystal　Growth　311　(2009),　p.1475-1481などに記載されているように、９×１０18ｃｍ-3以上の不純物濃度である場合、タイル基板においては表面にある欠陥が伝搬してＳｉＣ単結晶全体に欠陥が入ることが報告されている。そのため、当該インゴットの不純物濃度は９×１０18ｃｍ-3以下にする必要がある。
　次に、タイル基板を２２ｍｍ□（縦２２ｍｍ×横２２ｍｍの四角形状）のＳｉＣ単結晶基板に成型する。このＳｉＣ単結晶基板からは、２．７ｍｍ□デバイス（縦２．７ｍｍ×横２．７ｍｍの平面形状が四角形状のデバイス）を４９個作成することができる。
　炭素円盤の準備：
　次に、図３～図５に示した熱処理装置での処理を行なうため、複数のザグリ（凹部）が形成された炭素円盤（図４参照）を準備する。具体的には、ザグリの平面形状は２２ｍｍ□であってプラス公差であり、その深さは３０μｍである。炭素円盤では、当該ザグリ（凹部）が１００μｍ間隔で設けられている。炭素円盤の直径は１５５ｍｍ、厚みは２ｍｍとする。
　なお、厚みを２mmと比較的薄くしているのは、結晶成長によるストレスを炭素円盤によって吸収することで、ＳｉＣ単結晶基板にかかるストレスを最小限にするためである。深さ３０μｍのザグリは、ＳｉＣ単結晶基板の位置合わせのために複数形成されている。
　ベース円盤の準備：
　直径６５０ｍｍ、厚さ２０ｍｍの大型炭素円盤であるベース円盤を準備する。当該ベース円盤には、直径Φ１５５ｍｍでありプラス公差で深さが１．９ｍｍのザグリが１４個設けられる。
　そして、ベース円盤のザグリに上記炭素円盤を設置する。ベース円盤に炭素円盤を設置した状態で、炭素円盤の深さ３０μｍのザグリと連続するように、ベース円盤の表面にも深さ３０μｍのザグリを形成する。
　ＳｉＣ単結晶基板の配置：
　上述のようにベース円盤に炭素円盤を搭載した後、炭素円盤に形成された深さ３０μｍのザグリにＳｉＣ単結晶基板を設置する。そして、内径１５１ｍｍ、高さ５mmの円筒である筒状体を、炭素円盤と中心が一致するように設置する。筒状体の下部は、炭素円盤の外周部に接している。そして、筒状体の上部に被覆膜として炭素膜がコートされた炭化珪素の多結晶円柱であるＳｉＣ体を配置する。炭化珪素の多結晶円柱であるＳｉＣ体は、昇華法で作製した直径が１５２ｍｍ、厚みが３０mmというサイズのものである。このとき、ＳｉＣ体では炭素膜がコーティングされていない面が１面形成されており、当該面を筒状体の内部に向かうように（つまりＳｉＣ単結晶基板と対向するように）ＳｉＣ体を配置する。なお、すでに述べたように炭素膜のコーティングは、ＳｉＣ体からの炭化珪素の昇華を抑制するためである。
　多結晶円柱であるＳｉＣ体の表面とＳｉＣ単結晶基板の表面との距離は約５ｍｍである。筒状体の上部には、ＳｉＣ体の位置がずれないための合わせ込み部（溝部）と、１４個の筒状体が互いにずれないようにするためのスペーサとしての鍔が形成されている。このＳｉＣ体は、昇華法、ＣＶＤ法、あるいは高い窒素濃度雰囲気でのＳｉＣ粉末の焼結といった方法で作製できる。上述のような炭化珪素基板の処理セットを１４個、ベース円盤の上に配置する。そして、このようなベース円盤を２段に積んで、計２８個の上記処理セットをチャンバの内部に配置する。
　熱処理：
　上記処理セットをチャンバの内部に保持した熱処理装置にて、以下の条件で熱処理を行なう。具体的には、チャンバ中の雰囲気を窒素雰囲気とし、その圧力を１Ｔｏｒｒとする。また、加熱温度を２２００℃、加熱時間を３０分とする。この結果、厚み６００μｍの高不純物濃度の炭化珪素からなるベース部材２０（図５参照）が成長する。
　後処理：
　次に、高不純物濃度のベース部材で一体化したＳｉＣ単結晶基板の複合体を取出す。次に、図６に示すように、高不純物濃度の炭化珪素からなるベース部材を研削により平坦化すると同時に、複合体の外周加工も行なう。この結果、直径が６インチΦの一体化した図７に示すような複合体を得る。次に、図８に示すように炭素円盤も研削により除去する。その後、一体化した複合体における高不純物濃度のベース部材側を研磨盤（ステージ）に貼り合わせて、ＳｉＣ単結晶基板側を研磨する。最後にＳｉＣ単結晶基板側に化学的機械研磨（ＣＭＰ）を実施する。このようにして、直径が６インチの一体化した炭化珪素基板を得る。
　（炭化珪素基板での反りの測定および結果）
　上記炭化珪素基板について、反りの測定を行なった。測定においては、レーザ干渉計を用いた。
　その結果、当該炭化珪素基板の反りの高さは、直径６インチ全体で１０μｍ以下であった。これは、ＳｉＣ単結晶基板間の境界の多結晶部である境界領域１１（図１参照）が、基底面転移の伝搬を抑制した結果、炭化珪素基板の平坦性が維持されていると考えられる。
　（エピタキシャル層付き基板の作成）
　直径が６インチの一体化した上記炭化珪素基板の主表面（ＳｉＣ単結晶基板が露出している主表面）上に、ＣＶＤ装置を用いて、厚みが１５μｍ、キャリア濃度が７．５×１０15ｃｍ-3であるエピタキシャル層を形成する。エピタキシャル成長条件としては、基板温度を１５５０℃、水素流量を１５０ｓｌｍ、ＳｉＨ4流量を５０ｓｃｃｍ、Ｃ２Ｈ６流量を５０ｓｃｃｍ、２ｐｐｍ窒素を６ｓｃｃｍとし、成長時間を９０分とした。
　（ショットキーバリアダイオードの作成）
　上記のように形成したエピタキシャル層にアルミニウム（Ａｌ）をイオン注入した後、活性化アニールを実施することによりガードリングを形成する。そして、炭化珪素基板の裏面（ベース部材側）にＴｉＡｌＳｉからなる膜をスパッタリングにより形成して、９００℃のアニールを行なうことにより裏面オーミック電極を形成する。
　一方、エピタキシャル層の表面には全面にＴｉを真空蒸着して、エッチングにより２．４ｍｍ□（縦２．４ｍｍ×横２．４ｍｍの四角形状）のショットキー電極を形成する。そして、加熱温度が５００℃のショットキーアニールを行なった後、ＳｉＯ２からなる保護膜（パッシベイション膜）を形成する。その後、ショットキー電極に接続され、Ａｌ／Ｓｉからなるパッド電極を形成した後、レーザーダイシングにより、チップ化してショットキーバリアダイオードを形成する。そして、当該ショットキーバリアダイオードを測定用のフレームに実装する。
　（ショットキーバリアダイオードでの測定および結果）
　オン抵抗について：
　上記ショットキーバリアダイオードについて、オン抵抗を測定した。測定には耐圧測定も行う必要があり、高耐圧プローバーを用いた。
　その結果、ショットキーダイオードのオン抵抗は０．５ｍΩｃｍ2であった。このオン抵抗の値は、従来のＳｉＣ単結晶基板を用いて形成されたショットキーバリアダイオードにおけるオン抵抗と比べて大幅に低いものであった。これは、本発明による炭化珪素基板の電気抵抗値が、従来のＳｉＣ単結晶基板に比べて約１／１０に低減されているためであると考えられる。
　オーミック電極に関する接触抵抗について：
　また、本発明による炭化珪素基板は、高濃度不純物層（ベース部材）を含むため、裏面でのオーミック電極の形成が低温で可能となる。このことを確認するため、デバイス作製後に炭化珪素基板の裏面についてバックグラインドを実施した。そして、バックグラインドによるダメージ層を研磨により除去したあと、ＴｉＡｌＳｉからなる電極を当該研磨面上に形成した。その後、加熱温度を４００℃としたアニールを実施した。このようにして形成した電極と炭化珪素基板の裏面との接触抵抗を測定した。測定方法としては、ＴＬＭ法を用いた。その結果、接触抵抗の値は０．１ｍΩｃｍ２となり、十分に低い接触抵抗の値となっていた。
　（実施例２）
　上記実施例１でのベース部材の形成工程において、昇華法に代えてＣＶＤ法を用いた。具体的には、キャリアガスとしての水素の流量を１５０ｓｌｍ、基板温度（ＳｉＣ単結晶基板１の加熱温度）を１６５０℃、雰囲気の圧力を１００ｍｂａｒ、上述した水素ガスに対するＳｉＨ４ガスの流量比を０．６％、またＳｉＨ４ガスに対するＨＣｌガスの流量比を１００％とする。この場合、ベース部材２０の成長速度は、たとえば１１０μｍ／ｈ程度になる。
　このようにＣＶＤ法を用いてベース部材を形成しても、本発明による炭化珪素基板を製造することができた。
　（実施例３）
　上記実施例１でのベース部材の形成工程において、昇華法に代えて焼結法を用いた。具体的には、まずベース部材を構成する原料を準備する。原料としては、たとえば粒径が約１０μｍのＳｉＣ粉末および粒径が約１０μｍの珪素（Ｓｉ）粉末、さらに粒径が約０．５μｍの炭素粉末を準備する。そして、上述した実施例１の場合と同様にタイル基板（ＳｉＣ単結晶基板）を並べた上に、上記原料粉末を混合したものを配置し、プレス成型することにより、当該粉末の混合体とＳｉＣ単結晶基板とからなる成形体を準備する。なお、成形体のサイズは直径が１５５ｍｍ、厚みが１ｍｍとする。そして、当該成形体において粉末のみから構成される主表面上にＳｉ粉末を載せた状態で、全体を１５００℃まで加熱する。この結果、Ｓｉ粉末が溶融し、溶融したＳｉが成形体の内部に含浸するとともに、成形体の内部で炭素粉末と反応しＳｉＣとなる。そして、冷却後成形体を砥石などで研削加工することにより、実施例１の炭化珪素基板と同様の形状を有する炭化珪素基板を得ることができる。
　（実施例４）
　（炭化珪素基板およびエピタキシャル層付き基板の作成）
　実施例１で説明した炭化珪素基板の製造方法において、タイル基板の主表面の面方位を（０－３３－８）面とし、他の工程は実施例１での製造工程と同様の工程を実施することにより、炭化珪素基板を作成する。また、当該炭化珪素基板の主表面上に、実施例１の場合と同様にエピタキシャル層を形成し、エピタキシャル層付き基板を作成する。
　（縦型ＤｉＭＯＳＦＥＴの作成）
　上述したエピタキシャル層付き基板を用いて、図１３に示した縦型ＤｉＭＯＳＦＥＴと基本的に同様の構造を備える半導体装置を作成する。具体的には、上記エピタキシャル層に、ＳｉＯ２層をマスクとしてリンのイオン注入を行い、トランジスタのｎ+領域（ソース部）を形成する。次に、ＳｉＯ2を用いたセルフアラインにより、Ａｌイオン注入して、導電型がｐ型のボディ部であるｐ領域を形成する。そして、上述したｎ+領域に隣接し、上記ｐ型のボディ部より高濃度の導電性不純物を含むｐ型のソース部とガードリングとをＡｌのイオン注入により形成する。その後、活性化アニールを行なう。
　次に犠牲酸化によりエピタキシャル層の最表面層を除去してから、熱酸化によりゲート絶縁膜（ゲート酸化膜）を形成する。その上にポリシリコンからなるゲート電極を形成する。さらに、ＴｉＡｌＳｉからなるソース電極を形成する。そして、ソース電極上にＳｉＮからなるバリア層を有するＳｉＯ2の層間絶縁膜を形成してから、Ａｌ/Ｓｉという構成の上層配線を形成する。さらに、ポリイミドからなる保護膜で上部表面の全体を覆う。また、裏面側には裏面電極（ドレイン電極）を形成する。
　このようにトランジスタの構造を形成した基板をダイシングにより分割し、縦型ＤｉＭＯＳＦＥＴのチップを得る。そして、当該チップを測定用のフレームに実装する。
　（測定及び結果）
　オン抵抗について：
　上記ＤｉＭＯＳＦＥＴについて、オン抵抗を測定した。測定方法としては、上述した実施例１におけるオン抵抗の測定方法と同様の方法を用いた。
　その結果、デバイスのオン抵抗は３ｍΩｃｍ2であった。
　電気的特性について：
　また、上述した半導体装置について、ドレイン電圧とドレイン電流との関係を測定した。その結果を図２２に示す。図２２を参照して、グラフの横軸はドレイン電圧（Ｖ）であり、縦軸はドレイン電流（Ａ）を示す。グラフＡはゲート電圧ＶGを０Ｖとした場合のドレイン電圧とドレイン電流との関係を示し、グラフＢは、ゲート電圧ＶGを５Ｖとした場合のドレイン電圧とドレイン電流との関係を示す。図２２からわかるように、本発明による半導体装置では、十分なドレイン電流の値が得られることがわかる。すなわち、従来の半導体装置（主表面の面方位が（０００１）面である半導体装置）に比べて、上記ドレイン電流の値は約３倍になっている。
　また、上述した半導体装置の移動度を測定した。移動度の測定方法としては、評価用横型ＭＯＳＦＥＴを試作して、実効移動度を測定した。この結果、タイル基板の主表面の面方位を（０－３３－８）面とした炭化珪素基板を用いて形成された上記半導体装置では、従来の半導体装置（主表面の面方位が（０００１）面である半導体装置）に比べて、約４倍の移動度が得られる。
　上述した実施の形態または実施例と一部重複する部分もあるが、本発明の特徴的な構成を以下に列挙する。
　この発明に従った炭化珪素基板１０は、主表面を有する炭化珪素基板１０であって、主表面の少なくとも一部に形成された単結晶部材としてのＳｉＣ単結晶基板１と、ＳｉＣ単結晶基板１の周囲を囲むように配置されたベース部材２０、２５とを備える。ベース部材２０、２５は、境界領域１１と下地領域１２とを含む。境界領域１１は、主表面に沿った方向においてＳｉＣ単結晶基板１に隣接し、内部に結晶粒界を有する。下地領域１２は、主表面に対して垂直な方向においてＳｉＣ単結晶基板１に隣接し、ＳｉＣ単結晶基板１における不純物濃度より高い不純物濃度を有する。また、図１に示したベース部材２０における下地領域１２は炭化珪素の単結晶からなる領域である。
　このようにすれば、炭化珪素基板１０の主表面にはＳｉＣ単結晶基板１が配置されているため、当該主表面上に、良好な膜質の炭化珪素からなるエピタキシャル層２（図１８～図２０参照）を容易に形成することができる。一方、当該炭化珪素基板１０を用いてたとえば図９や図１３に示すような縦型半導体装置を形成する場合、当該縦型半導体装置のオン抵抗を低減するために炭化珪素基板１０の導電率を大きくする必要がある。そのため、ＳｉＣ単結晶基板１における不純物濃度より高い不純物濃度を有する下地領域１２を配置することで、炭化珪素基板１０の厚み方向での（縦方向での）導電率を大きくできる（つまり炭化珪素基板１０の厚み方向での電気抵抗値を小さくできる）。このため、当該炭化珪素基板１０を用いた半導体装置（特に縦型の半導体装置）におけるオン抵抗を低減することができる。
　また、基本的に炭化珪素基板１０の主表面上に高品位のエピタキシャル膜を形成するため、欠陥密度の低い（結晶性に優れた）ＳｉＣ単結晶基板１を用いる。一方、ベース部材２０、２５は主表面において一部（境界領域１１）しか露出しないため、欠陥密度などの満足すべきレベルはＳｉＣ単結晶基板１より低くしてもよい。このため、ベース部材２０、２５として、欠陥の生成などに制限されることなく導電性不純物を高濃度でドープした（導電性を高めた）材料を用いることができる。さらに、このようなベース部材２０、２５を、炭化珪素基板１０の機械的強度を維持するための補強部材としても利用できる。また、不純物濃度の高いベース部材２０、２５には、容易にオーミック電極を形成することができる。
　また、上記のようなベース部材２０、２５としては、上述のように結晶性についての要求レベルは高くはないため、ベース部材２０、２５として低品位の（結晶性に劣る）材料（炭化珪素材料）を用いることができる。そのため、炭化珪素基板１０全体をＳｉＣ単結晶基板１のような高品位の材料で構成する場合より、炭化珪素基板１０の製造コストを低減することができる。
　上記炭化珪素基板１０において、境界領域１１における不純物濃度は、ＳｉＣ単結晶基板１における不純物濃度より高くなっていてもよい。この場合、ＳｉＣ単結晶基板１の内部を伝搬する転移（たとえば基底面転移）を当該境界領域１１でより効果的に吸収することができる。このため、当該転位が炭化珪素基板１０全体に渡って伝搬することによる炭化珪素基板１０の反りの発生を抑制できる。
　上記炭化珪素基板１０は、図１に示すように主表面の少なくとも一部に形成された別の単結晶部材であるＳｉＣ単結晶基板１をさらに備えていてもよい。ＳｉＣ単結晶基板１と当該別のＳｉＣ単結晶基板１とは、境界領域１１を介して配置されていてもよい。下地領域１２は、主表面に対して垂直な方向において別のＳｉＣ単結晶基板１に隣接する部分を含んでいてもよい（つまり、下地領域１２は、主表面に対して垂直な方向において１つのＳｉＣ単結晶基板１下から別のＳｉＣ単結晶基板１に隣接する位置にまで延在していてもよい）。
　この場合、複数のＳｉＣ単結晶基板１を組合わせることで、主表面の面積の大きな（大面積の)炭化珪素基板１０を得ることができる。このため、一度の処理により炭化珪素基板１０の主表面上に形成できる半導体装置の数を増やすことができる。この結果、半導体装置の製造コストを低減できる。
　上記炭化珪素基板１０では、ＳｉＣ単結晶基板１における不純物濃度が１×１０17ｃｍ-3以上２×１０19ｃｍ-3以下であってもよく、下地領域１２における不純物濃度が２×１０19ｃｍ-3以上５×１０22ｃｍ-3以下であってもよい。
　この場合、炭化珪素基板１０の主表面上に高品質なエピタキシャル層２を形成することができるとともに、炭化珪素基板１０の縦方向での導電性を十分高めることができる。ここで、ＳｉＣ単結晶基板１における不純物濃度の下限を上記のような値としたのは、以下のような理由による。すなわち、上記値（１×１０17ｃｍ-3）を下回る不純物濃度では、ＳｉＣ単結晶基板１における導電性を十分に確保することが難しくなるためである。
　また、ＳｉＣ単結晶基板１における不純物濃度の上限を上記のような値としたのは、以下のような理由による。すなわち、上記値（２×１０19ｃｍ-3）を超える不純物濃度では、ＳｉＣ単結晶基板１において積層欠陥が発生する。そして、当該積層欠陥が発生したＳｉＣ単結晶基板１の表面上では、高品質のエピタキシャル層２を形成することが難しくなるためである。
　また、下地領域１２における不純物濃度の下限を上記のような値としたのは、以下のような理由による。すなわち、上記値（２×１０19ｃｍ-3）以上であれば、下地領域１２における導電性を十分高くすることが可能である。
　また、下地領域１２における不純物濃度の上限を上記のような値としたのは、以下のような理由による。すなわち、上記値（５×１０22ｃｍ-3）を超える不純物濃度では、不純物のドープに起因する欠陥の密度が高くなりすぎて、下地領域１２での結晶性を十分維持できなくなるためである。
　この発明に従ったエピタキシャル層付き基板は、図１８～図２０に示すように、上記炭化珪素基板１０と、当該炭化珪素基板１０の主表面上に形成された炭化珪素からなるエピタキシャル層２とを備える。また、エピタキシャル層２の不純物濃度は、ＳｉＣ単結晶基板１における不純物濃度より低いことが好ましい。この場合、エピタキシャル層２として結晶性の高い（欠陥の少ない）炭化珪素を用いることで、当該エピタキシャル層２を利用して高品質な半導体装置を容易に製造できる。
　上記エピタキシャル層付き基板では、エピタキシャル層２における不純物濃度は１×１０14ｃｍ-3以上１×１０17ｃｍ-3以下であってもよい。このような数値範囲としたのは、以下のような理由による。すなわち、エピタキシャル層付き基板を用いて製造される半導体装置に関して、当該エピタキシャル層２に要求される耐電圧のレベル（たとえば１００Ｖ以上１０万Ｖ以下）から考えると、当該エピタキシャル層２における不純物濃度は上記の数値範囲とすることが好ましい。
　この発明に従った半導体装置は、上記炭化珪素基板１０を用いて構成されている。この場合、たとえば図９や図１３示した縦型の半導体装置を形成した場合には、炭化珪素基板１０の厚み方向における導電性を十分確保できることから、オン抵抗の低減された半導体装置を実現できる。
　上記半導体装置はたとえば図９や図１３に示したような、炭化珪素基板１０の厚み方向に電流が流れる縦型半導体装置であることが好ましい。すなわち、上記炭化珪素基板１０の裏面（上記主表面と反対側の表面）に裏面電極（図９のオーミック電極５５や図１３のドレイン電極６８）が形成され、上記主表面上に表面側電極（図９のショットキー電極５２や図１３のソース電極６７）が形成されていることが好ましい。この場合、表面側電極と裏面電極との間の電気抵抗（オン抵抗）を十分低減した半導体装置を実現できる。
　この発明に従った炭化珪素基板の製造方法では、図２に示すように、まず炭化珪素からなり、主面を有する単結晶部材（ＳｉＣ単結晶基板１）を準備する工程（図２の工程（Ｓ１０））を実施する。そして、ＳｉＣ単結晶基板１の主面と、当該主面と連なり主面と交差する方向に延びる端面とを覆うように、ＳｉＣ単結晶基板１より不純物濃度の高い炭化珪素からなるベース部材２０、２５を形成する工程（図２の工程（Ｓ２０））を実施する。次に、ＳｉＣ単結晶基板１の主面と反対側から、ＳｉＣ単結晶基板１とベース部材２０、２５とを部分的に除去することにより、少なくともＳｉＣ単結晶基板１の表面を平坦化する工程（図２の工程（Ｓ３０））を実施する。
　このようにすれば、本発明による炭化珪素基板１０を容易に製造することができる。また、ベース部材２０、２５としてＳｉＣ単結晶基板１より結晶性の低い（たとえば欠陥密度の高い）材料（炭化珪素）を用いることができるので、炭化珪素基板１０の全体を、上述したＳｉＣ単結晶基板１のような高品質な炭化珪素の単結晶により構成する場合より低コストで炭化珪素基板１０を製造することができる。また、複数のＳｉＣ単結晶基板１を用いれば、大面積の炭化珪素基板１０を実現できる。
　上記炭化珪素基板の製造方法において、単結晶部材を準備する工程（Ｓ１０）は、炭化珪素からなり、主面を有する別の単結晶部材（別のＳｉＣ単結晶基板１）を準備する工程を含んでいてもよい。ベース部材を形成する工程（Ｓ２０）では、図４に示すようにＳｉＣ単結晶基板１と別のＳｉＣ単結晶基板１とを並べた状態として、図５に示すように別のＳｉＣ単結晶基板１の主面と、当該主面と連なり主面と交差する方向に延びる端面とを覆うようにベース部材２０を形成してもよい。ＳｉＣ単結晶基板１の表面を平坦化する工程は、別のＳｉＣ単結晶基板１とベース部材２０、２５とを部分的に除去することにより、別のＳｉＣ単結晶基板１の表面を平坦化する工程を含んでいてもよい。この場合、複数のＳｉＣ単結晶基板１を用いて大面積の単結晶基板を容易に製造することができる。
　上記炭化珪素基板の製造方法において、ベース部材を形成する工程（Ｓ２０）では、ハイドライド気相成長法（ＨＶＰＥ法）および化学気相成長法（ＣＶＤ法）のうちのいずれかを用いてもよい。この場合、ベース部材２０における不純物濃度を高い精度で制御することができる。
　上記炭化珪素基板の製造方法において、ベース部材を形成する工程（Ｓ２０）では、昇華法を用いてもよい。この場合、ベース部材２０を相対的に低コストで形成することができるので、炭化珪素基板１０の製造コストを低減できる。
　上記炭化珪素基板の製造方法において、ベース部材を形成する工程（Ｓ２０）では、上述した実施の形態４で説明したように焼結法を用いてもよい。この場合、ベース部材２５を相対的に低コストで形成することができるので、炭化珪素基板１０の製造コストを低減できる。
　本発明によるエピタキシャル層付き基板の製造方法は、上記炭化珪素基板１０を準備する工程と、上記炭化珪素基板１０の主表面（ＳｉＣ単結晶基板１の平坦化された表面が露出する主表面）上に、炭化珪素からなるエピタキシャル層２を形成する工程とを備える。この場合、本発明によるエピタキシャル層付き基板を容易に製造することができる。
　本発明による半導体装置の製造方法は、本発明による上記炭化珪素基板１０を準備する工程と、炭化珪素基板１０の主表面上に、炭化珪素からなるエピタキシャル層２を形成する工程と、当該エピタキシャル層２上と、炭化珪素基板１０の上記エピタキシャル層２が形成された主表面と反対側の裏面上とに、電極を形成する工程とを備える。この場合、本発明に従った半導体装置（特に図９や図１３に示した縦型の半導体装置）を容易に製造することができる。また、炭化珪素基板１０の裏面側（ベース部材２０、２５側）は相対的に不純物濃度の高い下地領域１２を含むため、当該下地領域１２に接触するように電極を形成することで、容易にオーミック電極を形成することができる。
　今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
　本発明は、縦型デバイスを形成するために用いられる炭化珪素基板、エピタキシャル層付き基板、半導体装置および炭化珪素基板の製造方法に特に有利に適用される。
　１　ＳｉＣ単結晶基板、２，５１　エピタキシャル層、１０　炭化珪素基板、１１　境界領域、１２　下地領域、１３　端面、２０，２５　ベース部材、２１　ベース部材の表面、３０　熱処理装置、３１　チャンバ、３２　ベース円盤、３３　メインヒータ、３４　補助ヒータ、３５　炭素円盤、３６　筒状体、３７　ＳｉＣ体、３８　被覆膜、４１　ステージ、４２　砥石、５２　ショットキー電極、５３　保護膜、５４　パッド電極、５５　オーミック電極、５６　矢印、５７　導電体層、６１　耐圧保持層、６２　ｐ領域、６３　ｎ＋領域、６４　ゲート絶縁膜、６５　ゲート電極、６６　絶縁膜、６７　ソース電極、６８　ドレイン電極。

Claims (11)

  1. 　主表面を有する炭化珪素基板（１０）であって、
    　前記主表面の少なくとも一部に形成された単結晶部材（１）と、
    　前記単結晶部材（１）の周囲を囲むように配置されたベース部材（２０、２５）とを備え、
    　前記ベース部材（２０、２５）は、
    　前記主表面に沿った方向において前記単結晶部材（１）に隣接し、内部に結晶粒界を有する境界領域（１１）と、
    　前記主表面に対して垂直な方向において前記単結晶部材（１）に隣接し、前記単結晶部材（１）における不純物濃度より高い不純物濃度を有する下地領域（１２）とを含む、炭化珪素基板（１０）。
  2. 　前記境界領域（１１）における不純物濃度は、前記単結晶部材（１）における不純物濃度より高い、請求項１に記載の炭化珪素基板（１０）。
  3. 　前記主表面の少なくとも一部に形成された別の単結晶部材（１）をさらに備え、
    　前記単結晶部材（１）と前記別の単結晶部材（１）とは、前記境界領域（１１）を介して配置され、
    　前記下地領域（１２）は、前記主表面に対して垂直な方向において前記別の単結晶部材（１）に隣接する部分を含む、請求項１に記載の炭化珪素基板（１０）。
  4. 　前記単結晶部材（１）における不純物濃度は１×１０17ｃｍ-3以上２×１０19ｃｍ-3以下であり、
    　前記下地領域（１２）における不純物濃度は２×１０19ｃｍ-3以上５×１０22ｃｍ-3以下である、請求項１に記載の炭化珪素基板（１０）。
  5. 　請求項１に記載の炭化珪素基板（１０）と、
    　前記炭化珪素基板（１０）の前記主表面上に形成された炭化珪素からなるエピタキシャル層（２）とを備える、エピタキシャル層付き基板。
  6. 　請求項１に記載の炭化珪素基板（１０）を用いた、半導体装置。
  7. 　炭化珪素からなり、主面を有する単結晶部材（１）を準備する工程（Ｓ１０）と、
    　前記単結晶部材（１）の前記主面と、前記主面と連なり前記主面と交差する方向に延びる端面とを覆うように、前記単結晶部材（１）より不純物濃度の高い炭化珪素からなるベース部材（２０、２５）を形成する工程（Ｓ２０）と、
    　前記単結晶部材（１）の前記主面と反対側から、前記単結晶部材（１）と前記ベース部材（２０、２５）とを部分的に除去することにより、少なくとも前記単結晶部材（１）の表面を平坦化する工程（Ｓ３０）とを備える、炭化珪素基板の製造方法。
  8. 　前記単結晶部材（１）を準備する工程（Ｓ１０）は、炭化珪素からなり、主面を有する別の単結晶部材（１）を準備する工程を含み、
    　前記ベース部材（２０、２５）を形成する工程（Ｓ２０）では、前記単結晶部材（１）と前記別の単結晶部材（１）とを並べた状態として、前記別の単結晶部材（１）の前記主面と、前記主面と連なり前記主面と交差する方向に延びる端面とを覆うように前記ベース部材（２０、２５）を形成し、
    　前記単結晶部材（１）の表面を平坦化する工程（Ｓ３０）は、前記別の単結晶部材（１）と前記ベース部材（２０、２５）とを部分的に除去することにより、前記別の単結晶部材（１）の表面を平坦化する工程を含む、請求項７に記載の炭化珪素基板の製造方法。
  9. 　前記ベース部材（２０、２５）を形成する工程（Ｓ２０）では、ハイドライド気相成長法および化学気相成長法のうちのいずれかを用いる、請求項７に記載の炭化珪素基板の製造方法。
  10. 　前記ベース部材（２０、２５）を形成する工程（Ｓ２０）では、昇華法を用いる、請求項７に記載の炭化珪素基板の製造方法。
  11. 　前記ベース部材（２０、２５）を形成する工程（Ｓ２０）では、焼結法を用いる、請求項７に記載の炭化珪素基板の製造方法。
PCT/JP2011/053720 2010-06-09 2011-02-21 炭化珪素基板、エピタキシャル層付き基板、半導体装置および炭化珪素基板の製造方法 WO2011155234A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020117030353A KR20130031182A (ko) 2010-06-09 2011-02-21 탄화규소 기판, 에피택셜층을 갖는 기판, 반도체 장치 및 탄화규소 기판의 제조 방법
US13/322,089 US20120119225A1 (en) 2010-06-09 2011-02-21 Silicon carbide substrate, epitaxial layer provided substrate, semiconductor device, and method for manufacturing silicon carbide substrate
CN2011800027136A CN102473604A (zh) 2010-06-09 2011-02-21 碳化硅衬底、设置有外延层的衬底、半导体器件和用于制造碳化硅衬底的方法
CA2760162A CA2760162A1 (en) 2010-06-09 2011-02-21 Silicon carbide substrate, epitaxial layer provided substrate, semiconductor device, and method for manufacturing silicon carbide substrate

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010132253A JP2011258768A (ja) 2010-06-09 2010-06-09 炭化珪素基板、エピタキシャル層付き基板、半導体装置および炭化珪素基板の製造方法
JP2010-132253 2010-06-09

Publications (1)

Publication Number Publication Date
WO2011155234A1 true WO2011155234A1 (ja) 2011-12-15

Family

ID=45097849

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/053720 WO2011155234A1 (ja) 2010-06-09 2011-02-21 炭化珪素基板、エピタキシャル層付き基板、半導体装置および炭化珪素基板の製造方法

Country Status (7)

Country Link
US (1) US20120119225A1 (ja)
JP (1) JP2011258768A (ja)
KR (1) KR20130031182A (ja)
CN (1) CN102473604A (ja)
CA (1) CA2760162A1 (ja)
TW (1) TW201212103A (ja)
WO (1) WO2011155234A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11069779B2 (en) 2018-05-29 2021-07-20 Fuji Electric Co., Ltd. Silicon carbide semiconductor device and method for manufacturing the same
US11264240B2 (en) 2018-08-27 2022-03-01 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
US20220220637A1 (en) * 2019-05-17 2022-07-14 Sumitomo Electric Industries, Ltd. Silicon carbide substrate

Families Citing this family (91)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012089639A (ja) * 2010-10-19 2012-05-10 Sumitomo Electric Ind Ltd 単結晶炭化珪素基板を有する複合基板
US10283321B2 (en) 2011-01-18 2019-05-07 Applied Materials, Inc. Semiconductor processing system and methods using capacitively coupled plasma
US9064815B2 (en) 2011-03-14 2015-06-23 Applied Materials, Inc. Methods for etch of metal and metal-oxide films
KR20130049919A (ko) * 2011-11-07 2013-05-15 현대자동차주식회사 실리콘카바이드 쇼트키 배리어 다이오드 소자 및 이의 제조 방법
JP2014011285A (ja) * 2012-06-29 2014-01-20 Mitsubishi Electric Corp 半導体装置
US9267739B2 (en) 2012-07-18 2016-02-23 Applied Materials, Inc. Pedestal with multi-zone temperature control and multiple purge capabilities
US9373517B2 (en) 2012-08-02 2016-06-21 Applied Materials, Inc. Semiconductor processing with DC assisted RF power for improved control
US9132436B2 (en) 2012-09-21 2015-09-15 Applied Materials, Inc. Chemical control features in wafer process equipment
US10256079B2 (en) 2013-02-08 2019-04-09 Applied Materials, Inc. Semiconductor processing systems having multiple plasma configurations
US9362130B2 (en) 2013-03-01 2016-06-07 Applied Materials, Inc. Enhanced etching processes using remote plasma sources
JP6386706B2 (ja) * 2013-09-06 2018-09-05 住友電気工業株式会社 炭化珪素エピタキシャル基板、炭化珪素エピタキシャル基板の製造方法、炭化珪素半導体装置の製造方法、炭化珪素成長装置および炭化珪素成長装置用部材
US9966240B2 (en) 2014-10-14 2018-05-08 Applied Materials, Inc. Systems and methods for internal surface conditioning assessment in plasma processing equipment
US9355922B2 (en) 2014-10-14 2016-05-31 Applied Materials, Inc. Systems and methods for internal surface conditioning in plasma processing equipment
US11637002B2 (en) * 2014-11-26 2023-04-25 Applied Materials, Inc. Methods and systems to enhance process uniformity
US10224210B2 (en) 2014-12-09 2019-03-05 Applied Materials, Inc. Plasma processing system with direct outlet toroidal plasma source
US10573496B2 (en) 2014-12-09 2020-02-25 Applied Materials, Inc. Direct outlet toroidal plasma source
US11257693B2 (en) 2015-01-09 2022-02-22 Applied Materials, Inc. Methods and systems to improve pedestal temperature control
US9728437B2 (en) 2015-02-03 2017-08-08 Applied Materials, Inc. High temperature chuck for plasma processing systems
US20160225652A1 (en) 2015-02-03 2016-08-04 Applied Materials, Inc. Low temperature chuck for plasma processing systems
US9881805B2 (en) 2015-03-02 2018-01-30 Applied Materials, Inc. Silicon selective removal
US9691645B2 (en) 2015-08-06 2017-06-27 Applied Materials, Inc. Bolted wafer chuck thermal management systems and methods for wafer processing systems
US9741593B2 (en) 2015-08-06 2017-08-22 Applied Materials, Inc. Thermal management systems and methods for wafer processing systems
US9349605B1 (en) 2015-08-07 2016-05-24 Applied Materials, Inc. Oxide etch selectivity systems and methods
US10504700B2 (en) 2015-08-27 2019-12-10 Applied Materials, Inc. Plasma etching systems and methods with secondary plasma injection
US10522371B2 (en) 2016-05-19 2019-12-31 Applied Materials, Inc. Systems and methods for improved semiconductor etching and component protection
US10504754B2 (en) 2016-05-19 2019-12-10 Applied Materials, Inc. Systems and methods for improved semiconductor etching and component protection
US9865484B1 (en) 2016-06-29 2018-01-09 Applied Materials, Inc. Selective etch using material modification and RF pulsing
US10629473B2 (en) 2016-09-09 2020-04-21 Applied Materials, Inc. Footing removal for nitride spacer
US10062575B2 (en) 2016-09-09 2018-08-28 Applied Materials, Inc. Poly directional etch by oxidation
US10546729B2 (en) 2016-10-04 2020-01-28 Applied Materials, Inc. Dual-channel showerhead with improved profile
US9934942B1 (en) 2016-10-04 2018-04-03 Applied Materials, Inc. Chamber with flow-through source
US10062585B2 (en) 2016-10-04 2018-08-28 Applied Materials, Inc. Oxygen compatible plasma source
US10062579B2 (en) 2016-10-07 2018-08-28 Applied Materials, Inc. Selective SiN lateral recess
US9947549B1 (en) 2016-10-10 2018-04-17 Applied Materials, Inc. Cobalt-containing material removal
US9768034B1 (en) 2016-11-11 2017-09-19 Applied Materials, Inc. Removal methods for high aspect ratio structures
US10163696B2 (en) 2016-11-11 2018-12-25 Applied Materials, Inc. Selective cobalt removal for bottom up gapfill
US10026621B2 (en) 2016-11-14 2018-07-17 Applied Materials, Inc. SiN spacer profile patterning
US10242908B2 (en) 2016-11-14 2019-03-26 Applied Materials, Inc. Airgap formation with damage-free copper
US10566206B2 (en) 2016-12-27 2020-02-18 Applied Materials, Inc. Systems and methods for anisotropic material breakthrough
US10403507B2 (en) 2017-02-03 2019-09-03 Applied Materials, Inc. Shaped etch profile with oxidation
US10431429B2 (en) 2017-02-03 2019-10-01 Applied Materials, Inc. Systems and methods for radial and azimuthal control of plasma uniformity
US10043684B1 (en) 2017-02-06 2018-08-07 Applied Materials, Inc. Self-limiting atomic thermal etching systems and methods
US10319739B2 (en) 2017-02-08 2019-06-11 Applied Materials, Inc. Accommodating imperfectly aligned memory holes
US10943834B2 (en) 2017-03-13 2021-03-09 Applied Materials, Inc. Replacement contact process
WO2018180013A1 (ja) * 2017-03-28 2018-10-04 三菱電機株式会社 炭化珪素基板、炭化珪素基板の製造方法、および炭化珪素半導体装置の製造方法
JP6850659B2 (ja) * 2017-03-31 2021-03-31 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US10319649B2 (en) 2017-04-11 2019-06-11 Applied Materials, Inc. Optical emission spectroscopy (OES) for remote plasma monitoring
US11276559B2 (en) 2017-05-17 2022-03-15 Applied Materials, Inc. Semiconductor processing chamber for multiple precursor flow
US11276590B2 (en) 2017-05-17 2022-03-15 Applied Materials, Inc. Multi-zone semiconductor substrate supports
US10049891B1 (en) 2017-05-31 2018-08-14 Applied Materials, Inc. Selective in situ cobalt residue removal
US10497579B2 (en) 2017-05-31 2019-12-03 Applied Materials, Inc. Water-free etching methods
US10920320B2 (en) 2017-06-16 2021-02-16 Applied Materials, Inc. Plasma health determination in semiconductor substrate processing reactors
US10541246B2 (en) 2017-06-26 2020-01-21 Applied Materials, Inc. 3D flash memory cells which discourage cross-cell electrical tunneling
US10727080B2 (en) 2017-07-07 2020-07-28 Applied Materials, Inc. Tantalum-containing material removal
US10541184B2 (en) 2017-07-11 2020-01-21 Applied Materials, Inc. Optical emission spectroscopic techniques for monitoring etching
US10354889B2 (en) 2017-07-17 2019-07-16 Applied Materials, Inc. Non-halogen etching of silicon-containing materials
US10170336B1 (en) 2017-08-04 2019-01-01 Applied Materials, Inc. Methods for anisotropic control of selective silicon removal
US10043674B1 (en) 2017-08-04 2018-08-07 Applied Materials, Inc. Germanium etching systems and methods
US10297458B2 (en) 2017-08-07 2019-05-21 Applied Materials, Inc. Process window widening using coated parts in plasma etch processes
US10283324B1 (en) 2017-10-24 2019-05-07 Applied Materials, Inc. Oxygen treatment for nitride etching
US10128086B1 (en) 2017-10-24 2018-11-13 Applied Materials, Inc. Silicon pretreatment for nitride removal
US10256112B1 (en) 2017-12-08 2019-04-09 Applied Materials, Inc. Selective tungsten removal
US10903054B2 (en) 2017-12-19 2021-01-26 Applied Materials, Inc. Multi-zone gas distribution systems and methods
US11328909B2 (en) 2017-12-22 2022-05-10 Applied Materials, Inc. Chamber conditioning and removal processes
US10854426B2 (en) 2018-01-08 2020-12-01 Applied Materials, Inc. Metal recess for semiconductor structures
US10679870B2 (en) 2018-02-15 2020-06-09 Applied Materials, Inc. Semiconductor processing chamber multistage mixing apparatus
US10964512B2 (en) 2018-02-15 2021-03-30 Applied Materials, Inc. Semiconductor processing chamber multistage mixing apparatus and methods
TWI766433B (zh) 2018-02-28 2022-06-01 美商應用材料股份有限公司 形成氣隙的系統及方法
US10593560B2 (en) 2018-03-01 2020-03-17 Applied Materials, Inc. Magnetic induction plasma source for semiconductor processes and equipment
US10319600B1 (en) 2018-03-12 2019-06-11 Applied Materials, Inc. Thermal silicon etch
US10497573B2 (en) 2018-03-13 2019-12-03 Applied Materials, Inc. Selective atomic layer etching of semiconductor materials
US10573527B2 (en) 2018-04-06 2020-02-25 Applied Materials, Inc. Gas-phase selective etching systems and methods
US10490406B2 (en) 2018-04-10 2019-11-26 Appled Materials, Inc. Systems and methods for material breakthrough
US10699879B2 (en) 2018-04-17 2020-06-30 Applied Materials, Inc. Two piece electrode assembly with gap for plasma control
US10886137B2 (en) 2018-04-30 2021-01-05 Applied Materials, Inc. Selective nitride removal
US10872778B2 (en) 2018-07-06 2020-12-22 Applied Materials, Inc. Systems and methods utilizing solid-phase etchants
US10755941B2 (en) 2018-07-06 2020-08-25 Applied Materials, Inc. Self-limiting selective etching systems and methods
US10672642B2 (en) 2018-07-24 2020-06-02 Applied Materials, Inc. Systems and methods for pedestal configuration
US10892198B2 (en) 2018-09-14 2021-01-12 Applied Materials, Inc. Systems and methods for improved performance in semiconductor processing
US11049755B2 (en) 2018-09-14 2021-06-29 Applied Materials, Inc. Semiconductor substrate supports with embedded RF shield
US11062887B2 (en) 2018-09-17 2021-07-13 Applied Materials, Inc. High temperature RF heater pedestals
US11417534B2 (en) 2018-09-21 2022-08-16 Applied Materials, Inc. Selective material removal
US11682560B2 (en) 2018-10-11 2023-06-20 Applied Materials, Inc. Systems and methods for hafnium-containing film removal
US11121002B2 (en) 2018-10-24 2021-09-14 Applied Materials, Inc. Systems and methods for etching metals and metal derivatives
US11437242B2 (en) 2018-11-27 2022-09-06 Applied Materials, Inc. Selective removal of silicon-containing materials
US11721527B2 (en) 2019-01-07 2023-08-08 Applied Materials, Inc. Processing chamber mixing systems
WO2020144900A1 (ja) * 2019-01-08 2020-07-16 住友電気工業株式会社 炭化珪素再生基板および炭化珪素半導体装置の製造方法
US10920319B2 (en) 2019-01-11 2021-02-16 Applied Materials, Inc. Ceramic showerheads with conductive electrodes
JP7259795B2 (ja) * 2020-03-31 2023-04-18 株式会社デンソー 炭化珪素ウェハの製造方法、半導体基板の製造方法および炭化珪素半導体装置の製造方法
CN114799394A (zh) * 2021-12-01 2022-07-29 贵州理工学院 一种泡沫钛原位生成Ti7Al5Si12增强钎缝的方法
JP2024121436A (ja) * 2023-02-27 2024-09-06 住友金属鉱山株式会社 ＳｉＣ半導体装置用基板、ＳｉＣ接合基板、ＳｉＣ多結晶基板およびＳｉＣ多結晶基板の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63277596A (ja) * 1987-05-07 1988-11-15 Sharp Corp 炭化珪素単結晶の成長方法
JPH1081599A (ja) * 1996-09-04 1998-03-31 Matsushita Electric Ind Co Ltd 炭化珪素の成長法
JP2002128596A (ja) * 2000-10-16 2002-05-09 Nippon Pillar Packing Co Ltd 単結晶ＳｉＣ及びその製造方法
WO2008056698A1 (fr) * 2006-11-10 2008-05-15 Sumitomo Electric Industries, Ltd. Dispositif semi-conducteur de carbure de silicium et procédé de fabrication de celui-ci
JP2009200335A (ja) * 2008-02-22 2009-09-03 Sumitomo Electric Ind Ltd 基板、エピタキシャル層付基板および半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2858434B2 (ja) * 1989-03-31 1999-02-17 キヤノン株式会社 結晶の形成方法および結晶物品
US5709745A (en) * 1993-01-25 1998-01-20 Ohio Aerospace Institute Compound semi-conductors and controlled doping thereof
JP4192966B2 (ja) * 2006-06-08 2008-12-10 住友電気工業株式会社 窒化ガリウムの結晶成長方法
JP4856350B2 (ja) * 2002-12-16 2012-01-18 Ｈｏｙａ株式会社 ダイオード
CN101680112A (zh) * 2007-01-16 2010-03-24 Ii-Vi有限公司 借助多层生长导向器的直径导向式SiC升华生长

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63277596A (ja) * 1987-05-07 1988-11-15 Sharp Corp 炭化珪素単結晶の成長方法
JPH1081599A (ja) * 1996-09-04 1998-03-31 Matsushita Electric Ind Co Ltd 炭化珪素の成長法
JP2002128596A (ja) * 2000-10-16 2002-05-09 Nippon Pillar Packing Co Ltd 単結晶ＳｉＣ及びその製造方法
WO2008056698A1 (fr) * 2006-11-10 2008-05-15 Sumitomo Electric Industries, Ltd. Dispositif semi-conducteur de carbure de silicium et procédé de fabrication de celui-ci
JP2009200335A (ja) * 2008-02-22 2009-09-03 Sumitomo Electric Ind Ltd 基板、エピタキシャル層付基板および半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11069779B2 (en) 2018-05-29 2021-07-20 Fuji Electric Co., Ltd. Silicon carbide semiconductor device and method for manufacturing the same
US11264240B2 (en) 2018-08-27 2022-03-01 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
US20220220637A1 (en) * 2019-05-17 2022-07-14 Sumitomo Electric Industries, Ltd. Silicon carbide substrate
US12104278B2 (en) * 2019-05-17 2024-10-01 Sumitomo Electric Industries, Ltd. Silicon carbide substrate

Also Published As

Publication number Publication date
US20120119225A1 (en) 2012-05-17
TW201212103A (en) 2012-03-16
KR20130031182A (ko) 2013-03-28
JP2011258768A (ja) 2011-12-22
CA2760162A1 (en) 2011-12-09
CN102473604A (zh) 2012-05-23

Similar Documents

Publication Publication Date Title
WO2011155234A1 (ja) 炭化珪素基板、エピタキシャル層付き基板、半導体装置および炭化珪素基板の製造方法
KR20120023710A (ko) 반도체 장치
WO2010119792A1 (ja) 基板、薄膜付き基板、半導体装置、および半導体装置の製造方法
WO2011046021A1 (ja) 炭化珪素基板の製造方法および炭化珪素基板
JP6218773B2 (ja) 半導体装置およびその製造方法
WO2011052321A1 (ja) 炭化珪素基板の製造方法および炭化珪素基板
WO2011052320A1 (ja) 炭化珪素基板の製造方法および炭化珪素基板
KR20120038461A (ko) 탄화규소 기판의 제조 방법, 반도체 장치의 제조 방법, 탄화규소 기판 및 반도체 장치
KR20120124352A (ko) 탄화규소 기판의 제조 방법
KR20120023016A (ko) 반도체 장치
KR20110120335A (ko) 탄화규소 기판의 제조 방법
US20110284873A1 (en) Silicon carbide substrate
WO2011077797A1 (ja) 炭化珪素基板
KR20120038508A (ko) 탄화 규소 기판의 제조 방법, 반도체 장치의 제조 방법, 탄화 규소 기판, 및 반도체 장치
WO2012132594A1 (ja) 炭化珪素基板
JP2011243771A (ja) 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置
US20110198027A1 (en) Method for manufacturing silicon carbide substrate
JP2011243640A (ja) 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置
JP2011071195A (ja) 半導体基板の製造方法
JP2011108727A (ja) 半導体基板の製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201180002713.6

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 13322089

Country of ref document: US

Ref document number: 2760162

Country of ref document: CA

WWE Wipo information: entry into national phase

Ref document number: 2011782357

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 20117030353

Country of ref document: KR

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11782357

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE