[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

WO2011074213A1 - プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法 - Google Patents

プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法 Download PDF

Info

Publication number
WO2011074213A1
WO2011074213A1 PCT/JP2010/007159 JP2010007159W WO2011074213A1 WO 2011074213 A1 WO2011074213 A1 WO 2011074213A1 JP 2010007159 W JP2010007159 W JP 2010007159W WO 2011074213 A1 WO2011074213 A1 WO 2011074213A1
Authority
WO
WIPO (PCT)
Prior art keywords
determination
result
output
value
load value
Prior art date
Application number
PCT/JP2010/007159
Other languages
English (en)
French (fr)
Inventor
一樹 澤
朋之 齊藤
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Priority to CN201080056840XA priority Critical patent/CN102714007A/zh
Priority to US13/514,194 priority patent/US20120242631A1/en
Priority to JP2011545943A priority patent/JP5234192B2/ja
Priority to KR1020127011152A priority patent/KR20120060241A/ko
Publication of WO2011074213A1 publication Critical patent/WO2011074213A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0219—Reducing feedthrough effects in active matrix panels, i.e. voltage changes on the scan electrode influencing the pixel voltage due to capacitive coupling
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0266—Reduction of sub-frame artefacts

Definitions

  • One of the subfield methods is the following drive method.
  • an all-cell initializing operation for generating an initializing discharge in all discharge cells is performed in an initializing period of one subfield among a plurality of subfields, and in an initializing period of another subfield.
  • black luminance the luminance of the black display area where no sustain discharge is generated
  • the correction gain of each discharge cell is calculated, the gradation value assigned to each discharge cell is compared between adjacent pixels to determine the correlation, and the image display surface of the panel is divided into a plurality of regions, The sum of the load values is calculated in each of the areas, the load value fluctuation is determined by comparing the sum of the load values between two adjacent areas, the correlation determination result and the load value fluctuation determination result are Based on the result, it is determined whether or not a loading phenomenon has occurred in the display image, an adjustment coefficient is generated based on the result of the determination, an adjustment coefficient is multiplied by the correction gain, an adjusted correction gain is generated, and an adjusted correction gain is input. The image signal is multiplied and the multiplication result is subtracted from the input image signal to correct the input image signal.
  • FIG. 1 is an exploded perspective view showing a structure of a panel according to an embodiment of the present invention.
  • FIG. 2 is an electrode array diagram of the panel according to the embodiment of the present invention.
  • FIG. 3 is a drive voltage waveform diagram applied to each electrode of the panel according to the embodiment of the present invention.
  • FIG. 4 is a circuit block diagram of the plasma display device in one embodiment of the present invention.
  • FIG. 5A is a schematic diagram for explaining a difference in light emission luminance caused by a change in driving load.
  • FIG. 5B is a schematic diagram for explaining a difference in light emission luminance caused by a change in driving load.
  • FIG. 6A is a diagram for schematically explaining the loading phenomenon.
  • FIG. 6B is a diagram for schematically explaining the loading phenomenon.
  • FIG. 6A is a diagram for schematically explaining the loading phenomenon.
  • FIG. 1 is an exploded perspective view showing the structure of panel 10 according to an embodiment of the present invention.
  • a plurality of display electrode pairs 24 each including a scanning electrode 22 and a sustaining electrode 23 are formed on a glass front substrate 21.
  • a dielectric layer 25 is formed so as to cover the scan electrode 22 and the sustain electrode 23, and a protective layer 26 is formed on the dielectric layer 25.
  • the protective layer 26 is made of a material mainly composed of magnesium oxide (MgO).
  • a plurality of data electrodes 32 are formed on the rear substrate 31, a dielectric layer 33 is formed so as to cover the data electrodes 32, and a grid-like partition wall 34 is formed thereon.
  • a phosphor layer 35 that emits light of each color of red (R), green (G), and blue (B) is provided on the side surface of the partition wall 34 and on the dielectric layer 33.
  • the front substrate 21 and the rear substrate 31 are arranged to face each other so that the display electrode pair 24 and the data electrode 32 intersect with each other with a minute discharge space interposed therebetween.
  • the outer peripheral part is sealed with sealing materials, such as glass frit.
  • a mixed gas of neon and xenon is sealed in the discharge space inside as a discharge gas.
  • a discharge gas having a xenon partial pressure of about 10% is used to improve luminous efficiency.
  • the discharge space is partitioned into a plurality of sections by partition walls 34, and discharge cells are formed at the intersections between the display electrode pairs 24 and the data electrodes 32.
  • a color image is displayed on the panel 10 by discharging and emitting (lighting) these discharge cells.
  • R red
  • G green
  • B blue discharge cells
  • the structure of the panel 10 is not limited to the above-described structure, and may be, for example, provided with a stripe-shaped partition wall.
  • the mixing ratio of the discharge gas is not limited to the above-described numerical values, and may be other mixing ratios.
  • m ⁇ n discharge cells are formed in the discharge space, and a region where m ⁇ n discharge cells are formed becomes an image display surface of the panel 10.
  • an initializing operation is performed in all the cells to generate an initializing discharge in the initializing period of one subfield, and an immediately preceding period is set in the initializing period of the other subfield.
  • a selective initializing operation for selectively generating an initializing discharge is performed on a discharge cell that has generated a sustaining discharge in the sustain period of the subfield.
  • the all-cell initialization operation is performed in the initialization period of the first SF and the selective initialization operation is performed in the initialization period of the second SF to the eighth SF.
  • the light emission not related to the image display is only the light emission due to the discharge of the all-cell initializing operation in the first SF. Therefore, the black luminance, which is the luminance of the black display region where no sustain discharge occurs, is only weak light emission in the all-cell initialization operation, and an image with high contrast can be displayed on the panel 10.
  • the number of sustain pulses obtained by multiplying the luminance weight of each subfield by a predetermined proportional constant is applied to each display electrode pair 24.
  • This proportionality constant is the luminance magnification.
  • the number of subfields constituting one field and the luminance weight of each subfield are not limited to the above values.
  • the structure which switches a subfield structure based on an image signal etc. may be sufficient.
  • FIG. 3 shows driving voltage waveforms of two subfields.
  • the two subfields are a first subfield (first SF) that is an all-cell initializing subfield and a second subfield (second SF) that is a selective initializing subfield.
  • the drive voltage waveform in the other subfields is substantially the same as the drive voltage waveform of the second SF except that the number of sustain pulses generated in the sustain period is different.
  • scan electrode SCi, sustain electrode SUi, and data electrode Dk in the following represent electrodes selected from the electrodes based on image data (data indicating lighting / non-lighting for each subfield).
  • 0 (V) is applied to each of the data electrode D1 to the data electrode Dm and the sustain electrode SU1 to the sustain electrode SUn.
  • Voltage Vi1 is applied to scan electrode SC1 through scan electrode SCn.
  • Voltage Vi1 is set to a voltage lower than the discharge start voltage with respect to sustain electrode SU1 through sustain electrode SUn.
  • a ramp waveform voltage that gently rises from voltage Vi1 to voltage Vi2 is applied to scan electrode SC1 through scan electrode SCn.
  • this ramp waveform voltage is referred to as “up-ramp voltage L1”.
  • Voltage Vi2 is set to a voltage exceeding the discharge start voltage with respect to sustain electrode SU1 through sustain electrode SUn.
  • An example of the gradient of the up-ramp voltage L1 is a numerical value of about 1.3 V / ⁇ sec.
  • a write pulse of a positive voltage Vd is applied to m).
  • the voltage difference at the intersection between the data electrode Dk and the scan electrode SC1 is the difference between the wall voltage on the data electrode Dk and the wall voltage on the scan electrode SC1 due to the difference between the externally applied voltages (voltage Vd ⁇ voltage Va). It will be added.
  • the voltage difference between data electrode Dk and scan electrode SC1 exceeds the discharge start voltage, and a discharge is generated between data electrode Dk and scan electrode SC1.
  • the voltage difference between sustain electrode SU1 and scan electrode SC1 is the difference between the externally applied voltages (voltage Ve2 ⁇ voltage Va) and sustain electrode SU1.
  • the difference between the upper wall voltage and the wall voltage on the scan electrode SC1 is added.
  • the sustain electrode SU1 and the scan electrode SC1 are not easily discharged but are likely to be discharged. Can do.
  • a discharge generated between the data electrode Dk and the scan electrode SC1 can be triggered to generate a discharge between the sustain electrode SU1 and the scan electrode SC1 in the region intersecting the data electrode Dk.
  • an address discharge is generated in the discharge cell to emit light, a positive wall voltage is accumulated on scan electrode SC1, a negative wall voltage is accumulated on sustain electrode SU1, and a negative wall voltage is also accumulated on data electrode Dk. Is accumulated.
  • an address operation is performed in which an address discharge is generated in the discharge cells that should emit light in the first row and a wall voltage is accumulated on each electrode.
  • the voltage at the intersection between the data electrode 32 and the scan electrode SC1 to which the address pulse is not applied does not exceed the discharge start voltage, so the address discharge does not occur.
  • the address operation described above is performed until the discharge cell in the n-th row, and the address period ends.
  • sustain pulses of the number obtained by multiplying the luminance weight by a predetermined luminance magnification are alternately applied to the display electrode pair 24 to generate a sustain discharge in the discharge cell that has generated the address discharge, and the discharge cell emits light.
  • a sustain pulse of positive voltage Vs is applied to scan electrode SC1 through scan electrode SCn, and a ground potential serving as a base potential, that is, 0 (V) is applied to sustain electrode SU1 through sustain electrode SUn.
  • the voltage difference between scan electrode SCi and sustain electrode SUi is the difference between the wall voltage on scan electrode SCi and the wall voltage on sustain electrode SUi added to sustain pulse voltage Vs. It will be a thing.
  • the voltage difference between scan electrode SCi and sustain electrode SUi exceeds the discharge start voltage, and a sustain discharge occurs between scan electrode SCi and sustain electrode SUi. Then, the phosphor layer 35 emits light by the ultraviolet rays generated by this discharge. Further, due to this discharge, a negative wall voltage is accumulated on scan electrode SCi, and a positive wall voltage is accumulated on sustain electrode SUi. Furthermore, a positive wall voltage is also accumulated on the data electrode Dk. In the discharge cells in which no address discharge has occurred in the address period, no sustain discharge occurs, and the wall voltage at the end of the initialization period is maintained.
  • 0 (V) as a base potential is applied to scan electrode SC1 through scan electrode SCn, and a sustain pulse is applied to sustain electrode SU1 through sustain electrode SUn.
  • the voltage difference between the sustain electrode SUi and the scan electrode SCi exceeds the discharge start voltage.
  • a sustain discharge is generated again between sustain electrode SUi and scan electrode SCi, a negative wall voltage is accumulated on sustain electrode SUi, and a positive wall voltage is accumulated on scan electrode SCi.
  • the number of sustain pulses obtained by multiplying the luminance weight by the luminance magnification is alternately applied to scan electrode SC1 through scan electrode SCn and sustain electrode SU1 through sustain electrode SUn. By doing so, sustain discharge is continuously generated in the discharge cells that have generated address discharge in the address period.
  • the erasing ramp voltage L3 is set to a steeper slope than the rising ramp voltage L1.
  • a numerical value of about 10 V / ⁇ sec can be cited.
  • the charged particles generated by the weak discharge are accumulated on the sustain electrode SUi and the scan electrode SCi so as to alleviate the voltage difference between the sustain electrode SUi and the scan electrode SCi. Therefore, in the discharge cell in which the sustain discharge has occurred, part or all of the wall voltage on scan electrode SCi and sustain electrode SUi is erased while leaving the positive wall charge on data electrode Dk. That is, the discharge generated by the erasing ramp voltage L3 functions as an “erasing discharge” for erasing unnecessary wall charges accumulated in the discharge cell in which the sustain discharge has occurred.
  • a drive voltage waveform in which the first half of the initialization period in the first SF is omitted is applied to each electrode.
  • Voltage Ve1 is applied to sustain electrode SU1 through sustain electrode SUn, and 0 (V) is applied to data electrode D1 through data electrode Dm.
  • Scan electrode SC1 through scan electrode SCn are applied with down-ramp voltage L4 that gently falls from voltage Vi3 ′ (eg, 0 (V)) that is less than the discharge start voltage toward negative voltage Vi4 that exceeds the discharge start voltage. .
  • voltage Vi3 ′ eg, 0 (V)
  • a numerical value of about ⁇ 2.5 V / ⁇ sec can be given.
  • a drive voltage waveform similar to that in the first SF address period and sustain period is applied to each electrode.
  • the same drive voltage waveform as that of the second SF is applied to each electrode except for the number of sustain pulses.
  • FIG. 4 is a circuit block diagram of plasma display device 1 according to one embodiment of the present invention.
  • the plasma display apparatus 1 includes a panel 10, an image signal processing circuit 41, a data electrode drive circuit 42, a scan electrode drive circuit 43, a sustain electrode drive circuit 44, a timing generation circuit 45, and a power supply circuit that supplies necessary power to each circuit block. (Not shown).
  • each gradation value of R, G, and B is assigned to each discharge cell based on the R signal, the G signal, and the B signal.
  • the input image signal sig includes a luminance signal (Y signal) and a saturation signal (C signal, RY signal and BY signal, or u signal and v signal)
  • the luminance signal and Based on the saturation signal, R signal, G signal, and B signal are calculated, and then R, G, and B gradation values (gradation values expressed in one field) are assigned to each discharge cell.
  • the R, G, and B gradation values assigned to each discharge cell are converted into image data indicating light emission / non-light emission for each subfield.
  • the image signal processing circuit 41 performs correction called “loading correction” on the image signal.
  • the image signal processing circuit 41 assigns R, G, and B image data to each discharge cell based on the image signal after the correction.
  • the timing generation circuit 45 generates various timing signals for controlling the operation of each circuit block based on the horizontal synchronization signal H and the vertical synchronization signal V. Then, the generated timing signal is supplied to each circuit block (image signal processing circuit 41, data electrode drive circuit 42, scan electrode drive circuit 43, sustain electrode drive circuit 44, etc.).
  • Scan electrode drive circuit 43 has an initialization waveform generation circuit, a sustain pulse generation circuit, and a scan pulse generation circuit (not shown).
  • the initialization waveform generating circuit generates an initialization waveform to be applied to scan electrode SC1 through scan electrode SCn during the initialization period.
  • the sustain pulse generating circuit generates a sustain pulse to be applied to scan electrode SC1 through scan electrode SCn during the sustain period.
  • the scan pulse generating circuit includes a plurality of scan electrode driving ICs (scan ICs), and generates scan pulses to be applied to scan electrode SC1 through scan electrode SCn in the address period.
  • Scan electrode driving circuit 43 drives scan electrode SC1 through scan electrode SCn based on the timing signal supplied from timing generation circuit 45, respectively.
  • the data electrode drive circuit 42 converts the data for each subfield constituting the image data into signals corresponding to the data electrodes D1 to Dm. Then, based on the signal and the timing signal supplied from the timing generation circuit 45, the data electrodes D1 to Dm are driven.
  • Sustain electrode drive circuit 44 includes a sustain pulse generation circuit and a circuit for generating voltage Ve1 and voltage Ve2 (not shown). Based on the timing signal supplied from timing generation circuit 45, sustain electrode SU1 to sustain electrode SUn are provided. To drive.
  • FIG. 5A and 5B are schematic diagrams for explaining a difference in light emission luminance caused by a change in driving load.
  • FIG. 5A shows an ideal display image when an image generally called a “window pattern” is displayed on the panel 10.
  • the region B and the region D shown in the drawing are regions having the same signal level (for example, 20%), and the region C is a region having a lower signal level (for example, 5%) than the region B and the region D.
  • the “signal level” used in this embodiment may be a gradation value of a luminance signal, or may be a gradation value of an R signal, a gradation value of a B signal, or a gradation value of a G signal. There may be.
  • FIG. 5B is a diagram schematically showing a display image when the “window pattern” shown in FIG. 5A is displayed on the panel 10, and a diagram showing a signal level 201 and a light emission luminance 202.
  • the display electrode pairs 24 are arranged so as to extend in the row direction (direction parallel to the long side of the panel 10 and in the horizontal direction in the drawing) as in the panel 10 shown in FIG. Shall.
  • 5B shows the signal level of the image signal in the line A1-A1 shown in the panel 10 of FIG. 5B.
  • the horizontal axis represents the magnitude of the signal level of the image signal
  • the vertical axis Represents the display position of the panel 10 along the line A1-A1.
  • 5B indicates the emission luminance of the display image along the line A1-A1 of the panel 10.
  • the horizontal axis indicates the emission luminance of the display image
  • the vertical axis indicates the panel 10.
  • the display position on the A1-A1 line is shown.
  • the region B and the region D have the same signal level as shown in the light emission luminance 202. There may be a difference in emission luminance between the region B and the region D. This is considered to be due to the following reasons.
  • the display electrode pairs 24 are arranged extending in the row direction (direction parallel to the long side of the panel 10, in the horizontal direction in the drawing). Therefore, as shown in the panel 10 of FIG. 5B, when the “window pattern” is displayed on the panel 10, a display electrode pair 24 that passes through only the region B and a display electrode pair 24 that passes through the region C and the region D are generated.
  • the display electrode pair 24 passing through the region C and the region D is smaller in driving load than the display electrode pair 24 passing through the region B. This is because the region C has a lower signal level and lower emission luminance than the region B, so that the discharge current flowing through the display electrode pair 24 passing through the region C and the region D is the display electrode pair 24 passing through the region B. This is because it is less than the discharge current flowing through the.
  • the voltage drop of the drive voltage is smaller in the display electrode pair 24 passing through the region C and the region D than in the display electrode pair 24 passing through the region B. Therefore, for example, regarding the sustain pulse, the voltage drop in the display electrode pair 24 passing through the region C and the region D is smaller than that in the display electrode pair 24 passing through the region B.
  • the sustain discharge in the discharge cells included in the region D has a higher discharge intensity than the sustain discharge in the discharge cells included in the region B, and the region D is more in spite of the same signal level. It is considered that the emission luminance is higher than that in the region B.
  • a phenomenon is referred to as a “loading phenomenon”. That is, the loading phenomenon is a phenomenon in which the light emission luminance of the discharge cells is different for each row due to the difference in the driving load of the display electrode pair 24 that occurs for each row.
  • FIG. 6A, 6B, 6C, and 6D are diagrams for schematically explaining the loading phenomenon.
  • the “window pattern” the area of the region C having a low signal level is gradually changed and displayed on the panel 10.
  • FIG. It is the figure which showed schematically the display image when it did.
  • the region D1 in FIG. 6A, the region D2 in FIG. 6B, the region D3 in FIG. 6C, and the region D4 in FIG. 6D each have the same signal level (for example, 20%) as the region B.
  • the region C2 in 6B, the region C3 in FIG. 6C, and the region C4 in FIG. 6D have the same signal level (for example, 5%).
  • the display electrode pair 24 that passes through the region C and the region D as the area of the region C1, the region C2, the region C3, the region C4, and the region C increases.
  • the driving load is reduced.
  • the discharge intensity of the discharge cells included in the region D gradually increases, and the light emission luminance in the region D gradually increases to the region D1, the region D2, the region D3, and the region D4.
  • the increase in light emission luminance due to the loading phenomenon changes as the drive load varies.
  • the purpose of this embodiment is to reduce this loading phenomenon and to improve the image display quality in the plasma display device 1. Note that processing performed to reduce the loading phenomenon is hereinafter referred to as “loading correction”.
  • FIG. 7 is a diagram for explaining an outline of the loading correction in the embodiment of the present invention, and schematically shows a display image when the “window pattern” shown in FIG. 5A is displayed on the panel 10. It is a figure which shows the figure, the signal level 211, the signal level 212, and the light emission luminance 213. 7 schematically shows the display image when the “window pattern” shown in FIG. 5A is displayed on the panel 10 after performing the loading correction in the present embodiment. It is a thing. 7 indicates the signal level of the image signal on the line A2-A2 shown in the panel 10 of FIG. 7, and the horizontal axis indicates the magnitude of the signal level of the image signal. Represents the display position of the panel 10 along the line A2-A2. Further, the signal level 212 in FIG.
  • 7 shows the signal level on the A2-A2 line of the image signal after performing the loading correction in the present embodiment, and the horizontal axis indicates the signal of the image signal after the loading correction.
  • the level represents the level
  • the vertical axis represents the display position of the panel 10 along the line A2-A2.
  • 7 indicates the light emission luminance of the display image along the line A2-A2 of the panel 10.
  • the horizontal axis indicates the light emission luminance of the display image
  • the vertical axis indicates the panel 10. This represents the display position on the line A2-A2.
  • FIG. 8 is a circuit block diagram of the image signal processing circuit 41 according to the embodiment of the present invention.
  • FIG. 8 shows blocks related to loading correction in the present embodiment, and other circuit blocks are omitted.
  • the image signal processing circuit 41 has a loading correction unit 70.
  • the loading correction unit 70 includes a lighting cell number calculation unit 60, a load value calculation unit 61, a correction gain calculation unit 62, a pattern detection unit 63, a correction gain adjustment unit 64, an adjustment coefficient generation unit 65, and a multiplier. 68 and a correction unit 69.
  • the lighting cell number calculation unit 60 calculates the number of discharge cells to be lit for each display electrode pair 24 and for each subfield.
  • discharge cells that are lit are referred to as “lighted cells”, and discharge cells that are not lit are referred to as “non-lighted cells”.
  • the load value calculation unit 61 receives the calculation result from the lighting cell number calculation unit 60 and performs an operation based on the driving load calculation method in the present embodiment. This calculation is a calculation for calculating a “load value” and a “maximum load value” described later.
  • the correction gain calculation unit 62 calculates the correction gain based on the calculation result in the load value calculation unit 61.
  • the pattern detection unit 63 determines whether or not a loading phenomenon has occurred in the display image based on the calculation result in the image signal and the load value calculation unit 61, and outputs the determination result as a “continuity detection flag”.
  • the pattern detection unit 63 sets the continuity detection flag to “1” when the determination result is “Yes”, that is, when it is determined that the loading phenomenon occurs in the display image.
  • the determination result is “none”, that is, when it is determined that the loading phenomenon does not occur in the display image, the continuity detection flag is set to “0” and output. Details of the pattern detection unit 63 will be described later.
  • the adjustment coefficient generator 65 generates an adjustment coefficient based on the continuity detection flag output from the pattern detector 63. At this time, the adjustment coefficient generation unit 65 generates the adjustment coefficient so that the maximum value is “1” and the minimum value is “0”.
  • the determination result of the pattern detection unit 63 changes from “none” to “present”, that is, when the continuity detection flag changes from “0” to “1”, the adjustment coefficient is changed from “0” to “1”. ”To increase sharply.
  • the determination result of the pattern detection unit 63 changes from “present” to “not present”, that is, when the continuity detection flag changes from “1” to “0”, the adjustment coefficient is changed from “1” to “0”. ” Details of the adjustment coefficient generator 65 will be described later.
  • the correction gain adjusting unit 64 multiplies the adjustment gain output from the adjustment coefficient generating unit 65 by the correction gain output from the correction gain calculating unit 62 to generate an adjusted correction gain. Therefore, when the adjustment coefficient is “0” which is the minimum value, the adjusted correction gain is “0”, and when the adjustment coefficient is “1” which is the maximum value, the adjusted correction gain is output from the correction gain calculation unit 62. The value is equal to the correction gain.
  • the multiplier 68 multiplies the input image signal by the adjusted correction gain output from the correction gain adjustment unit 64 and outputs the result as a correction signal.
  • this calculation is performed in the number-of-light-cells calculation unit 60, the load value calculation unit 61, and the correction gain calculation unit 62.
  • load value two numerical values called “load value” and “maximum load value” are calculated based on the calculation result in the lighting cell number calculation unit 60.
  • the “load value” and “maximum load value” are numerical values used for estimating the amount of occurrence of the loading phenomenon in the discharge cell.
  • FIG. 9 is a schematic diagram for explaining a method of calculating the “load value” in one embodiment of the present invention, and schematically shows a display image when the “window pattern” shown in FIG. 5A is displayed on the panel 10.
  • FIG. 5 is a diagram showing a diagram, a lighting state 221 and a calculated value 222;
  • the lighting state 221 in FIG. 9 is a schematic diagram showing lighting / non-lighting of each discharge cell in the A3-A3 line shown in the panel 10 of FIG.
  • the display position in the A3-A3 line is represented, and the vertical column represents a subfield. “1” indicates lighting, and a blank indicates non-lighting.
  • FIG. 9 is a diagram schematically showing a method of calculating the “load value” in the present embodiment, and the horizontal columns are “lighted cell number”, “ “Luminance weight”, “Lighting state of discharge cell B”, “Calculated value” are represented, and the vertical column represents a subfield.
  • the number of discharge cells in the row direction is 15 in order to simplify the description. Therefore, the following description will be made assuming that 15 discharge cells are arranged on the line A3-A3 shown in the panel 10 of FIG. However, actually, the following calculations are performed in accordance with the number of discharge cells in the row direction of the panel 10 (for example, 1920 ⁇ 3).
  • the lighting state in each subfield of each of the 15 discharge cells arranged on the A3-A3 line shown in the panel 10 of FIG. 9 is as shown in the lighting state 221, for example. That is, in the central five discharge cells included in the region C shown in the panel 10 of FIG. 9, the first SF to the third SF are lit and the fourth SF to the eighth SF are not lit. In each of the five discharge cells, the first SF to the sixth SF are turned on, and the seventh SF and the eighth SF are not turned on.
  • the “load value” in one of the discharge cells is obtained as follows. .
  • the number of lighting cells in each subfield is calculated.
  • the number of lighting cells from the first SF to the third SF is “15”.
  • the number of lighting cells from the fourth SF to the sixth SF is “10”.
  • the number of lighting cells from the fourth SF to the sixth SF is “0”.
  • each column of “number of lighted cells” of the calculated value 222 of FIG. 9 is “15” from the first SF to the third SF, “10” from the fourth SF to the sixth SF, and “7” for the seventh SF and the eighth SF is “ 0 ".
  • the number of lighting cells in each subfield thus obtained is multiplied by the luminance weight of each subfield and the lighting state of each subfield in the discharge cell B.
  • the result of this multiplication is the “calculated value” in the present embodiment.
  • the luminance weights of the subfields are sequentially (1, 2, 4,...) From the first SF to the eighth SF, as shown in each column of “luminance weight” of the calculated value 222 in FIG. 8, 16, 32, 64, 128). In this embodiment, lighting is “1” and non-lighting is “0”.
  • the lighting state in the discharge cell B is (1, 1, 1, 1, 1, 1, 1) in order from the first SF to the eighth SF, as shown in each column of the “lighting state of the discharge cell B” of the calculated value 222. , 0, 0).
  • the multiplication results are (15, 30, 60, 80, 160, 320, 0, 0) in order from the first SF to the eighth SF, as shown in each column of “calculated value” of the calculated value 222.
  • the sum total of those calculated values is calculated
  • FIG. 10 is a schematic diagram for explaining a “maximum load value” calculation method according to an embodiment of the present invention.
  • a display image when the “window pattern” shown in FIG. 5A is displayed on the panel 10 is shown.
  • FIG. 6 is a diagram schematically showing a lighting state 231 and a calculated value 232.
  • the lighting state 231 in FIG. 10 is a schematic diagram showing lighting / non-lighting for each subfield when the lighting state of the discharge cell B is applied to all the discharge cells on the line A4-A4 shown in the panel 10 of FIG.
  • the horizontal column represents the display position on line A4-A4 of panel 10, and the vertical column represents the subfield.
  • FIG. 10 is a diagram schematically showing a method of calculating the “maximum load value” in the present embodiment, and the horizontal columns are “lighted cell number”, “Luminance weight”, “lighting state of discharge cell B”, “calculated value” are represented, and the vertical column represents a subfield.
  • the “maximum load value” is calculated as follows. For example, when calculating the “maximum load value” in the discharge cell B, all the discharge cells on the line A4-A4 are lit in the same state as the discharge cell B as shown in the lighting state 231 of FIG. Assuming that the number of lighted cells for each subfield is calculated.
  • the lighting states of the subfields in the discharge cell B are sequentially (1, 1, 1,...) In order from the first SF to the eighth SF, as shown in each column of the “lighting state of the discharge cell B” of the calculated value 222 in FIG. 1, 1, 1, 0, 0).
  • the lighting state of all the discharge cells on the A4-A4 line is as shown in each column of the lighting state 231 in FIG. 10 from the first SF to the sixth SF. “1”, and the seventh SF and the eighth SF are “0”. Accordingly, the number of lighting cells is (15, 15, 15, 15, 15, 15, 0, in order from the first SF to the eighth SF, as shown in each column of “number of lighting cells” of the calculated value 232 of FIG. 0). However, in this embodiment, each discharge cell on the A4-A4 line is not actually put into the lighting state shown in the lighting state 231.
  • the lighting state shown in the lighting state 231 indicates a lighting state when it is assumed that each discharge cell is in the same lighting state as the discharge cell B in order to calculate the “maximum load value”.
  • the “number of lit cells” shown in FIG. 6 is the number of lit cells calculated on the assumption.
  • the number of lighting cells in each subfield thus obtained is multiplied by the luminance weight of each subfield and the lighting state of each subfield in the discharge cell B.
  • the luminance weights of the subfields are sequentially (1, 2, 1) from the first SF to the eighth SF as shown in each column of “luminance weight” of the calculated value 232 in FIG. 4, 8, 16, 32, 64, 128).
  • the lighting state in the discharge cell B is (1, 1, 1, 1, 1, 1, 1) in order from the first SF to the eighth SF as shown in each column of the “lighting state of the discharge cell B” of the calculated value 232. , 0, 0).
  • the result of the multiplication is sequentially (15, 30, 60, 120, 240, 480, 0, 0) from the first SF to the eighth SF. It becomes. Then, the sum of those calculated values is obtained. For example, in the example indicated by the calculated value 232 in FIG. 10, the total sum of the calculated values is “945”. This sum is the “maximum load value” in the discharge cell B. In the present embodiment, such a calculation is performed on each discharge cell, and a “maximum load value” is obtained for each discharge cell.
  • the “maximum load value” in the discharge cell B is obtained by multiplying the luminance weight of each subfield by the total number of discharge cells formed on the display electrode pair 24, and the multiplication result of each subfield in the discharge cell B. It is good also as a structure which multiplies each with a lighting state and calculates
  • the total number of discharge cells formed on the display electrode pair 24 is “15”, and the luminance weight of each subfield is (1, 2, 4, 8, 16, 32, 64, 128), and the lighting state of each subfield in the discharge cell B is (1, 1, 1, 1, 1, 1, 0, 0) in order from the first SF.
  • the multiplication results are (15, 30, 60, 120, 240, 480, 0, 0) in order from the first SF. Therefore, the sum of the multiplication results is “945”, and the same result as the above-described calculation is obtained.
  • the correction gain in each discharge cell is calculated using the numerical value obtained from the following equation (1).
  • the pattern detection unit 63 determines whether or not a loading phenomenon has occurred in the display image, and adjusts the correction gain using the determination result. First, the pattern detection unit 63 determines whether or not the display image includes a symbol in which a loading phenomenon is likely to occur (a symbol in which a loading phenomenon is expected to occur). When it is determined that the display image includes a symbol that is likely to cause a loading phenomenon, it is determined that a loading phenomenon occurs in the display image, and a continuity detection flag that is a signal representing the determination result is set to “1”.
  • Correction gain after adjustment Correction gain x Adjustment coefficient Equation (3)
  • the correction gain generated in the equation (2) is adjusted, and an adjusted correction gain is generated.
  • the maximum value of the adjustment coefficient is “1”, and the minimum value is “0”. Therefore, the magnitude of the corrected correction gain is the correction gain calculated by the equation (2) with the maximum value, and the minimum value is “0”. Then, the post-adjustment correction gain changes between “0” from the correction gain calculated by Expression (2) according to the magnitude of the adjustment coefficient.
  • this corrected correction gain is substituted into the following equation (4) to correct the input image signal.
  • Output image signal input image signal ⁇ input image signal ⁇ correction gain after adjustment (4)
  • the adjusted correction gain corresponding to the change in the design of the display image and the design of the display image is generated, and the display image is loaded using this adjusted correction gain.
  • the driving load of the scan electrode 22 and the sustain electrode 23 tends to increase.
  • the difference of the drive load between the display electrode pairs 24 tends to become large depending on the design of the display image, and the loading phenomenon tends to occur.
  • the “load value” and the “maximum load value” are calculated and used for calculating the correction gain for loading correction.
  • the minimum value or the intermediate value may be used as the correction gain of the pixel.
  • the pattern detection unit 63 determines whether or not a loading phenomenon occurs in the display image, and generates an adjustment coefficient based on a continuity detection flag representing the determination result. Then, as shown in Expression (3), an adjustment coefficient is multiplied by the correction gain to generate an adjusted correction gain, and loading correction is performed using the adjusted correction gain as shown in Expression (4). .
  • the post-adjustment correction gain is increased and the display image is subjected to loading correction. Is possible. In other cases, that is, when the continuity detection flag is “0”, the post-adjustment correction gain can be set to “0” so that the display image is not subjected to loading correction.
  • the continuity detection flag changes from “0” to “1”
  • that is, an image that is determined to have no loading phenomenon is switched to an image that has been determined to have a loading phenomenon.
  • the adjustment coefficient is increased sharply from “0” to “1”.
  • the adjusted correction gain can be sharply increased from “0” toward the correction gain calculated by the correction gain calculation unit 62, and the display is performed when an image determined to cause the loading phenomenon is displayed. It is possible to quickly perform loading correction on an image.
  • the transition from the state where the loading correction is performed to the state where the loading correction is not performed is gradually performed. It is possible to prevent a sudden luminance change from occurring in the display image.
  • FIG. 11 is a circuit block diagram of the pattern detection unit 63 according to the embodiment of the present invention.
  • the pattern detection unit 63 includes an adjacent pixel correlation determination unit 90, a load value variation determination unit 91, and a continuity determination unit 92.
  • the adjacent pixel correlation determining unit 90 compares the gradation values assigned to each discharge cell between adjacent pixels, and determines whether or not the correlation between adjacent pixels is high.
  • the load value variation determination unit 91 divides the image display surface of the panel 10 into a plurality of regions, calculates the sum of the load values in each of the plurality of regions based on the load values calculated by the load value calculation unit 61, The load value fluctuation determination is performed by comparing the sum of the load values between the areas to be performed.
  • the continuity determination unit 92 determines whether or not a loading phenomenon has occurred in the display image based on the correlation determination result in the adjacent pixel correlation determination unit 90 and the load value variation determination result in the load value variation determination unit 91. To do.
  • the delay circuit 126 delays the output of the vertical adjacent pixel correlation determination unit 52 by one pixel.
  • the addition circuit 153, the AND gate 154, and the delay circuit 155 constitute a circuit that integrates the signal output from the selection circuit 150 for each line. Specifically, the adding circuit 153 adds the output of the selection circuit 150 and the output of the delay circuit 155 that delays the input signal for one horizontal synchronization period. The addition result output from the adder circuit 153 is input to the delay circuit 155 via the AND gate 154. The adder circuit 153 adds the new output of the selection circuit 150 to the output of the delay circuit 155. By repeating this series of operations, the output of the selection circuit 150 is integrated in the vertical direction for each line.
  • the comparison circuit 156 compares the output of the AND gate 154 with the vertical direction continuity determination threshold value. Then, “1” is output when the output of the AND gate 154 is equal to or greater than the vertical continuity determination threshold value, and “0” is output otherwise.
  • the number of lines in which pixels having high correlation with adjacent pixels continue is increased as compared with the case where an image other than that is displayed. For this reason, when an image on which the loading phenomenon is likely to occur is displayed on the panel 10, the number of lines in which the horizontal continuity flag is “1” increases compared to when an image other than that is displayed.
  • the output of the AND gate 154 continues to increase during that period. Then, at time t3 when the output of the AND gate 154 becomes equal to or higher than the vertical continuity determination threshold, the output of the comparison circuit 156, that is, the continuity detection flag changes from “0” to “1”.
  • the selection circuit 161 selects and outputs one of the two input signals based on the continuity detection flag. Specifically, when the continuity detection flag is “1”, “1” is selected, and when the continuity detection flag is “0”, “0” is selected and output. In the following description, the output of the selection circuit 161 is denoted as GD (N).
  • the comparison circuit 162 compares the output of the selection circuit 161 with the output GD (N ⁇ 1) of the delay circuit 165. As a result, it is possible to detect whether the continuity detection flag has changed from “0” to “1” or from “1” to “0”. For example, when the continuity detection flag changes from “1” to “0”, the output of the selection circuit 161 becomes “0”, and the output of the selection circuit 161 becomes equal to or less than the output GD (N ⁇ 1) of the delay circuit 165. . When the continuity detection flag changes from “0” to “1”, the output of the selection circuit 161 is “1”, and the output of the selection circuit 161 is equal to or higher than the output GD (N ⁇ 1) of the delay circuit 165. .
  • the selection circuit 166 selects and outputs one of the two input signals based on the continuity detection flag. Specifically, when the continuity detection flag is “1”, “0.6” is selected, and when the continuity detection flag is “0”, “0” is selected and output.
  • the numerical value “0.6” that is selected when the continuity detection flag is “1” is a numerical value that is set in consideration of the effect of loading correction and the change in luminance that occurs due to the loading correction. It is. However, this numerical value is merely an example in the present embodiment, and it is desirable to set it optimally according to the characteristics of the panel, the specifications of the plasma display apparatus 1, and the like.
  • the maximum value detection circuit 167 compares the output Ga (N) of the IIR filter 164 with the output of the selection circuit 166 and selects and outputs the larger one.
  • the output of the maximum value detection circuit 167 is output from the adjustment coefficient generation unit 65 to the correction gain adjustment unit 64 as an adjustment coefficient.
  • the adjustment coefficient output from the maximum value detection circuit 167 is switched from “0” to “0.6”, and then the IIR filter 164 When the output becomes “0.6” or more, the output of the IIR filter 164 is directly output from the maximum value detection circuit 167 as an adjustment coefficient.
  • the above-described “gradual” and “steep” are set by the first filter coefficient Ka and the second filter coefficient Kb used for the IIR filter 164 and the setting value used for the selection circuit 166. can do.
  • FIG. 20 is a schematic diagram for explaining an example of the operation of the adjustment coefficient generation unit 65 in one embodiment of the present invention.
  • shaft shown in drawing represents the magnitude
  • a horizontal axis represents time.
  • the output of the selection circuit 166 is indicated by a broken line
  • the output of the IIR filter 164 is indicated by a one-dot chain line
  • the output of the maximum value detection circuit 167 is indicated by a solid line.
  • the adjustment coefficient output from the maximum value detection circuit 167 changes from “0” to “0.6”.
  • the output of the IIR filter 164 increases sharply toward “1” that is the output of the selection circuit 161. Then, at time t ⁇ b> 2 when the output of the IIR filter 164 becomes larger than the output of the selection circuit 166, the adjustment coefficient output from the maximum value detection circuit 167 is switched from “0.6” to the output of the IIR filter 164.
  • the adjustment coefficient After time t2, the adjustment coefficient increases at a rate of change corresponding to the magnitude of the second filter coefficient Kb until the continuity detection flag is “1” or until the adjustment coefficient reaches “1”.
  • the IIR filter 164 uses the first filter coefficient Ka, so the output of the IIR filter 164 gradually decreases toward “0” that is the output of the selection circuit 161.
  • correction is performed on an image signal in an area where a loading phenomenon is expected to occur, and emission luminance in a display image in the area is reduced. Reduce the loading phenomenon. Therefore, in order to prevent an unnecessary luminance change in the display image, it is desirable to perform loading correction only when displaying an image in which a loading phenomenon is expected to occur. In the present embodiment, it is possible to determine whether or not the display image includes a symbol that is likely to cause a loading phenomenon by appropriately setting each threshold value in the pattern detection unit 63. .
  • the adjustment coefficient is sharply increased from “0” to “1”, and the continuity detection flag is changed from “1” to “0”.
  • the adjustment coefficient is gradually decreased from “1” to “0”, and when an image determined to cause the loading phenomenon is displayed, the display image is quickly subjected to loading correction, When switching from an image determined to cause the loading phenomenon to an image determined to not cause the loading phenomenon, it is possible to gently cancel the loading correction to prevent a sudden luminance change from occurring in the display image. It becomes.
  • the “gain value” and the “maximum load value” are calculated for each discharge cell to calculate the correction gain.
  • the difference in driving load can be detected with higher accuracy, and the optimum correction gain corresponding to the lighting state of the discharge cell can be calculated. Therefore, it is possible to calculate with high accuracy the correction gain according to the increase in light emission luminance that is expected to occur due to the loading phenomenon, and it is possible to perform loading correction with high accuracy.
  • the pattern detection unit 63 determines whether or not a loading phenomenon has occurred in the display image, and adjusts the correction gain output from the correction gain calculation unit 62 based on the determination result.
  • the loading correction is gently canceled to prevent a sudden luminance change from occurring in the display image. It becomes possible. Therefore, it is possible to reduce unnecessary luminance changes in the display image and perform more accurate loading correction. As a result, the image display quality can be greatly improved in the plasma display device 1 using the large-screen, high-definition panel 10.
  • FIG. 21 is a schematic diagram for explaining another example of the generation of the adjustment coefficient according to the embodiment of the present invention.
  • the adjustment coefficient is increased from “0” to “0.6” at time t1 when the continuity detection flag changes from “0” to “1”.
  • the configuration may be increased from “0.6”.
  • the numerical value “0.6” is merely an example, and it is desirable to set appropriately according to the characteristics of the panel 10, the specifications of the plasma display device 1, and the like.
  • the adjustment coefficient generation unit 65 has been described as a configuration in which the larger one of the output of the IIR filter 164 and the output of the selection circuit 166 is used as the adjustment coefficient. It is not limited to this configuration.
  • the selection coefficient 166 and the maximum value detection circuit 167 may not be used in the adjustment coefficient generation unit, and the output of the IIR filter 164 may be output as the adjustment coefficient as it is.
  • the load value fluctuation determining unit 91 when one area load value fluctuation determining unit 54 is operating, the other area load value fluctuation determining units 54 are not operating.
  • the integrated value of 54 is reset for each region, and the output is held for a predetermined period (for example, one horizontal synchronization period), so that the operation equivalent to the operation of the 16 region load value fluctuation determination units 54 can be performed. It can also be realized by one area load value variation determination unit 54.
  • the gradation value and the lighting / non-lighting of each subfield are associated with each other in the previous stage.
  • the tone value of the image signal may be temporarily replaced with image data using a coding table.
  • determining whether or not a loading phenomenon occurs in a display image refers to whether or not a loading phenomenon occurs when an image is displayed on the panel 10 without performing loading correction on the image signal. This does not mean that it is determined whether or not the loading phenomenon has occurred in the display image after the loading correction is performed.
  • scan electrode SC1 to scan electrode SCn are divided into a first scan electrode group and a second scan electrode group, and an address period is a scan electrode belonging to the first scan electrode group.
  • two-phase driving which includes a first address period in which a scan pulse is applied to each of the first and second address periods in which a scan pulse is applied to each of the scan electrodes belonging to the second scan electrode group.
  • the present invention can also be applied to a driving method. In that case, the same effect as described above can be obtained.
  • the scan electrode and the scan electrode are adjacent to each other, and the sustain electrode and the sustain electrode are adjacent to each other, that is, the arrangement of the electrodes provided on the front substrate is “... , Scan electrode, sustain electrode, sustain electrode, scan electrode, scan electrode,...
  • each circuit block shown in the embodiment of the present invention may be configured as an electric circuit that performs each operation shown in the embodiment, or a microcomputer that is programmed to perform the same operation. May be used.
  • the specific numerical values shown in the embodiments of the present invention are set based on the characteristics of the panel 10 having a screen size of 50 inches and the number of display electrode pairs 24 of 1080. It is just an example. The present invention is not limited to these numerical values, and each numerical value is desirably set optimally in accordance with the characteristics of the panel and the specifications of the plasma display device. Each of these numerical values is allowed to vary within a range where the above-described effect can be obtained. Further, the number of subfields and the luminance weight of each subfield are not limited to the values shown in the embodiment of the present invention, and the subfield configuration may be switched based on an image signal or the like. Good.
  • the present invention reduces a change in luminance that occurs in a display image due to a difference in driving load between display electrode pairs even in a panel with a large screen and a high definition, and also eliminates an unnecessary luminance change in the display image. Since it is possible to provide a method for driving a plasma display device and a panel that can be reduced to improve image display quality, it is useful as a method for driving a plasma display device and a panel.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

　プラズマディスプレイパネルにおけるローディング現象を軽減し、画像表示品質を向上する。そのために、画像信号処理回路（４１）は、点灯セルの数を算出する点灯セル数算出部（６０）と、点灯セル数算出部（６０）の算出結果にもとづき各放電セルの負荷値を算出する負荷値算出部（６１）と、負荷値算出部（６１）の算出結果にもとづき各放電セルの補正ゲインを算出する補正ゲイン算出部（６２）と、表示画像におけるローディング現象の発生の有無を判定するパターン検出部（６３）と、パターン検出部（６３）の判定結果にもとづき調整係数を発生する調整係数発生部（６５）と、調整係数を補正ゲインに乗算して調整後補正ゲインを発生する補正ゲイン調整部（６４）と、調整後補正ゲインにもとづき画像信号を補正する補正部（６９）とを有する。

Description

プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
　本発明は、壁掛けテレビや大型モニターに用いられるプラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法に関する。
　プラズマディスプレイパネル（以下、「パネル」と略記する）として代表的な交流面放電型パネルは、対向配置された前面板と背面板との間に多数の放電セルが形成されている。前面板は、１対の走査電極と維持電極とからなる表示電極対が前面ガラス基板上に互いに平行に複数対形成されている。そして、それら表示電極対を覆うように誘電体層および保護層が形成されている。
　背面板は、背面ガラス基板上に複数の平行なデータ電極が形成され、それらデータ電極を覆うように誘電体層が形成され、さらにその上にデータ電極と平行に複数の隔壁が形成されている。そして、誘電体層の表面と隔壁の側面とに蛍光体層が形成されている。
　そして、表示電極対とデータ電極とが立体交差するように前面板と背面板とを対向配置して密封する。密封された内部の放電空間には、例えば分圧比で５％のキセノンを含む放電ガスを封入し、表示電極対とデータ電極とが対向する部分に放電セルを形成する。このような構成のパネルにおいて、各放電セル内でガス放電により紫外線を発生し、この紫外線で赤色（Ｒ）、緑色（Ｇ）および青色（Ｂ）の各色の蛍光体を励起発光してカラーの画像表示を行う。
　パネルを駆動する方法としては一般にサブフィールド法が用いられている。サブフィールド法では、１フィールドを複数のサブフィールドに分割し、それぞれのサブフィールドで各放電セルを発光または非発光させることにより階調表示を行う。各サブフィールドは、初期化期間、書込み期間および維持期間を有する。
　初期化期間では、各走査電極に初期化波形を印加し、各放電セルで初期化放電を発生する。これにより、各放電セルにおいて、続く書込み動作のために必要な壁電荷を形成するとともに、書込み放電を安定して発生するためのプライミング粒子（書込み放電を発生させるための励起粒子）を発生する。
　書込み期間では、走査電極に走査パルスを順次印加する（以下、この動作を「走査」とも記す）とともに、データ電極には表示すべき画像信号にもとづき選択的に書込みパルスを印加する。これにより、発光を行うべき放電セルの走査電極とデータ電極との間に書込み放電を発生し、その放電セル内に壁電荷を形成する（以下、これらの動作を総称して「書込み」とも記す）。
　維持期間では、サブフィールド毎に定められた数の維持パルスを走査電極と維持電極とからなる表示電極対に交互に印加する。これにより、書込み放電を発生した放電セルで維持放電を発生し、その放電セルの蛍光体層を発光させる（以下、放電セルを維持放電により発光させることを「点灯」、発光させないことを「非点灯」とも記す）。これにより、各放電セルを、サブフィールド毎に定められた輝度重みに応じた輝度で発光させる。このようにして、パネルの各放電セルを画像信号の階調値に応じた輝度で発光させて、パネルの画像表示面に画像を表示する。
　このサブフィールド法の１つに、次のような駆動方法がある。その駆動方法では、複数のサブフィールドのうち、１つのサブフィールドの初期化期間においては全ての放電セルに初期化放電を発生する全セル初期化動作を行い、他のサブフィールドの初期化期間においては直前の維持期間で維持放電を発生した放電セルにのみ初期化放電を発生する選択初期化動作を行う。こうすることで、維持放電を発生しない黒を表示する領域の輝度（以下、「黒輝度」と略記する）は全セル初期化動作における微弱発光だけとなる。したがって、階調表示に関係しない発光を極力減らすことができ、表示画像のコントラスト比を高めることが可能となる。
　また、表示電極対間で駆動負荷（駆動回路が電極に駆動電圧を印加するときのインピーダンスのこと）に差が生じると、駆動電圧の電圧降下に差が生じ、同じ輝度の画像信号にもかかわらず放電セルの発光輝度に差が生じることがある。そこで、表示電極対間で駆動負荷が変化したときに、１フィールド内でのサブフィールドの点灯パターンを変化させる技術が開示されている（例えば、特許文献１参照）。
　近年では、パネルの大画面化、高精細化にともない、パネルの駆動負荷は増大する傾向にある。そのようなパネルでは、表示電極対間に生じる駆動負荷の差も大きくなりやすく、駆動電圧の電圧降下の差も大きくなりやすい。
　しかしながら、特許文献１に開示された技術では、表示電極対間の駆動負荷の差が大きくなると、サブフィールドの点灯パターンをより大きく変化させなければならず、その結果、表示画像の明るさに変化が生じることがある。
　パネルに表示される画像の明るさは、画像の表示品質を判断する上で重要な要因の１つである。したがって、表示画像の明るさに不自然な変化が生じると、それが画質劣化として使用者に認識されるおそれがある。
　そして、大画面化、高精細化されたパネルでは、表示画像の明るさに生じる変化が使用者に視認されやすい。そのため、そのようなパネルを用いたプラズマディスプレイ装置では、表示画像の明るさにできるだけ変化が生じないことが望ましい。
特開２００６－１８４８４３号公報
　本発明のプラズマディスプレイ装置は、走査電極と維持電極とからなる表示電極対を有する放電セルを複数備えるとともに互いに異なる色で発光する複数の放電セルで構成された画素を複数備えたパネルと、入力画像信号を放電セルにおけるサブフィールド毎の点灯・非点灯を示す画像データに変換する画像信号処理回路とを備える。画像信号処理回路は、点灯させる放電セルの数を表示電極対毎かつサブフィールド毎に算出する点灯セル数算出部と、点灯セル数算出部における算出結果にもとづき各放電セルの負荷値を算出する負荷値算出部と、負荷値算出部における算出結果にもとづき各放電セルの補正ゲインを算出する補正ゲイン算出部と、表示画像におけるローディング現象の発生の有無を判定するパターン検出部と、パターン検出部の判定結果にもとづき調整係数を発生する調整係数発生部と、調整係数を補正ゲインに乗算して調整後補正ゲインを発生する補正ゲイン調整部と、調整後補正ゲインと入力画像信号とを乗算した結果を入力画像信号から減算する補正部とを備える。パターン検出部は、隣接する画素間で各放電セルに割り当てられた階調値を比較して相関性判定を行う隣接画素相関性判定部と、パネルの画像表示面を複数の領域に分け、複数の領域のそれぞれにおいて負荷値の総和を算出し、隣接する２つの領域間で負荷値の総和を比較して負荷値変動判定を行う負荷値変動判定部と、隣接画素相関性判定部における相関性判定の結果と負荷値変動判定の結果とにもとづき、表示画像におけるローディング現象の発生の有無を判定する連続性判定部とを備える。
　これにより、表示電極対間に生じる駆動負荷の差をより精度良く検出することができ、放電セルの点灯状態に応じた最適なローディング補正を行うことが可能となる。さらに、パターン検出部において表示画像におけるローディング現象の発生の有無を判定し、その判定結果にもとづき補正ゲイン算出部から出力される補正ゲインに変更を加えることで、ローディング現象の発生が予想される画像を表示するときのみローディング補正を施すことが可能となる。したがって、表示画像における不要な輝度の変化を低減して、より精度の高いローディング補正を行うことが可能となる。これにより、大画面、高精細化されたパネルを用いたプラズマディスプレイ装置において画像表示品質を大きく向上させることが可能となる。
　本発明のパネルの駆動方法は、走査電極と維持電極とからなる表示電極対を有する放電セルを複数備えるとともに互いに異なる色で発光する複数の放電セルで構成された画素を複数備えたパネルを駆動するパネルの駆動方法であって、点灯させる放電セルの数を表示電極対毎かつサブフィールド毎に算出し、点灯させる放電セルの数にもとづき各放電セルの負荷値を算出するとともに、負荷値にもとづき各放電セルの補正ゲインを算出し、隣接する画素間で各放電セルに割り当てられた階調値を比較して相関性判定を行い、パネルの画像表示面を複数の領域に分け、複数の領域のそれぞれにおいて負荷値の総和を算出し、隣接する２つの領域間で負荷値の総和を比較して負荷値変動判定を行い、相関性判定の結果と負荷値変動判定の結果とにもとづき、表示画像におけるローディング現象の発生の有無を判定し、その判定の結果にもとづき調整係数を発生するとともに調整係数を補正ゲインに乗算して調整後補正ゲインを発生し、調整後補正ゲインと入力画像信号とを乗算し、その乗算結果を入力画像信号から減算して入力画像信号を補正する。
　これにより、表示電極対間に生じる駆動負荷の差をより精度良く検出することができ、放電セルの点灯状態に応じた最適なローディング補正を行うことが可能となる。さらに、表示画像におけるローディング現象の発生の有無を判定し、その判定結果にもとづき補正ゲインに変更を加えることで、ローディング現象の発生が予想される画像を表示するときのみローディング補正を施すことが可能となる。したがって、表示画像における不要な輝度の変化を低減して、より精度の高いローディング補正を行うことが可能となる。これにより、大画面、高精細化されたパネルを用いたプラズマディスプレイ装置において画像表示品質を大きく向上させることが可能となる。
図１は、本発明の一実施の形態におけるパネルの構造を示す分解斜視図である。 図２は、本発明の一実施の形態におけるパネルの電極配列図である。 図３は、本発明の一実施の形態におけるパネルの各電極に印加する駆動電圧波形図である。 図４は、本発明の一実施の形態におけるプラズマディスプレイ装置の回路ブロック図である。 図５Ａは、駆動負荷の変化により生じる発光輝度の差を説明するための概略図である。 図５Ｂは、駆動負荷の変化により生じる発光輝度の差を説明するための概略図である。 図６Ａは、ローディング現象を概略的に説明するための図である。 図６Ｂは、ローディング現象を概略的に説明するための図である。 図６Ｃは、ローディング現象を概略的に説明するための図である。 図６Ｄは、ローディング現象を概略的に説明するための図である。 図７は、本発明の一実施の形態におけるローディング補正の概略を説明するための図である。 図８は、本発明の一実施の形態における画像信号処理回路の回路ブロック図である。 図９は、本発明の一実施の形態における「負荷値」の算出方法を説明するための概略図である。 図１０は、本発明の一実施の形態における「最大負荷値」の算出方法を説明するための概略図である。 図１１は、本発明の一実施の形態におけるパターン検出部の回路ブロック図である。 図１２は、本発明の一実施の形態における隣接画素相関性判定部の回路ブロック図である。 図１３は、本発明の一実施の形態における負荷値変動判定部の回路ブロック図である。 図１４は、本発明の一実施の形態における負荷値変動判定部の動作の一例を説明するための概略図である。 図１５は、本発明の一実施の形態における連続性判定部の回路ブロック図である。 図１６は、本発明の一実施の形態における水平方向連続性判定部の回路ブロック図である。 図１７は、本発明の一実施の形態における垂直方向連続性判定部の回路ブロック図である。 図１８は、本発明の一実施の形態における垂直方向連続性判定部の動作の一例を説明するための概略図である。 図１９は、本発明の一実施の形態における調整係数発生部の回路ブロック図である。 図２０は、本発明の一実施の形態における調整係数発生部の動作の一例を説明するための概略図である。 図２１は、本発明の一実施の形態における調整係数の発生の他の例を説明するための概略図である。
　以下、本発明の実施の形態におけるプラズマディスプレイ装置について、図面を用いて説明する。
　（実施の形態）
　図１は、本発明の一実施の形態におけるパネル１０の構造を示す分解斜視図である。ガラス製の前面基板２１上には、走査電極２２と維持電極２３とからなる表示電極対２４が複数形成されている。そして、走査電極２２と維持電極２３とを覆うように誘電体層２５が形成され、その誘電体層２５上に保護層２６が形成されている。保護層２６は、酸化マグネシウム（ＭｇＯ）を主成分とする材料で形成されている。
　背面基板３１上にはデータ電極３２が複数形成され、データ電極３２を覆うように誘電体層３３が形成され、さらにその上に井桁状の隔壁３４が形成されている。そして、隔壁３４の側面および誘電体層３３上には赤色（Ｒ）、緑色（Ｇ）および青色（Ｂ）の各色に発光する蛍光体層３５が設けられている。
　これら前面基板２１と背面基板３１とを、微小な放電空間を挟んで表示電極対２４とデータ電極３２とが交差するように対向配置する。そして、その外周部をガラスフリット等の封着材によって封着する。そして、その内部の放電空間には、例えばネオンとキセノンの混合ガスを放電ガスとして封入する。なお、本実施の形態では、発光効率を向上するためにキセノン分圧を約１０％にした放電ガスを用いている。
　放電空間は隔壁３４によって複数の区画に仕切られており、表示電極対２４とデータ電極３２とが交差する部分に放電セルが形成されている。そして、これらの放電セルを放電、発光（点灯）することによりパネル１０にカラーの画像が表示される。
　なお、パネル１０においては、表示電極対２４が延伸する方向に配列された連続する３つの放電セル、すなわち、赤色（Ｒ）に発光する放電セルと、緑色（Ｇ）に発光する放電セルと、青色（Ｂ）に発光する放電セルの３つの放電セルで１つの画素が構成される。以下、赤色で発光する放電セルをＲ放電セル、緑色で発光する放電セルをＧ放電セル、青色で発光する放電セルをＢ放電セルと呼称する。
　なお、パネル１０の構造は上述したものに限られるわけではなく、例えばストライプ状の隔壁を備えたものであってもよい。また、放電ガスの混合比率も上述した数値に限られるわけではなく、その他の混合比率であってもよい。
　図２は、本発明の一実施の形態におけるパネル１０の電極配列図である。パネル１０には、行方向に長いｎ本の走査電極ＳＣ１～走査電極ＳＣｎ（図１の走査電極２２）およびｎ本の維持電極ＳＵ１～維持電極ＳＵｎ（図１の維持電極２３）が配列され、列方向に長いｍ本のデータ電極Ｄ１～データ電極Ｄｍ（図１のデータ電極３２）が配列されている。そして、１対の走査電極ＳＣｉ（ｉ＝１～ｎ）および維持電極ＳＵｉと１つのデータ電極Ｄｊ（ｊ＝１～ｍ）とが交差した部分に放電セルが形成される。すなわち、１対の表示電極対２４上には、ｍ個の放電セルが形成され、ｍ／３個の画素が形成される。そして、放電セルは放電空間内にｍ×ｎ個形成され、ｍ×ｎ個の放電セルが形成された領域がパネル１０の画像表示面となる。例えば、画素数が１９２０×１０８０個のパネルでは、ｍ＝１９２０×３となり、ｎ＝１０８０となる。
　次に、パネル１０を駆動するための駆動電圧波形とその動作の概要について説明する。なお、本実施の形態におけるプラズマディスプレイ装置は、サブフィールド法によって階調表示を行う。サブフィールド法では、１フィールドを時間軸上で複数のサブフィールドに分割し、各サブフィールドに輝度重みをそれぞれ設定する。そして、サブフィールド毎に各放電セルの発光・非発光を制御することによってパネル１０に画像を表示する。
　本実施の形態では、１フィールドを８つのサブフィールド（第１ＳＦ、第２ＳＦ、・・・、第８ＳＦ）で構成し、時間的に後のサブフィールドほど輝度重みが大きくなるように、各サブフィールドはそれぞれ（１、２、４、８、１６、３２、６４、１２８）の輝度重みを有する構成とする例を説明する。この構成では、Ｒ信号、Ｇ信号、Ｂ信号をそれぞれ０から２５５までの２５６階調で表示することができる。
　なお、複数のサブフィールドのうち、１つのサブフィールドの初期化期間においては全ての放電セルに初期化放電を発生する全セル初期化動作を行い、他のサブフィールドの初期化期間においては直前のサブフィールドの維持期間で維持放電を発生した放電セルに対して選択的に初期化放電を発生する選択初期化動作を行う。こうすることで、階調表示に関係しない発光を極力減らし、維持放電を発生しない黒の領域の発光輝度を低減して、パネル１０に表示する画像のコントラスト比を向上することが可能である。以下、全セル初期化動作を行うサブフィールドを「全セル初期化サブフィールド」と呼称し、選択初期化動作を行うサブフィールドを「選択初期化サブフィールド」と呼称する。
　本実施の形態では、第１ＳＦの初期化期間では全セル初期化動作を行い、第２ＳＦ～第８ＳＦの初期化期間では選択初期化動作を行う例を説明する。これにより、画像の表示に関係のない発光は第１ＳＦにおける全セル初期化動作の放電にともなう発光のみとなる。したがって、維持放電を発生しない黒表示領域の輝度である黒輝度は全セル初期化動作における微弱発光だけとなり、パネル１０にコントラストの高い画像を表示することが可能となる。
　また、各サブフィールドの維持期間においては、それぞれのサブフィールドの輝度重みに所定の比例定数を乗じた数の維持パルスを表示電極対２４のそれぞれに印加する。この比例定数が輝度倍率である。
　しかし、本実施の形態は、１フィールドを構成するサブフィールドの数や各サブフィールドの輝度重みが上記の値に限定されるものではない。また、画像信号等にもとづいてサブフィールド構成を切り換える構成であってもよい。
　図３は、本発明の一実施の形態におけるパネル１０の各電極に印加する駆動電圧波形図である。図３には、書込み期間において最初に書込み動作を行う走査電極ＳＣ１、書込み期間において最後に書込み動作を行う走査電極ＳＣｎ、維持電極ＳＵ１～維持電極ＳＵｎ、およびデータ電極Ｄ１～データ電極Ｄｍに印加する駆動電圧波形を示す。
　また、図３には、２つのサブフィールドの駆動電圧波形を示す。この２つのサブフィールドとは、全セル初期化サブフィールドである第１サブフィールド（第１ＳＦ）と、選択初期化サブフィールドである第２サブフィールド（第２ＳＦ）である。なお、他のサブフィールドにおける駆動電圧波形は、維持期間における維持パルスの発生数が異なる以外は第２ＳＦの駆動電圧波形とほぼ同様である。また、以下における走査電極ＳＣｉ、維持電極ＳＵｉ、データ電極Ｄｋは、各電極の中から画像データ（サブフィールド毎の点灯・非点灯を示すデータ）にもとづき選択された電極を表す。
　まず、全セル初期化サブフィールドである第１ＳＦについて説明する。
　第１ＳＦの初期化期間前半部では、データ電極Ｄ１～データ電極Ｄｍ、維持電極ＳＵ１～維持電極ＳＵｎには、それぞれ０（Ｖ）を印加する。走査電極ＳＣ１～走査電極ＳＣｎには、電圧Ｖｉ１を印加する。電圧Ｖｉ１は、維持電極ＳＵ１～維持電極ＳＵｎに対して放電開始電圧未満の電圧に設定する。さらに、走査電極ＳＣ１～走査電極ＳＣｎに、電圧Ｖｉ１から電圧Ｖｉ２に向かって緩やかに上昇する傾斜波形電圧を印加する。以下、この傾斜波形電圧を、「上りランプ電圧Ｌ１」と呼称する。また、電圧Ｖｉ２は、維持電極ＳＵ１～維持電極ＳＵｎに対して放電開始電圧を超える電圧に設定する。なお、この上りランプ電圧Ｌ１の勾配の一例として、約１．３Ｖ／μｓｅｃという数値を挙げることができる。
　この上りランプ電圧Ｌ１が上昇する間に、走査電極ＳＣ１～走査電極ＳＣｎと維持電極ＳＵ１～維持電極ＳＵｎとの間、および走査電極ＳＣ１～走査電極ＳＣｎとデータ電極Ｄ１～データ電極Ｄｍとの間に、それぞれ微弱な初期化放電が持続して発生する。そして、走査電極ＳＣ１～走査電極ＳＣｎ上に負の壁電圧が蓄積され、データ電極Ｄ１～データ電極Ｄｍ上および維持電極ＳＵ１～維持電極ＳＵｎ上には正の壁電圧が蓄積される。この電極上の壁電圧とは、電極を覆う誘電体層上、保護層上、蛍光体層上等に蓄積された壁電荷により生じる電圧を表す。
　初期化期間後半部では、維持電極ＳＵ１～維持電極ＳＵｎには正の電圧Ｖｅ１を印加し、データ電極Ｄ１～データ電極Ｄｍには０（Ｖ）を印加する。走査電極ＳＣ１～走査電極ＳＣｎには、電圧Ｖｉ３から負の電圧Ｖｉ４に向かって緩やかに下降する傾斜波形電圧を印加する。以下、この傾斜波形電圧を、「下りランプ電圧Ｌ２」と呼称する。電圧Ｖｉ３は、維持電極ＳＵ１～維持電極ＳＵｎに対して放電開始電圧未満となる電圧に設定し、電圧Ｖｉ４は放電開始電圧を超える電圧に設定する。なお、この下りランプ電圧Ｌ２の勾配の一例として、例えば、約－２．５Ｖ／μｓｅｃという数値を挙げることができる。
　走査電極ＳＣ１～走査電極ＳＣｎに下りランプ電圧Ｌ２を印加する間に、走査電極ＳＣ１～走査電極ＳＣｎと維持電極ＳＵ１～維持電極ＳＵｎとの間、および走査電極ＳＣ１～走査電極ＳＣｎとデータ電極Ｄ１～データ電極Ｄｍとの間に、それぞれ微弱な初期化放電が発生する。そして、走査電極ＳＣ１～走査電極ＳＣｎ上の負の壁電圧および維持電極ＳＵ１～維持電極ＳＵｎ上の正の壁電圧が弱められ、データ電極Ｄ１～データ電極Ｄｍ上の正の壁電圧は書込み動作に適した値に調整される。以上により、全ての放電セルで初期化放電を発生する全セル初期化動作が終了する。
　続く書込み期間では、走査電極ＳＣ１～走査電極ＳＣｎに対しては、電圧Ｖａの走査パルスを順次印加する。データ電極Ｄ１～データ電極Ｄｍに対しては、発光するべき放電セルに対応するデータ電極Ｄｋ（ｋ＝１～ｍ）に正の電圧Ｖｄの書込みパルスを印加する。こうして、各放電セルに選択的に書込み放電を発生する。
　具体的には、まず維持電極ＳＵ１～維持電極ＳＵｎに電圧Ｖｅ２を印加し、走査電極ＳＣ１～走査電極ＳＣｎに電圧Ｖｃ（電圧Ｖｃ＝電圧Ｖａ＋電圧Ｖｓｃ）を印加する。
　そして、１行目の走査電極ＳＣ１に負の電圧Ｖａの走査パルスを印加するとともに、データ電極Ｄ１～データ電極Ｄｍのうちの１行目において発光するべき放電セルのデータ電極Ｄｋ（ｋ＝１～ｍ）に正の電圧Ｖｄの書込みパルスを印加する。このときデータ電極Ｄｋと走査電極ＳＣ１との交差部の電圧差は、外部印加電圧の差（電圧Ｖｄ－電圧Ｖａ）にデータ電極Ｄｋ上の壁電圧と走査電極ＳＣ１上の壁電圧との差が加算されたものとなる。これによりデータ電極Ｄｋと走査電極ＳＣ１との電圧差が放電開始電圧を超え、データ電極Ｄｋと走査電極ＳＣ１との間に放電が発生する。
　また、維持電極ＳＵ１～維持電極ＳＵｎに電圧Ｖｅ２を印加しているため、維持電極ＳＵ１と走査電極ＳＣ１との電圧差は、外部印加電圧の差である（電圧Ｖｅ２－電圧Ｖａ）に維持電極ＳＵ１上の壁電圧と走査電極ＳＣ１上の壁電圧との差が加算されたものとなる。このとき、電圧Ｖｅ２を、放電開始電圧をやや下回る程度の電圧値に設定することで、維持電極ＳＵ１と走査電極ＳＣ１との間を、放電には至らないが放電が発生しやすい状態とすることができる。
　これにより、データ電極Ｄｋと走査電極ＳＣ１との間に発生する放電を引き金にして、データ電極Ｄｋと交差する領域にある維持電極ＳＵ１と走査電極ＳＣ１との間に放電を発生することができる。こうして、発光するべき放電セルに書込み放電が発生し、走査電極ＳＣ１上に正の壁電圧が蓄積され、維持電極ＳＵ１上に負の壁電圧が蓄積され、データ電極Ｄｋ上にも負の壁電圧が蓄積される。
　このようにして、１行目において発光するべき放電セルで書込み放電を発生して各電極上に壁電圧を蓄積する書込み動作を行う。一方、書込みパルスを印加しなかったデータ電極３２と走査電極ＳＣ１との交差部の電圧は放電開始電圧を超えないので、書込み放電は発生しない。以上の書込み動作をｎ行目の放電セルに至るまで行い、書込み期間が終了する。
　続く維持期間では、輝度重みに所定の輝度倍率を乗じた数の維持パルスを表示電極対２４に交互に印加して、書込み放電を発生した放電セルに維持放電を発生し、その放電セルを発光させる。
　この維持期間では、まず走査電極ＳＣ１～走査電極ＳＣｎに正の電圧Ｖｓの維持パルスを印加するとともに維持電極ＳＵ１～維持電極ＳＵｎにベース電位となる接地電位、すなわち０（Ｖ）を印加する。書込み放電を発生した放電セルでは、走査電極ＳＣｉと維持電極ＳＵｉとの電圧差が、維持パルスの電圧Ｖｓに走査電極ＳＣｉ上の壁電圧と維持電極ＳＵｉ上の壁電圧との差が加算されたものとなる。
　これにより、走査電極ＳＣｉと維持電極ＳＵｉとの電圧差が放電開始電圧を超え、走査電極ＳＣｉと維持電極ＳＵｉとの間に維持放電が発生する。そして、この放電により発生した紫外線により蛍光体層３５が発光する。また、この放電により、走査電極ＳＣｉ上に負の壁電圧が蓄積され、維持電極ＳＵｉ上に正の壁電圧が蓄積される。さらに、データ電極Ｄｋ上にも正の壁電圧が蓄積される。書込み期間において書込み放電が発生しなかった放電セルでは維持放電は発生せず、初期化期間の終了時における壁電圧が保たれる。
　続いて、走査電極ＳＣ１～走査電極ＳＣｎにはベース電位となる０（Ｖ）を、維持電極ＳＵ１～維持電極ＳＵｎには維持パルスをそれぞれ印加する。維持放電を発生した放電セルでは、維持電極ＳＵｉと走査電極ＳＣｉとの電圧差が放電開始電圧を超える。これにより、再び維持電極ＳＵｉと走査電極ＳＣｉとの間に維持放電が発生し、維持電極ＳＵｉ上に負の壁電圧が蓄積され、走査電極ＳＣｉ上に正の壁電圧が蓄積される。
　以降同様に、走査電極ＳＣ１～走査電極ＳＣｎと維持電極ＳＵ１～維持電極ＳＵｎとに、輝度重みに輝度倍率を乗じた数の維持パルスを交互に印加する。こうすることで、書込み期間において書込み放電を発生した放電セルで維持放電が継続して発生する。
　そして、維持期間における維持パルスの発生後に、維持電極ＳＵ１～維持電極ＳＵｎおよびデータ電極Ｄ１～データ電極Ｄｍには０（Ｖ）を印加したまま、走査電極ＳＣ１～走査電極ＳＣｎに、０（Ｖ）から電圧Ｖｅｒｓに向かって緩やかに上昇する傾斜波形電圧を印加する。以下、この傾斜波形電圧を、「消去ランプ電圧Ｌ３」と呼称する。
　消去ランプ電圧Ｌ３は、上りランプ電圧Ｌ１よりも急峻な勾配に設定する。消去ランプ電圧Ｌ３の勾配の一例として、例えば、約１０Ｖ／μｓｅｃという数値を挙げることができる。電圧Ｖｅｒｓを放電開始電圧を超える電圧に設定することにより、維持放電を発生した放電セルの維持電極ＳＵｉと走査電極ＳＣｉとの間で、微弱な放電が発生する。この微弱な放電は、走査電極ＳＣ１～走査電極ＳＣｎへの印加電圧が放電開始電圧を超えて上昇する期間、持続して発生する。
　このとき、この微弱な放電で発生した荷電粒子は、維持電極ＳＵｉと走査電極ＳＣｉとの間の電圧差を緩和するように、維持電極ＳＵｉ上および走査電極ＳＣｉ上に蓄積されていく。したがって、維持放電が発生した放電セルにおいて、データ電極Ｄｋ上の正の壁電荷を残したまま、走査電極ＳＣｉおよび維持電極ＳＵｉ上の、壁電圧の一部または全部が消去される。すなわち、消去ランプ電圧Ｌ３によって発生する放電は、維持放電が発生した放電セル内に蓄積された不要な壁電荷を消去する「消去放電」として働く。
　上昇する電圧があらかじめ定めた電圧Ｖｅｒｓに到達したら、走査電極ＳＣ１～走査電極ＳＣｎに印加する電圧をベース電位となる０（Ｖ）まで下降する。こうして、維持期間における維持動作が終了する。
　第２ＳＦの初期化期間では、第１ＳＦにおける初期化期間の前半部を省略した駆動電圧波形を各電極に印加する。維持電極ＳＵ１～維持電極ＳＵｎには電圧Ｖｅ１を、データ電極Ｄ１～データ電極Ｄｍには０（Ｖ）を、それぞれ印加する。走査電極ＳＣ１～走査電極ＳＣｎには放電開始電圧未満となる電圧Ｖｉ３’（例えば、０（Ｖ））から放電開始電圧を超える負の電圧Ｖｉ４に向かって緩やかに下降する下りランプ電圧Ｌ４を印加する。この下りランプ電圧Ｌ４の勾配の一例として、例えば、約－２．５Ｖ／μｓｅｃという数値を挙げることができる。
　これにより、直前のサブフィールド（図３では、第１ＳＦ）の維持期間で維持放電を発生した放電セルでは微弱な初期化放電が発生する。そして、走査電極ＳＣｉ上および維持電極ＳＵｉ上の壁電圧が弱められ、データ電極Ｄｋ上の壁電圧も書込み動作に適した値に調整される。一方、直前のサブフィールドの維持期間で維持放電を発生しなかった放電セルでは、初期化放電は発生せず、直前のサブフィールドの初期化期間終了時における壁電荷がそのまま保たれる。このように、第２ＳＦにおける初期化動作は、直前のサブフィールドの維持期間で維持放電を発生した放電セルに対して初期化放電を発生する選択初期化動作となる。
　第２ＳＦの書込み期間および維持期間では、維持パルスの発生数を除き、各電極に対して第１ＳＦの書込み期間および維持期間と同様の駆動電圧波形を印加する。また、第３ＳＦ以降の各サブフィールドでは、維持パルスの発生数を除き、各電極に対して第２ＳＦと同様の駆動電圧波形を印加する。
　以上が、本実施の形態においてパネル１０の各電極に印加する駆動電圧波形の概要である。
　次に、本実施の形態におけるプラズマディスプレイ装置の構成について説明する。図４は、本発明の一実施の形態におけるプラズマディスプレイ装置１の回路ブロック図である。プラズマディスプレイ装置１は、パネル１０、画像信号処理回路４１、データ電極駆動回路４２、走査電極駆動回路４３、維持電極駆動回路４４、タイミング発生回路４５および各回路ブロックに必要な電源を供給する電源回路（図示せず）を備えている。
　画像信号処理回路４１は、入力された画像信号ｓｉｇにもとづき、各放電セルに階調値を割り当てる。そして、その階調値を、サブフィールド毎の発光・非発光を示す画像データに変換する。
　例えば、入力された画像信号ｓｉｇがＲ信号、Ｇ信号、Ｂ信号を含むときには、そのＲ信号、Ｇ信号、Ｂ信号にもとづき、各放電セルにＲ、Ｇ、Ｂの各階調値を割り当てる。あるいは、入力された画像信号ｓｉｇが輝度信号（Ｙ信号）および彩度信号（Ｃ信号、またはＲ－Ｙ信号およびＢ－Ｙ信号、またはｕ信号およびｖ信号等）を含むときには、その輝度信号および彩度信号にもとづきＲ信号、Ｇ信号、Ｂ信号を算出し、その後、各放電セルにＲ、Ｇ、Ｂの各階調値（１フィールドで表現される階調値）を割り当てる。そして、各放電セルに割り当てたＲ、Ｇ、Ｂの階調値を、サブフィールド毎の発光・非発光を示す画像データに変換する。
　なお、本実施の形態では、後述するように、画像信号処理回路４１において、「ローディング補正」と呼称する補正を画像信号に施す。そして、画像信号処理回路４１では、この補正を施した後の画像信号にもとづき、各放電セルにＲ、Ｇ、Ｂの各画像データを割り当てる。
　タイミング発生回路４５は、水平同期信号Ｈおよび垂直同期信号Ｖにもとづき各回路ブロックの動作を制御する各種のタイミング信号を発生する。そして、発生したタイミング信号をそれぞれの回路ブロック（画像信号処理回路４１、データ電極駆動回路４２、走査電極駆動回路４３および維持電極駆動回路４４等）へ供給する。
　走査電極駆動回路４３は、初期化波形発生回路、維持パルス発生回路、走査パルス発生回路（図示せず）を有する。初期化波形発生回路は、初期化期間に走査電極ＳＣ１～走査電極ＳＣｎに印加する初期化波形を発生する。維持パルス発生回路は、維持期間に走査電極ＳＣ１～走査電極ＳＣｎに印加する維持パルスを発生する。走査パルス発生回路は、複数の走査電極駆動ＩＣ（走査ＩＣ）を備え、書込み期間に走査電極ＳＣ１～走査電極ＳＣｎに印加する走査パルスを発生する。そして、走査電極駆動回路４３は、タイミング発生回路４５から供給されるタイミング信号にもとづいて走査電極ＳＣ１～走査電極ＳＣｎをそれぞれ駆動する。
　データ電極駆動回路４２は、画像データを構成するサブフィールド毎のデータを、各データ電極Ｄ１～データ電極Ｄｍに対応する信号に変換する。そして、その信号、およびタイミング発生回路４５から供給されるタイミング信号にもとづいて、各データ電極Ｄ１～データ電極Ｄｍを駆動する。
　維持電極駆動回路４４は、維持パルス発生回路および電圧Ｖｅ１、電圧Ｖｅ２を発生する回路を備え（図示せず）、タイミング発生回路４５から供給されるタイミング信号にもとづいて維持電極ＳＵ１～維持電極ＳＵｎを駆動する。
　次に、駆動負荷の変化により生じる発光輝度の差について説明する。
　図５Ａ、図５Ｂは、駆動負荷の変化により生じる発光輝度の差を説明するための概略図である。図５Ａは、一般に「ウインドウパターン」と呼ばれる画像がパネル１０に表示されたときの理想的な表示画像を示したものである。図面に示す領域Ｂおよび領域Ｄは同じ信号レベル（例えば、２０％）の領域であり、領域Ｃは領域Ｂおよび領域Ｄよりも信号レベルが低い（例えば、５％）領域である。なお、本実施の形態で用いる「信号レベル」とは、輝度信号の階調値であってもよく、あるいは、Ｒ信号の階調値、Ｂ信号の階調値、Ｇ信号の階調値であってもよい。
　図５Ｂは、図５Ａに示した「ウインドウパターン」をパネル１０に表示したときの表示画像を概略的に示した図と信号レベル２０１と発光輝度２０２とを示す図である。なお、図５Ｂのパネル１０において表示電極対２４は図２に示したパネル１０と同様に行方向（パネル１０の長辺に平行な方向、図面では、横方向）に延長して配列されているものとする。また、図５Ｂの信号レベル２０１は、図５Ｂのパネル１０に示すＡ１－Ａ１線における画像信号の信号レベルを示したものであり、横軸は画像信号の信号レベルの大きさを表し、縦軸はパネル１０のＡ１－Ａ１線における表示位置を表す。また、図５Ｂの発光輝度２０２は、パネル１０のＡ１－Ａ１線における表示画像の発光輝度を示したものであり、横軸は表示画像の発光輝度の大きさを表し、縦軸はパネル１０のＡ１－Ａ１線における表示位置を表す。
　図５Ｂに示すように、「ウインドウパターン」をパネル１０に表示すると、信号レベル２０１に示すように、領域Ｂと領域Ｄとは同じ信号レベルであるにもかかわらず、発光輝度２０２に示すように領域Ｂと領域Ｄとで発光輝度に差が生じることがある。これは、以下のような理由によるものと考えられる。
　表示電極対２４は行方向（パネル１０の長辺に平行な方向、図面では、横方向）に延長して配列されている。そのため、図５Ｂのパネル１０に示すように、「ウインドウパターン」をパネル１０に表示すると、領域Ｂだけを通る表示電極対２４と、領域Ｃと領域Ｄとを通る表示電極対２４とが生じる。そして、領域Ｂを通る表示電極対２４よりも、領域Ｃと領域Ｄとを通る表示電極対２４の方が、駆動負荷は小さくなる。これは、領域Ｃの方が領域Ｂよりも信号レベルが低く発光輝度も低いので、領域Ｃと領域Ｄとを通る表示電極対２４に流れる放電電流の方が、領域Ｂを通る表示電極対２４に流れる放電電流よりも少なくなるためである。
　したがって、領域Ｃと領域Ｄとを通る表示電極対２４では、領域Ｂを通る表示電極対２４よりも、駆動電圧の電圧降下が小さくなる。そのため、例えば維持パルスに関しても、領域Ｃと領域Ｄとを通る表示電極対２４の方が、領域Ｂを通る表示電極対２４よりも電圧降下が小さくなる。その結果、領域Ｂに含まれる放電セルにおける維持放電よりも、領域Ｄに含まれる放電セルにおける維持放電の方が、放電強度が強くなり、同じ信号レベルであるにもかかわらず領域Ｄの方が領域Ｂよりも発光輝度が上昇するものと考えられる。以下、このような現象を「ローディング現象」と呼称する。すなわち、ローディング現象とは、行毎に生じる表示電極対２４の駆動負荷の差によって、行毎に放電セルの発光輝度に差が生じる現象のことである。
　図６Ａ、図６Ｂ、図６Ｃ、図６Ｄは、ローディング現象を概略的に説明するための図であり、「ウインドウパターン」において信号レベルの低い領域Ｃの面積を徐々に変更してパネル１０に表示したときの表示画像を概略的に示した図である。なお、図６Ａにおける領域Ｄ１、図６Ｂにおける領域Ｄ２、図６Ｃにおける領域Ｄ３、図６Ｄにおける領域Ｄ４は、それぞれ領域Ｂと同じ信号レベル（例えば、２０％）であり、図６Ａにおける領域Ｃ１、図６Ｂにおける領域Ｃ２、図６Ｃにおける領域Ｃ３、図６Ｄにおける領域Ｃ４は、それぞれ互いに同じ信号レベル（例えば、５％）であるものとする。
　そして、図６Ａ、図６Ｂ、図６Ｃ、図６Ｄに示すように、領域Ｃ１、領域Ｃ２、領域Ｃ３、領域Ｃ４と領域Ｃの面積が大きくなるにつれ、領域Ｃ、領域Ｄを通る表示電極対２４の駆動負荷は減少する。その結果、領域Ｄに含まれる放電セルの放電強度が徐々に強くなり、領域Ｄの発光輝度は、領域Ｄ１、領域Ｄ２、領域Ｄ３、領域Ｄ４と徐々に上昇する。このように、ローディング現象による発光輝度の上昇は、駆動負荷が変動することにより変化する。本実施の形態は、このローディング現象を軽減し、プラズマディスプレイ装置１における画像表示品質を向上することを目的とする。なお、ローディング現象を軽減するために施す処理を、以下、「ローディング補正」と呼称する。
　図７は、本発明の一実施の形態におけるローディング補正の概略を説明するための図であり、図５Ａに示した「ウインドウパターン」をパネル１０に表示したときの表示画像を概略的に示した図と信号レベル２１１と信号レベル２１２と発光輝度２１３とを示す図である。なお、図７のパネル１０に示す表示画像は、図５Ａに示した「ウインドウパターン」を、本実施の形態におけるローディング補正を施した後でパネル１０に表示したときの表示画像を概略的に示したものである。また、図７の信号レベル２１１は、図７のパネル１０に示すＡ２－Ａ２線における画像信号の信号レベルを示したものであり、横軸は画像信号の信号レベルの大きさを表し、縦軸はパネル１０のＡ２－Ａ２線における表示位置を表す。また、図７の信号レベル２１２は、本実施の形態におけるローディング補正を施した後の画像信号のＡ２－Ａ２線における信号レベルを示したものであり、横軸はローディング補正後の画像信号の信号レベルの大きさを表し、縦軸はパネル１０のＡ２－Ａ２線における表示位置を表す。また、図７の発光輝度２１３は、パネル１０のＡ２－Ａ２線における表示画像の発光輝度を示したものであり、横軸は表示画像の発光輝度の大きさを表し、縦軸はパネル１０のＡ２－Ａ２線における表示位置を表す。
　本実施の形態では、放電セル毎に、その放電セルを通る表示電極対２４の駆動負荷にもとづく補正値を算出し、画像信号に補正を加えることでローディング補正を行う。例えば、図７のパネル１０に示すような画像をパネル１０に表示する際には、領域Ｂと領域Ｄとでは同じ信号レベルであるが、領域Ｄを通る表示電極対２４は領域Ｃも通るため駆動負荷が小さいと判断することができる。そこで、図７の信号レベル２１２に示すように領域Ｄの信号レベルに補正を加える。これにより、図７の発光輝度２１３に示すように、表示画像における領域Ｂと領域Ｄとで発光輝度の大きさを互いに合わせて、ローディング現象を軽減する。
　このように、本実施の形態では、ローディング現象が発生すると予想される領域における画像信号に補正を加え、その領域の表示画像における発光輝度を減少させることでローディング現象を軽減する。このとき、本実施の形態では、後述するパターン検出部において、表示画像におけるローディング現象の発生の有無を判定し、その判定結果にもとづき「調整係数」と呼称する係数を発生するものとする。そして、ローディング補正に用いるために算出した補正ゲインにその調整係数を乗算して調整後補正ゲインを発生し、その調整後補正ゲインを用いてローディング補正を行うものとする。
　この、本実施の形態におけるローディング補正について詳細に説明する。
　図８は、本発明の一実施の形態における画像信号処理回路４１の回路ブロック図である。なお、図８には、本実施の形態におけるローディング補正に関係するブロックを示し、それ以外の回路ブロックは省略している。
　画像信号処理回路４１は、ローディング補正部７０を有する。ローディング補正部７０は、点灯セル数算出部６０と、負荷値算出部６１と、補正ゲイン算出部６２と、パターン検出部６３と、補正ゲイン調整部６４と、調整係数発生部６５と、乗算器６８と、補正部６９とを備える。
　点灯セル数算出部６０は、点灯させる放電セルの数を、表示電極対２４毎、かつサブフィールド毎に算出する。以下、点灯させる放電セルを「点灯セル」、点灯させない放電セルを「非点灯セル」と呼称する。
　負荷値算出部６１は、点灯セル数算出部６０における算出結果を受け、本実施の形態における駆動負荷算出方法にもとづく演算を行う。この演算は、後述する「負荷値」および「最大負荷値」を算出する演算である。
　補正ゲイン算出部６２は、負荷値算出部６１における演算結果にもとづき補正ゲインを算出する。
　パターン検出部６３は、画像信号および負荷値算出部６１における演算結果にもとづき、表示画像におけるローディング現象の発生の有無を判定し、その判定結果を「連続性検出フラグ」として出力する。なお、パターン検出部６３は、その判定結果が「有り」のとき、すなわち、表示画像にローディング現象が発生すると判定したときには、連続性検出フラグを「１」にする。また、その判定結果が「無し」のとき、すなわち、表示画像にローディング現象が発生しないと判定したときには、連続性検出フラグを「０」にして出力する。このパターン検出部６３の詳細は後述する。
　調整係数発生部６５は、パターン検出部６３から出力される連続性検出フラグにもとづき調整係数を発生する。このとき、調整係数発生部６５は、最大値が「１」、最小値が「０」となるように調整係数を発生する。そして、パターン検出部６３の判定結果が「無し」から「有り」に変化するとき、すなわち、連続性検出フラグが「０」から「１」に変化するときには、調整係数を「０」から「１」に向けて急峻に大きくする。また、パターン検出部６３の判定結果が「有り」から「無し」に変化するとき、すなわち、連続性検出フラグが「１」から「０」に変化するときには、調整係数を「１」から「０」に向けて緩やかに小さくする。この調整係数発生部６５の詳細は後述する。
　補正ゲイン調整部６４は、調整係数発生部６５から出力される調整係数を、補正ゲイン算出部６２から出力される補正ゲインに乗算して調整後補正ゲインを発生する。したがって、調整係数が最小値である「０」のときには調整後補正ゲインは「０」となり、調整係数が最大値である「１」のときには、調整後補正ゲインは補正ゲイン算出部６２から出力される補正ゲインに等しい値となる。
　乗算器６８は、補正ゲイン調整部６４から出力される調整後補正ゲインを入力画像信号に乗算し、補正信号として出力する。
　補正部６９は、乗算器６８から出力される補正信号を入力画像信号から減算し、補正後画像信号として出力する。
　次に、本実施の形態における補正ゲインの算出方法について説明する。なお、本実施の形態では、この演算を点灯セル数算出部６０、負荷値算出部６１および補正ゲイン算出部６２において行う。
　本実施の形態では、点灯セル数算出部６０における算出結果にもとづき「負荷値」および「最大負荷値」と呼称する２つの数値を算出する。この「負荷値」および「最大負荷値」は、放電セルにおけるローディング現象の発生量を推定するために用いる数値である。
　まず、図９を用いて本実施の形態における「負荷値」について説明し、続いて、図１０を用いて本実施の形態における「最大負荷値」について説明する。
　図９は、本発明の一実施の形態における「負荷値」の算出方法を説明するための概略図であり、図５Ａに示した「ウインドウパターン」をパネル１０に表示したときの表示画像を概略的に示した図と点灯状態２２１と算出値２２２とを示す図である。また、図９の点灯状態２２１は、図９のパネル１０に示すＡ３－Ａ３線における各放電セルの点灯・非点灯をサブフィールド毎に示した概略図であり、横方向の欄はパネル１０のＡ３－Ａ３線における表示位置を表し、縦方向の欄はサブフィールドを表す。また、「１」は点灯を、空欄は非点灯を表す。また、図９の算出値２２２は、本実施の形態における「負荷値」の算出方法を概略的に示した図であり、横方向の欄は図面の左から順に、「点灯セル数」、「輝度重み」、「放電セルＢの点灯状態」、「算出値」を表し、縦方向の欄はサブフィールドを表す。なお、本実施の形態では、説明を簡略化するために、行方向の放電セル数が１５であるものとする。したがって、図９のパネル１０に示すＡ３－Ａ３線上に、１５個の放電セルが配置されているものとして以下の説明を行う。ただし、実際には、パネル１０の行方向における放電セル数（例えば、１９２０×３）に合わせて以下の各演算を行う。
　図９のパネル１０に示すＡ３－Ａ３線上に配置された１５個の各放電セルの各サブフィールドにおける点灯状態が、例えば、点灯状態２２１に示すような状態であるものとする。すなわち、図９のパネル１０に示す領域Ｃに含まれる中央５個の放電セルにおいては第１ＳＦから第３ＳＦまでが点灯し第４ＳＦから第８ＳＦまでは非点灯であり、領域Ｃに含まれない左右５個ずつの放電セルにおいては第１ＳＦから第６ＳＦまでが点灯し第７ＳＦおよび第８ＳＦは非点灯であるものとする。
　Ａ３－Ａ３線上に配置された１５個の放電セルがこのような点灯状態のとき、そのうちの１つの放電セル、例えば、図面に示す放電セルＢにおける「負荷値」は、次のようにして求める。
　まず、Ａ３－Ａ３線上に配置された１５個の放電セルにおいて、各サブフィールドの点灯セルの数を算出する。図９に示す例では、第１ＳＦから第３ＳＦまでは、Ａ３－Ａ３線上の１５個の放電セルの全てが点灯している。したがって、第１ＳＦから第３ＳＦまでの点灯セル数は「１５」となる。また、第４ＳＦから第６ＳＦまでは、Ａ３－Ａ３線上の１５個の放電セルのうち１０個の放電セルが点灯している。したがって、第４ＳＦから第６ＳＦまでの点灯セル数は「１０」となる。そして、第７ＳＦと第８ＳＦでは、Ａ３－Ａ３線上の１５個の放電セルの全てが非点灯である。したがって、第７ＳＦと第８ＳＦの点灯セル数は「０」となる。すなわち、図９の算出値２２２の「点灯セル数」の各欄は、第１ＳＦから第３ＳＦまでは「１５」となり、第４ＳＦから第６ＳＦまでは「１０」となり、第７ＳＦ、第８ＳＦは「０」となる。
　次に、このようにして求めた各サブフィールドの点灯セル数に、各サブフィールドの輝度重みと、放電セルＢにおける各サブフィールドの点灯状態とをそれぞれ乗算する。この乗算の結果が本実施の形態における「算出値」となる。なお、本実施の形態では、各サブフィールドの輝度重みを、図９の算出値２２２の「輝度重み」の各欄に示すように、第１ＳＦから第８ＳＦまで、順に（１、２、４、８、１６、３２、６４、１２８）とする。また、本実施の形態では、点灯を「１」、非点灯を「０」とする。そのため、放電セルＢにおける点灯状態は、算出値２２２の「放電セルＢの点灯状態」の各欄に示すように、第１ＳＦから第８ＳＦまで、順に（１、１、１、１、１、１、０、０）となる。したがって、それらの乗算結果は、算出値２２２の「算出値」の各欄に示すように、第１ＳＦから第８ＳＦまで、順に（１５、３０、６０、８０、１６０、３２０、０、０）となる。そして、本実施の形態では、それらの算出値の総和を求める。例えば、図９の算出値２２２に示す例では、算出値の総和は「６６５」となる。この総和が、放電セルＢにおける「負荷値」となる。本実施の形態では、このような演算を各放電セルに対して行い、放電セル毎に「負荷値」を求める。
　図１０は、本発明の一実施の形態における「最大負荷値」の算出方法を説明するための概略図であり、図５Ａに示した「ウインドウパターン」をパネル１０に表示したときの表示画像を概略的に示した図と点灯状態２３１と算出値２３２とを示す図である。また、図１０の点灯状態２３１は、放電セルＢの点灯状態を図１０のパネル１０に示すＡ４－Ａ４線上の全放電セルにあてはめたときの点灯・非点灯をサブフィールド毎に示した概略図であり、横方向の欄はパネル１０のＡ４－Ａ４線における表示位置を表し、縦方向の欄はサブフィールドを表す。また、図１０の算出値２３２は、本実施の形態における「最大負荷値」の算出方法を概略的に示した図であり、横方向の欄は図面の左から順に、「点灯セル数」、「輝度重み」、「放電セルＢの点灯状態」、「算出値」を表し、縦方向の欄はサブフィールドを表す。
　本実施の形態においては、「最大負荷値」を次のようにして算出する。例えば、放電セルＢにおける「最大負荷値」を算出する場合には、図１０の点灯状態２３１に示すように、Ａ４－Ａ４線上の全放電セルが放電セルＢと同様の状態で点灯しているものと仮定して、各サブフィールド毎の点灯セル数を算出する。放電セルＢにおける各サブフィールドの点灯状態は、図９の算出値２２２の「放電セルＢの点灯状態」の各欄に示すように、第１ＳＦから第８ＳＦまで、順に（１、１、１、１、１、１、０、０）である。その点灯状態をＡ４－Ａ４線上の全放電セルに割り当てると、Ａ４－Ａ４線上の全放電セルの点灯状態は、図１０の点灯状態２３１の各欄に示すように、第１ＳＦから第６ＳＦまでが「１」となり、第７ＳＦ、第８ＳＦは「０」となる。したがって、点灯セル数は、図１０の算出値２３２の「点灯セル数」の各欄に示すように、第１ＳＦから第８ＳＦまで、順に（１５、１５、１５、１５、１５、１５、０、０）となる。ただし、本実施の形態では、Ａ４－Ａ４線上の各放電セルを、実際に点灯状態２３１に示す点灯状態にするわけではない。点灯状態２３１に示す点灯状態は、「最大負荷値」を算出するために、各放電セルが放電セルＢと同じ点灯状態になったと仮定したときの点灯状態を示したものであり、算出値２３２に示す「点灯セル数」は、その仮定の上での点灯セル数を算出したものである。
　次に、このようにして求めた各サブフィールドの点灯セル数に、各サブフィールドの輝度重みと、放電セルＢにおける各サブフィールドの点灯状態とをそれぞれ乗算する。上述したように、本実施の形態では、各サブフィールドの輝度重みを、図１０の算出値２３２の「輝度重み」の各欄に示すように、第１ＳＦから第８ＳＦまで、順に（１、２、４、８、１６、３２、６４、１２８）とする。また、放電セルＢにおける点灯状態は、算出値２３２の「放電セルＢの点灯状態」の各欄に示すように、第１ＳＦから第８ＳＦまで、順に（１、１、１、１、１、１、０、０）である。したがって、それらの乗算の結果は、算出値２３２の「算出値」の各欄に示すように、第１ＳＦから第８ＳＦまで、順に（１５、３０、６０、１２０、２４０、４８０、０、０）となる。そして、それらの算出値の総和を求める。例えば、図１０の算出値２３２に示す例では、算出値の総和は「９４５」となる。この総和が、放電セルＢにおける「最大負荷値」となる。本実施の形態では、このような演算を各放電セルに対して行い、放電セル毎に「最大負荷値」を求める。
　なお、放電セルＢにおける「最大負荷値」は、表示電極対２４上に形成される全放電セル数を各サブフィールドの輝度重みにそれぞれ乗算し、その乗算結果と放電セルＢにおける各サブフィールドの点灯状態とをそれぞれ乗算して、その算出値の総和を求めて算出する構成としてもよい。このような算出方法でも、上述の演算と同様の結果を得ることができる。図１０に示す例では、表示電極対２４上に形成される全放電セル数は、「１５」であり、各サブフィールドの輝度重みは第１ＳＦから順に（１、２、４、８、１６、３２、６４、１２８）であり、放電セルＢにおける各サブフィールドの点灯状態は第１ＳＦから順に（１、１、１、１、１、１、０、０）であるので、それらを乗算すると、その乗算結果は第１ＳＦから順に（１５、３０、６０、１２０、２４０、４８０、０、０）となる。したがって、乗算結果の総和は「９４５」となり、上述の演算と同様の結果が得られる。
　そして、本実施の形態では、次の式（１）から得られる数値を用いて各放電セルにおける補正ゲインを算出する。
　（最大負荷値－負荷値）／最大負荷値・・・・・・・・・・・・式（１）
　例えば、上述した放電セルＢにおける「負荷値」＝６６５、「最大負荷値」＝９４５からは、
　（９４５－６６５）／９４５＝０．２９６
という数値を算出することができる。こうして算出した数値に所定の係数（パネルの特性等に応じてあらかじめ定めた係数）を乗算して補正ゲインを算出する。
　補正ゲイン＝式（１）の結果×所定の係数・・・・・・・・・・式（２）
　さらに、本実施の形態では、パターン検出部６３において、表示画像におけるローディング現象の発生の有無を判定し、その判定結果を用いて補正ゲインを調整する。パターン検出部６３では、まず、ローディング現象が発生しやすい図柄（ローディング現象の発生が予想される図柄）が表示画像に含まれているかどうかを判定する。そして、ローディング現象が発生しやすい図柄が表示画像に含まれていると判定したときは、表示画像にローディング現象が発生すると判定して、その判定結果を表す信号である連続性検出フラグを「１」にする。また、ローディング現象が発生しやすい図柄は表示画像に含まれていないと判定したときは、表示画像にローディング現象が発生しないと判定して、連続性検出フラグを「０」にする。この連続性検出フラグがパターン検出部６３から出力されて調整係数発生部６５に入力される。調整係数発生部６５では、その連続性検出フラグにもとづき調整係数を発生する。そして、補正ゲイン調整部６４は、次の式（３）に示すように、その調整係数を式（２）で算出した補正ゲインに乗算する。
　調整後補正ゲイン＝補正ゲイン×調整係数・・・・・・・・・・式（３）
　こうして、式（２）で発生した補正ゲインを調整し、調整後補正ゲインを発生する。なお、上述したように、調整係数の最大値は「１」であり、最小値は「０」である。したがって、調整後補正ゲインの大きさは、最大値が式（２）で算出した補正ゲインとなり、最小値が「０」となる。そして、調整後補正ゲインは、調整係数の大きさに応じて、式（２）で算出した補正ゲインから「０」の間で変化する。
　そして、この調整後補正ゲインを、次の式（４）に代入して入力画像信号に補正を施す。
　出力画像信号＝入力画像信号－入力画像信号×調整後補正ゲイン・・式（４）
　このようにして、本実施の形態では、表示画像の図柄、および表示画像の図柄の時間的な変化に応じた調整後補正ゲインを発生し、この調整後補正ゲインを用いて表示画像にローディング補正を施す。
　近年の大画面化、高精細化したパネル１０では、走査電極２２および維持電極２３の駆動負荷が大きくなる傾向にある。そして、そのようなパネル１０を使用したプラズマディスプレイ装置１では、表示画像の図柄によって表示電極対２４間の駆動負荷の差が大きくなりやすく、ローディング現象が発生しやすい傾向にある。
　しかし、本実施の形態においては、式（１）および式（２）に示したように、「負荷値」および「最大負荷値」を算出し、これらをローディング補正用の補正ゲインの算出に用いることで、予想される発光輝度の上昇に応じた補正ゲインを精度良く算出することが可能となり、ローディング補正を高精度に行うことが可能となる。なお、１画素を構成するＲ・Ｇ・Ｂの各放電セルで補正ゲインの大きさが変わらないように、Ｒ・Ｇ・Ｂの各放電セルで算出した補正ゲインの平均値（または最大値、または最小値、または中間値）をその画素の補正ゲインとして用いる構成であってもよい。
　さらに、本実施の形態では、パターン検出部６３において表示画像におけるローディング現象の発生の有無を判定し、その判定結果を表す連続性検出フラグにもとづき調整係数を発生する。そして、式（３）に示したように、調整係数を補正ゲインに乗算して調整後補正ゲインを発生し、式（４）に示したように、調整後補正ゲインを用いてローディング補正を行う。これにより、パターン検出部６３においてローディング現象が発生すると判定された画像を表示するとき、すなわち連続性検出フラグが「１」のときには、調整後補正ゲインを大きくして表示画像にローディング補正を施すことが可能となる。また、そうでないとき、すなわち連続性検出フラグが「０」のときには、調整後補正ゲインを「０」にして表示画像にローディング補正を施さないようにすることが可能となる。
　さらに、本実施の形態では、連続性検出フラグが「０」から「１」に変化するとき、すなわち、ローディング現象が発生しないと判定される画像からローディング現象が発生すると判定される画像に切り換わるときには、調整係数を「０」から「１」に向けて急峻に大きくする。これにより、調整後補正ゲインを「０」から補正ゲイン算出部６２で算出した補正ゲインに向けて急峻に大きくすることができ、ローディング現象が発生すると判定される画像が表示される際に、表示画像に速やかにローディング補正を施すことが可能となる。
　一方、本実施の形態において表示画像にローディング補正を施すときには、式（４）に示したように、入力画像信号に補正ゲインを乗算し、それを入力画像信号から減算する処理を行う。そのため、ローディング補正を施さないときとローディング補正を施したときとで、表示画像の明るさが変化することがある。しかし、本実施の形態では、連続性検出フラグが「１」から「０」に変化するとき、すなわち、ローディング現象が発生すると判定される画像からローディング現象が発生しないと判定される画像に切り換わるときには、調整係数を「１」から「０」に向けて緩やかに小さくする。これにより、調整後補正ゲインを、補正ゲイン算出部６２で算出した補正ゲインから「０」に向けて緩やかに小さくすることができる。したがって、表示画像がローディング現象が発生すると判定される画像からローディング現象が発生しないと判定される画像に切り換わるときに、ローディング補正を施した状態からローディング補正を施さない状態への移行を緩やかにすることができ、表示画像に急激な輝度の変化が発生するのを防止することが可能となる。
　なお、ローディング現象が発生する画像に関しては、若干の輝度の変化が生じたとしてもその輝度の変化が認識されにくい場合が多く、むしろ、ローディング現象をできるだけ速やかに軽減する方が画像表示品質を高める点で望ましいことが発明者により確認された。そのため、本実施の形態では、連続性検出フラグが「０」から「１」に変化するときには、できるだけ急峻に調整係数を大きくするものとする。この「急峻」、「緩やか」については、後で具体的に説明する。
　次に、パターン検出部６３の詳細について説明する。
　図１１は、本発明の一実施の形態におけるパターン検出部６３の回路ブロック図である。パターン検出部６３は、隣接画素相関性判定部９０と、負荷値変動判定部９１と、連続性判定部９２とを有する。
　隣接画素相関性判定部９０は、隣接する画素間で各放電セルに割り当てられた階調値を比較し、隣接する画素間の相関性が高いかどうかの相関性判定を行う。
　負荷値変動判定部９１は、パネル１０の画像表示面を複数の領域に分け、負荷値算出部６１において算出される負荷値にもとづき、複数の領域のそれぞれにおいて負荷値の総和を算出し、隣接する領域間で負荷値の総和を比較して負荷値変動判定を行う。
　連続性判定部９２は、隣接画素相関性判定部９０における相関性判定の結果と、負荷値変動判定部９１における負荷値変動判定の結果とにもとづき、表示画像におけるローディング現象の発生の有無を判定する。
　パターン検出部６３を構成する各回路ブロックの詳細について説明する。
　図１２は、本発明の一実施の形態における隣接画素相関性判定部９０の回路ブロック図である。隣接画素相関性判定部９０は、水平隣接画素相関性判定部５１と、垂直隣接画素相関性判定部５２と、階調レベル判定部であるＲＧＢレベル判定部５３と、遅延回路１２６と、アンドゲート１２５とを有し、１つの画素（以下、「注目画素」とも記す）とその画素に隣接する画素とで階調値の比較を行い、注目画素における相関性判定を行う。
　水平隣接画素相関性判定部５１は、遅延回路１０１と、遅延回路１０４と、遅延回路１０７と、減算回路１０２と、減算回路１０５と、減算回路１０８と、比較回路１０３と、比較回路１０６と、比較回路１０９と、アンドゲート１１０とを有する。そして、注目画素と、その画素に対して表示電極対２４が延伸する方向（以下、「水平方向」と呼称する）に隣接する画素との２つの画素に関して、同色の放電セル間で階調値の差分を算出し、各差分と水平隣接画素しきい値とを比較して水平隣接画素相関性判定を行う。
　遅延回路１０１は、画像信号のうちの赤色の信号（Ｒ信号）を１画素分遅延する。この１画素分の遅延とは、例えば、画像信号の１フィールドの時間を、パネル１０を構成する画素の数（例えば、１９２０×１０８０画素）で除算した時間として表すことができる。
　減算回路１０２は、Ｒ信号の階調値から遅延回路１０１で遅延されたＲ信号の階調値を減算し、その減算結果の絶対値を出力する。これにより、水平方向に隣接して並ぶ２つの画素の各Ｒ放電セルに割り当てられた階調値の差分を算出することができる。
　比較回路１０３は、減算回路１０２の出力と、あらかじめ定められた水平隣接画素しきい値とを比較する。そして、減算回路１０２の出力が水平隣接画素しきい値以下のときには「１」を、そうでないときには「０」を出力する。これにより、水平方向に隣接する２つの画素のＲ放電セルに関してＲ信号の階調値の相関性が高いかどうか（階調値が互いに類似した数値かどうか）を判定することができる。
　遅延回路１０４は、画像信号のうちの緑色の信号（Ｇ信号）を１画素分遅延する。
　減算回路１０５は、Ｇ信号の階調値から遅延回路１０４で遅延されたＧ信号の階調値を減算し、その減算結果の絶対値を出力する。これにより、水平方向に隣接して並ぶ２つの画素の各Ｇ放電セルに割り当てられた階調値の差分を算出することができる。
　比較回路１０６は、減算回路１０５の出力と水平隣接画素しきい値とを比較する。そして、減算回路１０５の出力が水平隣接画素しきい値以下のときには「１」を、そうでないときには「０」を出力する。これにより、水平方向に隣接する２つの画素のＧ放電セルに関してＧ信号の階調値の相関性が高いかどうかを判定することができる。
　遅延回路１０７は、画像信号のうちの青色の信号（Ｂ信号）を１画素分遅延する。
　減算回路１０８は、Ｂ信号の階調値から遅延回路１０７で遅延されたＢ信号の階調値を減算し、その減算結果の絶対値を出力する。これにより、水平方向に隣接して並ぶ２つの画素の各Ｂ放電セルに割り当てられた階調値の差分を算出することができる。
　比較回路１０９は、減算回路１０８の出力と水平隣接画素しきい値とを比較する。そして、減算回路１０８の出力が水平隣接画素しきい値以下のときには「１」を、そうでないときには「０」を出力する。これにより、水平方向に隣接する２つの画素のＢ放電セルに関してＢ信号の階調値の相関性が高いかどうかを判定することができる。
　そして、アンドゲート１１０は、比較回路１０３の出力と比較回路１０６の出力と比較回路１０９の出力との論理積演算を行う。したがって、アンドゲート１１０は、比較回路１０３、比較回路１０６、比較回路１０９の各出力が全て「１」のときに「１」を出力し、そうでないときには「０」を出力する。これにより、アンドゲート１１０の出力、すなわち、水平隣接画素相関性判定部５１の出力は、注目画素と、その画素に水平方向に隣接する画素の２つの画素に関して、Ｒ放電セル、Ｇ放電セル、Ｂ放電セルのいずれにおいても階調値の相関性が高いときに「１」となり、そうでないときには「０」となる。このようにして、水平隣接画素相関性判定部５１では、水平方向に隣接する２つの画素の相関性が高いかどうかの水平隣接画素相関性判定を行う。
　垂直隣接画素相関性判定部５２は、遅延回路１１１と、遅延回路１１４と、遅延回路１１７と、減算回路１１２と、減算回路１１５と、減算回路１１８と、比較回路１１３と、比較回路１１６と、比較回路１１９と、アンドゲート１２０とを有する。そして、注目画素と、その画素に対して表示電極対２４に直交する方向（以下、「垂直方向」と呼称する）に隣接する画素との２つの画素に関して、同色の放電セル間で階調値の差分を算出し、各差分と垂直隣接画素しきい値とを比較して垂直隣接画素相関性判定を行う。
　遅延回路１１１は、Ｒ信号を１水平同期期間遅延する。
　減算回路１１２は、Ｒ信号の階調値から遅延回路１１１で遅延されたＲ信号の階調値を減算し、その減算結果の絶対値を出力する。これにより、垂直方向に隣接して並ぶ２つの画素の各Ｒ放電セルに割り当てられた階調値の差分を算出することができる。
　比較回路１１３は、減算回路１１２の出力と、あらかじめ定められた垂直隣接画素しきい値とを比較する。そして、減算回路１１２の出力が垂直隣接画素しきい値以下のときには「１」を、そうでないときには「０」を出力する。これにより、垂直方向に隣接する２つの画素のＲ放電セルに関してＲ信号の階調値の相関性が高いかどうかを判定することができる。
　遅延回路１１４は、Ｇ信号を１水平同期期間遅延する。
　減算回路１１５は、Ｇ信号の階調値から遅延回路１１４で遅延されたＧ信号の階調値を減算し、その減算結果の絶対値を出力する。これにより、垂直方向に隣接して並ぶ２つの画素の各Ｇ放電セルに割り当てられた階調値の差分を算出することができる。
　比較回路１１６は、減算回路１１５の出力と垂直隣接画素しきい値とを比較する。そして、減算回路１１５の出力が垂直隣接画素しきい値以下のときには「１」を、そうでないときには「０」を出力する。これにより、垂直方向に隣接する２つの画素のＧ放電セルに関してＧ信号の階調値の相関性が高いかどうかを判定することができる。
　遅延回路１１７は、Ｂ信号を１水平同期期間遅延する。
　減算回路１１８は、Ｂ信号の階調値から遅延回路１１７で遅延されたＢ信号の階調値を減算し、その減算結果の絶対値を出力する。これにより、垂直方向に隣接して並ぶ２つの画素の各Ｂ放電セルに割り当てられた階調値の差分を算出することができる。
　比較回路１１９は、減算回路１１８の出力と垂直隣接画素しきい値とを比較する。そして、減算回路１１８の出力が垂直隣接画素しきい値以下のときには「１」を、そうでないときには「０」を出力する。これにより、垂直方向に隣接する２つの画素のＢ放電セルに関してＢ信号の階調値の相関性が高いかどうかを判定することができる。
　そして、アンドゲート１２０は、比較回路１１３の出力と比較回路１１６の出力と比較回路１１９の出力との論理積演算を行う。したがって、アンドゲート１２０は、比較回路１１３、比較回路１１６、比較回路１１９の各出力が全て「１」のときに「１」を出力し、そうでないときには「０」を出力する。これにより、アンドゲート１２０の出力、すなわち、垂直隣接画素相関性判定部５２の出力は、注目画素と、その画素に垂直方向に隣接する画素の２つの画素に関して、Ｒ放電セル、Ｇ放電セル、Ｂ放電セルのいずれにおいても階調値の相関性が高いときに「１」となり、そうでないときには「０」となる。このようにして、垂直隣接画素相関性判定部５２では、垂直方向に隣接する２つの画素の相関性が高いかどうかの垂直隣接画素相関性判定を行う。
　ＲＧＢレベル判定部５３は、比較回路１２１と、比較回路１２２と、比較回路１２３と、オアゲート１２４とを有する。そして、注目画素を構成する３つの放電セルに関し、各放電セルのそれぞれに割り当てられた階調値とレベル判定しきい値とを比較してレベル判定を行う。
　比較回路１２１は、Ｒ信号の階調値と、あらかじめ定められたレベル判定しきい値とを比較する。そして、Ｒ信号の階調値がレベル判定しきい値以上のときには「１」を、そうでないときには「０」を出力する。
　比較回路１２２は、Ｇ信号の階調値とレベル判定しきい値とを比較する。そして、Ｇ信号の階調値がレベル判定しきい値以上のときには「１」を、そうでないときには「０」を出力する。
　比較回路１２３は、Ｂ信号の階調値とレベル判定しきい値とを比較する。そして、Ｂ信号の階調値がレベル判定しきい値以上のときには「１」を、そうでないときには「０」を出力する。
　そして、オアゲート１２４は、比較回路１２１の出力と比較回路１２２の出力と比較回路１２３の出力との論理和演算を行う。したがって、オアゲート１２４は、比較回路１２１、比較回路１２２、比較回路１２３の各出力の少なくとも１つが「１」のときには「１」を出力し、そうでないときには「０」を出力する。これにより、オアゲート１２４の出力、すなわち、ＲＧＢレベル判定部５３の出力は、Ｒ放電セル、Ｇ放電セル、Ｂ放電セルの各放電セルに割り当てられた階調値のうちの少なくとも１つがレベル判定しきい値以上となる画素に対しては「１」となり、そうでない画素に対しては「０」となる。こうして、ＲＧＢレベル判定部５３は、注目画素のレベル判定を行う。
　遅延回路１２６は、垂直隣接画素相関性判定部５２の出力を１画素分遅延する。
　そして、アンドゲート１２５は、水平隣接画素相関性判定部５１の出力、すなわち水平隣接画素相関性判定部５１における水平隣接画素相関性判定の結果と、垂直隣接画素相関性判定部５２の出力、すなわち垂直隣接画素相関性判定部５２における垂直隣接画素相関性判定の結果と、ＲＧＢレベル判定部５３の出力、すなわちＲＧＢレベル判定部５３におけるレベル判定の結果と、遅延回路１２６の出力、すなわち垂直隣接画素相関性判定部５２における垂直隣接画素相関性判定の結果を１画素分遅延した結果との論理積演算を行う。したがって、アンドゲート１２５は、水平隣接画素相関性判定部５１、垂直隣接画素相関性判定部５２、ＲＧＢレベル判定部５３、遅延回路１２６の各出力が全て「１」のときに「１」を出力し、そうでないときには「０」を出力する。
　これにより、アンドゲート１２５の出力、すなわち、隣接画素相関性判定部９０の出力は、注目画素と、その画素に対して水平方向に隣接する画素との２つの画素に関して、Ｒ放電セル、Ｇ放電セル、Ｂ放電セルのいずれにおいても階調値の相関性が高く、かつ、注目画素と、その画素に対して垂直方向に隣接する画素との２つの画素に関して、Ｒ放電セル、Ｇ放電セル、Ｂ放電セルのいずれにおいても階調値の相関性が高く、かつ、注目画素に水平方向に隣接する画素と、その画素に対して垂直方向に隣接する画素との２つの画素に関して、Ｒ放電セル、Ｇ放電セル、Ｂ放電セルのいずれにおいても階調値の相関性が高く、かつ、注目画素のＲ放電セル、Ｇ放電セル、Ｂ放電セルの少なくとも１つの放電セルにおいて階調値がレベル判定しきい値以上のときに「１」となり、そうでないときには「０」となる。これが、隣接画素相関性判定部９０における「相関性判定」である。そして隣接画素相関性判定部９０では、パネル１０の画像表示面を構成する全画素に対してこの相関性判定を行い、画素毎に相関性判定の結果を出力する。なお、本実施の形態では、この相関性判定の結果（隣接画素相関性判定部９０の出力）を、「隣接画素相関フラグ」と呼称する。
　階調値が大きく、かつ互いに相関性が高い画素が集中する領域では、ローディング現象が発生したときに明るさの変化が使用者に視認されやすいことが確認された。隣接画素相関性判定部９０において上述の相関性判定を行うのは、そのような図柄が表示画像に含まれていないかどうかを判定するためである。
　なお、本実施の形態においては、水平隣接画素しきい値を階調値の最大値の５％に設定し、垂直隣接画素しきい値を階調値の最大値の５％に設定し、レベル判定しきい値を階調値の最大値の２０％に設定する例を挙げることができる。しかし、本発明は各しきい値が何らこれらの数値に限定されるものではない。各しきい値は、パネル１０の特性やプラズマディスプレイ装置１の仕様、表示画像の視認テスト、ローディング現象が発生しやすい画像をパネル１０へ表示する実験等にもとづき、最適に設定することが望ましい。
　図１３は、本発明の一実施の形態における負荷値変動判定部９１の回路ブロック図である。負荷値変動判定部９１は、領域負荷値変動判定部５４と、加算回路１３８と、比較回路１３９とを有する。そして、垂直方向に隣接する２つの領域間で負荷値の総和を比較して負荷値変動判定を行う。以下、１つの表示電極対２４上に形成される全画素の集合を１ラインと呼称する。
　負荷値変動判定部９１では、１つの表示電極対２４上に複数の領域を設定する。具体的には、１ラインを、各領域の画素数が互いに等しくなるように、複数の領域に分割する。そして、各領域のそれぞれにおいて負荷値の総和を算出し、垂直方向に隣接する２つの領域間で負荷値の総和を比較して領域負荷値変動判定を行う。したがって、負荷値変動判定部９１は、１ラインに設定された領域と等しい数の領域負荷値変動判定部５４を有するものとする。なお、本実施の形態では、１ラインを１６の領域（領域（１）～領域（１６））に分割し、負荷値変動判定部９１は、１６個の領域負荷値変動判定部５４（領域負荷値変動判定部５４（１）～領域負荷値変動判定部５４（１６））を有するものとして以下の説明を行う。ただし、この数値は本実施の形態における一例に過ぎず、本発明は何らこの数値に限定されるものではない。また、各領域の画素数は互いに等しいことが望ましいが、多少のばらつきは許容されるものとする。
　以下、領域（１）に関して領域負荷値変動判定を行う領域負荷値変動判定部５４（１）を例に挙げて説明する。
　領域負荷値変動判定部５４（１）は、負荷値総和算出回路１３０（１）と、遅延回路１３１と、減算回路１３２と、比較回路１３３と、比較回路１３４と、比較回路１３５と、オアゲート１３６と、アンドゲート１３７とを有し、領域（１）における領域負荷値変動判定を行う。
　負荷値総和算出回路１３０（１）は、１ラインを１６の領域に分割したうちの１つの領域（領域（１））において、負荷値算出部６１から出力される負荷値を積算し、領域（１）における負荷値の総和を算出する。
　遅延回路１３１は、負荷値総和算出回路１３０（１）の出力を１水平同期期間遅延する。
　減算回路１３２は、負荷値総和算出回路１３０（１）の出力から、遅延回路１３１で遅延された負荷値総和算出回路１３０（１）の出力を減算し、その減算結果の絶対値を出力する。これにより、垂直方向に隣接して並ぶ２つの領域において、各領域の負荷値の総和の差分、すなわち、負荷値の総和の変化量を算出することができる。
　比較回路１３５は、減算回路１３２の出力と、あらかじめ定められた負荷値変動しきい値とを比較する。そして、減算回路１３２の出力が負荷値変動しきい値以上のときには「１」を、そうでないときには「０」を出力する。これにより、領域（１）と、領域（１）に垂直方向に隣接する領域（１）’との２つの領域間で、負荷値の総和が大きく（負荷値変動しきい値以上に）変化したかどうかを判定することができる。
　比較回路１３３は、負荷値総和算出回路１３０（１）の出力と負荷値レベルしきい値とを比較する。そして、負荷値総和算出回路１３０（１）の出力が負荷値レベルしきい値以上のときには「１」を、そうでないときには「０」を出力する。
　比較回路１３４は、遅延回路１３１で遅延された負荷値総和算出回路１３０（１）の出力と負荷値レベルしきい値とを比較する。そして、遅延回路１３１で遅延された負荷値総和算出回路１３０（１）の出力が負荷値レベルしきい値以上のときには「１」を、そうでないときには「０」を出力する。
　そして、オアゲート１３６は、比較回路１３３の出力と比較回路１３４の出力との論理和演算を行い、アンドゲート１３７は、オアゲート１３６の出力と比較回路１３５の出力との論理積演算を行う。したがって、アンドゲート１３７は、比較回路１３５の出力が「１」で、かつ、比較回路１３３の出力および比較回路１３４の出力の少なくとも一方が「１」のときに「１」を出力し、そうでないときに「０」を出力する。これにより、アンドゲート１３７の出力、すなわち、領域負荷値変動判定部５４（１）の出力は、領域（１）と、領域（１）に垂直方向に隣接する領域（１）’との２つの領域間で負荷値の総和が負荷値変動しきい値以上に変化し、かつ、領域（１）における負荷値の総和と領域（１）’における負荷値の総和との少なくとも一方が負荷値レベルしきい値以上と判断されるときに「１」となり、そうでないときには「０」となる。このようにして、領域負荷値変動判定部５４（１）は、領域（１）に対して、領域（１）’との比較で負荷値の総和が大きく変化したかどうかを判定する。これが、領域負荷値変動判定部５４（１）における「領域負荷値変動判定」である。
　なお、領域（２）から領域（１６）までの各領域において領域負荷値変動判定を行う領域負荷値変動判定部５４（２）から領域負荷値変動判定部５４（１６）までの各回路は、領域負荷値変動判定の対象となる領域が異なるだけで、構成および動作は上述の領域負荷値変動判定部５４（１）と同じであるので、説明を省略する（領域負荷値変動判定部５４（２）～領域負荷値変動判定部５４（１５）は図示せず）。
　加算回路１３８は、領域負荷値変動判定部５４（１）から領域負荷値変動判定部５４（１６）までの各回路の出力を積算する。すなわち、１つのライン上に設定された全ての領域（本実施の形態では、領域（１）から領域（１６）までの１６の領域）における領域負荷値変動判定の結果を積算する。
　そして、比較回路１３９は、加算回路１３８から出力される積算結果とあらかじめ定められた負荷値変動判定しきい値とを比較し、加算回路１３８の出力が負荷値変動判定しきい値以上のときには「１」を出力し、そうでないときには「０」を出力する。これが、負荷値変動判定部９１における「負荷値変動判定」である。そして、負荷値変動判定部９１では、この負荷値変動判定を全ラインに対して行い、ライン毎に負荷値変動判定の結果を出力する。なお、本実施の形態では、この負荷値変動判定の結果（負荷値変動判定部９１の出力）を、「負荷値変動フラグ」と呼称する。このようにして、負荷値変動判定部９１では、垂直方向に隣接するライン間で負荷値が大きく変化するラインを検出する。
　例えば、明るい背景に暗い文字が表示されるような図柄を有する画像を表示すると、背景と文字との境界に相当するラインで負荷値が大きく変動し、そのラインを境界にしてローディング現象が発生しやすいことが確認された。負荷値変動判定部９１において上述の負荷値変動判定を行うのは、そのようなローディング現象が発生しやすい図柄が表示画像に含まれていないかどうかを検出するためである。
　なお、本実施の形態に示す構成では、負荷値変動しきい値を負荷値総和算出回路１３０において算出される最大値の１０％に設定し、負荷値レベルしきい値を同最大値の２０％に設定し、負荷値変動判定しきい値を加算回路１３８において算出される最大値の２５％に設定する例を挙げることができる。しかし、本発明は各しきい値が何らこれらの数値に限定されるものではない。各しきい値は、パネル１０の特性やプラズマディスプレイ装置１の仕様、表示画像の視認テスト、ローディング現象が発生しやすい画像をパネル１０へ表示する実験等にもとづき、最適に設定することが望ましい。
　この、負荷値変動判定部９１における動作の一例を図面を用いて説明する。図１４は、本発明の一実施の形態における負荷値変動判定部９１の動作の一例を説明するための概略図である。図１４には、領域負荷値変動判定部５４（１）、領域負荷値変動判定部５４（２）、領域負荷値変動判定部５４（３）、領域負荷値変動判定部５４（１６）の各回路ブロックにおける負荷値総和算出回路１３０の出力と、遅延回路１３１の出力と、比較回路１３５の出力と、比較回路１３３の出力と、比較回路１３４の出力と、アンドゲート１３７の出力とを示す。
　例えば、領域（１）と、領域（１）に垂直方向に隣接する領域（１）’との２つの領域間で、それぞれの負荷値の総和を比較したときに、負荷値の総和の変化量が負荷値変動しきい値以上であったとすると、領域負荷値変動判定部５４（１）の比較回路１３５からは「１」が出力される。なお、図１４に示す例では、領域負荷値変動判定部５４（３）および領域負荷値変動判定部５４（１６）の比較回路１３５からも「１」が出力されるものと仮定して、本説明を行う。
　また、領域（１）における負荷値の総和が負荷値レベルしきい値以上であれば、領域負荷値変動判定部５４（１）の比較回路１３３からは「１」が出力される。なお、図１４に示す例では、領域負荷値変動判定部５４（１６）の比較回路１３４から「１」が出力されるものと仮定し、また、領域負荷値変動判定部５４（２）の比較回路１３３および比較回路１３４からも「１」が出力されるものと仮定して、本説明を行う。
　領域負荷値変動判定部５４（１）においては、比較回路１３５および比較回路１３３の出力がともに「１」であるため、アンドゲート１３７の出力が「１」となる。これは、領域（１）においては、領域（１）’との比較で、負荷値の総和が大きく増加したことを表す。
　同様に、領域負荷値変動判定部５４（１６）においては、比較回路１３５および比較回路１３４の出力がともに「１」であるため、アンドゲート１３７の出力が「１」となる。これは、領域（１６）においては、領域（１６）’との比較で、負荷値の総和が大きく減少したことを表す。
　一方、領域負荷値変動判定部５４（３）においては、比較回路１３５の出力は「１」であるが、比較回路１３３および比較回路１３４の出力がともに「０」であるため、アンドゲート１３７の出力は「０」となる。これは、領域（３）においては、領域（３）’との間で、負荷値の総和が負荷値変動しきい値以上に変化はしたが、領域（３）、領域（３）’ともに負荷値の総和が負荷値レベルしきい値未満であるため、その変化はローディング現象が発生するほどではないことを表す。
　また、領域負荷値変動判定部５４（２）においては、比較回路１３３および比較回路１３４の出力がともに「１」であるが、比較回路１３５の出力は「０」であるため、アンドゲート１３７の出力は「０」となる。これは、領域（２）、領域（２）’ともに負荷値の総和は負荷値レベルしきい値以上であるが、領域（２）と領域（２）’との間で、負荷値の総和が負荷値変動しきい値未満の変化しかしていないことを表す。
　そして、各領域負荷値変動判定部５４の領域負荷値変動判定結果（アンドゲート１３７の出力）を積算し、その積算結果と負荷値変動判定しきい値とを比較して、負荷値変動判定を行う。
　こうして、領域負荷値変動判定結果が「１」となる領域の数が多いライン、すなわち、負荷値の総和が大きく増加、または減少した領域の数が多いラインを検出することができる。これにより、例えば、明るい背景に暗い文字が表示されるような図柄を有する画像において、背景と文字との境界に相当するラインを検出することが可能となる。
　次に、連続性判定部９２について説明する。図１５は、本発明の一実施の形態における連続性判定部９２の回路ブロック図である。連続性判定部９２は、水平方向連続性判定部５５と、垂直方向連続性判定部５６とを有する。そして、表示画像におけるローディング現象の発生の有無を判定する。
　水平方向連続性判定部５５は、隣接画素相関性判定部９０から出力される隣接画素相関フラグにもとづき水平方向連続性判定を行い、その結果を出力する。なお、本実施の形態では、この水平方向連続性判定の結果（水平方向連続性判定部５５の出力）を「水平方向連続性フラグ」と呼称する。
　垂直方向連続性判定部５６は、負荷値変動判定部９１から出力される負荷値変動フラグおよび水平方向連続性判定部５５から出力される水平方向連続性フラグにもとづき表示画像におけるローディング現象の発生の有無を判定し、その結果を出力する。なお、本実施の形態では、この判定結果（垂直方向連続性判定部５６の出力）を「連続性検出フラグ」と呼称する。そして、この垂直方向連続性判定部５６から出力される連続性検出フラグが、パターン検出部６３の出力となる。
　図１６は、本発明の一実施の形態における水平方向連続性判定部５５の回路ブロック図である。水平方向連続性判定部５５は、遅延回路１４０と、加算回路１４１と、アンドゲート１４２と、最大値検出回路１４３と、比較回路１４４とを有する。
　遅延回路１４０と加算回路１４１とアンドゲート１４２とは、隣接画素相関性判定部９０から出力される隣接画素相関フラグを画素毎に積算する回路を構成する。具体的には、加算回路１４１は、入力信号を１画素分遅延する遅延回路１４０の出力と隣接画素相関フラグとを加算する。加算回路１４１から出力される加算結果は、アンドゲート１４２を介して遅延回路１４０に入力される。そして、加算回路１４１では、遅延回路１４０の出力に、新たな隣接画素相関フラグが加算される。この一連の動作が繰り返されることで、隣接画素相関フラグが画素毎にライン方向に積算される。
　アンドゲート１４２は、加算回路１４１の出力と隣接画素相関フラグとの論理積演算を行い、隣接画素相関フラグが「０」のときに、隣接画素相関フラグの積算値を「０」にリセットする。これにより、アンドゲート１４２の出力は、隣接画素相関フラグ＝「１」の状態が連続した回数、すなわち、隣接画素相関フラグ＝「１」となる画素が水平方向に連続する数、を表すものとなり、隣接画素との相関性が高い画素が水平方向にどの程度連続して並んでいるのかを示すものとなる。
　なお、アンドゲート１４２においては、隣接画素相関フラグの積算値は、ライン毎に「０」にリセットされるものとする。したがって、アンドゲート１４２の出力の最大値は、１ラインの画素数に等しいものとなる。なお、このリセットは、例えば、ラインの切り換わり時（現ラインから次ラインに変わるとき）に隣接画素相関フラグを「０」にすることで行うことができる。
　最大値検出回路１４３は、１ライン毎に、アンドゲート１４２の出力の最大値を検出する。例えば、アンドゲート１４２から出力される数値が、１ラインの期間で、「１００」、「２５０」、「８０」と変化したときには、その最大値となる「２５０」が最大値検出回路１４３の出力となる。すなわち、最大値検出回路１４３の出力は、隣接画素相関フラグが「１」となる画素が水平方向に連続する数の、１ラインにおける最大値を表す。
　比較回路１４４は、最大値検出回路１４３の出力と、あらかじめ定められた水平方向連続性判定しきい値とを比較する。そして、最大値検出回路１４３の出力が水平方向連続性判定しきい値以上のときには「１」を、そうでないときには「０」を出力する。これにより、比較回路１４４の出力は、隣接画素との相関性が高い画素が水平方向に多く連続している（水平方向連続性判定しきい値以上連続している）ラインでは「１」となり、そうでないラインでは「０」となる。このようにして、水平方向連続性判定部５５では、水平方向連続性判定を行う。
　これにより、水平方向連続性判定部５５では、隣接画素との相関性が高い画素が多く連続して並んでいるラインを検出することができる。なお、本実施の形態では、隣接画素との相関性が高い画素が水平方向に多く連続している状態を「水平方向の連続性が高い」と記す。
　図１７は、本発明の一実施の形態における垂直方向連続性判定部５６の回路ブロック図である。垂直方向連続性判定部５６は、遅延回路１４５と、加算回路１４６と、アンドゲート１４７と、比較回路１４８と、アンドゲート１４９と、選択回路１５０と、遅延回路１５１と、選択回路１５２と、加算回路１５３と、アンドゲート１５４と、遅延回路１５５と、比較回路１５６とを有する。
　遅延回路１４５と加算回路１４６とアンドゲート１４７とは、水平方向連続性判定部５５から出力される水平方向連続性フラグをライン毎に積算する回路を構成する。具体的には、加算回路１４６は、入力信号を１水平同期期間遅延する遅延回路１４５の出力と水平方向連続性フラグとを加算する。加算回路１４６から出力される加算結果は、アンドゲート１４７を介して遅延回路１４５に入力される。そして、加算回路１４６では、遅延回路１４５の出力に、新たな水平方向連続性フラグが加算される。この一連の動作が繰り返されることで、水平方向連続性フラグがライン毎に垂直方向に積算される。
　アンドゲート１４７は、加算回路１４６の出力と水平方向連続性フラグとの論理積演算を行い、水平方向連続性フラグが「０」のときに、水平方向連続性フラグの積算値を「０」にリセットする。これにより、アンドゲート１４７の出力は、水平方向連続性フラグ＝「１」の状態が連続した回数、すなわち、水平方向連続性フラグ＝「１」となるラインが垂直方向に連続する数を表すものとなり、水平方向の連続性が高いラインが垂直方向にどの程度連続しているかを示すものとなる。
　なお、アンドゲート１４７においては、水平方向連続性フラグの積算値は、フィールド毎に「０」にリセットされるものとする。したがって、アンドゲート１４７の出力の最大値は、パネル１０を構成するラインの数（表示電極対２４の数）に等しいものとなる。なお、このリセットは、例えば、フィールドの切り換わり時（現フィールドから次フィールドに変わるとき）に水平方向連続性フラグを「０」にすることで行うことができる。
　比較回路１４８は、アンドゲート１４７の出力と、あらかじめ定められた垂直方向連続性判定しきい値とを比較する。そして、アンドゲート１４７の出力が垂直方向連続性判定しきい値以上のときには「１」を、そうでないときには「０」を出力する。これにより、比較回路１４８の出力は、水平方向の連続性が高いラインが垂直方向に多く連続して並んでいる（垂直方向連続性判定しきい値以上連続して並んでいる）ときには「１」となり、そうでないときは「０」となる。このようにして、本実施の形態では、垂直方向連続性判定を行う。
　これにより、垂直方向連続性判定部５６では、表示画像が、水平方向の連続性が高いラインが垂直方向に連続して多く並ぶ画像かどうかを判定することができる。なお、本実施の形態では、水平方向の連続性が高いラインが垂直方向に多く連続している状態を「垂直方向の連続性が高い」と記す。
　アンドゲート１４９は、比較回路１４８から出力される垂直方向連続性判定の結果と負荷値変動判定部９１から出力される負荷値変動フラグとの論理積演算を行い、比較回路１４８の出力と負荷値変動フラグとがともに「１」のときには「１」を出力し、そうでないときには「０」を出力する。これにより、垂直方向の連続性が高いラインのうち、垂直方向に隣接するライン間で負荷値が大きく変化したラインを検出することができる。そして、そのようなラインに対してアンドゲート１４９の出力は「１」となる。
　選択回路１５０は、アンドゲート１４９の出力にもとづき、２つの入力信号のいずれか一方を選択して出力する。具体的には、アンドゲート１４９の出力が「１」のときには「１」を選択し、アンドゲート１４９の出力が「０」のときには選択回路１５２の出力を選択して、出力する。
　遅延回路１５１は、選択回路１５０の出力を１水平同期期間遅延する。
　選択回路１５２は、水平方向連続性フラグにもとづき、２つの入力信号のいずれか一方を選択して出力する。具体的には、水平方向連続性フラグが「１」のときには遅延回路１５１の出力を選択し、水平方向連続性フラグが「０」のときには「０」を選択して、出力する。
　すなわち、選択回路１５０と遅延回路１５１と選択回路１５２とによって構成される回路は、アンドゲート１４９の出力が一旦「１」になると、その後、水平方向連続性フラグが「０」になるまで、連続して「１」を出力し続けるという動作を行う。
　加算回路１５３とアンドゲート１５４と遅延回路１５５とは、選択回路１５０から出力される信号をライン毎に積算する回路を構成する。具体的には、加算回路１５３は、選択回路１５０の出力と、入力信号を１水平同期期間遅延する遅延回路１５５の出力とを加算する。加算回路１５３から出力される加算結果は、アンドゲート１５４を介して遅延回路１５５に入力される。そして、加算回路１５３では、遅延回路１５５の出力に、選択回路１５０の新たな出力が加算される。この一連の動作が繰り返されることで、選択回路１５０の出力がライン毎に垂直方向に積算される。
　アンドゲート１５４は、加算回路１５３の出力と選択回路１５０の出力との論理積演算を行い、選択回路１５０の出力が「０」のときに、加算回路１５３から出力される積算値を「０」にリセットする。これにより、アンドゲート１５４の出力は、垂直方向の連続性が高い複数のラインのうち垂直方向に隣接するライン間で負荷値が大きく変化したラインから、水平方向連続性フラグ＝「０」となるラインまで、水平方向連続性フラグ＝「１」のラインがどの程度連続して発生しているかを示すものとなる。
　この、加算回路１５３とアンドゲート１５４と遅延回路１５５とによって構成される回路から出力される数値（アンドゲート１５４の出力）が、「垂直方向連続性判定の結果と負荷値変動判定の結果と水平方向連続性判定の結果とにもとづき算出される数値」である。
　なお、アンドゲート１５４においては、加算回路１５３から出力される積算値は、フィールド毎に「０」にリセットされるものとする。したがって、アンドゲート１５４の出力の最大値は、パネル１０を構成するラインの数（表示電極対２４の数）に等しいものとなる。このリセットは、例えば、フィールドの切り換わり時（現フィールドから次フィールドに変わるとき）に水平方向連続性フラグを「０」にすることで行うことができる。
　比較回路１５６は、アンドゲート１５４の出力と垂直方向連続性判定しきい値とを比較する。そして、アンドゲート１５４の出力が垂直方向連続性判定しきい値以上のときには「１」を、そうでないときには「０」を出力する。
　これにより、垂直方向連続性判定部５６では、垂直方向の連続性が高いラインのうち垂直方向に隣接するライン間で負荷値が大きく変化したラインから、水平方向連続性フラグ＝「０」となるラインまでのライン数が多い画像、すなわち、水平方向連続性フラグ＝「１」のラインが多く連続している画像を検出することができる。
　そして、本実施の形態では、そのような画像を「ローディング現象が発生しやすい画像」とする。すなわち、比較回路１５６における比較結果を、表示画像におけるローディング現象の発生の有無の判定結果とする。このようにして、本実施の形態では、垂直方向連続性判定部５６において、表示画像におけるローディング現象の発生の有無を判定する。
　なお、本実施の形態においては、水平方向連続性判定しきい値を１ラインの画素数の１５％に設定し、垂直方向連続性判定しきい値をパネル１０を構成するライン数の１０％に設定する例を挙げることができる。しかし、本発明は各しきい値が何らこれらの数値に限定されるものではなく、各しきい値は、パネル１０の特性やプラズマディスプレイ装置１の仕様、表示画像の視認テスト、ローディング現象が発生しやすい画像をパネル１０へ表示する実験等にもとづき、最適に設定することが望ましい。
　次に、垂直方向連続性判定部５６における動作の一例を図面を用いて説明する。図１８は、本発明の一実施の形態における垂直方向連続性判定部５６の動作の一例を説明するための概略図であり、ローディング現象が発生しやすいと考えられる画像を表示したパネル１０を概略的に示すとともに、その画像信号にもとづく垂直方向連続性判定部５６の動作を概略的に示す図である。
　なお、パネル１０には、画像の途中で輝度が中くらい（例えば、３０％）の領域（図面に示すＢの領域）から輝度が低い（例えば、０％）領域（図面に示すＣの領域）に切り換わり、かつ、輝度が高い（例えば、１００％）領域（図面に示すＤの領域）の中にその切り換わりが位置する画像が表示されているものとする。このような画像をパネル１０に表示すると、図５Ｂを用いて説明したように、領域Ｄのうち、領域Ｃに接する領域では、領域Ｂに接する領域よりも輝度が上昇するおそれがあり、領域Ｄにローディング現象が発生しやすいと考えられる。
　なお、図１８には、加算回路１４６に入力される水平方向連続性フラグ（図１７、図１８には「Ｗ１」と示す）と、比較回路１４８の出力（図１７、図１８には「Ｗ２」と示す）と、アンドゲート１４９に入力される負荷値変動フラグ（図１７、図１８には「Ｗ３」と示す）と、選択回路１５０の出力（図１７、図１８には「Ｗ４」と示す）と、比較回路１５６における比較結果（連続性検出フラグ）とを示す。なお、各回路の出力を示すグラフにおいて、縦軸は時間を表し、横軸は各回路における出力値を表す。
　ローディング現象が発生しやすいと考えられる画像を表示したパネル１０では、そうでない画像を表示したときと比較して、隣接画素との相関性が高い画素が連続しているラインが増加する。そのため、ローディング現象が発生しやすいと考えられる画像をパネル１０に表示すると、そうでない画像を表示したときと比較して、水平方向連続性フラグが「１」となるラインの数は増加する。
　図１８には、全ラインで水平方向連続性フラグが「１」になったときの例を示す（Ｗ１のグラフ）。加算回路１４６では、水平方向連続性フラグが「１」の期間、水平方向連続性フラグの値が連続して積算されるので、その間、アンドゲート１４７の出力は増加し続ける。そして、アンドゲート１４７の出力が垂直方向連続性判定しきい値以上となる時刻ｔ１で、比較回路１４８の出力（Ｗ２のグラフ）は「０」から「１」に変化する。
　なお、本実施の形態では、ローディング現象が発生しやすいと考えられる画像をあらかじめ想定し、そのような画像がパネル１０に表示されるときに、比較回路１４８の出力が「０」から「１」に変化するように、垂直方向連続性判定しきい値を設定するものとする。
　一方、負荷値変動判定部９１では、負荷値レベルしきい値、負荷値変動しきい値、負荷値変動判定しきい値の各しきい値を適切に設定することで、垂直方向に隣接するライン間で負荷値の総和が大きく変化する箇所を検出することができる。そして、そのようなラインで負荷値変動フラグは「１」となる。図１８に示す例では、パネル１０に示すＢの領域とＣの領域との境界で負荷値の総和が大きく変化するので、Ｗ３のグラフに示すように、その境界に位置するラインで、負荷値変動フラグは「１」となる。
　そして、アンドゲート１４９の出力は、比較回路１４８の出力と負荷値変動フラグとがともに「１」となる時刻ｔ２で「１」となる。これにより、選択回路１５０の出力（Ｗ４のグラフ）は、時刻ｔ２で「０」から「１」に変化する。
　加算回路１５３では、選択回路１５０の出力が「１」の期間、その値が連続して積算されるので、その間、アンドゲート１５４の出力は増加し続ける。そして、アンドゲート１５４の出力が垂直方向連続性判定しきい値以上となる時刻ｔ３で、比較回路１５６の出力、すなわち連続性検出フラグは「０」から「１」に変化する。
　本実施の形態では、このようにして、ローディング現象が発生しやすい図柄が表示画像に含まれているかどうかを判断し、ローディング現象が発生しやすい図柄が含まれていると判断できる画像に関しては連続性検出フラグを「１」にし、そうでない画像に関しては連続性検出フラグを「０」にする。
　次に、調整係数発生部６５の詳細について説明する。
　図１９は、本発明の一実施の形態における調整係数発生部６５の回路ブロック図である。調整係数発生部６５は、選択回路１６１と、比較回路１６２と、選択回路１６３と、ＩＩＲフィルタ（Ｉｎｆｉｎｉｔｅ　Ｉｍｐｕｌｓｅ　Ｒｅｓｐｏｎｓｅ　Ｆｉｌｔｅｒ）１６４と、遅延回路１６５と、選択回路１６６と、最大値検出回路１６７とを有する。
　選択回路１６１は、連続性検出フラグにもとづき、２つの入力信号のいずれか一方を選択して出力する。具体的には、連続性検出フラグが「１」のときには「１」を選択し、連続性検出フラグが「０」のときには「０」を選択して、出力する。なお、以下の説明では、選択回路１６１の出力をＧＤ（Ｎ）と記す。
　遅延回路１６５は、ＩＩＲフィルタ１６４の出力を１垂直同期期間遅延する。なお、以下の説明では、ＩＩＲフィルタ１６４の出力をＧａ（Ｎ）と記し、遅延回路１６５の出力をＧＤ（Ｎ－１）と記す。
　選択回路１６３は、比較回路１６２の出力にもとづき、２つの入力信号のいずれか一方を選択して出力する。具体的には、比較回路１６２の出力が「１」のときには第１のフィルタ係数Ｋａを選択し、比較回路１６２の出力が「０」のときには第２のフィルタ係数Ｋｂを選択して、出力する。なお、以下の説明では、選択回路１６３の出力をフィルタ係数Ｋと記す。また、本実施の形態においては、第２のフィルタ係数Ｋｂを第１のフィルタ係数Ｋａよりも大きい値に設定するものとする。各フィルタ係数の値としては、第１のフィルタ係数Ｋａを「０．５」とし、第２のフィルタ係数Ｋｂを「０．９」とする例を挙げることができるが、この数値は単なる一実施例に過ぎず、各フィルタ係数は、パネルの特性やプラズマディスプレイ装置１の仕様等に応じて最適に設定することが望ましい。
　ＩＩＲフィルタ１６４は、選択回路１６１の出力であるＧＤ（Ｎ）と、遅延回路１６５の出力であるＧＤ（Ｎ－１）と、選択回路１６３の出力であるフィルタ係数Ｋとを、次の式（５）に用いて出力Ｇａ（Ｎ）を算出する。
　Ｇａ（Ｎ）＝ＧＤ（Ｎ）×Ｋ＋ＧＤ（Ｎ－１）×（１－Ｋ）・・・・式（５）
　したがって、ＩＩＲフィルタ１６４においては、選択回路１６３から第１のフィルタ係数Ｋａが出力されているときには、ＩＩＲフィルタ１６４の応答速度は比較的遅くなって出力Ｇａ（Ｎ）は比較的緩やかに収束し、選択回路１６３から第２のフィルタ係数Ｋｂが出力されているときには、ＩＩＲフィルタ１６４の応答速度は比較的速くなって出力Ｇａ（Ｎ）は比較的速やかに収束する。
　比較回路１６２は、選択回路１６１の出力と、遅延回路１６５の出力ＧＤ（Ｎ－１）とを比較する。これにより、連続性検出フラグが「０」から「１」に変化したのか、あるいは「１」から「０」に変化したのかを検出することができる。例えば、連続性検出フラグが「１」から「０」に変化したときには、選択回路１６１の出力は「０」となり、選択回路１６１の出力は遅延回路１６５の出力ＧＤ（Ｎ－１）以下となる。また、連続性検出フラグが「０」から「１」に変化したときには、選択回路１６１の出力は「１」となり、選択回路１６１の出力は遅延回路１６５の出力ＧＤ（Ｎ－１）以上となる。そして、比較回路１６２は、選択回路１６１の出力が遅延回路１６５の出力ＧＤ（Ｎ－１）以下のときには「１」を、そうでないときには「０」を出力する。こうして、本実施の形態では、連続性検出フラグが「０」から「１」に変化したのか、あるいは「１」から「０」に変化したのかによって、ＩＩＲフィルタ１６４に用いるフィルタ係数Ｋを、第１のフィルタ係数Ｋａと第２のフィルタ係数Ｋｂとのいずれかに切り換える。
　選択回路１６６は、連続性検出フラグにもとづき、２つの入力信号のいずれか一方を選択して出力する。具体的には、連続性検出フラグが「１」のときには「０．６」を選択し、連続性検出フラグが「０」のときには「０」を選択して、出力する。なお、連続性検出フラグが「１」のときに選択される「０．６」という数値は、ローディング補正の効果と、ローディング補正を行うことで発生する輝度の変化とを考慮して設定した数値である。しかし、この数値は本実施の形態における単なる一実施例に過ぎず、パネルの特性やプラズマディスプレイ装置１の仕様等に応じて最適に設定することが望ましい。
　最大値検出回路１６７は、ＩＩＲフィルタ１６４の出力Ｇａ（Ｎ）と、選択回路１６６の出力とを比較し、いずれか大きい方を選択して出力する。この最大値検出回路１６７の出力が、調整係数として調整係数発生部６５から補正ゲイン調整部６４に出力される。
　したがって、調整係数発生部６５においては、連続性検出フラグが「１」から「０」に変化したときには、選択回路１６３において第１のフィルタ係数Ｋａ（例えば、０．５）が選択され、ＩＩＲフィルタ１６４から出力されるＧａ（Ｎ）は「１」から「０」に向けて比較的緩やかに変化することとなる。このとき、選択回路１６６では「０」が選択されるので、最大値検出回路１６７からはＩＩＲフィルタ１６４の出力がそのまま調整係数として出力される。また、連続性検出フラグが「０」から「１」に変化したときには、選択回路１６３において第１のフィルタ係数Ｋａよりも大きい第２のフィルタ係数Ｋｂ（例えば、０．９）が選択され、ＩＩＲフィルタ１６４から出力されるＧａ（Ｎ）は「０」から「１」に向けて比較的急峻に変化することとなる。このとき、選択回路１６６では「０．６」が選択されるので、最大値検出回路１６７から出力される調整係数は、「０」から「０．６」に切り換わり、その後、ＩＩＲフィルタ１６４の出力が「０．６」以上になると、ＩＩＲフィルタ１６４の出力がそのまま調整係数として最大値検出回路１６７から出力される。このように、本実施の形態では、上述した「緩やか」および「急峻」を、ＩＩＲフィルタ１６４に用いる第１のフィルタ係数Ｋａおよび第２のフィルタ係数Ｋｂと、選択回路１６６に用いる設定値によって設定することができる。
　次に、調整係数発生部６５における動作の一例を、図面を用いて説明する。
　図２０は、本発明の一実施の形態における調整係数発生部６５の動作の一例を説明するための概略図である。なお、図面に示す縦軸は調整係数の大きさを表し、横軸は時間を表す。また、図面には、選択回路１６６の出力を破線で示し、ＩＩＲフィルタ１６４の出力を一点鎖線で示し、最大値検出回路１６７の出力を実線で示す。
　時刻ｔ１で連続性検出フラグが「０」から「１」に変化すると、選択回路１６１の出力は「０」から「１」に切り換わる。同時に、選択回路１６６の出力は「０」から「０．６」に切り換わる。
　時刻ｔ１まで選択回路１６１の出力は「０」に維持され、ＩＩＲフィルタ１６４の出力も「０」であったとすると、選択回路１６６の出力が「０」から「０．６」に切り換わる時刻ｔ１で、最大値検出回路１６７から出力される調整係数は「０」から「０．６」に変化する。
　また、時刻ｔ１までＩＩＲフィルタ１６４の出力が「０」であれば、遅延回路１６５の出力も時刻ｔ１で「０」である。したがって、時刻ｔ１で遅延回路１６５の出力（「０」）よりも選択回路１６１の出力（「１」）の方が大きくなり、比較回路１６２の出力は「１」から「０」に変化する。これにより、時刻ｔ１で、選択回路１６６の出力は第１のフィルタ係数Ｋａから第２のフィルタ係数Ｋｂに切り換わる。
　時刻ｔ１以降、ＩＩＲフィルタ１６４では、第２のフィルタ係数Ｋｂが用いられるので、ＩＩＲフィルタ１６４の出力は、選択回路１６１の出力である「１」に向けて急峻に大きくなる。そして、ＩＩＲフィルタ１６４の出力が選択回路１６６の出力より大きくなる時刻ｔ２で、最大値検出回路１６７から出力される調整係数は、「０．６」からＩＩＲフィルタ１６４の出力に切り換わる。
　そして、時刻ｔ２以降、調整係数は、連続性検出フラグが「１」の期間、あるいは、調整係数が「１」に達するまで、第２のフィルタ係数Ｋｂの大きさに応じた変化率で増加する。
　時刻ｔ３で連続性検出フラグが「１」から「０」に変化すると、選択回路１６１の出力は「１」から「０」に切り換わる。同時に、選択回路１６６の出力は「０．６」から「０」に切り換わる。
　そして、時刻ｔ３で遅延回路１６５の出力よりも選択回路１６１の出力（「０」）の方が小さくなるので、比較回路１６２の出力は「０」から「１」に変化する。これにより、時刻ｔ３で、選択回路１６６の出力は第２のフィルタ係数Ｋｂから第１のフィルタ係数Ｋａに切り換えられる。
　時刻ｔ３以降、ＩＩＲフィルタ１６４では、第１のフィルタ係数Ｋａが用いられるので、ＩＩＲフィルタ１６４の出力は、選択回路１６１の出力である「０」に向けて緩やかに小さくなる。
　本実施の形態に示すローディング補正では、図７を用いて説明したように、ローディング現象が発生すると予想される領域における画像信号に補正を加え、その領域の表示画像における発光輝度を減少させることでローディング現象を軽減する。したがって、表示画像における不要な輝度の変化を防止するためには、ローディング現象の発生が予想される画像を表示するときのみローディング補正を施すようにすることが望ましい。そして、本実施の形態では、パターン検出部６３において、各しきい値を適切に設定することで、ローディング現象が発生しやすい図柄が表示画像に含まれているかどうかを判定することが可能となる。したがって、その判定結果（連続性検出フラグ）にもとづき、補正ゲイン算出部６２から出力される補正ゲインに調整を加える構成とすることで、ローディング現象の発生が予想される画像を表示するときのみローディング補正を施すことが可能となり、表示画像における不要な輝度の変化を低減することが可能となる。
　さらに、連続性検出フラグが「０」から「１」に変化するときには、調整係数を「０」から「１」に向けて急峻に大きくし、連続性検出フラグが「１」から「０」に変化するときには、調整係数を「１」から「０」に向けて緩やかに小さくすることで、ローディング現象が発生すると判定される画像が表示される際には表示画像に速やかにローディング補正を施し、ローディング現象が発生すると判定される画像からローディング現象が発生しないと判定される画像に切り換わるときには緩やかにローディング補正を解除して表示画像に急激な輝度の変化が発生するのを防止することが可能となる。
　なお、本実施の形態では、連続性検出フラグが画像の途中で「１」になったとしても、全ての領域で同じ調整係数にするものとする。したがって、図示はしないが、パターン検出部６３における判定結果がでた後で、その判定の元となる画像がパネル１０に表示されるように、パターン検出部６３に入力される画像信号と、パネル１０に表示される画像とに適切な時間差を設けるものとする。
　以上示したように、本実施の形態では、放電セル毎に「負荷値」および「最大負荷値」を算出して補正ゲインを算出する構成とする。これにより、同一表示電極対２４上に形成される放電セル間において維持パルスの電圧降下に大きな差が生じるようなパネル１０を備えたプラズマディスプレイ装置１であっても、表示電極対２４間に生じる駆動負荷の差をより精度良く検出することができ、放電セルの点灯状態に応じた最適な補正ゲインを算出することが可能となる。したがって、ローディング現象により生じると予想される発光輝度の上昇に応じた補正ゲインを精度良く算出することが可能となり、ローディング補正を高精度に行うことが可能となる。
　さらに、本実施の形態では、パターン検出部６３において表示画像におけるローディング現象の発生の有無を判定し、その判定結果にもとづき補正ゲイン算出部６２から出力される補正ゲインに調整を加える構成とする。これにより、ローディング現象が発生すると判定される画像が表示される際には、表示画像に速やかにローディング補正を施すことが可能となる。また、ローディング現象が発生すると判定される画像からローディング現象が発生しないと判定される画像に切り換わるときには、緩やかにローディング補正を解除して表示画像に急激な輝度の変化が発生するのを防止することが可能となる。したがって、表示画像における不要な輝度の変化を低減して、より精度の高いローディング補正を行うことが可能となる。これにより、大画面、高精細化されたパネル１０を用いたプラズマディスプレイ装置１において画像表示品質を大きく向上させることが可能となる。
　なお、本実施の形態では、図２０に、連続性検出フラグが「０」から「１」に変化する時刻ｔ１で調整係数が「０」から「０．６」に増加し、時刻ｔ１から時刻ｔ２の期間は調整係数は「０．６」に固定され、時刻ｔ２以降で調整係数が「０．６」から増加する構成を説明したが、本発明は何らこの構成に限定されるものではない。図２１は、本発明の一実施の形態における調整係数の発生の他の例を説明するための概略図である。例えば、図２１に示すように、連続性検出フラグが「０」から「１」に変化する時刻ｔ１で調整係数を「０」から「０．６」に増加させ、時刻ｔ１以降、調整係数を「０．６」から増加させる構成であってもかまわない。また、この「０．６」という数値も単なる一例に過ぎず、パネル１０の特性やプラズマディスプレイ装置１の仕様等に応じて適切に設定することが望ましい。
　なお、本実施の形態では、調整係数発生部６５において、ＩＩＲフィルタ１６４の出力と選択回路１６６の出力とのいずれか大きい方を出力して調整係数とする構成を説明したが、本発明は何らこの構成に限定されるものではない。例えば、調整係数発生部に選択回路１６６および最大値検出回路１６７を用いず、ＩＩＲフィルタ１６４の出力をそのまま調整係数として出力する構成であってもかまわない。
　なお、負荷値変動判定部９１においては、１つの領域負荷値変動判定部５４が動作しているときには他の領域負荷値変動判定部５４は動作を停止しているので、領域負荷値変動判定部５４の積算値を領域毎にリセットするとともに、その出力を所定期間（例えば、１水平同期期間）保持する構成とすることで、１６個の領域負荷値変動判定部５４の動作と同等の動作を１つの領域負荷値変動判定部５４で実現することも可能である。
　なお、図８のローディング補正部７０の説明では省略したが、負荷値および最大負荷値を算出する際には、その前段で、階調値と各サブフィールドの点灯・非点灯とを対応付けしたコーディングテーブルを用いて画像信号の階調値を一旦画像データに置き換えればよい。
　なお、本実施の形態では、「負荷値」および「最大負荷値」を算出する際に、各サブフィールドの輝度重みと、放電セルにおける各サブフィールドの点灯状態とをそれぞれ乗算する構成を説明したが、例えば、輝度重みに代えて各サブフィールドの維持パルス数を用いてもかまわない。
　なお、一般に用いられている誤差拡散と呼ばれる画像処理を施したときに、階調値の変化点（表示画像の図柄の境界）で拡散される誤差量が増え、輝度の変化が大きい境界部分で境界が強調されて不自然に見えてしまうといった問題が発生するおそれがある。この問題を低減するために、算出した補正ゲインに、誤差拡散用の補正値をランダムに加算または減算し、補正ゲインにランダムな変化を与える構成としてもよい。このような処理を施すことで、誤差拡散を施したときに図柄の境界が強調されて不自然に見えてしまうといった問題を軽減することが可能となる。
　なお、本実施の形態で記した「表示画像におけるローディング現象の発生の有無を判定する」とは、画像信号にローディング補正を施さずにパネル１０に画像を表示した場合にローディング現象が発生するかどうかを判定する、という意味であり、ローディング補正を施した後の表示画像に関してローディング現象の発生の有無を判定する、という意味ではない。
　なお、本発明における実施の形態は、走査電極ＳＣ１～走査電極ＳＣｎを第１の走査電極群と第２の走査電極群とに分割し、書込み期間を、第１の走査電極群に属する走査電極のそれぞれに走査パルスを印加する第１の書込み期間と、第２の走査電極群に属する走査電極のそれぞれに走査パルスを印加する第２の書込み期間とで構成する、いわゆる２相駆動によるパネルの駆動方法にも適用させることができる。その場合も、上述と同様の効果を得ることができる。
　なお、本発明における実施の形態は、走査電極と走査電極とが隣り合い、維持電極と維持電極とが隣り合う電極構造、すなわち前面基板に設けられる電極の配列が、「・・・、走査電極、走査電極、維持電極、維持電極、走査電極、走査電極、・・・」となる電極構造のパネルにおいても、有効である。
　なお、本発明における実施の形態に示した各回路ブロックは、実施の形態に示した各動作を行う電気回路として構成されてもよく、あるいは、同様の動作をするようにプログラミングされたマイクロコンピュータ等を用いて構成されてもよい。
　なお、本実施の形態では、１画素をＲ、Ｇ、Ｂの３色の放電セルで構成する例を説明したが、１画素を４色あるいはそれ以上の色の放電セルで構成するパネルにおいても、本実施の形態に示した構成を適用することは可能であり、同様の効果を得ることができる。
　なお、本発明における実施の形態において示した具体的な数値は、画面サイズが５０インチ、表示電極対２４の数が１０８０のパネル１０の特性にもとづき設定したものであって、単に実施の形態における一例を示したものに過ぎない。本発明はこれらの数値に何ら限定されるものではなく、各数値はパネルの特性やプラズマディスプレイ装置の仕様等にあわせて最適に設定することが望ましい。また、これらの各数値は、上述した効果を得られる範囲でのばらつきを許容するものとする。また、サブフィールド数や各サブフィールドの輝度重み等も本発明における実施の形態に示した値に限定されるものではなく、また、画像信号等にもとづいてサブフィールド構成を切り換える構成であってもよい。
　本発明は、大画面化、高精細化されたパネルであっても、表示電極対間の駆動負荷の差によって表示画像に生じる輝度の変化を低減するとともに、表示画像における不要な輝度の変化を低減して画像表示品質を向上させることができるプラズマディスプレイ装置およびパネルの駆動方法を提供することができるので、プラズマディスプレイ装置およびパネルの駆動方法として有用である。
　１　　プラズマディスプレイ装置
　１０　　パネル
　２１　　前面基板
　２２　　走査電極
　２３　　維持電極
　２４　　表示電極対
　２５，３３　　誘電体層
　２６　　保護層
　３１　　背面基板
　３２　　データ電極
　３４　　隔壁
　３５　　蛍光体層
　４１　　画像信号処理回路
　４２　　データ電極駆動回路
　４３　　走査電極駆動回路
　４４　　維持電極駆動回路
　４５　　タイミング発生回路
　５１　　水平隣接画素相関性判定部
　５２　　垂直隣接画素相関性判定部
　５３　　ＲＧＢレベル判定部
　５４　　領域負荷値変動判定部
　５５　　水平方向連続性判定部
　５６　　垂直方向連続性判定部
　６０　　点灯セル数算出部
　６１　　負荷値算出部
　６２　　補正ゲイン算出部
　６３　　パターン検出部
　６４　　補正ゲイン調整部
　６５　　調整係数発生部
　６８　　乗算器
　６９　　補正部
　７０　　ローディング補正部
　９０　　隣接画素相関性判定部
　９１　　負荷値変動判定部
　９２　　連続性判定部
　１０１，１０４，１０７，１１１，１１４，１１７，１２６，１３１，１４０，１４５，１５１，１５５，１６５　　遅延回路
　１０２，１０５，１０８，１１２，１１５，１１８，１３２　　減算回路
　１０３，１０６，１０９，１１３，１１６，１１９，１２１，１２２，１２３，１３３，１３４，１３５，１３９，１４４，１４８，１５６，１６２　　比較回路
　１１０，１２０，１２５，１３７，１４２，１４７，１４９，１５４　　アンドゲート
　１２４，１３６　　オアゲート
　１３０　　負荷値総和算出回路
　１３８，１４１，１４６，１５３　　加算回路
　１４３　　最大値検出回路
　１５０，１５２，１６１，１６３，１６６　　選択回路
　１６４　　ＩＩＲフィルタ
　１６７　　最大値検出回路

Claims (14)

  1. 走査電極と維持電極とからなる表示電極対を有する放電セルを複数備えるとともに互いに異なる色で発光する複数の放電セルで構成された画素を複数備えたプラズマディスプレイパネルと、
    入力画像信号を前記放電セルにおけるサブフィールド毎の点灯・非点灯を示す画像データに変換する画像信号処理回路とを備え、
    前記画像信号処理回路は、
    点灯させる前記放電セルの数を前記表示電極対毎かつサブフィールド毎に算出する点灯セル数算出部と、
    前記点灯セル数算出部における算出結果にもとづき各放電セルの負荷値を算出する負荷値算出部と、
    前記負荷値算出部における算出結果にもとづき各放電セルの補正ゲインを算出する補正ゲイン算出部と、
    表示画像におけるローディング現象の発生の有無を判定するパターン検出部と、
    前記パターン検出部の判定結果にもとづき調整係数を発生する調整係数発生部と、
    前記調整係数を前記補正ゲインに乗算して調整後補正ゲインを発生する補正ゲイン調整部と、
    前記調整後補正ゲインと前記入力画像信号とを乗算した結果を前記入力画像信号から減算する補正部とを備え、
    前記パターン検出部は、
    隣接する前記画素間で各放電セルに割り当てられた階調値を比較して相関性判定を行う隣接画素相関性判定部と、
    前記プラズマディスプレイパネルの画像表示面を複数の領域に分け、複数の前記領域のそれぞれにおいて前記負荷値の総和を算出し、隣接する２つの前記領域間で前記負荷値の総和を比較して負荷値変動判定を行う負荷値変動判定部と、
    前記隣接画素相関性判定部における相関性判定の結果と前記負荷値変動判定の結果とにもとづき、表示画像におけるローディング現象の発生の有無を判定する連続性判定部とを備えた
    ことを特徴とするプラズマディスプレイ装置。
  2. 前記調整係数発生部は、
    複数のフィルタ係数を切り換えて用いることができるように構成され、前記パターン検出部の判定結果を表す信号から前記調整係数を発生するＩＩＲフィルタを備え、
    前記ＩＩＲフィルタは、前記パターン検出部の判定結果が「無し」から「有り」に変化するときには、「有り」から「無し」に変化するときよりも大きいフィルタ係数を用いる
    ことを特徴とする請求項１に記載のプラズマディスプレイ装置。
  3. 前記調整係数発生部は、
    前記パターン検出部の判定結果が「無し」のときに「０」を発生し、「有り」のときに所定の数値を発生する選択回路を備え、
    前記選択回路の出力と、前記ＩＩＲフィルタの出力とのいずれか大きい方を調整係数として出力する
    ことを特徴とする請求項２に記載のプラズマディスプレイ装置。
  4. 前記隣接画素相関性判定部は、
    １つの画素を構成する複数の放電セルに関し、各放電セルのそれぞれに割り当てられた階調値とレベル判定しきい値とを比較してレベル判定を行う階調レベル判定部と、
    前記１つの画素と前記１つの画素に対して前記表示電極対が延伸する方向に隣接する画素との２つの画素に関して、同色の放電セル間で階調値の差分を算出し、各差分と水平隣接画素しきい値とを比較して水平隣接画素相関性判定を行う水平隣接画素相関性判定部と、
    前記１つの画素と前記１つの画素に対して前記表示電極対に直交する方向に隣接する画素との２つの画素に関して、同色の放電セル間で階調値の差分を算出し、各差分と垂直隣接画素しきい値とを比較して垂直隣接画素相関性判定を行う垂直隣接画素相関性判定部と、
    前記垂直隣接画素相関性判定部における前記垂直隣接画素相関性判定の結果を１画素分遅延する回路とを備え、
    前記階調レベル判定部における前記レベル判定の結果と、前記水平隣接画素相関性判定部における前記水平隣接画素相関性判定の結果と、前記垂直隣接画素相関性判定部における前記垂直隣接画素相関性判定の結果と、前記垂直隣接画素相関性判定の結果を１画素分遅延する回路の出力との論理積により前記相関性判定を行う
    ことを特徴とする請求項３に記載のプラズマディスプレイ装置。
  5. 前記負荷値変動判定部は、
    １つの前記表示電極対上に複数の前記領域を設定するとともに、
    １つの前記領域における前記負荷値の総和を算出する負荷値総和算出回路と、前記負荷値総和算出回路の出力を１水平同期期間遅延する遅延回路と、前記負荷値総和算出回路の出力と前記遅延回路の出力との差分を算出する減算回路とを有して１つの前記領域における領域負荷値変動判定を行う領域負荷値変動判定部を備え、
    １つの前記表示電極対上に設定された全ての前記領域における前記領域負荷値変動判定の結果を積算し、前記積算の結果と負荷値変動判定しきい値との比較によって前記負荷値変動判定を行う
    ことを特徴とする請求項３に記載のプラズマディスプレイ装置。
  6. 前記連続性判定部は、
    前記相関性判定の結果を前記表示電極対が延伸する方向に積算し、その積算結果の最大値と水平方向連続性判定しきい値とを比較することで水平方向連続性判定を行う水平方向連続性判定部と、
    前記水平方向連続性判定の結果を前記表示電極対が直交する方向に積算し、その積算結果と垂直方向連続性判定しきい値とを比較することで垂直方向連続性判定を行い、前記垂直方向連続性判定の結果と前記負荷値変動判定の結果と前記水平方向連続性判定の結果とにもとづき算出される数値と前記垂直方向連続性判定しきい値とを比較する垂直方向連続性判定部とを備えた
    ことを特徴とする請求項３に記載のプラズマディスプレイ装置。
  7. 前記補正ゲイン変更部は、
    前記パターン検出部における判定結果にもとづき、補正ゲイン算出部から出力される前記補正ゲインおよび「０」のいずれかを出力する
    ことを特徴とする請求項６に記載のプラズマディスプレイ装置。
  8. 走査電極と維持電極とからなる表示電極対を有する放電セルを複数備えるとともに互いに異なる色で発光する複数の放電セルで構成された画素を複数備えたプラズマディスプレイパネルを駆動するプラズマディスプレイパネルの駆動方法であって、
    点灯させる前記放電セルの数を前記表示電極対毎かつサブフィールド毎に算出し、
    点灯させる前記放電セルの数にもとづき各放電セルの負荷値を算出するとともに、前記負荷値にもとづき各放電セルの補正ゲインを算出し、
    隣接する前記画素間で各放電セルに割り当てられた階調値を比較して相関性判定を行い、
    前記プラズマディスプレイパネルの画像表示面を複数の領域に分け、複数の前記領域のそれぞれにおいて前記負荷値の総和を算出し、隣接する２つの前記領域間で前記負荷値の総和を比較して負荷値変動判定を行い、
    前記相関性判定の結果と前記負荷値変動判定の結果とにもとづき、表示画像におけるローディング現象の発生の有無を判定し、
    前記判定の結果にもとづき調整係数を発生するとともに前記調整係数を前記補正ゲインに乗算して調整後補正ゲインを発生し、
    前記調整後補正ゲインと入力画像信号とを乗算し、その乗算結果を前記入力画像信号から減算して前記入力画像信号を補正する
    ことを特徴とするプラズマディスプレイパネルの駆動方法。
  9. ＩＩＲフィルタを用いて前記判定の結果を表す信号から前記調整係数を発生するとともに、
    前記ＩＩＲフィルタにおけるフィルタ係数を、前記判定の結果が「無し」から「有り」に変化するときには、「有り」から「無し」に変化するときよりも大きい数値にして前記ＩＩＲフィルタの応答を速める
    ことを特徴とする請求項８に記載のプラズマディスプレイパネルの駆動方法。
  10. 前記判定の結果が「無し」のときに「０」を発生し、「有り」のときに所定の数値を発生し、
    前記発生した数値と、前記ＩＩＲフィルタの出力とのいずれか大きい方を調整係数として出力する
    ことを特徴とする請求項９に記載のプラズマディスプレイパネルの駆動方法。
  11. １つの画素を構成する複数の放電セルに関し、各放電セルのそれぞれに割り当てられた階調値とレベル判定しきい値とを比較してレベル判定を行い、
    前記１つの画素と前記１つの画素に対して前記表示電極対が延伸する方向に隣接する画素との２つの画素に関して、同色の放電セル間で階調値の差分を算出し、各差分と水平隣接画素しきい値とを比較して水平隣接画素相関性判定を行い、
    前記１つの画素と前記１つの画素に対して前記表示電極対に直交する方向に隣接する画素との２つの画素に関して、同色の放電セル間で階調値の差分を算出し、各差分と垂直隣接画素しきい値とを比較して垂直隣接画素相関性判定を行い、
    前記レベル判定の結果と、前記水平隣接画素相関性判定の結果と、前記垂直隣接画素相関性判定の結果と、前記垂直隣接画素相関性判定の結果を１画素分遅延した結果との論理積により前記相関性判定を行う
    ことを特徴とする請求項１０に記載のプラズマディスプレイパネルの駆動方法。
  12. １つの前記表示電極対上に複数の前記領域を設定するとともに、
    １つの前記領域における前記負荷値の総和を算出し、前記負荷値の総和を１水平同期期間遅延し、前記負荷値の総和と１水平同期期間遅延した前記負荷値の総和との差分を算出して１つの前記領域における領域負荷値変動判定を行い、
    １つの前記表示電極対上に設定された全ての前記領域における前記領域負荷値変動判定の結果を積算し、前記積算の結果と負荷値変動判定しきい値との比較によって前記負荷値変動判定を行う
    ことを特徴とする請求項１０に記載のプラズマディスプレイパネルの駆動方法。
  13. 前記相関性判定の結果を前記表示電極対が延伸する方向に積算し、その積算結果の最大値と水平方向連続性判定しきい値とを比較することで水平方向連続性判定を行い、
    前記水平方向連続性判定の結果を前記表示電極対が直交する方向に積算し、その積算結果と垂直方向連続性判定しきい値とを比較することで垂直方向連続性判定を行い、前記垂直方向連続性判定の結果と前記負荷値変動判定の結果と前記水平方向連続性判定の結果とにもとづき算出される数値と前記垂直方向連続性判定しきい値とを比較する
    ことを特徴とする請求項１２に記載のプラズマディスプレイパネルの駆動方法。
  14. 前記ローディング現象の発生の有無の判定結果にもとづき、前記補正ゲインおよび「０」のいずれかを選択する
    ことを特徴とする請求項１３に記載のプラズマディスプレイパネルの駆動方法。
PCT/JP2010/007159 2009-12-14 2010-12-09 プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法 WO2011074213A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201080056840XA CN102714007A (zh) 2009-12-14 2010-12-09 等离子显示装置和等离子显示面板的驱动方法
US13/514,194 US20120242631A1 (en) 2009-12-14 2010-12-09 Plasma display device and method for driving plasma display panel
JP2011545943A JP5234192B2 (ja) 2009-12-14 2010-12-09 プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
KR1020127011152A KR20120060241A (ko) 2009-12-14 2010-12-09 플라즈마 디스플레이 장치 및 플라즈마 디스플레이 패널의 구동 방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009282502 2009-12-14
JP2009-282502 2009-12-14

Publications (1)

Publication Number Publication Date
WO2011074213A1 true WO2011074213A1 (ja) 2011-06-23

Family

ID=44166986

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/007159 WO2011074213A1 (ja) 2009-12-14 2010-12-09 プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法

Country Status (5)

Country Link
US (1) US20120242631A1 (ja)
JP (1) JP5234192B2 (ja)
KR (1) KR20120060241A (ja)
CN (1) CN102714007A (ja)
WO (1) WO2011074213A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011070766A1 (ja) * 2009-12-09 2011-06-16 パナソニック株式会社 プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
CN107256688B (zh) * 2016-04-22 2020-04-21 长春希达电子技术有限公司 一种亮度自适应的led显示屏温度控制系统
CN113971918B (zh) * 2021-10-26 2024-01-30 北京集创北方科技股份有限公司 一种获取补偿灰阶值的方法、图像显示方法、装置及介质

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005208369A (ja) * 2004-01-23 2005-08-04 Matsushita Electric Ind Co Ltd Ａｃ型プラズマディスプレイの駆動装置及び駆動方法
JP2006184843A (ja) * 2004-12-03 2006-07-13 Fujitsu Hitachi Plasma Display Ltd 画像表示装置およびその駆動方法
JP2009186715A (ja) * 2008-02-06 2009-08-20 Panasonic Corp プラズマディスプレイ装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3556163B2 (ja) * 2000-09-25 2004-08-18 富士通日立プラズマディスプレイ株式会社 表示装置
KR100679098B1 (ko) * 2003-06-20 2007-02-05 엘지전자 주식회사 플라즈마 디스플레이 패널의 위치별 게인 조정방법 및 장치
JP4084262B2 (ja) * 2003-08-08 2008-04-30 三星エスディアイ株式会社 輝度補正回路、輝度補正方法及び映像表示装置並びに映像表示方法
JP2005257754A (ja) * 2004-03-09 2005-09-22 Pioneer Electronic Corp 表示装置
JP4563787B2 (ja) * 2004-12-10 2010-10-13 日立プラズマディスプレイ株式会社 プラズマディスプレイ装置及びその制御方法
JP5061426B2 (ja) * 2005-05-17 2012-10-31 パナソニック株式会社 画像表示装置
US7773158B2 (en) * 2005-10-12 2010-08-10 Panasonic Corporation Visual processing device, display device, and integrated circuit
KR100984920B1 (ko) * 2006-02-23 2010-10-04 파나소닉 주식회사 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마 디스플레이 장치
JPWO2007136060A1 (ja) * 2006-05-24 2009-10-01 パナソニック株式会社 色温度補正装置及びディスプレイ装置
KR20100089828A (ko) * 2007-10-26 2010-08-12 다이요 유덴 가부시키가이샤 영상표시장치 및 방법과 그것에 내장되는 신호처리회로 및 액정 백라이트 구동장치
JP5177139B2 (ja) * 2007-11-15 2013-04-03 パナソニック株式会社 プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JP4609559B2 (ja) * 2008-09-02 2011-01-12 ソニー株式会社 フィルタ装置、画像補正回路、画像表示装置および画像補正方法
JP5387581B2 (ja) * 2008-11-12 2014-01-15 パナソニック株式会社 プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
CN102216974A (zh) * 2008-11-13 2011-10-12 松下电器产业株式会社 等离子显示装置以及等离子显示面板的驱动方法
KR101232575B1 (ko) * 2008-11-13 2013-02-12 파나소닉 주식회사 플라즈마 디스플레이 장치 및 플라즈마 디스플레이 패널의 구동 방법
JP2010134304A (ja) * 2008-12-08 2010-06-17 Hitachi Plasma Display Ltd 表示装置
WO2011070766A1 (ja) * 2009-12-09 2011-06-16 パナソニック株式会社 プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005208369A (ja) * 2004-01-23 2005-08-04 Matsushita Electric Ind Co Ltd Ａｃ型プラズマディスプレイの駆動装置及び駆動方法
JP2006184843A (ja) * 2004-12-03 2006-07-13 Fujitsu Hitachi Plasma Display Ltd 画像表示装置およびその駆動方法
JP2009186715A (ja) * 2008-02-06 2009-08-20 Panasonic Corp プラズマディスプレイ装置

Also Published As

Publication number Publication date
US20120242631A1 (en) 2012-09-27
KR20120060241A (ko) 2012-06-11
JP5234192B2 (ja) 2013-07-10
CN102714007A (zh) 2012-10-03
JPWO2011074213A1 (ja) 2013-04-25

Similar Documents

Publication Publication Date Title
JP5293736B2 (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JP2009186715A (ja) プラズマディスプレイ装置
KR100901893B1 (ko) 플라즈마 디스플레이 패널 구동 방법
JP5234192B2 (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JP5387581B2 (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JP5170322B2 (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JP2011081335A (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
WO2011074251A1 (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
US20120081418A1 (en) Driving method for plasma display panel, and plasma display device
JP5387696B2 (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
WO2011086894A1 (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JP2010164741A (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JP2010197905A (ja) プラズマディスプレイパネルの駆動方法
JP2009186807A (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JP2009192647A (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JP2011248268A (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP2009300644A (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JP2007041473A (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP2010197903A (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JP2010181533A (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JP2009251266A (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JP2010175666A (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201080056840.X

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10837248

Country of ref document: EP

Kind code of ref document: A1

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10837248

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2011545943

Country of ref document: JP

ENP Entry into the national phase

Ref document number: 20127011152

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 13514194

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 10837248

Country of ref document: EP

Kind code of ref document: A1