[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

WO2010136304A1 - Verfahren zur herstellung eines optoelektronischen halbleiterbauteils - Google Patents

Verfahren zur herstellung eines optoelektronischen halbleiterbauteils Download PDF

Info

Publication number
WO2010136304A1
WO2010136304A1 PCT/EP2010/055986 EP2010055986W WO2010136304A1 WO 2010136304 A1 WO2010136304 A1 WO 2010136304A1 EP 2010055986 W EP2010055986 W EP 2010055986W WO 2010136304 A1 WO2010136304 A1 WO 2010136304A1
Authority
WO
WIPO (PCT)
Prior art keywords
wafer
photoresist
depth
trenches
structured surface
Prior art date
Application number
PCT/EP2010/055986
Other languages
English (en)
French (fr)
Inventor
Elmar Baur
Alexander Heindl
Bernd Boehm
Patrick Rode
Heribert Zull
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Priority to US13/322,662 priority Critical patent/US8569079B2/en
Publication of WO2010136304A1 publication Critical patent/WO2010136304A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate

Definitions

  • the invention relates to a method for producing an optoelectronic semiconductor component.
  • the document DE 103 067 79 A1 describes a method for roughening a surface of a body and optoelectronic component.
  • An object to be solved is to specify a method for structuring a wafer surface, which is time-saving and, moreover, inexpensive.
  • a second wafer is provided.
  • the first wafer and the second wafer may be formed in the manner of disks or plates.
  • the first wafer has a structured surface.
  • Structured in this context means that there are at least in places elevations on the surface, for example on the upper side on a cover surface of the first wafer controlled in the top surface are introduced, be formed.
  • the structured surface is formed at least in places by elevations of the first and second height, wherein the first height is greater than the second height.
  • the first height is at least a factor of 1.5 higher than the second height.
  • Height in this context means the maximum vertical extent of a survey, where “vertical” means the direction perpendicular to a main extension plane of the first wafer.
  • the elevations of the first and second height can then mutually detach one another in the lateral direction, that is to say parallel to the top surface of the first wafer, for example, periodically, and / or be arranged in different regions of the first wafer.
  • first and second height are located at all points of the top surface.
  • the structured surface has elevations, for example, one or more further heights.
  • elevations of the first height are always higher than elevations of any further height.
  • a photoresist is applied to the outer surfaces of the second wafer.
  • the surface of the photoresist facing away from the second wafer is patterned by printing the structured surface of the first wafer into the photoresist, wherein the elevations are printed as trenches of first and second depth into the photoresist.
  • the first wafer and the second wafer can be brought together and compressed, for example, such that the structured surface of the first wafer is printed at least in places in the surface of the photoresist.
  • imprinting means that at locations where elevations are located on the surface of the first wafer, corresponding trenches are formed on the surface of the first wafer
  • the first wafer is removed from the second wafer.
  • the thickness of the photoresist is preferably dimensioned such that after pressing at the locations of the photoresist at which elevations have printed first height, the photoresist only has a thickness which is negligible compared to the height differences of the elevations of the first wafer.
  • the photoresist is a soft material that can be deformed during compression of the two wafers.
  • the photoresist is formed with a photosensitive novolac resin.
  • the patterned surface of the photoresist then maintains its surface texture.
  • the printing process is a process in which the surface of the photoresist is permanently structured.
  • a plastically deformable material is used, which, for example, after a subsequent curing process, permanently structured.
  • the material may be, for example, a material which is formed with a silicon oxide or silicon dioxide.
  • a structuring method is applied to the structured surface of the photoresist, wherein the structure applied to the photoresist is transferred at least in places to the outer surface of the second wafer.
  • the outer surface is the surface of the second wafer facing the photoresist, which is covered by the photoresist. That is, the pattern on the resist is at least locally transferred to the outer surface of the second semiconductor wafer using the patterning method.
  • a curing process is applied to the photoresist prior to the application of the patterning process.
  • the curing process may be exposure of the photoresist to UV light or thermal treatment.
  • the curing process is applied to the photoresist prior to removal of the first wafer from the second wafer. If the photoresist is replaced by another structurable material, then it is also conceivable that the curing process is also applied to this material.
  • a first wafer which has a structured surface, wherein the structured surface is formed at least in places by elevations of first and second height. The first height is greater than that second height.
  • a photoresist is applied to the outer surfaces of the second wafer.
  • the surface of the photoresist facing away from the second wafer is patterned by printing the structured surface of the first wafer into the photoresist.
  • a structuring method is applied to the structured surface of the photoresist, wherein the structure applied to the photoresist is transferred at least in places to the outer surface of the second wafer.
  • the method described here for producing an optoelectronic semiconductor component is based inter alia on the finding that the structuring of a wafer surface, for example of a semiconductor chip, which has two or more patterning profiles of different etch depth can be associated with great effort and at the same time is cost-intensive. For example, the introduction of two different structuring profiles, each with different
  • Etching depths performed in at least two independent process sequences Each of the process sequences consists of pretreatment, photolithography, etching, paint stripping and cleaning, as well as a final visual inspection. A combination of the two process sequences is not possible. One reason for this is that a suitable etch mask can not be realized to provide a corresponding end profile.
  • the method described herein makes use of the idea of first providing a first wafer having a patterned surface.
  • the structured surface is formed at least in places by elevations of the first and second heights, wherein a first height is greater than a second height.
  • the structured surface of the first wafer serves as a template within the manufacturing process in the following process.
  • the elevations of first depth are thus, for example, the template-like template for a first
  • a second wafer is provided, on which a photoresist is applied.
  • the structured surface of the photoresist can be transferred at least in places into the outer surface of the second wafer.
  • the process can be repeated to create a plurality of further wafers with an applied structure on their respective outer surfaces.
  • the possibility of creating a structured surface, which consists of a combination of different structuring profiles, in a process sequence and the reuse of the first wafer as a template not only leads to a cost saving in the
  • the structuring method is a single dry chemical
  • Etching process For example, methods such as reactive ion etching (RIE), ion beam etching (IBE) and chemically assisted ion beam etching (CAIBE) can be considered.
  • RIE reactive ion etching
  • IBE ion beam etching
  • CAIBE chemically assisted ion beam etching
  • dry etching methods it is also possible to use a method using a high-density plasma, such as Inductive Coupled Plasma (ICP), Electron Cyclotron Resonance (ECR) plasma, or helicon plasma. Dry etching methods have the advantage in the present method of having a preferred direction during etching (anisotropy). Due to the anisotropy, good aspect ratios, that is to say very steep structures, can be produced in the body to be etched.
  • the photoresist prior to the application of the patterning method, is removed from the outer surfaces of the second wafer at the locations where the trenches of first depth are printed in the photoresist.
  • the removal of the photoresist for example, with
  • the photoresist is removed by means of a plasma etching process, wherein more preferably the photoresist is removed so far that it is only removed at locations where the trenches of first depth are printed in the photoresist. After removal, the exposed areas of the outer surface of the second wafer are exposed. In other words, the outer surface is covered at these locations by any material and freely visible to an external observer.
  • the patterning method consists of at least one dry and one wet chemical etching process.
  • "Wet-chemical” in this context means that corrosive liquids are applied to the structured surface of the photoresist and the photoresist is etched away by a chemical reaction If the corrosive liquid reaches the outer surface of the second wafer, etching is also produced in this second wafer Structures which can be set and shaped in the etching liquid depending on the choice of the liquid to be etched and the concentration of the corrosive constituents.
  • the wet-chemical etching process is an etching process using potassium hydroxide, hydrochloric acid and / or mixtures of sulfuric acid / peroxides /Water .
  • the patterning process consists of exactly one dry and one wet chemical etching process. If the photoresist is then removed at the locations where the trenches of the first depth have formed in the photoresist, trenches of the first depth can first be introduced into the second wafer by means of the dry-chemical etching process.
  • the wet-chemical etching process can then be used to image the trenches of the second depth into the second wafer applied to the exposed areas of the photoresist.
  • a selectivity of the etching process, with regard to the materials of the photoresist and of the second wafer, is preferably set to 1: 1, so that the surface structuring of the photoresist is transferred as precisely as possible into the outer surface of the second wafer.
  • the first wafer is a semiconductor wafer.
  • the first wafer is then formed in each case with at least one semiconductor material.
  • the first wafer is formed from a plastic material. That is, the first wafer is then formed with a "readily structurable" material, for example, the plastic material is formed with a polydimethylsiloxane resist (PDMS), advantageously allowing cost-effective mass production.
  • PDMS polydimethylsiloxane resist
  • the second wafer is a semiconductor wafer.
  • the second wafer is then formed in each case with at least one semiconductor material.
  • the second wafer is then formed with a nitride, phosphide or arsenide based compound semiconductor material.
  • Compound semiconductor materials such as nitride, phosphide and arsenide compound semiconductors, are particularly suitable for forming a semiconductor layer sequence for efficient semiconductor chips, in particular active regions / layers of high quantum efficiency. Furthermore, at least in places, one or more layers of a semiconductor material may be epitaxially deposited on both the first and the second wafer.
  • the second wafer has at least one active zone, which is suitable for generating electromagnetic radiation.
  • the second wafer has a plurality of active zones.
  • the first wafer deviates in its maximum diameter by at most 20%, preferably by at most 10%, very particularly preferably by at most 5% from the maximum diameter of the second wafer. That is, the two wafers laterally have approximately the same or the same dimension.
  • “Lateral” in this context means in directions parallel to the main extension plane of the first or the second wafer It is also conceivable that the first wafer in its maximum diameter is smaller than the maximum diameter of the second wafer, so that the photoresist, for example, by repeated repetition of the Impression process is structured ("step and repeat" method)
  • the two wafers may be circular or circular disks.
  • the first wafer and the second wafer are as coincident as possible during the merging and thus areas on both the first wafer and on the second wafer are minimized which do not belong or contribute to the structuring process.
  • the two wafers are rectangular or any other disc differing.
  • the trenches of first depth introduced into the second wafer extend at least as far as the active zone. This means that the trenches of the first depth extend at least between the active zone and the outer surface of the second wafer, and at these locations the intervening material layers break through.
  • the trenches of the first depth break through the at least one active zone of the second wafer. At the points where the trenches of the first depth extend, the at least one active zone is then "subdivided.” If the second wafer has several active zones, the trenches of first depth can also break through all active zones a maximum depth of 3 to 8 .mu.m, preferably of 4 to 7 .mu.m, very particularly preferably of 6 .mu.m, for example, the trenches of the first depth are "U" or "V" -shaped.
  • the trenches of first depth laterally border the trenches of the second depth.
  • the trenches of first depth in a plan view surround a circular, rectangular, or other shaped area.
  • the area enclosed by the trenches of first depth then has the trenches of the second depth.
  • the trenches of the second depth form a coupling-out structure.
  • the trenches second depth are each arranged in an area, wherein the areas are each separated by at least one trench of first depth.
  • the trenches second depth then have a maximum depth of 0.5 to 3 microns, most preferably a maximum depth of 1 to 2 microns.
  • “coupling-out structure” means that the trenches of the second depth each form a radiation decoupling surface of a semiconductor chip
  • the radiation decoupling surface of a semiconductor chip forms the surface through which the electromagnetic radiation generated by the semiconductor chip is decoupled
  • the decoupling structure then increases the decoupling efficiency of a semiconductor chip.
  • Coupling-out efficiency is the ratio of luminous energy actually coupled out of the semiconductor chip to the luminaire energy generated primarily within the semiconductor chip.
  • the trenches of the second depth are "U” or “V” shaped. If the trenches are "V” -shaped, it is conceivable that pyramid-like elevations form in each case between the trenches.
  • Each pyramid-like elevation is a polyhedron and is bounded by a mantle, a bottom and a top surface.
  • the lateral surface has at least three side surfaces which converge and limit the top surface laterally.
  • the bottom surface is bounded laterally by the side surfaces of the pyramidal elevation.
  • the side surfaces of the pyramidal survey terminate in the second wafer and form there the bottom surface.
  • the bottom and top surfaces of the pyramidal elevation thus face each other and are connected to each other via the side surfaces.
  • the pyramid-like elevation on at least two side surfaces, a top and a bottom surface.
  • the top and bottom surfaces are hexagonal educated.
  • the ratio of the area from top to bottom is 1/5 or smaller.
  • a pyramid-shaped radiation coupling-out surface of a semiconductor chip has an increased coupling-out efficiency in comparison to a structure of the radiation coupling-out surface constructed differently.
  • the second wafer is singulated in the region of the trenches of first depth into individual radiation-emitting semiconductor chips.
  • the singulation is preferably carried out at the locations of the second wafer at which the trenches of the first depth run.
  • the trenches of first depth can then be used, for example, as "predetermined breaking points" at which the second wafer is singulated into individual semiconductor chips It is also possible that at the locations of the trenches of first depth by means of sawing, cutting or high-energy laser light, the second wafer individual semiconductor chips is separated.
  • Figures 1 and 2 show individual manufacturing steps for the production according to embodiments of a method described herein.
  • FIG. 1 shows individual production steps for producing a structured surface 33 of a wafer 3.
  • the aim of the method is to create a structured surface of the wafer 3, which is formed at least in places with two different structuring profiles of different depths.
  • the structured surface of the wafer 3 has, after application of the manufacturing method, trenches of first depth G 1 and a coupling-out structure AS formed by trenches of the second depth G 2.
  • the wafer 3 is a semiconductor wafer 13 which contains phosphide- and / or arsenide-based compound semiconductor materials. It is also possible for the wafer 3 to contain nitride-based compound semiconductor materials.
  • the semiconductor wafer 13 has an epitaxially grown semiconductor layer sequence which comprises at least one active zone A suitable for generating radiation.
  • a wafer 1 is provided.
  • the wafer 1 may be formed with a semiconductor material or a plastic material.
  • a photoresist 2 is applied in the form of a layer.
  • the photoresist 2 is formed with a photosensitive novolac resin.
  • Both the wafer 1 and the wafer 3 are formed in the manner of disks, which form a circular surface in a plan view and thereby have the diameter D.
  • the wafer 1 now has a structured surface 11, which is formed by elevations E1 and E2.
  • the elevations E2 are arranged in the area 31 and are each spatially separated from the elevations El. Furthermore, the elevations E2 are enclosed by a respective continuous elevation El.
  • the elevations El have a maximum height Hl of 6 microns and are formed according to the figure 1 "U n shaped. That is, they have a flat top surface and form, for example, truncated pyramids.
  • the elevations E2 have a maximum height H2 of 1.5 microns.
  • the photoresist 2 has a thickness DF of more than 6 microns, so that the elevations El are completely enclosed by the photoresist 2 when printing.
  • the structured surface 11 of the wafer 1 is pressed into the photoresist 2 in such a way, for example, that the structured surface 11 of the first wafer 1 is completely printed in the surface of the photoresist 2 facing away from the second wafer 3.
  • the negative form of the structured surface 11 of the first wafer 1 is applied.
  • After printing the structure of the wafer 1 is removed from the photoresist 2 and there remains a structured surface 21.
  • the surface 21 is thus the negative mold of the surface 11, wherein the
  • Elevations El and E2 of the first wafer are each depicted as trenches Gl and G2 in the photoresist 2.
  • the structured surface 11 of the first wafer 1 thus serves as a template for the structures printed in the surface of the photoresist 2.
  • the wafer 1 can often be reused for structuring further photoresist layers, which not only leads to considerable time savings in the production process, but also has a cost-saving effect on the entire production process.
  • the application of a structuring method 6 to the structured surface 21 of the photoresist 2 is shown.
  • the structuring method 6 is a dry chemical
  • Etching process 61 For example, this can be reactive ion etching (RIE) or ion beam etching (IBE).
  • RIE reactive ion etching
  • IBE ion beam etching
  • the dry chemical etching process 61 is a plasma etching process.
  • the photoresist 2 is rapidly etched away. After only a short etching time, the photoresist 2 is removed at the thinly coated areas, while at others thicker with
  • Photoresist 2 coated areas of the second wafer 3 remains of the photoresist 2 are still present. However, at locations where the photoresist 2 is thicker, a very small etch depth into the second wafer 3 is achieved. That is, after a certain etching period at the thinly coated with photoresist 2 sites is already etched into the second wafer 3, while at the thicker coated sites at least in places still the photoresist 2 is present and is etched away.
  • the etching process can be stopped.
  • the etching process by a specifiable selectivity with respect to the materials of the photoresist 2 and the second wafer 3 are set.
  • a selectivity of 1: 1 was chosen with regard to the etching process. That is, the etch process, for example, in terms of its etch rate, has the same etch rate both in the etching of the photoresist 2 and in the etching of the wafer 3. This can lead to an identical or almost identical mapping of the trenches of the first and second depths from the structured photoresist layer 21 onto the surface of the second wafer 3.
  • the trenches of first depth are at their depth Tl such that they interrupt the active layer A in the vertical direction. "Vertical” then means perpendicular in one direction to a main extension plane of the second wafer 3.
  • the trenches of first depth have a maximum depth Tl of 6 ⁇ m
  • the trenches of the second depth have a maximum depth T2 of 1.5 ⁇ m and interrupt the active layer A.
  • the trenches of the second depth G2 form an outcoupling structure AS.
  • the second wafer 3 can then be singulated into individual semiconductor chips HLC.
  • the trenches of first depth serve as "predetermined breaking points" at which the second wafer 3 can be broken into individual semiconductor chips HLC
  • the second wafer is separated into individual semiconductor chips.
  • the method described in FIG. 1 makes it possible to advantageously introduce the two structuring profiles of the decoupling structure AS and the trenches of the first depth into the wafer 3 in a process sequence.
  • the process sequence it only requires a single coating of the wafer 1 with photoresist.
  • the present method thus saves at least repeated time-consuming and costly exposure, coating with photoresist and etching.
  • the present method offers the advantage of reusing the wafer 1 as a template for a variety of other patterning processes, resulting in additional cost savings.
  • FIG. 2 shows a further embodiment of individual production steps for producing the structured surface 33 of the wafer 3.
  • structuring method 6 consists of exactly one dry etching process and one wet chemical etching process 62 and 61.
  • first of all the photoresist 2 is applied to the wafer 3 so thinly that the photoresist 2 after printing on the areas 32 has only one compared to outside of the areas 32 existing photoresist 2 negligible layer thickness.
  • the photoresist 2 remaining on the surface 21 after printing is preferably removed. The removal preferably takes place by means of a plasma etching process.
  • the photoresist 2 can be removed, for example by means of blowing or polishing.
  • Etching process 61 applied.
  • the trenches of the first depth are introduced into the second wafer 3. Is a desired etch depth and / or shape of the trenches first Reached depth, the dry chemical etching process 61 is stopped.
  • the trenches of first depth have the same geometrical features in terms of shape and depth as the trenches shown in FIG.
  • the photoresist 2 is "insensitive" to the dry chemical etching process 61.
  • insensitive means that the etching process has a particularly high selectivity between the photoresist 2 and the material of the second wafer 3, so that the etching rate in the photoresist is higher than that can be neglected in the second wafer 3.
  • the etching process 61 can thus be applied to the entire structured surface 21 of the photoresist 2 without selective measures.
  • the wet-chemical etching process 62 is applied to the structured surface 21 of the photoresist 2.
  • a decoupling structure AS is formed.
  • the decoupling structure AS corresponds to the decoupling structure as shown in FIG.
  • the second wafer 3 can then be separated into individual semiconductor chips HLC, as already described in the production method according to FIG.

Landscapes

  • Engineering & Computer Science (AREA)
  • Nanotechnology (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Led Devices (AREA)
  • Weting (AREA)
  • Dicing (AREA)

Abstract

Es wird ein Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils angegeben, mit den folgenden Schritten: - Bereitstellen eines ersten Wafers (1), welcher eine strukturierte Oberfläche (11) aufweist, wobei die strukturierte Oberfläche (11) zumindest stellenweise durch Erhebungen (E1, E2) erster (H1) und zweiter Höhe (H2) gebildet ist, wobei die erste Höhe (H1) größer ist als die zweite Höhe (H2); - Bereitstellen eines zweiten Wafers (3); - Aufbringen eines Fotolacks (2) auf die Außenflächen des zweiten Wafers (3); - Strukturieren der dem zweiten Wafer (3) abgewandten Oberfläche des Fotolacks (2) durch Abdrucken der strukturierten Oberfläche (11) des ersten Wafers (1) in den Fotolack (2), wobei die Erhebungen (E1, E2) als Gräben (G1, G2) erster und zweiter Tiefe in den Fotolack (2) abgedruckt werden; - Anwendung eines Strukturierungsverf ahrens (6) auf die strukturierte Oberfläche (21) des Fotolacks (2), wobei - die auf dem Fotolack (2) aufgebrachte Struktur zumindest stellenweise auf die Außenfläche (30) des zweiten Wafers (3) übertragen wird.

Description

Beschreibung
Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
Es wird ein Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils angegeben.
Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung mit der Nr. 10 2009 023 355.5, deren
Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.
Die Druckschrift DE 103 067 79 Al beschreibt ein Verfahren zum Aufrauen einer Oberfläche eines Körpers und optoelektronischen Bauelements.
Eine zu lösende Aufgabe besteht darin, ein Verfahren zur Strukturierung einer Waferoberfläche anzugeben, das zeitsparend und darüber hinaus kostengünstig ist.
Gemäß zumindest einer Ausführungsform des Verfahrens wird zunächst ein erster Wafer, welcher eine strukturierte Oberfläche aufweist, bereitgestellt. Darüber hinaus wird ein zweiter Wafer bereitgestellt. Der erste Wafer und der zweite Wafer können nach Art von Scheiben oder Platten ausgebildet sein .
Der erste Wafer weist eine strukturierte Oberfläche auf. „Strukturiert" heißt in diesem Zusammenhang, dass sich auf der Oberfläche, zum Beispiel an der Oberseite auf einer Deckfläche des ersten Wafers, zumindest stellenweise Erhebungen befinden. Die strukturierte Oberfläche kann zum Beispiel mit vorgefertigten, regelmäßigen Strukturen, die kontrolliert in die Deckfläche eingebracht sind, gebildet sein .
Die strukturierte Oberfläche ist zumindest stellenweise durch Erhebungen erster und zweiter Höhe gebildet, wobei die erste Höhe größer ist als die zweite Höhe. Vorzugsweise ist die erste Höhe zumindest um einen Faktor 1,5 höher als die zweite Höhe .
„Höhe" heißt in diesem Zusammenhang die maximale vertikale Ausdehnung einer Erhebung, wobei „vertikal" die Richtung senkrecht zu einer Haupterstreckungsebene des ersten Wafers bedeutet .
Die Erhebungen erster und zweiter Höhe können sich dann in lateraler Richtung, also parallel zur Deckfläche des ersten Wafers, beispielsweise periodisch gegenseitig ablösen, voneinander getrennt und/oder in unterschiedlichen Gebieten des ersten Wafers angeordnet sein.
Ebenso ist es möglich, dass sich die Erhebungen erster und zweiter Höhe an allen Stellen der Deckfläche befinden.
In diesem Zusammenhang ist es ferner denkbar, dass die strukturierte Oberfläche Erhebungen beispielsweise einer oder mehrerer weiterer Höhen aufweist. Die Erhebungen erster Höhe sind jedoch stets höher als Erhebungen jeder weiteren Höhe.
Gemäß zumindest einer Ausführungsform des Verfahrens wird in einem nächsten Schritt ein Fotolack auf die Außenflächen des zweiten Wafers aufgebracht. Gemäß zumindest einer Ausführungsform des Verfahrens wird die dem zweiten Wafer abgewandte Oberfläche des Fotolacks durch Abdrucken der strukturierten Oberfläche des ersten Wafers in den Fotolack strukturiert, wobei die Erhebungen als Gräben erster und zweiter Tiefe in den Fotolack abgedruckt werden.
Ist die strukturierte Oberfläche des ersten Wafers der dem zweiten Wafer abgewandten Oberfläche des Fotolacks zugewandt, so können der erste Wafer und der zweite Wafer derart zusammengeführt und beispielsweise zusammengepresst werden, dass sich die strukturierte Oberfläche des ersten Wafers in die Oberfläche des Fotolacks zumindest stellenweise abdruckt. „Abdrucken" heißt diesbezüglich, dass an Stellen, an denen sich auf der Oberfläche des ersten Wafers Erhebungen befinden, sich entsprechende Gräben auf der Oberfläche des
Fotolacks abbilden. Vorzugsweise wird nach dem Abdrucken der erste Wafer von dem zweiten Wafer entfernt. Die Dicke des Fotolacks ist bevorzugt derart bemessen, dass nach dem Zusammenpressen an den Stellen des Fotolacks an denen sich Erhebungen erster Höhe abgedruckt haben, der Fotolack nur noch eine Dicke aufweist, die gegenüber den Höhenunterschieden der Erhebungen des ersten Wafers vernachlässigbar ist.
Bei dem Fotolack handelt es sich um ein weiches Material, das sich während des Zusammenpressens der beiden Wafer verformen lässt. Beispielsweise ist der Fotolack mit einem lichtempfindlichen Novolackharz gebildet. Nach dem Entfernen des zweiten Wafers vom Fotolack behält dann die strukturierte Oberfläche des Fotolacks ihre Oberflächenstruktur bei. Mit anderen Worten ist der Abdruckvorgang ein Prozess, bei dem die Oberfläche des Fotolacks dauerhaft strukturiert wird. Ebenso ist es möglich, dass zusätzlich oder statt des Fotolacks ein plastisch verformbares Material Verwendung findet, welches, etwa nach einem sich anschließenden Aushärteprozess, dauerhaft strukturiert ist. Bei dem Material kann es sich beispielsweise um ein Material handeln, welches mit einem Siliziumoxid oder Siliziumdioxid gebildet ist.
Gemäß zumindest einer Ausführungsform des Verfahrens wird ein Strukturierungsverfahren auf die strukturierte Oberfläche des Fotolacks angewandt, wobei die auf den Fotolack aufgebrachte Struktur zumindest stellenweise auf die Außenfläche des zweiten Wafers übertragen wird. Bei der Außenfläche handelt es sich um die dem Fotolack zugewandte Oberfläche des zweiten Wafers, die vom Fotolack bedeckt ist. Das heißt, dass sich die auf dem Fotolack befindliche Struktur unter Verwendung des Strukturierungsverfahrens auf die Außenfläche des zweiten Halbleiterwafers zumindest stellenweise überträgt.
Gemäß zumindest einer Ausführungsform wird vor der Anwendung des Strukturierungsverfahrens ein Aushärteprozess auf den Fotolack angewandt. Bei dem Aushärteprozess kann es sich um Bestrahlung des Fotolacks mit UV-Licht oder eine thermische Behandlung handeln. Vorzugsweise wird der Aushärteprozess auf den Fotolack vor Entfernen des ersten Wafers von dem zweiten Wafers angewandt. Ist der Fotolack durch ein anderes strukturierbares Material ersetzt, so ist ebenso denkbar, dass der Aushärteprozess auch auf dieses Material angewandt wird.
Gemäß zumindest einer Ausführungsform des Verfahrens wird zunächst ein erster Wafer bereitgestellt, welcher eine strukturierte Oberfläche aufweist, wobei die strukturierte Oberfläche zumindest stellenweise durch Erhebungen erster und zweiter Höhe gebildet ist. Die erste Höhe ist größer als die zweite Höhe. Auf einen bereitgestellten zweiten Wafer wird ein Fotolack auf die Außenflächen des zweiten Wafers aufgebracht. In einem nächsten Schritt wird die dem zweiten Wafer abgewandte Oberfläche des Fotolacks durch Abdrucken der strukturierten Oberfläche des ersten Wafers in den Fotolack strukturiert. Anschließend wird ein Strukturierungsverfahren auf die strukturierte Oberfläche des Fotolacks angewandt, wobei die auf den Fotolack aufgebrachte Struktur zumindest stellenweise auf die Außenfläche des zweiten Wafers übertragen wird.
Das hier beschriebene Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils beruht dabei unter anderem auf der Erkenntnis, dass die Strukturierung einer Waferoberfläche, beispielsweise eines Halbleiterchips, welche zwei oder mehr Strukturierungsprofile unterschiedlicher Ätztiefe aufweist, mit großem Aufwand verbunden sein kann und dabei gleichzeitig kostenintensiv ist. Beispielsweise wird das Einbringen zweier unterschiedlicher Strukturierungsprofile mit jeweils unterschiedlichen
Ätztiefen in zumindest zwei eigenständigen Prozessfolgen durchgeführt. Jeder der Prozessfolgen besteht aus Vorbehandlung, Photolithographie, Ätzen, Lackstrippen und Reinigung sowie einer abschließenden visuellen Kontrolle. Eine Kombination der zwei Prozessfolgen ist dabei nicht möglich. Ein Grund dafür ist, dass eine geeignete Ätzmaske zur Schaffung eines entsprechenden Endprofils nicht realisiert werden kann.
Um nun auf eine separate Abfolge einzelner Prozessfolgen zur Schaffung von Strukturierungsprofilen jeweils unterschiedlicher Tiefe verzichten zu können und damit ein zeitsparendes und kostengünstiges Verfahren zur Strukturierung einer Waferoberfläche zu schaffen, macht das hier beschriebene Verfahren von der Idee Gebrauch, zunächst einen ersten Wafer, welcher eine strukturierte Oberfläche aufweist, bereitzustellen. Die strukturierte Oberfläche ist zumindest stellenweise durch Erhebungen erster und zweiter Höhe gebildet, wobei eine erste Höhe größer ist als eine zweite Höhe. Die strukturierte Oberfläche des ersten Wafers dient im folgenden Verfahren als eine Schablone innerhalb des Herstellungsprozesses. Die Erhebungen erster Tiefe sind also beispielsweise die schablonenartige Vorlage für ein erstes
Strukturierungsprofil . Entsprechendes gilt für die Erhebungen zweiter Tiefe, die eine schablonenartige Vorlage für ein zweites Strukturierungsprofil sein können. Ziel des Verfahrens ist es nun, Strukturierungen einer Waferoberfläche mit unterschiedlichen Ätztiefen in einer einzigen
Prozessfolge zu schaffen. Dazu wird beispielsweise ein zweiter Wafer bereitgestellt, auf dem ein Fotolack aufgebracht ist. Nach Abdrucken der strukturierten Oberfläche des ersten Wafers in den Fotolack lässt sich nach Anwendung eines Strukturierungsverfahrens die strukturierte Oberfläche des Fotolacks zumindest stellenweise in die Außenfläche des zweiten Wafers übertragen. Bei dem vorgeschlagenen Verfahren können also Strukturierungen mit unterschiedlichen Ätztiefen in einer Prozessfolge kombiniert werden. Diese Kombination ermöglicht eine Einsparung separater Prozessfolgen zur Schaffung einzelner Strukturierungsprofile .
Durch die Tatsache, dass die strukturierte Oberfläche des ersten Wafers als Schablone mehrfach verwendet werden kann, kann der Vorgang wiederholt werden und so eine Vielzahl von weiteren Wafern mit einer aufgebrachten Struktur auf deren jeweiligen Außenflächen erzeugt werden. Die Möglichkeit der Schaffung einer strukturierten Oberfläche, die aus einer Kombination von unterschiedlichen Strukturierungsprofilen besteht, in einer Prozessfolge und die Wiederverwendung des ersten Wafers als Schablone führt daher nicht nur zu einer Kostenersparnis im
Herstellungsverfahren, sondern ermöglicht ebenso eine schnelle und zeitsparende Herstellung.
Gemäß zumindest einer Ausführungsform des Verfahrens ist das Strukturierungsverfahren ein einziger trockenchemischer
Ätzprozess. In Betracht kommen beispielsweise Verfahren wie reaktives Ionenätzen (RIE = Reactive Ion Etching) , Ionenstrahlätzen (IBE = Ion Beam Etching) sowie chemisch unterstütztes Ionenstrahlätzen (CAIBE = Chemical Assistant Ion Beam Etching) . Beispielsweise kommt es auch in Betracht, als Trockenätzverfahren ein Verfahren unter Verwendung eines Hochdichteplasmas, wie zum Beispiel ein induktiv gekoppeltes Plasmaätzverfahren (ICP = Inductive Coupled Plasma), ECR- Plasma (ECR = Electron Cyclotron Resonance) oder ein Helikonplasma zu verwenden. Trockenätzverfahren haben bei dem vorliegenden Verfahren den Vorteil, eine Vorzugsrichtung beim Ätzen (Anisotropie) aufzuweisen. Aufgrund der Anisotropie können gute Aspektverhältnisse, das heißt sehr steile Strukturen in dem zu ätzenden Körper erzeugt werden.
Gemäß zumindest einer Ausführungsform des Verfahrens wird vor der Anwendung des Strukturierungsverfahrens der Fotolack an den Stellen von den Außenflächen des zweiten Wafers entfernt, an denen die Gräben erster Tiefe in den Fotolack abgedruckt sind. Das Entfernen des Fotolacks kann beispielsweise mit
„Abblasen" oder „Polieren" geschehen. Vorzugsweise wird der Fotolack mittels eines Plasmaätzprozesses enfernt, wobei weiter bevorzugt der Fotolack so weit abgetragen wird, dass er nur an Stellen, an denen die Gräben erster Tiefe in den Fotolack abgedruckt sind, entfernt wird. Nach dem Entfernen sind die vom Fotolack befreiten Stellen der Außenfläche des zweiten Wafers freiliegend. Mit anderen Worten ist die Außenfläche an diesen Stellen von keinem Material bedeckt und für einen externen Betrachter frei einsehbar.
Gemäß zumindest einer Ausführungsform des Verfahrens besteht das Strukturierungsverfahren aus zumindest einem trocken- und einem nasschemischen Ätzprozess. „Nass-chemisch" bedeutet in diesem Zusammenhang, dass ätzende Flüssigkeiten auf die strukturierte Oberfläche des Fotolacks aufgebracht werden und der Fotolack über eine chemische Reaktion weggeätzt wird. Gelangt die ätzende Flüssigkeit auf die Außenfläche des zweiten Wafers, so entstehen auch in diesem zweiten Wafer eingeätzte Strukturen, die je nach Wahl der zu ätzenden Flüssigkeit und je nach Konzentration der ätzenden Bestandteile in der Ätzflüssigkeit eingestellt und gestaltet werden können. Beispielsweise handelt es sich bei dem nasschemischen Ätzprozess um einen Ätzprozess mittels Kaliumhydroxid, Salzsäure und/oder aus Mischungen aus Schwefelsäure/Peroxiden/Wasser .
Beispielsweise besteht das Strukturierungsverfahren aus genau einem trocken- und einem nasschemischen Ätzprozess. Ist dann an den Stellen, an denen sich die Gräben erster Tiefe in den Fotolack abgebildet haben, der Fotolack entfernt, so können mittels des trockenchemischen Ätzprozesses zunächst in den zweiten Wafer Gräben erster Tiefe eingebracht werden.
In einem weiteren Schritt kann dann der nasschemische Ätzprozess zur Abbildung der Gräben zweiter Tiefe in den zweiten Wafer auf die freiliegenden Stellen des Fotolacks angewandt werden.
Eine Selektivität des Ätzprozesses, bezüglich der Materialien des Fotolacks und des zweiten Wafers, wird bevorzugt zu 1:1 eingestellt, so dass die Oberflächenstrukturierung des Fotolacks möglichst genau in die Außenfläche des zweiten Wafers übertragen wird.
Gemäß zumindest einer Ausführungsform des Verfahrens ist der erste Wafer ein Halbleiterwafer . Der erste Wafer ist dann jeweils mit zumindest einem Halbleitermaterial gebildet.
Gemäß zumindest einer Ausführungsform des Verfahrens ist der erste Wafer aus einem Kunststoffmaterial gebildet. Das heißt, dass der erste Wafer dann mit einem „leicht strukturierbaren" Material gebildet ist. Beispielsweise ist das Kunststoffmaterial mit einem Polydimethylsiloxane-Resist (PDMS) gebildet. Vorteilhaft ermöglicht dies eine kostengünstige Massenfertigung.
Gemäß zumindest einer Ausführungsform des Verfahrens ist der zweite Wafer ein Halbleiterwafer . Der zweite Wafer ist dann jeweils mit zumindest einem Halbleitermaterial gebildet. Vorzugsweise ist der zweite Wafer dann mit einem nitrid-, phosphid- oder arsenidbasierten Verbindungshalbleitermaterial gebildet .
Verbindungshalbleitermaterialien, wie Nitrid-, Phosphid- und Arsenid-Verbindungshalbleiter, sind zur Ausbildung einer Halbleiterschichtenfolge für effiziente Halbleiterchips, insbesondere von aktiven Bereichen/Schichten hoher Quanteneffizienz, besonders geeignet. Ferner kann zumindest stellenweise sowohl auf dem ersten als auch auf dem zweiten Wafer eine oder mehrere Schichten aus einem Halbleitermaterial epitaktisch abgeschieden sein.
Gemäß zumindest einer Ausführungsform weist der zweite Wafer zumindest eine aktive Zone auf, welche zur Erzeugung von elektromagnetischer Strahlung geeignet ist. Beispielsweise weist der zweite Wafer mehrere aktive Zonen auf.
Gemäß zumindest einer Ausführungsform des Verfahrens weicht der erste Wafer in seinem maximalen Durchmesser um höchstens 20 %, bevorzugt um höchstens 10 %, ganz besonders bevorzugt um höchstens 5 % vom maximalen Durchmesser des zweiten Wafers ab. Das heißt, dass die beiden Wafer lateral ungefähr die gleichen oder gleiche Abmessung haben. „Lateral" bedeutet in diesem Zusammenhang in Richtungen parallel zur Haupterstreckungsebene des ersten oder des zweiten Wafers. Ebenso ist denkbar, dass der erste Wafer in seinem maximalen Durchmesser kleiner ist als der maximale Durchmesser des zweiten Wafers, so dass der Fotolack beispielsweise durch mehrmaliges Wiederholen des Abdruckvorgangs strukturiert wird („step and repeat" Verfahren)
Beispielsweise können die beiden Wafer kreisförmige oder kreisartige Scheiben sein. Vorteilhaft wird so gewährleistet, dass der erste Wafer und der zweite Wafer beim Zusammenführen möglichst deckgleich sind und so Bereiche sowohl auf dem ersten Wafer als auch auf dem zweiten Wafer minimiert werden, die nicht zum Strukturierungsprozess gehören oder beitragen. Ebenso ist es möglich, dass die beiden Wafer rechteckförmige oder beliebig davon abweichende Scheiben sind. Gemäß zumindest einer Ausführungsform des Verfahrens reichen die in den zweiten Wafer eingebrachten Gräben erster Tiefe zumindest bis zur aktiven Zone. Das heißt, dass die Gräben erster Tiefe zumindest zwischen der aktiven Zone und der Außenfläche des zweiten Wafers verlaufen und an diesen Stellen die dazwischen liegenden Materialschichten durchbrechen .
Gemäß zumindest einer Ausführungsform des Verfahrens durchbrechen die Gräben erster Tiefe die zumindest eine aktive Zone des zweiten Wafers. An den Stellen, an denen die Gräben erster Tiefe verlaufen, wird dann die zumindest eine aktive Zone „unterteilt". Weist der zweite Wafer mehrere aktive Zonen auf, so können die Gräben erster Tiefe auch alle aktiven Zonen durchbrechen. Vorzugsweise weisen die Gräben erster Tiefe eine maximale Tiefe von 3 bis 8 μm, bevorzugt von 4 bis 7 μm, ganz besonders bevorzugt von 6 μm auf. Beispielsweise sind die Gräben erster Tiefe ,,U-" oder „V"- förmig ausgebildet.
Gemäß zumindest einer Ausführungsform umranden die Gräben erster Tiefe die Gräben zweiter Tiefe seitlich. Beispielsweise umschließen die Gräben erster Tiefe in einer Draufsicht ein kreisförmiges, rechteckiges oder andersartig ausgebildetes Gebiet. Das durch die Gräben erster Tiefe umschlossene Gebiet weist dann die Gräben zweiter Tiefe auf.
Gemäß zumindest einer Ausführungsform des Verfahrens bilden die Gräben zweiter Tiefe eine Auskoppelstruktur. Vorzugsweise sind dann die Gräben zweiter Tiefe jeweils in einem Gebiet angeordnet, wobei die Gebiete jeweils durch zumindest einen Graben erster Tiefe voneinander getrennt sind. Vorzugsweise weisen die Gräben zweiter Tiefe dann eine maximale Tiefe von 0,5 bis 3 μm, ganz besonders bevorzugt eine maximale Tiefe von 1 bis 2 μm auf. „Auskoppelstruktur" heißt dann in diesem Zusammenhang, dass die Gräben zweiter Tiefe jeweils eine Strahlungsauskoppelfläche eines Halbleiterchips bilden. Die Strahlungsauskoppelfläche eines Halbeiterchips bildet die Oberfläche, durch die die vom Halbleiterchip erzeugte elektromagnetische Strahlung ausgekoppelt wird. Die Auskoppelstruktur erhöht dann die Auskoppeleffizienz eines Halbleiterchips. „Auskoppeleffizienz" ist das Verhältnis von tatsächlich aus dem Halbleiterchip ausgekoppelter Leuchtenergie zu der primär innerhalb des Halbleiterchips erzeugten Leuchtenergie.
Beispielsweise sind die auch Gräben zweiter Tiefe „U-" oder „V"-förmig ausgebildet. Sind die Gräben „V"-förmig ausgebildet, so ist denkbar, dass sich jeweils zwischen den Gräben pyramidenartige Erhebungen ausbilden.
Jede pyramidenartige Erhebung ist ein Polyeder und wird durch eine Mantel-, eine Boden- und eine Deckfläche begrenzt. Die Mantelfläche weist zumindest drei Seitenflächen auf, die zusammenlaufen und die Deckfläche seitlich begrenzen. Die Bodenfläche ist durch die Seitenflächen der pyramidenartigen Erhebung seitlich begrenzt. Die Seitenflächen der pyramidenartigen Erhebung enden in den zweiten Wafer und bilden dort die Bodenfläche aus. Boden- und Deckfläche der pyramidenartigen Erhebung stehen sich also gegenüber und sind über die Seitenflächen miteinander verbunden. In einem seitlichen Schnitt durch eine solche pyramidenartige Erhebung weist die pyramidenartige Erhebung zumindest zwei Seitenflächen, eine Deck- und eine Bodenfläche auf. Vorzugsweise sind Deck- und Bodenfläche hexagonal ausgebildet. Vorzugsweise ist das Verhältnis des Flächeninhalts von Deck- zu Bodenfläche 1/5 oder kleiner.
Es kann gezeigt werden, dass eine pyramidenartig ausgebildete Strahlungsauskoppelfläche eines Halbleiterchips eine erhöhte Auskoppeleffizienz im Vergleich zu einer andersartig ausgebildeten Struktur der Strahlungsauskoppelfläche aufweist .
Gemäß zumindest einer Ausführungsform wird der zweite Wafer im Bereich der Gräben erster Tiefe in einzelne Strahlungsemittierende Halbleiterchips vereinzelt. Vorzugsweise erfolgt das Vereinzeln an den Stellen des zweiten Wafers, an denen die Gräben erster Tiefe verlaufen. Vorteilhaft können die Gräben erster Tiefe dann beispielsweise als „Sollbruchstellen" benutzt werden, an denen der zweite Wafer in einzelne Halbleiterchips vereinzelt wird. Ebenso ist es möglich, dass an den Stellen der Gräben erster Tiefe mittels Sägen, Schneiden oder hochenenergetischen Laserlichts der zweite Wafer in einzelne Halbleiterchips vereinzelt wird.
Im Folgenden werden das hier beschriebene Verfahren anhand von Ausführungsbeispielen und den dazugehörigen Figuren näher erläutert.
Die Figuren 1 und 2 zeigen einzelne Fertigungsschritte zur Herstellung gemäß von Ausführungsbeispielen eines hier beschriebenen Verfahrens.
In den Ausführungsbeispielen und den Figuren sind gleiche oder gleich wirkende Bestandteile jeweils mit den gleichen Bezugszeichen versehen. Die dargestellten Elemente sind nicht als maßstabsgerecht anzusehen, vielmehr können einzelne Elemente zum besseren Verständnis übertrieben groß dargestellt sein.
Die Figur 1 zeigt einzelne Fertigungsschritte zur Herstellung einer strukturierten Oberfläche 33 eines Wafers 3.
Ziel des Verfahrens ist es, eine strukturierte Oberfläche des Wafers 3 zu schaffen, die zumindest stellenweise mit zwei unterschiedlichen Strukturierungsprofilen unterschiedlicher Tiefe gebildet ist. Das heißt, dass die strukturierte Oberfläche des Wafers 3 nach Anwendung des Herstellungsverfahren Gräben erster Tiefe Gl und eine Auskoppelstruktur AS, gebildet durch Gräben zweiter Tiefe G2, aufweist. Vorliegend handelt es sich bei dem Wafer 3 um einen Halbleiterwafer 13 welcher phosphid- und/oder arsenidbasierte Verbindungshalbleitermaterialien enthält. Ebenso ist es möglich, dass der Wafer 3 nitridbasierte Verbindungshalbleitermaterialien enthält. Der Halbleiterwafer 13 weist eine epitaktisch gewachsene Halbleiterschichtenfolge auf, die zumindest eine zur Strahlungserzeugung geeignete aktive Zone A umfasst.
Zunächst wird ein Wafer 1 bereitgestellt. Der Wafer 1 kann mit einem Halbleitermaterial oder einem Kunststoffmaterial gebildet sein. Auf einer Außenfläche 30 des Wafers 3 ist ein Fotolack 2 in Form einer Schicht aufgebracht. Beispielsweise ist der Fotolack 2 mit einem lichtempfindlichen Novolackharz gebildet. Sowohl der Wafer 1 als auch der Wafer 3 sind nach Art von Scheiben ausgebildet, die in einer Draufsicht jeweils eine kreisförmige Fläche bilden und dabei den Durchmesser D aufweisen . Der Wafer 1 weist nun eine strukturierte Oberfläche 11 auf, die durch Erhebungen El und E2 gebildet ist. Vorliegend sind die Erhebungen E2 in dem Gebiet 31 angeordnet und werden jeweils von den Erhebungen El räumlich getrennt. Ferner werden die Erhebungen E2 durch jeweils eine zusammenhängende Erhebung El umschlossen. Die Erhebungen El weisen eine maximale Höhe Hl von 6 μm auf und sind gemäß der Figur 1 „Unförmig ausgebildet. Das heißt, sie weisen eine ebene Deckfläche auf und bilden zum Beispiel Pyramidenstümpfe. Die Erhebungen E2 weisen eine maximale Höhe H2 von 1,5 μm auf. Der Fotolack 2 weist eine Dicke DF von mehr als 6 μm auf, sodass beim Abdrucken die Erhebungen El vollständig von dem Fotolack 2 umschlossen sind.
In einem nächsten Verfahrensschritt wird die strukturierte Oberfläche 11 des Wafers 1 in den Fotolack 2 derart beispielsweise aufgepresst, dass die strukturierte Oberfläche 11 des ersten Wafers 1 in die dem zweiten Wafer 3 abgewandte Oberfläche des Fotolacks 2 vollständig abgedruckt ist. Auf der dem zweiten Wafer 3 abgewandten Oberfläche des Fotolacks 2 wird also die Negativform der strukturierten Oberfläche 11 des ersten Wafers 1 aufgebracht. Nach dem Abdrucken der Struktur wird der Wafer 1 vom Fotolack 2 entfernt und es verbleibt eine strukturierte Oberfläche 21. Die Oberfläche 21 ist also die Negativform der Oberfläche 11, wobei die
Erhebungen El und E2 des ersten Wafers jeweils als Gräben Gl und G2 in den Fotolack 2 abgebildet sind.
Die strukturierte Oberfläche 11 des ersten Wafers 1 dient also als Schablone für die in die Oberfläche des Fotolacks 2 abgedruckten Strukturen. Vorteilhaft kann der Wafer 1 zur Strukturierung weiterer Fotolackschichten vielfach wiederverwendet werden, was nicht nur zu einer erheblichen Zeitersparnis im Fertigungsprozess führt, sondern sich auch auf den ganzen Herstellungsprozess Kosten sparend auswirkt.
In einem weiteren Schritt ist die Anwendung eines Strukturierungsverfahrens 6 auf die strukturierte Oberfläche 21 des Fotolacks 2 gezeigt. Vorliegend handelt es sich bei dem Strukturierungsverfahren 6 um einen trockenchemischen
Ätzprozess 61. Beispielsweise kann es sich dabei um reaktives Ionenätzen (RIE = Reactive Ion Etching) oder Ionenstrahlätzen (IBE = Ion Beam Etching) handeln. Vorzugsweise handelt es sich bei dem trockenchemischen Ätzprozess 61 um einen Plasmaätzprozess .
An Stellen des zweiten Wafers 3, an denen der Fotolack 2 sehr dünn ist, wird der Fotolack 2 schnell weggeätzt. Bereits nach kurzer Ätzdauer ist an den dünn beschichteten Stellen der Fotolack 2 abgetragen, während an anderen, dicker mit
Fotolack 2 beschichteten Stellen des zweiten Wafers 3 noch Reste des Fotolacks 2 vorhanden sind. An Stellen jedoch, an denen der Fotolack 2 dicker ist, wird eine sehr geringe Ätztiefe in den zweiten Wafer 3 erreicht. Das heißt, dass nach einer bestimmten Ätzdauer an den dünn mit Fotolack 2 beschichteten Stellen bereits in den zweiten Wafer 3 eingeätzt wird, während an den dicker beschichteten Stellen zumindest stellenweise noch der Fotolack 2 vorhanden ist und weggeätzt wird.
Ist nun eine gewünschte und vorgebbare Struktur der Oberfläche 33 des zweiten Wafers 3 erreicht, so kann der Ätzprozess gestoppt werden. Weiter kann der Ätzprozess durch eine vorgebbare Selektivität bezüglich der Materialien des Fotolacks 2 und des zweiten Wafers 3 eingestellt werden. Vorliegend wurde in Bezug auf das Ätzverfahren eine Selektivität von 1:1 gewählt. Das heißt, dass das Ätzverfahren, beispielsweise im Hinblick auf seine Ätzrate, die gleiche Ätzrate sowohl beim Ätzen des Fotolacks 2 als auch beim Ätzen des Wafers 3 aufweist. Dies kann zu einer identischen oder fast identischen Abbildung der Gräben erster und zweiter Tiefe von der strukturierten Fotolackschicht 21 auf die Oberfläche des zweiten Wafers 3 führen. Die Gräben erster Tiefe sind in ihrer Tiefe Tl derart beschaffen, dass sie die aktive Schicht A in vertikaler Richtung unterbrechen. „Vertikal" bedeutet dann senkrecht in einer Richtung zu einer Haupterstreckungsebene des zweiten Wafers 3. Vorliegend weisen die Gräben erster Tiefe ein maximale Tiefe Tl von 6 μm auf. Ferner weisen die Gräben zweiter Tiefe eine maximale Tiefe T2 von 1,5 μm auf und unterbrechen die aktive Schicht A nicht. Ferner bilden die Gräben zweiter Tiefe G2 eine Auskoppelstruktur AS aus.
In einem weiteren Schritt kann dann der zweite Wafer 3 in einzelne Halbleiterchips HLC vereinzelt werden. Vorteilhaft dienen dazu die Gräben erster Tiefe als „Sollbruchstellen", an denen der zweite Wafer 3 in einzelne Halbleiterchips HLC gebrochen werden kann. Ebenso ist es möglich, dass an den
Stellen der Gräben erster Tiefe mittels Sägen, Schneiden oder hochenenergetischen Laserlichts der zweite Wafer in einzelne Halbleiterchips vereinzelt wird.
Das in der Figur 1 beschriebene Verfahren ermöglicht es, so vorteilhaft die beiden Strukturierungsprofile der Auskoppelstruktur AS und der Gräben erster Tiefe in einer Prozessfolge in den Wafer 3 einzubringen. In der Prozessfolge bedarf es lediglich einer einzigen Beschichtung des Wafers 1 mit Fotolack. Das vorliegende Verfahren erspart so zumindest wiederholtes zeit- und kostenaufwendiges Belichten, Beschichten mit Fotolack und Ätzen.
Ferner bietet vorliegendes Verfahren den Vorteil, den Wafer 1 als Schablone für eine Vielzahl von weiteren Strukturierungsverfahren wiederzuverwenden, was zu zusätzlichen Kosteneinsparungen führt.
Die Figur 2 zeigt eine weitere Ausführungsform einzelner Fertigungsschritte zur Herstellung der strukturierten Oberfläche 33 des Wafers 3.
Im Unterschied zum Herstellungsverfahren gemäß der Figur 1 besteht hierbei das Strukturierungsverfahren 6 aus genau einem trocken- und einem nasschemischen Ätzprozess 62 und 61. Dazu wird zunächst der Fotolack 2 derart dünn auf den Wafer 3 aufgebracht, dass der Fotolack 2 nach dem Abdrucken an den Gebieten 32 nur noch eine im Vergleich zum außerhalb der Gebieten 32 vorhandenen Fotolack 2 vernachlässigbare Schichtdicke aufweist. Vor Anwendung des trockenchemischen Ätzprozesses 61 an Gebieten 32 wird vorzugsweise der restlich nach dem Abdrucken auf der Oberfläche 21 verbliebene Fotolack 2 entfernt. Das Entfernen geschieht vorzugsweise mittels eines Plasmaätzprozesses. Ebenso kann der Fotolack 2 beispielsweise mittel Blasen oder Polieren entfernt werden.
In einem weiteren Schritt wird dann zumindest auf das vom Fotolack freiliegende Gebiet 32 der trockenchemische
Ätzprozess 61 angewandt. Mittels des Ätzprozesses 61 werden die Gräben erster Tiefe in den zweiten Wafer 3 eingebracht. Ist eine gewünschte Ätztiefe und/oder Form der Gräben erster Tiefe erreicht, wird der trockenchemische Ätzprozess 61 abgebrochen. Vorliegend weisen die Gräben erster Tiefe die gleichen geometrischen Merkmale in Bezug auf Formgebung und Tiefe wie die in der Figur 1 gezeigten Gräben auf. Vorzugsweise ist der Fotolack 2 gegenüber dem trockenchemischen Ätzprozess 61 „unempfindlich". „Unempfindlich" heißt in diesem Zusammenhang, dass der Ätzprozess eine ganz besonders große Selektivität zwischen dem Fotolack 2 und dem Material des zweiten Wafers 3 aufweist, sodass die Ätzrate im Fotolack gegenüber derjenigen im zweiten Wafer 3 vernachlässigt werden kann. Vorteilhaft kann so der Ätzprozess 61 ohne selektive Maßnahmen auf die gesamte strukturierte Oberfläche 21 des Fotolacks 2 angewandt werden .
In einem weiteren Schritt wird auf die strukturierte Oberfläche 21 des Fotolacks 2 der nasschemische Ätzprozess 62 angewandt. Analog zu dem in Figur 2 beschriebenen Verfahren bildet sich eine Auskoppelstruktur AS aus. Auch hierbei entspricht die Auskoppelstruktur AS der Auskoppelstruktur wie in der Figur 1 gezeigt.
In einem weiteren Schritt kann dann der zweite Wafer 3 wiederum in einzelne Halbleiterchips HLC, wie bereits beim Herstellungsverfahren gemäß der Figur 1 beschrieben, vereinzelt werden.
Die Erfindung ist nicht durch die Beschreibung anhand des Ausführungsbeispiels beschränkt. Vielmehr erfasst die Erfindung jedes neue Merkmal sowie die Kombination von
Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Patentansprüchen oder dem Ausführungsbeispiel angegeben ist

Claims

Patentansprüche
1. Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils mit den folgenden Schritten: - Bereitstellen eines ersten Wafers (1), welcher eine strukturierte Oberfläche (11) aufweist, wobei die strukturierte Oberfläche (11) zumindest stellenweise durch Erhebungen (El, E2) erster (Hl) und zweiter Höhe (H2) gebildet ist, wobei die erste Höhe (Hl) größer ist als die zweite Höhe (H2);
Bereitstellen eines zweiten Wafers (3) ;
Aufbringen eines Fotolacks (2) auf die Außenflächen des zweiten Wafers (3) ;
Strukturieren der dem zweiten Wafer (3) abgewandten Oberfläche des Fotolacks (2) durch Abdrucken der strukturierten Oberfläche (11) des ersten Wafers (1) in den Fotolack (2), wobei die Erhebungen (El, E2) als Gräben (Gl, G2) erster und zweiter Tiefe in den Fotolack
(2) abgedruckt werden; - Anwendung eines Strukturierungsverfahrens (6) auf die strukturierte Oberfläche (21) des Fotolacks (2), wobei die auf dem Fotolack (2) aufgebrachte Struktur zumindest stellenweise auf die Außenfläche (30) des zweiten Wafers
(3) übertragen wird.
2. Verfahren nach Anspruch 1, wobei das Strukturierungsverfahren (6) ein einziger trockenchemischer Ätzprozess (61) ist.
3. Verfahren nach Anspruch 1, wobei vor der Anwendung des Strukturierungsverfahrens (6) der Fotolack (2) an den Stellen von den Außenflächen des zweiten Wafers (3) entfernt wird, an denen die Gräben erster Tiefe (Gl) in den Fotolack (2) abgedruckt sind.
4. Verfahren nach Anspruch 1 oder 3, bei dem das Strukturierungsverfahren (6) aus zumindest einem trocken- und einem nasschemischen Ätzprozess (61, 62) besteht.
5. Verfahren nach einem der vorhergehenden Ansprüche, wobei der erste Wafer (1) ein Halbleiterwafer (10) ist.
6. Verfahren nach den Ansprüchen 1 bis 4, wobei der erste Wafer (1) aus einem Kunststoffmaterial gebildet ist.
7. Verfahren nach einem der vorhergehenden Ansprüche, wobei der zweite Wafer (3) ein Halbleiterwafer (13) ist.
8. Verfahren nach Anspruch 7, wobei der zweite Wafer (3) zumindest eine aktive Zone (A) aufweist, welche zur Erzeugung von elektromagnetischer Strahlung geeignet ist.
9. Verfahren nach Anspruch 7 oder 8, wobei die in den zweiten Wafer (3) eingebrachten Gräben erster Tiefe (Gl) zumindest bis zur aktiven Zone reichen.
10. Verfahren nach Anspruch 8 oder 9, wobei die Gräben erster Tiefe (Gl) die zumindest eine aktive Zone (A) des zweiten Wafers (3) durchbrechen.
11. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Gräben erster Tiefe (Gl) die Gräben zweiter Tiefe (G2) seitlich umranden.
12. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Gräben zweiter Tiefe (G2) eine
Auskoppelstruktur (AS) bilden.
13. Verfahren nach einem der vorhergehenden Ansprüche, wobei der zweite Wafer (3) im Bereich der Gräben erster Tiefe (Gl) in einzelne Strahlungsemittierende Halbleiterchips (HLC) vereinzelt wird.
PCT/EP2010/055986 2009-05-29 2010-05-03 Verfahren zur herstellung eines optoelektronischen halbleiterbauteils WO2010136304A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US13/322,662 US8569079B2 (en) 2009-05-29 2010-05-03 Method for producing an optoelectronic semiconductor component

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102009023355.5 2009-05-29
DE102009023355A DE102009023355A1 (de) 2009-05-29 2009-05-29 Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils

Publications (1)

Publication Number Publication Date
WO2010136304A1 true WO2010136304A1 (de) 2010-12-02

Family

ID=42320873

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2010/055986 WO2010136304A1 (de) 2009-05-29 2010-05-03 Verfahren zur herstellung eines optoelektronischen halbleiterbauteils

Country Status (3)

Country Link
US (1) US8569079B2 (de)
DE (1) DE102009023355A1 (de)
WO (1) WO2010136304A1 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009008223A1 (de) * 2009-02-10 2010-08-12 Osram Opto Semiconductors Gmbh Verfahren zur Strukturierung einer Halbleiteroberfläche und Halbleiterchip
DE102010020162A1 (de) * 2010-05-11 2011-11-17 Osram Opto Semiconductors Gmbh Verfahren zur Strukturierung eines Strahlungsauskoppelelements
DE102012220909A1 (de) * 2012-09-27 2014-05-15 Osram Opto Semiconductors Gmbh Verfahren zum Vereinzeln von Bereichen einer Halbleiterschicht
DE102013218404A1 (de) * 2013-09-13 2015-03-19 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu seiner Herstellung

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005048361A2 (en) * 2003-11-12 2005-05-26 Matsushita Electric Works, Ltd. A method for producing a light-emitting device
US20050202350A1 (en) * 2004-03-13 2005-09-15 Colburn Matthew E. Method for fabricating dual damascene structures using photo-imprint lithography, methods for fabricating imprint lithography molds for dual damascene structures, materials for imprintable dielectrics and equipment for photo-imprint lithography used in dual damascene patterning
US20090053656A1 (en) * 2007-08-23 2009-02-26 Masaki Yanagisawa Process to form a mold of nanoimprint technique for making diffraction grating for DFB-LD

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6309580B1 (en) * 1995-11-15 2001-10-30 Regents Of The University Of Minnesota Release surfaces, particularly for use in nanoimprint lithography
US6964793B2 (en) * 2002-05-16 2005-11-15 Board Of Regents, The University Of Texas System Method for fabricating nanoscale patterns in light curable compositions using an electric field
WO2004061980A1 (de) 2002-12-30 2004-07-22 Osram Opto Semiconductors Gmbh Verfahren zum aufrauhen einer oberfläche eines körpers und optoelektronisches bauelement
DE10306779A1 (de) 2002-12-30 2004-07-22 Osram Opto Semiconductors Gmbh Verfahren zum Aufrauhen einer Oberfläche eines Körpers und optoelektronisches Bauelement
JP4651390B2 (ja) * 2003-03-27 2011-03-16 コリア・インスティテュート・オブ・マシナリー・アンド・マテリアルズ 多重浮彫要素スタンプを利用したｕｖナノインプリントリソグラフィ法
JP2005008909A (ja) * 2003-06-16 2005-01-13 Canon Inc 構造体の製造方法
JP3889386B2 (ja) * 2003-09-30 2007-03-07 株式会社東芝 インプリント装置及びインプリント方法
US7419912B2 (en) * 2004-04-01 2008-09-02 Cree, Inc. Laser patterning of light emitting devices
US20070018186A1 (en) * 2005-07-19 2007-01-25 Lg Chem, Ltd. Light emitting diode device having advanced light extraction efficiency and preparation method thereof
US9174400B2 (en) 2006-02-15 2015-11-03 Osram Opto Semiconductors Gmbh Method for producing structures in optoelectronic components and device for this purpose
DE102006024423A1 (de) * 2006-02-15 2007-08-16 Osram Opto Semiconductors Gmbh Verfahren zum Erzeugen von Strukturen in optoelektronischen Bauelementen und Vorrichtung dazu
JP5693445B2 (ja) * 2008-04-18 2015-04-01 マサチューセッツ インスティテュート オブ テクノロジー 不規則表面のウェッジインプリントパターニング

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005048361A2 (en) * 2003-11-12 2005-05-26 Matsushita Electric Works, Ltd. A method for producing a light-emitting device
US20050202350A1 (en) * 2004-03-13 2005-09-15 Colburn Matthew E. Method for fabricating dual damascene structures using photo-imprint lithography, methods for fabricating imprint lithography molds for dual damascene structures, materials for imprintable dielectrics and equipment for photo-imprint lithography used in dual damascene patterning
US20090053656A1 (en) * 2007-08-23 2009-02-26 Masaki Yanagisawa Process to form a mold of nanoimprint technique for making diffraction grating for DFB-LD

Also Published As

Publication number Publication date
US20120070927A1 (en) 2012-03-22
DE102009023355A1 (de) 2010-12-02
US8569079B2 (en) 2013-10-29

Similar Documents

Publication Publication Date Title
DE202017003287U1 (de) VCSEL-Feld mit hoher Emission mit intergriertem Zerstreuer
EP1901357A2 (de) Optoelektronischer Halbleiterchip
WO2010051790A1 (de) Verfahren zur herstellung eines strahlung emittierenden dünnschichtbauelements und strahlung emittierendes dünnschichtbauelement
WO2015124719A1 (de) Verfahren zur herstellung optoelektronischer halbleiterbauteile und optoelektronisches halbleiterbauteil
DE112013000281T5 (de) Verfahren zur Herstellung einer Vorrichtung
WO2012116893A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterchips
DE10229231B9 (de) Verfahren zum Herstellen eines Strahlung emittierenden und/oder empfangenden Halbleiterchips mit einer Strahlungsein- und/oder -auskoppel-Mikrostruktur
WO2010136304A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterbauteils
WO2010091936A1 (de) Verfahren zur strukturierung einer halbleiteroberfläche und halbleiterchip
DE102012101211A1 (de) Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterbauelements
WO2012107261A1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchip
DE102009018286A1 (de) Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterchips
DE112013004761B4 (de) Verfahren zum Vereinzeln von Bereichen einer Halbleiterschicht
EP3386914B1 (de) Verfahren zum transfer von graphen-stücken auf ein substrat
DE102014107167B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit einer Strukturschicht mit einer Mehrzahl von dreidimensionalen Strukturelementen und strahlungsemittierendes Halbleiterbauelement mit einer Strukturschicht mit einer Mehrzahl von dreidimensionalen Strukturelementen
WO2021023577A1 (de) Verfahren zur vereinzelung von bauteilen aus einem bauteilverbund sowie bauteil
WO2017129446A1 (de) Konversionselement und strahlungsemittierendes halbleiterbauelement mit einem solchen konversionselement
WO2012116887A1 (de) Verfahren zur herstellung von lichtauskoppelstrukturen in einem halbleiterkörper und licht emittierender halbleiterkörper
DE112015005045B4 (de) Epitaxie-Wafer, Bauelement und Verfahren zur Herstellung eines Epitaxie-Wafers und eines Bauelements
DE102021117801A1 (de) Herstellungsverfahren und optoelektronischer halbleiterchip
DE102018207396B4 (de) Gamma-nut-anordnungen für zwischenverbindungs- und anbringungsvorrichtungen
DE102021107019A1 (de) Verfahren zur herstellung einer halbleiterschichtenfolge und halbleiterschichtenfolge
DE102012103394A1 (de) Verfahren zum Herstellen eines optoelektronischen Halbleiterchips und derart hergestellter optoelektronischer Halbleiterchip
WO2016050432A1 (de) Verfahren zur herstellung einer vielzahl von halbleiterchips und halbleiterchip
DE112022002708T5 (de) Verfahren zur herstellung eines halbleiterbauelements und halbleiterbauelement

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10715881

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 13322662

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 10715881

Country of ref document: EP

Kind code of ref document: A1