[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

WO2010024278A1 - 薄膜トランジスタの製造方法及び薄膜トランジスタ - Google Patents

薄膜トランジスタの製造方法及び薄膜トランジスタ Download PDF

Info

Publication number
WO2010024278A1
WO2010024278A1 PCT/JP2009/064841 JP2009064841W WO2010024278A1 WO 2010024278 A1 WO2010024278 A1 WO 2010024278A1 JP 2009064841 W JP2009064841 W JP 2009064841W WO 2010024278 A1 WO2010024278 A1 WO 2010024278A1
Authority
WO
WIPO (PCT)
Prior art keywords
film
semiconductor film
thin film
film transistor
semiconductor
Prior art date
Application number
PCT/JP2009/064841
Other languages
English (en)
French (fr)
Inventor
太郎 森村
征典 橋本
伸 浅利
一也 斉藤
久三 中村
Original Assignee
株式会社アルバック
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社アルバック filed Critical 株式会社アルバック
Publication of WO2010024278A1 publication Critical patent/WO2010024278A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Definitions

  • the present invention relates to a method for manufacturing a thin film transistor having high carrier mobility and a thin film transistor.
  • An active matrix liquid crystal display has a thin film transistor (TFT) as a switching element for each pixel.
  • TFT thin film transistor
  • an amorphous silicon layer which is an active layer has a low carrier mobility and a low on-current value. Therefore, there is a problem that it is difficult to realize a higher definition display.
  • an object of the present invention is to provide a thin film transistor manufacturing method and a thin film transistor capable of improving transistor characteristics.
  • a method for manufacturing a thin film transistor according to one embodiment of the present invention includes forming an insulating film over a gate electrode.
  • a first semiconductor film made of amorphous silicon or crystalline silicon is formed on the insulating film.
  • the first semiconductor film is irradiated with a laser.
  • a second semiconductor film made of amorphous silicon is formed on the first semiconductor film.
  • a source electrode film and a drain electrode film are formed on the second semiconductor film.
  • a thin film transistor includes a gate electrode, a gate insulating film, an active layer, and a source / drain electrode.
  • the gate insulating film is stacked on the gate electrode.
  • the active layer includes a first semiconductor film made of crystalline silicon stacked on the gate insulating film, and a second semiconductor film made of amorphous silicon stacked on the first semiconductor film.
  • the source / drain electrodes are stacked on the active layer.
  • a method for manufacturing a thin film transistor according to an embodiment of the present invention includes forming an insulating film on a gate electrode.
  • a first semiconductor film made of amorphous silicon or crystalline silicon is formed on the insulating film.
  • the first semiconductor film is irradiated with a laser.
  • a second semiconductor film made of amorphous silicon is formed on the first semiconductor film.
  • a source electrode film and a drain electrode film are formed on the second semiconductor film.
  • the first semiconductor film formed on the insulating film is modified to a microcrystalline silicon film by laser irradiation.
  • a microcrystalline silicon film can obtain higher carrier mobility than an amorphous silicon film.
  • the second semiconductor film has a function of protecting the first semiconductor film from the patterning process of the source / drain electrodes. Accordingly, it is possible to maintain stable transistor characteristics while maintaining the desired shape and film thickness of the first semiconductor film.
  • the first semiconductor film may be an amorphous silicon film or a crystalline silicon film.
  • a target microcrystalline silicon film can be formed.
  • the laser irradiation conditions can be different depending on whether the first semiconductor film is an amorphous silicon film or a crystalline silicon film.
  • the gate electrode is typically composed of a metal film formed on a base material such as a glass substrate.
  • the base material may be a silicon substrate, which may be used as a gate electrode.
  • the first semiconductor film can be an amorphous silicon film having a thickness of 400 angstroms ( ⁇ ) or less. By setting the thickness of the first semiconductor film to 400 angstroms or less, a thin film transistor having a large on-current value and high mobility can be manufactured.
  • the laser irradiated to the first semiconductor film can be a solid green laser.
  • the solid green laser is, for example, a laser in a green wavelength band having a center wavelength of 532 nm, and can be oscillated as a second harmonic of a solid laser medium (Nd-YAG / YVO 4 ) of 1064 nm.
  • Nd-YAG / YVO 4 a solid laser medium
  • the irradiated region is microcrystallized. Since the irradiation region of the solid green laser corresponds to a channel portion located between the source electrode and the drain electrode, carrier mobility can be increased by microcrystallization of the channel portion.
  • the laser power can be set to 350 mJ / cm 2 or more.
  • the laser power is less than 350 mJ / cm 2 , it is difficult to microcrystallize the first semiconductor film.
  • the gate insulating film can be composed of a silicon nitride film.
  • the gate insulating film is not limited to a silicon nitride film, and can be formed of a silicon oxide film or a stacked film of a silicon nitride film and a silicon oxide film.
  • the first semiconductor film may be surface-treated with hydrogen plasma.
  • the surface of the first semiconductor film can be activated to improve adhesion with the second semiconductor film formed thereafter.
  • a thin film transistor includes a gate electrode, a gate insulating film, an active layer, and a source / drain electrode.
  • the gate insulating film is stacked on the gate electrode.
  • the active layer includes a first semiconductor film made of crystalline silicon stacked on the gate insulating film, and a second semiconductor film made of amorphous silicon stacked on the first semiconductor film.
  • the source / drain electrodes are stacked on the active layer.
  • the crystalline silicon film constituting the first semiconductor film has higher carrier mobility than the amorphous silicon film.
  • the second semiconductor film has a function of protecting the first semiconductor film from the patterning process of the source / drain electrodes. Thus, according to the thin film transistor, it is possible to maintain stable transistor characteristics while maintaining the desired shape and film thickness of the first semiconductor film.
  • the thickness of the first semiconductor film can be 400 angstroms or less. As the thickness of the first semiconductor film is smaller, the amount of excess hydrogen in the film can be suppressed and excellent transistor characteristics can be obtained.
  • the first semiconductor film can be an amorphous silicon film having a thickness of 400 angstroms ( ⁇ ) or less. By setting the thickness of the first semiconductor film to 400 angstroms or less, a thin film transistor having a large on-current value and high mobility can be manufactured.
  • the second semiconductor film can be larger than the thickness of the first semiconductor film. Thereby, the first semiconductor film can be effectively protected from the patterning process of the source / drain electrodes.
  • the gate insulating film can be composed of a silicon oxide film or a silicon nitride film.
  • the gate oxide film can be composed of a laminated film of a silicon oxide film and a silicon nitride film.
  • the first semiconductor film can be a microcrystalline silicon film formed by laser annealing an amorphous silicon film. Thereby, an active layer having high carrier mobility can be formed.
  • FIGS. 1 to 3 are schematic cross-sectional views of the main part of each step for explaining a method of manufacturing a thin film transistor according to an embodiment of the present invention.
  • a method for manufacturing the thin film transistor of this embodiment will be described with reference to FIGS.
  • a stacked film including a gate electrode 1, a gate insulating film 2, and a first semiconductor film 3 is formed.
  • the first semiconductor film 3 can be composed of an amorphous silicon film or a crystalline silicon film.
  • the gate electrode 1 is composed of a metal single layer film or a metal multilayer film such as molybdenum, chromium, or aluminum formed on the surface of a base material made of a glass substrate or the like, and is formed by, for example, a sputtering method, a vacuum evaporation method, a CVD method, or the like. Be filmed.
  • the thickness of the gate electrode 1 is not particularly limited and is, for example, 100 to 300 nm. It is also possible to use a semiconductor substrate such as a silicon substrate as the base material and to use this as the gate electrode 1.
  • the gate insulating film 2 is composed of a silicon oxide film (SiO 2 ), a silicon nitride film (SiNx), or a laminated film thereof, and is formed on the gate electrode 1 by, for example, a sputtering method or a CVD method.
  • the thickness of the gate insulating film 2 is not particularly limited, and is, for example, 200 to 500 nm.
  • the first semiconductor film 3 constitutes a part of the active layer of the transistor. As the thickness of the first semiconductor film 3 is reduced, the amount of excess hydrogen in the film is suppressed, whereby excellent transistor characteristics can be obtained.
  • a thin film transistor having a large on-current value and high mobility can be manufactured by making the first semiconductor film 3 an amorphous silicon film having a thickness of 400 angstroms or less and crystallizing the film by laser irradiation. .
  • the thickness of the first semiconductor film 3 is, for example, 50 to 400 angstroms (5 to 40 nm). When the thickness of the first semiconductor film 3 is less than 50 angstroms, proper film formation control cannot be performed, and when the thickness exceeds 400 angstroms, it becomes difficult to obtain good transistor characteristics depending on conditions.
  • the silicon film formed as the first semiconductor film 3 may be an amorphous silicon film or a crystalline silicon film. These silicon films are formed on the gate insulating film 2 by, for example, a plasma CVD method using silane (SiH 4 ) as a source gas.
  • silane SiH 4
  • the crystallinity of the silicon film to be formed can be controlled by appropriately varying the RF power and pressure at the time of film formation and the amount of reaction gas introduced.
  • the conditions for forming an amorphous silicon film are as follows: for example, when the substrate (base material) size is 730 mm long ⁇ 920 mm wide, the substrate temperature is 300 ° C., the RF power is 230 W, the pressure is 50 Pa, the flow rate of SiH 4 gas is 1800 sccm, The flow rate of hydrogen gas can be 700 sccm, and the distance between electrodes can be 17 mm.
  • the conditions for forming the crystalline silicon film are as follows: substrate temperature is 300 ° C., RF power is 1250 W, pressure is 600 Pa, SiH 4 gas flow rate is 50 sccm, hydrogen gas flow rate is 10500 sccm, and electrode distance is 15 mm. It can be.
  • the first semiconductor film 3 is irradiated with a laser.
  • the first semiconductor film 3 is modified by the annealing effect to be a first semiconductor film 3c made of a microcrystalline silicon film.
  • a solid green laser can be used as the laser.
  • the solid-state green laser uses a laser beam of a green wavelength band centered at 532 nm, and a second laser through a 1064 nm solid-state laser medium (Nd-YAG / YVO 4 ) through a nonlinear optical crystal such as KTP. Oscillated as second harmonic.
  • the oscillation wavelength of the laser is not particularly limited, and a laser having a single wavelength region or a long wavelength region may be used rather than a green laser.
  • the oscillation power (irradiation power) of the laser can be adjusted as appropriate depending on the crystallinity of the first semiconductor film 3, the required mobility, and the type of material of the gate insulating film 2.
  • the irradiation power of the solid green laser can be 350 mJ / cm 2 or more.
  • the laser irradiation method for the first semiconductor film 3 is not particularly limited, and may be scan irradiation or spot irradiation.
  • the first semiconductor film which has been laser-annealed by immersing the laminated film including the first semiconductor film 3c in the tank 12 containing the diluted hydrofluoric acid 11 The oxide film (natural oxide film) formed on the surface of 3c is removed.
  • This oxide film removal step is not limited to the above-described dipping method, and other methods of bringing dilute hydrofluoric acid into contact with the surface of the semiconductor film 3c, such as a spray method or a coating method, may be employed.
  • the laminated film including the semiconductor film 3c is cleaned using a cleaning liquid such as pure water.
  • the first semiconductor film 3c is loaded in a vacuum chamber (not shown) and surface-treated with hydrogen plasma.
  • the first semiconductor film 3c is surface-treated with hydrogen plasma. As a result, the dangling bonds in the first semiconductor film 3c are combined with hydrogen so as to disappear.
  • the surface treatment activates the surface of the first semiconductor film 3c and improves the adhesion with the second semiconductor film 3a formed in a later step.
  • Hydrogen plasma treatment conditions can be set as appropriate.
  • the processing conditions when the substrate (base material) size is 730 mm long ⁇ 920 mm wide can be a substrate temperature of 300 ° C., an RF power of 2300 W, a pressure of 200 Pa, a hydrogen gas flow rate of 3000 sccm, and a distance between electrodes of 25 mm.
  • a second semiconductor film 3a is formed on the first semiconductor film 3c.
  • the second semiconductor film 3a is composed of an amorphous silicon film, and is formed on the first semiconductor film 3c by a plasma CVD method.
  • the first semiconductor film 3c and the second semiconductor film 3a constitute an active layer (carrier layer) 30 of the thin film transistor.
  • the second semiconductor film 3a is formed under the same conditions as those for the amorphous silicon film described above.
  • the thickness of the second semiconductor film 3a is not particularly limited, but is formed with a thickness sufficient to protect the first semiconductor film 3c from a source / drain electrode patterning step described later.
  • the thickness of the second semiconductor film 3a is, for example, larger than the thickness of the first semiconductor film 3c, and is, for example, 300 angstroms or more.
  • an ohmic contact layer 4 and a metal layer 5 are sequentially formed on the second semiconductor film 3a.
  • the ohmic contact layer 4 is formed of a low resistance semiconductor film such as n + type amorphous silicon, for example.
  • the metal layer 5 is formed of a metal film such as aluminum.
  • the ohmic contact layer 4 is formed in order to improve the ohmic contact and adhesion between the active layer 30 (second semiconductor film 3a) and the metal layer 5.
  • the thickness of the ohmic contact layer 4 and the metal layer 5 is not particularly limited. In the present embodiment, the ohmic contact layer 4 has a thickness of 50 nm, and the metal layer 5 has a thickness of 500 nm.
  • the stacked film of the ohmic contact layer 4 and the metal layer 5 is patterned into a predetermined shape, so that the source electrode 5a and the drain electrode separated from each other on the upper surface of the active layer 30 are obtained. 5b is formed.
  • the patterning method is not particularly limited. For example, a wet etching method is used. However, the patterning method is not limited to this, and a dry etching method may be used.
  • the ohmic contact layer 4 needs to be completely separated for each electrode region in order to prevent electrical leakage between both electrodes.
  • the source electrode 5a and the drain electrode 5b can be completely separated by slightly over-etching the ohmic contact layer 4.
  • the second semiconductor film 3a functions to protect the first semiconductor film 3c from the etching process. This makes it possible to maintain stable transistor characteristics while maintaining the desired shape and film thickness of the first semiconductor film 3c.
  • a protective film for blocking the active layer 30, the source electrode 5a and the drain electrode 5a from the outside air is formed.
  • the thin film transistor 10 of the present embodiment is manufactured.
  • the first semiconductor film 3 formed over the gate insulating film 2 is modified into the microcrystalline silicon film 3c by laser irradiation.
  • a microcrystalline silicon film can obtain higher carrier mobility than an amorphous silicon film.
  • the second semiconductor film 3a has a function of protecting the first semiconductor film 3c from the patterning process of the source electrode 5a and the drain electrode 5b. This makes it possible to maintain stable transistor characteristics while maintaining the desired shape and film thickness of the first semiconductor film 3c.
  • the solid green laser is used as the modified laser of the first semiconductor film 3c, the laser oscillation characteristics can be stabilized as compared with, for example, an excimer laser. Can do. This makes it possible to irradiate a large substrate with laser with uniform output characteristics in a plane, and to prevent variation in crystallinity between elements.
  • FIG. 4 is a schematic configuration diagram of a sample used in the experiment.
  • a silicon substrate 21 was used as the gate electrode (G).
  • a silicon substrate 21 was used as the gate electrode (G).
  • a silicon nitride film On this silicon substrate 21, as a gate insulating film 22, a silicon nitride film, an active layer 23 having a laminated structure of a first semiconductor film 23a and a second semiconductor film 23a, an ohmic contact layer (n + type amorphous silicon film) 24 And a source electrode (S) and a drain electrode (D) having a laminated structure of a metal layer (aluminum film) 25, respectively.
  • the thickness of the gate insulating film 22 was 3500 angstroms
  • the thickness of the first semiconductor film 23c was 200 angstroms
  • the thickness of the second semiconductor film 23a was 800 angstroms.
  • the amorphous silicon film was irradiated with a solid green laser to obtain a microcrystalline silicon film 23c.
  • a plurality of thin film transistor samples were manufactured by varying the energy density of the solid green laser, and the relationship between the gate voltage (Vg) and the source-drain current (Ids) was examined for each sample. The experimental results are shown in FIG.
  • the energy density (output) of the solid green laser is 320 mJ / cm 2 (80 W), 400 mJ / cm 2 (100 W), 480 mJ / cm 2 (120 W), 560 mJ / cm 2 (140 W), 640 mJ / cm 2 (160 W). It was.
  • FIG. 6 as a comparative example, an amorphous silicon film having a thickness of 500 angstroms was formed as the first semiconductor film 23c, and then this amorphous silicon film was irradiated with a solid green laser with a laser output of 400 mJ / cm 2 (100 W). The relationship between the gate voltage of the sample and the source-drain current is shown. At this time, the film thickness of the second semiconductor film 23a was 600 angstroms. As shown in FIG. 6, in the sample according to the comparative example, appropriate transistor characteristics as shown in FIG. 5 were not obtained.
  • FIG. 7 shows the experimental results showing the relationship between the irradiation power of the solid green laser and the carrier mobility between the source and the drain.
  • an amorphous silicon film having a thickness of 200 ⁇ was formed as the first semiconductor film 23c
  • an amorphous silicon film having a thickness of 800 ⁇ was formed as the second semiconductor film 23a.
  • the laser irradiation power is stable mobility characteristics can be obtained at 400 mJ / cm 2 or more 560mJ / cm 2 or less. Therefore, the margin of laser irradiation conditions can be increased in the above range, and a thin film transistor having desired transistor characteristics can be stably produced.
  • dehydrogenation treatment of the first semiconductor film 3 may be performed before laser irradiation.
  • An amorphous silicon film formed using silane (SiH 4 ) as a source gas easily contains excessive hydrogen, and excess hydrogen in the film may affect carrier mobility. Therefore, after the amorphous silicon film is formed and before the laser irradiation, the amorphous silicon film is heat-treated at a high temperature, whereby excess hydrogen in the film can be removed.
  • the atmosphere of the heat treatment is a nitrogen atmosphere under reduced pressure, and the heat treatment temperature can be 400 ° C. or higher.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

トランジスタ特性の改善を図ることができる薄膜トランジスタの製造方法及び薄膜トランジスタを提供する。活性層（３０）は、第１の半導体膜（３ｃ）と第２の半導体膜（３ａ）との積層構造を有する。第１の半導体膜（３ｃ）は、アモルファス又は結晶性のシリコン膜にレーザを照射することで形成された微結晶シリコン膜で構成される。微結晶シリコン膜はアモルファスシリコン膜と比較して高いキャリア移動度を得ることができる。第２の半導体膜（３ａ）は、ソース／ドレイン電極（５ａ、５ｄ）のパターニング工程から第１の半導体膜（３ｃ）を保護する機能を有している。これにより、第１の半導体膜（３ｃ）の所期の形状、膜厚を維持して、安定したトランジスタ特性を確保することが可能となる。

Description

薄膜トランジスタの製造方法及び薄膜トランジスタ
　本発明は、キャリア移動度の高い薄膜トランジスタの製造方法及び薄膜トランジスタに関する。
　近年、アクティブマトリクス型の液晶ディスプレイが広く用いられている。アクティブマトリクス型液晶ディスプレイは、画素ごとにスイッチング素子として薄膜トランジスタ（ＴＦＴ）を有している。
　薄膜トランジスタとしては、活性層がポリシリコンで構成されたポリシリコン型薄膜トランジスタのほか、活性層がアモルファスシリコンで構成されたアモルファスシリコン型薄膜トランジスタが知られている（特許文献１参照）。
ＷＯ２００５／１０４２３９
　アモルファスシリコン型薄膜トランジスタを素子回路として使用する液晶ディスプレイにおいて、活性層であるアモルファスシリコン層はキャリア移動度が低く、オン電流値も低い。したがって、より高精細なディスプレイの実現が困難であるという問題がある。
　以上のような事情に鑑み、本発明の目的は、トランジスタ特性の改善を図ることができる薄膜トランジスタの製造方法及び薄膜トランジスタを提供することにある。
　本発明の一形態に係る薄膜トランジスタの製造方法は、ゲート電極上に絶縁膜を形成することを含む。前記絶縁膜の上に、アモルファスシリコン又は結晶性シリコンからなる第１の半導体膜が形成される。前記第１の半導体膜にレーザが照射される。前記第１の半導体膜の上に、アモルファスシリコンからなる第２の半導体膜が形成される。前記第２の半導体膜の上にソース電極膜及びドレイン電極膜が形成される。
　本発明の一形態に係る薄膜トランジスタは、ゲート電極と、ゲート絶縁膜と、活性層と、ソース／ドレイン電極とを具備する。
　前記ゲート絶縁膜は、前記ゲート電極に積層されている。前記活性層は、前記ゲート絶縁膜に積層された結晶性シリコンからなる第１の半導体膜と、前記第１の半導体膜に積層されたアモルファスシリコンからなる第２の半導体膜とを有する。前記ソース／ドレイン電極は、前記活性層の上に積層されている。
本発明の実施の形態による薄膜トランジスタの製造方法を説明する要部の概略断面図である。 本発明の実施の形態による薄膜トランジスタの製造方法を説明する要部の概略断面図である。 本発明の実施の形態による薄膜トランジスタの製造方法を説明する要部の概略断面図である。 本発明の実施の形態による薄膜トランジスタの特性を説明する概略構成図である。 本発明の実施の形態による薄膜トランジスタの各サンプルのトランジスタ特性を示す実験結果である。 比較例に係る薄膜トランジスタの特性を示す実験結果である。 本発明の実施の形態による薄膜トランジスタにおけるレーザ照射条件とキャリア移動度との関係を示す実験結果である。
　本発明の一実施の形態に係る薄膜トランジスタの製造方法は、ゲート電極上に絶縁膜を形成することを含む。前記絶縁膜の上に、アモルファスシリコン又は結晶性シリコンからなる第１の半導体膜が形成される。前記第１の半導体膜にレーザが照射される。前記第１の半導体膜の上に、アモルファスシリコンからなる第２の半導体膜が形成される。前記第２の半導体膜の上にソース電極膜及びドレイン電極膜が形成される。
　上記薄膜トランジスタの製造方法において、絶縁膜の上に形成された第１の半導体膜は、レーザ照射されることによって微結晶質のシリコン膜に改質される。微結晶シリコン膜はアモルファスシリコン膜と比較して高いキャリア移動度を得ることができる。第２の半導体膜は、ソース／ドレイン電極のパターニング工程から第１の半導体膜を保護する機能を有している。これにより、第１の半導体膜の所期の形状、膜厚を維持して、安定したトランジスタ特性を確保することが可能となる。
　第１の半導体膜は、アモルファスシリコン膜でもよいし結晶性シリコン膜でもよい。形成された第１の半導体膜にレーザを照射することによって、目的とする微結晶シリコン膜を形成することができる。勿論、レーザの照射条件は、第１の半導体膜がアモルファスシリコン膜である場合と結晶性シリコン膜である場合とで異ならせることができる。
　ゲート電極は、典型的には、ガラス基板等の基材の上に形成された金属膜で構成される。これ以外に、基材をシリコン基板で構成し、これをゲート電極としてもよい。
　第１の半導体膜は、その厚みが小さいほど膜中の過剰水素量が抑えられ、これにより優れたトランジスタ特性を得ることができる。例えば、第１の半導体膜は、厚さ４００オングストローム（Å）以下のアモルファスシリコン膜とすることができる。第１の半導体膜の厚みを４００オングストローム以下とすることにより、オン電流値が大きく移動度が高い薄膜トランジスタを製造することができる。
　第１の半導体膜に照射するレーザは、固体グリーンレーザとすることができる。
　固体グリーンレーザは、例えば５３２ｎｍを中心波長とする緑色波長帯域のレーザであり、１０６４ｎｍの固体レーザ媒質（Ｎｄ－ＹＡＧ／ＹＶＯ4）の第２次高調波として発振させることができる。この固体グリーンレーザを第１の半導体膜へ照射することによって、照射領域を微結晶化させる。固体グリーンレーザの照射領域は、ソース電極とドレイン電極の間に位置するチャネル部に相当するため、当該チャネル部の微結晶化によってキャリアの移動度を高めることができる。
　アモルファスシリコン膜からなる第１の半導体膜へ固体グリーンレーザを照射するに際しては、レーザパワーを３５０ｍＪ／ｃｍ2以上とすることができる。レーザパワーが３５０ｍＪ／ｃｍ2未満では第１の半導体膜を微結晶化させることが困難である。
　上記の例において、ゲート絶縁膜は、シリコン窒化膜で構成することができる。なお、ゲート絶縁膜は、シリコン窒化膜である場合に限られず、シリコン酸化膜、または、シリコン窒化膜とシリコン酸化膜の積層膜で構成することができる。
　前記レーザの照射後、前記第１の半導体膜を水素プラズマで表面処理してもよい。
　これにより、レーザ照射により発生した第１の半導体膜中のダングリングボンド（未結合手）を低減させて、トランジスタ特性の更なる向上を図ることができる。また、第１の半導体膜の表面を活性化させて、その後に形成される第２の半導体膜との密着性を高めることができる。
　本発明の一実施の形態に係る薄膜トランジスタは、ゲート電極と、ゲート絶縁膜と、活性層と、ソース／ドレイン電極とを具備する。
　前記ゲート絶縁膜は、前記ゲート電極に積層されている。前記活性層は、前記ゲート絶縁膜に積層された結晶性シリコンからなる第１の半導体膜と、前記第１の半導体膜に積層されたアモルファスシリコンからなる第２の半導体膜とを有する。前記ソース／ドレイン電極は、前記活性層の上に積層されている。
　第１の半導体膜を構成する結晶性シリコン膜は、アモルファスシリコン膜と比較して高いキャリア移動度を有する。第２の半導体膜は、ソース／ドレイン電極のパターニング工程から第１の半導体膜を保護する機能を有している。これにより、上記薄膜トランジスタによれば、第１の半導体膜の所期の形状、膜厚を維持して、安定したトランジスタ特性を確保することが可能となる。
　第１の半導体膜の厚みは、４００オングストローム以下とすることができる。
　第１の半導体膜は、その厚みが小さいほど、膜中の過剰水素量を抑えて、優れたトランジスタ特性を得ることができる。例えば、第１の半導体膜は、厚さ４００オングストローム（Å）以下のアモルファスシリコン膜とすることができる。第１の半導体膜の厚みを４００オングストローム以下とすることにより、オン電流値が大きく移動度が高い薄膜トランジスタを製造することができる。
　第２の半導体膜は、第１の半導体膜の厚みよりも大きくすることができる。
　これにより、ソース／ドレイン電極のパターニング工程から第１の半導体膜を効果的に保護することができる。
　ゲート絶縁膜は、シリコン酸化膜又はシリコン窒化膜で構成することができる。ゲート酸化膜は、シリコン酸化膜とシリコン窒化膜の積層膜で構成することができる。
　第１の半導体膜は、アモルファスシリコン膜をレーザアニールして形成された微結晶シリコン膜とすることができる。
　これにより、キャリア移動度の高い活性層を構成することができる。
　以下、本発明の実施の形態を図面に基づき説明する。
　図１～図３は本発明の実施の形態による薄膜トランジスタの製造方法を説明する各工程の要部の模式的断面図である。以下、図１～図３を参照して本実施の形態の薄膜トランジスタの製造方法を説明する。
　まず、図１（Ａ）に示すように、ゲート電極１、ゲート絶縁膜２及び第１の半導体膜３からなる積層膜を形成する。第１の半導体膜３は、アモルファスシリコン膜又は結晶性シリコン膜で構成することができる。
　ゲート電極１は、ガラス基板などからなる基材の表面に形成されたモリブデンやクロム、アルミニウム等の金属単層膜又は金属多層膜で構成され、例えばスパッタリング法や真空蒸着法、ＣＶＤ法などによって成膜される。ゲート電極１の厚みは特に限定されず、例えば１００～３００ｎｍである。なお、基材としてシリコン基板等の半導体基板を用い、これをゲート電極１とすることも可能である。
　ゲート絶縁膜２は、シリコン酸化膜（ＳｉＯ2）、シリコン窒化膜（ＳｉＮｘ）、又はこれらの積層膜で構成され、例えば、スパッタリング法、ＣＶＤ法などによってゲート電極１の上に成膜される。ゲート絶縁膜２の厚みは特に限定されず、例えば、２００～５００ｎｍである。
　第１の半導体膜３は、トランジスタの活性層の一部を構成する。第１の半導体膜３は、その厚みが小さいほど膜中の過剰水素量が抑えられ、これにより優れたトランジスタ特性を得ることができる。例えば、第１の半導体膜３の厚みを４００オングストローム以下のアモルファスシリコン膜とし、この膜をレーザ照射にて微結晶化することによって、オン電流値が大きく移動度が高い薄膜トランジスタを製造することができる。
　第１の半導体膜３の厚みは、例えば５０～４００オングストローム（５～４０ｎｍ）である。第１の半導体膜３の厚みが５０オングストローム未満の場合、適正な成膜制御が行えなくなり、厚みが４００オングストロームを超えると、条件によっては良好なトランジスタ特性を得ることが困難となる。
　第１の半導体膜３として形成されるシリコン膜は、上述のようにアモルファスシリコン膜でもよいし、結晶性シリコン膜でもよい。これらのシリコン膜は、例えば、シラン（ＳｉＨ4）を原料ガスとするプラズマＣＶＤ法によってゲート絶縁膜２の上に成膜される。成膜時のＲＦパワーや圧力、反応ガスの導入量を適宜異ならせることで、形成されるシリコン膜の結晶度をコントロールすることができる。
　例えば、アモルファスシリコン膜を成膜するときの条件は、例えば、基板（基材）サイズが縦７３０ｍｍ×横９２０ｍｍの場合、基板温度３００℃、ＲＦパワー２３０Ｗ、圧力５０Ｐａ、ＳｉＨ4ガスの流量１８００ｓｃｃｍ、水素ガスの流量７００ｓｃｃｍ、電極間距離１７ｍｍとすることができる。また、結晶性シリコン膜を成膜するときの条件は、同等の基板サイズにおいて、基板温度３００℃、ＲＦパワー１２５０Ｗ、圧力６００Ｐａ、ＳｉＨ4ガスの流量５０ｓｃｃｍ、水素ガスの流量１０５００ｓｃｃｍ、電極間距離１５ｍｍとすることができる。
　次に、図１（Ｂ）に示すように、第１の半導体膜３にレーザを照射する。これにより、第１の半導体膜３はアニール効果により改質されて、微結晶シリコン膜からなる第１の半導体膜３ｃとされる。
　上記レーザとしては、例えば、固体グリーンレーザを用いることができる。固体グリーンレーザは、５３２ｎｍを中心波長とする緑色波長帯域のレーザ光が用いられ、１０６４ｎｍの固体レーザ媒質（Ｎｄ－ＹＡＧ／ＹＶＯ4）の発振レーザをＫＴＰ等の非線形光学結晶を介しての第２次高調波として発振される。なお、レーザの発振波長は特に限定されず、グリーンレーザよりも単波長領域又は長波長領域のレーザが用いられてもよい。レーザの発振パワー（照射パワー）は、第１の半導体膜３の結晶度、要求される移動度、ゲート絶縁膜２の材料の種類によって適宜調整することができる。
　例えば、ゲート絶縁膜２がシリコン窒化膜、第１の半導体膜３が膜厚２００オングストロームのアモルファスシリコン膜である場合、固体グリーンレーザの照射パワーを３５０ｍＪ／ｃｍ2以上とすることができる。
　第１の半導体膜３に対するレーザの照射方法は特に限定されず、スキャン照射でもよいし、スポット照射でもよい。
　続いて、図１（Ｃ）に示すように、希フッ酸１１を収容した槽１２の中に、第１の半導体膜３ｃを含む積層膜を浸漬して、レーザアニールされた第１の半導体膜３ｃの表面に形成された酸化膜（自然酸化膜）を除去する。この酸化膜の除去工程は、上述した浸漬法に限られず、半導体膜３ｃの表面に希フッ酸を接触させる他の方法、例えばスプレー法や塗布法などを採用してもよい。酸化膜の除去後、半導体膜３ｃを含む積層膜は、純水等の洗浄液を用いて洗浄される。
　次に、図２（Ａ）に示すように、第１の半導体膜３ｃは、図示しない真空チャンバに装填され、水素プラズマで表面処理される。
　レーザパワーによっては、レーザ照射のダメージによって第１の半導体膜３ｃ中のダングリングボンドが増加し、キャリア移動度の大幅な向上が図れない場合がある。そこで本実施の形態では、レーザアニール後、第１の半導体膜３ｃは水素プラズマで表面処理される。これにより、第１の半導体膜３ｃ中のダングリングボンドを水素と結合させて消滅させるようにしている。また、この表面処理により、第１の半導体膜３ｃの表面が活性化され、後工程において成膜される第２の半導体膜３ａとの密着性が高められる。
　水素プラズマの処理条件は、適宜設定することができる。例えば、基板（基材）サイズが縦７３０ｍｍ×横９２０ｍｍの場合の処理条件は、基板温度３００℃、ＲＦパワー２３００Ｗ、圧力２００Ｐａ、水素ガスの流量３０００ｓｃｃｍ、電極間距離２５ｍｍとすることができる。
　続いて、図２（Ｂ）に示すように、第１の半導体膜３ｃの上に第２の半導体膜３ａを成膜する。
　第２の半導体膜３ａは、アモルファスシリコン膜で構成され、第１の半導体膜３ｃの上にプラズマＣＶＤ法によって成膜される。これら第１の半導体膜３ｃと第２の半導体膜３ａとにより、薄膜トランジスタの活性層（キャリア層）３０が構成される。
　第２の半導体膜３ａは、上述したアモルファスシリコン膜の成膜条件と同様な条件で成膜される。第２の半導体膜３ａの厚みは特に制限されないが、後述するソース／ドレイン電極のパターニング工程から第１の半導体膜３ｃを保護できるのに十分な厚みで形成される。第２の半導体膜３ａの厚みは、例えば、第１の半導体膜３ｃの厚みよりも大きく、例えば、３００オングストローム以上である。
　次に、図３（Ａ）に示すように、第２の半導体膜３ａの上に、オーミックコンタクト層４と金属層５とをそれぞれ順に成膜する。
　オーミックコンタクト層４は、例えば、ｎ＋型アモルファスシリコンのような低抵抗半導体膜で形成される。金属層５は、例えば、アルミニウムのような金属膜で形成される。オーミックコンタクト層４は、活性層３０（第２の半導体膜３ａ）と金属層５の間のオーミックコンタクトと密着性の向上ために形成される。オーミックコンタクト層４及び金属層５の厚みは特に制限されない。本実施の形態では、オーミックコンタクト層４の厚みは５０ｎｍであり、金属層５の厚みは５００ｎｍである。
　続いて、図３（Ｂ）に示すように、オーミックコンタクト層４と金属層５の積層膜を所定形状にパターニングすることで、活性層３０の上面において相互に分離されたソース電極５ａ及びドレイン電極５ｂを形成する。パターニング方法は特に限定されず、例えばウェットエッチング法が用いられるが、これに限られず、ドライエッチング法を用いてもよい。
　ソース電極５ａとドレイン電極５ｂの分離工程に際して、両電極間の電気的リークを防止するため、オーミックコンタクト層４は電極領域ごとに完全に分離されている必要がある。この場合、オーミックコンタクト層４を多少オーバーエッチングすることで、ソース電極５ａとドレイン電極５ｂとを完全に分離することができる。
　このとき、第２の半導体膜３ａは、第１の半導体膜３ｃを上記エッチング工程から保護する機能を果たす。これにより、第１の半導体膜３ｃの所期の形状、膜厚を維持して、安定したトランジスタ特性を確保することが可能となる。
　その後、図示せずとも、活性層３０、ソース電極５ａ及びドレイン電極５ａを外気から遮断するための保護膜が成膜される。
　以上のようにして、本実施の形態の薄膜トランジスタ１０が製造される。
　本実施の形態においては、ゲート絶縁膜２の上に形成された第１の半導体膜３は、レーザ照射されることによって微結晶シリコン膜３ｃに改質される。微結晶シリコン膜は、アモルファスシリコン膜と比較して高いキャリア移動度を得ることができる。一方、第２の半導体膜３ａは、ソース電極５ａ及びドレイン電極５ｂのパターニング工程から第１の半導体膜３ｃを保護する機能を有している。これにより、第１の半導体膜３ｃの所期の形状、膜厚を維持して、安定したトランジスタ特性を確保することが可能となる。
　また、本実施の形態によれば、第１の半導体膜３ｃの改質レーザとして固体グリーンレーザを用いているので、例えばエキシマレーザを用いる場合と比較して、レーザ発振特性の安定化を図ることができる。これにより、大型基板に対して面内に一様な出力特性でのレーザ照射が可能となり、素子間における結晶度のばらつきを防ぐことが可能となる。
　次に、以上のようにして製造される薄膜トランジスタ１０の特性について説明する。
　図４は、実験に用いたサンプルの概略構成図である。ゲート電極（Ｇ）としてシリコン基板２１を用いた。このシリコン基板２１の上にゲート絶縁膜２２としてシリコン窒化膜、第１の半導体膜２３ａ及び第２の半導体膜２３ａの積層構造を有する活性層２３、オーミックコンタクト層（ｎ＋型アモルファスシリコン膜）２４及び金属層（アルミニウム膜）２５の積層構造を有するソース電極（Ｓ）及びドレイン電極（Ｄ）をそれぞれ形成した。ゲート絶縁膜２２の厚みは３５００オングストローム、第１の半導体膜２３ｃの厚みは２００オングストローム、第２の半導体膜２３ａの厚みは８００オングストロームとした。
　実験では、ゲート絶縁膜２２の上に、アモルファスシリコン膜を厚み２００オングストロームで成膜した後、当該アモルファスシリコン膜に固体グリーンレーザを照射して微結晶シリコン膜２３ｃを得た。このとき、固体グリーンレーザのエネルギー密度を異ならせて薄膜トランジスタの複数のサンプルを製造し、その各々のサンプルについてゲート電圧（Ｖｇ）と、ソース－ドレイン電流（Ｉｄｓ）との関係を調べた。実験結果を図５に示す。固体グリーンレーザのエネルギー密度（出力）は、３２０ｍＪ／ｃｍ２（８０Ｗ）、４００ｍＪ／ｃｍ２（１００Ｗ）、４８０ｍＪ／ｃｍ２（１２０Ｗ）、５６０ｍＪ／ｃｍ２（１４０Ｗ）、６４０ｍＪ／ｃｍ２（１６０Ｗ）とした。
　図５に示すように、レーザ照射パワーが４００ｍＪ／ｃｍ２（１００Ｗ）以上の場合において、１０－4オーダ以上のオン電流値（単位：アンペア［Ａ］）と、６桁以上のオンオフ電流比（オン電流値とオフ電流値との比）が得られた。一方、レーザ照射パワーが３２０ｍＪ／ｃｍ２（８０Ｗ）の場合、オンオフ電流比は高いが、オン電流値が低いということが確認された。これは、第１の半導体膜２３ｃの結晶度が低いため、あるいは第１の半導体膜２３ｃが微結晶化していないためであると考えられる。
　図６は、比較例として、第１の半導体膜２３ｃとしてアモルファスシリコン膜を厚み５００オングストロームで成膜した後、このアモルファスシリコン膜に４００ｍＪ／ｃｍ２（１００Ｗ）のレーザ出力で固体グリーンレーザを照射したサンプルのゲート電圧とソース－ドレイン電流との関係を示す。このときの第２の半導体膜２３ａの膜厚は６００オングストロームとした。図６に示すように、比較例に係るサンプルにおいては、図５に示したような適正なトランジスタ特性が得られなかった。
　図７は、固体グリーンレーザの照射パワーとソース－ドレイン間のキャリア移動度との関係を示す実験結果である。実験に用いたサンプルでは、第１の半導体膜２３ｃとして厚み２００オングストロームのアモルファスシリコン膜を、第２の半導体膜２３ａとして厚み８００オングストロームのアモルファスシリコン膜をそれぞれ成膜した。
　図７に示したように、レーザ照射パワー（エネルギー密度）が４００ｍＪ／ｃｍ２以上で３．００［ｃｍ2／Ｖｓ］前後の移動度が得られることがわかる。また、レーザ照射パワーが６００ｍＪ／ｃｍ２以上で移動度の更なる向上が図れることが確認された。
　特に、レーザ照射パワーが４００ｍＪ／ｃｍ２以上５６０ｍＪ／ｃｍ２以下の範囲で安定した移動度特性が得られる。したがって、上記範囲においてレーザ照射条件のマージンを大きくとることができ、所望のトランジスタ特性を有する薄膜トランジスタを安定して生産することが可能となる。
　以上、本発明の実施の形態について説明したが、本発明はこれに限定されることなく、本発明の技術的思想に基づいて種々の変形が可能である。
　例えば、第１の半導体膜３を成膜した後、レーザ照射の前に第１の半導体膜３の脱水素化処理を実施してもよい。シラン（ＳｉＨ4）を原料ガスに用いて成膜されたアモルファスシリコン膜には過剰に水素が含有され易く、膜中の余剰水素はキャリア移動度に影響を及ぼす場合がある。そこで、アモルファスシリコン膜の成膜後、レーザ照射の前に、アモルファスシリコン膜を高温で熱処理することで、膜中の余剰な水素を除去することができる。なお、熱処理の雰囲気は減圧下の窒素雰囲気とされ、熱処理温度は４００℃以上とすることができる。
　１、２１…ゲート電極
　２、２２…ゲート絶縁膜
　３ａ、２３ａ…第２の半導体膜
　３ｃ、２３ｃ…第１の半導体膜
　４、２４…オーミックコンタクト層
　５、２５…金属層
　５ａ…ソース電極
　５ｂ…ドレイン電極
　１０…薄膜トランジスタ
　２３、３０…活性層

Claims (11)

  1. 　ゲート電極上に絶縁膜を形成し、
    　前記絶縁膜の上に、アモルファスシリコン又は結晶性シリコンからなる第１の半導体膜を形成し、
    　前記第１の半導体膜にレーザを照射し、
    　前記第１の半導体膜の上に、アモルファスシリコンからなる第２の半導体膜を形成し、
    　前記第２の半導体膜の上にソース電極膜及びドレイン電極膜を形成する
    　薄膜トランジスタの製造方法。
  2. 　請求項１に記載の薄膜トランジスタの製造方法であって、
    　前記第１の半導体膜は、厚さ４００オングストローム以下のアモルファスシリコン膜である
    　薄膜トランジスタの製造方法。
  3. 　請求項１に記載の薄膜トランジスタの製造方法であって、
    　前記レーザは、固体グリーンレーザである
    　薄膜トランジスタの製造方法。
  4. 　請求項３に記載の薄膜トランジスタの製造方法であって、
    　前記レーザのパワーは、３５０ｍＪ／ｃｍ2以上である
    　薄膜トランジスタの製造方法。
  5. 　請求項４に記載の薄膜トランジスタの製造方法であって、
    　前記絶縁膜は、シリコン窒化膜である
    　薄膜トランジスタの製造方法。
  6. 　請求項１に記載の薄膜トランジスタの製造方法であって、さらに、
    　前記レーザの照射後、前記第１の半導体膜を水素プラズマで表面処理する
    　薄膜トランジスタの製造方法。
  7. 　ゲート電極と、
    　前記ゲート電極に積層されたゲート絶縁膜と、
    　前記ゲート絶縁膜に積層された結晶性シリコンからなる第１の半導体膜と、前記第１の半導体膜に積層されたアモルファスシリコンからなる第２の半導体膜とを有する活性層と、
    　前記活性層の上に積層されたソース／ドレイン電極と
    　を具備する薄膜トランジスタ。
  8. 　請求項７に記載の薄膜トランジスタであって、
    　前記第１の半導体膜の厚みは、４００オングストローム以下である
    　薄膜トランジスタ。
  9. 　請求項８に記載の薄膜トランジスタであって、
    　前記第２の半導体膜は、前記第１の半導体膜よりも厚みが大きい
    　薄膜トランジスタ。
  10. 　請求項９に記載の薄膜トランジスタであって、
    　前記ゲート絶縁膜は、シリコン酸化膜又はシリコン窒化膜である
    　薄膜トランジスタ。
  11. 　請求項１０に記載の薄膜トランジスタであって、
    　前記第１の半導体膜は、アモルファスシリコン膜をレーザアニールして形成された微結晶シリコン膜である
    　薄膜トランジスタ。
PCT/JP2009/064841 2008-08-29 2009-08-26 薄膜トランジスタの製造方法及び薄膜トランジスタ WO2010024278A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008221132A JP2012043819A (ja) 2008-08-29 2008-08-29 薄膜トランジスタの製造方法及び薄膜トランジスタ
JP2008-221132 2008-08-29

Publications (1)

Publication Number Publication Date
WO2010024278A1 true WO2010024278A1 (ja) 2010-03-04

Family

ID=41721445

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/064841 WO2010024278A1 (ja) 2008-08-29 2009-08-26 薄膜トランジスタの製造方法及び薄膜トランジスタ

Country Status (3)

Country Link
JP (1) JP2012043819A (ja)
TW (1) TW201017775A (ja)
WO (1) WO2010024278A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017210923A1 (zh) * 2016-06-07 2017-12-14 深圳市华星光电技术有限公司 Tft背板的制作方法及tft背板

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04206532A (ja) * 1990-11-30 1992-07-28 Hitachi Ltd 薄膜半導体装置とその製造方法及び製造装置並びに画像処理装置
JPH05226656A (ja) * 1992-02-13 1993-09-03 Hitachi Ltd 薄膜半導体装置及びその製造方法
JP2000228527A (ja) * 1998-12-03 2000-08-15 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2005166768A (ja) * 2003-12-01 2005-06-23 Advanced Display Inc レーザーアニール装置及び薄膜トランジスタ製造方法
JP2007005508A (ja) * 2005-06-23 2007-01-11 Sony Corp 薄膜トランジスタの製造方法および表示装置の製造方法
JP2008053642A (ja) * 2006-08-28 2008-03-06 Mitsubishi Electric Corp 半導体薄膜、薄膜トランジスタ、それらの製造方法、及び半導体薄膜の製造装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04206532A (ja) * 1990-11-30 1992-07-28 Hitachi Ltd 薄膜半導体装置とその製造方法及び製造装置並びに画像処理装置
JPH05226656A (ja) * 1992-02-13 1993-09-03 Hitachi Ltd 薄膜半導体装置及びその製造方法
JP2000228527A (ja) * 1998-12-03 2000-08-15 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2005166768A (ja) * 2003-12-01 2005-06-23 Advanced Display Inc レーザーアニール装置及び薄膜トランジスタ製造方法
JP2007005508A (ja) * 2005-06-23 2007-01-11 Sony Corp 薄膜トランジスタの製造方法および表示装置の製造方法
JP2008053642A (ja) * 2006-08-28 2008-03-06 Mitsubishi Electric Corp 半導体薄膜、薄膜トランジスタ、それらの製造方法、及び半導体薄膜の製造装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017210923A1 (zh) * 2016-06-07 2017-12-14 深圳市华星光电技术有限公司 Tft背板的制作方法及tft背板

Also Published As

Publication number Publication date
JP2012043819A (ja) 2012-03-01
TW201017775A (en) 2010-05-01

Similar Documents

Publication Publication Date Title
US8735229B2 (en) Method of manufacturing ZnO-based thin film transistor
US20090298268A1 (en) Method of fabricating poly-crystalline silicon thin film and method of fabricating transistor using the same
KR100222319B1 (ko) 박막 트랜지스터 및 그의 제작방법
TW515101B (en) Method for fabrication of field-effect transistor
JPH06232069A (ja) 半導体装置の作製方法
JP2700277B2 (ja) 薄膜トランジスタの作製方法
JPH09213630A (ja) 半導体装置の作製方法
JP4856252B2 (ja) 薄膜トランジスタの製造方法
KR20080112091A (ko) ＺｎＯ 계 박막 트랜지스터의 제조방법
JP5066361B2 (ja) 薄膜トランジスタ及びその製造方法
TWI305055B (en) Semiconductor device and method of manufacturing the same
WO2010024278A1 (ja) 薄膜トランジスタの製造方法及び薄膜トランジスタ
US20060145158A1 (en) Poly-crystalline silicon thin film transistor
JP2759411B2 (ja) 半導体装置およびその作製方法
JP4200530B2 (ja) 薄膜トランジスタの製造方法
CN105742370A (zh) 低温多晶硅薄膜晶体管及其制备方法
JP2000068518A (ja) 薄膜トランジスタの製造方法
US20090050895A1 (en) Semiconductor manufacturing method, semiconductor manufacturing apparatus, and display unit
KR20060032454A (ko) 다결정 실리콘 제조방법
JP4063986B2 (ja) 多結晶シリコン膜の作製方法
JPH04221854A (ja) 薄膜半導体装置
KR100669714B1 (ko) 다결정 실리콘막을 채용한 박막 트랜지스터의 제조 방법,이에 따라 제조된 박막 트랜지스터 및 이를 구비한 평판표시장치
JPH07321335A (ja) 半導体装置の作成方法
JP2005340827A (ja) 多結晶シリコン薄膜構造体及びその製造方法、並びにそれを用いるｔｆｔの製造方法
KR101100423B1 (ko) 실리콘 박막트랜지스터, 실리콘 박막트랜지스터의 게이트절연층 형성 방법 및 이를 이용한 실리콘 박막트랜지스터의제조방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09809929

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 09809929

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP