WO2010023273A1 - Schottky-drain transistor - Google Patents
Schottky-drain transistor Download PDFInfo
- Publication number
- WO2010023273A1 WO2010023273A1 PCT/EP2009/061129 EP2009061129W WO2010023273A1 WO 2010023273 A1 WO2010023273 A1 WO 2010023273A1 EP 2009061129 W EP2009061129 W EP 2009061129W WO 2010023273 A1 WO2010023273 A1 WO 2010023273A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- buffer layer
- barrier layer
- drain electrode
- drain
- hfet
- Prior art date
Links
- 230000004888 barrier function Effects 0.000 claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 230000005533 two-dimensional electron gas Effects 0.000 claims abstract description 6
- 230000005669 field effect Effects 0.000 claims abstract description 4
- 238000010438 heat treatment Methods 0.000 claims description 6
- 238000000034 method Methods 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 4
- 125000005842 heteroatom Chemical group 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims 4
- 238000002161 passivation Methods 0.000 description 6
- 230000002441 reversible effect Effects 0.000 description 6
- 230000036961 partial effect Effects 0.000 description 4
- 239000008186 active pharmaceutical agent Substances 0.000 description 3
- 239000002800 charge carrier Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000006911 nucleation Effects 0.000 description 3
- 238000010899 nucleation Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 230000001010 compromised effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H01L29/7787—
-
- H01L29/41766—
-
- H01L29/475—
-
- H01L29/66462—
-
- H01L29/2003—
-
- H01L29/42316—
Definitions
- the invention relates to a novel hetero field effect transistor (HFET) and a method for its production,
- HFETs also referred to as "high electron mobility transistors” 1 , HEMTs
- the channel of an HFET is formed by a so-called two-dimensional electron gas (2DEG), which arises at the interface of a buffer layer and a barrier layer.
- 2DEG two-dimensional electron gas
- a typical HFET structure accordingly comprises a buffer layer applied to a substrate provided with a nucleation layer on which the mentioned barrier layer is located.
- a source electrode and a drain electrode contact the channel region at opposite ends.
- the 2DEG is controlled by a voltage applied to a gate electrode applied to an ohmic contact on the barrier layer, thereby adjusting the transistor characteristic.
- Preferred materials for HFETs are elements of the third main group of the Periodic Table of the Elements, in particular gallium, in combination with nitrogen (“III-nitride”) or another element of the fifth main group of the Periodic Table of the Elements.
- the transistor may temporarily operate in reverse because the potential at the drain briefly transitions the sign.
- the invention is based on the consideration that the described reverse currents should be suppressed. However, in order not to interfere with the good high frequency characteristics of the HFET, a protective circuit should not have too much parasitic impedance and / or capacitance. A diode connected in series with the drain electrode is in principle able to prevent reverse currents and thus protect the transistor, but leads to an increased on-resistance of the overall arrangement.
- the invention therefore introduces a Schottky-drain transistor having an integrated Schottky protection diode as set forth in claim 1.
- a second aspect of the invention relates to a method according to claim 8 for the production of the Schottky drain transistor of the first aspect of the invention. Preferred embodiments are subject of the dependent claims.
- Fig. 1 is an equivalent circuit diagram of a Schottky drain transistor
- Fig. 1 shows an equivalent circuit diagram of a Schottky drain transistor.
- the novel type of transistor corresponds to the equivalent circuit of a HFET prior art, the drain connection is made via a Schottky diode.
- At least one object of the invention is to make the drain connection in spite of the diode characteristic with the lowest possible impedance. Accordingly, in the equivalent circuit additional resistances in the drain path neglected in addition to those of an equivalent circuit of the pre-known HFETs.
- FIG. 2 shows a cross section through the Schottky drain transistor along a connection line between source and drain.
- a buffer layer 24 is arranged which preferably consists of or predominantly contains GaN.
- a barrier layer 26 is arranged, which preferably consists of AIGaN or In or contains this predominantly. Due to interface effects, a two-dimensional electron gas (2DEG) arises at the interface between buffer layer 24 and barrier layer 26, within which the charge carriers have a particularly high mobility.
- 2DEG two-dimensional electron gas
- the drain electrode 28 may also be disposed in a recess within the buffer layer 24.
- a gate 32 is arranged, which contacts the barrier layer 26 through a first passivation layer 36 and has a gate length Lg.
- a gate electrode 34 is additionally provided, which contacts the gate 32 and has a gate electrode length Lgf which is larger than the gate length Lg.
- the gate electrode 34 projects beyond the drain-side end of the gate 32, which can advantageously be used as a so-called "field plate.”
- the gate electrode 34 like the first passivation layer 36, is covered by a second passivation layer 38
- the passivation layer 36 has a thickness t p1
- the second passivation layer 38 has a thickness t p2 .
- the drain electrode 28 forms a Schottky contact and therefore has diode characteristics Recessed arrangement of the drain electrode 28 is achieved directly on the buffer layer 24 or in a depression in this, however, the source electrode 30 is formed as a normal ohmic contact and preferably mecanickan ⁇ ter type on the barrier layer 26 (it would also be conceivable, the source electrode 30 ebe ⁇ faiis on the buffer layer 24 to organize).
- the Schottky drain transistor of FIG. 2 may be fabricated by applying to a substrate 20 (preferably provided with a nucleation layer 22) a buffer layer 24 and, subsequently, a barrier layer 26 in a known manner.
- a source electrode 30 is applied and then a step of Heating, whereby atoms from the metal of the source electrode 30 diffuse into the barrier layer 26 and an ohmic contact is produced.
- a gate 32 is applied to the barrier layer 26.
- a drain electrode 28 is applied, preferably directly to the buffer layer 24. This can be accomplished by previously removing the barrier layer 26 where the drain electrode 28 is to be applied.
- the step of removing a portion of the barrier layer 26 may, in principle, be carried out prior to the step of heating, but is preferably carried out thereafter.
- the step of removing a portion of the barrier layer 26 is preferably performed by recess etching. In this case, a part of the buffer layer 24 can be removed, so that a depression in the buffer layer 24 is formed, in which the drain electrode 28 can be arranged.
- a first and a second passivation layer 36 and 38 can be applied, wherein, if appropriate, these layers likewise have to be partially removed in the step of removing part of the barrier layer 26.
- a gate electrode 34 can be applied to the gate 32 for better contacting and as a field-plate.
- FIG. 3 shows a comparison of characteristic curves of the Schottky drain transistor with a previously known HFET in two partial images.
- the first partial image a) in each case shows a curve for the drain-source current I D ⁇ of the novel Schottky drain transistor as a function of the drain-source voltage U DS .
- both components were almost completely switched on at a gate voltage operated by OV.
- the Schottky drain transistor curve is shifted by the threshold voltage of the Schottky diode from that of the previously known HFET, because the effective drain voltage at the Schottky drain transistor channel is reduced by the threshold voltage of the Schottky diode is.
- the properties of the two types of transistor are very different for drain-source voltages significantly greater than the threshold voltage of the Schottky diode hardly.
- the second partial image b) of FIG. 3 compares the two components again for negative drain-source voltages U D s, the gate voltage in turn being OV. to better representation, the drain-source current is plotted logarithmically in the second partial image b).
- the figure shows that in the case of the Schottky-Dra ⁇ n transistor, the reverse currents are more than ten orders of magnitude lower than those of the conventional HFET and thus within safe operating conditions.
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
Ein Hetero Field Effect Transistor (HFET) mit einem Substrat, einer auf dem Substrat angeordneten Pufferschicht, einer auf der Pufferschicht angeordneten Barrierenschicht, einer Sourceelektrode, einer Drainelektrode und einer Gateelektrode, wobei Pufferschicht und Barrierenschicht ausgebildet sind, an einer gemeinsamen Grenzfläche ein zweidimensionales Elektronengas auszubilden, dadurch gekennzeichnet, dass die Drainelektrode ausgebildet ist, das zweidimensionale Elektronengas als Schottky-Kontakt zu kontaktieren.
Description
Schottky-Drain Transistor
Technisches Gebiet
Die Erfindung betrifft einen neuartigen Hetero Field Effect Transistor (HFET) und ein Verfahren für seine Herstellung,
Hintergrund der Erfindung
HFETs (auch „High Electron-Mobälity Transistoren'1, HEMTs, genannt) stellen einen insbesondere für Hochfrequenzanwendungen weitverbreiteter Transistortyp dar, der seine besondere Eigenschaften aus der hohen Beweglichkeit der Ladungsträger bezieht. Der Kanal eines HFET wird durch ein sogenanntes zweidimensionales Elektronengas (2DEG) gebildet, welches an der Grenzfläche einer Pufferschicht und einer Barrierenschicht entsteht. Eine typische HFET-Struktur umfasst dementsprechend eine auf einem mit einer Nukieationsschicht versehenen Substrat aufgetragenen Pufferschicht, auf weicher sich die erwähnte Barrierenschicht befindet. Eine Sourceelektrode und eine Drainelektrode kontaktieren das Kanalgebiet an entgegengesetzten Enden. Das 2DEG wird durch eine an eine mit einem ohmschen Kontakt auf die Barrierenschicht aufgebrachten Gateelektrode angelegten Spannung gesteuert, wodurch sich die Transistoreigenschaft einstellt. Wegen der hohen Ladungsträgermobilität im 2DEG kann sich dieses mit sehr hoher Geschwindigkeit auf- und abbauen, weshalb sich die gewünschte hohe Schaltgeschwindigkeit ergibt. Bevorzugte Materialien für HFETs sind Elemente der dritten Hauptgruppe des Periodensystems der Elemente, insbesondere Gallium, in Kombination mit Stickstoff („III- Nitrid") oder einem anderen Element der fünften Hauptgruppe des Periodensystems der Elemente.
In Mikrowellenschaltverstärkern mit Rekonstruktionsfiltern am Ausgang und anderen Anwendungen von HFETs kann es im Betrieb dazu kommen, dass der Transistor vorübergehend im Rückwärtsbetrieb arbeitet, weil das Potential an der Drain kurzzeitig das Vorzeichen wechselt. Die Funktionen von Source und Drain kehren sich in diesem Fall um und es kann, abhängig vom aktuellen Gatepotential, ein nennenswerter Strom von der invertierten Drainelektrode zum Gate fließen, welcher den Transistor beschädigen kann.
Zusammenfassung der Erfindung
Die Erfindung geht von der Überlegung aus, dass die beschriebenen Rückwärtsströme unterbunden werden sollten. Um die guten Hochfrequenzeigeπschaften des HFETs nicht zu beeinträchtigen, sollte ein Schutzschaitkreis jedoch nicht zu viel parasitäre Impedanz und/oder Kapazität aufweisen. Eine in Serie zur Drainelektrode geschaltete Diode ist prinzipiell in der Lage, Rückwärtsströme zu verhindern und so den Transistor zu schützen, führt jedoch zu einem erhöhten Einschaltwiderstand der Gesamtaπordnuπg. Die Erfindung führt daher einen Schottky-Drain Transistor ein, weicher eine integrierte Schottky- Schutzdiode aufweist, wie in Anspruch 1 dargelegt. Ein zweiter Aspekt der Erfindung betrifft ein Verfahren gemäß Anspruch 8 zur Herstellung des Schottky-Drain-Transistors des ersten Erfindungsaspektes. Bevorzugte Ausführungsformen sind Gegenstand der Unteransprüche.
Kurzbeschreibung der Abbildungen
Die Erfindung wird im folgenden anhand von Abbildungen von Ausführungsbeispielen näher beschrieben. Es zeigen:
Fig. 1 ein Ersatzschaltbild eines Schottky-Drain-Transistors;
Fig. 2 einen Querschnitt durch den Schottky-Drain-Transistor entlang einer Verbindungslinie zwischen Source und Drain;
Fig. 3 einen Vergleich von Kennlinien des Schottky-Drain-Transistors mit einem vorbekannten HFET in zwei Teilabbiidungen; und
Fig. 4 eine Diodenkennlinie des Drainkontaktes des Schottky-Drain-Transistors in halblogarithmischer Darstellung.
Ausführliche Beschreibung der Abbildungen
Fig. 1 zeigt ein Ersatzschaltbild eines Schottky-Drain-Transistors. Der neuartige Transistortyp entspricht im Ersatzschaltbild einem HFET vorbekannter Art, dessen Drainanschluss über eine Schottky-Diode vorgenommen wird. Wenigstens ein Ziel der Erfindung ist es, den Drainanschluss trotz der Diodeneigenschaft mit möglichst geringer Impedanz vorzunehmen. Dementsprechend können auch im Ersatzschaltbild zusätzliche Widerstände im Drainpfad
zusätzlich zu denen eines Ersatzschaltbildes des vorbekaπnten HFETs vernachlässigt werden.
Fig. 2 zeigt einen Querschnitt durch den Schottky-Drain-Transistor entlang einer Verbindungslinie zwischen Source und Drain. Auf einem mit einer Nukieationsschicht 22 versehenen Substrat 20 ist eine Pufferschicht 24 angeordnet, welche bevorzugt aus GaN besteht oder dieses überwiegend enthält. Auf der Pufferschicht 24 ist eine Barrierenschicht 26 angeordnet, welche bevorzugt aus AIGaN oder In besteht oder diese überwiegend enthält. Aufgrund von Grenzflächeneffekten entsteht an der Grenzfläche zwischen Pufferschicht 24 und Barrierenschicht 26 ein zweidimensionales Elektronengas (2DEG), innerhalb dessen die Ladungsträger eine besonders hohe Beweglichkeit aufweisen. Einander gegenüberliegend sind eine Drainelektrode 28 und eine Sourceelektrode 30 aufgebracht, wobei die Sourceelektrode 30 auf der Barrierenschicht 26 angeordnet ist und diese kontaktiert, die Drainelektrode 28 hingegen die unter der Barrierenschicht 26 angeordnete Pufferschicht 24 berührt. Die Drainelektrode 28 kann auch in einer Vertiefung innerhalb der Pufferschicht 24 angeordnet sein. Zwischen Drainelektrode 28 und Sourceelektrode 30 ist ein Gate 32 angeordnet, weiches durch eine erste Passivierungsschicht 36 hindurch die Barrierenschicht 26 kontaktiert und eine Gatelänge Lg besitzt. Im abgebildeten Beispiel ist zudem eine Gateeiektrode 34 vorgesehen, welche das Gate 32 kontaktiert und eine gegenüber der Gatelänge Lg größere Gateelektrodenläπge Lgf besitzt. Die Gateelektrode 34 ragt über das drainseitige Ende des Gates 32 hinaus, was vorteilhaft als sogenannte „Field-plate" genutzt werden kann. Die Gateelektrode 34 ist im gezeigten Beispiel, wie auch die erste Passivierungsschicht 36, durch eine zweite Passivierungsschicht 38 bedeckt. Die erste Passivierungsschicht 36 weist dabei eine Dicke tp1 auf, die zweite Passivierungsschicht 38 eine Dicke tp2. Erfindungsgemäß bildet die Drainelektrode 28 einen Schottky-Kontakt aus und besitzt dadurch Diodeneigenschaften. Ein besonderer Vorteil der gezeigten Transistorstruktur ist die optimale Kontaktierung des 2DEG, die durch die vertiefte Anordnung der Drainelektrode 28 direkt auf der Pufferschicht 24 oder in einer Vertiefung in dieser erreicht wird. Die Sourceeiektrode 30 wird hingegen als normaler ohmscher Kontakt ausgebildet und vorzugsweise in vorbekanπter Art auf der Barriereπschicht 26 angeordnet (es wäre auch denkbar, die Sourceelektrode 30 ebeπfaiis auf der Pufferschicht 24 anzuordnen).
Der Schottky-Drain-Transistor von Fig. 2 kann hergestellt werden, indem auf ein Substrat 20 (vorteiihafterweise mit einer Nukieationsschicht 22 versehen) in bekannter Art eine Pufferschicht 24 und darauf eine Barrierenschicht 26 aufgebracht werden. In einem folgenden Schritt wird eine Sourceeiektrode 30 aufgebracht und anschließend ein Schritt des
Erhitzens durchgeführt, wodurch Atome aus dem Metali der Sourceelektrode 30 in die Barrierenschicht 26 diffundieren und ein ohmscher Kontakt hergesteiit wird. Außerdem wird ein Gate 32 auf die Barrierenschicht 26 aufgebracht. Hierbei ist es möglich, einen ohmschen oder einen Schottky-Kontakt zwischen dem Gate 32 und der Barrierenschicht 26 herzustellen, abhängig davon, ob das Gate 32 vor dem Schritt des Erhitzens oder danach aufgebracht wird. Ebenfalls ist es möglich, das Gate 32 auf einen Gateisolator oder eine andere Zwischenschicht zwischen dem Gate 32 und der Barrierenschicht 26 aufzubringen. Nach dem Erhitzen wird eine Drainelektrode 28 aufgebracht, vorzugsweise direkt auf die Pufferschicht 24. Die kann dadurch erreicht werden, dass die Barrierenschicht 26 zuvor dort entfernt wird, wo die Drainelektrode 28 aufgetragen werden soll. Der Schritt des Entfernens eines Teils der Barrierenschicht 26 kann prinzipiell vor dem Schritt des Erhitzens ausgeführt werden, wird allerdings bevorzugt danach ausgeführt. Der Schritt des Entfernens eines Teils der Barrierenschicht 26 wird bevorzugt durch Recess-Ätzen durchgeführt. Dabei kann auch ein Teil der Pufferschicht 24 entfernt werden, so dass eine Vertiefung in der Pufferschicht 24 entsteht, in welcher die Drainelektrode 28 angeordnet werden kann. Nach dem Auftragen der Drainelektrode 28 sollten weitere Schritt des Erhitzens auf höhere Temperaturen vermieden werden, damit die Eigenschaft eines Schottky-Kontaktes zwischen der Drainelektrode 28 und dem 2DEG nicht beeinträchtigt wird. In bekannter Weise können eine erste und eine zweite Passivierungsschicht 36 und 38 aufgetragen werden, wobei ggf. diese Schichten ebenfalls im Schritt des Entfernens eines Teils der Barrierenschicht 26 entsprechend teilweise entfernt werden müssen. Außerdem kann eine Gateelektrode 34 auf das Gate 32 zur besseren Kontaktierung und als Field-plate aufgebracht werden.
Fig. 3 zeigt einen Vergleich von Kennlinien des Schottky-Drain-Transistors mit einem vorbekannten HFET in zwei Teilabbildungen. Die erste Teilabbildung a) zeigt jeweils eine Kurve für den Drain-Source-Strom IDΞ des neuartigen Schottky-Drain-Transistors als Funktion der Drain-Source-Spannung UDS- Für den Vergleich wurden beide Bauelemente im nahezu vollständig eingeschalteten Zustand bei einer Gatespannung von OV betrieben. Deutlich ist zu erkennen, dass die Kurve für den Schottky-Drain-Transistor um die Schwellspannung der Schottky-Diode gegenüber der des vorbekannten HFETs verschoben ist, weil die effektive Drainspannung am Kanal des Schottky-Drain-Transistors um die Schwellspannung der Schottky-Diode verringert ist. Die Eigenschaften der beiden Transistortypen unterscheiden sich für Drain-Source-Spannungen deutlich größer als die Schwellspannung der Schottky- Diode kaum.
Die zweite Teilabbildung b) der Fig. 3 vergleicht die beiden Bauelemente noch einmal für negative Drain-Source-Spannungen UDs, wobei die Gatespannung wiederum OV beträgt. Zur
besseren Darstellung ist in der zweiten Teilabbildung b) der Drain-Source-Strom logarithmisch aufgetragen. Die Abbildung zeigt, dass im Fall des Schottky-Draϊn-Transistors die Rückwärtsströme um mehr als zehn Größenordnungen unter denen des herkömmlichen HFETs und somit innerhalb sicherer Betriebsbedingungen Hegen.
Fig. 4 zeigt eine Diodenkennlinie des Drainkontaktes des Schottky-Draän-Transistors in halblogarithmischer Darstellung, wobei der dekadische Logarithmus des Betrages des Drain- Source-Stroms IDS über der Drain-Source-Spannuπg UDs aufgetragen ist. Aufgrund der halblogarithmischen Darstellung entsteht bei einer Drain-Source-Spannung von 0, für die der Drain-Source-Strom !DS ebenfalls 0 wird, eine Singularität, welche im Diagramm aufgrund des begrenzten Wertebereichs nicht korrekt dargestellt werden kann. Auch in Fig. 4 sind die deutlich begrenzten Rückwärtsströme gegenüber dem im Vorwärtsbetrieb näherungsweise unveränderten Strömen zu erkennen.
Claims
1. Ein Hetero Field Effect Transistor (HFET) mit einem Substrat (20), einer auf dem Substrat (20) angeordneten Pufferschicht (24), einer auf der Pufferschicht (24) angeordneten Barrierenschicht (26), einer Sourceelektrode (30), einer Drainelektrode (28) und einer Gateelektrode (32, 34), wobei Pufferschicht (24) und Barrierenschicht (26) ausgebildet sind, an einer gemeinsamen Grenzfläche ein zweidimensionales Elektronengas (19) auszubilden, dadurch gekennzeichnet, dass die Drainelektrode (28) ausgebildet ist, das zweidimensionale Elektronengas (19) als Schottky-Kontakt zu kontaktieren.
2. Der HFET von Anspruch 1 , bei dem die Dratnelektrode (28) direkt auf der Pufferschicht (24) angeordnet ist.
3. Der HFET von Anspruch 2, bei dem die Drainelektrode (28) die Pufferschicht (24) als Schottky-Kontakt kontaktiert.
4. Der HFET von einem der vorhergehenden Ansprüche, bei dem die Pufferschicht (24) eine Vertiefung aufweist und die Drainelektrode (28) in der Vertiefung in der Pufferschicht (24) angeordnet ist.
5. Der HFET von einem der vorhergehenden Ansprüche, bei dem die Drainelektrode (28) überwiegend ein Schottky-Metall enthält oder aus einem Schottky-Metall besteht.
6. Der HFET von einem der vorhergehenden Ansprüche, bei dem die Sourceeiektrode (30) auf der Barrierenschicht (26) angeordnet ist.
7. Der HFET von Anspruch 6, bei dem die Sourceelektrode (30) die Barrierenschicht (26) als ohmscher Kontakt kontaktiert.
8. Ein Verfahren zur Herstellung eines Hetero Field Effect Transistors (HFET) gemäß einem der vorhergehenden Ansprüche mit den Schritten:
Aufbringen einer Pufferschicht (24) auf ein Substrat (20);
Aufbringen einer Barrierenschicht (26) auf die Pufferschicht (24);
Aufbringen einer Sourceelektrode (30) und einer Gateelektrode (32, 34) vorzugsweise auf die Barrierenschicht (26);
Entfernen eines Teils der Barrierenschicht (26), so dass ein Teil der Pufferschicht (24) freigelegt wird; und
Aufbringen einer Drainelektrode (28) auf den freigelegten Teil der Pufferschicht (24).
9. Das Verfahren von Anspruch 8, bei dem nach dem Aufbringen der Sourceelektrode (30) und der Gateelektrode (32, 34) vorzugsweise auf die Barrierenschicht (26) und vor dem Aufbringen der Drainelektrode (28) auf den freigelegten Teil der Pufferschicht (24) ein Schritt des Erhitzens zur Ausbildung von ohmscheπ Kontakten durchgeführt wird.
10. Das Verfahren von einem der Ansprüche 8 oder 9, bei dem im Schritt des Entfernens eines Teil der Barrierenschicht (26) ein Schritt des Recess-Ätzens durchgeführt wird.
11. Das Verfahren von einem der Ansprüche 8 bis 10, bei dem im Schritt des Aufbringens einer Drainelektrode (28) ein Schottky-Metall auf den freigelegten Teil der Pufferschicht (24) aufgebracht wird.
12. Das Verfahren von einem der Ansprüche 8 bis 11, bei dem im Schritt des Entfernens eines Teils der Barriereπschicht (26) zusätzlich ein Teil der Pufferschicht (24) teilweise entfernt wird, so dass eine Vertiefung in der Pufferschicht (24) entsteht, und bei dem im Schritt des Aufbringens einer Drainelektrode (28) auf den freigelegten Teil der Pufferschicht (24) die Drainelektrode (28) in der Vertiefung in der Pufferschicht (24) aufgebracht wird und vorzugsweise sowohl die Barrierenschicht (26) als auch die Pufferschicht (24) kontaktiert.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102008045241 | 2008-08-28 | ||
| DE102008045241.6 | 2008-08-28 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| WO2010023273A1 true WO2010023273A1 (de) | 2010-03-04 |
Family
ID=41468936
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PCT/EP2009/061129 WO2010023273A1 (de) | 2008-08-28 | 2009-08-28 | Schottky-drain transistor |
Country Status (1)
| Country | Link |
|---|---|
| WO (1) | WO2010023273A1 (de) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6436784B1 (en) * | 1995-08-03 | 2002-08-20 | Hitachi Europe Limited | Method of forming semiconductor structure |
| US20050062069A1 (en) * | 2003-09-19 | 2005-03-24 | Wataru Saito | Power semiconductor device |
-
2009
- 2009-08-28 WO PCT/EP2009/061129 patent/WO2010023273A1/de active Application Filing
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6436784B1 (en) * | 1995-08-03 | 2002-08-20 | Hitachi Europe Limited | Method of forming semiconductor structure |
| US20050062069A1 (en) * | 2003-09-19 | 2005-03-24 | Wataru Saito | Power semiconductor device |
Non-Patent Citations (1)
| Title |
|---|
| ZHAO X ET AL: "Schottky Drain AlGaN/GaN HEMTs for mm-wave Applications", DEVICE RESEARCH CONFERENCE, 2007 65TH ANNUAL, IEEE, PI, 1 June 2007 (2007-06-01), pages 107 - 108, XP031155426, ISBN: 978-1-4244-1101-6 * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE102009018054B4 (de) | Lateraler HEMT und Verfahren zur Herstellung eines lateralen HEMT | |
| EP2465142B1 (de) | Halbleiterstruktur | |
| DE112005000358B4 (de) | Bidirektionaler III-Nitrid-Schalter | |
| DE102012107523B4 (de) | HEMT mit integrierter Diode mit niedriger Durchlassspannung | |
| DE112017002778T5 (de) | Mehrstufige Oberflächenpassivierungsstrukturen und Verfahren zu deren Herstellung | |
| DE102016125865B4 (de) | Verfahren zum Herstellen eines Halbleiterbauelements und Halbleiterbauelement | |
| DE112010001589T5 (de) | Kompensierter GATE-MISFET und Verfahren zu seiner Herstellung | |
| DE112010001556T5 (de) | Rückdiffusionsunterdrückende Strukturen | |
| DE112010001555T5 (de) | GaN-HEMT vom Anreicherungstyp und Verfahren zu seiner Herstellung | |
| DE102014108625A1 (de) | Gate-stack für selbstsperrenden verbundhalbleitertransistor | |
| DE102016114496A1 (de) | Lawinenrobuster quasi-vertikaler hemt | |
| DE102005048102A1 (de) | Interdigitaler Gleichrichter mit mehrkanaliger Gruppe-III-Nitrit-Heterostruktur | |
| DE102019004795A1 (de) | Kurzschlussleistung für siliciumcarbid-halbleitervorrichtung | |
| DE2505573A1 (de) | Diodenschutzschaltung fuer mos- halbleiterbauelemente | |
| DE102016207054B4 (de) | Feldeffekttransistor | |
| DE102014218007A1 (de) | Halbleitervorrichtung und Verfahren zum Herstellen derselben | |
| DE102016217559A1 (de) | Halbleitervorrichtung und Verfahren zur Herstellung derselben | |
| DE3882304T2 (de) | Mikrowellentransistor mit Doppelheteroübergang. | |
| DE102014118834A1 (de) | Halbleiterbauelement und Verfahren | |
| DE112014003545T5 (de) | Integrierte Schaltung mit zusammenpassenden Schwellenspannungen und Verfahren zur Herstellung derselben | |
| EP1336989B1 (de) | Transistorbauelement | |
| DE69329543T2 (de) | Herstellung eines Feldeffekttransistors mit integrierter Schottky-Klammerungsdiode | |
| DE102004055038B4 (de) | Nitridhalbleitervorrichtung und deren Herstellungsverfahren | |
| DE3338895A1 (de) | Digitales phasenglied fuer mikrowellenbetrieb | |
| DE3230510C2 (de) | Variabler MIS-Widerstand |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 09782328 Country of ref document: EP Kind code of ref document: A1 |
|
| NENP | Non-entry into the national phase |
Ref country code: DE |
|
| 122 | Ep: pct application non-entry in european phase |
Ref document number: 09782328 Country of ref document: EP Kind code of ref document: A1 |