[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

WO2010092639A1 - 表示装置及びその製造方法、並びにアクティブマトリクス基板 - Google Patents

表示装置及びその製造方法、並びにアクティブマトリクス基板 Download PDF

Info

Publication number
WO2010092639A1
WO2010092639A1 PCT/JP2009/005343 JP2009005343W WO2010092639A1 WO 2010092639 A1 WO2010092639 A1 WO 2010092639A1 JP 2009005343 W JP2009005343 W JP 2009005343W WO 2010092639 A1 WO2010092639 A1 WO 2010092639A1
Authority
WO
WIPO (PCT)
Prior art keywords
wiring
wiring path
display
path
display device
Prior art date
Application number
PCT/JP2009/005343
Other languages
English (en)
French (fr)
Inventor
上田修義
山田崇晴
尾関忠敏
堀内智
岡本隆
山口輝彦
小笠原功
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to JP2010550349A priority Critical patent/JP5216874B2/ja
Priority to CN2009801558135A priority patent/CN102301408B/zh
Priority to RU2011137572/28A priority patent/RU2479001C1/ru
Priority to BRPI0924626A priority patent/BRPI0924626A2/pt
Priority to US13/148,791 priority patent/US20110310343A1/en
Priority to EP09839962.9A priority patent/EP2398007A4/en
Publication of WO2010092639A1 publication Critical patent/WO2010092639A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G02F1/136263—Line defects

Definitions

  • the present invention relates to a display device, a manufacturing method thereof, and an active matrix substrate, and more particularly, to a breakage correction technique for display wiring disposed on the active matrix substrate and the display device.
  • the liquid crystal display device includes, for example, an active matrix substrate and a counter substrate that are arranged to face each other.
  • This active matrix substrate includes, as display wirings, for example, a plurality of gate lines provided so as to extend in parallel with each other, and a plurality of source lines provided so as to extend in parallel with each other in a direction orthogonal to each gate line. It has. Therefore, in the liquid crystal display device provided with this active matrix substrate, when a disconnection occurs in the display wiring of the gate line or the source line, the display signal from the drive circuit is transmitted from the disconnection portion in the display wiring in which the disconnection has occurred. Since it is not supplied first, there is a problem that display quality is remarkably lowered.
  • JP 2000-321599 A Japanese Patent Laid-Open No. 11-160677 JP 2000-105576 A JP 2008-58337 A
  • FIG. 14 is a plan view of a conventional liquid crystal display device 150 corresponding to the schematic plan view of the liquid crystal display element described in FIG. 5 of Patent Document 1 and the driving circuit board disposed on the outer periphery thereof.
  • the liquid crystal display device 150 is attached to the liquid crystal display panel 140, three film substrates 141 attached to the upper end of the liquid crystal display panel 140 in the drawing, and upper ends of the film substrates 141 in the drawing, respectively.
  • Printed circuit board 145 As shown in FIG. 14, the liquid crystal display device 150 is attached to the liquid crystal display panel 140, three film substrates 141 attached to the upper end of the liquid crystal display panel 140 in the drawing, and upper ends of the film substrates 141 in the drawing, respectively.
  • Printed circuit board 145 is attached to the liquid crystal display panel 140, three film substrates 141 attached to the upper end of the liquid crystal display panel 140 in the drawing, and upper ends of the film substrates 141 in the drawing, respectively.
  • the liquid crystal display panel 140 is provided in the display region D so as to extend in parallel to each other in a direction orthogonal to the source lines 103 and a plurality of source lines 103 provided to extend in parallel to each other. And a plurality of gate lines (not shown).
  • the plurality of source lines 103 are divided into three blocks Ba, Bb, and Bc for each of a plurality of adjacent lines, and are provided for each of the blocks Ba, Bb, and Bc.
  • the driving circuit (not shown) on the film substrate 141 is connected.
  • the liquid crystal display device 150 extends along the lower side and the left side of the liquid crystal display panel 140 so as to intersect the lower end portion of each source line 103 in the drawing, and the film substrate on the left side in the drawing.
  • a first wiring path Wa provided in a substantially U shape so as to extend along the upper side of the printed circuit board 145 in the figure, and a display area for each of the blocks Ba, Bb and Bc of the liquid crystal display panel 140.
  • Three second wiring paths Wb provided in an L shape so as to intersect the upper end portion of each source line 103 in the drawing outside D and to intersect the first wiring path Wa on the printed circuit board 145. I have.
  • the printed circuit board 145 is provided with an amplifier circuit A at the left end portion of the first wiring path Wa in the drawing.
  • a display signal (source signal) from a drive circuit (not shown) provided on the film substrate 141 is applied to the source line 103 in the lower part of the figure than the broken X portion. Is supplied via the second wiring path Wb of the block Bb and the first wiring path Wa having the amplifier circuit A, and from the disconnection point (X portion) of the source line 103 before the drive circuit. Since the source signal is supplied, the disconnection of the source line 103 can be corrected.
  • the second wiring path Wb for one block is connected to the portion above the X portion of the source line 103 in which the disconnection is corrected, as shown in FIG.
  • the second wiring path Wb intersects all the source lines 103 arranged in the block Bb, the electrical resistance due to the routing of the second wiring path Wb for one block and the second for one block.
  • a load of electric capacity is applied at the intersection of the wiring path Wb and each source line 103, and the source signal is delayed in the portion up to the disconnection portion (X portion) of the source line 103 in which the disconnection is corrected.
  • each pixel along the source line 103 whose wire break has been corrected has different luminance due to insufficient charging, so that the display quality may be deteriorated.
  • the present invention has been made in view of such a point, and an object of the present invention is to suppress signal delay in the display wiring when the disconnection is corrected.
  • the present invention amplifies not only the other side of the display wiring (the side opposite to the drive circuit) but also one side (the drive circuit side) of the display signal from the drive circuit.
  • a wiring path is provided so as to be supplied via a circuit.
  • a display device includes a display panel provided with a plurality of display wirings so as to extend in parallel with each other, and provided on one end side of each of the display wirings.
  • a drive circuit connected to the first wiring path, a first wiring path and a second wiring path provided so as to intersect one end of each display wiring line in an insulated state, and the other end of each display wiring line
  • a first wiring path and a third wiring path respectively connected to the first wiring path and the second wiring path, the path including the first wiring path and the second wiring path, and the first wiring path
  • Each of the routes including the wiring route and the third wiring route is provided with an amplifier circuit.
  • both ends of each display wiring are supplied to the other side (opposite to the driving circuit) of the display wiring from which the display signal from the driving circuit is disconnected via the amplifier circuit.
  • the display wiring from one side (driving circuit side) where the display signal from the driving circuit is disconnected Since the second wiring path is provided so as to intersect with one end of each display wiring in an insulated state in order to be supplied via the amplifier circuit, it is assumed that in one of the plurality of display wirings When the presence of disconnection is detected, one end of the display wiring in which the disconnection is detected is connected to the first wiring path and the second wiring path, and the other of the display wiring in which the disconnection is detected.
  • the display signal from the drive circuit side is to cut one end of the display wiring so that it is not directly supplied line.
  • the display signal from the drive circuit is supplied via the amplifier circuit not only to the other side but also to the other side of the display wiring in which the disconnection is corrected. Signal delay in the wiring is suppressed.
  • the amplifier circuit may be provided in the first wiring path.
  • the amplifier circuit may be provided in each of the second wiring path and the third wiring path.
  • one side of the disconnected display wiring via the other amplification circuit different from the amplification circuit for supplying the display signal from the drive circuit to the other side of the disconnected display wiring Since the display signal from the drive circuit is supplied to the display circuit, the ability of the amplifier circuit to supply the display signal from the drive circuit to the other side of the disconnected display wiring, and the disconnected display wiring It is possible to separately set the ability of the amplifier circuit for supplying the display signal from the drive circuit to one side of the signal.
  • the amplifier circuit may be built in the drive circuit.
  • the plurality of display wirings may be divided into a plurality of blocks for every plurality of adjacent lines, and a plurality of the drive circuits may be provided for each of the blocks.
  • the drive circuit is one, the wiring path is designed to be long, so that a signal delay is likely to occur in the display wiring in which the disconnection is corrected, but the disconnection is corrected as described above. Since the signal delay in the display wiring at the time is suppressed, the operational effect of the present invention is effectively exhibited.
  • At least one of a load capacitor and a load resistor capable of adjusting the waveform of the display signal from the drive circuit is connected to at least one of the first wiring path, the second wiring path, and the third wiring path. Good.
  • At least one of the load capacitance and the load resistance capable of adjusting the waveform of the display signal from the drive circuit is included in at least one of the first wiring route, the second wiring route, and the third wiring route. Since the connection is established, if each pixel along the display wiring in which the disconnection is corrected is overcharged than other normal pixels, the first wiring path, the second wiring path, and the third wiring path By causing at least one of the load capacitance and the load resistance connected to at least one of these to function, the display wiring can be corrected by the first wiring path, the second wiring path, and the third wiring path.
  • At least one of a load capacitor and a load resistor capable of adjusting the waveform of the display signal from the drive circuit is provided to be connectable to at least one of the first wiring path, the second wiring path, and the third wiring path. It may be.
  • At least one of the load capacitance and the load resistance capable of adjusting the waveform of the display signal from the drive circuit is included in at least one of the first wiring route, the second wiring route, and the third wiring route. Since it is provided so that it can be connected, if each pixel along the display wiring with corrected disconnection is overcharged than other normal pixels, at least one of load capacitance and load resistance and corresponding to it A load capacitance and a load connected to at least one of the first wiring path, the second wiring path, and the third wiring path by connecting at least one of the first wiring path, the second wiring path, and the third wiring path By causing at least one of the resistors to function, the display wiring can be corrected by the first wiring path, the second wiring path, and the third wiring path.
  • the drive circuit is provided in the display panel, and a film substrate is attached to the display panel, and at least one of the first wiring path, the second wiring path, and the third wiring path passes through the film substrate. It may be provided to do.
  • the drive circuit is provided in the display panel, and at least one of the first wiring path, the second wiring path, and the third wiring path is provided so as to pass through the film substrate. It is possible to simplify the surrounding wiring layout.
  • a film substrate is attached to the display panel, the drive circuit is provided on the film substrate, a printed circuit board is attached to the film substrate, the first wiring path, the second wiring path, and the third wiring. At least one of the paths may be provided so as to pass through the film substrate and the printed circuit board.
  • the drive circuit is provided on the film substrate, and at least one of the first wiring route, the second wiring route, and the third wiring route is provided so as to pass through the film substrate and the printed circuit board.
  • the wiring layout on the film substrate can be simplified.
  • the drive circuit, the first wiring path, the second wiring path, and the third wiring path may be provided on the display panel.
  • the drive circuit, the first wiring path, the second wiring path, and the third wiring path are provided on the display panel, for example, the wiring layout on the film substrate attached to the display panel is simplified. It becomes possible to do.
  • the first wiring path and the second wiring path may be provided so as to be separated from each other so that the display wirings can be cut.
  • the first wiring path and the second wiring path are provided so as to be separated from each other by 5 ⁇ m or more, for example, so that the first wiring path and the second wiring path are arranged between the first wiring path and the second wiring path. Since the display wiring in which the disconnection is detected is easily disconnected, it is specifically possible to prevent the display signal from the drive circuit from being directly supplied to one side of the display wiring in which the disconnection is detected.
  • the display panel includes a plurality of gate lines and a plurality of source lines provided so as to cross each other, and an insulating film provided between the plurality of gate lines and the plurality of source lines.
  • the first wiring path, the second wiring path, and the third wiring path may be provided so as to be connectable by forming a contact hole in the insulating film.
  • the insulating film disposed between the first wiring path, the second wiring path, and the third wiring path, and between the plurality of gate lines and the plurality of source lines Since the insulating film to be arranged is the same, it is possible to configure the first wiring path, the second wiring path, and the third wiring path for disconnection correction without adding a manufacturing process.
  • the display device manufacturing method includes a display panel provided with a plurality of display wirings so as to extend in parallel to each other, and provided on one end side of each of the display wirings.
  • a driving circuit connected to the display wiring, a first wiring path and a second wiring path provided so as to cross one end of each display wiring in an insulated state, and the other of the display wirings And a third wiring path respectively connected to the first wiring path and the second wiring path, the path including the first wiring path and the second wiring path, and the above
  • both ends of each display wiring are supplied to the other side (opposite side of the drive circuit) of the display wiring from which the display signal from the drive circuit is disconnected through the amplifier circuit.
  • the display wiring from one side (driving circuit side) where the display signal from the driving circuit is disconnected In order to supply via the amplifier circuit, a second wiring path is provided so as to intersect one end of each display wiring in an insulated state. In the disconnection detection step, one of the plurality of display wirings is provided.
  • one end of the display wiring in which the disconnection is detected is connected to the first wiring path and the second wiring path, and the display in which the disconnection is detected is displayed. Connect the other end of the wiring to the third wiring path and In the cutting process, one end of the display wiring is cut so that the display signal from the drive circuit is not directly supplied to one side of the display wiring in which the disconnection is detected.
  • the display signal from the drive circuit is supplied to the one side as well as the other side of the signal through the amplifier circuit, and the signal delay in the display wiring when the disconnection is corrected is suppressed.
  • the wiring connection process and the wiring cutting process may be performed by laser light irradiation.
  • each end portion of one end of the display wiring where the disconnection is detected, the first wiring path and the second wiring path, and the display wiring where the disconnection is detected By irradiating laser beams to the intersections between the other end of the first wiring path and the third wiring path, one end of the display wiring where the disconnection is detected is connected to the first wiring path and the second wiring path. The other end of the display wiring in which the disconnection is detected is connected to the third wiring path, and in the wiring cutting process, one end of the display wiring in which the disconnection is detected is irradiated with laser light.
  • the display signal from the drive circuit is not directly supplied to one side of the display wiring in which the disconnection is detected, so that not only the other side of the display wiring in which the disconnection is corrected but also the one side is driven.
  • Display signal from the circuit passes through the amplifier circuit Supplied Te, the signal delay in the display wiring when modifying the disconnection is specifically inhibited.
  • the active matrix substrate according to the present invention is provided on a plurality of display wirings provided so as to extend in parallel with each other and on one end side of each of the display wirings, and is connected to the display wirings. Insulated at the other end of each display wiring and the first wiring path and the second wiring path provided so as to intersect with one end of each display wiring in an insulated state. And a third wiring path connected to the first wiring path and the second wiring path, respectively, the path including the first wiring path and the second wiring path, and the first wiring path and Each of the paths including the third wiring path is provided with an amplifier circuit.
  • both ends of each display wiring are supplied to the other side (opposite to the driving circuit) of the display wiring from which the display signal from the driving circuit is disconnected via the amplifier circuit.
  • the display wiring from one side (driving circuit side) where the display signal from the driving circuit is disconnected Since the second wiring path is provided so as to intersect with one end of each display wiring in an insulated state in order to be supplied via the amplifier circuit, it is assumed that in one of the plurality of display wirings When the presence of disconnection is detected, one end of the display wiring in which the disconnection is detected is connected to the first wiring path and the second wiring path, and the other of the display wiring in which the disconnection is detected.
  • the display signal from the drive circuit side is to cut one end of the display wiring so that it is not directly supplied line.
  • the display signal from the drive circuit is supplied via the amplifier circuit not only to the other side but also to the other side of the display wiring where the disconnection is corrected. Therefore, the disconnection is corrected in the active matrix substrate. In this case, signal delay in the display wiring is suppressed.
  • the wiring path is provided so as to supply not only the other side of the display wiring from which the display signal from the drive circuit is disconnected but also to the other side through the amplifier circuit.
  • the signal delay in the display wiring when correcting the error can be suppressed.
  • FIG. 1 is a plan view of a liquid crystal display device 50a according to the first embodiment.
  • FIG. 2 is a plan view showing one pixel of the active matrix substrate 20a constituting the liquid crystal display device 50a.
  • FIG. 3 is a cross-sectional view of the active matrix substrate 20a and the liquid crystal display panel 40a including the active matrix substrate 20a along the line III-III in FIG.
  • FIG. 4 is a cross-sectional view of the active matrix substrate 20a taken along line IV-IV in FIG.
  • FIG. 5 is a plan view of the liquid crystal display device 50b according to the second embodiment.
  • FIG. 6 is a plan view of a liquid crystal display device 50c according to the third embodiment.
  • FIG. 7 is a plan view of the load capacitor C constituting the liquid crystal display device 50c.
  • FIG. 8 is a plan view of another load capacitor C constituting the liquid crystal display device 50c.
  • FIG. 9 is a plan view of the load resistance portion R constituting the liquid crystal display device 50c.
  • FIG. 10 is a plan view of another load resistance unit R constituting the liquid crystal display device 50c.
  • FIG. 11 is a plan view of the load resistance capacitor unit E constituting the liquid crystal display device 50c.
  • FIG. 12 is a plan view of a liquid crystal display device 50d according to the fourth embodiment.
  • FIG. 13 is a plan view of a liquid crystal display device 50e according to the fifth embodiment.
  • FIG. 14 is a plan view of a conventional liquid crystal display device 150.
  • Embodiment 1 of the Invention 1 to 4 show Embodiment 1 of a display device according to the present invention, a method for manufacturing the same, and an active matrix substrate.
  • FIG. 1 is a plan view of the liquid crystal display device 50a of the present embodiment
  • FIG. 2 is a plan view showing one pixel of the active matrix substrate 20a constituting the liquid crystal display device 50a.
  • 3 is a cross-sectional view of the active matrix substrate 20a and the liquid crystal display panel 40a including the active matrix substrate 20a along the line III-III in FIG. 2, and
  • FIG. 4 is along the line IV-IV in FIG. It is sectional drawing of the active matrix substrate 20a.
  • the liquid crystal display device 50a includes a liquid crystal display panel 40a and three film substrates 41a attached to the upper end of the liquid crystal display panel 40a via ACF (Anisotropic Conductive Film, not shown).
  • Each film substrate 41a includes a printed circuit board 45a attached to the upper end of the film substrate 41a via an ACF (not shown).
  • the liquid crystal display panel 40 a includes an active matrix substrate 20 a and a counter substrate 30 that are arranged to face each other, and a liquid crystal layer 25 provided between the active matrix substrate 20 a and the counter substrate 30. ing.
  • a display area D for image display is defined, and the display area D has three blocks Ba, Bb and Bc extending in parallel to each other.
  • the active matrix substrate 20a includes a plurality of gate lines 1a provided as display wirings so as to extend in parallel to each other on the insulating substrate 10a in the display region D, and each gate line 1a.
  • a plurality of capacitor lines 1b provided so as to extend in parallel with each other, a gate insulating film 11 provided so as to cover each gate line 1a and each capacitor line 1b, and each gate line on the gate insulating film 11
  • a plurality of source lines 3 provided as display wirings so as to extend in parallel with each other in a direction orthogonal to 1a, and a plurality of TFTs (Thin Film Transistor) provided at the intersection of each gate line 1a and each source line 3, respectively.
  • TFTs Thin Film Transistor
  • an interlayer insulating film 12 provided so as to cover each TFT 5 and each source line 3
  • a plurality of pixel electrodes 6 provided in a matrix on the interlayer insulating film 12, and each pixel And an alignment film (not shown) provided so as to cover the electrode 6.
  • the TFT 5 includes a gate electrode 1aa which is a portion protruding to the side of each gate line 1a, a gate insulating film 11 provided so as to cover the gate electrode 1aa, and a gate insulating film 11 includes a semiconductor layer 2 provided in an island shape at a position corresponding to the gate electrode 1aa, and a source electrode 3a and a drain electrode 3b provided on the semiconductor layer 2 so as to face each other.
  • the source electrode 3a is a portion protruding to the side of each source line 3 as shown in FIG.
  • the drain electrode 3b is extended to a region overlapping the capacitor line 1b to form an auxiliary capacitor, and a contact hole 12a formed in the interlayer insulating film 12 on the capacitor line 1b. Is connected to the pixel electrode 6 via
  • the counter substrate 30 includes an insulating substrate 10b, a black matrix 16 provided in a frame shape on the insulating substrate 10b and in a lattice shape in the frame, and between the lattices of the black matrix 16.
  • an alignment film (not shown) provided so as to cover the common electrode 18.
  • the liquid crystal layer 25 is made of a nematic liquid crystal material having electro-optical characteristics.
  • a source driver 44a is mounted on the film substrate 41a as a drive circuit.
  • all the source lines 3 arranged in each of the blocks Ba to Bc are connected to the source driver 44a, and a part of a first wiring path Wa, which will be described later, and an amplifier circuit provided on the part A, a part of the second wiring path Wb, and a part of the third wiring path Wc are incorporated.
  • Each gate line 1a is connected to a panel driver or a gate driver (not shown) mounted on a film substrate attached to the end.
  • the liquid crystal display device 50a extends along the upper side in the drawing of the liquid crystal display panel 40a so as to intersect the upper end portions in the drawing of all the source lines 3 arranged in the respective blocks Ba, Bb and Bc. After that, in the figure of each source line 3 for each of the blocks Ba, Bb, and Bc, as well as the three substantially L-shaped first wiring paths Wa bent to the film substrate 41a and the printed circuit board 45a side. After extending along the upper side in the drawing of the liquid crystal display panel 40a so as to intersect the upper end portion, the liquid crystal display panel 40a is bent toward the film substrate 41a and the printed circuit board 45a and connected to each first wiring path Wa on the printed circuit board 45a.
  • the film on the left side of the figure after extending along the upper side of the printed board 45a from the connection portions of the three substantially L-shaped second wiring paths Wb and the first wiring path Wa and the second wiring path Wb Substrate 41a The three substantially U-shaped lines extending along the left side in the drawing of the liquid crystal display panel 40a and extending along the lower side in the drawing of the liquid crystal display panel 40a so as to intersect the lower end portion of the source line 3 in the drawing.
  • the first wiring path Wa and the second wiring path Wb are separated from each other by, for example, 5 ⁇ m or more so that the source line 3 disposed therebetween can be cut.
  • a gate signal is sent from a gate driver (not shown) to the gate electrode 1aa via the gate line 1a, and the TFT 5 is turned on.
  • a source signal is sent from the source driver 44a to the source electrode 3a through the source line 3, and a predetermined charge is written into the pixel electrode 6 through the semiconductor layer 2 and the drain electrode 3b.
  • a potential difference is generated between each pixel electrode 6 of the active matrix substrate 20 a and the common electrode 18 of the counter substrate 30, and a predetermined voltage is applied to the liquid crystal layer 25.
  • an image is displayed by adjusting the light transmittance of the liquid crystal layer 25 by changing the alignment state of the liquid crystal layer 25 according to the magnitude of the voltage applied to the liquid crystal layer 25.
  • the manufacturing method of this embodiment includes an active matrix substrate manufacturing process, a counter substrate manufacturing process, a liquid crystal display panel manufacturing process, a disconnection detection process, a wiring connection process, a wiring cutting process, and a mounting process.
  • a titanium film, an aluminum film, a titanium film, and the like are sequentially formed on the entire substrate of the insulating substrate 10a such as a glass substrate by sputtering, and then patterned by photolithography to obtain the gate line 1a and the gate electrode.
  • the insulating substrate 10a such as a glass substrate by sputtering
  • the gate line 1a and the gate electrode are formed to a thickness of about 4000 mm.
  • the entire substrate on which the gate line 1a, the gate electrode 1aa, the capacitor line 1b, the panel part of the first wiring path Wa, the panel part of the second wiring path Wb, and the panel part of the third wiring path Wc are formed For example, a silicon nitride film or the like is formed by plasma CVD (Chemical Vapor Deposition), and the gate insulating film 11 is formed to a thickness of about 4000 mm.
  • an intrinsic amorphous silicon film and an n + amorphous silicon film doped with phosphorus are successively formed on the entire substrate on which the gate insulating film 11 is formed by a plasma CVD method, and then by photolithography.
  • Patterning in an island shape on the gate electrode 1aa forms a semiconductor formation layer in which an intrinsic amorphous silicon layer having a thickness of about 2000 mm and an n + amorphous silicon layer having a thickness of about 500 mm are stacked.
  • an aluminum film and a titanium film are formed on the entire substrate on which the semiconductor formation layer is formed by sputtering, and then patterned by photolithography to form the source line 3, the source electrode 3a, and the drain electrode.
  • 3b is formed to a thickness of about 2000 mm.
  • the n + amorphous silicon layer of the semiconductor formation layer is etched by using the source electrode 3a and the drain electrode 3b as a mask, thereby patterning the channel portion to form the semiconductor layer 2 and the TFT 5 including the same.
  • an acrylic photosensitive resin is applied to the entire substrate on which the TFT 5 is formed by a spin coating method, and the applied photosensitive resin is exposed through a photomask and then developed.
  • An interlayer insulating film 12 having a contact hole 12a is formed on the drain electrode 3b to a thickness of about 2 ⁇ m.
  • an ITO (Indium Tin Oxide) film is formed on the entire substrate on the interlayer insulating film 12 by sputtering, and then patterned by photolithography to form the pixel electrode 6 with a thickness of about 1000 mm. .
  • a polyimide resin is applied to the entire substrate on which the pixel electrodes 6 are formed by a printing method, and then a rubbing process is performed to form an alignment film with a thickness of about 1000 mm.
  • the active matrix substrate 20a can be manufactured.
  • an acrylic photosensitive resin in which fine particles such as carbon are dispersed is applied to the whole substrate of the insulating substrate 10b such as a glass substrate by a spin coating method, and the applied photosensitive resin is applied to a photomask.
  • the black matrix 16 is formed to a thickness of about 1.5 ⁇ m by developing after being exposed to light.
  • an acrylic photosensitive resin colored in red, green, or blue is applied onto the substrate on which the black matrix 16 is formed, and the applied photosensitive resin is exposed through a photomask. Later, patterning is performed by developing to form a colored layer (for example, a red layer) of a selected color with a thickness of about 2.0 ⁇ m. Further, the same process is repeated for the other two colors to form other two colored layers (for example, a green layer and a blue layer) with a thickness of about 2.0 ⁇ m, thereby forming the color filter 17.
  • a colored layer for example, a red layer
  • other two colors for example, a green layer and a blue layer
  • an ITO film is formed on the substrate on which the color filter 17 is formed by sputtering, and the common electrode 18 is formed to a thickness of about 1500 mm.
  • a phenol novolac-based photosensitive resin is applied to the entire substrate on which the common electrode 18 is formed by spin coating, and the applied photosensitive resin is exposed through a photomask and then developed.
  • the photo spacer is formed to a thickness of about 4 ⁇ m.
  • a polyimide resin is applied to the entire substrate on which the photo spacer is formed by a printing method, and then a rubbing process is performed to form an alignment film with a thickness of about 1000 mm.
  • the counter substrate 30 can be manufactured as described above.
  • a seal material composed of ultraviolet curing and thermosetting resin or the like is drawn in a frame shape on the counter substrate 30 manufactured in the counter substrate manufacturing step.
  • a liquid crystal material is dropped onto a region inside the sealing material in the counter substrate 30 on which the sealing material is drawn.
  • the bonded body is released to atmospheric pressure. By doing, the surface and the back surface of the bonded body are pressurized.
  • the sealing material is cured by heating the bonded body.
  • the liquid crystal display panel 40a can be manufactured as described above. Further, after attaching polarizing plates to the front and back surfaces of the manufactured liquid crystal display panel 40a, the following disconnection detection process is performed, and when the presence of disconnection is detected in the source line 3, the following wiring connection is performed. The disconnection of the source line 3 is corrected by performing the process and the wiring cutting process.
  • a gate inspection signal having a bias voltage of ⁇ 10 V, a period of 16.7 msec, a pulse voltage of +15 V having a pulse width of 50 ⁇ sec is input to each gate line 1 a to turn on all the TFTs 5.
  • a source inspection signal having a potential of ⁇ 2 V whose polarity is inverted every 16.7 msec is inputted to each source line 3, and the pixel electrode 6 corresponds to ⁇ 2 V via the source electrode 3 a and the drain electrode 3 b of each TFT 5.
  • a common electrode inspection signal having a direct current potential of ⁇ 1 V is input to the common electrode 18.
  • a voltage is applied to the liquid crystal capacitor (liquid crystal layer 25) formed between the pixel electrode 6 and the common electrode 18, and the pixel formed by the pixel electrode 6 is turned on, so that a normally white mode (voltage In white display when no voltage is applied, the display changes from white to black.
  • the display state can be visually confirmed by arranging a light source on the back side of the liquid crystal display panel 40a.
  • a predetermined charge cannot be written to the corresponding pixel electrode 6 and is not lit (bright spot). X part) is detected.
  • the laser beam oscillated from the YAG laser or the like is irradiated from the side of the insulating substrate 10a to the Y portion between the intersecting portions Ma and Mb of the upper end portion in FIG.
  • the upper end portion of the disconnected source line 3 in FIG. 1 is cut at the Y portion so that the source signal from the source driver 44a is not directly supplied to the upper side of the disconnected source line 3 in FIG.
  • ⁇ Mounting process> In advance, three film substrates 41a are respectively pasted on the printed circuit board 45a through the ACF, and the liquid crystal display panel 40a in which no disconnection is detected in the disconnection detection process or the wiring connection process and the wiring disconnection process are performed. Each film substrate 41a is affixed to the liquid crystal display panel 40a in which the disconnection is corrected via the ACF.
  • the liquid crystal display device 50a of this embodiment can be manufactured.
  • the source signal from the source driver 44a is amplified with respect to the other side of the source line 3 (the side opposite to the source driver 44a).
  • the first wiring path Wa and the third wiring path Wc provided so as to cross both ends of each source line 3 in an insulated state in order to be supplied via the circuit A, from the source driver 44a
  • the second wiring so as to intersect one end of each source line 3 in an insulated state in order to supply the source signal to one side of the display wiring (source driver 44a side) via the amplifier circuit A.
  • the path Wb Since the path Wb is provided, in the disconnection detection step, when the presence of disconnection is detected in one of all the source lines 3 arranged in each of the blocks Ba to Bc, In the line connecting step, one end of the source line 3 in which disconnection is detected is connected to the first wiring path Wa and the second wiring path Wb, and the other end of the source line 3 in which disconnection is detected and the first end Three wiring paths Wc are connected, and one end portion of the source line 3 is cut so that the source signal from the source driver 44a is not directly supplied to one side of the source line 3 where the disconnection is detected in the wiring cutting step. It will be.
  • the source signal from the source driver 44a is supplied via the amplifier circuit A not only to the other side but also to the other side of the source line 3 in which the disconnection is corrected.
  • Signal delay on the line 3 can be suppressed. That is, a signal delay in the source line 3 when the disconnection is corrected can be suppressed, and a liquid crystal display device capable of correcting the disconnection by suppressing the delay of the source signal can be provided with an easy configuration.
  • the disconnected source line 3 is connected to the other side of the disconnected source line 3 via the amplifier circuit A for supplying a source signal from the source driver 44a. Since the source signal from the source driver 44a is supplied to one side, the signal delay in the source line 3 when correcting the disconnection can be suppressed without adding the amplifier circuit A.
  • the liquid crystal display device 50a of the present embodiment since the amplifier circuit A is built in the source driver 44a, the number of external substrates attached to the liquid crystal display panel 40 can be reduced.
  • the source driver 44a is provided for each block Ba, Bb and Bc, the disconnection of the source line 3 is corrected for each block a, Bb and Bc. be able to.
  • the first wiring path Wa and the second wiring path Wb are provided so as to be separated from each other by, for example, 5 ⁇ m or more. It is possible to easily cut the source line 3 in which the disconnection arranged between the two wiring paths Wb is detected.
  • the insulating film disposed between the source lines 3, the first wiring path Wa, the second wiring path Wb, and the third wiring path Wc, and the plurality of gates Since the insulating film disposed between the line 1a and the plurality of source lines 3 is the same gate insulating film 11, the first wiring path Wa and the second wiring path for correcting the disconnection are added without adding a manufacturing process.
  • Wb and the third wiring path Wc can be configured.
  • the manufacturing method which affixes a polarizing plate before a disconnection detection process was illustrated, you may affix a polarizing plate in a mounting process.
  • the polarizing plate is attached in the mounting process, the liquid crystal display panel 40a in which the disconnection is not detected in the disconnection detection process, or the liquid crystal display panel in which the disconnection is corrected through the wiring connection process and the wiring cutting process.
  • a polarizing plate is affixed on the front surface and the back surface of 40a.
  • the polarizing plate is pasted in the mounting process, the polarizing plate is disposed in the disconnection detecting process, between the surface side of the liquid crystal display panel 40a and between the liquid crystal display panel 40a and the light source. The state will be confirmed.
  • the manufacturing method in which the wiring connection process and the wiring cutting process are sequentially performed after the disconnection detection process is exemplified, but the order in which the wiring connection process and the wiring cutting process are performed is not particularly limited.
  • FIG. 5 is a plan view of the liquid crystal display device 50b of the present embodiment.
  • the same parts as those in FIGS. 1 to 4 are denoted by the same reference numerals, and detailed description thereof is omitted.
  • the liquid crystal display device 50b includes a liquid crystal display panel 40b, three film substrates 41b each attached to the upper end of the liquid crystal display panel 40b via an ACF (not shown), and each film substrate. 41b is provided with a printed circuit board 45b attached to the upper end in the figure via an ACF (not shown).
  • the liquid crystal display panel 40b is substantially the same as the liquid crystal display panel 40a of the first embodiment except for the shape of the wiring patterns of the first wiring path Wa, the second wiring path Wb, and the third wiring path Wc. Are the same.
  • a source driver 44b is mounted on the film substrate 41b as a drive circuit.
  • all the source lines 3 arranged in the respective blocks Ba to Bc are connected to the source driver 44b, and a part of the third wiring path Wc and the first amplifier circuit provided in the third wiring path Wc are connected.
  • Aa, a part of the second wiring path Wb, and the second amplifier circuit Ab provided in the part are incorporated.
  • the liquid crystal display device 50b extends along the upper side in the drawing of the liquid crystal display panel 40b so as to intersect the upper end portions in the drawing of all the source lines 3 arranged in the blocks Ba, Bb and Bc.
  • the three line-shaped first wiring paths Wa along the upper side in the drawing of the liquid crystal display panel 40b so as to intersect the upper end portion of each source line 3 in the drawing for each block Ba, Bb, and Bc.
  • a third wiring paths Wc of substantially U-shaped three extending along the figure lower side of the liquid crystal display panel 40b so as to intersect the lower end in the drawing section of each source line 3.
  • the liquid crystal display device 50b having the above configuration is manufactured by changing the pattern shapes of the first wiring path Wa, the second wiring path Wb, and the third wiring path Wc in the manufacturing method of the liquid crystal display device 50a of the first embodiment. be able to.
  • the other side of the source line 3 from which the source signal from the source driver 44b is disconnected is connected via the first amplifier circuit Aa.
  • the source signal from the source driver 44b is disconnected. Since the second wiring path Wb is provided so as to intersect with one end of each source line 3 in an insulated state in order to supply to one side of the line 3 via the second amplifier circuit Ab, disconnection First delay for supplying a source signal from the source driver 44b to the other side of the disconnected source line 3 can be suppressed. Since the source signal from the source driver 44b is supplied to one side of the disconnected source line 3 via the second amplifier circuit Ab different from the path Aa, the capability of the first amplifier circuit Aa and the second amplifier circuit The ability of Ab can be set separately.
  • FIG. 6 is a plan view of the liquid crystal display device 50c of this embodiment.
  • FIG. 7 is a plan view of the load capacitor unit C constituting the liquid crystal display device 50c
  • FIG. 8 is a plan view of another load capacitor unit C.
  • FIG. 9 is a plan view of a load resistance portion R constituting the liquid crystal display device 50c
  • FIG. 10 is a plan view of another load resistance portion R.
  • FIG. 11 is a plan view of the load resistance capacitor portion E constituting the liquid crystal display device 50c.
  • the liquid crystal display device 50c includes a liquid crystal display panel 40c, three film substrates 41a attached to the upper end of the liquid crystal display panel 40c via ACF (not shown), and each film substrate. 41a is provided with a printed circuit board 45a attached to the upper end in the figure via an ACF (not shown).
  • the liquid crystal display panel 40c is substantially the same as the liquid crystal display panel 40a of the first embodiment except that the load capacitance portion C is provided in the first wiring path Wa and the third wiring path Wc. Are the same.
  • the load capacitor portion C includes an upper capacitor electrode 3ca and a lower capacitor electrode 1ca arranged so as to face each other, and a gate provided between the upper capacitor electrode 3ca and the lower capacitor electrode 1ca. And an insulating film (see FIG. 3 and FIG. 4).
  • the upper capacitor electrode 3 ca is formed in the same layer as the source line 3 in the shape of a rectangle with the same material, and is connected to the capacitor line 1 b or the common electrode 18.
  • the lower capacitor electrode 1ca is formed in the same layer as the gate line 1a in the rectangular shape with the same material, and is connected to the first wiring path Wa.
  • the load capacitance unit C irradiates the Za portion between the first wiring path Wa and the lower capacitive electrode 1ca with a laser beam when unnecessary.
  • the connection with Wa is configured to be releasable.
  • the load capacitance portion C is provided between the upper capacitance electrode 3cb and the lower capacitance electrode 1cb, which are arranged to face each other, and between the upper capacitance electrode 3cb and the lower capacitance electrode 1cb.
  • a gate insulating film (refer to FIG. 11, FIG. 3 and FIG. 4).
  • the upper capacitor electrode 3cb is formed in the same layer as the source line 3 in the shape of a rectangle with the same material, and a connecting portion extending linearly from the rectangular portion passes through the gate insulating film 11 to the first wiring path Wa. It is provided to cross.
  • the lower capacitor electrode 1cb is formed in the same layer as the gate line 1a in a rectangular shape with the same material, and is connected to the capacitor line 1b or the common electrode 18. Then, as shown in FIG. 8, when necessary, the load capacitance unit C irradiates the intersection Md between the first wiring path Wa and the connection portion of the upper capacitance electrode 3cb with a laser beam. Connection to the wiring path Wa is possible.
  • a load resistance portion R may be provided in the first wiring path Wa.
  • the load resistance portion R includes a wiring resistance portion 1 d connected in parallel to a part of the first wiring path Wa.
  • the wiring resistance portion 1d is formed in the same layer and zigzag in the same layer as the gate line 1a.
  • the load resistance portion R irradiates the Zb portion of the first wiring path Wa arranged in parallel to the wiring resistance portion 1d with a laser beam when necessary.
  • the path Wa is cut at the Zb portion, and the first wiring path Wa is configured to pass through the wiring resistance portion 1d.
  • the load resistance portion R may be configured by a wiring resistance portion 3d that can be connected in parallel to a part of the first wiring path Wa.
  • the wiring resistance portion 3d is formed in the same layer as the source line 3 in the zigzag shape with the same material, and both end portions thereof are provided with gate insulating films (refer to FIGS. 11, 3 and 4). Are provided so as to intersect the first wiring path Wa.
  • the load resistance portion R irradiates laser light to the intersecting portions Mea and Meb between the wiring resistance portion 3d and the first wiring path Wa, as necessary.
  • the first wiring path Wa is configured to pass through the wiring resistance portion 3d.
  • a load resistor capacitor E is provided in the first wiring path Wa as shown in FIG. May be.
  • the load resistance capacitor unit E includes a wiring resistor unit 3e that can be connected in parallel to a part of the first wiring path Wa, a capacitor electrode 1e that is disposed to face the wiring resistor unit 3e, And a gate insulating film (11, see FIGS. 3 and 4) provided between the wiring resistance portion 3e and the capacitor electrode 1e.
  • the wiring resistance portion 3e is formed in the same layer as the source line 3 in the zigzag shape with the same material, and both end portions thereof are provided with gate insulating films (refer to FIG. 11, FIG. 3 and FIG. 4). Are provided so as to intersect the first wiring path Wa.
  • the capacitor electrode 1 e is formed in the same layer as the gate line 1 a in the shape of a rectangle with the same material, and is connected to the capacitor line 1 b or the common electrode 18. Then, as shown in FIG. 11, the load resistance capacitance portion E irradiates laser light to the intersecting portions Mfa and Mfb between the wiring resistance portion 3e and the first wiring path Wa, as necessary.
  • the part 3e and the first wiring path Wa are connected in parallel, and the Zd part of the first wiring path Wa arranged in parallel to the wiring resistance part 3e is irradiated with laser light, whereby the first wiring path Wa is changed to the Zd part.
  • the first wiring path Wa is configured to pass through the wiring resistance portion 3e.
  • the liquid crystal display device 50c configured as described above can be manufactured by changing the shape of the wiring pattern in the method for manufacturing the liquid crystal display device 50a of the first embodiment.
  • the source signal from the source driver 44a is supplied via the amplifier circuit A to the other side of the disconnected source line 3 as in the first embodiment. Therefore, in addition to the first wiring path Wa and the third wiring path Wc provided so as to cross both ends of each source line 3 in an insulated state, the source line 3 in which the source signal from the source driver 44a is disconnected Since the second wiring path Wb is provided so as to intersect with one end portion of each source line 3 in an insulated state in order to supply to one side of the source line 3 via the amplifier circuit A, when the disconnection is corrected The signal delay in the source line 3 can be suppressed, and the waveform of the source signal from the source driver 44a can be adjusted in the first wiring path Wa and the third wiring path Wc.
  • each pixel along the source line 3 in which the disconnection is corrected is assumed to be normal.
  • the source line 3 is connected to the first wiring path Wa and the third line by causing at least one of the load capacitor unit C, the load resistor unit R, and the load resistor capacitor unit E to function. It can be corrected by the wiring route Wc.
  • the present invention includes at least one of the load capacitance unit C, the load resistance portion R, and the load resistance capacitance unit E in the second wiring path Wb and both of them in the liquid crystal display device 50a of the first embodiment.
  • At least one of the first wiring path Wa, the second wiring path Wb, and the third wiring path Wc in the liquid crystal display device 50b of the second embodiment may be provided with a load capacitance unit C, a load resistance unit R, and At least one of the load resistance capacitor portions E may be provided.
  • FIG. 12 is a plan view of the liquid crystal display device 50d of this embodiment.
  • a COF (Chip On Film) type liquid crystal display device in which a source driver is provided on a film substrate has been exemplified.
  • a COG (source circuit) provided on a liquid crystal display panel is provided.
  • a chip-on-glass type liquid crystal display device is illustrated.
  • the liquid crystal display device 50d includes a liquid crystal display panel 40d and a film substrate 41d attached to the upper end of the liquid crystal display panel 40d via an ACF (not shown).
  • one source driver 44d is mounted as a drive circuit outside the display area D.
  • all the source lines 3 are connected to the source driver 44d, and one amplifier circuit A is incorporated.
  • the liquid crystal display device 50d extends along the upper side in the drawing of the liquid crystal display panel 40d so as to intersect the upper end portion of each source line 3 in the drawing, and then bends toward the film substrate 41d side.
  • the source line 3 extends along the upper side of the liquid crystal display panel 40a so as to intersect the upper end of the source line 3 in the figure, and then bent toward the film substrate 41d side.
  • the liquid crystal display device 50d having the above configuration is manufactured by changing the pattern shapes of the first wiring path Wa, the second wiring path Wb, and the third wiring path Wc in the manufacturing method of the liquid crystal display device 50a of the first embodiment. be able to.
  • the source signal from the source driver 44d is supplied to the other side of the source line 3 through the amplifier circuit A as in the first embodiment. Therefore, in addition to the first wiring path Wa and the third wiring path Wc provided so as to cross both ends of each source line 3 in an insulated state, the source line 3 in which the source signal from the source driver 44d is disconnected Since the second wiring path Wb is provided so as to intersect with one end portion of each source line 3 in an insulated state in order to supply to one side of the source line 3 via the amplifier circuit A, when the disconnection is corrected The signal delay in the source line 3 can be suppressed, the source driver 44d is provided in the liquid crystal display panel 40d, and the third wiring path Wc passes through the film substrate 41d. Because it is kicked, it is possible to simplify the wiring layout around the source driver 44d.
  • FIG. 13 is a plan view of the liquid crystal display device 50e of this embodiment.
  • the third wiring path Wc is provided so as to pass through the film substrate 41d.
  • the third wiring path Wc is provided only in the liquid crystal display panel 40e.
  • the liquid crystal display device 50e includes a liquid crystal display panel 40e as shown in FIG.
  • a source driver 44e is provided as a drive circuit for each of the blocks Ba, Bb, and Bc.
  • all the source lines 3 arranged in each of the blocks Ba to Bc are connected to the source driver 44e, and a part of a first wiring path Wa, which will be described later, and an amplifier circuit provided thereon A, a part of the second wiring path Wb, and a part of the third wiring path Wc are incorporated.
  • the liquid crystal display device 50e extends along the upper side of the liquid crystal display panel 40e so as to intersect with the upper ends of the source lines 3 arranged in the blocks Ba, Bb and Bc.
  • the second bent portion is bent to the source driver 44e side and connected to each first wiring path Wa in the source driver 44e.
  • the liquid crystal display device 50e having the above configuration is manufactured by changing the pattern shapes of the first wiring path Wa, the second wiring path Wb, and the third wiring path Wc in the manufacturing method of the liquid crystal display device 50a of the first embodiment. be able to.
  • the source signal from the source driver 44e is supplied to the other side of the disconnected source line 3 via the amplifier circuit A, as in the first embodiment. Therefore, in addition to the first wiring path Wa and the third wiring path Wc provided so as to cross both ends of each source line 3 in an insulated state, the source line 3 in which the source signal from the source driver 44e is disconnected Since the second wiring path Wb is provided so as to intersect with one end portion of each source line 3 in an insulated state in order to supply to one side of the source line 3 via the amplifier circuit A, when the disconnection is corrected The signal delay in the source line 3 can be suppressed, and the source driver 44e, the first wiring path Wa, the second wiring path Wb, and the third wiring path are provided in the liquid crystal display panel 40e. Runode, for example, it is possible to simplify the wiring layout in the film substrate is attached to the liquid crystal display panel (not shown).
  • the liquid crystal display device that corrects the disconnection after manufacturing the liquid crystal display panel and the manufacturing method thereof are exemplified.
  • the present invention is directed to the active matrix substrate 20a that constitutes the liquid crystal display panel 40a of the first embodiment. After the fabrication, the disconnection may be corrected.
  • the active matrix substrate may constitute a liquid crystal display device by enclosing a liquid crystal layer between the counter substrate and the charge charged to each pixel electrode, such as an X-ray sensor. You may comprise the sensor substrate which reads. In the latter case, a liquid crystal layer and a counter substrate for enclosing the liquid crystal layer are not necessary.
  • a liquid crystal display device is exemplified as the display device.
  • the present invention is also applicable to other display devices such as an organic EL (Electro Luminescence) display device and an FED (Field Emission Display). Can do.
  • organic EL Electro Luminescence
  • FED Field Emission Display
  • the source line is exemplified as the display wiring for correcting the disconnection.
  • the present invention can be applied not only to the correction of the disconnection of the gate line but also a short circuit between the gate line and the source line.
  • the gate line or the source line is cut by irradiating a laser beam or the like so as to sandwich the short-circuited portion, and the gate line or the source line is disconnected.
  • the present invention can be applied to correcting a short circuit between the gate line and the source line.
  • the first wiring path, the second wiring path, and the third wiring path are integrally formed.
  • the first wiring path, the second wiring path, and the third wiring path are connected to each other.
  • Each may be configured by a plurality of wiring portions provided as possible.
  • the present invention can suppress the signal delay in the display wiring in which the disconnection is corrected. Therefore, it is desired to reduce the number of expensive source drivers, and the resistance and capacitance due to the wiring path tend to increase. This is particularly effective not only for small and medium-sized liquid crystal display devices but also for liquid crystal display devices for liquid crystal televisions that employ a double speed drive method in which the charging time of each pixel is relatively short.
  • the present invention can suppress the signal delay in the display wiring when correcting the disconnection. Therefore, the present invention can be used for personal navigation, industrial equipment, information terminals, etc. that require a reduction in the number of drivers. It is useful for liquid crystal display devices for uses such as notebook computers, monitors, and liquid crystal televisions, as well as small and medium-sized models.

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本発明の表示装置は、互いに平行に延びるように複数の表示用配線（３）が設けられた表示パネル（４０ａ）と、各表示用配線（３）の一方の端部側に設けられ各表示用配線（３）に接続された駆動回路（４４ａ）と、各表示用配線（３）の一方の端部に絶縁状態で交差するようにそれぞれ設けられた第１配線経路（Ｗａ）及び第２配線経路（Ｗｂ）と、各表示用配線（３）の他方の端部に絶縁状態で交差すると共に、第１配線経路（Ｗａ）及び第２配線経路（Ｗｂ）に接続された第３配線経路（Ｗｃ）とを備え、第１配線経路（Ｗａ）及び第２配線経路（Ｗｂ）を含む経路、並びに第１配線経路（Ｗａ）及び第３配線経路（Ｗｃ）を含む経路には、増幅回路（Ａ）が設けられている。

Description

表示装置及びその製造方法、並びにアクティブマトリクス基板
　本発明は、表示装置及びその製造方法、並びにアクティブマトリクス基板に関し、特に、アクティブマトリクス基板及び表示装置に配設された表示用配線の断線修正技術に関するものである。
　液晶表示装置は、例えば、互いに対向して配置されたアクティブマトリクス基板及び対向基板を備えている。このアクティブマトリクス基板は、表示用配線として、例えば、互いに平行に延びるように設けられた複数のゲート線と、各ゲート線と直交する方向に互いに平行に延びるように設けられた複数のソース線とを備えている。そのため、このアクティブマトリクス基板を備えた液晶表示装置では、ゲート線やソース線の表示用配線に断線が発生すると、断線が発生した表示用配線において、駆動回路からの表示用信号がその断線箇所から先に供給されないので、表示品位が著しく低下してしまうという問題がある。
　この問題を解決するために、画像を表示する表示領域の外側に、断線修正用配線と、その断線修正用配線に接続された増幅回路とを備えた種々の液晶表示装置が提案されている（例えば、特許文献１～４参照）。
特開２０００－３２１５９９号公報 特開平１１－１６０６７７号公報 特開２０００－１０５５７６号公報 特開２００８－５８３３７号公報
　図１４は、特許文献１の図５に記載された液晶表示素子とその外周部に配置された駆動用回路基板との概略平面図に対応する従来の液晶表示装置１５０の平面図である。
　液晶表示装置１５０は、図１４に示すように、液晶表示パネル１４０と、液晶表示パネル１４０の図中上端にそれぞれ取り付けられた３つのフィルム基板１４１と、各フィルム基板１４１の図中上端にそれぞれ取り付けられたプリント基板１４５とを備えている。
　液晶表示パネル１４０は、図１４に示すように、表示領域Ｄにおいて、互いに平行に延びるように設けられた複数のソース線１０３と、各ソース線１０３と直交する方向に互いに平行に延びるように設けられた複数のゲート線（不図示）とを備えている。ここで、複数のソース線１０３は、図１４に示すように、例えば、互いに隣り合う複数本毎にブロックＢａ、Ｂｂ及びＢｃの３つに区分され、各ブロックＢａ、Ｂｂ及びＢｃ毎に設けられたフィルム基板１４１上の駆動回路（不図示）にそれぞれ接続されている。
　また、液晶表示装置１５０は、図１４に示すように、各ソース線１０３の図中下端部に交差するように液晶表示パネル１４０の図中下辺及び左辺に沿って延び、図中左側のフィルム基板１４１を介して、プリント基板１４５の図中上辺に沿って延びるように略Ｕ字状に設けられた第１配線経路Ｗａと、液晶表示パネル１４０の各ブロックＢａ、Ｂｂ及びＢｃ毎に、表示領域Ｄの外側で各ソース線１０３の図中上端部に交差すると共に、プリント基板１４５上の第１配線経路Ｗａに交差するようにＬ字状に設けられた３本の第２配線経路Ｗｂとを備えている。ここで、プリント基板１４５には、図１４に示すように、第１配線経路Ｗａの図中左端部に増幅回路Ａが設けられている。
　上記構成の液晶表示装置１５０において、図１４に示すように、ブロックＢｂのソース線１０３がＸ部で断線した場合には、断線したソース線１０３の図中下側部分と第１配線経路Ｗａとの交差部分Ｍａ、断線したソース線１０３の図中上側部分とブロックＢｂの第２配線経路Ｗｂとの交差部分Ｍｂ、及び第１配線経路ＷａとブロックＢｂの第２配線経路Ｗｂとの交差部分Ｍｃにそれぞれレーザ光を照射することにより、断線したソース線１０３の図中下側部分と第１配線経路Ｗａとの導通、断線したソース線１０３の図中上側部分とブロックＢｂの第２配線経路Ｗｂとの導通、及び第１配線経路ＷａとブロックＢｂの第２配線経路Ｗｂとの導通をそれぞれ取ることになる。これにより、断線したＸ部よりも図中下側にあるソース線１０３には、図１４に示すように、フィルム基板１４１に設けられた駆動回路（不図示）からの表示用信号（ソース信号）が、ブロックＢｂの第２配線経路Ｗｂ、及び増幅回路Ａを有する第１配線経路Ｗａを介して供給されることになり、ソース線１０３の断線箇所（Ｘ部）から先にも駆動回路からのソース信号が供給されるので、ソース線１０３の断線を修正することができる。
　しかしながら、上記構成の液晶表示装置１５０において、断線を修正したソース線１０３のＸ部よりも図中上側の部分には、図１４に示すように、１ブロック分の第２配線経路Ｗｂが接続されていると共に、その第２配線経路ＷｂがブロックＢｂに配置する全てのソース線１０３に交差しているので、１ブロック分の第２配線経路Ｗｂの引き回しによる電気抵抗、及び１ブロック分の第２配線経路Ｗｂと各ソース線１０３との交差部分の電気容量の負荷がかかり、断線を修正したソース線１０３の断線箇所（Ｘ部）までの部分では、ソース信号が遅延してしまう。そうなると、断線を修正したソース線１０３に沿った各画素は、充電不足により輝度が異なってしまうので、表示品位が低下するおそれがある。
　本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、断線を修正する際の表示用配線における信号遅延を抑制することにある。
　上記目的を達成するために、本発明は、駆動回路からの表示用信号を断線した表示用配線の他方側（駆動回路と反対側）だけでなく一方側（駆動回路側）に対しても増幅回路を介して供給するように配線経路を設けるようにしたものである。
　具体的に本発明に係る表示装置は、互いに平行に延びるように複数の表示用配線が設けられた表示パネルと、上記各表示用配線の一方の端部側に設けられ、該各表示用配線に接続された駆動回路と、上記各表示用配線の一方の端部に絶縁状態で交差するようにそれぞれ設けられた第１配線経路及び第２配線経路と、上記各表示用配線の他方の端部に絶縁状態で交差すると共に、上記第１配線経路及び第２配線経路にそれぞれ接続された第３配線経路とを備え、上記第１配線経路及び第２配線経路を含む経路、並びに上記第１配線経路及び第３配線経路を含む経路には、増幅回路がそれぞれ設けられていることを特徴とする。
　上記の構成によれば、駆動回路からの表示用信号を断線した表示用配線の他方側（駆動回路と反対側）に対して増幅回路を介して供給するために各表示用配線の両方の端部に絶縁状態でそれぞれ交差するように設けられた第１配線経路及び第３配線経路の他に、駆動回路からの表示用信号を断線した表示用配線の一方側（駆動回路側）に対して増幅回路を介して供給するために各表示用配線の一方の端部に絶縁状態で交差するように第２配線経路が設けられているので、仮に、複数の表示用配線のうちの１本において、断線の存在が検出された場合には、断線が検出された表示用配線の一方の端部と第１配線経路及び第２配線経路とを接続し、断線が検出された表示用配線の他方の端部と第３配線経路とを接続し、断線が検出された表示用配線の一方側に駆動回路からの表示用信号が直接供給されないように表示用配線の一方の端部を切断することになる。これにより、断線が修正された表示用配線の他方側だけでなく一方側に対しても、駆動回路からの表示用信号が増幅回路を介して供給されるので、断線を修正する際の表示用配線における信号遅延が抑制される。
　上記増幅回路は、上記第１配線経路に設けられていてもよい。
　上記の構成によれば、断線した表示用配線の他方側に対して駆動回路からの表示用信号を供給するための増幅回路を介して、断線した表示用配線の一方側に対して駆動回路からの表示用信号が供給されるので、増幅回路を増設させることなく、断線を修正する際の表示用配線における信号遅延が抑制される。
　上記増幅回路は、上記第２配線経路及び第３配線経路にそれぞれ設けられていてもよい。
　上記の構成によれば、断線した表示用配線の他方側に対して駆動回路からの表示用信号を供給するための増幅回路と異なる他の増幅回路を介して、断線した表示用配線の一方側に対して駆動回路からの表示用信号が供給されるので、断線した表示用配線の他方側に対して駆動回路からの表示用信号を供給するための増幅回路の能力と、断線した表示用配線の一方側に対して駆動回路からの表示用信号を供給するための増幅回路の能力とを別々に設定することが可能になる。
　上記増幅回路は、上記駆動回路に内蔵されていてもよい。
　上記の構成によれば、増幅回路が駆動回路に内蔵されているので、表示パネルに取り付ける外付け基板を削減することが可能になる。
　上記複数の表示用配線は、隣り合う複数本毎に複数のブロックに区分され、上記駆動回路は、上記各ブロック毎に複数設けられていてもよい。
　上記の構成によれば、各ブロック毎に駆動回路が設けられているので、各ブロック毎に表示用配線の断線を修正することが可能になる。
　上記駆動回路を１つ有していてもよい。
　上記の構成によれば、駆動回路が１つであるので、配線経路が長く設計されることにより、断線を修正した表示用配線で信号遅延が起こり易いものの、上記のように、断線を修正する際の表示用配線における信号遅延が抑制されるので、本発明の作用効果が有効に奏される。
　上記第１配線経路、第２配線経路及び第３配線経路の少なくとも１つには、上記駆動回路からの表示用信号の波形を調整可能な負荷容量及び負荷抵抗の少なくとも一方が接続されていてもよい。
　上記の構成によれば、第１配線経路、第２配線経路及び第３配線経路の少なくとも１つには、駆動回路からの表示用信号の波形を調整可能な負荷容量及び負荷抵抗の少なくとも一方が接続されているので、仮に、断線を修正した表示用配線に沿った各画素が正常な他の画素よりも過充電になる場合には、第１配線経路、第２配線経路及び第３配線経路の少なくとも１つに接続された負荷容量及び負荷抵抗の少なくとも一方を機能させることにより、当該表示用配線を第１配線経路、第２配線経路及び第３配線経路により修正することが可能になる。
　上記第１配線経路、第２配線経路及び第３配線経路の少なくとも１つには、上記駆動回路からの表示用信号の波形を調整可能な負荷容量及び負荷抵抗の少なくとも一方が接続可能に設けられていてもよい。
　上記の構成によれば、第１配線経路、第２配線経路及び第３配線経路の少なくとも１つには、駆動回路からの表示用信号の波形を調整可能な負荷容量及び負荷抵抗の少なくとも一方が接続可能に設けられているので、仮に、断線を修正した表示用配線に沿った各画素が正常な他の画素よりも過充電になる場合には、負荷容量及び負荷抵抗の少なくとも一方とそれに対応する第１配線経路、第２配線経路及び第３配線経路の少なくとも１つとを接続して、第１配線経路、第２配線経路及び第３配線経路の少なくとも１つに接続された負荷容量及び負荷抵抗の少なくとも一方を機能させることにより、当該表示用配線を第１配線経路、第２配線経路及び第３配線経路により修正することが可能になる。
　上記駆動回路は、上記表示パネルに設けられ、上記表示パネルには、フィルム基板が取り付けられ、上記第１配線経路、第２配線経路及び第３配線経路の少なくとも１つは、上記フィルム基板を経由するように設けられていてもよい。
　上記の構成によれば、駆動回路が表示パネルに設けられ、第１配線経路、第２配線経路及び第３配線経路の少なくとも１つがフィルム基板を経由するように設けられているので、駆動回路の周囲の配線レイアウトを単純化することが可能になる。
　上記表示パネルには、フィルム基板が取り付けられ、上記駆動回路は、上記フィルム基板に設けられ、上記フィルム基板には、プリント基板が取り付けられ、上記第１配線経路、第２配線経路及び第３配線経路の少なくとも１つは、上記フィルム基板及びプリント基板を経由するように設けられていてもよい。
　上記の構成によれば、駆動回路がフィルム基板に設けられ、第１配線経路、第２配線経路及び第３配線経路の少なくとも１つがフィルム基板及びプリント基板を経由するように設けられているので、フィルム基板における配線レイアウトを単純化することが可能になる。
　上記駆動回路、第１配線経路、第２配線経路及び第３配線経路は、上記表示パネルに設けられていてもよい。
　上記の構成によれば、駆動回路、第１配線経路、第２配線経路及び第３配線経路が表示パネルに設けられているので、例えば、表示パネルに取り付けられたフィルム基板における配線レイアウトを単純化することが可能になる。
　上記第１配線経路及び上記第２配線経路は、上記各表示用配線を切断可能に互いに離間するように設けられていてもよい。
　上記の構成によれば、第１配線経路及び上記第２配線経路が、例えば、５μｍ以上、互いに離間するように設けられていることにより、第１配線経路及び第２配線経路の間に配置する断線が検出された表示用配線が容易に切断されるので、断線が検出された表示用配線の一方側に駆動回路からの表示用信号が直接供給されなくすることが具体的に可能になる。
　上記表示パネルは、互いに交差するように設けられた複数のゲート線及び複数のソース線と、該複数のゲート線及び複数のソース線の層間に設けられた絶縁膜とを有し、上記各表示用配線と、上記第１配線経路、第２配線経路及び第３配線経路とは、上記絶縁膜にコンタクトホールを形成することにより、接続可能に設けられていてもよい。
　上記の構成によれば、各表示用配線と、第１配線経路、第２配線経路及び第３配線経路との層間に配置する絶縁膜と、複数のゲート線と複数のソース線との層間に配置する絶縁膜とが同一であるので、製造工程を追加することなく、断線修正用の第１配線経路、第２配線経路及び第３配線経路を構成することが可能になる。
　また、本発明に係る表示装置の製造方法は、互いに平行に延びるように複数の表示用配線が設けられた表示パネルと、上記各表示用配線の一方の端部側に設けられ、該各表示用配線に接続された駆動回路と、上記各表示用配線の一方の端部に絶縁状態で交差するようにそれぞれ設けられた第１配線経路及び第２配線経路と、上記各表示用配線の他方の端部に絶縁状態で交差すると共に、上記第１配線経路及び第２配線経路にそれぞれ接続された第３配線経路とを備え、上記第１配線経路及び第２配線経路を含む経路、並びに上記第１配線経路及び第３配線経路を含む経路には、増幅回路がそれぞれ設けられた表示装置を製造する方法であって、上記各表示用配線の断線の存在を検出する断線検出工程と、上記断線検出工程で断線が検出された表示用配線の一方の端部と上記第１配線経路及び第２配線経路とを接続し、該表示用配線の他方の端部と上記第３配線経路とを接続する配線接続工程と、上記断線検出工程で断線が検出された表示用配線の一方側に上記駆動回路からの表示用信号が直接供給されないように、該表示用配線の一方の端部を切断する配線切断工程とを備えることを特徴とする。
　上記の方法によれば、駆動回路からの表示用信号を断線した表示用配線の他方側（駆動回路と反対側）に対して増幅回路を介して供給するために各表示用配線の両方の端部に絶縁状態でそれぞれ交差するように設けられた第１配線経路及び第３配線経路の他に、駆動回路からの表示用信号を断線した表示用配線の一方側（駆動回路側）に対して増幅回路を介して供給するために各表示用配線の一方の端部に絶縁状態で交差するように第２配線経路が設けられ、断線検出工程において、複数の表示用配線のうちの１本で断線の存在が検出された場合には、配線接続工程において、断線が検出された表示用配線の一方の端部と第１配線経路及び第２配線経路とを接続し、断線が検出された表示用配線の他方の端部と第３配線経路とを接続し、配線切断工程において、断線が検出された表示用配線の一方側に駆動回路からの表示用信号が直接供給されないように表示用配線の一方の端部を切断するので、断線が修正された表示用配線の他方側だけでなく一方側に対しても、駆動回路からの表示用信号が増幅回路を介して供給されることになり、断線を修正する際の表示用配線における信号遅延が抑制される。
　上記配線接続工程及び配線切断工程は、レーザ光の照射により行われてもよい。
　上記の方法によれば、配線接続工程において、断線が検出された表示用配線の一方の端部と第１配線経路及び第２配線経路との各交差部分、並びに断線が検出された表示用配線の他方の端部と第３配線経路との交差部分にレーザ光をそれぞれ照射することにより、断線が検出された表示用配線の一方の端部と第１配線経路及び第２配線経路とが接続され、断線が検出された表示用配線の他方の端部と第３配線経路とが接続され、配線切断工程において、断線が検出された表示用配線の一方の端部にレーザ光を照射することにより、断線が検出された表示用配線の一方側に駆動回路からの表示用信号が直接供給されなくなるので、断線が修正された表示用配線の他方側だけでなく一方側に対しても、駆動回路からの表示用信号が増幅回路を介して供給され、断線を修正する際の表示用配線における信号遅延が具体的に抑制される。
　また、本発明に係るアクティブマトリクス基板は、互いに平行に延びるように設けられた複数の表示用配線と、上記各表示用配線の一方の端部側に設けられ、該各表示用配線に接続された駆動回路と、上記各表示用配線の一方の端部に絶縁状態で交差するようにそれぞれ設けられた第１配線経路及び第２配線経路と、上記各表示用配線の他方の端部に絶縁状態で交差すると共に、上記第１配線経路及び第２配線経路にそれぞれ接続された第３配線経路とを備え、上記第１配線経路及び第２配線経路を含む経路、並びに上記第１配線経路及び第３配線経路を含む経路には、増幅回路がそれぞれ設けられていることを特徴とする。
　上記の構成によれば、駆動回路からの表示用信号を断線した表示用配線の他方側（駆動回路と反対側）に対して増幅回路を介して供給するために各表示用配線の両方の端部に絶縁状態でそれぞれ交差するように設けられた第１配線経路及び第３配線経路の他に、駆動回路からの表示用信号を断線した表示用配線の一方側（駆動回路側）に対して増幅回路を介して供給するために各表示用配線の一方の端部に絶縁状態で交差するように第２配線経路が設けられているので、仮に、複数の表示用配線のうちの１本において、断線の存在が検出された場合には、断線が検出された表示用配線の一方の端部と第１配線経路及び第２配線経路とを接続し、断線が検出された表示用配線の他方の端部と第３配線経路とを接続し、断線が検出された表示用配線の一方側に駆動回路からの表示用信号が直接供給されないように表示用配線の一方の端部を切断することになる。これにより、断線が修正された表示用配線の他方側だけでなく一方側に対しても、駆動回路からの表示用信号が増幅回路を介して供給されるので、アクティブマトリクス基板において、断線を修正する際の表示用配線における信号遅延が抑制される。
　本発明によれば、駆動回路からの表示用信号を断線した表示用配線の他方側だけでなく一方側に対しても増幅回路を介して供給するように配線経路が設けられているので、断線を修正する際の表示用配線における信号遅延を抑制することができる。
図１は、実施形態１に係る液晶表示装置５０ａの平面図である。 図２は、液晶表示装置５０ａを構成するアクティブマトリクス基板２０ａの１つの画素を示す平面図である。 図３は、図２中のIII－III線に沿ったアクティブマトリクス基板２０ａ及びそれを備えた液晶表示パネル４０ａの断面図である。 図４は、図１中のIV－IV線に沿ったアクティブマトリクス基板２０ａの断面図である。 図５は、実施形態２に係る液晶表示装置５０ｂの平面図である。 図６は、実施形態３に係る液晶表示装置５０ｃの平面図である。 図７は、液晶表示装置５０ｃを構成する負荷容量部Ｃの平面図である。 図８は、液晶表示装置５０ｃを構成する他の負荷容量部Ｃの平面図である。 図９は、液晶表示装置５０ｃを構成する負荷抵抗部Ｒの平面図である。 図１０は、液晶表示装置５０ｃを構成する他の負荷抵抗部Ｒの平面図である。 図１１は、液晶表示装置５０ｃを構成する負荷抵抗容量部Ｅの平面図である。 図１２は、実施形態４に係る液晶表示装置５０ｄの平面図である。 図１３は、実施形態５に係る液晶表示装置５０ｅの平面図である。 図１４は、従来の液晶表示装置１５０の平面図である。
　以下、本発明の実施形態を図面に基づいて詳細に説明する。なお、本発明は、以下の各実施形態に限定されるものではない。
　《発明の実施形態１》
　図１～図４は、本発明に係る表示装置及びその製造方法、並びにアクティブマトリクス基板の実施形態１を示している。
　具体的に、図１は、本実施形態の液晶表示装置５０ａの平面図であり、図２は、液晶表示装置５０ａを構成するアクティブマトリクス基板２０ａの１つの画素を示す平面図である。また、図３は、図２中のIII－III線に沿ったアクティブマトリクス基板２０ａ及びそれを備えた液晶表示パネル４０ａの断面図であり、図４は、図１中のIV－IV線に沿ったアクティブマトリクス基板２０ａの断面図である。
　液晶表示装置５０ａは、図１に示すように、液晶表示パネル４０ａと、液晶表示パネル４０ａの図中上端にＡＣＦ（Anisotropic Conductive Film、不図示）を介してそれぞれ取り付けられた３つのフィルム基板４１ａと、各フィルム基板４１ａの図中上端にＡＣＦ（不図示）を介してそれぞれ取り付けられたプリント基板４５ａとを備えている。
　液晶表示パネル４０ａは、図３に示すように、互いに対向して配置されたアクティブマトリクス基板２０ａ及び対向基板３０と、アクティブマトリクス基板２０ａ及び対向基板３０の間に設けられた液晶層２５とを備えている。
　また、液晶表示パネル４０ａでは、図１に示すように、画像表示を行う表示領域Ｄが規定され、表示領域Ｄが互いに平行に延びる３つのブロックＢａ、Ｂｂ及びＢｃを有している。
　アクティブマトリクス基板２０ａは、図１～図３に示すように、表示領域Ｄにおいて、絶縁基板１０ａ上に互いに平行に延びるように表示用配線として設けられた複数のゲート線１ａと、各ゲート線１ａの間に互いに平行に延びるように設けられた複数の容量線１ｂと、各ゲート線１ａ及び各容量線１ｂを覆うように設けられたゲート絶縁膜１１と、ゲート絶縁膜１１上に各ゲート線１ａと直交する方向に互いに平行に延びるように表示用配線として設けられた複数のソース線３と、各ゲート線１ａ及び各ソース線３の交差部分にそれぞれ設けられた複数のＴＦＴ（Thin Film Transistor）５と、各ＴＦＴ５及び各ソース線３を覆うように設けられた層間絶縁膜１２と、層間絶縁膜１２上にマトリクス状に設けられた複数の画素電極６と、各画素電極６を覆うように設けられた配向膜（不図示）とを備えている。
　ＴＦＴ５は、図２及び図３に示すように、各ゲート線１ａの側方に突出した部分であるゲート電極１ａａと、ゲート電極１ａａを覆うように設けられたゲート絶縁膜１１と、ゲート絶縁膜１１上でゲート電極１ａａに対応する位置に島状に設けられた半導体層２と、半導体層２上で互いに対峙するように設けられたソース電極３ａ及びドレイン電極３ｂとを備えている。ここで、ソース電極３ａは、図２に示すように、各ソース線３の側方に突出した部分である。また、ドレイン電極３ｂは、図２に示すように、容量線１ｂに重なる領域まで延設されることにより補助容量を構成すると共に、容量線１ｂ上で層間絶縁膜１２に形成されたコンタクトホール１２ａを介して画素電極６に接続されている。
　対向基板３０は、図３に示すように、絶縁基板１０ｂと、絶縁基板１０ｂ上に枠状に且つその枠内に格子状に設けられたブラックマトリクス１６と、ブラックマトリクス１６の各格子間にそれぞれ設けられた赤色層、緑色層及び青色層を含むカラーフィルタ１７と、ブラックマトリクス１６及びカラーフィルタ１７を覆うように設けられた共通電極１８と、共通電極１８上に柱状に設けられたフォトスペーサ（不図示）と、共通電極１８を覆うように設けられた配向膜（不図示）とを備えている。
　液晶層２５は、電気光学特性を有するネマチックの液晶材料などにより構成されている。
　フィルム基板４１ａには、図１に示すように、駆動回路としてソースドライバ４４ａが実装されている。
　ソースドライバ４４ａには、図１に示すように、各ブロックＢａ～Ｂｃに配置する全てのソース線３が接続されていると共に、後述する第１配線経路Ｗａの一部、それに設けられた増幅回路Ａ、第２配線経路Ｗｂの一部、及び第３配線経路Ｗｃの一部がそれぞれ内蔵されている。
　各ゲート線１ａは、パネル端部又はその端部に取り付けられたフィルム基板に実装されたゲートドライバ（不図示）に接続されている。
　液晶表示装置５０ａは、図１に示すように、各ブロックＢａ、Ｂｂ及びＢｃに配置する全てのソース線３の図中上端部に交差するように液晶表示パネル４０ａの図中上辺に沿って延びた後に、各フィルム基板４１ａ及びプリント基板４５ａ側に屈曲する略Ｌ字状の３本の第１配線経路Ｗａと、同様に、各ブロックＢａ、Ｂｂ及びＢｃ毎に、各ソース線３の図中上端部に交差するように液晶表示パネル４０ａの図中上辺に沿って延びた後に、各フィルム基板４１ａ及びプリント基板４５ａ側に屈曲してプリント基板４５ａ上で各第１配線経路Ｗａに接続された略Ｌ字状の３本の第２配線経路Ｗｂと、第１配線経路Ｗａ及び第２配線経路Ｗｂの各接続部分からプリント基板４５ａの図中上辺に沿って延びた後に、図中左側のフィルム基板４１ａを経由して、液晶表示パネル４０ａの図中左辺に沿って延び、各ソース線３の図中下端部に交差するように液晶表示パネル４０ａの図中下辺に沿って延びる略Ｕ字状の３本の第３配線経路Ｗｃとを有している。ここで、第１配線経路Ｗａ及び第２配線経路Ｗｂは、それらの間に配置するソース線３を切断することができるように、例えば、５μｍ以上、互いに離間している。
　上記構成の液晶表示装置５０ａでは、画像の最小単位である各画素において、ゲートドライバ（不図示）からゲート信号がゲート線１ａを介してゲート電極１ａａに送られて、ＴＦＴ５がオン状態になったときに、ソースドライバ４４ａからソース信号がソース線３を介してソース電極３ａに送られて、半導体層２及びドレイン電極３ｂを介して、画素電極６に所定の電荷が書き込まれる。このとき、アクティブマトリクス基板２０ａの各画素電極６と対向基板３０の共通電極１８との間において電位差が生じ、液晶層２５に所定の電圧が印加される。そして、液晶表示装置５０ａでは、液晶層２５に印加する電圧の大きさによって液晶層２５の配向状態を変えることにより、液晶層２５の光透過率を調整して画像が表示される。
　次に、本実施形態の液晶表示装置５０ａの製造方法（及び修正方法）について一例を挙げて説明する。なお、本実施形態の製造方法は、アクティブマトリクス基板作製工程、対向基板作製工程、液晶表示パネル作製工程、断線検出工程、配線接続工程、配線切断工程及び実装工程を備える。
　＜アクティブマトリクス基板作製工程＞
　まず、ガラス基板などの絶縁基板１０ａの基板全体に、スパッタリング法により、例えば、チタン膜、アルミニウム膜及びチタン膜などを順に成膜し、その後、フォトリソグラフィによりパターニングして、ゲート線１ａ、ゲート電極１ａａ、容量線１ｂ、第１配線経路Ｗａのパネル部分、第２配線経路Ｗｂのパネル部分、及び第３配線経路Ｗｃのパネル部分を厚さ４０００Å程度に形成する。
　続いて、ゲート線１ａ、ゲート電極１ａａ、容量線１ｂ、第１配線経路Ｗａのパネル部分、第２配線経路Ｗｂのパネル部分、及び第３配線経路Ｗｃのパネル部分が形成された基板全体に、プラズマＣＶＤ（Chemical Vapor Deposition）法により、例えば、窒化シリコン膜などを成膜し、ゲート絶縁膜１１を厚さ４０００Å程度に形成する。
　さらに、ゲート絶縁膜１１が形成された基板全体に、プラズマＣＶＤ法により、例えば、真性アモルファスシリコン膜、及びリンがドープされたｎ＋アモルファスシリコン膜を連続して成膜し、その後、フォトリソグラフィによりゲート電極１ａａ上に島状にパターニングして、厚さ２０００Å程度の真性アモルファスシリコン層、及び厚さ５００Å程度のｎ＋アモルファスシリコン層が積層された半導体形成層を形成する。
　そして、上記半導体形成層が形成された基板全体に、スパッタリング法により、例えば、アルミニウム膜及びチタン膜などを成膜し、その後、フォトリソグラフィによりパターニングして、ソース線３、ソース電極３ａ及びドレイン電極３ｂを厚さ２０００Å程度に形成する。
　続いて、ソース電極３ａ及びドレイン電極３ｂをマスクとして上記半導体形成層のｎ＋アモルファスシリコン層をエッチングすることにより、チャネル部をパターニングして、半導体層２及びそれを備えたＴＦＴ５を形成する。
　さらに、ＴＦＴ５が形成された基板全体に、スピンコート法により、例えば、アクリル系の感光性樹脂を塗布し、その塗布された感光性樹脂をフォトマスクを介して露光した後に、現像することにより、ドレイン電極３ｂ上にコンタクトホール１２ａを有する層間絶縁膜１２を厚さ２μｍ程度に形成する。
　そして、層間絶縁膜１２上の基板全体に、スパッタリング法により、例えば、ＩＴＯ（Indium Tin Oxide）膜を成膜し、その後、フォトリソグラフィによりパターニングして、画素電極６を厚さ１０００Å程度に形成する。
　最後に、画素電極６が形成された基板全体に、印刷法によりポリイミド樹脂を塗布し、その後、ラビング処理を行って、配向膜を厚さ１０００Å程度に形成する。
　以上のようにして、アクティブマトリクス基板２０ａを作製することができる。
　＜対向基板作製工程＞
　まず、ガラス基板などの絶縁基板１０ｂの基板全体に、スピンコート法により、例えば、カーボンなどの微粒子が分散されたアクリル系の感光性樹脂を塗布し、その塗布された感光性樹脂をフォトマスクを介して露光した後に、現像することにより、ブラックマトリクス１６を厚さ１．５μｍ程度に形成する。
　続いて、ブラックマトリクス１６が形成された基板上に、例えば、赤、緑又は青に着色されたアクリル系の感光性樹脂を塗布し、その塗布された感光性樹脂をフォトマスクを介して露光した後に、現像することによりパターニングして、選択した色の着色層（例えば、赤色層）を厚さ２．０μｍ程度に形成する。さらに、他の２色についても同様な工程を繰り返して、他の２色の着色層（例えば、緑色層及び青色層）を厚さ２．０μｍ程度に形成して、カラーフィルタ１７を形成する。
　さらに、カラーフィルタ１７が形成された基板上に、スパッタリング法により、例えば、ＩＴＯ膜を成膜して、共通電極１８を厚さ１５００Å程度に形成する。
　その後、共通電極１８が形成された基板全体に、スピンコート法により、フェノールノボラック系の感光性樹脂を塗布し、その塗布された感光性樹脂をフォトマスクを介して露光した後に、現像することにより、フォトスペーサを厚さ４μｍ程度に形成する。
　最後に、上記フォトスペーサが形成された基板全体に、印刷法によりポリイミド系樹脂を塗布し、その後、ラビング処理を行って、配向膜を厚さ１０００Å程度に形成する。
　以上のようにして、対向基板３０を作製することができる。
　＜液晶表示パネル作製工程＞
　まず、例えば、ディスペンサを用いて、上記対向基板作製工程で作製された対向基板３０に、紫外線硬化及び熱硬化併用型樹脂などにより構成されたシール材を枠状に描画する。
　続いて、上記シール材が描画された対向基板３０におけるシール材の内側の領域に液晶材料を滴下する。
　さらに、上記液晶材料が滴下された対向基板３０と、上記アクティブマトリクス基板作製工程で作製されたアクティブマトリクス基板２０ａとを、減圧下で貼り合わせた後に、その貼り合わせた貼合体を大気圧に開放することにより、その貼合体の表面及び裏面を加圧する。
　最後に、上記貼合体に挟持されたシール材にＵＶ光を照射した後に、その貼合体を加熱することによりシール材を硬化させる。
　以上のようにして、液晶表示パネル４０ａを作製することができる。さらに、作製された液晶表示パネル４０ａの表面及び裏面に偏光板をそれぞれ貼り付けた後に、下記の断線検出工程を行い、ソース線３に断線の存在が検出された場合には、下記の配線接続工程及び配線切断工程を行うことにより、ソース線３の断線を修正する。
　＜断線検出工程＞
　例えば、各ゲート線１ａにバイアス電圧－１０Ｖ、周期１６．７ｍｓｅｃ、パルス幅５０μｓｅｃの＋１５Ｖのパルス電圧のゲート検査信号を入力して全てのＴＦＴ５をオン状態にする。さらに、各ソース線３に１６．７ｍｓｅｃ毎に極性が反転する±２Ｖの電位のソース検査信号を入力して、各ＴＦＴ５のソース電極３ａ及びドレイン電極３ｂを介して画素電極６に±２Ｖに対応した電荷を書き込む。それと同時に、共通電極１８に直流で－１Ｖの電位の共通電極検査信号を入力する。
　このとき、画素電極６と共通電極１８との間に構成される液晶容量（液晶層２５）に電圧が印加され、その画素電極６で構成する画素が点灯状態になり、ノーマリーホワイトモード（電圧無印加時に白表示）では、白表示から黒表示となる。このとき、液晶表示パネル４０ａの裏面側に光源を配置することにより、その表示状態を目視により確認することができる。ここで、断線が発生したソース線３に沿った画素では、それに対応する画素電極６に所定の電荷が書き込むことができず、非点灯（輝点）となるので、ソース線３の断線箇所（Ｘ部）が検出される。
　＜配線接続工程＞
　上記断線検出工程においてＸ部で断線が検出されたソース線３の図１中上端部と第１配線経路Ｗａ及び第２配線経路Ｗｂとの交差部分Ｍａ及びＭｂ（図１参照）、並びにＸ部で断線が検出されたソース線３の図１中下端部と第３配線経路Ｗｃとの交差部分Ｍｃ（図１参照）に、図４に示すように、ＹＡＧレーザなどから発振されたレーザ光Ｌを絶縁基板１０ａ側からそれぞれ照射することにより、交差部分Ｍａ（並びにＭｂ及びＭｃ）のゲート絶縁膜１１にコンタクトホール１１ｃを形成して、各配線を形成するメタル層を溶融させて、断線したソース線３の図１中上端部と第１配線経路Ｗａ及び第２配線経路Ｗｂとを導通させると共に、断線したソース線３の図１中下端部と第３配線経路Ｗｃとを導通させる。
　＜配線切断工程＞
　上記断線検出工程においてＸ部で断線が検出されたソース線３の図１中上端部の交差部分Ｍａ及びＭｂの間のＹ部にＹＡＧレーザなどから発振されたレーザ光を絶縁基板１０ａ側から照射することにより、ソースドライバ４４ａからのソース信号が断線したソース線３の図１中上側に直接供給されないように、断線したソース線３の図１中上端部をＹ部で切断する。
　＜実装工程＞
　予め、プリント基板４５ａに、３つのフィルム基板４１ａをＡＣＦを介してそれぞれ貼り付けておき、上記断線検出工程で断線が検出されなかった液晶表示パネル４０ａ、又は上記配線接続工程及び配線切断工程を経て断線が修正された液晶表示パネル４０ａに、各フィルム基板４１ａをＡＣＦを介してそれぞれ貼り付ける。
　以上のようにして、本実施形態の液晶表示装置５０ａを製造することができる。
　以上説明したように、本実施形態の液晶表示装置５０ａ及びその製造方法によれば、ソースドライバ４４ａからのソース信号を断線したソース線３の他方側（ソースドライバ４４ａと反対側）に対して増幅回路Ａを介して供給するために各ソース線３の両方の端部に絶縁状態でそれぞれ交差するように設けられた第１配線経路Ｗａ及び第３配線経路Ｗｃの他に、ソースドライバ４４ａからのソース信号を断線した表示用配線の一方側（ソースドライバ４４ａ側）に対して増幅回路Ａを介して供給するために各ソース線３の一方の端部に絶縁状態で交差するように第２配線経路Ｗｂが設けられているので、断線検出工程において、各ブロックＢａ～Ｂｃに配置する全てのソース線３のうちの１本において、断線の存在が検出された場合には、配線接続工程において、断線が検出されたソース線３の一方の端部と第１配線経路Ｗａ及び第２配線経路Ｗｂとを接続し、断線が検出されたソース線３の他方の端部と第３配線経路Ｗｃとを接続し、配線切断工程において、断線が検出されたソース線３の一方側にソースドライバ４４ａからのソース信号が直接供給されないようにソース線３の一方の端部を切断することになる。これにより、断線が修正されたソース線３の他方側だけでなく一方側に対しても、ソースドライバ４４ａからのソース信号が増幅回路Ａを介して供給されるので、断線を修正する際のソース線３における信号遅延を抑制することができる。すなわち、断線を修正した際のソース線３における信号遅延を抑制することができると共に、ソース信号の遅延を抑制して断線の修正が可能な液晶表示装置を容易な構成で提供することができる。
　また、本実施形態の液晶表示装置５０ａによれば、断線したソース線３の他方側に対してソースドライバ４４ａからのソース信号を供給するための増幅回路Ａを介して、断線したソース線３の一方側に対してソースドライバ４４ａからのソース信号が供給されるので、増幅回路Ａを増設させることなく、断線を修正する際のソース線３における信号遅延を抑制することができる。
　また、本実施形態の液晶表示装置５０ａによれば、増幅回路Ａがソースドライバ４４ａに内蔵されているので、液晶表示パネル４０に取り付ける外付け基板を削減することができる。
　また、本実施形態の液晶表示装置５０ａによれば、各ブロック毎Ｂａ、Ｂｂ及びＢｃにソースドライバ４４ａが設けられているので、各ブロックａ、Ｂｂ及びＢｃ毎にソース線３の断線を修正することができる。
　また、本実施形態の液晶表示装置５０ａによれば、第１配線経路Ｗａ及び第２配線経路Ｗｂが、例えば、５μｍ以上、互いに離間するように設けられているので、第１配線経路Ｗａ及び第２配線経路Ｗｂの間に配置する断線が検出されたソース線３を容易に切断することができる。
　また、本実施形態の液晶表示装置５０ａによれば、各ソース線３と、第１配線経路Ｗａ、第２配線経路Ｗｂ及び第３配線経路Ｗｃとの層間に配置する絶縁膜と、複数のゲート線１ａと複数のソース線３との層間に配置する絶縁膜とが同一のゲート絶縁膜１１であるので、製造工程を追加することなく、断線修正用の第１配線経路Ｗａ、第２配線経路Ｗｂ及び第３配線経路Ｗｃを構成することができる。
　なお、本実施形態では、偏光板の貼り付けを断線検出工程の前に行う製造方法を例示したが、偏光板の貼り付けを実装工程などで行ってもよい。ここで、実装工程で偏光板の貼り付けを行う場合には、断線検出工程で断線が検出されなかった液晶表示パネル４０ａ、又は配線接続工程及び配線切断工程を経て断線が修正された液晶表示パネル４０ａの表面及び裏面に偏光板をそれぞれ貼り付ける。また、実装工程で偏光板の貼り付けを行う場合には、断線検出工程において、液晶表示パネル４０ａの表面側、及び液晶表示パネル４０ａと光源との間に、偏光板をそれぞれ配置して、表示状態を確認することになる。
　また、本実施形態では、断線検出工程の後に、配線接続工程及び配線切断工程を順に行う製造方法を例示したが、配線接続工程及び配線切断工程を行う順序は、特に限定されない。
　《発明の実施形態２》
　図５は、本実施形態の液晶表示装置５０ｂの平面図である。なお、以下の各実施形態において、図１～図４と同じ部分については同じ符号を付して、その詳細な説明を省略する。
　液晶表示装置５０ｂは、図５に示すように、液晶表示パネル４０ｂと、液晶表示パネル４０ｂの図中上端にＡＣＦ（不図示）を介してそれぞれ取り付けられた３つのフィルム基板４１ｂと、各フィルム基板４１ｂの図中上端にＡＣＦ（不図示）を介してそれぞれ取り付けられたプリント基板４５ｂとを備えている。
　液晶表示パネル４０ｂは、図５に示すように、第１配線経路Ｗａ、第２配線経路Ｗｂ及び第３配線経路Ｗｃの配線パターンの形状を除いて、上記実施形態１の液晶表示パネル４０ａと実質的に同じである。
　フィルム基板４１ｂには、図５に示すように、駆動回路としてソースドライバ４４ｂが実装されている。
　ソースドライバ４４ｂには、図５に示すように、各ブロックＢａ～Ｂｃに配置する全てのソース線３が接続されていると共に、第３配線経路Ｗｃの一部及びそれに設けられた第１増幅回路Ａａ、並びに第２配線経路Ｗｂの一部及びそれに設けられた第２増幅回路Ａｂがそれぞれ内蔵されている。
　液晶表示装置５０ｂは、図５に示すように、各ブロックＢａ、Ｂｂ及びＢｃに配置する全てのソース線３の図中上端部に交差するように液晶表示パネル４０ｂの図中上辺に沿って延びる線状の３本の第１配線経路Ｗａと、同様に、各ブロックＢａ、Ｂｂ及びＢｃ毎に、各ソース線３の図中上端部に交差するように液晶表示パネル４０ｂの図中上辺に沿って延びた後に、各フィルム基板４１ｂ及びプリント基板４５ｂを経由して液晶表示パネル４０ｂ上で各第１配線経路Ｗａに接続された３本の第２配線経路Ｗｂと、第１配線経路Ｗａ及び第２配線経路Ｗｂの各接続部分から各フィルム基板４１ｂを経由してプリント基板４５ｂの図中上辺に沿って延びた後に、図中左側のフィルム基板４１ｂを経由して、液晶表示パネル４０ｂの図中左辺に沿って延び、各ソース線３の図中下端部に交差するように液晶表示パネル４０ｂの図中下辺に沿って延びる略Ｕ字状の３本の第３配線経路Ｗｃとを有している。
　上記構成の液晶表示装置５０ｂは、上記実施形態１の液晶表示装置５０ａの製造方法における第１配線経路Ｗａ、第２配線経路Ｗｂ及び第３配線経路Ｗｃのパターン形状を変更することにより、製造することができる。
　本実施形態の液晶表示装置５０ｂ及びその製造方法によれば、上記実施形態１と同様に、ソースドライバ４４ｂからのソース信号を断線したソース線３の他方側に対して第１増幅回路Ａａを介して供給するために各ソース線３の両端部に絶縁状態でそれぞれ交差するように設けられた第１配線経路Ｗａ及び第３配線経路Ｗｃの他に、ソースドライバ４４ｂからのソース信号を断線したソース線３の一方側に対して第２増幅回路Ａｂを介して供給するために各ソース線３の一方の端部に絶縁状態で交差するように第２配線経路Ｗｂが設けられているので、断線を修正する際のソース線３における信号遅延を抑制することができると共に、断線したソース線３の他方側に対してソースドライバ４４ｂからのソース信号を供給するための第１増幅回路Ａａと異なる第２増幅回路Ａｂを介して、断線したソース線３の一方側に対してソースドライバ４４ｂからのソース信号が供給されるので、第１増幅回路Ａａの能力と、第２増幅回路Ａｂの能力とを別々に設定することができる。
　《発明の実施形態３》
　図６は、本実施形態の液晶表示装置５０ｃの平面図である。そして、図７は、液晶表示装置５０ｃを構成する負荷容量部Ｃの平面図であり、図８は、他の負荷容量部Ｃの平面図である。また、図９は、液晶表示装置５０ｃを構成する負荷抵抗部Ｒの平面図であり、図１０は、他の負荷抵抗部Ｒの平面図である。さらに、図１１は、液晶表示装置５０ｃを構成する負荷抵抗容量部Ｅの平面図である。
　液晶表示装置５０ｃは、図６に示すように、液晶表示パネル４０ｃと、液晶表示パネル４０ｃの図中上端にＡＣＦ（不図示）を介してそれぞれ取り付けられた３つのフィルム基板４１ａと、各フィルム基板４１ａの図中上端にＡＣＦ（不図示）を介してそれぞれ取り付けられたプリント基板４５ａとを備えている。
　液晶表示パネル４０ｃは、図６に示すように、第１配線経路Ｗａ及び第３配線経路Ｗｃに負荷容量部Ｃが設けられている点を除いて、上記実施形態１の液晶表示パネル４０ａと実質的に同じである。
　負荷容量部Ｃは、図７に示すように、互いに対向するように配置された上側容量電極３ｃａ及び下側容量電極１ｃａと、上側容量電極３ｃａ及び下側容量電極１ｃａの間に設けられたゲート絶縁膜（１１、図３及び図４参照）とを備えている。ここで、上側容量電極３ｃａは、ソース線３と同一層に同一材料により矩形状に形成され、容量線１ｂ又は共通電極１８に接続されている。また、下側容量電極１ｃａは、ゲート線１ａと同一層に同一材料により矩形状に形成され、第１配線経路Ｗａに接続されている。そして、この負荷容量部Ｃは、図７に示すように、不要な場合に、第１配線経路Ｗａ及び下側容量電極１ｃａの間のＺａ部にレーザ光を照射することにより、第１配線経路Ｗａとの接続が解除可能に構成されている。
　また、負荷容量部Ｃは、図８に示すように、互いに対向するように配置された上側容量電極３ｃｂ及び下側容量電極１ｃｂと、上側容量電極３ｃｂ及び下側容量電極１ｃｂの間に設けられたゲート絶縁膜（１１、図３及び図４参照）とを備えていてもよい。ここで、上側容量電極３ｃｂは、ソース線３と同一層に同一材料により矩形状に形成され、その矩形状の部分から線状に延びる接続部が第１配線経路Ｗａにゲート絶縁膜１１を介して交差するように設けられている。また、下側容量電極１ｃｂは、ゲート線１ａと同一層に同一材料により矩形状に形成され、容量線１ｂ又は共通電極１８に接続されている。そして、この負荷容量部Ｃは、図８に示すように、必要な場合に、第１配線経路Ｗａと上側容量電極３ｃｂの接続部との交差部分Ｍｄにレーザ光を照射することにより、第１配線経路Ｗａとの接続が可能に構成されている。
　また、図７及び図８に示す負荷容量部Ｃの代わりに、図９及び図１０に示すように、第１配線経路Ｗａに負荷抵抗部Ｒを設けてもよい。
　負荷抵抗部Ｒは、図９に示すように、第１配線経路Ｗａの一部に並列に接続された配線抵抗部１ｄにより構成されている。ここで、配線抵抗部１ｄは、ゲート線１ａと同一層に同一材料によりジグザグ状に形成されている。そして、この負荷抵抗部Ｒは、図９に示すように、必要な場合に、配線抵抗部１ｄに並列に配置する第１配線経路ＷａのＺｂ部にレーザ光を照射することにより、第１配線経路ＷａをＺｂ部で切断して、第１配線経路Ｗａが配線抵抗部１ｄを経由するように構成されている。
　また、負荷抵抗部Ｒは、図１０に示すように、第１配線経路Ｗａの一部に並列に接続可能な配線抵抗部３ｄにより構成されていてもよい。ここで、配線抵抗部３ｄは、図１０に示すように、ソース線３と同一層に同一材料によりジグザグ状に形成され、両端部がゲート絶縁膜（１１、図３及び図４参照）を介して第１配線経路Ｗａに交差するように設けられている。そして、この負荷抵抗部Ｒは、図１０に示すように、必要な場合に、配線抵抗部３ｄと第１配線経路Ｗａとの交差部分Ｍｅａ及びＭｅｂにレーザ光を照射することにより、配線抵抗部３ｄと第１配線経路Ｗａとを並列に接続すると共に、配線抵抗部３ｄに並列に配置する第１配線経路ＷａのＺｃ部にレーザ光を照射することにより、第１配線経路ＷａをＺｃ部で切断して、第１配線経路Ｗａが配線抵抗部３ｄを経由するように構成されている。
　さらに、図７及び図８に示す負荷容量部Ｃ、並びに図９及び図１０に示す負荷抵抗部Ｒの代わりに、図１１に示すように、第１配線経路Ｗａに負荷抵抗容量部Ｅを設けてもよい。
　負荷抵抗容量部Ｅは、図１１に示すように、第１配線経路Ｗａの一部に並列に接続可能な配線抵抗部３ｅと、配線抵抗部３ｅに対向して配置された容量電極１ｅと、配線抵抗部３ｅ及び容量電極１ｅの間に設けられたゲート絶縁膜（１１、図３及び図４参照）とを備えている。ここで、配線抵抗部３ｅは、図１１に示すように、ソース線３と同一層に同一材料によりジグザグ状に形成され、両端部がゲート絶縁膜（１１、図３及び図４参照）を介して第１配線経路Ｗａに交差するように設けられている。また、容量電極１ｅは、ゲート線１ａと同一層に同一材料により矩形状に形成され、容量線１ｂ又は共通電極１８に接続されている。そして、この負荷抵抗容量部Ｅは、図１１に示すように、必要な場合に、配線抵抗部３ｅと第１配線経路Ｗａとの交差部分Ｍｆａ及びＭｆｂにレーザ光を照射することにより、配線抵抗部３ｅと第１配線経路Ｗａとを並列に接続すると共に、配線抵抗部３ｅに並列に配置する第１配線経路ＷａのＺｄ部にレーザ光を照射することにより、第１配線経路ＷａをＺｄ部で切断して、第１配線経路Ｗａが配線抵抗部３ｅを経由するように構成されている。
　上記構成の液晶表示装置５０ｃは、上記実施形態１の液晶表示装置５０ａの製造方法における配線パターンの形状を変更することにより、製造することができる。
　本実施形態の液晶表示装置５０ｃ及びその製造方法によれば、上記実施形態１と同様に、ソースドライバ４４ａからのソース信号を断線したソース線３の他方側に対して増幅回路Ａを介して供給するために各ソース線３の両端部に絶縁状態でそれぞれ交差するように設けられた第１配線経路Ｗａ及び第３配線経路Ｗｃの他に、ソースドライバ４４ａからのソース信号を断線したソース線３の一方側に対して増幅回路Ａを介して供給するために各ソース線３の一方の端部に絶縁状態で交差するように第２配線経路Ｗｂが設けられているので、断線を修正する際のソース線３における信号遅延を抑制することができると共に、第１配線経路Ｗａ及び第３配線経路Ｗｃには、ソースドライバ４４ａからのソース信号の波形を調整することができる負荷容量部Ｃ、負荷抵抗部Ｒ及び負荷抵抗容量部Ｅの少なくとも１つが接続され、又は接続可能に設けられているので、仮に、断線を修正したソース線３に沿った各画素が正常な他の画素よりも過充電になる場合には、負荷容量部Ｃ、負荷抵抗部Ｒ及び負荷抵抗容量部Ｅの少なくとも１つを機能させることにより、当該ソース線３を第１配線経路Ｗａ及び第３配線経路Ｗｃにより修正することができる。
　なお、本実施形態では、上記実施形態１の液晶表示装置５０ａにおける第１配線経路Ｗａ及び第３配線経路Ｗｃに負荷容量部Ｃ、負荷抵抗部Ｒ及び負荷抵抗容量部Ｅの少なくとも１つを設ける構成を例示したが、本発明は、上記実施形態１の液晶表示装置５０ａにおける第２配線経路Ｗｂ及びそれらの両方に負荷容量部Ｃ、負荷抵抗部Ｒ及び負荷抵抗容量部Ｅの少なくとも１つを設けてもよく、さらに、上記実施形態２の液晶表示装置５０ｂにおける第１配線経路Ｗａ、第２配線経路Ｗｂ及び第３配線経路Ｗｃの少なくとも１つに、負荷容量部Ｃ、負荷抵抗部Ｒ及び負荷抵抗容量部Ｅの少なくとも１つを設けてもよい。
　《発明の実施形態４》
　図１２は、本実施形態の液晶表示装置５０ｄの平面図である。
　上記各実施形態では、ソースドライバがフィルム基板上に設けられたＣＯＦ（Chip On Film）タイプの液晶表示装置を例示したが、本実施形態では、ソースドライバが液晶表示パネル上に設けられたＣＯＧ（Chip On Glass）タイプの液晶表示装置を例示する。
　液晶表示装置５０ｄは、図１２に示すように、液晶表示パネル４０ｄと、液晶表示パネル４０ｄの図中上端にＡＣＦ（不図示）を介して取り付けられたフィルム基板４１ｄとを備えている。
　液晶表示パネル４０ｄでは、図１２に示すように、表示領域Ｄの外側に駆動回路として１つのソースドライバ４４ｄが実装されている。
　ソースドライバ４４ｄには、図１２に示すように、全てのソース線３が接続されていると共に、１つの増幅回路Ａが内蔵されている。
　液晶表示装置５０ｄは、図１２に示すように、各ソース線３の図中上端部に交差するように液晶表示パネル４０ｄの図中上辺に沿って延びた後に、フィルム基板４１ｄ側に屈曲する略Ｌ字状の第１配線経路Ｗａと、同様に、各ソース線３の図中上端部に交差するように液晶表示パネル４０ａの図中上辺に沿って延びた後に、フィルム基板４１ｄ側に屈曲してフィルム基板４１ｄの手前で第１配線経路Ｗａに接続された略Ｌ字状の第２配線経路Ｗｂと、第１配線経路Ｗａ及び第２配線経路Ｗｂの接続部分からフィルム基板４１ｄの図中上辺に沿って延びた後に、液晶表示パネル４０ｄ側に屈曲して、液晶表示パネル４０ｄの図中左辺に沿って延び、各ソース線３の図中下端部に交差するように液晶表示パネル４０ｄの図中下辺に沿って延びる略Ｕ字状の第３配線経路Ｗｃとを有している。
　上記構成の液晶表示装置５０ｄは、上記実施形態１の液晶表示装置５０ａの製造方法における第１配線経路Ｗａ、第２配線経路Ｗｂ及び第３配線経路Ｗｃのパターン形状を変更することにより、製造することができる。
　本実施形態の液晶表示装置５０ｄ及びその製造方法によれば、上記実施形態１と同様に、ソースドライバ４４ｄからのソース信号を断線したソース線３の他方側に対して増幅回路Ａを介して供給するために各ソース線３の両端部に絶縁状態でそれぞれ交差するように設けられた第１配線経路Ｗａ及び第３配線経路Ｗｃの他に、ソースドライバ４４ｄからのソース信号を断線したソース線３の一方側に対して増幅回路Ａを介して供給するために各ソース線３の一方の端部に絶縁状態で交差するように第２配線経路Ｗｂが設けられているので、断線を修正する際のソース線３における信号遅延を抑制することができると共に、ソースドライバ４４ｄが液晶表示パネル４０ｄに設けられ、第３配線経路Ｗｃがフィルム基板４１ｄを経由するように設けられているので、ソースドライバ４４ｄの周囲の配線レイアウトを単純化することができる。
　《発明の実施形態５》
　図１３は、本実施形態の液晶表示装置５０ｅの平面図である。
　上記実施形態４では、第３配線経路Ｗｃがフィルム基板４１ｄを経由するように設けられていたが、本実施形態では、第３配線経路Ｗｃが液晶表示パネル４０ｅ内のみに設けられている。
　液晶表示装置５０ｅは、図１３に示すように、液晶表示パネル４０ｅにより構成されている。
　液晶表示パネル４０ｅでは、図１３に示すように、表示領域Ｄの外側において、各ブロックＢａ、Ｂｂ及びＢｃ毎に駆動回路としてソースドライバ４４ｅが設けられている。
　ソースドライバ４４ｅには、図１３に示すように、各ブロックＢａ～Ｂｃに配置する全てのソース線３が接続されていると共に、後述する第１配線経路Ｗａの一部、それに設けられた増幅回路Ａ、第２配線経路Ｗｂの一部、及び第３配線経路Ｗｃの一部がそれぞれ内蔵されている。
　液晶表示装置５０ｅは、図１３に示すように、各ブロックＢａ、Ｂｂ及びＢｃに配置する全てのソース線３の図中上端部に交差するように液晶表示パネル４０ｅの図中上辺に沿って延びた後に、ソースドライバ４４ｅ側に屈曲する略Ｌ字状の３本の第１配線経路Ｗａと、同様に、各ブロックＢａ、Ｂｂ及びＢｃ毎に、各ソース線３の図中上端部に交差するように液晶表示パネル４０ｅの図中上辺に沿って延びた後に、ソースドライバ４４ｅ側に屈曲してソースドライバ４４ｅ内で各第１配線経路Ｗａに接続された略Ｌ字状の３本の第２配線経路Ｗｂと、第１配線経路Ｗａ及び第２配線経路Ｗｂの各接続部分から液晶表示パネル４０ｅの図中上辺に沿って延びた後に、液晶表示パネル４０ｅの図中左辺に沿って延び、各ソース線３の図中下端部に交差するように液晶表示パネル４０ｅの図中下辺に沿って延びる略Ｕ字状の３本の第３配線経路Ｗｃとを有している。
　上記構成の液晶表示装置５０ｅは、上記実施形態１の液晶表示装置５０ａの製造方法における第１配線経路Ｗａ、第２配線経路Ｗｂ及び第３配線経路Ｗｃのパターン形状を変更することにより、製造することができる。
　本実施形態の液晶表示装置５０ｅ及びその製造方法によれば、上記実施形態１と同様に、ソースドライバ４４ｅからのソース信号を断線したソース線３の他方側に対して増幅回路Ａを介して供給するために各ソース線３の両端部に絶縁状態でそれぞれ交差するように設けられた第１配線経路Ｗａ及び第３配線経路Ｗｃの他に、ソースドライバ４４ｅからのソース信号を断線したソース線３の一方側に対して増幅回路Ａを介して供給するために各ソース線３の一方の端部に絶縁状態で交差するように第２配線経路Ｗｂが設けられているので、断線を修正する際のソース線３における信号遅延を抑制することができると共に、ソースドライバ４４ｅ、第１配線経路Ｗａ、第２配線経路Ｗｂ及び第３配線経路が液晶表示パネル４０ｅに設けられているので、例えば、液晶表示パネルに取り付けられるフィルム基板（不図示）における配線レイアウトを単純化することができる。
　《その他の実施形態》
　上記各実施形態では、液晶表示パネルを作製した後に、断線を修正する液晶表示装置及びその製造方法を例示したが、本発明は、上記実施形態１の液晶表示パネル４０ａを構成するアクティブマトリクス基板２０ａを作製した後に、断線を修正してもよい。この場合、アクティブマトリクス基板は、対向基板との間に液晶層を封入することにより液晶表示装置を構成してもよく、また、例えば、Ｘ線センサーなどのように、各画素電極に帯電する電荷を読み取るセンサー基板を構成してもよい。なお、後者の場合には、液晶層や液晶層を封入しておくための対向基板が不要である。
　また、上記各実施形態では、表示装置として、液晶表示装置を例示したが、本発明は、有機ＥＬ（Electro Luminescence）表示装置やＦＥＤ（Field Emission Display）などの他の表示装置にも適用することができる。
　また、上記各実施形態では、断線を修正する表示用配線として、ソース線を例示したが、本発明は、ゲート線の断線の修正にも適用できるだけでなく、ゲート線及びソース線の間が短絡した場合に、その短絡した部分を挟むようにゲート線又はソース線をレーザ光の照射などにより切断して、ゲート線又はソース線を断線状態にした後に、そのゲート線又はソース線の断線を上記各実施形態のように修正することにより、ゲート線及びソース線の間の短絡の修正にも適用することができる。
　また、上記各実施形態では、第１配線経路、第２配線経路及び第３配線経路がそれぞれ一体に形成されていたが、第１配線経路、第２配線経路及び第３配線経路は、互いに接続可能に設けられた複数の配線部によりそれぞれ構成されていてもよい。
　また、本発明は、断線を修正した表示用配線における信号遅延を抑制することができるので、高価なソースドライバの個数の削減が要望され、配線経路に起因する抵抗及び容量が増大する傾向にある中小型機種の液晶表示装置だけでなく、各画素の充電時間が比較的短くなる倍速駆動方式が採用された液晶テレビ用途の液晶表示装置においても、特に有効である。
　以上説明したように、本発明は、断線を修正する際の表示用配線における信号遅延を抑制することができるので、ドライバの個数の削減が要望されるパーソナルナビゲーション、産業機器、情報端末などの用途の中小型機種を始め、ノートパソコン、モニター、液晶テレビなどの用途の液晶表示装置について有用である。
Ａ，Ａａ，Ａｂ　　増幅回路
Ｂａ～Ｂｃ　　　　ブロック
Ｃ　　　　負荷容量部
Ｅ　　　　負荷抵抗容量部
Ｌ　　　　レーザ光
Ｒ　　　　負荷抵抗部
Ｗａ　　　第１配線経路
Ｗｂ　　　第２配線経路
Ｗｃ　　　第３配線経路
３　　　　ソース線（表示用配線）
２０ａ　　アクティブマトリクス基板
４０ａ～４０ｅ　　液晶表示パネル
４１ａ，４１ｂ，４１ｄ　　フィルム基板
４４ａ，４４ｂ，４４ｄ，４０ｅ　　ソースドライバ（駆動回路）
４５ａ，４５ｂ　　プリント基板
５０ａ～５０ｅ　　液晶表示装置

Claims (16)

  1. 　互いに平行に延びるように複数の表示用配線が設けられた表示パネルと、
    　上記各表示用配線の一方の端部側に設けられ、該各表示用配線に接続された駆動回路と、
    　上記各表示用配線の一方の端部に絶縁状態で交差するようにそれぞれ設けられた第１配線経路及び第２配線経路と、
    　上記各表示用配線の他方の端部に絶縁状態で交差すると共に、上記第１配線経路及び第２配線経路にそれぞれ接続された第３配線経路とを備え、
    　上記第１配線経路及び第２配線経路を含む経路、並びに上記第１配線経路及び第３配線経路を含む経路には、増幅回路がそれぞれ設けられていることを特徴とする表示装置。
  2. 　請求項１に記載された表示装置において、
    　上記増幅回路は、上記第１配線経路に設けられていることを特徴とする表示装置。
  3. 　請求項１に記載された表示装置において、
    　上記増幅回路は、上記第２配線経路及び第３配線経路にそれぞれ設けられていることを特徴とする表示装置。
  4. 　請求項１乃至３の何れか１つに記載された表示装置において、
    　上記増幅回路は、上記駆動回路に内蔵されていることを特徴とする表示装置。
  5. 　請求項１乃至４の何れか１つに記載された表示装置において、
    　上記複数の表示用配線は、隣り合う複数本毎に複数のブロックに区分され、
    　上記駆動回路は、上記各ブロック毎に複数設けられていることを特徴とする表示装置。
  6. 　請求項１乃至４の何れか１つに記載された表示装置において、
    　上記駆動回路を１つ有していることを特徴とする表示装置。
  7. 　請求項１乃至６の何れか１つに記載された表示装置において、
    　上記第１配線経路、第２配線経路及び第３配線経路の少なくとも１つには、上記駆動回路からの表示用信号の波形を調整可能な負荷容量及び負荷抵抗の少なくとも一方が接続されていることを特徴とする表示装置。
  8. 　請求項１乃至６の何れか１つに記載された表示装置において、
    　上記第１配線経路、第２配線経路及び第３配線経路の少なくとも１つには、上記駆動回路からの表示用信号の波形を調整可能な負荷容量及び負荷抵抗の少なくとも一方が接続可能に設けられていることを特徴とする表示装置。
  9. 　請求項１乃至８の何れか１つに記載された表示装置において、
    　上記駆動回路は、上記表示パネルに設けられ、
    　上記表示パネルには、フィルム基板が取り付けられ、
    　上記第１配線経路、第２配線経路及び第３配線経路の少なくとも１つは、上記フィルム基板を経由するように設けられていることを特徴とする表示装置。
  10. 　請求項１乃至８の何れか１つに記載された表示装置において、
    　上記表示パネルには、フィルム基板が取り付けられ、
    　上記駆動回路は、上記フィルム基板に設けられ、
    　上記フィルム基板には、プリント基板が取り付けられ、
    　上記第１配線経路、第２配線経路及び第３配線経路の少なくとも１つは、上記フィルム基板及びプリント基板を経由するように設けられていることを特徴とする表示装置。
  11. 　請求項１乃至８の何れか１つに記載された表示装置において、
    　上記駆動回路、第１配線経路、第２配線経路及び第３配線経路は、上記表示パネルに設けられていることを特徴とする表示装置。
  12. 　請求項１乃至１１の何れか１つに記載された表示装置において、
    　上記第１配線経路及び上記第２配線経路は、上記各表示用配線を切断可能に互いに離間するように設けられていることを特徴とする表示装置。
  13. 　請求項１乃至１２の何れか１つに記載された表示装置において、
    　上記表示パネルは、互いに交差するように設けられた複数のゲート線及び複数のソース線と、該複数のゲート線及び複数のソース線の層間に設けられた絶縁膜とを有し、
    　上記各表示用配線と、上記第１配線経路、第２配線経路及び第３配線経路とは、上記絶縁膜にコンタクトホールを形成することにより、接続可能に設けられていることを特徴とする表示装置。
  14. 　互いに平行に延びるように複数の表示用配線が設けられた表示パネルと、
    　上記各表示用配線の一方の端部側に設けられ、該各表示用配線に接続された駆動回路と、
    　上記各表示用配線の一方の端部に絶縁状態で交差するようにそれぞれ設けられた第１配線経路及び第２配線経路と、
    　上記各表示用配線の他方の端部に絶縁状態で交差すると共に、上記第１配線経路及び第２配線経路にそれぞれ接続された第３配線経路とを備え、
    　上記第１配線経路及び第２配線経路を含む経路、並びに上記第１配線経路及び第３配線経路を含む経路には、増幅回路がそれぞれ設けられた表示装置を製造する方法であって、
    　上記各表示用配線の断線の存在を検出する断線検出工程と、
    　上記断線検出工程で断線が検出された表示用配線の一方の端部と上記第１配線経路及び第２配線経路とを接続し、該表示用配線の他方の端部と上記第３配線経路とを接続する配線接続工程と、
    　上記断線検出工程で断線が検出された表示用配線の一方側に上記駆動回路からの表示用信号が直接供給されないように、該表示用配線の一方の端部を切断する配線切断工程とを備えることを特徴とする表示装置の製造方法。
  15. 　請求項１４に記載された表示装置の製造方法において、
    　上記配線接続工程及び配線切断工程は、レーザ光の照射により行われることを特徴とする表示装置の製造方法。
  16. 　互いに平行に延びるように設けられた複数の表示用配線と、
    　上記各表示用配線の一方の端部側に設けられ、該各表示用配線に接続された駆動回路と、
    　上記各表示用配線の一方の端部に絶縁状態で交差するようにそれぞれ設けられた第１配線経路及び第２配線経路と、
    　上記各表示用配線の他方の端部に絶縁状態で交差すると共に、上記第１配線経路及び第２配線経路にそれぞれ接続された第３配線経路とを備え、
    　上記第１配線経路及び第２配線経路を含む経路、並びに上記第１配線経路及び第３配線経路を含む経路には、増幅回路がそれぞれ設けられていることを特徴とするアクティブマトリクス基板。
PCT/JP2009/005343 2009-02-13 2009-10-14 表示装置及びその製造方法、並びにアクティブマトリクス基板 WO2010092639A1 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2010550349A JP5216874B2 (ja) 2009-02-13 2009-10-14 表示装置及びその製造方法、並びにアクティブマトリクス基板
CN2009801558135A CN102301408B (zh) 2009-02-13 2009-10-14 显示装置及其制造方法、以及有源矩阵基板
RU2011137572/28A RU2479001C1 (ru) 2009-02-13 2009-10-14 Устройство дисплея, способ его изготовления и подложка активной матрицы
BRPI0924626A BRPI0924626A2 (pt) 2009-02-13 2009-10-14 dispositivo de exibição, método para produção do mesmo, substrato de matriz ativa.
US13/148,791 US20110310343A1 (en) 2009-02-13 2009-10-14 Display device, method for manufacturing the same, and active matrix substrate
EP09839962.9A EP2398007A4 (en) 2009-02-13 2009-10-14 DISPLAY DEVICE, METHOD FOR THE PRODUCTION THEREOF AND ACTIVE MATRIX SUBSTRATE

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-031493 2009-02-13
JP2009031493 2009-02-13

Publications (1)

Publication Number Publication Date
WO2010092639A1 true WO2010092639A1 (ja) 2010-08-19

Family

ID=42561493

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/005343 WO2010092639A1 (ja) 2009-02-13 2009-10-14 表示装置及びその製造方法、並びにアクティブマトリクス基板

Country Status (7)

Country Link
US (1) US20110310343A1 (ja)
EP (1) EP2398007A4 (ja)
JP (1) JP5216874B2 (ja)
CN (1) CN102301408B (ja)
BR (1) BRPI0924626A2 (ja)
RU (1) RU2479001C1 (ja)
WO (1) WO2010092639A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7503111B2 (ja) 2022-10-20 2024-06-19 シャープディスプレイテクノロジー株式会社 表示パネル、表示パネルの欠陥修正方法および表示パネルの製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6138480B2 (ja) * 2012-12-20 2017-05-31 株式会社ジャパンディスプレイ 表示装置
CN105607367B (zh) * 2016-01-04 2017-12-15 重庆京东方光电科技有限公司 显示面板、显示装置以及断线修复方法
WO2017126115A1 (ja) * 2016-01-22 2017-07-27 堺ディスプレイプロダクト株式会社 液晶表示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1152928A (ja) * 1997-08-06 1999-02-26 Mitsubishi Electric Corp 液晶駆動装置
JPH11160677A (ja) 1997-12-01 1999-06-18 Hoshiden Philips Display Kk 液晶表示装置
JP2000105576A (ja) 1998-09-29 2000-04-11 Matsushita Electric Ind Co Ltd 液晶表示装置および信号線駆動用ｌｓｉ素子
JP2000321599A (ja) 1999-05-10 2000-11-24 Hitachi Ltd 液晶表示装置
JP2008058337A (ja) 2005-01-27 2008-03-13 Sharp Corp 表示装置、液晶表示装置、及び表示装置の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100742063B1 (ko) * 2003-05-26 2007-07-23 가시오게산키 가부시키가이샤 전류생성공급회로 및 표시장치
JP5194714B2 (ja) * 2003-06-02 2013-05-08 セイコーエプソン株式会社 電気光学装置及びこれを備えた電子機器
TWI387800B (zh) * 2004-09-10 2013-03-01 Samsung Display Co Ltd 顯示裝置
TWI288387B (en) * 2004-12-01 2007-10-11 Sunplus Technology Co Ltd TFT-LCD capable of repairing discontinuous lines
TWI270922B (en) * 2005-06-08 2007-01-11 Au Optronics Corp A display panel and a rescue method thereof
KR20070020778A (ko) * 2005-08-17 2007-02-22 삼성전자주식회사 액정 표시 장치와 이의 검사 방법 및 이의 리페어 방법
TWI319104B (en) * 2005-09-20 2010-01-01 Chi Mei Optoelectronics Corp Apparatus for driving a flat panel display and repair flat panel display signal line
TWI336003B (en) * 2005-11-14 2011-01-11 Au Optronics Corp Liquid crystal apparatus and repair lines structure thereof
KR101241761B1 (ko) * 2006-07-18 2013-03-14 삼성디스플레이 주식회사 구동 칩, 이를 구비한 표시 장치 및 리페어 방법
WO2008126768A1 (ja) * 2007-04-09 2008-10-23 Sharp Kabushiki Kaisha 表示装置
KR101396936B1 (ko) * 2007-05-25 2014-05-30 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
TWI391730B (zh) * 2009-02-11 2013-04-01 Au Optronics Corp 平面顯示器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1152928A (ja) * 1997-08-06 1999-02-26 Mitsubishi Electric Corp 液晶駆動装置
JPH11160677A (ja) 1997-12-01 1999-06-18 Hoshiden Philips Display Kk 液晶表示装置
JP2000105576A (ja) 1998-09-29 2000-04-11 Matsushita Electric Ind Co Ltd 液晶表示装置および信号線駆動用ｌｓｉ素子
JP2000321599A (ja) 1999-05-10 2000-11-24 Hitachi Ltd 液晶表示装置
JP2008058337A (ja) 2005-01-27 2008-03-13 Sharp Corp 表示装置、液晶表示装置、及び表示装置の製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2398007A4 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7503111B2 (ja) 2022-10-20 2024-06-19 シャープディスプレイテクノロジー株式会社 表示パネル、表示パネルの欠陥修正方法および表示パネルの製造方法

Also Published As

Publication number Publication date
EP2398007A4 (en) 2014-09-10
RU2011137572A (ru) 2013-03-20
CN102301408A (zh) 2011-12-28
BRPI0924626A2 (pt) 2016-03-01
JPWO2010092639A1 (ja) 2012-08-16
RU2479001C1 (ru) 2013-04-10
US20110310343A1 (en) 2011-12-22
EP2398007A1 (en) 2011-12-21
CN102301408B (zh) 2013-09-25
JP5216874B2 (ja) 2013-06-19

Similar Documents

Publication Publication Date Title
JP5149967B2 (ja) 表示装置
JP4288303B2 (ja) アクティブマトリクス基板、表示装置、液晶表示装置およびテレビジョン装置
JP4916578B2 (ja) 表示装置及びその製造方法、並びにアクティブマトリクス基板
EP2660650B1 (en) Liquid crystal display device and method of fabricating the same
US7027043B2 (en) Wiring substrate connected structure, and display device
US20180173032A1 (en) Method of producing display device, and display device
JP5216874B2 (ja) 表示装置及びその製造方法、並びにアクティブマトリクス基板
KR101941444B1 (ko) 터치 및 입체 영상 표시 기능을 갖는 액정표시장치 및 그의 제조 방법
JP5379790B2 (ja) アクティブマトリクス基板及びそれを備えた液晶表示パネル並びにアクティブマトリクス基板の製造方法
KR20120113850A (ko) 액정 표시 장치 및 이의 제조 방법
JP2010181482A (ja) アクティブマトリクス基板及びその製造方法並びに表示装置
JP2007025281A (ja) 液晶表示装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200980155813.5

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09839962

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2010550349

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 2009839962

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 5652/CHENP/2011

Country of ref document: IN

WWE Wipo information: entry into national phase

Ref document number: 13148791

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2011137572

Country of ref document: RU

REG Reference to national code

Ref country code: BR

Ref legal event code: B01A

Ref document number: PI0924626

Country of ref document: BR

ENP Entry into the national phase

Ref document number: PI0924626

Country of ref document: BR

Kind code of ref document: A2

Effective date: 20110805