[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

WO2010084858A1 - 実装部品の表面実装方法、その方法を用いて得られる実装部品構造体、及びその方法に用いられるアンダーフィル用液状エポキシ樹脂組成物 - Google Patents

実装部品の表面実装方法、その方法を用いて得られる実装部品構造体、及びその方法に用いられるアンダーフィル用液状エポキシ樹脂組成物 Download PDF

Info

Publication number
WO2010084858A1
WO2010084858A1 PCT/JP2010/050566 JP2010050566W WO2010084858A1 WO 2010084858 A1 WO2010084858 A1 WO 2010084858A1 JP 2010050566 W JP2010050566 W JP 2010050566W WO 2010084858 A1 WO2010084858 A1 WO 2010084858A1
Authority
WO
WIPO (PCT)
Prior art keywords
mounting
resin composition
electrode
component
circuit board
Prior art date
Application number
PCT/JP2010/050566
Other languages
English (en)
French (fr)
Inventor
金川　直樹
牧田　俊幸
宮田　靖孝
Original Assignee
パナソニック電工株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック電工株式会社 filed Critical パナソニック電工株式会社
Publication of WO2010084858A1 publication Critical patent/WO2010084858A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G59/00—Polycondensates containing more than one epoxy group per molecule; Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups
    • C08G59/18—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing
    • C08G59/40—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing characterised by the curing agents used
    • C08G59/42—Polycarboxylic acids; Anhydrides, halides or low molecular weight esters thereof
    • C08G59/4215—Polycarboxylic acids; Anhydrides, halides or low molecular weight esters thereof cycloaliphatic
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G59/00—Polycondensates containing more than one epoxy group per molecule; Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups
    • C08G59/18—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing
    • C08G59/40—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing characterised by the curing agents used
    • C08G59/62—Alcohols or phenols
    • C08G59/621—Phenols
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K3/00—Use of inorganic substances as compounding ingredients
    • C08K3/18—Oxygen-containing compounds, e.g. metal carbonyls
    • C08K3/20—Oxides; Hydroxides
    • C08K3/22—Oxides; Hydroxides of metals
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K3/00—Use of inorganic substances as compounding ingredients
    • C08K3/34—Silicon-containing compounds
    • C08K3/36—Silica
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K5/00—Use of organic ingredients
    • C08K5/04—Oxygen-containing compounds
    • C08K5/15—Heterocyclic compounds having oxygen in the ring
    • C08K5/151—Heterocyclic compounds having oxygen in the ring having one oxygen atom in the ring
    • C08K5/1535—Five-membered rings
    • C08K5/1539—Cyclic anhydrides
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L63/00—Compositions of epoxy resins; Compositions of derivatives of epoxy resins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K3/00—Use of inorganic substances as compounding ingredients
    • C08K3/01—Use of inorganic substances as compounding ingredients characterized by their specific function
    • C08K3/013—Fillers, pigments or reinforcing additives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8121—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01043—Technetium [Tc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3494—Heating methods for reflowing of solder
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Definitions

  • the present invention relates to a method for mounting a surface-mounted component and a liquid epoxy resin composition for underfill used in the method.
  • bump electrodes are formed on the mounting components by soldering, and the circuit board on which mounting electrode pads provided so as to correspond to the bump electrodes are formed face down.
  • the mounting component is placed and the solder is melted by reflow treatment to directly connect the bump electrode and the electrode pad.
  • a so-called self-alignment effect is exhibited in which the connection position between the electrodes is corrected by the interfacial tension of the molten solder. By such self-alignment, the mounting component is mounted at an accurate position and is connected well.
  • connection by mounting flip-chip type electronic components for example, in a temperature cycle test
  • reliability may be a problem.
  • As a method of improving reliability after joining the electrodes by reflow treatment, the gap formed between the electronic component and the circuit board is sealed with a resin composition, thereby improving the reliability of the joint. Technology is widely used.
  • Underfill technology is a so-called post-filling underfill method, in which mounting components are mounted on a circuit board, electrodes are joined together by reflow treatment, and then an underfill resin is injected into the gap between the circuit board and the surface component. Is widely used.
  • an underfill resin is applied to a circuit board in advance before bonding a mounting component to the circuit board by reflow processing as disclosed in Patent Document 1 below.
  • a reflow curing simultaneous construction method in which mounting parts are mounted and the underfill resin is cured by heating at the time of the reflow treatment together with bonding between the electrodes by reflow treatment has been attracting attention.
  • a liquid underfill resin 13 is applied to the entire surface of the circuit board 10 on the side where the electrode pads 11 are formed.
  • the surface mounting component 14 is mounted on the circuit board 10.
  • Bump electrodes 15 are formed on the surface mount component 14.
  • the bump electrode 15 is melted and joined to the electrode pad 11, and the underfill resin 13 is cured by heating during the reflow process. Since the oxide film is formed on the surface of the electrode pad 11, it is necessary to remove the metal oxide film on the electrode surface during the reflow process.
  • the underfill resin 13 is usually blended with a flux activator for promoting the oxidation-reduction reaction.
  • the underfill resin is applied to the entire surface of the circuit board.
  • the electrode on the surface of the circuit board is also covered with the underfill resin.
  • the underfill resin is usually mixed with a flux activator, and in the reflow process, the metal oxide film on the electrode surface is removed by an oxidation-reduction reaction accompanied by generation of moisture and the like.
  • the moisture generated by the oxidation-reduction reaction loses escape and remains as a void in the cured underfill resin.
  • examples of the cause of the generation of voids include uncured low-molecular components contained in the solder resist that protects the circuit board surface, and moisture contained in the solder resist.
  • the electrodes on the circuit board surface are also covered with the underfill resin, so that deformation due to the interfacial tension of the molten solder is hindered and sufficient self-alignment action cannot be exhibited.
  • the underfill resin contains a relatively large amount of inorganic filler, this tendency is remarkable because the viscosity of the liquid resin composition increases.
  • the present invention relates to a mounting method for mounting a flip-chip type surface-mounted component on a circuit board, in which voids are unlikely to remain in a cured underfill resin, and underfill is formed without hindering self-alignment action.
  • An object of the present invention is to provide a surface mounting method by a reflow curing simultaneous construction method.
  • One aspect of the present invention is a surface mounting method for mounting a flip chip type surface mounting component having a bump electrode on a circuit board having a mounting electrode bonded to the bump electrode, the bump electrode or Any one of the mounting electrodes is formed of solder, and an underfill liquid is used so that at least one of the mounting electrode forming surface and the bump electrode forming surface is not covered with the electrode.
  • another aspect of the present invention is a mounting component structure obtained by mounting a flip chip type surface mounting component on a circuit board using any one of the above surface mounting methods.
  • Still another aspect of the present invention is a liquid curable resin composition used in any of the above surface mounting methods, wherein the gelation time at the melting point of the solder constituting the electrode is in the range of 35 to 75 seconds. It is a liquid epoxy resin composition for underfill characterized by being.
  • FIG. 1A to 1C are schematic cross-sectional views for explaining a conventional reflow curing simultaneous method.
  • 2A to 2C are schematic cross-sectional views for explaining the simultaneous reflow curing method according to the embodiment of the present invention.
  • FIG. 3 is a schematic top view for explaining the coating process in the embodiment according to the present invention.
  • the surface mounting method according to the present invention is a surface mounting method for mounting a flip chip type surface mounting component having a bump electrode on a circuit board having a mounting electrode bonded to the bump electrode, Either the electrode or the mounting electrode is formed of solder, and it is used for underfill so as not to cover the electrode on at least one of the mounting electrode forming surface and the bump electrode forming surface.
  • the surface of the circuit board 2 for mounting the flip chip type surface mounting component is formed on the surface on which the electrode pads 1 that are mounting electrodes are formed.
  • the underfill liquid curable resin composition 3 is applied so as not to cover the electrode pad 1 (application process).
  • a liquid curable resin is used so as to avoid a portion where the electrode pads 1 are formed on the surface of the circuit board 2 on which the plurality of electrode pads 1 are formed.
  • Composition 3 is applied.
  • a liquid curable resin composition may be applied to the bump electrode forming surface of the surface-mounted component 4 to be mounted so as not to cover the bump electrode.
  • solder resist covering the electrode pad 1 that does not require protection is removed in advance by laser processing or selective etching.
  • the method for applying the liquid curable resin composition 3 is not particularly limited as long as it is a method for selectively applying to the surface of the circuit board 2 so as not to cover the electrode pad 1.
  • Specific examples thereof include application means such as a dispenser, screen printing, and ink jet.
  • the liquid curable resin composition 3 has a gelation time at the melting point of the solder used for bonding in the range of 35 to 75 seconds, and further in the range of 35 to 50 seconds, in order to ensure self-alignment. It is preferably a liquid curable resin composition. When such a liquid curable resin composition is used, it is possible to sufficiently secure the time required for self-alignment with molten solder in the reflow process described later. When the gelation time is less than 35 seconds, the liquid curable resin composition 3 is cured before the position correction by self-alignment is sufficiently performed, and is mounted on the circuit board 2. Since the position of the component is fixed by the cured resin, self-alignment is not sufficiently performed, and a conduction failure is likely to occur.
  • liquid curable resin composition an epoxy resin composition containing a liquid epoxy resin as a resin component and containing a curing agent, a curing accelerator, an inorganic filler, and the like is preferably used.
  • the epoxy resin is not particularly limited as long as it is a compound having two or more epoxy groups in one molecule.
  • bisphenol A type epoxy resin bisphenol F type epoxy resin, biphenyl type epoxy resin, o-cresol novolac type epoxy resin, dicyclopentadiene type epoxy resin, naphthalene ring-containing epoxy resin, alicyclic epoxy resin , Bromine-containing epoxy resins, and hydrogenated epoxy resins thereof.
  • curing agent if it is a compound which acts as a hardening
  • any curing accelerator such as an amine, polyamide, imidazole or Lewis acid accelerator that accelerates curing of the epoxy resin can be used without particular limitation.
  • a so-called latent curing accelerator in which the above-described compound is microencapsulated with an epoxy resin component or the like as a shell and has a property of efficiently promoting curing only at a desired set temperature, is preferable.
  • the epoxy resin composition preferably contains an inorganic filler for the purpose of reducing the linear expansion coefficient of the cured resin or imparting heat resistance.
  • an inorganic filler include, for example, fused silica, crystalline silica, alumina, silicon nitride and the like.
  • the maximum particle diameter of the contained particles is preferably 5 ⁇ m or less, more preferably 3 ⁇ m or less.
  • the blending ratio of the inorganic filler is preferably 20 to 40% by mass in terms of true specific gravity with respect to the total amount of the resin composition.
  • the liquid curable resin composition 3 needs to have a gelation time at the melting point of the solder used for bonding in the range of 35 to 75 seconds.
  • the liquid epoxy resin composition having such a gelation time can be obtained by appropriately adjusting the types and blending ratios of the curing agent and the curing accelerator. Although it depends on the types of the curing agent and the curing accelerator, it is particularly preferable to set the blending ratio of the curing accelerator relatively low.
  • the composition it is preferable to prepare such that the ratio of the accelerator component is 0.5% by mass or less in the total amount of the product.
  • the liquid epoxy resin composition may be a dispersion stabilizer, a flame retardant, a low elasticity agent, an adhesion promoter, a thixotropic agent, a colorant, a diluent, an antifoaming agent, a coupling agent, etc. It may contain.
  • the liquid epoxy resin composition can be obtained by blending, dispersing and mixing a liquid epoxy resin, a curing agent, a curing accelerator, an inorganic filler, and other various components blended as necessary.
  • a liquid epoxy resin e.g., a curing agent, a curing accelerator, an inorganic filler, and other various components blended as necessary.
  • the organic solvent toluene, xylene, methyl ethyl ketone, acetone, methyl cellosolve, butyl carbitol and the like are used.
  • the surface mounting component 4 is mounted on the surface of the circuit board 2 after the previous coating process (mounting process).
  • any surface mount component having a flip chip type package such as BGA, LGA, or CSP can be used without any particular limitation.
  • BGA flip chip type package
  • LGA low-density surface mount component
  • CSP CSP
  • the BGA type surface mount component 4 has a plurality of bump electrodes 5 made of solder so as to correspond to the plurality of electrode pads 1 on the upper surface of the circuit board 2. Note that the flux 6 is transferred and applied to the surfaces of the plurality of bump electrodes 5 in advance in a separate process by a known method.
  • the circuit board 2 on which the surface mount component 4 is mounted is reflowed to melt the bump electrodes 5 and harden the liquid curable resin composition 3 (reflow process).
  • the reflow process may be batch reflow using a reflow furnace or local reflow using a bonder or mounter.
  • the bump electrode 5 is melted by raising the temperature above the melting point of the solder, and then the temperature is lowered to solidify the solder, thereby forming a bond between the electrodes. .
  • the surface-mounted component 4 is accurately arranged in the mounting region formed from the plurality of electrode pads 1 by self-alignment due to the interfacial tension of the molten solder, and the liquid curable resin composition 3 is cured. To do.
  • the liquid curable resin composition 3 in which the gelation time at the melting point of the solder forming the bump electrode 5 is in the range of 35 to 75 seconds is used, the time required for self-alignment is sufficient.
  • the electrode pad 1 since the electrode pad 1 is not covered with the liquid curable resin composition during the reflow process, even if gas is generated from the solder resist or the like, the electrode pad is promptly formed. Gas can escape from the open part around 1. Moreover, since the electrode pad 1 is not covered with the liquid curable resin composition 3, the liquid curable resin composition 3 does not hinder self-alignment at all. Furthermore, since the gelation time at the melting point of the solder forming the bump electrode 11 of the liquid curable resin composition 3 is in the range of 35 to 75 seconds, sufficient self-alignment time can be secured and voids are generated. Can be suppressed. Moreover, even if it does not mix
  • a mounting component structure such as a semiconductor device can be obtained by mounting the surface mounting component on the circuit board.
  • the surface mounting method of this embodiment is performed when mounting a package-on-package (chip-on-chip package) in which a plurality of flip-chip type surface-mounted components are stacked and bonded, or when a flip-chip type semiconductor chip is mounted on an IC substrate.
  • a package-on-package chip-on-chip package
  • flip-chip type semiconductor chip is mounted on an IC substrate.
  • it can be used without being limited.
  • solder component that melts in the reflow process may be on the bump electrode side of the surface mount component or on the mounting electrode side on which the surface mount component on the circuit board side is mounted.
  • Epoxy resin Bisphenol A type epoxy resin: “Epicoat 1001” (epoxy equivalent 470) manufactured by Japan Epoxy Resin Co., Ltd.
  • Bisphenol F type epoxy resin Toto Kasei Kogyo Co., Ltd.
  • YDF8170 epoxy equivalent 160
  • Naphthalene ring-containing epoxy resin “Epiclon HP-4032D” (epoxy equivalent 143) manufactured by DIC Corporation (Curing agent)
  • Phenolic resin type curing agent “MEH8000H” (hydroxyl group equivalent 141) manufactured by Meiwa Kasei Co., Ltd.
  • Acid anhydride type curing agent “Epicure YH306” (acid anhydride equivalent 234) manufactured by Japan Epoxy Resin Co., Ltd. represented by the above formula (II) (Curing accelerator) ⁇ Amine-based microcapsule type latent curing accelerator: “Novacure HX3722” manufactured by Asahi Kasei Chemicals ⁇ Amine curing accelerator: “Amicure PN23” manufactured by Ajinomoto Co., Inc. (Inorganic filler) Fused silica: “QS07” (average particle size 0.7 ⁇ m, maximum particle size 3 ⁇ m, true specific gravity 2.2) manufactured by MRC Unitech was used.
  • Fused silica “QS04” (average particle size 4 ⁇ m, maximum particle size 10 ⁇ m, true specific gravity 2.2) manufactured by MRC Unitech was used.
  • Alumina “AA04” manufactured by Sumitomo Chemical Co., Ltd. (average particle size 0.5 ⁇ m, maximum particle size 3 ⁇ m, true specific gravity 4.0) ⁇
  • Acrylic antifoaming agent “OX77” manufactured by Enomoto Kasei Co., Ltd.
  • liquid epoxy resin compositions of Examples 1 to 8 and Comparative Examples 1 to 4 were prepared according to the composition described in Table 1 below. Each liquid epoxy resin composition was mixed and prepared by any one of the following production methods A, B, and C specified in Table 1.
  • liquid epoxy resin composition was evaluated by the following method.
  • Adhesive strength A liquid epoxy resin composition was applied on a ceramic substrate, a 2 ⁇ 2 mm chip was bonded together, a reflow treatment was performed under the conditions described later, and an after cure was performed at 125 ° C. for 3 hours after the reflow treatment. The die shear strength was measured for the thing.
  • Examples 1-8, Comparative Examples 1-2 As the circuit board, an FR-4 grade circuit board (32 ⁇ 115 ⁇ 0.8 (mm)) having a daisy chain electrode as a BGA mounting portion was used. The circuit board was baked at 120 ° C. and then left at room temperature for 24 hours. In addition, as a mounting component, a PKG size 0.5 having an electrode on which a solder ball of a peripheral arrangement corresponding to a daisy chain electrode made of Sn-3.5Ag-0.5Cu lead-free solder (melting point 217 ° C.) is formed. A pitch mini-BGA was used.
  • liquid epoxy resin composition was applied to the center part of the daisy chain with a dispenser so as not to be placed on the electrode part on the surface of the circuit board.
  • flux Nihon Superior Co., Ltd. RM-5
  • flux Nihon Superior Co., Ltd. RM-5
  • the daisy chain electrode of the circuit board and the mini BGA solder ball were aligned and mounted.
  • they were introduced into a reflow furnace set at a soak temperature of 150 ° C. for 120 seconds and a maximum temperature of 240 ° C. at 220 ° C. or higher for a profile condition of 30 seconds (reflow treatment).
  • reflow treatment bonding of the electrodes and resin curing were performed, and a semiconductor device was obtained.
  • 25 semiconductor devices were prepared for each example and comparative example.
  • the obtained semiconductor device was evaluated by the following evaluation method.
  • DSC reaction rate The mounted mini-BGA of five arbitrarily selected semiconductor devices was peeled off, and the cured resin component was recovered. And the emitted-heat amount of the collect
  • a cover glass (glass chip) is mounted in place of the mini-BGA, and a cover glass is used using a high-temperature observation device called a reflow simulator that can create the same profile conditions as described above.
  • the generation of voids from the top surface was observed in real time.
  • “ ⁇ ” indicates that 10 or more and less than 50 voids spring up toward the edge of the glass cover.
  • the case where it was observed was evaluated as “ ⁇ ”, and the case where more voids continuously springed up was evaluated as “ ⁇ ”.
  • Temperature cycle (TC) property In the evaluation of the initial connectivity (4), ten semiconductor devices in which no disconnection failure was observed were prepared, and the temperature cycle property was evaluated. These samples were given a temperature cycle in the gas phase of 30 minutes at -55 ° C. and 30 minutes at 125 ° C., and the operation of the semiconductor device was confirmed by continuity confirmation every 100 cycles up to 2000 cycles. Those with an increased% abnormal resistance value were judged as malfunctioning. The evaluation was made based on the number of cycles when the number of malfunctions among the ten samples reached five.
  • one aspect of the present invention is a surface mounting method for mounting a flip chip type surface mounting component having a bump electrode on a circuit board having a mounting electrode bonded to the bump electrode. And either the bump electrode or the mounting electrode is formed of solder, and the electrode is not covered on at least one of the mounting electrode forming surface and the bump electrode forming surface.
  • the surface mounting component is mounted on the circuit board so that the bump electrode and the mounting electrode face each other after the coating step of applying the liquid curable resin composition for underfill and the coating step
  • the soldering process is melted and the liquid curable resin composition is cured by performing a reflow process on the circuit board on which the surface mounting component is mounted. And a order of reflow process, the liquid curable resin composition, a surface mounting method, wherein the gelling time in the solder melting point in the range of 35 to 75 seconds.
  • the generated gas that may cause the void is covered with the resin. Since it can escape from the electrode part which is not, a void becomes difficult to remain in the hardened underfill resin. Further, since the electrode is not covered with the liquid curable resin composition, the melted solder can be freely deformed by the interfacial tension, so that the self-alignment action is not hindered at all. Furthermore, when the gelation time of the liquid epoxy resin composition with respect to the melting point of the solder is within the above range, the time required for self-alignment by the molten solder can be sufficiently secured, and the generation of voids can be reduced. Can do.
  • the liquid curable resin composition does not contain a flux activator, and a flux activator is applied or mixed to the bump electrode or the mounting electrode.
  • a flux activator is blended in the liquid resin composition, and the metal on the surface of the electrode by the flux activator during the reflow treatment. It was necessary to remove the oxide film. In such a case, the flux activator itself may be vaporized or decomposed during the reflow process.
  • the flux activator contained in the solder can adhere the flux activator only to the joint. Thereby, the amount of remaining voids can be greatly reduced.
  • a flip chip type surface mount component having a mounting electrode joined to the bump electrode as the circuit board.
  • a stacked semiconductor device called package-on-package or chip-on-chip can be obtained.
  • the mounting component structure of the present invention is obtained by mounting a flip chip type surface mounting component on a circuit board using any one of the above surface mounting methods.
  • the underfill liquid epoxy resin composition of the present invention is characterized in that the gelation time at the melting point of the solder constituting the electrode is in the range of 35 to 75 seconds.
  • Such an epoxy resin composition can sufficiently ensure self-alignment in the mounting method.
  • liquid epoxy resin composition for underfill does not contain a flux activator.
  • the liquid epoxy resin composition for underfill contains a curing agent represented by the chemical formula (I) or the chemical formula (II) described above.
  • a curing agent represented by the chemical formula (I) or the chemical formula (II) described above.
  • the liquid epoxy resin composition for underfill preferably contains an inorganic filler having a maximum particle size of 5 ⁇ m or less in an amount of 20 to 40% by mass in terms of true specific gravity with respect to the total amount of the resin composition.
  • Inorganic fillers having a maximum particle size of 5 ⁇ m or less When blended in the above proportion, the linear expansion coefficient of the cured underfill resin can be reduced without inhibiting self-alignment.
  • the inorganic filler contains at least one of spherical amorphous silica and alumina.
  • the present invention it is difficult for voids to remain in the underfill resin in the mounting process of the flip chip type surface mounting component, and the self-alignment action by the molten solder can be sufficiently exhibited.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Polymers & Plastics (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Medicinal Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Compositions Of Macromolecular Compounds (AREA)
  • Epoxy Resins (AREA)

Abstract

本発明の一局面は、バンプ電極または実装用電極の何れか一方がハンダで形成されており、実装用電極の形成面及びバンプ電極の形成面の少なくともいずれか一方の面に、電極を覆わないようにアンダーフィル用の液状硬化性樹脂組成物を塗布する塗布工程と、塗布工程の後、バンプ電極と実装用電極とが対向するように表面実装部品を回路基板に搭載する搭載工程と、表面実装部品を搭載した回路基板をリフロー処理することにより、ハンダを溶融させるとともに、液状硬化性樹脂組成物を硬化させるためのリフロー工程とを備え、液状硬化性樹脂組成物の、ハンダの融点におけるゲル化時間が３５～７５秒の範囲であることを特徴とする表面実装方法である。

Description

実装部品の表面実装方法、その方法を用いて得られる実装部品構造体、及びその方法に用いられるアンダーフィル用液状エポキシ樹脂組成物
　本発明は、表面実装部品の実装方法、及びその方法に用いられるアンダーフィル用液状エポキシ樹脂組成物に関するものである。
　近年、ＢＧＡ(Ball　grid array)、ＬＧＡ(Land　grid array)、ＣＳＰ(Chip　size package)等のパッケージを有するフリップチップ型の電子部品の高密度化が求められており、それに伴い、回路の狭ピッチ化がますます求められている。
　フリップチップ型の電子部品の実装においては、実装部品にハンダによりバンプ電極を形成しておき、バンプ電極に対応するように設けられた実装用の電極パッドが形成された回路基板に、フェースダウンで実装部品を載置し、リフロー処理することによりハンダを溶融させてバンプ電極と電極パッドとを直接接続する。このリフロー処理においては、溶融したハンダの界面張力により、電極同士の接続位置がより正確になるように補正される、いわゆる、セルフアライメント作用が発揮される。このようなセルフアライメントにより、実装部品が正確な位置に実装されて、良好に接続される。
　フリップチップ型の電子部品の実装による接続においては、例えば、温度サイクル試験時において、熱応力による歪により、電気的な接合不良を引き起こすおそれがある等、信頼性が問題になることがあった。信頼性を高める方法として、リフロー処理により電極同士を接合した後、電子部品と回路基板との間に形成される隙間を樹脂組成物で封止することにより、接合部の信頼性を高めるアンダーフィル技術が広く用いられている。
　アンダーフィル技術としては、実装部品を回路基板上に搭載し、リフロー処理することにより電極同士を接合した後に、回路基板と表面部品との隙間にアンダーフィル樹脂を注入する、いわゆる後入れアンダーフィル工法が広く用いられている。
　後入れアンダーフィル工法は、リフロー処理と、アンダーフィル樹脂の充填工程やその後の硬化処理工程とがそれぞれ別の工程であるために、工程が増加して煩雑になり、生産性が低下するという問題があった。
　このような問題を解決するために、近年、例えば、下記特許文献１に開示されているような、回路基板にリフロー処理により実装部品を接合する前に、予め、回路基板にアンダーフィル樹脂を塗布した後に、実装部品を搭載し、これらをリフロー処理することにより電極間の接合と併せて、リフロー処理時の加熱によりアンダーフィル樹脂を硬化させる、リフロー硬化同時工法が注目を集めてきている。
　一般的な、リフロー硬化同時工法の各工程を図１（Ａ）～図１（Ｃ）を参照して説明する。
　リフロー硬化同時工法においては、図１（Ａ）に示すように、はじめに、回路基板１０の電極パッド１１が形成された側の表面の全面に液状のアンダーフィル樹脂１３を塗布する。そして、図１（Ｂ）に示すように、回路基板１０に表面実装部品１４を搭載する。表面実装部品１４には、バンプ電極１５が形成されている。そして、図１（Ｃ）に示すようにリフロー処理することにより、バンプ電極１５を溶融させて電極パッド１１と接合するとともに、リフロー処理の際の加熱によりアンダーフィル樹脂１３が硬化する。なお、電極パッド１１の表面には、酸化膜が形成されているために、リフロー処理に際しては、電極表面の金属酸化膜を除去する必要がある。このような、電極表面の金属酸化膜を除去するために、通常、アンダーフィル樹脂１３には、酸化還元反応を促進するためのフラックス活性剤が配合されている。
特開２００８－２３９８２２号公報
　従来のリフロー硬化同時工法においては、上述したように、回路基板表面の表面全体、にアンダーフィル樹脂が塗布される。この場合においては、回路基板表面の電極もアンダーフィル樹脂で被覆される。この場合においては、以下のような問題があった。
　上述のように、アンダーフィル樹脂には、通常、フラックス活性剤が配合されており、リフロー工程において、電極表面の金属酸化膜が水分等の発生を伴う酸化還元反応により除去される。この場合において、従来のリフロー硬化同時工法においては、電極がアンダーフィル樹脂で被覆されているために、酸化還元反応により発生した水分は逃げ場を失い、硬化したアンダーフィル樹脂中にボイドとして残される。また、ボイドの発生原因としては、回路基板表面を保護するソルダーレジストに含有される未硬化低分子成分や、ソルダレジスト中に含まれる水分も挙げられる。これらも、リフロー工程において、ソルダレジスト中から湧き上がるようにして、未硬化のアンダーフィル樹脂中に侵入し、最終的に硬化されたアンダーフィル樹脂中にボイドとして残される。このようなボイドは、実装部品と回路基板との接合の信頼性を低下させる原因になる。
　また、従来のリフロー硬化同時工法においては、回路基板表面の電極もアンダーフィル樹脂で被覆されるために、溶融したハンダの界面張力による変形が阻害され、充分なセルフアライメント作用を発揮させることができない場合があった。特に、アンダーフィル樹脂に比較的無機充填材が多く含まれている場合においては、液状樹脂組成物の粘度が高くなるために、この傾向が顕著であった。
　本発明は、フリップチップ型の表面実装部品を回路基板に実装する実装方法において、硬化されたアンダーフィル樹脂中にボイドが残りにくく、また、セルフアライメント作用を阻害することなくアンダーフィルの形成を行うことができる、リフロー硬化同時工法による表面実装方法を提供することを目的とする。
　本発明の一局面は、バンプ電極を有するフリップチップ型の表面実装部品を、前記バンプ電極と接合される実装用電極を有する回路基板に実装するための表面実装方法であって、前記バンプ電極または前記実装用電極の何れか一方がハンダで形成されており、前記実装用電極の形成面及び前記バンプ電極の形成面の少なくともいずれか一方の面に、電極を覆わないようにアンダーフィル用の液状硬化性樹脂組成物を塗布する塗布工程と、前記塗布工程の後、前記バンプ電極と前記実装用電極とが対向するように前記表面実装部品を前記回路基板に搭載する搭載工程と、前記表面実装部品を搭載した前記回路基板をリフロー処理することにより、前記ハンダを溶融させるとともに、前記液状硬化性樹脂組成物を硬化させるためのリフロー工程とを備え、前記液状硬化性樹脂組成物の、前記ハンダの融点におけるゲル化時間が３５～７５秒の範囲であることを特徴とする表面実装方法である。
　また、本発明の他の一局面は、上記何れかの表面実装方法を用いて、フリップチップ型の表面実装部品を回路基板に実装して得られる実装部品構造体である。
　また、本発明の更に他の一局面は、上記何れかの表面実装方法に用いられる液状硬化性樹脂組成物であって、電極を構成するハンダの融点におけるゲル化時間が３５～７５秒の範囲であることを特徴とするアンダーフィル用液状エポキシ樹脂組成物である。
　本発明の目的、特徴、局面、及び利点は、以下の詳細な説明と添付図面とによって、より明確となる。
図１（Ａ）～（Ｃ）は従来のリフロー硬化同時工法を説明する模式断面図である。 図２（Ａ）～（Ｃ）は本発明に係る実施形態のリフロー硬化同時工法を説明するための模式断面図である。 図３は本発明に係る実施形態における、塗布工程を説明するための上面模式図である。
　本発明に係る表面実装方法は、バンプ電極を有するフリップチップ型の表面実装部品を、前記バンプ電極と接合される実装用電極を有する回路基板に実装するための表面実装方法であって、前記バンプ電極または前記実装用電極の何れか一方がハンダで形成されており、前記実装用電極の形成面及び前記バンプ電極の形成面の少なくともいずれか一方の面に、電極を覆わないようにアンダーフィル用の液状硬化性樹脂組成物を塗布する塗布工程と、前記塗布工程の後、前記バンプ電極と前記実装用電極とが対向するように前記表面実装部品を前記回路基板に搭載する搭載工程と、前記表面実装部品を搭載した前記回路基板をリフロー処理することにより、前記ハンダを溶融させるとともに、前記液状硬化性樹脂組成物を硬化させるためのリフロー工程とを備え、前記液状硬化性樹脂組成物の、前記ハンダの融点におけるゲル化時間が３５～７５秒の範囲であることを特徴とする。
　以下、本発明に係る表面実装方法の実施形態について、図面を参照しながら説明する。
　本実施形態の表面実装方法においては、図２（Ａ）に示すように、フリップチップ型の表面実装部品を実装するための回路基板２の表面の実装用電極である電極パッド１の形成面に、電極パッド１を覆わないようにアンダーフィル用の液状硬化性樹脂組成物３を塗布する（塗布工程）。具体的には、図３に示す上面模式図のように、複数の電極パッド１が形成された回路基板２の表面において、電極パッド１が形成されている部分を避けるように、液状硬化性樹脂組成物３が塗布される。なお、回路基板２の表面に塗布する代わりに、搭載される表面実装部品４のバンプ電極の形成面に、バンプ電極を覆わないように液状硬化性樹脂組成物を塗布してもよい。
　回路基板２の表面がソルダレジスト処理されている場合には、保護を必要としない電極パッド１を覆うソルダレジストは、レーザ加工や選択的エッチングにより、予め除去されていることが好ましい。
　液状硬化性樹脂組成物３の塗布方法としては、電極パッド１を覆わないように、選択的に回路基板２の表面に塗布する方法であれば、特に限定されない。その具体例としては、例えば、ディスペンサー、スクリーン印刷、インクジェット等の塗布手段が挙げられる。
　液状硬化性樹脂組成物３としては、セルフアライメント性を確保するために、接合に用いられるハンダの融点におけるゲル化時間が３５～７５秒の範囲、さらには、３５～５０秒の範囲であるような液状の硬化性樹脂組成物であることが好ましい。このような液状の硬化性樹脂組成物を用いた場合には、後述するリフロー工程において、溶融したハンダによるセルフアライメントに要する時間を充分に確保することができる。なお、前記ゲル化時間が３５秒未満の場合には、セルフアライメントによる位置補正が充分に行われる前に、液状硬化性樹脂組成物３の硬化が進行し、回路基板２に実装される表面実装部品の位置が硬化樹脂により固定されてしまうために、セルフアライメントが充分に行われなくなり、導通不良が発生しやすくなる。また、ゲル化時間が７５秒を超える場合には、硬化に要する時間が掛かりすぎて、液状硬化性樹脂組成物３中の成分の分解や揮発等によりボイドが発生しやすくなるとともに、リフロー後の後硬化に長時間を要するために生産性が低下する。
　液状硬化性樹脂組成物３としては、液状のエポキシ樹脂を樹脂成分とし、硬化剤、及び硬化促進剤、無機充填材等を含有するエポキシ樹脂組成物が好ましく用いられる。
　エポキシ樹脂としては、１分子中に２個以上のエポキシ基を有する化合物であれば特に限定されない。具体的には、例えば、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、ビフェニル型エポキシ樹脂、ｏ－クレゾールノボラック型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、ナフタレン環含有エポキシ樹脂、脂環式エポキシ樹脂、ブロム含有エポキシ樹脂、これらの水素添加型エポキシ樹脂等が挙げられる。
　また、硬化剤としては、エポキシ樹脂の硬化剤として作用する化合物であれば、特に限定なく用いられうる。その具体例としては、例えば、酸無水物、アミン類、イミダゾール類、フェノール樹脂、ポリチオール、シアネート等を用いることができる。このような硬化剤のうちでは、下記化学式（Ｉ）：
Figure JPOXMLDOC01-appb-C000003
 または化学式（ＩＩ）：
Figure JPOXMLDOC01-appb-C000004
 で表されるような硬化剤が、揮発性が低いために、リフロー工程においてボイドの発生の原因になりにくい点から好ましい。
　また、硬化促進剤として、エポキシ樹脂の硬化を促進するアミン系、ポリアミド系、イミダゾール系、ルイス酸系等の硬化促進剤であれば、特に限定なく用いられる。とくには、上述した化合物がエポキシ樹脂成分等を殻としてマイクロカプセル化された、所望の設定温度でのみ効率良く硬化を促進する性質を有するような、いわゆる潜在性硬化促進剤が好ましい。
　また、エポキシ樹脂組成物には、硬化された樹脂の線膨張係数を低下させたり、耐熱性を付与することを目的として無機充填材を含有することが好ましい。このような無機充填材の具体例としては、例えば、溶融シリカ、結晶シリカ、アルミナ、窒化珪素等が挙げられる。
　なお、含有される無機充填材の粒子径が大きすぎる場合には、リフロー工程におけるセルフアライメントが阻害されるおそれがある。そのために、無機充填材の粒子径としては、含有される粒子の最大粒径が５μｍ以下、さらには３μｍ以下であることが好ましい。
　また、無機充填材の配合割合としては、樹脂組成物全量に対して真比重換算で２０～４０質量％であることが好ましい。
　なお、上述したように液状硬化性樹脂組成物３は、接合に用いられるハンダの融点におけるゲル化時間が３５～７５秒の範囲であることが必要である。このようなゲル化時間を有する液状エポキシ樹脂組成物は、硬化剤及び硬化促進剤の種類及び配合割合を適宜調整することにより得ることができる。硬化剤及び硬化促進剤の種類にもよるが、特に、硬化促進剤の配合割合を比較的低く設定することが好ましい。具体的には、例えば、後述する実施例で用いたような、樹脂成分からなるマイクロカプセルに、アミン系の促進剤成分が含有されてなるような潜在性硬化促進剤を用いる場合には、組成物全量中に促進剤成分の比率が０．５質量％以下になるように調製することが好ましい。
　また、液状エポキシ樹脂組成物は、必要に応じて、分散安定剤、難燃剤、低弾性化剤、密着性付与剤、チクソ性付与剤、着色剤、希釈剤、消泡剤、カップリング剤等を含有してもよい。
　液状エポキシ樹脂組成物は、液状のエポキシ樹脂、硬化剤、硬化促進剤、無機充填材、その他、必要に応じて配合される各種成分を配合し、分散・混合することにより得られる。なお、塗布性を向上させるために、必要に応じて、有機溶剤を添加してもよい。有機溶剤としては、トルエン、キシレン、メチルエチルケトン、アセトン、メチルセロソルブ、ブチルカルビトール等が用いられる。
　次に、図２（Ｂ）に示すように、先の塗布工程の後に、回路基板２の表面に表面実装部品４を搭載する（搭載工程）。
　表面実装部品４としては、ＢＧＡ，ＬＧＡ、ＣＳＰ等のフリップチップ型のパッケージを有する表面実装部品であれば、特に限定なく用いられうる。なお、本実施形態においては、ＢＧＡ型の表面実装部品を用いた例を用いて説明する。
　ＢＧＡ型の表面実装部品４は、回路基板２の上面の複数の電極パッド１に対応するように、ハンダからなる複数のバンプ電極５を有する。なお、複数のバンプ電極５の表面には、公知の方法により、予め、別工程において、フラックス６が転写塗布されている。
　そして、図２（Ｃ）に示すように、表面実装部品４を搭載した回路基板２をリフロー処理することにより、バンプ電極５を溶融させるとともに、液状硬化性樹脂組成物３を硬化させる（リフロー工程）。リフロー工程は、リフロー炉を用いた一括リフローでも、ボンダやマウンタを用いた局所リフローであってもよい。
　リフロー工程においては、所定のプロファイルに従って温度制御しながら、ハンダの融点以上に昇温することによりバンプ電極５を溶融させた後、降温してハンダを固化させることにより、電極間の接合を形成する。この場合において、表面実装部品４は、溶融ハンダの界面張力によるセルフアライメントにより、複数の電極パッド１から形成される実装領域により正確に配置されるとともに、液状硬化性樹脂組成物３の硬化が進行する。なお、本実施形態においては、バンプ電極５を形成するハンダの融点におけるゲル化時間が、３５～７５秒の範囲である液状硬化性樹脂組成物３を用いるために、セルフアライメントに要する時間を充分に確保できるとともに、生産性にも優れている。前記ゲル化時間が短すぎる場合には、セルフアライメントが完了しないまま硬化が進行するおそれがあり、前記ゲル化時間が短すぎる場合には、液状硬化性樹脂組成物３中の成分が揮発や分解することによりボイドの発生が多くなるとともに、生産性が低下するおそれがある。
　本実施形態の構成によれば、リフロー処理の際に、電極パッド１が液状硬化性樹脂組成物で覆われないために、例え、ソルダレジスト等からガスが発生したとしても、速やかに、電極パッド１の周囲の開放部分から、ガスを逃がすことができる。また、電極パッド１は液状硬化性樹脂組成物３で覆われていないために、液状硬化性樹脂組成物３によっては、セルフアライメントが全く阻害されない。さらに、液状硬化性樹脂組成物３の、バンプ電極１１を形成するハンダの融点におけるゲル化時間が３５～７５秒の範囲であるために、セルフアライメントの時間を充分に確保できるとともに、ボイドの発生を抑制することができる。また、液状硬化性樹脂組成物３自身にはフラックス活性剤を配合しなくとも、電極部分にのみフラックス６を塗布することにより、酸化被膜の除去を行うことができる。
　以上説明した、本実施形態の表面実装方法によれば、回路基板に表面実装部品を実装することにより半導体装置のような実装部品構造体を得ることができる。本実施形態の表面実装方法は、複数のフリップチップ型の表面実装部品を積み重ねて接合するパッケージオンパッケージ（チップオンチップパッケージ）の実装を行う場合、あるいは、フリップチップ型の半導体チップをＩＣサブストレートに実装する場合など、特に、限定されることなく用いられうる。
　また、リフロー工程において溶融するハンダ成分は、表面実装部品のバンプ電極の側であっても、回路基板側の表面実装部品が実装される実装用電極の側にあってもよい。
　以下、本発明を実施例によって具体的に説明する。なお、本発明の範囲は、下記実施例により、何ら、限定して解釈されるものではない。
　はじめに、本実施例で用いた液状エポキシ樹脂組成物の調製に用いた原材料について説明する。
　（エポキシ樹脂）
・ビスフェノールＡ型エポキシ樹脂：ジャパンエポキシレジン（株）製「エピコート１００１」（エポキシ当量４７０）
・ビスフェノールＦ型エポキシ樹脂：東都化成工業（株）「ＹＤＦ８１７０」（エポキシ当量１６０）
・ナフタレン環含有エポキシ樹脂：ＤＩＣ（株）製「エピクロンＨＰ－４０３２Ｄ」（エポキシ当量１４３）
　（硬化剤）
・フェノール樹脂型硬化剤：上記化（Ｉ）で表される、明和化成（株）製「ＭＥＨ８０００Ｈ」（水酸基当量１４１）
・酸無水型硬化剤：上記化（ＩＩ）で表される、ジャパンエポキシレジン（株）製「エピキュアＹＨ３０６」（酸無水物当量２３４）
　（硬化促進剤）
・アミン系マイクロカプセル型潜在性硬化促進剤：旭化成ケミカルズ製「ノバキュアＨＸ３７２２」
・　アミン系硬化促進剤：味の素（株）製「アミキュアＰＮ２３」
　（無機充填材）
・溶融シリカ：ＭＲＣユニテック製「ＱＳ０７」（平均粒径０．７μｍ、最大粒径３μｍ、真比重２．２）を用いた。
・溶融シリカ：ＭＲＣユニテック製「ＱＳ０４」（平均粒径４μｍ、最大粒径１０μｍ、真比重２．２）を用いた。
・アルミナ：住友化学製「ＡＡ０４」（平均粒径０．５μｍ、最大粒径３μｍ、真比重４．０）
・アクリル系消泡剤：楠本化成（株）製「ＯＸ７７」
　上記原材料を用いて、下記表１に記載した配合組成により、実施例１～８及び比較例１～４の液状エポキシ樹脂組成物を調製した。なお、各液状エポキシ樹脂組成物はそれぞれ、表１で特定された、下記製造方法Ａ、Ｂ、Ｃのいずれかの方法により混合調製された。
（製造方法Ａ）
下記表１に示す配合割合で各成分を配合し、ホモディスパー（特殊機化工業製）を用いて、３００～５００ｒｐｍの条件で分散・混合した。
（製造方法Ｂ）
下記表１に示す配合割合で各成分を配合し、プラネタリーミキサーで混合した後、３本ロールを用いて分散した。
（製造方法Ｃ）
下記表１に示す配合割合で各成分を配合し、ビーズミル（ビューラー（株）製）を用いて分散・混合した後、さらにホモディスパー（特殊機化工業製）にて３００～５００ｒｐｍの条件で分散・混合した。
　なお、得られた液状エポキシ樹脂組成物は以下の方法により評価した。
　（１）ゲル化時間
２１７±２℃に設定したホットプレートに、約１ｇの液状エポキシ樹脂組成物を載置し、これを１秒間隔で攪拌して、攪拌不能になるまでの時間を測定した。
　（２）粘度
　調製直後の液状エポキシ樹脂組成物を、室温（２５℃）において、Ｂ型粘度計を用いて測定した。
　（３）接着強度
　セラミック基板上に液状エポキシ樹脂組成物を塗布し、２×２ｍｍのチップを貼り合わせ、後述する条件でリフロー処理したもの、及びリフロー処理後１２５℃３時間のアフターキュアを行ったものについてダイシェア強度の測定を行った。
　［実施例１～８、比較例１～２］
　回路基板として、ＢＧＡ搭載部としてディジーチェーン電極を有する、ＦＲ－４グレード回路基板（３２×１１５×０．８（ｍｍ））を用いた。なお、回路基板は１２０℃でベーキングした後、２４時間室温に放置したものを用いた。また、実装部品として、Ｓｎ－３．５Ａｇ－０．５Ｃｕの鉛フリーハンダ（融点２１７℃）からなる、ディジーチェーン電極に対応するペリフェラル配列のハンダボールが形成された電極を有するＰＫＧサイズ０．５ピッチのミニＢＧＡを用いた。
　はじめに、回路基板の表面に、電極部に載せないようにして、ディジーチェーンの中央部分等に、約０．０１gの液状エポキシ樹脂組成物をディスペンサーで塗布した。
　そして、ミニＢＧＡのハンダボールにフラックス（株式会社日本スペリア社 RM-5）を転写塗布した後、回路基板のディジーチェーン電極とミニＢＧＡのハンダボールとを位置合わせして搭載した。そして、それらを、ソーク温度１５０℃で１２０秒間、最高温度２４０℃で２２０℃以上を３０秒間のプロファイル条件に設定したリフロー炉に導入した（リフロー処理）。リフロー処理により、電極の接合と樹脂硬化が行われ半導体装置が得られた。なお、半導体装置は各実施例及び比較例につき、２５個作成した。
　そして、得られた半導体装置を次のような評価方法により評価した。
　（４）初期接続性
　回路基板表面の導体配線に形成された測定用端子にデジタルマルチメーターのプローブを当てて、電気的動作確認を行い、任意に選んだ２０個の半導体装置のうち、導通不良が発生したものの個数により初期接続性を評価した。
　（５）ＤＳＣ反応率
　任意に選んだ５個の半導体装置の、搭載されたミニＢＧＡを引き剥がし、硬化した樹脂成分を回収した。そして、回収された樹脂成分の発熱量を示差走査熱量計（ＤＳＣ）により測定した。そして、予め測定された未硬化樹脂の発熱量に対する、回収された樹脂成分の発熱量の割合を算出した。
　（６）残留ボイド量評価
　得られた半導体装置のミニＢＧＡ側から研削し、ミニＢＧＡと回路基板との間に形成された硬化樹脂層におけるボイドの発生の有無を断面観察により確認した。そして、硬化樹脂中に残留するボイドの大きさが３０μｍ未満であって、かつ全残留ボイドの合計面積が半導体素子の面積に対して５％未満であるものを「○」、硬化樹脂中に残留するボイドの大きさが３０μｍ未満であって、かつ全残留ボイドの合計面積が半導体素子の面積に対して５％以上３０％未満であるものを「△」、硬化樹脂中に残留するボイドの大きさを問わず、全残留ボイドの合計面積が半導体素子の面積に対して３０％以上であるものを「×」と評価した。
　（７）発生ボイド量評価
　また、ミニＢＧＡの代わりにカバーガラス（ガラスチップ）を搭載し、上述したのと同様のプロファイル条件を作成することができるリフローシミュレーターと呼ばれる高温観察装置を用い、カバーガラス越しに上面からボイドの発生をリアルタイムに観察した。そして、１０個未満のボイドがガラスカバーの端部に向かって湧き上がるのが観察された場合を「○」、１０個以上５０個未満のボイドがガラスカバーの端部に向かって湧き上がるのが観察された場合を「△」、それ以上のボイドが連続的に湧き上がったものを「×」と評価した。
　（８）温度サイクル（ＴＣ）性
　初期接続性（４）の評価において、断線不良が認められない半導体装置を１０個用意し、これらの温度サイクル性を評価した。これらのサンプルに－５５℃で３０分間、１２５℃で３０分間を１サイクルとする気相中での温度サイクルを与え、２０００サイクルまで１００サイクルごとに半導体装置の動作確認を導通確認により行い、１０％異常抵抗値が上昇したものを動作不良と判定した。そして、１０個のサンプルのうち動作不良が発生した個数が５個に達したときのサイクル数により評価した。
　（９）落下試験
　初期接続性（４）の評価において、断線不良が認められない半導体装置を５個用意し、これらの落下信頼性を評価した。所定のホルダーに半導体装置をセットし、総重量を１００gとなるようにして１７０ｃｍからの落下試験を実施し、樹脂クラックの発生回数及び電気的な瞬断が発生するまでの回数を評価した。
　結果を表１に示す。
Figure JPOXMLDOC01-appb-T000005
　本発明に係る実施例１～８においては、初期接続性評価において、導通不良が全く見られなかった。一方、ゲル時間が短かった比較例１においては、２０個中３個の導通不良が発生した。これは、リフロー時における液状硬化樹脂の硬化速度が速すぎることにより、セルフアライメントが行われる時間が充分に確保できなかったためであると思われる。また、ゲル化時間が長すぎる比較例２においては、発生ボイド量及び残留ボイド量の何れも多かった。これは、リフロー処理において硬化が速やかに進行しないために、未反応成分が揮発したためであると思われる。
　以上説明されたように、本発明の一局面は、バンプ電極を有するフリップチップ型の表面実装部品を、前記バンプ電極と接合される実装用電極を有する回路基板に実装するための表面実装方法であって、前記バンプ電極または前記実装用電極の何れか一方がハンダで形成されており、前記実装用電極の形成面及び前記バンプ電極の形成面の少なくともいずれか一方の面に、電極を覆わないようにアンダーフィル用の液状硬化性樹脂組成物を塗布する塗布工程と、前記塗布工程の後、前記バンプ電極と前記実装用電極とが対向するように前記表面実装部品を前記回路基板に搭載する搭載工程と、前記表面実装部品を搭載した前記回路基板をリフロー処理することにより、前記ハンダを溶融させるとともに、前記液状硬化性樹脂組成物を硬化させるためのリフロー工程とを備え、前記液状硬化性樹脂組成物の、前記ハンダの融点におけるゲル化時間が３５～７５秒の範囲であることを特徴とする表面実装方法である。
　このような方法によれば、リフロー硬化同時工法により、フリップチップ型の実装部品を回路基板に実装してアンダーフィル構造を形成する場合において、ボイドの原因となりうる発生したガスを、樹脂で被覆されていない電極部分から逃がすことができるために、硬化したアンダーフィル樹脂中にボイドが残りにくくなる。また、電極が液状硬化性樹脂組成物により被覆されていないので、溶融したハンダは、界面張力により自由に変形することができるために、セルフアライメント作用を全く阻害しない。さらに、ハンダの融点に対する液状エポキシ樹脂組成物のゲル化時間が上記範囲にある場合には、溶融したハンダによるセルフアライメントに要する時間を充分に確保することができるとともに、ボイドの発生を低減することができる。
　また、前記液状硬化性樹脂組成物がフラックス活性剤を含有せず、且つ、前記バンプ電極または前記実装用電極にはフラックス活性剤が塗布または混合されていることが好ましい。従来のリフロー硬化同時工法においては、電極上に液状エポキシ樹脂組成物を塗布するために、液状樹脂組成物中にフラックス活性剤を配合して、リフロー処理の際にフラックス活性剤により電極表面の金属酸化膜を除去する必要があった。このような場合、リフロー処理の際にフラックス活性剤自身が揮発や分解することによりガス化することもあった。本発明の方法においては、電極表面には液状硬化性樹脂組成物を塗布しないので、液状樹脂組成物中にフラックス活性剤を配合する必要がないために、バンプ電極にフラックス活性剤を予め転写形成したり、ハンダ中に含有されるフラックス活性剤により、接合部のみにフラックス活性剤を付着させることができる。これにより、残留するボイドの量を大幅に低減することができる。
　さらに、前記回路基板として、前記バンプ電極と接合される実装用電極を有する、フリップチップ型の表面実装部品を用いることが好ましい。このような場合には、パッケージオンパッケージやチップオンチップと呼ばれる、積層型の半導体装置が得られる。
　また、本発明の実装部品構造体は、上記何れかの表面実装方法を用いて、フリップチップ型の表面実装部品を回路基板に実装して得られるものである。
　また、本発明のアンダーフィル用液状エポキシ樹脂組成物は、電極を構成するハンダの融点におけるゲル化時間が３５～７５秒の範囲であることを特徴とする。このようなエポキシ樹脂組成物は、上記実装方法において、セルフアライメント性を充分に確保することができる。
　また、前記アンダーフィル用液状エポキシ樹脂組成物は、フラックス活性剤を含有しないことが好ましい。
　また、前記アンダーフィル用液状エポキシ樹脂組成物は、上述した化学式（Ｉ）または化学式（ＩＩ）で表される硬化剤を含有することが好ましい。このような硬化剤は、比較的高温のリフロー条件においても、揮発しにくいために、ボイドの発生をより低減することができる。
　また、前記アンダーフィル用液状エポキシ樹脂組成物は、最大粒径が５μm以下である無機充填材を、樹脂組成物全量に対して真比重換算で２０～４０質量％含有することが好ましい。最大粒径が５μm以下の無機充填材上記割合で配合する場合には、セルフアライメントを阻害することなく、硬化したアンダーフィル樹脂の線膨張率を低下させることができる。
　また、前記無機充填材が、球状非晶質シリカ又はアルミナの少なくとも何れか一方を含有することが好ましい。
　本発明によれば、フリップチップ型の表面実装部品の実装工程において、アンダーフィル樹脂にボイドが残りにくく、また、溶融したハンダによるセルフアライメント作用を充分に発揮させることができる。

Claims (9)

  1. 　バンプ電極を有するフリップチップ型の表面実装部品を、前記バンプ電極と接合される実装用電極を有する回路基板に実装するための表面実装方法であって、
    　前記バンプ電極または前記実装用電極の何れか一方がハンダで形成されており、
    　前記実装用電極の形成面及び前記バンプ電極の形成面の少なくともいずれか一方の面に、該電極を覆わないようにアンダーフィル用の液状硬化性樹脂組成物を塗布する塗布工程と、
    　前記塗布工程の後、前記バンプ電極と前記実装用電極とが対向するように前記表面実装部品を前記回路基板に搭載する搭載工程と、
    　前記表面実装部品を搭載した前記回路基板をリフロー処理することにより、前記ハンダを溶融させるとともに、前記液状硬化性樹脂組成物を硬化させるためのリフロー工程とを備え、
    　前記液状硬化性樹脂組成物の、前記ハンダの融点におけるゲル化時間が３５～７５秒の範囲であることを特徴とする表面実装方法。
  2. 　前記液状硬化性樹脂組成物がフラックス活性剤を含有せず、且つ、前記バンプ電極または前記実装用電極にはフラックス活性剤が塗布または混合されている請求項１に記載の表面実装方法。
  3. 　前記回路基板として、前記バンプ電極と接合される実装用電極を有するフリップチップ型の表面実装部品を用いる請求項１または２に記載の表面実装方法。
  4. 　請求項１～３の何れか１項に記載の表面実装方法を用いて、フリップチップ型の表面実装部品を回路基板に実装して得られることを特徴とする実装部品構造体。
  5. 　請求項１～３のいずれか１項に記載された表面実装方法に用いられる、前記ハンダの融点におけるゲル化時間が３５～７５秒の範囲であることを特徴とするアンダーフィル用液状エポキシ樹脂組成物。
  6. 　フラックス活性剤を含有しない請求項５に記載のアンダーフィル用液状エポキシ樹脂組成物。
  7. 　下記化学式（Ｉ）：
    Figure JPOXMLDOC01-appb-C000001
     または化学式（ＩＩ）：
    Figure JPOXMLDOC01-appb-C000002
     で表される硬化剤を含有する請求項５または６に記載のアンダーフィル用液状エポキシ樹脂組成物。
  8. 　最大粒径が５μm以下である無機充填材を、樹脂組成物全量に対して真比重換算で２０～４０質量％の割合で含有する請求項５～７の何れか１項に記載のアンダーフィル用液状エポキシ樹脂組成物。
  9. 　前記無機充填材が、球状非晶質シリカ又はアルミナの少なくとも何れか一方を含有する請求項８に記載のアンダーフィル用液状エポキシ樹脂組成物。
PCT/JP2010/050566 2009-01-21 2010-01-19 実装部品の表面実装方法、その方法を用いて得られる実装部品構造体、及びその方法に用いられるアンダーフィル用液状エポキシ樹脂組成物 WO2010084858A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-010829 2009-01-21
JP2009010829A JP2010171118A (ja) 2009-01-21 2009-01-21 実装部品の表面実装方法、その方法を用いて得られる実装部品構造体、及びその方法に用いられるアンダーフィル用液状エポキシ樹脂組成物

Publications (1)

Publication Number Publication Date
WO2010084858A1 true WO2010084858A1 (ja) 2010-07-29

Family

ID=42355911

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/050566 WO2010084858A1 (ja) 2009-01-21 2010-01-19 実装部品の表面実装方法、その方法を用いて得られる実装部品構造体、及びその方法に用いられるアンダーフィル用液状エポキシ樹脂組成物

Country Status (2)

Country Link
JP (1) JP2010171118A (ja)
WO (1) WO2010084858A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3291285A1 (en) * 2016-08-31 2018-03-07 Kinpo Electronics, Inc. Semiconductor package structure with a polymer gel surrounding solders connecting a chip to a substrate and manufacturing method thereof
CN112713167A (zh) * 2019-10-25 2021-04-27 成都辰显光电有限公司 一种显示面板及显示面板的制备方法
CN112735956A (zh) * 2019-10-14 2021-04-30 昇贸科技股份有限公司 一种封装组件焊接于电路基板的方法及热固性树脂组合物
CN118412412A (zh) * 2024-06-27 2024-07-30 惠科股份有限公司 发光元件的制备方法及显示装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5723665B2 (ja) * 2011-04-25 2015-05-27 ナミックス株式会社 先供給型液状半導体封止樹脂組成物
JP5938417B2 (ja) * 2011-11-29 2016-06-22 ナミックス株式会社 一液型エポキシ樹脂組成物
DE102012103430B4 (de) * 2012-04-19 2015-10-22 Ev Group E. Thallner Gmbh Verfahren zum Heften von Chips auf ein Substrat
JP2014091744A (ja) 2012-10-31 2014-05-19 3M Innovative Properties Co アンダーフィル組成物、半導体装置およびその製造方法
JP6398008B2 (ja) * 2015-07-14 2018-09-26 ゴルテック．インク フリップダイの組立方法、製造方法、装置及び電子機器
US11495564B2 (en) 2018-05-25 2022-11-08 Panasonic Intellectual Property Management Co., Ltd. Electronic-part-reinforcing thermosetting resin composition, semiconductor device, and method for fabricating the semiconductor device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000100870A (ja) * 1998-09-24 2000-04-07 Nippon Rekku Kk 半導体部品の製造方法
JP2002203874A (ja) * 2000-12-28 2002-07-19 Toray Eng Co Ltd チップの実装方法
JP2004247531A (ja) * 2003-02-14 2004-09-02 Misuzu Kogyo:Kk 電子部品の実装方法
JP2005142210A (ja) * 2003-11-04 2005-06-02 Seiko Epson Corp 半導体実装基板の製造方法、半導体実装基板、３次元実装型半導体装置の製造方法、３次元実装型半導体装置、及び電子機器
JP2008239822A (ja) * 2007-03-27 2008-10-09 Matsushita Electric Works Ltd 熱硬化性樹脂組成物及び電子デバイス

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004063524A (ja) * 2002-07-25 2004-02-26 Toshiba Corp 実装装置及びその実装方法若しくはプリント配線基板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000100870A (ja) * 1998-09-24 2000-04-07 Nippon Rekku Kk 半導体部品の製造方法
JP2002203874A (ja) * 2000-12-28 2002-07-19 Toray Eng Co Ltd チップの実装方法
JP2004247531A (ja) * 2003-02-14 2004-09-02 Misuzu Kogyo:Kk 電子部品の実装方法
JP2005142210A (ja) * 2003-11-04 2005-06-02 Seiko Epson Corp 半導体実装基板の製造方法、半導体実装基板、３次元実装型半導体装置の製造方法、３次元実装型半導体装置、及び電子機器
JP2008239822A (ja) * 2007-03-27 2008-10-09 Matsushita Electric Works Ltd 熱硬化性樹脂組成物及び電子デバイス

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3291285A1 (en) * 2016-08-31 2018-03-07 Kinpo Electronics, Inc. Semiconductor package structure with a polymer gel surrounding solders connecting a chip to a substrate and manufacturing method thereof
CN107785331A (zh) * 2016-08-31 2018-03-09 金宝电子工业股份有限公司 封装结构及其制作方法
CN112735956A (zh) * 2019-10-14 2021-04-30 昇贸科技股份有限公司 一种封装组件焊接于电路基板的方法及热固性树脂组合物
CN112713167A (zh) * 2019-10-25 2021-04-27 成都辰显光电有限公司 一种显示面板及显示面板的制备方法
CN112713167B (zh) * 2019-10-25 2023-05-19 成都辰显光电有限公司 一种显示面板及显示面板的制备方法
CN118412412A (zh) * 2024-06-27 2024-07-30 惠科股份有限公司 发光元件的制备方法及显示装置

Also Published As

Publication number Publication date
JP2010171118A (ja) 2010-08-05

Similar Documents

Publication Publication Date Title
WO2010084858A1 (ja) 実装部品の表面実装方法、その方法を用いて得られる実装部品構造体、及びその方法に用いられるアンダーフィル用液状エポキシ樹脂組成物
JP5581576B2 (ja) フラックス活性剤、接着剤樹脂組成物、接着ペースト、接着フィルム、半導体装置の製造方法、及び半導体装置
KR100578697B1 (ko) 반도체 장치의 제조방법
JP5004351B2 (ja) 半導体装置の製造方法
US20030218261A1 (en) Semiconductor flip-chip package and method for the fabrication thereof
JP5296996B2 (ja) 熱硬化性樹脂組成物及び電子デバイス
WO2013125086A1 (ja) 半導体用接着剤、フラックス剤、半導体装置の製造方法及び半導体装置
JP5915727B2 (ja) 半導体装置及びその製造方法
TW200839968A (en) Conductive ball-or pin-mounted semiconductor packaging substrate, method for manufacturing the same and conductive bonding material
JP6800140B2 (ja) フリップチップ実装体の製造方法、フリップチップ実装体、および先供給型アンダーフィル用樹脂組成物
JP2017119287A (ja) 樹脂フラックスはんだペースト及び実装構造体
JP4206631B2 (ja) 熱硬化性液状封止樹脂組成物、半導体素子の組立方法及び半導体装置
US20180229333A1 (en) Solder paste and mount structure obtained by using same
JP2013256584A (ja) 熱硬化性樹脂組成物およびフラックス組成物とそれを用いた半導体装置
US7279359B2 (en) High performance amine based no-flow underfill materials for flip chip applications
WO2004059721A1 (ja) 電子部品装置
JP6956365B2 (ja) はんだペーストとそれにより得られる実装構造体
JP6187894B2 (ja) 回路装置の製造方法、半導体部品の実装構造および回路装置
JP4876935B2 (ja) エポキシ樹脂組成物及び半導体装置
JP2020163404A (ja) はんだペーストおよび実装構造体
JP5867584B2 (ja) 半導体用接着剤及び半導体装置の製造方法
JP5493327B2 (ja) 封止充てん用樹脂組成物、並びに半導体装置及びその製造方法
JP2008085264A (ja) 半導体装置
JP2015108155A (ja) アンダーフィル用液状エポキシ樹脂組成物、並びにそれを用いた実装部品構造体及び実装部品の表面実装方法
JP4729873B2 (ja) 半導体素子の組立方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10733465

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 10733465

Country of ref document: EP

Kind code of ref document: A1