[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

WO2005079066A1 - Scan line conversion device - Google Patents

Scan line conversion device Download PDF

Info

Publication number
WO2005079066A1
WO2005079066A1 PCT/JP2005/001911 JP2005001911W WO2005079066A1 WO 2005079066 A1 WO2005079066 A1 WO 2005079066A1 JP 2005001911 W JP2005001911 W JP 2005001911W WO 2005079066 A1 WO2005079066 A1 WO 2005079066A1
Authority
WO
WIPO (PCT)
Prior art keywords
image data
data
line
scanning line
video signal
Prior art date
Application number
PCT/JP2005/001911
Other languages
French (fr)
Japanese (ja)
Inventor
Toshiki Tada
Original Assignee
Matsushita Electric Industrial Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co., Ltd. filed Critical Matsushita Electric Industrial Co., Ltd.
Publication of WO2005079066A1 publication Critical patent/WO2005079066A1/en

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0117—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
    • H04N7/012—Conversion between an interlaced and a progressive signal

Definitions

  • the present invention relates to a scanning line conversion device, and more particularly to a scanning line conversion device including an image interpolation process for outputting a video.
  • scanning line conversion is performed by holding a plurality of line memories capable of holding a plurality of lines, and by holding image data for a plurality of lines in the line memory, the image data of a plurality of lines from the line memory is stored.
  • the scanning line conversion is performed using, for example, the method described in Patent Document 1!
  • FIG. 7 is a diagram showing a configuration of a conventional scanning line conversion device.
  • the scanning line conversion device 105 includes first to third line memories 101a to 101c, a line memory control unit 102, and a scanning line conversion circuit 104 including an image generation circuit 103.
  • the first to third line memories 101 a to 101 c hold image data for three lines, and the line memory control unit 102 controls the image generation circuit 103 to perform an image necessary for an interpolation operation. Data is controlled so as to be output from the first to third line memories 101a to 101c.
  • the image generation circuit 103 performs an interpolation operation by using a plurality of data input from the first to third line memories 101a to 101c to perform scan line conversion. .
  • Patent Document 1 Japanese Patent Application Laid-Open No. 2002-64791
  • the present invention has been made to solve the above-described conventional problems, and has a higher accuracy than outputting the same line data twice while reducing line memory and simplifying line memory control. It is an object of the present invention to obtain a scanning line conversion device capable of realizing the above scanning line conversion.
  • the present invention simplifies line control by holding only one line memory, and changes the timing of twice output of one line of image data. In this way, image data was partially retained, necessary data was generated by appropriately interpolating, and scanning line conversion was performed.
  • a scanning line conversion device includes a line memory that holds one or more lines of interlaced image data, and a progressive rate image data of the same interlace from the line memory.
  • a line memory control circuit for controlling the input / output of the line memory so as to output the image data twice, and a video signal holding circuit for holding the image data output at the progressive rate. Retained And a scanning line conversion circuit for performing a scanning line conversion using the image data and the input data from the line memory.
  • a scanning line conversion device is the scanning line conversion device according to claim 1, wherein the line memory control circuit converts the twice output of the interlaced image data to a progressive rate. It is characterized in that the output is shifted by one line.
  • a scanning line conversion device is the scanning line conversion device according to claim 2, wherein the video signal holding circuit holds image data of an odd number line of progressive rate output, and The line conversion circuit interpolates the image data having the odd line of the progressive rate held therein by using the image data of the odd line of the progressive rate held by the video signal holding circuit, and further calculates the progressive rate. It is characterized in that progressive-rate image data of an even-numbered line is interpolated using image data of an odd-numbered line.
  • a scanning line conversion device is the scanning line conversion device according to claim 1, wherein the video signal holding circuit is configured so that a pixel (a is a natural number) of a bits of all pixels of one line It is characterized by holding image data of a plurality of lines in the vertical direction by holding image data of b bits (b is a natural number and b ⁇ a).
  • a scanning line conversion device is the scanning line conversion device according to claim 3, wherein the video signal holding circuit holds the image data every n pixels (n is a natural number),
  • the scanning line conversion circuit performs an interpolation operation using the image data held by the image signal holding circuit, and holds the image data.
  • the interpolation operation circuit generates horizontal pixels.
  • a vertical interpolation operation is performed using the image data held by the signal holding circuit and the input data from the line memory, or the horizontal image data generated by the interpolation operation circuit and the line
  • An image generation circuit for generating image data by performing vertical interpolation using input data from a memory, and outputting image data of an even line of a progress plate to the video signal holding circuit.
  • the second image data generated by the image generation circuit using the data and the input data from the line memory is alternately output.
  • the scanning line conversion device is the scanning line conversion device according to claim 5, wherein the image generation circuit uses the data held by the video signal holding circuit to calculate an average value. It is characterized in that image data is generated by performing interpolation.
  • a scanning line conversion device is the scanning line conversion device according to claim 5, wherein the image signal holding circuit holds the image data every other pixel, and the interpolation operation circuit Averaging in the horizontal direction using the data held in the video signal holding circuit, and further using the data generated by the average in the horizontal direction obtained by the interpolation operation circuit, Horizontal image data is generated by performing an interpolation process with data of several pixels before and after the data held by the video signal holding circuit.
  • the scanning line conversion device is the scanning line conversion device according to claim 3, wherein the video signal holding circuit holds the image data every two pixels,
  • the image data output of the even-numbered line is a first image data output generated by interpolation between the image data held by the video signal holding circuit and the input data from the line memory, and the current image data.
  • the data held by the video signal holding circuit at the position one pixel before the current image data, the current image data of the input data from the line memory, and the image data of one pixel before and after the current image data are used.
  • An interpolation operation is performed by using the data held by the video signal holding circuit, the current image data of the input data from the line memory, and the image data of each pixel before and after the current image data.
  • a scanning line conversion device is the scanning line conversion device according to claim 1.
  • the scanning line conversion circuit has a video signal shaping circuit for shaping a video signal by data converted from interlaced image data to a progressive rate
  • the video signal holding circuit includes a video signal shaping circuit. It is characterized by sharing a storage element.
  • a scanning line conversion device is the scanning line conversion device according to claim 3, wherein the weight of the interpolation operation is selectively set based on the type of video by setting a register. It is a feature.
  • a scanning line conversion device is the scanning line conversion device according to claim 10, wherein the weighting of the interpolation calculation is set to a video up to a line preceding the line to be subjected to the interpolation calculation. It is characterized in that it is automatically set based on data.
  • a scanning line conversion device is the scanning line conversion device according to claim 5, wherein the interpolation operation circuit is image data held by the video signal holding circuit. It is characterized in that interpolation processing is performed using four pixels of data, two pixels before and after the image data, and the interpolation processing is performed to generate pixels in the horizontal direction. .
  • a line memory for holding one or more lines of interlaced image data, and the same interlaced image data from the line memory twice at a progressive rate.
  • a line memory control circuit that controls input / output of the line memory so as to output the image data, and a video signal holding circuit that holds the image data output at the progressive rate.
  • a scanning line conversion circuit that performs scanning line conversion using image data and the input data from the line memory is provided. Also, high-precision scanning line conversion can be realized. It also controls the line memory. It is possible to simplify the line memory control circuit which is simpler than the conventional multi-line control. Further, there is an effect that access resources and the like necessary for acquiring image data for a plurality of line memories from an external memory or the like can be significantly reduced.
  • FIG. 1 is a configuration diagram of a scanning line conversion device according to Embodiments 1 and 2 of the present invention.
  • FIG. 2 is a diagram showing a line output timing of twice-output data from a line memory of the scanning line conversion device according to the first embodiment of the present invention.
  • FIG. 3 is an input timing diagram of an image in each line of scanning line conversion in the scanning line conversion device according to the first embodiment of the present invention.
  • FIG. 4 is a data output timing diagram after interpolation of each line in the scanning line conversion device according to the first embodiment of the present invention.
  • FIG. 5 is an input timing diagram of an image in each line of the scanning line conversion in the scanning line conversion device according to the second embodiment of the present invention.
  • FIG. 6 is a data output timing chart after interpolation of each line in the scanning line conversion device according to the second embodiment of the present invention.
  • FIG. 7 is a configuration diagram of a conventional scanning line conversion device.
  • FIG. 1 is a configuration diagram of a scanning line conversion device according to Embodiment 1 of the present invention.
  • 201 is a line memory
  • 202 is a line memory control circuit
  • 203 is a horizontal interpolation processing circuit
  • 204 is a vertical interpolation processing circuit
  • 205 is a video signal holding circuit
  • 206 is a scanning line conversion circuit
  • 207 is a scanning line conversion circuit.
  • the scanning line conversion circuit 206 includes a horizontal interpolation processing circuit (interpolation operation circuit) 203, a vertical interpolation processing circuit (image generation circuit) 204, a video signal holding circuit 205, and a video signal holding control circuit.
  • the line memory 201 holds one line of image data at the interlace rate, and the line memory control circuit 202 performs twice-out control at the progressive rate, and the image data is transferred to the scanning line conversion circuit 206. Is input to
  • the video signal holding circuit 205 holds the image data input from the line memory 201.
  • the horizontal interpolation processing circuit 203 uses the image data held in the video signal holding circuit 205 and the image data from the line memory 201. To interpolate the average value.
  • the vertical interpolation processing circuit 204 receives the image data held by the video signal holding circuit 205 and the image data from the line memory 201, or the image data interpolated and generated by the horizontal interpolation processing circuit 203 and the line data from the line memory 201. Average value interpolation using the image data of
  • the video signal holding control circuit 208 holds data every m pixels (m is an integer) for every n pixels that can be held by the video signal holding circuit 205, and stores the held pixel data.
  • the video signal holding circuit 205 is controlled so that a bit can be selected for each pixel.
  • the video signal shaping circuit 209 shapes the video signal from the data obtained by converting the interlaced image data into the progressive rate. Note that the video signal holding circuit 205 shares the storage element of the video signal shaping circuit 209.
  • FIG. 2 is a diagram illustrating a configuration of the scanning line conversion device according to the first embodiment of the present invention.
  • FIG. 9 is a diagram showing a line output timing of twice output data.
  • the timing of the second output is that the data of the first line of the interlace is output as the data of the first line of the progressive, and the data of the second line of the progressive rate is output.
  • Output the data of the second line of the interlace rate output the data of the second line of the interlace rate as the data of the third line of the progressive rate, and output the data of the third line of the interlace rate as the data of the fourth line of the progressive rate.
  • the image data output from the line memory 201 is held by the video signal holding circuit 205 once for every two pixels.
  • FIG. 3 is a diagram showing an input timing of an image in each line of the scanning line conversion in the scanning line conversion device according to the first embodiment of the present invention.
  • Y11 represents the first pixel of the 720 pixels in the first line of the video output effective line in progressive
  • Y12 represents the second pixel of the 720 pixels of the video output effective line.
  • Y21 represents the first pixel of the 720 pixels in the second line of the video output effective line in the same manner.
  • Each of the data described in FIG. 3 is a data description when the scanning line conversion circuit 206 manually inputs the data from the line memory 201 twice. .., ⁇ 13, ⁇ 15,..., ⁇ 21, ⁇ 23, ⁇ 25,... Are held data of one pixel for every two pixels held in the video signal holding circuit 205, and are sequentially displayed each time line data is input. The signal is held in the signal holding circuit 205. Note that, among the data described in FIG. 3, the data encircled is the retained data.
  • the odd-numbered lines of the progressive rate become the progressive output as they are, and the even-numbered lines generate the image data by the interpolation processing.
  • FIG. 4 is a data output timing chart after interpolation of each line in the scanning line conversion device according to the first embodiment of the present invention. At this time, average value interpolation is used as the interpolation processing. Note that, among the data described in FIG. 4, the data encircled is the retained data.
  • odd-numbered data # 21 which is an even-numbered line of the progressive rate
  • Y21 data which is data of the third line of the progressive rate
  • a video signal By using the Y11 data of the first line of the progressive rate stored by the holding circuit 205 and performing the average value interpolation by the vertical interpolation processing circuit 204, the first effective pixel of the second line of the progressive rate is obtained. To generate Y21 '.
  • # 22 which is the even data of the even line of the progressive rate, is stored in the line memory 2
  • the Y22 data which is output data twice output from 01, is subjected to average value interpolation by the vertical interpolation processing circuit 204 using the Y12 ′ data of the first line of the progressive rate in FIG. Generate output data Y22 'for the line.
  • the Y12 ′ data is data that is not held by the video signal holding circuit 205
  • a horizontal interpolation processing circuit 203 performs average value interpolation in the horizontal direction using one piece of data.
  • the horizontal interpolation processing circuit 203 generates the image data in the horizontal direction, for example, when the Y14 ′ data not held by the video signal holding circuit 205 is generated, the video signal holding circuit 205 The average value interpolation is performed using the data Y11, Y13, Y15, and Y17 held in the above, and the video signal holding circuit is performed using the data Y12 ′, Yl4 ′, and Y16 ′ generated by the average value interpolation.
  • the horizontal image data Y14 ′ ′′ may be generated by further performing an interpolation process with the several pixels Y11, Y13, Y15, and Y17 before and after the data held in 205.
  • the line memory 201 that holds the interlaced image data of one or more lines, and the same interlaced image data from the line memory 201
  • a line memory control circuit 102 for controlling the input and output of the line memory 201, and a video signal holding circuit 205 for holding the image data output at the progressive rate, so that the image data is output twice at a progressive rate.
  • a scanning line conversion circuit 206 that performs a scanning line conversion using the image data held by the video signal holding circuit 205 and the image data from the line memory 201 is provided.
  • the even-numbered data of the progressive-rate even-numbered line is generated by performing the odd-numbered pixel data held in the video signal holding circuit 205 as the odd-numbered line of the progressive-rate data.
  • the pixel data at the even-numbered position of the odd-numbered line generated by the interpolation processing is interpolated with the input data from the line memory 201 to generate the even-numbered data of the even-numbered line.
  • the weighting of the interpolation operation can be selected and set based on the type of video, for example, by setting a register (not shown) or the like.
  • the learning can be performed automatically based on the video data up to the line preceding the line to be set.
  • the circuit configuration is the same as in the first embodiment, and a description thereof will not be repeated.
  • the video signal is output twice from the line memory 201 at the progressive rate, and the video signal holding circuit 205 outputs the video signal in the odd-numbered line of the progressive output.
  • the holding circuit 205 holds the image data every two pixels.
  • FIG. 5 is a diagram showing an input timing of image data of each line in the scanning line conversion device according to the second embodiment of the present invention. Note that, among the data described in FIG. 5, the data circled are retained data.
  • Each data in FIG. 5 indicates input data from the line memory 201 in each line.
  • the input data from the line memory 201 is used as it is as the output data as before, and the interpolation processing is performed on the even-numbered lines of the progressive plate, and the new, Generate and output data
  • FIG. 6 is a diagram showing data output timing of each line after interpolation in the scanning line conversion device according to the second embodiment of the present invention. Among the data shown in FIG. 6, those circled are held data.
  • the vertical interpolation processing circuit 204 when generating data of the first pixel on the even-numbered line of the progressive rate, for example, when generating Y21 of the second line of the progressive rate, the data held by the video signal holding circuit 205 The average value interpolation is performed by the vertical interpolation processing circuit 204 using the Y11 data of the following formula and the Y21 data of the third line of the progressive rate output from the line memory 201, thereby generating the average value.
  • the Y12 ′ data is data that is not held in the video signal holding circuit 205. This is valid data in the vicinity of the image data Y22 ′ that is the image to be generated at present.
  • the Y21 data held in the video signal holding circuit which is valid data in the vicinity of ⁇ 22, which is the same as the Y11 data in the first line of the progressive rate held in the video signal holding circuit 205, and
  • the Y12 'data can be generated by performing horizontal interpolation processing by the horizontal interpolation processing circuit 203 using the values of ⁇ 22 data and ⁇ 23 data which are output data twice output from the line memory 201. You can get more Y22 '.
  • the image data Y22' is obtained. It is possible to prevent a decrease in image interpolation performance due to holding of past data for each pixel.
  • the vertical interpolation processing circuit 204 is used by using the Y16 'data of the first line of the progressive rate and the # 26 data output twice from the line memory 201. This is generated by performing mean value interpolation in the vertical direction.
  • the Y16 ′ data is not held in the video signal holding circuit 205, similarly to the above, the first line of the progressive rate, which is valid data near the image data Y26 ′ to be generated at present,
  • the effective data in the vicinity of the image data ⁇ 26 to be generated at the same time the ⁇ ⁇ 25 and ⁇ 26 data which are output twice from the line memory 201 and the video signal holding circuit 205
  • the Y16 'data is generated by performing horizontal interpolation processing by the horizontal interpolation processing circuit 203 using the value of the ⁇ 27 data of the third line of the retained progressive rate, thereby obtaining Y26'. be able to.
  • the horizontal interpolation processing circuit 203 uses the values of the data # 25, Y26, Y27, and Y17, which are the effective data in the vicinity of the currently generated! / Image data # 26, to perform horizontal interpolation processing. Is performed to obtain the Y26 'data, it is possible to prevent a decrease in image interpolation performance due to holding the past data every two pixels.
  • the image data input from the line memory 201 is used.
  • the average value interpolation it is possible to generate the video signal of the even-numbered line of the progressive rate.
  • the line memory 201 that holds one or more lines of interlaced image data, and the same interlaced image data is output twice from the line memory 201 at a progressive rate.
  • a line memory control circuit 202 for controlling the input / output of the line memory 201, and a video signal holding circuit 205 for holding the image data output at the progressive rate. Since the image signal holding circuit 205 includes the held image data and the scanning line conversion circuit 206 that performs the scanning line conversion using the image data from the line memory 201, the video signal holding circuit 205 converts the image data every two pixels.
  • the data Y14 ′′ is interpolated by using the four pixels (Y11, Y13, Y15, Y17) of the valid data in the vicinity of the signal generated as described above in the first embodiment. If the method of obtaining is adapted to the scan line conversion when data is held every two pixels, it is possible to perform the scan line conversion with further improved interpolation accuracy.
  • the scanning line conversion device of the present invention can realize more accurate scanning line conversion than outputting the same line data twice while reducing line memories and simplifying line memory control. It is useful as a scanning line conversion device or the like that includes image interpolation processing for outputting video.

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computer Graphics (AREA)
  • Television Systems (AREA)

Abstract

A scan line conversion device includes: a line memory (201) for holding image data on interlace of at least one line; a line memory control circuit (202) for controlling input/output of the line memory (201) so that the image data on the same interlace is outputted twice at progressive rate from the line memory (201); and a scan line conversion circuit (206) having a video signal holding circuit (205) holding image data outputted at the progressive rate and performing scan line conversion by using the image data held in the video signal holding circuit (205) and the input data from the line memory (201). By using the data held in the video signal holding circuit (205), interpolation data is generated by an interpolation process or the like and it is progressive-outputted, thereby realizing a highly accurate scan line conversion.

Description

明 細 書  Specification
走査線変換装置  Scanning line converter
技術分野  Technical field
[0001] 本発明は、走査線変換装置に関し、特に映像を出力するための画像補間処理が 含まれる走査線変換装置に関するものである。  The present invention relates to a scanning line conversion device, and more particularly to a scanning line conversion device including an image interpolation process for outputting a video.
背景技術  Background art
[0002] 従来、走査線変換は、複数ライン保持することができる複数のラインメモリを保持し 、ラインメモリに複数ライン分の画像データを保持することで、そのラインメモリからの 複数ラインの画像データを用いて走査線変換が、例えば特許文献 1に記載されるよう な方式で行われて!/ヽた。  Conventionally, scanning line conversion is performed by holding a plurality of line memories capable of holding a plurality of lines, and by holding image data for a plurality of lines in the line memory, the image data of a plurality of lines from the line memory is stored. The scanning line conversion is performed using, for example, the method described in Patent Document 1!
[0003] 図 7は、従来の走査線変換装置の構成を示す図である。  FIG. 7 is a diagram showing a configuration of a conventional scanning line conversion device.
図 7において、走査線変換装置 105は、第 1一第 3のラインメモリ 101a— 101cと、 ラインメモリ制御部 102と、画像生成回路 103を含む走査線変換回路 104とで構成さ れる。  7, the scanning line conversion device 105 includes first to third line memories 101a to 101c, a line memory control unit 102, and a scanning line conversion circuit 104 including an image generation circuit 103.
[0004] 前記第 1一第 3のラインメモリ 101a— 101cは、 3ライン分の画像データを保持して おり、前記ラインメモリ制御部 102によって、前記画像生成回路 103の補間演算に必 要な画像データが、前記第 1一第 3のラインメモリ 101a— 101cから出力されるように 制御される。  The first to third line memories 101 a to 101 c hold image data for three lines, and the line memory control unit 102 controls the image generation circuit 103 to perform an image necessary for an interpolation operation. Data is controlled so as to be output from the first to third line memories 101a to 101c.
[0005] このようにして、従来では、前記第 1一第 3のラインメモリ 101a— 101cから入力され た複数のデータを用いて、前記画像生成回路 103によって補間演算を行い、走査線 変換を行う。  As described above, in the related art, the image generation circuit 103 performs an interpolation operation by using a plurality of data input from the first to third line memories 101a to 101c to perform scan line conversion. .
特許文献 1：特開 2002— 64791号公報  Patent Document 1: Japanese Patent Application Laid-Open No. 2002-64791
発明の開示  Disclosure of the invention
発明が解決しょうとする課題  Problems to be solved by the invention
[0006] し力しながら、前記従来の構成では走査線変換を行う際にラインメモリ上に 2ライン 以上の画像データを保持することが必要となる。そのためラインメモリが大きくなるとと もに、走査線変換を行う際に必要となってくる画像データを、ラインメモリから読み出 すための制御が複雑になるという問題があった。 [0006] However, in the above-described conventional configuration, it is necessary to hold two or more lines of image data on a line memory when performing scan line conversion. As a result, as the line memory becomes larger, image data necessary for performing scan line conversion is read from the line memory. There is a problem that the control for the operation becomes complicated.
[0007] また、ラインメモリ上に 1ライン分の画像データを保持し、その画像データをプログレ ッシブレートで 2度出力することで走査線変換を行う場合、 2ライン分に同じ画像デー タが出力されるために、画面上ではカクカクした画像になってしまい、特に動きの激し い画像に関してはその傾向が顕著になるため、従来の複数ラインの画像データから 補間処理を行うことで実現していた走査線変換と比較すると、画質の低下を生じるこ とが避けられな 、と 、う問題があった。  [0007] In addition, when image data for one line is held in a line memory and the image data is output twice at a progressive rate to perform scanning line conversion, the same image data is output for two lines. As a result, the image becomes crisp on the screen, and the tendency is particularly noticeable for images with a lot of movement.Therefore, it has been realized by performing interpolation processing from image data of multiple lines in the past. As compared with the scanning line conversion, there is a problem that deterioration of the image quality cannot be avoided.
[0008] ここで、ラインメモリを増やすと回路規模が大きくなるだけでなぐその出力制御を行 うラインメモリ制御部の制御も複雑になってしまうという問題があった。  [0008] Here, when the line memory is increased, there is a problem that not only the circuit scale is increased but also the control of the line memory control unit for performing the output control becomes complicated.
[0009] さらに、走査線変換に複数のラインデータを必要とするため、必要なラインメモリ以 外に次のラインデータとして必要な画像データを外部メモリより取得する必要がある 力 そのため、外部メモリへのアクセス頻度が増加し、システムとして活用できる外部 メモリへのアクセス回数を消費してしまうことで、さまざまな処理に制限が必要になつ てくる可能性がある。  [0009] Furthermore, since a plurality of line data are required for scanning line conversion, it is necessary to obtain necessary image data as the next line data from an external memory in addition to the required line memory. Access frequency increases, and the number of accesses to external memory that can be used as a system is consumed, which may require restrictions on various processes.
[0010] 本発明では、上記のような従来の問題点を解決するためになされたもので、ラインメ モリを削減しラインメモリ制御を簡素化しながら、同じラインデータを 2度出力するより も高精度の走査線変換を実現することができる走査線変換装置を得ることを目的とす る。  [0010] The present invention has been made to solve the above-described conventional problems, and has a higher accuracy than outputting the same line data twice while reducing line memory and simplifying line memory control. It is an object of the present invention to obtain a scanning line conversion device capable of realizing the above scanning line conversion.
課題を解決するための手段  Means for solving the problem
[0011] 前記の課題を解決するために、本発明では、ラインメモリを 1ライン分のみ保持しラ イン制御を単純化するとともに、 1ライン分の画像データの 2度の出力のタイミングを 変更して画像データを部分的に保持し、必要なデータを適切に補間して生成し、走 查線変換を行うようにした。  [0011] In order to solve the above-described problem, the present invention simplifies line control by holding only one line memory, and changes the timing of twice output of one line of image data. In this way, image data was partially retained, necessary data was generated by appropriately interpolating, and scanning line conversion was performed.
[0012] すなわち、本発明の請求項 1にかかる走査線変換装置は、 1ライン以上のインター レースの画像データを保持するラインメモリと、前記ラインメモリから同一のインターレ ースの画像データをプログレッシブレートで 2度出力するよう、前記ラインメモリの入出 力を制御するラインメモリ制御回路と、前記プログレッシブレートで出力された画像デ ータを保持する映像信号保持回路を有し、該映像信号保持回路で保持されて ヽる 画像データと、前記ラインメモリからの入力データとを用いて走査線変換を行う走査 線変換回路とを備えたことを特徴とするものである。 [0012] That is, a scanning line conversion device according to claim 1 of the present invention includes a line memory that holds one or more lines of interlaced image data, and a progressive rate image data of the same interlace from the line memory. A line memory control circuit for controlling the input / output of the line memory so as to output the image data twice, and a video signal holding circuit for holding the image data output at the progressive rate. Retained And a scanning line conversion circuit for performing a scanning line conversion using the image data and the input data from the line memory.
[0013] 本発明の請求項 2にかかる走査線変換装置は、請求項 1記載の走査線変換装置 において、前記ラインメモリ制御回路は、前記インターレースの画像データの 2度の 出力を、プログレッシブレートに対して 1ラインずらした形で出力することを特徴とする ものである。  [0013] A scanning line conversion device according to claim 2 of the present invention is the scanning line conversion device according to claim 1, wherein the line memory control circuit converts the twice output of the interlaced image data to a progressive rate. It is characterized in that the output is shifted by one line.
[0014] 本発明の請求項 3にかかる走査線変換装置は、請求項 2記載の走査線変換装置 において、前記映像信号保持回路は、プログレッシブレート出力の奇数ラインの画像 データを保持し、前記走査線変換回路は、前記映像信号保持回路で保持されたプ グレツシブレートの奇数ラインの画像データを用いて該プログレッシブレートの奇数ラ インの保持されて ヽな 、画像データを補間演算し、さらにプログレッシブレートの奇 数ラインの画像データを用いてプログレッシブレートの偶数ラインの画像データを補 間演算することを特徴とするものである。  [0014] A scanning line conversion device according to claim 3 of the present invention is the scanning line conversion device according to claim 2, wherein the video signal holding circuit holds image data of an odd number line of progressive rate output, and The line conversion circuit interpolates the image data having the odd line of the progressive rate held therein by using the image data of the odd line of the progressive rate held by the video signal holding circuit, and further calculates the progressive rate. It is characterized in that progressive-rate image data of an even-numbered line is interpolated using image data of an odd-numbered line.
[0015] 本発明の請求項 4に力かる走査線変換装置は、請求項 1記載の走査線変換装置 において、前記映像信号保持回路は、 1ラインの全画素 aビット（aは自然数)のうち、 bビット (bは自然数で、 b≤ a)の画像データを保持することにより、垂直方向に複数ラ イン分の画像データを保持することを特徴とするものである。  [0015] A scanning line conversion device according to claim 4 of the present invention is the scanning line conversion device according to claim 1, wherein the video signal holding circuit is configured so that a pixel (a is a natural number) of a bits of all pixels of one line It is characterized by holding image data of a plurality of lines in the vertical direction by holding image data of b bits (b is a natural number and b≤a).
[0016] 本発明の請求項 5にかかる走査線変換装置は、請求項 3記載の走査線変換装置 において、前記映像信号保持回路は、画像データを n画素 (nは自然数)おきに保持 し、前記走査線変換回路は、前記映像信号保持回路で保持された画像データを用 V、て補間演算を行 、、保持されて!、な 、水平方向の画素を生成する補間演算回路 と、前記映像信号保持回路で保持された画像データと前記ラインメモリからの入力デ 一タとを用いて垂直方向の補間演算を行う、または、前記補間演算回路によって生 成された水平方向の画像データと前記ラインメモリからの入力データとを用いて垂直 方向の補間演算を行うことにより画像データを生成する画像生成回路とを有し、プロ グレツシプレートの偶数ラインの画像データ出力を、前記映像信号保持回路で保持 された画像データと前記ラインメモリからの入力データとを用いて前記画像生成回路 により生成された第 1の画像データと、前記補間演算回路により生成された画素デー タと前記ラインメモリからの入力データとを用いて前記画像生成回路により生成され た第 2の画像データとを、交互に出力することで行うことを特徴とするものである。 [0016] A scanning line conversion device according to claim 5 of the present invention is the scanning line conversion device according to claim 3, wherein the video signal holding circuit holds the image data every n pixels (n is a natural number), The scanning line conversion circuit performs an interpolation operation using the image data held by the image signal holding circuit, and holds the image data. The interpolation operation circuit generates horizontal pixels. A vertical interpolation operation is performed using the image data held by the signal holding circuit and the input data from the line memory, or the horizontal image data generated by the interpolation operation circuit and the line An image generation circuit for generating image data by performing vertical interpolation using input data from a memory, and outputting image data of an even line of a progress plate to the video signal holding circuit. First image data and the pixel data generated by the interpolation calculation circuit generated by the image generation circuit using the image data held in the input data from said line memory The second image data generated by the image generation circuit using the data and the input data from the line memory is alternately output.
[0017] 本発明の請求項 6にかかる走査線変換装置は、請求項 5記載の走査線変換装置 において、前記画像生成回路は、前記映像信号保持回路で保持されたデータを用 いて、平均値補間を行うことにより、画像データを生成することを特徴とするものであ る。 [0017] The scanning line conversion device according to claim 6 of the present invention is the scanning line conversion device according to claim 5, wherein the image generation circuit uses the data held by the video signal holding circuit to calculate an average value. It is characterized in that image data is generated by performing interpolation.
[0018] 本発明の請求項 7にかかる走査線変換装置は、請求項 5記載の走査線変換装置 において、前記画像信号保持回路は、画像データを 1画素おきに保持し、前記補間 演算回路は、前記映像信号保持回路で保持されたデータを用いて水平方向の平均 値補間を行い、さらに、前記補間演算回路により得られた前記水平方向の平均値補 間により生成されたデータを用いて、前記映像信号保持回路で保持されたデータの 前後数画素のデータとで、補間処理を行うことにより水平方向の画像データを生成す る、ことを特徴とするものである。  [0018] A scanning line conversion device according to claim 7 of the present invention is the scanning line conversion device according to claim 5, wherein the image signal holding circuit holds the image data every other pixel, and the interpolation operation circuit Averaging in the horizontal direction using the data held in the video signal holding circuit, and further using the data generated by the average in the horizontal direction obtained by the interpolation operation circuit, Horizontal image data is generated by performing an interpolation process with data of several pixels before and after the data held by the video signal holding circuit.
[0019] 本発明の請求項 8にかかる走査線変換装置は、請求項 3記載の走査線変換装置 において、前記映像信号保持回路は、画像データを 2画素おきに保持し、前記プロ グレツシプレートの偶数ラインの画像データ出力は、前記映像信号保持回路で保持 された画像データと、前記ラインメモリからの入力データとの補間演算によって生成さ れた第 1の画像データ出力と、現在の画像データの 1画素前の位置の前記映像信号 保持回路で保持されたデータと、前記ラインメモリからの入力データの現在の画像デ ータと、現在の画像データの前後 1画素ずつの画像データを用いて補間演算を行い 生成された画像データと、前記ラインメモリからの入力データとの補間演算によって 生成された第 2の画像データ出力と、現在の画像データの 1画素後の位置の前記映 像信号保持回路で保持されたデータと、前記ラインメモリからの入力データの現在の 画像データと、現在の画像データの前後 1画素ずつの画像データを用いて補間演算 を行い生成された画像データと、前記ラインメモリからの入力データとの補間演算に よって生成された第 3の画像データ出力と、力 構成されることを特徴とするものであ る。  [0019] The scanning line conversion device according to claim 8 of the present invention is the scanning line conversion device according to claim 3, wherein the video signal holding circuit holds the image data every two pixels, The image data output of the even-numbered line is a first image data output generated by interpolation between the image data held by the video signal holding circuit and the input data from the line memory, and the current image data. The data held by the video signal holding circuit at the position one pixel before the current image data, the current image data of the input data from the line memory, and the image data of one pixel before and after the current image data are used. A second image data output generated by performing an interpolation operation between the image data generated by performing the interpolation operation and the input data from the line memory, and a position one pixel after the current image data An interpolation operation is performed by using the data held by the video signal holding circuit, the current image data of the input data from the line memory, and the image data of each pixel before and after the current image data. A third image data output generated by an interpolation operation between the image data and the input data from the line memory; and a third image data output.
[0020] 本発明の請求項 9にかかる走査線変換装置は、請求項 1記載の走査線変換装置 において、前記走査線変換回路は、インターレースの画像データからプログレッシブ レートへ変換されたデータにより、映像信号を成形する映像信号成形回路を有し、前 記映像信号保持回路は、前記映像信号成形回路の記憶素子を共有することを特徴 とするちのである。 [0020] A scanning line conversion device according to claim 9 of the present invention is the scanning line conversion device according to claim 1. In the above, the scanning line conversion circuit has a video signal shaping circuit for shaping a video signal by data converted from interlaced image data to a progressive rate, and the video signal holding circuit includes a video signal shaping circuit. It is characterized by sharing a storage element.
[0021] 本発明の請求項 10にかかる走査線変換装置は、請求項 3記載の走査線変換装置 において、前記補間演算の重み付けを、レジスタの設定により映像の種類に基づい て選択設定することを特徴とするものである。  [0021] A scanning line conversion device according to claim 10 of the present invention is the scanning line conversion device according to claim 3, wherein the weight of the interpolation operation is selectively set based on the type of video by setting a register. It is a feature.
[0022] 本発明の請求項 11にかかる走査線変換装置は、請求項 10記載の走査線変換装 置において、前記補間演算の重み付けの設定を、補間演算するラインの前段のライ ンまでの映像データに基づいて自動的に設定することを特徴とするものである。  [0022] A scanning line conversion device according to claim 11 of the present invention is the scanning line conversion device according to claim 10, wherein the weighting of the interpolation calculation is set to a video up to a line preceding the line to be subjected to the interpolation calculation. It is characterized in that it is automatically set based on data.
[0023] 本発明の請求項 12にかかる走査線変換装置は、請求項 5記載の走査線変換装置 において、前記補間演算回路は、前記映像信号保持回路で保持された画像データ であって、保持されて!、な!/、画像データの前後 2画素ずつの 4画素のデータを用い て補間処理を行 、、保持されて 、な 、水平方向の画素を生成することを特徴とする ものである。  [0023] A scanning line conversion device according to claim 12 of the present invention is the scanning line conversion device according to claim 5, wherein the interpolation operation circuit is image data held by the video signal holding circuit. It is characterized in that interpolation processing is performed using four pixels of data, two pixels before and after the image data, and the interpolation processing is performed to generate pixels in the horizontal direction. .
[0024] 本発明の請求項 13にかかる走査線変換装置は、請求項 3記載の走査線変換装置 において、前記走査線変換回路は、 1ラインの全画素 mビット (mは整数)分のデータ を、 n画素 (n= l)おきに保持するよう、前記映像信号保持回路を制御する映像信号 保持制御回路を有することを特徴とするものである。  [0024] The scanning line conversion device according to claim 13 of the present invention is the scanning line conversion device according to claim 3, wherein the scanning line conversion circuit is configured to execute data for m bits (m is an integer) of all pixels of one line. , And a video signal holding control circuit that controls the video signal holding circuit so as to hold the video signal every n pixels (n = l).
発明の効果  The invention's effect
[0025] 本発明に力かる走査線変換装置によれば、 1ライン以上のインターレースの画像デ ータを保持するラインメモリと、前記ラインメモリから同一のインターレースの画像デー タをプログレッシブレートで 2度出力するよう、前記ラインメモリの入出力を制御するラ インメモリ制御回路と、前記プログレッシブレートで出力された画像データを保持する 映像信号保持回路を有し、該映像信号保持回路で保持されている画像データと、前 記ラインメモリからの入力データを用いて走査線変換を行う走査線変換回路を備える ものとしたので、従来の単なるラインメモリからの 2度の出力といった方法での走査線 変換よりも、高精度の走査線変換を実現することができる。また、ラインメモリを制御す るラインメモリ制御回路を、従来の複数ライン制御よりも簡素化することを可能にでき る。さらに、複数のラインメモリ分の画像データを、外部メモリ等から取得するために必 要なアクセス資源等を大幅に削減することができるという効果がある。 According to the scanning line conversion apparatus of the present invention, a line memory for holding one or more lines of interlaced image data, and the same interlaced image data from the line memory twice at a progressive rate. A line memory control circuit that controls input / output of the line memory so as to output the image data, and a video signal holding circuit that holds the image data output at the progressive rate. A scanning line conversion circuit that performs scanning line conversion using image data and the input data from the line memory is provided. Also, high-precision scanning line conversion can be realized. It also controls the line memory. It is possible to simplify the line memory control circuit which is simpler than the conventional multi-line control. Further, there is an effect that access resources and the like necessary for acquiring image data for a plurality of line memories from an external memory or the like can be significantly reduced.
図面の簡単な説明  Brief Description of Drawings
[0026] [図 1]図 1は、本発明の実施の形態 1、 2による走査線変換装置の構成図である。  FIG. 1 is a configuration diagram of a scanning line conversion device according to Embodiments 1 and 2 of the present invention.
[図 2]図 2は、本発明の実施の形態 1による走査線変換装置のラインメモリからの 2度 出しデータのライン出力タイミングを示す図である。  FIG. 2 is a diagram showing a line output timing of twice-output data from a line memory of the scanning line conversion device according to the first embodiment of the present invention.
[図 3]図 3は、本発明の実施の形態 1による走査線変換装置における、走査線変換の 各ラインにおける画像の入力タイミング図である。  FIG. 3 is an input timing diagram of an image in each line of scanning line conversion in the scanning line conversion device according to the first embodiment of the present invention.
[図 4]図 4は、本発明の実施の形態 1による走査線変換装置における、各ラインの補 間後のデータ出力タイミング図である。  FIG. 4 is a data output timing diagram after interpolation of each line in the scanning line conversion device according to the first embodiment of the present invention.
[図 5]図 5は、本発明の実施の形態 2による走査線変換装置における、走査線変換の 各ラインにおける画像の入力タイミング図である。  FIG. 5 is an input timing diagram of an image in each line of the scanning line conversion in the scanning line conversion device according to the second embodiment of the present invention.
[図 6]図 6は、本発明の実施の形態 2による走査線変換装置における、各ラインの補 間後のデータ出力タイミング図である。  FIG. 6 is a data output timing chart after interpolation of each line in the scanning line conversion device according to the second embodiment of the present invention.
[図 7]図 7は、従来の走査線変換装置の構成図である。  FIG. 7 is a configuration diagram of a conventional scanning line conversion device.
符号の説明  Explanation of symbols
[0027] 201 ラインメモリ [0027] 201 line memory
202 ラインメモリ制御回路  202 line memory control circuit
203 水平補間処理回路  203 Horizontal interpolation circuit
204 垂直補間処理回路  204 Vertical interpolation processing circuit
205 映像信号保持回路  205 Video signal holding circuit
206 走査線変換回路  206 Scan line conversion circuit
207 走査線変換装置  207 Scanning line converter
208 映像信号保持制御回路  208 Video signal holding control circuit
209 映像信号成形回路  209 Video signal shaping circuit
発明を実施するための最良の形態  BEST MODE FOR CARRYING OUT THE INVENTION
[0028] (実施の形態 1) 図 1は、本発明の実施の形態 1による走査線変換装置の構成図である。 (Embodiment 1) FIG. 1 is a configuration diagram of a scanning line conversion device according to Embodiment 1 of the present invention.
図 1において、 201はラインメモリ、 202はラインメモリ制御回路、 203は水平補間処 理回路、 204は垂直補間処理回路、 205は映像信号保持回路、 206は走査線変換 回路、 207は走査線変換装置である。  In FIG. 1, 201 is a line memory, 202 is a line memory control circuit, 203 is a horizontal interpolation processing circuit, 204 is a vertical interpolation processing circuit, 205 is a video signal holding circuit, 206 is a scanning line conversion circuit, and 207 is a scanning line conversion circuit. Device.
[0029] 走査線変換回路 206は、水平補間処理回路 (補間演算回路） 203と、垂直補間処 理回路 (画像生成回路) 204と、映像信号保持回路 205と、映像信号保持制御回路[0029] The scanning line conversion circuit 206 includes a horizontal interpolation processing circuit (interpolation operation circuit) 203, a vertical interpolation processing circuit (image generation circuit) 204, a video signal holding circuit 205, and a video signal holding control circuit.
208、映像信号成形回路 209を有している。 208, and a video signal shaping circuit 209.
[0030] ラインメモリ 201には、インターレースレートでの画像データが 1ライン分保持してあ り、ラインメモリ制御回路 202によってプログレッシブレートで 2度出し制御を行い、画 像データが走査線変換回路 206に入力される。 The line memory 201 holds one line of image data at the interlace rate, and the line memory control circuit 202 performs twice-out control at the progressive rate, and the image data is transferred to the scanning line conversion circuit 206. Is input to
[0031] 映像信号保持回路 205は、ラインメモリ 201から入力された画像データを保持する 水平補間処理回路 203は、映像信号保持回路 205に保持された画像データとライ ンメモリ 201からの画像データを用いて平均値補間をする。 The video signal holding circuit 205 holds the image data input from the line memory 201. The horizontal interpolation processing circuit 203 uses the image data held in the video signal holding circuit 205 and the image data from the line memory 201. To interpolate the average value.
[0032] 垂直補間処理回路 204は、映像信号保持回路 205に保持された画像データとライ ンメモリ 201からの画像データ、もしくは水平補間処理回路 203で補間され生成され た画像データと前記ラインメモリ 201からの画像データを用いて平均値補間をする。  The vertical interpolation processing circuit 204 receives the image data held by the video signal holding circuit 205 and the image data from the line memory 201, or the image data interpolated and generated by the horizontal interpolation processing circuit 203 and the line data from the line memory 201. Average value interpolation using the image data of
[0033] 映像信号保持制御回路 208は、前記映像信号保持回路 205が保持できる、全画 素 mビット (mは整数)分だけ、 n画素おきにデータを保持し、該保持された画素デー タを各画素ごとにビット選択できるよう、該映像信号保持回路 205を制御するもので ある。  [0033] The video signal holding control circuit 208 holds data every m pixels (m is an integer) for every n pixels that can be held by the video signal holding circuit 205, and stores the held pixel data. The video signal holding circuit 205 is controlled so that a bit can be selected for each pixel.
[0034] 映像信号成形回路 209は、インターレースの画像データからプログレッシブレート へ変換されたデータにより、映像信号を成形する。なお、映像信号保持回路 205は、 映像信号成形回路 209の記憶素子を共有する。  [0034] The video signal shaping circuit 209 shapes the video signal from the data obtained by converting the interlaced image data into the progressive rate. Note that the video signal holding circuit 205 shares the storage element of the video signal shaping circuit 209.
[0035] 図 2は、本発明の実施の形態 1による走査線変換装置における、ラインメモリからの[0035] FIG. 2 is a diagram illustrating a configuration of the scanning line conversion device according to the first embodiment of the present invention.
2度出しデータのライン出力タイミングを示す図である。 FIG. 9 is a diagram showing a line output timing of twice output data.
[0036] 2度出しのタイミングは図 2に示すように、プログレッシブ 1ライン目のデータとしてィ ンターレース 1ライン目のデータを出力し、プログレッシブレート 2ライン目のデータと してインターレース 2ライン目のデータを出力し、プログレッシブレート 3ライン目のデ ータとしてインターレースレート 2ライン目のデータを出力し、プログレッシブレート 4ラ イン目のデータとしてインターレースレート 3ライン目のデータを出力する。前述のよう に、ラインメモリ 201から出力された画像データは、映像信号保持回路 205によって 2 画素に 1回の割合で保持される。 As shown in FIG. 2, the timing of the second output is that the data of the first line of the interlace is output as the data of the first line of the progressive, and the data of the second line of the progressive rate is output. Output the data of the second line of the interlace rate, output the data of the second line of the interlace rate as the data of the third line of the progressive rate, and output the data of the third line of the interlace rate as the data of the fourth line of the progressive rate. Output. As described above, the image data output from the line memory 201 is held by the video signal holding circuit 205 once for every two pixels.
[0037] 図 3は、本発明の実施の形態 1による走査線変換装置における、走査線変換の各 ラインにおける画像の入力タイミングを示す図である。  FIG. 3 is a diagram showing an input timing of an image in each line of the scanning line conversion in the scanning line conversion device according to the first embodiment of the present invention.
図 3において、 Y11はプログレッシブでの映像出力有効ラインの最初のラインにお ける 720画素のうちの 1画素目を表しており、 Y12は映像出力有効ラインの 720画素 のうちの 2画素目を表している。同様に、 Y21は同じくプログレッシブでの映像出力有 効ラインの 2ライン目における 720画素のうちの 1画素目を表している。  In FIG. 3, Y11 represents the first pixel of the 720 pixels in the first line of the video output effective line in progressive, and Y12 represents the second pixel of the 720 pixels of the video output effective line. ing. Similarly, Y21 represents the first pixel of the 720 pixels in the second line of the video output effective line in the same manner.
[0038] 図 3に記載の各データは、ラインメモリ 201からの 2度出しによって走査線変換回路 206に人力されたときのデータ記載となって!/ヽる。 Yl l、 Υ13、 Υ15、…ゝ Υ21、 Υ23 、 Υ25、…は、映像信号保持回路 205で保持される 2画素に 1画素の保持データで あり、各ラインデータが入力されるごとに順番に映像信号保持回路 205に保持される 。なお、図 3に記載の各データのうち、丸で囲ったものが保持データである。  Each of the data described in FIG. 3 is a data description when the scanning line conversion circuit 206 manually inputs the data from the line memory 201 twice. .., 、 13, Υ15,..., Υ21, Υ23, Υ25,... Are held data of one pixel for every two pixels held in the video signal holding circuit 205, and are sequentially displayed each time line data is input. The signal is held in the signal holding circuit 205. Note that, among the data described in FIG. 3, the data encircled is the retained data.
[0039] 本実施の形態 1では、プログレッシブレートの奇数ラインは、そのままプログレッシブ 出力となり、偶数ラインについては、補間処理で画像データを生成することになる。  In the first embodiment, the odd-numbered lines of the progressive rate become the progressive output as they are, and the even-numbered lines generate the image data by the interpolation processing.
[0040] 図 4は、本発明の実施の形態 1による走査線変換装置における、各ラインの補間後 のデータ出力タイミング図である。このときの補間処理としては、平均値補間を用いて いる。なお、図 4に記載の各データのうち、丸で囲ったものは保持データである。  FIG. 4 is a data output timing chart after interpolation of each line in the scanning line conversion device according to the first embodiment of the present invention. At this time, average value interpolation is used as the interpolation processing. Note that, among the data described in FIG. 4, the data encircled is the retained data.
[0041] 図 4において、プログレッシブレートの偶数ラインの奇数データである Υ21，は、ライ ンメモリ 201からの 2度出し出力データでありプログレッシブレートの 3ライン目のデー タである Y21データと、映像信号保持回路 205によって蓄えられたプログレッシブレ ートの 1ライン目の Y11データとを用いて、垂直補間処理回路 204によって平均値補 間を行うことにより、該プログレッシブレートの 2ライン目の最初の有効画素である Y21 'を生成する。  In FIG. 4, odd-numbered data # 21, which is an even-numbered line of the progressive rate, is output data twice output from the line memory 201, Y21 data which is data of the third line of the progressive rate, and a video signal. By using the Y11 data of the first line of the progressive rate stored by the holding circuit 205 and performing the average value interpolation by the vertical interpolation processing circuit 204, the first effective pixel of the second line of the progressive rate is obtained. To generate Y21 '.
[0042] また、プログレッシブレートの偶数ラインの偶数データである Υ22，は、ラインメモリ 2 01からの 2度出し出力データである Y22データに対し、図 4におけるプログレッシブ レートの 1ライン目の Y12'データを用いて垂直補間処理回路 204により平均値補間 を行うことで、該プログレッシブレートの 2ライン目の出力データ Y22'を生成する。 [0042] Also, # 22, which is the even data of the even line of the progressive rate, is stored in the line memory 2 The Y22 data, which is output data twice output from 01, is subjected to average value interpolation by the vertical interpolation processing circuit 204 using the Y12 ′ data of the first line of the progressive rate in FIG. Generate output data Y22 'for the line.
[0043] ここで、 Y12'データは、映像信号保持回路 205によって保持されていないデータ であるので、その後の映像信号保持回路 205に保持されている Y13データと、前に 保持されて 、る Yl 1データとを用いて、水平補間処理回路 203によって水平方向の 平均値補間を行うことで生成する。この補間処理により生成された Y12'データを用 いることで、 Y22'を生成することが可能となる。  Here, since the Y12 ′ data is data that is not held by the video signal holding circuit 205, the Y13 data held by the subsequent video signal holding circuit 205 and the Y1 data held before by the video signal holding circuit 205 A horizontal interpolation processing circuit 203 performs average value interpolation in the horizontal direction using one piece of data. Y22 'can be generated by using the Y12' data generated by this interpolation processing.
[0044] なお、水平補間処理回路 203により水平方向の画像データを生成する場合におい て、例えば、映像信号保持回路 205によって保持されていない Y14'データを生成 する場合は、前記映像信号保持回路 205で保持されたデータ Yl l, Y13, Y15, Y1 7を用いて平均値補間を行い、前記平均値補間により生成されたデータ Y12'、 Yl 4'、 Y16'を用いて、前記映像信号保持回路 205で保持されたデータの前後数画 素 Yl l, Y13, Y15, Y17とで、さらに補間処理を行なうことにより、水平方向の画像 データ Y14' 'を生成するようにしてもよい。  In the case where the horizontal interpolation processing circuit 203 generates the image data in the horizontal direction, for example, when the Y14 ′ data not held by the video signal holding circuit 205 is generated, the video signal holding circuit 205 The average value interpolation is performed using the data Y11, Y13, Y15, and Y17 held in the above, and the video signal holding circuit is performed using the data Y12 ′, Yl4 ′, and Y16 ′ generated by the average value interpolation. The horizontal image data Y14 ′ ″ may be generated by further performing an interpolation process with the several pixels Y11, Y13, Y15, and Y17 before and after the data held in 205.
ここで、平均値補間により生成されたデータと映像信号保持回路で保持されたデー タとして、どこまでのデータを使用するかは要求する精度の度合いによる。  Here, how much data is used as the data generated by the average value interpolation and the data held by the video signal holding circuit depends on the required accuracy.
[0045] このように、本実施の形態 1にかかる走査線変換装置によれば、 1ライン以上のイン ターレースの画像データを保持するラインメモリ 201と、前記ラインメモリ 201から同一 のインターレースの画像データをプログレッシブレートで 2度出しするよう、前記ライン メモリ 201の入出力を制御するラインメモリ制御回路 102と、前記プログレッシブレー トで出力された画像データを保持する映像信号保持回路 205を有し、該映像信号保 持回路 205で保持されている画像データと、前記ラインメモリ 201からの画像データ とを用いて走査線変換を行う走査線変換回路 206とを備え、プログレッシブレートの 偶数ラインの奇数データは、ラインメモリ 201からの入力データと、映像信号保持回 路 205に保持された映像データとを用いて垂直方向の補間処理を行うことによって 生成し、プログレッシブレートの偶数ラインの偶数データは、プログレッシブレートの 奇数ラインのデータで映像信号保持回路 205に保持されている奇数画素データを用 いて補間処理することによって生成された該奇数ラインの偶数位置の画素データと、 ラインメモリ 201からの入力データとの補間処理をすることによって、該偶数ラインの 偶数データを生成するようにしたので、同じラインの 2度出しによる走査線変換よりも、 より高精度の走査線変換を実現できる効果が得られる。 As described above, according to the scanning line conversion apparatus according to the first embodiment, the line memory 201 that holds the interlaced image data of one or more lines, and the same interlaced image data from the line memory 201 A line memory control circuit 102 for controlling the input and output of the line memory 201, and a video signal holding circuit 205 for holding the image data output at the progressive rate, so that the image data is output twice at a progressive rate. A scanning line conversion circuit 206 that performs a scanning line conversion using the image data held by the video signal holding circuit 205 and the image data from the line memory 201 is provided. , Vertical interpolation processing using the input data from the line memory 201 and the video data held in the video signal holding circuit 205. The even-numbered data of the progressive-rate even-numbered line is generated by performing the odd-numbered pixel data held in the video signal holding circuit 205 as the odd-numbered line of the progressive-rate data. The pixel data at the even-numbered position of the odd-numbered line generated by the interpolation processing is interpolated with the input data from the line memory 201 to generate the even-numbered data of the even-numbered line. The effect of realizing higher-precision scanning line conversion than the scanning line conversion by outputting the same line twice is obtained.
[0046] なお、補間演算の重み付けは、例えば、レジスタ（図示せず)等の設定により、映像 の種類に基づいて選択設定することができ、また、この補間演算の重み付けの設定 は、補間演算するラインの前段のラインまでの映像データに基づいて学習を行うこと で、自動的に設定するようにすることもできる。  [0046] The weighting of the interpolation operation can be selected and set based on the type of video, for example, by setting a register (not shown) or the like. The learning can be performed automatically based on the video data up to the line preceding the line to be set.
[0047] (実施の形態 2)  (Embodiment 2)
次に、本発明の実施の形態 2について説明する。なお、回路構成は前記実施の形 態 1と同じであるので説明を省略する。本実施の形態 2は、実施の形態 1と同様に、ラ インメモリ 201からプログレッシブレートでの 2度出しを行うとともに、映像信号保持回 路 205においては、プログレッシブ出力での奇数ラインにおいて、映像信号保持回 路 205によって 2画素おきに画像データを保持するようにしたものである。  Next, a second embodiment of the present invention will be described. Note that the circuit configuration is the same as in the first embodiment, and a description thereof will not be repeated. In the second embodiment, similarly to the first embodiment, the video signal is output twice from the line memory 201 at the progressive rate, and the video signal holding circuit 205 outputs the video signal in the odd-numbered line of the progressive output. The holding circuit 205 holds the image data every two pixels.
[0048] 図 5は、本発明の実施の形態 2による走査線変換装置における、各ラインの画像デ ータの入力タイミングを示す図である。なお、図 5に記載の各データのうち、丸で囲つ たものは保持データである。  FIG. 5 is a diagram showing an input timing of image data of each line in the scanning line conversion device according to the second embodiment of the present invention. Note that, among the data described in FIG. 5, the data circled are retained data.
図 5にお!/ヽて、 Yl l、 Υ14、 Υ17、 Υ21、 Υ24、 Υ27、 Υ31、 Υ34、 Υ37のデータ力 ^ 、映像信号保持回路 205によって保持されるデータとなる。  In FIG. 5,! 11, # 14, # 17, # 21, # 24, # 27, # 31, # 34, # 37, and the data held by the video signal holding circuit 205.
[0049] また、図 5の各データは、各ラインでのラインメモリ 201からの入力データを示してい る。この入力状態において、プログレッシブレートの奇数ラインについては、従来どお り、ラインメモリ 201からの入力データをそのまま出力データとして用い、プログレッシ プレートの偶数ラインにぉ 、ては補間処理を行 、、新 、データを生成して出力する  Each data in FIG. 5 indicates input data from the line memory 201 in each line. In this input state, for the odd-numbered lines of the progressive rate, the input data from the line memory 201 is used as it is as the output data as before, and the interpolation processing is performed on the even-numbered lines of the progressive plate, and the new, Generate and output data
[0050] 図 6は、本発明の実施の形態 2による走査線変換装置における、各ラインの補間後 のデータ出力タイミングを示す図である。なお、図 6に記載の各データのうち、丸で囲 つたものは保持データである。 FIG. 6 is a diagram showing data output timing of each line after interpolation in the scanning line conversion device according to the second embodiment of the present invention. Among the data shown in FIG. 6, those circled are held data.
図 6において、 Υ21，、 Υ22，、…で示されるプログレッシブレートの偶数ライン上の 信号が、新たに生成された信号となる。 In FIG. 6, on the even-numbered lines of the progressive rate indicated by # 21, # 22, ... The signal becomes a newly generated signal.
[0051] まず、プログレッシブレートの偶数ライン上の、 1画素目のデータを生成する場合、 例えば、プログレッシブレートの 2ライン目の Y21，を生成する場合は、映像信号保持 回路 205によって保持されたデータである Y11データと、ラインメモリ 201から出力さ れるプログレッシブレートの 3ライン目の Y21データによって、垂直補間処理回路 20 4によって平均値補間を行うことで、これを生成する。  First, when generating data of the first pixel on the even-numbered line of the progressive rate, for example, when generating Y21 of the second line of the progressive rate, the data held by the video signal holding circuit 205 The average value interpolation is performed by the vertical interpolation processing circuit 204 using the Y11 data of the following formula and the Y21 data of the third line of the progressive rate output from the line memory 201, thereby generating the average value.
[0052] 次に、プログレッシブレートの偶数ライン上の、映像信号保持回路 205に保持され ているデータ (Y11)の 1画素後の位置のデータを生成する場合、例えば、プログレッ シブレートの 2ライン目の Υ22，を生成する場合は、同様に、 Y12と Υ22の垂直補間 処理回路 204での平均値補間を行うことで生成する力 ここで、 Y12データは、画像 信号保持回路 205に保持されて ヽな 、ため、現在生成した ヽ画像である画像データ Υ22，の近傍の有効データである、 Yl l、 Υ21、 Υ22、 Υ23のデータの値を用いて、 水平補間処理回路 203により水平方向の補間処理を行うことで、この Y12データを 生成することにより、上記 Y22'を生成することができる。  Next, when generating data at a position one pixel after the data (Y11) held in the video signal holding circuit 205 on the even-numbered line of the progressive rate, for example, the second line of the progressive rate is generated. Similarly, when generating Υ22, the force generated by performing the average value interpolation in the vertical interpolation processing circuit 204 of Y12 and Υ22, where the Y12 data is held in the image signal holding circuit 205 and Therefore, horizontal interpolation processing is performed by the horizontal interpolation processing circuit 203 using the values of Yl l, Υ21, Υ22, and Υ23, which are valid data in the vicinity of the currently generated ヽ image image data Υ22, By doing so, the above Y22 'can be generated by generating this Y12 data.
[0053] すなわち、より詳述すれば、 Y12'データは、映像信号保持回路 205に保持されて いないデータである力 これは、現在生成したい画像である画像データ Y22'の近傍 の有効データである、映像信号保持回路 205に保持されて 、るプログレッシブレート の 1ライン目の Y11データに対して、同じぐ Υ22，の近傍の有効データである、映像 信号保持回路に保持されている Y21データ、及びラインメモリ 201からの 2度出し出 力データである Υ22データ、及び Υ23データの値を用いて、水平補間処理回路 203 により水平方向の補間処理を行うことで、この Y12'データを生成でき、これより Y22' を得ることができる。  More specifically, in more detail, the Y12 ′ data is data that is not held in the video signal holding circuit 205. This is valid data in the vicinity of the image data Y22 ′ that is the image to be generated at present. The Y21 data held in the video signal holding circuit, which is valid data in the vicinity of Υ22, which is the same as the Y11 data in the first line of the progressive rate held in the video signal holding circuit 205, and The Y12 'data can be generated by performing horizontal interpolation processing by the horizontal interpolation processing circuit 203 using the values of Υ22 data and Υ23 data which are output data twice output from the line memory 201. You can get more Y22 '.
[0054] このようにして、現在生成したい画像データ Y22'の近傍の有効データ Yl l、 Y21 、 Υ22、 Υ23を用いて補間処理を行って該画像データ Y22'を得るようにすることで、 2画素おきに過去のデータを保持することによる画像補間性の低下を防止できるもの である。  In this way, by performing the interpolation process using the effective data Y11, Y21, # 22, and # 23 near the image data Y22 'to be generated at present, the image data Y22' is obtained. It is possible to prevent a decrease in image interpolation performance due to holding of past data for each pixel.
[0055] 次に、プログレッシブレートの偶数ライン上の、映像信号保持回路 205に保持され ているデータ (Y17)の 1画素前の位置のデータを生成する場合、例えば、プログレッ シブレートの 2ライン目の Y26，を生成する場合は、プログレッシブレートの 1ライン目 の Y16'データと、ラインメモリ 201からの 2度出し出力データである Υ26データとを用 いて、垂直補間処理回路 204によって垂直方向の平均値補間を行うことで、これを生 成する。 Next, when generating data at a position one pixel before the data (Y17) held in the video signal holding circuit 205 on the even-numbered line of the progressive rate, for example, To generate the second line Y26 of the progressive rate, the vertical interpolation processing circuit 204 is used by using the Y16 'data of the first line of the progressive rate and the # 26 data output twice from the line memory 201. This is generated by performing mean value interpolation in the vertical direction.
[0056] ここで、 Y16'データは、映像信号保持回路 205に保持されていないため、上記と 同様にして、現在生成したい画像データ Y26'の近傍の有効データである、プログレ ッシブレートの 1ライン目の Y17データに対し、同じぐ現在生成したい画像データ Υ 26，の近傍の有効データである、ラインメモリ 201からの 2度出し出力データである Υ 25、及び Υ26データ、及び映像信号保持回路 205に保持されているプログレッシブ レートの 3ライン目の Υ27データの値を用いて、水平補間処理回路 203により水平方 向の補間処理を行なうことで、この Y16'データを生成し、これより Y26' を得ることが できる。  Here, since the Y16 ′ data is not held in the video signal holding circuit 205, similarly to the above, the first line of the progressive rate, which is valid data near the image data Y26 ′ to be generated at present, For the Y17 data of the same, the effective data in the vicinity of the image data い 26 to be generated at the same time, the 出 し 25 and Υ26 data which are output twice from the line memory 201 and the video signal holding circuit 205 The Y16 'data is generated by performing horizontal interpolation processing by the horizontal interpolation processing circuit 203 using the value of the Υ27 data of the third line of the retained progressive rate, thereby obtaining Y26'. be able to.
[0057] このようにして、現在生成した!/、画像データ Υ26，の近傍の有効データである Υ25 、 Y26、 Y27、 Y17データの値を用いて、水平補間処理回路 203により水平方向の 補間処理を行って該 Y26'データを得るようにすることで、 2画素おきに過去のデータ を保持することによる画像補間性の低下を防止することができるものである。  [0057] In this manner, the horizontal interpolation processing circuit 203 uses the values of the data # 25, Y26, Y27, and Y17, which are the effective data in the vicinity of the currently generated! / Image data # 26, to perform horizontal interpolation processing. Is performed to obtain the Y26 'data, it is possible to prevent a decrease in image interpolation performance due to holding the past data every two pixels.
[0058] そして、このようにして、映像信号保持回路 205によって保持された画像データ、あ るいはこれらの補間処理を行い生成された画像データを用いて、ラインメモリ 201か ら入力される画像データとの平均値補間を行うことにより、プログレッシブレートの偶 数ラインの映像信号を生成することができる。  Then, using the image data held by the video signal holding circuit 205 or the image data generated by performing the interpolation processing as described above, the image data input from the line memory 201 is used. By performing the average value interpolation with the above, it is possible to generate the video signal of the even-numbered line of the progressive rate.
[0059] このように、本実施の形態 2によれば、 1ライン以上のインターレースの画像データ を保持するラインメモリ 201と、前記ラインメモリ 201から同一のインターレースの画像 データをプログレッシブレートで 2度出しするよう、前記ラインメモリ 201の入出力を制 御するラインメモリ制御回路 202と、前記プログレッシブレートで出力された画像デー タを保持する映像信号保持回路 205を有し、該映像信号保持回路 205で保持され ている画像データと、前記ラインメモリ 201からの画像データを用いて走査線変換を 行う走査線変換回路 206とを備えるようにしたので、映像信号保持回路 205が 2画素 おきに画像データを保持することにより、少ないメモリ容量でも複数のラインメモリ分 の画像データを保持でき、同じラインの 2度出しによる走査線変換よりも、より高精度 の走査線変換を実現できる効果が得られる。 As described above, according to the second embodiment, the line memory 201 that holds one or more lines of interlaced image data, and the same interlaced image data is output twice from the line memory 201 at a progressive rate. A line memory control circuit 202 for controlling the input / output of the line memory 201, and a video signal holding circuit 205 for holding the image data output at the progressive rate. Since the image signal holding circuit 205 includes the held image data and the scanning line conversion circuit 206 that performs the scanning line conversion using the image data from the line memory 201, the video signal holding circuit 205 converts the image data every two pixels. By retaining, even with a small memory capacity, multiple line memories Image data can be held, and the effect of realizing higher-precision scanning line conversion than that obtained by scanning the same line twice can be obtained.
[0060] また、上記実施の形態 1にお!/、て前述した、生成した 、信号の近傍の有効データ 4 画素 (Yl l, Y13, Y15, Y17)を使用して補間しデータ Y14"を得る方法を、 2画素 おきにデータを保持した場合の走査線変換に適応するようにすれば、さらに補間精 度を向上させた走査線変換を行うことができる。 Also, in the first embodiment, the data Y14 ″ is interpolated by using the four pixels (Y11, Y13, Y15, Y17) of the valid data in the vicinity of the signal generated as described above in the first embodiment. If the method of obtaining is adapted to the scan line conversion when data is held every two pixels, it is possible to perform the scan line conversion with further improved interpolation accuracy.
産業上の利用可能性  Industrial applicability
[0061] 本発明の走査線変換装置は、ラインメモリを削減しラインメモリ制御を簡素化しなが ら、同じラインデータを 2度出しするよりも高精度の走査線変換を実現することができ 、映像を出力するための画像補間処理が含まれる走査線変換装置等として有用であ る。 The scanning line conversion device of the present invention can realize more accurate scanning line conversion than outputting the same line data twice while reducing line memories and simplifying line memory control. It is useful as a scanning line conversion device or the like that includes image interpolation processing for outputting video.

Claims

請求の範囲 The scope of the claims
[1] 1ライン以上のインターレースの画像データを保持するラインメモリと、  [1] a line memory for holding one or more lines of interlaced image data,
前記ラインメモリから同一のインターレースの画像データをプログレッシブレートで 2 度出力するよう、前記ラインメモリの入出力を制御するラインメモリ制御回路と、 前記プログレッシブレートで出力された画像データを保持する映像信号保持回路 を有し、該映像信号保持回路で保持されている画像データと、前記ラインメモリから の入力データを用いて走査線変換を行う走査線変換回路と、を備えた、  A line memory control circuit for controlling the input / output of the line memory so as to output the same interlaced image data from the line memory twice at a progressive rate; and a video signal holding circuit for holding the image data output at the progressive rate. A scanning line conversion circuit that performs a scanning line conversion using image data held by the video signal holding circuit and input data from the line memory.
ことを特徴とする走査線変換装置。  A scanning line converter characterized by the above-mentioned.
[2] 請求項 1記載の走査線変換装置において、 [2] The scanning line conversion device according to claim 1,
前記ラインメモリ制御回路は、前記インターレースの画像データの 2度の出力を、プ ログレツシブレートに対して 1ラインずらした形で出力する、  The line memory control circuit outputs the output of the interlaced image data twice in a form shifted by one line with respect to the progressive rate.
ことを特徴とする走査線変換装置。  A scanning line converter characterized by the above-mentioned.
[3] 請求項 2記載の走査線変換装置において、 [3] The scanning line conversion device according to claim 2,
前記映像信号保持回路は、プログレッシブレートにおける奇数ラインの画像データ を保持し、  The video signal holding circuit holds odd-numbered line image data at a progressive rate,
前記走査線変換回路は、前記映像信号保持回路で保持された前記プログレッシブ レートの奇数ラインの画像データを用いて、保持されて ヽな ヽ奇数ラインの画像デー タを補間演算し、該プログレッシブレートの奇数ラインの画像データを用いてプログレ ッシブレートの偶数ラインを補間演算する、  The scanning line conversion circuit interpolates the held odd line image data using the progressive line odd line image data held by the video signal holding circuit, and calculates the progressive rate of the odd line image data. Interpolate the progressive rate even line using the odd line image data.
ことを特徴とする走査線変換装置。  A scanning line converter characterized by the above-mentioned.
[4] 請求項 1記載の走査線変換装置において、 [4] The scanning line conversion device according to claim 1,
前記映像信号保持回路は、 1ラインの全画素 aビット (aは自然数)のうち、 bビット (b は自然数で、 b≤a)の画像データを保持することにより、垂直方向に複数ライン分の 画像データを保持する、  The video signal holding circuit holds image data of b bits (b is a natural number, b≤a) of all bits a bits (a is a natural number) of one line, and thereby the image signal holding circuit for a plurality of lines in the vertical direction. Holding image data,
ことを特徴とする走査線変換装置。  A scanning line converter characterized by the above-mentioned.
[5] 請求項 3記載の走査線変換装置において、 [5] The scanning line conversion device according to claim 3,
前記映像信号保持回路は、画像データを n画素 (nは自然数)おきに保持し、 前記走査線変換回路は、 前記映像信号保持回路で保持された画像データを用いて補間演算を行 ヽ、保持 されていない水平方向の画素を生成する補間演算回路と、 The video signal holding circuit holds image data every n pixels (n is a natural number), and the scanning line conversion circuit includes: An interpolation operation circuit that performs an interpolation operation using the image data held by the video signal holding circuit, and generates a horizontal pixel that is not held;
前記映像信号保持回路で保持された画像データと、前記ラインメモリからの入力デ ータとの垂直方向の補間演算を行う、または、前記補間演算回路によって生成され た水平方向の画像データと、前記ラインメモリからの入力データとの垂直方向の補間 演算を行うことにより画像を生成する画像生成回路とを有し、  Performing vertical interpolation between the image data held by the video signal holding circuit and the input data from the line memory, or the horizontal image data generated by the interpolation calculation circuit; An image generation circuit that generates an image by performing an interpolation operation in the vertical direction with input data from the line memory,
プログレッシブレートの偶数ラインの画像データ出力を、  Outputs the image data of the even-numbered lines at the progressive rate.
前記映像信号保持回路で保持された画像データと、前記ラインメモリからの入力デ ータを用いて前記画像生成回路により生成された第 1の画像データと、  Image data held by the video signal holding circuit, and first image data generated by the image generation circuit using input data from the line memory;
前記補間演算回路により生成された画素と、前記ラインメモリからの入力データを 用いて前記画像生成回路により生成された第 2の画像データを、交互に出力すること で行う、  This is performed by alternately outputting the pixels generated by the interpolation calculation circuit and the second image data generated by the image generation circuit using the input data from the line memory.
ことを特徴とする走査線変換装置。  A scanning line converter characterized by the above-mentioned.
[6] 請求項 5記載の走査線変換装置において、 [6] The scanning line conversion device according to claim 5,
前記画像生成回路は、前記映像信号保持回路で保持されたデータを用いて平均 値補間を行うことにより、画像を生成する、  The image generation circuit generates an image by performing an average value interpolation using the data held in the video signal holding circuit.
ことを特徴とする走査線変換装置。  A scanning line converter characterized by the above-mentioned.
[7] 請求項 5記載の走査線変換装置において、 [7] The scanning line conversion device according to claim 5,
前記画像信号保持回路は、画像データを 1画素おきに保持し、  The image signal holding circuit holds the image data every other pixel,
前記補間演算回路は、  The interpolation arithmetic circuit,
前記映像信号保持回路で保持されたデータを用いて前記平均値補間を行!ヽ、前 記平均値補間により生成されたデータを用いて、さらに前記映像信号保持回路で保 持されたデータの前後数画素とで補間処理を行うことにより水平方向の画像データを 生成する、  The average value interpolation is performed using the data held by the video signal holding circuit, and before and after the data held by the video signal holding circuit, using the data generated by the average value interpolation. Generates horizontal image data by performing interpolation with several pixels.
ことを特徴とする走査線変換装置。  A scanning line converter characterized by the above-mentioned.
[8] 請求項 3記載の走査線変換装置において、 [8] The scanning line conversion device according to claim 3,
前記映像信号保持回路は、画像データを 2画素おきに保持し、  The video signal holding circuit holds the image data every two pixels,
前記プログレッシブレートの偶数ラインの画像データ出力は、 前記映像信号保持回路で保持された画像データと、前記ラインメモリからの入力デ ータとの補間演算によって生成された第 1の画像データ出力と、 Image data output of the even-numbered line of the progressive rate, A first image data output generated by an interpolation operation between the image data held by the video signal holding circuit and input data from the line memory;
現在の画像データの 1画素前の位置の前記映像信号保持回路で保持されたデー タと、前記ラインメモリからの入力データの現在の画像データと、現在の画像データの 前後 1画素ずつの画像データを用いて補間演算を行 、生成された画像データと、前 記ラインメモリからの入力データとの補間演算によって生成された第 2の画像データ 出力と、  The data held by the video signal holding circuit at a position one pixel before the current image data, the current image data of the input data from the line memory, and the image data of one pixel before and after the current image data. And a second image data output generated by an interpolation operation between the generated image data and the input data from the line memory.
現在の画像データの 1画素後の位置の前記映像信号保持回路で保持されたデー タと、前記ラインメモリからの入力データの現在の画像データと、現在の画像データの 前後 1画素ずつの画像データを用いて補間演算を行 、生成された画像データと、前 記ラインメモリからの入力データとの補間演算によって生成された第 3の画像データ 出力とから構成される、  The data held by the video signal holding circuit at a position one pixel after the current image data, the current image data of the input data from the line memory, and the image data of one pixel before and after the current image data. An interpolation operation is performed by using the image data, and a third image data output generated by performing an interpolation operation on the generated image data and the input data from the line memory.
ことを特徴とする走査線変換装置。  A scanning line converter characterized by the above-mentioned.
[9] 請求項 1記載の走査線変換装置において、 [9] The scanning line conversion device according to claim 1,
前記走査線変換回路は、インターレースの画像データからプログレッシブレートへ 変換されたデータにより、映像信号を成形する映像信号成形回路を有し、  The scanning line conversion circuit has a video signal shaping circuit for shaping a video signal with data converted from interlaced image data to a progressive rate,
前記映像信号保持回路は、前記映像信号成形回路の記憶素子を共有する、 ことを特徴とする走査線変換装置。  The scanning line conversion device, wherein the video signal holding circuit shares a storage element of the video signal shaping circuit.
[10] 請求項 3記載の走査線変換装置において、 [10] The scanning line conversion device according to claim 3,
前記補間演算の重み付けを、レジスタの設定により映像の種類に基づいて選択設 定する、  Selecting and setting the weight of the interpolation operation based on the type of video by setting a register;
ことを特徴とする走査線変換装置。  A scanning line converter characterized by the above-mentioned.
[11] 請求項 10記載の走査線変換装置において、 [11] The scanning line conversion device according to claim 10,
前記補間演算の重み付けの設定を、補間演算するラインの前段のラインまでの映 像データに基づ 、て自動的に設定する、  Automatically setting the weight of the interpolation calculation based on the video data up to the line preceding the line to be subjected to the interpolation calculation;
ことを特徴とする走査線変換装置。  A scanning line converter characterized by the above-mentioned.
[12] 請求項 5記載の走査線変換装置において、 [12] The scanning line converter according to claim 5,
前記補間演算回路は、前記映像信号保持回路で保持された画像データであって、 保持されて 、な 、画像データの前後 2画素ずつの 4画素のデータを用いて補間処理 を行い、保持されていない水平方向の画素を生成する、 The interpolation arithmetic circuit is image data held by the video signal holding circuit, The interpolation processing is performed using the 4-pixel data, two pixels before and after the image data, to generate the horizontal pixels that are not stored.
ことを特徴とする走査線変換装置。  A scanning line converter characterized by the above-mentioned.
請求項 3記載の走査線変換装置にお 、て、  In the scanning line conversion device according to claim 3,
前記走査線変換回路は、 1ラインの全画素 mビット (mは整数)分のデータを、 n画 素 (n= 1)おきに保持するよう、前記映像信号保持回路を制御する映像信号保持制 御回路を有する、  The scanning line conversion circuit controls the video signal holding circuit so that data of m bits (m is an integer) of all pixels of one line is held every n pixels (n = 1). Having a control circuit,
ことを特徴とする走査線変換装置。  A scanning line converter characterized by the above-mentioned.
PCT/JP2005/001911 2004-02-17 2005-02-09 Scan line conversion device WO2005079066A1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004040432 2004-02-17
JP2004-040432 2004-02-17

Publications (1)

Publication Number Publication Date
WO2005079066A1 true WO2005079066A1 (en) 2005-08-25

Family

ID=34857887

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/001911 WO2005079066A1 (en) 2004-02-17 2005-02-09 Scan line conversion device

Country Status (1)

Country Link
WO (1) WO2005079066A1 (en)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04339480A (en) * 1991-01-31 1992-11-26 Pioneer Electron Corp Linear interpolation circuit of enlargement display device
JPH06266319A (en) * 1992-11-04 1994-09-22 Hitachi Ltd Device and method for video conversion
JP2000059735A (en) * 1998-08-04 2000-02-25 Sony Corp Image processing unit, its method and serving medium
JP2001086470A (en) * 2000-08-23 2001-03-30 Hitachi Ltd Video reducing/enlarging device
JP2001166733A (en) * 1999-11-30 2001-06-22 Koninkl Philips Electronics Nv Video signal interpolating method and display device having video signal interpolating function
JP2001268527A (en) * 2000-03-23 2001-09-28 Sanyo Electric Co Ltd Picture signal processor
JP2001352526A (en) * 2000-06-09 2001-12-21 Matsushita Electric Ind Co Ltd Scanning line conversion circuit and receiver
JP2003143556A (en) * 2001-11-01 2003-05-16 Hitachi Ltd Display device
JP2005079848A (en) * 2003-08-29 2005-03-24 Toshiba Corp Sequential scanning line conversion apparatus and video signal processing system

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04339480A (en) * 1991-01-31 1992-11-26 Pioneer Electron Corp Linear interpolation circuit of enlargement display device
JPH06266319A (en) * 1992-11-04 1994-09-22 Hitachi Ltd Device and method for video conversion
JP2000059735A (en) * 1998-08-04 2000-02-25 Sony Corp Image processing unit, its method and serving medium
JP2001166733A (en) * 1999-11-30 2001-06-22 Koninkl Philips Electronics Nv Video signal interpolating method and display device having video signal interpolating function
JP2001268527A (en) * 2000-03-23 2001-09-28 Sanyo Electric Co Ltd Picture signal processor
JP2001352526A (en) * 2000-06-09 2001-12-21 Matsushita Electric Ind Co Ltd Scanning line conversion circuit and receiver
JP2001086470A (en) * 2000-08-23 2001-03-30 Hitachi Ltd Video reducing/enlarging device
JP2003143556A (en) * 2001-11-01 2003-05-16 Hitachi Ltd Display device
JP2005079848A (en) * 2003-08-29 2005-03-24 Toshiba Corp Sequential scanning line conversion apparatus and video signal processing system

Similar Documents

Publication Publication Date Title
JP4191246B2 (en) Method and apparatus for non-interlaced scanning of video fields into progressively scanned video frames
JP2007324830A (en) Frame rate converting device, and frame rate converting method
JP5341483B2 (en) Image transmitting apparatus and image receiving apparatus
JP5208381B2 (en) Moving picture frame rate conversion apparatus and moving picture frame rate conversion method
JP3161467B2 (en) Method for temporal interpolation of images and apparatus for implementing this method
JP4728744B2 (en) Image processing device
JP2003316331A (en) Display device
WO2005079066A1 (en) Scan line conversion device
JP2005038046A (en) Shading correcting device, method, and program, interpolation arithmetic unit used for shading correcting device, interpolation arithmetic method, interpolation arithmetic program, and its application device
JPH1169200A (en) Scanning line interpolation device and scanning line interpolation method
US20090148067A1 (en) Image processing method and related apparatus for performing image processing operation according to image blocks in horizontal direction
JP2005293361A (en) Image processing device
CN109672841B (en) Low-cost de-interlace treatment method
JP2018129609A (en) Image processing device, image processing method, and program
JP2009212851A (en) Scanning line interpolator and its control method
JP2007288681A (en) Image processing apparatus and method, and program
JP5526918B2 (en) Video signal processing apparatus and method
JP4424097B2 (en) Electronic zoom device
JP2009042338A (en) Pixel number conversion method, device, and program
JP4767568B2 (en) Error diffusion circuit
JP2001036812A (en) Image processor, its method and medium
JP2001136378A (en) Magnified image forming device and its method
JP4710823B2 (en) Signal processing circuit
JPH07261718A (en) Display system
JPH06230768A (en) Image memory device

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
NENP Non-entry into the national phase

Ref country code: DE

WWW Wipo information: withdrawn in national office

Country of ref document: DE

122 Ep: pct application non-entry in european phase
NENP Non-entry into the national phase

Ref country code: JP