WO2004093191A1 - 半導体装置 - Google Patents

Abstract

　電気的に接続されるとともに、配線層数が互いに異なる第１の領域と第２の領域とからなるパッド（４，５）を、入出力回路（２）の上方に配置するようにして、半導体装置にてパッドピッチが縮小されパッドの長さが長くなったとしてもチップ面積の増大を抑制することができるようにする。

Description

明 細 書

半導体装置 技術分野

本発明は、 半導体装置に関し、 詳しくは半導体装置におけるパッ ドの配置及び 構造に関する。 背景技術

従来の半導体装置の構成について図 6に基づいて説明する。

図 6は、 従来の半導体装置の構成例を模式的に示す図であり、 図 6においては 半導体装置が形成される半導体チップ 1 1の外周部分の一部を示している。 図 6において、 1 2は半導体チップ 1 1の中央部分に形成された図示しない内 部回路に対して電気信号を入出力するための入出力回路であり、 1 3は半導体装 置と外部機器等とを例えばワイヤボンディングにより電気的に接続するためのパ ッドである。

図 6に示すように従来の半導体装置においては、 入出力回路 1 2は半導体チッ プ 1 1の外周部に配列して配置形成され、 パッド 1 3は入出力回路 1 2と半導体 チップ 1 1のエッジ 1 4との間に配置形成される。 これは、 後述するプローブ検 査によりパッ ド 1 3にクラック等が発生した場合に、 クラック等を介して入出力 回路 1 2等に水分が浸入するなどの不都合が生ずるのを防止するためである。 な お、 入出力回路 1 2とパッド 1 3とは下層の配線及ぴ異なる層間の配線を接続す るビア部により電気的に接続されている。

また、 半導体装置は、 プロセス完了後、 形成された半導体装置の電気的特性を 検査するためのプローブ検査が行われる。 プローブ検査は、 パッド 1 3にプロ一 ブ針を接触させて電気信号を入出力することにより行う。 プローブ検査では、 力 ンチレバ一を利用する方法とフォトリソグラフィーを利用する方法とがある。 従来の半導体装置とそのプローブ検査方法の一例が、 特開平 8— 2 9 4 5 1号 公報 （特許文献 1 ) に開示されている。 ' プローブ検査にフォトリソグラフィーを利用する場合には、 パッドにてプロ一 ブ針を接触させる領域の面積を縮小することができるが、 製造コスト及ぴラン二 ングコストは非常に高い。

一方、 プローブ検査にカンチレバーを利用する場合には、 製造コス ト及びラン ニングコス トは、 フォ トリソグラフィ一を利用する場合に比べて非常に安価であ る。 しかしながら、 カンチレパーを利用する場合には、 プロセス技術の進展等に よりパッドピッチ （パッド間隔） が縮小すると、 パッドにてプローブ針が接触す る領域の面積が増大してしまう。

図 Ί A〜図 7 Dは、 パッドピッチの縮小化に伴うプローブ針が接触する領域面 積の増大について説明するための図である。 図 7 A〜図 7 Dにおいて、 1 3はパ ッドであり、 1 4はカンチレバー ·プローブ針 1 5を備えたプローブ基板である 図 7 Aに示すようにパッドピッチ （パッ ド 1 3の間隔） が広い場合には、 プロ ーブ針 1 5の間隔は十分確保され、 図 7 Bに示すようにパッド 1 3にてプローブ 針 1 5が接触する領域の長さ L Pは短い。 図 7 Bは、 図 7 Aの C矢視図である。 それに対して、 図 7 Cに示すようにパッドピッチが狭い場合には、 プローブ針 1 5の太さは決まっているので、 プローブ針 1 5の間隔を確保するためにプロ一 ブ基板 1 4内に入れ込む量を大きくする必要がある。 そのため、 図 7 Cの D矢視 図である図 7 Dに示すように、 パッ ド 1 3にてプローブ針 1 5が接触する領域の 長さ L Pは長くなる。

上述のようにパッド 1 3にてプローブ針 1 5を接触させる領域の長さ L Pが長 くなるとパッド 1 3が長くなり、 半導体装置にて無駄なチップ面積が大きくなる 。 したがって、 半導体装置の製造コストやランユングコストが増大してしまう。 また、 パッド 1 3はプローブ針 1 5の接触により表面に凹凸が生じ、 このような 箇所はワイヤボンディングの強度が低下する。 したがって、 パッ ド 1 3にてプロ ーブ針 1 5が接触する領域が広くなるのに伴って、 パッド 1 3にてワイヤボンデ ィングに使用できる領域が狭くなり、 ワイヤボンディングする位置を探すのが非 常に困難になる。

特許文献 1

特開平 8 - 2 9 4 5 1号公報 発明の開示

本発明は、 このような事情に鑑みてなされたものであり、 半導体装置にてパッ ドピッチを縮小したとしても、 チップ面積が増大することを抑制できるようにす ることを目的とする。

本発明の半導体装置は、 電気的に接続されるとともに、 配線層数が互いに異な る第 1の領域と第 2の領域とからなるパッドを、 入出力回路の上方に配置する。 本発明によれば、 半導体装置にてパッドピッチが縮小されパッドの長さが長くな つたとしても、 従来とは異なりパッドが入出力回路の上方に配置されるのでチッ プ面積の増大を抑制することができる。 したがって、 カンチレパーを利用したプ ローブ検査を行うことができ、 製造コストを従来と比較して低減することができ る。 また、 第 1の領域と第 2の領域の少なぐとも一方の配線層数は複数になるの で、 プローブ検査等に配線層数が複数の一方の領域を用い、 他方の領域をボンデ ィングに用いることで、 プローブ検査等により不都合が生ずることを防止できる とともに、 ワイヤボンディングの強度低下を防止することができる。 図面の簡単な説明

図 1 A、 図 I Bは、 本発明の第 1の実施形態による半導体装置の構成例を示す 図である。

図 2は、 第 1の実施形態による半導体装置の他の構成例を示す図である。 . 図 3 A、 図 3 Bは、 カバー膜開口領域を示す図である。

図 4 A、 図 4 Bは、 本発明の第 2の実施形態による半導体装置の構成例を示す 図である。

図 5は、 第 2の実施形態による半導体装置の他の構成例を示す図である。 図 6は、 従来の半導体装置の構成を示す図である。

図 7 A〜図 7 Dは、 従来技術における問題点を説明するための図である。 発明を実施するための最良の形態

以下、 本発明の実施形態を図面に基づいて説明する。 (第 1の実施形態）

図 1 A、 図 I Bは、 本発明の第 1の実施形態による半導体装置の構成例を示す 図であり、 半導体装置が形成される半導体チップ 1の外周部分の一部を示してい る （以下の第 2の実施形態についても同様） 。

図 1 Aは、 第 1の実施形態による半導体装置の上面を模式的に示している。 図 1 Aにおいて、 2は半導体チップ 1の中央部分に形成された図示しない内部回路 に対して電気信号を入出力するための入出力回路であり、 4はパッドにてプロ一 ブ検查時にプローブ針を接触させるプロ一ビング領域であり、 5はパッドにて半 導体装置と外部機器等とを電気的に接続するためのワイヤボンディングに使用す るボンディング領域である。 つまり、 第 1の実施形態では、 パッドは、 電気的に 接続されたプロ一ビング領域 4とボンディング領域 5とで構成される。 なお、 6 は半導体チップ 1のエッジである。

図 1 Aに示すように入出力回路 2は半導体チップ 1の外周部に配列して配置さ れ、 プロ一ビング領域 4とボンディング領域 5とからなるパッドは、 ボンディン グ領域 5が入出力回路 2の上方に （基板法線方向から見て重なるようにして） 入 出力回路 2と半導体チップ 1のエッジ 6 との間に配置される。

図 1 Bは、 図 1 Aにおける I― I間の断面を模式的に示している。

図 1 Bに示すように、 パッドのプロ一ビング領域 4とボンディング領域 5とは 、 パッ ド積層数 （配線層数） が異なる。 プロ一ビング領域 4は、 最上層である第 1配線層 L 1に形成した第 1パッドと、 その 1つ下層の第 2配線層 L 2に形成し た第 2パッ ドとからなり、 この第 1パッドと第 2パッドはビア部 7により電気的 に接続されている。

また、 ボンディング領域 5は、 第 1配線層 L 1に形成した第 1パッドからなる 。 ボンディング領域 5の第 1パッドは、 下層の第 2配線層 L 2に形成した入出力 回路 2を構成する金属配線層の一部の上方に形成され、 入出力回路 2を構成する 金属配線層とビア部 7により電気的に接続されている。

また、 プロ一ビング領域 4の第 1パッドとボンディング領域 5の第 1パッドは 、 電気的に接続されており、 例えば一つの金属膜で構成される。 なお、 第 2配線 層し 2に形成したプロ一ビング領域 4の第 2パッドと、 同一の配線層 L 2に形成 した入出力回路 2を構成する金属配線層とは絶縁膜を介して電気的に絶縁されて いる。 ここで、 プロ一ビング領域 4の第 1及ぴ第 2のパッ ド、 ボンディング領域

5の第 1パッドは、 例えばアルミ層で構成され、 ビア部 7は例えばタングステン で構成される。

以上、 説明したように、 電気的に接続され、 パッド積層数が互いに異なるプロ 一ビング領域 4とボンディング領域 5とからなるパッドを、 ボンディング領域 5 と入出力回路 2とが基板法線方向から見て重なるように配置し、 ボンディング領 域 5の下層であり、 プロ一ビング領域 4の第 2のパッドが形成される第 2配線層 L 2に入出力回路 2の一部を形成する。

これにより、 パッ ドのピッチが縮小されたとしても、 ボンディング領域 5を入 出力回路 2の上方に重なるように配置するので、 パッドピッチの縮小によるチッ プ面積の増大を抑制することができる。 また、 パッドをプロ一ビング領域 4とポ ンディング領域 5とに分けて、 プロ一ビング領域 4を異なる層の複数のパッドで 形成することで、 機械的なス トレスに対する耐性を向上させ、 クラックの発生を 抑制することができるとともに、 プローブ検査等によりクラック等が発生しても 、 その影響が入出力回路 2等に及ぶことを防止することができる。 また、 ボンデ ィング領域 5を個別に設けたことでワイヤボンディングの強度が低下することを 防止し、 十分な強度で接合することができる。 したがって、 パッ ドのピッチが縮 小されたとしても、 チップ規模が増大するのを抑制して、 カンチレバーを利用し. たプローブ検査を行うことができ、 製造コスト等を従来と比較して低減すること ができる。

なお、 上述した説明では、 プロ一ビング領域 4とボンディング領域 5とからな るパッドは、 入出力回路 2と半導体チップ 1のエッジ 6との間に配置するように しているが、 図 2に示すようにプロ一ビング領域 4 とボンディング領域 5とから 'なるパッドを、 入出力回路 2の半導体チップ 1中央側に配置するようにしても良 レ、。

図 2 Aは、 第 1の実施形態による半導体装置の他の構成例を上面から模式的に 示した図である。 プロ一ビング領域 4とボンディング領域 5とからなるパッドが 、 ボンディング領域 5が入出力回路 2の上方に位置するように配置される。 また 、 入出力回路 2は、 プロ一ビング領域 4よりも半導体チップ 1の外周部に形成さ れる。 このように配置した場合には、 さらにチップ面積を小さくすることができ る。

なお、 上記図 1 A、 図 1 B及び図 2においては、 プロ一ビング領域 4とボンデ ィング領域 5とからなるパッドを、 ボンディング領域 5が入出力回路 2の上方に 位置するように配置しているが、 これに限らずボンディング領域 5の一部が入出 力回路 2の上方に位置するように配置しても良い。

ここで、 プロ一ビング領域 4とボンディング領域 5からなるパッドの上部に設 けられるカバー膜の開口領域について説明する。

図 3 A、 図 3 Bは、 カバー膜の開口領域の一例を示す図であり、 図 3 Aはプロ 一ビング領域 4とボンディング領域 5からなるパッドの外周にカバー膜 8を設け た例を示している。

また、 図 3 Bは、 プロ一ビング領域 4及ぴボンディング領域 5の外周にそれぞ れカバー膜 8を設けた例を示しており、 上面から見てプロ一ビング領域 4とボン ディング領域 5との間がカバ一膜 8により仕切られる。 図 3 Bに示したように力 バー膜開口領域を 2つ設けると、 プロ一ビング領域 4へのプローブ針の接触によ る衝撃等のプローブ検査の影響が、 ボンディング領域 5に完全に及ばなくなり、 ボンディングする際に十分な強度でのボンディングを行うことができる。

(第 2の実施形態）

次に、 本発明の第 2の実施形態について説明する。

上述した第 1の実施形態では、 プロ一ビング領域 4とボンディング領域 5とか らなるパッドは、 ボンディング領域 5のみを入出力回路 2の上方に配置している 。 以下に説明する第 2の実施形態では、 プロ一ビング領域 4とボンディング領域 5とからなるパッド全体を入出力回路 2の上方に配置する。

図 4 A、 図 4 Bは、 本発明の第 2の実施形態による半導体装置の構成例を示す 図であり、 半導体装置が形成される半導体チップ 1の外周部分の一部を示してい る。 なお、 この図 4 A、 図 4 Bにおいて、 図 1 A、 図 1 Bに示した構成要素等と 同一の機能を有する構成要素等には同一の符号を付し、 重複する説明は省略する 図 4 Aは、 第 2の実施形態による半導体装置の上面を模式的に示している。 図 4 Aに示すように入出力回路 2は半導体チップ 1の外周部に配置され、 プロービ ング領域 4とボンディング領域 5とからなるパッドは、 パッド全体と入出力回路 2とが基板法線方向から見て重なるように入出力回路 2上方のェッジ 6側に配置 される。

図 4 Bは、 図 4 Aにおける Π— Π間の断面を模式的に示している。

図 4 Bに示すように、 パッドのプロ一ビング領域 4とボンディング領域 5とは パッド積層数が異なり、 プロ一ビング領域 4は、 最上層である第 1配線層 L 1に 形成した第 1パッドと、 その 1つ下層の第 2配線層 L 2に形成した第 2パッドと からなり、 第 1パッドと第 2パッドはビア部 7により電気的に接続されている。 また、 ボンディング領域 5は、 第 1配線層 L 1に形成した第 1パッドからなる 。 プロ一ビング領域 4の第 1パッドとボンディング領域 5の第 1パッドは、 電気 的に接続されており、 例えば一つの金属膜で構成される。 プロ一ビング領域 4の 第 1及ぴ第 2のパッド、 ボンディング領域 5の第 1パッ ドは、 例えばアルミ層で 構成され、 ビア部 7は例えばタングステンで構成される。

入出力回路 2は、 ビア部 7により電気的に接続された、 第 2配線層 L 2に形成 した金属配線層と、 その 1つ下層の第 3配線層 L 3に形成した金属配線層とを含 み形成される。

ここで、 プロ一ビング領域 4の第 1及び第 2のパッ ドと、 ボンディング領域 5 の第 1パッドが、 入出力回路 2を構成する金属配線層の上方に形成される。 また 、 プロ一ビング領域 4の第 2のパッドは、 入出力回路 2を構成する第 3配線層 L 3に形成した金属配線層とビア部 7により電気的に接続されている。 なお、 第 2 配線層 L 2に形成したプロ一ビング領域 4の第 2パッドと、 同一の配線層 L 2に 形成した入出力回路 2を構成する金属配線層とは絶縁膜を介して電気的に絶縁さ れている。

以上、 説明したように第 2の実施形態によれば、 上述した第 1の実施形態で得 られる効果に加え、 プロ一ビング領域 4とボンディング領域 5とからなるパッド 全体を入出力回路 2の上方に配置することで、 チップ面積をさらに小さくするこ とができる。 ここで、 第 2の実施形態では、 第 1の実施形態と比較してパッ ドの下方に形成 された回路を含めてパッド部分の総配線層数が 1層増加するが、 パッドの下方に 形成される回路の層数ゃコストに応じて、 第 1の実施形態と第 2の実施形態とを 適切に使い分ければ良い。

なお、 上述した説明では、 プロ一ビング領域 4とボンディング領域 5とからな るパッドは、 パッド全体が入出力回路 2の上方に位置するとともに、 プロ一ビン グ領域 4をエッジ 6側にして配置しているが、 図 5に示すようにボンディング領 域 5をエッジ 6側にして配置するようにしても良い。

なお、 上記第 1及ぴ第 2の実施形態では、 プロ一ビング領域 4の配線層数が 1 層で、 ボンディング領域 5の配線層数が 2層の場合を一例として示したが、 本発 明はこれに限らず、 ボンディング領域 5の配線層数がプロ一ビング領域 4の配線 層数よりも少なければ良く、 プロ一ビング領域 4及びボンディング領域 5の配線 層数はそれぞれ任意である。 また、 プロ一ビング領域 4及びボンディング領域 5 からなるパッドの形状も一例であり、 例えばボンディングの方法に応じて適宜変 形しても良い。

また、 上記実施形態は、 何れも本発明を実施するにあたっての具体化のほんの 一例を示したものに過ぎず、 これらによって本発明の技術的範囲が限定的に解釈 されてはならないものである。 すなわち、 本発明はその技術思想、 またはその主 要な特徴から逸脱することなく、 様々な形で実施することができる。 産業上の利用可能性

以上、 説明したように本発明によれば、 電気的に接続されるとともに、 配線層 数が互いに異なる第 1の領域と第 2の領域とからなるパッドを、 入出力回路の上 方に配置することで、 パッドピッチが縮小されてもチップ面積の増大を抑制する ことができる。 したがって、 パッドピッチが縮小されても、 チップ規模が増大す るのを抑制して、 カンチレパーを利用したプローブ検査を行うことができ、 製造 コストを従来と比較して低減することができる。

Claims

請 求 の 範 囲

1 . 入出力回路を備えた半導体装置であって、

電気的に接続されるとともに、 配線層数が互いに異なる第 1の領域と第 2の領 域とからなるパッドを有し、

上記パッドを上記入出力回路の上方に配置することを特徴とする半導体装置。

2 . 上記パッドの一部を上記入出力回路の上方に配置することを特徴とする請求 項 1に記載の半導体装置。

3 . 上記パッドが、 上記入出力回路よりも上記半導体装置が形成される半導体チ ップのエッジ側に配置されることを特徴とする請求項 2に記載の半導体装置。

4 . 上記入出力回路が、 上記パッドよりも上記半導体装置が形成される半導体チ ップのエッジ側に配置されることを特徴とする請求項 2に記載の半導体装置。

5 . 上記パッドの第 1の領域を上記入出力回路の上方に配置することを特徴とす る請求項 1に記載の半導体装置。

6 . 上記パッドの第 1の領域の配線層数は、 上記パッドの第 2の領域の配線層数 より少ないことを特徴とする請求項 5に記載の半導体装置。

7 . 上記パッ ドの第 1の領域は 1つの層に形成され、 上記パッ ドの第 2の領域は 上記第 1の領域が形成される層及ぴその 1つ下層の層に形成されることを特徴と する請求項 6に記載の半導体装置。

8 . 上記パッ ドの第 1の領域はボンディングを行うための領域であり、 上記第 2 の領域は検査を行うための領域であることを特徴とする請求項 5に記載の半導体

9 . 上記パッドの第 2の領域と上記入出力回路とがそれぞれ形成される層のうち 、 少なくとも 1層が同じであることを特徴とする請求項 5に記載の半導体装置。

1 0 . 上記パッドのカバー膜の開口領域が、 上記第 1及ぴ第 2の領域に対して共 通であることを特徴とする請求項 1に記載の半導体装置。

1 1 . 上記パッドのカバー膜の開口領域が、 上記第 1及び第 2の領域に対してそ れぞれ設けられていることを特徴とする請求項 1に記載の半導体装置。

1 2 . 上記パッド全体を上記入出力回路の上方に配置することを特徴とする請求 項 1に記載の半導体装置。