[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

WO1997035434A1 - Encoder, decoder, their methods, and image processor - Google Patents

Encoder, decoder, their methods, and image processor Download PDF

Info

Publication number
WO1997035434A1
WO1997035434A1 PCT/JP1997/000768 JP9700768W WO9735434A1 WO 1997035434 A1 WO1997035434 A1 WO 1997035434A1 JP 9700768 W JP9700768 W JP 9700768W WO 9735434 A1 WO9735434 A1 WO 9735434A1
Authority
WO
WIPO (PCT)
Prior art keywords
value
pixel
decoding
encoding
prediction error
Prior art date
Application number
PCT/JP1997/000768
Other languages
English (en)
French (fr)
Inventor
Tomohiro Kimura
Ikuro Ueno
Taichi Yanagiya
Masayuki Yoshida
Fumitaka Ono
Narihiro Matoba
Kunio Ueda
Original Assignee
Mitsubishi Denki Kabushiki Kaisha
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from PCT/JP1996/003568 external-priority patent/WO1997035422A1/ja
Application filed by Mitsubishi Denki Kabushiki Kaisha filed Critical Mitsubishi Denki Kabushiki Kaisha
Priority to KR1020007006530A priority Critical patent/KR100338198B1/ko
Priority to US08/952,723 priority patent/US6188793B1/en
Priority to DK97907276.6T priority patent/DK0827342T3/da
Priority to JP53334897A priority patent/JP3228943B2/ja
Priority to CA 2221288 priority patent/CA2221288C/en
Priority to AU19395/97A priority patent/AU697471B2/en
Priority to EP97907276A priority patent/EP0827342B1/en
Publication of WO1997035434A1 publication Critical patent/WO1997035434A1/ja
Priority to US09/458,061 priority patent/US6636641B1/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H04N19/593Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving spatial prediction techniques
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/41Bandwidth or redundancy reduction
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/30Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using hierarchical techniques, e.g. scalability

Definitions

  • the present invention relates to an encoding device and an encoding device for encoding or decoding image information created or used by a facsimile device, a scanner device, a computer or a digital camera, and a method thereof.
  • the present invention relates to an encoding device and a decoding device that include two types of encoding systems and two types of decoding systems, and that efficiently encode and decode image information by switching between the two types of systems.
  • the present invention relates to an encoding method and a decoding method for efficiently encoding and decoding image information.
  • the present invention also relates to an image processing device including the encoding device or the decoding device according to the present invention.
  • the present invention also relates to an image processing device that executes the encoding method or the decoding method according to the present invention.
  • FIG. 66 is a block diagram showing a conventional encoding device.
  • reference numeral 901 designates a pixel to be coded (hereinafter, referred to as a coded pixel or simply a pixel), inputs and accumulates the value, and outputs the value of the coded pixel.
  • This is a pixel memory that stores accumulated and coded pixels and outputs the value of a pixel near the coded pixel as the value of a reference pixel.
  • Reference numeral 907 denotes a predictor that calculates a predicted value of an encoded pixel by referring to a value of a reference pixel.
  • Reference numeral 931 denotes a prediction error calculator for calculating a prediction error by subtracting the prediction value of the predictor 907 from the value of the coded pixel.
  • Reference numeral 908 denotes an encoder that encodes a prediction error value between the value of the coded pixel and the prediction value of the predictor 907, and outputs a codeword.
  • Reference numeral 910 denotes a code buffer which inputs a codeword output from the encoder 908 and outputs the codeword as a series of codes in the input order.
  • the predictor 907 calculates a predicted value from one or more reference pixel values.
  • the calculation method may be a predetermined prediction function or a table reference.
  • the encoder 908 calculates a prediction error obtained by calculating a prediction value calculated from the value of the coded pixel (in the case of an 8-bit pixel, 125 to 155; here, 0 exists. ) Is encoded using one type of codeword table determined in advance.
  • one codeword is assigned to a binary symbol sequence having one or a plurality of binary symbols.
  • MPS More Probable Symbol, dominant symbol
  • LPS Less Probable Symbol, inferior symbol
  • the code word is determined and the code word is output.
  • the number of consecutive MPSs is determined by the number of MPs inside (or outside) the encoder.
  • the counter is counted by a counter (not shown), the MPS value is stored in an MPS memory (not shown), and the state number (described later) of the binary symbol sequence is stored in a state number memory (not shown).
  • code orders it is possible to take an arbitrary natural number, in this specification, also the to be limited to 2 n (2 1 1 power). If the number of consecutive occurrences of the MPS becomes equal to the code order 2 ", a 1-bit codeword" 0 "is assigned to the MPS. If the LPS appears before the order equals, the number of consecutive occurrences of the MPS from the output of the codeword immediately before it to the appearance of the LPS is represented by an n-bit binary number.
  • a (n + 1) -bit codeword is added to the PS by adding a 1-bit "1" to distinguish it from the MPS-only codeword "0" at the beginning of the binary.
  • the unit of a binary symbol sequence to which a code word is assigned is hereinafter referred to as a message.
  • the MPS counter is reset.
  • the code output is a series of sequences, while the code is decoded. In this case, the code input to the decoder is decomposed into codewords, a binary symbol sequence is restored for each decoder, and pixels are reproduced.
  • the code order is determined according to the appearance probability of one of the binary symbols (0 or 1) estimated from data on the binary symbol sequence in the past. By switching to an appropriate value, even better coding efficiency can be realized.
  • a first example of the state transition method for determining the code order is shown below.
  • each encoder or decoder When the encoder or decoder encodes or decodes a binary symbol sequence, the binary symbol sequence is in one of the 16 states shown in Fig. 68, and each binary symbol sequence is The code order is determined according to the state of the column. The initial value of the state number in the encoder or decoder is 0. Also, At the start of the encoding or decoding process, each encoder or decoder
  • the MPS counter shall be reset.
  • the encoder or decoder performs a state transition when the codeword is determined during the encoding or decoding process. If the number of consecutive occurrences of the MPS in the binary symbol sequence is not equal to the code order, the state number is increased by one. If LPS appears before the number of consecutive occurrences of MPS becomes equal to the code order, the state number is decreased by one. However, if the number of consecutive occurrences of the MPS becomes equal to the code order in state number 15 or the LPS appears in the state number 0, the encoder or decoder does not change the state. The state number is left as it is.
  • the number N (0), N (1) of binary symbols 0 and 1 appearing in a binary symbol sequence is in the same range on the transmitting and receiving sides (for example, one line)
  • the method of determining the code order is disclosed in, for example, Japanese Patent Publication No. 59-27501 (corresponding to US Pat. No. 4,191,974).
  • the calculation method is 2 ⁇ + 1 ⁇ (1)> ⁇ (0) ⁇ 2 ⁇ ⁇
  • the code order 2 ⁇ which is the state transition destination of the binary symbol sequence, is set to be equal to or less than the default maximum value and equal to or greater than the default minimum value.
  • the following properties are known for the encoding method in Fig. 67. That is, assume that a binary information source in which the appearance probabilities of the two symbols “0” and “1” are ⁇ and 1 ⁇ ( ⁇ 1 / 2), respectively, is encoded by the method shown in FIG. 67. ⁇ , which minimizes the maximum code length in each order when the appearance of the binary symbol to be encoded is arbitrary, satisfies the following equation.
  • the conventional encoding apparatus and decoding apparatus perform, for example, switching between two encoding modes, that is, mode A and mode B, or a decoding mode based on a predetermined condition determination for the value of the reference pixel.
  • the mode switching is performed in accordance with the method shown as “Run-length coding for each start pattern” in the IEICE General Conference, 2010, 1982. As shown in FIG.
  • X is a coded pixel to be coded or decoded or a decoded pixel (hereinafter simply referred to as a pixel)
  • FIG. 70 is a diagram showing the configuration of the image compression circuit and the image decompression circuit.
  • the image compression circuit includes a system that performs lossless compression and a system that performs irreversible compression.
  • Irreversible image compression is a process that reduces the quality (reproducibility) of the reproduced image and increases the image compression ratio instead.
  • reversible image compression is a process in which the image compression ratio is compared with the above-mentioned irreversible image compression, and instead, the quality (reproducibility) of the reproduced image is not degraded.
  • Reference numeral 951 denotes a DCT operation circuit that performs a two-dimensional discrete cosine transform (DCT) operation on an input image to divide the image into two-dimensional spatial frequency components.
  • Reference numeral 952 denotes a quantization circuit for quantizing DCT coefficients
  • reference numeral 953 denotes an end-port encoder for Huffman coding the quantized DCT coefficients. Irreversible image compression is performed by the DCT operation circuit 951, the quantization circuit 952, and the central aperture encoder 953.
  • Reference numeral 954 denotes a predictor, which predicts data of a certain pixel by using data one pixel before.
  • Reference numeral 955 denotes an entropy encoder, which performs Huffman coding on a difference between a pixel and a pixel predicted by a predictor 954.
  • SW 1 is a switch for selecting whether to perform irreversible compression operation, which performs a lossless compression operation.A lossy compression operation is selected on the a side, and a lossy compression operation is selected on the b side.
  • the image decompression circuit is composed of a system that performs a reversible decompression operation and a system that performs an irreversible decompression operation.
  • E down Tropi chromatography decoder 9 56 and the decoder 9 5 7 reversibly E compressed data down tropicity over encoder 9 55, decrypted with the predictor 9 54 and reverse operation.
  • the entropy decoder 958 and the inverse quantization circuit 959, and the inverse DCT operation circuit 960 are the DCT operation circuit 951, Quantizing circuit 9 5 2, decodes the compressed data in E down tropicity over the encoder 9 5 3 and reverse operation.
  • SW 2 is a switch for selecting whether to perform a reversible or irreversible decompression operation.A reversible decompression operation is selected on the a side, and an irreversible decompression operation on the b side. Is selected.
  • the encoding device shown as Conventional Example 1 encodes a prediction error using one type of codeword table determined in advance.
  • the statistical properties of image information vary greatly within the screen.In other words, when a certain part of the screen is easy to predict, but in some part a large prediction error frequently occurs, a situation may occur.
  • encoding efficiency is not improved because encoding is performed using one type of codeword table despite the fact that the statistical properties of image information fluctuate within a screen. There was a problem.
  • the coding method shown as Conventional Example 2 is a method in which the code order is dynamically changed according to the appearance probability of MPS, and coding is performed by switching a plurality of codeword tables. Therefore, when the statistical properties of the image information within the screen fluctuate greatly, the encoding method improves the encoding efficiency as compared with the encoding apparatus described in the first conventional example.
  • the image compression circuit (encoding device) and image decompression circuit (decoding device) of Conventional Example 4 have a configuration as shown in FIG.
  • the irreversible image compression and image expansion are realized by the conversion circuit and the entropy encoder.
  • reversible image compression and image decompression are realized by a predictor and entropy encoder.
  • the two types, the reversible image compression circuit and the irreversible image compression circuit are used according to the situation. In imaging devices, it is most required that the quality (reproducibility) of reproduced images be kept high without increasing the image compression ratio.
  • the present invention has been made to solve the above-described problems, and has an object to provide an encoding device and a decoding device that efficiently encode and decode image information.
  • the present invention provides an encoding method and an encoding method for efficiently encoding and decoding image information by actively switching between different types of encoding methods and different types of decoding methods to perform encoding and decoding.
  • the purpose is to provide a decryption method.
  • the present invention can make the apparatus compact and simple even when encoding and decoding are efficiently performed by actively switching between different types of encoding methods and different types of decoding methods.
  • Encoding device and decoding device The purpose is to provide.
  • Another object of the present invention is to provide an image processing device including the encoding device and the decoding device.
  • Another object of the present invention is to provide an image processing device that executes the encoding method and the decoding method.
  • An object of the present invention is to provide an image processing apparatus that can obtain a higher compression ratio than conventional reversible image compression even when performing reversible image compression. Disclosure of the invention
  • An encoding device inputs and accumulates a pixel having any value within a predetermined range as an encoded pixel, outputs a value of the encoded pixel to be encoded, and outputs a value in the vicinity of the encoded pixel.
  • Mode determination for selecting one of a specific coding mode and other coding modes for a coded pixel based on the value of a reference pixel from a plurality of predefined coding modes Vessels
  • a first encoding unit that predicts the value of the coded pixel, determines whether the prediction is correct or not, encodes the value of the coded pixel based on the determination result, and outputs a codeword;
  • a second encoding unit that predicts and encodes the value of an encoding pixel and outputs a codeword without determining whether the prediction is correct or not,
  • An encoding control unit for selectively operating the first and second encoding units based on one of the specific encoding mode selected by the mode determiner and the other encoding mode
  • the first encoding unit predicts an encoded pixel based on a value taken by a reference pixel.
  • An l-th predictor for calculating a value is an l-th predictor for calculating a value
  • a first prediction error calculator that calculates an error between the value of the encoded pixel and the prediction value calculated by the first predictor as a prediction error
  • a determining unit that determines whether the prediction error calculated by the first prediction error calculator is a specific value, and outputs a determination result
  • a first encoder that inputs the determination result output from the determiner, encodes the encoded pixel to be encoded in the selected specific encoding mode, and outputs a codeword
  • a second encoder that encodes the prediction error and outputs the corresponding codeword
  • a second predictor configured to calculate a predicted value of the coded pixel based on a value taken by the reference pixel
  • a second prediction error calculator that calculates an error between the value of the encoded pixel and the prediction value calculated by the second predictor as a prediction error
  • the prediction is performed regardless of whether the prediction error calculated by the second prediction error calculator is the specific value or not.
  • a third encoder that encodes the error and outputs the corresponding codeword
  • the first encoder is a first probability estimator that inputs the determination result output from the determiner as a binary symbol sequence and estimates the appearance probability of one of the binary symbols among the binary symbols. And a first codeword allocator that encodes a sequence of binary symbols,
  • the second encoder is a first error / symbol converter that inputs a prediction error and converts the prediction error into a binary symbol sequence, or one of a binary symbol and a binary symbol sequence
  • a second probability estimator for estimating the probability of appearance of the binary symbols of the following, and a second codeword allocator for encoding the binary symbol sequence
  • the third encoder inputs a prediction error and converts the prediction error into a binary symbol sequence. And a third probability estimator for estimating the probability of appearance of the binary symbol and a third codeword allocator for encoding the binary symbol sequence.
  • the encoding control unit determines a codeword by at least one of the first encoder, the second encoder, and the third encoder, and determines a codeword by the remaining encoders.
  • a codeword transmission order controller that changes the output order of codewords when is not determined.
  • At least one of the first error / nosymbol converter and the second error / symbol converter includes the first error / symbol converter and the second error / symbol converter.
  • the comparison value is generated in order from the value that is likely to appear as the value of the prediction error input to the error symbol converter, and one of the first error Z symbol converter and the second error Z symbol converter is generated. And sequentially comparing the prediction error with the input prediction error, and generating and outputting a binary symbol sequence based on the number of comparisons until the prediction error matches one of the generated comparison values.
  • the mode determiner further selects the coding mode of the coded pixel based on the coding mode of the coded pixel preceding the coded pixel.
  • At least the first codeword allocation is performed.
  • One of the transmitter, the second codeword allocator, and the third codeword allocator is estimated by the corresponding first, second, and third probability estimators, respectively. It is characterized in that the interpretation of which of the binary symbols is the dominant symbol is changed based on the change in the probability estimation of one of the binary symbols.
  • the present invention is characterized in that the first predictor of the first encoder and the second predictor of the second encoder are integrated into a common predictor.
  • An encoding apparatus wherein at least any two of the first encoder, the second encoder, and the third encoder are integrated to form a common encoder.
  • At least one of the first codeword allocator, the second codeword allocator, and the third codeword allocator determines whether or not the binary symbol is a dominant symbol. Based on the information and the estimated appearance probability of the dominant symbol, expand the binary symbol assumed from the estimated appearance probability of the dominant symbol from the Huffman code set systematically created for the expanded information source of the binary symbol It is characterized by performing binary information source coding that is realized by selecting the code that is optimal for the situation of the information source.
  • a decoding device stores a decoded pixel having any value within a predetermined range, and outputs a value of a decoded pixel near a decoded pixel to be decoded as a value of a reference pixel.
  • a mode determiner that selects one of a specific decoding mode and another decoding mode for a decoded pixel based on a value taken by a reference pixel from a plurality of predefined decoding modes.
  • a first decoding unit that inputs a codeword, predicts a value of a decoded pixel, determines whether the prediction is correct, and decodes the codeword into a value of the decoded pixel based on the determination result;
  • a second decoding unit that inputs the codeword, predicts the value of the decoded pixel, and decodes the codeword into the value of the decoded pixel without determining whether the prediction is correct or not, and the mode determiner selects the A decoding control unit for selectively operating the first and second decoding units based on one of a specific decoding mode and another decoding mode;
  • the first decoding unit calculates a predicted value of the decoded pixel based on a value taken by the reference pixel;
  • a first decoder for decoding a corresponding codeword into a determination result indicating whether or not a prediction error is a predetermined value, for a decoded pixel to be decoded in the selected specific decoding mode
  • a second decoding unit For a decoded pixel that is decoded in the selected specific decoding mode and has a prediction error that is not the predetermined value, a second decoding unit that decodes a corresponding codeword into the prediction error.
  • a second predictor configured to calculate a predicted value of the decoded pixel based on a value taken by the reference pixel
  • a third decoder for decoding a corresponding codeword into a prediction error for a decoded pixel decoded in a mode other than the selected specific decoding mode, regardless of whether the prediction error is the predetermined value or not.
  • a second decoded pixel calculator that calculates It is characterized by having.
  • the first decoder inputs the codeword and decodes it into a binary symbol sequence, and estimates the appearance probability of either one of the binary symbols. And a first probability estimator that outputs one of the binary symbol sequences as a determination result.
  • the second decoder receives a codeword and decodes it into a sequence of binary symbols, and receives a binary symbol and receives one of the binary symbols.
  • a second probability estimator for estimating an occurrence probability, and a first symbol / error converter for inputting a binary symbol sequence and converting the binary symbol sequence into a prediction error,
  • the third decoder receives a codeword and decodes it into a binary symbol sequence, and a third symbol reconstructor that receives a binary symbol and outputs one of the binary symbols. It is characterized by comprising a third probability estimator for estimating an appearance probability, and a second symbol Z error converter for inputting a binary symbol sequence and converting the binary symbol sequence into a prediction error.
  • the decoding control unit is configured to perform at least one of the first, second, and third decoding before all the binary symbol sequences decoded by any one of the third decoder are used.
  • the decoder When the decoder outputs a binary symbol sequence, the decoder includes a binary symbol usage order controller that changes the use order of the decoded binary symbols.
  • At least one of the first symbol / error converter and the second symbol / error converter is based on the input binary symbol value and the number of input binary symbols. It is characterized by converting a value symbol sequence into a prediction error.
  • the mode determiner further selects a decoding mode of the decoded pixel based on a decoding mode of a decoded pixel preceding the decoded pixel.
  • the decoding device according to the present invention is configured such that at least one of the first symbol reconstructor, the second symbol reconstructor, and the third symbol reconstructor is a corresponding first probability estimator, It is characterized in that the interpretation of which of the binary symbols is the dominant symbol is changed based on the probability estimation change of the binary symbol estimated by the probability estimator and the third probability estimator, respectively.
  • the first predictor of the first decoding unit and the second predictor of the second decoding unit are integrated into a common predictor.
  • a decoding device is characterized in that at least any two of the first decoder, the second decoder, and the third decoder are integrated into a common decoder. At least one of the first symbol reconstructor, the second symbol reconstructor, and the third symbol reconstructor has information on which of the binary symbols is the dominant symbol and the estimated appearance probability of the dominant symbol. From the Huffman code set systematically created for the binary symbol extended information source based on the above, the optimal code for the situation of the binary symbol extended information source assumed from the estimated appearance probability of the dominant symbol is determined. It is characterized by performing binary information source decoding realized by selection.
  • a pixel having a value within a predetermined range is input and accumulated as an encoded pixel, a value of the encoded pixel to be encoded is output, and a pixel in the vicinity of the encoded pixel is output.
  • the first main encoding step includes: a first prediction step of calculating a predicted value of an encoded pixel based on a value taken by a reference pixel;
  • a second encoding step for encoding the error and outputting the corresponding codeword
  • the second main encoding step includes: a second prediction step of calculating a predicted value of the encoded pixel based on a value taken by the reference pixel;
  • the prediction error calculated by the second prediction error calculation step for the coded pixel to be coded in a mode other than the selected specific coding mode is the predetermined error.
  • the first probability of estimating the appearance probability of one of the binary symbols among the binary symbols by inputting the determination result output from the determination step as a binary symbol sequence is used.
  • the second encoding step includes a first error symbol conversion step of inputting a prediction error and converting the prediction error into a binary symbol sequence, and a binary symbol sequence of inputting a binary symbol sequence.
  • the third encoding step is one of a second error Z symbol conversion step of inputting a prediction error and converting the prediction error into a binary symbol sequence, and a binary symbol sequence of inputting a binary symbol sequence.
  • At least one of the first, second, and third codeword allocation steps is estimated by the corresponding first, second, and third probability estimation steps, respectively.
  • the method is characterized in that it includes a step of changing the interpretation of which of the binary symbols is the dominant symbol based on the estimated probability change of the binary symbol.
  • At least one of the first, second, and third codeword allocating steps includes information indicating which of the binary symbols is the dominant symbol and the estimated appearance of the dominant symbol. From the Huffman code set systematically created for the extended information source of the binary symbol based on the probability, the extended information of the binary symbol assumed from the estimated appearance probability of the dominant symbol It is characterized by performing binary information source coding realized by selecting the code that is optimal for the source situation.
  • the decoding method accumulates decoded pixels having any value within a predetermined range, and outputs the value of a decoded pixel near a decoded pixel to be decoded as a value of a reference pixel. Output process,
  • the first main decoding step includes: a first prediction step of calculating a predicted value of a decoded pixel based on a value taken by a reference pixel;
  • a second decoding unit For a decoded pixel that is decoded in the selected specific decoding mode and has a prediction error that is not the predetermined value, a second decoding unit that decodes a corresponding codeword into the prediction error.
  • the predicted value of the decoded pixel calculated in the first prediction step A first decoded pixel calculating step of calculating the value of the decoded pixel from the result and the prediction error obtained in the second decoding step;
  • the second main decoding step includes a second prediction step of calculating a predicted value of the decoded pixel based on a value taken by the reference pixel;
  • a third decoding for decoding a corresponding codeword into the prediction error regardless of whether the prediction error is the predetermined value or not.
  • a second calculating unit that calculates a decoded pixel value to be decoded in a mode other than the specific decoding mode selected from the predicted value of the decoded pixel calculated in the second prediction step and the prediction error decoded in the third decoding step. And a decoded pixel calculation step.
  • the first decoding step includes: a first symbol restoring step of inputting a codeword and decoding it into a binary symbol sequence; and a first symbol estimation step of estimating an appearance probability of one of the binary symbols among the binary symbols.
  • the probability estimation process of (1) and outputs one of the binary symbol sequences as the judgment result,
  • the second decoding step includes a second symbol restoring step of inputting a codeword and decoding it into a binary symbol sequence, and a second probability estimating step of inputting a binary symbol and estimating a probability of appearance of the binary symbol. And a first symbol error conversion step of inputting a binary symbol string and converting the binary symbol string into a prediction error.
  • the third decoding step includes inputting a codeword and decoding the codeword into a binary symbol string.
  • a second symbol error conversion step for conversion is
  • At least one of the first, second, and third symbol restoration steps is estimated by the corresponding first, second, and third probability estimation steps, respectively.
  • At least one of the first, second, and third symbol restoration steps includes information indicating which of the binary symbols is the dominant symbol, the estimated appearance probability of the dominant symbol, and From the Huffman code set systematically created for the binary symbol extended information source based on, the code that is optimal for the situation of the binary symbol extended information source assumed from the estimated appearance probability of the dominant symbol is It is characterized by performing binary information source decoding realized by selection.
  • the encoding device is provided on a semiconductor chip, and the encoding device is provided on a circuit board.
  • an image processing apparatus which inputs an image signal composed of a plurality of pixels, encodes the pixel of the image signal with an encoding device, and outputs the encoded image signal to a next processing device,
  • the encoding device
  • a pixel having any value within a predetermined range is input and accumulated as a coded pixel, the value of the coded pixel to be coded is output, and the value of a coded pixel in the vicinity of the coded pixel is referred to A pixel memory output as a pixel value;
  • Deciding device A first encoding unit that predicts the value of an encoded pixel, determines whether the prediction is correct, and encodes the value of the encoded pixel based on the determination result and outputs a codeword; and predicts the value of the encoded pixel.
  • a second encoding unit that encodes the value of the encoded pixel and outputs a codeword without determining whether the prediction is correct or not,
  • An encoding control unit for selectively operating the first and second encoding units based on one of the specific encoding mode selected by the mode determiner and the other encoding mode;
  • the image processing apparatus is an electronic computer.
  • the image processing apparatus is a scanner.
  • the image processing apparatus is a facsimile machine.
  • the image processing device is a display device.
  • the image processing device is a storage device.
  • the decoding device is provided on a semiconductor chip.
  • the decoding device is provided on a circuit board.
  • an image processing apparatus receives an encoded image signal, decodes a pixel of the image signal with a decoding apparatus, and outputs the decoded signal to a next processing apparatus.
  • the decoding device includes
  • a pixel memory that stores decoded pixels having any value within a predetermined range and outputs the value of a decoded pixel near the decoded pixel to be decoded as a reference pixel value;
  • a mode determiner that selects one of a specific decoding mode and another decoding mode for a decoded pixel based on a value taken by a reference pixel from a plurality of predefined decoding modes.
  • a first decoding unit that inputs a codeword, predicts a value of a decoded pixel, determines whether the prediction is correct, and decodes the codeword into a value of the decoded pixel based on the determination result;
  • a second decoding unit that inputs the codeword, predicts the value of the decoded pixel, and decodes the codeword into the value of the decoded pixel without determining whether the prediction is correct or not;
  • a decoding control unit for selectively operating the first and second decoding units based on one of the selected specific decoding mode and another decoding mode;
  • the image processing apparatus is an electronic computer.
  • the image processing apparatus is a scanner.
  • the image processing device is a facsimile device.
  • the image processing apparatus is a printer.
  • the image processing device is a display device.
  • the image processing device is a storage device.
  • An encoding device inputs and accumulates a pixel having any value within a predetermined range as an encoded pixel, outputs a value of the encoded pixel to be encoded, and outputs a value in the vicinity of the encoded pixel.
  • a pixel memory for outputting a coded pixel value as a reference pixel value;
  • An encoding unit that predicts the value of the coded pixel, determines whether the prediction is correct, and codes the value of the coded pixel based on the determination result to output a codeword;
  • An encoding control unit that operates the encoding unit based on whether or not the prediction determined by the encoding unit is correct
  • a coding unit configured to calculate a predicted value of the coded pixel based on a value of the reference pixel;
  • a prediction error calculator that calculates an error between the value of the encoded pixel and the prediction value calculated by the predictor as a prediction error;
  • a determining unit that determines whether the prediction error calculated by the prediction error calculator is a specific value, and outputs a determination result
  • a first encoder that inputs and encodes the determination result output from the determiner and outputs a codeword
  • a second encoder that encodes the prediction error for a coding pixel whose prediction error calculated by the prediction error calculator is not the specific value and outputs a corresponding codeword
  • a decoding device accumulates decoded pixels having any value within a predetermined range, and outputs a value of a decoded pixel near a decoded pixel to be decoded as a value of a reference pixel.
  • a decoding unit that inputs a codeword, predicts the value of a decoded pixel, determines whether the prediction is correct, and decodes the codeword into a decoded pixel value based on the determination result;
  • a decoding control unit that operates the decoding unit based on whether or not the prediction determined by the decoding unit is correct
  • a decoding unit configured to calculate a predicted value of the decoded pixel based on a value of the reference pixel
  • a second decoder For a decoded pixel whose prediction error is not the predetermined value, a second decoder that decodes a corresponding codeword into the prediction error,
  • An image processing apparatus includes: an imaging unit configured to capture an image including a plurality of pixels;
  • a pixel having any value within a predetermined range is input and stored as a coded pixel.
  • a pixel memory that outputs the value of the coded pixel to be coded and outputs the value of the coded pixel in the vicinity of the coded pixel as the value of the reference pixel; and A mode determiner for selecting one of a specific coding mode and another coding mode for a coded pixel based on a value taken by a reference pixel from a coding mode;
  • a first encoding unit that predicts the value of an encoded pixel, determines whether the prediction is correct, and encodes the value of the encoded pixel based on the determination result and outputs a codeword; and predicts the value of the encoded pixel.
  • a second encoding unit that encodes the value of the encoded pixel and outputs a codeword without determining whether the prediction is correct or not,
  • An encoding control unit for selectively operating the first and second encoding units based on one of the specific encoding mode selected by the mode determiner and the other encoding mode;
  • An image processing apparatus includes: an imaging unit configured to capture an image including a plurality of pixels; An image compression circuit for compressing a captured image;
  • the image decompression circuit includes:
  • a pixel memory that stores decoded pixels having any value within a predetermined range and outputs the value of a decoded pixel near the decoded pixel to be decoded as a reference pixel value;
  • a first decoding unit that inputs a codeword, predicts a value of a decoded pixel, determines whether the prediction is correct, and decodes the codeword into a value of the decoded pixel based on the determination result;
  • a second decoding unit that inputs the codeword, predicts the value of the decoded pixel, and decodes the codeword into the value of the decoded pixel without determining whether the prediction is correct or not, and the mode determiner selects the A decoding control unit for selectively operating the first and second decoding units based on one of a specific decoding mode and another decoding mode;
  • the image compression circuit includes a plurality of the encoding devices, and inputs the luminance signal Y and the color difference signals U and V to the plurality of encoding devices in parallel to perform encoding.
  • the image compression circuit is characterized in that it has a plurality of the encoding devices, and inputs the color signals R, G, and B to the plurality of encoding devices in parallel and encodes them.
  • the image compression circuit includes one encoding device, and serially inputs a luminance signal Y and color difference signals U and V to the encoding device in units of blocks to perform encoding.
  • the image compression circuit includes one encoding device, and serially inputs the color signals R, G, and B to the encoding device in units of blocks, and encodes the signals.
  • the image decompression circuit includes a plurality of the decoding devices, and inputs the encoded luminance signal Y and chrominance signals U and V to the plurality of decoding devices in parallel to perform encoding.
  • the image decompression circuit includes a plurality of the decoding devices, and inputs the coded color signals R, G, and B to the plurality of decoding devices in parallel and decodes them.
  • the image decompression circuit has one decoding device, and is characterized by serially inputting the encoded luminance signal ⁇ and chrominance signals u, V to the decoding device in units of blocks to decode.
  • the image decompression circuit includes one decoding device, and serially inputs the encoded color signals R, G, and B to the decoding device in block units to decode.
  • FIG. 1 is a perspective view showing an image processing apparatus of the present invention.
  • FIG. 2 is a perspective view showing an application example of the image processing apparatus of the present invention.
  • FIG. 3 is a diagram showing the state and code order of the binary symbol sequence to be encoded according to the present invention.
  • FIG. 4 is a block diagram showing a configuration example of the encoding device according to the first embodiment of the present invention.
  • FIG. 5 is a block diagram showing a configuration example of the first encoder of the present invention.
  • FIG. 6 is a block diagram showing a configuration example of the second encoder according to the present invention.
  • FIG. 7 is a block diagram showing a configuration example of the third encoder according to the present invention.
  • FIG. 8 is a diagram showing an example of conversion from a prediction error to a binary symbol performed by the second encoder of the present invention.
  • FIG. 9 is a diagram showing an example of conversion from a prediction error to a binary symbol performed by the third encoder of the present invention.
  • FIG. 10 is a flowchart showing the flow of the encoding process of the present invention.
  • FIG. 11 is a diagram showing specific examples of various conditions when the coded pixel of the present invention is coded.
  • FIG. 12 is a diagram showing the encoding operation of the present invention.
  • FIG. 13 is a block diagram showing a configuration example of the decoding device according to the first embodiment of the present invention.
  • FIG. 14 is a block diagram showing a configuration example of the first decoder of the present invention.
  • FIG. 15 is a block diagram showing a configuration example of the second decoder of the present invention.
  • FIG. 17 is a block diagram illustrating a configuration example of a third decoder according to the present invention.
  • FIG. 17 is a block diagram illustrating a configuration example of an encoding device according to Embodiment 2 of the present invention.
  • FIG. 18 is a flowchart showing the flow of the encoding process of the present invention.
  • FIG. 19 is a diagram showing the encoding operation of the present invention.
  • FIG. 20 shows the coding control after the codeword is determined by the third encoder of the present invention. It is a flowchart which shows the flow of the control processing which a control part performs.
  • FIG. 21 is a flowchart showing the flow of control processing performed by the coding control unit after the codeword is determined by the first encoder of the present invention.
  • FIG. 22 is a flowchart showing the flow of control processing performed by the encoding control unit after the codeword is determined by the occurrence of LPS in the binary symbol sequence in the first encoder of the present invention. .
  • FIG. 23 is a diagram showing the encoding operation of the present invention.
  • FIG. 24 is a flowchart showing the flow of the pixel prefetch operation of the present invention.
  • FIG. 25 is a block diagram showing a configuration example of a decoding device according to the second embodiment of the present invention.
  • FIG. 26 is a block diagram illustrating a configuration example of an encoding device according to Embodiment 3 of the present invention.
  • FIG. 27 is a block diagram showing a configuration example of the encoder 5a according to the third embodiment of the present invention.
  • FIG. 28 is a block diagram showing a configuration example of the encoder 6a according to the third embodiment of the present invention.
  • FIG. 29 is a block diagram showing a configuration example of the encoder 8a according to the third embodiment of the present invention.
  • FIG. 30 is a diagram showing a flowchart and a truth table showing a flow of an operation by the probability estimator according to the third embodiment of the present invention.
  • FIG. 31 is a diagram showing an encoding operation when the interpretation of MPS and LPS of the present invention is inverted.
  • FIG. 32 is a block diagram showing a configuration example of a decoding device according to the third embodiment of the present invention.
  • FIG. 33 shows a configuration example of a decoder 45a according to Embodiment 3 of the present invention.
  • FIG. 34 is a block diagram illustrating a configuration example of the decoder 46 a according to the third embodiment of the present invention.
  • FIG. 35 is a block diagram showing a configuration example of a decoder 48a according to the third embodiment of the present invention.
  • FIG. 36 is a block diagram illustrating a configuration example of an encoding device according to Embodiment 4 of the present invention.
  • FIG. 37 is a block diagram showing a configuration example of a decoding device according to Embodiment 4 of the present invention.
  • FIG. 38 is a diagram illustrating a case where a plurality of MPS counters exist in a part of the encoder according to the present invention.
  • FIG. 39 is a block diagram illustrating a configuration example of an encoding device according to Embodiment 5 of the present invention.
  • FIG. 40 is a block diagram showing a configuration example of a decoding device corresponding to the coding device shown in FIG. 39 of the present invention.
  • FIG. 41 is a block diagram showing another configuration example of the encoding device according to the fifth embodiment of the present invention.
  • FIG. 42 is a block diagram showing a configuration example of the encoder 5b shown in FIG.
  • FIG. 43 is a block diagram showing a configuration example of a decoding device corresponding to the encoding device shown in FIG. 41 according to the present invention.
  • FIG. 44 is a block diagram illustrating a configuration example of a decoder 45b used in the decoding device illustrated in FIG.
  • FIG. 45 is a block diagram showing another configuration example of the encoding device according to the fifth embodiment of the present invention.
  • Fig. 46 shows the configuration of the encoder 6b used in the encoder shown in Fig. 45. It is a block diagram showing an example.
  • FIG. 47 is a block diagram illustrating a configuration example of a decoding device corresponding to the encoding device illustrated in FIG. 45.
  • FIG. 48 is a block diagram illustrating a configuration example of the decoder 46 b used in the decoding device illustrated in FIG. 47.
  • FIG. 49 is a block diagram showing another configuration example of the encoding device according to the fifth embodiment of the present invention.
  • FIG. 50 is a block diagram showing a configuration example of an encoder 5c used in the encoding device shown in FIG.
  • FIG. 51 is a block diagram showing a configuration example of an encoding device according to Embodiment 6 of the present invention.
  • FIG. 52 is a block diagram showing a configuration example of a decoding device according to the sixth embodiment of the present invention.
  • FIG. 53 is a diagram showing a configuration example of an image processing device according to the seventh embodiment of the present invention.
  • FIG. 54 is a diagram showing a sequence for recording a still image by the image processing device according to the seventh embodiment of the present invention.
  • FIG. 55 is a diagram showing the configuration of the image compression circuit 318 of the present invention.
  • FIG. 56 is a diagram showing a configuration of the image decompression circuit 320 of the present invention.
  • FIG. 57 is a diagram showing another configuration of the image compression circuit 318 of the present invention.
  • FIG. 58 is a diagram showing another configuration of the image decompression circuit 320 of the present invention.
  • FIG. 11 is a diagram showing another configuration of the image processing apparatus of the present invention.
  • FIG. 60 is a diagram showing another configuration of the image processing apparatus of the present invention.
  • FIG. 61 is a diagram showing the image processing apparatus of the present invention and a computer 700. is there.
  • 6 2, 6 3 is a diagram showing another configuration of the image compression circuit 3 1 8 of the present invention is a diagram showing another configuration of the image compression circuit 3 1 8 of the present invention 0
  • FIG. 64 is a diagram showing another configuration of the image compression circuit 3 18 of the present invention.
  • FIG. 65 is a diagram showing another configuration of the image compression circuit 3 18 of the present invention.
  • FIG. 11 is a block diagram showing a configuration example of a conventional encoding device.
  • FIG. 67 is a diagram illustrating a conventional encoding and decoding method.
  • FIG. 68 is a diagram illustrating a conventional state transition method for determining a code order.
  • FIG. 69 is a diagram illustrating encoded pixels or decoded pixels and reference pixels.
  • FIG. 70 is a diagram showing the configuration of a conventional image compression circuit and image expansion circuit.
  • FIG. 1 is a perspective view showing a configuration example of an image processing device provided with an encoding device according to the present invention.
  • the image processing device provided with the decoding device according to the present invention also has the same configuration as the image processing device shown in FIG.
  • the image processing apparatus 60 includes a display unit 61, a keyboard 62, a mouse 63, a mouse pad 64, a system unit 65, and a compact disk unit 100. I have.
  • the image processing apparatus is, for example, as shown in FIG.
  • the encoded image information is input from the disk device 100 and decoded, and the decoded image information is transferred to the system unit 65 and displayed on the display unit 61.
  • the image processing apparatus of the present invention encodes image information displayed on the display unit 61 and outputs the encoded information to the compact disk device 100. It also encodes image information and transmits the image information via a line (not shown).
  • the configuration of the image processing apparatus according to the present invention is not limited to the personal computer or workstation configuration shown in FIG. 1, and may be of any configuration using other components. good.
  • a video player may be used as an input device, or image data from a network may be input instead of image information.
  • the input data may be in analog format or digital format.
  • the image processing apparatus of the present invention may exist as an independent apparatus as shown in FIG. 1, but as shown in FIG. 2, a printer 66 ⁇ scanner 68 or a facsimile apparatus Peripheral devices such as a display device (for example, a display unit 61) and a storage device (for example, a compact disk device 100) may be used. That is, the image processing device of the present invention refers to an electronic device including any of the encoding device or the decoding device described below, or an electronic device that executes any of the encoding method or the decoding method described below. Shall mean.
  • the encoding device or the decoding device of the present invention may exist in an independent housing, or may be used as a part of a system board such as a television camera, a measuring machine or a computer, a circuit board, or as a semiconductor chip. It does not matter if it exists.
  • the devices shown in FIG. 2 are connected by a local area network, and It may be of a type that transmits encoded information.
  • the information may be in a format that transmits and receives coded information using a wide area network such as ISDN (Integrated Service Digital Digital Network).
  • ISDN Integrated Service Digital Digital Network
  • the encoder in the encoding device according to the present embodiment or the decoder in the decoding device uses the encoding or decoding method described with reference to FIG. 67. That is, in this embodiment, based on the information as to which of the binary symbols is the dominant symbol and the estimated appearance probability of the dominant symbol, the expanded information source of the binary symbol (binary symbol sequence) is shown in FIG. Binary realized by selecting the most suitable code for the situation of the extended information source of the binary symbol assumed from the estimated appearance probability of the dominant symbol from the systematically created Huffman code set Information source coding or decoding shall be performed. Further, as shown in FIG. 3, it is assumed that each code order is set for the state of 32. Based on the state transition rule shown in Fig. 3, the state and the code order are set independently for each of a plurality of encoders or decoders described below, and the binary symbol is set. It shall be encoded or decoded.
  • FIG. 4 shows a configuration example of the encoding apparatus 400 according to Embodiment 1 of the present invention.
  • reference numeral 1 denotes an input of a value of an encoded pixel to be encoded and stored, and an output of the value of the encoded pixel.
  • This is a pixel memory that outputs the value of a pixel in the vicinity of an encoded pixel as a value of a reference pixel.
  • Reference numeral 2 denotes a mode determiner that determines a mode A or a mode B based on the values of the one or more reference pixels and outputs a mode identification signal CM. The mode determination method for Mode A and Mode B will be described later.
  • Reference numeral 3 denotes a first predictor that calculates a predicted value of an encoded pixel using a value of a reference pixel in mode A.
  • Reference numeral 30 denotes a first prediction error calculator that calculates a prediction error by subtracting the prediction value of the predictor 3 from the value of the coded pixel.
  • a zero determiner that determines whether the value of the prediction error is 0 or other than 0 is shown as an example. However, it is determined whether the value of the prediction error is 0 or other than 0. Instead, for example, it may be a determiner that determines whether the value of the prediction error is 1 or other than 1, or whether it is other than 13 or 3 or the like.
  • Reference numeral 5 denotes a first encoder for encoding the binary symbols output from the zero determiner 4 in mode A.
  • Reference numeral 7 denotes a second predictor that calculates the predicted value of the coded pixel using the value of the reference pixel in mode B.
  • Reference numeral 31 denotes a second prediction error calculator that calculates a prediction error by subtracting the prediction value of the predictor 7 from the value of the coded pixel.
  • Reference numeral 8 denotes a third encoder that encodes a prediction error value between the value of the encoded pixel and the prediction value of the predictor 7 in mode B.
  • Reference numeral 9 denotes a code switch for appropriately selecting code words output from the first encoder 5, the second encoder 6, and the third encoder 8, and outputting an appropriate code word.
  • Reference numeral 10 denotes a code buffer which outputs code words selected and output by the code switch 9 as a series of codes in the input order.
  • 1 1 is a pixel memory 1, a first encoder 5, a second encoder 6, a third encoder 8, a code switch 9, a code, based on the mode identification signal CM and the control signals C1 to C6.
  • An encoding control unit that controls the buffer 10.
  • 101 is a first encoder 5 that encodes a binary symbol indicating whether or not the prediction error between the value of the coded pixel and the estimated prediction value is 0 in mode A; , A second encoder 6 that encodes a prediction error when it is not 0.
  • the 102 is the second encoding in mode B, including the third encoder 8 that encodes the prediction error regardless of whether the error between the coded pixel value and the estimated prediction value is 0 or not. Department.
  • FIGS. 5, 6, and 7 are diagrams showing examples of the internal configuration of each of the first encoder 5, the second encoder 6, and the third encoder 8.
  • FIG. 5 is diagrams showing examples of the internal configuration of each of the first encoder 5, the second encoder 6, and the third encoder 8.
  • the first encoder 5, the second encoder 6, and the third encoder 8 receive a binary symbol sequence and receive the superiority over the binary symbol.
  • Probability estimators 25, 26, and 28 for estimating the appearance probability of the symbol (MPS) are provided, respectively. Further, the first encoder 5, the second encoder 6, and the third encoder 8 receive the binary symbol sequence and the estimated appearance probability estimated by the probability estimator, and And a first codeword allocator 15, a second codeword allocator 16, and a third codeword allocator 18, which output codewords by encoding.
  • First probability estimation The unit 25, the second probability estimator 26, and the third probability estimator 28 determine the code order shown in FIG. 3 and use the code order as a codeword assigner 15, 15, 16 or 18 Output to That is, the probability estimator improves the coding efficiency by switching the code order to an appropriate value according to the appearance probability of the MPS estimated from the data on the past binary symbol sequence.
  • the first example shows each of the states of 32 when the number of consecutive occurrences of the MPS becomes equal to the code order from any of the states of 32 shown in FIG.
  • This is a state transition method that raises the state number by one and lowers the state number by one when the LPS appears before the number of consecutive occurrences of the MPS becomes equal to the code order.
  • the second example is to count the number N (0), N (1) of binary symbols 0 and 1 appearing in a binary symbol sequence, and calculate the code order from the counting result by a calculation formula. Is determined.
  • the probability estimator may estimate the probability using a method other than the first example or the second example described above.
  • the second encoder 6 and the third encoder 8 are a first error symbol converter 36 that converts a prediction error into a binary symbol, and a second error symbol converter. It has 3 8.
  • the error symbol converter 36 performs the conversion shown in FIG.
  • the error / symbol converter 38 performs the conversion shown in FIG. Conversion performed by the error Roh symbol converter 3 6, 3 8, by keeping stored in advance a table as shown in FIGS. 8 and 9, the conversion to binary symbol from the prediction error by searching the table It is possible to do so.
  • the correspondence shown in FIGS. 8 and 9 may be realized using an algorithm described below.
  • the error symbol converter 36 generates “ ⁇ 1” as the first comparison value. Since the value of the prediction error input to the error symbol converter 36 does not match the value of the comparison value, "0" is output as a binary symbol. Next, the error Z symbol converter 36 generates “+1” as a second comparison value. Since the prediction error value "1 2" and the comparison value "+1” do not match, the binary symbol "0” is output again. The error symbol converter 36 then generates a comparison value of “1 2”. This time, since the value of the prediction error matches the comparison value, a binary symbol "1” is generated and the conversion is completed. Therefore, when the prediction error “1 2” is input, a binary symbol sequence “001” is output.
  • FIG. 10 is a diagram showing a flow of a mode determination operation of the mode determination device 2 and an encoding operation performed based on the determination mode determination result.
  • Mode A encoding The encoding operation in mode A will be described.
  • the zero determiner 4 subtracts a prediction value output from the predictor 3 (for example, the value of the pixel immediately before the reference pixel) from the value of the coded pixel to obtain a prediction error of 0 ( If the prediction matches, the binary symbol "0" is output, and if it is other than 0 (prediction mismatch), the binary symbol "1" is output.
  • a prediction value output from the predictor 3 for example, the value of the pixel immediately before the reference pixel
  • the 5 performs encoding with the output value “0” of the zero determiner 4 as MPS and “1” as LPS.
  • the coding process when the output of the zero determiner 4 is "0" (the prediction error is 0) and when the output is "1" (the prediction error is other than 0) are as follows.
  • the first encoder 5 has an MPS counter (not shown) in the probability estimator 25.
  • the MPS counter has a binary symbol "0" indicating a prediction error of 0, that is, successive occurrences of MPS. Count the number. Only when the number of consecutive occurrences of the MPS (the value of the MPS counter) input to the first encoder 5 reaches the code order, the code word (1 bit “0”) is determined (see FIG. 67). ). The codeword is not determined until the number of consecutive occurrences of MPS reaches the code order.
  • the first encoder 5 combines the binary symbol "1" indicating that the prediction error is other than 0, that is, the LPS with the number of MPSs before the LPS to which no codeword has been assigned yet. Encode. By continuous number of occurrences of the LPS previous MP S (the value of the MP S counter), when the code order 2 n, code words having a code word length of n + 1 bits is determined (see FIG. 6 7).
  • the second encoder 6 subsequently calculates a prediction error (8-bit Z pixel) obtained by subtracting the predicted value output from the predictor 3 from the value of the encoded pixel.
  • the feature of this embodiment is that, even when the prediction error is encoded in the second encoder 6, the same encoding scheme as that shown in FIG. 67 is used as in the first encoder 5. is there. That is, when the first encoder 5 encodes a binary symbol sequence and when the second encoder 6 encodes a binary symbol sequence, both the encoding methods shown in FIG. 67 are adopted. This is a major feature.
  • the predictor 7 calculates a predicted value from the values of one or more reference pixels.
  • the calculation method may be a predetermined prediction function or a table reference.
  • the third encoder 8 calculates a prediction error obtained by subtracting the predicted value calculated from the value of the coded pixel (in the case of 8 bits / pixel: —255 to 5255; Is converted to the binary symbol sequence shown in FIG. 9 and then encoded in the same manner as the second encoder 6. That is, based on the encoding scheme shown in FIG. 67, a codeword is generated from a binary symbol sequence. Since all of the binary symbol sequences shown in FIG. 9 end with LPS, third encoder 8 can determine a codeword for all of the binary symbol sequences shown in FIG.
  • the values of the prediction error that are more likely to occur are sequentially generated and compared with the prediction error.If one of these values matches the prediction error, 1 is determined. In the case of 0, the prediction error is converted to a binary symbol.
  • the error / symbol converters 36 and 38 convert the prediction errors into binary symbols and output them to the probability estimators 26 and 28, as described above.
  • the probabilities estimators 26 and 28 perform code generation based on the input binary symbols.
  • the code order is determined to be changed, and the determined code order is output to the codeword assigners 16 and 18, respectively. In this case, the two order examples described above can be applied to the code order determination method.
  • the coding performed by the codeword allocators 16 and 18 is exactly the same as the coding performed by the codeword allocator 15. That is, encoding is performed by the encoding method shown in FIG.
  • the encoding control unit 11 stores the value of the coded pixel in the pixel memory 1, and stores the value of the coded pixel from the pixel memory 1 and one of the neighboring pixels.
  • the above reference pixel values are output, and the first encoder 5, the second encoder 6, and the third encoder 8 are appropriately operated by the mode identification signal CM output from the mode determiner 2.
  • the first encoder 5, the second encoder 6, and the third encoder 8 notify the encoding control unit 11 of the output preparation state of the codeword, and the encoding control unit 11 Determines the first encoder 5 or the second encoder 6 or the third encoder 8 to output the codeword, and determines the codeword using the code switch 9 and the code buffer 10.
  • a code is output in which the codeword is a series of sequences.
  • the code buffer 10 receives the required codeword lengths directly from the first encoder 5, the second encoder 6, and the third encoder 8, or the encoding control unit 11 The required codeword lengths are indirectly notified via, so that the code is composed of the codewords.
  • FIG. This will be specifically described.
  • FIG. 11 is a diagram illustrating the states of the input coded pixels and the reference pixels, the output of the zero determiner, and the value of the prediction error.
  • Pixel X as shown in Figure 11. These states of the reference pixels in the vicinity when to X 6 is input is as described in the reference pixels of Figure 1 1. Also, the output of the zero determiner indicates whether or not the prediction was incorrect for each coded pixel. The prediction error indicates the value of the prediction error when the prediction is incorrect.
  • mode S is set in S11 as the initial mode of the encoding mode of the apparatus.
  • pixel X Is entered.
  • S14 it is determined that the mode is A, and in S15, the pixel X is detected.
  • the output of the zero determiner is checked. As shown in Figure 11, pixel X. Since the output of the zero determiner of is 0, the operation proceeds to S18.
  • pixel X Is encoded in the mode A by the first encoder 5.
  • pixel X 2 are input.
  • the mode # is also encoded for the pixel # 2 via S14, S15, and S18.
  • the pixel Xs is input.
  • the encoding mode of the pixel # 3 is determined to be Mode # 4, and the operation proceeds to S15.
  • the pixel # 5 is input in S12.
  • the coding mode of the pixel chi 5 is a mode beta, in S 1 6, shape of the reference pixels of the pixel Xs
  • pixel Xs is encoded in mode A. At this point, the code word of the pixel X 5 output from the first encoder 5 is not fixed.
  • the pixel ⁇ is input.
  • the encoding mode of the pixel ⁇ is mode ⁇
  • the output of the zero determiner is determined to be 1.
  • the pixel chi beta in S 1 7 is an encoding mode Alpha.
  • the code word of the pixel ⁇ 5 output from the first encoder 5 is determined at the position of ⁇ 4 as shown in FIG. .
  • the second encoder 6 encodes the error of the pixel chi beta.
  • the prediction error of ⁇ shown in Fig. 11 is “— 2”. Therefore, as shown in FIG. 8, the binary symbol “00 1” for the prediction error “ ⁇ 2” is encoded.
  • ⁇ by LPS has appeared Te location odor 5, the code word of the pixel chi beta output from the second encoder 6 is determined at the position of P 5.
  • the determined codewords shown in FIG. 12 are obtained by the probability estimators 25, 26, and 28 in the first encoder 5, the second encoder 6, and the third encoder 8 as shown in FIG.
  • the first encoder 5, the second encoder 6, and the third encoder 8 all encode in the fourth code order.
  • the first encoder 5, the second encoder 6, and the third encoder 8 independently determine the code order and operate independently.
  • the output code is the code buffer 1
  • the data is temporarily stored in a memory or the like (not shown) in FIG. 0 or directly from the code buffer 10, the data is transmitted in an analog or digital manner by a wireless or wired communication line. Also, it is fixedly stored in a storage medium (card, tape, disk, RAM, ROM, etc., which records magnetically or optically).
  • LPS is always output when the encoding mode is switched from mode A to mode B. That is, in the first embodiment, when the encoding mode is switched from mode A to mode B, the first encoder 5 and the second encoder 6 always determine the code word. Also, when the encoding mode switches from mode B to mode A, LPS is always output, so in this first embodiment, when switching from mode B to mode A, the third mode is always used.
  • the codeword is determined by the encoder 8.
  • the switching is performed by the encoding control unit 11 controlling each unit in the encoding device 400 using the mode identification signal CM and the control signals C1 to C6.
  • FIG. 13 is a block diagram illustrating a configuration example of the decoding device 500 according to Embodiment 1 of the present invention.
  • 4 1 is one or more accumulated and decoded pixels prior to decoding, outputs the value of the pixel near the decoded pixel as the value of the reference pixel, and accumulates the value of the decoded pixel It is a pixel memory.
  • Reference numeral 42 denotes a mode A or a mode B for the decoded pixel based on the value of the one or more reference pixels, similarly to the mode determiner 2 in the encoding device 400 described above. , A mode discriminator that outputs a mode identification signal CM.
  • 4 5 is the code word in mode A, the prediction error of which is other than 0 or 0 (for example, if the discriminator judges other than 1 or 1 or 1 or 3 or 3 other than 1 or 1 other than 3 and the same below)
  • This is the first decoder that decodes into binary symbols that indicate
  • Reference numeral 46 denotes a second decoder that decodes a codeword into a prediction error when the prediction error is other than 0 in mode A.
  • Reference numeral 48 denotes a third decoder that decodes a codeword into a prediction error between a value of a decoded pixel and a prediction value of the predictor 7 for the decoded pixel in mode B.
  • Reference numeral 40 denotes a code buffer for decomposing an input code into codewords and outputting the codeword.
  • Reference numeral 43 denotes a pixel memory 41, a first decoder 45, a second decoder 46, and a third decoder 48 based on the mode identification signal CM and the control signals C11 to C16.
  • the pixel switch 12 (described later) is a decoding control unit that controls the code buffer 40.
  • Reference numeral 12 denotes a pixel switch that selects and outputs an appropriate decoded pixel value among the decoded pixels output from the decoded pixel calculators 3 2 and 3 3 and the predictor 3.
  • 3 2 and 3 3 are the decoded pixels from the predicted value of the decoded pixel and the decoded prediction error.
  • the predictor 3 and the predictor 7 are the same as those of the encoding device 400 described above.
  • 20 1 is a first decoder 45 that decodes the codeword into a binary symbol indicating whether or not the prediction error between the value of the decoded pixel and the estimated prediction value is 0; And a second decoder 46 for decoding a word into a prediction error.
  • Reference numeral 202 denotes a second decoder including a third decoder 48 for decoding a codeword into a prediction error regardless of whether the error between the decoded pixel value and the estimated prediction value is 0 or not. Department.
  • FIGS. 14, 15, and 16 are block diagrams showing examples of the internal configuration of the first decoder 45, the second decoder 46, and the third decoder 48.
  • the second decoder 46 and the third decoder 48 are a first symbol // error converter 86 for converting a binary symbol sequence into a prediction error, and a second symbol Z error converter 8 Has eight.
  • the first decoder 45, the second decoder 46, and the third decoder 48 obtain a codeword output by the code buffer 40 by dividing the code into codewords.
  • the first decoder 45 or the second decoder 46 or the third decoder 48 is decoding with the code order 2 ", the first decoder 45 and the second decoder 46 Alternatively, the third decoder 48 determines the codeword length from the value of the first bit of the unacquired codeword as follows.
  • the codeword length is 1, and the length is A message with only 2n binary symbol "0" is restored. If the first bit of the code is 1, the codeword length is n + 1 bits, and the first decoder 45, the second decoder 46, or the third decoder 48 sets the first bit of the codeword.
  • the binary value indicated by the remaining n sign bits excluding is the number of consecutive occurrences (k) of the binary symbol "0", and the message of length k + 1 "0
  • the first decoder 45 converts a codeword as an input and outputs a binary symbol sequence (here, equivalent to a message). Each output of the first decoder 45 corresponds to one pixel to be decoded in mode A. If the output value is "0", the prediction error for the decoded pixel is 0; Is non-zero. When the prediction error is 0, the prediction value becomes the value of the decoded pixel as it is. When the prediction error is other than 0, the second decoder 46 decodes the prediction error.
  • the second decoder 46 and the third decoder 48 each convert the codeword into one or more messages by using the codeword as an input, and binarize the one or more messages. Synthesize into a symbol string.
  • the second decoder 46 performs decoding on pixels having a prediction error other than 0 in mode A, and converts the binary symbol sequence shown in FIG. 8 (showing a case where there is no 0 in the prediction error) into the prediction error. Is converted back to and output.
  • the third decoder 48 inversely converts the binary symbol sequence shown in FIG. 9 (showing a case where the prediction error is 0) into a prediction error for the pixel decoded in the mode B, and outputs the result. I do.
  • the value of the decoded pixel is a value obtained by adding the output (predicted error) of the second decoder 46 to the output (predicted value) of the predictor 3.
  • the mode switching in the decoding processing is performed based on the state of the reference pixel output from the pixel memory 41 and the output value of the first decoder 45, 2 can be realized by using the same judgment method as that of the mode judgment device 2 shown in FIG.
  • the decoding control unit 43 outputs the value of one or more reference pixels from the pixel memory 41, and outputs the mode identification signal CM which is the output of the mode determination unit 42.
  • the third decoder 48 is selectively operated. In the process, the first decoder 45, the second decoder 46, and the third decoder 48 notify the decoding control unit 43 of the input of the codeword, and the code buffer 40 directly By being notified of each codeword length or indirectly being notified of each codeword length via the decoding control unit 43, the code is divided into codewords and output.
  • the decoding control unit 43 determines a suitable decoder to perform decoding among the first decoder 45, the second decoder 46, and the third decoder 48, and determines whether the pixel switch 1 The value of the decoded pixel is stored in the pixel memory 41 by 2.
  • FIG. 17 is a block diagram illustrating a configuration example of an encoding device 400 according to Embodiment 2 of the present invention. However, it differs from FIG. 4 shown in the first embodiment in that the output from zero discriminator 4 is not input to mode discriminator 2. The operation of the encoding device 400 of the present embodiment will be described.
  • mode B encoding is performed in mode B (S 7).
  • the output value from the zero determiner 4 is not referred to.
  • the operation of the mode A encoding and the operation of the mode B encoding are the same as in the first embodiment, and the description thereof will be omitted. You.
  • the codeword when the coding mode is switched from mode A to mode B, the codeword is always determined by the first encoder 5, but in the second embodiment, Since the encoding mode determination condition is different from that of the first embodiment, the first encoder 5 does not always determine the codeword.
  • FIG. 19 shows a pixel X according to the second embodiment of the present invention.
  • the example shown in FIG. 19 shows the state of encoding when the encoded pixel shown in FIG. 11 is input to the encoding device 400 of this embodiment.
  • code words are assumed to be output from the first encoder 5, the second encoder 6, and the third encoder 8, which perform encoding with a code order of 4. I do.
  • FIG. 19 shows a pixel X according to the second embodiment of the present invention.
  • code words are assumed to be output from the first encoder 5, the second encoder 6, and the third encoder 8, which perform encoding with a code order of 4. I do.
  • FIG. 20 is a flowchart showing a control processing flow performed by the encoding control unit 11 after the code word is determined (S 20) by the third encoder 8.
  • FIG. 21 is a flowchart illustrating a control processing flow performed by the encoding control unit 11 after the codeword is determined (S30) in the first encoder 5.
  • the codeword transmission order control is required in the present embodiment before the codeword is determined by the first encoder 5 (in other words, the first encoder 5 When the value of the internal MPS counter is 1 or more (S in Fig. 20)
  • the third encoder 8 generates a codeword.
  • the codeword generated by the third encoder 8 is temporarily stored in the code buffer 10 (S24 in FIG. 20).
  • the codeword is determined by the first encoder 5 in the following two cases.
  • the codeword is determined at the positions of P1 and P2 by the third encoder 8, but the codeword output from the first encoder 5 is determined at the position of P3. I do. Therefore, the codeword of the third encoder 8 determined at the positions of P1 and P2 is temporarily stored in the code buffer 10 and the code output from the first encoder 5 at the position of P3.
  • the codeword determined in P3 is output first, and the codeword determined in the positions of P1 and P2 temporarily stored in the code buffer 10 is output later. And P Finally, the codeword of the second encoder 6 determined at the position 4 is output.
  • the output order of the codewords shown in FIG. 19 is the codeword of the first encoder 5 determined at the position of P3, and the second code determined at the position of P4.
  • the code word of the encoder 6, the code word of the third encoder 8 determined at the position of P1, and the code word of the third encoder 8 determined at the position of P2 are output in this order.
  • the maximum capacity MAX of the code buffer 10 must be determined on the transmitting and receiving sides.
  • FIG. 23 is a diagram showing an operation when the maximum capacity MAX of the code buffer 10 is specified.
  • X In mode A, X. Encodes the pixels to X 2, when switched to the beta remain mode undetermined and 1 code word [rho in mode beta, [rho 2, to confirm one after another at the position of the - - - code
  • the temporarily stored code words from the third encoder 8 are sequentially stored in the code buffer 10.
  • the maximum capacity MAX of the code buffer 10 occupied by the temporarily stored codewords is determined, and when the amount of temporarily stored codewords reaches the maximum capacity MAX,
  • the temporarily stored code word is output to increase the free space of the code buffer 10.
  • the dummy binary symbol "0" is replaced by the number of codewords required to determine the codeword by mode A. Is added to the binary symbol whose code word is undetermined. Since the case shown in Fig. 23 shows the case where the code order is the fourth order, only one dummy binary symbol "0" is added. Thus, the codeword output from first encoder 5 is determined. Until the codeword of the first encoder 5 is determined, the required number of dummy binary symbols “0” are added to the binary symbols whose codeword is undetermined.
  • the codeword determined by the third encoder 8 temporarily stored in the code buffer 10 is determined. It is output and the empty area can be reclaimed in the code buffer 10. By performing such processing, it is possible to prevent the code buffer 10 from overflowing due to the code word determined by the temporarily stored third encoder 8.
  • the maximum capacity MAX of the code buffer of the decoding device 500 is set to the maximum value of the coding device 400.
  • FIG. 23 shows a case where a dummy binary symbol “0” is added to a binary symbol whose codeword is undetermined to determine the codeword output from the first encoder 5.
  • the codeword output from the first encoder 5 may be determined by adding only one dummy binary symbol “1”. However, when a dummy binary symbol “1” is added, a codeword for a prediction error in the second encoder 6 is not generated.
  • FIG. 24 is a flowchart showing a control processing flow of the encoding control unit 11 started by setting the mode B (S50).
  • the value of the MPS counter inside the first encoder 5 becomes 0 in S52. It is checked whether it is. If the value of the MPS counter is 0, the codeword output from the first encoder 5 has already been determined, and there is no need for a prefetch operation. If the value of the MPS counter inside the first encoder 5 is other than 0, it indicates that the codeword output from the first encoder 5 is not determined, and is shown in S53 to S56. Perform a prefetch operation.
  • the mode ⁇ after pixel X 2 without move to encoding in the mode one de beta, pixel Xs, and prefetching the value of Kaibeta first The codeword in the encoder 5 is determined (S55). After that, the mode # encoding is performed on the pixels # 3 and # 4 that have not been encoded (S57). However, when performing a pre-read operation, pixels are pre-read for the value of the pixel to be coded later, and then pixels that have not been coded are coded for pre-read operation of the pixel. Line memory is required. The maximum value of the line memory must be determined in advance on the transmitting and receiving sides. The reason is the same as the case shown in Fig. 23.
  • the code word of the first encoder 5 may not be determined continuously. Therefore, the line memory that stores pixels If the maximum value is determined in advance and exceeds the maximum value, a dummy binary symbol "0" is added to the binary symbol whose code word is undetermined, and the code word output from the first encoder 5 is output. Confirm. As described above, a codeword output from the first encoder 5 may be determined by adding a dummy binary symbol “1”.
  • FIG. 25 is different from FIG. 13 shown in the first embodiment in that the first decoder The difference is that the output from 45 is not input to the mode determiner 42.
  • First decoder 45 shown in FIG. 25 performs the same decoding operation as first decoder 45 shown in FIG. 13 according to the first embodiment. That is, in mode A, a binary symbol whose prediction error indicates a value other than 0 is decoded. Then, the result is transmitted to the decoding control section 43 using the control signal C13.
  • the decoding control unit 43 operates the second decoder 46 based on information indicating whether the prediction error from the first decoder 45 is zero or other than zero. In the following description, an operation that is different from the first embodiment of the present invention will be particularly described.
  • the input codeword is converted into a binary symbol sequence (message), and the pixel value is reproduced using these.
  • the decoding mode is changed to mode A. May switch to mode B. Again taking the case of Figure 19 as an example, X.
  • the decoding control unit 43 outputs the unused binary symbols, if any, remaining in the first decoder 45, and outputs the unused binary symbols. If not, obtain a new codeword, convert it to a binary symbol sequence, and instruct the decoder to decode the binary symbol.
  • decoding apparatus 500 differs from Embodiment 1 only in that it is necessary to control the order in which the decoded binary symbols are used, and other operations are the same as in Embodiment 1, Here, the description is omitted.
  • the encoding mode can be determined for each pixel only based on the state of the reference pixel.
  • the code word may not be determined, but by performing the above-described control, the decoding device 5 0 0 allows pixel decoding from codeword consistently
  • the decoder switches from the third decoder 48 to the first decoder 45, the binary symbol shown in FIG. 9 is encoded as shown in FIG. 67 as described in the first embodiment.
  • the codeword is always determined, so that it is not necessary to control the order in which the codewords are transmitted and to control the prefetching.
  • FIG. 26 shows a configuration example of an encoding apparatus 400 according to Embodiment 3 of the present invention. However, FIG. 26 differs from FIG. 17 shown in Embodiment 2 in the configuration of the encoder.
  • FIGS. 27, 28, and 29 are block diagrams respectively showing configuration examples of first encoder 5a, second encoder 6a, and third encoder 8a in this embodiment.
  • FIG. 27 is block diagrams respectively showing configuration examples of first encoder 5a, second encoder 6a, and third encoder 8a in this embodiment.
  • the first encoder 5a, the second encoder 6a, and the third encoder 8a include exclusive OR circuits 95, 96, 98, respectively.
  • the exclusive OR circuits 95, 96, and 98 receive the binary symbol X and the MPS (Y) output from the probability estimators 25a, 26a, and 28a.
  • the operation shown in the truth table is performed, and the exclusive OR signal Z is output to the probability estimator.
  • MP S (Y) means the value of the binary symbol that the probability estimator interprets as MPS at the time of encoding, ie, “0”, “1”.
  • the encoding mode determination in the present embodiment is performed by the same method as in the second embodiment.
  • the pixel is coded in mode A, and the condition must not be satisfied. If so, encode the pixel in mode B.
  • Embodiment 3 is different from Embodiment 2 in that the interpretation of MPS / LPS is switched during the state transition during encoding by the encoding method shown in FIG. 67.
  • the first encoder 5 interprets MPS as “0” (binary symbol indicating prediction match), and the second encoder 6 and the third encoder 8 S was interpreted as "0" as defined in Figs.
  • the third embodiment as shown in the flow of FIG. In the case where an LPS (prediction mismatch) occurs (S72), the interpretations of the MPS and the LPS are replaced thereafter (S72).
  • state S Inverting the interpretation of MPS and LPS when the prediction is incorrect in the above means that the assumption that MPS should have a higher probability of occurrence is broken, and that the state of LPS has a higher probability of occurrence. If it has occurred Because I think.
  • state S again. Then, the MPS and LPS are interpreted and encoded until LPS occurs.
  • the exclusive OR circuits 95, 96, 98 receive the binary symbol X and the MPS (Y) output from the probability estimators 25a, 26a, 28a, and generate an exclusive OR signal ⁇ Is output. That is, if the binary symbol X and MPS match, an exclusive OR signal Z representing the binary symbol "0" is output.
  • the method of controlling the codeword transmission order differs from the method described in the second embodiment.
  • the codeword transmission order can be controlled if the presence or absence of the codeword determination is known only when the encoding is performed by switching from the first encoder 5 to the third encoder 8.
  • the codeword is not necessarily located at the codeword completion position shown in FIG. Is not completed.
  • FIG. 31 is a diagram illustrating a state of encoding when the interpretation of MPS and LPS is changed.
  • encoders 5a and 6a interpret MPS as "0", LPS as "1", and encoder 8a interpret MPS as "1".
  • LPS is interpreted as "0".
  • the binary symbol X is converted to an exclusive OR signal Z by the exclusive OR circuit. Therefore, the encoders 5a, 6a, and 8a must input and encode a plurality of exclusive OR signals Z as a binary symbol sequence.
  • the binary symbol X as shown in FIGS. 8 and 9, a binary symbol sequence always terminated with LPS is formed, but the exclusive OR signal Z is obtained by inverting the binary symbol X. Therefore, in some cases, the binary symbols shown in FIGS. 8 and 9 are inverted, and the codeword cannot be determined by each encoder when the coding mode is switched. Therefore, regardless of which encoder the encoder switches to another encoder, the encoding control unit 11 determines the code word in the encoder before switching to the other encoder. You need to know if it is.
  • the coding control unit 11 determines that the other encoder (the MPS counter value is not determined) for which the codeword is not determined. Check if there is one or more encoders), and if not, instruct the code buffer 10 to output the determined codeword as it is. If there is an encoder whose codeword has not been determined, the codeword determined by encoder 8a is temporarily stored in code buffer 10 and output after another codeword is determined by another encoder. . As shown in Fig. 31, at the position of P1, the codeword to be output from the encoder 5a has not been determined yet, so that the codeword to be output from the encoder 5a has been determined at P2.
  • FIGS. 33, 34, and 35 are block diagrams showing examples of the internal configuration of the decoders 45a, 46a, and 48a, respectively.
  • the decoding device 500 converts the input codeword into a binary symbol sequence (message), and reproduces the value of the corresponding pixel using the binary symbols.
  • binary symbols decoded by another decoder may be used before a plurality of binary symbols decoded from one codeword are used up by one decoder.
  • the decoding control unit 43 outputs the unused binary symbol if it remains in the decoder switched from another decoder, and acquires a new codeword if there is no unused binary symbol. And instructs the decoder to decode the binary symbol.
  • the decoding apparatus differs from the second embodiment only in the control of the order in which the decoded binary symbols are used, and the other operations are the same as in the second embodiment. .
  • FIG. 36 is a block diagram illustrating a configuration example of an encoding device 400 according to Embodiment 4 of the present invention.
  • the encoders 5a, 6a, and 8a are encoders having the same configuration as those shown in FIGS. 27, 28, and 29, respectively.
  • Embodiment 4 is different from Embodiment 1 in that the interpretation of MPS and LPS is switched during the state transition in the encoding by the encoding method shown in FIG. 67.
  • the first encoder 5 interprets the MPS as “0” (binary symbol indicating prediction match), and the second encoder 6 and the third encoder 8 interpret the MPS as It is interpreted as "0" defined in Figs.
  • the state S is set at the time of the state transition. If an LPS occurs in this case, the interpretation of the MPS and the LPS will be replaced thereafter.
  • the rules for state transition are performed in the same manner as in the first, second, and third embodiments. As described above, a change in the interpretation of the MPS LPS can be easily realized by comparing N (0) and N (1) even when the state transition is performed by the 0-1 counting method.
  • the method of controlling the codeword transmission order is the same as that of the third embodiment. That is, in the second embodiment, only when the encoder is switched from the first encoder 5 to the third encoder 8, if the presence or absence of a codeword is known, the codeword transmission order can be controlled. In the fourth embodiment, the codeword is not always completed at the codeword completion positions of P1 to P4 shown in FIG. If it is switched to another encoder, the encoding control unit needs to know whether or not the codeword used in the encoder used before switching has been determined. A configuration example of the decoding device 500 will be described with reference to FIG.
  • the decoders 45a, 46a and 48a have the same configuration as the decoders shown in FIGS. 33, 34 and 35, respectively.
  • the decoding device 500 converts the input codeword into a binary symbol sequence (message), and reproduces the pixel value using the binary symbols.
  • binary symbols decoded by another decoder may be used before a plurality of binary symbols decoded from one codeword are used up by one decoder.
  • the decoding controller outputs an unused binary symbol if it remains in the decoder switched from another decoder, and if there is no unused binary symbol, acquires a new codeword. Instructs the decoder to decode the value symbol.
  • decoding apparatus 500 In decoding apparatus 500 according to the present embodiment, only the control of the order in which the decoded binary symbols are used is different from that of the third embodiment, and the other operations are the same as those of the third embodiment.
  • the encoder may have a plurality of MPS counters, state number memories, and MPS memories.
  • FIG. 39 is a block diagram illustrating another configuration example of the encoding device 400 of the present embodiment.
  • the predictor 3 and the predictor 7 described above calculate the predicted value of the coded pixel using the same prediction method
  • FIG. 40 is a block diagram showing a configuration example of a decoding device 500 corresponding to the encoding device 400 shown in FIG.
  • FIG. 41 is a block diagram showing another configuration example of encoding apparatus 400 of the present embodiment.
  • FIG. 42 is a block diagram showing an example of the internal configuration of the encoder 5b shown in FIG.
  • a feature of the encoding device 400 shown in FIG. 41 is that the first encoder 5 and the second encoder 6 are unified into one encoder 5b.
  • the configuration of the encoder 5b is as shown in FIG.
  • the encoder 5b is provided with a switch 85, and the zero determiner 4 and the probability estimator 2 are provided by the control signal C2.
  • the error signal symbol converter 36 is controlled by the control signal C 3. Connect the probability estimator 25.
  • the first encoder 5 and the second encoder 6 encode binary symbols using the same encoding method only with different inputs.
  • the configuration of the encoder 400 can be simplified.
  • FIG. 43 is a block diagram showing a decoding device 500 corresponding to the encoding device 400 shown in FIG.
  • FIG. 44 is a block diagram showing the internal configuration of the decoder 45 b used in the decoding device 500 shown in FIG.
  • a combination of the first decoder 45 and the second decoder 46 described in the above embodiment is a decoder 45b shown in FIG.
  • FIG. 45 is a block diagram showing another configuration example of encoding apparatus 400 of the present embodiment.
  • FIG. 46 is a block diagram illustrating a configuration example of the encoder 6b of the encoding device 400 illustrated in FIG.
  • FIG. 47 is a diagram illustrating a decoding device 500 corresponding to the encoding device 400 illustrated in FIG.
  • FIG. 48 is a diagram illustrating a configuration example of the decoder 46 b of the decoding device 500 illustrated in FIG. 47.
  • a feature of the encoding device 400 shown in FIG. 45 is that the second encoder 6 and the third encoder 8 are combined into an encoder 6b.
  • the difference between the second encoder 6, the third encoder 8, and the encoder 6 b described in the above-described embodiment is the correspondence between the prediction error and the binary symbol shown in FIGS. 8 and 9.
  • the encoder 6b operates otherwise identically. Therefore, as shown in FIG. 46, the error Z symbol converter 3 in the encoder 6 b
  • the second encoder An encoder 6b obtained by integrating the sixth encoder 6 and the third encoder 8 can be configured. Also in the case of the decoder 46 b shown in FIG. 48, the second decoder 4 shown in FIG. 13 or FIG. 25 is switched by switching the symbol error converters 86 and 88 by the switch 85. A decoder 46 b obtained by integrating the sixth and third decoders 48 can be configured.
  • FIG. 49 is a block diagram illustrating another configuration example of an encoding device 400 according to the present embodiment.
  • FIG. 50 is a block diagram showing an encoder 5c obtained by integrating the first encoder 5, the second encoder 6, and the third encoder 8 described in the above embodiment.
  • the switch 85 switches the output of the zero determiner and the output of the error symbol converters 36 and 38, thereby providing the encoder 5c with the above-described first encoder 5, second encoder 6, It is possible to combine the functions of the third encoder 8.
  • the first decoder 45, the second decoder 46, and the third decoder 48 also have the same structure as the encoder 5c. It can be configured as one decoder.
  • FIG. 51 is a block diagram illustrating another configuration example of an encoding device 400 according to the present embodiment.
  • the encoding device 400 shown in FIG. 51 is obtained by removing the mode determiner 2 and the second encoding unit 102 from the encoding device 400 shown in FIG.
  • the determination result output from the zero determiner 4 to the mode determiner 2 is input to the encoding control unit 11 in FIG.
  • the encoding control unit 11 operates the first encoder 5 and the second encoder 6 using the control signals C2 and C3 based on the determination result of the zero determiner 4. Further, the encoding control unit 11 operates the code switch 9 using the control signal C 5, and the first encoder 5 and the second encoder Select and output an appropriate codeword from the codewords output from 6.
  • FIG. 52 is a block diagram showing another configuration example of the decoding device 500 according to the present embodiment.
  • the decoding device 500 shown in FIG. 52 is obtained by removing the mode decision unit 42 and the second decoding unit 202 from the decoding device 500 shown in FIG.
  • the first decoder 45 decodes the codeword into a decision result represented by a binary symbol indicating whether or not the prediction error is 0, and the decision result is input to the decoding control unit 43.
  • the decoding control unit 43 controls the pixel switch 12 with the control signal C12 based on the input determination result.
  • the encoding apparatus 400 shown in FIG. 51 is characterized in that it determines whether the prediction is correct or not, and encodes the encoded pixel based on the determination result.
  • the decoding apparatus 500 shown in FIG. 52 is characterized in that it determines whether or not the value of a decoded pixel is predicted, and decodes a codeword into a decoded pixel based on the determination result. In this way, when the prediction probability is high, the prediction or success is determined, and the encoding or decoding is performed in units of a message consisting of one or more binary symbols indicating the prediction success or failure. As compared with the case where the prediction error is always encoded or decoded, more efficient encoding or decoding can be performed.
  • the predictors 3 and 7 calculate the predicted value of the coded pixel from the value taken by the reference pixel.
  • the mode identification signal CM is transmitted from the mode determiner to the predictor 3. And 7 to calculate the predicted value based on the mode identification signal CM and the value taken by the reference pixel.
  • the reference pixels are three pixels a, b, and c, but the number of reference pixels may be one or more.
  • the first, second, and third encoders and the first, second, and third decoders all use the encoding method shown in FIG. 67 will be described.
  • the encoding and decoding may be performed without using the encoding method shown in FIG. 67.
  • the case where the image information is encoded or decoded has been described.
  • the audio information, the optical information, and other information are encoded or decoded
  • the above-described embodiment is also applicable. It can be realized in form.
  • efficient coding can be performed.
  • the audio information or optical information has information extracted from the same background as the image signal or information extracted from a certain background. It can be regarded as image information in this specification, and can perform efficient encoding.
  • FIG. 53 shows an image pickup apparatus (digital power supply) according to an embodiment of the image processing apparatus of the present invention.
  • FIG. 3 is a diagram illustrating a configuration example of a digital camera 600 that records a still image on a memory card.
  • reference numeral 325 denotes an imaging unit that captures an image composed of a plurality of pixels
  • reference numeral 311 denotes a solid-state imaging device used as a sensor that converts an optical image into an electric signal
  • reference numeral 312 denotes a solid-state imaging device 311.
  • Lens for forming an optical image on the solid-state image sensor 3 1 3 is a diaphragm for adjusting the amount of light incident on the solid-state image sensor 3 1 1 1, 3 1 4 is a shutter for adjusting the exposure time of the solid-state image sensor 3 1 1 Is an AD (Ana1ogtoDigita1) conversion circuit that converts the output of the solid-state imaging device 311 into a digital signal, and 316 is a signal of one frame of the solid-state imaging device 311 that is converted into a digital signal.
  • AD Ana1ogtoDigita1
  • Memory card composed of semiconductor memory to record data 320 is an image decompression circuit that decompresses encoded image data read from the memory card 319
  • 321 is an extended luminance A reproduction signal processing circuit (or display circuit) for displaying the signal Y and the color difference signals U and V on the monitor 324.
  • Reference numeral 3222 denotes a system controller for controlling the operation of the solid-state imaging device 311.
  • Reference numeral 3223 denotes a trigger switch for starting photographing.
  • FIG. 54 is a diagram showing a sequence for recording a still image by the digital camera 600 in FIG.
  • trigger switch 3 23 When trigger switch 3 23 is turned on at time T 0, a series of still image recording sequences described below is started. First, between time TO and T1 Then, the transfer of the electric charge stored in the solid-state imaging device 311 is performed. Next, a photometric operation is performed by a photometric device (not shown), and an appropriate exposure time and an appropriate exposure stop are set. Next, from time T2 to T3, the shutter 3-14 is opened, and the solid-state imaging device 311 is exposed. Next, when the shutter 3114 is closed at time T3, the exposure signal charges are read out from the solid-state imaging device 311. The signal read from the solid-state imaging device 311 is converted into a digital signal by the AD conversion circuit 315, and the signal for one frame is temporarily stored in the frame memory 316.
  • the signal once stored in the frame memory 316 is read from time T4 to time T5, and the recording signal processing circuit 317
  • a luminance signal Y and color difference signals U and V are obtained by calculation from data of several pixels adjacent to the solid-state imaging device 311.
  • the luminance signal Y and the color difference signals U and V are coded data compressed by the image compression circuit 318 and recorded on the memory card 319.
  • FIG. 55 is a diagram showing a configuration of the image compression circuit 318.
  • the image compression circuit 318 includes three encoding devices 400.
  • the encoding device 400 the encoding device described in the first to sixth embodiments can be used.
  • the encoding device 400 shown in FIG. 4 can be used.
  • the encoding device 400 inputs the luminance signal Y and the color difference signals U and V from the recording signal processing circuit 317 in parallel.
  • Each encoding device 400 performs encoding using the encoding method described above.
  • the encoded result is output to the memory card 319, stored, and input to the encoding device 400.
  • the luminance signal Y is a luminance signal Y for one frame, that is, ⁇ 1, ⁇ ⁇ 2, ⁇ , ⁇ , as shown in FIG.
  • the luminance signal ⁇ is input and encoded.
  • the color difference signals U and V are coded by each coding device 40 °.
  • FIG. 56 is a diagram showing the configuration of the image decompression circuit 320.
  • the image decompression circuit 320 is provided with three decoding devices 500.
  • the decoding device 500 the decoding device described in the first to sixth embodiments can be used.
  • the decoding device 500 shown in FIG. 13 can be used.
  • the image decompression circuit 320 receives in parallel the codes of the luminance signal Y and the color difference signals U and V from the memory card 319, decodes them in the respective decoding devices 500, and reproduces the reproduced signal. Output to
  • FIG. 57 is a diagram illustrating another example of the image compression circuit 318.
  • the image compression circuit 318 shown in FIG. 57 includes one encoding device 400.
  • the encoding device 400 serially inputs the luminance signal Y and the color difference signals U and V from the recording signal processing circuit 317 for each frame. That is, a luminance signal ⁇ ⁇ for one frame consisting of Y 1, ⁇ 2,..., ⁇ ⁇ is input, and then a color difference signal for one frame consisting of U l, U 2,.
  • FIG. 57 only one encoding device 400 is required, and the configuration of the image compression circuit 318 is simplified.
  • FIG. 58 is a diagram showing another configuration of the image decompression circuit 320.
  • the image decompression circuit 320 is provided with one decoding device 500.
  • the image decompression circuit 320 inputs a code coded in frame units from the memory card 319 serially, decodes the luminance signal Y and the color difference signals U and V in frame units, 2 Output to 1.
  • encoding or decoding is performed in frame units, but not limited to frame units, but encoding or decoding is performed in block units of a certain size. But it doesn't matter. Alternatively, encoding or decoding may be performed in units of a plurality of lines.
  • FIG. 59 is a diagram showing another configuration of the digital camera 600.
  • FIG. 59 differs from FIG. 53 in that an image is displayed on the monitor 324 via the frame memory 316.
  • FIG. 60 is a diagram showing another configuration of the digital camera 600.
  • FIG. 60 differs from FIG. 53 in that the memory card 319 does not exist in the case of FIG. 60, and the image compression circuit 318 and the image expansion circuit 320 are arranged before and after the frame memory 316. Is a point.
  • FIG. 61 is a diagram showing another configuration of the digital camera 600 and the configuration of the computer 700.
  • the feature of the configuration shown in FIG. 61 is that the image compression circuit 318 of the digital camera 600 performs compression processing and the computer 700 performs decompression processing.
  • the digital camera 600 only the compression processing is performed, and the compressed data is stored in the memory card 319.
  • the memory card 319 is attached to the computer 700 offline.
  • the code stored in the memory card 3 19 is read out by the CPU (Centra 1 Processing Unit) 70 1 and the image decompression program 70 3 stored in the RAM (R andom Access Memory) 70 2 And perform decompression processing. Thereafter, desired image processing is performed by the image processing program 704, and display printing and the like can be performed.
  • FIGS. 62 and 63 show the case where the signals input to the image compression circuit 318 are the color signals R, G and B.
  • the signals input to the image compression circuit 318 are the color signals R, G1, G2, and B.
  • the color signal can be decoded with the same configuration as that shown in FIGS. 62 to 65.
  • the case where codes are stored using the memory card 319 is shown, but other secondary storage devices such as a flexible disk, a fixed disk, and a flash memory are used in addition to the memory card 319. You may do so.
  • the code may be transferred to the outside by a communication device or a cable without storing the code in the storage device.
  • the present invention provides an efficient encoding device and decoding device and their methods.
  • an encoding system corresponding to a plurality of encoding modes is provided, and image information is efficiently encoded or decoded by an encoding system corresponding to the encoding mode.
  • image information can be appropriately encoded and decoded correctly even when the code is not determined.
  • the present invention can appropriately encode and decode correctly even when the interpretation of MPS and LPS is changed.
  • an encoding device, a decoding device, or an image processing device can be compactly configured.
  • a higher compression ratio can be obtained than the conventional image compression ratio, a high-quality image can be stored in a storage medium with a small capacity.

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Compression Of Band Width Or Redundancy In Fax (AREA)
  • Image Processing (AREA)

Description

明 細 書 符号化装置及び復号装置及びそれらの方法及び画像処理装置
技術分野
この発明は、 ファクシミ リ装置やスキャナ装置やコンピュータやデジ タルカメラ等により作成利用される画像情報を符号化、 或いは、 復号す る符号化装置及ぴ復号装置及びそれらの方法に関するものである。 特に 、 2種類の符号化方式及び 2種類の復号方式を備え、 2種類の方式を切 り換えることにより効率よく画像情報の符号化及び復号を行う符号化装 置及び復号装置に関するものである。 また、 この発明は、 効率よく画像 情報の符号化及び復号を行う符号化方法及ぴ復号方法に関するものであ る。 また、 この発明は、 本発明の符号化装置又は復号装置を備えた画像 処理装置に関するものである。 また、 この発明は、 本発明の符号化方法 又は復号方法を実行する画像処理装置に関するものである。
背景技術
従来例 1 .
図 6 6は、 従来の符号化装置を示すブロック図である。
図 6 6において、 9 0 1は符号化する画素 (以下、 符号化画素又は単 に画素という) の値を入力して蓄積し、 その符号化画素の値を出力する とともに、 1つ又は複数の蓄積済みかつ符号化済みの画素であって、 符 号化画素近傍の画素の値を参照画素の値として出力する画素メモリであ る。
9 0 7は参照画素の値を参照して符号化画素の予測値を算出する予測 器である。 9 3 1は符号化画素の値から予測器 9 0 7の予測値を滅算して予測誤 差を求める予測誤差算出器である。
9 0 8は符号化画素の値と予測器 9 0 7の予測値との予測誤差の値を 符号化し、 符号語を出力する符号器である。
9 1 0は符号器 9 0 8が出力する符号語を入力し、 その入力順に符号 語を一連の系列とした符号として出力する符号バッファである。
次に、 従来の符号化装置の動作について説明する。
予測器 9 0 7は、 1つ又は複数の参照画素の値から予測値を算出する 。 算出方法は、 所定の予測関数によっても、 テーブル参照でも構わない 。 符号器 9 0 8は、 符号化画素の値から算出された予測値を减じた予測 誤差 ( 8ビッ ト 画素の場合、 一 2 5 5〜十 2 5 5 ; ここでは、 0は存 在する) を、 予め決定された 1種類の符号語テーブルを用いて符号化す る。
従来例 2 .
また、 別の従来例として、 多値の符号化画素及び復号画素の予測誤差 を 2値シンボル列に変換して符号化し、 復号する方法が知られている。 ここでは、 2値シンボルの符号化及び復号方法の 1つとして、 日本国特 許登録第 1 2 5 1 4 0 3号に示される符号化及び復号方法を説明する。
この符号化及び復号方法では、 図 6 7に示すように、 1つ又は複数の 2値シンボルを有する 2値シンボル列に対して 1つの符号語を割り当て る。 つまり、 本明細書中で使用される符号化とは、 ある一定数 (以下、 この一定数を符号次数という) の連続した 2値シンボル " 0 " (M P S = More Probable Symbol , 優勢シンボル) が出現した場合、 或いは、 2 値シンポル " 1 " ( L P S = Less Probable Symbol , 劣勢シンボル) 力 出現した場合に符号語を確定し、 その符号語を出力する操作を意味する 。 この際、 連続する M P Sの数は、 符号器内部 (又は外部) の M P カ ゥンタ (図示せず) によって計数され、 M P Sの値は、 M P Sメモリ ( 図示せず) に記憶され、 2値シンボル列の状態番号 (後述) は、 状態番 号メモリ (図示せず) に記憶される。 符号次数は、 任意の自然数を取る ことが可能であるが、 本明細書中では、 2 n ( 2の11乗) に限定するも のとする。 M P Sの連続出現数 (M P Sカウンタの値) 力 符号次数 2 " と等しくなつた場合には、 その M P Sに対して 1 ビッ トの符号語 " 0 " を割り当てる。 一方、 M P Sの連続出現数が符号次数と等しくなる以 前に L P Sが出現した場合には、 直前に符号語を出力してからその L P Sが出現するまでの M P Sの連続出現数を、 nビッ トの 2進数で表し、 その nビッ トの 2進の先頭に M P Sのみの符号語 " 0 " と区別するため の 1 ビッ トの " 1 " を加えた (n + 1 ) ビッ トの符号語を、 そのし P S に対して割り当てる。 符号語が割り当てられる 2値シンボル列の単位を 、 以下メッセージという。 符号語が確定し、 符号語が出力されると、 M P Sカウンタがリセッ トされる。 このように、 出力された各符号語を、 一連の系列として出力したものが符号となる。 一方、 符号を復号する場 合は、 復号器に入力される符号を符号語に分解し、 復号器毎に 2値シン ボル列を復元し、 画素を再現することによって行われる。
前述した符号化及び復号方法では、 過去の 2値シンポル列に関するデ —タから推定される 2値シンボル (0又は 1 ) のうち、 どちらか一方の 2値シンボルの出現確率に応じて符号次数を適切な値に切り換えること によって、 更に優れた符号化効率を実現することができる。
この符号次数を決定する状態遷移方式の第 1の例を次に示す。
符号器、 或いは、 復号器が 2値シンボル列を符号化、 或いは、 復号す る場合、 2値シンボル列は図 6 8に示す 1 6状態のいずれかの状態にあ り、 それぞれの 2値シンボル列の状態に応じて符号次数が定まる。 符号 器、 或いは、 復号器における状態番号の初期値は、 0とする。 また、 符 号化、 或いは、 復号処理開始時において、 各符号器、 或いは、 復号器の
MP Sカウンタはリセッ トされるものとする。 符号器、 或いは、 復号器 は、 符号化、 或いは、 復号処理中に符号語が確定するとき状態遷移を実 行する。 2値シンボル列における MP Sの連続出現数が符号次数と等し くなつた場合には、 状態番号を 1つ上げる。 MP Sの連続出現数が符号 次数と等しくなる以前に L P Sが出現した場合には、 状態番号を 1つ下 げる。 ただし、 状態番号 1 5で MP Sの連続出現数が符号次数と等しく なった場合、 或いは、 状態番号 0で L P Sが出現した場合、 符号器、 或 いは、 復号器は、 状態を遷移させずに状態番号はそのままとする。
符号次数を決定する方式の第 2の例として、 2値シンボル列に出現し た 2値シンボル 0と 1 の個数 N (0) , N ( 1 ) を送受信側で同一範囲 (例えば、 1ライン) で計数し、 その計数結果に基づいて、 符号次数を 計算する方式を示す。 この符号次数を決定する方式は、 例えば、 日本国 特公昭 5 9— 2 7 50 1号公報 (対応米国特許 U S P 4 1 9 1 9 74 ) に示されている。 その計算方式は、 2 Π + 1 Ν ( 1 ) >Ν (0) ≥ 2 η Ν
( 1 ) によって表される。 ただし、 この場合、 2値シンボル列の状態遷 移先となる符号次数 2 η は、 既定最高値以下で既定最低値以上とする。 図 6 7の符号化方式については、 次のような性質が知られている。 即 ち、 2つのシンボル "0" , "1 " の出現確率が、 それぞれ ρ, 1一 Ρ (ρ≥ 1 /2) なる 2値情報源を図 6 7の方式で符号化するものとする と、 符号化すべき 2値シンボルの出現形態を任意としたときの各次数に おける最大符号長を最小にする ηは、 次式を満たすものである。
{ 2η / (2η + 1 ) } ≤ ρ < { 2 η +1 / (2η + 1 + 1 ) } 従って、 上式より ηを定めれば、 ほぼ最適な符号形式が選択できる。 ここで、 2値シンボルの計数値、 即ち、 2値シンボル "0" の計数値 を Ν (0) 、 2値シンボル " 1 " の計数値を Ν ( 1 ) とすると、 p =N (0) / {N (0) +N ( 1 ) }
であるから、 上式より、
2 n N ( 1 ) ≤ N (0) < 2 n +1 N (1 )
となる。
従来例 3.
また、 従来の符号化装置及ぴ復号装置としては、 参照画素の値に対す る既定の条件判定によって、 例えば、 モード A, モード Bという 2つの 符号化モード、 或いは、 復号モ一ドを切り換えながら、 符号化、 或いは 、 復号を行う装置がある。 基本的には、 参照画素の値が既定の条件を满 たせばモード A、 既定の条件を満たさなければモード Bで符号化、 或い は、 復号を行う。 このように、 モード切り換えは、 例えば、 「昭和 5 2 年度電子通信学会総合全国大会 1 0 1 6」 に 「スタートパターン別ラン レングス符号化」 として示されている方式に従う。 図 6 9に示すように 、 Xを符号化、 或いは、 復号の対象となる符号化画素、 或いは、 復号画 素 (以下、 単に画素という) として、 その近傍の参照画素 a, b , cの 値が既定の条件 「a = b = c」 を満たせば、 「X≠予測値」 となる画素 Xが出現するまで連続して画素 Xをモード Aによって符号化、 或いは、 復号し、 次の 「X≠予測値」 となる画素 Xからモ一 ド Bに切り換えて符 号化する。 その後、 モード Bによって連続して画素 Xを符号化、 或いは 、 復号し、 再度、 参照画素 a, b , cの値が既定の条件 「a = b = c」 を満たしたとき、 次の画素からモード Aへ切り換えてその符号化、 或い は、 復号を行う。
従来例 4.
次に、 従来の撮像装置の画像の符号化処理及び復号処理について、 図 に基づいて説明する。 なお、 符号化処理を画像圧縮回路、 復号処理を画 像伸長回路が行うものとする。 図 70は、 画像圧縮回路と画像伸長回路の構成を示した図である。 図 70において、 画像圧縮回路は可逆な圧縮を行う系と非可逆な圧縮 を行う系で構成される。
非可逆的な画像圧縮とは、 再生される画像の品質 (再現性) をおとし 、 そのかわりに画像の圧縮率を高める処理のことである。
また、 可逆的な画像圧縮とは、 画像の圧縮率を上述の非可逆的な画像 圧縮に比べておとし、 そのかわりに再生される画像の品質 (再現性) を 劣化させない処理のことである。
9 5 1は入力画像に 2次元 D C T (D i s c r e t e C o s i n e T r a n s f o r m) 演算を行って、 画像を 2次元の空間周波数成分 に分ける DCT演算回路である。 9 5 2は DCT係数を量子化する量子 化回路、 9 5 3は量子化された DCT係数をハフマン符号化するェン ト 口ピーエンコーダである。 DCT演算回路 95 1、 量子化回路 9 5 2、 ェント口ピーエンコーダ 95 3によって非可逆的な画像圧縮が行われる 。 また、 9 54は予測器であり、 ある画素のデータの予測を 1画素前の データによって行う。 9 5 5はエントロピーエンコーダであり、 ある画 素と予測器 9 54によって、 予測した画素の差分をハフマン符号化する 。 このように、 予測器 954とエントロピーエンコーダ 9 5 5とによつ て、 可逆的なデータ圧縮が行われる。 SW 1は、 可逆な圧縮動作を行う 力 非可逆的な圧縮動作を行うかを選択するスィッチで、 a側では可逆 的な圧縮動作が選択され、 b側では非可逆的な圧縮動作が選択される。 画像伸長回路は、 可逆的な伸長動作を行う系と非可逆的な伸長動作を 行う系で構成される。 ェントロピーデコーダ9 56と復号器 9 5 7は、 可逆的に圧縮されたデータをェントロピーエンコーダ 9 55、 予測器9 54と逆の動作で復号化する。 また、 エン トロピ一デコーダ 9 5 8と逆 量子化回路 9 5 9、 逆 DC T演算回路 960は DC T演算回路 9 5 1、 量子化回路 9 5 2、 ェントロピーエンコーダ9 5 3と逆の動作で圧縮さ れたデータを復号化する。 S W 2は、 可逆的な伸長動作を行うか、 非可 逆的な伸長動作を行うかを選択するスィツチで、 a側では可逆的な伸長 動作が選択され、 b側では非可逆的な伸長動作が選択される。
従来例 1として示した符号化装置は、 予め決定された 1種類の符号語 テーブルを用いて予測誤差を符号化する。 画像情報においては、 一般に 画面内でその統計的性質が大きく変化する、 つまり、 画面内のある部分 では予測が当たりやすいが、 ある部分では大きな予測誤差が頻繁に発生 するといつた状況が起きることが知られている。 ところが、 従来例 1の 符号化装置においては、 画面内で画像情報の統計的性質が変動するにも かかわらず、 1種類の符号語テーブルにより符号化を行っているため、 符号化効率が向上しないという問題点があった。
一方、 従来例 2として示した符号化方法は、 M P Sの出現確率に応じ て動的に符号次数を変更し、 複数の符号語テーブルを切り換えて符号化 を行う方式である。 従って、 画面内での画像情報の統計的性質の変動が 激しい場合には、 従来例 1 として述べた符号化装置の場合よりも符号化 効率が向上する符号化方式である。 しかし、 この従来例 2に従った方式 でも、 各符号化画素において、 その予測誤差に対して最低でも 1つの符 号語を割り当てる場合は、 いくら予測が的中 (予測誤差 = 0 ) したとし ても、 各画素で最低でも 1 ビッ トの符号量が必要とされることになる。 予測の的中確率が 1 / 2を越えるにもかかわらず、 その予測誤差に 1ビ ット以上の符号語を割り当てることは、 予測誤差の符号量の理論的な下 限値(ェント口ピー)に比べ実際に必要とされる符号量が大きい、 つまり 、 符号化効率が低下することを意味する。
また、 従来例 4の画像圧縮回路 (符号化装置) と画像伸長回路 (復号 化装置) は、 図 7 0に示したような構成であり、 D C T演算回路と量子 化回路とェン トロピ一エンコーダにより、 非可逆的な画像圧縮と画像伸 長を実現する。 また、 予測器とエン トロピ一エンコーダにより、 可逆的 な画像圧縮と画像伸長を実現する。 このように、 現状の撮像装置におい ては、 可逆的な画像圧縮回路と非可逆的な画像圧縮回路との 2つを状況 に応じて使いわけている。 撮像装置において、 再生される画像の品質 ( 再現性) をおとすことなく、 かつ、 画像の圧縮率を高めることが最も要 求されている。 特に、 デジタルカメラにおいては、 撮像された信号を記 憶媒体におさめたり、 モニタに表示するため上述の要求が今日高くなつ てきた。 また、 入力画像の画素数の増大、 入力画像のカラー化、 入力画 像の多階調化により入力情報の大容量化を招いており、 限られた記憶容 量に情報を記憶する場合、 従来の装置の画像の圧縮率では不十分である という問題があった。
また、 マルチメディアを扱う今日、 画像情報は、 他の音声情報や文字 情報とともに伝送され表示され格納されるが、 画像情報の占める割合が 他の情報に比べて高く、 画像の圧縮率を更に高めることが望まれている この発明は、 以上のような問題点を解決するためになされたものであ り、 画像情報を効率良く符号化及び復号する符号化装置及び復号装置を 提供することを目的とする。
また、 この発明は、 異なる種類の符号化方式及び異なる種類の復号方 式を積極的に切り換えて符号化及び復号を行うことにより、 効率良く画 像情報の符号化及び復号を行う符号化方法及び復号方法を提供すること を目的とする。
また、 この発明は、 異なる種類の符号化方式及び異なる種類の復号方 式を積極的に切り換えて効率良く符号化及び復号を行う場合でも、 装置 を小型に、 かつ、 簡単に構成することができる符号化装置及び復号装置 を提供することを目的とする。
また、 この発明は、 上記符号化装置及び復号装置を備えた画像処理装 置を提供することを目的とする。
また、 この発明は、 上記符号化方法及び復号方法を実行する画像処理 装置を提供することを目的とする。
この本発明は、 可逆的な画像圧縮を行う場合でも、 従来の可逆的な画 像圧縮よりも、 更に高い圧縮率が得られる画像処理装置を提供すること を目的とする。 発明の開示
この発明に係る符号化装置は、 所定の範囲のいずれかの値を持つ画素 を符号化画素として入力蓄積し、 符号化しょうとする符号化画素の値を 出力するとともに、 号化画素の近傍の符号化済みの画素の値を参照画 素の値として出力する画素メモリと、
予め定義された複数の符号化モードから、 参照画素のとる値に基づい て、 符号化画素に対して、 特定の符号化モードとそれ以外の符号化モ一 ドとのいずれかを選択するモード判定器と、
符号化画素の値を予測し、 予測の当否を判定して、 判定結果に基づき 符号化画素の値を符号化して符号語を出力する第 1の符号化部と、 符号化面素の値を予測し、 予測の当否を判定することなく、 符号化画 素の値を符号化して符号語を出力する第 2の符号化部と、
上記モ一ド判定器が選択した特定の符号化モードとそれ以外の符号化 モ一ドのいずれかに基づいて、 第 1と第 2の符号化部を選択的に動作さ せる符号化制御部と
を備えることを特徴とする。
上記第 1の符号化部は、 参照画素のとる値に基づき符号化画素の予測 値を算出する第 lの予測器と、
符号化画素の値と第 1の予測器で算出された予測値との誤差を予測誤 差として算出する第 1 の予測誤差算出器と、
第 1の予測誤差算出器で算出された予測誤差が特定の値か否かを判定 して、 判定結果を出力する判定器と、
選択された特定の符号化モードで符号化する符号化画素について、 判 定器から出力された判定結果を入力して符号化し、 符号語を出力する第 1の符号器と、
選択された上記特定の符号化モ一ドで符号化する符号化画素であって 、 第 1の予測誤差算出器で算出された予測誤差が上記特定の値でない符 号化画素に対して、 その予測誤差を符号化し、 対応する符号語を出力す る第 2の符号器と
を備えることを特徴とする。
上記第 2の符号化部は、 参照画素のとる値に基づき符号化画素の予測 値を算出する第 2の予測器と、
符号化画素の値と第 2の予測器で算出された予測値との誤差を予測誤 差として算出する第 2の予測誤差算出器と、
上記選択された特定の符号化モード以外で符号化する符号化画素に対 して、 第 2の予測誤差算出器で算出された予測誤差が上記特定の値であ るなしに関わらず、 その予測誤差を符号化し、 対応する符号語を出力す る第 3の符号器と
を備えることを特徴とする。
上記第 1の符号器は、 判定器から出力された判定結果を 2値シンボル 列として入力して 2値シンボルのうち、 どちらか一方の 2値シンボルの 出現確率を推定する第 1の確率推定器と、 2値シンボル列を符号化する 第 1 の符号語割当て器とを備え、 上記第 2の符号器は、 予測誤差を入力して予測誤差を 2値シンボル列 に変換する第 1の誤差/シンボル変換器と、 2値シンボル列を入力し 2 値シンボルのうち、 どちらか一方の 2値シンボルの出現確率を推定する 第 2の確率推定器と、 2値シンボル列を符号化する第 2の符号語割当て 器とを備え、
上記第 3の符号器は、 予測誤差を入力して予測誤差を 2値シンボル列 に変換する第 2の誤差 Zシンボル変換器と、 2値シンボル列を入力し 2 値シンボルのうち、 どちらか一方の 2値シンボルの出現確率を推定する 第 3の確率推定器と、 2値シンボル列を符号化する第 3の符号語割当て 器とを備えることを特徴とする。
上記符号化制御部は、 少なく とも上記第 1の符号器、 第 2の符号器、 第 3の符号器のうち、 いずれか 1つによる符号語が確定し、 かつ、 残り の符号器による符号語が確定していない場合に、 符号語の出力順を変更 する符号語送出順序制御器を備えることを特徴とする。
この発明に係る符号化装置では、 少なく とも上記第 1の誤差ノシンポ ル変換器と第 2の誤差/シンボル変換器のいずれか 1つは、 該第 1の誤 差/シンボル変換器と第 2の誤差 シンボル変換器に入力される予測誤 差の値として出現する可能性の高い値から順に比較値を発生させ、 上記 第 1の誤差 Zシンボル変換器と第 2の誤差 Zシンボル変換器のいずれか に入力された予測誤差と逐次比較し、 該予測誤差と発生させた比較値の 1つが一致するまでの比較回数に基づいて 2値シンボル列を作成して出 力することを特徴とする。
上記モ一ド判定器は、 更に、 符号化画素に先行する符号化済みの画素 の符号化モードに基づいて符号化画素の符号化モードを選択することを 特徴とする。
この発明に係る符号化装置では、 少なく とも上記第 1 の符号語割り当 て器、 第 2の符号語割り当て器、 第 3の符号語割り当て器のいずれか 1 つは、 対応する第 1の確率推定器、 第 2の確率推定器、 第 3の確率推定 器がそれぞれ推定する 2値シンボルのうち、 どちらか一方の 2値シンポ ルの確率推定変化に基づいて 2値シンボルのどちらが優勢シンボルかの 解釈を変更することを特徴とする。
上記第 1の符号化部の第 1の予測器と第 2の符号化部の第 2の予測器 を統合して共通の予測器とすることを特徴とする。
上記第 1の符号器、 第 2の符号器、 第 3の符号器のうち、 少なくとも いずれか 2つの符号器を統合して共通の符号器とすることを特徴とする この発明に係る符号化装置では、 少なく とも上記第 1の符号語割り当 て器、 第 2の符号語割り当て器、 第 3の符号語割当て器のいずれか 1つ は、 2値シンボルのレ、'ずれが優勢シンボルかという情報と優勢シンボル の推定出現確率とに基づき、 2値シンボルの拡大情報源に対し組織的に 作成したハフマン符号セッ 卜の中から、 優勢シンボルの推定出現確率か ら想定される 2値シンボルの拡大情報源の状況に最適な符号を選択する ことによって実現される 2値情報源符号化を行うことを特徴とする。 この発明に係る復号装置は、 所定の範囲のいずれかの値を持つ復号済み の画素を蓄積し、 復号しょうとする復号画素の近傍の復号済みの画素の 値を参照画素の値として出力する画素メモリと、
予め定義された複数の復号モ一ドから、 参照画素のとる値に基づいて 、 復号画素に対して、 特定の復号モードとそれ以外の復号モードとのい ずれかを選択するモ一ド判定器と、
符号語を入力するとともに、 復号画素の値を予測し、 予測の当否を判 定して、 判定結果に基づいて符号語を復号画素の値へとを復号する第 1 の復号部と、 符号語を入力するとともに、 復号画素の値を予測し、 予測の当否を判 定することなく、 符号語を復号画素の値へと復号する第 2の復号部と、 上記モード判定器が選択した特定の復号モ一ドとそれ以外の復号モ一 ドのいずれかに基づいて、 第 1 と第 2の復号部を選択的に動作させる復 号制御部と
を備えることを特徴とする。
上記第 1の復号部は、 参照画素のとる値に基づき復号画素の予測値を 算出する第 1の予測器と、
選択された特定の復号モードで復号される復号画素に対し、 対応する 符号語を予測誤差が所定の値か否かを示す判定結果へと復号する第 1の 復号器と、
選択された上記特定の復号モ一ドで復号される復号画素であって、 予 測誤差が上記所定の値でない復号画素に対して、 対応する符号語をその 予測誤差へと復号する第 2の復号器と、
上記第 1の予測器により算出された復号画素の予測値と、 上記判定結 果と、 上記第 2の復号器により得られた予測誤差とから復号画素の値を 算出する第 1の復号画素算出器と
を備えることを特徴とする。
上記第 2の復号部は、 参照画素のとる値に基づき復号画素の予測値を 算出する第 2の予測器と、
選択された上記特定の復号モード以外で復号される復号画素に対して 、 予測誤差が上記所定の値であるなしに関わらず、 対応する符号語を予 測誤差へと復号する第 3の復号器と、
上記第 2の予測器により算出された復号画素の予測値と、 第 3の復号 器により復号された予測誤差とから選択された上記特定の復号モ一ド以 外で復号される復号画素の値を算出する第 2の復号画素算出器と を備えることを特徴とする。
上記第 1の復号器は、 符号語を入力し 2値シンボル列へ復号する第 1 のシンポ/レ復元器と、 2値シンボルのうち、 どちらか一方の 2ィ直シンポ ルの出現確率を推定する第 1 の確率推定器とを備え、 2値シンボル列の うち、 どちらかを判定結果として出力するとともに、
上記第 2の復号器は、 符号語を入力し 2値シンボル列へ復号する第 2 のシンボル復元器と、 2値シンボルを入力し 2値シンボルのうち、 どち らか一方の 2値シンボルの出現確率を推定する第 2の確率推定器と、 2 値シンボル列を入力して 2値シンボル列を予測誤差に変換する第 1のシ ンボル/誤差変換器とを備え、
上記第 3の復号器は、 符号語を入力し 2値シンボル列へ復号する第 3 のシンボル復元器と、 2値シンボルを入力し 2値シンボルのうち、 どち らか一方の 2値シンボルの出現確率を推定する第 3の確率推定器と、 2 値シンボル列を入力して 2値シンボル列を予測誤差に変換する第 2のシ ンボル Z誤差変換器とを備えることを特徴とする。
上記復号制御部は、 少なく とも第 1の復号器、 第 2の復号器、 第 3の 復号器のいずれか 1つが復号した 2値シンボル列が全て使用される前に 、 他のいずれか 1つの復号器が 2値シンボル列を出力する場合に、 復号 した 2値シンボルの使用順序を変更する 2値シンポル使用順序制御器を 備えることを特徴とする。
この発明に係る復号装置は、 少なくとも上記第 1のシンボル/誤差変 換器と第 2のシンボル/誤差変換器のいずれか 1つは、 入力した 2値シ ンボルの値と個数に基づき入力した 2値シンボル列を予測誤差に変換す ることを特徴とする。
上記モード判定器は、 更に、 復号画素に先行する復号済みの画素の復 号モ一ドに基づいて復号画素の復号モードを選択することを特徴とする この発明に係る復号装置は、 少なく とも上記第 1のシンボル復元器、 第 2のシンボル復元器、 第 3のシンボル復元器のいずれか 1つは、 対応 する第 1 の確率推定器、 第 2の確率推定器、 第 3の確率推定器がそれぞ れ推定する 2値シンボルの確率推定変化に基づいて 2値シンボルのどち らが優勢シンボルかの解釈を変更することを特徴とする。
上記第 1の復号部の第 1の予測器と、 第 2の復号部の第 2の予測器を 統合して共通の予測器とすることを特徴とする。
上記第 1の復号器、 第 2の復号器、 第 3の復号器のうち、 少なくとも いずれか 2つの復号器を統合して共通の復号器とすることを特徴とする この発明に係る復号装置は、 少なく とも上記第 1のシンボル復元器、 第 2のシンボル復元器、 第 3のシンボル復元器のいずれか 1つは、 2値 シンボルのいずれが優勢シンボルかという情報と優勢シンボルの推定出 現確率とに基づき、 2値シンボルの拡大情報源に対し組織的に作成した ハフマン符号セッ 卜の中から、 優勢シンボルの推定出現確率から想定さ れる 2値シンボルの拡大情報源の状況に最適な符号を選択することによ つて実現される 2値情報源復号を行うことを特徴とする。
この発明に係る符号化方法は、 所定の範囲のいずれかの値を持つ画素 を符号化画素として入力蓄積し、 符号化しょうとする符号化画素の値を 出力するとともに、 符号化画素の近傍の符号化済みの画素の値を参照画 素の値として出力する出力工程と、
予め定義された複数の符号化モードから、 参照画素のとる値に基づい て、 符号化画素に対して、 特定の符号化モードとそれ以外の符号化モ一 ドとのいずれかを選択するモ一ド判定工程と、
符号化画素の値を予測し、 予測の当否を判定して、 判定結果に基づき 符号化画素の値を符号化して符号語を出力する第 1の主符号化工程と、 符号化画素の値を予測し、 予測の当否を判定することなく、 符号化画 素の値を符号化して符号語を出力する第 2の主符号化工程と、
上記モード判定工程が選択した特定の符号化モードとそれ以外の符号 化モードに基づいて、 第 1 と第 2の主符号化工程を選択的に動作させる 符号化制御工程とを備えることを特徴とする。
上記第 1の主符号化工程は、 参照画素のとる値に基づき符号化画素の 予測値を算出する第 1の予測工程と、
符号化画素の値と第 1の予測工程により算出された予測値との誤差を 予測誤差として算出する第 1 の予測誤差算出工程と、
第 1の予測誤差算出工程で算出された予測誤差が、 所定の値か否かを 判定して判定結果を出力する判定工程と、
選択された特定の符号化モ一ドで符号化する符号化画素について、 判 定工程によって出力された判定結果を入力して符号化し、 符号語を出力 する第 1 の符号工程と、
選択された上記特定の符号化モ一ドで符号化する符号化画素であって 、 第 1の予測誤差算出工程によって算出される予測誤差が上記所定の値 でない符号化画素に対して、 その予測誤差を符号化し、 対応する符号語 を出力する第 2の符号工程と
を備えることを特徴とする。
上記第 2の主符号化工程は、 参照画素のとる値に基づき符号化画素の 予測値を算出する第 2の予測工程と、
符号化画素の値と第2の予測工程により算出された予測値との誤差を 予測誤差として算出する第 2の予測誤差算出工程と、
選択された上記特定の符号化モード以外で符号化する符号化画素に対 して、 第 2の予測誤差算出工程により算出された予測誤差が上記所定の 値であるなしに関わらず、 その予測誤差を符号化し、 対応する符号語を 出力する第 3の符号工程とを備えることを特徴とする。
上記第 1の符号工程は、 判定工程から出力され判定結果を 2値シンポ ル列と して入力して 2値シンボルのうち、 どちらか一方の 2値シンボル の出現確率を推定する第 1の確率推定工程と、 2値シンボル列を符号化 する第 1の符号語割当て工程とを備え、
上記第 2の符号工程は、 予測誤差を入力して予測誤差を 2値シンボル 列に変換する第 1 の誤差 シンボル変換工程と、 2値シンボル列を入力 し 2値シンボルのうち、 どちらか一方の 2値シンボルの出現確率を推定 する第 2の確率推定工程と、 2値シンボル列を符号化する第 2の符号語 割当て工程とを備え、
上記第 3の符号工程は、 予測誤差を入力して予測誤差を 2値シンボル 列に変換する第 2の誤差 Zシンボル変換工程と、 2値シンボル列を入力 し 2値シンボルのうち、 どちらか一方の 2値シンボルの出現確率を推定 する第 3の確率推定工程と、 2値シンボル列を符号化する第 3の符号語 割当て工程とを備えることを特徴とする。
この発明に係る符号化方法では、 少なく とも上記第 1, 第 2, 第 3の 符号語割当て工程のいずれか 1つは、 対応する第 1, 第 2, 第 3の確率 推定工程がそれぞれ推定する 2値シンボルの確率推定変化に基づいて 2 値シンボルのどちらが優勢シンボルかの解釈を変更する工程を備えるこ とを特徴とする。
この発明に係る符号化方法では、 少なく とも上記第 1, 第 2, 第 3の 符号語割当て工程のいずれか 1つは、 2値シンボルのいずれが優勢シン ボルかという情報と優勢シンボルの推定出現確率とに基づき、 2値シン ボルの拡大情報源に対し組織的に作成したハフマン符号セッ トの中から 、 優勢シンボルの推定出現確率から想定される 2値シンボルの拡大情報 源の状況に最適な符号を選択することによって実現される 2値情報源符 号化を行うことを特徴とする。
この発明に係る復号方法は、 所定の範囲のいずれかの値を持つ復号済 みの画素を蓄積し、 復号しょうとする復号画素の近傍の復号済みの画素 の値を参照画素の値として出力する出力工程と、
予め定義された複数の復号モードから、 参照画素のとる値に基づいて 、 復号画素に対して、 特定の復号モ一ドとそれ以外の復号モードとのい ずれかを選択するモード判定工程と、
符号語を入力するとともに、 復号画素の値を予測し、 予測の当否を判 定して、 判定結果に基づいて符号語を復号画素の値へと復号する第 1の 主復号工程と、
符号語を入力するとともに、 復号画素の値を予測し、 予測の当否を判 定することなく、 符号語を復号画素の値へと復号する第 2の主復号工程 と、
上記モード判定工程が選択した特定の復号モードとそれ以外の復号モ 一ドに基づいて、 第 1 と第 2の主復号工程を選択的に動作させる復号制 御工程とを備えることを特徴とする。
上記第 1の主復号工程は、 参照画素のとる値に基づき復号画素の予測 値を算出する第 1の予測工程と、
選択された特定の復号モードで復号する復号画素に対し、 対応する符 号語を予測誤差が所定の値か否かを示す判定結果へと復号する第 1の復 号工程と、
選択された上記特定の復号モ一ドで復号される復号画素であって、 予 測誤差が上記所定の値でない復号画素に対して、 対応する符号語をその 予測誤差へと復号する第 2の復号工程と、
上記第 1の予測工程により算出された復号画素の予測値と、 上記判定 結果と、 上記第 2の復号工程により得られた予測誤差とから復号画素の 値を算出する第 1の復号画素算出工程と
を備えることを特徴とする。
上記第 2の主復号工程は、 参照画素のとる値に基づき復号画素の予測 値を算出する第 2の予測工程と、
選択された上記特定の復号モード以外で復号される復号画素に対して 、 予測誤差が上記所定の値であるなしに関わらず、 対応する符号語をそ の予測誤差へと復号する第 3の復号工程と、
第 2の予測工程により算出された復号画素の予測値と第 3の復号工程 により復号された予測誤差とから選択された上記特定の復号モード以外 で復号される復号画素の値を算出する第 2の復号画素算出工程と を備えることを特徴とする。
上記第 1の復号工程は、 符号語を入力し 2値シンボル列へ復号する第 1のシンボル復元工程と、 2値シンボルのうち、 どちらか一方の 2値シ ンボルの出現確率を推定する第 1の確率推定工程とを備え、 2値シンポ ル列のうち、 どちらかを判定結果をとして出力するとともに、
上記第 2の復号工程は、 符号語を入力し 2値シンボル列へ復号する第 2のシンボル復元工程と、 2値シンボルを入力し 2値シンボルの出現確 率を推定する第 2の確率推定工程と、 2値シンボル列を入力して 2値シ ンボル列を予測誤差に変換する第 1のシンボル 誤差変換工程とを備え 上記第 3の復号工程は、 符号語を入力し 2値シンボル列へ復号する第 3のシンボル復元工程と、 2値シンボルを入力し 2値シンボルの出現確 率を推定する第 3の確率推定工程と、 2値シンボル列を入力して 2値シ ンボル列を予測誤差に変換する第 2のシンボル 誤差変換工程とを備え ることを特徴とする。 この発明に係る復号方法では、 少なくとも上記第 1, 第 2, 第 3のシ ンボル復元工程のいずれか 1つは、 対応する第 1, 第 2, 第 3の確率推 定工程がそれぞれ推定する 2値シンボルの確率推定変化に基づいて 2値 シンボルの解釈を変更する工程を備えることを特徴とする。
この発明に係る復号方法では、 少なくとも上記第 1, 第 2, 第 3のシ ンボル復元工程のいずれか 1つは、 2値シンボルのいずれが優勢シンポ ルかという情報と優勢シンボルの推定出現確率とに基づき、 2値シンポ ルの拡大情報源に対し組織的に作成したハフマン符号セッ トの中から、 優勢シンボルの推定出現確率から想定される 2値シンボルの拡大情報源 の状況に最適な符号を選択することによって実現される 2値情報源復号 を行うことを特徴とする。
上記符号化装置は、 半導体チップに備えられていることを特徴とする 上記符号化装置は、 サ一キッ 卜ボードに備えられていることを特徴と する。
この発明に係る画像処理装置では、 複数の画素からなる画像信号を入 力し、 符号化装匱でその画像信号の画素を符号化して次段の処理装置に 出力する画像処理装置において、
上記符号化装置は、
所定の範囲のいずれかの値を持つ画素を符号化画素として入力蓄積し 、 符号化しょうとする符号化画素の値を出力するとともに、 符号化画素 の近傍の符号化済みの画素の値を参照画素の値として出力する画素メモ リと、
予め定義された複数の符号化モードから、 参照画素のとる値に基づい て、 符号化画素に対して、 特定の符号化モードとそれ以外の符号化モ一 ドとのいずれかを選択するモ一ド判定器と、 符号化画素の値を予測し、 予測の当否を判定して、 判定結果に基づき 符号化画素の値を符号化して符号語を出力する第 1の符号化部と、 符号化画素の値を予測し、 予測の当否を判定することなく、 符号化画 素の値を符号化して符号語を出力する第 2の符号化部と、
上記モード判定器が選択した特定の符号化モ一ドとそれ以外の符号化 モードのいずれかに基づいて、 第 1 と第 2の符号化部を選択的に動作さ せる符号化制御部と
を備えることを特徴とする。
上記画像処理装置は、 電子計算機であることを特徴とする。
上記画像処理装置は、 スキャナであることを特徴とする。
上記画像処理装置は、 ファクシミリ装置であることを特徴とする。 上記画像処理装置は、 表示装置であることを特徴とする。
上記画像処理装置は、 記憶装置であることを特徴とする。
上記復号装置は、 半導体チップに備えられていることを特徴とする。 上記復号装置は、 サ一キッ トボードに備えられていることを特徴とす る。
この発明に係る画像処理装置では、 符号化された画像信号を入力し、 復号装置で画像信号の画素を復号して次段の処理装置に出力する画像処 理装置において、
上記復号装置は、
所定の範囲のいずれかの値を持つ復号済みの画素を蓄積し、 復号しょ うとする復号画素の近傍の復号済みの画素の値を参照画素の値として出 力する画素メモリと、
予め定義された複数の復号モ一ドから、 参照画素のとる値に基づいて 、 復号画素に対して、 特定の復号モードとそれ以外の復号モードとのい ずれかを選択するモ一ド判定器と、 符号語を入力するとともに、 復号画素の値を予測し、 予測の当否を判 定して、 判定結果に基づいて符号語を復号画素の値へとを復号する第 1 の復号部と、
符号語を入力するとともに、 復号画素の値を予測し、 予測の当否を判 定することなく、 符号語を復号画素の値へと復号する第 2の復号部と、 上記モ一ド判定器が選択した特定の復号モ一ドとそれ以外の復号モ一 ドのいずれかに基づいて、 第 1 と第 2の復号部を選択的に動作させる復 号制御部と
を備えることを特徴とする。
上記画像処理装置は、 電子計算機であることを特徴とする。
上記画像処理装置は、 スキャナであることを特徴とする。
上記画像処理装置は、 ファクシミ リ装置であることを特徴とする。 上記画像処理装置は、 プリンタであることを特徴とする。
上記画像処理装置は、 表示装置であることを特徴とする。
上記画像処理装置は、 記憶装置であることを特徴とする。
この発明に係る符号化装置は、 所定の範囲のいずれかの値を持つ画素 を符号化画素として入力蓄積し、 符号化しょうとする符号化画素の値を 出力するとともに、 符号化画素の近傍の符号化済みの画素の値を参照画 素の値として出力する画素メモリ と、
符号化画素の値を予測し、 予測の当否を判定して、 判定結果に基づき 符号化画素の値を符号化して符号語を出力する符号化部と、
上記符号化部が判定した予測の当否に基づいて、 上記符号化部を動作 させる符号化制御部と
を備えることを特徴とする。
上記符号化部は、 参照画素のとる値に基づき符号化画素の予測値を算 出する予測器と、 符号化画素の値と予測器で算出された予測値との誤差を予測誤差とし て算出する予測誤差算出器と、
予測誤差算出器で算出された予測誤差が特定の値か否かを判定して、 判定結果を出力する判定器と、
判定器から出力された判定結果を入力して符号化し、 符号語を出力す る第 1の符号器と、
予測誤差算出器で算出された予測誤差が上記特定の値でない符号化画 素に対して、 その予測誤差を符号化し、 対応する符号語を出力する第 2 の符号器と
を備えることを特徴とする。
この発明に係る復号装置は、 所定の範囲のいずれかの値を持つ復号済 みの画素を蓄積し、 復号しょうとする復号画素の近傍の復号済みの画素 の値を参照画素の値として出力する画素メモリと、
符号語を入力するとともに、 復号画素の値を予測し、 予測の当否を判 定して、 判定結果に基づいて符号語を復号画素の値へとを復号する復号 部と、
上記復号部が判定した予測の当否に基づいて、 上記復号部を動作させ る復号制御部と
を備えることを特徴とする。
上記復号部は、 参照画素のとる値に基づき復号画素の予測値を算出す る予測器と、
符号語を予測誤差が所定の値か否かを示す判定結果へと復号する第 1 の復号器と、
予測誤差が上記所定の値でない復号画素に対して、 対応する符号語を その予測誤差へと復号する第 2の復号器と、
上記予測器により算出された復号画素の予測値と、 上記判定結果と、 上記第 2の復号器により得られた予測誤差とから復号画素の値を算出す る復号画素算出器と
を備えることを特徴とする。
この発明に係る画像処理装置は、 複数の画素からなる画像を撮像する 撮像部と、
撮像された画像を圧縮する画像圧縮回路と、
圧縮された画像を記憶する記憶部と
を備え、
上記画像圧縮回路は、
所定の範囲のいずれかの値を持つ画素を符号化画素として入力蓄積し
、 符号化しょうとする符号化画素の値を出力するとともに、 符号化画素 の近傍の符号化済みの画素の値を参照画素の値として出力する画素メモ ジと、 - 予め定義された複数の符号化モードから、 参照画素のとる値に基づい て、 符号化画素に対して、 特定の符号化モードとそれ以外の符号化モー ドとのいずれかを選択するモ一ド判定器と、
符号化画素の値を予測し、 予測の当否を判定して、 判定結果に基づき 符号化画素の値を符号化して符号語を出力する第 1の符号化部と、 符号化画素の値を予測し、 予測の当否を判定することなく、 符号化画 素の値を符号化して符号語を出力する第 2の符号化部と、
上記モ一ド判定器が選択した特定の符号化モードとそれ以外の符号化 モードのいずれかに基づいて、 第 1 と第 2の符号化部を選択的に動作さ せる符号化制御部と
を有する符号化装置を備えることを特徴とする。
この発明に係る画像処理装置は、 複数の画素からなる画像を撮像する 撮像部と、 撮像された画像を圧縮する画像圧縮回路と、
圧縮された画像を記憶する記憶部と、
記憶された画像を伸長する画像伸長回路と
を備え、
上記画像伸長回路は、
所定の範囲のいずれかの値を持つ復号済みの画素を蓄積し、 復号しょ うとする復号画素の近傍の復号済みの画素の値を参照画素の値として出 力する画素メモリと、
予め定義された複数の復号モ一ドから、 参照画素のとる値に基づいて 、 復号画素に対して、 特定の復号モードとそれ以外の復号モードとのい ずれかを選択するモード判定器と、
符号語を入力するとともに、 復号画素の値を予測し、 予測の当否を判 定して、 判定結果に基づいて符号語を復号画素の値へとを復号する第 1 の復号部と、
符号語を入力するとともに、 復号画素の値を予測し、 予測の当否を判 定することなく、 符号語を復号画素の値へと復号する第 2の復号部と、 上記モード判定器が選択した特定の復号モ一ドとそれ以外の復号モー ドのいずれかに基づいて、 第 1と第 2の復号部を選択的に動作させる復 号制御部と
を有する復号装置を備えることを特徴とする。
上記画像圧縮回路は、 上記符号化装置を複数有し、 輝度信号 Yと色差 信号 U, Vを上記複数の符号化装置にパラレルに入力して符号化するこ とを特徴とする。
上記画像圧縮回路は、 上記符号化装置を複数有し、 色信号 R, G , B を上記複数の符号化装置にパラレルに入力して符号化することを特徴と する。 上記画像圧縮回路は、 上記符号化装置を 1つ有し、 輝度信号 Yと色差 信号 U, Vを上記符号化装置にプロック単位にシリアルに入力して符号 化することを特徴とする。
上記画像圧縮回路は、 上記符号化装置を 1つ有し、 色信号 R, G , B を上記符号化装置にプロック単位にシリアルに入力して符号化すること を特徴とする。
上記画像伸長回路は、 上記復号装置を複数有し、 符号化された輝度信 号 Yと色差信号 U, Vを上記複数の復号装置にパラレルに入力して符号 化することを特徴とする。
上記画像伸長回路は、 上記復号装置を複数有し、 符号化された色信号 R , G , Bを上記複数の復号装置にパラレルに入力して復号することを 特徴とする。
上記画像伸長回路は、 上記復号装置を 1つ有し、 符号化された輝度信 号 γと色差信号 u, Vを上記復号装置にプロック単位にシリアルに入力 して復号することを特徴とする。
上記画像伸長回路は、 上記復号装置を 1つ有し、 符号化された色信号 R , G , Bを上記復号装置にブロック単位にシリアルに入力して復号す ることを特徴とする。 図面の簡単な説明
図 1は、 この発明の画像処理装置を示す斜視図である。
図 2は、 この発明の画像処理装置の適応例を示す斜視図である。 図 3は、 この発明の符号化対象 2値シンボル列の状態と符号次数を示 す図である。
図 4は、 この発明の実施の形態 1による符号化装置の構成例を示すブ 口ック図である。 図 5は、 この発明の第 1の符号器の構成例を示すプロック図である。 図 6は、 この発明の第 2の符号器の構成例を示すプロック図である。 図 7は、 この発明の第 3の符号器の構成例を示すプロック図である。 図 8は、 この発明の第 2の符号器が行う、 予測誤差から 2値シンボル への変換例を示す図である。
図 9は、 この発明の第 3の符号器が行う、 予測誤差から 2値シンボル への変換例を示す図である。
図 1 0は、 この発明の符号化処理の流れを示すフローチヤ一ト図であ る。
図 1 1は、 この発明の符号化画素が符号化される際に有する様々な条 件の具体例を示す図である。
図 1 2は、 この発明の符号化の動作を示す図である。
図 1 3は、 この発明の実施の形態 1 による復号装置の構成例を示すブ 口ック図である。
図 1 4は、 この発明の第 1の復号器の構成例を示すプロック図である 図 1 5は、 この発明の第 2の復号器の構成例を示すブロック図である 図 1 6は、 この発明の第 3の復号器の構成例を示すブロック図である 図 1 7は、 この発明の実施の形態 2による符号化装匱の構成例を示す ブロック図である。
図 1 8は、 この発明の符号化処理の流れを示すフローチヤ一ト図であ る。
図 1 9は、 この発明の符号化の動作を示す図である。
図 2 0は、 この発明の第 3の符号器で符号語が確定した後に符号化制 御部が行う制御処理の流れを示すフローチヤ一ト図である。
図 2 1は、 この発明の第 1の符号器で符号語が確定した後に符号化制 御部が行う制御処理の流れを示すフローチヤ一ト図である。
図 2 2は、 この発明の第 1の符号器で 2値シンボル列に L P Sが発生 したことにより符号語が確定した後に、 符号化制御部が行う制御処理の 流れを示すフローチヤ一ト図である。
図 2 3は、 この発明の符号化の動作を示す図である。
図 2 4は、 この発明の画素先読み操作の流れを示すフローチヤ一ト図 である。
図 2 5は、 この発明の実施の形態 2による復号装置の構成例を示すブ 口ック図である。
図 2 6は、 この発明の実施の形態 3による符号化装置の構成例を示す ブロック図である。
図 2 7は、 この発明の実施の形態 3による符号器 5 aの構成例を示す ブロック図である。
図 2 8は、 この発明の実施の形態 3による符号器 6 aの構成例を示す ブロック図である。
図 2 9は、 この発明の実施の形態 3による符号器 8 aの構成例を示す ブロック図である。
図 3 0は、 この発明の実施の形態 3による確率推定器による動作の流 れを示すフロ一チヤ一トと真理値表を表す図である。
図 3 1は、 この発明の M P Sと L P Sの解釈が反転した場合の符号化 の動作を示す図である。
図 3 2は、 この発明の実施の形態 3による復号装置の構成例を示すブ ロック図である。
図 3 3は、 この発明の実施の形態 3による復号器 4 5 aの構成例を示 すブロック図である。
図 3 4は、 この発明の実施の形態 3による復号器 4 6 aの構成例を示 すブロック図である。
図 3 5は、 この発明の実施の形態 3による復号器 4 8 aの構成例を示 すブロック図である。
図 3 6は、 この発明の実施の形態 4による符号化装置の構成例を示す ブロック図である。
図 3 7は、 この発明の実施の形態 4による復号装置の構成例を示すブ 口ック図である。
図 3 8は、 この発明の符号器の內部に M P Sカウンタが複数存在する 場合を示す図である。
図 3 9は、 この発明の実施の形態 5による符号化装置の構成例を示す ブロック図である。
図 4 0は、 この発明の、 図 3 9に示した符号化装置に対応する復号装 置の構成例を示すブロック図である。
図 4 1は、 この発明の実施の形態 5による符号化装置の別の構成例を 示すブロック図である。
図 4 2は、 図 4 1に示した符号器 5 bの構成例を示すプロック図であ る。
図 4 3は、 この発明の、 図 4 1に示した符号化装置に対応する復号装 置の構成例を示すプロック図である。
図 4 4は、 図 4 3に示した復号装置に用いられる復号器 4 5 bの構成 例を示すブロック図である。
図 4 5は、 この発明の実施の形態 5による符号化装置の別の構成例を 示すブロック図である。
図 4 6は、 図 4 5に示した符号化装置に用いられる符号器 6 bの構成 例を示すブロック図である。
図 4 7は、 図 4 5に示した符号化装置に対応する復号装置の構成例を 示すブロック図である。
図 4 8は、 図 4 7に示した復号装置に用いられる復号器 4 6 bの構成 例を示すブロック図である。
図 4 9は、 この発明の実施の形態 5による符号化装置の他の構成例を 示すブロック図である。
図 5 0は、 図 4 9に示した符号化装匱に用いられる符号器 5 cの構成 例を示すブロック図である。
図 5 1は、 この発明の実施の形態 6による符号化装置の構成例を示す ブロック図である。
図 5 2は、 この発明の実施の形態 6による復号装置の構成例を示すブ 口ック図である。
図 5 3は、 この発明の実施の形態 7による画像処理装置の構成例を示 した図である。
図 5 4は、 この発明の実施の形態 7による画像処理装置によって、 静 止画を記録するシークェンスを示した図である。
図 5 5は、 この発明の画像圧縮回路 3 1 8の構成を示す図である。 図 5 6は、 この発明の画像伸長回路 3 2 0の構成を示す図である。 図 5 7は、 この発明の画像圧縮回路 3 1 8の他の構成を示す図である 図 5 8は、 この発明の画像伸長回路 3 2 0の他の構成を示す図である 図 5 9は、 この発明の画像処理装置の他の構成を示す図である。 図 6 0は、 この発明の画像処理装置の他の構成を示す図である。 図 6 1は、 この発明の画像処理装置とコンピュータ 7 0 0を示す図で ある。
図 6 2は、 この発明の画像圧縮回路 3 1 8の他の構成を示す図である 図 6 3は、 この発明の画像圧縮回路 3 1 8の他の構成を示す図である 0
図 6 4は、 この発明の画像圧縮回路 3 1 8の他の構成を示す図である 図 6 5は、 この発明の画像圧縮回路 3 1 8の他の構成を示す図である 図 6 6は、 従来の符号化装匱の構成例を示すプロック図である。
図 6 7は、 従来の符号化及び復号方法を示す図である。
図 6 8は、 符号次数を決定する従来の状態遷移方式を示す図である。 図 6 9は、 符号化画素又は復号画素と参照画素を示す図である。 図 7 0は、 従来の画像圧縮回路と画像伸長回路の構成を示す図である
発明を実施するための最良の形態
実施の形態 1 .
図 1は、 この発明に係る符号化装置を備えた画像処理装置の構成例を 示す斜視図である。
この発明に係る復号装置を備えた画像処理装置も、 図 1に示した画像 処理装置と同様の構成を持つ。
図 1において、 画像処理装置 6 0は、 ディスプレイュニッ ト 6 1、 キ —ボ一ド 6 2、 マウス 6 3、 マウスパッ ド 6 4、 システムュニッ ト 6 5 、 コンパク トディスク装置 1 0 0を備えている。
この発明の画像処理装置は、 例えば、 図 1に示すように、 コンパク ト ディスク装置 1 0 0から符号化済み画像情報を入力して復号し、 復号し た画像情報をシステムュニッ ト 6 5に転送し、 ディスプレイュニッ ト 6 1に表示するものである。 この発明の画像処理装置は、 ディスプレイュ ニッ ト 6 1に表示された画像情報を符号化して、 コンパク トディスク装 置 1 0 0に出力するものである。 また、 画像情報を符号化して図示して いない回線を経由して画像情報を伝送するものである。 しかし、 この発 明に係る画像処理装置の構成は、 図 1に示したパーソナルコンピュータ やワークステ一ション構成に限る必要はなく、 他のコンポ一ネントを使 用したどのような構成形式であっても良い。 例えば、 コンパク トデイス ク装置 1 0 0の代わりに、 ビデオプレーヤを入力装置にしても構わない し、 画像情報の代わりにネッ トワークからの画像データを入力するよう にしても構わない。 また、 入力するデータは、 アナログ形式であっても 構わないし、 デジタル形式であっても構わない。
また、 本発明の画像処理装置は、 図 1に示すように、 独立した装置と して存在しても構わないが、 図 2に示すように、 プリンタ 6 6ゃスキヤ ナ 6 8やファクシミ リ装置 6 9や表示装置 (例えば、 ディスプレイュ- ッ ト 6 1 ) や記憶装置 (例えば、 コンパク トディスク装置 1 0 0 ) 等の 周辺装置でも構わない。 即ち、 本発明の画像処理装置とは、 以下に述べ る符号化装置又は復号装置のいずれかを備えた電子機器、 又は、 以下に 述べる符号化方法又は復号方法のいずれかを実行する電子機器を意味す るものとする。
また、 本発明の符号化装置又は復号装置は、 独立した筐体で存在して も構わないし、 その他テレビカメラゃ測定機や計算機等のシステムボー ドゃサーキッ トボードの一部分として、 或いは、 半導体チップとして存 在している場合であっても構わない。 また、 図 2には示していないが、 図 2に示した各装置を口一カルエリアネットワークで接続し、 互いに符 号化した情報を伝送するような形式のものであっても構わない。 また、 I S D N (ィンテグレーテッ ド · サ一ビスィズ ·デジタル 'ネッ トヮ一 ク) 等の広域ネッ トワークを用いて符号化した情報を送受信するような 形式のものであっても構わない。
本実施の形態での符号化装置における符号器、 或いは、 復号装置にお ける復号器は、 図 6 7で説明した符号化、 或いは、 復号方法を使用する ものとする。 即ち、 この実施の形態では、 2値シンボルのいずれが優勢 シンボルかという情報と優勢シンボルの推定出現確率とに基づき、 2値 シンボルの拡大情報源 (2値シンボル列) に対し図 6 7に示すような組 織的に作成したハフマン符号セッ トの中から、 優勢シンボルの推定出現 確率から想定される 2値シンボルの拡大情報源の状況に最適な符号を選 択することによって実現される 2値情報源符号化、 或いは、 復号を行う ものとする。 また、 図 3に示すように、 3 2の状態に対して、 各符号次 数がそれぞれ設定されているものとする。 このような図 3に示した状態 遷移規則に基づいて、 以下に述べる複数の符号器、 或いは、 復号器でそ れぞれに独立に状態及びその符号次数を設定するとともに、 2値シンポ ルを符号化、 或いは、 復号するものとする。
この発明の実施の形態 1の符号化装置の構成例及び動作を、 符号化モ ―ドの切り換えと、 符号化画素の値と予測値との予測誤差の 2値シンポ ル列への変換との関連により説明する。
図 4は、 この発明の実施の形態 1の符号化装置 4 0 0の構成例を示し ている。
まず、 本実施の形態の符号化装置 4 0 0の構成要素について説明する 図 4において、 1は符号化する符号化画素の値を入力して蓄積し、 そ の符号化画素の値を出力するとともに、 1つ以上の蓄積済みかつ符号化 済みの画素であって、 符号化画素近傍の画素の値を参照画素の値として 出力する画素メモリである。
2は符号化画素に対して、 上記 1つ以上の参照画素の値に基づきモー ド A又はモード Bを決定し、 モード識別信号 C Mを出力するモード判定 器である。 モード Aとモード Bのモード決定方法については、 後述する
3はモ一ド Aにおいて、 参照画素の値を利用して符号化画素の予測値 を算出する第 1の予測器である。
3 0は符号化画素の値から予測器 3の予測値を減算して、 予測誤差を 求める第 1の予測誤差算出器である。
4は符号化画素の値と予測器 3の予測値との予測誤差の値を、 予測誤 差の値が 0か 0以外かを示す 2値シンボルに変換し、 変換した 2値シン ボルを出力するゼロ判定器である。 この実施の形態及び後述する実施の 形態では、 予測誤差の値が 0か 0以外かを判定するゼロ判定器を一例と して示すが、 予測誤差の値が 0か 0以外かを判定するのではなく、 例え ば、 予測誤差の値が 1か 1以外か、 或いは、 一 3か— 3以外か等を判定 する判定器であっても構わない。
5はモード Aにおいて、 ゼロ判定器 4から出力された 2値シンボルを 符号化する第 1の符号器である。
6はモード Aにおいて、 予測誤差が 0以外 (例えば、 判定器が 1か 1 以外又は一 3か— 3以外を判定する場合は、 1以外又は一 3以外、 以下 同じ) の場合に、 予測誤差の値を符号化する第 2の符号器である。
7はモード Bにおいて、 参照画素の値を利用して符号化画素の予測値 を算出する第 2の予測器である。
3 1は符号化画素の値から予測器 7の予測値を減算して、 予測誤差を 求める第 2の予測誤差算出器である。 8はモ一ド Bにおいて、 符号化画素の値と予測器 7の予測値との予測 誤差の値を符号化する第 3の符号器である。
9は第 1の符号器 5、 第 2の符号器 6、 第 3の符号器 8の出力する符 号語を適切に選択して適切な符号語を出力する符号切換器である。
1 0は符号切換器 9が選択して出力する符号語を、 その入力順に一連 の符号として出力する符号バッファである。
1 1はモード識別信号 C M、 制御信号 C 1〜C 6を基に、 画素メモリ 1、 第 1の符号器 5、 第 2の符号器 6、 第 3の符号器 8、 符号切換器 9 、 符号バッファ 1 0を制御する符号化制御部である。
1 0 1はモ一ド Aにおいて、 符号化画素の値と推定した予測値との予 測誤差が 0か否かを示す 2値シンボルを符号化する第 1 の符号器 5と、 モード Aにおいて、 0でない場合の予測誤差を符号化する第 2の符号器 6とを備えた第 1 の符号化部である。
1 0 2はモード Bにおいて、 符号化画素の値と推定した予測値の誤差 が 0の場合でも、 0でない場合でも予測誤差を符号化する第 3の符号器 8を備えた第 2の符号化部である。
図 5, 図 6, 図 7は、 第 1の符号器 5、 第 2の符号器 6、 第 3の符号 器 8のそれぞれの内部構成例を示す図である。
図 5, 図 6, 図 7を参照すると、 第 1の符号器 5、 第 2の符号器 6、 第 3の符号器 8は、 2値シンボル列を入力し、 その 2値シンボルに対す る優勢シンボル (M P S ) の出現確率を推定する確率推定器 2 5 , 2 6 , 2 8をそれぞれ備えている。 また、 第 1の符号器 5、 第 2の符号器 6 、 第 3の符号器 8は、 2値シンボル列と、 確率推定器により推定された 推定出現確率とを入力して、 2値シンボル列を符号化することにより、 符号語を出力する第 1の符号語割当て器 1 5、 第 2の符号語割当て器 1 6、 第 3の符号語割当て器 1 8をそれぞれ備えている。 第 1の確率推定 器 2 5、 第 2の確率推定器 2 6、 第 3の確率推定器 2 8は、 図 3に示し た符号次数を決定し、 その符号次数を符号語割当て器 1 5, 1 6 , 1 8 に出力する。 即ち、 確率推定器は、 過去の 2値シンボル列に関するデー タから推定される M P Sの出現確率に応じて、 符号次数を適切な値に切 り換えることによって、 符号化効率を向上させる。
確率推定器が符号次数を決定する方式は 2つあり、 両方とも従来例で 述べた。
前記 2つの方式のうち、 第 1の例は、 図 3に示す 3 2の状態のいずれ かの状態から M P Sの連続出現数が符号次数と等しくなった場合に、 3 2の状態をそれぞれを示す状態番号を 1つ上げ、 M P Sの連続出現数が 符号次数と等しくなる前に、 L P Sが出現した場合に、 状態番号を 1つ 下げる状態遷移方式である。
前記 2つの方式のうち、 第 2の例は、 2値シンボル列に出現した 2値 シンボル 0 と 1の個数 N ( 0 ) , N ( 1 ) を計数し、 その計数結果から 計算式により符号次数を決定するものである。
確率推定器は、 前述した第 1の例、 或いは、 第 2の例以外の方式を用 いて確率を推定しても構わない。
図 6と図 7を参照すると、 第 2の符号器 6、 第 3の符号器 8は、 予測 誤差を 2値シンボルに変換する第 1の誤差 シンボル変換器 3 6、 第 2 の誤差 シンボル変換器 3 8を備えている。 誤差ノシンボル変換器 3 6 は、 図 8に示す変換を行う。 また、 誤差/シンボル変換器 3 8は、 図 9 に示す変换を行う。 誤差ノシンボル変換器 3 6 , 3 8で行われる変換は 、 図 8及び図 9に示すようなテーブルを予め記憶させておくことにより 、 テーブルを検索して予測誤差から 2値シンボルへの変換を行うことが 可能である。 或いは、 図 8及ぴ図 9に示した対応関係を、 以下に述べる ようなァルゴリズムを用いて実現しても構わない。 そのアルゴリズムと は、 誤差 Zシンボル変換器 3 6、 或いは、 誤差 Zシンボル変換器 3 8に 入力される予測誤差の値として可能性の高い値、 即ち、 図 8と図 9に示 す予測誤差のうち、 絶対値の値が小さい値から順に予測誤差と比較すベ き値を発生させるステップと、 発生させた比較値と誤差 Zシンボル変換 器 3 6、 或いは、 誤差 Zシンボル変換器 3 8に入力された予測誤差の値 とが一致するまで逐次比較するステップを有している。 そして、 不一致 の場合に、 " 0 " の 2値シンボルを 1つ出力する。 そして、 次に発生さ せた比較値と予測誤差の値を比較し、 また、 不一致の場合には、 " 0 " の 2値シンボルを 1つ発生させる。 そして、 次に発生させた比較値と予 測誤差の値を比較し一致した場合に、 " 1 " の 2値シンボルを発生させ 変換を終了する。
図 8の場合を用いて、 上記のアルゴリズムによる予測誤差と 2値シン ボルとの間の対応関係を実現する操作について具体的に説明する。
誤差ノシンボル変換器 3 6に入力される予測誤差の値が 「― 2」 の場 合を前提とする。
誤差 シンボル変換器 3 6は、 第 1 の比較値として 「ー 1」 を発生さ せる。 誤差 シンボル変換器 3 6に入力された予測誤差の値と比較値の 値は一致しないため、 2値シンボルとして " 0 " が出力される。 誤差 Z シンボル変換器 3 6は、 次に、 第 2の比較値として 「+ 1」 を発生させ る。 予測誤差の値 「一 2」 と比較値 「+ 1」 は一致しないため、 再び " 0 " という 2値シンボルが出力される。 誤差 シンボル変換器 3 6は、 次に 「一 2」 という比較値を発生させる。 今度は、 予測誤差の値と比較 値が一致するため、 " 1 " という 2値シンボルを発生させ変換を終了す る。 従って、 予測誤差 「一 2」 が入力された場合には、 2値シンボル列 " 0 0 1 " が出力される。
次に、 本実施の形態の符号化装置 4 0 0の符号化動作について説明す る。
図 1 0は、 モー ド判定器 2のモード判定動作及びその判定モード判定 結果により実行される符号化動作の流れを示した図である。
図 1 0を参照すると、 モード切り換え動作は、 モード判定器 2が画素 メモリ 1から出力される参照画素 a, b , cから条件 「a = b = (:」 (
「a = b = c j は、 画素の値が等しいことを示す) を判定するステップ (S 1 6) と、 また、 ゼロ判定器 4の出力値 "0" (予測誤差 = 0 ;予 測一致) 又は "1 " (予測誤差≠ 0 ;予測不一致) を判定するステップ (S 1 5 ) によって行われ、 モ一ド八、 或いは、 モード Bが指定される (S 1 7, S 98 ) 。 条件 「 a = b = c」 がー度満たされてから (S 1
1, S 1 6) 、 ゼロ判定器 4の出力値が "0" だと判定されたなら (S 1 5) 、 モード Aによる符号化が続く (S 1 8) 。 即ち、 ある画素 X近 傍の参照画素 a, b cが条件 「a = b = c」 を一度満たせば、 「X≠ 予測値」 となる画素が出現するまで連続してモード Aによって符号化す る。 ゼロ判定器 4の出力値が " 1 " だと判定されると (S 1 5) 、 その ゼロ判定器の出力値を 1にした符号化画素をモ一ド Aで符号化し、 次に 入力される画素の符号化モ一ドとしてモード Bが設定され、 符号化モ一 ドがモード Bに切り換わる (S 1 7) 。 また、 モー ド Bにおいて、 条件 「a = b = c」 が满たされると (S 1 6) 、 モード Aが設定され (S 9 8 ) 、 ゼロ判定器 4の出力値 "0" (予測誤差 = 0 ;予測一致) 又は "
1 " (予測誤差≠ 0 ;予測不一致) を判定する (S 1 5) 。 また、 モ一 ド Bにおいて、 条件 「a = b = c」 が満たされない場合、 モード Bの符 号化が行われ (S 1 9) 続く。
なお、 図 1 0に示したフローチャー トの動作は、 後述する図 5及び図 6の具体例を用いて改めて説明する。
(1 ) モード A符号化 モード Aでの符号化の動作について説明する。
まず、 ゼロ判定器 4は、 符号化画素の値から予測器 3の出力である予 測値 (例えば、 参照画素の直前の画素の値とする) を減じて得られた予 測誤差が 0 (予測一致) ならば、 2値シンボル "0" を出力し、 0以外 (予測不一致) ならば、 2値シンボル " 1 " を出力する。 第 1の符号器
5は、 ゼロ判定器 4の出力値 "0" を MP S、 " 1 " を L P Sとして符 号化を行う。 ゼロ判定器 4の出力が "0" (予測誤差が 0) の場合と、 "1 " (予測誤差が 0以外) の場合における符号化処理は、 次のように なる。
( 1— 1 ) ゼロ判定器 4の出力が "0" の場合
第 1の符号器 5は、 確率推定器 25内に図示していない MP Sカウン タを有し、 MP Sカウンタは、 予測誤差 0を示す 2値シンボル "0" 、 即ち、 MP Sの連続出現数を計数する。 第 1の符号器 5に入力される M P Sの連続出現数 (MP Sカウンタの値) が符号次数となったときのみ 、 符号語 ( 1 ビッ トの " 0 " ) が確定する (図 6 7参照) 。 MP Sの連 続出現数が符号次数となるまでは、 符号語は確定されない。
( 1 -2) ゼロ判定器 4の出力が "1 " の場合
まず、 第 1の符号器 5は、 予測誤差が 0以外であることを示す 2値シ ンボル " 1 " 、 即ち、 L P Sとまだ符号語が割り当てられていない L P S以前の MP S数とを合わせて符号化する。 この L P S以前の MP Sの 連続出現数 (MP Sカウンタの値) によって、 符号次数 2 n のときは、 n + 1 ビッ トの符号語長を有する符号語が確定する (図 6 7参照) 。 第 1の符号器 5の符号化が終了すると、 続いて、 第 2の符号器 6は、 符号 化画素の値から予測器 3の出力である予測値を減じた予測誤差 (8ビッ ト Z画素の場合、 一 2 55 1, ;!〜 2 5 5 ; ここでは、 0は存在し ない) を図 8に示される 2値シンボル列 "0 · . · 0 1 " に変換して符 号化する。 変換された 2値シンボル列は、 確率推定器 2 6が決定する符 号次数の値によって、 1つ以上のメッセージに分解され、 対応する符号 語が確定する。
この実施の形態の特徴は、 第 2の符号器 6において、 予測誤差を符号 化する場合においても、 第 1 の符号器 5と同じ図 6 7に示された符号化 方式を用いている点である。 即ち、 第 1の符号器 5が 2値シンボル列を 符号化する場合と、 第 2の符号器 6が 2値シンボル列を符号化する場合 は、 図 6 7に示した符号化方式が共に採用されている点が大きな特徴で ある。
( 2 ) モード B符号化
次に、 符号化モード Bでの動作について説明する。
予測器 7は、 1つ以上の参照画素の値から予測値を算出する。 算出方 法は、 所定の予測関数によっても、 テーブル参照でも構わない。 第 3の 符号器 8は、 符号化画素の値から算出された予測値を減じて得られた予 測誤差 ( 8ビッ 卜/画素の場合、 — 2 5 5〜十 2 5 5 ; ここでは、 0は 存在する) を、 図 9に示される 2値シンボル列に変換した後は、 第 2の 符号器 6と同様に符号化する。 即ち、 図 6 7に示した符号化方式に基づ き、 2値シンボル列から符号語を生成する。 図 9に示す 2値シンボル列 は、 全て L P Sで終了しているため、 第 3の符号器 8は、 図 9に示す 2 値シンボル列全てについて符号語を確定することができる。
前述した図 8及び図 9に示す変換例では、 予測誤差の値として可能性 の高い値を順に発生させて予測誤差と比較し、 これらの値の 1つが予測 誤差と一致した場合を 1、 不一致の場合を 0として、 予測誤差を 2値シ ンボルに変換している。 誤差/シンボル変換器 3 6, 3 8は、 前述した ように、 予測誤差を 2値シンボルに変換して確率推定器 2 6, 2 8に出 力する。 確率推定器 2 6, 2 8は、 入力した 2値シンボルに基づいて符 号次数を変更決定し、 決定した符号次数をそれぞれ符号語割当て器 1 6 , 1 8に出力する。 この場合の符号次数決定法は、 既に述べた 2つの方 式例が適用できる。 符号語割当て器 1 6, 1 8で行われる符号化は、 符 号語割当て器 1 5で行われている符号化と全く同一のものである。 即ち 、 図 6 7に示した符号化方式により符号化が行われる。
再ぴ図 4を参照すると、 符号化制御部 1 1は、 画素メモリ 1に符号化 面素の値を蓄積させるとともに、 画素メモリ 1から符号化画素の値と、 その符号化画素近傍の 1つ以上の参照画素の値を出力させ、 モード判定 器 2の出力であるモード識別信号 C Mによって第 1の符号器 5、 第 2の 符号器 6、 第 3の符号器 8を適切に動作させる。 その動作過程で、 第 1 の符号器 5、 第 2の符号器 6、 第 3の符号器 8は、 符号化制御部 1 1に 符号語の出力準備状態を通知し、 符号化制御部 1 1は、 符号語を出力す べき第 1の符号器 5又は第 2の符号器 6又は第 3の符号器 8を判定し、 符号切換器 9と符号バッファ 1 0を用いて、 符号語の確定した順に符号 語を一連の系列とした符号を出力する。 符号バッファ 1 0は、 第 1の符 号器 5、 第 2の符号器 6、 第 3の符号器 8から直接必要な各符号語長を 通知されることによって、 又は、 符号化制御部 1 1を介して間接的に必 要な各符号語長を通知されることによって、 符号語から符号を構成する 次に、 図 1 1及び図 1 2を用いて、 図 1 0に示したフローチャートを より具体的に説明する。
図 1 1は、 入力される符号化画素と参照画素の状態とゼロ判定器の出 力と予測誤差の値を示す図である。
図 1 1に示すような画素 X。 〜X 6 が入力された場合のそれらの近傍 の参照画素の状態は、 図 1 1の参照画素に記述した通りである。 また、 ゼロ判定器の出力は、 各符号化画素に対して予測がはずれたかどうかを 示しており、 予測誤差は予測がはずれた場合の予測誤差の値を示してい る。 図 1 1に示すような画素 χ。 ~χβ が順に入力された場合を仮定し 、 その際の図 1 0のフローチャートの動作を説明する。 その動作結果を 、 図 1 2に示す。 説明を分かりやすくするため、 図 1 2においては、 第 1の符号器 5、 第 2の符号器 6、 第 3の符号器 8内部の確率推定器 25 , 26, 28が全て符号次数が 4次 (2η =4) を決定している場合を 示しているものとする。
まず、 装置に電源が投入された初期状態においては、 S 1 1において 、 この装置の符号化モードの初期モードとしてモー ド Αが設定される。 S 1 2において、 画素 X。 が入力される。 S 1 4において、 モード Aと 判定され、 S 1 5において、 画素 X。 のゼロ判定器の出力がチェックさ れる。 図 1 1に示すように、 画素 X。 のゼロ判定器の出力は 0であるの で、 操作は S 1 8に進む。 S 1 8において、 画素 X。 を第 1の符号器 5 によりモード Aで符号化する。
次に、 S 1 2において、 画素 が入力される。 画素 に対しても
S 1 4 , S 1 5 , S 1 8を経て、 モ一ド Aの符号化がなされる。
次に、 S 1 2において、 画素 X2 が入力される。 画素 Χ2 に対しても S 1 4 , S 1 5 , S 1 8を経て、 モード Αの符号化がなされる。
次に、 S 1 2において、 画素 Xs が入力される。 S 1 4において、 画 素 Χ3 の符号化モードはモード Αと判定され、 操作は S 1 5に進む。 S
1 5において、 ゼロ判定器の出力が 1であるため、 操作は S 1 7へ進む 。 S 1 7において、 画素 X3 はモード Αで符号化される。 このモード A の符号化は、 ゼロ判定器の出力が 1であるため、 第 1の符号器 5と第 2 の符号器 6で行われる。 第 1の符号器 5から出力される画素 X。 , Xi , X2 の符号語は、 L P Sが出現したため確定する。 図 1 2においては
、 Ρ 1の位置で第 1の符号器 5から出力される画素 X。 , X , X2 の 符号語が完成する。 前述したように、 モード Aの符号化が L P Sの出現 により確定した場合には、 ゼロ判定器の出力を "1 " にする画素に対し て第 2の符号器 6による符号化が行われる。 図 1 1に示すように、 画素 Xs の予測誤差は、 「+ 1」 である。 従って、 第 2の符号器 6内で、 誤 差 Ζシンボル変換器 3 6は、 図 8に示した表に従って "0 1 " という 2 値シンボルを出力する。 第 2の符号器 6は、 この 2値シンボルを図 6 7 に示した符号化方式により符号化する。 図 8に示す 2値シンボルは、 全 て P Sで終了しているため、 図 6 7に示す符号化方式を用いた場合、 第 2の符号器 6において図 8に示す各予測誤差の符号化終了時には、 必 ずそれらに対応する符号語が確定する。 図 1 2に示すように、 画素 Χ3 の場合は、 Ρ 2の位置において第 2の符号器 6の符号語が確定する。 次に、 S 1 7において、 モード Βが設定された後、 S 1 2において、 画素 Χ4 を入力する。 S 1 4において、 画素 Χ4 の符号化モードはモ一 ド Βであることが判定される。 そして、 S 1 6において、 画素 Χ4 の参 照画素の状態がチェックされる。 画素 Χ4 の参照画素の値は、 図 1 1に 示すように、 条件 「a = b = c」 を満足しないため、 操作は S 1 9へと 進む。 S 1 9において、 画素 X4 はモード Βの符号化がなされる。 画素 Χ4 の予測誤差は、 「+ 1」 であるため、 図 9に示したように、 "00 1 " という 2値シンボルが出力される。 図 9に示したいずれの 2値シン ボル列も全て L P Sで終了しているため、 図 6 7に示した符号化方式を 用いる限り、 各予測誤差の符号化終了時には、 第 3の符号器 8から出力 される符号語は必ず確定する。 図 1 2に示すように、 画素 X4 の符号語 は、 Ρ 3の位置において確定する。
S 1 9において、 画素 Χ4 の符号語が確定した後、 S 1 2において、 画素 Χ5 が入力される。 S 1 4において、 画素 Χ5 の符号化モードはモ ード Βであることが判明し、 S 1 6において、 画素 Xs の参照画素の状 態がチェックされる。 画素 X5 の参照画素 a, b , cは条件 r a = b = c」 を满足するため、 モード Aを設定し (S 9 8) 、 操作は S 1 5に移 る。 画素 Xs のゼロ判定器の出力は 0であるため、 操作は S 1 8に進む 。 ここで、 画素 Xs はモード Aにより符号化される。 この時点では、 第 1の符号器 5から出力される画素 X5 の符号語は確定しない。
次に、 S 1 2において、 画素 Χβ が入力される。 S 1 4において、 画 素 Χβ の符号化モードはモード Αであることが判定され、 S 1 5におい て、 ゼロ判定器の出力が 1であることが判定される。 従って、 画素 χβ は S 1 7において、 モード Αの符号化がされる。 画素 Χβ の場合に L Ρ Sが出現したことになり、 第 1の符号器 5から出力される画素 Χ5 の符 号語が、 図 1 2に示すように、 Ρ 4の位置において確定する。 第 1の符 号器 5が L P Sにより画素 Χ5 の符号語を確定したため、 第 2の符号器 6が画素 Χβ の誤差を符号化する。 図 1 1に示す Χβ の予測誤差は、 「 — 2」 である。 従って、 図 8に示すように、 予測誤差 「― 2」 に対する "00 1 " の 2値シンボルを符号化することになる。 Ρ 5の位置におい て L P Sが出現していることにより、 P 5の位置において第 2の符号器 6から出力される画素 Χβ の符号語が確定する。
図 1 2に示す確定した符号語は、 第 1の符号器 5、 第 2の符号器 6、 第 3の符号器 8内部の確率推定器 25, 26, 28が全て図 6 7に示す 符号次数 4次 (2 η =4) を決定している場合を示している。 ここでは 説明を簡単にするため、 第 1の符号器 5、 第 2の符号器 6、 第 3の符号 器 8が全て 4次の符号次数で符号化している場合を説明しているが、 前 述したように、 第 1の符号器 5、 第 2の符号器 6、 第 3の符号器 8は、 それぞれ独立に符号次数を決定し、 独立に動作するものである。
以上のように、 本実施の形態では、 画素の値を入力することによって それに対応する符号が出力される。 出力された符号は、 符号バッファ 1 0中の図示していないメモリ等に一時的に蓄積された後又は符号バッフ ァ 1 0から直接、 無線、 或いは、 有線の通信回線によってアナログ的、 或いは、 デジタル的に伝送される。 また、 固定的に蓄積媒体 (磁気的、 或いは、 光学的に記録するカード、 テープ、 ディスク、 R A M、 R O M など) に保存される。
また、 本実施の形態 1では、 符号化モードがモード Aからモード Bに 切り換わる場合、 必ず L P Sが出力される。 即ち、 この実施の形態 1で は、 符号化モードがモード Aからモード Bに切り換わる際には、 必ず第 1の符号器 5及び第 2の符号器 6で符号語が確定する。 また、 符号化モ —ドがモード Bからモード Aに切り換わる場合も、 必ず L P Sが出力さ れるので、 この実施の形態 1では、 モード Bからモード Aに切り換わる 際には、 必ず第 3の符号器 8で符号語が確定する。
以上のように、 この符号化装置 4 0 0によれば、 M P Sが連続して出 現する場合の符号化効率が大幅に向上する。 また、 モード Aにおいて、 L P Sが出現した場合に符号化モードをモード Bに切り換えることによ り、 また、 モード Bにおいて、 参照画素の値が所定の条件 「a = b = c 」 を満足した場合に、 符号化モードをモード Bからモード Aへ切り換え ることにより、 第 1と第 2の符号化部における符号化の切り換えを積極 的に行っている。
このようにして、 第 1の符号化部と第 2の符号化部の切り換えが矛盾 なく適切に行われ、 効率の良い符号化及び復号が実現できる。 これらの 切り換えは、 符号化制御部 1 1がモード識別信号 C Mと制御信号 C 1〜 C 6を用いて、 符号化装置 4 0 0内の各部を制御することにより行われ る。
図 1 3は、 この発明の実施の形態 1の復号装置 5 0 0の構成例を示す ブロック図である。 まず、 本実施の形態の復号装置 5 0 0の構成要素について説明する。 4 1は復号に先立って 1つ以上の蓄積済み、 かつ、 復号済みの画素で あって、 復号画素近傍の画素の値を参照画素の値として出力し、 復号さ れた画素の値を蓄積する画素メモリである。
4 2は復号画素に対して、 前述の符号化装置 4 0 0におけるモード判 定器 2と同様に、 上記 1つ以上の参照画素の値に基づきモ一ド A又はモ 一ド Bを決定し、 モード識別信号 C Mを出力するモード判定器である。
4 5はモード Aにおいて、 符号語を予測誤差が 0か 0以外 (例えば、 判定器が 1か 1以外又は一 3か— 3以外を判定する場合は、 1以外又は 一 3以外、 以下同じ) かを示す 2値シンボルへと復号する第 1 の復号器 である。
4 6はモー ド Aにおいて、 予測誤差が 0以外の場合に、 符号語を予測 誤差へと復号する第 2の復号器である。
4 8はモード Bにおいて、 符号語を、 復号画素の値とその復号画素に 対する予測器 7の予測値との予測誤差へと復号する第 3の復号器である
4 0は入力された符号を符号語に分解して出力する符号バッファであ る。
4 3はモード識別信号 C Mと制御信号 C 1 1〜C 1 6を基に、 画素メ モリ 4 1、 第 1の復号器 4 5、 第 2の復号器 4 6、 第 3の復号器 4 8、 画素切換器 1 2 (後述) 、 符号バッファ 4 0を制御する復号制御部であ る。
1 2は復号画素算出器 3 2 , 3 3と予測器3の出力する復号済み画素 のうち、 適切な復号済み画素の値を選択して出力する画素切換器である
3 2, 3 3は復号画素の予測値と復号された予測誤差とから復号画素 の値を算出する第 1と第 2の復号画素算出器である。
予測器 3、 予測器 7は、 前述した符号化装置 4 0 0のものと同一のも のである。
2 0 1は符号語を、 復号画素の値と推定した予測値との予測誤差が 0 か否かを示す 2値シンボルへと復号する第 1の復号器 4 5と、 0でない 場合に、 符号語を予測誤差へと復号する第 2の復号器 4 6とを備えた第 1の復号部である。
2 0 2は復号画素の値と推定した予測値の誤差が 0の場合でも 0でな い場合でも、 符号語を予測誤差へと復号する第 3の復号器 4 8を備えた 第 2の復号部である。
図 1 4, 図 1 5, 図 1 6は、 第 1の復号器 4 5、 第 2の復号器 4 6、 第 3の復号器 4 8の内部構成例を示すプロック図である。
第 1の復号器 4 5、 '第 2の復号器 4 6、 第 3の復号器 4 8は、 第 1の シンボル復元器 5 5、 第 2のシンボル復元器 5 6、 第 3のシンボル復元 器 5 8と第 1の確率推定器 7 5、 第 2の確率推定器 7 6、 第 3の確率推 定器 7 8をそれぞれ有している。 また、 第 2の復号器 4 6、 第 3の復号 器 4 8は、 2値シンボル列を予測誤差に変換する第 1 のシンボル //誤差 変換器 8 6、 第 2のシンボル Z誤差変換器 8 8を有している。
次に、 本実施の形態の復号装置 5 0 0の復号動作について説明する。 第 1の復号器 4 5、 第 2の復号器 4 6、 第 3の復号器 4 8は、 符号バ ッファ 4 0が符号を符号語に分割して出力した符号語を取得する。 第 1 の復号器 4 5又は第 2の復号器 4 6又は第 3の復号器 4 8が符号次数 2 " で復号しているとき、 第 1の復号器 4 5、 第 2の復号器 4 6、 或い は、 第 3の復号器 4 8が未取得の符号語の先頭ビッ トの値から符号語長 を次のように判定する。
符号語の先頭ビッ トが 0ならば、 符号語長は 1 となり、 図 6 7から長 さ 2 n の 2値シンボル " 0 " のみのメッセージが復元される。 符号先頭 ビッ トが 1ならば、 符号語長は n + 1 ビッ トとなり、 第 1の復号器 4 5 又は第 2の復号器 4 6又は第 3の復号器 4 8は、 符号語の先頭ビットを 除いた残り nビッ トの符号ビッ トが示す 2進数の値を、 2値シンボル " 0 " の連続出現数 (kとする) として、 長さ k + 1のメッセージ " 0 ·
• · 0 1 " が復元される。
モード A復号の場合、 第 1 の復号器 4 5は、 符号語を入力として変換 し、 2値シンボル列 (ここでは、 メッセージと等価) を出力する。 第 1 の復号器 4 5の各出力は、 それぞれモ一ド Aで復号すべき 1画素に対応 し、 出力値が " 0 " ならば復号画素に対する予測誤差が 0、 " 1 " なら ば予測誤差が 0以外であることを示す。 予測誤差が 0のときは、 予測値 がそのまま復号画素の値となる。 予測誤差が 0以外のとき、 続いて第 2 の復号器 4 6によって予測誤差を復号する。
予測誤差を復号する場合、 第 2の復号器 4 6、 第 3の復号器 4 8は、 それぞれ符号語を入力として 1つ以上のメッセージに変換し、 上記 1つ 以上のメッセージをまとめて 2値シンボル列に合成する。 第 2の復号器 4 6は、 モード Aで予測誤差が 0以外の画素に対して復号を行い、 図 8 (予測誤差に 0なしの場合を示す) に示される 2値シンボル列を予測誤 差に逆変換して出力する。 第 3の復号器 4 8は、 モード Bで復号した画 素に対して、 図 9 (予測誤差に 0ありの場合を示す) に示される 2値シ ンボル列を予測誤差に逆変換して出力する。 復号画素の値は、 モード A 復号の場合、 予測器 3の出力 (予測値) に第 2の復号器 4 6の出力 (予 測誤差) を加えた値となる。 モード B復号の場合、 予測器7の出力 (予 測値) に第 3の復号器 4 8の出力 (予測誤差) を加えた値となる。
復号処理におけるモ一ド切り換えは、 画素メモリ 4 1から出力される 参照画素の状態と第 1の復号器 4 5の出力値に基づき、 モード判定器 4 2が図 4に示したモード判定器 2と同一の判定方法を使用することによ り実現できる。
復号処理が行われている間、 復号制御部 4 3は、 画素メモリ 4 1から 1つ以上の参照画素の値を出力させ、 モ一ド判定器 4 2の出力であるモ —ド識別信号 C Mによって、 第 1 の復号器 4 5、 第 2の復号器 4 6、 第
3の復号器 4 8を選択的に動作させる。 その過程で、 第 1の復号器 4 5 、 第 2の復号器 4 6、 第 3の復号器 4 8は、 復号制御部 4 3に符号語の 入力を通知し、 符号バッファ 4 0は、 直接各符号語長を通知されること によって、 又は、 復号制御部 4 3を介して間接的に各符号語長を通知さ れることによって、 符号を符号語に分割して出力する。 復号制御部 4 3 は、 第 1の復号器 4 5、 第 2の復号器 4 6、 第 3の復号器 4 8のうちで 、 復号を行うべき適切な復号器を判定し、 画素切換器 1 2によって画素 メモリ 4 1に復号済み画素の値を蓄積させる。
実施の形態 2 .
図 1 7は、 この発明の実施の形態 2の符号化装置 4 0 0の構成例を示 すブロック図である。 ただし、 実施の形態 1に示した図 4とは、 ゼロ判 定器 4からの出力がモード判定器 2に入力されていない点で異なる。 本実施の形態の符号化装置 4 0 0の動作について説明する。
本実施の形態では、 図 1 8に示すように、 ある画素 X近傍の参照画素 a , b , cが条件 「a = b = c」 を満たせばモード Aで符号化し (S 4
〜S 6 ) 、 参照画素が a , b, cが条件を満たさなければモード Bで符 号化する (S 7 ) 。 このモード切り換え動作は、 モード判定器 2が画素 メモリ 1から出力される参照画素 a, b , cが条件 「 a = b = c」 を満 たすかどうかを判定することのみにより行う。 実施の形態 1のように、 ゼロ判定器 4からの出力値は参照されない。 モード A符号化の動作及び モード B符号化の動作は、 実施の形態 1 と同様なのでその説明を省略す る。
実施の形態 1では、 符号化モードがモ一ド Aからモ一ド Bに切り換わ る際には、 必ず第 1の符号器 5で符号語が確定したが、 実施の形態 2で は、 実施の形態 1 とは、 符号化モード判定条件が異なるため、 必ずしも 第 1の符号器 5で符号語が確定するとは限らない。
図 1 9に、 この発明の実施の形態 2での画素 X。 〜Χ β における符号 化対象となる 2値シンボルの例を示す。 図 1 9に示す例は、 この実施の 形態の符号化装置 4 0 0に、 図 1 1に示す符号化画素が入力された場合 の符号化の状態を示すものである。 また、 説明を簡単にするために、 符 号語は、 符号次数 4次で符号化を行う第 1の符号器 5、 第 2の符号器 6 、 第 3の符号器 8から出力されるものとする。 図 1 9の例では、 画素 X 2 のモ一ド Αでの符号化終了時に連続して出力される 2値シンボルは、 1で終了していないた—め、 また、 M P Sカウンタの値も符号次数 = 4に 達していないため、 第 1の符号器 5では、 画素 X 2 の符号化終了時に符 号語は確定しない。 従って、 第 1の符号器 5で符号語が確定するより先 に、 第 3の符号器 8で画素 Χ 3 , Χ 4 に対する符号語が確定してしまう 。 この場合、 復号装置 5 0 0では、 第 3の符号器 8で生成された符号語 よりも先に、 第 1の符号器 5で作成された符号語を取得しなければ正し く復号できないため、 符号化装置 4 0 0で以下に述べる符号語の送出順 序を入れ換える操作、 即ち、 符号語送出順序制御が必要になる。 或いは 、 符号化装置 4 0 0で以下に述べる符号化モ一ド Αによる画素の先読み 操作が必要となる。
まず、 実施の形態 2の符号語送出順序制御の動作について、 図 2 0 , 図 2 1を用いて説明する。
図 2 0は、 第 3の符号器 8で符号語が確定 (S 2 0 ) した後に、 符号 化制御部 1 1が行う制御処理フロ一を示すフローチヤ一トである。 図 2 1は、 第 1の符号器 5で符号語が確定 (S 3 0) した後に、 符号 化制御部 1 1が行う制御処理フローを示すフローチヤ一トである。 本実施の形態で符号語送出順序制御が必要となるのは、 図 1 9に示す ように、 第 1の符号器 5で符号語が確定するより先に (言い換えると、 第 1の符号器 5内部の MP Sカウンタの値が 1以上のとき (図 20の S
22) に) 、 第 3の符号器 8で符号語が生成された場合である。 この場 合、 第 3の符号器 8で生成された符号語を符号バッファ 1 0に仮に蓄え る (図 20の S 24) 。 第 1の符号器 5で符号語が確定するのは、 以下 の 2通りの場合である。
(1 ) 連続する MP Sの数が符号次数と等しくなつた場合。
(2) L P Sが発生した場合。
図 2 1に示すように、 (1 ) 又は (2) の場合とも、 第 1の符号器 5 で確定した符号語と符号バッファ 1 0に仮保存した第 3の符号器 8から の符号語との送出順を入れ替えて、 第 1の符号器 5で確定した符号語を 送出した後に、 符号化制御部 1 1からの指示により符号バッファ 1 0に 仮に蓄えられた符号語を送出する (S 34) 。 また、 図 2 1の S 3 5, S 3 6に示すように、 (2) の場合は、 第 1の符号器 5で確定した符号 語及び符号バッファ 1 0に蓄えられた符号語を送出した (S 3 4) 後、 更に、 第 2の符号器 6で生成された符号語を送出する (S 3 6) 。 図 1 9に示す例では、 第 3の符号器 8により P 1と P 2の位置において符号 語が確定するが、 第 1の符号器 5から出力される符号語は、 P 3の位置 において確定する。 従って、 P 1及び P 2の位置において確定した第 3 の符号器 8の符号語は、 符号バッファ 1 0に仮保存され、 P 3の位置に おいて第 1の符号器 5から出力される符号語が確定した場合、 P 3にお いて確定した符号語を先に出力し、 符号バッファ 1 0に仮保存していた P 1と P 2の位置において確定した符号語を後に出力する。 そして、 P 4の位置において確定した第 2の符号器 6の符号語を最後に出力する。
(2) の場合は、 図 22の S 44に示すように、 第 1の符号器 5で確 定した符号語、 第 2の符号器 6で確定した符号語、 符号バッファ 1 0に 仮に蓄えられた第 3の符号器 8の符号語の順に送出することも可能であ る。 図 2 2のフローチャートに従えば、 図 1 9に示した符号語の出力順 は、 P 3の位置において確定した第 1の符号器 5の符号語、 P 4の位置 において確定した第 2の符号器 6の符号語、 P 1の位置において確定し た第 3の符号器 8の符号語、 P 2の位置において確定した第 3の符号器 8の符号語の順に出力される。
符号語送出順序制御の場合には、 符号バッファ 1 0の最大容量 MAX を送受信側で取り決めておく必要がある。
図 23は、 符号バッファ 1 0の最大容量 MAXを規定する場合の動作 を示す図である。
モード Aにおいて、 X。 〜X2 の画素を符号化して、 未確定のままモ ード Βに切り換わった場合、 そして、 モード Βにおいて符号語が Ρ 1, Ρ 2, · · ·の位置において次々と確定して符号バッファ 1 0に仮保存 された場合、 符号バッファ 1 0には、 仮保存された第 3の符号器 8から の符号語が順次蓄積されることになる。 この際、 この仮保存される符号 語によって占有される符号バッファ 1 0の最大容量 MAXを定めておき 、 仮保存される符号語の蓄積量がこの最大容量 MAXに達した場合には
、 仮保存された符号語を出力して符号バッファ 1 0の空き領域を増やす ようにする。 図 23に示すように、 仮保存された符号語の蓄積量が最大 容量 MAXに達した場合には、 ダミーの 2値シンボル " 0" をモード A による符号語が確定するのに必要な個数分だけ、 符号語が未確定の 2値 シンボルに付加する。 図 23に示す場合は、 符号次数が 4次の場合を示 しているため、 ダミーの 2値シンボル "0" を 1つだけ付加することに より、 第 1の符号器 5から出力される符号語が確定する。 ダミーの 2値 シンボル " 0 " は、 第 1の符号器 5の符号語が確定するまで、 符号語が 未確定の 2値シンボルに必要な個数加算される。
このように、 強制的に第 1 の符号器 5から出力される符号語を確定す ることにより、 符号バッファ 1 0に仮保存されていた第 3の符号器 8に よって確定された符号語が出力され、 符号バッファ 1 0に空き領域を取 り戻すことができる。 このような処理を行うことにより、 仮保存される 第 3の符号器 8によって確定された符号語によって符号バッファ 1 0が ォ一バフローしてしまうことを防止することができる。
このように、 ダミーの 2値シンボル " 0 " を符号語が未確定の 2値シ ンボルに付加した場合でも、 復号装置 5 0 0の符号バッファの最大容量 MA Xを符号化装置 4 0 0の符号バッファと同じ値としておくことと、 ダミーの 2値シンボル " 0 " を付加するという処理を行うことにより、 正しく復号動作を行うことができる。
なお、 図 2 3は、 ダミーの 2値シンボル " 0 " を符号語が未確定の 2 値シンボルに付加して第 1の符号器 5から出力される符号語を確定する 場合を示しているが、 ダミーの 2値シンボル " 1 " を 1個だけ付加する ことにより、 第 1の符号器 5から出力される符号語を確定するようにし ても構わない。 ただし、 ダミーの 2値シンボル " 1 " を付加した場合に は、 第 2の符号器 6における予測誤差に対する符号語は、 発生させない ものとする。
次に、 図 2 4を用いて符号化モ一ド Aによる画素の先読み操作につい て説明する。
本明細書中で使用される符号化モ一ド Aによる画素の先読み操作とは 、 第 1の符号器 5から出力される符号語が確定するまで、 後に符号化す る予定の画素の値を 1画素ずつ予め読み出す操作をいう。 図 24は、 モード Bの設定 (S 50) により開始される符号化制御部 1 1の制御処理フロ一を示すフローチャートである。
符号化モード Aによる画素の先読み操作では、 図 24に示すように、 S 50でモード Bが設定されると、 S 5 2において、 第 1の符号器 5内 部の MP Sカウンタの値が 0かどうかがチェックされる。 MP Sカウン タの値が 0の場合は、 第 1の符号器 5から出力される符号語が既に確定 しているため、 先読み操作の必要はない。 第 1の符号器 5内部の MP S カウンタの値が 0以外の場合は、 第 1の符号器 5から出力される符号語 が確定しない場合を示しているため、 S 5 3〜S 56に示す先読み操作 を行う。 即ち、 第 1の符号器 5から出力される符号語が確定するまで ( S 5 5) 、 後に符号化する予定の画素の値を 1画素ずつ先読みし (S 5 3) 、 S 53〜S 5 6に示す先読み操作を何度も行う。 そして、 第 1の 符号器 5から出力される符号語を確定させた後、 画素の先読み操作を行 つたため符号化が終わっていない画素に戻ってモード Bの符号化を行う (S 5 7) 。 再び図 1 9の例で画素の先読み操作を行うには、 画素 X2 の後にモード Αからモ一ド Βでの符号化に移らずに、 画素 Xs , Χβ の 値を先読みし、 第 1の符号器 5での符号語を確定させる (S 5 5) 。 そ の後、 符号化が終わっていない画素 Χ3 と画素 Χ4 に対してモー ド Βの 符号化を行う (S 5 7) 。 ただし、 先読み操作を行う場合は、 後で符号 化する予定の画素の値を先読みし、 その後、 画素の先読み操作のために 符号化の終わっていない画素を符号化したりするので、 画素を蓄積する ラインメモリが必要となる。 送受信側で、 そのラインメモリの最大値を 予めとり決めておく必要がある。 その理由は、 図 2 3に示した場合と同 様の理由によるものである。 即ち、 第 1の符号器 5による符号語が確定 しない状態で画素を先読みしても、 第 1の符号器 5の符号語が引き続き 確定しない場合が存在する。 従って、 画素を蓄積するラインメモリの最 大値を予め定めておき、 その最大値を超えてしまう場合は、 ダミーの 2 値シンボル " 0 " を符号語が未確定の 2値シンボルに加え、 第 1の符号 器 5から出力する符号語を確定する。 前述したように、 ダミーの 2値シ ンボル " 1 " を付加して第 1の符号器 5から出力する符号語を確定する ようにしても構わない。
次に、 本実施の形態の復号装置 5 0 0の構成例を図 2 5を用いて説明 するが、 図 2 5は、 実施の形態 1に示した図 1 3とは、 第 1の復号器 4 5からの出力がモード判定器 4 2に入力されていない点で異なる。 図 2 5に示した第 1の復号器 4 5は、 実施の形態 1に従い、 図 1 3に示した 第 1の復号器 4 5と同一の復号動作をする。 即ち、 モード Aにおいて予 測誤差が 0力 0以外を示す 2値シンボルを復号する。 そして、 その結 果を制御信号 C 1 3を用いて復号制御部 4 3に伝える。 復号制御部 4 3 は、 第 1の復号器 4 5からの予測誤差が 0力 、 0以外かを示す情報に基 づいて第 2の復号器 4 6を動作させる。 以下の説明では、 本発明の第 1 の実施の形態と異なる動作について特に説明する。
本実施の形態の復号装置 5 0 0では、 入力された符号語を 2値シンポ ル列 (メッセージ) に変換し、 それらを使って画素の値が再生される。 本実施の形態 2では、 実施の形態 1 とは異なり、 第 1の復号器 4 5で 1 つの符号語からモード Aで復号される複数の 2値シンボルを使いきる前 に、 復号モードがモード Aからモード Bに切り換わることがある。 再び 図 1 9の場合を例にとれば、 X。 の復号時に、 X i , Χ 2 , Χ 5 , Χ 6 の復号に関わる 2値シンボル " 0 0 0 0 1 " まで復号することができる 力 S、 X 2 の復号後に復号モードがモード Βに切り換わるため、 未使用の 2値シンボル " 0 1 " は、 モード Βでの復号終了後に使用される。 従つ て、 復号制御部 4 3はモード Αでの復号で、 第 1の復号器 4 5に未使用 の 2値シンボルが残っていればそれを出力し、 未使用の 2値シンボルが なければ新たな符号語を取得し、 2値シンボル列に変換し、 2値シンポ ルを復号するように復号器に指示する。
復号装置 5 0 0では、 上述したように、 復号された 2値シンボルを使 用する順序の制御が必要となることだけが実施の形態 1 と異なり、 他の 動作は実施の形態 1 と同様なので、 ここではその説明を省略する。
以上のように、 この実施の形態によれば、 各画素毎に参照画素の状態 のみによって符号化するモードを決定することができる。 その結果、 符 号器が第 1の符号器 5から第 3の符号器 8に切り換わる場合に、 符号語 が確定しない場合が存在するが、 前述したような制御を行うことにより 、 復号装置 5 0 0では矛盾なく符号語から画素を復号することができる
。 復号器が第 3の復号器 4 8から第 1 の復号器 4 5に切り換わる場合に は、 実施の形態 1で述べたように、 図 9に示す 2値シンボルを図 6 7に 示す符号化方式で符号化する限り、 必ず符号語が確定するため、 符号語 の送出順序制御や先読み制御を必要としない。
実施の形態 3 .
図 2 6は、 この発明の実施の形態 3の符号化装置 4 0 0の構成例を示 すものである。 ただし、 図 2 6は、 実施の形態 2に示した図 1 7とは、 符号器の構成が異なる。
図 2 7, 図 2 8, 図 2 9は、 この実施の形態における第 1の符号器 5 a、 第 2の符号器 6 a、 第 3の符号器 8 aの構成例をそれぞれ示すプロ ック図である。
第 1の符号器 5 a、 第 2の符号器 6 a、 第 3の符号器 8 aは、 排他的 論理和回路 9 5, 9 6, 9 8をそれぞれ備えている。 排他的論理和回路 9 5, 9 6, 9 8は、 2値シンボル Xと確率推定器 2 5 a, 2 6 a , 2 8 aから出力される M P S ( Y ) を入力し、 図 3 0の真理値表に示すよ うな演算を行い、 排他的論理和信号 Zを確率推定器に出力する。 ここで 、 MP S (Y) は、 確率推定器が符号化の時点で MP Sと解釈している 2値シンボルの値、 即ち、 "0" カゝ " 1 " を意味する。
本実施の形態の符号化装置 400の動作について説明する。
本実施の形態での符号化モード判定は、 実施の形態 2と同一の方法に より行う。 つまり、 図 1 8に示すように、 ある画素 X近傍の参照画素 a , b , cが条件 「a = b = c」 を満たせば、 その画素をモ一ド Aで符号 化し、 条件を満たさなければ、 その画素をモード Bで符号化する。
実施の形態 3では、 図 6 7に示す符号化方法による符号化の際に、 M P S/L P Sの解釈が状態遷移の最中に入れ換わるという点が実施の形 態 2と異なる。 実施の形態 1, 2では、 第 1の符号器 5は MP Sを " 0 " (予測一致を示す 2値シンボル) と解釈し、 第 2の符号器 6及び第 3 の符号器 8は、 MP Sを図 8, 図 9に定義された "0" と解釈していた 。 しかし、 実施の形態 3では、 図 30のフローに示すように、 状態遷移 の際に、 状態 S。 において、 L P S (予測不一致) が発生した場合 (S 7 2) には、 それ以後 MP Sと L P Sの解釈を入れ換えることとする (
S 7 3) 。 例えば、 第 1の符号器 5において、 符号化を行っている際、 状態 S。 で、 かつ、 MP S = "0" と解釈しているときに、 2値シンポ ル " 1 " (予測不一致) が発生した場合は、 この符号語を出力した以後 、 MP Sと L P Sの解釈を入れ換え、 MP Sを "1 " と解釈し、 L P S を "0" と解釈して符号語を生成する。 逆に、 第 1の符号器 5において 、 符号化を行っている際、 状態 S。 で、 かつ、 MP S = "1 " と解釈し ているときに、 2値シンボル "0" が発生した場合は、 符号語を出力し た以後、 MP Sを "0" と解釈し、 L P Sを "1 " と解釈する。
このように、 状態 S。 で予測がはずれたときに、 MP Sと L P Sの解 釈を反転させるのは、 MP Sが本来出現確率が高いはずであるという前 提が崩れてしまい、 L P Sの方が出現確率が高い状態が発生していると 考えるからである。 MP Sと L P Sの解釈を一度反転したら、 再度状態 S。 で L P Sが発生するまでその MP Sと L P Sの解釈を続けて符号化 を行う。 排他的論理和回路 9 5, 96, 9 8は、 2値シンボル Xと確率 推定器 2 5 a , 26 a, 28 aから出力される M P S (Y) とを入力し 、 排他的論理和信号 Ζを出力する。 即ち、 2値シンボル Xと MP Sがー 致すれば、 2値シンボル " 0" を表す排他的論理和信号 Zを出力し、 2 値シンボル Xと MP Sが一致しなければ、 2値シンボル "1 " を表す排 他的論理和信号 Zを出力する。 状態遷移の規則は、 MP S= "0" と解 釈している場合でも、 MP S = " 1 " と解釈している場合でも、 前述の 方法と同一の規則を用いる。 即ち、 排他的論理和回路の出力である排他 的論理和信号 Zを実施の形態 1, 実施の形態 2における状態遷移を決定 する 2値シンボルを表すものと見なして、 状態遷移を行なうことができ る。
なお、 前述した場合は、 符号次数を決定する方式の第 1の例による状 態遷移方式を用いて MP Sと L P Sの解釈を変更する場合について説明 したが、 MP S/L P Sの解釈の変更は、 前述した符号次数を決定する 方式の第 2の例による 0 1の計数方式においても、 N (0) と N (1 ) を比較することで容易に実現できる。 即ち、 N (0) 〉N ( 1 ) の場 合は、 MP Sを "0" と解釈し、 L P Sを "1 " と解釈する力^ N (0 ) <N (1 ) の場合には、 MP Sを " 1 " と解釈し、 L P Sを "0" と 解釈すればよい。
MP Sと L P Sの解釈の変更により、 符号語送出順序制御の方法が実 施の形態 2で述べた方法と異なってくる。 実施の形態 2では、 符号化が 第 1の符号器 5から第 3の符号器 8に切り換わって行われる場合にだけ 符号語確定の有無がわかれば、 符号語送出順序制御ができたが、 実施の 形態 3では、 この場合、 図 1 9に示す符号語完成位置で必ずしも符号語 が完成しない。
図 3 1は、 M P Sと L P Sの解釈が変更された場合の符号化の様子を 示す図である。
図 3 1においては、 符号器 5 a , 6 aでは、 M P Sを " 0 " と解釈し 、 L P Sを " 1 " と解釈し、 符号器 8 aでは、 M P Sを " 1 " と解釈し
、 L P Sを " 0 " と解釈しているものとする。
2値シンボル Xが排他的論理和回路により排他的論理和信号 Zに変換 されている。 従って、 符号器 5 a, 6 a , 8 aは、 複数の排他的論理和 信号 Zを 2値シンボル列として入力し、 符号化しなければならない。 2 値シンボル Xの場合は、 図 8及び図 9に示すように、 必ず L P Sで終了 した 2値シンボル列を構成しているが、 排他的論理和信号 Zは、 2値シ ンボル Xを反転したものであるため、 図 8及び図 9に示す 2値シンボル が反転されてしまい、'符号化モードが切り換わる際に、 各符号器で符号 語を確定できない場合が存在する。 従って、 どの符号器からであろうと 、 符号器が他の符号器に切り換わった場合には、 符号化制御部 1 1は、 他の符号器に切り換わる前の符号器での符号語確定の有無を知る必要が ある。
例えば、 図 3 1の P 1の位置で符号器 8 aの符号語が確定したら、 符 号化制御部 1 1は、 符号語が確定していない他の符号器 (M P Sのカウ ンタの値が 1以上の符号器) があるかを調べ、 なければそのまま確定し た符号語を出力するように符号バッファ 1 0に指示する。 もし、 符号語 の確定していない符号器があれば、 符号器 8 aで確定した符号語を符号 バッファ 1 0に仮に蓄え、 他の符号器での別の符号語が確定されてから 出力する。 図 3 1に示すように、 P 1の位置においては符号器 5 aから 出力すべき符号語が、 まだ確定していないため、 P 2において符号器 5 aから出力すべき符号語が確定してから、 P 1の位置において確定した 符号語を出力する。 また、 図 3 1に関しては、 符号器が符号器 8 aから 符号器 5 aに切り換わる場合、 符号器 8 aから出力する符号語が確定で きない。 符号器 5 aから出力すべき符号語は、 P 2の位置において確定 されるが、 この符号語は、 前述したように、 P 1の位置で確定した符号 語より先に出力される。 そして、 符号器 6 aにより P 3の位置において 確定した符号語を符号バッファ 1 0に仮に蓄積する。 その後、 P 4の位 置において符号器 8 aから出力すべき符号語が確定することにより、 P 3の位置において確定した符号語を P 4の位置で確定した符号語の後に 出力する。 つまり、 上記処理を行うことによって、 各メッセ一ジの先頭 シンボル (M P Sカウンタが M P Sの数を数え始めたシンボル) の発生 順に、 その符号語が送信されることになる。
次に、 本実施の形態の復号装置 5 0 0の構成例を図 3 2を用いて説明 する。
図 3 3, 図 3 4, 図 3 5は、 それぞれ復号器 4 5 a , 4 6 a , 4 8 a の内部構成例を示すブロック図である。
復号装置 5 0 0では、 入力された符号語を 2値シンボル列 (メッセ一 ジ) に変換し、 それら 2値シンボルを使って対応する画素の値が再生さ れる。 本実施の形態 3では、 ある復号器で 1つの符号語から復号される 複数の 2値シンボルを使いきる前に、 他の復号器で復号された 2値シン ボルが使われることがある。 復号制御部 4 3では、 別の復号器から切り 換えた復号器内に未使用の 2値シンボルが残っていればそれを出力し、 未使用の 2値シンボルがなければ新たな符号語を取得し、 2値シンボル を復号するように復号器に指示する。
本実施の形態による復号装置, 5 0 0では、 復号された 2値シンボルを 使用する順序の制御だけが実施の形態 2と異なり、 他の動作は実施の形 態 2と同様なので説明を省略する。 実施の形態 4 .
図 3 6は、 この発明の実施の形態 4の符号化装置 4 0 0の構成例を示 すブロック図である。
図 3 6において、 符号器 5 a, 6 a , 8 aは、 それぞれ図 2 7, 図 2 8, 図 2 9に示したものと同じ構成を持つ符号器である。
本実施の形態の符号化装置 4 0 0の動作について説明する。
本実施の形態での符号化モード判定は、 実施の形態 1 と同一の方法に より行うものとする。 つまり、 図 1 0に示すように、 ある画素 X近傍の 参照画素 a, b, cが条件 「 a == b = c」 を一度満たせば、 「X≠予測 値」 となる画素が出現するまで連続してモード Aによって符号化する。 実施の形態 4では、 図 6 7に示す符号化方法による符号化において M P Sと L P Sの解釈が、 状態遷移の最中に入れ換わるという点が実施の 形態 1と異なる。 実施の形態 1, 2では、 第 1の符号器 5では M P Sを " 0 " (予測一致を示す 2値シンボル) と解釈し、 第 2の符号器 6及び 第 3の符号器 8では、 M P Sを図 8, 図 9に定義された " 0 " と解釈し ている。 しかし、 実施の形態 4では、 状態遷移の際に、 状態 S。 におい て L P Sが発生した場合には、 それ以後 M P Sと L P Sの解釈を入れ換 えることとする。 状態遷移の規則は、 実施の形態 1, 実施の形態 2, 実 施の形態 3と同一の方法により行う。 M P Sノ L P Sの解釈の変更は、 前述したように、 状態遷移を 0ノ1の計数方式により行う場合も、 N ( 0 ) と N ( 1 ) を比較することで容易に実現できる。
これにより、 符号語送出順序制御の方法は実施の形態 3と同じとなる 。 つまり、 実施の形態 2では、 符号器が第 1の符号器 5から第 3の符号 器 8に切り換わる場合にだけ、 符号語確定の有無がわかれば符号語送出 順序制御ができたが、 実施の形態 4では、 図 1 9に示した P 1〜P 4の 符号語完成位置で必ずしも符号語が完成しないので、 どの符号器であろ うとそれが他の符号器に切り換わった場合には、 符号化制御部は、 切り 換える前に使われていた符号器での符号語確定の有無を知る必要がある 次に、 本実施の形態の復号装置 500の構成例を図 3 7を用いて説明 する。
図 3 7において、 復号器 4 5 a , 4 6 a , 4 8 aは、 それぞれ図 3 3 , 図 34, 図 3 5に示した復号器と同じ構成を持つ。
復号装置 500では、 入力された符号語を 2値シンボル列 (メ ッセ一 ジ) に変換し、 それらの 2値シンボルを使って画素の値が再生される。 実施の形態 4では、 ある復号器で 1つの符号語から復号される複数の 2 値シンボルを使いきる前に、 他の復号器で復号された 2値シンボルが使 われることがある。 復号制御部では、 他の復号器から切り換えた復号器 内に未使用の 2値シンボルが残っていればそれを出力し、 未使用の 2値 シンボルがなければ新たな符号語を取得し、 2値シンボルを復号するよ うに復号器に指示する。
本実施の形態による復号装置 500では、 復号された 2値シンボルを 使用する順序の制御だけが実施の形態 3と異なり、 他の動作は実施の形 態 3と同様なので説明を省略する。
実施の形態 5.
上記実施の形態においては、 符号器の内部に MP Sカウンタと、 状態 番号を記憶する状態番号メモリと、 MP Sの値を記憶する MP Sメモリ とがそれぞれ 1つずつ存在する場合を前提にして説明したが、 図 3 8に 示すように、 符号器の内部に MP Sカウンタ、 状態番号メモリ、 MP S メモリがそれぞれ複数存在している場合でも構わない。 図 3 8において は、 符号器の内部に複数の MP Sカウンタ C 1, C 2, C 3 , · · ·、 状態番号メモリ R l, R 2, R 3, ' ' '、 ^1? 3メモリ 01, Q 2, Q 3 , · · 'が存在している。 各 M P Sカウンタ C I , C 2, C 3, · • ·、 状態番号メモリ R l, R 2 , R 3 , · · ·、 M P Sメモリ Q l, Q 2 , Q 3 , · · ·は、 参照画素の状態に対応して設けられている。 このよ うに、 参照画素の状態に対応して M P Sカウンタ、 状態番号メ モリ、 M P Sメモリがそれぞれ複数存在するような復号器であっても、 前述した実施の形態に適用することができる。
図 3 9は、 本実施の形態の符号化装置 4 0 0の別の構成例を示すプロ ック図である。
前述した予測器 3と予測器 7が同一の予測方式を用いて符号化画素の 予測値を算出する場合には、 予測器 3と予測器 7及び第 1の予測誤差算 出器 3 0と第 2の予測誤差算出器 3 1を別々に設ける必要はなく、 図 3 9のように、 予測器 3の出力を含む予測誤差算出器 3 0からの出力を第 3の符号器 8に出力するようにしても構わない。
図 4 0は、 図 3 9に示した符号化装置 4 0 0に対応する復号装置 5 0 0の構成例を示すブロック図である。
図 4 0に関しても、 図 3 9の場合と同様に予測器及び復号画素算出器 は、 復号装置 5 0 0内に 1つしか存在していない。
図 4 1は、 本実施の形態の符号化装置 4 0 0の別の構成例を示すプロ ック図である。
図 4 2は、 図 4 1に示した符号器 5 bの内部構成例を示すブロック図 である。
図 4 1に示した符号化装置 4 0 0の特徴は、 前述した第 1の符号器 5 と第 2の符号器 6を統一して 1つの符号器 5 bとした点である。 符号器 5 bの構成は、 図 4 2に示す通りである。 符号器 5 bには、 スィッチ 8 5が備えられており、 制御信号 C 2によりゼロ判定器 4と確率推定器 2
5を接続する。 また、 制御信号 C 3により誤差ノシンボル変換器 3 6と 確率推定器 2 5を接続する。 前述した実施の形態で述べたように、 第 1 の符号器 5と第 2の符号器 6は、 入力が異なるだけで、 同一の符号化方 式を用いて 2値シンボルを符号化しているため、 図 4 2に示すような符 号器 5 bを用いることにより、 符号化装置 4 0 0の構成を簡単にするこ とができる。
図 4 3は、 図 4 1に示した符号化装置 4 0 0に対応する復号装置 5 0 0を示すブロック図である。
図 4 4は、 図 4 3に示した復号装置 5 0 0に用いられる復号器 4 5 b の内部構成を示すプロック図である。
前述した実施の形態で述べた第 1の復号器 4 5と第 2の復号器 4 6を 統合したものが、 図 4 4に示す復号器 4 5 bである。
図 4 5は、 本実施の形態の符号化装置 4 0 0の別の構成例を示すプロ ック図である。
図 4 6は、 図 4 5に示した符号化装置 4 0 0の符号器 6 bの構成例を 示すブロック図である。
図 4 7は、 図 4 5に示した符号化装置 4 0 0に対応する復号装置 5 0 0を示す図である。
図 4 8は、 図 4 7に示した復号装置 5 0 0の復号器 4 6 bの構成例を 示す図である。
図 4 5に示した符号化装匱 4 0 0において特徴となる点は、 第 2の符 号器 6と第 3の符号器 8を合わせて符号器 6 bとしている点である。 前 述した実施の形態で述べた第 2の符号器 6と第 3の符号器 8と符号器 6 bが異なる点は、 図 8と図 9に示した予測誤差と 2値シンボルの対応関 係が異なるだけであり、 符号器 6 bはそれ以外は同一の動作を行う。 従 つて、 図 4 6に示すように、 符号器 6 bの中の誤差 Zシンボル変換器 3
6と 3 8をスィッチ 8 5を用いて切り換えることにより、 第2の符号器 6と第 3の符号器 8を統合した符号器 6 bを構成することができる。 図 4 8に示す復号器 4 6 bの場合も、 シンボルノ誤差変換器 8 6と 8 8を スィッチ 8 5により切り換えることにより、 図 1 3、 或いは、 図 2 5に 示す第 2の復号器 4 6と第 3の復号器 4 8を統合した復号器 4 6 bを構 成することができる。
図 4 9は、 本実施の形態による符号化装置 4 0 0の別の構成例を示す ブロック図である。
図 5 0は、 前述した実施の形態で述べた第 1の符号器 5、 第 2の符号 器 6、 第 3の符号器 8を統合した符号器 5 cを示すプロック図である。 スィッチ 8 5が、 ゼロ判定器からの出力と誤差ノシンボル変換器 3 6 と 3 8の出力を切り換えることにより、 符号器 5 c力 前述した第 1の 符号器 5、 第 2の符号器 6、 第 3の符号器 8の機能を合わせ持つことが 可能である。
なお、 本明細書中で図示していないが、 第 1の復号器 4 5、 第 2の復 号器 4 6、 第 3の復号器 4 8も符号器 5 cの場合と同様にして、 1つの 復号器として構成することができる。
実施の形態 6 .
図 5 1は、 本実施の形態による符号化装置 4 0 0の別の構成例を示す ブロック図である。
図 5 1に示す符号化装置 4 0 0は、 図 4に示した符号化装置 4 0 0か らモード判定器 2と第 2の符号化部 1 0 2を除いたものである。 ゼロ判 定器 4からモード判定器 2に出力されていた判定結果は、 図 5 1におい ては、 符号化制御部 1 1に入力される。 符号化制御部 1 1は、 ゼロ判定 器 4の判定結果に基づき制御信号 C 2, C 3を用いて、 第 1の符号器 5 と第 2の符号器 6を動作させる。 また、 符号化制御部 1 1は、 制御信号 C 5を用いて符号切換器 9を動作させ、 第 1の符号器 5と第 2の符号器 6から出力された符号語のうち、 適切な符号語を選択して出力する。 図 5 2は、 本実施の形態による復号装匱 5 0 0の別の構成例を示すブ 口ック図である。
図 5 2に示した復号装置 5 0 0は、 図 1 3に示した復号装置 5 0 0か らモード判定器 4 2と第 2の復号部 2 0 2を削除したものである。 第 1 の復号器 4 5により符号語を予測誤差が 0か否かを示す 2値シンボルに よって表された判定結果へと復号し、 その判定結果が復号制御部 4 3に 入力される。 復号制御部 4 3は、 入力した判定結果に基づき制御信号 C 1 2により画素切換器 1 2を制御する。
図 5 1に示した符号化装置 4 0 0は、 予測の当否を判定し、 判定結果 に基づき符号化画素を符号化する点が特徴である。 図 5 2に示した復号 装置 5 0 0は、 復号画素の値の予測の当否を判定し、 判定結果に基づい て符号語を復号画素へ復号する点が特徴である。 このように、 予測の当 否を判定して予測の当否を表す 2値シンボル 1つ以上からなるメッセ一 ジを単位として符号化、 或いは、 復号することにより、 予測の的中確率 が高い場合に、 常に予測誤差を符号化、 或いは、 復号する場合に比べて 、 効率のよい符号化、 或いは、 復号が行える。
なお、 上記実施の形態においては、 予測器 3及び 7が参照画素のとる 値から符号化画素の予測値を算出していたが、 必要ならモ一ド識別信号 C Mをモード判定器から予測器 3及び 7に入力し、 モード識別信号 C M と参照画素のとる値に基づいて、 予測値を算出するようにしても構わな レ、。
また、 上記実施の形態においては、 参照画素は a, b , cの 3画素で ある場合を前提としているが、 参照画素は、 1つ以上あれば構わない。 また、 上記実施の形態においては、 参照画素 a , b , cが 「a = b = c J の条件を満たす場合にモード Aを選択する場合を前提としているが 、 参照画素の数の変化に応じてこの条件は変更して構わない。 例えば、 参照画素 a, b , c, dがある場合、 条件 「a = b = d」 が成り立つ場 合にモード Aを選択するようにしても構わない。
また、 上記実施の形態においては、 コンピュータのハードウェア、 或 いは、 ソフトウェアを使用することについて特に述べなかったが、 前述 した構成要素の機能を全て、 或いは、 一部、 コンピュータのハードゥエ ァで実施しても構わない。 或いは、 各構成要素の機能をソフ トウェアで 実現しても構わない。 或いは、 ファームウエアで実現しても構わない。 或いは、 それらのコンビネーションで実現しても構わない。 或いは、 全 部又は一部の機能を 1つの半導体チップに集積化した形で実現しても構 わない。
また、 上記実施の形態においては、 第 1 と第 2と第 3の符号器及び第 1と第 2と第 3の復号器が、 全て図 6 7に示した符号化方式を用いる場 合を説明したが、 符号化及び復号を行う際、 図 6 7に示した符号化方式 を用いない場合であっても構わない。
また、 上記実施の形態においては、 画像情報を符号化、 或いは、 復号 する場合について説明したが、 音声情報や光情報やその他の情報を符号 化、 或いは、 復号する場合においても、 前述した実施の形態で実現する ことができる。 特に、 入力される情報が特定の値をとるという傾向があ る場合には、 効率の良い符号化が行える。 例えば、 音声情報や光情報等 が画像信号と同じ様なバックグラウンドから抽出された情報や、 ある一 定の背景から抽出された情報を持っている場合には、 これらの音声情報 や光情報も本明細書でいう画像情報と見なすことができ、 効率の良い符 号化を行うことができる。
実施の形態 7 .
図 5 3は、 本発明の画像処理装置の一実施例の撮像装置 (デジタル力 メラ) を示す図であり、 静止画をメモリカードに記録するデジタルカメ ラ 6 0 0の構成例を示した図である。
図 5 3において、 3 2 5は複数の画素からなる画像を撮像する撮像部 、 3 1 1は光学像を電気信号に変換するセンサーとして用いる固体撮像 素子、 3 1 2は固体撮像素子 3 1 1に光学像を結像するレンズ、 3 1 3 は固体撮像素子 3 1 1に入射する光量を調整する絞り、 3 1 4は固体撮 像素子 3 1 1の露光時間を調整するシャッター、 3 1 5は固体撮像素子 3 1 1の出力をデジタル信号に変換する A D ( A n a 1 o g t o D i g i t a 1 ) 変換回路、 3 1 6はデジタル信号に変換された固体撮像 素子 3 1 1の 1フレーム分の信号を一旦記憶する半導体メモリからなる フレームメモリ、 3 1 7はフレームメモリ 3 1 6に記憶された固体撮像 素子 3 1 1の出力信号から隣り合う少なくとも 2ライン以上のデータを 取り出して、 各画素の信号から輝度信号 Yと色差信号 U, Vとを演算に よって作成し出力する記録信号処理回路、 3 1 8は記録信号処理回路 3 1 7によって作られた輝度信号 Y及び色差信号 U, Vを符号化し、 デ一 タ圧縮する画像圧縮回路、 3 1 9は画像を記録するために半導体メモリ によって構成されたメモリカード、 3 2 0はメモリカード 3 1 9から読 み出した符号化された画像データを伸長する画像伸長回路、 3 2 1は伸 長された輝度信号 Y及び色差信号 U, Vをモニタ 3 2 4に表示するため の再生信号処理回路 (或いは、 表示回路) である。 3 2 2は固体撮像素 子 3 1 1の動作を制御するシステムコントローラであり、 3 2 3は撮影 を開始するトリガスィツチである。
図 5 4は、 図 5 3のデジタルカメラ 6 0 0によって、 静止画を記録す るシークェンスを示した図である。
時刻 T 0でトリガスィッチ 3 2 3がオンされると、 以下に述べる一連 の静止画記録シークェンスが開始される。 まず、 時刻 T Oから T 1の間 に、 固体撮像素子 3 1 1に蓄積されていた喑電荷の転送除去が行われ、 次に、 図示されない測光素子による測光動作が行われ、 適正な露光秒時 と露光絞りが設定される。 次に、 時刻 T 2から T 3において、 シャツタ —3 1 4が開かれ、 固体撮像素子 3 1 1への露光動作が行われる。 次に 、 シャツタ一 3 1 4が時刻 T 3に閉じられると、 固体撮像素子 3 1 1よ り露光信号電荷の読み出しが行われる。 固体撮像素子 3 1 1より読み出 された信号は、 A D変換回路 3 1 5によってデジタル信号に変換され、 1フレーム分の信号は、 一旦フレームメモリ 3 1 6に記憶される。 次に 、 時刻 T 4にて露光信号の読みだしが終了すると、 時刻 T 4から T 5に かけて一旦フレームメモリ 3 1 6に記憶された信号が読み出され、 記録 信号処理回路 3 1 7によって固体撮像素子 3 1 1の隣り合う数画素のデ ータより、 輝度信号 Y及び色差信号 U, Vが演算によって求められる。 輝度信号 Y及び色差信号 U, Vは、 画像圧縮回路 3 1 8によって符号化 データ圧縮され、 メモリカード 3 1 9に記録される。
図 5 5は、 画像圧縮回路 3 1 8の構成を示す図である。
画像圧縮回路 3 1 8には、 3つの符号化装置 4 0 0が備えられている 。 符号化装置 4 0 0として、 前述した実施の形態 1〜6で述べた符号化 装置を用いることができる。 例えば、 図 4に示した符号化装置 4 0 0を 用いることができる。 符号化装置 4 0 0は、 記録信号処理回路 3 1 7か ら輝度信号 Y及び色差信号 U, Vをパラレルに入力する。 各符号化装置 4 0 0は、 前述したような符号化方法を用いて符号化を行う。 符号化さ れた結果は、 メモリカード 3 1 9に出力され格納され符号化装置 4 0 0 に入力される。 輝度信号 Yは、 図 5 5に示すように、 1フレーム分の輝 度信号 Y、 即ち、 Υ 1, Υ 2, · · ·, Υ ηであり、 符号化装置 4 0 0 は、 1 フレーム分の輝度信号 Υを入力して符号化する。 色差信号 U, V も同様に、 各符号化装置 4 0◦で符号化される。 図 5 6は、 画像伸長回路 3 2 0の構成を示す図である。
画像伸長回路 3 2 0には、 3つの復号装置 5 0 0が備えられている。 この復号装置 5 0 0として、 前述した実施の形態 1〜6で述べた復号装 置を用いることができる。 例えば、 図 1 3に示した復号装置 5 0 0を用 いることができる。 画像伸長回路 3 2 0は、 メモリカード 3 1 9から輝 度信号 Y及び色差信号 U, Vの符号をパラレルに入力し、 各復号装置 5 0 0でそれぞれ復号し、 再生信号処理回路 3 2 1に出力する。
図 5 7は、 画像圧縮回路 3 1 8の他の例を示す図である。
図 5 7に示す画像圧縮回路 3 1 8は、 1つの符号化装置 4 0 0を備え ている。 符号化装置 4 0 0は、 記録信号処理回路 3 1 7から輝度信号 Y 及び色差信号 U, Vを各フレーム毎にシリアルに入力する。 即ち、 Y 1 , Υ 2, · · ·, Υ ηからなる 1 フレーム分の輝度信号 Υを入力し、 次 に、 U l, U 2, · · ·, U nからなる 1 フレーム分の色差信号 U及び V I, V 2, · · ·, V nからなる 1 フレーム分の色差信号 Vを続けて 入力する。 図 5 7に示す場合は、 符号化装置 4 0 0が 1つで済み、 画像 圧縮回路 3 1 8の構成が簡単になる。
図 5 8は、 画像伸長回路 3 2 0の他の構成を示す図である。
画像伸長回路 3 2 0には、 1つの復号装置 5 0 0が備えられている。 画像伸長回路 3 2 0は、 メモリカード 3 1 9からフレーム単位で符号化 された符号をシリアルに入力し、 フレーム単位で輝度信号 Y及び色差信 号 U, Vを復号し、 再生信号処理回路 3 2 1に出力する。
図 5 7及び図 5 8に示した場合は、 フレーム単位に符号化、 或いは、 復号する場合であつたが、 フレーム単位に限らず、 あるサイズのブロッ ク単位に符号化、 或いは、 復号する場合でも構わない。 或いは、 複数ラ ィン単位に符号化又は復号する場合であっても構わない。
図 5 9は、 デジタルカメラ 6 0 0の他の構成を示す図である。 図 5 9が図 53 と異なる点は、 モニタ 3 24に画像を表示する場合に 、 フレームメモリ 3 1 6を介して表示する点である。
図 60は、 更に、 デジタルカメラ 600の他の構成を示す図である。 図 60が図 53 と異なる点は、 メモリカード 3 1 9が図 6 0の場合に 存在せず、 フレームメモリ 3 1 6の前後に画像圧縮回路 3 1 8と画像伸 長回路 3 20を配置した点である。
図 5 9及び図 6 0に示す場合でも、 図 5 5から図 5 8に示した構成の 画像圧縮回路 3 1 8と画像伸長回路 3 20を用いることができる。 図 6 1は、 デジタルカメラ 600の他の構成及びコンピュータ 700 の構成を示す図である。
図 6 1に示す構成の特徴は、 デジタルカメラ 60 0の画像圧縮回路 3 1 8により圧縮処理を行い、 コンピュータ 700において伸長処理を行 う点である。 デジタルカメラ 600においては、 圧縮処理のみを行い、 圧縮されたデータをメモリカード 3 1 9に格納する。 メモリカード 3 1 9は、 オフラインでコンピュータ 700に装着される。 C PU (C e n t r a 1 P r o c e s s i n g U n i t ) 70 1 と RAM (R a n d o m A c c e s s Me m o r y) 70 2に格納された画像伸長プ ログラム 70 3により、 メモリカード 3 1 9に格納された符号を読み出 し伸長処理を行う。 その後、 画像処理プログラム 7 04により所望の画 像処理を行い、 表示印刷等を行うことができる。 また、 デジタルカメラ 600が通信機能を備えている場合は、 メモリカード 3 1 9に格納され た符号を有線通信又は無線通信を用いて遠隔地に送ることができる。 図 6 2及び図 6 3は、 画像圧縮回路 3 1 8に入力する信号が色信号 R , G, Bの場合を示している。
また、 図 64及び図 6 5の場合は、 画像圧縮回路 3 1 8に入力する信 号が色信号 R, G 1 , G 2, Bである場合を示している。 なお、 図示しないが、 画像伸長回路 3 2 0の場合も図 6 2から図 6 5 に示した構成と同様の構成で、 色信号を復号することができる。
前述した例においては、 メモリカード 3 1 9を用いて符号を蓄積する 場合を示したが、 メモリカード 3 1 9以外にフレキシブルディスク、 固 定ディスク、 フラッシュメモリ等のその他の 2次記憶装置を用いるよう にしても構わない。 或いは、 符号を記憶装置に格納することなく通信装 置やケーブル等で外部に転送してもよい。 産業上の利用可能性
以上のように、 この発明は、 効率の良い符号化装置及び復号装置及び それらの方法を提供する。 特に、 複数の符号化モードに対応した符号化 方式を備え、 符号化モ一ドに対応した符号化方式により画像情報を効率 良く符号化又は復号する。
また、 この発明は、 符号化モー ド切り換えの際、 符号が確定しない状 態でも画像情報を適切に符号化できるとともに、 正しく復号することが できる。
また、 この発明は、 M P Sと L P Sの解釈を変更した場合であっても 適切に符号化し、 かつ、 正しく復号することができる。
また、 この発明は、 符号化装置、 或いは、 復号装置、 又は、 画像処理 装置をコンパク トに構成することができる。
また、 この発明は、 従来の画像圧縮率よりも、 更に高い圧縮率が得ら れるので、 高品質の画像を少ない容量で記憶媒体に収納できる。
従って、 デジタルカメラ等の画像処理装置に設けられた記憶媒体に対 して、 従来のものに比べて、 多くの画像情報を記憶させることができる これらの点で、 本発明は、 充分な産業上の利用可能性を有する。

Claims

請求の範囲
1. 所定の範囲のいずれかの値を持つ画素を符号化画素として入力蓄 積し、 符号化しょうとする符号化画素の値を出力するとともに、 符号化 画素の近傍の符号化済みの画素の値を参照画素の値として出力する画素 メモリ ( 1 ) と、
予め定義された複数の符号化モードから、 参照画素のとる値に基づい て、 符号化画素に対して、 特定の符号化モードとそれ以外の符号化モー ドとのいずれかを選択するモード判定器 (2) と、
符号化画素の値を予測し、 予測の当否を判定して、 判定結果に基づき 符号化画素の値を符号化して符号語を出力する第 1の符号化部 ( 1 0 1
) と、
符号化画素の値を予測し、 予測の当否を判定することなく、 符号化画 素の値を符号化して符号語を出力する第 2の符号化部 (1 0 2) と、 上記モード判定器 (2) が選択した特定の符号化モードとそれ以外の 符号化モードのいずれかに基づいて、 第 1と第 2の符号化部を選択的に 動作させる符号化制御部 (1 1 ) と
を備えることを特徴とする符号化装置 (400) 。
2. 上記第 1の符号化部 ( 1 0 1 ) は、 参照画素のとる値に基づき符 号化画素の予測値を算出する第 1の予測器 (3) と、
符号化画素の値と第 1の予測器 (3) で算出された予測値との誤差を 予測誤差として算出する第 1の予測誤差算出器 (3 0) と、
第 1の予測誤差算出器 (3 0) で算出された予測誤差が特定の値か否 かを判定して、 判定結果を出力する判定器 (4) と、
選択された特定の符号化モードで符号化する符号化画素について、 判 定器 (4) から出力された判定結果を入力して符号化し、 符号語を出力 する第 1の符号器 (5) と、
選択された上記特定の符号化モードで符号化する符号化画素であって 、 第 1の予測誤差算出器 (30) で算出された予測誤差が上記特定の値 でない符号化画素に対して、 その予測誤差を符号化し、 対応する符号語 を出力する第 2の符号器 (6) と
を備えることを特徴とする請求項 1記載の符号化装置 (400) 。
3. 上記第 2の符号化部 ( 1 0 2) は、 参照画素のとる値に基づき符 号化画素の予測値を算出する第 2の予測器 (7) と、
符号化画素の値と第 2の予測器 (7) で算出された予測値との誤差を 予測誤差として算出する第 2の予測誤差算出器 (3 1 ) と、
上記選択された特定の符号化モ一ド以外で符号化する符号化画素に対 して、 第 2の予測誤差算出器 (3 1 ) で算出された予測誤差が上記特定 の値であるなしに関わ'らず、 その予測誤差を符号化し、 対応する符号語 を出力する第 3の符号器 (8) と
を備えることを特徴とする請求項 2記載の符号化装置 (40 0) 。
4. 上記第 1の符号器 (5) は、 判定器 (4) から出力された判定結 果を 2値シンボル列として入力して 2値シンボルのうち、 どちらか一方 の 2値シンボルの出現確率を推定する第 1の確率推定器 (2 5) と、 2 値シンボル列を符号化する第 1の符号語割当て器 (1 5) とを備え、 上記第 2の符号器 (6) は、 予測誤差を入力して予測誤差を 2値シン ボル列に変換する第 1の誤差ノシンボル変換器 (3 6) と、 2値シンポ ル列を入力し 2値シンボルのうち、 どちらか一方の 2値シンボルの出現 確率を推定する第 2の確率推定器 (26) と、 2値シンボル列を符号化 する第 2の符号語割当て器 (1 6) とを備え、
上記第 3の符号器 (8) は、 予測誤差を入力して予測誤差を 2値シン ボル列に変換する第 2の誤差/シンボル変換器 (3 8) と、 2値シンポ ル列を入力し 2値シンボルのうち、 どちらか一方の 2値シンボルの出現 確率を推定する第 3の確率推定器 (2 8) と、 2値シンボル列を符号化 する第 3の符号語割当て器 (1 8 ) とを備えることを特徴とする請求項 3記載の符号化装置 (4 0 0 ) 。
5. 上記符号化制御部 (1 1 ) は、 少なくとも上記第 1の符号器 (5
) 、 第 2の符号器 (6 ) 、 第 3の符号器 (8) のうち、 いずれか 1つに よる符号語が確定し、 かつ、 残りの符号器による符号語が確定していな い場合に、 符号語の出力順を変更する符号語送出順序制御器を備えるこ とを特徴とする請求項 4記載の符号化装置 (4 0 0) 。
6. 少なくとも上記第 1の誤差/シンボル変換器 (3 6) と第 2の誤 差 Zシンボル変換器 (3 8) のいずれか 1つは、 該第 1 の誤差ノシンポ ル変換器 (3 6) と第 2の誤差ノシンボル変換器 (3 8) に入力される 予測誤差の値として出現する可能性の高い値から順に比較値を発生させ 、 上記第 1の誤差 Zシンボル変換器 (3 6 ) と第 2の誤差ノシンボル変 換器 (3 8 ) のいずれかに入力された予測誤差と逐次比較し、 該予測誤 差と発生させた比較値の 1つが一致するまでの比較回数に基づいて 2値 シンボル列を作成して出力することを特徴とする請求項 4記載の符号化 装置 (4 0 0) 。
7. 上記モード判定器 (2) は、 更に、 符号化画素に先行する符号化 済みの画素の符号化モードに基づいて符号化画素の符号化モードを選択 することを特徴とする請求項 1記載の符号化装置 (4 0 0) 。
8. 少なくとも上記第 1の符号語割り当て器 (1 5) 、 第 2の符号語 割り当て器 (1 6) 、 第 3の符号語割り当て器 (1 8) のいずれか 1つ は、 対応する第 1の確率推定器 (2 5 a ) 、 第 2の確率推定器 (2 6 a ) 、 第 3の確率推定器 (2 8 a ) がそれぞれ推定する 2値シンボルのう ち、 どちらか一方の 2値シンボルの確率推定変化に基づいて 2値シンポ ルのどちらが優勢シンボルかの解釈を変更することを特徴とする請求項 4記載の符号化装匱 (400) 。
9. 上記第 1の符号化部 ( 1 0 1 ) の第 1の予測器 ( 3 ) と第 2の符 号化部 ( 1 0 2) の第 2の予測器 (7) を統合して共通の予測器とする ことを特徴とする請求項 1記載の符号化装置 (40 0) 。
1 0. 上記第 1の符号器 ( 5 ) 、 第 2の符号器 ( 6 ) 、 第 3の符号器 ( 8) のうち、 少なくともいずれか 2つの符号器を統合して共通の符号器 とすることを特徴とする請求項 1記載の符号化装置 (400 ) 。
1 1. 少なく とも上記第 1の符号語割り当て器 (1 5) 、 第 2の符号語 割り当て器 (1 6) 、 第 3の符号語割当て器 (1 8) のいずれか 1つは
、 2値シンボルのいずれが優勢シンボルかという情報と優勢シンボルの 推定出現確率とに基づき、 2値シンボルの拡大情報源に対し組織的に作 成したハフマン符号セットの中から、 優勢シンボルの推定出現確率から 想定される 2値シンボルの拡大情報源の状況に最適な符号を選択するこ とによって実現される 2値情報源符号化を行うことを特徴とする請求項 4記載の符号化装置 (400) 。
1 2. 所定の範囲のいずれかの値を持つ復号済みの画素を蓄積し、 復号 しょうとする復号画素の近傍の復号済みの画素の値を参照画素の値とし て出力する画素メモリ (4 1 ) と、
予め定義された複数の復号モードから、 参照画素のとる値に基づいて
、 復号画素に対して、 特定の復号モードとそれ以外の復号モードとのい ずれかを選択するモード判定器 (4 2) と、
符号語を入力するとともに、 復号画素の値を予測し、 予測の当否を判 定して、 判定結果に基づいて符号語を復号画素の値へとを復号する第 1 の復号部 (20 1 ) と、
符号語を入力するとともに、 復号画素の値を予測し、 予測の当否を判 定することなく、 符号語を復号画素の値へと復号する第 2の復号部 (2 0 2) と、
上記モード判定器 (4 2) が選択した特定の復号モードとそれ以外の 復号モードのいずれかに基づいて、 第 1と第 2の復号部を選択的に動作 させる復号制御部 (4 3 ) と
を備えることを特徴とする復号装置 (500) 。
1 3. 上記第 1の復号部 (20 1 ) は、 参照画素のとる値に基づき復号 画素の予測値を算出する第 1の予測器 (3) と、
選択された特定の復号モードで復号される復号画素に対し、 対応する 符号語を予測誤差が所定の値か否かを示す判定結果へと復号する第 1の 復号器 (4 5) と、
選択された上記特定の復号モ一ドで復号される復号画素であって、 予 測誤差が上記所定の値でない復号画素に対して、 対応する符号語をその 予測誤差へと復号する第 2の復号器 (4 6) と、
上記第 1の予測器 (3) により算出された復号画素の予測値と、 上記 判定結果と、 上記第 2の復号器 (4 6) により得られた予測誤差とから 復号画素の値を算出する第 1の復号画素算出器 (3 2) と
を備えることを特徴とする請求項 1 2記載の復号装置 (50 0) 。
1 4. 上記第 2の復号部 (202) は、 参照画素のとる値に基づき復号 画素の予測値を算出する第 2の予測器 (7) と、
選択された上記特定の復号モード以外で復号される復号画素に対して 、 予測誤差が上記所定の値であるなしに関わらず、 対応する符号語を予 測誤差へと復号する第 3の復号器 (4 8) と、
上記第 2の予測器 (7) により算出された復号画素の予測値と、 第 3 の復号器 (4 8) により復号された予測誤差とから選択された上記特定 の復号モード以外で復号される復号画素の値を算出する第 2の復号画素 算出器 (3 3) と
を備えることを特徴とする請求項 1 3記載の復号装置 ( 500) 。
1 5. 上記第 1の復号器 (4 5) は、 符号語を入力し 2値シンボル列へ 復号する第 1のシンボル復元器 (5 5) と、 2値シンボルのうち、 どち らか一方の 2値シンボルの出現確率を推定する第 1の確率推定器 (7 5 ) とを備え、 2値シンボル列のうち、 どちらかを判定結果として出力す るとともに、
上記第 2の復号器 (4 6) は、 符号語を入力し 2値シンボル列へ復号 する第 2のシンボル復元器 ( 56 ) と、 2値シンボルを入力し 2値シン ボルのうち、 どちらか一方の 2値シンボルの出現確率を推定する第 2の 確率推定器 (76) と、 2値シンボル列を入力して 2値シンボル列を予 測誤差に変換する第 1のシンボル 誤差変換器 (8 6) とを備え、 上記第 3の復号器 (48) は、 符号語を入力し 2値シンボル列へ復号 する第 3のシンボル復元器 ( 58 ) と、 2値シンボルを入力し 2値シン ボルのうち、 どちらか一方の 2値シンボルの出現確率を推定する第 3の 確率推定器 (7 8) と、 2値シンボル列を入力して 2値シンボル列を予 測誤差に変換する第 2のシンボル/誤差変換器 (8 8) とを備えること を特徴とする請求項 1 4記載の復号装置 (500) 。
1 6. 上記復号制御部 (43) は、 少なくとも第 1の復号器 (4 5) 、 第 2の復号器 (4 6) 、 第 3の復号器 (4 8) のいずれか 1つが復号し た 2値シンボル列が全て使用される前に、 他のいずれか 1つの復号器が 2値シンボル列を出力する場合に、 復号した 2値シンボルの使用順序を 変更する 2値シンボル使用順序制御器を備えることを特徴とする請求項 1 5記載の復号装置 (500) 。
1 7. 少なく とも上記第 1のシンボル Z誤差変換器 (8 6) と第 2のシ ンボルノ誤差変換器 (8 8) のいずれか 1つは、 入力した 2値シンボル の値と個数に基づき入力した 2値シンボル列を予測誤差に変換すること を特徴とする請求項 1 5記載の復号装置 (500) 。
1 8. 上記モード判定器 (4 2) は、 更に、 復号画素に先行する復号済 みの画素の復号モ一ドに基づいて復号画素の復号モ一ドを選択すること を特徴とする請求項 1 2記載の復号装置 (500) 。
1 9. 少なく とも上記第 1のシンボル復元器 (5 5) 、 第 2のシンボル 復元器 (56) 、 第 3のシンボル復元器 (58) のいずれか 1つは、 対 応する第 1の確率推定器 (75) 、 第 2の確率推定器 (76) 、 第 3の 確率推定器 (78) がそれぞれ推定する 2値シンボルの確率推定変化に 基づいて 2値シンボルのどちらが優勢シンボルかの解釈を変更すること を特徴とする請求項 1 5記載の復号装置 ( 500) 。
20. 上記第 1の復号部 (20 1 ) の第 1の予測器 ( 3 ) と、 第 2の復 号部 (202) の第 2の予測器 (7) を統合して共通の予測器とするこ とを特徴とする請求項 1 2記載の復号装置 (500) 。
2 1. 上記第 1の復号器 (4 5) 、 第 2の復号器 (46) 、 第 3の復号 器 (48) のうち、 少なくともいずれか 2つの復号器を統合して共通の 復号器とすることを特徴とする請求項 1 2記載の復号装置 ( 500) 。 22. 少なく とも上記第 1のシンボル復元器 (5 5) 、 第 2のシンボル 復元器 (56) 、 第 3のシンボル復元器 (58) のいずれか 1つは、 2 値シンボルのいずれが優勢シンボルかという情報と優勢シンボルの推定 出現確率とに基づき、 2値シンボルの拡大情報源に対し組織的に作成し たハフマン符号セットの中から、 優勢シンボルの推定出現確率から想定 される 2値シンボルの拡大情報源の状況に最適な符号を選択することに よって実現される 2値情報源復号を行うことを特徴とする請求項 1 5記 載の復号装置 (500) 。
23. 所定の範囲のいずれかの値を持つ画素を符号化画素として入力蓄 積し、 符号化しょうとする符号化画素の値を出力するとともに、 符号化 画素の近傍の符号化済みの画素の値を参照画素の値として出力する出力 工程と、
予め定義された複数の符号化モ一ドから、 参照画素のとる値に基づい て、 符号化画素に対して、 特定の符号化モードとそれ以外の符号化モー ドとのいずれかを選択するモ一ド判定工程と、
符号化画素の値を予測し、 予測の当否を判定して、 判定結果に基づき 符号化画素の値を符号化して符号語を出力する第 1の主符号化工程と、 符号化画素の値を予測し、 予測の当否を判定することなく、 符号化画 素の値を符号化して符号語を出力する第 2の主符号化工程と、
上記モード判定工程が選択した特定の符号化モードとそれ以外の符号 化モードに基づいて、 第 1と第 2の主符号化工程を選択的に動作させる 符号化制御工程とを備えることを特徴とする符号化方法。
2 4 . 上記第 1の主符号化工程は、 参照画素のとる値に基づき符号化画 素の予測値を算出する第 1の予測工程と、
符号化画素の値と第 1の予測工程により算出された予測値との誤差を 予測誤差として算出する第 1の予測誤差算出工程と、
第 1の予測誤差算出工程で算出された予測誤差が、 所定の値か否かを 判定して判定結果を出力する判定工程と、
選択された特定の符号化モードで符号化する符号化画素について、 判 定工程によって出力された判定結果を入力して符号化し、 符号語を出力 する第 1の符号工程と、
選択された上記特定の符号化モードで符号化する符号化画素であって 、 第 1の予測誤差算出工程によって算出される予測誤差が上記所定の値 でない符号化画素に対して、 その予測誤差を符号化し、 対応する符号語 を出力する第 2の符号工程と を備えることを特徴とする請求項 2 3記載の符号化方法。
2 5 . 上記第 2の主符号化工程は、 参照画素のとる値に基づき符号化画 素の予測値を算出する第 2の予測工程と、
符号化画素の値と第 2の予測工程により算出された予測値との誤差を 予測誤差として算出する第 2の予測誤差算出工程と、
選択された上記特定の符号化モード以外で符号化する符号化画素に対 して、 第 2の予測誤差算出工程により算出された予測誤差が上記所定の 値であるなしに関わらず、 その予測誤差を符号化し、 対応する符号語を 出力する第 3の符号工程とを備えることを特徴とする請求項 2 4記載の 符号化方法。
2 6 . 上記第 1 の符号工程は、 判定工程から出力される判定結果を 2値 シンボル列として入力して 2値シンボルのうち、 どちらか一方の 2値シ ンボルの出現確率を推定する第 1 の確率推定工程と、 2値シンボル列を 符号化する第 1の符号語割当て工程とを備え、
上記第 2の符号工程は、 予測誤差を入力して予測誤差を 2値シンボル 列に変換する第 1 の誤差/シンボル変換工程と、 2値シンボル列を入力 し 2値シンボルのうち、 どちらか一方の 2値シンボルの出現確率を推定 する第 2の確率推定工程と、 2値シンボル列を符号化する第 2の符号語 割当て工程とを備え、
上記第 3の符号工程は、 予測誤差を入力して予測誤差を 2値シンボル 列に変換する第 2の誤差/シンボル変換工程と、 2値シンボル列を入力 し 2値シンボルのうち、 どちらか一方の 2値シンボルの出現確率を推定 する第 3の確率推定工程と、 2値シンボル列を符号化する第 3の符号語 割当て工程とを備えることを特徴とする請求項 2 5記載の符号化方法。 2 7 . 少なく とも上記第 1, 第 2, 第 3の符号語割当て工程のいずれか
1つは、 対応する第 1, 第 2, 第 3の確率推定工程がそれぞれ推定する 2値シンボルの確率推定変化に基づいて 2値シンボルのどちらが優勢シ ンボルかの解釈を変更する工程を備えることを特徴とする請求項 2 6記 載の符号化方法。
2 8 . 少なく とも上記第 1, 第 2, 第 3の符号語割当て工程のいずれか 1つは、 2値シンボルのいずれが優勢シンボルかという情報と優勢シン ボルの推定出現確率とに基づき、 2値シンボルの拡大情報源に対し組織 的に作成したハフマン符号セッ トの中から、 優勢シンボルの推定出現確 率から想定される 2値シンボルの拡大情報源の状況に最適な符号を選択 することによって実現される 2値情報源符号化を行うことを特徴とする 請求項 2 6記載の符号化方法。
2 9 . 所定の範囲のいずれかの値を持つ復号済みの画素を蓄積し、 復号 しょうとする復号画素の近傍の復号済みの画素の値を参照画素の値とし て出力する出力工程と、
予め定義された複数の復号モ一ドから、 参照画素のとる値に基づいて 、 復号画素に対して、 特定の復号モードとそれ以外の復号モードとのい ずれかを選択するモ一ド判定工程と、
符号語を入力するとともに、 復号画素の値を予測し、 予測の当否を判 定して、 判定結果に基づいて符号語を復号画素の値へと復号する第 1の 主復号工程と、
符号語を入力するとともに、 復号画素の値を予測し、 予測の当否を判 定することなく、 符号語を復号画素の値へと復号する第 2の主復号工程 と、
上記モ一ド判定工程が選択した特定の復号モードとそれ以外の復号モ ードに基づいて、 第 1 と第 2の主復号工程を選択的に動作させる復号制 御工程とを備えることを特徴とする復号方法。
3 0 . 上記第 1の主復号工程は、 参照画素のとる値に基づき復号画素の 予測値を算出する第 1の予測工程と、
選択された特定の復号モ一ドで復号する復号画素に対し、 対応する符 号語を予測誤差が所定の値か否かを示す判定結果へと復号する第 1の復 号工程と、
選択された上記特定の復号モードで復号される復号画素であって、 予 測誤差が上記所定の値でない復号画素に対して、 対応する符号語をその 予測誤差へと復号する第 2の復号工程と、
上記第 1の予測工程により算出された復号画素の予測値と、 上記判定 結果と、 上記第 2の復号工程により得られた予測誤差とから復号画素の 値を算出する第 1の復号画素算出工程と
を備えることを特徴とする請求項 2 9記載の復号方法。
3 1 . 上記第 2の主復号工程は、 参照画素のとる値に基づき復号画素の 予測値を算出する第 2の予測工程と、
選択された上記特定の復号モ一ド以外で復号される復号画素に対して 、 予測誤差が上記所定の値であるなしに関わらず、 対応する符号語をそ の予測誤差へと復号する第 3の復号工程と、
第 2の予測工程により算出された復号画素の予測値と第 3の復号工程 により復号された予測誤差とから選択された上記特定の復号モード以外 で復号される復号画素の値を算出する第 2の復号画素算出工程と を備えることを特徴とする請求項 3 0記載の復号方法。
3 2 . 上記第 1の復号工程は、 符号語を入力し 2値シンボル列へ復号す る第 1のシンボル復元工程と、 2値シンボルのうち、 どちらか一方の 2 値シンボルの出現確率を推定する第 1の確率推定工程とを備え、 2値シ ンボル列のうち、 どちらかを判定結果をとして出力するとともに、 上記第 2の復号工程は、 符号語を入力し 2値シンボル列へ復号する第
2のシンボル復元工程と、 2値シンボルを入力し 2値シンボルの出現確 率を推定する第 2の確率推定工程と、 2値シンボル列を入力して 2値シ ンボル列を予測誤差に変換する第 1のシンポルノ誤差変換工程とを備え 上記第 3の復号工程は、 符号語を入力し 2値シンボル列へ復号する第 3のシンボル復元工程と、 2値シンボルを入力し 2値シンボルの出現確 率を推定する第 3の確率推定工程と、 2値シンボル列を入力して 2値シ ンボル列を予測誤差に変換する第 2のシンボルノ誤差変換工程とを備え ることを特徴とする請求項 3 1記載の復号方法。
3 3. 少なく とも上記第 1, 第 2, 第 3のシンボル復元工程のいずれか 1つは、 対応する第 1, 第 2, 第 3の確率推定工程がそれぞれ推定する 2値シンボルの確率推定変化に基づいて 2値シンボルの解釈を変更する 工程を備えることを特徴とする請求項 3 2記載の復号方法。
34. 少なくとも上記第 1, 第 2, 第 3のシンボル復元工程のいずれか 1つは、 2値シンボルのいずれが優勢シンボルかという情報と優勢シン ボルの推定出現確率とに基づき、 2値シンボルの拡大情報源に対し組織 的に作成したハフマン符号セットの中から、 優勢シンボルの推定出現確 率から想定される 2値シンボルの拡大情報源の状況に最適な符号を選択 することによって実現される 2値情報源復号を行うことを特徴とする請 求項 3 2記載の復号方法。
3 5. 上記符号化装置 (400) は、 半導体チップに備えられているこ とを特徴とする請求項 1記載の符号化装置 (400) 。
3 6. 上記符号化装置 (400) は、 サーキッ トボードに備えられてい ることを特徴とする請求項 1記載の符号化装置 (400) 。
3 7. 複数の画素からなる画像信号を入力し、 符号化装置 (400) で その画像信号の画素を符号化して次段の処理装置に出力する画像処理装 置 (60, 6 6, 6 8, 6 9, 6 1, 1 00, 600) において、 上記符号化装置 (4 0 0 ) は、
所定の範囲のいずれかの値を持つ画素を符号化画素として入力蓄積し 、 符号化しょうとする符号化画素の値を出力するとともに、 符号化画素 の近傍の符号化済みの画素の値を参照画素の値として出力する画素メモ リ (1 ) と、
予め定義された複数の符号化モ一ドから、 参照画素のとる値に基づい て、 符号化画素に対して、 特定の符号化モードとそれ以外の符号化モー ドとのいずれかを選択するモード判定器 (2 ) と、
符号化画素の値を予測し、 予測の当否を判定して、 判定結果に基づき 符号化画素の値を符号化して符号語を出力する第 1の符号化部 ( 1 0 1
) と、
符号化画素の値を予測し、 予測の当否を判定することなく、 符号化画 素の値を符号化して符号語を出力する第 2の符号化部 (1 0 2 ) と、 上記モード判定器 (2 ) が選択した特定の符号化モードとそれ以外の 符号化モー ドのいずれかに基づいて、 第 1 と第 2の符号化部を選択的に 動作させる符号化制御部 (1 1 ) と
を備えることを特徴とする画像処理装置。
3 8 . 上記画像処理装置は、 電子計算機であることを特徴とする請求項
3 7記載の画像処理装置。
3 9 . 上記画像処理装置は、 スキャナであることを特徴とする請求項 3
7記載の画像処理装置。
4 0 . 上記画像処理装置は、 ファクシミ リ装置であることを特徴とする 請求項 3 7記載の画像処理装置。
1 . 上記画像処理装置は、 表示装置であることを特徴とする請求項 3 7記載の画像処理装置。
4 2 . 上記画像処理装置は、 記憶装置であることを特徴とする請求項 3 7記載の画像処理装置。
43. 上記復号装置 ( 500) は、 半導体チップに備えられていること を特徴とする請求項 1 2記載の復号装置 (500) 。
44. 上記復号装置 ( 500) は、 サーキットボ一ドに備えられている ことを特徴とする請求項 1 2記載の復号装置 (500) 。
4 5. 符号化された画像信号を入力し、 復号装置 (500) で画像信号 の画素を復号して次段の処理装置に出力する画像処理装置 (60, 66 , 6 8, 6 9, 6 1, 1 00, 600) において、
上記復号装置 (50 0) は、
所定の範囲のいずれかの値を持つ復号済みの画素を蓄積し、 復号しょ うとする復号画素の近傍の復号済みの画素の値を参照画素の値として出 力する画素メモリ (4 1 ) と、
予め定義された複数の復号モ一ドから、 参照画素のとる値に基づいて 、 復号画素に対して、 特定の復号モードとそれ以外の復号モードとのい ずれかを選択するモード判定器 (4 2) と、
符号語を入力するとともに、 復号画素の値を予測し、 予測の当否を判 定して、 判定結果に基づいて符号語を復号画素の値へとを復号する第 1 の復号部 (20 1 ) と、
符号語を入力するとともに、 復号画素の値を予測し、 予測の当否を判 定することなく、 符号語を復号画素の値へと復号する第 2の復号部 (2
0 2) と、
上記モード判定器 (4 2) が選択した特定の復号モードとそれ以外の 復号モードのいずれかに基づいて、 第 1と第 2の復号部を選択的に動作 させる復号制御部 (4 3) と
を備えることを特徴とする画像処理装置。
46. 上記画像処理装置は、 電子計算機であることを特徴とする請求項 4 5記載の画像処理装置。
4 7. 上記画像処理装置は、 スキャナであることを特徴とする請求項 4 5記載の画像処理装置。
4 8. 上記画像処理装置は、 ファクシミ リ装置であることを特徴とする 請求項 4 5記載の復号装置 (5 0 0) 。
4 9. 上記画像処理装匱は、 プリンタであることを特徴とする請求項 4 5記載の画像処理装置。
5 0. 上記画像処理装置は、 表示装置であることを特徴とする請求項 4 5記載の画像処理装置。
5 1. 上記画像処理装置は、 記憶装置であることを特徴とする請求項 4
5記載の画像処理装置。
5 2. 所定の範囲のいずれかの値を持つ画素を符号化画素として入力蓄 積し、 符号化しょうとする符号化画素の値を出力するとともに、 符号化 画素の近傍の符号化済みの画素の値を参照画素の値として出力する画素 メモリ ( 1 ) と、
符号化画素の値を予測し、 予測の当否を判定して、 判定結果に基づき 符号化画素の値を符号化して符号語を出力する符号化部 (1 0 1 a ) と 上記符号化部 (1 0 1 a ) が判定した予測の当否に基づいて、 上記符 号化部を動作させる符号化制御部 (1 1 ) と
を備えることを特徴とする符号化装置 (4 0 0 ) 。
5 3. 上記符号化部 (1 0 1 a ) は、 参照画素のとる値に基づき符号化 画素の予測値を算出する予測器 (3 ) と、
符号化画素の値と予測器 (3) で算出された予測値との誤差を予測誤 差として算出する予測誤差算出器 (3 0) と、
予測誤差算出器 (3 0) で算出された予測誤差が特定の値か否かを判 定して、 判定結果を出力する判定器 (4) と、
判定器 (4 ) から出力された判定結果を入力して符号化し、 符号語を 出力する第 1の符号器 (5) と、
予測誤差算出器 (3 0) で算出された予測誤差が上記特定の値でない 符号化画素に対して、 その予測誤差を符号化し、 対応する符号語を出力 する第 2の符号器 (6) と
を備えることを特徴とする請求項 5 2記載の符号化装置 (4 0 0) 。 5 4. 所定の範囲のいずれかの値を持つ復号済みの画素を蓄積し、 復号 しょうとする復号画素の近傍の復号済みの画素の値を参照画素の値とし て出力する画素メモリ (4 1 ) と、
符号語を入力するとともに、 復号画素の値を予測し、 予測の当否を判 定して、 判定結果に基づいて符号語を復号画素の値へとを復号する復号 部 (20 1 a ) と、
上記復号部 (2 0 1 a) が判定した予測の当否に基づいて、 上記復号 部を動作させる復号制御部 (4 3 ) と
を備えることを特徴とする復号装置 (5 0 0) 。
5 5. 上記復号部 (2 0 1 a ) は、 参照画素のとる値に基づき復号画素 の予測値を算出する予測器 (3) と、
符号語を予測髌差が所定の値か否かを示す判定結果へと復号する第 1 の復号器 (4 5) と、
予測誤差が上記所定の値でない復号画素に対して、 対応する符号語を その予測誤差へと復号する第 2の復号器 (4 6) と、
上記予測器 (3 ) により算出された復号画素の予測値と、 上記判定結 果と、 上記第 2の復号器 (4 6) により得られた予測誤差とから復号画 素の値を算出する復号画素算出器 (3 2) と
を備えることを特徴とする請求項 5 4記載の復号装置 ( 5 0 0) 。
5 6. 複数の画素からなる画像を撮像する撮像部 (3 25) と、 撮像された画像を圧縮する画像圧縮回路 (3 1 8) と、
圧縮された画像を記憶する記憶部 (3 1 9又は 3 1 6) と
を備えた画像処理装置 (600) において、
上記画像圧縮回路 (3 1 8) は、
所定の範囲のいずれかの値を持つ画素を符号化画素として入力蓄積し
、 符号化しょうとする符号化画素の値を出力するとともに、 符号化画素 の近傍の符号化済みの画素の値を参照画素の値として出力する画素メモ リ (1 ) と、
予め定義された複数の符号化モードから、 参照画素のとる値に基づい て、 符号化画素に対して、 特定の符号化モードとそれ以外の符号化モー ドとのいずれかを選択するモード判定器 (2) と、
符号化画素の値を予測し、 予測の当否を判定して、 判定結果に基づき 符号化画素の値を符号化して符号語を出力する第 1の符号化部 (1 0 1 ) と、
符号化画素の値を予測し、 予測の当否を判定することなく、 符号化画 素の値を符号化して符号語を出力する第 2の符号化部 (1 0 2) と、 上記モード判定器 (2) が選択した特定の符号化モードとそれ以外の 符号化モードのいずれかに基づいて、 第 1 と第 2の符号化部を選択的に 動作させる符号化制御部 (1 1 ) と
を有する符号化装置 (400) を備えることを特徴とする画像処理装置 (600) 。
5 7. 上記第 1の符号化部 (1 0 1 ) は、 参照画素のとる値に基づき符 号化画素の予測値を算出する第 1の予測器 (3) と、
符号化画素の値と第 1の予測器 (3) で算出された予測値との誤差を 予測誤差として算出する第 1の予測誤差算出器 (3 0) と、 第 1の予測誤差算出器 (3 0) で算出された予測誤差が特定の値か否 かを判定して、 判定結果を出力する判定器 (4) と、
選択された特定の符号化モードで符号化する符号化画素について、 判 定器 (4) から出力された判定結果を入力して符号化し、 符号語を出力 する第 1の符号器 (5) と、
選択された上記特定の符号化モ一ドで符号化する符号化画素であって 、 第 1の予測誤差算出器 (30) で算出された予測誤差が上記特定の値 でない符号化画素に対して、 その予測誤差を符号化し、 対応する符号語 を出力する第 2の符号器 (6) と
を備えることを特徴とする請求項 56記載の画像処理装置 (600) 。 58. 上記第 2の符号化部 (1 0 2) は、 参照画素のとる値に基づき符 号化画素の予測値を算出する第 2の予測器 (7) と、
符号化画素の値と第 2の予測器 (7) で算出された予測値との誤差を 予測誤差として算出する第 2の予測誤差算出器 (3 1 ) と、
上記選択された特定の符号化モード以外で符号化する符号化画素に対 して、 第 2の予測誤差算出器 (3 1 ) で算出された予測誤差が上記特定 の値であるなしに関わらず、 その予測誤差を符号化し、 対応する符号語 を出力する第 3の符号器 (8) と
を備えることを特徴とする請求項 5 7記載の画像処理装置 (600) 。 5 9. 上記第 1の符号器 (5) は、 判定器 (4) から出力された判定結 果を 2値シンボル列として入力して 2値シンボルのうち、 どちらか一方 の 2値シンボルの出現確率を推定する第 1の確率推定器 (2 5) と、 2 値シンボル列を符号化する第 1の符号語割当て器 ( 1 5) とを備え、 上記第 2の符号器 (6) は、 予測誤差を入力して予測誤差を 2値シン ボル列に変換する第 1の誤差 シンボル変換器 (3 6) と、 2値シンポ ル列を入力し 2値シンボルのうち、 どちらか一方の 2値シンボルの出現 確率を推定する第 2の確率推定器 (26) と、 2値シンボル列を符号化 する第 2の符号語割当て器 (1 6) とを備え、
上記第 3の符号器 (8) は、 予測誤差を入力して予測誤差を 2値シン ボル列に変換する第 2の誤差 Zシンボル変換器 (3 8) と、 2値シンポ ル列を入力し 2値シンボルのうち、 どちらか一方の 2値シンボルの出現 確率を推定する第 3の確率推定器 (28) と、 2値シンボル列を符号化 する第 3の符号語割当て器 ( 1 8) とを備えることを特徴とする請求項
58記載の画像処理装置 (600) 。
60. 上記符号化制御部 (1 1 ) は、 少なくとも上記第 1の符号器 (5 ) 、 第 2の符号器 (6) 、 第 3の符号器 (8) のうち、 いずれか 1つに よる符号語が確定し、 かつ、 残りの符号器による符号語が確定していな い場合に、 符号語の出力順を変更する符号語送出順序制御器を備えるこ とを特徴とする請求項 59記載の画像処理装置 (600) 。
6 1. 少なく とも上記第 1の誤差 Zシンボル変換器 (3 6) と第 2の誤 差ノシンボル変換器 (3 8) のいずれか 1つは、 該第 1の誤差/シンポ ル変換器 (3 6) と第 2の誤差ノシンボル変換器 (3 8) に入力される 予測誤差の値として出現する可能性の高い値から順に比較値を発生させ 、 上記第 1の誤差/シンボル変換器 (36) と第 2の誤差 シンボル変 換器 (3 8) のいずれかに入力された予測誤差と逐次比較し、 該予測誤 差と発生させた比較値の 1つが一致するまでの比較回数に基づいて 2値 シンボル列を作成して出力することを特徴とする請求項 59記載の画像 処理装置 (600) 。
6 2. 上記モード判定器 (2) は、 更に、 符号化画素に先行する符号化 済みの画素の符号化モードに基づいて符号化画素の符号化モードを選択 することを特徴とする請求項 56記載の画像処理装置 (60 0) 。
6 3. 少なくとも上記第 1の符号語割り当て器 (1 5) 、 第 2の符号語 割り当て器 ( 1 6) 、 第 3の符号語割り当て器 (1 8 ) のいずれか 1つ は、 対応する第 1の確率推定器 (2 5 a) 、 第 2の確率推定器 (2 6 a ) 、 第 3の確率推定器 (2 8 a ) がそれぞれ推定する 2値シンボルのう ち、 どちらか一方の 2値シンボルの確率推定変化に基づいて 2値シンポ ルのどちらが優勢シンボルかの解釈を変更することを特徴とする請求項
5 9記載の画像処理装置 (6 0 0 ) 。
64. 上記第 1の符号化部 (1 0 1 ) の第 1の予測器 ( 3 ) と第 2の符 号化部 (1 0 2) の第 2の予測器 (7) を統合して共通の予測器とする ことを特徴とする請求項 5 6記載の画像処理装置 (6 0 0) 。
6 5. 上記第 1の符号器 (5) 、 第 2の符号器 (6 ) 、 第 3の符号器 (
8) のうち、 少なくともいずれか 2つの符号器を統合して共通の符号器 とすることを特徴とする請求項 5 6記載の画像処理装置 (6 0 0 ) 。 6 6. 少なく とも上記第 1の符号語割り当て器 (1 5) 、 第 2の符号語 割り当て器 (1 6) 、 第 3の符号語割当て器 ( 1 8 ) のいずれか 1つは 、 2値シンボルのいずれが優勢シンボルかという情報と優勢シンボルの 推定出現確率とに基づき、 2値シンボルの拡大情報源に対し組織的に作 成したハフマン符号セッ トの中から、 優勢シンボルの推定出現確率から 想定される 2値シンボルの拡大情報源の状況に最適な符号を選択するこ とによって実現される 2値情報源符号化を行うことを特徴とする請求項 5 9記載の画像処理装置 (6 0 0 ) 。
6 7. 複数の画素からなる画像を撮像する撮像部 (3 2 5) と、
撮像された画像を圧縮する画像圧縮回路 (3 1 8 ) と、
圧縮された画像を記憶する記億部 (3 1 9又は 3 1 6 ) と、
記憶された画像を伸長する画像伸長回路 (3 2 0) と
を備えた画像処理装置 (6 0 0) において、
上記画像伸長回路 (3 2 0) は、 所定の範囲のいずれかの値を持つ復号済みの画素を蓄積し、 復号しょ うとする復号画素の近傍の復号済みの画素の値を参照画素の値として出 力する画素メモリ (4 1 ) と、
予め定義された複数の復号モードから、 参照画素のとる値に基づいて 、 復号画素に対して、 特定の復号モードとそれ以外の復号モードとのい ずれかを選択するモード判定器 (4 2 ) と、
符号語を入力するとともに、 復号画素の値を予測し、 予測の当否を判 定して、 判定結果に基づいて符号語を復号画素の値へとを復号する第 1 の復号部 (2 0 1 ) と、
符号語を入力するとともに、 復号画素の値を予測し、 予測の当否を判 定することなく、 符号語を復号画素の値へと復号する第 2の復号部 (2 0 2 ) と、
上記モード判定器 (4 2 ) が選択した特定の復号モードとそれ以外の 復号モードのいずれかに基づいて、 第 1 と第 2の復号部を選択的に動作 させる復号制御部 (4 3 ) と
を有する復号装置 (5 0 0 ) を備えることを特徴とする画像処理装置 ( 6 0 0 ) 0
6 8 . 上記第 1の復号部 (2 0 1 ) は、 参照画素のとる値に基づき復号 画素の予測値を算出する第 1の予測器 (3 ) と、
選択された特定の復号モードで復号される復号画素に対し、 対応する 符号語を予測誤差が所定の値か否かを示す判定結果へと復号する第 1の 復号器 (4 5 ) と、
選択された上記特定の復号モ一ドで復号される復号画素であって、 予 測誤差が上記所定の値でない復号画素に対して、 対応する符号語をその 予測誤差へと復号する第 2の復号器 (4 6 ) と、
上記第 1の予測器 (3 ) により算出された復号画素の予測値と、 上記 判定結果と、 上記第 2の復号器 (46) により得られた予測誤差とから 復号画素の値を算出する第 1の復号画素算出器 (3 2) と
を備えることを特徴とする請求項 6 7記載の画像処理装置 (600) 。
6 9. 上記第 2の復号部 (20 2) は、 参照画素のとる値に基づき復号 画素の予測値を算出する第 2の予測器 (7) と、
選択された上記特定の復号モ一ド以外で復号される復号画素に対して 、 予測誤差が上記所定の値であるなしに関わらず、 対応する符号語を予 測誤差へと復号する第 3の復号器 (4 8) と、
上記第 2の予測器 (7) により算出された復号画素の予測値と、 第 3 の復号器 (4 8) により復号された予測誤差とから選択された上記特定 の復号モード以外で復号される復号画素の値を算出する第 2の復号画素 算出器 (3 3) と
を備えることを特徴とする請求項 68記載の画像処理装置 (600) 。
70. 上記第 1の復号器 (4 5) は、 符号語を入力し 2値シンボル列へ 復号する第 1のシンボル復元器 (55) と、 2値シンボルのうち、 どち らか一方の 2値シンボルの出現確率を推定する第 1の確率推定器 (7 5 ) とを備え、 2値シンボル列のうち、 どちらかを判定結果として出力す るとともに、
上記第 2の復号器 (46) は、 符号語を入力し 2値シンボル列へ復号 する第 2のシンボル復元器 ( 5 6 ) と、 2値シンボルを入力し 2値シン ボルのうち、 どちらか一方の 2値シンボルの出現確率を推定する第 2の 確率推定器 (76) と、 2値シンボル列を入力して 2値シンボル列を予 測誤差に変換する第 1のシンボル 誤差変換器 (8 6) とを備え、 上記第 3の復号器 (4 8) は、 符号語を入力し 2値シンボル列へ復号 する第 3のシンボル復元器 ( 5 8) と、 2値シンボルを入力し 2値シン ボルのうち、 どちらか一方の 2値シンボルの出現確率を推定する第 3の 確率推定器 (78) と、 2値シンボル列を入力して 2値シンボル列を予 測誤差に変換する第 2のシンボルノ誤差変換器 (8 8) とを備えること を特徴とする請求項 6 9記載の画像処理装置 (60 0) 。
7 1. 上記復号制御部 (43) は、 少なくとも第 1の復号器 (4 5) 、 第 2の復号器 (4 6) 、 第 3の復号器 (4 8) のいずれか 1つが復号し た 2値シンボル列が全て使用される前に、 他のいずれか 1つの復号器が 2値シンボル列を出力する場合に、 復号した 2値シンボルの使用順序を 変更する 2値シンボル使用順序制御器を備えることを特徴とする請求項 70記载の画像処理装置 (6 00) 。
72. 少なくとも上記第 1のシンボル/誤差変換器 (86) と第 2のシ ンボル 誤差変換器 (88) のいずれか 1つは、 入力した 2値シンボル の値と個数に基づき入力した 2値シンボル列を予測誤差に変換すること を特徴とする請求項 7 0記載の画像処理装置 (60 0) 。
73. 上記モード判定器 (4 2) は、 更に、 復号画素に先行する復号済 みの画素の復号モードに基づいて復号画素の復号モ一ドを選択すること を特徴とする請求項 6 7記載の画像処理装置 (600) 。
74. 少なくとも上記第 1のシンボル復元器 (5 5) 、 第 2のシンボル 復元器 (56) 、 第 3のシンボル復元器 (58) のいずれか 1つは、 対 応する第 1の確率推定器 (7 5) 、 第 2の確率推定器 (7 6) 、 第 3の 確率推定器 (78) がそれぞれ推定する 2値シンボルの確率推定変化に 基づいて 2値シンボルのどちらが優勢シンボルかの解釈を変更すること を特徴とする請求項 70記載の画像処理装置 (600) 。
7 5. 上記第 1の復号部 (20 1 ) の第 1の予測器 ( 3 ) と、 第 2の復 号部 (20 2) の第 2の予測器 (7) を統合して共通の予測器とするこ とを特徴とする請求項 6 7記載の画像処理装置 (600) 。
76. 上記第 1の復号器 (4 5) 、 第 2の復号器 (4 6) 、 第 3の復号 器 (48) のうち、 少なくともいずれか 2つの復号器を統合して共通の 復号器とすることを特徴とする請求項 6 7記載の画像処理装置 (600
7 7. 少なく とも上記第 1のシンボル復元器 (5 5) 、 第 2のシンボル 復元器 (56) 、 第 3のシンボル復元器 (5 8) のいずれか 1つは、 2 値シンボルのいずれが優勢シンボルかという情報と優勢シンボルの推定 出現確率とに基づき、 2値シンボルの拡大情報源に対し組織的に作成し たハフマン符号セッ トの中から、 優勢シンボルの推定出現確率から想定 される 2値シンボルの拡大情報源の状況に最適な符号を選択することに よって実現される 2値情報源復号を行うことを特徴とする請求項 70記 載の画像処理装置 (600) 。
78. 上記画像圧縮回路 (3 1 8) は、 上記符号化装置 (400) を複 数有し、 輝度信号 Yと色差信号 U, Vを上記複数の符号化装置 (400 ) にパラレルに入力して符号化することを特徴とする請求項 56記載の 画像処理装置 (600) 。
79. 上記画像圧縮回路 (3 1 8) は、 上記符号化装置 (4 00 ) を複 数有し、 色信号 R, G, Bを上記複数の符号化装置 (4 00 ) にパラレ ルに入力して符号化することを特徴とする請求項 5 6記載の画像処理装 置 (600) 。
80. 上記画像圧縮回路 (3 1 8) は、 上記符号化装置 (400) を 1 つ有し、 輝度信号 Yと色差信号 U, Vを上記符号化装置 (400) にブ 口ック単位にシリアルに入力して符号化することを特徴とする請求項 5 6記載の画像処理装置 (600) 。
8 1. 上記画像圧縮回路 (3 1 8) は、 上記符号化装置 (400) を 1 つ有し、 色信号 R, G, Bを上記符号化装置 (40 0) にブロック単位 にシリアルに入力して符号化することを特徴とする請求項 5 6記載の画 像処理装置 (600) 。
8 2. 上記画像伸長回路 (3 20) は、 上記復号装置 (50 0) を複数 有し、 符号化された輝度信号 Yと色差信号 U, Vを上記複数の復号装置 (500) にパラレルに入力して符号化することを特徴とする請求項 6 7記載の画像処理装置 (600) 。
83. 上記画像伸長回路 (3 20) は、 上記復号装置 ( 500) を複数 有し、 符号化された色信号 R, G, Bを上記複数の復号装置 (500) にパラレルに入力して復号することを特徴とする請求項 6 7記載の画像 処理装置 (600) 。
84. 上記画像伸長回路 (3 20) は、 上記復号装置 ( 50 0) を 1つ 有し、 符号化された輝度信号 Yと色差信号 U, Vを上記復号装置 (50 0) にプロック単位にシリアルに入力して復号することを特徴とする請 求項 6 7記載の画像処¾装置 (600) 。
8 5. 上記画像伸長回路 (3 20) は、 上記復号装置 (50 0) を 1つ 有し、 符号化された色信号 R, G, Bを上記復号装置 (500) にプロ ック単位にシリアルに入力して復号することを特徴とする請求項 6 7記 載の画像処理装置 (6 00) 。
Qft
W094 PCT/JP97/00768 捕正害の請求の範囲
[1997年 8月 8日 (08. 08. 97 ) 国際事務局受理:出願当初の請求の範囲 i一 85は補正された請求の範囲 1一 99に gき換えられた。 (37頁) ]
1. 所定の範囲のいずれかの値を持つ画素を符号化画素として入力蓄 積し、 符号化画素の近傍の符号化済みの画素の値を参照画素の値として 出力する画素メモリ ( 1 ) と、
予め定義された複数の符号化モードから、 参照画素のとる値に基づい て、 符号化画素に対して、 特定の符号化モードとそれ以外の符号化モー ドとのいずれかを選択するモード判定器 (2) と、
符号化画素の値を予測し、 予測の当否を判定して、 判定結果に基づき 符号化画素の値を符号化して符号語を出力する第 1の符号化部 ( 1 0 1 ) と、
符号化画素の値を予測し、 符号化画素の値を符号化して符号語を出力 する第 2の符号化部 ( 1 0 2) と、
上記モード判定器 (2) の選択結果に基づいて、 第 1 と第 2の符号化 部を選択的に動作させる符号化制御部 (1 1 ) と
を備えることを特徴とする符号化装置 (4 00) 。
2. 上記第 1の符号化部 ( 1 0 1 ) は、 参照画素のとる値に基づき符 号化画素の予測値を算出する第 1の予測器 (3) と、
符号化画素の値と第 1の予測器 (3) で算出された予測値との誤差を 予測誤差として算出する第 1の予測誤差算出器 (3 0) と、
第 1の予測誤差算出器 (3 0) で算出された予測誤差が特定の値か否 かを判定して、 判定結果を出力する判定器 (4) と、
選択された特定の符号化モードで符号化する符号化画素について、 判 定器 (4) から出力された判定結果を入力して符号化し、 符号語を出力 する第 1の符号器 (5) と、
潠択された上記特定の符号化モ一ドで符号化する符号化画素であって
擄正ざれた 紙 '( 第' 菊 、 第 1の予測誤差算出器 (3 0 ) で算出された予測誤差が上記特定の値 でない符号化画素に対して、 その予測誤差を符号化し、 対応する符号語 を出力する第 2の符号器 (6) と
を備えることを特徴とする請求項 1記載の符号化装置 (4 0 0) 。
3. 上記第 2の符号化部 ( 1 0 2) は、 参照画素のとる値に基づき符 号化画素の予測値を算出する第 2の予測器 (7) と、
符号化画素の値と第 2の予測器 (7) で算出された予測値との誤差を 予測誤差として算出する第 2の予測誤差算出器 (3 1 ) と、
上記選択された特定の符号化モード以外で符号化する符号化画素に対 して、 第 2の予測誤差算出器 (3 1 ) で算出された予測誤差が上記特定 の値であるなしに関わらず、 その予測誤差を符号化し、 対応する符号語 を出力する第 3の符号器 (8) と
を備えることを特徴とする請求項 2記載の符号化装置 (4 0 0) 。
4. 所定の範囲のいずれかの値を持つ画素を符号化画素として入力蓄 積し、 符号化画素の近傍の符号化済みの画素の値を参照画素の値として 出力する画素メモリ ( 1 ) と、
予め定義された複数の符号化モードから、 参照画素のとる値に基づい て、 符号化画素に対して、 特定の符号化モードとそれ以外の符号化モ一 ドとのいずれかを選択するモード判定器 (2) と、
符号化画素の値を予測し、 予測の当否を判定して、 判定結果に基づき 符号化画素の値を符号化して符号語を出力する第 1の符号化部 ( 1 0 1
) と、
符号化画素の値を予測し、 符号化画素の値を符号化して符号語を出力 する第 2の符号化部 ( 1 0 2) と、
上記モ一 ド判定器 (2) の選択結果に基づいて、 第 1 と第 2の符号化 部を選択的に動作させる符号化制御部 (1 1 ) と
¾Bざお 条 第 19 を備え、
上記第 1の符号化部 (1 0 1) は、 参照画素のとる値に基づき符号化 画素の予測値を算出する第 1の予測器 (3 ) と、
符号化画素の値と第 1の予測器 (3) で算出された予測値との誤差を 予測誤差として算出する第 1の予測誤差算出器 (3 0) と、
第 1の予測誤差算出器 (3 0) で算出された予測誤差が特定の値か否 かを判定して、 判定結果を出力する判定器 (4) と、
選択された特定の符号化モードで符号化する符号化画素について、 判 定器 (4) から出力された判定結果を入力して符号化し、 符号語を出力 する第 1の符号器 (5) と、
選択された上記特定の符号化モードで符号化する符号化画素であって 、 第 1の予測誤差算出器 (3 0) で算出された予測誤差が上記特定の値 でない符号化画素に ¾して、 その予測誤差を符号化し、 対応する符号語 を出力する第 2の符号器 (6) と
を備え、
上記第 2の符号化部 (1 0 2) は、 参照画素のとる値に基づき符号化 画素の予測値を算出する第 2の予測器 (7) と、
符号化画素の値と第 2の予測器 (7) で算出された予測値との誤差を 予測誤差として算出する第 2の予測誤差算出器 (3 1 ) と、
上記選択された特定の符号化モード以外で符号化する符号化画素に対 して、 第 2の予測誤差算出器 (3 1) で算出された予測誤差が上記特定 の値であるなしに関わらず、 その予測誤差を符号化し、 対応する符号語 を出力する第 3の符号器 (8) と
を備えることを特徴とする符号化装置 (400) 。
5. 上記第 1の符号器 (5) は、 判定器 (4) から出力された判定結 果を 2値シンボル列として入力して 2値シンボルのうち、 どちらか一方
铺正された用 (^J I^ の 2値シンボルの出現確率を推定する第 1の確率推定器 (2 5) と、 2 値シンボル列を符号化する第 1の符号語割当て器 ( 1 5) とを備え、 上記第 2の符号器 (6) は、 予測誤差を入力して予測誤差を 2値シン ボル列に変換する第 1の誤差/シンボル変換器 (3 6) と、 2値シンポ ル列を入力し 2値シンボルのうち、 どちらか一方の 2値シンボルの出現 確率を推定する第 2の確率推定器 (26) と、 2値シンボル列を符号化 する第 2の符号語割当て器 ( 1 6) とを備え、
上記第 3の符号器 (8) は、 予測誤差を入力して予測誤差を 2値シン ボル列に変換する第 2の誤差/シンボル変換器 (3 8) と、 2値シンポ ル列を入力し 2値シンボルのうち、 どちらか一方の 2値シンボルの出現 確率を推定する第 3の確率推定器 (28) と、 2値シンボル列を符号化 する第 3の符号語割当て器 ( 1 8) とを備えることを特徴とする請求項 4記載の符号化装置 (400) 。
6. 上記符号化制御部 (1 1 ) は、 少なくとも上記第 1の符号器 (5 ) 、 第 2の符号器 (6) 、 第 3の符号器 (8) のうち、 いずれか 1つに よる符号語が確定し、 かつ、 残りの符号器による符号語が確定していな い場合に、 符号語の出力順を変更する符号語送出順序制御器を備えるこ とを特徴とする請求項 5記載の符号化装置 (400) 。
7. 少なく とも上記第 1の誤差 シンボル変換器 (3 6) と第 2の誤 差 Zシンボル変換器 (38) のいずれか 1つは、 該第 1の誤差 シンポ ル変換器 (3 6) と第 2の誤差 シンボル変換器 (3 8) に入力される 予測誤差の値として出現する可能性の高い値から順に比較値を発生させ 、 上記第 1の誤差/シンボル変換器 (3 6) と第 2の誤差 シンボル変 換器 (3 8) のいずれかに入力された予測誤差と逐次比較し、 該予測誤 差と発生させた比較値の 1つが一致するまでの比較回数に基づいて 2値 シンボル列を作成して出力することを特徴とする請求項 5記載の符号化
捕正された用紙 (条約第 i9条) 装置 (4 0 0 ) 。
8. 上記モード判定器 (2) は、 更に、 符号化画素に先行する符号化 済みの画素の符号化モードに基づいて符号化画素の符号化モードを選択 することを特徴とする請求項 4記載の符号化装置 (4 0 0) 。
9. 少なく とも上記第 1の符号語割り当て器 (1 5) 、 第 2の符号語 割り当て器 ( 1 6) 、 第 3の符号語割り当て器 ( 1 8) のいずれか 1つ は、 対応する第 1 の確率推定器 (2 5 a ) 、 第 2の確率推定器 (2 6 a ) 、 第 3の確率推定器 (2 8 a ) がそれぞれ推定する 2値シンボルのう ち、 どちらか一方の 2値シンボルの確率推定変化に基づいて 2値シンポ ルのどちらが優勢シンボルかの解釈を変更することを特徴とする請求項 5記載の符号化装置 (4 0 0) 。
1 0. 上記第 1の符号化部 ( 1 0 1 ) の第 1の予測器 (3) と第 2の符 号化部 ( 1 0 2) の第 2の予測器 (7) を統合して共通の予測器とする ことを特徴とする請求項 4記載の符号化装置 (4 0 0) 。
1 1. 上記第 1の符号器 (5 ) 、 第 2の符号器 (6 ) 、 第 3の符号器 ( 8) のうち、 少なく ともいずれか 2つの符号器を統合して共通の符号器 とすることを特徴とする請求項 4記載の符号化装置 (4 0 0) 。
1 2. 少なく とも上記第 1の符号語割り当て器 ( 1 5) 、 第 2の符号語 割り当て器 ( 1 6) 、 第 3の符号語割当て器 ( 1 8 ) のいずれか 1つは 、 2値シンポルのいずれが優勢シンボルかという情報と優勢シンボルの 推定出現確率とに基づき、 2値シンボルの拡大情報源に対し組織的に作 成したハフマン符号セッ トの中から、 優勢シンボルの推定出現確率から 想定される 2値シンボルの拡大情報源の状況に最適な符号を選択するこ とによって実現される 2値情報源符号化を行うことを特徴とする請求項 5記載の符号化装置 (4 0 0 ) 。
1 3. 所定の範囲のいずれかの値を持つ復号済みの画素を蓄積し、 復号
補正された周紙 ( 第19条】、 しょうとする復号画素の近傍の復号済みの画素の値を参照画素の値とし て出力する画素メモリ (4 1 ) と、
予め定義された複数の復号モ一ドから、 参照画素のとる値に基づいて 、 復号画素に対して、 特定の復号モードとそれ以外の復号モードとのい ずれかを選択するモード判定器 (42) と、
符号語を入力するとともに、 復号画素の値を予測し、 予測の当否を判 定して、 判定結果に基づいて符号語を復号画素の値へと復号する第 1の 復号部 (20 1) と、
符号語を入力するとともに、 復号画素の値を予測し、 符号語を復号す る第 2の復号部 ( 20 2) と、
上記モード判定器 (4 2) の選択結果に基づいて、 第 1 と第 2の復号 部を選択的に動作させる復号制御部 (43) と
を備えることを特徴とする復号装置 ( 500) 。
1 4. 上記第 1の復号部 (20 1 ) は、 参照画素のとる値に基づき復号 画素の予測値を算出する第 1の予測器 (3) と、
選択された特定の復号モ一ドで復号される復号画素に対し、 対応する 符号語を予測誤差が所定の値か否かを示す判定結果へと復号する第 1の 復号器 (4 5) と、
選択された上記特定の復号モードで復号される復号画素であって、 予 測誤差が上記所定の値でない復号画素に対して、 対応する符号語をその 予測誤差へと復号する第 2の復号器 (46) と、
上記第 1の予測器 (3) により算出された復号画素の予測値と、 上記 判定結果と、 上記第 2の復号器 (46) により得られた予測誤差とから 復号画素の値を算出する第 1の復号画素算出器 (3 2) と
を備えることを特徴とする請求項 1 3記載の復号装置 ( 5 0 0) 。
1 5. 上記第 2の復号部 (20 2) は、 参照画素のとる値に基づき復号
正された用紙 (条約第 19条) 画素の予測値を算出する第 2の予測器 (7 ) と、
選択された上記特定の復号モード以外で復号される復号画素に対して 、 予測誤差が上記所定の値であるなしに関わらず、 対応する符号語を予 測誤差へと復号する第 3の復号器 (4 8 ) と、
上記第 2の予測器 (7 ) により算出された復号画素の予測値と、 第 3 の復号器 (4 8 ) により復号された予測誤差とから選択された上記特定 の復号モード以外で復号される復号画素の値を算出する第 2の復号画素 算出器 ( 3 3 ) と
を備えることを特徴とする請求項 1 4記載の復号装置 (5 0 0 ) 。
1 6 . 所定の範囲のいずれかの値を持つ復号済みの画素を蓄積し、 復号 しょうとする復号画素の近傍の復号済みの画素の値を参照画素の値とし て出力する画素メモリ (4 1 ) と、
予め定義された複数の復号モードから、 参照画素のとる値に基づいて 、 復号画素に対して、 特定の復号モードとそれ以外の復号モードとのい ずれかを選択するモード判定器 (4 2 ) と、
符号語を入力するとともに、 復号画素の値を予測し、 予測の当否を判 定して、 判定結果に基づいて符号語を復号画素の値へと復号する第 1の 復号部 (2 0 1 ) と、
符号語を入力するとともに、 復号画素の値を予測し、 符号語を復号す る第 2の復号部 (2 0 2 ) と、
上記モード判定器 (4 2 ) の選択結果に基づいて、 第 1 と第 2の復号 部を選択的に動作させる復号制御部 (4 3 ) と
を備え、
上記第 1の復号部 (2 0 1 ) は、 参照画素のとる値に基づき復号画素 の予測値を算出する第 1の予測器 (3 ) と、
選択された特定の復号モードで復号される復号画素に対し、 対応する
補正された用紙 (条約第 19条) 符号語を予測誤差が所定の値か否かを示す判定結果へと復号する第 1の 復号器 (4 5) と、
選択された上記特定の復号モードで復号される復号画素であって、 予 測誤差が上記所定の値でない復号画素に対して、 対応する符号語をその 予測誤差へと復号する第 2の復号器 (46) と、
上記第 1の予測器 (3) により算出された復号画素の予測値と、 上記 判定結果と、 上記第 2の復号器 (46) により得られた予測誤差とから 復号画素の値を算出する第 1の復号画素算出器 (3 2) と
を備え、
上記第 2の復号部 ( 20 2) は、 参照画素のとる値に基づき復号画素 の予測値を算出する第 2の予測器 (7) と、
選択された上記特定の復号モード以外で復号される復号画素に対して
、 予測誤差が上記所定の値であるなしに関わらず、 対応する符号語を予 測誤差へと復号する第 3の復号器 (4 8) と、
上記第 2の予測器 (7) により算出された復号画素の予測値と、 第 3 の復号器 (4 8) により復号された予測誤差とから選択された上記特定 の復号モード以外で復号される復号画素の値を算出する第 2の復号画素 算出器 (3 3) と
を備えることを特徴とする復号装置 (500) 。
1 7. 上記第 1の復号器 (4 5) は、 符号語を入力し 2値シンボル列へ 復号する第 1のシンボル復元器 (5 5) と、 2値シンボルのうち、 どち らか一方の 2値シンボルの出現確率を推定する第 1の確率推定器 (75 ) とを備え、 2値シンボル列のうち、 どちらかを判定結果として出力す るとともに、
上記第 2の復号器 (4 6) は、 符号語を入力し 2値シンボル列へ復号 する第 2のシンボル復元器 ( 56) と、 2値シンボルを入力し 2値シン
辅芷きれた用紙 (条約第 条) ボルのうち、 どちらか一方の 2値シンボルの出現確率を推定する第 2の 確率推定器 (76) と、 2値シンボル列を入力して 2値シンボル列を予 測誤差に変換する第 1のシンボル Z誤差変換器 (86) とを備え、 上記第 3の復号器 (4 8) は、 符号語を入力し 2値シンボル列へ復号 する第 3のシンボル復元器 ( 58 ) と、 2値シンボルを入力し 2値シン ボルのうち、 どちらか一方の 2値シンボルの出現確率を推定する第 3の 確率推定器 (78) と、 2値シンボル列を入力して 2値シンボル列を予 測誤差に変換する第 2のシンボル Z誤差変換器 (8 8) とを備えること を特徴とする請求項 1 6記載の復号装置 (50 0) 。
1 8. 上記復号制御部 (4 3) は、 少なく とも第 1の復号器 (4 5) 、 第 2の復号器 (4 6) 、 第 3の復号器 (4 8) のいずれか 1つが復号し た 2値シンボル列が全て使用される前に、 他のいずれか 1つの復号器が 2値シンボル列を出力する場合に、 復号した 2値シンボルの使用順序を 変更する 2値シンボル使用順序制御器を備えることを特徴とする請求項 1 7記載の復号装置 (500) 。
1 9. 少なく とも上記第 1のシンボル 誤差変換器 (8 6) と第2のシ ンポルノ誤差変換器 (8 8) のいずれか 1つは、 入力した 2値シンボル の値と個数に基づき入力した 2値シンボル列を予測誤差に変換すること を特徴とする請求項 1 7記載の復号装置 (500) 。
20. 上記モード判定器 (4 2) は、 更に、 復号画素に先行する復号济 みの画素の復号モードに基づいて復号画素の復号モードを選択すること を特徴とする請求項 1 6記載の復号装置 ( 500) 。
2 1. 少なく とも上記第 1のシンボル復元器 (5 5) 、 第 2のシンボル 復元器 (5 6) 、 第 3のシンボル復元器 (58) のいずれか 1つは、 対 応する第 1の確率推定器 (7 5) 、 第 2の確率推定器 (7 6) 、 第3の 確率推定器 (7 8) がそれぞれ推定する 2値シンボルの確率推定変化に
椭正された用紙 (条約第 19条) 基づいて 2値シンボルのどちらが優勢シンボルかの解釈を変更すること を特徴とする請求項 1 7記載の復号装置 ( 500) 。
22. 上記第 1の復号部 (20 1 ) の第 1の予測器 ( 3 ) と、 第 2の復 号部 (20 2) の第 2の予測器 (7) を統合して共通の予測器とするこ とを特徴とする請求項 1 6記載の復号装置 (500) 。
23. 上記第 1の復号器 (4 5) 、 第 2の復号器 (4 6) 、 第 3の復号 器 (4 8) のうち、 少なく ともいずれか 2つの復号器を統合して共通の 復号器とすることを特徴とする請求項 1 6記載の復号装置 ( 500) 。 24. 少なく とも上記第 1のシンボル復元器 (5 5) 、 第 2のシンボル 復元器 (56) 、 第 3のシンボル復元器 (58) のいずれか 1つは、 2 値シンボルのいずれが優勢シンボルかという情報と優勢シンボルの推定 出現確率とに基づき、 2値シンボルの拡大情報源に対し組織的に作成し たハフマン符号セッ トの中から、 優勢シンボルの推定出現確率から想定 される 2値シンボルの拡大情報源の状況に最適な符号を選択することに よって実現される 2値情報源復号を行うことを特徴とする請求項 1 7記 載の復号装置 (500) 。
25. 所定の範囲のいずれかの値を持つ画素を符号化画素と して入力蓄 積し、 符号化画素の近傍の符号化済みの画素の値を参照画素の値として 出力する出力工程と、
予め定義された複数の符号化モードから、 参照画素のとる値に基づい て、 符号化画素に対して、 特定の符号化モードとそれ以外の符号化モー ドとのいずれかを選択するモード判定工程と、
符号化画素の値を予測し、 予測の当否を判定して、 判定結果に基づき 符号化画素の値を符号化して符号語を出力する第 1の主符号化工程と、 符号化画素の値を予測し、 符号化画素の値を符号化して符号語を出力 する第 2の主符号化工程と、
補正された用紙 (条約第 19条) 上記モード判定工程の選択結果に基づいて、 第 1 と第 2の主符号化工 程を選択的に動作させる符号化制御工程とを備えることを特徴とする符 号化方法。
2 6 . 上記第 1の主符号化工程は、 参照画素のとる値に基づき符号化画 素の予測値を算出する第 1の予測工程と、
符号化画素の値と第 1の予測工程により算出された予測値との誤差を 予測誤差として算出する第 1の予測誤差算出工程と、
第 1の予測誤差算出工程で算出された予測誤差が、 所定の値か否かを 判定して判定結果を出力する判定工程と、
選択された特定の符号化モードで符号化する符号化画素について、 判 定工程によって出力された判定結果を入力して符号化し、 符号語を出力 する第 1の符号工程と、
選択された上記特定の符号化モードで符号化する符号化画素であって 、 第 1の予測誤差算出工程によって算出される予測誤差が上記所定の値 でない符号化画素に対して、 その予測誤差を符号化し、 対応する符号語 を出力する第 2の符号工程と
を備えることを特徴とする請求項 2 5記載の符号化方法。
2 7 . 上記第 2の主符号化工程は、 参照画素のとる値に基づき符号化画 素の予測値を算出する第 2の予測工程と、
符号化画素の値と第 2の予測工程により算出された予測値との誤差を 予測誤差として算出する第 2の予測誤差算出工程と、
選択された上記特定の符号化モ一ド以外で符号化する符号化画素に対 して、 第 2の予測誤差算出工程により算出された予測誤差が上記所定の 値であるなしに関わらず、 その予測誤差を符号化し、 対応する符号語を 出力する第 3の符号工程とを備えることを特徴とする請求項 2 6記載の 符号化方法。
楠正された用紙 (条約第 19条) 2 8 . 所定の範囲のいずれかの値を持つ画素を符号化画素として入力蓄 積し、 符号化画素の近傍の符号化済みの画素の値を参照画素の値として 出力する出力工程と、
予め定義された複数の符号化モ一ドから、 参照画素のとる値に基づい て、 符号化画素に対して、 特定の符号化モードとそれ以外の符号化モー ドとのいずれかを選択するモ一ド判定工程と、
符号化画素の値を予測し、 予測の当否を判定して、 判定結果に基づき 符号化画素の値を符号化して符号語を出力する第 1の主符号化工程と、 符号化画素の値を予測し、 符号化画素の値を符号化して符号語を出力 する第 2の主符号化工程と、
上記モード判定工程の選択結果に基づいて、 第 1 と第 2の主符号化工 程を選択的に動作させる符号化制御工程とを備え、
上記第 1の主符号 ί匕工程は、 参照画素のとる値に基づき符号化画素の 予測値を算出する第 1の予測工程と、
符号化画素の値と第 1の予測工程により算出された予測値との誤差を 予測誤差として算出する第 1 の予測誤差算出工程と、
第 1の予測誤差算出工程で算出された予測誤差が、 所定の値か否かを 判定して判定結果を出力する判定工程と、
選択された特定の符号化モードで符号化する符号化画素について、 判 定工程によって出力された判定結果を入力して符号化し、 符号語を出力 する第 1 の符号工程と、
選択された上記特定の符号化モードで符号化する符号化画素であって 、 第 1の予測誤差算出工程によって算出される予測誤差が上記所定の値 でない符号化画素に対して、 その予測誤差を符号化し、 対応する符号語 を出力する第 2の符号工程と
を備え、
捕正された用紙 (条約第 19条》 上記第 2の主符号化工程は、 参照画素のとる値に基づき符号化画素の 予測値を算出する第 2の予測工程と、
符号化画素の値と第 2の予測工程により算出された予測値との誤差を 予測誤差として算出する第 2の予測誤差算出工程と、
選択された上記特定の符号化モ一ド以外で符号化する符号化画素に対 して、 第 2の予測誤差算出工程により算出された予測誤差が上記所定の 値であるなしに関わらず、 その予測誤差を符号化し、 対応する符号語を 出力する第 3の符号工程とを備えることを特徴とする符号化方法。
2 9 . 上記第 1の符号工程は、 判定工程から出力される判定結果を 2値 シンボル列と して入力して 2値シンボルのうち、 どちらか一方の 2値シ ンボルの出現確率を推定する第 1の確率推定工程と、 2値シンボル列を 符号化する第 1の符号語割当て工程とを備え、
上記第 2の符号工程は、 予測誤差を入力して予測誤差を 2値シンボル 列に変換する第 1の誤差/シンボル変換工程と、 2値シンボル列を入力 し 2値シンボルのうち、 どちらか一方の 2値シンボルの出現確率を推定 する第 2の確率推定工程と、 2値シンボル列を符号化する第 2の符号語 割当て工程とを備え、
上記第 3の符号工程は、 予測誤差を入力して予測誤差を 2値シンボル 列に変換する第 2の誤差/シンボル変換工程と、 2値シンボル列を入力 し 2値シンボルのうち、 どちらか一方の 2値シンボルの出現確率を推定 する第 3の確率推定工程と、 2値シンボル列を符号化する第 3の符号語 割当て工程とを備えることを特徴とする請求項 2 8記載の符号化方法。
3 0 . 少なく とも上記第 1, 第 2 , 第 3の符号語割当て工程のいずれか 1つは、 対応する第 1, 第 2, 第 3の確率推定工程がそれぞれ推定する 2値シンボルの確率推定変化に基づいて 2値シンボルのどちらが優勢シ ンボルかの解釈を変更する工程を備えることを特徴とする請求項 2 9記
捕正された用紙 (条約第 載の符号化方法。
3 1 . 少なく とも上記第 1, 第 2, 第3の符号語割当て工程のいずれか 1つは、 2値シンボルのいずれが優勢シンボルかという情報と優勢シン ボルの推定出現確率とに基づき、 2値シンボルの拡大情報源に対し組織 的に作成したハフマン符号セッ トの中から、 優勢シンボルの推定出現確 率から想定される 2値シンボルの拡大情報源の状況に最適な符号を選択 することによって実現される 2値情報源符号化を行うことを特徴とする 請求項 2 9記載の符号化方法。
3 2 . 所定の範囲のいずれかの値を持つ復号済みの画素を蓄積し、 復号 しょうとする復号画素の近傍の復号済みの画素の値を参照画素の値とし て出力する出力工程と、
予め定義された複数の復号モ一ドから、 参照画素のとる値に基づいて
、 復号画素に対して、 特定の復号モードとそれ以外の復号モードとのい ずれかを選択するモ一ド判定工程と、
符号語を入力するとともに、 復号画素の値を予測し、 予測の当否を判 定して、 判定結果に基づいて符号語を復号画素の値へと復号する第 1の 主復号工程と、
符号語を入力するとともに、 復号画素の値を予測し、 符号語を復号画 素の値へと復号する第 2の主復号工程と、
上記モード判定工程の選択結果に基づいて、 第 1 と第 2の主復号工程 を選択的に動作させる復号制御工程とを備えることを特徴とする復号方 法。
3 3 . 上記第 1の主復号工程は、 参照画素のとる値に基づき復号画素の 予測値を算出する第 1の予測工程と、
選択された特定の復号モードで復号する復号画素に対し、 対応する符 号語を予測誤差が所定の値か否かを示す判定結果へと復号する第 1の復
捕正された用紙 (条約第 19条 J 号工程と、
選択された上記特定の復号モードで復号される復号画素であって、 予 測誤差が上記所定の値でない復号画素に対して、 対応する符号語をその 予測誤差へと復号する第 2の復号工程と、
上記第 1の予測工程により算出された復号画素の予測値と、 上記判定 結果と、 上記第 2の復号工程により得られた予測誤差とから復号画素の 値を算出する第 1の復号画素算出工程と
を備えることを特徴とする請求項 3 2記載の復号方法。
3 4 . 上記第 2の主復号工程は、 参照画素のとる値に基づき復号画素の 予測値を算出する第 2の予測工程と、
選択された上記特定の復号モード以外で復号される復号画素に対して 、 予測誤差が上記所定の値であるなしに関わらず、 対応する符号語をそ の予測誤差へと復号十る第 3の復号工程と、
第 2の予測工程により算出された復号画素の予測値と第 3の復号工程 により復号された予測誤差とから選択された上記特定の復号モ一ド以外 で復号される復号画素の値を算出する第 2の復号画素算出工程と を備えることを特徴とする請求項 3 3記載の復号方法。
3 5 . 所定の範囲のいずれかの値を持つ復号済みの画素を蓄積し、 復号 しょうとする復号画素の近傍の復号済みの画素の値を参照画素の値とし て出力する出力工程と、
予め定義された複数の復号モードから、 参照画素のとる値に基づいて 、 復号画素に対して、 特定の復号モードとそれ以外の復号モードとのい ずれかを選択するモード判定工程と、
符号語を入力するとともに、 復号画素の値を予測し、 予測の当否を判 定して、 判定結果に基づいて符号語を復号画素の値へと復号する第 1の 主復号工程と、
補正された用紙 (条約第 符号語を入力するとともに、 復号画素の値を予測し、 符号語を復号画 素の値へと復号する第 2の主復号工程と、
上記モード判定工程の選択結果に基づいて、 第 1 と第 2の主復号工程 を選択的に動作させる復号制御工程とを備え、
上記第 1の主復号工程は、 参照画素のとる値に基づき復号画素の予測 値を算出する第 1の予測工程と、
選択された特定の復号モードで復号する復号画素に対し、 対応する符 号語を予測誤差が所定の値か否かを示す判定結果へと復号する第 1の復 号工程と、
選択された上記特定の復号モードで復号される復号画素であって、 予 測誤差が上記所定の値でない復号画素に対して、 対応する符号語をその 予測誤差へと復号する第 2の復号工程と、
上記第 1の予測工程により算出された復号画素の予測値と、 上記判定 結果と、 上記第 2の復号工程により得られた予測誤差とから復号画素の 値を算出する第 1の復号画素算出工程と
を備え、
上記第 2の主復号工程は、 参照画素のとる値に基づき復号画素の予測 値を算出する第 2の予測工程と、
選択された上記特定の復号モード以外で復号される復号画素に対して 、 予測誤差が上記所定の値であるなしに関わらず、 対応する符号語をそ の予測誤差へと復号する第 3の復号工程と、
第 2の予測工程により算出された復号画素の予測値と第 3の復号工程 により復号された予測誤差とから選択された上記特定の復号モ一ド以外 で復号される復号画素の値を算出する第 2の復号画素算出工程と を備えることを特徴とする復号方法。
3 6 . 上記第 1の復号工程は、 符号語を入力し 2値シンボル列へ復号す
捕正された用紙 (条約第 19条) る第 1のシンボル復元工程と、 2値シンボルのうち、 どちらか一方の 2 値シンボルの出現確率を推定する第 1の確率推定工程とを備え、 2値シ ンボル列のうち、 どちらかを判定結果をとして出力するとともに、 上記第 2の復号工程は、 符号語を入力し 2値シンボル列へ復号する第 2のシンボル復元工程と、 2値シンボルを入力し 2値シンボルの出現確 率を推定する第 2の確率推定工程と、 2値シンボル列を入力して 2値シ ンボル列を予測誤差に変換する第 1のシンボル 誤差変換工程とを備え 上記第 3の復号工程は、 符号語を入力し 2値シンボル列へ復号する第 3のシンボル復元工程と、 2値シンボルを入力し 2値シンボルの出現確 率を推定する第 3の確率推定工程と、 2値シンボル列を入力して 2値シ ンボル列を予測誤差に変換する第 2のシンボル 誤差変換工程とを備え ることを特徴とする請求項 3 5記載の復号方法。
3 7 . 少なく とも上記第 1, 第 2, 第 3のシンボル復元工程のいずれか 1つは、 対応する第 1, 第 2, 第 3の確率推定工程がそれぞれ推定する 2値シンボルの確率推定変化に基づいて 2値シンボルの解釈を変更する 工程を備えることを特徴とする請求項 3 6記載の復号方法。
3 8 . 少なく とも上記第 1, 第 2, 第 3のシンボル復元工程のいずれか 1つは、 2値シンボルのいずれが優勢シンボルかという情報と優勢シン ボルの推定出現確率とに基づき、 2値シンボルの拡大情報源に対し組織 的に作成したハフマン符号セッ トの中から、 優勢シンボルの推定出現確 率から想定される 2値シンボルの拡大情報源の状況に最適な符号を選択 することによって実現される 2値情報源復号を行うことを特徴とする請 求項 3 6記載の復号方法。
3 9 . 上記符号化装置 (4 0 0 ) は、 半導体チップに備えられているこ とを特徴とする請求項 1記載の符号化装置 (4 0 0 ) 。
捕正された用紙 (条約第 条 )
40. 上記符号化装置 (400) は、 サーキッ トボードに備えられてい ることを特徴とする請求項 1記載の符号化装置 (400) 。
4 1. 複数の画素からなる画像信号を入力し、 符号化装置 (400) で その画像信号の画素を符号化して次段の処理装置に出力する画像処理装 置 (60 , 6 6, 68, 69, 6 1, 1 00, 600) において、 上記符号化装置 (4 00) は、
所定の範囲のいずれかの値を持つ画素を符号化画素として入力蓄積し 、 符号化画素の近傍の符号化済みの画素の値を参照画素の値として出力 する画素メモリ ( 1 ) と、
予め定義された複数の符号化モードから、 参照画素のとる値に基づい て、 符号化画素に対して、 特定の符号化モードとそれ以外の符号化モー ドとのいずれかを選択するモード判定器 (2) と、
符号化画素の値を予測し、 予測の当否を判定して、 判定結果に基づき 符号化画素の値を符号化して符号語を出力する第 1の符号化部 ( 1 0 1 ) と、
符号化画素の値を予測し、 符号化画素の値を符号化して符号語を出力 する第 2の符号化部 ( 1 0 2) と、
上記モード判定器 (2) の選択結果に基づき、 第 1 と第 2の符号化部 を選択的に動作させる符号化制御部 (1 1 ) と
を備えることを特徴とする画像処理装置。
4 2. 上記画像処理装置は、 電子計算機であることを特徴とする請求項 4 1記載の画像処理装置。
43. 上記画像処理装置は、 スキャナであることを特徴とする請求項 4 1記載の画像処理装置。
44. 上記画像処理装置は、 ファクシミ リ装置であることを特徴とする 請求項 4 1記載の画像処理装置。
捕正された用紙 (条約第 19条)
4 5. 上記画像処理装置は、 表示装置であることを特徴とする請求項 4 1記載の画像処理装置。
4 6. 上記画像処理装置は、 記憶装置であることを特徴とする請求項 4 1記載の画像処理装置。
4 7. 上記復号装置 ( 500) は、 半導体チップに備えられていること を特徴とする請求項 1 3記載の復号装置 (500) 。
4 8. 上記復号装置 (500) は、 サーキッ トボードに備えられている ことを特徴とする請求項 1 3記載の復号装置 (500) 。
4 9. 符号化された画像信号を入力し、 復号装置 ( 500) で画像信号 の画素を復号して次段の処理装置に出力する画像処理装置 (60, 66 , 6 8, 6 9, 6 1 , 1 00, 6 0 0) において、
上記復号装置 ( 500) は、
所定の範囲のいずれかの値を持つ復号済みの画素を蓄積し、 復号しょ うとする復号画素の近傍の復号済みの画素の値を参照画素の値として出 力する画素メモリ (4 1 ) と、
予め定義された複数の復号モ一ドから、 参照画素のとる値に基づいて 、 復号画素に対して、 特定の復号モードとそれ以外の復号モードとのい ずれかを選択するモード判定器 (4 2) と、
符号語を入力するとともに、 復号画素の値を予測し、 予測の当否を判 定して、 判定結果に基づいて符号語を復号画素の値へと復号する第 1の 復号部 (20 1 ) と、
符号語を入力するとともに、 復号画素の値を予測し、 符号語を復号画 素の値へと復号する第 2の復号部 (202) と、
上記モード判定器 (42) の選択結果に基づき、 第 1 と第 2の復号部 を選択的に動作させる復号制御部 (4 3) と
を備えることを特徴とする画像処理装置。
捕正された用紙 (条約第 19条》 5 0. 上記画像処理装置は、 電子計算機であることを特徴とする請求項
4 9記載の画像処理装置。
5 1 . 上記画像処理装置は、 スキャナであることを特徴とする請求項 4 9記載の画像処理装置。
5 2. 上記画像処理装置は、 ファクシミ リ装置であることを特徴とする 請求項 4 9記載の画像処理装置。
5 3. 上記画像処理装置は、 プリンタであることを特徴とする請求項 4 9記載の画像処理装置。
5 4. 上記画像処理装置は、 表示装置であることを特徴とする請求項 4 9記載の画像処理装置。
5 5. 上記画像処理装置は、 記憶装置であることを特徴とする請求項 4 9記載の画像処理装置。
5 6. 所定の範囲のいずれかの値を持つ画素を符号化画素として入力蓄 積し、 符号化画素の近傍の符号化済みの画素の値を参照画素の値として 出力する画素メモリ ( 1 ) と、
符号化画素の値を予測し、 予測の当否を判定して、 判定結果に基づき 符号化画素の値を符号化して符号語を出力する符号化部 (1 0 1 a ) と 上記符号化部 ( 1 0 1 a ) が判定した予測の当否に基づいて、 上記符 号化部の動作を制御する符号化制御部 ( 1 1 ) と
を備えることを特徴とする符号化装置 (4 0 0) 。
5 7. 上記符号化部 ( 1 0 1 a ) は、 参照画素のとる値に基づき符号化 画素の予測値を算出する予測器 (3 ) と、
符号化画素の値と予測器 (3 ) で算出された予測値との誤差を予測誤 差として算出する予測誤差算出器 (3 0) と、
予測誤差算出器 (3 0) で算出された予測誤差が所定の値か否かを判
補正された用紙 (条約第 19 定して、 判定結果を出力する判定器 (4) と、
判定器 (4 ) から出力された判定結果を入力して符号化し、 符号語を 出力する第 1の符号器 (5) と、
予測誤差算出器 (3 0) で算出された予測誤差が上記所定の値でない 符号化画素に対して、 その予測誤差を符号化し、 対応する符号語を出力 する第 2の符号器 (6) と
を備えることを特徴とする請求項 5 6記載の符号化装置 (4 0 0) 。 5 8. 所定の範囲のいずれかの値を持つ復号済みの画素を蓄積し、 復号 しょうとする復号画素の近傍の復号済みの画素の値を参照画素の値とし て出力する画素メモリ (4 1 ) と、
符号語を入力するとともに、 復号画素の値を予測し、 予測の当否を判 定して、 判定結果に基づいて符号語を復号画素の値へと復号する復号部 ( 2 0 1 a ) と、
上記復号部 (2 0 1 a ) が判定した予測の当否に基づいて、 上記復号 部の動作を制御する復号制御部 (4 3 ) と
を備えることを特徴とする復号装置 ( 5 0 0) 。
5 9. 上記復号部 (2 0 1 a ) は、 参照画素のとる値に基づき復号画素 の予測値を算出する予測器 (3) と、
予測誤差が所定の値か否かを示す判定結果を復号する第 1の復号器 ( 4 5 ) と、
予測誤差が上記所定の値でない復号画素に対して、 対応する符号語を その予測誤差へと復号する第 2の復号器 (4 6) と、
上記予測器 (3 ) により算出された復号画素の予測値と、 上記判定結 果と、 上記第 2の復号器 (4 6) により得られた予測誤差とから復号画 素の値を算出する復号画素算出器 (3 2) と
を備えることを特徴とする請求項 5 8記載の復号装置 (5 0 0 ) 。
捕正された用紙 (条約第 条)
6 0 . 所定の範囲のいずれかの値を持つ画素を符号化画素として入力蓄 積し、 符号化画素の近傍の符号化済みの画素の値を参照画素の値として 出力する出力工程と、
符号化画素の値を予測し、 予測の当否を判定して、 判定結果に基づき 符号化画素の値を符号化して符号語を出力する符号化工程と、
上記符号化工程が判定した予測の当否に基づいて、 上記符号化工程の 動作を制御する符号化制御工程と
を備えることを特徴とする符号化方法。
6 1 . 上記符号化工程は、 参照画素のとる値に基づき符号化画素の予測 値を算出する予測工程と、
符号化画素の値と予測工程で算出された予測値との誤差を予測誤差と して算出する予測誤差算出工程と、
予測誤差算出工程で算出された予測誤差が所定の値か否かを判定して 、 判定結果を出力する判定工程と、
判定工程から出力された判定結果を入力して符号化し、 符号語を出力 する第 1の符号工程と、
予測誤差算出工程で算出された予測誤差が上記所定の値でない符号化 画素に対して、 その予測誤差を符号化し、 対応する符号語を出力する第 2の符号工程と
を備えることを特徴とする請求項 6 0記載の符号化方法。
6 2 . 所定の範固のいずれかの値を持つ復号済みの画素を蓄積し、 復号 しょうとする復号画素の近傍の復号済みの画素の値を参照画素の値とし て出力する出力工程と、
符号語を入力するとともに、 復号画素の値を予測し、 予測の当否を判 定して、 判定結果に基づいて符号語を復号画素の値へと復号する復号ェ 程と、
補正された用紙 (条約第 19条) 上記復号工程が判定した予測の当否に基づいて、 上記復号工程の動作 を制御する復号制御工程と
を備えることを特徴とする復号方法。
6 3 . 上記復号工程は、 参照画素のとる値に基づき復号画素の予測値を 算出する予測工程と、
予測誤差が所定の値か否かを示す判定結果を復号する第 1の復号工程 と、
予測誤差が上記所定の値でない復号画素に対して、 対応する符号語を その予測誤差へと復号する第 2の復号工程と、
上記予測工程により算出された復号画素の予測値と、 上記判定結果と
、 上記第 2の復号工程により得られた予測誤差とから復号画素の値を算 出する復号画素算出工程と
を備えることを特徴とする請求項 6 2記载の復号方法。
6 4 . 複数の画素からなる画像を撮像する撮像部 (3 2 5 ) と、
撮像された画像を圧縮する画像圧縮回路 (3 1 8 ) と、
圧縮された画像を記憶する記憶部 (3 1 9又は 3 1 6 ) と
を備えた画像処理装置 (6 0 0 ) において、
上記画像圧縮回路 (3 1 8 ) は、
所定の範囲のいずれかの値を持つ画素を符号化画素として入力蓄積し 、 符号化画素の近傍の符号化済みの画素の値を参照画素の値として出力 する画素メモリ ( 1 ) と、
予め定義された複数の符号化モードから、 参照画素のとる値に基づい て、 符号化画素に対して、 特定の符号化モードとそれ以外の符号化モ一 ドとのいずれかを選択するモード判定器 (2 ) と、
符号化画素の値を予測し、 予測の当否を判定して、 判定結果に基づき 符号化画素の値を符号化して符号語を出力する第 1の符号化部 ( 1 0 1
補正された用紙 (条約第 条 ) ) と、
符号化画素の値を予測し、 符号化画素の値を符号化して符号語を出力 する第 2の符号化部 ( 1 0 2) と、
上記モード判定器 (2) の選択結果に基づいて、 第 1 と第 2の符号化 部を選択的に動作させる符号化制御部 (1 1 ) と
を有する符号化装匱 (400) を備えることを特徴とする画像処理装置 (600) 。
65. 上記第 1の符号化部 (1 0 1 ) は、 参照画素のとる値に基づき符 号化画素の予測値を算出する第 1の予測器 (3) と、
符号化画素の値と第 1の予測器 (3) で算出された予測値との誤差を 予測誤差として算出する第 1の予測誤差算出器 (3 0) と、
第 1の予測誤差算出器 (3 0) で算出された予測誤差が特定の値か否 かを判定して、 判定結'果を出力する判定器 (4) と、
選択された特定の符号化モードで符号化する符号化画素について、 判 定器 (4) から出力された判定結果を入力して符号化し、 符号語を出力 する第 1の符号器 (5) と、
選択された上記特定の符号化モ一ドで符号化する符号化画素であって 、 第 1の予測誤差算出器 (3 0) で算出された予測誤差が上記特定の値 でない符号化画素に対して、 その予測誤差を符号化し、 対応する符号語 を出力する第 2の符号器 (6) と
を備えることを特徴とする請求項 64記載の画像処理装置 ( 600) 。
66. 上記第 2の符号化部 ( 1 0 2) は、 参照画素のとる値に基づき符 号化画素の予測値を算出する第 2の予測器 (7) と、
符号化画素の値と第 2の予測器 (7) で算出された予測値との誤差を 予測誤差として算出する第 2の予測誤差算出器 (3 1 ) と、
上記選択された特定の符号化モード以外で符号化する符号化画素に対
捕正された用紙 (条約第 19条) して、 第 2の予測誤差算出器 (3 1 ) で算出された予測誤差が上記特定 の値であるなしに関わらず、 その予測誤差を符号化し、 対応する符号語 を出力する第 3の符号器 (8) と
を備えることを特徴とする請求項 6 5記載の画像処理装置 (60 0) 。
6 7. 複数の画素からなる画像を撮像する撮像部 (3 25) と、 撮像された画像を圧縮する画像圧縮回路 (3 1 8) と、
圧縮された画像を記憶する記憶部 (3 1 9又は 3 1 6) と
を備えた画像処理装置 (600) において、
上記画像圧縮回路 (3 1 8) は、
所定の範囲のいずれかの値を持つ画素を符号化画素として入力蓄積し
、 符号化画素の近傍の符号化済みの画素の値を参照画素の値として出力 する画素メモリ ( 1 ) と、
予め定義された複数の符号化モードから、 参照画素のとる値に基づい て、 符号化画素に対して、 特定の符号化モードとそれ以外の符号化モー ドとのいずれかを選択するモード判定器 (2) と、
符号化画素の値を予測し、 予測の当否を判定して、 判定結果に基づき 符号化画素の値を符号化して符号語を出力する第 1の符号化部 ( 1 0 1 ) と、
符号化画素の値を予測し、 符号化画素の値を符号化して符号語を出力 する第 2の符号化部 (1 0 2) と、
上記モード判定器 (2) の選択結果に基づいて、 第 1 と第 2の符号化 部を選択的に動作させる符号化制御部 (1 1 ) と
を有する符号化装置 (400) を備え、
上記第 1の符号化部 (1 0 1 ) は、 参照画素のとる値に基づき符号化 画素の予測値を算出する第 1の予測器 (3 ) と、
符号化画素の値と第 1の予測器 (3) で算出された予測値との誤差を
捕正された用紙 (条約第 W条) 予測誤差として算出する第 1の予測誤差算出器 (3 0) と、
第 1の予測誤差算出器 (3 0) で算出された予測誤差が特定の値か否 かを判定して、 判定結果を出力する判定器 (4) と、
選択された特定の符号化モードで符号化する符号化画素について、 判 定器 (4) から出力された判定結果を入力して符号化し、 符号語を出力 する第 1の符号器 (5) と、
選択された上記特定の符号化モードで符号化する符号化画素であって
、 第 1の予測誤差算出器 (3 0) で算出された予測誤差が上記特定の値 でない符号化画素に対して、 その予測誤差を符号化し、 対応する符号語 を出力する第 2の符号器 (6) と
を備え、
上記第 2の符号化部 (1 0 2) は、 参照画素のとる値に基づき符号化 画素の予測値を算出する第 2の予測器 (7) と、
符号化画素の値と第 2の予測器 (7) で算出された予測値との誤差を 予測誤差として算出する第 2の予測誤差算出器 (3 1 ) と、
上記選択された特定の符号化モード以外で符号化する符号化画素に対 して、 第 2の予測誤差算出器 (3 1 ) で算出された予測誤差が上記特定 の値であるなしに関わらず、 その予測誤差を符号化し、 対応する符号語 を出力する第 3の符号器 (8) と
を備えることを特徴とする画像処理装置 (600) 。
68. 上記第 1の符号器 (5) は、 判定器 (4) から出力された判定結 果を 2値シンボル列として入力して 2値シンボルのうち、 どちらか一方 の 2値シンボルの出現確率を推定する第 1の確率推定器 (25) と、 2 値シンボル列を符号化する第 1の符号語割当て器 (1 5) とを備え、 上記第 2の符号器 (6) は、 予測誤差を入力して予測誤差を 2値シン ボル列に変換する第 1 の誤差/シンボル変換器 (3 6) と、 2値シンポ
捕正された用紙 (条約第 19 ル列を入力し 2値シンボルのうち、 どちらか一方の 2値シンボルの出現 確率を推定する第 2の確率推定器 (2 6) と、 2値シンボル列を符号化 する第 2の符号語割当て器 ( 1 6) とを備え、
上記第 3の符号器 (8) は、 予測誤差を入力して予測誤差を 2値シン ボル列に変換する第 2の誤差/シンボル変換器 (3 8) と、 2値シンポ ル列を入力し 2値シンボルのうち、 どちらか一方の 2値シンボルの出現 確率を推定する第 3の確率推定器 (2 8) と、 2値シンボル列を符号化 する第 3の符号語割当て器 ( 1 8) とを備えることを特徴とする請求項 6 7記載の画像処理装置 (6 00 ) 。
6 9. 上記符号化制御部 (1 1 ) は、 少なく とも上記第 1の符号器 (5
) 、 第 2の符号器 (6) 、 第 3の符号器 (8) のうち、 いずれか 1つに よる符号語が確定し、 かつ、 残りの符号器による符号語が確定していな い場合に、 符号語の出—力順を変更する符号語送出順序制御器を備えるこ とを特徴とする請求項 68記載の画像処理装置 (6 00) 。
70. 少なく とも上記第 1の誤差 シンボル変換器 (3 6) と第 2の誤 差ノシンボル変換器 (38) のいずれか 1つは、 該第 1の誤差/シンポ ル変換器 (3 6) と第 2の誤差ノシンボル変換器 (3 8) に入力される 予測誤差の値として出現する可能性の高い値から順に比較値を発生させ 、 上記第 1の誤差/シンボル変換器 (3 6) と第 2の誤差 Zシンボル変 換器 (3 8) のいずれかに入力された予測誤差と逐次比較し、 該予測誤 差と発生させた比較値の 1つが一致するまでの比較回数に基づいて 2値 シンボル列を作成して出力することを特徴とする請求項 6 8記載の画像 処理装置 (600) 。
7 1. 上記モード判定器 (2) は、 更に、 符号化画素に先行する符号化 済みの画素の符号化モ一ドに基づいて符号化画素の符号化モ一ドを選択 することを特徴とする請求項 6 7記載の画像処理装置 (600) 。
補 IEされた用紙 (条約第 19条)
7 2. 少なく とも上記第 1の符号語割り当て器 (1 5) 、 第 2の符号語 割り当て器 ( 1 6) 、 第 3の符号語割り当て器 (1 8) のいずれか 1つ は、 対応する第 1 の確率推定器 (2 5 a ) 、 第 2の確率推定器 (2 6 a ) 、 第 3の確率推定器 (2 8 a ) がそれぞれ推定する 2値シンボルのう ち、 どちらか一方の 2値シンボルの確率推定変化に基づいて 2値シンポ ルのどちらが優勢シンボルかの解釈を変更することを特徴とする請求項
6 8記載の画像処理装置 (6 0 0 ) 。
7 3. 上記第 1の符号化部 ( 1 0 1 ) の第 1の予測器 (3 ) と第 2の符 号化部 ( 1 0 2) の第 2の予測器 (7) を統合して共通の予測器とする ことを特徴とする請求項 6 7記載の画像処理装置 (6 0 0) 。
7 4. 上記第 1の符号器 (5 ) 、 第 2の符号器 (6 ) 、 第 3の符号器 ( 8 ) のうち、 少なく ともいずれか 2つの符号器を統合して共通の符号器 とすることを特徴とする請求項 6 7記載の画像処理装置 (6 0 0) 。 7 5. 少なく とも上記第 1の符号語割り当て器 ( 1 5) 、 第 2の符号語 割り当て器 ( 1 6) 、 第 3の符号語割当て器 ( 1 8 ) のいずれか 1つは 、 2値シンボルのいずれが優勢シンボルかという情報と優勢シンボルの 推定出現確率とに基づき、 2値シンボルの拡大情報源に対し組織的に作 成したハフマン符号セッ 卜の中から、 優勢シンボルの推定出現確率から 想定される 2値シンボルの拡大情報源の状況に最適な符号を選択するこ とによって実現される 2値情報源符号化を行うことを特徴とする請求項
6 8記載の画像処理装置 (6 0 0 ) 。
7 6. 複数の画素からなる画像を撮像する撮像部 ( 3 2 5) と、
撮像された画像を圧縮する画像圧縮回路 (3 1 8 ) と、
圧縮された画像を記憶する記憶部 (3 1 9又は 3 1 6 ) と、
記憶された画像を伸長する画像伸長回路 (3 2 0) と
を備えた画像処理装置 (6 0 0) において、
補正された用紙(条 上記画像伸長回路 (3 20) は、
所定の範囲のいずれかの値を持つ復号済みの画素を蓄積し、 復号しょ うとする復号画素の近傍の復号済みの画素の値を参照画素の値として出 力する画素メモリ (4 1 ) と、
予め定義された複数の復号モードから、 参照画素のとる値に基づいて
、 復号画素に対して、 特定の復号モードとそれ以外の復号モードとのい ずれかを選択するモード判定器 (4 2) と、
符号語を入力するとともに、 復号画素の値を予測し、 予測の当否を判 定して、 判定結果に基づいて符号語を復号画素の値へと復号する第 1の 復号部 (20 1 ) と、
符号語を入力するとともに、 復号画素の値を予測し、 符号語を復号画 素の値へと復号する第 2の復号部 (202) と、
上記モード判定器 (4 2) が選択した特定の復号モードとそれ以外の 復号モ一ドのいずれかに基づいて、 第 1 と第 2の復号部を選択的に動作 させる復号制御部 (4 3) と
を有する復号装置 (500) を備えることを特徴とする画像処理装置 (
600)
7 7. 上記第 1の復号部 (20 1 ) は、 参照画素のとる値に基づき復号 画素の予測値を算出する第 1の予測器 (3) と、
選択された特定の復号モードで復号される復号画素に対し、 対応する 符号語を予測誤差が所定の値か否かを示す判定結果へと復号する第 1の 復号器 (4 5) と、
選択された上記特定の復号モ一ドで復号される復号画素であって、 予 測誤差が上記所定の値でない復号画素に対して、 対応する符号語をその 予測誤差へと復号する第 2の復号器 (4 6) と、
上記第 1の予測器 (3) により算出された復号画素の予測値と、 上記
補正された用紙 (条約第 条 判定結果と、 上記第 2の復号器 (4 6) により得られた予測誤差とから 復号画素の値を算出する第 1の復号画素算出器 (3 2) と
を備えることを特徴とする請求項 76記載の画像処理装置 (600) 。 7 8. 上記第 2の復号部 (20 2) は、 参照画素のとる値に基づき復号 画素の予測値を算出する第 2の予測器 (7) と、
選択された上記特定の復号モード以外で復号される復号画素に対して 、 予測誤差が上記所定の値であるなしに関わらず、 対応する符号語を予 測誤差へと復号する第 3の復号器 (4 8) と、
上記第 2の予測器 (7) により算出された復号画素の予測値と、 第 3 の復号器 (4 8) により復号された予測誤差とから選択された上記特定 の復号モ一ド以外で復号される復号画素の値を算出する第 2の復号画素 算出器 (3 3) と
を備えることを特徴とする請求項 7 7記載の画像処理装置 (60 0) 。 7 9. 複数の画素からなる画像を撮像する撮像部 ( 3 2 5 ) と、 撮像された画像を圧縮する画像圧縮回路 (3 1 8) と、
圧縮された画像を記憶する記憶部 (3 1 9又は 3 1 6) と、 記憶された画像を伸長する画像伸長回路 (3 20 ) と
を備えた画像処理装匱 (600) において、
上記画像伸長回路 (3 20) は、
所定の範囲のいずれかの値を持つ復号済みの画素を蓄積し、 復号しょ うとする復号画素の近傍の復号済みの画素の値を参照画素の値として出 力する画素メモリ (4 1 ) と、
予め定義された複数の復号モ一ドから、 参照画素のとる値に基づいて 、 復号画素に対して、 特定の復号モードとそれ以外の復号モードとのい ずれかを選択するモード判定器 (4 2) と、
符号語を入力するとともに、 復号画素の値を予測し、 予測の当否を判
楠正された用紙 (条約第 19 定して、 判定結果に基づいて符号語を復号画素の値へと復号する第 1の 復号部 (20 1 ) と、
符号語を入力するとともに、 復号画素の値を予測し、 符号語を復号画 素の値へと復号する第 2の復号部 (20 2) と、
上記モード判定器 (4 2) が選択した特定の復号モードとそれ以外の 復号モー ドのいずれかに基づいて、 第 1 と第 2の復号部を選択的に動作 させる復号制御部 (4 3) と
を有する復号装置 (5 00) を備え、
上記第 1の復号部 (20 1 ) は、 参照画素のとる値に基づき復号画素 の予測値を算出する第 1の予測器 (3) と、
選択された特定の復号モードで復号される復号画素に対し、 対応する 符号語を予測誤差が所定の値か否かを示す判定結果へと復号する第 1の 復号器 (4 5) と、
選択された上記特定の復号モ一ドで復号される復号画素であって、 予 測誤差が上記所定の値でない復号画素に対して、 対応する符号語をその 予測誤差へと復号する第 2の復号器 (46) と、
上記第 1の予測器 (3) により算出された復号画素の予測値と、 上記 判定結果と、 上記第 2の復号器 (46) により得られた予測誤差とから 復号面素の値を算出する第 1の復号画素算出器 (3 2) と
を備え、
上記第 2の復号部 (20 2) は、 参照画素のとる値に基づき復号画素 の予測値を算出する第 2の予測器 (7) と、
選択された上記特定の復号モード以外で復号される復号画素に対して 、 予測誤差が上記所定の値であるなしに関わらず、 対応する符号語を予 測誤差へと復号する第 3の復号器 (4 8) と、
上記第 2の予測器 (7) により算出された復号画素の予測値と、 第 3
捕正された用班 i ^ の復号器 (4 8 ) により復号された予測誤差とから選択された上記特定 の復号モード以外で復号される復号画素の値を算出する第 2の復号画素 算出器 (3 3 ) と
を備えることを特徴とする画像処理装置 (6 0 0 ) 。
8 0 . 上記第 1の復号器 (4 5 ) は、 符号語を入力し 2値シンボル列へ 復号する第 1のシンボル復元器 (5 5 ) と、 2値シンボルのうち、 どち らか一方の 2値シンボルの出現確率を推定する第 1 の確率推定器 (7 5 ) とを備え、 2値シンボル列のうち、 どちらかを判定結果として出力す るとともに、
上記第 2の復号器 (4 6 ) は、 符号語を入力し 2値シンボル列へ復号 する第 2のシンボル復元器 ( 5 6 ) と、 2値シンボルを入力し 2値シン ボルのうち、 どちらか一方の 2値シンボルの出現確率を推定する第 2の 確率推定器 (7 6 ) と、 2値シンボル列を入力して 2値シンボル列を予 測誤差に変換する第 1のシンボル/誤差変換器 (8 6 ) とを備え、 上記第 3の復号器 (4 8 ) は、 符号語を入力し 2値シンボル列へ復号 する第 3のシンボル復元器 ( 5 8 ) と、 2値シンボルを入力し 2値シン ボルのうち、 どちらか一方の 2値シンボルの出現確率を推定する第 3の 確率推定器 (7 8 ) と、 2値シンボル列を入力して 2値シンボル列を予 測誤差に変換する第 2のシンボル/誤差変換器 (8 8 ) とを備えること を特徴とする請求項 7 9記載の画像処理装置 (6 0 0 ) 。
8 1 . 上記復号制御部 (4 3 ) は、 少なく とも第 1の復号器 (4 5 ) 、 第 2の復号器 (4 6 ) 、 第 3の復号器 (4 8 ) のいずれか 1つが復号し た 2値シンボル列が全て使用される前に、 他のいずれか 1つの復号器が 2値シンボル列を出力する場合に、 復号した 2値シンボルの使用順序を 変更する 2値シンボル使用順序制御器を備えることを特徴とする請求項 8 0記載の画像処理装置 (6 0 0 ) 。
補正された用紙 (条約第 条》
82. 少なく とも上記第 1のシンボル/誤差変換器 (86) と第 2のシ ンボル/誤差変換器 (88) のいずれか 1つは、 入力した 2値シンボル の値と個数に基づき入力した 2値シンボル列を予測誤差に変換すること を特徴とする請求項 80記載の画像処理装匱 (600) 。
83. 上記モード判定器 (4 2) は、 更に、 復号画素に先行する復号済 みの画素の復号モードに基づいて復号画素の復号モー ドを選択すること を特徴とする請求項 7 9記載の画像処理装置 (600) 。
84. 少なくとも上記第 1のシンボル復元器 (5 5) 、 第 2のシンボル 復元器 (56) 、 第 3のシンボル復元器 (58) のいずれか 1つは、 対 応する第 1の確率推定器 (75) 、 第 2の確率推定器 (76) 、 第 3の 確率推定器 (78) がそれぞれ推定する 2値シンボルの確率推定変化に 基づいて 2値シンボルのどちらが優勢シンボルかの解釈を変更すること を特徴とする請求項 8 0記載の画像処理装置 (600) 。
8 5. 上記第 1の復号部 (20 1 ) の第 1の予測器 ( 3 ) と、 第 2の復 号部 (20 2) の第 2の予測器 (7) を統合して共通の予測器とするこ とを特徴とする請求項 7 9記載の画像処理装置 (600) 。
8 6. 上記第 1の復号器 (4 5) 、 第 2の復号器 (4 6) 、 第 3の復号 器 (48) のうち、 少なくともいずれか 2つの復号器を統合して共通の 復号器とすることを特徴とする請求項 79記載の画像処理装置 (600 ) 。
8 7. 少なく とも上記第 1のシンボル復元器 (5 5) 、 第 2のシンボル 復元器 (56) 、 第 3のシンボル復元器 (5 8) のいずれか 1つは、 2 値シンボルのいずれが優勢シンボルかという情報と優勢シンボルの推定 出現確率とに基づき、 2値シンボルの拡大情報源に対し組織的に作成し たハフマン符号セッ トの中から、 優勢シンボルの推定出現確率から想定 される 2値シンボルの拡大情報源の状況に最適な符号を選択することに
捕正された用紙 (条約第 条) よって実現される 2値情報源復号を行うことを特徴とする請求項 80記 載の画像処理装置 (600) 。
8 8. 上記画像圧縮回路 (3 1 8) は、 上記符号化装置 (4 00) を複 数有し、 輝度信号 Yと色差信号 U, Vを上記複数の符号化装置 (400 ) にパラレルに入力して符号化することを特徴とする請求項 64記載の 画像処理装置 (600) 。
89. 上記画像圧縮回路 (3 1 8) は、 上記符号化装匱 (4 00) を複 数有し、 色信号 R, G, Bを上記複数の符号化装置 (4 00) にパラレ ルに入力して符号化することを特徴とする請求項 64記載の画像処理装 置 ( 60 0) 。
90. 上記画像圧縮回路 (3 1 8) は、 上記符号化装置 (4 00) を 1 つ有し、 輝度信号 Yと色差信号 U, Vを上記符号化装置 (4 00) にブ 口ック単位にシリアルに入力して符号化することを特徴とする請求項 6 4記載の画像処理装置 (600) 。
9 1. 上記画像圧縮回路 (3 1 8) は、 上記符号化装置 (4 00) を 1 つ有し、 色信号 R, G, Bを上記符号化装置 (400) にブロック単位 にシリアルに入力して符号化することを特徴とする請求項 64記載の画 像処理装置 (60 0) 。
92. 上記画像伸長回路 (3 20) は、 上記復号装置 ( 50 0) を複数 有し、 符号化された輝度信号 Yと色差信号 U, Vを上記複数の復号装置 (500) にパラレルに入力して復号することを特徴とする請求項 76 記載の画像処理装置 ( 600) 。
93. 上記画像伸長回路 (3 20 ) は、 上記復号装置 ( 500) を複数 有し、 符号化された色信号 R, G, Bを上記複数の復号装置 (500) にパラレルに入力して復号することを特徴とする請求項 76記載の画像 処理装置 (600) 。
補正された用紙 (条約第 条)
94. 上記画像伸長回路 (3 20) は、 上記復号装置 (500) を 1つ 有し、 符号化された輝度信号 Υと色差信号 U, Vを上記復号装置 (50 0) にプロック単位にシリアルに入力して復号することを特徴とする請 求項 76記載の画像処理装置 (600) 。
95. 上記画像伸長回路 (3 20) は、 上記復号装匱 (500) を 1つ 有し、 符号化された色信号 R, G, Βを上記復号装置 ( 500) にプロ ック単位にシリアルに入力して復号することを特徴とする請求項 76記 載の画像処理装置 (600) 。
9 6. 複数の画素からなる画像を撮像する撮像部 (3 2 5) と、 撮像された画像を圧縮する画像圧縮回路 (3 1 8) と、
圧縮された画像を記憶する記憶部 (3 1 9又は 3 1 6) と
を備えた画像処理装置 (600) において、
上記画像圧縮回路 (3 1 8) は、
所定の範囲のいずれかの値を持つ画素を符号化画素として入力蓄積し 、 符号化画素の近傍の符号化済みの画素の値を参照画素の値として出力 する画素メモリ ( 1 ) と、
符号化画素の値を予測し、 予測の当否を判定して、 判定結果に基づき 符号化画素の値を符号化して符号語を出力する符号化部 (1 0 1 a) と 上記符号化部 (1 0 1 a) が判定した予測の当否に基づいて、 上記符 号化部の動作を制御する符号化制御部 (1 1 ) と
を有する符号化装置 (400) を備えることを特徴とする画像処理装置 (600) 。
9 7. 上記符号化部 (1 0 1 a ) は、 参照画素のとる値に基づき符号化 画素の予測値を算出する予測器 (3) と、
符号化画素の値と予測器 (3) で算出された予測値との誤差を予測誤
捕正された用羝 ( i^ 差として算出する予測誤差算出器 (3 0) と、
予測誤差算出器 (3 0) で算出された予測誤差が所定の値か否かを判 定して、 判定結果を出力する判定器 (4) と、
判定器 (4 ) から出力された判定結果を入力して符号化し、 符号語を 出力する第 1の符号器 (5) と、
予測誤差算出器 (3 0) で算出された予測誤差が上記所定の値でない 符号化画素に対して、 その予測誤差を符号化し、 対応する符号語を出力 する第 2の符号器 (6) と
を備えることを特徴とする請求項 9 6記載の画像処理装置 (6 0 0 ) 。 9 8. 複数の画素からなる画像を撮像する撮像部 ( 3 2 5) と、
撮像された画像を圧縮する画像圧縮回路 (3 1 8) と、
圧縮された画像を記憶する記憶部 (3 1 9又は 3 1 6) と、
記憶された画像を伸長する画像伸長回路 (3 20 ) と
を備えた画像処理装置 (6 0 0) において、
上記画像伸長回路 (3 2 0 ) は、
所定の範囲のいずれかの値を持つ復号済みの画素を蓄積し、 復号しょ うとする復号画素の近傍の復号済みの画素の値を参照画素の値として出 力する画素メモリ (4 1 ) と、
符号語を入力するとともに、 復号画素の値を予測し、 予測の当否を判 定して、 判定結果に基づいて符号語を復号画素の値へと復号する復号部 ( 2 0 1 a ) と、
上記復号部 (2 0 1 a ) が判定した予測の当否に基づいて、 上記復号 部の動作を制御する復号制御部 (4 3 ) と
を有する復号装置 (5 0 0) を備えることを特徴とする画像処理装置 ( 6 0 0
9 9. 上記復号部 (2 0 1 a ) は、 参照画素のとる値に基づき復号画素
補正された用紙 (条約第 I9条) の予測値を算出する予測器 (3) と、
予測誤差が所定の値か否かを示す判定結果を復号する第 1の復号器 ( 4 5) と、
予測誤差が上記所定の値でない復号画素に対して、 対応する符号語を その予測誤差へと復号する第 2の復号器 (46) と、
上記予測器 (3) により算出された復号画素の予測値と、 上記判定結 果と、 上記第 2の復号器 (4 6) により得られた予測誤差とから復号画 素の値を算出する復号画素算出器 (3 2) と
を備えることを特徴とする請求項 9 8記載の画像処理装置 (600) 。
捕正された用紙 (条約第 19条)
PCT/JP1997/000768 1996-03-19 1997-03-12 Encoder, decoder, their methods, and image processor WO1997035434A1 (en)

Priority Applications (8)

Application Number Priority Date Filing Date Title
KR1020007006530A KR100338198B1 (ko) 1996-03-19 1997-03-12 부호화 장치와 복호 장치, 부호화 방법과 복호 방법, 및화상 처리 장치
US08/952,723 US6188793B1 (en) 1996-03-19 1997-03-12 Encoding apparatus, decoding apparatus, encoding method and decoding method
DK97907276.6T DK0827342T3 (da) 1996-03-19 1997-03-12 Prediktiv kodning af billeder
JP53334897A JP3228943B2 (ja) 1996-03-19 1997-03-12 符号化装置及び復号装置及びそれらの方法及び画像処理装置
CA 2221288 CA2221288C (en) 1996-03-19 1997-03-12 Encoding apparatus, decoding apparatus, encoding method, decoding method, and picture processing apparatus
AU19395/97A AU697471B2 (en) 1996-03-19 1997-03-12 Encoding and decoding apparatus and method, and picture processing apparatus
EP97907276A EP0827342B1 (en) 1996-03-19 1997-03-12 Predictive coding of images
US09/458,061 US6636641B1 (en) 1996-03-19 1999-12-10 Encoding apparatus, decoding apparatus, encoding method and decoding method

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP6311796 1996-03-19
JP8/63117 1996-03-19
PCT/JP1996/003568 WO1997035422A1 (en) 1996-03-19 1996-12-05 Encoder, decoder and methods used therefor
JPPCT/JP96/03568 1996-12-05

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US08/952,723 A-371-Of-International US6188793B1 (en) 1996-03-19 1997-03-12 Encoding apparatus, decoding apparatus, encoding method and decoding method
US09/458,061 Division US6636641B1 (en) 1996-03-19 1999-12-10 Encoding apparatus, decoding apparatus, encoding method and decoding method

Publications (1)

Publication Number Publication Date
WO1997035434A1 true WO1997035434A1 (en) 1997-09-25

Family

ID=26404202

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1997/000768 WO1997035434A1 (en) 1996-03-19 1997-03-12 Encoder, decoder, their methods, and image processor

Country Status (5)

Country Link
EP (1) EP0827342B1 (ja)
JP (1) JP3228943B2 (ja)
AU (1) AU697471B2 (ja)
CA (1) CA2221288C (ja)
WO (1) WO1997035434A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8358861B2 (en) 2008-06-27 2013-01-22 Fujitsu Limited Image compression device and image decompression device

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4191974A (en) 1977-02-08 1980-03-04 Mitsubishi Denki Kabushiki Kaisha Facsimile encoding communication system
JPS5927501A (ja) 1982-08-04 1984-02-14 シャープ株式会社 感湿抵抗素子及びその製造方法
JPH01251403A (ja) 1988-03-31 1989-10-06 Toshiba Corp 磁気ヘッドおよびこの磁気ヘッドの製造方法
JPH0564007A (ja) * 1991-08-28 1993-03-12 Ricoh Co Ltd 符号化復号化方法およびその装置
JPH0567978A (ja) * 1991-04-25 1993-03-19 Mitsubishi Electric Corp 符号化・復号化装置
JPH06164940A (ja) * 1992-11-19 1994-06-10 Mitsubishi Electric Corp 符号化装置
JPH06181523A (ja) * 1992-12-14 1994-06-28 Ricoh Co Ltd 予測符号化方式の符号化装置および復号化装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6165573A (ja) * 1984-09-06 1986-04-04 Fujitsu Ltd 画像信号符号化方式
JPS62108663A (ja) * 1985-11-06 1987-05-19 Fujitsu Ltd エントロピ−符号化方式
US4939583A (en) * 1987-09-07 1990-07-03 Hitachi, Ltd. Entropy-coding system
JP2754970B2 (ja) * 1991-09-06 1998-05-20 日本電気株式会社 移動体衛星通信システムのデータ同期化方式

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4191974A (en) 1977-02-08 1980-03-04 Mitsubishi Denki Kabushiki Kaisha Facsimile encoding communication system
JPS5927501A (ja) 1982-08-04 1984-02-14 シャープ株式会社 感湿抵抗素子及びその製造方法
JPH01251403A (ja) 1988-03-31 1989-10-06 Toshiba Corp 磁気ヘッドおよびこの磁気ヘッドの製造方法
JPH0567978A (ja) * 1991-04-25 1993-03-19 Mitsubishi Electric Corp 符号化・復号化装置
JPH0564007A (ja) * 1991-08-28 1993-03-12 Ricoh Co Ltd 符号化復号化方法およびその装置
JPH06164940A (ja) * 1992-11-19 1994-06-10 Mitsubishi Electric Corp 符号化装置
JPH06181523A (ja) * 1992-12-14 1994-06-28 Ricoh Co Ltd 予測符号化方式の符号化装置および復号化装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP0827342A4 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8358861B2 (en) 2008-06-27 2013-01-22 Fujitsu Limited Image compression device and image decompression device

Also Published As

Publication number Publication date
CA2221288C (en) 2001-02-27
JP3228943B2 (ja) 2001-11-12
AU1939597A (en) 1997-10-10
CA2221288A1 (en) 1997-09-25
EP0827342A1 (en) 1998-03-04
AU697471B2 (en) 1998-10-08
EP0827342A4 (en) 2000-10-04
EP0827342B1 (en) 2013-02-27

Similar Documents

Publication Publication Date Title
JP4865757B2 (ja) 限定されたビット数を用いる画像処理のための装置、画像処理システム、カメラモジュールおよび画像処理用回路
US6696993B2 (en) Variable length coding
ES2328916T3 (es) Coeficientes de transformacion de codificacion en codificadores y/o descodificadores de imagenes/video.
TWI685245B (zh) 資料編碼及解碼
RU2324302C1 (ru) Способ кодирования флагов в слое, используя корреляцию между слоями, способ и устройство для декодирования кодированных флагов
TWI696381B (zh) 用於非4:4:4色度子採樣之顯示串流壓縮(dsc)之熵寫碼技術
US20050015248A1 (en) Variable length coding method and variable length decoding method
JP4491349B2 (ja) ビデオ・データのイントラ符号化方法及び装置
JPS6226633B2 (ja)
KR100338198B1 (ko) 부호화 장치와 복호 장치, 부호화 방법과 복호 방법, 및화상 처리 장치
CN117915092A (zh) 数据编码和解码方法、数据编码和解码设备及存储介质
US6744925B2 (en) Encoding apparatus, decoding apparatus, encoding method, and decoding method
JP2017192078A (ja) 画像符号化装置及びその制御方法
JP2020527303A (ja) ビットプレーン符号化
US6636641B1 (en) Encoding apparatus, decoding apparatus, encoding method and decoding method
US6631161B1 (en) Method and system for compressing motion image information
WO1997035434A1 (en) Encoder, decoder, their methods, and image processor
JP3218226B2 (ja) 符号化装置及び復号装置及びそれらの方法及び画像処理装置
CA2320580C (en) Encoding apparatus, decoding apparatus, encoding method, decoding method

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 97190213.5

Country of ref document: CN

AK Designated states

Kind code of ref document: A1

Designated state(s): AU CA CN JP KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH DE DK ES FI FR GB GR IE IT LU MC NL PT SE

ENP Entry into the national phase

Ref document number: 2221288

Country of ref document: CA

Ref document number: 2221288

Country of ref document: CA

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 1997907276

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 1019970708253

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 08952723

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application
CFP Corrected version of a pamphlet front page

Free format text: TITLE IN JAPANESE LANGUAGE CORRECTED

WWP Wipo information: published in national office

Ref document number: 1997907276

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 2000 2000706530

Country of ref document: KR

Kind code of ref document: A

WWG Wipo information: grant in national office

Ref document number: 1019970708253

Country of ref document: KR