[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

TWI822299B - 判定半導體記憶體的最佳讀取電壓之記憶體系統及方法 - Google Patents

判定半導體記憶體的最佳讀取電壓之記憶體系統及方法 Download PDF

Info

Publication number
TWI822299B
TWI822299B TW111133397A TW111133397A TWI822299B TW I822299 B TWI822299 B TW I822299B TW 111133397 A TW111133397 A TW 111133397A TW 111133397 A TW111133397 A TW 111133397A TW I822299 B TWI822299 B TW I822299B
Authority
TW
Taiwan
Prior art keywords
voltage
distribution
range
read
voltage range
Prior art date
Application number
TW111133397A
Other languages
English (en)
Other versions
TW202338844A (zh
Inventor
中川貴史
Original Assignee
日商鎧俠股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商鎧俠股份有限公司 filed Critical 日商鎧俠股份有限公司
Publication of TW202338844A publication Critical patent/TW202338844A/zh
Application granted granted Critical
Publication of TWI822299B publication Critical patent/TWI822299B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50004—Marginal testing, e.g. race, voltage or current testing of threshold voltage

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

實施例提供具有改善可靠度的記憶體系統與判定半導體記憶體的最佳讀取電壓的方法。 一種記憶體系統包括第一和第二記憶體單元，以及控制器，被組態為將具有第一值的資料寫入第一記憶體單元中並且將具有第二值的資料寫入第二記憶體單元中，透過執行追蹤處理判定第一電壓，並使用第一電壓從記憶體單元讀取資料。在追蹤處理中，控制器執行複數個讀取操作，以判定記憶體單元的第一分佈；基於第一分佈估計第一記憶體單元的第二分佈；基於第一分佈與第二分佈之間的差值計算第二記憶體單元的第三分佈；以及基於第二分佈與第三分佈判定在第三電壓內的電壓為第一電壓。

Description

判定半導體記憶體的最佳讀取電壓之記憶體系統及方法
本文所述實施例一般相關於一種判定半導體記憶體的最佳讀取電壓之記憶體系統及方法。 相關申請案之交叉參考
本申請案是基於且請求日本專利申請案No.2022-043988(2022年3月18日提出)之優先權，藉由參照而將其完整內容併入本文中。
已知一種記憶體系統，其包括能夠以非揮發性方式儲存資料的記憶體裝置與控制該記憶體裝置的控制器。
實施例提供具有改善可靠度的記憶體系統與判定半導體記憶體的最佳讀取電壓的方法。
通常，根據一個實施例，根據一實施例的記憶體系統包括半導體記憶體和控制器。半導體記憶體包括複數個記憶體單元，每個記憶體單元被組態以儲存具有根據其臨界值電壓的至少第一值和第二值中的一者的資料，該第一值對應於在第一電壓範圍內的臨界值電壓，該第二值對應於在第二電壓範圍內的臨界值電壓。控制器被組態以寫入具有第一值的資料到複數個記憶體單元中複數個第一記憶體單元中各者，寫入具有第二值的資料到複數個記憶體單元中複數個第二記憶體單元中各者，透過執行對複數個記憶體單元的追蹤處理判定第一電壓，以及在追蹤處理後的讀取處理中使用第一電壓從複數個記憶體單元讀取資料。控制器被組態以使用第三電壓範圍內的複數個讀取電壓執行複數個讀取操作，該第三電壓範圍包括一部分的第一電壓範圍與一部分的第二電壓範圍，以判定複數個記憶體單元的第一分佈，基於第一分佈估計複數個第一記憶體單元在第三電壓範圍內的第二分佈，基於第一分佈與第二分佈之間的差值計算複數個第二記憶體單元在第三電壓範圍內的第三分佈，以及基於第二分佈與第三分佈判定在第三電壓範圍內的電壓為第一電壓。
在下文中，將參考隨附圖式以說明實施例。此外，在以下說明中，相同的參考編號指稱具有基本相同功能和組態的組件。當需要區分具有相同組態的組件時，可以在相同的參考編號的末尾添加不同的字元或數字。 1. 實施例 1.1 組態 1.1.1 記憶體系統
將參照圖1描述記憶體系統的組態實例。圖1是描繪根據一實施例的資訊處理系統的組態的實例的方塊圖，該資訊處理系統包括主機裝置與記憶體系統。
記憶體系統1包括控制器10以及記憶體裝置20。
記憶體系統1例如是固態硬碟(固態硬碟)或如SD®卡。記憶體系統1例如與外部主機裝置2通訊。記憶體系統1儲存用於主機裝置2之資料。再者，記憶體系統1儲存用於主機裝置2之資料。
控制器10可以組態有積體電路，例如系統單晶片(SoC)。控制器10接收來自主機裝置2的命令。控制器10的每個組件的功能可以透過專用硬體、執行程式的處理器(例如，韌體)或其組合來實現。控制器10基於接收的命令控制記憶體裝置20。具體地，控制器10基於從主機裝置2接收的寫入命令將被命令要寫入的資料寫入到記憶體裝置20中。進一步，控制器10基於從主機裝置2接收的讀取命令將從記憶體裝置20讀取的資料發送至主機裝置2。
記憶體裝置20例如是半導體記憶體。記憶體裝置20例如是NAND類型快閃記憶體。在下文中，記憶體裝置20將被稱為NAND記憶體20。NAND記憶體20包括複數個記憶體單元電晶體。NAND記憶體20以非揮發性方式儲存資料。NAND記憶體20透過NAND匯流排連接至控制器10。
NAND匯流排根據NAND介面標準透過個別訊號線發送與接收各種訊號。各種訊號例如包括IO＜7:0＞、/CE、CLE、ALE、/WE、/RE以及/RB。訊號/CE是晶片啟用訊號。訊號/CE是用於啟用NAND記憶體20的訊號。訊號CLE是命令鎖存器啟用訊號。在訊號CLE處於「高(H)」位準時，訊號CLE向NAND記憶體20通知有關發送到NAND記憶體20的訊號IO＜7:0＞是命令。訊號ALE是位址鎖存器啟用訊號。在訊號ALE處於「高(H)」位準時，訊號ALE向NAND記憶體20通知有關發送到NAND記憶體20的訊號IO＜7:0＞是位址。訊號/WE是寫入啟用訊號。訊號/WE指示NAND記憶體20接收訊號IO＜7:0＞。訊號/RE是讀取啟用訊號。訊號/RE指示NAND記憶體20輸出訊號IO＜7:0＞。訊號/RB是就緒繁忙訊號。訊號/RB指示NAND記憶體20是在就緒狀態(能夠接收來自外部命令的狀態)或繁忙狀態(不能夠接收來自外部命令的狀態)。
訊號IO＜7:0＞例如是8位元寬度訊號。在控制器10與NAND記憶體20.之間發送與接收訊號IO＜7:0＞。訊號IO＜7:0＞包括位址、命令和資料。該命令是一種控制NAND記憶體20的訊號。資料包括讀取資料與寫入資料。 1.1.2 控制器
控制器10包括處理器(CPU：中央處理單元)11、嵌入式記憶體12、緩衝記憶體13、主機I/F(例如，主機介面電路)14、NAND I/F(例如，NAND介面電路)15、以及錯誤檢查與校正(ECC)電路16。
處理器11控制控制器10的總體操作。處理器11例如發出命令，用於指示NAND記憶體20執行各種操作，該各種操作包括寫入操作、讀取操作與抹除操作。
嵌入式記憶體12例如是半導體記憶體，諸如靜態隨機存取記憶體(SRAM)。嵌入式記憶體12用作處理器11的工作區。嵌入式記憶體12儲存器用於管理NAND記憶體20的韌體、包括複數個壓縮資料表的各種管理表等等。
緩衝記憶體13例如是半導體記憶體，諸如動態隨機存取記憶體(DRAM)。緩衝記憶體13暫時儲存從主機裝置2接收的寫入資料、控制器10從NAND記憶體20接收的讀取資料等等。注意，緩衝記憶體13可以設置在控制器10的外部。
主機介面電路14通過主機匯流排連接至主機裝置2。主機匯流排例如是根據各種標準操作的公車，包括PCIe(PCI EXPRESS®(週邊組件快速互連))、UFS(通用快閃儲存器)、SD®介面、SAS(串列連接SCSI(小型電腦系統介面)))、SATA(串列ATA(高級技術附件))或NVMe(NVM EXPRESS®(非揮發性快速記憶體))。主機介面電路14負責控制器10與主機裝置2之間的通訊。主機介面電路14例如發送從主機裝置2接收到的命令與資料至處理器11與緩衝記憶體13各者。
NAND介面電路15透過NAND匯流排連接至NAND記憶體20。NAND匯流排例如是根據Toggle NAND(Toggle DDR)標準或Open NAND Flash Interface(ONFI)標準操作的匯流排。NAND介面電路15負責與NAND記憶體20的通訊。NAND介面電路15根據處理器11的指令向NAND記憶體20發送命令、位址和寫入資料。再者，NAND介面電路15接收來自NAND記憶體20的讀取資料。
ECC電路16對儲存在NAND記憶體20中的資料執行錯誤檢查與校正處理。更具體地，ECC電路16在資料寫入期間產生錯誤校正碼，並將錯誤校正碼添加到正在寫入的資料中。錯誤校正碼例如是諸如Bose-Chaudhuri-Hocquenghem(BCH)碼、Reed-Solomon(RS)碼等的硬決策解碼的碼，或諸如低密度同位檢查(LDPC)碼等的軟決策解碼的碼。此外，在資料讀取處理中，ECC電路16對錯誤校正碼進行解碼，並檢測其中是否有錯誤位元。當檢測到錯誤位元時，ECC電路16透過指定錯誤位元的位置進行錯誤校正。 1.1.3 控制器的功能組件
將參照圖2描述根據實施例的控制器10的功能組件的實例。圖2是描繪根據該實施例在控制器中功能組件的圖式。
處理器11包括各種功能單元，諸如追蹤控制單元101、讀取控制單元102、標籤產生單元103以及直方圖計算單元104。緩衝記憶體13包括讀取資料記憶體單元131。應注意，控制器10可實作各種功能單元，諸如追蹤控制單元101、讀取控制單元102、標籤產生單元103以及直方圖計算單元104作為專用硬體。
追蹤控制單元101控制後述之臨界值電壓追蹤處理，以及基於直方圖估計最佳讀取電壓。直方圖是表示臨界值電壓分別屬於複數個電壓範圍的多個記憶體單元電晶體(通電單元的數量)的分佈圖。更具體地，追蹤控制單元101控制讀取控制單元102和標籤產生單元103，以產生分配給每個記憶體單元電晶體的標籤。標籤是用於區別電壓範圍的識別符，該電壓範圍包括各記憶體單元電晶體的臨界值電壓。此外，追蹤控制單元101透過使用與標籤對應的通電單元的數量來判定最佳讀取電壓。
讀取控制單元102發出用於執行讀取操作的讀取命令到達NAND記憶體20。例如當產生標籤時，讀取控制單元102發出複數個讀取命令以搜尋包括各記憶體單元電晶體的臨界值電壓的電壓範圍。
讀取資料記憶體單元131透過對NAND記憶體20執行的讀取操作儲存從記憶體單元電晶體讀取的資料。此外，讀取資料記憶體單元131儲存器分配給每個記憶體單元電晶體的標籤。
標籤產生單元103透過使用儲存在讀取資料記憶體單元131中的資料產生要分配給各記憶體單元電晶體的標籤。
直方圖計算單元104基於儲存在讀取資料記憶體單元131中的各個記憶體單元電晶體的標籤計算要分配該相同標籤的記憶體單元電晶體的數量。然後，直方圖計算單元104計算表示對應於每個標籤的通電單元的數量分佈的直方圖。 1.1.4 NAND記憶體的組態
接著，參照圖3說明根據實施例的NAND記憶體20的組態的實例。圖3是描繪根據該實施例的NAND記憶體的組態的實例的方塊圖。
NAND記憶體20包括記憶體單元陣列21、輸入/輸出電路22、邏輯控制電路23、暫存器24、定序器25、電壓產生電路26、列解碼器模組27以及感測放大器模組28。
記憶體單元陣列21包括複數個區塊BLK(BLK0、BLK1等等)。各個區塊BLK是能夠以非揮發性方式儲存資料的一組複數個記憶體單元電晶體，並且例如被用作資料的抹除單元。進一步，複數個位元線與與複數個字線被設置在記憶體單元陣列21中。一個記憶體單元電晶體例如與一位元線與一字線相關聯。
輸入/輸出電路22發送與接收訊號IO＜7:0＞到達與來自該控制器10。輸入/輸出電路22將訊號IO＜7:0＞中的命令與位址發送至暫存器24。輸入/輸出電路22向/從感測放大器模組28發送/接收寫入資料和讀取資料。
邏輯控制電路23接收來自控制器10的訊號/CE、CLE、ALE、/WE以及/RE。進一步，邏輯控制電路23發送訊號/RB至控制器10。
暫存器24儲存命令與位址。暫存器24發送該位址至列解碼器模組27與感測放大器模組28，並將命令發送至定序器25。
定序器25接收命令，並根據基於接收的命令的序列控制整個NAND記憶體20。
電壓產生電路26基於來自定序器25的指令，產生諸如寫入、讀取、抹除或等等操作所需的電壓。電壓產生電路26供應產生電壓至記憶體單元陣列21、列解碼器模組27以及感測放大器模組28。
列解碼器模組27接收來自暫存器24的位址中的列位址，並基於該列位址選擇區塊BLK。此外，來自電壓產生電路26的電壓經由列解碼器模組27被發送至選擇的區塊BLK。
在資料讀取操作期間，感測放大器模組28感測到從記憶體單元電晶體讀取到位元線的資料，並發送該感測資料到輸入/輸出電路22。在資料寫入操作期間，感測放大器模組28發送寫入資料通過位元線到達記憶體單元電晶體。再者，感測放大器模組28接收來自暫存器24的位址中的行位址(column address)，並基於行位址輸出該行的資料。 1.1.5 記憶體單元陣列的組態
接著，參照圖4說明根據實施例的NAND記憶體20的記憶體單元陣列21中各區塊BLK的組態的實例。圖4是描繪根據該實施例的NAND記憶體的記憶體單元陣列中區塊組態的實例的電路圖。
區塊BLK包括例如四個字串單元SU(SU0、SU1、SU2和SU3)。每個字串單元SU包括複數個NAND字串NS。
每個NAND字串NS包括例如八個記憶體單元電晶體MT(MT0至MT7)、選擇電晶體STD和選擇電晶體STS。注意，每個NAND字串NS的記憶體單元電晶體MT的數量不限於八個。每個記憶體單元電晶體MT包括堆疊閘極，該堆疊閘極包括控制閘極與電荷儲存層。各個記憶體單元電晶體MT串聯連接在選擇電晶體STD和STS之間。注意，在以下描述中，術語「連接」還包括插入另一個導電元件的情況。
在某個區塊BLK中，字串單元SU0至SU3的選擇電晶體STD的閘極分別連接至選擇閘極線SGD0至SGD3。此外，區塊BLK中的所有字串單元SU的選擇電晶體STS的閘極共同連接至選擇閘極線SGS。同一區塊BLK中的記憶體單元電晶體MT0到MT7的控制閘極分別連接到字線WL0到WL7。也就是說，同一位址的字線WL共同連接到同一區塊BLK中的所有字串單元SU，以及選擇閘極線SGS共同連接到同一區塊BLK中的所有字串單元SU。同時，一選擇閘極線SGD連接到同一區塊BLK中的僅一個字串單元SU。
另外，在記憶體單元陣列21中排列成矩陣形狀的NAND字串NS中，同一列的NAND字串NS的選擇電晶體STD的另一端連接到p個位元線BL(BL0~BL(p-1))中任一者。數字p是自然數。此外，位元線BL共同連接至複數個區塊BLK中同一行的NAND字串NS。
進一步，選擇電晶體STS的另一端連接到源極線CELSRC。源極線CELSRC共同連接到複數個區塊BLK中的複數個NAND字串NS。
如上所述，例如，對同一區塊BLK中的記憶體單元電晶體MT一併抹除資料。相反地，可以針對共同連接到任何區塊BLK的任何字串單元SU中的任何一條字線WL的複數個記憶體單元電晶體MT共同地讀取和寫入資料。在一個字串單元SU中共享字線WL的這樣一組記憶體單元電晶體MT將被稱為例如單元(cell unit)CU。即，單元CU是共同地執行寫入或讀取操作的一組記憶體單元電晶體MT。單元CU對應於例如一個儲存區域或一組複數個儲存區域。一個單元CU的寫入或讀取操作是針對其中一個儲存區域執行的。這種儲存區域的單位將被稱為「頁」。 1.1.6 記憶體單元電晶體的臨界值分佈
參照圖5說明根據實施例的NAND記憶體20的記憶體單元電晶體MT的臨界值電壓分佈。圖5是描繪根據該實施例的NAND記憶體中記憶體單元電晶體的臨界值電壓分佈的視圖。圖5描繪根據實施例的NAND記憶體20中的記憶體單元電晶體MT的臨界值電壓分佈的實例。在圖5描繪的臨界值電壓分佈中，垂直軸線對應於記憶體單元電晶體MT的數量，以及水平軸線對應於記憶體單元電晶體MT的臨界值電壓。
如圖5所描繪，在根據實施例的NAND記憶體20中，例如，複數個記憶體單元電晶體MT的臨界值電壓形成八個臨界值電壓分佈。在下文中，八個臨界值電壓分佈將被稱為「S0」狀態、「S1」狀態、「S2」狀態、「S3」狀態、「S4」狀態、「S5」狀態、「S6」狀態和「S7」狀態的臨界值電壓(按上升順序排列)。
「S0」狀態例如對應於資料的抹除狀態。「S0」狀態中包括記憶體單元電晶體MT的臨界值電壓低於電壓R1。
「S1」至「S7」狀態對應於其中電荷被注入到記憶體單元電晶體MT的電荷儲存層中的狀態。「S1」狀態中包括記憶體單元電晶體MT的臨界值電壓等於或高於電壓R1並且低於電壓R2(R2＞R1)。「S2」狀態中包括記憶體單元電晶體MT的臨界值電壓等於或高於電壓R2並且低於電壓R3(R3＞R2)。「S3」狀態中包括記憶體單元電晶體MT的臨界值電壓等於或高於電壓R3並且低於電壓R4(R4＞R3)。「S4」狀態中包括記憶體單元電晶體MT的臨界值電壓等於或高於電壓R4並且低於電壓R5(R5＞R4)。「S5」狀態中包括記憶體單元電晶體MT的臨界值電壓等於或高於電壓R5並且低於電壓R6(R6＞R5)。「S6」狀態中包括記憶體單元電晶體MT的臨界值電壓等於或高於電壓R6並且低於電壓R7(R7＞R6)。「S7」狀態中包括記憶體單元電晶體MT的臨界值電壓等於或高於電壓R7並且低於電壓VREAD(VREAD＞R7)。電壓VREAD是當施加到記憶體單元電晶體MT的控制閘極時用於通電記憶體單元電晶體MT的電壓，而不管記憶體單元電晶體MT的臨界值電壓是否屬於「S0」狀態到「S7」狀態中的任何一個狀態。
當電壓被施加到記憶體單元電晶體MT的控制閘極時，假若記憶體單元電晶體MT具有的臨界值電壓低於該施加電壓，則記憶體單元電晶體MT被通電(ON)。當電壓被施加該控制閘極時，假若記憶體單元電晶體MT具有的臨界值電壓等於或高於該施加電壓，則記憶體單元電晶體MT被斷電(OFF)。
將不同的3位元資料分別分配給上述記憶體單元電晶體MT的八個臨界值電壓分佈。下面列出了分配給臨界值電壓分佈的資料實例。分配給每個狀態的資料與對應的狀態相關聯地以「高位元、中位元和低位元」的順序表示。 「S0」狀態：「1、1、1」資料 「S1」狀態：「1、1、0」資料 「S2」狀態：「1、0、0」資料 「S3」狀態：「0、0、0」資料 「S4」狀態：「0、1、0」資料 「S5」狀態：「0、1、1」資料 「S6」狀態：「0、0、1」資料 「S7」狀態：「1、0、1」資料
在上述資料分配中，由低位元進行組態的1頁資料(低頁資料，lower page data)分別透過使用電壓R1和R5的讀取操作來判定。由中位元進行組態的1頁資料(中頁資料，medium page data)分別透過使用電壓R2、R4和R6的讀取操作來判定。由高位元進行組態的1頁資料(高頁資料，higher page data)分別透過使用電壓R3和R7的讀取操作來判定。 1.2 操作
將描述根據實施例之記憶體系統1的操作。注意，在根據實施例的記憶體系統1的描述中，為了簡化描述，將以使用電壓R1至R7中的任一個的讀取電壓執行讀取操作的情況為例。 1.2.1 移位讀取操作
首先，在根據該實施例的記憶體系統1中執行移位讀取操作將參照圖6A與6B進行說明。圖6A與6B是描繪根據該實施例的記憶體系統中執行移位讀取操作的視圖。例如，當資料不能正確地以預設讀取電壓讀取哪些資料時，執行移位讀取操作。
如圖6A所示，緊接著寫入操作之後，狀態「S(m-1)」(m表示1以上且7以下的整數)的臨界值電壓分佈與狀態「Sm」的臨界值電壓分佈彼此分離。因此，控制器10將讀取電壓Rm設置為狀態「S(m-1)」和「Sm」的臨界值電壓分佈之間的預設讀取電壓Rmdef，從而可以正確讀取資料。
然而，由於諸如干擾等因素，記憶體單元電晶體MT的臨界值電壓可能會波動。結果，每個狀態的電壓的分佈寬度可能被加寬，或者每個狀態的臨界值電壓分佈的眾數值(即，最常出現的值)可能改變。結果，如圖6B所示，相鄰分佈可以彼此重疊。當相鄰分佈相互重疊時，當從記憶體單元電晶體MT讀取寫入操作的時間與當利用讀取電壓Rmdef執行讀取操作時不同(差集)的資料，這對應於圖6B中的斜角線部分。更具體地，在狀態「S(m-1)」的臨界值電壓分佈中，具有等於或高於讀取電壓Rmdef的臨界值電壓的記憶體單元電晶體MT的資料變成錯誤位元。再者，在狀態「Sm」的臨界值電壓分佈中，具有低於讀取電壓Rmdef的臨界值電壓的記憶體單元電晶體MT的讀取資料變成錯誤位元。此外，當錯誤位元數量超過ECC電路16的可校正錯誤位元數量時，將無法糾正資料。
當錯誤位數(即，位元錯誤的數量)相對較大時，控制器10將錯誤位元數減少的電壓(例如，圖6B中的讀取電壓Rmopt)設置為新的讀取電壓Rm。讀取電壓Rmopt例如高於讀取電壓Rmdef。
這樣，移位讀取操作是透過設定電壓所執行的讀取操作，該設定之電壓是透過移位預設讀取電壓Rmdef一如讀取電壓Rm之特定電壓所獲得。 1.2.2 總體操作
接著，將描述包括根據實施例的記憶體系統1的臨界值電壓追蹤處理的總體操作。
為了最小化錯誤位元數量，期望利用最佳讀取電壓Rmopt執行移位讀取操作，其中圖6B的該斜角線部分之面積將變成最小。在下面的描述中，「opt」將被附加到每個狀態的最佳讀取電壓的末尾。
在下文中，將與包括臨界值電壓追蹤處理的總體操作一起描述作為用於搜尋最佳讀取電壓Rmopt(R1opt至R7opt)的操作之一的臨界值電壓追蹤處理。 1.2.2.1 總體操作流程
將參照圖7描述根據實施例的包括記憶體系統1中執行的臨界值電壓追蹤處理的總體操作的流程。圖7是描繪根據該實施例的記憶體系統之總體操作的流程的流程圖。
當在利用預設讀取電壓Rmdef執行的讀取操作中檢測到的錯誤位元數量超過錯誤可校正位元數量時，控制器10使用從預設讀取電壓Rmdef移位的讀取電壓Rmasm執行移位讀取操作(ST1)。讀取控制單元102發出用於使用讀取電壓Rmasm在NAND記憶體20中執行讀取操作的讀取命令。NAND記憶體20基於讀取命令執行讀取操作(圖7中的移位讀取操作)，並將讀取的資料發送到控制器10。在下面的描述中，對於用於ST1的移位讀取操作所用的讀取電壓，「asm」將被附加到每個狀態的讀取電壓的末尾。
ECC電路16執行錯誤檢測和錯誤校正處理。此外，控制器10判定錯誤校正是否成功(ST2)。當判定錯誤校正成功時(ST2；是)，控制器10獲取錯誤校正成功的狀態，並且終止操作。當判定錯誤校正不成功時(ST2；否)，處理繼續至ST3。
控制器10執行臨界值電壓追蹤處理以判定降低了錯誤位元數量的新讀取電壓Rm(ST3)。將在下文描述有關臨界值電壓追蹤處理的細節。
控制器10使用判定的新讀取電壓Rm執行移位讀取操作(ST4)。讀取控制單元102發出用於使用新讀取電壓Rm在NAND記憶體20中執行移位讀取操作的讀取命令。NAND記憶體20基於讀取命令執行移位讀取操作，並將讀取的資料發送到控制器10。
ECC電路16執行錯誤檢測和錯誤校正處理。接著，控制器10判定錯誤校正是否成功(ST5)。當判定錯誤校正成功時(ST5；是)，控制器10獲取錯誤校正成功的狀態，並且終止操作。當判定錯誤校正不成功時(ST5；否)，處理繼續至ST6。
當判定錯誤校正不成功時(ST5；否)，控制器10執行其他重試處理(ST6)。
整個操作由上述操作終止。 1.2.2.2 臨界值電壓追蹤處理
將參照圖8描述根據實施例的記憶體系統1中執行的臨界值電壓追蹤處理(ST3)的流程。圖8是描繪根據該實施例的記憶體系統中執行的臨界值電壓追蹤處理的流程的流程圖。
控制器10計算狀態S(m-1)和「Sm」的臨界值電壓分佈的谷區中的檢測直方圖h d(ST11)。以下，也將ST11的處理稱為檢測直方圖的計算處理。這裡，谷區是以讀取電壓Rmasm為中心的電壓範圍。檢測直方圖h d是其中臨界值電壓屬於包括在谷區中各複數個電壓範圍的記憶體單元電晶體MT數量(通電單元的數量)的直方圖(例如，分佈圖)。如上所述，每個電壓範圍都由標籤識別。將在下文中描述檢測直方圖的計算處理的細節。
追蹤控制單元101透過使用檢測直方圖h d檢測當判定最佳讀取電壓Rmopt(下文中簡單稱為電壓判定的標籤範圍)時要使用的標籤的範圍(ST12)。以下，ST12的處理也將被稱為電壓判定的標籤範圍的檢測處理。將在下文中描述電壓判定的標籤範圍的檢測處理的細節。
追蹤控制單元101估計對應於狀態「S(m-1)」與「S(m)」中一者的直方圖(文後稱為第一直方圖)(ST13)。以下，ST13的處理將被稱為第一直方圖的估計處理。這裡，與每個狀態對應的直方圖是由屬於緊接在寫入操作之後的狀態的記憶體單元電晶體MT(即，被程式化為具有與該狀態對應的臨界值電壓的記憶體單元電晶體MT)組態的直方圖。此外，在以下說明中，屬於緊接在寫入操作之後的各狀態的記憶體單元電晶體MT將簡單稱為屬於該狀態的記憶體單元電晶體MT。
如圖6B所示，複數個記憶體單元電晶體MT中屬於狀態「S(m-1)」的一些記憶體單元電晶體MT可能由於干擾等造成具有高於預設讀取電壓Rmdef的臨界值電壓。在本實施例中，追蹤控制單元101對電壓判定的檢測標籤範圍內的低電壓側範圍進行檢測直方圖h d的配適，以估計與狀態「S(m-1)」對應的直方圖h (m-1)。將在下文描述有關配適的細節。這裡，低電壓側範圍是在與電壓判定的標籤範圍相對應的電壓範圍中包括最小電壓的一側的範圍。另外，在以下的說明中，將包含與電壓判定的標籤範圍對應的電壓範圍中最大電壓的範圍、與低電壓側範圍連續的範圍稱為高電壓側範圍。
在此，A與B的比率將被稱為臨界值電壓的重疊值，其中A是屬於具有特定臨界值電壓且屬於狀態「S(m-1)」的記憶體單元電晶體MT的數量且B是屬於具有相同特定臨界值電壓且屬於狀態「Sm」的記憶體單元電晶體MT的數量。應注意重疊值不超過1。亦即，當A≥B時，重疊值是B/A。當A＜B時，重疊值是A/B。在A=B的情況下，重疊值變為最大值。再者，在臨界值電壓特定範圍內的重疊值的平均值將被稱為狀態「Sm」與「S(m-1)」各自臨界值電壓分佈的重疊。再者，在所附說明中，狀態「Sm」與「S(m-1)」的各自臨界值電壓分佈的重疊將被簡單稱為臨界值電壓分佈的重疊。
在本實施例中，假設臨界值電壓分佈的重疊部分在低電壓側範圍內小於在高電壓側範圍內者。在本實施例中，第一直方圖為直方圖h (m-1)。
參照回圖8，追蹤控制單元101基於估計直方圖h (m-1)與檢測直方圖h d計算對應於狀態「Sm」與「S(m-1)」的其他狀態的直方圖(本文稱為第二直方圖)(ST14)。以下，也將ST14的處理稱為第二直方圖的計算處理。在本實施例中，追蹤控制單元101計算對應於狀態「Sm」的直方圖h m。即，本實施例中的第二直方圖為直方圖h m。
此外，追蹤控制單元101透過使用直方圖h (m-1)和h m將最佳讀取電壓Rmopt判定為新讀取電壓Rm(ST15)。以下，也將ST15的處理稱為最佳讀取電壓的判定處理。
透過上述操作，終止臨界值電壓追蹤處理。 1.2.2.2.1 檢測直方圖的計算處理
將參照圖9描述根據實施例的記憶體系統1中執行的檢測直方圖的計算處理(ST11)的概述。圖9是描繪根據該實施例的記憶體系統中執行的檢測直方圖的計算處理的概要的視圖。
在檢測直方圖的計算處理中，控制器10計算與臨界值電壓分佈(由圖9中的單點劃線表示)對應的通電單元數量的直方圖，其中狀態「S(m-1)」與「Sm」的各自臨界值電壓分佈彼此重疊。
更明確地，追蹤控制單元101設定一範圍，其高於電壓Rm_(N+1)(＜Rmasm)並等於或低於電壓Rm_1(＞Rmasm) (稱為檢測直方圖的計算的電壓範圍)，其中心在移位讀取操作ST1中所用的讀取電壓Rmasm，該範圍作為足夠包括兩狀態間谷區的一電壓範圍。「N」是一個正整數。檢測直方圖的計算的電壓範圍比例如與電壓判定的標籤範圍對應的電壓範圍更寬。
追蹤控制單元101將檢測直方圖的計算的電壓範圍劃分成連續N個電壓範圍，其各具有電壓範圍ΔR。亦即，追蹤控制單元101將檢測直方圖的計算的電壓範圍劃分成連續N個電壓範圍包括：高於電壓Rm_(N+1)且等於或低於電壓Rm_N的一範圍、高於電壓Rm_N且等於或低於電壓Rm_(N-1)的一範圍、...、高於電壓Rm_3且等於或低於電壓Rm_2的一範圍、以及高於電壓Rm_2且等於或低於電壓Rm_1的一範圍。這裡，Rm_N=Rm_(N+1)+ΔR，Rm_(N-1)=Rm_N+ΔR，Rm_2=Rm_3+ΔR，以及Rm_1= Rm_2+ΔR。
控制器10以各自的電壓Rm_(N+1)、Rm_N、...、Rm_2和Rm_1執行複數個移位讀取操作。此外，標籤產生單元103基於透過複數個移位讀取操作讀取的資料，檢測每個記憶體單元電晶體MT的臨界值電壓屬於(N+2)個電壓範圍內，即，在N個電壓範圍內的一電壓範圍內，在等於或低於電壓Rm_(N+1)的電壓範圍內，以及在高於電壓Rm_1的電壓範圍內。此外，標籤產生單元103基於檢測結果產生每個記憶體單元電晶體MT的標籤。
直方圖計算單元104基於各記憶體單元電晶體MT的產生標籤計算(N+2)電壓範圍各者中通電單元的數量。
文後，將詳細描述檢測直方圖的計算處理。 (檢測直方圖的計算處理的流程)
將參照圖10描述根據實施例的記憶體系統1中執行的檢測直方圖的計算處理的流程。圖10是描繪根據該實施例的記憶體系統中執行的檢測直方圖的計算處理的流程的流程圖。
在ST21中，追蹤控制單元101將變數「n」設置為1(n=1)。這裡，「n」是1以上且(N+1)以下的整數，是在檢測出的直方圖的計算處理中的循環處理中使用的變數。
控制器10使用讀取電壓Rm_n執行移位讀取操作(ST22)。讀取控制單元102發出用於使用讀取電壓Rm_n在NAND記憶體20中執行移位讀取操作的讀取命令。NAND記憶體20基於讀取命令執行移位讀取操作，並將每記憶體單元電晶體MT之1位元讀取資料發送到控制器10。控制器10將讀取的資料儲存在例如嵌入式記憶體12中。
追蹤控制單元101判定變數「n」是否等於或大於5並且小於(N+1)(ST23)。當判定變數「n」等於或大於5且小於(N+1)時(ST23；是)，處理繼續到ST24。當判定變數「n」等於或大於(N+1)且小於5 P時(ST23；否)，處理繼續到ST25。
標籤產生單元103在使用Rm_1以上且Rm_n以下的讀取電壓執行的複數次(5次以上)移位讀取操作中基於讀取資料執行資料壓縮(ST24)。注意，ST24的處理是可選的，因此標籤產生單元103可以不執行ST24的處理。
追蹤控制單元101判定變數「n」是否是(N+1) (ST25)。當判定變數「n」是(N+1)時(ST25；是)，處理繼續到ST27。當判定變數「n」是小於(N+1)時(ST25；否)，處理繼續到ST26。
追蹤控制單元101增量該變數「n」(ST26)且處理繼續到ST22。如上所述，控制器10重複ST22到ST26的處理，直到控制單元101判定變數「n」是(N+1)(ST25；是)。
標籤產生單元103基於透過循環處理ST22至ST26獲得的各記憶體單元電晶體MT的(N+1)位元讀取資料產生與各記憶體單元電晶體MT對應的標籤(ST27)。將在下文描述有關標籤產生的細節。
直方圖計算單元104透過使用產生的標籤來計算檢測直方圖h d(ST28)。將在下文中描述檢測直方圖h d的計算結果的細節。
透過上述操作，檢測直方圖h d的計算處理被終止。
此外，標籤產生單元103可以透過在ST22至ST26的各循環處理中多次執行資料壓縮處理(ST24)，將透過(N+1)次讀取操作獲得的(N+1)位元讀取資料壓縮為5位元寬的資料。標籤產生單元103使用例如儲存在嵌入式記憶體12中的(N-4)個壓縮資料表將(N+1)位元讀取資料壓縮為5位元寬的資料。對應(N-4)壓縮資料表分別對應第五循環處理(n=5)到第N個循環處理(n=N)。每個壓縮資料表是一個將循環處理中的5位元寬資料與該資料對應的壓縮4位元寬資料相關聯的表。
更明確的，在第五循環處理中，透過使用對應於第五循環處理的壓縮資料表，標籤產生單元103壓縮第一到第五循環處理的讀取資料(5位元寬資料)成為4位元寬資料。類似地，在第n個循環處理中，標籤產生單元103透過使用與第n個循環處理對應的壓縮資料表來壓縮在第(n-1)個循環處理中的4位元寬資料以及第n循環處理中的讀取資料成為4位元寬資料。注意，標籤產生單元103在最後的第(N+1)個循環處理(n=(N+1))中不執行資料的壓縮處理。亦即，在第(N+1)循環處理中，標籤產生單元103從第N循環處理中壓縮的4位元寬資料與第(N+1)循環處理中讀取資料獲得5位元寬資料。
透過基於循環處理之資料依序壓縮，標籤產生單元103可將(N+1)位元讀取資料壓縮成5位元寬資料。更明確地，標籤產生單元103壓縮N位元讀取資料成為4位元寬度資料，並將該4位元寬度資料與最終第(N+1)循環處理中讀取資料相加(n=(N+1))，從而使(N+1)位元讀取資料成為5位元寬資料。 (直方圖的計算)
將參照圖11更詳細地描述當計算檢測到的直方圖h d(ST27)時使用的標籤的產生。圖11是描繪根據該實施例的記憶體系統中執行的使用讀取資料產生標籤的視圖。
在圖11所示的表中，在每一列中，排列了可以在與相關列對應的循環處理中從記憶體單元電晶體MT讀取的讀取資料。第一循環處理、第二循環處理、...、第N循環處理和第(N+1)循環處理中的各個讀取資料在列方向上依次排列。此外，在每一行中，排列具有包括在對應於同一行的電壓範圍中的臨界值電壓的記憶體單元電晶體MT的讀取資料。記憶體單元電晶體MT的讀取資料具有的臨界值電壓包括在等於或低於電壓Rm_(N+1)的一電壓範圍內，高於電壓Rm_(N+1)且等於或低於電壓Rm_N的一電壓範圍內，…，高於電壓Rm_2且等於或低於電壓Rm_1的一電壓範圍內，以及高於電壓Rm_1的一電壓範圍內，並分別以此順序排列於行方向中。
在第一循環處理中，當記憶體單元電晶體MT的臨界值電壓等於或低於電壓Rm_1時，讀取資料(Rm_1)變成資料「1」，以及當記憶體單元電晶體MT的臨界值電壓高於電壓Rm_1時，讀取資料(Rm_1)變成資料「0」。
另外，在第二循環處理中，當記憶體單元電晶體MT的臨界值電壓等於或低於電壓Rm_2時，讀取資料(Rm_2)變成資料「1」，以及當記憶體單元電晶體MT的臨界值電壓高於電壓Rm_2時，讀取資料(Rm_2)變成資料「0」。
相似的，在第n循環處理中，當記憶體單元電晶體MT的臨界值電壓等於或低於電壓Rm_n時，讀取資料(Rm_n)變成資料「1」，以及當記憶體單元電晶體MT的臨界值電壓高於電壓Rm_n時，讀取資料(Rm_n)變成資料「0」。在第n+1循環處理中，當記憶體單元電晶體MT的臨界值電壓等於或低於電壓Rm_(n+1)時，讀取資料(Rm_(n+1))變成資料「1」，以及當記憶體單元電晶體MT的臨界值電壓高於電壓Rm_(n+1)時，讀取資料(Rm_(n+1))變成資料「0」。
如上述，在檢測直方圖的計算的電壓範圍(Rm_(N+1) 至Rm_1)，當記憶體單元電晶體MT的臨界值電壓高於電壓Rm_(n+1)並等於或低於電壓Rm_n時，讀取資料在第一循環處理至第n循環處理中變成資料「1」，並且讀取資料在第(n+1)循環處理至第(N+1)循環處理中變成資料「0」。如此一來，當記憶體單元電晶體MT的臨界值電壓在檢測直方圖的計算的電壓範圍內時，檢測到在先前循環處理中變成資料「1」的讀取資料在(N+1)循環處理間特定的循環處理中變成資料「0」。
再者，當記憶體單元電晶體MT的臨界值電壓等於或低於電壓Rm_(N+1)時，讀取資料在所有的循環處理中變成資料「1」。
再者，當記憶體單元電晶體MT的臨界值電壓高於電壓Rm_1時，讀取資料在所有的循環處理中變成資料「0」。
綜上所述，基於讀取資料(Rm_1)至讀取資料(Rm_(N+1))，標籤產生單元103可檢測記憶體單元電晶體MT的臨界值電壓是包括在(N+2)電壓範圍內的何者電壓範圍中。標籤產生單元103產生對應於檢測電壓範圍的標籤，作為記憶體單元電晶體MT的標籤。稍後將描述分別對應於(N+2)個電壓範圍的標籤。
此外，當記憶體單元電晶體MT的臨界值電壓是在檢測直方圖的計算的電壓範圍內，透過循環處理ST22至ST26所獲得的來自各記憶體單元電晶體MT的讀取資料可示出複數個變化(從資料「1」變化成資料「0」且從資料「0」變化成資料「1」，如圖12所示)，其變化起因在於在圖12所描繪實例中讀取操作所造成的雜訊。圖12是描繪根據該實施例的在從記憶體單元電晶體MT讀取資料在循環處理內示出複數個變化的一情況下實例的視圖。
在這種情況下，標籤產生單元103基於例如讀取資料最初表示資料「0」的循環處理數(n 1+1)和讀取資料從資料「1」最終變成資料「0」的循環處理數(n 2+1)，估計讀取資料的真實改變。在此，n 1是一等於或多於1且等於或小於(N-2)的整數。在此，n 2是一等於或多於3且等於或小於N的整數。更明確地，例如標籤產生單元103估計讀取資料在第一循環處理至第n 3循環處理中是資料「1」且在第(n 3+1)循環處理至第(N+1)循環處理中是資料「0」。這裡，n 3是等於或小於n 1和n 2的加法平均值(即，(n 1+n 2)/2)的最大整數。結果造成標籤產生單元103檢測到記憶體單元電晶體MT的臨界值電壓高電壓Rm_(n 3+1)且等於或低於電壓Rm_n 3。
基於上述檢測到各記憶體單元電晶體MT的臨界值電壓，直方圖計算單元104計算分別與圖13描繪(N+2)電壓範圍對應的複數個標籤的通電單元數量的直方圖(檢測直方圖)h d。圖13是描繪根據該實施例的記憶體系統中執行的計算處理所產生的檢測直方圖的視圖。
應注意，圖13與隨後說明中，與臨界值電壓等於或低於電壓Rm_(N+1)的記憶體單元電晶體MT對應的標籤被設置為0，與臨界值電壓高於電壓Rm_(n+1)且等於或低於電壓Rm_n的記憶體單元電晶體MT對應的標籤被設置為((N+1)-n)，以及，與臨界值電壓高於電壓Rm_1的記憶體單元電晶體MT對應的標籤被設置為(N+1)。即，設置標籤「i」(i是等於或大於0且等於或小於(N+1)的整數)，使得與標籤「i」對應的臨界值電壓的電壓範圍隨著標籤「i」的增加，成為一個高電壓範圍。
此外，在下面的描述中，「(i)」被附加到標籤「i」中的通電單元數的值(和函數的值)的末尾。例如，標籤「i」中的通電單元數的值將被稱為通電單元數h d(i)。
在圖13中描繪的檢測直方圖h d的實例中，標籤「0中通電單元數量為h d(0)。亦即，臨界值電壓等於或低於電壓Rm_(N+1)的記憶體單元電晶體MT的數量為h d(0)。標籤「1」中通電單元的數量為h d(1)。亦即，臨界值電壓高於電壓Rm_(N+1)且等於或低於電壓Rm_N的記憶體單元電晶體MT的數量為h d(1)。標籤「2」中通電單元的數量為h d(2)。亦即，臨界值電壓高於電壓Rm_N且等於或低於電壓Rm_(N-1)的記憶體單元電晶體MT的數量為h d(2)。標籤「N」中通電單元的數量為h d(N)。亦即，臨界值電壓高於電壓Rm_2且等於或低於電壓Rm_1的記憶體單元電晶體MT的數量為h d(N)。標籤「N+1」中通電單元的數量為h d(N+1)。亦即，臨界值電壓高於電壓Rm_1的記憶體單元電晶體MT的數量為h d(N+1)。 1.2.2.2.2 電壓測定標籤範圍的檢測
將參照圖14描述根據實施例的記憶體系統1中執行的電壓判定(ST12)的標籤範圍的檢測處理的總體流程。圖14是描繪根據該實施例的記憶體系統中執行的電壓判定的標籤範圍的檢測處理的總體流程的流程圖。
在電壓判定的標籤範圍的檢測處理中，控制器10判定包括在電壓判定的標籤範圍內的最大標籤imax與最小標籤imin。
在電壓判定的標籤範圍的檢測處理中，控制器10首先根據要判定的最佳讀取電壓Rmopt檢測電壓判定的臨時標籤範圍。此外，當電壓判定的臨時標籤範圍具有足夠的寬度以執行ST13至ST15的處理時，控制器10將電壓判定的臨時標籤範圍設置為電壓判定的標籤範圍。此外，當電壓判定的臨時標籤範圍太窄以致於無法執行ST13至ST15的處理時，控制器10將比電壓判定的臨時標籤範圍更寬的標籤範圍設置為電壓判定的標籤範圍。下文中，更詳細描述電壓判定的標籤範圍的檢測處理的總體流程。
追蹤控制單元101判定要判定的最佳讀取電壓是否是讀取電壓R1opt(ST31)。當判定將判定的最佳讀取電壓是讀取電壓R1opt(ST31；是)時，處理繼續進行到ST32。當判定將判定的最佳讀取電壓是電壓R2opt至R7opt(ST31；否)時，處理繼續進行到ST33。
追蹤控制單元101檢測讀取電壓R1opt的電壓判定的臨時標籤範圍(ST32)。在此，讀取電壓R1opt的電壓判定的臨時標籤範圍是針對讀取電壓R1opt的臨時檢測電壓判定的標籤範圍。以下，ST32的處理將被稱為針對讀取電壓R1opt的電壓判定的臨時標籤範圍的檢測處理。接著，此處理繼續進行至ST34。將在下文中描述針對讀取電壓R1opt的電壓判定的臨時標籤範圍的檢測處理的細節。
追蹤控制單元101檢測讀取電壓R2opt至R7opt的電壓判定的臨時標籤範圍(ST33)。在此，讀取電壓R2opt至R7opt的電壓判定的臨時標籤範圍是針對讀取電壓R2opt至R7opt的臨時檢測電壓判定的標籤範圍。以下，ST33的處理將被稱為針對讀取電壓R2opt至R7opt的電壓判定的臨時標籤範圍的檢測處理。接著，此處理繼續進行至ST34。
追蹤控制單元101判定最大標籤imax與最小標籤imin之間差值(imax-imin)是否包括在等於或大於Lmin的電壓判定的臨時標籤範圍內，該Lmin是電壓判定的標籤範圍的預定下限值(ST34)。當判定差值(imax-imin)等於或大於下限值Lmin時(ST34；是)，處理進行到ST40。當判定差值(imax-imin)小於下限值Lmin時(ST34；否)，亦即當電壓判定的臨時標籤範圍過窄，處理進行到ST35。下限值Lmin例如對應於執行ST13至ST15的處理所需的標籤的數量。
當差值(imax-imin)小於下限值Lmin時(ST34；否)，追蹤控制單元101判定最大標籤imax是否為N(ST35)。當判定最大標籤imax是N(ST35；是)，亦即當與電壓判定的臨時標籤範圍對應的最大電壓等於檢測直方圖的計算的電壓範圍的最大電壓，則處理繼續進行至ST38。當判定最大標籤imax不是N時(ST35；否)，處理繼續至ST36。
追蹤控制單元101判定最小標籤imin是否為1(ST36)。當判定最小標籤imin是1(ST36；是)，亦即當與電壓判定的臨時標籤範圍對應的最小電壓等於檢測直方圖的計算的電壓範圍的最小電壓，則處理繼續進行至ST39。當判定最小標籤imin不是1時(ST36；否)，處理繼續至ST37。
追蹤控制單元101判定通電單元數量h d(imax)是否大於通電單元數量h d(imin)(ST37)。當判定通電單元數量h d(imax)大於通電單元數量h d(imin)(ST37；是)，亦即當與電壓判定的臨時標籤範圍的最大標籤對應的通電單元數量大於與電壓判定的臨時標籤範圍的最小標籤對應的通電單元數量，處理繼續進行到ST38。當判定通電單元數量h d(imax)等於或小於通電單元數量h d(imin)(ST37；否)時，處理繼續進行至ST39。
在ST38中，追蹤控制單元101將最小標籤imin減量(imin=imin-1)，且處理繼續進行至ST34。亦即當與電壓判定的臨時標籤範圍對應的最大電壓等於檢測直方圖的計算的電壓範圍的最大電壓(ST35；是)，追蹤控制單元101將最小標籤imin減量，以延長電壓判定的臨時標籤範圍。再者，當與電壓判定的臨時標籤範圍對應的最大電壓與最小電壓不等於檢測直方圖的計算的電壓範圍的最大電壓與最小電壓(ST35；否且ST36；否)，且當與電壓判定的臨時標籤範圍的最大標籤對應的通電單元數量大於與電壓判定的臨時標籤範圍的最小標籤對應的通電單元數量(ST37；是)，追蹤控制單元101將最小標籤imin減量，以延長電壓判定的臨時標籤範圍。
在ST39中，追蹤控制單元101將最大標籤imax增量(imax=imax+1)，且處理繼續進行至ST34。亦即當與電壓判定的臨時標籤範圍對應的最大電壓不等於檢測直方圖的計算的電壓範圍的最大電壓(ST35；是)，且當與電壓判定的臨時標籤範圍對應的最小電壓等於檢測直方圖的計算的電壓範圍的最小電壓(ST36；是)，追蹤控制單元101將最大標籤imax增量，以延長電壓判定的臨時標籤範圍。亦即，追蹤控制單元101延長對應於與最大標籤與最小標籤分別對應的通電單元數量之較小者的標籤範圍，以延長電壓判定的臨時標籤範圍(ST37、ST38及ST39)。
如上述，追蹤控制單元101重複ST34至ST39直到在ST34中判定差值(imax-imin)等於或大於下限值Lmin。亦即，追蹤控制單元101延長電壓判定的臨時標籤範圍，直到其判定電壓判定的標籤範圍具有的寬度等於或大於下限值Lmin。
當差值(imax-imin)等於或大於電壓判定的標籤範圍的預定下限值Lmin時(ST34；否)，則追蹤控制單元101判定在電壓判定的標籤範圍內的最大標籤imax與最小標籤imin(ST40)。
透過此方式，終止電壓判定的標籤範圍的檢測處理。 (針對讀取電壓R1opt的電壓判定的臨時標籤範圍的檢測處理)
參照圖15描述針對讀取電壓R1opt的電壓判定的臨時標籤範圍的檢測處理的流程(ST32)。圖15是描繪根據該實施例的記憶體系統中執行針對讀取電壓R1opt的電壓判定的臨時標籤範圍的檢測處理的流程的流程圖。
在針對讀取電壓R1opt的電壓判定的臨時標籤範圍的檢測處理中，控制器10檢測電壓判定的臨時標籤範圍，使得通電單元數量h d(i)小於預定參考值，以及在具有臨界值電壓在對應於電壓判定的臨時標籤範圍之電壓範圍內的記憶體單元電晶體MT中屬於狀態「S1」的記憶體單元電晶體MT的比例不會變得過高。透過該處理，控制器10臨時檢測在判定最佳讀取電壓R1opt時要使用的電壓判定的標籤範圍。
追蹤控制單元101檢測滿足第一條件的標籤「i」(ST41)。在第一條件下，檢測直方圖h d中的通電單元數量的累積值c d(i)小於常數C10與常數C11的總和(c d(i)＜C10+C11)。在此，檢測直方圖h d中的通電單元數量的累積值c d(i)是的通電單元數量h d(0)至h d(i)的總和。此外，常數C10是包括在一個狀態中的記憶體單元電晶體MT的數量的期望值。此外，常數C11是用於檢測針對讀取電壓R1opt的電壓判定的標籤範圍的調整值。透過ST41的處理，追蹤控制單元101檢測標籤「i」的範圍，以使得在具有臨界值電壓在對應於電壓判定的臨時標籤範圍之電壓範圍內的記憶體單元電晶體MT中屬於狀態「S1」的記憶體單元電晶體MT的比例不會變得過高。
追蹤控制單元101檢測滿足第二條件的標籤「i」(ST42)。在第二條件下，通電單元數量h d(i)小於常數H10(h d(i)＜H10)。常數H10是用於檢測針對讀取電壓R1opt的電壓判定的標籤範圍的通電單元數量h d(i)的參考值。
追蹤控制單元101檢測標籤「i」中滿足第一條件與第二條件的最大標籤imax與最小標籤imin(ST43)。
追蹤控制單元101判定差值(imax-imin)是否大於電壓判定的標籤範圍的上限值Lmax(ST44)。當判定差值(imax-imin)大於上限值Lmax時(ST44；是)，處理進行到ST45。當判定差值(imax-imin)等於或小於上限值Lmax時(ST44；否)，追蹤控制單元101終止讀取電壓R1opt的電壓判定的臨時標籤範圍的檢測處理。
追蹤控制單元101設置標籤imax為透過相加上限值Lmax與標籤imin所獲得的一值(ST45)。亦即，追蹤控制單元101調整最大標籤imax以當差值(imax-imin)大於上限值Lmax時，使得差值(imax-imin)變成等於上限值Lmax(ST44；是)。
如上述，針對讀取電壓R1opt的電壓判定的臨時標籤範圍如圖16所描述進行檢測。圖16是描繪根據該實施例的記憶體系統中檢測針對讀取電壓R1opt的電壓判定的臨時標籤範圍的視圖。
在圖16中描繪的檢測直方圖h d的實例中，標籤「0中通電單元數量為h d(0)。標籤「1」中通電單元的數量為h d(1)。標籤「M 1」中通電單元的數量為h d(M 1)。標籤「(M 1+1)」中通電單元的數量為h d(M 1+1)。通電單元數量h d(0)至h d(M 1)的總和小於常數C10+C11。通電單元數量h d(0)至h d(M 1+1)的總和等於或大於常數C10+C11。也就是說，標籤0到M 1滿足第一條件。
再者，標籤「K 1」中通電單元數量為h d(K 1)。標籤「(K 1+1)」中通電單元的數量為h d(K 1+1)。標籤「(L 1-1)」中通電單元的數量為h d(L 1-1)。標籤「L 1」中通電單元的數量為h d(L 1)。所有的通電單元數量h d(K 1)到h d(L 1)都小於常數H10。也就是說，標籤K 1到L 1全部滿足第二條件。再者，標籤K 1到L 1全部滿足第一與第二條件。據此，追蹤控制單元101檢測到標籤K 1至L 1的範圍是針對讀取電壓R1opt的電壓判定的臨時標籤範圍。 (針對讀取電壓R2opt至R7opt的電壓判定的臨時標籤範圍的檢測處理)
參照圖17描述針對讀取電壓R2opt至R7opt的電壓判定的臨時標籤範圍的檢測處理的流程(ST33)。圖17是描繪根據該實施例的記憶體系統中執行針對讀取電壓R2opt至R7opt的電壓判定的臨時標籤範圍的檢測處理的流程的流程圖。在下文中，將描述檢測針對讀取電壓Rmopt(亦即，R2opt至R7opt中任一者)的電壓判定的臨時標籤範圍的情況。
在針對讀取電壓R2opt至R7opt的電壓判定的臨時標籤範圍的檢測處理中，追蹤控制單元101檢測電壓判定的臨時標籤範圍，其中通電單元數量h d(i)小於預定參考值以及通電單元數量的累積值c d(i)包括在預定範圍內。透過此處理，追蹤控制單元101臨時檢測在判定最佳讀取電壓R2opt至R7opt時要使用的電壓判定的標籤範圍。
追蹤控制單元101檢測滿足第三條件的標籤「i」(ST51)。在第三條件下，檢測直方圖h d中的通電單元數量的累積值c d(i)大於透過從常數C10與狀態數「m」的乘積(C10×m)減去常數C21所獲得的一值，並小於透過加乘積(C10×m)加上常數C22所獲得的一值(C10×m-C21＜c d(i)＜C10×m+C22)。常數C21與C22是用於檢測針對讀取電壓R2opt至R7opt的電壓判定的標籤範圍的調整值。透過此處理，追蹤控制單元101檢測標籤「i」的範圍，其中通電單元數量的累積值c d(i)被包括在一預定範圍內。
追蹤控制單元101檢測滿足第四條件的標籤「i」(ST52)。在第四條件下，通電單元數量h d(i)小於常數H20(h d(i)＜H20)。常數H20是用於檢測針對讀取電壓R2opt至R7opt的電壓判定的標籤範圍的通電單元數量h d(i)的參考值。
追蹤控制單元101檢測標籤「i」中滿足第三條件與第四條件的最大標籤imax與最小標籤imin(ST53)。
追蹤控制單元101判定差值(imax-imin)是否大於電壓判定的標籤範圍的上限值Lmax(ST54)。當判定差值(imax-imin)大於上限值Lmax時(ST54；是)，處理進行到ST55。當判定差值(imax-imin)等於或小於上限值Lmax時(ST54；否)，追蹤控制單元101終止讀取電壓R2opt至R7opt的電壓判定的臨時標籤範圍的檢測處理。
追蹤控制單元101設置標籤imax為透過相加上限值Lmax與標籤imin所獲得的一值(ST55)。亦即，追蹤控制單元101調整最大標籤imax以當差值(imax-imin)大於上限值Lmax時，使得差值(imax-imin)變成等於上限值Lmax(ST54；是)。
如上述，針對讀取電壓R2opt至R7opt的電壓判定的臨時標籤範圍如圖18所描述進行檢測。圖18是描繪根據該實施例的記憶體系統中檢測針對讀取電壓R2opt至R7opt的電壓判定的臨時標籤範圍的視圖。
在圖18中描繪的檢測直方圖h d的實例中，標籤「0中通電單元數量為h d(0)。標籤「1」中通電單元的數量為h d(1)。標籤「(Q-1)」中通電單元的數量為h d(Q-1)。標籤「Q」中通電單元的數量為h d(Q)。標籤「M 2」中通電單元的數量為h d(M 2)。標籤「(M 2+1)」中通電單元的數量為h d(M 2+1)。通電單元數量h d(0)至h d(M 2)的總和大於常數(C10×m-C21)且小於常數(C10×m+C22)。通電單元數量h d(0)至h d(M 2+1)的總和等於或大於常數(C10×m+C22)。通電單元數量h d(0)至h d(Q)的總和大於常數(C10×m-C21)且小於常數(C10×m+C22)。通電單元數量h d(0)至h d(Q-1)的總和等於或小於常數(C10×m-C21)。也就是說，標籤Q到M 2滿足第三條件。
再者，標籤「K 2」中通電單元數量為h d(K 2)。標籤「K 2+1」中通電單元的數量為h d(K 2+1)。標籤「(L 2-1)」中通電單元的數量為h d(L 2-1)。標籤「L 2」中通電單元的數量為h d(L 2)。所有的通電單元數量h d(K 2)到h d(L 2)都小於常數H20。也就是說，標籤K 2到L 2全部滿足第四條件。再者，標籤K 2到L 2全部滿足第三與第四條件。據此，追蹤控制單元101檢測到標籤K 2至L 2的範圍是針對讀取電壓R2opt至R7opt的電壓判定的臨時標籤範圍。 1.2.2.2.3 第一直方圖的估計處理
將參照圖19描述根據實施例的記憶體系統1中執行的第一直方圖(直方圖h (m-1))(ST13)的估計處理的總體流程。圖19是描繪根據該實施例的記憶體系統中執行的第一直方圖的估計處理的總體流程的流程圖。
控制器10檢測包括在電壓判定的標籤範圍內的第一範圍與第二範圍，其包含使用ST40中判定的最大標籤imax與最小標籤imin與透過實驗判定的常數L0(例如，L0=6；大L0提供估計該分佈之較佳準確度，但有消耗較大記憶體區之成本)(ST61)。此外，L0是大於0且小於(imax-imin)的整數。第一範圍是對應於低電壓側範圍的標籤範圍，在該範圍內要在ST13中執行擬合。第一範圍是等於或大於標籤imin且等於或小於標籤(imin+L0-1)的一範圍。第二範圍是對應於高電壓側範圍的標籤的範圍，其與低電壓側範圍是連續並且包括對應於最佳讀取電壓Rmopt的標籤。第二範圍是等於或大於標籤(imin+L0-1)且等於或小於標籤imax的一範圍。
追蹤控制單元101估計第一範圍內的直方圖h1 (m-1)(ST62)。追蹤控制單元101判定臨界值電壓分佈中重疊部分在低電壓側範圍內是小的。基於第一範圍內的檢測直方圖h d，追蹤控制單元101估計第一範圍內的直方圖h1 (m-1)。將在下文描述有關估計直方圖h1 (m-1)的細節。
追蹤控制單元101透過使用估計直方圖h1 (m-1)估計第二範圍內的直方圖h2 (m-1)(ST63)。將在下文描述有關估計直方圖h2 (m-1)的細節。
追蹤控制單元101將透過將估計直方圖h1 (m-1)和估計直方圖h2 (m-1)相加而獲得的直方圖設置為第一直方圖h (m-1)(ST64)。
利用上述操作，終止電壓判定的標籤範圍內第一直方圖h (m-1)的檢測處理。 (第一範圍內直方圖的估計處理)
將參考圖20詳細說明在第一範圍內直方圖h1 (m-1)的估計處理(ST62)之概述。圖20是描繪根據該實施例的記憶體系統中執行的第一範圍中直方圖的估計處理的示意性視圖。
追蹤控制單元101檢測分佈函數H Lkbest，其重現第一範圍內直方圖h1 (m-1)的通電單元數量h1 (m-1)(i)(於圖20中以「∆」表示)，其透過在檢測直方圖h d的通電單元數量h d(i)(圖20中以「○」表示)間使用最小平方方法執行配適以重現。
此外，追蹤控制單元101基於獲得的分佈函數H Lkbest估計第一範圍中直方圖h1 (m-1)的通電單元數量h1 (m-1)(i)。
下文中，第一範圍中直方圖h1 (m-1)的估計處理將更詳細說明。
追蹤控制單元101準備F1候選者分佈函數H LK(即，H L1至H LF1)其能夠重現通電單元數量h1 (m-1)(i)。在此，F1是大於1的整數。此外，「k」是一等於或大於1且等於或小於F1的整數。本實施例中的候選分佈函數H Lk由下公式(1)表示。 公式1
公式(1)中值a L是常數。公式(1)的函數V Lk是由以下公式(2)表示。 公式2
在公式(2)和以下描述中，標籤i 1(＞0)等於(-i+imin+L0) (即，i 1=-i+imin+L0)。標籤「i 2」是一等於或大於1且等於或小於L0的整數。值“ρ”是常數。此外，上述公式(1)和(2)是透過使用拉普拉斯分佈的機率密度函數所產生的分佈函數。
追蹤控制單元101檢測候選分佈函數H Lk，其中在第一範圍內檢測直方圖h d與候選分佈函數H Lk間的平方誤差SE Lk(亦即，SE L1至SE LF1)變成F1候選分佈函數H Lk間最小。這裡，第一範圍內的平方誤差SE Lk是通電單元數量h d(i)與標籤i對應的標籤i 1中的候選分佈函數的值H Lk(i 1)之差值的平方和。平方誤差SE Lk是依賴於「k」的函數，由下公式(3)表示。 公式3
公式(3)的值C L是由以下公式(4)表示。即，C L值是使用通電單元數量h d(i)計算的常數，不依賴於分佈函數H Lk。此外，值C L是被設置為滿足公式(5)的常數。 公式5
公式(3)的函數e Lk是由以下公式(6)表示且依賴於函數V Lk。 公式6
從上述，追蹤控制單元101搜尋分佈函數H Lk，其中平方誤差SE Lk的函數的值e Lk變成最大，以檢測分佈函數H Lk，其中第一範圍內平方誤差SE Lk變成最小。追蹤控制單元101將與搜尋到的分佈函數H Lk對應的「k」設置為kbest。
此外，追蹤控制單元101基於搜尋到的分佈函數H Lkbest估計第一範圍內的通電單元數量h1 (m-1)(i)。 (第一範圍內直方圖的估計處理流程)
將參考圖21詳細說明在第一範圍內直方圖h1 (m-1)的估計處理(ST62)之流程。圖21是描繪根據該實施例的記憶體系統中執行的第一範圍內直方圖的估計處理的流程的流程圖。
在ST71中，追蹤控制單元101將變數「k」設置為1，以設置平方誤差的評估值e Lbest的數值為0(k=1與e Lbest=0)。
追蹤控制單元101計算檢測直方圖h d與候選分佈函數H Lk間平方誤差的值e Lk(ST72)。
追蹤控制單元101判定計算值e Lk是否大於評估值e Lbest(ST37)。當判定計算值e Lk大於評估值e Lbest時(ST73；是)，處理進行到ST74。當判定計算值e Lk等或小於評估值e Lbest時(ST73；否)，處理進行到ST75。
在ST74中，追蹤控制單元101將評估值e Lbest設置為計算值e Lk(e Lbest=e Lk)，以設置kbest為變數「k」(kbest=k)。
在ST75中，追蹤控制單元101將變數「k」增量(k=k+1)，且處理繼續進行至ST76。
追蹤控制單元101判定變數「k」是否大於F1，F1是候選者數量(ST76)。當判定變數「k」大於候選者數量F1(ST76；是)時，處理繼續進行至ST77。當判定變數「k」等於或小於候選者數量F1(ST76；否)時，處理繼續進行至ST72。如上述，追蹤控制單元101重複ST72至ST76，直到ST76中判定變數「k」大於候選者數量F1。結果導致追蹤控制單元101設置變數「k」，其中平方誤差SE Lk變成最小且e Lk變成最大，成為kbest。
在ST77中，追蹤控制單元101透過使用與kbest對應的候選分佈函數H Lkbest估計第一範圍內的通電單元數量h1 (m-1)(i)。更明確地，追蹤控制單元101估計分佈函數值H Lkbest(i)為第一範圍內的通電單元數量h1 (m-1)(i)。
如上述，第一範圍內直方圖h1 (m-1)的估計處理被終止。 (第二範圍內直方圖的估計處理)
將參考圖22詳細說明在第二範圍內直方圖h2 (m-1)的估計處理(ST63)。圖22是描繪根據該實施例的記憶體系統中執行的第二範圍內直方圖的估計處理的示意性視圖。
在第二範圍內直方圖h2 (m-1)的估計處理中，追蹤控制單元101估計第二範圍內通電單元數量h2 (m-1)(i)(由圖22中「∆」表示)，其透過使用由以下公式(7)表示函數(由圖22與以下說明「基於第一範圍的估計結果的函數」表示)達成，其使用第一範圍內的通電單元數量h1 (m-1)(imin+L0-1)。 公式7
公式(7)中值B Lkbest是判定以對應於分佈函數H Lkbest的常數。 1.2.2.2.4 第二直方圖的計算處理與最佳讀取電壓的判定處理
將參照圖23說明第二直方圖(直方圖h m)的計算處理(ST14)與最佳讀取電壓Rmopt的判定處理(ST15)的概述。圖23是描繪根據該實施例的記憶體系統中執行的第二直方圖的計算處理與最佳讀取電壓的判定處理的示意圖。
在直方圖h m的計算處理(ST14)中，追蹤控制單元101基於檢測直方圖的通電單元數量h d(i)(由圖23中「○」表示)與第一直方圖的估計通電單元數量h (m-1)(i)(由圖23中「∆」表示)計算出電壓判定的標籤範圍內第二直方圖的通電單元數量h m(i)(由圖23中「◊」表示)。
在最佳讀取電壓Rmopt的判定處理中(ST15)，透過使用估計第一直方圖h (m-1)與計算第二直方圖h m，追蹤控制單元101計算出對應於狀態「Sm」臨界值電壓分佈與狀態「S(m-1)」臨界值電壓分佈的交叉的標籤imopt。此外，追蹤控制單元101基於計算標籤imopt以判定最佳讀取電壓Rmopt。 (第二直方圖的計算處理與最佳讀取電壓的判定處理的流程)
將參照圖24說明根據實施例在記憶體系統1中執行的第二直方圖(直方圖h m)的計算處理與最佳讀取電壓Rmopt的判定處理的流程。圖24是描繪根據該實施例的記憶體系統中執行的第二直方圖的計算處理與最佳讀取電壓的判定處理的流程圖。
在ST81中，追蹤控制單元101將標籤「i」設置為imin(i=imin)。
追蹤控制單元101判定標籤「i」是否大於標籤imax(ST82)。當判定標籤「i」大於標籤imax時(ST82；是)，處理進行到ST87。當判定標籤「i」等於或小於標籤imax時(ST82；否)，處理進行到ST83。
追蹤控制單元101判定通電單元數量h d(i)是否大於通電單元數量h (m-1)(i)(ST83)。當判定通電單元數量h d(i)大於通電單元數量h (m-1)(i)時(ST83；是)，處理進行到ST84。當判定通電單元數量h d(i)等於或小於通電單元數量h (m-1)(i)(ST83；否)時，處理繼續進行至ST85。
當通電單元數量h d(i)大於通電單元數量h (m-1)(i) (ST83；是)時，追蹤控制單元101設置一透過從通電單元數量h d(i)減去通電單元數量h (m-1)(i)所獲得的值成為通電單元數量h m(i)(ST84)。亦即，當檢測直方圖h d的通電單元數量h d(i)大於第一直方圖的估計通電單元數量h (m-1)(i)時，追蹤控制單元101將其差值視為直方圖h m的通電單元數量h m(i)。接著，此處理繼續進行至ST86。
當通電單元數量h d(i)等於或小於通電單元數量h (m-1)(i)(ST83；否)時，追蹤控制單元101將通電單元數量h m(i)設置為0(ST85)。亦即，當檢測直方圖h d的通電單元數量h d(i)等於或小於第一直方圖的估計通電單元數量h (m-1)(i)時，追蹤控制單元101將直方圖h m的通電單元數量h m(i)視為0。接著，此處理繼續進行至ST86。
追蹤控制單元101增量該標籤「i」(ST86)且處理繼續到ST82。如上述，追蹤控制單元101重複ST82至ST86，直到判定標籤「i」大於標籤imax(ST82；是)。亦即，等於或大於imin與等於或小於imax的標籤「i」，透過處理ST83至ST85計算通電單元數量h m(i)。這導致追蹤控制單元101基於檢測直方圖h d與直方圖h (m-1)計算電壓判定的標籤範圍內直方圖h m(ST14)。
追蹤控制單元101計算其中通電單元數量h (m-1)(i)大於通電單元數量h m(i)(i.e.,h (m-1)(i)＞h m(i))的標籤「i」中的最大標籤「i」作為標籤imopt(ST87)。
追蹤控制單元101基於計算標籤imopt以判定最佳讀取電壓Rmopt(ST88)。更明確地，例如追蹤控制單元101設置與標籤imopt(i.e.,(Rm_(N-imopt+2)+Rm_(N-imopt+1))/2)對應的讀取電壓的範圍中央的電壓為電壓Rmopt。
如上所述，追蹤控制單元101透過ST87和ST88分別針對讀取電壓R1至R7執行最佳讀取電壓R1opt至R7opt的判定處理(ST15)。 1.3 實施例的功效
根據該實施例，可增強記憶體系統1的可靠性。以下將說明實施例的功效。
在根據實施例的記憶體系統1中，控制器10透過對複數個記憶體單元電晶體MT執行臨界值電壓追蹤處理以判定最佳讀取電壓Rmopt。當判定最佳讀取電壓Rmopt時，控制器10計算狀態「Sm」與「S(m-1)」的各自臨界值電壓分佈的谷區所對應的檢測直方圖h d。透過使用計算的檢測直方圖h d的配適，控制器10估計第一範圍內的直方圖h1 (m-1)。基於第一範圍內直方圖的估計通電單元數量h1 (m-1)(imin+L0-1)，控制器10估計第二範圍內的直方圖h2 (m-1)。基於直方圖h1 (m-1)與直方圖h2 (m-1)，控制器10估計第一直方圖h (m-1)。基於檢測直方圖h d與第一直方圖h (m-1)之間的差值，控制器10計算第二直方圖h m。基於第一直方圖h (m-1)與第二直方圖h m，控制器10判定最佳讀取電壓Rmopt。結果造成當判定最佳讀取電壓時Rmopt，控制器10可降低讀取電壓與最佳讀取電壓Rmopt由於臨界值電壓分佈的重疊所造成的差值。結果，記憶體系統1可防止增加錯誤位元的數量。因此，根據該實施例的記憶體系統1可增強其可靠度。 比較實例1
作為一種用於降低根據比較實例1的記憶體系統中錯誤位元數量之方法，例如，可以使用一種從相鄰一電壓(最小電壓)之電壓(利用其，該臨界值電壓分佈的谷區的通電單元數量變成最小值)設置為新的讀取電壓的方法。然而例如，當狀態「S(m-1)」的臨界值電壓分佈由於在高電壓側擴展而是非對稱，臨界值電壓分佈的重疊部分隨著臨界值電壓分佈的谷區中狀態「Sm」側的增加而增加。結果導致最佳讀取電壓與最小電壓之間的差值增加。因此，即使將最小電壓用作讀取電壓，也可能難以減少錯誤位元數。 比較實例2
相關於參照比較實例2的記憶體系統，作為當最佳讀取電壓與最小電壓之間的差值增加時用於降低錯誤位元的方法，使用一種透過使用基於檢測直方圖谷區的斜率判定讀取電壓方法。更具體地，根據比較實例2的記憶體系統的控制器基於斜率交叉判定新讀取電壓，該交叉是基於檢測直方圖的谷區的高電壓側部分的斜率與檢測直方圖的谷區的低電壓側部分的斜率之交叉。再者，根據比較實例2的記憶體系統的控制器判定其中在檢測直方圖谷區中任一斜率變成最小值附近的一值的一電壓是新的讀取電壓。然而，當臨界值電壓分佈的重疊部分較大時，即使透過這種方法判定的新讀取電壓與最佳讀取電壓之間的差值也可能增大。結果造成即便透過此種方法也難以降低錯誤位元數。
根據該實施例，控制器10透過使用一電壓範圍的檢測直方圖h d來估計在電壓判定的標籤範圍內狀態「S(m-1)」的第一直方圖h (m-1)。此外，基於檢測直方圖h d與估計第一直方圖h (m-1)，控制器10計算狀態「Sm」的第二直方圖h m。結果導致，基於估計第一直方圖h (m-1)與計算第二直方圖h m，控制器10判定最佳讀取電壓Rmopt。據此，控制器10可降低讀取電壓與最佳讀取電壓Rmopt由於臨界值電壓分佈的重疊所造成的差值。 2. 變體
實施例的各種變體為可行。
在下文中，將描述根據一變體的記憶體系統。應注意，由於根據該變體的記憶體系統的組態基本上等同於根據該實施例的記憶體系統的組態，故其說明將被省略。在下文中，根據該變體的記憶體系統的操作將被描述，並專注在於其與根據該實施例的記憶體系統的操作之間的差異。使用根據該變體的記憶體系統，可達成與該實施例相同的功效。 2.1 第一變體
在該實施例中，追蹤控制單元101在第一直方圖的估計處理中(ST13)估計狀態「S(m-1)」的直方圖h (m-1)。然而本揭露並不受限於此。追蹤控制單元101在第一直方圖的估計處理中(ST13)估計根據臨界值電壓分佈形狀的狀態「Sm」的直方圖h m。
在下文中，將對當各個狀態「Sm」和「S(m-1)」的臨界值電壓分佈的重疊部分在低電壓側範圍內增加(相較於在高電壓側範圍內)時的記憶體系統1的操作進行描述，其由於狀態「Sm」的臨界值電壓分佈在低電壓側擴散較低的緣故造成上述分佈。 (電壓判定的標籤範圍的檢測處理)
在電壓判定的標籤範圍的檢測處理中，根據第一變體的追蹤控制單元101檢測對應於高電壓側電壓範圍的標籤範圍(ST12)。此外，追蹤控制單元101檢測對應於低電壓側範圍的標籤範圍，其與高電壓側範圍是連續並且包括對應於最佳讀取電壓Rmopt的標籤。根據第一變體的電壓判定的標籤範圍的檢測處理(ST12)基本上等同於根據該實施例的電壓判定的標籤範圍的檢測處理(ST12)，例外為針對最佳讀取電壓R1opt的電壓判定的臨時標籤範圍的檢測處理(ST32)與針對最佳讀取電壓R2opt至R7opt的電壓判定的臨時標籤範圍的檢測處理(ST33)。下文中，將主要描述針對最佳讀取電壓R1opt的電壓判定的臨時標籤範圍的檢測處理(ST32)與針對最佳讀取電壓R2opt至R7opt的電壓判定的臨時標籤範圍的檢測處理(ST33)，且其他說明將被省略。此外，如上述，在該變體中，假設臨界值電壓分佈的重疊部分在低電壓側範圍內大於在高電壓側範圍內者。應註明，在第一變體的以下說明中，與高電壓側範圍對應的標籤範圍將被稱為第三範圍。此外，與低電壓側範圍對應的標籤範圍將被稱為第四範圍。 (針對讀取電壓R1opt的電壓判定的臨時標籤範圍的檢測處理)
參照圖25描述針對讀取電壓R1opt的電壓判定的臨時標籤範圍的檢測處理的流程(ST32)。圖25是描繪根據該第一變體的記憶體系統中執行針對讀取電壓R1opt的電壓判定的臨時標籤範圍的檢測處理的流程的流程圖。
由於第一變體中ST91至ST94基本上與實施例中ST41至ST44相同，將省去其描述。在下文中，將描述第一變體中的ST95。
追蹤控制單元101設置標籤imin為透過從標籤imax減去上限值Lmax所獲得的一值(ST95)。亦即，追蹤控制單元101調整最小標籤imin以當差值(imax-imin)大於上限值Lmax時，使得差值(imax-imin)等於上限值Lmax(ST94；是)。
如上述，針對讀取電壓R1opt的電壓判定的臨時標籤範圍進行檢測。 (針對讀取電壓R2opt至R7opt的電壓判定的臨時標籤範圍的檢測處理)
參照圖26描述針對讀取電壓R2opt至R7opt的電壓判定的臨時標籤範圍的檢測處理的流程(ST33)。圖26是描繪根據該第一變體的記憶體系統中執行針對讀取電壓R2opt至R7opt的電壓判定的臨時標籤範圍的檢測處理的流程的流程圖。在下文中，將描述檢測針對讀取電壓Rmopt(R2opt至R7opt)的電壓判定的臨時標籤範圍的情況。
由於第一變體中ST101至ST104基本上與實施例中ST51至ST54相同，將省去其描述。在下文中，將描述第一變體中的ST105。
追蹤控制單元101設置標籤imin為透過從標籤imax減去上限值Lmax所獲得的一值(ST105)。亦即，追蹤控制單元101調整最小標籤imin以當差值(imax-imin)大於上限值Lmax時，使得差值(imax-imin)等於上限值Lmax(ST104；是)。
如上述，針對讀取電壓R2opt至R7opt的電壓判定的臨時標籤範圍進行檢測。 (第一直方圖的估計處理)
根據第一變體的追蹤控制單元101在第一直方圖的估計處理期間估計直方圖h m(ST13)。即，第一實施例中的第一直方圖為直方圖h m。
接著，在第二直方圖的計算處理期間，根據該第一變體的追蹤控制單元101基於估計直方圖h m與檢測直方圖h d計算直方圖h (m-1)(ST14)。即，第一實施例中的第二直方圖為直方圖h (m-1)。 2.1.1 第一直方圖的估計處理
將參照圖27描述根據第一變體的記憶體系統1中執行的第一直方圖(直方圖h m)(ST13)的估計處理的總體流程。圖27是描繪根據該第一變體的記憶體系統中執行的第一直方圖的估計處理的總體流程的流程圖。
控制器10檢測包括在電壓判定的標籤範圍內的第三範圍與第四範圍，其包含使用ST40中判定的最大標籤imax與最小標籤imin與常數L0(ST111)。第三範圍是對應於高電壓側範圍的標籤範圍，在該範圍內要在第一變體的ST13中執行擬合。第三範圍是等於或大於標籤(imax-(L0-1))且等於或小於標籤imax的一範圍。第四範圍是對應於低電壓側範圍的標籤的範圍，其與高電壓側範圍是連續並且包括對應於最佳讀取電壓Rmopt的標籤。第四範圍是等於或大於標籤imin且小於標籤(imax-(L0-1))的一範圍。
追蹤控制單元101估計第三範圍內的直方圖h3 m(ST112)。追蹤控制單元101判定臨界值電壓分佈中重疊在高電壓側範圍內是小的。基於第三範圍內的檢測直方圖h d，追蹤控制單元101估計第三範圍內的直方圖h3 m。將在下文描述有關估計直方圖h3 m的細節。
追蹤控制單元101透過使用估計直方圖h3 m估計第四範圍內的直方圖h4 m(ST113)。將在下文描述有關估計直方圖h4 m的細節。
追蹤控制單元101將透過將估計直方圖h3 m和估計直方圖h4 m相加而獲得的直方圖設置為第一直方圖h m(ST114)。
利用上述操作，終止電壓判定的標籤範圍內第一直方圖h m的檢測處理。 2.1.2 第三範圍內直方圖的估計處理
將參考圖28詳細說明在第三範圍內直方圖h3 m的估計處理(ST112)之概述。圖28是描繪根據該第一變體的記憶體系統中執行的第三範圍中直方圖的估計處理的示意圖。
追蹤控制單元101檢測分佈函數H Rjbest，其重現第三範圍內直方圖h3 m的通電單元數量h3 m(i)(於圖28中以「∆」表示)，其透過在檢測直方圖h d的通電單元數量h d(i)(圖28中以「○」表示)間使用最小平方方法執行配適以重現。
接著，基於獲取的分佈函數H Rjbest，追蹤控制單元101估計第三範圍內的直方圖h3 m的通電單元數量h3 m(i)。
下文中，第三範圍中直方圖h3 m的估計處理將更詳細說明。
追蹤控制單元101準備F2候選者分佈函數H Rj(即，H R1至H RF2)其能夠重現通電單元數量h3 m(i)。在此，F2是大於1的整數。此外，「j」是一等於或大於1且等於或小於F2的整數。第一變體中的候選分佈函數H Rj由下公式(8)表示。 公式8
公式(8)中值a R是常數。公式(8)的函數V Rj是由以下公式(9)表示。 公式9
在公式(9)和以下描述中，標籤i 3(＞0)等於(i-imax+L0)(即，i 3=i-imax+L0)。標籤「i 4」是一等於或大於1且等於或小於L0的整數。值「ρ」是常數。此外，上述公式(8)和(9)是通過使用拉普拉斯分佈的概率密度函數生成的分佈函數。
追蹤控制單元101檢測候選分佈函數H Rj，其中在第三範圍內檢測直方圖h d與候選分佈函數H Rj間的平方誤差SE Rj(亦即，SE R1至SE RF2)變成F2候選分佈函數H Rj間最小。在此，第三範圍內的平方誤差SE Rj是通電單元數量h d(i)與和標籤「i」對應的標籤i 3中候選分佈函數的值H Rj(i 3)之間差值的平方的總和。平方誤差SE Rj是依賴於「j」的函數，由下公式(10)表示。 公式10
公式(10)的值C R是由以下公式(11)表示。即，C R值是使用通電單元數量h d(i)計算的常數，不依賴於分佈函數H Rj。此外，值C R是被設置為滿足公式(12)的常數。 公式11
公式(10)的函數e Rj是由以下公式(13)表示且依賴於函數V Rj。 公式13
從上述，追蹤控制單元101搜尋分佈函數H Rj，其中平方誤差SE Rj的函數的值e Rj變成最大，以檢測分佈函數H Rj，其中第三範圍內平方誤差SE Rj變成最小。追蹤控制單元101將與搜尋到的分佈函數H Rj對應的「j」設置為jbest。
接著，基於獲取的分佈函數H Rjbest，追蹤控制單元101估計第三範圍內的通電單元數量h3 m(i)。 2.1.2.1 第三範圍內直方圖的估計處理流程
將參考圖29說明在第三範圍內直方圖h3 m的估計處理(ST112)之流程。圖29是描繪根據該第一變體的記憶體系統中執行的第三範圍中直方圖的估計處理的流程的流程圖。
在ST121中，追蹤控制單元101將變數「j」設置為1，以設置平方誤差的評估值e Rbest的數值為0(j=1與e Rbest=0)。
追蹤控制單元101計算檢測直方圖h d與候選分佈函數H Rj間平方誤差的值e Rj(ST122)。
追蹤控制單元101判定計算值e Rj是否大於評估值e Rbest(ST123)。當判定計算值e Rj大於評估值e Rbest時(ST123；是)，處理進行到ST124。當判定計算值e Rj等或小於評估值e Rbest時(ST123；否)，處理進行到ST125。
在ST124中，追蹤控制單元101將評估值e Rbest設置為計算值e Rj(e Rbest=e Rj)，以設置jbest為變數「j」(jbest=j)。
在ST125中，追蹤控制單元101將變數「j」增量(j=j+1)，且處理繼續進行至ST126。
追蹤控制單元101判定變數「j」是否大於F2，F2是候選者數量(ST126)。當判定變數「j」大於候選者數量F2(ST126；是)時，處理繼續進行至ST127。當判定變數「j」等於或小於候選者數量F2(ST126；否)時，處理繼續進行至ST122。如上述，追蹤控制單元101重複ST122至ST126，直到ST126中判定變數「j」大於候選者數量F2。結果導致追蹤控制單元101設置可變「j」，其中平方誤差SE Rj變成最小且e Rj變成最大，成為jbest。
在ST127中，追蹤控制單元101透過使用與jbest對應的候選分佈函數H Rjbest估計第三範圍內的通電單元數量h3 m(i)。更明確地，追蹤控制單元101估計分佈函數值 H Rjbest(i)為第三範圍內的通電單元數量h3 m(i)。
如上述，第三範圍內直方圖h3 m的估計處理被終止。 2.1.3 第四範圍內直方圖的估計處理
將參考圖30詳細說明在第四範圍內直方圖h4 m的估計處理(ST113)。圖30是描繪根據該第一變體的記憶體系統中執行的第四範圍中直方圖的估計處理的示意性視圖。
在第四範圍內直方圖h4 m的估計處理中，追蹤控制單元101估計第四範圍內通電單元數量h4 m(i)(由圖30中「∆」表示)，這是透過使用由以下公式(14)表示函數(由圖30與以下說明「基於第三範圍的估計結果的函數」表示)達成，其使用第三範圍內的通電單元數量h3 m(imax-(L0-1))。 公式14
公式(14)中值B Rjbest是判定以對應於分佈函數H Rjbest的常數。 2.1.4 第二直方圖的計算處理與最佳讀取電壓的判定處理
將參照圖31說明根據第一變體在記憶體系統1中執行的第二直方圖(直方圖h (m-1))的計算處理與最佳讀取電壓Rmopt的判定處理的流程。圖31是描繪根據該第一變體的記憶體系統中執行的第二直方圖的計算處理與最佳讀取電壓的判定處理的流程圖。
在ST131中，追蹤控制單元101將標籤「i」設置為 imin(i=imin)。
追蹤控制單元101判定標籤「i」是否大於標籤imax(ST132)。當判定標籤「i」大於標籤imax時(ST132；是)，處理進行到ST137。當判定標籤「i」等於或小於標籤imax時(ST132；否)，處理進行到ST133。
追蹤控制單元101判定通電單元數量h d(i)是否等於或大於通電單元數量h m(i)(ST133)。當判定通電單元數量h d(i)等於或大於通電單元數量h m(i)時(ST133；是)，處理進行到ST134。當判定通電單元數量h d(i)等於或小於通電單元數量h m(i)(ST133；否)時，處理繼續進行至ST135。
當通電單元數量h d(i)等於或大於通電單元數量h m(i)(ST133；是)時，追蹤控制單元101設置一透過從通電單元數量h d(i)減去通電單元數量h m(i)所獲得的值成為通電單元數量h (m-1)(i)(ST134)。亦即，當檢測直方圖h d的通電單元數量h d(i)等於或大於第一直方圖的估計通電單元數量h m(i)時，追蹤控制單元101將其差值視為直方圖h (m-1)的通電單元數量h (m-1)(i)。接著，此處理繼續進行至ST136。
當通電單元數量h d(i)小於通電單元數量h m(i)(ST133；否)時，追蹤控制單元101將通電單元數量h (m-1)(i)設置為0(ST135)。亦即，當檢測直方圖h d的通電單元數量h d(i)小於第一直方圖的估計通電單元數量h m(i)時，追蹤控制單元101將直方圖h (m-1)的通電單元數量h (m-1)(i)視為0。接著，此處理繼續進行至ST136。
ST136至ST138基本上與實施例中ST86至ST88相同。
透過上述操作，判定最佳讀取電壓Rmopt。
根據第一變體的記憶體系統1，即便當在狀態「Sm」與「S(m-1)」的臨界值電壓分佈的谷區的低電壓側部分中臨界值電壓分佈的重疊部分增加(由於狀態「Sm」在低電壓側的臨界值電壓分佈擴散的緣故)，可判定最佳讀取電壓Rmopt。 2.2 第二變體
在實施例中，追蹤控制單元101在臨界值電壓追蹤處理中判定最佳讀取電壓R1opt。然而本揭露並不受限於此。當狀態「S0」和「S1」的各個臨界值電壓分佈的重疊部分較大時，不能透過對檢測直方圖h d的配適來高精度地估計直方圖h (m-1)(或直方圖h m)。在此情況下，控制器10不能基於估計的直方圖h (m-1)(或直方圖h m)判定最佳讀取電壓R1opt。更明確地，追蹤控制單元101可執行一處理，其判定是否要判定最佳讀取電壓R1opt。
在下文中，根據該第二變體的記憶體系統1中執行的操作將被描述，並專注在於其與根據該實施例的記憶體系統1的操作之間的差異。 2.2.1 臨界值電壓追蹤處理
將參照圖32描述根據第二變體的記憶體系統1中執行的臨界值電壓追蹤處理的流程。圖32是描繪根據該第二變體的記憶體系統中執行的臨界值電壓追蹤處理的流程的流程圖。
控制器10判定是否要判定最佳讀取電壓R1opt (ST141)。當控制器10判定要判定最佳讀取電壓R1opt(ST141；是)，處理繼續進行至ST143。當控制器10判定不判定最佳讀取電壓R1opt(ST141；否)，處理繼續進行至ST142。控制器10基於電壓判定的標籤範圍判定是否判定最佳讀取電壓R1opt，包括可判定其中狀態「S0」與「S1」的各自臨界值電壓分佈的重疊為小的一範圍。將在下文中描述有關判定是否要判定最佳讀取電壓R1opt的細節。
例如，追蹤控制單元101判定讀取電壓R1asm為新的讀取電壓R1(ST142)。
ST143至ST147分別與根據實施例的ST11至ST15相同。
如上述，在根據第二變體的記憶體系統1中，針對判定最佳讀取電壓R1opt的情況與針對不判定最佳讀取電壓R1opt的情況分別判定新的讀取電壓R1。 2.2.2 判定是否要判定最佳讀取電壓R1opt
接著參照圖33A與33B說明是否要判定最佳讀取電壓R1opt的判定(ST141)。圖33A與33B是描繪根據該第二變體的記憶體系統中執行用以判定是否判定最佳讀取電壓的示意圖。
如圖33A所描繪，當c Rmin(其是記憶體單元電晶體MT的數量)小於參考值c Th時，狀態「S0」與「S1」的各自臨界值電壓分佈的重疊部分在低電壓側範圍內可能為小(在圖33A描繪實例中幾乎為零)。在此，記憶體單元電晶體MT的數量c Rmin是可用於執行讀取操作的具有臨界值電壓等於或低於最小讀取電壓Rmin的記憶體單元電晶體MT的數量。以下，可以用於執行讀取操作的最小讀取電壓Rmin也將簡單被稱為下限電壓Rmin。記憶體單元電晶體MT的數量c Rmin是當以下限電壓Rmin執行讀取操作時變成ON狀態的記憶體單元電晶體MT的數量。同時，如圖33B所描繪，當c Rmin(其是記憶體單元電晶體MT的數量)等於或大於參考值c Th時，狀態「S0」與「S1」的各自臨界值電壓分佈的重疊部分在低電壓側範圍內可能為大。如圖33A與33B所描繪的臨界值電壓分佈與記憶體單元電晶體MT數量c Rmin之間的關聯性可例如透過對NAND記憶體20特徵評估進行驗證。
追蹤控制單元101比較記憶體單元電晶體MT數量c Rmin與參考值c Th。如圖33A所示，當記憶體單元電晶體MT數量c Rmin小於參考值c Th時，追蹤控制單元101判定要判定最佳讀取電壓R1opt。如圖33B所示，當記憶體單元電晶體MT數量c Rmin等於或大於參考值c Th時，追蹤控制單元101判定不判定最佳讀取電壓R1opt。 比較實例3
如圖33B所描繪，當c Rmin(其是記憶體單元電晶體MT的數量)等於或大於參考值c Th時，各自臨界值電壓分佈的重疊部分在低電壓側範圍內可能為大。亦即，控制器在判定最佳讀取電壓R1opt時執行配適的電壓範圍變為臨界值電壓分佈的重疊部分為大的電壓範圍。即便也在此情況下，根據比較實例3的記憶體系統的控制器嘗試判定最佳讀取電壓R1opt。然而，在此情況下，控制器無法適當地執行檢測直方圖的配適。結果，透過使用擬合判定的新讀取電壓與真正的最佳讀取電壓之間的差異可能變得大於讀取電壓R1asm與真正的最佳讀取電壓之間的差異。據此，錯誤位元數量可能增加。
根據第二變體，當下限電壓Rmin靠近狀態「S0」與「S1」的臨界值電壓分佈的谷區時，追蹤控制單元101設置讀取電壓R1asm作為新的讀取電壓Rm，而非判定最佳讀取電壓R1opt。結果，根據第二變體的記憶體系統1可避免錯誤位元數量的增加，這是由於基於其中臨界值電壓分佈的重疊部分為大的電壓範圍的檢測直方圖h d判定最佳讀取電壓R1opt而導致的。
應注意，在臨界值電壓追蹤處理中，控制器10可透過與相關於讀取電壓R2至R7所述實施例相似操作分別判定最佳讀取電壓R2opt至R7opt。 2.3 第三變體
在第二變體中，追蹤控制單元101將具有臨界值電壓等於或低於下限電壓Rmin的記憶體單元電晶體MT的數量c Rmin與參考值進行c Th比較，並判定是否要判定最佳讀取電壓R1opt。然而本揭露並不受限於此。基於檢測直方圖h d的形狀，追蹤控制單元101可判定是否要判定最佳讀取電壓R1opt。
在下文中，根據該第三變體的記憶體系統1中執行的操作將被描述，並專注在於其與根據該第二變體的記憶體系統的操作之間的差異。 2.3.1 臨界值電壓追蹤處理
將參照圖34描述根據第三變體的記憶體系統1中執行的臨界值電壓追蹤處理的流程。圖34是描繪根據該第三變體的記憶體系統中執行的臨界值電壓追蹤處理的流程的流程圖。
追蹤控制單元101執行檢測直方圖的計算(ST151)與電壓判定的標籤範圍的檢測處理(ST152)，相似於根據實施例的操作之ST11與ST12。
接著，追蹤控制單元101判定是否要判定最佳讀取電壓R1opt(ST153)。當追蹤控制單元101判定要判定最佳讀取電壓R1opt(ST153；是)，處理繼續進行至ST155。當追蹤控制單元101判定不判定最佳讀取電壓R1opt(ST153；否)，處理繼續進行至ST154。基於第一範圍內的檢測直方圖h d的形狀，追蹤控制單元101判定是否要判定最佳讀取電壓R1opt。將在下文中描述有關判定是否要判定最佳讀取電壓R1opt的細節。
ST154至ST157分別與根據第二變體的ST142、ST145至ST147相同。 2.3.2 判定是否要判定最佳讀取電壓
參照圖35、36A與36B說明根據第三變體(ST153)的記憶體系統1中執行是否要判定最佳讀取電壓R1opt的判定流程。圖35是描繪根據該第三變體的記憶體系統中執行用以判定是否判定最佳讀取電壓的流程圖。圖36A與36B是描繪根據該第三變體的記憶體系統中執行用以判定是否判定最佳讀取電壓的示意圖。
在判定是否要判定最佳讀取電壓中，追蹤控制單元101判定通電單元數量h d(i)是否隨著第一範圍內標籤「i」增加而單調減少。當判定通電單元數量h d(i)隨著第一範圍內標籤「i」的增加而單調減少時，追蹤控制單元101判定狀態「S0」與「S1」的各自臨界值電壓分佈的重疊部分在低電壓側範圍內為小(在圖36A描繪實例中幾乎為零)，如圖36A所描繪。接著，追蹤控制單元101判定以估計最佳讀取電壓R1opt。同時，當判定通電單元數量h d(i)不隨著第一範圍內標籤「i」的增加而單調減少時，追蹤控制單元101判定狀態「S0」與「S1」的各自臨界值電壓分佈的重疊部分在低電壓側範圍內為大，如圖36B所描繪。接著，追蹤控制單元101判定以估計最佳讀取電壓R1opt。
參照圖35。在ST161中，追蹤控制單元101將標籤「i」設置為imin(i=imin)。
追蹤控制單元101判定標籤「i」是否等於(imin+L0-1) (ST162)。當判定標籤「i」等於(imin+L0-1)時(ST162；是)，處理進行到ST165。當判定標籤「i」小於(imin+L0-1) 時(ST162；否)，處理進行到ST163。
追蹤控制單元101透過從通電單元數量h d(i+1)減去通電單元數量h d(i)計算差值Δh d(i)(ST163)。
追蹤控制單元101增量該標籤「i」(ST164)且處理繼續到ST162。如上述，追蹤控制單元101重複ST162至ST164，直到判定標籤「i」等於(imin+L0-1)(ST162；是)。
追蹤控制單元101基於ST162至ST164循環處理的結果計算評估值N cn。評估值N cn是用於指示隨著標籤「i」增加通電單元數量h d(i)單調減少的一值。評估值N cn是當差值Δh d(imin)、Δh d(imin+1)、...、Δh d(imin+L0-2)、Δh d(imin+L0-1)以此順序排列時造成差值Δh d(i)連續為負的數中的最大值。基於評估值N cn是否等於或大於參考值N cTh，追蹤控制單元101判定通電單元數量h d(i)是否隨著第一範圍內標籤「i」增加而單調減少。
亦即，基於評估值N cn，追蹤控制單元101判定是否要判定最佳讀取電壓R1opt(ST165)。當判定評估值N cn等於或大於參考值N cTh時(ST165；是)，追蹤控制單元101判定要判定最佳讀取電壓R1opt，因為通電單元數量h d(i)隨著標籤「i」增加而單調減少，並且處理繼續進行至ST155。當判定評估值N cn小於參考值N cTh時(ST165；否)，追蹤控制單元101判定不判定最佳讀取電壓R1opt，因為通電單元數量h d(i)並沒有隨著標籤「i」增加而單調減少，並且處理繼續進行至ST154。
如上述，判定是否要判定最佳讀取電壓R1opt。
參照圖37A與37B說明進一步是否要判定最佳讀取電壓R1opt的判定。圖37A與37B是描繪根據該第三變體的記憶體系統中執行用以判定是否判定最佳讀取電壓的示意圖。
如圖37A所描繪，當評估值N cn等於或大於第一範圍內參考值N cTh(例如，當通電單元數量h d(i)隨著讀取電壓增加而單調減少時)時，追蹤控制單元101判定要判定該最佳讀取電壓R1opt，因為臨界值電壓分佈的重疊部分在低電壓側範圍內為小。
在圖37A描繪的實例中，差值Δh d(imin)、Δh d(imin+1)、...、Δh d(imin+L0-2)、Δh d(imin+L0-1)全部為負。亦即，評估值N cn是L0。當評估值N cn(在此為L0)等於或大於參考值N cTh時，追蹤控制單元101判定要判定最佳讀取電壓R1opt。
同時，如圖37B所描繪，當第一範圍內評估值N cn小於參考值N cTh(例如，當第一範圍內檢測直方圖具有向下凸的形狀時)時，追蹤控制單元101判定以不判定該最佳讀取電壓R1opt，因為臨界值電壓分佈的重疊部分在低電壓側範圍內為大。
在圖37B描繪的實例中，差值Δh d(imin)與Δh d(imin+1)全部為負。同時，差值Δh d(imin+2)、Δh d(imin+3)、...、Δh d(imin+L0-2)和Δh d(imin+L0-1)全部為正。亦即，評估值N cn是2。當評估值N cn(在此為2)小於參考值N cTh時，追蹤控制單元101判定以不判定最佳讀取電壓R1opt。
利用上述根據第三變體的記憶體系統1，可避免錯誤位元數量的增加，如同第二變體。 2.4 第四變體
在第三變體中，基於在其中差值Δh d(i)變成連續負的數值間最大值(評估值N cn)，追蹤控制單元101判定是否要判定第一範圍內的最佳讀取電壓R1opt。然而本揭露並不受限於此。基於第一範圍內複數差值Δh d(i)的數量，追蹤控制單元101可判定是否要判定最佳讀取電壓R1opt。
在以下說明中，根據該第四變體的記憶體系統1中執行的操作將被描述，並專注在於其與根據該第三變體的記憶體系統的操作之間的差異。
參照圖38說明根據第四變體的記憶體系統1中執行是否要判定最佳讀取電壓R1opt的判定。圖38是描繪根據該第四變體的記憶體系統中執行用以判定是否判定最佳讀取電壓的流程圖。
在判定是否要判定最佳讀取電壓R1opt中，追蹤控制單元101判定通電單元數量h d(i)是否趨向於隨著第一範圍內標籤「i」增加而減少。當通電單元數量h d(i)趨向於隨著第一範圍內標籤「i」增加而減少時，追蹤控制單元101估計最佳讀取電壓R1opt。當通電單元數量h d(i)不趨向於隨著第一範圍內標籤「i」增加而減少時，追蹤控制單元101將讀取電壓R1asm設置為讀取電壓R1。
ST171至ST174分別與ST161至ST164相同。
追蹤控制單元101基於ST172至ST174循環處理的結果計算評估值N n。評估值N n是用於指示隨著標籤「i」增加通電單元數量h d(i)單調減少的一值。評價值N n是在ST172至ST174的循環處理中計算出的差值Δh d(i)中的負差值Δh d(i)的個數。基於評估值N n是否等於或大於判定值N nTh(0＜N nTh≤L0)，追蹤控制單元101判定通電單元數量h d(i)是否隨著第一範圍內標籤「i」增加而單調減少。
亦即，基於評估值N n，追蹤控制單元101判定是否要判定最佳讀取電壓R1opt(ST175)。當評估值N n等於或大於判定值N nTh時(ST175；是)，追蹤控制單元101判定要判定最佳讀取電壓R1opt，因為通電單元數量h d(i)隨著標籤「i」增加而單調減少，並且處理繼續進行至ST155。當判定評估值N n小於判定值N nTh時(ST175；否)，追蹤控制單元101判定不判定最佳讀取電壓R1opt，因為通電單元數量h d(i)並沒有隨著標籤「i」增加而單調減少，並且處理繼續進行至ST154。
圖39是描繪由雜訊造成檢測直方圖的通電單元數量h d(i)波動的視圖。在圖39所描繪實例中，通電單元數量h d(imin)大於通電單元數量h d(imin+1)。通電單元數量h d(imin+1)小於通電單元數量h d(imin+2)。通電單元數量h d(imin+2)大於通電單元數量h d(imin+3)。因此，通電單元數量h d(i)會因例如雜訊而波動。
根據第四變體的記憶體系統1，追蹤控制單元101基於評估值N n可判定低電壓側範圍是否是其中臨界值電壓分佈的重疊部分為小的一範圍，即使當通電單元數量h d(i)波動亦是如此。
如此，即使當檢測直方圖h d因為雜訊而波動，根據第四變體的記憶體系統1，可避免錯誤位元數量的增加，如同第二與第三變體。 2.5 第五變體
在上述實施例中，追蹤控制單元101相對於所有讀取電壓R1至R7分別判定最佳讀取電壓R1opt至R7opt。然而本揭露並不受限於此。追蹤控制單元101可相對於各個讀取電壓R1至R7判定是否要判定最佳讀取電壓Rmopt。
在下文中，根據該第五變體的記憶體系統1中執行的操作將被描述，並專注在於其與根據該實施例的記憶體系統的操作之間的差異。
將參照圖40描述根據第五變體的記憶體系統1中執行的臨界值電壓追蹤處理的流程。圖40是描繪根據該第五變體的記憶體系統中執行的臨界值電壓追蹤處理的流程的流程圖。
當具有等於或低於讀取電壓Rmasm的臨界值電壓的記憶體單元電晶體MT數量c Rmasm被包括在預定範圍內時，追蹤控制單元101判定讀取電壓Rmasm大約等於最佳讀取電壓Rmopt。接著，追蹤控制單元101判定不判定最佳讀取電壓Rmopt。進一步，當記憶體單元電晶體MT數量c Rmasm不包括在預定範圍內時，追蹤控制單元101判定讀取電壓Rmasm與最佳讀取電壓Rmopt具有不同的數值。接著，追蹤控制單元101判定要判定最佳讀取電壓Rmopt。
追蹤控制單元101計算記憶體單元電晶體MT數量c Rmasm(ST181)。記憶體單元電晶體MT的數量c Rmasm是當以讀取電壓Rmasm執行讀取操作時變成ON狀態的記憶體單元電晶體MT的數量。
基於記憶體單元電晶體MT的數量c Rmasm，追蹤控制單元101判定是否要判定最佳讀取電壓Rmopt(ST182)。追蹤控制單元101判定記憶體單元電晶體MT的數量c Rmasm是否等於或小於一值(C10×m-C31)，或等於或大於一值(C10×m+C32)。在此，常數C31與C32是用於判定是否要透過配適判定最佳讀取電壓Rmopt的調整值。常數C31與C32具備正的值。
當c Rmasm等於或小於值(C10×m-C31)或當c Rmasm等於或大於值(C10×m+C32)(ST182；是)時，追蹤控制單元101判定要判定最佳讀取電壓Rmopt。處理繼續進行至ST184。
當記憶體單元電晶體MT的數量c Rmasm大於值(C10×m-C31)且小於值(C10×m+C32)(ST182；否)時，追蹤控制單元101判定不判定最佳讀取電壓Rmopt。例如，追蹤控制單元101判定讀取電壓Rmasm為新的讀取電壓R m(ST183)。
如上述，基於記憶體單元電晶體MT的數量c Rmasm在一大於值(C10×m-C31)且小於值(C10×m+C32)的範圍內，追蹤控制單元101判定讀取電壓Rmasm與最佳讀取電壓Rmpot是否彼此大約相同。
ST184至ST188分別與ST11至ST15相同。
透過上述操作，根據第五變體的終止臨界值電壓追蹤處理。
接著參照圖41A至41C更詳細說明是否要判定最佳讀取電壓Rmopt的判定(ST182)。圖41A至41C是描繪根據該第五變體的記憶體系統中執行用以判定是否判定最佳讀取電壓的圖式。
如圖41A所描繪，例如當讀取電壓Rmasm小於最佳讀取電壓Rmopt時，記憶體單元電晶體MT的數量c Rmasm變成等於或小於參考值(C10×m-C31)。在此情況下，臨界值電壓分佈在高電壓側範圍內的重疊部分可變得比在低電壓側範圍內的重疊部分更大，這是由於狀態「S(m-1)」的臨界值電壓分佈在高電壓側內的擴展的緣故。在此情況下，追蹤控制單元101判定要判定最佳讀取電壓Rmopt。
再者，如圖41B所描繪，例如當讀取電壓Rmasm大於最佳讀取電壓Rmopt時，記憶體單元電晶體MT的數量c Rmasm變成等於或大於參考值(C10×m+C32)。在此情況下，臨界值電壓分佈在低電壓側範圍內的重疊部分可變得比在高電壓側範圍內的重疊部分更大，這是由於狀態「Sm」的臨界值電壓分佈在低電壓側內的擴展的緣故。在此情況下，追蹤控制單元101判定要判定最佳讀取電壓Rmopt。
再者，如圖41C所描繪，例如當讀取電壓Rmasm等於最佳讀取電壓Rmopt時，記憶體單元電晶體MT的數量c Rmasm變成大於參考值(C10×m-C31)且小於參考值(C10×m+C32)。在這種情況下，狀態「S(m-1)」和「Sm」各自的臨界值電壓分佈可以是彼此對稱的，並且透過將讀取電壓Rmasm設置為讀取電壓Rm可獲得足夠精準的讀取電壓Rm。在此情況下，追蹤控制單元101判定不判定最佳讀取電壓Rmopt。
如圖41A至41C所描繪的臨界值電壓分佈與記憶體單元電晶體MT數量c Rmasm之間的關聯性可例如透過對NAND記憶體20特徵評估進行驗證。
根據第五變體，在判定各個新讀取電壓R1至R7時，追蹤控制單元101基於記憶體單元電晶體MT的數量c Rmasm判定將最佳讀取電壓Rmopt設置為新讀取電壓Rm或將讀取電壓Rmasm設置為新讀取電壓Rm。結果，根據第五變體的記憶體系統1中，當透過設置讀取電壓Rmasm為新讀取電壓Rm獲取足夠精準度時，可降低用於判定最佳讀取電壓Rmopt的一時間段。 2.6 第六變體
在上述第五變體中，在分別判定新讀取電壓R1至R7時，追蹤控制單元101判定是否要判定最佳讀取電壓R1opt至R7opt。然而本揭露並不受限於此。例如基於各狀態「S0」至「S7」的臨界值電壓分佈的形狀趨勢，追蹤控制單元101可檢測讀取電壓Rm，該讀取電壓是臨界值電壓追蹤處理之前的最佳讀取電壓Rmopt的判斷目標。 2.6.1 總體操作
將參照圖42描述根據第六變體的包括記憶體系統1中執行的臨界值電壓追蹤處理的總體操作的流程。圖42是描繪根據該第六變體的記憶體系統之總體操作的流程的流程圖。
追蹤控制單元101檢測讀取電壓Rm(處理目標讀取電壓)，其是讀取電壓R1至R7之間最佳讀取電壓Rmopt判定處理的目標(ST193)。以下，ST193的處理也將被稱為處理目標讀取電壓的檢測處理。基於狀態「S(m-1)」與「Sm」臨界值電壓分佈的重疊部分的形狀(由圖6B的斜角線部分表示)，追蹤控制單元101檢測處理目標讀取電壓Rm。將在下文中描述處理目標讀取電壓的檢測處理的細節。
追蹤控制單元101僅對處理目標讀取電壓Rm執行臨界值電壓追蹤處理(ST194)。臨界值電壓追蹤處理與根據實施例的臨界值電壓追蹤處理(ST3)相同。結果，追蹤控制單元101將最佳讀取電壓Rmopt判定為相對於處理目標讀取電壓Rm的新讀取電壓Rm。同時，追蹤控制單元101將讀取電壓Rmasm判定為相對於讀取電壓Rm(並非是處理目標)的新讀取電壓Rm。
ST191、ST192、以及ST195至ST197是與根據實施例的ST1、ST2與ST4至ST6相同。 2.6.2 處理目標讀取電壓的檢測處理
將在下文中描述參照圖43的處理目標讀取電壓的檢測處理(ST193)。圖43是描繪狀態「S0」至「S7」各者的臨界值電壓分佈的形狀趨勢的實例的視圖。圖43是描繪狀態「S0」至「S7」各者的臨界值電壓分佈，其由於在寫入操作之後的干擾等因素而變寬。
基於狀態「S0」至「S7」各者臨界值電壓分佈的形狀趨勢，追蹤控制單元101執行處理目標讀取電壓的檢測處理。
如圖43所描繪，在狀態「S0」至「S7」間的各自低電壓側狀態「S0」至「S3」的臨界值電壓分佈有高電壓側比低電壓側更擴散的趨勢。同時，在狀態「S0」至「S7」間的各自高電壓側狀態「S4」至「S7」的臨界值電壓分佈有例如相對於狀態「S0」至「S3」臨界值電壓分佈有對稱形更寬的趨勢。透過臨界值電壓分佈的趨勢，狀態「S0」與「S1」的臨界值電壓分佈的重疊部分、狀態「S1」與「S2」的臨界值電壓分佈的重疊部分、狀態「S2」與「S3」的臨界值電壓分佈的重疊部分、以及狀態「S3」與「S4」的臨界值電壓分佈的重疊部分彼此為非對稱。再者，狀態「S4」與「S5」的臨界值電壓分佈的重疊部分、狀態「S5」與「S6」的臨界值電壓分佈的重疊部分、以及狀態「S6」與「S7」的臨界值電壓分佈的重疊部分更為對稱。
追蹤控制單元101判定狀態「S0」與「S1」的臨界值電壓分佈的重疊部分與狀態「S6」與「S7」的臨界值電壓分佈的重疊部分各為非對稱。當狀態「S(m-1)」與「Sm」的臨界值電壓分佈的重疊部分為非對稱時，追蹤控制單元101判定最佳讀取電壓Rmopt與讀取電壓Rmasm為不同。此外，追蹤控制單元101檢測與臨界值電壓分佈的重疊部分對應的讀取電壓(圖43中讀取電壓R1至R4)(其被判定為非對稱)為處理目標讀取電壓Rm。進一步，當狀態「S(m-1)」與「Sm」的臨界值電壓分佈的重疊部分為對稱時，追蹤控制單元101判定最佳讀取電壓Rmopt與讀取電壓Rmasm彼此大約為相等。此外，追蹤控制單元101檢測與臨界值電壓分佈的重疊部分對應的讀取電壓(圖43中讀取電壓R5至R7)(其被判定為對稱)為不是處理目標的讀取電壓Rm。
此外，追蹤控制單元101計算分別包括對應於讀取電壓R1至R7的臨界值電壓分佈的谷區的直方圖，透過例如在處理目標讀取電壓的檢測處理之前使用比用於計算檢測直方圖h d的電壓範圍ΔR更寬的電壓範圍(ST193)。追蹤控制單元101例如基於計算直方圖的形狀判定臨界值電壓分佈的重疊部分是否為非對稱。
根據第六變體的記憶體系統1，在臨界值電壓追蹤處理之前，追蹤控制單元101檢測讀取電壓Rm，用於從讀取電壓R1至R7中判定最佳讀取電壓Rmopt。結果，根據第六變體的記憶體系統1中，用於判定是否要相對於各讀取電壓R1至R7判定最佳讀取電壓Rmopt的一時間段在臨界值電壓追蹤處理中可以被降低。 3. 雜項
在上述實施例和修改中，使用讀取電壓R1至R7中的任何讀取電壓Rm來執行讀取操作。然而本揭露並不受限於此。控制器10可以使用複數個電壓(例如，對應於較低頁資料的電壓R1和R5)來執行讀取操作。當使用電壓R1至R5進行讀取操作時，控制器10將檢測到的直方圖計算的電壓範圍基於電壓R1asm設定為高於電壓R1_(N+1)(＜R1asm)和等於或低於電壓R1_1(＞R1asm)的範圍，以及基於電壓R5asm將其設定為高於電壓R5_(N+1)(R1_1＜R5_(N+1) ＜R5asm)和等於或低於電壓R5_1(＞R5asm)的範圍。亦即，記憶體系統1使用兩個讀取電壓R1_n和R5_n來執行複數個移位讀取操作。此外，控制器10可包括間隔讀取，用於判定在計算檢測直方圖時各個記憶體單元電晶體MT的臨界值電壓是否被包括在等於或低於電壓R1_1的範圍內，以及各個記憶體單元電晶體MT的臨界值電壓是否被包括在等於或高於電壓R5_(N+1)的範圍內。間隔讀取的讀取電壓高於電壓R1_1且低於電壓R5_(N+1)。間隔讀取的讀取電壓是例如預設讀取電壓R3def。
再者，在第一變體的各個實施例中，對所有讀取電壓R1至R7執行第一範圍的配適，以及對所有讀取電壓R1至R7執行第三範圍的配適。然而本揭露並不受限於此。例如，對於讀取電壓R1至R7中的每一個的讀取電壓Rm，可以透過執行第一範圍的配適來判定最佳讀取電壓Rmopt，並且可以透過執行第三範圍的配適來判定最佳讀取電壓Rmopt。
雖然已描述特定實施例，但此些實施例可僅以例示的方式而被呈現，且目的不在於限制本揭露之範疇。確實，本文所述之新穎實施例可被實現於各式各樣的其他形式中；此外，可做出對本文所述實施例之形式中的各種省略、替代、及改變而未悖離本揭露之精神。如同將落在本揭露之範疇及精神中，隨附申請專利範圍及其等效物目的在於涵蓋此類形式或修改。
1:記憶體系統 2:主機裝置 10:控制器 11:處理器 12:嵌入式記憶體 13:緩衝記憶體 14:主機I/F 15:NAND I/F 16:ECC電路 20:記憶體裝置 21:記憶體單元陣列 22:輸入/輸出電路 23:邏輯控制電路 24:暫存器 25:定序器 26:電壓產生電路 27:列解碼器模組 28:感測放大器模組 101:追蹤控制單元 102:讀取控制單元 103:標籤產生單元 104:直方圖計算單元 131:讀取資料記憶體單元
[圖1]是描繪根據一實施例的資訊處理系統的組態的實例的方塊圖，該資訊處理系統包括主機裝置與記憶體系統。
[圖2]是描繪根據該實施例設置在控制器中功能組件的圖式。
[圖3]是描繪根據該實施例的NAND記憶體的組態的實例的方塊圖。
[圖4]是描繪根據該實施例的NAND記憶體的記憶體單元陣列中區塊組態的實例的電路圖。
[圖5]是描繪根據該實施例的NAND記憶體中記憶體單元電晶體的臨界值電壓分佈的視圖。
[圖6A與6B]是描繪根據該實施例的記憶體系統中執行移位讀取操作的視圖。
[圖7]是描繪根據該實施例的記憶體系統之總體操作的流程的流程圖。
[圖8]是描繪根據該實施例的記憶體系統中執行的臨界值電壓追蹤處理的流程的流程圖。
[圖9]是描繪根據該實施例的記憶體系統中執行的檢測直方圖的計算處理的概要的視圖。
[圖10]是描繪根據該實施例的記憶體系統中執行的檢測直方圖的計算處理的流程的流程圖。
[圖11]是描繪根據該實施例的記憶體系統中執行的使用讀取資料產生標籤的視圖。
[圖12]是描繪根據該實施例的在從記憶體單元電晶體讀取資料在循環處理期間示出複數個變化的一情況下實例的視圖。
[圖13]是描繪根據該實施例的記憶體系統中執行的計算處理所計算出檢測直方圖的視圖。
[圖14]是描繪根據該實施例的記憶體系統中執行的電壓判定的標籤範圍的檢測處理的總體流程的流程圖。
[圖15]是描繪根據該實施例的記憶體系統中執行的電壓判定的臨時標籤範圍的檢測處理的流程的流程圖。
[圖16]是描繪根據該實施例的記憶體系統中檢測的電壓判定的臨時標籤範圍的視圖。
[圖17]是描繪根據該實施例的記憶體系統中執行的電壓判定的臨時標籤範圍的檢測處理的另一流程的流程圖。
[圖18]是描繪根據該實施例的記憶體系統中檢測的電壓判定的臨時標籤範圍的視圖。
[圖19]是描繪根據該實施例的記憶體系統中執行的第一直方圖的估計處理的總體流程的流程圖。
[圖20]是描繪根據該實施例的記憶體系統中執行的第一範圍中直方圖的估計處理的示意圖。
[圖21]是描繪根據該實施例的記憶體系統中執行的第一範圍中直方圖的估計處理的流程的流程圖。
[圖22]是描繪根據該實施例的記憶體系統中執行的第二範圍中直方圖的估計處理的示意圖。
[圖23]是描繪根據該實施例的記憶體系統中執行的第二直方圖的計算處理與最佳讀取電壓的判定處理的示意圖。
[圖24]是描繪根據該實施例的記憶體系統中執行的第二直方圖的計算處理與最佳讀取電壓的判定處理的流程圖。
[圖25]是描繪根據第一變體的記憶體系統中執行的電壓判定的臨時標籤範圍的檢測處理的流程的流程圖。
[圖26]是描繪根據該第一變體的記憶體系統中執行的電壓判定的臨時標籤範圍的檢測處理的流程的流程圖。
[圖27]是描繪根據該第一變體的記憶體系統中執行的第一直方圖的估計處理的總體流程的流程圖。
[圖28]是描繪根據該第一變體的記憶體系統中執行的第三範圍中直方圖的估計處理的示意圖。
[圖29]是描繪根據該第一變體的記憶體系統中執行的第三範圍中直方圖的估計處理的流程的流程圖。
[圖30]是描繪根據該第一變體的記憶體系統中執行的第四範圍中直方圖的估計處理的示意圖。
[圖31]是描繪根據該第一變體的記憶體系統中執行的第二直方圖的計算處理與最佳讀取電壓的判定處理的流程圖。
[圖32]是描繪根據該第二變體的記憶體系統中執行的臨界值電壓追蹤處理的流程的流程圖。
[圖33A與33B]是描繪根據該第二變體的記憶體系統中執行用以判定是否判定最佳讀取電壓的示意圖。
[圖34]是描繪根據該第三變體的記憶體系統中執行的臨界值電壓追蹤處理的流程的流程圖。
[圖35]是描繪根據該第三變體的記憶體系統中執行用以判定是否判定最佳讀取電壓的流程圖。
[圖36A與36B]是描繪根據該第三變體的記憶體系統中執行用以判定是否判定最佳讀取電壓的示意圖。
[圖37A與37B]是描繪根據該第三變體的記憶體系統中執行用以判定是否判定最佳讀取電壓的示意圖。
[圖38]是描繪根據該第四變體的記憶體系統中執行用以判定是否判定最佳讀取電壓的流程圖。
[圖39]是描繪根據該第四變體的記憶體系統中由雜訊造成檢測直方圖的值波動的視圖。
[圖40]是描繪根據該第五變體的記憶體系統中執行的臨界值電壓追蹤處理的流程的流程圖。
[圖41A至41C]是描繪根據該第五變體的記憶體系統中執行用以判定是否判定最佳讀取電壓的圖式。
[圖42]是描繪根據第六變體的記憶體系統之總體操作的流程的流程圖。
[圖43]是描繪根據該第六變體的記憶體系統中臨界值電壓分佈的形狀的趨勢之實例的視圖。

Claims (20)

  1. 一種記憶體系統，包含： 半導體記憶體，包括複數個記憶體單元，該每個記憶體單元被組態以儲存具有根據其臨界值電壓的至少第一值和第二值中的一者的資料，該第一值對應於在第一電壓範圍內的該臨界值電壓，以及該第二值對應於在第二電壓範圍內的該臨界值電壓；以及 控制器，組態以 寫入具有該第一值的資料到該複數個記憶體單元中複數個第一記憶體單元各者中， 寫入具有該第二值的資料到該複數個記憶體單元中複數個第二記憶體單元各者中， 透過執行對該複數個記憶體單元的追蹤處理，判定第一電壓，以及 在該追蹤處理之後的讀取處理中，使用該第一電壓從該複數個記憶體單元讀取資料， 其中該控制器被組態以在該追蹤處理中， 使用在第三電壓範圍內的複數個讀取電壓執行複數個讀取操作，該第三電壓範圍包括一部分的該第一電壓範圍與一部分的該第二電壓範圍，以判定該複數個記憶體單元的第一分佈， 基於該第一分佈，估計該複數個第一記憶體單元在該第三電壓範圍內的第二分佈， 基於該第一分佈與該第二分佈間的差值，估計該複數個第二記憶體單元在該第三電壓範圍內的第三分佈，以及 基於該第二分佈與該第三分佈，判定在該第三電壓範圍內的電壓為該第一電壓。
  2. 如請求項1之記憶體系統，其中該控制器被組態以 基於該第一分佈估計在包括在該第三電壓範圍內的第四電壓範圍內的第四分佈， 基於該第四分佈估計在包括在該第三電壓範圍內與該第四電壓範圍不同的第五電壓範圍內的第五分佈，以及 基於該第四分佈與該第五分佈估計該第二分佈。
  3. 如請求項2之記憶體系統，其中該控制器被組態以透過在該第四電壓範圍內執行該第一分佈的曲線配適，以估計該第四分佈。
  4. 如請求項3之記憶體系統，其中該控制器被組態以透過執行該曲線配適的最小平方方法以判定第一函數，並基於該第一函數估計該第四分佈。
  5. 如請求項4之記憶體系統，其中該控制器被組態以基於在該第一範圍內的第二電壓和被判定以對應於該第一函數的常數以估計該第五分佈。
  6. 如請求項2之記憶體系統，其中該第一電壓範圍包括比該第二電壓範圍低的電壓，以及 該第四電壓範圍包括比該第五電壓範圍低的電壓。
  7. 如請求項2之記憶體系統，其中該第一電壓範圍包括比該第二電壓範圍高的電壓，以及 該第四電壓範圍包括比該第五電壓範圍高的電壓。
  8. 如請求項1之記憶體系統，其中該控制器被組態以執行判定處理，以判定是否要判定該第一電壓。
  9. 如請求項8之記憶體系統，其中該控制器被組態以在該判定處理中： 計算第一通電單元數量，其是當使用第三電壓對該複數個記憶體單元執行讀取處理時屬於通電狀態的第三記憶體單元的數量，該第三電壓包括在該第一電壓範圍或該第二電壓範圍內，以及 判定是否基於該第一通電單元數量來判定該第一電壓。
  10. 如請求項9之記憶體系統，其中 該第三電壓是用以執行對該複數個記憶體單元的該讀取處理的最小讀取電壓，以及 該控制器當該第一通電單元數量小於第一臨界值時判定要判定該第一電壓，並當該第一通電單元數量等於或大於該第一臨界值時判定以不判定該第一電壓。
  11. 如請求項8之記憶體系統，其中該控制器被組態以在該判定處理中： 基於包括在該第三電壓範圍內的第六電壓範圍內的該第二分佈的形狀，判定隨著讀取電壓增加該第二分佈是否示出減小的趨勢，以及 當隨著讀取電壓增加該第六電壓範圍內的該第二分佈呈現減小的趨勢時，判定要判定該第一電壓。
  12. 如請求項8之記憶體系統，其中該控制器被組態以在該判定處理中： 判定在讀取電壓增加時包括在該第三電壓範圍內的第六電壓範圍內的該第二分佈連續減小的最大次數等於或大於第一判定值，以及 當該最大次數等於或大於該第一判定值時，判定要判定該第一電壓。
  13. 如請求項8之記憶體系統，其中該控制器被組態以在該判定處理中： 判定在讀取電壓增加時包括在該第三電壓範圍內的第六電壓範圍內的該第二分佈減小的總次數等於或大於第二判定值，以及 當該總次數等於或大於該第二判定值時，判定要判定該第一電壓。
  14. 如請求項8之記憶體系統，其中該控制器被組態以在該判定處理中： 判定該第二分佈與該第三分佈之重疊是否關於該讀取電壓為非對稱，以及 當該第二分佈與該第三分佈之重疊是否關於該讀取電壓為非對稱時，判定要判定該第一電壓。
  15. 一種判定半導體記憶體的最佳讀取電壓的方法，該半導體記憶體包括複數個記憶體單元，該每個記憶體單元被組態以儲存具有根據其臨界值電壓的至少第一值和第二值中的一者的資料，該第一值對應於在第一電壓範圍內的該臨界值電壓，以及該第二值對應於在第二電壓範圍內的該臨界值電壓，該方法包含： 執行第一寫入操作，以寫入具有該第一值的資料到該複數個記憶體單元中複數個第一記憶體單元各者中； 執行第二寫入操作，以寫入具有該第二值的資料到該複數個記憶體單元中複數個第二記憶體單元各者中；以及 透過執行對該複數個記憶體單元的追蹤處理，判定該最佳讀取電壓， 其中該追蹤處理包括： 使用在第三電壓範圍內的複數個讀取電壓執行複數個讀取操作，該第三電壓範圍包括一部分的該第一電壓範圍與一部分的該第二電壓範圍，以判定該複數個記憶體單元的第一分佈； 基於該第一分佈，估計該複數個第一記憶體單元在該第三電壓範圍內的第二分佈； 基於該第一分佈與該第二分佈間的差值，估計該複數個第二記憶體單元在該第三電壓範圍內的第三分佈；以及 基於該第二分佈與該第三分佈，判定在該第三電壓範圍內的電壓為該最佳讀取電壓。
  16. 如請求項15之方法，其中該追蹤處理更包括： 基於該第一分佈估計在包括在該第三電壓範圍內的第四電壓範圍內的第四分佈； 基於該第四分佈估計在包括在該第三電壓範圍內與該第四電壓範圍不同的第五電壓範圍內的第五分佈；以及 基於該第四分佈與該第五分佈估計該第二分佈。
  17. 如請求項16之方法，其中該第四分佈是透過在該第四電壓範圍內執行該第一分佈的曲線配適以進行估計。
  18. 如請求項17之方法，其中該第四分佈是基於第一函數進行估計，該第一函數是透過執行該曲線配適的最小平方方法判定。
  19. 如請求項16之方法，其中該第一電壓範圍包括比該第二電壓範圍低的電壓，以及 該第四電壓範圍包括比該第五電壓範圍低的電壓。
  20. 如請求項16之方法，其中該第一電壓範圍包括比該第二電壓範圍高的電壓，以及 該第四電壓範圍包括比該第五電壓範圍高的電壓。
TW111133397A 2022-03-18 2022-09-02 判定半導體記憶體的最佳讀取電壓之記憶體系統及方法 TWI822299B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022043988A JP2023137685A (ja) 2022-03-18 2022-03-18 メモリシステム
JP2022-043988 2022-03-18

Publications (2)

Publication Number Publication Date
TW202338844A TW202338844A (zh) 2023-10-01
TWI822299B true TWI822299B (zh) 2023-11-11

Family

ID=88067260

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111133397A TWI822299B (zh) 2022-03-18 2022-09-02 判定半導體記憶體的最佳讀取電壓之記憶體系統及方法

Country Status (4)

Country Link
US (1) US20230298671A1 (zh)
JP (1) JP2023137685A (zh)
CN (1) CN116805501A (zh)
TW (1) TWI822299B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9812213B2 (en) * 2013-01-14 2017-11-07 Samsung Electronics Co., Ltd. Flash memory, flash memory system and operating method of the same
TWI612525B (zh) * 2016-07-07 2018-01-21 群聯電子股份有限公司 解碼方法、記憶體儲存裝置及記憶體控制電路單元
US10956264B2 (en) * 2017-09-19 2021-03-23 Toshiba Memory Corporation Memory system
US11017865B2 (en) * 2019-09-03 2021-05-25 SK Hynix Inc. Memory controller determining optimal read voltage and operating method thereof

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9251892B1 (en) * 2014-09-11 2016-02-02 Kabushiki Kaisha Toshiba Memory system and method of controlling nonvolatile memory
JP6783666B2 (ja) * 2017-01-05 2020-11-11 キオクシア株式会社 半導体記憶装置及びメモリシステム
JP2019040655A (ja) * 2017-08-28 2019-03-14 東芝メモリ株式会社 メモリシステム
US11099781B2 (en) * 2018-07-19 2021-08-24 Silicon Motion, Inc. Flash memory controller, flash memory module and associated electronic device
JP2020035504A (ja) * 2018-08-30 2020-03-05 キオクシア株式会社 メモリシステム
JP2020047337A (ja) * 2018-09-18 2020-03-26 キオクシア株式会社 メモリシステム
JP2020107376A (ja) * 2018-12-27 2020-07-09 キオクシア株式会社 メモリシステム
KR20200130008A (ko) * 2019-05-10 2020-11-18 에스케이하이닉스 주식회사 스토리지 장치 및 그 동작 방법
KR20210087247A (ko) * 2020-01-02 2021-07-12 에스케이하이닉스 주식회사 메모리 시스템 및 이의 동작 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9812213B2 (en) * 2013-01-14 2017-11-07 Samsung Electronics Co., Ltd. Flash memory, flash memory system and operating method of the same
TWI612525B (zh) * 2016-07-07 2018-01-21 群聯電子股份有限公司 解碼方法、記憶體儲存裝置及記憶體控制電路單元
US10956264B2 (en) * 2017-09-19 2021-03-23 Toshiba Memory Corporation Memory system
US11017865B2 (en) * 2019-09-03 2021-05-25 SK Hynix Inc. Memory controller determining optimal read voltage and operating method thereof

Also Published As

Publication number Publication date
CN116805501A (zh) 2023-09-26
JP2023137685A (ja) 2023-09-29
US20230298671A1 (en) 2023-09-21
TW202338844A (zh) 2023-10-01

Similar Documents

Publication Publication Date Title
US11609814B2 (en) Memory system
US7477547B2 (en) Flash memory refresh techniques triggered by controlled scrub data reads
US7573773B2 (en) Flash memory with data refresh triggered by controlled scrub data reads
US10818371B2 (en) Data storage devices and data processing methods
TWI389122B (zh) 用來存取一快閃記憶體之方法以及相關之記憶裝置及其控制器
US11776638B2 (en) Memory system, control method thereof, and program
JP2018110043A (ja) 半導体記憶装置及びメモリシステム
US20090044076A1 (en) Memory access system
US9478298B2 (en) Memory system and method of reading data thereof
US9471418B2 (en) Memory system that detects bit errors due to read disturbance and methods thereof
JP2018163724A (ja) メモリシステム
US11710515B2 (en) Memory system
US11068201B2 (en) Flash memory controller, method for managing flash memory module and associated electronic device
US11551756B2 (en) Memory device
TWI822299B (zh) 判定半導體記憶體的最佳讀取電壓之記憶體系統及方法
US11210209B2 (en) Method for managing flash memory module and associated flash memory controller and electronic device
CN113555052B (zh) 半导体存储装置
CN117076189A (zh) 基于自适应学习的闪存电压快速读重试纠错方法与装置
US20230259287A1 (en) Memory system
US20240320076A1 (en) Memory system and method
US11250909B2 (en) Nonvolatile memory and memory system
JP2024115360A (ja) メモリシステム