[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

TWI801437B - 積層基板之製造方法、積層基板之製造裝置、及記錄有積層基板之製造程序之電腦可讀取媒介 - Google Patents

積層基板之製造方法、積層基板之製造裝置、及記錄有積層基板之製造程序之電腦可讀取媒介 Download PDF

Info

Publication number
TWI801437B
TWI801437B TW107136438A TW107136438A TWI801437B TW I801437 B TWI801437 B TW I801437B TW 107136438 A TW107136438 A TW 107136438A TW 107136438 A TW107136438 A TW 107136438A TW I801437 B TWI801437 B TW I801437B
Authority
TW
Taiwan
Prior art keywords
substrate
substrates
bonding
aforementioned
manufacturing
Prior art date
Application number
TW107136438A
Other languages
English (en)
Other versions
TW201931431A (zh
Inventor
菅谷功
釜下敦
三石創
福田稔
Original Assignee
日商尼康股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商尼康股份有限公司 filed Critical 日商尼康股份有限公司
Publication of TW201931431A publication Critical patent/TW201931431A/zh
Application granted granted Critical
Publication of TWI801437B publication Critical patent/TWI801437B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/22—Connection or disconnection of sub-entities or redundant parts of a device in response to a measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02233—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body not in direct contact with the bonding area
    • H01L2224/0224—Alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7501—Means for cleaning, e.g. brushes, for hydro blasting, for ultrasonic cleaning, for dry ice blasting, using gas-flow, by etching, by applying flux or plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75744—Suction holding means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75745—Suction holding means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75753—Means for optical alignment, e.g. sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/758—Means for moving parts
    • H01L2224/75801—Lower part of the bonding apparatus, e.g. XY table
    • H01L2224/75804—Translational mechanism
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/75981—Apparatus chuck
    • H01L2224/75982—Shape
    • H01L2224/75983—Shape of the mounting surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80009—Pre-treatment of the bonding area
    • H01L2224/8001—Cleaning the bonding area, e.g. oxide removal step, desmearing
    • H01L2224/80013—Plasma cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8012—Aligning
    • H01L2224/80121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/8013—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8012—Aligning
    • H01L2224/80121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/80132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Shaping Of Tube Ends By Bending Or Straightening (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

一種接合兩基板來製造積層基板的製造方法，包含：取得階段，取得關於複數個基板的結晶結構的資訊；以及決定階段，根據關於結晶結構的資訊，決定組合彼此接合的兩基板。在上述製造方法中，關於結晶結構的資訊也可以包含至少一接合面的面方位及平行於接合面的方向的結晶方位。又，在上述製造方法中，在決定階段，也可以決定在兩基板接合後的位置偏離量在預定閾值以下的組合。

Description

積層基板之製造方法、積層基板之製造裝置、及記錄有積層基板之製造程序之電腦可讀取媒介
本發明是關於一種積層基板之製造方法、製造裝置、及電腦可讀取媒介。
有一種接合複數個基板來製造基層基板的技術(例如參照專利文獻1)。
專利文獻1 特開2013-098186號公報
在基層基板的製造中，接合基板的過程中，因基板的異方性，在接合前會產生不接受的位置偏離或變形的情況。
在本發明的第一態樣中，提供一種製造方法，是接合兩基板來製造積層基板的製造方法，包含：取得階段，取得關於複數個基板的結晶結構的資訊；以及決定階段，根據關於結晶結構的資訊，決定組合彼此接合的兩基板。
在本發明的第二態樣中，提供一種製造方法，是接合兩基板來製造基層基板的製造方法，包含：取得階段，取得關於複數個基板的剛性分布的資訊；以及決定階段，根據關於剛性分布的資訊，決定組合彼此接合的兩個基板。
在本發明的第三態樣中，提供一種製造方法，是接合兩基板來製造基層基板的製造方法，包含：兩基板的接合面的面方位、平行於接合面的方向的結晶方位以及剛性分布的至少一者，位置對準不同的兩基板的階段；以及接合已位置對準的兩基板的階段。
在本發明的第四態樣中，提供一種製造裝置，是接合兩基板來製 造積層基板的製造裝置，包含：取得部，取得關於複數個基板的結晶結構的資訊；以及決定部，根據關於結晶結構的資訊，決定組合彼此接合的兩基板。
在本發明的第五態樣中，提供一種製造裝置，是接合兩基板來製造基層基板的製造裝置，包含：取得部，取得關於複數個基板的剛性分布的資訊；以及決定部，根據關於剛性分布的資訊，決定組合彼此接合的兩個基板。
在本發明的第六態樣中，提供一種製造裝置，是接合兩基板來製造基層基板的製造裝置，包含：位置對準部，兩基板的接合面的面方位、平行於接合面的方向的結晶方位以及剛性分布的至少一者，位置對準不同的前述兩基板；以及接合部，接合已位置對準的兩基板。
在本發明的第七態樣中，提供一種曝光裝置，是在基板形成圖案的曝光裝置，根據相對於接合於前述基板的另一基板的基板的接合面內的旋轉角度，在基板曝光圖案，其中旋轉角度是根據關於基板及另一基板的結晶結構及剛性分布的至少一者的資訊來設定。
在本發明的第八態樣中，提供一種電腦可讀取媒介，記錄使電子計算機執行下列步驟的程式：在接合兩基板來製造積層基板時，取得關於複數個基板的結晶結構的資訊；以及根據關於結晶結構的資訊，決定組合彼此接合的兩基板。
在本發明的第九態樣中，提供一種電腦可讀取媒介，記錄使電子計算機執行下列步驟的程式：在接合兩基板來製造積層基板時，取得關於複數個基板的剛性分布的資訊；以及根據關於剛性分布的資訊，決定組合彼此接合的兩基板。
在本發明的第十態樣中，提供一種積層半導體裝置，具有彼此積層的兩基板，兩基板的接合面的面方位、平行於接合面的方向的結晶方位以及剛性分布的至少一者彼此不同。
上述本發明的概要，並非列舉本發明的所有特徵者，這些特徵群的副結合也可做為本發明。
100:接合裝置
110、310:框體
120、130:基板匣
140:搬送部
150:控制部
211:第一基板
212:刻劃線
213、215:第二基板
214:缺口
216:電路區域
218:校準標示
221、223:基板夾具
225:吸附面
230、240、730:積層基板
300:接合部
312:底板
316:頂板
322:上台
324、334:顯微鏡
326、336:活性化裝置
331:X方向驅動部
332:下台
333Y:方向驅動部
338:升降驅動部
339:旋轉驅動部
400:夾具儲藏庫
500:預對準器
600、601:決定裝置
610:接收部
620:存放部
621:第一存放部
622:第二存放部
623:第三存放部
624:第四存放部
627、629:平台
640:決定部
641:第一決定部
642:第二決定部
643:第三決定部
644:第四決定部
645:第五決定部
650:輸出部
700:攝影元件
710:像素基板
711、721:基礎基板
712、722:受光元件
713、723:絕緣層
714、724:配線層
720:電路基板
740:支持基板
800:晶圓處理裝置
810:塗佈機
820:曝光裝置
830:成膜裝置
840:控制部
901:製造裝置
A、B:範圍
Q:區域
K:分界
第一圖是製造裝置901的方塊圖。
第二圖是第一基板211的概略平面圖。
第三圖是決定裝置600的方塊圖。
第四圖表示決定裝置600的動作順序的流程圖。
第五圖是例示存放部620存放平台629的圖。
第六圖是基板213的概略平面圖。
第七圖是接合裝置100的概略圖。
第八圖是保持基板213的基板夾具223的概略剖面圖。
第九圖是保持第一基板211的基板夾具221的概略剖面圖。
第十圖表示接合部300的動作順序的流程圖。
第十一圖表示接合部300的概略剖面圖。
第十二圖表示接合部300的接合動作的順序的流程圖。
第十三圖表示接合部300的概略剖面圖。
第十四圖表示接合部300的概略剖面圖。
第十五圖表示接合部300的概略剖面圖。
第十六圖表示接合部300的概略剖面圖。
第十七圖表示第一基板211及第二基板213的接合過程的部分擴大圖。
第十八圖表示第一基板211及第二基板213的接合過程的部分擴大圖。
第十九圖表示第一基板211及第二基板213的接合過程的部分擴大圖。
第二十圖表示積層基板230的偏離量的分布的圖。
第二十一圖表示積層基板230的偏離量的分布的圖。
第二十二圖表示積層基板230的偏離量的另一分布的圖。
第二十三圖是決定裝置601的方塊圖。
第二十四圖表示決定裝置601的動作順序的流程圖。
第二十五圖表示第一基板211及第二基板213的接合過程的部分擴大圖。
第二十六圖例示保持力與位置偏離量的關係的圖。
第二十七圖表示決定裝置601的另一動作順序的流程圖。
第二十八圖表示決定裝置601的另一動作順序的流程圖。
第二十九圖表示決定裝置601的另一動作順序的流程圖。
第三十圖例示第一存放部621存放平台627的圖。
第三十一圖表示決定裝置601的另一動作順序的流程圖。
第三十二圖表示積層基板240的製造過程的概略分視圖。
第三十三圖表示積層基板240的製造過程的概略分視圖。
第三十四圖表示積層基板240的製造過程的概略分視圖。
第三十五圖表示積層基板240的製造過程的概略分視圖。
第三十六圖表示積層基板240的結構的概略斜視圖。
第三十七圖表示決定裝置601的其他動作順序的流程圖。
第三十八圖表示攝影元件700的製造過程的一個階段的圖。
第三十九圖表示攝影元件700的製造過程的另一階段的圖。
第四十圖表示攝影元件700的製造過程的另一其他階段的圖。
第四十一圖表示攝影元件700的製造過程的另一其他階段的圖。
第四十二圖表示攝影元件700的製造過程的另一其他階段的圖。
以下，經由發明的實施形態來說明本發明。下述的實施形態，並非限定關於申請專利範圍的發明。在實施形態中所說明的所有特徵組合，不限於發明解決手段所必須。
第一圖是接合基板來製造積層基板的製造裝置901的方塊圖。製造裝置901具備：晶圓處理裝置800、接合裝置100及決定裝置600。
又，基板的「接合」包含將重疊的兩基板永久地一體化成獲得超過預定值的接合強度。又，「接合」包含在基板具備電連接端子的情況下，兩基板的連接端子彼此電性結合，成為在基板間確保電性導通的狀態。
再者，在以退火處理等使重疊的基板的接合強度上升至預定值以上的情況，或是以退火處理等形成基板彼此的電連接的情況，在退火處理前，有記載成兩基板在暫時地結合的狀態，即暫時接合狀態下被接合的情況。在此情況下，暫時接合的基板有不損耗而分離再利用的情況。
晶圓處理裝置800具備：塗佈機810、曝光裝置820、成膜裝置830以及控制部840。再者，晶圓處理裝置800有具備乾燥裝置、蝕刻裝置、洗 淨裝置、薄化裝置等情況。
在晶圓處理裝置800中，塗佈機810塗布光阻劑至已裝入的半導體單結晶晶圓等基板來形成光阻層。曝光裝置820使用預先準備的標線片，在光阻層形成圖案。成膜裝置830利用已圖案化的光阻層，在基板上形成薄膜，該薄膜形成有元件、配線等。再者，在晶圓處理裝置800中，藉由反覆上述的處理來重疊結構物，在基板上形成立體的結構物。
在晶圓處理裝置800中，控制部840在各部設定塗布、曝光、成膜、蝕刻、洗淨等各階段的處理條件，在適當條件下形成結構物。再者，控制部840藉由在曝光裝置820設定處理條件，關於基板上形成的圖案，也控制修正相對於設計規格的變形、倍率等的處理。
第二圖是以晶圓處理裝置800製造的一例的第一基板211的概略平面圖。第一基板211具有缺口214、複數個電路區域216以及複數個校準標示218。
電路區域216在第一基板211的表面，於第一基板211的面方向週期性地配置。在各電路區域216，設有配線、元件、保護膜等結構物。又，在電路區域216，也配置有在與引線架等結合時做為電連接端子的墊、凸緣等連接部。連接部也是形成於第一基板211表面的結構物之一。
校準標示218也是形成於第一基板211表面的結構物的一例，被配置在相對於電路區域216的連接部等的預定相對位置。藉此，將校準標示218做為指標，可對電路區域216進行位置對準。此外，相對於第一基板211，如上述，除了具有結構物的半導體基板之外，也將未加工的半導體基板、玻璃基板等做為結構材來接合的情況。在如此情況下，不需要位置對準，所以也不需要校準標示218。
在第一基板211，複數個電路區域216彼此之間，存在有刻劃線212。刻劃線212並非結構物，以切割將包含電路區域216的第一基板211切割成許多片時切斷的假想切斷線。刻劃線212也是做為切割邊際，最後要從第一基板211消失的區域。因此，做為半導體裝置完成的第一基板211不需要的校準標示218，也可以配置在刻劃線212上。
第一基板211為例如在矽單結晶基板，以晶圓處理裝置800形成 結構物來製作。又，也可以使用添加Ge的SiGe基板、Ge單結晶基板、III-V族或II-VI族等化合物半導體晶圓，來做為第一基板211的材料。
再參照第一圖，在製造裝置901中，將接合裝置100在晶圓處理裝置800製作的複數個基板，例如兩基板接合，來形成積層基板。在積層基板中，形成於兩基板的電路等被相互結合，相較於單層基板，可形成更大規模的結構物。又，積層基板藉由接合彼此不同的材料或以製程形成的基板來製作，可形成單一基板無法形成的高機能半導體裝置。關於接合裝置100的結構，參照第十圖並後述。
在製造裝置901中，決定裝置600決定晶圓處理裝置800及接合裝置100所設定的處理條件的至少一部分。決定裝置600決定的處理條件，例如以晶圓處理裝置800的控制部840設定晶圓處理裝置800內的各部，反應晶圓處理裝置800的基板製作。又，決定裝置600所決定的處理條件的一部分，也可以設定在接合裝置100來接合基板。
第三圖表示在製造裝置901的決定裝置600的一例的方塊圖。決定裝置600具備：接收部610、存放部620、決定部640以及輸出部650。又，第四圖是說明決定裝置600的動作的流程圖。
接收部610接收關於在接合裝置100接合的第一基板211的資訊(第四圖的步驟S101)。在此，接收部610所接收的資訊，包含在第一基板211的接合面，即接合第一基板211時，接於另一基板而結合的接合面的關於結晶結構的資訊。關於第一基板211的結晶結構的資訊，也可以包含表示第一基板211的組成的資訊、表示接合面的面方向的資訊、表示平行於接合面的結晶方位的方向的資訊面方位。平行於接合面的方向的結晶方位，包含垂直於第一基板211側面的方向的結晶方位。又，該資訊也可以包含對應平行於第一基板211的接合面的結晶方位的缺口214。此外，在第一基板211的缺口214的位置，是可相對於第一基板211的中心以缺口214所位於的方向來表示，將第二圖所示的狀態做為例如0°，從此狀態在第一基板211中心周圍，以右方向旋轉的角度表示的資訊。旋轉的狀態是平行於接合面的方向的結晶方位，從旋轉角度0°的狀態在接合面內往旋轉方向傾斜。第一基板211相對於第二基板213旋轉的狀態，是指從平行於第一基板211的接合面的方向的結晶方位與沿著第二基板213的 接合面的結晶方位彼此對齊的狀態，變成第一基板211的結晶方位傾斜的狀態。
在決定裝置600的存放部620，將包含第一基板211的一組基板接合來製作積層基板的情況下，存放表示滿足預定條件的組合的資訊。關於像這樣的基板組合的資訊，可藉由預先執行的實驗或分析來準備。又，也可以參照以運轉的製造裝置901所製造的積層基板的基板位置偏離量或彎曲量，修訂關於組合的資訊。
在此，積層基板應滿足的預定條件是指例如在以接合製作的積層基板的基板相互位置偏離，並未超過預定閾值以上。又，預定閾值是指例如在形成有積層基板的階段，關於形成積層基板的兩基板相互位置偏離，一基板的電路與另一基板的電路之間的電連接可維持的範圍的位置偏離量的最大值。
又，積層基板應滿足的預定條件也可以是整個積層基板的彎曲等變形量。變形量可用藉由觀察測量的基板表面的高低差等物理量來表示。又，已接合的兩基板的接合強度也可以將實用中的可維持兩基板的電路的電連接範圍的接合強度的最小值做為上述預定閾值來併用。
第五圖例示存放部620所存放的平台629的一例的圖。如圖示，在存放在存放部620的平台629，記載有第一基板211及第二基板213的複數個組合。
在此，第一基板211的欄是由決定裝置600的接收部610所接收，對應成為組合的一候補的基板接合面的關於結晶結構的資訊。在圖示的例中，第一基板211的接合面的面方位(100)，與對應平行於接合面的結晶方位的缺口214的位置0°，被存放於平台629的左列。此外，「(100)」等記載表示米勒指數的面方位。
又，第二基板213的欄，在左列所記載的第一基板211，表示滿足預定條件並成為可接合的組合的另一基板的關於結晶結構的資訊。在圖示的例中，具有與第一基板211的接合面相同的面方位(100)的基板，即缺口位置不同的第二基板213，被存放在平台629的右列。
再參照第三圖，決定部640在被接收部610接收第一基板211的資訊的情況下，參照存放部620的平台629，來決定應組合的第二基板213(第四圖的步驟S102)。在圖示的例中，決定部640在第一基板211的關於結晶結構 的左列最上段資訊(100)及0°被接收的情況下，決定左列最上段的(100)45°或(100)315°。如此，決定裝置600不用進行分析或型樣匹配等演算處理，來決定與第一基板211組合的第二基板213。
在決定裝置600，決定部640的決定經由輸出部650輸出至外部(第四圖的步驟S103)。在步驟S103，決定裝置600的輸出部650也可以將決定部640的決定，藉由例如顯示在顯示裝置來傳達至使用者。又，也可以在製造裝置901將決定傳達至晶圓處理裝置800，製作滿足決定規格的第二基板213。
再者，在第二基板213是不需要精密位置對準的基板即未加工的支持基板等時，也可以將決定部640的決定傳達至接合裝置100，調整與第一基板211接合的第二基板的缺口位置。
第六圖概略表示(100)45°的結晶結構出現在接合面的第二基板213的平面圖。如圖示，第二基板213具有缺口214、電路區域216及校準標示218。
第二基板213的校準標示218，被配置在第一基板的電路區域216與第二基板213的電路區域216可位置對準的位置。藉此，在被校準標示218位置對準的狀態下接合來形成積層基板時，第一基板的電路區域216與第二基板213的電路區域216被電性結合。
在此，第二基板213的缺口214位置，相對於第一基板211的缺口位置，位於從接合面側來看的順時針旋轉45°的位置。在此狀態下，從平行於第一基板211的接合面的方向的結晶方位與沿著第二基板213的接合面的結晶方位彼此對對齊的狀態，變成第二基板213的結晶方位傾斜45°。因此，以校準標示218來位置對準的情況下，第一基板211與第二基板213具有相同的面方位(100)，且在平行於接合面的結晶方位旋轉45°的狀態下接合。
第二基板213做為以決定裝置600與第一基板211組合的基板，決定為「平行於接合面的結晶方位的方向相對於同接合面內的第一基板211旋轉45°的基板」的資訊被傳達至晶圓處理裝置800來製作。從決定裝置600取得關於決定的資訊的晶圓處理裝置800的控制部840，將表面為(100)面的晶圓裝入曝光裝置820，在晶圓的缺口214相對於第一基板211的缺口214的位置旋轉45°的狀態下，形成結構物的圖案。也就是說，曝光裝置820根據決定裝置600 所決定的旋轉角度，曝光圖案至基板。藉此，製作第六圖所示的規格的第二基板213。
接下來，說明關於接合第一基板211及第二基板213來製作積層基板230的過程與在過程中產生的第一基板及第二基板間的位置偏離。之後，說明在存放部620參照的關於結晶的資訊。
第七圖是接合第一基板211及第二基板213來製作積層基板230的接合裝置100的概略平面圖。接合裝置100具備：框體110；基板匣120、130及控制部150，安裝在框體110的外側；搬送部140，收容在框體110的內部；接合部300；夾具儲藏庫400以及預對準器500。
框體110的內部進行溫度管理，例如保持在室溫。在一基板匣120收容有為了接合而搬入接合裝置100的基板211、213。在另一基板匣130被接合形成的積層基板230從接合裝置100搬出並收容。
又，基板匣120也可以在可識別第一基板211及第二基板213的狀態下收容。又，也可以增加基板匣120的數量，分別設置收容第一基板211的基板匣120與收容第二基板213的基板匣120。
控制部150控制接合裝置100的各部動作，同時相互聯繫並統一控制整個接合裝置100。又，控制部150具有：通訊部等，接收關於動作條件的設定等的使用者指示，同時從外部接收向使用者表示本身的動作狀態的使用者介面、第一基板211、第二基板213及積層基板230的相關資訊。
接合部300在位置對準第一基板211及第二基板213後，藉由重疊而接合，來形成積層基板230。關於接合部300的結構與動作，參照第十一及十三~十六圖在後述。
預對準器500使搬入接合部300的第一基板211及第二基板213保持在基板夾具221、223。又，在預對準器500，以相對於在接合部300的位置對準精確度的相對低的位置對準精確度，對基板夾具221、223位置對準第一基板211及第二基板213。藉此，以預對準器500的精確度，決定對於第一基板211及第二基板213的基板夾具221、223的位置，所以在接合部300進行高精確度的位置對準時，可縮短處理時間。
此外，第一基板211及第二基板213是在接合面的結晶方位彼此 旋轉方向不同的狀態下接合。因此，在預對準器500，保持於基板夾具221、223的情況下的第一基板211及第二基板213的方向，是藉由將缺口214在不同位置配合來決定。又，第一基板211及第二基板213的基板夾具221、223的位置，並非缺口214基準，也可以將例如校準標示218做為基準來安排。在第六圖的例中，雖然是在第二基板213形成缺口214後旋轉，在旋轉後形成缺口214的情況，也可以將缺口214形成在0°的位置。在此情況下，第二基板213的位置是將缺口214的位置決定為基準。
基板夾具221、223是從夾具儲藏庫400取出，在預對準器500吸附第一基板211或第二基板213來保持。保持第一基板211或第二基板213的基板夾具221、223，與第一基板211或第二基板213一起搬入接合部300。又，接合第一基板211及第二基板213來形成的積層基板230從接合部300搬出的情況下，基板夾具221、223從積層基板230分離並回到夾具儲藏庫400。如此，基板夾具221、223，在接合裝置100的內部反覆循環來使用。
搬送部140位於框體110內部，搬送接合前的第一基板211及第二基板213、基板夾具221、223、保持第一基板211或第二基板213的基板夾具221、223、接合第一基板211及第二基板213來形成的積層基板230的任一者。也就是說，搬送部140從夾具儲藏庫400搬出基板夾具221、223來搬送至預對準器500。又，搬送部140將從基板匣120搬出的第一基板211及第二基板213搬送至預對準器500。再者，從預對準器500將保持第一基板211或第二基板213的基板夾具221、223搬入接合部300，將以接合部300形成的積層基板230收納至基板匣130。
第八圖概略表示從夾具儲藏庫400取出的基板夾具223，保持從基板匣120取出的第二基板213的狀態的圖。如圖示，基板夾具223具有比第二基板213更大的厚度與徑，具有平坦的吸附面225。吸附面225是以靜電夾頭、真空夾頭等吸附基板213，使基板213與基板夾具223一體化。
第九圖概略表示從夾具儲藏庫400取出的基板夾具221，保持從基板匣120取出的第一基板211的狀態的圖。基板夾具221具有比第一基板211更大的厚度與徑這點與基板夾具223共通。另一方面，基板夾具221吸附第一基板211的吸附面225，在中央具有浮起的凸狀形狀這點，與第八圖所示的基板 夾具223不同。
第十圖表示用上述接合裝置100形成積層基板230的順序的流程圖。控制部150首先以搬送部140取出收容在夾具儲藏庫400的複數個基板夾具221、223中的一個基板夾具223，在預對準器500備用(步驟S201)。然後，控制部150以搬送部140將收容在基板匣120的第二基板213從基板匣120取出(步驟S202)，在預對準器500吸附並保持在基板夾具223(步驟S203)。再者，控制部150藉由搬送部140將保持在基板夾具223的基板213搬入接合部300(步驟S204)。
在此，控制部150從步驟S201到步驟S204，調查搬入接合部300的基板213是接合的一對基板的一片或兩片(步驟S205)。此前搬入的基板為一片時(步驟S205：NO)，控制部150重複從上述步驟S201到步驟S204，將第二片的第一基板211與基板夾具221一起搬入接合部300(步驟S204)。
也就是說，控制部150以搬送部140取出收容在夾具儲藏庫400的複數個基板夾具221、223中的另一片基板夾具221，在預對準器500備用(步驟S201)。然後，控制部150以搬送部140將收容在基板匣120的第一基板211從基板匣120取出(步驟S202)，在預對準器500吸附並保持在基板夾具221(步驟S203)。再者，控制部150藉由搬送部140將保持在基板夾具221的第一基板211搬入接合部300(步驟S204)。
這樣一來，當第一基板211及第二基板213被搬入接合部300時，因為在步驟S205判斷搬入接合部300的第一基板211為兩片(步驟S205：YES)，所以控制部150在接合部300執行接合第一基板211及第二基板213的接合動作(步驟S206)。然後，控制部150以搬送部140使接合第一基板211及第二基板213而形成的積層基板230從接合部搬出(步驟S207)，收納至基板匣130。又，控制部150將從接合部300搬出的積層基板230分離的基板夾具221、223返回夾具儲藏庫400。這樣一來，以接合部300進行的接合動作結束。
第十一圖是接合部300的概略剖面圖。接合部300具備框體310、上台322及下台332。
框體310分別具有水平的底板312及頂板316。框體310的頂板316支持向下固定的上台322。上台322具備至少一真空夾頭或靜電夾頭，吸附 並保持在保持基板213的狀態下搬入的基板夾具223。
又，在頂板316，顯微鏡324及活性化裝置326在上台322的側方被固定。顯微鏡324在下台332往下方移動的情況下，可觀察搭載於下台的第一基板211的上面。活性化裝置326在下台332往下方移動的情況下，產生電漿，清淨化保持在下台332的第一基板211的上面。
在框體310的底板312配置有依序積層的X方向驅動部331、Y方向驅動部333、升降驅動部338以及旋轉驅動部339。X方向驅動部331在圖中如箭頭X所示，平行於底板312移動。
Y方向驅動部333在圖中如箭頭Y所示，在X方向驅動部331上平行於底板312且在不同於X方向驅動部331的方向移動。藉由組合X方向驅動部331及Y方向驅動部333的動作，下台332平行於底板312進行二維移動。
升降驅動部338是一端固定於Y方向驅動部333，另一端固定於旋轉驅動部339。旋轉驅動部339的另一端支持下台332。升降驅動部338在圖中以箭頭X所示，旋轉驅動部339相對於底板312垂直移位。又，旋轉驅動部339使下台332在相對於底板312垂直的軸周圍旋轉。藉由各X方向驅動部331、Y方向驅動部333、升降驅動部338以及旋轉驅動部339的動作，下台332的移動量用圖未顯示的干涉計等進行高精密計測。
Y方向驅動部333與升降驅動部338、旋轉驅動部339及下台332一起，支持位於下台332的側方的顯微鏡334及活性化裝置336。顯微鏡334及活性化裝置336對應X方向驅動部331及Y方向驅動部333的動作，在平行於底板312的方向，與下台332一起移動。此外，下台332與旋轉驅動部339之間，也可以在平行於底板312的旋轉軸周圍，進一步設置使下台332搖動的搖動驅動部。
藉此，顯微鏡334在下台332移動至上台322下方時，可觀察保持在上台的基板213的下面。活性化裝置336在下台332移動至上台322下方時，產生電漿，清淨化保持在上台322的基板213的下面。
此外，在第十一圖所示的狀態中，基板夾具223具有保持基板213的平坦吸附面225，被保持在搬入的接合部300的上台322。又，基板夾具 221具有保持第一基板211的凸狀吸附面225，被保持在搬入的接合部300的下台332。又，因為顯微鏡324、334彼此對焦，所以控制部150校正顯微鏡324、334的相對位置。
第十二圖表示接合部300的接合動作的順序的流程圖。控制部150在接合的第一基板211及第二基板213兩者被搬入為止持續備用(步驟S301：NO)的接合部300，藉由接合的第一基板211及第二基板213被搬入，開始接合動作(步驟S301：YES)。當接合動作開始，控制部150用顯微鏡324、334，檢測各第一基板211及第二基板213的複數個校準標示218的位置(步驟S302)。
第十三圖表示上述步驟S302的接合部300的狀態的概略剖面圖。如圖示，控制部150藉由使X方向驅動部331及Y方向驅動部333運作，來使下台332及顯微鏡334移動。
藉此，顯微鏡324變成可觀察第一基板211的校準標示218的狀態。根據觀察對象的校準標示218，到達在顯微鏡324的視野中的預定位置為止的下台332的移動量，控制部150可高精確度地掌握校準標示218的位置。同樣地，藉由以顯微鏡334觀察基板213的校準標示218，控制部150可高精確度地掌握基板213的校準標示218的位置。
接下來，控制部150根據在步驟S302檢測到的校準標示218的位置，算出第一基板211及第二基板213彼此的相對位置(步驟S303)。也就是說，藉由以當初相對位置為已知的顯微鏡324、334檢測第一基板211及第二基板213的校準標示218的位置，控制部150判定第一基板211及第二基板213的相對位置。
藉此，在位置對準第一基板211及第二基板213時，也可以算出第一基板211及第二基板213的相對移動量，使在第一基板211及第二基板213對應的校準標示218的位置偏離在閾值以下，或使在第一基板211及第二基板213間對應的電路區域216或連接部的位置偏離在閾值以下。
第一基板211及第二基板213的校準標示218，在製作第一基板211及第二基板213的階段，相對於接合面的結晶方位，以不同角度配列。因此，至少一第一基板211及第二基板213，相對於平行接合面的方向的結晶方位，在 不同方向配列的校準標示218被形成。因此，當位置對準第一基板211及第二基板213的校準標示218，在接合面的第一基板211及第二基板213成為具有彼此不同的結晶方位的狀態。
第十四圖表示在步驟S304的接合部300的另一狀態的概略剖面圖。在第十三圖所示的狀態後，控制部150活性化第一基板211及第二基板213的接合面(步驟S304)。如圖示，控制部150使活性化裝置326、336運作來產生電漿，同時使下台332移動，並使各第一基板211及第二基板213的表面暴露於電漿。藉此，第一基板211及第二基板213的接合面被高度清淨化，化學活性提高。
接合面的活性化，除了暴露於電漿之外，也可以藉由用惰性氣體的濺鍍蝕刻、離子束或高速原子束等，來活性化第一基板211及第二基板213。在使用離子束或高速原子束的情況下，整個接合部300減壓。又，也可以藉由紫外線照射、臭氧灰化等，來活性化第一基板211及第二基板213。再者，也可以藉由使用液體或氣體的蝕刻液，化學性地清淨化第一基板211及第二基板213的表面來活性化。此外，將第一基板211及第二基板213的表面活性化後，也可以進一步藉由親水化裝置來親水化第一基板211及第二基板213的表面。
又，接合部300的內部設有的活性化裝置326、36，也可以配置在與接合部300不同的場所，將活性化的第一基板211及第二基板213搬入接合部300。又，也可以活性化第一基板211及第二基板213的任一接合面，在不活性化另一者下，接合第一基板211及第二基板213。
接下來，控制部150位置對準第一基板211及第二基板213(步驟S305)。
第十五圖表示步驟S305的接合部300的狀態的概略剖面圖。如圖示，第一基板211及第二基板213的位置對準，基於在步驟S303檢測到的校準標示218的相對位置的移動量，使下台332移動，使各第一基板211及第二基板213的校準標示218的位置彼此一致。
當第一基板211及第二基板213位置對準時，控制部150使第一基板211及第二基板213的一部分接觸，形成接合起點(步驟S306)。
第十六圖表示在步驟S306的接合部300的狀態的概略剖面圖。 如圖示，控制部150使升降驅動部338運作，藉由使第一基板211及第二基板213的接合面的一部分接觸，形成接合起點。
在此階段，第一基板211及第二基板213分別被基板夾具221、223保持。保持基板213的基板夾具223具有平坦的吸附面225，保持第一基板211的基板夾具221具有凸狀的吸附面225。因此，第一基板211也向著基板213凸狀變形，接觸開始時，第一基板211及第二基板213是以接合面的一部分接觸。又，因為各第一基板211及第二基板213被基板夾具221、223保持，所以在開始接觸的區域以外的區域，第一基板211及第二基板213不接觸。
如之前所說明，因為第一基板211及第二基板213的表面被活性化，所以在接觸的區域，第一基板211及第二基板213因分子間力而永久接合。如此一來，在第一基板211及第二基板213的一部分形成有接合起點。
然後，控制部150解除第一基板211及第二基板213之一，例如以保持在上台322的基板213的基板夾具223進行的保持(步驟S307)。藉此，產生第一基板211及第二基板213的接合區域向著第一基板211及第二基板213的邊緣依序擴張的接合波，之後，第一基板211及第二基板213整個被接合。如此，藉由擴大以第一基板211及第二基板213的一部分進行的接觸來重疊整個基板，可防止在第一基板211及第二基板213之間殘留氣泡等。
控制部150在步驟S307解除基板213的保持後，監控接合區域擴大，例如以擴大的接合區域達到第一基板211及第二基板213邊緣，來監控第一基板211及第二基板213的接合結束(步驟S308：YES)。換句話說，控制部150在第一基板211及第二基板213的接合結束為止(步驟S308：NO)，固定下台332，來繼續接合區域的擴大。如此一來，當形成積層基板230時(步驟S206：第十圖)，從接合部300搬出積層基板230(步驟S207：第十圖)，收納至基板匣130。
此外，如上述，在第一基板211及第二基板213的接觸區域持續擴大的過程，控制部150也可以部分地或階段性地解決以基板夾具223進行的基板213的保持。又，也可以藉由在上台322不解放基板213，在下台332解放第一基板211，使第一基板211及第二基板213的接合進行。
再者，也可以解放兩個第一基板211及第二基板213。又，也可 以在上台322及下台332兩者，持續保持基板213、211，更接近上台322及下台332，使至少一上台322及下台332變形，使第一基板211及第二基板213接合。
如上述，即使在位置對準而接合的積層基板230，在第一基板211及第二基板213之間會有殘留位置偏離的情困。殘留的位置偏離包含起因於第一基板211及第二基板213分別歪曲的偏差或位置對準的誤差。再者，隨著接合波的產生，在第一基板211及第二基板213的接合過程產生的其他歪曲也包含在殘留於積層基板230的位置偏離的原因。
第十七、十八、十九圖說明在隨著接合波產生的接合過程中第一基板211及第二基板213之間產生的歪曲的圖。在第十七、十八、十九圖，擴大表示在接合部300的接合過程中，第一基板211及第二基板213已接觸的接觸區域，與第一基板211及第二基板213未接觸且接下來要接觸的非接觸區域的分界K的附近區域Q。
如第十七圖所示，在重疊的兩個第一基板211及第二基板213的接觸區域，面積從中央向外周擴大的過程中，分界K從第一基板211及第二基板213的中央側向外周側移動。在分界K附近，從基板夾具223進行的保持解放的基板213產生延伸。具體來說，在分界K，相對於基板213的厚度方向的中央面，在基板213的圖中下面側基板213延伸，在圖中上面側基板213收縮。
藉此，如圖中的點線所示，在基板213，接合於第一基板211的區域的外端，對於基板213表面的電路區域216的設計規格的倍率，歪曲成比對於第一基板211的設計規格的倍率擴大。因此，如在圖中做為點線偏離來表現，在基板夾具221所保持的下側的第一基板211與從基板夾具223解放的上側基板213之間，產生基板213的延伸量，即起因於倍率不同的位置偏離。
如第十八圖所示，當在變形量不同的狀態，第一基板211及第二基板213接觸並永久接合時，基板213的擴大倍率被固定。再者，如第十九圖所示，以接合來固定的基板213的延伸量是分界K在在第一基板211及第二基板213的外周越移動越累積而變大。
第二十圖表示因構成積層基板230的兩個第一基板211及第二基 板213的倍率差造成的位置偏離分布的圖。位置偏離的分布為例如可藉由基板上各部的位置偏離的平方和的平方根做為純量來處理。
圖示的偏離具有從積層基板230的中心點在面方向放射狀漸增的偏離量。在如此接合過程產生的位置偏離的大小，根據接合的第一基板211及第二基板213的剛性，第一基板211及第二基板213所夾著的空氣黏性，以及第一基板211及第二基板213間運作的分子間力的大小等物理量來算出。
此外，在此所說的第一基板211及第二基板213的剛性包含第一基板211及第二基板213的彎曲剛性，與對抗平行於第一基板211及第二基板213的接合面的變形的面內剛性。這些彎曲剛性及面內剛性影響配置在第一基板211及第二基板213表面的接合部的位置偏離。彎曲剛性是從第一基板211及第二基板213的厚度來計算，單位是Nm2。又，面內剛性是第一基板211及第二基板213的楊氏模數，單位是GPa。
若第一基板211及第二基板213的面內剛性均勻，如第二十圖所示，因為位置偏離的分布具有線性，所以可藉由製作第一基板211及第二基板213的階段的調整等，在接合前補償。但是，如接下來所說明，在接合過程產生的位置偏離的分布有非線性的情況，非線性化的位置偏離的分布在製作第一基板211及第二基板213階段的調整等難以補償。
此外，在第一基板211及第二基板213產生的歪曲是在第一基板211及第二基板213的結構物的設計座標，即來自設計位置的移位。在第一基板211及第二基板213產生的歪曲，包含平面歪曲與立體歪曲。
平面歪曲是沿著第一基板211及第二基板213的接合面的方向產生的歪曲，包含對於各第一基板211及第二基板213的結構物的設計位置來移位的位置是藉由線性變換來表示的線性歪曲，與不能以線性變換來表示的線性彎曲以外的非線性歪曲。
線性歪曲包含移位量從中心沿著徑方向以固定增加率增加的倍率。倍率是離第一基板211及第二基板213的中心的距離X的設計值的偏離量除以X而獲得的值，單位是ppm。倍率包含：等向倍率，來自設計位置的位移向量具有相同量的X成分及Y成分；以及非等向倍率，來自設計位置的位移向量具有彼此不同量的成分。
在本實施例中，貼合的兩個第一基板211及第二基板213的各結構物的設計位置為共通，將兩第一基板211及第二基板213的各設計位置做為基準的倍率差成為第一基板211及第二基板213的位置偏離量。
又，線性歪曲包含垂直歪曲。垂直歪曲是在將基板中心做為原點來設定彼此垂直的X軸及Y軸時，以結構物在Y軸方向遠離原點越遠而越大的量，在平行於X軸方向從設計位置移位的歪曲。該移位量在平行於X軸橫切Y軸的複數個區域各相等，移位量的絕對值隨著遠離X軸而變大。再者，垂直歪曲是Y軸正側的移位方向與Y軸負側的移位方向彼此相反。
第一基板211及第二基板213的立體歪曲是沿著第一基板211及第二基板213的接合面的方向以外的方向，即與接合面交叉的方向移位。立體歪曲包含藉由第一基板211及第二基板213全部或部分彎曲，在第一基板211及第二基板213的全部或一部分產生彎曲。在此，「基板彎曲」是指將以第一基板211及第二基板213上的三點所指定的平面上不存在的點變化成第一基板211及第二基板213的表面所包含的形狀。
又，彎曲是基板表面成曲面的歪曲，包含例如第一基板211及第二基板213的彎曲。在本實施形態中，彎曲是指在排除重力影響的狀態下，在第一基板211及第二基板213殘留歪曲。對彎曲施加重力影響的第一基板211及第二基板213的彎曲，稱為撓曲。此外，第一基板211及第二基板213的彎曲包含：總體彎曲，整個第一基板211及第二基板213以大致相同曲率彎曲；以及局部彎曲，在第一基板211及第二基板213的一部分產生局部曲率變化。
第二十一圖表示在接合單結晶基板來製作的積層基板230中，在接合過程產生的非線性偏離量的分布的圖。在圖示的例中，接合面使用成為(100)面的兩片Si單結晶基板，如圖中下部所示，重疊接合成第一基板211及第二基板213的結晶方位彼此一致。又，在接合部300中，在第一基板211及第二基板213的中心形成接合起點，產生接合波來接合。
如圖示，第一基板211及第二基板213彼此的位置偏離的分布，除了積層基板230的徑方向變化，在周方向也有變化。如此位置偏離的分布，如圖中下段所示，因為在第一基板211及第二基板213的接合面內的結晶方位導致剛性分布不同，所以推測在接合時各結晶方位產生的倍率變化不同，因此 倍率不同導致非線性歪曲產生。也就是說，如圖示的位置偏離的分布的非線性，推測是起因於出現在(100)面的結晶異方性。
第二十二圖表示測量在藉由將(100)面做為接合面的兩片Si單結晶基板來製作的另一積層基板230中，在接合過程產生的位置偏離的分布的結果的圖。在圖示的例中，如圖中下部所示，依照參照平台629的決定部640的決定，在接合面的結晶方位旋轉45°的第二基板213與第一基板接合。
如圖示，在此積層基板230中，在大致整個積層基板230個別的位置偏離量小，，且整個積層基板230均勻。這是因為如圖中下部所示，將(100)面做為接合面的Si單結晶基板的剛性分布為90°周期，所以推測藉由平行於接合面的方向的結晶方向旋轉45°來接合，在接合面內均勻化第一基板211及第二基板213間的剛性分布的不同，結果位置偏離也均勻化。
如上述，平行於位置偏離量的分布被抑制的接合面的結晶方位的旋轉角度，因接合的第一基板211及第二基板213的接合面所出現的面方位而不同。因此決定裝置600的存放部620所存放的平台629，藉由分析、模擬、實驗等關於第一基板211及第二基板213的組成、結晶結構、平行於接合面的結晶方位的方向組合，來調查並預先製作位置偏離小於預定閾值的旋轉角度。
此外，在上述的例中，做為可最有效率地抵銷接合面的剛性分布的組合，使平行於第一基板211及第二基板213的接合面的結晶方位在接合面內旋轉45°來接合。但是，由於接合面的面方位，形成於接合面的如電晶體的元件特性等的關係等其他任何情況，有第二基板213的結晶方位不能旋轉45°的情況。
在這樣的情況下，決定部640在第一基板211及第二基板213產生的位置偏離不超過預定閾值的範圍下，也可以決定旋轉角度未達45°或超過45°。換句話說，在第五圖所示的平台629，雖然從抑制位置偏離的觀點來看並非最佳，但也可以包含位置偏離量在容許範圍的結晶方為的組合。再者，在將接合面做為(100)面的上述例中，即使平行於第一基板211及第二基板213的接合面的結晶方位的旋轉角度在22.5°以上且67.5°以下的情況，相較於使結晶方位一致的情況，可發現歪曲量的顯著改善。
又，在上述的例中，在存放部620所存放的平台629，存放具有 彼此相同面方位但旋轉角度不同的基板組合。但是，平台629的內容並不限於如此組合。例如，面方位及旋轉角度兩者也可以將不同的組合存放在平台629。
第二十三圖是另一決定裝置601的方塊圖。決定裝置601具有：接收部610、存放部620、算出部630、決定部640以及輸出部650。再者，存放部620包含：第一存放部621、第二存放部622、第三存放部623及第四存放部624。又，決定部640包含：第一決定部641、第二決定部642、第三決定部643、第四決定部644及第五決定部645。
接收部610從外部接收以製造積層半導體裝置的過程形成積層基板230的關於第一基板211及第二基板213的資訊。在此，接收部610所接收的資訊包含第一基板211及第二基板213的結晶結構，即反映第一基板211及第二基板213的組成及結晶結構的接合面的結晶方位。
接收部610接收的資訊也可以包含形成於第一基板211及第二基板213的電路區域的元件種類、配置等。再者，第一基板211及第二基板213的任一者是已藉由接合形成的積層基板時，表示在該積層基板的各基板厚度，換句話說，哪一個基板被薄化的資訊，也被接收部610接收。
以接收部610進行的資訊接收，除了由使用者輸入以外，也可以從關聯於製造的其他裝置來傳送。例如，從關於形成電路區域216等結構物於第一基板211及第二基板213的程序的裝置，也可以取得關於第一基板211及第二基板213狀態的資訊。又，如此資訊也可以讀出記憶在第一基板211及第二基板213本身的記憶區域者，也可以通過通訊線路收訊。
又，以接收部610進行的資訊接收，也可以使用在接合裝置100或決定裝置601所設的測量裝置、感測器等，從成為設計對象的第一基板211及第二基板213檢測資訊。例如，也可以使用接合裝置100的預對準器500、接合部300的顯微鏡324、334來檢測資訊，也可以通過通訊線路收訊以外部的其他測量裝置所檢測的檢測結果。
在本實施例中，第一存放部621存放第一基板211及第二基板213的接合面的結晶方位與關聯於該接合面的剛性分布的第一參照資訊。藉由參照如此的第一參照資訊，根據例如關於基板結晶結構的資訊，估計第一基板211及第二基板213的剛性分布，可算出接合該基板來形成積層基板的非線性歪曲 的分布。第一參照資訊的一例表示在第五圖的平台629。
第二存放部622在接合裝置100的接合部300接合第一基板211及第二基板213的情況下，存放第二參照資訊，該第二參照資訊關聯於基板夾具221、223的任一者保持第一基板211或第二基板213的保持力大小，與接合第一基板211及第二基板213來形成的積層基板230所產生的位置偏離。藉由參照如此的第二參照資訊，如參照第二十七圖來後述，將以接合形成的積層基板230的位置偏離比預定閾值更小做為條件，可決定接合第一基板211及第二基板213時的保持力。又，對於第一基板211及第二基板213的保持力大小被固定的情況，可判斷以第一基板211及第二基板213的組合來接合形成的積層基板230是否適合預定條件。
第三存放部623在接合裝置100的接合部300接合第一基板211及第二基板213時，存放第三參照資訊，該第三參照資訊關聯於第一基板211及第二基板213間作用的接合力的大小，與積層第一基板211及第二基板213來形成的積層基板230所產生的位置偏離的大小的關係。藉由參照如此的第三參照資訊，如參照第二十七圖來後述，做為積層基板230的位置偏離變小的接合條件，可決定第一基板211及第二基板213的接合力。又，在預先決定第一基板211及第二基板213的接合力的大小時，可判斷以第一基板211及第二基板213的組合來接合形成的積層基板230是否適合預定條件。
第四存放部624存放第四參照資訊，該第四參照資訊關聯於關於第一基板211及第二基板213的接合面的結晶結構的資訊，與第一基板211及第二基板213的電路區域216所形成的元件特性。藉由參照如此的第四參照資訊，如參照第三十一圖來後述，對既存的第一基板211接合來形成積層基板230時，決定裝置601更抑制積層基板位置偏離，且可決定基板上的元件特性不惡化的基板213的配置。
算出部630在接合裝置100的接合部300所接合的第一基板211及第二基板213的關於結晶結構的資訊被接收部610接收時，參照上述第一參照資訊，算出在接合的結果形成的積層基板230所產生的位置偏離的分布。藉由參照通過輸出部650輸出至外部的算出結果，可預先防止產生過大的或局部化的位置偏離的接合。
第一決定部641在關於第一基板211及第二基板213的各結晶結構，即接合面的面方位或平行於接合面的結晶方位的方向的資訊被接收部610接收時，平行於第一基板211及第二基板213的接合面的結晶方位變更彼此所成的旋轉角度並參照算出部630的算出結果，決定位置偏離成極小的旋轉角度。絕對的旋轉角度做為第一基板211及第二基板213的設計規格，通過輸出部650輸出至外部。也可以決定位置偏離比預定閾值更小的旋轉角度來取代位置偏離成極小的旋轉角度。又，第一決定部641在取得關於第一基板211及第二基板213之一的結晶結構的資訊時，也可以考慮旋轉角度，決定具有對於其一基板的位置偏離比閾值更小的結晶結構的另一基板。
第二決定部642對於第一決定部641等決定的組合的各第一基板211及第二基板213，從第一決定部641取得關於平行於接合面的結晶方位的方向的資訊。又，第二決定部642在取得關於第一基板211及第二基板213的各結晶結構的資訊時，從第二存放部622參照第二參照資訊，決定接合裝置100的第一基板211及第二基板213的保持力，使在接合裝置100的接合部300所接合的積層基板230的位置偏離變小。第二決定部642所決定的保持力做為接合第一基板211及第二基板213時的條件，通過輸出部650輸出至接合部300。
第三決定部643也對於第一決定部641等決定的組合的各第一基板211及第二基板213，從第一決定部641取得關於平行於接合面的結晶方位的方向的資訊。又，第三決定部643在取得關於第一基板211及第二基板213的各結晶結構的資訊時，從第三決定部643參照第三參照資訊，決定接合部300的第一基板211及第二基板213的接合力，使在接合裝置100的接合部300所接合的積層基板230的位置偏離變小。第三決定部643所決定的接合力做為接合第一基板211及第二基板213時的條件，通過輸出部650輸出至接合部300。
第四決定部644在接收部610接收第一基板211及第二基板213之一，例如第一基板211的結晶結構，即第一基板211的接合面的結晶方位與關於第一基板211的電路區域216的元件種類、配置等資訊時，參照第一存放部621，決定第一基板211及第二基板213的結晶結構，使在接合後形成的積層基板230的位置偏離成極小。再者，第四決定部644對應基板213的接合面的結晶方位，參照第四存放部624的第四參照資訊，決定基板213的電路區域216 的元件配置及形成方向等電路規格。已決定的基板213的電路規格通過輸出部650輸出至外部。
第五決定部645，參照第三十二~三十六圖如後述，在接合裝置100的接合部300接合的基板之一，是已積層複數個基板來形成的積層基板230時，參照第一存放部621的第一參照資訊，決定接合積層基板230的另一基板的接合面的結晶結構。決定結果做為限定相對於接合的積層基板230的應組合第三基板215的組合的決定，通過決定輸出部650輸出至外部。
在決定裝置601，輸出部650將算出部630及決定部640之一的輸出，輸出至外部。在此情況下的輸出形式，也可以在圖未顯示的顯示裝置表示決定，也可以做為曝光條件或接合條件來傳送至至少一晶圓處理裝置800及接合裝置100。
又，從輸出部650輸出的算出部630及決定部640的算出結果、決定或判斷，也可以進一步儲存至其他資料庫，可從外部來參照。藉此，也可以更新各存放部所存放的參照資訊，使將來的決定精確度提升。又，在一個製造裝置901所輸出的決定，也可以由另一個製造裝置901利用。
如上述的決定裝置601，如接下來所說明，接收在接合裝置100供接合的基板表面所出現的關於結晶結構得資訊，決定至少一接合的基板設計規格、接合的基板組合、晶圓處理裝置800的處理條件以及接合裝置100的接合條件。藉此，可確實製造滿足預定條件的積層基板230。
第二十四圖表示決定裝置601的動作順序之一的流程圖，藉由第二十四圖所示的順序，可以不接合第一基板211及第二基板213，而獲知在基層基板230所產生的非線性位置偏離。
首先，接收部610接收關於預定形成積層基板230，或是接收暫時組合的第一基板211及第二基板213的資訊(步驟S401)。在此，接收部610所接收的資訊包含第一基板211及第二基板213的結晶結構，即關於第一基板211及第二基板213的組成的資訊、關於接合面的面方向的資訊、關於平行於接合面的結晶方位的方向的資訊等、關於第一基板211及第二基板213各接合面所出現的結晶結構的資訊。
根據接收部610接收的關於第一基板211及第二基板213的資 訊，算出部630參照第一存放部所存放的第一參照資訊，取得關於第一基板211及第二基板213的接合面的剛性分布的資訊(步驟S402)。再者，算出部630在接合第一基板211及第二基板213時，對應剛性分布算出積層基板230所產生的位置偏離量(步驟S403)。
接下來，第一決定部641根據算出部630算出的位置偏離量，判斷接合第一基板211及第二基板213的組合來製作的積層基板230是否超過預定條件，即積層基板230的第一基板211及第二基板213的位置偏離是否超過預定閾值，通過輸出部650將判斷結果做為決定來輸出(步驟S404)。如此一來，因為決定裝置601在接合第一基板211及第二基板213前，根據接合的結果產生的位置偏離輸出判斷結果，所以使用者可預先防止因接合導致包含過大的位置偏離的積層基板230的形成。
此外，在算出部630使用剛性分布的資訊這點，可說是決定裝置601根據關於第一基板211及第二基板213的剛性分布的資訊，決定是否將這些做為彼此接合的組合來選擇。取而代之，接收部610也可以直接取得關於第一基板211及第二基板213的剛性分布的資訊，根據關於該剛性分布的資訊，決定是否將這些做為彼此接合的組合來選擇。
第二十五圖表示在接合部300，接合過程的第一基板211及第二基板213的一部分的圖。在圖示的例中，第一基板211及第二基板213的接合過程中，以下側的基板夾具221進行的第一基板保持，被部分地解除。
在接合波持續進行的接合過程中，位於圖中下側的第一基板211的基板夾具221進行的保持變弱而被部分解除，或者是，當對於基板夾具221的摩擦力降低，在該區域中，藉由在上側基板213之間作用的吸附力，下側的第一基板211從基板夾具221浮上而彎曲。藉此，因為對於下側的第一基板211的設計規格的倍率變化，所以在基層基板230產生的位置偏離量變化。因此，第一基板211及第二基板213的接合條件包含解除第一基板211的保持的時機及解除區域的大小等。
第二十六圖例示關於第一基板211及第二基板213的組合，在接合部300的保持力變化與對應的積層基板230的位置偏離量的關係的圖。也就是說，該圖是上述第二參照資訊的一例。在圖中，做為第一基板211及第二基 板213，關於處在平行於接合面的面內結晶方位一致的組合與沿著接合面的結晶方位旋轉45°的關係的組合，表示對應上述保持力變化時的積層基板230的位置偏離。
如圖示，在接合裝置100的第一基板211或第二基板213的保持力變化時，在基層基板230產生的位置偏離量變化。又，該變化態樣對應接合的第一基板211及第二基板213的接合面的結晶結構而不同。因此，關於第一基板211及第二基板213的組合，藉由參照第二十六圖所示的資訊，可取得接合該組合形成的積層基板230的位置偏離量變得更小的保持力範圍A、B。此外，保持力設定在100Kpa以下。
第二十七圖表示如上述使抑制位置偏離量為目的的保持力在第二決定部642決定時的動作順序的流程圖。第二決定部642，首先，取得在第一決定部641所決定的第一基板211及第二基板213的結晶結構的組合，即表示平行於第一基板211及第二基板213的各接合面的結晶方位的方向的旋轉量的資訊(步驟S501)。
接下來，第二決定部642參照第二存放部622的第二參照資訊(步驟S502)，決定對於接合部300的第一基板211或第二基板213的保持力(步驟S503)。然後，第二決定部642將在步驟S503所決定的保持力，做為接合第一基板211及第二基板213時適用的接合條件，通過輸出部650向接合部300的控制部150輸出(步驟S504)。
第二十八圖表示第三決定部643的動作順序的流程圖。如上述，在接合第一基板211及第二基板213時，使第一基板211及第二基板213彼此接合的接合力大小適當，可抑制在基層基板230的位置偏離。
也就是說，使在接合裝置100活性化的第一基板211及第二基板213彼此拉引的接合力變化時，如上述，產生與使第一基板211及第二基板213的任一保持力變化時一樣的效果。因此，決定裝置601的接收部610，也可以藉由使用電漿的活性化等輸出施加於第一基板211及第二基板213的接合力的適當大小，做為積層基板230的規格。
又，上述的接合力為例如在接合部300，接合面活性化的第一基板211及第二基板213彼此之間作用的分子間力。如此接合力的大小在接合部 300，可藉由變更活性化第一基板211及第二基板213的接合面的處理條件來調整。
首先，接收部610取得第一基板211及第二基板213的結晶結構，即表示平行於第一基板211及第二基板213的各接合面的方向的結晶方位的方向的資訊等(步驟S601)。接下來，算出部630參照第三存放部623的第三參照資訊(步驟S602)，設定對於一第一基板211的暫時接合力，以算出部630算出以該接合力接合第一基板211及第二基板213時所獲得的積層基板230所產生的第一基板211及第二基板213的位置偏離量(步驟S603)。
接下來，第三決定部643調查在步驟S603所算出的位置偏離是否滿足不超過預設閾值的條件(步驟S604)。結果，當算出的位置偏離量滿足預設條件時，(步驟S604：YES)將此時假定的接合力做為接合第一基板211及第二基板213時適用的接合力來輸出至接合部300(步驟S605)。
在步驟S603所算出的位置偏離量不滿足預定條件時(步驟S604：NO)，第三決定部643設定不同的暫時接合力(步驟S605)後，重複步驟S603、604的處理。如此一來，決定裝置601決定在基層基板230所產生的位置偏離量成極小的接合力，通過輸出部650向接合部300輸出。再者，在決定基板的組合時，進行基板間接合力比基板夾具221的保持力更大的組合為較佳。
第二十九圖表示決定裝置601的又另一動作順序的流程圖，在此，決定裝置藉由參照第一存放部621所存放的第一參照資訊，決定在第一基板211及第二基板213的接合面的平行於該接合面的結晶方向的方向的組合，抑制以第一基板211及第二基板213的接合所形成的積層基板230的位置偏離量。
首先，接收部610取得在第一基板211及第二基板213的接合面的結晶結構，也就是說，關於取得結晶結構的資訊，該結晶結構包含平行於第一基板211及第二基板213的各接合面的結晶方位的方向(步驟S701)。接下來，算出部630參照第一存放部6214的第一參照資訊(步驟S702)，根據在第一基板211及第二基板213的組合的結晶方位的旋轉角度，使算出部630算出積層了第一基板211及第二基板213的積層基板230的位置偏離量(步驟S703)。
第三十圖例示決定珠漲600的第一存放部621所存放的平台627的內容的圖。平台627存放有在基板的接合面的結晶結構的面方位及結晶方位與在該接合面的剛性分布的圖案的組合。也就是說，平台627也是第一參照資訊的一例。算出部630藉由參照上述台627，取得接收部610所接收的對應第一基板211及第二基板213的接合面的結晶結構的剛性分布的圖案。再者，算出部630根據取得的關於剛性分布圖案得資訊，算出接合第一基板211及第二基板213而形成的積層基板230的位置偏離量。
再參照第二十九圖，接下來，決定部640將算出部630所算出的位置偏離量與預定閾值比較，判斷是否適合接收部610所接收的第一基板211及第二基板213的組合(步驟S704)。結果，當判斷積層基板230的歪曲超過閾值時(步驟S704：NO)，決定部640對於接收部610所接收的第一基板211及第二基板213的暫時組合下達否定的決定，從輸出部650輸出(步驟S705)。
又，當假設結果未超過預定閾值時(步驟S704：YES)，決定部640對於第一基板211及第二基板213的組合下達肯定的決定，通過輸出部650輸出(步驟S705)。這樣一來，根據第一存放部621所存放的第一參照資訊，決定第一基板211及第二基板213的組合。
再者，決定裝置600也可以對於第一基板211及第二基板213，與接收部610所接收的接合面的結晶結構的組合不同的組合，嘗試上述步驟S702~步驟S705的處理。藉此，例如可固定接收部610接收的第一基板211及第二基板213的接合面的面方位，並決定關於使平行於接合面的結晶方位旋轉的組合。
第三十一圖表示決定裝置601的又另一動作順序的流程圖。在半導體基板形成元件時，因為半導體基板的結晶結構的異方性，會有對應元件形成方向，元件特性變化的情況。因此，以抑制積層基板230的第一基板211及第二基板213的位置偏離為目的，來決定接合面出現的結晶結構的組合時，在第一基板211及第二基板213所形成的元件的特性會有降低的情況。
在此，在決定裝置601，接收部610在取得第一基板211及第二基板213的結晶結構，即關於第一基板211及第二基板213的各接合面的結晶結構的資訊時(步驟S801)，第四決定部644參照第四存放部624，接收部610 所接收的第一基板211及第二基板213的接合面所出現的結晶結構所對應的關於元件特性的資訊(步驟S802)。
接下來，第四決定部644調查在第一基板211及第二基板213所形成的各元件是否滿足在預定閾值之下的條件(步驟S803)。結果，當元件特性滿足條件時，(步驟S803：YES)將接收部610所接收的旋轉角度做為第一基板211及第二基板213的規格來決定，輸出至晶圓處理裝置800。
又，當元件特性不滿足條件時(步驟S803：NO)，變更不能獲得滿足條件的元件特性的基板規格(步驟S804)，根據變更的規格，在步驟S803回來處理。藉此，最終，滿足積層基板230的位置偏離量的條件與關於元件特性的條件雙方的元件的形成方向被決定，通過輸出部650向晶圓處理裝置800輸出(步驟S805)。
藉此，以結晶方位的旋轉，抑制第一基板211及第二基板213間的位置偏離，且從決定裝置601輸出在各第一基板211及第二基板213有效率發揮元件特性的積層基板230的製造條件(步驟S806)。
第三十二~三十六圖表示其他積層基板240的製造過程的圖。在此製造的積層基板230是接合將(100)面做為連接面的3片第一基板211及第二基板213、215。因此，在設計此三層結構的積層基板240時，決定裝置600首先關於第一基板211及第二基板213的接合，決定在接合面的關於結晶結構的組合。接下來，決定裝置600決定對積層基板230接合的第三基板215的接合面的結晶結構。
首先，如第三十二圖所示，對第一基板211接合基板213。在此階段，對於平行於第一基板211的接合面的結晶方位，平行於基板213的接合面的結晶方位旋轉45°的狀態下，在第一基板211的接合面，接合基板213的接合面。當基板211、213是表面具有圖案的基板時，基板213的結晶方位在相對於基板211的結晶方位旋轉45°的狀態下，電路圖案被形成在基板213使電路圖案的配置對應基板211的電路圖案的配置。藉此，如已說明者，又，如第三十三圖所示，起因於結晶異方性的位置偏離的分布被抑制的兩層積層基板230被形成。
之後，如第三十四圖所示，在積層基板230的基板213因機械化 學研磨而薄化。以薄化出現的基板213的新面，成為接合積層基板230與其他基板時的接合面。在此，準備具有對新接合面接合的接合面的三層基板215。
又，在基板213側被薄化的積層基板230，基板213的厚度相較於第一基板211的厚度顯著變薄。因此，如第三十五圖所示，以薄化而新形成於基版213的接合面的剛性分布，反映未薄化的第一基板211的接合面的剛性分布。
在此，在接合第三層基板215時，平行於基板215的接合面的結晶方位，並非直接接合基板213的結晶方位，而是在相對於平行於第一層的第一基板211的接合面的結晶方位旋轉45°的狀態下，對基板213接合。藉此，在接合三層而形成的積層基板240的位置偏離，依然成為被抑制的狀態。這樣一來，如第三十六圖所示，起因於結晶異方性的位置偏離被抑制的三層積層基板240被製造。此外，在圖示的例中，表示薄化旋轉45°的基板213的例，但也可以薄化在旋轉45°的基板積層的基板。
如此，當將已具有積層結構的積層基板230與其他基板接合時，並非配合位於積層基板230的接合面的基板213的接合面的特性，而是配合以複數個基板形成的積層基板230的接合面所出現的結晶結構，決定接合的基板215的接合面的結晶結構。
這樣一來，在製造三層以上的多層積層基板240時，藉由以決定部640決定接合面的結構，也可以抑制積層基板240產生的位置偏離。換句話說，在製造三層以上的積層基板240時，當在平行於接合面的結晶方向旋轉的狀態下接合第一層的第一基板211與第二層的基板213，則關於三層以上的基板215，在薄化正下方的基板後，總是在與第二層的基板213的結晶方位相同結晶方位的狀態下接合即可。藉由在決定部640設置如此判斷，不會複雜化第二層以上的基板213、215的設計及程序，決定接合的基板的接合面的結晶結構，可抑制積層基板240的位置偏離。
又，製造裝置901的決定裝置601，在接合第一基板211及第二基板213的基礎上，對薄化第二基板213的積層基板230，進一步重疊另一基板215來接合時，並非對應位於接合的基板215的正下方的第二基板213的接合面的結晶結構，而是關於積層基板230的接合面，對應主要的第一基板211的接 合面的結晶結構，來判斷基板215的接合面的結晶結構為較佳。
第三十七圖如上述，表示接合三層以上基板時的決定裝置601的動作順序的流程圖。在決定裝置601中，首先，以第一決定部641等，決定形成積層基板230的第一基板211及第二基板213的結晶結構的組合(步驟S901)。接下來，在積層第三基板215前，指定第一基板211及第二基板213的何者被薄化的基礎上(步驟S902)，第五決定部645從第一存放部621參照第一參照資訊，決定對於積層基板230的第三基板215的接合面的結晶結構。
在此，如已說明者，第五決定部645，並非基於直接接於第三基板215來接合的第二基板213的結晶結構，而是基於第一基板211的相對於第二基板213的接合面的結晶結構，參照第一存放部621的第一參照資訊，決定平行於第三基板215的接合面的結晶方位的方向(步驟S903)。如此一來，基板215的接合面的結晶方位的適當旋轉角度被決定。
又，在上述的例中，說明關於在平行於接合面的面內，相對於第一基板211及第二基板213之一的接合面所平行的結晶方位的方向，旋轉另一基板的結晶方位的方向的例。但是，在接合第一基板211及第二基板213時的接合面的結晶結構的組合，並不限於一基板相對於另一基板旋轉的結晶方位的組合。例如，藉由將在接合面具有不同的面方位的第一基板211及第二基板213組合並接合，也可以使位置偏離減少，再者，也有可將結晶方位與面方位雙方不同的基板組合，來減少位置偏離的情況。
此外，決定裝置600、601的各功能也可以藉由載入程式至PC等電腦來實現。程式也可以以網際網路等通訊來下載，也可以記錄在電腦可讀媒體而被電腦讀入。
第三十八~四十二圖表示攝影元件700的製造過程的剖面圖。完成的攝影元件700的剖面結構表示在第四十二圖。
如第三十八圖所示，攝影元件700重疊像素基板710與電路基板720來接合製造。在此，像素基板710具有：受光元件712，形成於基礎基板711的表面；以及配線層714，形成在基礎基板711上接合的絕緣層713內。又，電路基板720除了基礎基板721的表面所接合的絕緣層723及配線層724之外，還具有各種元件。此外，攝影元件700的基礎基板711的厚度與電路基板720 的基礎基板721的厚度彼此相等。
製造攝影元件700時，首先，如第三十九圖所示，像素基板710及電路基板720反轉圖像基板710，絕緣層713、723彼此接合成相面對，形成積層基板730。藉此，結合包含受光元件712及配線層714的像素基板710上的電路與包含配線層724的的電路基板720的電路。
如上述，像素基板710與電路基板720的各基礎基板711、721的厚度彼此大致相等。因此，在上述接合過程基礎基板711、721產生歪曲，在積層基板730，像素基板710及電路基板720雙方被大致相等地分配。
例如，當藉由在接合過程中解放像素基板710並產生接合波的接合方法來接合至電路基板720時，在像素基板710側相對於設計值的倍率增加的+50(相對值)的歪曲產生，在電路基板720側相對於設計值的倍率減少-50(相對值)的歪曲產生。在此階段的積層基板730，保持此歪曲比例。
接下來，如第四十圖所示，以機械化學研磨等方法薄化電路基板720的基礎基板721。藉此，基礎基板711、712的厚度成為顯著不同的狀態。因此，薄化的電路基板720的基礎基板721的強度降低，像素基板710的基礎基板711的應力對整個積層基板730是主要的。結果，如圖中以數值(相對值)表示，像素基板710的應力被解放，歪曲成為(0)，大約所有的(-100)的歪曲集中在電路基板720。
接下來，如第四十一圖所示，在電路基板720的基礎基板721的圖中下面，接合支持基板740。支持基板740具有與基礎基板711及薄化的之前的基礎基板721大致相同的厚度。
在此，因為在支持基板740並未形成元件及配線等結構物，所以不用考慮對於電路基板720的位置對準的精確度，而可以不產生歪曲的接合方法接合至基礎基板721。因此，調查成為支持基板740接合對象的電路基板720的基礎基板721的接合面的結晶結構，由決定裝置600來決定接合於基礎基板721時不產生新歪曲的支持基板740的接合面的結晶結構。
藉此，不會因支持基板740的接合導致歪曲產生，可固定集中在基礎基板721的歪曲。換句話說，因為電路基板720不產生新的歪曲，所以像素基板710的歪曲維持在(0)的狀態。
接下來，如第四十二圖所示，藉由機械化學研磨等薄化像素基板710的基礎基板711。藉此，透過基礎基板711的入射光到達受光元件712，形成背面照射型的攝影元件700。此外，在攝影元件700中，在像素基板710側成為圖中上面的薄化的基礎基板711的背面，有進一步積層彩色濾光片、微透鏡等光學元件等情況。
如上述的攝影元件700中，在第四十圖所示的階段以後，在像素基板710的歪曲為低的狀態被維持，即使在做為攝影元件700完成的狀態下，歪曲為低的狀態被維持。藉此，受光元件712的配置不歪曲，可將微透鏡等光學元件高精確度地位置對準各受光元件712來形成。
以上，用實施形態來說明本發明，但本發明的技術範圍並不受限於上述實施形態所記載的範圍。所屬領域中具有通常知識者明瞭可對上述實施形態施加多種變更或改良。施加像這樣的變更或改良的形態也可包含在本發明的技術範圍內，從申請專利範圍的記載明瞭。
在申請專利範圍、說明書以及圖式中所示的裝置、系統、程式及方法的動作、順序、步驟及階段等各處理的執行順序，並沒有明示「更之前」、「首先」等，又，不限於將之前處理的輸出在之後的處理使用，注意可以任意的順序來實現。關於申請專利範圍、說明書以及圖式中的動作流程，即使為了方便使用「首先」、「接下來」等來說明，並非意味著必須以此順序實施。
100:接合裝置
600:決定裝置
800:晶圓處理裝置
810:塗佈機
820:曝光裝置
830:成膜裝置
840:控制部
901:製造裝置

Claims (18)

  1. 一種積層基板之製造方法，是接合兩基板來製造積層基板之製造方法，包含：取得階段，取得關於包含複數個基板的剛性及面方位中的至少一個之結晶結構的資訊；以及決定階段，根據前述關於結晶結構的資訊，決定兩基板之組合，使得彼此接合的兩基板之間在彼此對應位置上的前述剛性及前述面方位中的前述至少一個係不同。
  2. 如申請專利範圍第1項所述的製造方法，其中前述關於結晶結構的資訊，包含基板之接合面的面方位以及平行於前述接合面的方向的結晶方位中的至少一個。
  3. 如申請專利範圍第1項所述的製造方法，其中在前述決定階段中，係決定兩基板接合後的位置偏離量為預定閾值以下的組合。
  4. 如申請專利範圍第1項所述的製造方法，其中在前述決定階段中，係決定前述兩基板之接合面的面方位為預定組合的組合。
  5. 如申請專利範圍第1項所述的製造方法，更包含：將關於前述結晶結構的資訊與關於在前述兩基板的各接合面的剛性分布的資訊相對應並儲存；在前述決定階段中，決定在前述兩基板的各前述接合面的剛性分布為預定剛性分布的組合。
  6. 如申請專利範圍第1項所述的製造方法，更包含：在前述決定階段，決定與前述兩基板之一方相對的另一方基板的接合面內的旋轉量的階段。
  7. 如申請專利範圍第6項所述的製造方法，更包含：將根據前述旋轉量進行曝光的曝光條件輸出至曝光裝置的階段。
  8. 如申請專利範圍第6項所述的製造方法，更包含：根據前述旋轉量，將在接合時保持前述兩基板中至少一方的保持條件輸出至接合裝置的階段。
  9. 如申請專利範圍第1項所述的製造方法，其中在前述決定階段中，決定兩基板之組合，使得彼此接合的兩基板之間彼此對應的位置上的前述剛性不同。
  10. 一種積層基板之製造方法，是接合兩基板來製造積層基板之製造方法，包含下述階段：針對在彼此對應位置上的面方位及剛性中的至少一個係不同的兩基板進行位置對準；以及針對已位置對準的前述兩基板進行接合。
  11. 一種積層基板之製造裝置，是接合兩基板來製造積層基板之製造裝置，包含：取得部，取得關於包含複數個基板的剛性及面方位中的至少一個之結晶結構的資訊；以及決定部，根據前述關於結晶結構的資訊，決定彼此接合的前述兩基板之組合，使得彼此接合的兩基板之間在彼此對應位置上的前述剛性及前述面方位中的至少一個係不同。
  12. 如申請專利範圍第11項所述的製造裝置，其中：關於前述結晶結構的資訊係包含前述複數個基板的剛性及面方位中的至少一個；前述決定部決定兩基板之組合，使得彼此接合的兩基板之間彼此對應的位置上的前述剛性及前述面方位中的前述至少一個不同。
  13. 一種積層基板之製造裝置，是接合兩基板來製造積層基板的製造裝置，包含：位置對準部，針對在彼此對應位置上的面方位以及剛性中有至少一個不同的兩基板進行位置對準；以及接合部，接合已位置對準的前述兩基板。
  14. 一種曝光裝置，是在基板形成圖案的曝光裝置，根據相對於接合於前述基板的另一基板的前述基板的接合面內的旋轉角度，在前述基板曝光圖案，其中前述旋轉角度是使得前述基板及前述另一基板之間在彼此對應位置上的剛性及面方位中的至少一個係不同來設定。
  15. 一種電腦可讀取媒介，記錄使電子計算機執行下列步驟的程式：在接合兩基板來製造積層基板時，取得關於包含複數個基板的剛性以及面方位中的至少一個之結晶結構的資訊；以及根據前述關於結晶結構的資訊，決定組合彼此接合的兩基板，使得彼 此接合的兩基板之間在彼此對應位置上的前述剛性及前述面方位中的前述至少一個係不同。
  16. 一種積層半導體裝置，具有彼此積層的兩基板，其中前述兩基板在彼此對應位置上的面方位及剛性中的至少一個係彼此不同。
  17. 一種積層基板之製造方法，是接合兩基板來製造積層基板之製造方法，包含：取得階段，取得關於前述兩基板的剛性分布及結晶構造中的至少一個的資訊；以及決定階段，根據在前述兩基板上的前述剛性分布及前述結晶構造中的前述至少一個組合，決定接合前述兩基板時保持前述兩基板中至少一方的保持力之大小。
  18. 一種積層基板之製造裝置，是接合兩基板來製造積層基板之製造裝置，包含：接合部，接合兩基板；及保持部，保持前述兩基板中至少一方；其中，分別在被接合之兩基板的第一組、與被接合之兩基板的第二組中，前述兩基板的剛性及面方位中的至少一個組合與前述第一組及前述第二組係不同；前述第一組以及前述第二組中，來自前述保持部的保持力係不同。
TW107136438A 2017-11-02 2018-10-17 積層基板之製造方法、積層基板之製造裝置、及記錄有積層基板之製造程序之電腦可讀取媒介 TWI801437B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-213066 2017-11-02
JP2017213066 2017-11-02

Publications (2)

Publication Number Publication Date
TW201931431A TW201931431A (zh) 2019-08-01
TWI801437B true TWI801437B (zh) 2023-05-11

Family

ID=66333510

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107136438A TWI801437B (zh) 2017-11-02 2018-10-17 積層基板之製造方法、積層基板之製造裝置、及記錄有積層基板之製造程序之電腦可讀取媒介

Country Status (6)

Country Link
US (1) US11362059B2 (zh)
JP (1) JP7147778B2 (zh)
KR (2) KR102523425B1 (zh)
CN (1) CN111133556B (zh)
TW (1) TWI801437B (zh)
WO (1) WO2019087707A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110416078A (zh) * 2019-08-02 2019-11-05 武汉新芯集成电路制造有限公司 光刻工艺的扩张补偿的确定方法、装置及器件的制造方法
CN114556537A (zh) * 2019-10-10 2022-05-27 东京毅力科创株式会社 接合系统和重合基板的检查方法
DE102019128667B3 (de) * 2019-10-23 2020-09-10 Semikron Elektronik Gmbh & Co. Kg Sinterpresse und Drucksinterverfahren zur Herstellung einer Sinterverbindung mittels der Sinterpresse
CN113990790B (zh) * 2021-12-24 2022-03-18 湖北三维半导体集成创新中心有限责任公司 键合系统和键合方法
WO2024162335A1 (ja) * 2023-01-31 2024-08-08 株式会社ニコン 基板処理システム、演算装置、露光装置、演算方法、露光方法及び電子デバイスの製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201136155A (en) * 2009-09-18 2011-10-16 Sumitomo Electric Industries Substrate, saw device and device
JP2012038860A (ja) * 2010-08-05 2012-02-23 Nikon Corp 半導体基板の積層方法、半導体基板の積層装置およびデバイスの製造方法
US20140224405A1 (en) * 2011-10-27 2014-08-14 Mitsubishi Heavy Industries, Ltd. Room-temperature bonding apparatus
US20140363951A1 (en) * 2011-12-29 2014-12-11 Commissariat à I'énergie atomique et aux energies alternatives Method for manufacturing a multilayer structure on a substrate
JP2017112322A (ja) * 2015-12-18 2017-06-22 東京エレクトロン株式会社 接合装置、接合システムおよび接合方法
US20170278803A1 (en) * 2014-12-10 2017-09-28 Nikon Corporation Apparatus for stacking substrates and method for the same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5681937B2 (ja) * 2010-11-25 2015-03-11 株式会社パウデック 半導体素子およびその製造方法
JP6344240B2 (ja) * 2012-10-26 2018-06-20 株式会社ニコン 基板位置合わせ装置、基板貼り合わせ装置、基板位置合わせ方法、及び基板貼り合わせ方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201136155A (en) * 2009-09-18 2011-10-16 Sumitomo Electric Industries Substrate, saw device and device
JP2012038860A (ja) * 2010-08-05 2012-02-23 Nikon Corp 半導体基板の積層方法、半導体基板の積層装置およびデバイスの製造方法
US20140224405A1 (en) * 2011-10-27 2014-08-14 Mitsubishi Heavy Industries, Ltd. Room-temperature bonding apparatus
US20140363951A1 (en) * 2011-12-29 2014-12-11 Commissariat à I'énergie atomique et aux energies alternatives Method for manufacturing a multilayer structure on a substrate
US20170278803A1 (en) * 2014-12-10 2017-09-28 Nikon Corporation Apparatus for stacking substrates and method for the same
JP2017112322A (ja) * 2015-12-18 2017-06-22 東京エレクトロン株式会社 接合装置、接合システムおよび接合方法

Also Published As

Publication number Publication date
JPWO2019087707A1 (ja) 2020-04-09
KR102388201B1 (ko) 2022-04-19
JP7147778B2 (ja) 2022-10-05
KR20220051421A (ko) 2022-04-26
US20200273836A1 (en) 2020-08-27
WO2019087707A1 (ja) 2019-05-09
KR20200052958A (ko) 2020-05-15
US11362059B2 (en) 2022-06-14
KR102523425B1 (ko) 2023-04-19
CN111133556B (zh) 2024-02-02
CN111133556A (zh) 2020-05-08
TW201931431A (zh) 2019-08-01

Similar Documents

Publication Publication Date Title
TWI801437B (zh) 積層基板之製造方法、積層基板之製造裝置、及記錄有積層基板之製造程序之電腦可讀取媒介
JP5354382B2 (ja) 基板貼り合わせ装置及び基板貼り合わせ方法、並びに積層半導体装置の製造方法
JP6122299B2 (ja) 処理装置、処理方法、及びデバイスの製造方法
WO2018012300A1 (ja) 積層基板製造方法、積層基板製造装置、積層基板製造システム、および基板処理装置
WO2017217431A1 (ja) 積層装置および積層方法
JP2013258377A (ja) 半導体装置の製造装置および半導体装置の製造方法
US20210138778A1 (en) Bonding method and bonding device
TWI828760B (zh) 基板貼合裝置、參數計算裝置、基板貼合方法及參數計算方法
JP2015525477A (ja) 位置合わせ誤差を求めるための装置と方法
TWI850225B (zh) 位置對準方法及位置對準裝置
JP2006185960A (ja) 基板処理装置及びその搬送位置合わせ方法
CN114556537A (zh) 接合系统和重合基板的检查方法
JP5798721B2 (ja) 基板位置合せ装置、基板貼り合せ装置、基板位置合せ方法および積層半導体の製造方法
WO2023153317A1 (ja) 基板補正装置、基板積層装置、基板処理システム、基板補正方法、基板処理方法、および半導体装置の製造方法
JP2006253387A (ja) 外周研削装置及び貼り合わせ基板の研削方法
JP6337179B2 (ja) 位置合わせ誤差を求めるための装置と方法
TW202439380A (zh) 接合設備、接合方法、以及物品製造方法
TW202407829A (zh) 接合設備、接合方法、預估方法及物品製造方法
JP2024101363A (ja) 接合方法、接合装置、物品の製造方法、決定方法、情報処理装置、およびプログラム