TWI841913B - 高壓元件及其製造方法 - Google Patents
高壓元件及其製造方法 Download PDFInfo
- Publication number
- TWI841913B TWI841913B TW111104517A TW111104517A TWI841913B TW I841913 B TWI841913 B TW I841913B TW 111104517 A TW111104517 A TW 111104517A TW 111104517 A TW111104517 A TW 111104517A TW I841913 B TWI841913 B TW I841913B
- Authority
- TW
- Taiwan
- Prior art keywords
- region
- semiconductor layer
- drift
- high voltage
- field plate
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 210000000746 body region Anatomy 0.000 claims abstract description 64
- 239000004065 semiconductor Substances 0.000 claims abstract description 59
- 238000000034 method Methods 0.000 claims description 26
- 239000000758 substrate Substances 0.000 claims description 21
- 230000003647 oxidation Effects 0.000 claims description 11
- 238000007254 oxidation reaction Methods 0.000 claims description 11
- 238000005229 chemical vapour deposition Methods 0.000 claims description 10
- 239000004020 conductor Substances 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 238000002955 isolation Methods 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 66
- 239000003990 capacitor Substances 0.000 description 13
- 239000012535 impurity Substances 0.000 description 11
- 238000010586 diagram Methods 0.000 description 10
- 125000006850 spacer group Chemical group 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 239000007787 solid Substances 0.000 description 4
- 230000005684 electric field Effects 0.000 description 3
- 239000007943 implant Substances 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000010292 electrical insulation Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000000969 carrier Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000000609 electron-beam lithography Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
- H10D30/65—Lateral DMOS [LDMOS] FETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
- H10D30/0281—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of lateral DMOS [LDMOS] FETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/113—Isolations within a component, i.e. internal isolations
- H10D62/115—Dielectric isolations, e.g. air gaps
- H10D62/116—Dielectric isolations, e.g. air gaps adjoining the input or output regions of field-effect devices, e.g. adjoining source or drain regions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
- H10D62/149—Source or drain regions of field-effect devices
- H10D62/151—Source or drain regions of field-effect devices of IGFETs
- H10D62/152—Source regions of DMOS transistors
- H10D62/155—Shapes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
- H10D62/393—Body regions of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/111—Field plates
Landscapes
- Physics & Mathematics (AREA)
- High Energy & Nuclear Physics (AREA)
- Engineering & Computer Science (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本發明提供了一種高壓元件及其製造方法。高壓元件包括:半導體層、井區、漂移氧化區、本體區、閘極、源極與汲極、以及場板。井區具有第一導電型,形成於半導體層中。漂移氧化區形成於半導體層上。本體區具有第二導電型,形成於半導體層中,本體區與漂移區在通道方向上連接。閘極形成於半導體層上。源極與汲極,具有第一導電型,源極與汲極形成於半導體層中,且源極與汲極分別位於本體區中與井區中。場板形成並連接於漂移氧化區上。其中,場板為溫度係數不高於4ohm/℃之導體。
Description
本發明有關於一種高壓元件及其製造方法,特別是指一種具有低溫度係數場板的高壓元件及其製造方法。
圖1A及圖1B分別顯示一種習知高壓元件100的上視示意圖與剖視示意圖。圖1B顯示圖1A的AA’剖線之剖視示意圖。所謂的功率元件,係指於正常操作時,施加於汲極的電壓高於5V。一般而言,功率元件的汲極與閘極間,具有漂移區12a(如圖1B中虛線框範圍所示意),將汲極19與本體區16分隔,且漂移區12a之橫向長度根據正常操作時所承受的操作電壓而調整。如圖1A與圖1B所示,高壓元件100包含:井區12、絕緣結構13、本體區16、閘極17、源極18與汲極19。其中,井區12的導電型為N型,形成於基板11上,絕緣結構13為區域氧化(local oxidation of silicon,LOCOS)結構,以定義操作區13a,作為高壓元件100操作時主要的作用區。操作區13a的範圍由圖1A中,粗黑虛線框所示意。為提高高壓元件100的崩潰電壓,可延長漂移區12a在通道方向上的長度,但會使導通電阻提高,使得操作速度降低;此外,漂移區12a與汲極19的N型雜質濃度差異較大,且分別耦接的電壓之電壓差超過5V至數百伏的高壓,限制了高壓元件100的崩潰電壓,而限制了高壓元件100的應用範圍,降低元件的性能。
有鑑於此,本發明提出一種能夠提高不導通操作時之崩潰電壓使高壓元件的耐壓(withstand voltage)提高,並降低導通電阻,並整合低溫度係數之場板的功率元件及其製造方法。
於一觀點中,本發明提供了一種高壓元件包含:一半導體層,形成於一基板上;一井區,具有一第一導電型,形成於該半導體層中;一漂移氧化區,形成於該半導體層上,其中,該漂移氧化區位於一漂移區上;一本體區,具有一第二導電型,形成於該半導體層中,該本體區與該漂移區在一通道方向上連接;一閘極,形成於該半導體層上,部分該本體區位於該閘極正下方並連接於該閘極,以提供該高壓元件在一導通操作中之一反轉電流通道;一源極與一汲極,具有該第一導電型,該源極與該汲極形成於該半導體層中,且該源極與該汲極分別位於該閘極之外部下方之該本體區中與遠離該本體區側之該井區中,且於該通道方向上,該漂移區位於該汲極與該本體區之間的該井區中,用以作為該高壓元件在該導通操作中之一漂移電流通道;以及一場板,形成並連接於該漂移氧化區上;其中,該場板為溫度係數不高於4ohm/℃之導體。
於另一觀點中,本發明提供了一種高壓元件製造方法包含:形成一半導體層於一基板上;形成一井區於該半導體層中,該井區具有一第一導電型;形成一漂移氧化區於該半導體層上,其中,該淺溝槽隔絕區位於一漂移區上;形成一本體區於該半導體層中,該本體區與該漂移區在一通道方向上連接,該本體區具有一第二導電型;形成一閘極於該半導體層上,部分該本體區位於該閘極正下方並連接於該閘極,以提供該高壓元件在一導通操作中之一反轉電流通道;形成一源極與一汲極於該半導體層中,且該源極與該汲極分別位於該閘極之外
部下方之該本體區中與遠離該本體區側之該井區中,且於該通道方向上,該漂移區位於該汲極與該本體區之間的該井區中,用以作為該高壓元件在該導通操作中之一漂移電流通道;以及一場板,形成並連接於該漂移氧化區上;其中,該場板為溫度係數不高於4ohm/℃之導體。
於一實施例中,該漂移氧化區包括一淺溝槽隔絕(shallow trench isolation,STI)區、一區域氧化(local oxidation of silicon,LOCOS)區或一化學氣相沉積(chemical vapor deposition,CVD)氧化區。
於一實施例中,該場板於該通道方向具有一長度,且於一寬度方向具有一寬度,且該寬度與該長度比為2:100。
於一實施例中,該場板用以作為一電阻元件。
於一實施例中,該場板用以作為一電容元件中之一極板。
於一實施例中,該場板電連接於該源極或該閘極,或電性浮接。
本發明之優點係為本發明可降低高壓元件之導通電阻並增加高壓元件之崩潰防護電壓。
本發明之另一優點係為可整合高壓元件的場板製程步驟,與高壓元件外部的電阻或電容元件之極板的製程步驟,同時以單一製程步驟形成高壓元件的場板與外部的電阻或電容元件之極板,而不需要額外的製程步驟。
底下藉由具體實施例詳加說明,當更容易瞭解本發明之目的、技術內容、特點及其所達成之功效。
100,200,300,400:高壓元件
11,21,31,41:基板
12,22,32,42:井區
12a,22a,32a,42a:漂移區
13:絕緣結構
13a:操作區
16,26,36,46:本體區
17,27,37,47:閘極
18,28,38,48:源極
19,29,39,49:汲極
21’,31’,41’:半導體層
21a,31a,41a:上表面
21b,31b,41b:下表面
23,33,43:漂移氧化區
25,35,45:場板
261,281:遮罩
271:導電層
272:間隔層
273:介電層
282:輕摻雜區
L:長度
W:寬度
圖1A與1B分別顯示一種習知高壓元件100的上視示意圖與剖視示意圖。
圖2A與2B根據本發明之一實施例顯示高壓元件之剖視示意圖與上視示意圖。
圖3A與3B根據本發明之另一實施例顯示高壓元件之剖視示意圖與上視示意圖。
圖4A與4B根據本發明之又一實施例顯示高壓控制元件之剖視示意圖與上視示意圖。
圖5A-5H係根據本發明之一實施例顯示一高壓元件製造方法之示意圖。
有關本發明之前述及其他技術內容、特點與功效,在以下配合參考圖式之較佳實施例的詳細說明中,將可清楚的呈現。本發明中的圖式均屬示意,主要意在表示製程步驟以及各層之間之上下次序關係,至於形狀、厚度與寬度則並未依照比例繪製。
請參考圖2A與2B圖,其根據本發明之一實施例顯示高壓元件200之剖視示意圖與上視示意圖。如圖2A與2B所示,高壓元件200包含:半導體層21’、井區22、漂移氧化區23、場板25、本體區26、閘極27、源極28以及汲極29。半導體層21’形成於基板21上,半導體層21’於垂直方向(如圖2A中之實線箭號方向所示意,下同)上,具有相對之上表面21a與下表面21b。基板21例如但不限於為一P型或N型的半導體矽基板。半導體層21’例如以磊晶的步驟,形成於基板21上,或是以基板21的部分,作為半導體層21’。形成半導體層21’的方式,為本領域中具有通常知識者所熟知,在此不予贅述。
請繼續參閱圖2A與2B,漂移氧化區23形成於半導體層21’上,且位於漂移區22a(如圖2A中虛線框所示意)上。井區22具有第一導電型,形成於半導體層21’中,且於垂直方向上,井區22位於上表面21a下並連接於上表面21a。井區22例如由至少一離子植入製程步驟所形成。本體區26具有第二導電型,形成於井區22中,且於垂直方向上,本體區26位於上表面21a下並連接於上表面21a。本體區26與漂移區22a在通道方向(如圖2A與2B中之虛線箭號方向所示意,下同)上連接。
閘極27形成於半導體層21’之上表面21a上,由上視圖視之,閘極27大致為沿著寬度方向(如圖2B中之實線箭號方向所示意,下同)上而延伸之長方形,且於垂直方向上,部分本體區26位於閘極27正下方並連接於閘極27,以提供高壓元件200在導通操作中之反轉電流通道。閘極27包含導電層271、間隔層272以及介電層273。
源極28與汲極29具有第一導電型,於垂直方向上,源極28與汲極29形成於上表面21a下並連接於上表面21a中,且源極28與汲極29分別位於閘極27在通道方向(如圖2A與2B中之虛線箭號方向所示意,下同)之外部下方之本體區26中與遠離本體區26側之井區22中,且於通道方向上,漂移區22a位於汲極29與本體區26之間,並分隔汲極29與本體區26,且位於靠近上表面21a之井區22中,用以作為高壓元件200在導通操作中之漂移電流通道,且由剖視圖圖2A視之,且於垂直方向上,源極28與汲極29位於上表面21a下並連接於上表面21a。場板25形成並連接於漂移氧化區23上。其中,場板25為溫度係數不高於4ohm/℃之導體。
在一種實施例中,場板25可用以作為高壓元件200外部的低溫度係數電阻元件。如此一來,可以節省另外製作電阻元件的製程步驟,降低製造成本。
在一種實施例中,場板25可用以作為高壓元件200外部的電容元件中之極板。如此一來,可以節省另外製作電容元件中之極板的製程步驟,降低製造成本。其中,電容元件例如為金屬-絕緣層-多晶矽(metal-insulator-polysilicon,MIP)電容。
在一種實施例中,場板25電連接於源極28或閘極27,或電性浮接。
在一種實施例中,漂移氧化區23為化學氣相沉積(chemical vapor deposition,CVD)氧化區。
在一種實施例中,如圖2B所示,場板25於通道方向具有長度L,且於寬度方向具有寬度W,且寬度W與長度L比為2:100或100:2。
與先前技術相比,根據本發明之高壓元件,更包含漂移氧化區與場板。當高壓元件於導通操作時,將場板電連接於適當的電壓,可以聚集更多的載子,以降低導通電阻;此外,高壓元件在導通或不導通操作時,藉由場板所施加的電場,可以避免電場集中在汲極附近的表面上,而電場分布可以擴張;因此可以提高崩潰防護電壓。另外,根據本發明之高壓元件,由於場板採用溫度係數相對較低的導體;因此,場板除了具有上述的優點,還可以作為高壓元件之外部的電阻元件或是電容元件中之極板。如此一來,可以節省另外製作電阻元件與電容元件中之極板的製程步驟,降低製造成本。
需說明的是,所謂反轉電流通道係指高壓元件200在導通操作中因施加於閘極27的電壓,而使閘極27的下方形成反轉層(inversion layer)以使導通電流通過的區域,此為本領域具有通常知識所熟知,在此不予贅述。
需說明的是,所謂漂移電流通道係指高壓元件200在導通操作中使導通電流以漂移的方式通過的區域,此為本領域具有通常知識所熟知,在此不予贅述。
需說明的是,上表面21a並非指一完全平坦的平面,而是指半導體層21’的一個表面。在本實施例中,例如漂移氧化區24與上表面21a接觸的部分上表面21a,就具有下陷的部分。
需說明的是,閘極27包括具有導電性的導電層271、與上表面連接的介電層273、以及具有電絕緣特性之間隔層272,其中,介電層273形成於本體區26與井區22上,並連接於本體區26與井區22。導電層271用以作為閘極27之電性接點,形成於所有介電層273上並連接於介電層273。間隔層272形成於導電層271之兩側以作為閘極27之兩側之電性絕緣層。此為本領域具有通常知識所熟知,在此不予贅述。
需說明的是,前述之「第一導電型」與「第二導電型」係指於高壓元件中,以不同導電型之雜質摻雜於半導體組成區域(例如但不限於前述之井區、本體區、源極與汲極等區域)內,使得半導體組成區域成為第一或第二導電型(例如但不限於第一導電型為N型,而第二導電型為P型,或反之亦可),其中,第一導電型與第二導電型為彼此電性相反的導電型。
此外需說明的是,所謂的高壓元件,係指於正常操作時,施加於汲極的電壓高於一特定之電壓,例如5V,且本體區26與汲極29之通道方向距離(漂移區22a長度)根據正常操作時所承受的操作電壓而調整,因而可操作於前述較高之特定電壓。此皆為本領域中具有通常知識者所熟知,在此不予贅述。
圖3A與3B根據本發明之另一實施例顯示高壓元件300之剖視示意圖與上視示意圖。本實施例與圖2A及2B之實施例的不同在於,本實施例之漂移氧化區33為淺溝槽隔絕(shallow trench isolation,STI)區。本實施例之基板31、上表面31a、下表面31b、半導體層31’、井區32、漂移區32a、場板35、本體區36、閘極37、源極38以及汲極39係類似於圖2A及2B之基板21、上表面21a、下表面21b、
半導體層21’、井區22、漂移區22a、場板25、本體區26、閘極27、源極28以及汲極29,故省略其詳細敘述。
圖4A與4B根據本發明之又一實施例顯示高壓控制元件400之剖視示意圖與上視示意圖。本實施例與圖2A及2B之實施例的不同在於,本實施例之漂移氧化區43為區域氧化(local oxidation of silicon,LOCOS)區。本實施例之基板41、上表面41a、下表面41b、半導體層41’、井區42、漂移區42a、場板45、本體區46、閘極47、源極48以及汲極49係類似於圖2A及2B之基板21、上表面21a、下表面21b、半導體層21’、井區22、漂移區22a、場板25、本體區26、閘極27、源極28以及汲極29,故省略其詳細敘述。
請參考圖5A-5H,其係根據本發明之一實施例顯示高壓元件200的製造方法之示意圖。如圖5A所示,首先形成半導體層21’於基板21上。半導體層21’例如以磊晶的步驟,形成於基板21上,或是以基板21的部分,作為半導體層21’。半導體層21’於垂直方向(如圖5A中之實線箭號方向所示意,下同)上,具有相對之上表面21a與下表面21b。形成半導體層21’的方式,為本領域中具有通常知識者所熟知,在此不予贅述。基板21例如但不限於為P型或N型的半導體基板。
接著,請參閱圖5B,例如但不限於利用複數個離子植入製程步驟將第一導電型雜質,以加速離子的形式,摻雜至半導體層21’中,以形成井區22。此時漂移氧化區23尚未形成,上表面21a也尚未完全定義出來。井區22形成於半導體層21’中,且於垂直方向上,井區22位於上表面21a下並連接於上表面21a。
接著,請參閱圖5C,形成本體區26於井區22中,且於垂直方向上,本體區26位於上表面21a下並連接於上表面21a。本體區26具有第二導電型,形成本體區26之步驟,例如但不限於利用由微影製程步驟形成光阻層261為遮罩,將第二導電型雜質摻雜至井區22中,以形成本體區26。本實施例可利用例如但不
限於離子植入製程步驟,將第二導電型雜質,以加速離子的形式,如圖5C中直向的虛線箭號所示意,植入井區22中,以形成本體區26。
接著,請參閱圖5D,分別形成閘極27的介電層273,與導電層271於半導體層21’之上表面21a上,且於垂直方向(如圖5D中之實線箭號方向所示意,下同)上,部分本體區26位於閘極27正下方並連接於閘極27,以提供高壓元件200在導通操作中之反轉電流通道。
請參閱圖5E及圖2A,例如在形成閘極27的介電層273與導電層271後,形成輕摻雜區282,以提供高壓元件200導通操作時,間隔層272下方的導通通道;這是因為高壓元件200於導通操作時,間隔層272下方的本體區26無法形成反轉電流通道。形成輕摻雜區282的方法,例如將第一導電型雜質摻雜至本體區26中,以形成輕摻雜區282。其中,本實施例可利用例如但不限於離子植入製程步驟,將第一導電型雜質,以加速離子的形式,如圖5E中直向的虛線箭號所示意,植入本體區26中,以形成輕摻雜區282。由於輕摻雜區282之第一導電型的雜質濃度,遠低於源極28之第一導電型的雜質濃度,因此在輕摻雜區282與源極28重疊的區域,輕摻雜區282可以忽略,因此後續的圖式中亦將省略。
請繼續參閱圖5E。如圖5E所示,在垂直方向上,形成源極28與汲極29於上表面21a下並連接於上表面21a,且源極28與汲極29分別位於閘極27在通道方向之外部下方之本體區26中與遠離本體區26側之井區22中,且於通道方向上,漂移區22a位於汲極29與本體區26之間,靠近上表面21a之井區22中,用以作為高壓元件200在導通操作中之漂移電流通道。源極28與汲極29具有第一導電型,形成源極28與汲極29之步驟,例如但不限於利用由微影製程步驟形成光阻層281為遮罩,將第一導電型雜質分別摻雜至本體區26中與井區22中,以形成源極28與汲極29。其中,本實施例可利用例如但不限於離子植入製程步驟,將第
一導電型雜質,以加速離子的形式,如圖5G中直向的虛線箭號所示意,植入本體區26中與井區22中,以形成源極28與汲極29。
接著,如圖5F所示,分別形成間隔層272於導電層271側面之外,以形成閘極27。
接著,如圖5G所示,形成漂移氧化區23形成於半導體層21’上,且位於漂移區22a(如圖5G中虛線框所示意)上,並連接井區22。其中,漂移氧化區23例如為化學氣相沉積(chemical vapor deposition,CVD)氧化區。
接著,如圖5G所示,形成場板25,並連接場板25於漂移氧化區23上。其中,場板25為溫度係數不高於4ohm/℃之導體。
在一種實施例中,場板25可用以作為高壓元件200外部的電容元件中之極板。如此一來,可以節省另外製作電容元件中之極板的製程步驟,降低製造成本。其中,電容元件例如為金屬-絕緣層-多晶矽(metal-insulator-polysilicon,MIP)電容。
在一種實施例中,場板25電連接於源極28或閘極27,或電性浮接。
在一種實施例中,如圖2B所示,場板25於通道方向具有長度L,且於寬度方向具有寬度W,且寬度W與長度L比為2:100或100:2。
以上已針對較佳實施例來說明本發明,唯以上所述者,僅係為使熟悉本技術者易於了解本發明的內容而已,並非用來限定本發明之權利範圍。在本發明之相同精神下,熟悉本技術者可以思及各種等效變化。例如,在不影響元件主要的特性下,可加入其他製程步驟或結構,如深井區等;又如,微影技術並不限於光罩技術,亦可包含電子束微影技術。凡此種種,皆可根據本發明的教示類推而得。此外,所說明之各個實施例,並不限於單獨應用,亦可以組合應用,例如但不限於將兩實施例併用。因此,本發明的範圍應涵蓋上述及其他所有等
效變化。此外,本發明的任一實施型態不必須達成所有的目的或優點,因此,請求專利範圍任一項也不應以此為限。
21:基板
21’:半導體層
21a:上表面
21b:下表面
22:井區
22a:漂移區
23:漂移氧化區
25:場板
26:本體區
27:閘極
28:源極
29:汲極
200:高壓元件
271:介電層
272:導電層
273:間隔層
Claims (8)
- 一種高壓元件,包含:一半導體層,形成於一基板上;一井區,具有一第一導電型,形成於該半導體層中;一漂移氧化區,形成於該半導體層上,其中,該漂移氧化區位於一漂移區上;一本體區,具有一第二導電型,形成於該半導體層中,該本體區與該漂移區在一通道方向上連接;一閘極,形成於該半導體層上,部分該本體區位於該閘極正下方並連接於該閘極,以提供該高壓元件在一導通操作中之一反轉電流通道;一源極與一汲極,具有該第一導電型,該源極與該汲極形成於該半導體層中,且該源極與該汲極分別位於該閘極之外部下方之該本體區中與遠離該本體區側之該井區中,且於該通道方向上,該漂移區位於該汲極與該本體區之間的該井區中,用以作為該高壓元件在該導通操作中之一漂移電流通道;以及一場板,形成並連接於該漂移氧化區上;其中,該場板為溫度係數不高於4ohm/℃之導體;其中該場板用以作為一電容元件中之一極板;其中該場板用以作為一電阻元件。
- 如申請專利範圍第1項所述之高壓元件,其中該漂移氧化區包括一淺溝槽隔絕(shallow trench isolation,STI)區、一區域氧化(local oxidation of silicon,LOCOS)區或一化學氣相沉積(chemical vapor deposition,CVD)氧化區。
- 如申請專利範圍第1項所述之高壓元件,其中該場板於該通道方向具有一長度,且於一寬度方向具有一寬度,且該寬度與該長度比為2:100或100:2。
- 如申請專利範圍第1項所述之高壓元件,其中該場板電連接於該源極或該閘極,或電性浮接。
- 一種高壓元件製造方法,包含:形成一半導體層於一基板上;形成一井區於該半導體層中,該井區具有一第一導電型;形成一本體區於該半導體層中,該本體區與一漂移區在一通道方向上連接,該本體區具有一第二導電型;形成一閘極於該半導體層上,部分該本體區位於該閘極正下方並連接於該閘極,以提供該高壓元件在一導通操作中之一反轉電流通道;形成一源極與一汲極於該半導體層中,且該源極與該汲極分別位於該閘極之外部下方之該本體區中與遠離該本體區側之該井區中,且於該通道方向上,該漂移區位於該汲極與該本體區之間的該井區中,用以作為該高壓元件在該導通操作中之一漂移電流通道,該源極與該汲極具有該第一導電型;形成一漂移氧化區於該半導體層上,其中,該漂移氧化區位於該漂移區上;以及形成一場板連接於該漂移氧化區上;其中,該場板為溫度係數不高於4ohm/℃之導體; 其中該場板用以作為一電容元件中之一極板;其中該場板用以作為一電阻元件。
- 如申請專利範圍第5項所述之高壓元件製造方法,其中該漂移氧化區包括一淺溝槽隔絕(shallow trench isolation,STI)區、一區域氧化(local oxidation of silicon,LOCOS)區或一化學氣相沉積(chemical vapor deposition,CVD)氧化區。
- 如申請專利範圍第5項所述之高壓元件製造方法,其中該場板於該通道方向具有一長度,且於一寬度方向具有一寬度,且該寬度與該長度比為2:100或100:2。
- 如申請專利範圍第5項所述之高壓元件製造方法,其中該場板電連接於該源極或該閘極,或電性浮接。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW111104517A TWI841913B (zh) | 2022-02-08 | 2022-02-08 | 高壓元件及其製造方法 |
US17/847,053 US12349398B2 (en) | 2022-02-08 | 2022-06-22 | High voltage device and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW111104517A TWI841913B (zh) | 2022-02-08 | 2022-02-08 | 高壓元件及其製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW202333379A TW202333379A (zh) | 2023-08-16 |
TWI841913B true TWI841913B (zh) | 2024-05-11 |
Family
ID=87520330
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW111104517A TWI841913B (zh) | 2022-02-08 | 2022-02-08 | 高壓元件及其製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US12349398B2 (zh) |
TW (1) | TWI841913B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US12349444B1 (en) * | 2024-04-11 | 2025-07-01 | Globalfoundries Singapore Pte. Ltd | Under-source body contact |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20200020803A1 (en) * | 2014-11-25 | 2020-01-16 | Taiwan Semiconductor Manufacturing Co., Ltd. | Composite etch stop layer for contact field plate etching |
TW202013733A (zh) * | 2018-09-27 | 2020-04-01 | 立錡科技股份有限公司 | 高壓元件及其製造方法 |
TWI740719B (zh) * | 2020-11-17 | 2021-09-21 | 世界先進積體電路股份有限公司 | 高壓半導體裝置 |
TW202137564A (zh) * | 2020-03-16 | 2021-10-01 | 美商雷森公司 | 具電阻式場板的電晶體 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20120228704A1 (en) * | 2011-03-07 | 2012-09-13 | Dong-Hyuk Ju | High-Voltage MOSFET with High Breakdown Voltage and Low On-Resistance and Method of Manufacturing the Same |
US11164970B2 (en) * | 2014-11-25 | 2021-11-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Contact field plate |
US10861946B1 (en) | 2019-05-21 | 2020-12-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | Field plate structure for high voltage device |
-
2022
- 2022-02-08 TW TW111104517A patent/TWI841913B/zh active
- 2022-06-22 US US17/847,053 patent/US12349398B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20200020803A1 (en) * | 2014-11-25 | 2020-01-16 | Taiwan Semiconductor Manufacturing Co., Ltd. | Composite etch stop layer for contact field plate etching |
TW202013733A (zh) * | 2018-09-27 | 2020-04-01 | 立錡科技股份有限公司 | 高壓元件及其製造方法 |
TW202137564A (zh) * | 2020-03-16 | 2021-10-01 | 美商雷森公司 | 具電阻式場板的電晶體 |
TWI740719B (zh) * | 2020-11-17 | 2021-09-21 | 世界先進積體電路股份有限公司 | 高壓半導體裝置 |
Also Published As
Publication number | Publication date |
---|---|
US20230253494A1 (en) | 2023-08-10 |
TW202333379A (zh) | 2023-08-16 |
US12349398B2 (en) | 2025-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI644441B (zh) | 高壓元件及其製造方法 | |
TW202221926A (zh) | 切換式電源供應電路之高壓元件及其製造方法 | |
TWI786976B (zh) | 高壓元件、高壓控制元件及其製造方法 | |
TWI818371B (zh) | 高壓元件及其製造方法 | |
TWI841913B (zh) | 高壓元件及其製造方法 | |
TWI792495B (zh) | 功率元件及其製造方法 | |
US11456371B2 (en) | Method for making LDMOS device and LDMOS device | |
TWI770452B (zh) | 高壓元件及其製造方法 | |
CN114420749A (zh) | 半导体元件及其制造方法 | |
US20240006530A1 (en) | High voltage device having multi-field plates and manufacturing method thereof | |
TWI677094B (zh) | 高壓元件及其製造方法 | |
TWI619200B (zh) | 具有雙井區之金屬氧化物半導體元件及其製造方法 | |
TW202247462A (zh) | 功率元件及其製造方法 | |
CN110838513B (zh) | 高压元件及其制造方法 | |
TWI861496B (zh) | Nmos半橋功率元件及其製造方法 | |
CN116666450A (zh) | 高压元件及其制造方法 | |
TW202008585A (zh) | 高壓元件及其製造方法 | |
TW202002299A (zh) | 高壓元件及其製造方法 | |
TWI821940B (zh) | 高壓元件與低壓元件整合製造方法 | |
TWI796237B (zh) | 空乏型高壓nmos元件與空乏型低壓nmos元件整合製造方法 | |
TWI759175B (zh) | 高壓元件及其製造方法 | |
CN110838512A (zh) | 高压元件及其制造方法 | |
TWI659539B (zh) | 高壓元件及其製造方法 | |
CN114765222A (zh) | 高压元件及其制造方法 | |
CN114759091A (zh) | 高压元件、高压控制元件及其制造方法 |