TWI713860B

TWI713860B - 快閃記憶體裝置及其程式化方法

Info

Publication number: TWI713860B
Application number: TW107122372A
Authority: TW
Inventors: 鄧才科; 李進弘
Original assignee: 力晶積成電子製造股份有限公司
Priority date: 2018-06-28
Filing date: 2018-06-28
Publication date: 2020-12-21
Also published as: TW202001910A; CN110660438B; CN110660438A

Abstract

一種快閃記憶體裝置及其程式化方法。快閃記憶體的程式化包括：設定初始程式化電壓，並依據初始程式化電壓對多個快閃記憶胞進行第一次程式化動作；在第一次程式化動作後，偵測快閃記憶胞的臨界電壓並獲得最高臨界電壓；設定目標臨界電壓，依據目標臨界電壓、初始程式化電壓以及最高臨界電壓以產生第二程式化電壓；依據第二程式化電壓對快閃記憶胞進行第二次程式化動作；在第二次程式化動作後，以相同或不同驗證電壓驗證快閃記憶胞，並基於第二程式化電壓，依據程式化步階值進行遞增動作以產生至少一第三程式化電壓；依據至少一第三程式化電壓對快閃記憶胞進行至少一第三次程式化動作；以及依據最終程式化電壓使得快閃記憶胞通過驗證電壓。

Description

快閃記憶體裝置及其程式化方法

本發明是有關於一種快閃記憶體裝置及其程式化方法。

隨著電子產品的普及化，為因應使用者大量的資訊需求，提供高品質的資料儲存媒介成為電子產品重要的規格之一。在現今的技術領域中，可提供資料寫入以及讀取能力的快閃記憶體成為電子產品必備的資料儲存媒介。

當針對快閃記憶體進行程式化動作時，第一次的程式化電壓的設定較為困難，當第一次的程式化電壓的設定過大時，容易產生較差的記憶胞的臨界電壓分佈狀態，當第一次的程式化電壓的設定過小時，造成長的程式化時間。另外基於記憶胞分佈在積體電路中的多個位置上，程式化動作所產生的結果，容易與記憶胞的配置位置相關聯，無法較佳化程式化記憶胞的臨界電壓分佈。另外基於記憶胞在多次抹除與程式化後產生特性變化，程式化的結果，容易與記憶胞抹除與程式化次數相關。

本發明提供一種快閃記憶體裝置及其程式化方法，可控制程式化後的記憶胞的臨界電壓分佈狀態及較佳化快閃記憶胞程式化時間。

本發明提供一種快閃記憶體的程式化方法，包括：設定初始程式化電壓，並依據初始程式化電壓對多個快閃記憶胞進行第一次程式化動作；在第一次程式化動作後，偵測快閃記憶胞的臨界電壓並獲得最高臨界電壓；設定目標臨界電壓，依據目標臨界電壓、初始程式化電壓以及最高臨界電壓以產生第二程式化電壓；依據第二程式化電壓對快閃記憶胞進行第二次程式化動作；在第二次程式化動作後，基於第二程式化電壓，依據程式化步階值進行遞增動作以產生至少一第三程式化電壓；以及依據至少一第三程式化電壓對快閃記憶胞進行至少一第三次程式化動作。

在本發明提供一種快閃記憶體裝置，包括快閃記憶體以及控制器。快閃記憶體具有多個快閃記憶胞。控制器耦接於快閃記憶體，並用以：設定初始程式化電壓，並依據初始程式化電壓對多個快閃記憶胞進行第一次程式化動作；在第一次程式化動作後，偵測快閃記憶胞的臨界電壓並獲得最高臨界電壓；設定目標臨界電壓，依據目標臨界電壓、初始程式化電壓以及最高臨界電壓以產生第二程式化電壓；依據第二程式化電壓對快閃記憶胞進行第二次程式化動作；在第二次程式化動作後，基於第二程式化電壓，依據程式化步階值進行遞增動作以產生至少一第三程式化電壓；以及依據至少一第三程式化電壓對快閃記憶胞進行至少一第三次程式化動作。

基於上述，本發明提供的快閃記憶體裝置透過針對快閃記憶胞的多次程式化動作，來控制程式化快閃記憶胞的臨界電壓的分佈範圍。如此一來，可設定較低的初始程式化，並藉由逐漸調整初始程式化電壓以程式化快閃記憶胞，進而較佳化程式化記憶胞的臨界電壓分佈。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

圖1說明根據本發明的示範性實施例的快閃記憶體的程式化方法的流程圖。請參看圖1，步驟S101設定初始程式化電壓，並依據初始程式化電壓對快閃記憶體中的多個快閃記憶胞進行第一次程式化動作。在此請同時參看圖1以及圖2A，其中圖2A說明根據本發明的示範性實施例的快閃記憶體的各程式化步驟的臨界電壓分佈狀態示意圖。具體而言，在第一次程式化動作未進行前，快閃記憶胞的臨界電壓分佈在被抹除的狀態Z0，而透過步驟S101的進行，快閃記憶胞的臨界電壓分佈可能變更為程式化的狀態Z1（即，此時被程式化的快閃記憶胞的臨界電壓均小於目標臨界電壓）。

值得注意的是，初始程式化電壓的設定方式與記憶體的製程參數相關聯，工程人員可依據記憶體的製程參數設定一個相對低的初始程式化電壓，以針對處於抹除狀態的快閃記憶胞進行程式化動作。接著，步驟S103在第一次程式化動作後，偵測快閃記憶胞的臨界電壓並獲得快閃記憶胞中的臨界電壓中的最高臨界電壓。具體而言，由於在進行第一次程式化動作後，快閃記憶胞的臨界電壓可能分佈在程式化的狀態Z1，而透過步驟S103的進行，可獲得快閃記憶胞的最高臨界電壓RV。具體而言，可初始化索引值n，並設定初始讀取電壓RV0以及讀取步階值Vstep，以及設定讀取電壓RV1等於

。藉此，依據讀取電壓RV1對快閃記憶胞進行讀取的驗證動作，以判斷快閃記憶胞的臨界電壓是否皆小於讀取電壓RV1。若驗證出所有的快閃記憶胞的臨界電壓皆小於讀取電壓RV1，便將讀取電壓RV1設定為最大臨界電壓值RV。若驗證出所有的快閃記憶胞的臨界電壓未皆小於讀取電壓RV1，使索引值n遞增1，並在索引值n不大於臨界值N的條件下，重新進行上述讀取的驗證動作。步驟S105設定目標臨界電壓，依據目標臨界電壓、初始程式化電壓以及最高臨界電壓以產第二程式化電壓，其中目標臨界電壓為預設的臨界電壓的最大值。具體而言，可預先設定目標臨界電壓VTh，並計算出第二程式化電壓V1等於

。其中，V0為步驟S101中設定的初始程式化電壓，Voffest為預設的偏移電壓值。

值得注意的是，預設的偏移電壓值Voffest可以由工程人員依據需求及快閃記憶體的實際狀態來加以設定，其中預設的偏移電壓值Voffest可以大於、小於或也可以等於0伏特。

接著，步驟S107依據步驟S105所獲得的第二程式化電壓V1對快閃記憶胞進行第二次程式化動作。請同時參看圖1以及圖2B，其中圖2B說明根據本發明的示範性實施例的快閃記憶體的各程式化動作的臨界電壓分佈狀態示意圖。具體而言，在第二次程式化動作未進行前，快閃記憶胞的臨界電壓分佈在程式化的狀態Z1，而透過步驟S107的進行，快閃記憶胞的臨界電壓分佈則變更為程式化的狀態Z2（即，快閃記憶胞的臨界電壓未皆大於第二驗證電壓PV1）。步驟S109在第二次程式化動作後，依據程式化步階值以遞增第二程式化電壓並產生至少一第三程式化電壓。具體而言，可預設程式化步階值Vstep1，以計算出第三程式化電壓V2等於

1。其中，V1為第二程式化電壓，m為程式化次數。最後，步驟S111依據至少一第三程式化電壓V2對快閃記憶胞進行一次或多次的第三次程式化動作。請同時參看圖2C，其中圖2C說明根據本發明的示範性實施例的快閃記憶體的各程式化動作的臨界電壓分佈狀態示意圖。具體而言，透過步驟S318~S331或步驟 S416~S429的進行，可將快閃記憶胞的臨界電壓分佈控制在程式化的狀態Z3，其中狀態Z3被控制在第一驗證電壓PV以及目標臨界電壓VTh間，而第一驗證電壓PV以及第二驗證電壓PV1之間具有一個偏移電壓值OT。其中，步驟S318~S331以及步驟S416~S429將在下述的實施例中有進一步的描述。

藉由上述步驟，本發明可藉由逐步調整程式化電壓對快閃記憶體進行程式化動作，以將快閃記憶體的臨界電壓控制在預設的範圍內（即，第一驗證電壓PV與目標臨界電壓VTh之間），進而最佳化快閃記憶體的臨界電壓分佈。

圖3說明根據本發明的另一示範性實施例的快閃記憶體的程式化方法的流程圖。請參看圖3，步驟S301初始化索引值n等於0。步驟S303設定初始程式化電壓V0，並依據初始程式化電壓V0對快閃記憶胞進行程式化動作。步驟S305依據第一驗證電壓PV對快閃記憶胞進行對應的驗證動作，並用以驗證快閃記憶胞的程式化動作是否皆已完成。當所有的快閃記憶胞都可以通過驗證時，表示的程式化動作已完成。相對的，當非所有的快閃記憶胞都可以通過驗證（驗證失敗）時，則執行步驟S307（即，快閃記憶胞的臨界電壓未皆大於第一驗證電壓PV）。

步驟S307設定初始讀取電壓RV0以及讀取步階值Vstep，並設定讀取電壓RV1等於

。步驟S309依據讀取電壓RV1對快閃記憶胞進行讀取的驗證動作，以判斷快閃記憶胞的臨界電壓是否皆小於讀取電壓RV1，若步驟S309驗證出所有的快閃記憶胞的臨界電壓皆小於讀取電壓RV1，則執行步驟S315，相對的，若步驟S309驗證出所有的快閃記憶胞的臨界電壓未皆小於讀取電壓RV1，使索引值n遞增1（步驟S311），並在索引值n不大於臨界值N的條件下（步驟S313），重新執行步驟S307以及S309。

透過步驟S307至S313，藉由遞增讀取電壓RV1來對快閃記憶胞的臨界電壓進行讀取驗證動作，可追蹤出快閃記憶胞中的最大臨界電壓值RV。在此，透過設定步階值Vstep的大小，可以調整追蹤出最大臨界電壓值RV的精準度以及追蹤速度。其中，當設定相對大的步階值Vstep時，可較快計算出最大臨界電壓值RV，相對的，當設定相對小的步階值Vstep時，可計算出較精準的最大臨界電壓值RV。

在另一方面，在步驟S313中，當判斷出索引值n大於臨界值N時，則停止最大臨界電壓值RV的追蹤動作，並執行步驟S315。

承續上述的說明，步驟S315開始進行進一步的程式化動作。透過在步驟S317中設定目標臨界電壓VTh，並計算出第二程式化電壓V1等於

1。其中，Voffset1為預設的偏壓值。步驟S318依據第二程式化電壓V1對快閃記憶胞進行進一步的程式化動作。步驟S319依據第二驗證電壓PV1對快閃記憶胞進行對應的驗證動作。具體而言，在進一步的程式化動作後，依據第二驗證電壓PV1對快閃記憶胞進行對應的驗證動作，並用以驗證快閃記憶胞的程式化動作是否皆已完成。當所有的快閃記憶胞都可以通過驗證時，表示的程式化動作已完成。相對的，當非所有的快閃記憶胞都可以通過驗證（驗證失敗）時，則執行步驟S321（即，快閃記憶胞的臨界電壓未皆大於第二驗證電壓PV1）。

接著，步驟S321初始化索引值m等於1。步驟S323預設程式化步階值Vstep1以設定第三程式化電壓V2，並計算出第三程式化電壓V2等於

。步驟S325依據第三程式化電壓V2對快閃記憶胞進行更進一步的程式化動作。步驟S327依據第一驗證電壓PV對快閃記憶胞進行對應的驗證動作。具體而言，在更進一步的程式化動作後，依據第一驗證電壓PV對快閃記憶胞進行對應的驗證動作，並用以驗證快閃記憶胞的程式化動作是否皆已完成。當所有的快閃記憶胞都可以通過驗證時，表示的程式化動作已完成。相對的，當非所有的快閃記憶胞都可以通過驗證（驗證失敗）時（即，快閃記憶胞的臨界電壓未皆大於第一驗證電壓PV），使索引值m遞增1（步驟S329），並在索引值m不大於臨界值M的條件下（步驟S331），重新執行步驟S323、S325以及S327。

透過步驟S323至步驟S331的進行，藉由遞增第三程式化電壓V2來對快閃記憶胞程式化與驗證動作，可將快閃記憶胞的最終臨界電壓分佈控制於驗證電壓以及目標臨界電壓VTh之間。

圖4說明根據本發明的另一示範性實施例的快閃記憶體的程式化方法的流程圖。請參看圖4，步驟S401初始化索引值n等於0。步驟S403設定初始程式化電壓V0，並依據初始程式化電壓V0對快閃記憶胞進行程式化動作。步驟S405依據第一驗證電壓PV對快閃記憶胞進行對應的驗證動作，並用以驗證快閃記憶胞的程式化動作是否皆已完成。當所有的快閃記憶胞都可以通過驗證時，表示的程式化動作已完成。相對的，當非所有的快閃記憶胞都可以通過驗證（驗證失敗）時，則執行步驟S407（即，快閃記憶胞的臨界電壓未皆大於第一驗證電壓PV）。

步驟S407設定初始讀取電壓RV0以及步階值Vstep，並設定讀取電壓RV1等於

。值得注意的，在步驟S407中，另同步進行第二程式化電壓V1的計算動作。其中，隨著讀取電壓RV1的遞增動作，第二程式化電壓V1可隨著索引值n的增加而進行追蹤的動作，並使第二程式化電壓V1=V0+(VTh – RV0) – Vstep × n + Voffset2，其中，RV0為初始驗證電壓，Voffset2為預設的偏壓值。

步驟S409依據讀取電壓RV1對快閃記憶胞進行讀取的驗證動作，以判斷快閃記憶胞的臨界電壓是否皆小於讀取電壓RV1，若步驟S409驗證出所有的快閃記憶胞的臨界電壓皆小於讀取電壓RV1，則執行步驟S415，相對的，若步驟S409驗證出所有的快閃記憶胞的臨界電壓未皆小於讀取電壓RV1，使索引值n遞增1（步驟S411），並在索引值n不大於臨界值N的條件下（步驟S413），重新執行步驟S407以及S409。

由上述說明可以得知，當步驟S409的驗證動作完成時，第二程式化電壓V1也可同步被產生。

接著，步驟S415開始依據第二程式化電壓V1進行進一步的程式化動作。步驟S416依據第二程式化電壓V1對快閃記憶胞進行進一步的程式化動作。步驟S417依據第二驗證電壓PV1對快閃記憶胞進行對應的驗證動作。具體而言，在進一步的程式化動作後，依據第二驗證電壓PV1對快閃記憶胞進行對應的驗證動作，並用以驗證快閃記憶胞的程式化動作是否皆已完成。當所有的快閃記憶胞都可以通過驗證時，表示的程式化動作已完成。相對的，當非所有的快閃記憶胞都可以通過驗證（驗證失敗）時，則執行步驟S419（即，快閃記憶胞的臨界電壓未皆大於第二驗證電壓PV1）。

接著，步驟S419初始化索引值m等於1。步驟S421預設程式化步階值Vstep1以設定第三程式化電壓V2，並計算出第三程式化電壓V2等於

。步驟S423依據第三程式化電壓V2對快閃記憶胞進行更進一步的程式化動作。步驟S425依據第一驗證電壓PV對快閃記憶胞進行對應的驗證動作。具體而言，在更進一步的程式化動作後，依據第一驗證電壓PV對快閃記憶胞進行對應的驗證動作，並用以驗證快閃記憶胞的程式化動作是否皆已完成。當所有的快閃記憶胞都可以通過驗證時，表示的程式化動作已完成。相對的，當非所有的快閃記憶胞都可以通過驗證（驗證失敗）時（即，快閃記憶胞的臨界電壓未皆大於第一驗證電壓PV），使索引值m遞增1（步驟S427），並在索引值m不大於臨界值M的條件下（步驟S429），重新執行步驟S421、S423以及S425。

圖5說明根據本發明的示範性實施例的快閃記憶體儲存裝置的方塊圖。請參看圖5，本實施例的快閃記憶體裝置500包括快閃記憶體510以及控制器520。其中，快閃記憶體510具有多個快閃記憶胞，而控制器包括記憶體521，並耦接於快閃記憶體510。當進行如上述的圖3以及圖4實施例的動作流程時，在計算出最高臨界電壓RV以及第二程式化電壓V1後，可將最高臨界電壓RV以及第二程式化電壓V1儲存於記憶體521或快閃記憶體510中。控制器520還可包括算術運算器，例如是加法器。當進行如上述的圖3實施例的動作流程時，可透過算術運算器進行步驟S317的動作以直接計算出第二程式化電壓V1。此外，對應本發明圖4實施例的動作流程，第二程式化電壓V1是依據讀取步階值逐步追蹤而產生，可不需要應用算術運算器來產生。

此外，快閃記憶體510可以是NOR型快閃記憶體，也可以是NAND型快閃記憶體。並且，快閃記憶體儲存裝置500可以是記憶卡或固態硬碟（Solid State Drive, SSD）等，且快閃記憶體裝置500可設定於數位相機、手機、音樂撥放器、平板電腦或個人電腦等任意電子裝置中。而控制器520可以為具運算能力的處理器。或者，控制器520可以是透過硬體描述語言（Hardware Description Language, HDL）或是其他任意本領域具通常知識者所熟知的數位電路的設計方式來進行設計，並透過現場可程式邏輯門陣列（Field Programmable Gate Array, FPGA）、複雜可程式邏輯裝置（Complex Programmable Logic Device, CPLD）或是特殊應用積體電路（Application-specific Integrated Circuit, ASIC）的方式來實現的硬體電路如測試機台、快閃記憶體控制器。快閃記憶體510可以含有運算處理器。

關於快閃記憶體裝置的程式化動作的實施細節在前述的實施例中已有詳細的說明，以下恕不多贅述。

綜上所述，本發明提供的快閃記憶體裝置透過針對快閃記憶胞的多次程式化動作，來控制程式化快閃記憶胞的臨界電壓的分布範圍。如此一來，可設定較低的初始程式化，並藉由逐漸調整初始程式化電壓以程式化快閃記憶胞，進而較佳化程式化記憶胞的臨界電壓分佈。此外，本發明更能藉由設定一個較低的初始程式化動作對快閃記憶胞程式化，以將快閃記憶胞的臨界電壓可分佈於預設的電壓範圍中。如此，快閃記憶胞的電氣特性的均勻度可以得到控制，可提升快閃記憶體的表現度。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

Z0~Z3‧‧‧程式化的狀態RV0‧‧‧初始讀取電壓Vstep‧‧‧讀取步階值RV1‧‧‧讀取電壓RV‧‧‧最高臨界電壓PV‧‧‧第一驗證電壓PV1‧‧‧第二驗證電壓VTh‧‧‧目標臨界電壓OT‧‧‧偏移電壓值V0‧‧‧初始程式化電壓V1‧‧‧第二次程式化電壓V‧‧‧第三次後程式化電壓Vstep1‧‧‧程式化步階值S101~S111、S301~S331、S401~S429‧‧‧程式化的步驟500‧‧‧快閃記憶體裝置510‧‧‧快閃記憶體520‧‧‧控制器

圖1說明根據本發明的示範性實施例的快閃記憶體的程式化方法的流程圖。圖2A至2C說明根據本發明的示範性實施例的快閃記憶體的各程式化動作的臨界電壓分佈狀態示意圖。圖3說明根據本發明的另一示範性實施例的快閃記憶體的程式化方法的流程圖。圖4說明根據本發明的另一示範性實施例的快閃記憶體的程式化方法的流程圖。圖5說明根據本發明的示範性實施例的快閃記憶體儲存裝置的方塊圖。

S101~S111‧‧‧程式化的步驟

Claims

一種快閃記憶體的程式化方法，包括：依據多個快閃記憶體的製程參數以設定初始程式化電壓，並依據該初始程式化電壓對多個快閃記憶胞進行一第一次程式化動作；在該第一次程式化動作後，偵測該些快閃記憶胞的臨界電壓並獲得一最高臨界電壓；設定一目標臨界電壓，依據該目標臨界電壓、該初始程式化電壓以及該最高臨界電壓以產生一第二程式化電壓；依據該第二程式化電壓對該些快閃記憶胞進行一第二次程式化動作；在該第二次程式化動作後，設定一第一驗證電壓，依序依據該第一驗證電壓對該些快閃記憶胞進行驗證動作，並基於該第二程式化電壓，依據一程式化步階值進行遞增動作以產生至少一第三程式化電壓；以及依據該至少一第三程式化電壓對該些快閃記憶胞進行至少一第三次程式化動作，並設定一第二驗證電壓，在各該至少一第三次程式化動作後，依序依據該第二驗證電壓對該些快閃記憶胞進行驗證動作，其中在該第一次程式化動作後，偵測該些快閃記憶胞的臨界電壓並獲得該最高臨界電壓的步驟包括：設定一初始讀取電壓以及讀取步階值，依據該初始讀取電壓以及該讀取步階值的整數倍以產生多個讀取電壓；以及依序依據該些讀取電壓對該些快閃記憶胞進行讀取動作，並藉以獲得該最高臨界電壓，其中設定該目標臨界電壓，依據該目標臨界電壓、該初始程式化電壓以及該最高臨界電壓以產生該第二程式化電壓的步驟包括：在獲得該最高臨界電壓之後，使該第二程式化電壓等於該初始程式化電壓加上該目標臨界電壓並減去該最高臨界電壓；或者在依序依據該些讀取電壓對該些快閃記憶胞進行讀取動作時，同步使該第二程式化電壓等於該初始程式化電壓加上該目標臨界電壓減去該初始讀取電壓並減去該讀取步階值的整數倍。
如申請專利範圍第1項所述的快閃記憶體的程式化方法，更包括：使該最高臨界電壓以及該第二程式化電壓的電壓值被寫入至該快閃記憶體或一外部電子裝置中。
如申請專利範圍第1項所述的快閃記憶體的程式化方法，其中在該第二次程式化動作後更包括：該第一驗證電壓可大於、小於或等於該第二驗證電壓。
一種快閃記憶體裝置，包括：一快閃記憶體，具有多個快閃記憶胞；一控制器，耦接於該快閃記憶體，並用以：依據該些快閃記憶體的製程參數以設定初始程式化電壓，並依據該初始程式化電壓對該些快閃記憶胞進行一第一次程式化動作；在該第一次程式化動作後，偵測該些快閃記憶胞的臨界電壓並獲得一最高臨界電壓；設定一目標臨界電壓，依據該目標臨界電壓、該初始程式化電壓以及該最高臨界電壓以產生一第二程式化電壓；依據該第二程式化電壓對該些快閃記憶胞進行一第二次程式化動作；在該第二次程式化動作後，設定一第一驗證電壓，依序依據該第一驗證電壓對該些快閃記憶胞進行驗證動作，並基於該第二程式化電壓，依據一程式化步階值進行遞增動作以產生至少一第三程式化電壓；以及依據該至少一第三程式化電壓對該些快閃記憶胞進行至少一第三次程式化動作，並設定一第二驗證電壓，在各該至少一第三次程式化動作後，依序依據該第二驗證電壓對該些快閃記憶胞進行驗證動作，其中在該第一次程式化動作後，偵測該些快閃記憶胞的臨界電壓並獲得該最高臨界電壓的運作中，該控制器設定一初始讀取電壓以及一讀取步階值，該控制器依據該初始讀取電壓以及該讀取步階值的整數倍以產生多個讀取電壓；以及該控制器依序依據該些讀取電壓對該些快閃記憶胞進行驗證動作，並藉以獲得該最高臨界電壓，其中在設定該目標臨界電壓，依據該目標臨界電壓、該初始程式化電壓以及該最高臨界電壓以產生該第二程式化電壓的運作中：在該控制器獲得該最高臨界電壓之後，該控制器使該第二程式化電壓等於該初始程式化電壓加上該目標臨界電壓並減去該最高臨界電壓，或者，在該控制器依序依據該些讀取電壓對該些快閃記憶胞進行讀取動作時，該控制器同步使該第二程式化電壓等於該初始程式化電壓加上該目標臨界電壓減去該初始讀取電壓並減去該讀取步階值的整數倍。
如申請專利範圍第4項所述的快閃記憶體裝置，其中該控制器包括一記憶體，其中該最高臨界電壓以及該第二程式化電壓的電壓值儲存於該記憶體或該快閃記憶體中。
如申請專利範圍第4項所述的快閃記憶體裝置，其中在該第二次程式化動作後，該第一驗證電壓可大於、小於或等於該第二驗證電壓。