[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

TWI791769B - 電子零件封裝及其製造方法 - Google Patents

電子零件封裝及其製造方法 Download PDF

Info

Publication number
TWI791769B
TWI791769B TW108105411A TW108105411A TWI791769B TW I791769 B TWI791769 B TW I791769B TW 108105411 A TW108105411 A TW 108105411A TW 108105411 A TW108105411 A TW 108105411A TW I791769 B TWI791769 B TW I791769B
Authority
TW
Taiwan
Prior art keywords
layer
electronic component
aforementioned
metal particle
sealing body
Prior art date
Application number
TW108105411A
Other languages
English (en)
Other versions
TW201937006A (zh
Inventor
白髮潤
深澤憲正
Original Assignee
日商迪愛生股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商迪愛生股份有限公司 filed Critical 日商迪愛生股份有限公司
Publication of TW201937006A publication Critical patent/TW201937006A/zh
Application granted granted Critical
Publication of TWI791769B publication Critical patent/TWI791769B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Dicing (AREA)
  • Ceramic Capacitors (AREA)

Abstract

本發明提供一種電子零件封裝及其製造方法，該電子零件封裝係具有安裝於具接地圖案的電路基板上的電子零件、具密封前述電子零件之環氧樹脂的密封體、及形成在前述密封體上的遮蔽層之電子零件封裝，其特徵為：前述遮蔽層為自前述密封體側以金屬粒子層、鍍銅層、及鍍鎳層之順序進行積層者，前述遮蔽層與前述接地圖案進行接地。該電子零件封裝係遮蔽層之密合力優異。

Description

電子零件封裝及其製造方法
本發明係關於一種電子零件封裝及其製造方法。
近年來在智慧型手機等攜帶型資訊終端中，廣泛使用藉由在1個半導體封裝中安裝IC及多個電子零件而作為一個機能區塊進行動作之所謂被稱為系統級封裝(System in Package，SiP)之半導體封裝。如此的半導體封裝，防止因外來雜訊所致之誤動作(malfunction)，並且施有電磁波雜訊對策，使本身不會成為雜訊源。例如，雖然並非關於系統級封裝者，但專利文獻1揭示具備多個鍍敷層作為遮蔽電磁波雜訊的層之電子零件封裝。
然而，上述的電子零件封裝，在密封電子零件的密封體上直接設置鍍敷層作為遮蔽層，有鍍敷層容易自密封體剝離的缺點。
先前技術文獻 專利文獻
專利文獻1 日本特開2005-109306號公報
本發明所欲解決的課題在於提供一種電子零件封裝及其製造方法，該電子零件封裝係於密封電子零件的密封體上設置鍍銅層與鍍鎳層作為遮蔽層的電子零件封裝，其中遮蔽層與密封體之密合力優異。
本案發明人等為了解決上述課題而仔細研究的結果發現，在具有具密封電子零件之環氧樹脂的密封體、及形成在前述密封體上的遮蔽層之電子零件封裝中，前述遮蔽層為自前述密封體側以金屬粒子層、鍍銅層、及鍍鎳層之順序進行積層者，遮蔽層與密封體之密合力顯著優異，且電磁波遮蔽性優異，而完成本發明。
亦即，本發明提供一種電子零件封裝及其製造方法，該電子零件封裝係具有安裝於具接地圖案(ground pattern)的電路基板上的電子零件、具密封前述電子零件之環氧樹脂的密封體、及形成在前述密封體上的遮蔽層之電子零件封裝，其特徵為：前述遮蔽層為自前述密封體側以金屬粒子層、鍍銅層、及鍍鎳層之順序進行積層者，前述遮蔽層與前述接地圖案進行接地。
本發明的電子零件封裝，也可適當使用作為例如：為了提高半導體裝置的電磁波雜訊之遮蔽效果而設置遮蔽層的半導體封裝；或將高頻模組、包含濾波器的前端模組、發送接收的通信模組等各機能統合機能為一個而高密度安裝有多個模組的統合模組。
1‧‧‧電路基板
2‧‧‧遮蔽層
3‧‧‧金屬粒子層
4‧‧‧鍍銅層
5‧‧‧鎳層
6‧‧‧接地圖案
7‧‧‧配線圖案
8‧‧‧與不同的電路基板等之連接墊部
9‧‧‧半導體裝置等電子零件
10‧‧‧高分子層
圖1係表示附有遮蔽層之電子零件封裝的整體者。
圖2係表示圖1之電子零件封裝的剖面(A-A)者。
圖3係表示在密封體之表面設置高分子層的電子零件封裝之剖面者。
圖4係表示在密封體之表面設置高分子層，沿著分割預定線形成狹縫部，且於其上設置金屬粒子層的狀態之剖面者。此外，最後在金屬粒子層上依序積層鍍銅層及鍍鎳層，成為本發明的電子零件封裝。
用以實施發明的形態
本發明的電子零件封裝，其係具有安裝於具接地圖案的電路基板上的電子零件、具密封前述電子零件之環氧樹脂的密封體、及形成在前述密封體上的遮蔽層之電子零件封裝，其特徵為：前述遮蔽層為自前述密封體側以金屬粒子層、鍍銅層、及鍍鎳層之順序進行積層者，前述遮蔽層與前述接地圖案進行接地。
作為前述具接地圖案的電路基板，較佳為接地圖案之一部分露出於密封體之表面的結構，藉由將後述的遮蔽層與接地圖案連接，可得到優異的電磁波遮蔽性。
作為前述具接地圖案的電路基板，可在包含玻璃環氧樹脂等絕緣材的基材上，形成接地圖案或配線圖案至少2層以上。又，前述電路基板形成有2層以上時，較佳為以通孔而將層間進行電連接的結構。
又，作為前述具接地圖案的電路基板，也可使用：用以在包含絕緣材的基材上平面地或立體地配置而搭載至少2個以上之半導體裝置的電路基板；或將高頻模組、包含濾波器的前端模組、發送接收的通信模組等各機能統合機能為一個而高密度安裝有多個模組的統合模組用的電路基板。
作為前述具接地圖案的電路基板之材料，可舉出包含玻璃環氧樹脂、液晶聚合物、聚四氟乙烯所代表的氟樹脂、聚矽氧樹脂、聚醯亞胺樹脂、聚醯亞胺樹脂或聚苯并
Figure 108105411-A0202-12-0004-6
唑樹脂等感光性絕緣材料、熱硬化性環氧樹脂的增層膜(build-up film)、或在增層膜加入有玻璃布者等，且可將此等單獨作為基材使用，或者將複合化有2種以上的材料作為基材使用。
本發明中，在前述具接地圖案的電路基板上安裝電子零件後，以具環氧樹脂的材料形成密封體。作為前述具環氧樹脂的材料，可使用將熱硬化性環氧樹脂以酚系硬化劑、氰酸酯系硬化劑、活性酯系硬化劑等硬化劑進行硬化者；或在此等中加入有矽石粒子所代表之無機質填料者等一般使用的密封材料。作為使密封體成形的方法，可舉出轉注成型法、壓縮成型法，又可舉出使用密封用樹脂薄片，使用積層機、加壓裝置進行密封的方法等。
又，前述密封體的表面，為了更提升與後述的金屬粒子層或後述的高分子層之密合性，例如，也可藉由電暈放電處理法等電漿放電處理法；紫外線處理 法等乾式處理法；使用水、酸性或鹼性藥液、有機溶劑等之濕式處理法，而進行表面處理。又，前述的專利文獻1記載將密封體的表面以藥劑進行粗化處理，但本發明中較佳為不粗化密封體表面。
接著，本發明中，為了在前述密封體上形成遮蔽層而設置金屬粒子層。金屬粒子層係為了使密封體與後述的鍍銅層密合，又作為用以形成後述的鍍銅層之鍍敷基底層發揮機能，且作為無電鍍銅的觸媒、或電鍍銅的基底導電層使用。
本發明中，在前述密封體上，為了進一步提升密封體與前述遮蔽層之密合性，較佳為在密封體與金屬粒子層之間設置高分子層。作為形成高分子層的高分子，可舉出例如：胺基甲酸酯(urethane)樹脂、乙烯樹脂、丙烯酸樹脂、胺基甲酸酯-丙烯酸複合樹脂、環氧樹脂、醯亞胺樹脂、醯胺樹脂、三聚氰胺樹脂、酚樹脂、聚乙烯醇、聚乙烯吡咯啶酮等各種樹脂。
作為前述高分子使用的樹脂之中，較佳為胺基甲酸酯樹脂、丙烯酸樹脂、胺基甲酸酯-丙烯酸複合樹脂、環氧樹脂，更佳係選自包含具有聚醚結構的胺基甲酸酯樹脂、具有聚碳酸酯結構的胺基甲酸酯樹脂、具有聚酯結構的胺基甲酸酯樹脂、丙烯酸樹脂、胺基甲酸酯-丙烯酸複合樹脂及環氧樹脂的群組之1種以上的樹脂。又，胺基甲酸酯-丙烯酸複合樹脂，可得到密合性、導電性優異之配線圖案，因而進一步較佳。
又，前述金屬粒子層係由藉由後述的高分子分散劑分散的金屬粒子所構成，在高分子分散劑中含有具有後述的反應性官能基[Y]之化合物(b1)時，形成前述高分子層的高分子，較佳為具有官能基[X]之化合物(a1)，該官能基[X]具有與反應性官能基[Y]之反應性。作為具有前述反應性官能基[X]的化合物(a1)，可舉出例如，具有胺基、醯胺基、烷醇醯胺基、羧基、羧酸酐基、羰基、乙醯乙醯基、環氧基、脂環環氧基、氧呾環、乙烯基、烯丙基、(甲基)丙烯醯基、(嵌段化)異氰酸酯基、(烷氧)矽烷基等之化合物、矽倍半氧烷化合物等。
特別是在前述金屬粒子層之後述的高分子分散劑中之具有反應性官能基[Y]的化合物(b1)，使用具有後述之鹼性含氮原子基的化合物時，形成前述高分子層的高分子具有羧基、羰基、乙醯乙醯基、環氧基、脂環環氧基、烷醇醯胺基、異氰酸酯基、乙烯基、(甲基)丙烯醯基、烯丙基作為反應性官能基[X]者，可更提升最後得到的前述密封體與前述遮蔽層之密合性，因而較佳。
前述高分子層，較佳係作為薄膜而設置在前述密封體上之整面，但為了連接電子零件封裝的接地圖案與遮蔽層，較佳為避開自密封體露出的接地圖案而設置高分子層。又，前述高分子層，較佳為在電子零件封裝的不形成遮蔽層處，不形成高分子層。所謂電子零件封裝的不形成遮蔽層處，可舉出例如：電子零件封裝的與遮蔽層為相反側的電路基板側、形成焊球處、預定形成焊球處等。
在將形成前述高分子層的高分子塗布於前述密封體的表面之際，使用將前述高分子溶解或分散於溶媒中的流體。作為塗布的方法，可舉出例如：塗布方式、浸漬方式、輥塗布方式、旋轉塗布方式、迴轉方式、噴灑方式、分配器方式、噴墨印刷法、移印印刷法、反轉印刷法、柔版印刷法、網版印刷法、凹版印刷法、凹版平版印刷法等。
又，在塗布含有前述高分子的流體之際，也可將不想塗布高分子層處以遮蔽膠帶(masking tape)或密封材料保護後，塗布前述流體。
接著，含有前述高分子的流體，為了形成前述高分子層而在塗布後進行乾燥。前述乾燥係為了使含有前述高分子的流體所含的溶媒揮發而進行。前述乾燥，較佳為在80~300℃的溫度範圍進行1~200分鐘左右。
從可更提升前述密封體與後述的金屬粒子層之密合性來看，使用前述高分子形成之高分子層的厚度，較佳為5~5,000nm的範圍，從最後得到的遮蔽層對密封體之密合力優異之點來看，更佳為10~200nm的範圍。
本發明中之形成遮蔽層的金屬粒子層，從與前述密封體或前述高分子層之密合性優異來看，較佳係由藉由高分子分散劑分散的金屬粒子所構成。
前述高分子分散劑，較佳為具有與金屬粒子配位之官能基的高分子。作為前述官能基，可舉出例 如：羧基、胺基、氰基、乙醯乙醯基、含磷原子基、硫醇基、氰硫(thiocyanato)基、甘胺酸(glycinato)基等。
前述高分子分散劑，為了提升與前述密封體或前述高分子層之密合力，較佳為含有具有反應性官能基[Y]的化合物(b1)者。
前述化合物(b1)所具有的反應性官能基[Y]係參與與在前述密封體中存在的環氧基、酚性羥基、羥基、或前述高分子中的反應性官能基[X]之鍵結者，作為具體例，可舉出具有胺基、醯胺基、烷醇醯胺基、羧基、羧酸酐基、羰基、乙醯乙醯基、環氧基、脂環環氧基、氧呾環、乙烯基、烯丙基、(甲基)丙烯醯基、(嵌段化)異氰酸酯基、及(烷氧)矽烷基等之化合物、矽倍半氧烷化合物等。
特別是為了更提升與前述密封體或前述高分子層之密合性，較佳為前述反應性官能基[Y]為鹼性含氮原子基。
作為前述鹼性含氮原子基，可舉出例如亞胺基、一級胺基、二級胺基等。
又，作為前述化合物(b1)，藉由使用在1分子中具有多個鹼性含氮原子基的化合物，而前述鹼性含氮原子基之一者係參與與在前述密封體中存在的環氧基、或形成前述高分子層之高分子所具有的前述反應性官能基[X]之鍵結，另一者係有助於與前述金屬粒子層中所含的金屬粒子之交互作用，進一步提升最後得到的後述之鍍金屬層與前述密封體之密合性，因而較佳。
從可更提升前述金屬粒子的分散安定性、及與前述高分子層之密合性來看，具有前述鹼性含氮原子基的化合物，較佳為聚伸烷基亞胺(polyalkyleneimine)、或具有含氧伸乙基單元之聚氧伸烷基(polyoxyalkylene)結構的聚伸烷基亞胺。
作為具有前述的聚伸烷基亞胺，可為聚伸乙亞胺與聚氧伸烷基直鏈狀鍵結者，也可為相對於包含前述聚伸乙亞胺的主鏈而在其側鏈接枝前述聚氧伸烷基者。
作為具有前述聚氧伸烷基結構之聚伸烷基亞胺的具體例，可舉出：聚伸乙亞胺與聚氧伸乙基之嵌段共聚物；對於在聚伸乙亞胺的主鏈中存在的亞胺基之一部分，使環氧乙烷進行加成反應而導入聚氧伸乙基結構者；使聚伸烷基亞胺所具有的胺基、聚氧乙二醇所具有的羥基、及環氧樹脂所具有的環氧基進行反應者等。
作為前述聚伸烷基亞胺的市售品，可舉出日本觸媒股份有限公司製之「EPOMIN(註冊商標)PAO系列」的「PAO2006W」、「PAO306」、「PAO318」、「PAO718」等。
前述聚伸烷基亞胺的數量平均分子量，較佳為3,000~30,000的範圍。
前述化合物(b1)所具有的反應性官能基[Y]為羧基、胺基、氰基、乙醯乙醯基、含磷原子基、硫醇基、氰硫基、甘胺酸基等時，此等官能基也作為與金屬粒子配位的官能基而發揮機能，因此前述化合物(b1)也可作為金屬粒子的高分子分散劑使用。
接著，作為構成前述金屬層的金屬粒子，可舉出過渡金屬或其化合物，前述過渡金屬之中，較佳為離子性的過渡金屬。作為前述離子性的過渡金屬，可舉出例如：銅、銀、金、鎳、鈀、鉑、鈷等金屬或此等金屬的複合體。此等金屬粒子，可使用1種，也可併用2種以上。又，尤其是從氧化劣化等處理上的問題點少、成本之面來看，此等金屬粒子中，較佳為銀粒子。
作為前述金屬粒子，較佳為使用具有1~20,000nm左右的平均粒徑之粒子狀者；使用具有1~200nm的平均粒徑之金屬奈米粒子，與使用具有微米級之平均粒徑的金屬粒子之情況相比，在後述的鍍銅步驟中，可更降低作為無電鍍銅的觸媒使用之際的鍍銅析出性、或作為電鍍銅的基底層使用之際的電阻值，因而更佳。此外，在本發明中，平均粒徑係將前述導電性物質(b2)以分散良溶媒稀釋，且藉由動態光散射法測定的體積平均值。此測定可使用Microtrac公司製「Nanotrac UPA」。
為了形成前述金屬粒子層，較佳為對前述密封體以後述的各種塗布方式進行塗布，因此，較佳係作為使金屬粒子分散於各種溶媒的金屬粒子分散液使用。作為前述溶媒，可舉出例如：蒸餾水、離子交換水、純水、超純水等水性介質；醇溶劑、醚溶劑、酮溶劑、酯溶劑等有機溶劑。
作為前述醇溶劑或醚溶劑，可舉出例如：甲醇、乙醇、正丙醇、異丙醇、正丁醇、異丁醇、二級 丁醇、三級丁醇、庚醇、己醇、辛醇、壬醇、癸醇、十一醇、十二醇、十三醇、十四醇、十五醇、硬脂醇、烯丙醇、環己醇、松油醇、萜品醇、二氫萜品醇、2-乙基-1,3-己二醇、乙二醇、二乙二醇、三乙二醇、聚乙二醇、丙二醇、二丙二醇、1,2-丁二醇、1,3-丁二醇、1,4-丁二醇、2,3-丁二醇、丙三醇、乙二醇單甲醚、乙二醇單乙醚、乙二醇單丁醚、二乙二醇單乙醚、二乙二醇單甲醚、二乙二醇單丁醚、四乙二醇單丁醚、丙二醇單甲醚、二丙二醇單甲醚、三丙二醇單甲醚、丙二醇單丙醚、二丙二醇單丙醚、丙二醇單丁醚、二丙二醇單丁醚、三丙二醇單丁醚等。
作為前述酮溶劑，可舉出例如：丙酮、環己酮、甲基乙基酮等。又，作為前述酯溶劑，可舉出例如：乙酸乙酯、乙酸丁酯、乙酸3-甲氧基丁酯、乙酸3-甲氧基-3-甲基-1-丁酯等。再者，作為其它的有機溶劑，可舉出甲苯等烴溶劑，尤其是碳原子數8以上的烴溶劑。
作為前述碳原子數8以上的烴溶劑，可舉出例如辛烷、壬烷、癸烷、十二烷、十三烷、十四烷、環辛烷、二甲苯、均三甲苯(mesitylene)、乙苯、十二基苯、四氫化萘、三甲基苯環己烷等非極性溶劑，且視需要可與其它的溶媒組合而使用。再者，也可併用為混合溶劑之礦油精、溶劑石腦油等溶媒。
前述金屬粒子分散液，例如，可藉由混合前述高分子分散劑、前述金屬粒子、及視需要之前述溶媒而製造。具體而言，可藉由在分散有具有聚伸烷基亞 胺鏈、親水性鏈段、及疏水性鏈段之化合物的介質中，加入預先調製之前述金屬的離子溶液，還原該金屬離子而製造。
又，在前述金屬粒子分散液中，為了提升水性介質、有機溶劑等溶媒中之導電性物質的分散安定性、對被塗布面之潤濕性，視需要，亦可加入界面活性劑、消泡劑、流變調整劑等。
前述金屬粒子層，可作為薄膜而設置在前述密封體上之整面及側面，但為了連接電子零件封裝的接地圖案與遮蔽層，需要以與自密封體露出的接地圖案接觸的方式設置金屬粒子層。又，金屬粒子層，較佳為在電子零件封裝的不形成遮蔽層處，不形成金屬粒子層。所謂電子零件封裝的不形成遮蔽層處，可舉出例如電子零件封裝的與遮蔽層為相反側的形成焊球處、預定形成焊球處等。
前述金屬粒子層，也可設置在前述密封體之欲形成遮蔽層處的整面，但亦可將前述金屬粒子分散液藉由後述的塗布方法形成圖案。以金屬粒子層形成圖案時，後述的鍍銅層、鍍鎳層僅形成於金屬粒子層的圖案上，因此可將遮蔽層本身進行圖案化(patterning)。前述金屬粒子層的圖案，在不阻礙電磁波遮蔽性的範圍，可形成沒有金屬粒子層的部分，例如，可形成在金屬粒子層有點狀開孔的圖案、或金屬粒子層配置為格子狀的圖案、其它種種的圖案。
在將前述金屬粒子分散液塗布於前述密封體的表面及側面之際，作為塗布的方法，可舉出例如：塗布方式、浸漬方式、輥塗布方式、旋轉塗布方式、迴轉方式、噴灑方式、分配器方式、噴墨印刷法、移印印刷法、反轉印刷法、柔版印刷法、網版印刷法、凹版印刷法、凹版平版印刷法等。形成金屬粒子層的圖案時，較佳為使用噴墨印刷法、移印印刷法、反轉印刷法、柔版印刷法、網版印刷法、凹版印刷法、凹版平版印刷法。
前述塗布方式之中，尤其較佳係選擇將金屬粒子層均質地形成為薄膜的塗布方式，較佳係選擇浸漬方式、旋轉塗布方式、噴灑方式、噴墨印刷法、柔版印刷法。
又，在塗布前述金屬粒子分散液之際，也可在將不形成金屬粒子層處以遮蔽膠帶或密封材料保護後，塗布金屬粒子分散液。作為前述遮蔽膠帶或密封材料，可舉出例如鍍敷用遮蔽黏著膠帶、印刷基板用遮蔽膠帶、在半導體晶圓之加工時使用的切割膠帶(dicing tape)、電子零件工程用熱剝離薄片等，較佳係選擇針對不形成前述遮蔽層處敷設密封材料並塗布金屬粒子後，在後述的鍍金屬步驟時也可保護不形成遮蔽層處的材料。
接著，前述金屬粒子分散液，為了形成金屬粒子層而在塗布後進行乾燥。前述乾燥係為了使金屬粒子分散液所含的溶媒揮發而進行，又，作為後述的電鍍銅之導電層使用時，係為了藉由使金屬粒子之間密合 且接合來形成具有導電性的金屬粒子層而進行。前述乾燥，較佳為在80~300℃的溫度範圍進行1~200分鐘左右。在此，為了得到與前述密封體或前述高分子層之密合性優異的金屬粒子層(鍍敷基底層)，更佳為將前述乾燥的溫度設為100~200℃的範圍。
前述乾燥可在大氣中進行，但為了防止金屬粒子全部氧化，也可在還原氣體環境下進行乾燥步驟之一部分或全部。
又，前述乾燥步驟，例如，可使用烘箱、熱風式乾燥爐、紅外線乾燥爐、雷射照射、微波、光照射(閃光照射裝置)等進行。
藉由如上述的方法，使用前述金屬粒子分散液所形成的金屬粒子層，較佳為在前述圖案中以80~99.9質量%的範圍含有導電性物質，以0.1~20質量%的範圍含有高分子分散劑。
從可減低作為在後述的無電鍍銅步驟中之鍍敷觸媒的活性(鍍敷析出性)、或作為在電鍍銅步驟中之導電層的電阻值來看，使用前述金屬粒子分散液所形成之金屬層的厚度，較佳為5~500nm的範圍。
構成本發明的遮蔽層之鍍銅層係用以遮蔽電場雜訊。作為鍍銅層的形成方法，可舉出例如無電鍍銅、電鍍銅等濕式鍍敷法，也可組合此等鍍敷法而形成鍍銅層。例如，將前述金屬粒子層作為無電鍍銅觸媒使用而進行無電鍍銅，且將其無電鍍銅層作為導電層而進行電鍍銅的方法；或可將前述金屬粒子層作為導電層使用而進行電鍍銅。
前述鍍敷法之中，從更提升前述金屬粒子層與以前述鍍敷法形成的鍍銅層之密合性、又鍍銅步驟的生產性優異來看，更佳為電鍍銅法。
前述無電鍍敷法，例如為藉由使無電鍍銅液接觸前述金屬粒子層，而使無電鍍銅液中所含的銅金屬析出，形成包含金屬皮膜的無電鍍銅層之方法。
作為前述無電鍍銅液，可舉出例如含有銅、還原劑、及水性介質、有機溶劑等溶媒者。
作為前述還原劑，可舉出例如：二甲胺基硼烷、次磷酸、次磷酸鈉、二甲基胺硼烷、胼、甲醛、硼氫化鈉、酚等。
又，作為前述無電鍍銅液，視需要，可使用含有乙酸、甲酸等單羧酸；丙二酸、琥珀酸、己二酸、馬來酸、富馬酸等二羧酸化合物；蘋果酸、乳酸、羥乙酸、葡萄糖酸、檸檬酸等羥基羧酸化合物；甘胺酸、丙胺酸、亞胺二乙酸、精胺酸、天冬胺酸、麩胺酸等胺基酸化合物；亞胺二乙酸、氮基三乙酸、乙二胺二乙酸、乙二胺四乙酸、二伸乙三胺五乙酸等胺基聚羧酸化合物等之有機酸、或此等有機酸的可溶性鹽(鈉鹽、鉀鹽、銨鹽等)、乙二胺、二伸乙三胺、三伸乙四胺等胺化合物等錯合劑者。
前述無電鍍銅液，較佳為在20~98℃的範圍使用。
前述電鍍銅法，例如為藉由在使電鍍銅液接觸構成前述金屬粒子層的金屬、或藉由前述無電鍍銅 所形成的無電鍍銅層的表面的狀態下進行通電，而使前述電鍍銅液中所含的銅等金屬析出於設置於陰極的前述金屬粒子層、或藉由前述無電鍍銅所形成的無電鍍銅層之表面，形成電鍍銅層的方法。
作為前述電鍍銅液，可舉出例如含有銅的硫化物、硫酸、及水性介質者等。具體而言，可舉出含有硫酸銅、硫酸及水性介質者。
前述電鍍銅液，較佳為在20~98℃的範圍使用。
前述鍍敷處理的方法，由於不用使用毒性高的物質，且作業性佳，而較佳為電鍍銅法。又，電鍍銅相較於無電鍍銅可縮短鍍敷時間，且鍍敷的膜厚之控制為容易，因而較佳。
從電場遮蔽性優異來看，前述鍍銅法所形成之鍍銅層的厚度，較佳為0.5~30μm的範圍。又，藉由電鍍銅法形成鍍銅層時，該層的厚度可藉由控制鍍敷處理步驟中之處理時間、電流密度、鍍敷用添加劑的使用量等而進行調整。
構成本發明的遮蔽層之鍍鎳層係用以遮蔽磁場雜訊。又，前述鍍鎳層也用以防止鍍銅層表面之氧化劣化或腐蝕。作為鍍鎳層的形成方法，可舉出例如無電鍍鎳、電鍍鎳等濕式鍍敷法，也可組合此等鍍敷法而形成鍍鎳層。從磁場遮蔽性優異來看，前述鎳層，較佳為以電鍍鎳來形成。
也可在前述鍍鎳層之上積層不同的金屬之鍍敷層，例如，若設置鍍金層、鍍錫層、鍍鉻層，則可防止鍍鎳層表面之腐蝕。又，也可在前述鍍鎳層上形成前述金屬粒子層作為保護膜。作為金屬粒子層，可舉出例如銀奈米粒子層。再者，亦可在前述鍍鎳層上形成樹脂皮膜作為保護膜。作為前述樹脂被膜，可舉出作為前述高分子密合層例示的樹脂等。
從磁場遮蔽性優異來看，前述鎳鍍敷法所形成之鍍鎳層的厚度，較佳為0.5~10μm的範圍。
接著，針對本發明的電子零件封裝之製造方法進行描述。作為製造方法，可舉出例如：在具有安裝於具接地圖案的電路基板上的電子零件、及具密封前述電子零件之環氧樹脂的密封體之電子零件封裝的密封體之表面，塗布具有金屬粒子的分散液並進行乾燥，形成金屬粒子層，在前述金屬粒子層上以選自包含無電鍍銅及電鍍銅的群組之1種以上來形成鍍銅層，以選自包含無電鍍鎳及電鍍鎳的群組之1種以上來形成鍍鎳層，而形成具有金屬粒子層、鍍銅層及鍍鎳層的遮蔽層之製造方法。
在此，作為製造方法，在前述密封體的表面，塗布含有高分子的流體並進行乾燥，形成高分子層，在前述高分子層上塗布具有金屬粒子的分散液並進行乾燥，形成金屬粒子層，之後，形成具有前述鍍銅層、鍍鎳層的前述遮蔽層之製造方法，由於前述密封體與前述遮蔽層之密合力優異而較佳。
前述高分子層，較佳係作為薄膜而設置在前述密封體上之整面，但為了連接電子零件封裝的接地圖案與遮蔽層，較佳為避開自密封體露出的接地圖案而設置高分子層。又，前述高分子層，較佳為在電子零件封裝的不形成遮蔽層處，不形成高分子層。所謂電子零件封裝的不形成遮蔽層處，可舉出例如：電子零件封裝的與遮蔽層為相反側的電路基板側、形成焊球處、預定形成焊球處等。
就在前述密封體的表面或前述高分子密合層上形成前述金屬粒子層的方法而言，將金屬粒子分散液予以塗布或印刷的方法、乾燥的方法，可以上述所例示的方法實施；前述金屬粒子為銀奈米粒子等奈米粒子時，可藉由以上述方法進行乾燥，而使金屬粒子之間熔接，形成導電層，且作為前述電鍍中之鍍敷基底層發揮機能，因而較佳。
就在前述密封體的表面形成前述高分子層的方法而言，包含高分子的流體予以塗布或印刷的方法、乾燥的方法，可以上述所例示的方法實施，且視需要可將高分子藉由加熱硬化、紫外線而進行硬化，形成高分子層。
又，在前述電子零件封裝之製造方法中，作為在將前述電子零件封裝單片化之前形成遮蔽層的方法，可舉出：形成前述高分子層後，自前述高分子層上以使前述接地圖案露出的方式切削前述密封體之一部分而在分割預定線形成狹縫部，在前述高分子層的表面及 狹縫部的切削面形成金屬粒子層後，形成鍍銅層及鍍鎳層而形成遮蔽層後，使用前述狹縫部，將電子零件單片化的製造方法。
前述製造方法由於可對大量的前述電子零件封裝有效率地製造前述遮蔽層，生產性優異而較佳。
在此，在前述分割預定線形成的前述狹縫部係為了連接前述電子零件封裝的電路基板所含之接地圖案與包含金屬粒子層、鍍銅層、鍍鎳層的遮蔽層而設置者，在形成金屬粒子層之際，較佳為以與接地圖案接觸的方式塗布包含金屬粒子的流體，形成金屬粒子層。
在前述分割預定線形成的前述狹縫部，也可在密封電子零件封裝之前或密封後且固定於支撐體後，形成狹縫部。所謂前述支撐體，可使用與後述的暫時固定基材相同者。
又，在前述電子零件封裝之製造方法中，作為在將前述電子零件封裝單片化之後形成遮蔽層的方法，可舉出：形成前述高分子層後，自前述高分子層上進行切割而將以密封體密封的電子零件單片化，將單片化的電子零件暫時固定於暫時固定基材，在單片化的電子零件之前述高分子層的表面及因切割而產生的切削面形成金屬粒子層後，形成鍍銅層及鍍鎳層而形成遮蔽層，將前述遮蔽層接地於前述接地圖案後，自前述暫時固定基材取出單片化的電子零件之製造方法。
在此，作為前述暫時固定基材，可舉出例如：就黏著加工於支撐體的黏著薄片或黏著薄膜而言之 以氟樹脂薄膜為支撐體的氟樹脂黏著薄膜、鍍敷用遮蔽黏著膠帶、印刷基板用遮蔽膠帶、在半導體晶圓之加工時使用的切割膠帶、電子零件工程用熱剝離薄片等。前述暫時固定基材，也可以保護不形成前述遮蔽層之前述部位為目的而使用。
接著，在金屬粒子層上藉由電鍍或無電鍍敷而形成鍍銅層、鍍鎳層的方法，可以前述所例示的濕式鍍敷法實施，尤其是使用電鍍法，生產性、得到的金屬膜之力學特性、成本面優異，於鍍鎳係磁場遮蔽性優異，因而較佳。
如此製造之本發明的電子零件封裝，可作為前述所例示的用途中之電子零件封裝使用。
[實施例]
以下藉由實施例詳細地說明本發明。
(調製例1：金屬粒子分散液之調製)
在乙二醇30質量份與離子交換水70質量份之混合溶媒中，使用對聚伸乙亞胺加成有聚氧伸乙基的化合物作為分散劑而使平均粒徑30nm的銀粒子分散後，添加離子交換水、乙醇及界面活性劑，將其黏度調整為10mPa‧s，藉以調製金屬粒子分散液。此外，此金屬粒子分散液為含有金屬粒子、及具有作為反應性官能基之鹼性含氮原子基的高分子分散劑者。
(製造例1：高分子層用樹脂之製造)
在具備攪拌機、回流冷卻管、氮導入管、溫度計之反應容器中，於甲基乙基酮111質量份之混合溶劑中，使聚碳酸酯多元醇(使1,4-環己烷二甲醇與碳酸酯反應而得到之酸基當量1,000g/當量的聚碳酸酯二醇)100質量份、2,2-二羥甲基丙酸9.7質量份、1,4-環己烷二甲醇5.5質量份、二環己基甲烷二異氰酸酯51.4質量份進行反應，藉以得到在分子末端具有異氰酸酯基之胺基甲酸酯預聚物的有機溶劑溶液。
接著，藉由在前述胺基甲酸酯樹脂的有機溶劑溶液中加入三乙胺7.3質量份，而中和前述胺基甲酸酯樹脂所具有的羧基之一部份或全部，進一步加入水355質量份並充分地攪拌，藉以得到胺基甲酸酯樹脂的水性分散液。
接著，藉由在前述水性分散液中加入25質量%的乙二胺水溶液4.3質量份並進行攪拌，而使粒子狀的聚胺基甲酸酯樹脂進行鏈伸長，接著，進行熟化‧去溶劑，藉以得到固體成分濃度30質量%之胺基甲酸酯樹脂的水性分散液。
在具備攪拌機、回流冷卻管、氮導入管、溫度計、單體混合物滴加用滴加漏斗、聚合觸媒滴加用滴加漏斗之反應容器中，置入去離子水140質量份、前述所得之胺基甲酸酯樹脂的水分散液100質量份，一邊吹入氮氣一邊升溫至80℃。在升溫至80℃的反應容器內，於攪拌下，一邊將反應容器內溫度保持為80±2℃， 一邊將含有甲基丙烯酸甲酯60質量份、丙烯酸正丁酯10質量份、N-正丁氧基甲基丙烯醯胺30質量份的單體混合物、以及過硫酸銨水溶液(濃度：0.5質量%)20質量份自各別的滴加漏斗耗費120分鐘滴加，進行聚合。
滴加結束後，在同溫度攪拌60分鐘，之後，將前述反應容器內的溫度冷卻至40℃，接著，添加去離子水，使非揮發成分成為20質量%後，以200目濾布進行過濾，藉以得到含有羧基與N-正丁氧基甲基丙烯醯胺基作為反應性官能基的高分子層用樹脂。
(調製例2：含有高分子層用樹脂的流體之調製)
對於前述高分子層用樹脂之製造所得的高分子層用樹脂10質量份，攪拌混合乙醇90質量份，得到含有高分子層用樹脂的流體。
(實施例1)
將安裝於具接地圖案的電路基板上的電子零件，以包含環氧樹脂、酚樹脂硬化劑、及填充材的半導體密封用樹脂組成物進行密封。在密封體的表面，將調製例1所調製的金屬粒子分散液，以噴灑裝置(具備Spraying Systems Japan有限公司製噴嘴的噴嘴梢(spray tip)QTKA(流量尺寸0.1L/分鐘)之噴灑裝置)進行塗布，使作為金屬粒子層之乾燥後的膜厚成為150nm。之後，在180℃乾燥10分鐘，形成金屬粒子層。此金屬粒子層的表面電阻值為4Ω/□。
接著，在上述方法所形成的金屬粒子層上，將含磷銅設定為陽極，使用含有硫酸銅的電鍍液，以電流密度2.5A/dm2進行10分鐘電鍍銅，藉以在金屬粒子層的表面積層厚度5μm的鍍銅層。作為前述電鍍銅液，使用硫酸銅70g/L、硫酸200g/L、氯離子50mg/L、添加劑(奧野製藥工業股份有限公司製「Top Lucina SF-M」)5mL/L。
接著，在上述方法所形成之鍍銅層上，一邊以硫酸鎳供給鎳離子，一邊以電流密度2A/dm2進行5分鐘電鍍鎳，藉以在鍍銅層上積層厚度2μm的鍍鎳層，形成遮蔽層。
(實施例2)
將安裝於具接地圖案的電路基板上的電子零件，以包含環氧樹脂、酚樹脂硬化劑、及填充材的半導體密封用樹脂組成物進行密封。在密封體的表面，將含有調製例2所調製的高分子層用樹脂之流體，以噴灑裝置(具備Spraying Systems Japan有限公司製噴嘴的噴嘴梢QTKA(流量尺寸0.1L/分鐘)之噴灑裝置)進行塗布，使作為高分子層之乾燥後的膜厚成為200nm。之後，在150℃乾燥10分鐘，形成高分子層。
接著，在上述方法所形成之高分子層上，將調製例1所調製的金屬粒子分散液，以噴灑裝置(具備Spraying Systems Japan有限公司製噴嘴的噴嘴梢QTKA(流量尺寸0.1L/分鐘)之噴灑裝置)進行塗布，使作 為金屬粒子層之乾燥後的膜厚成為150nm。之後，在180℃乾燥10分鐘，形成金屬粒子層。此金屬粒子層的表面電阻值為4Ω/□。
接著，在上述方法所形成的金屬粒子層上，實施與實施例1同樣進行之電鍍銅、電鍍鎳，形成包含厚度5μm之鍍銅層與厚度2μm之鍍鎳層的遮蔽層。
(實施例3)
將安裝於具接地圖案的電路基板上的電子零件，以包含環氧樹脂、酚樹脂硬化劑、及填充材的半導體密封用樹脂組成物進行密封。接著，在密封電子零件的密封體之不形成遮蔽層的電路基板側，貼附鍍敷用遮蔽黏著膠帶。接著，在密封體的表面，將含有調製例2所調製的高分子層用樹脂之流體，以噴灑裝置(具備Spraying Systems Japan有限公司製噴嘴的噴嘴梢QTKA(流量尺寸0.1L/分鐘)之噴灑裝置)進行塗布，使作為高分子層之乾燥後的膜厚成為200nm。之後，在150℃乾燥10分鐘，形成高分子層。
接著，將上述方法所形成之高分子層的表面，以切割裝置的鑽石刀片，沿著分割預定線進行半切割，形成狹縫部。於狹縫部確認沒有高分子層，且電路基板的接地線露出。
接著，在上述所得之形成高分子層且進行半切割而形成狹縫部的密封體，印刷調製例1所調製的金屬粒子分散液。金屬粒子分散液之印刷，係使用噴墨 印刷機(Konicaminolta IJ股份有限公司製噴墨試驗機EB100，評價用印刷頭KM512L，吐出量14pL)，最初沿著狹縫部印刷，接著印刷密封體之表面整體。之後，藉由在150℃乾燥10分鐘而形成金屬粒子層。此金屬粒子層的膜厚就各處的平均膜厚而言為80nm。
接著，在上述方法所形成的金屬粒子層上，施以無電鍍銅，形成厚度0.2μm的無電鍍銅膜。此外，無電鍍銅係藉由下述而進行：將ARG copper(奧野製藥工業股份有限公司製)，以標準建議條件(ARG copper 1：30mL/L，ARG copper 2：15mL/L，ARG copper 3：200mL/L)建浴，以浴溫45℃保持，將形成有上述的金屬粒子層之基板浸漬於其中15分鐘，使鍍銅膜析出。
接著，在上述方法所形成的無電鍍銅層上，與實施例1同樣地進行電鍍銅、電鍍鎳，形成包含厚度5μm之鍍銅層與厚度2μm之鍍鎳層的遮蔽層。
(實施例4)
將安裝於具接地圖案的電路基板上的電子零件，以包含環氧樹脂、酚樹脂硬化劑、及填充材的半導體密封用樹脂組成物進行密封。接著，在密封體的表面，將含有高分子層(A-1)用樹脂的流體，以噴灑裝置(具備Spraying Systems Japan有限公司製噴嘴的噴嘴梢QTKA(流量尺寸0.1L/分鐘)之噴灑裝置)進行塗布，使作為高分子層之乾燥後的膜厚成為200nm。之後，在120℃乾燥10分鐘，形成高分子層。
接著，將上述方法所形成之高分子層的表面，以切割裝置的鑽石刀片，沿著分割線進行切割成縱10mm、橫10mm之尺寸而單片化。於單片化的密封體之鑽石刀片接觸的部分，確認沒有高分子層，且電路基板的接地線露出。接著，將單片化的密封體40個，以2mm間隔而貼附於電子零件工程用熱剝離薄片。
接著，在以上述方法貼附於電子零件工程用熱剝離薄片之密封體的表面，印刷調製例1所調製的金屬粒子分散液。金屬粒子分散液之印刷，係使用噴墨印刷機(Konicaminolta IJ股份有限公司製噴墨試驗機EB100，評價用印刷頭KM512L，吐出量14pL)，也在密封體的表面、切割所切出的側面、密封體貼附的電子零件工程用熱剝離薄片的表面印刷。之後，藉由在100℃乾燥10分鐘而形成金屬粒子層。此金屬粒子層的膜厚就各處的平均膜厚而言為90nm。
接著，在上述方法所形成的金屬粒子層上，與實施例3同樣進行，施以無電鍍銅，形成厚度0.2μm的無電鍍銅層。
接著，在上述方法所形成的無電鍍銅層上，與實施例1同樣地進行電鍍銅、電鍍鎳，形成包含厚度5μm之鍍銅層與厚度2μm之鍍鎳層的遮蔽層。
(比較例1)
將安裝於具接地圖案的電路基板上的電子零件，以包含環氧樹脂、酚樹脂硬化劑、及填充材的半導體密封 用樹脂組成物進行密封。為了將密封體的表面粗化，使用氫氟酸，溶解密封體中的填充材而進行密封體表面的粗化處理。前述粗化處理係使用在62%硝酸1000mL/L中溶解有氟化銨150g/L的藥劑。粗化處理溫度設為40℃，粗化處理時間係進行20分鐘。
接著，將上述方法所粗化處理的密封體，在作為無電鍍銅觸媒之包含鈀之二氯化錫保護膠體溶液的觸媒液(含有奧野製藥工業股份有限公司製「Catalyst C」40mL/L及35%鹽酸180mL/L的水溶液)中，於30℃浸漬3分鐘。接著，在含有98%硫酸100mL/L的水溶液中，於40℃浸漬3分鐘而將無電鍍銅觸媒活化。
接著，在以上述方法進行粗化處理、無電鍍銅觸媒之賦予及活化處理的密封體，與實施例3同樣進行，施以無電鍍銅，形成厚度0.2μm的無電鍍銅層。
接著，在上述方法所形成的無電鍍銅層上，與實施例1同樣地進行電鍍銅、電鍍鎳，形成包含厚度5μm之鍍銅層與厚度2μm之鍍鎳層的遮蔽層。
(比較例2)
將安裝於具接地圖案的電路基板上的電子零件，以包含環氧樹脂、酚樹脂硬化劑、及填充材的半導體密封用樹脂組成物進行密封。密封體的表面以磁控濺鍍的製膜方式進行濺鍍處理。以此濺鍍法，以厚度0.2μm形成銅膜。
接著，在上述方法所形成的銅膜上，與實施例1同樣地進行電鍍銅、電鍍鎳，形成包含厚度5μm之鍍銅層與厚度2μm之鍍鎳層的遮蔽層。
<遮蔽層的密合力(剝離強度)之測定>
針對上述所得到之形成有各遮蔽層的電子零件封裝，使用島津製作所股份有限公司製「Autograph AGS-X 500N」，測定密封體與遮蔽層間之剝離強度。此外，測定所使用的引線寬度設為1mm，其剝離的角度設為90°。又，在本發明中的剝離強度之測定，係以遮蔽層的厚度7μm下之測定值為基準而實施。
<加熱後之遮蔽層的密合力(剝離試驗)之測定>
針對上述所得到之形成有各遮蔽層的電子零件封裝，在設定為150℃的乾燥機內保管168小時而進行加熱。加熱後，以與上述同樣的方法測定剝離強度。
<耐熱性之評價>
使用上述所測定的加熱前後之剝離強度值，算出在加熱前後之保持率，並依據下述的基準，評價耐熱性。
A：保持率為80%以上。
B：保持率為70%以上且小於80%。
C：保持率為50%以上且小於70%。
D：保持率小於50%。
將實施例1~4、比較例1及2所得到的形成有遮蔽層之電子零件封裝的遮蔽層之加熱前後的剝離強度之測定結果及耐熱性的評價結果示於表1。
Figure 108105411-A0305-02-0031-2
由表1所示的結果，為形成有本發明的遮蔽層之電子零件封裝的實施例1~4所得到的遮蔽層，可確認密封體與遮蔽層間之剝離強度高，加熱後的剝離強度之降低亦輕微，加熱後的剝離強度之保持率亦高，具有優異的耐熱性。
另一方面，比較例1所得之形成有遮蔽層的電子零件封裝，係將密封體進行粗化處理之後形成鍍金屬膜的例，但可確認在加熱前後剝離強度均非常低。
又，比較例2所得之形成有遮蔽層的電子零件封裝，係在支撐體使用濺鍍法而形成金屬層後進行鍍金屬的例，但可確認在加熱前後剝離強度均非常低。
1‧‧‧電路基板
2‧‧‧遮蔽層
3‧‧‧金屬粒子層
4‧‧‧鍍銅層
5‧‧‧鎳層
6‧‧‧接地圖案
7‧‧‧配線圖案
8‧‧‧與不同的電路基板等之連接墊部
9‧‧‧半導體裝置等電子零件

Claims (1)

  1. 一種電子零件封裝之製造方法，其特徵為：在具有安裝於具接地圖案的電路基板上的電子零件、及具密封該電子零件之環氧樹脂的密封體之電子零件封裝的密封體之表面，塗布含有高分子的流體並進行乾燥，形成高分子層，在該高分子層上塗布具有金屬粒子的分散液並進行乾燥，形成金屬粒子層，在該金屬粒子層上以選自包含無電鍍銅及電鍍銅的群組之1種以上來形成鍍銅層，以選自包含無電鍍鎳及電鍍鎳的群組之1種以上來形成鍍鎳層，而形成具有金屬粒子層、鍍銅層及鍍鎳層之遮蔽層的電子零件封裝之製造方法中，於形成高分子層後，自該高分子層上進行切割而將以密封體密封的電子零件單片化，將單片化的電子零件暫時固定於暫時固定基材，在單片化的電子零件之前述高分子層的表面及因切割而產生的切削面形成金屬粒子層後，形成鍍銅層及鍍鎳層而形成遮蔽層，將該遮蔽層接地於該接地圖案後，自該暫時固定基材取出單片化的電子零件。
TW108105411A 2018-02-27 2019-02-19 電子零件封裝及其製造方法 TWI791769B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-033326 2018-02-27
JP2018033326 2018-02-27

Publications (2)

Publication Number Publication Date
TW201937006A TW201937006A (zh) 2019-09-16
TWI791769B true TWI791769B (zh) 2023-02-11

Family

ID=67805764

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108105411A TWI791769B (zh) 2018-02-27 2019-02-19 電子零件封裝及其製造方法

Country Status (6)

Country Link
US (2) US11315885B2 (zh)
JP (1) JP6575738B1 (zh)
KR (1) KR102659068B1 (zh)
CN (1) CN111492472B (zh)
TW (1) TWI791769B (zh)
WO (1) WO2019167778A1 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT201900006740A1 (it) 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di strutturazione di substrati
IT201900006736A1 (it) 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di fabbricazione di package
US11931855B2 (en) 2019-06-17 2024-03-19 Applied Materials, Inc. Planarization methods for packaging substrates
CN112563396B (zh) * 2019-09-25 2022-04-22 天津德高化成新材料股份有限公司 一种用于潮气敏感的高色域背光应用的芯片级封装结构及制造方法
CN110752189B (zh) * 2019-10-23 2020-08-21 杭州见闻录科技有限公司 一种emi屏蔽材料、emi屏蔽工艺以及通信模块产品
US11862546B2 (en) 2019-11-27 2024-01-02 Applied Materials, Inc. Package core assembly and fabrication methods
US11257790B2 (en) 2020-03-10 2022-02-22 Applied Materials, Inc. High connectivity device stacking
JP7487519B2 (ja) * 2020-03-27 2024-05-21 株式会社レゾナック 半導体パッケージの製造方法
US11454884B2 (en) 2020-04-15 2022-09-27 Applied Materials, Inc. Fluoropolymer stamp fabrication method
KR102208360B1 (ko) * 2020-04-21 2021-01-28 엔트리움 주식회사 반도체 패키지 및 그 제조 방법
US11400545B2 (en) 2020-05-11 2022-08-02 Applied Materials, Inc. Laser ablation for package fabrication
US11676832B2 (en) 2020-07-24 2023-06-13 Applied Materials, Inc. Laser ablation system for package fabrication
US11521937B2 (en) 2020-11-16 2022-12-06 Applied Materials, Inc. Package structures with built-in EMI shielding
US11404318B2 (en) 2020-11-20 2022-08-02 Applied Materials, Inc. Methods of forming through-silicon vias in substrates for advanced packaging
US11705365B2 (en) 2021-05-18 2023-07-18 Applied Materials, Inc. Methods of micro-via formation for advanced packaging
TWI850687B (zh) * 2022-06-27 2024-08-01 庫力索法高科股份有限公司 智能填塗的調整補正系統及方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201522071A (zh) * 2013-09-10 2015-06-16 Dainippon Ink & Chemicals 積層體、導電性圖案、電路及積層體之製造方法
TW201640996A (zh) * 2014-12-12 2016-11-16 Meiko Electronics Co Ltd 模製電路模組及其製造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005109306A (ja) 2003-10-01 2005-04-21 Matsushita Electric Ind Co Ltd 電子部品パッケージおよびその製造方法
US8012362B2 (en) * 2005-06-02 2011-09-06 Toppan Printing Co., Ltd. Electromagnetic shielding light-transmitting member and method for manufacturing same
JP5054938B2 (ja) * 2006-07-12 2012-10-24 理想科学工業株式会社 非水系顔料インク
CN101506307B (zh) * 2006-08-09 2012-02-01 Dic株式会社 金属纳米颗粒分散体及其制造方法
JPWO2010029635A1 (ja) 2008-09-11 2012-02-02 パイオニア株式会社 金属配線の形成方法、及び金属配線を備えた電子部品
EP2515329A1 (en) * 2009-12-14 2012-10-24 Sumitomo Bakelite Co., Ltd. Method for producing electronic device, electronic device, method for producing electronic device package, and electronic device package
JP2011228492A (ja) * 2010-04-20 2011-11-10 Denso Corp 半導体装置およびその製造方法
KR101639225B1 (ko) 2012-03-28 2016-07-13 디아이씨 가부시끼가이샤 도전성 패턴, 전기 회로, 전자파 쉴드, 및, 도전성 패턴의 제조 방법
JP5802695B2 (ja) * 2013-03-19 2015-10-28 株式会社東芝 半導体装置、半導体装置の製造方法
CA2919070C (en) * 2013-07-25 2021-08-31 Ishihara Sangyo Kaisha, Ltd. Metallic copper dispersion, method for manufacturing same, and usage for same
WO2015137132A1 (ja) * 2014-03-10 2015-09-17 Dic株式会社 シールドフィルム、シールドプリント配線板及びそれらの製造方法
TWI614870B (zh) * 2014-07-25 2018-02-11 矽品精密工業股份有限公司 封裝結構及其製法
KR20160111262A (ko) * 2015-03-16 2016-09-26 삼성전자주식회사 반도체 패키지 및 반도체 패키지 기판
US10242954B2 (en) * 2016-12-01 2019-03-26 Tdk Corporation Electronic circuit package having high composite shielding effect
CN107507823B (zh) * 2016-06-14 2022-12-20 三星电子株式会社 半导体封装和用于制造半导体封装的方法
KR102419046B1 (ko) * 2016-06-14 2022-07-12 삼성전자주식회사 반도체 패키지 및 그 제조 방법
CN109563625B (zh) * 2016-08-08 2021-06-22 Dic株式会社 层叠体、金属网和触控面板
US9953930B1 (en) * 2016-10-20 2018-04-24 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method for manufacturing the same
US10629519B2 (en) * 2016-11-29 2020-04-21 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
KR102568983B1 (ko) * 2018-04-10 2023-08-22 엘지이노텍 주식회사 지문 인식 모듈 및 이를 포함하는 전자 디바이스

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201522071A (zh) * 2013-09-10 2015-06-16 Dainippon Ink & Chemicals 積層體、導電性圖案、電路及積層體之製造方法
TW201640996A (zh) * 2014-12-12 2016-11-16 Meiko Electronics Co Ltd 模製電路模組及其製造方法

Also Published As

Publication number Publication date
JPWO2019167778A1 (ja) 2020-04-16
WO2019167778A1 (ja) 2019-09-06
JP6575738B1 (ja) 2019-09-18
US20220102287A1 (en) 2022-03-31
KR20200125577A (ko) 2020-11-04
KR102659068B1 (ko) 2024-04-22
TW201937006A (zh) 2019-09-16
CN111492472A (zh) 2020-08-04
CN111492472B (zh) 2024-10-01
US11315885B2 (en) 2022-04-26
US20200373248A1 (en) 2020-11-26

Similar Documents

Publication Publication Date Title
TWI791769B (zh) 電子零件封裝及其製造方法
JP5971250B2 (ja) 組成物セット、導電性基板及びその製造方法並びに導電性接着材組成物
KR100709724B1 (ko) 도전막 형성을 위한 금속 페이스트
WO2010087336A1 (ja) 半導体チップの実装方法、該方法を用いて得られた半導体装置及び半導体チップの接続方法、並びに、表面に配線が設けられた立体構造物及びその製法
JP5975195B1 (ja) シールドフィルム、シールドプリント配線板及びそれらの製造方法
KR20140065325A (ko) 전자파 차단 구조 및 이를 제조하는 방법
KR20100084698A (ko) 구리 도체막 및 그 제조방법, 도전성 기판 및 그 제조방법, 구리 도체 배선 및 그 제조방법, 및 처리액
JP2008007849A (ja) 無電解めっき用プライマー組成物及び無電解めっき方法
CN109487249B (zh) 一种化学镀铜活化剂及其制备方法和基于该活化剂的全加成制作线路的方法
JP7131908B2 (ja) 金属含有粒子、接続材料、接続構造体及び接続構造体の製造方法
CN112205088B (zh) 印刷配线板的制造方法
TW201545640A (zh) 屏蔽膜、屏蔽印刷佈線板及其等之製造方法
KR20210023828A (ko) 프린트 배선판의 제조 방법
JP4908194B2 (ja) 導電性インクとそれを用いた印刷配線基板とその製造方法
JP2005093105A (ja) 導電性構造体およびその製造方法
KR20110017956A (ko) 배선패턴의 형성방법
JP7143685B2 (ja) 導電性積層体の製造方法、導電性積層体及び２剤型導電膜形成剤
JP2004186630A (ja) 導電性塗布組成物、電子回路用導電体、その形成方法及び電子回路用品
TW202236926A (zh) 半加成工法用積層體及使用其之印刷配線板
WO2020085136A1 (ja) 積層体、及び、積層体の製造方法
TW202234954A (zh) 半加成工法用積層體及使用其之印刷配線板
TW202236916A (zh) 半加成工法用積層體及使用其之印刷配線板
KR20240037879A (ko) 적층체 및 적층체를 구비한 전자 기기
TW202233415A (zh) 半加成工法用積層體及使用其之印刷配線板、以及印刷配線板之製造方法
TW202236907A (zh) 半加成工法用積層體及使用其之印刷配線板、以及該等之製造方法