[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

TWI755446B - 半導體裝置及製造半導體裝置的製造方法 - Google Patents

半導體裝置及製造半導體裝置的製造方法 Download PDF

Info

Publication number
TWI755446B
TWI755446B TW106139246A TW106139246A TWI755446B TW I755446 B TWI755446 B TW I755446B TW 106139246 A TW106139246 A TW 106139246A TW 106139246 A TW106139246 A TW 106139246A TW I755446 B TWI755446 B TW I755446B
Authority
TW
Taiwan
Prior art keywords
transistor
semiconductor
wiring
semiconductor device
electrode
Prior art date
Application number
TW106139246A
Other languages
English (en)
Other versions
TW201834219A (zh
Inventor
竹村保彦
黒川義元
Original Assignee
日商半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商半導體能源研究所股份有限公司 filed Critical 日商半導體能源研究所股份有限公司
Publication of TW201834219A publication Critical patent/TW201834219A/zh
Application granted granted Critical
Publication of TWI755446B publication Critical patent/TWI755446B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/405—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with three charge-transfer gates, e.g. MOS transistors, per cell
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4094—Bit-line management or control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/565—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using capacitive charge storage elements
    • H01L27/1207—
    • H01L27/1225—
    • H01L27/124—
    • H01L27/1251—
    • H01L27/1255—
    • H01L27/127—
    • H01L28/60—
    • H01L29/423—
    • H01L29/49—
    • H01L29/66969—
    • H01L29/78642—
    • H01L29/7869—
    • H01L29/78696—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H01L29/7833—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/312—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with a bit line higher than the capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)
  • Dram (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Noodles (AREA)
  • Bipolar Transistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

提供一種每單位面積的記憶容量大的半導體裝置。所公開的半導體裝置包括層疊在基板上的多個增益單元型記憶單元，各記憶單元的寫入電晶體的通道長度方向的軸彼此重疊並大致垂直於基板的頂面。該半導體裝置能夠儲存多值資料。讀出電晶體的通道為（填埋於貫通讀出電晶體的閘極的孔中的）柱狀矽，寫入電晶體的通道為（填埋於貫通寫入電晶體的閘極（寫入字線）及讀出電晶體的閘極的孔中的）柱狀金屬氧化物，柱狀矽隔著絕緣膜面對讀出電晶體的閘極，柱狀金屬氧化物隔著藉由使寫入字線氧化而得到的絕緣膜面對寫入字線並電連接到讀出電晶體的閘極。

Description

半導體裝置及製造半導體裝置的製造方法
[0001] 本發明例如係關於一種電晶體及半導體裝置。另外，本發明例如係關於一種電晶體及半導體裝置的製造方法。另外，本發明例如係關於一種顯示裝置、發光裝置、照明設備、蓄電裝置、記憶體裝置、處理器、電子裝置。另外，本發明係關於一種顯示裝置、液晶顯示裝置、發光裝置、記憶體裝置、電子裝置的製造方法。另外，本發明係關於一種顯示裝置、液晶顯示裝置、發光裝置、記憶體裝置、電子裝置的驅動方法。 　　[0002] 注意，本發明的一個實施方式不侷限於上述技術領域。本說明書等所公開的發明的一個實施方式的技術領域係關於一種物體、方法或製造方法。另外，本發明的一個實施方式係關於一種製程（process）、機器（machine）、產品（manufacture）或者組合物（composition of matter）。 　　[0003] 注意，在本說明書等中，半導體裝置是指能夠藉由利用半導體特性而工作的所有裝置。顯示裝置、發光裝置、照明設備、電光裝置、記憶體裝置、半導體電路以及電子裝置有時包括半導體裝置。
[0004] 組合將矽（Si）用於半導體層的電晶體和將金屬氧化物用於半導體層的電晶體實現資料的讀出及寫入的增益單元型半導體裝置受到注目（參照專利文獻1至3）。 　　[0005] 另外，近年來，隨著使用資料量的增大，需要具有更大記憶容量的半導體裝置。為了增加每單位面積的記憶容量，有效的是層疊記憶單元（參照專利文獻4）。藉由層疊記憶單元，可以與記憶單元的層疊數相應地增加每單位面積的記憶容量。 　　[0006] 　　[專利文獻1] 美國專利申請公開第2011/0121286A1說明書 　　[專利文獻2] 美國專利申請公開第2011/0227062A1說明書 　　[專利文獻3] 美國專利申請公開第2011/0249484A1說明書 　　[專利文獻4] 美國專利申請公開第2011/0065270A1說明書
[0007] 本發明的一個實施方式的目的之一是提供一種每單位面積的記憶容量大的半導體裝置。另外，本發明的一個實施方式的目的之一是提供一種層疊記憶單元的新穎結構的半導體裝置。另外，本發明的一個實施方式的目的之一是提供一種新穎結構的半導體裝置的驅動方法。 　　[0008] 另外，本發明的一個實施方式的目的之一是提供一種包括上述半導體裝置的模組。另外，本發明的一個實施方式的目的之一是提供一種包括上述半導體裝置或者上述模組的電子裝置。另外，本發明的一個實施方式的目的之一是提供一種新穎的半導體裝置。另外，本發明的一個實施方式的目的之一是提供一種新穎的模組。另外，本發明的一個實施方式的目的之一是提供一種新穎的電子裝置。 　　[0009] 注意，上述目的的記載不妨礙其他目的的存在。本發明的一個實施方式並不需要實現所有上述目的。另外，可以從說明書、圖式、申請專利範圍等的記載得知並衍生上述以外的目的。 　　[0010] 本發明公開一種半導體裝置，該半導體裝置包括：基板上的第一記憶單元；以及第一記憶單元上的第二記憶單元，其中，第一記憶單元包括第一電晶體、第二電晶體及第一電容器，第二記憶單元包括第三電晶體、第四電晶體及第二電容器，第一電晶體的閘極電連接到第二電晶體的源極和汲極中的一個，第二電晶體的源極和汲極中的一個電連接到第一電容器的一個電極，第三電晶體的閘極電連接到第四電晶體的源極和汲極中的一個，第四電晶體的源極和汲極中的一個電連接到第二電容器的一個電極，第一電晶體的源極和汲極中的一個電連接到第三電晶體的源極和汲極中的一個，第一電晶體的通道長度方向的軸對應於第三電晶體的通道長度方向的軸，並且，第二電晶體的通道長度方向的軸對應於第四電晶體的通道長度方向的軸。 　　[0011] 本發明公開一種半導體裝置，該半導體裝置包括：基板上的第一記憶單元；以及第一記憶單元上的第二記憶單元，其中，第一記憶單元包括第一電晶體、第二電晶體及第一電容器，第二記憶單元包括第三電晶體、第四電晶體及第二電容器，第一電晶體的閘極電連接到第二電晶體的源極和汲極中的一個，第二電晶體的源極和汲極中的一個電連接到第一電容器的一個電極，第三電晶體的閘極電連接到第四電晶體的源極和汲極中的一個，第四電晶體的源極和汲極中的一個電連接到第二電容器的一個電極，第一電晶體的源極和汲極中的一個電連接到第三電晶體的源極和汲極中的一個，並且，第一電晶體至第四電晶體的通道長度方向大致垂直於基板的頂面。 　　[0012] 本發明公開一種半導體裝置，該半導體裝置包括：基板上的第一記憶單元；以及第一記憶單元上的第二記憶單元，其中，第一記憶單元包括第一電晶體、第二電晶體及第一電容器，第二記憶單元包括第三電晶體、第四電晶體及第二電容器，第一電晶體的閘極電連接到第二電晶體的源極和汲極中的一個，第二電晶體的源極和汲極中的一個電連接到第一電容器的一個電極，第三電晶體的閘極電連接到第四電晶體的源極和汲極中的一個，第四電晶體的源極和汲極中的一個電連接到第二電容器的一個電極，第一電晶體的源極和汲極中的一個電連接到第三電晶體的源極和汲極中的一個，該半導體裝置還包括被用作第二電晶體的閘極的第一佈線、被用作第一電晶體的閘極的電極及填埋貫通第一佈線及電極而形成的第一孔的第一半導體，在第一半導體與第一佈線之間設置有第一絕緣膜，並且，第一半導體電連接到電極。 　　[0013] 上述半導體裝置也可以還包括第一佈線與電極之間的絕緣體，該絕緣體也可以具有藉由加熱釋放氫的物性。另外，上述電極也可以使用在形成第一絕緣膜的條件下維持表面導電性的材料形成。另外，上述電極也可以使用以下材料中的任一個形成：（1）不容易被氧化的金屬或合金；（2）金屬或合金，該金屬或合金的氧化物具有導電性；（3）導電金屬氧化物；（4）金屬或合金，該金屬或合金的氧化物與第一佈線的氧化物相比容易被還原；（5）在被氧化時氣化並在其表面不形成絕緣性化合物的導電材料。 　　[0014] 上述半導體裝置也可以還包括隔著第二絕緣膜面對電極並在與第一佈線大致相同的方向上延伸的第二佈線。該第一電容器也可以由電極、第二絕緣膜及第二佈線形成。另外，第一絕緣膜也可以藉由在對第一佈線施加與施加到電極的電位不同的電位的狀態下的氧化而形成。 　　[0015] 另外，本發明還公開一種半導體裝置的製造方法，該製造方法包括如下步驟：層疊電極和第一佈線並形成貫通電極及第一佈線的第一孔的製程；形成貫通第一佈線的第二孔的製程；使面對第一孔的第一佈線的表面氧化的製程；在第一孔中形成第一半導體的製程；在面對第二孔的電極的側面形成第三絕緣膜的製程；以及以與第三絕緣膜重疊的方式形成第二半導體的製程。 　　[0016] 上述第二電晶體及上述第四電晶體也可以包含金屬氧化物。 　　[0017] 可以提供一種每單位面積的記憶容量大的半導體裝置。另外，可以提供一種層疊記憶單元的新穎結構的半導體裝置。另外，可以提供一種新穎結構的半導體裝置的驅動方法。 　　[0018] 另外，可以提供一種包括上述半導體裝置的模組。另外，可以提供一種包括上述半導體裝置或者上述模組的電子裝置。另外，可以提供一種新穎的半導體裝置。另外，可以提供一種新穎的模組。另外，可以提供一種新穎的電子裝置。 　　[0019] 注意，上述效果的記載不妨礙其他效果的存在。本發明的一個實施方式並不需要實現所有上述效果。另外，可以從說明書、圖式、申請專利範圍等的記載得知並衍生上述以外的效果。
[0021] 將參照圖式對本發明的實施方式進行詳細的說明。注意，本發明不侷限於以下說明，所屬技術領域的通常知識者可以很容易地理解一個事實就是其方式和詳細內容可以被變換為各種形式。此外，本發明不應該被解釋為僅限定在下面的實施方式所記載的內容中。注意，當利用圖式說明發明結構時，表示相同物件的元件符號在不同的圖式中共同使用。另外，有時使用相同的陰影圖案表示相同的部分，而不特別附加元件符號。 　　[0022] 下面的實施方式所示的結構可以適當地應用於、組合於或替換於實施方式所示的其他結構，而構成本發明的一個實施方式。 　　[0023] 在圖式中，有時為了便於理解而誇大表示尺寸、膜（層）的厚度或區域。 　　[0024] 在本說明書中，“平行”是指兩條直線形成的角度為-10°以上且10°以下的狀態。因此也包括該角度為-5°以上且5°以下的狀態。另外，“大致平行”是指兩條直線形成的角度為-30°以上且30°以下的狀態。另外，“垂直”是指兩條直線形成的角度為80°以上且100°以下的狀態。因此也包括該角度為85°以上且95°以下的狀態。“大致垂直”是指兩條直線形成的角度為60°以上且120°以下的狀態。 　　[0025] 實施方式1 　　在本實施方式中，參照圖1至圖17對所公開的發明的一個實施方式的半導體裝置的電路結構、製造方法及工作進行說明。注意，在以下說明中，例如，“[x,y]”表示第x行第y列的要素，“[z]”表示第z行或第z列的要素。在不需要特別指定行或列的情況下，省略這些記載。 　　[0026] 首先，參照圖1對半導體裝置的記憶單元陣列的電路結構進行說明。在圖1中示出n行m列的記憶單元陣列的電路圖。其包括記憶單元MC[1,1]至記憶單元MC[n,m]、控制這些記憶單元的寫入字線WWL[1]至寫入字線WWL[n]、讀出字線RWL[1]至讀出字線RWL[n]、寫入位元線WBL[1]至寫入位元線WBL[m]以及讀出位元線RBL[1]至讀出位元線RBL[m]。關於電路結構，可以參照專利文獻1至3。 　　[0027] 如在後面說明的那樣，記憶單元MC[1,1]至記憶單元MC[n,m]立體層疊在基板（半導體晶圓等）上。明確而言，在記憶單元層114[1]（記憶單元MC[1,1]至記憶單元MC[1,m]）上層疊有記憶單元層114[2]（記憶單元MC[2,1]至記憶單元MC[2,m]）。 　　[0028] 例如，各記憶單元MC包括寫入電晶體WTr、讀出電晶體RTr及電容器CS。寫入電晶體WTr的開閉被寫入字線WWL控制。儲存電容器的一個電極的電位被讀出字線RWL控制。儲存電容器的另一個電極與讀出電晶體RTr的閘極電連接。將儲存電容器的另一個電極還稱為記憶體節點。各記憶單元的記憶體節點還電連接於寫入電晶體WTr的源極和汲極中的一個。 　　[0029] 寫入電晶體WTr的源極及汲極在電路結構上串聯電連接於相鄰的記憶單元的寫入電晶體WTr的源極及汲極。同樣地，讀出電晶體RTr的源極及汲極串聯電連接於相鄰的記憶單元的讀出電晶體RTr的源極及汲極。 　　[0030] 如在後面說明的那樣，藉由使各記憶單元MC的寫入電晶體WTr和讀出電晶體RTr與其他記憶單元MC共同使用柱狀半導體，可以得到上述電路結構。明確而言，一個列的寫入電晶體WTr可以由被層疊的寫入字線WWL[1]至寫入字線WWL[n]及填埋於貫通這些寫入字線的第一孔中的柱狀第一半導體構成。在此，在第一孔的側面，在第一半導體與寫入字線WWL[1]至寫入字線WWL[n]之間存在絕緣膜，起到阻礙寫入字線WWL[1]至寫入字線WWL[n]與第一半導體之間的電流流動的作用。 　　[0031] 同樣地，一個列的讀出電晶體RTr可以由被層疊的相當於各記憶單元MC的記憶體節點的n個電極層（導電體層）及填埋於貫通這些電極層的第二孔中的柱狀第二半導體構成。在此，在第二孔的側面，在第二半導體與讀出字線RWL[1]至讀出字線RWL[n]之間設置有絕緣膜。另外，第一孔也貫通n個電極層，確保第一半導體與n個電極層之間的電連接。 　　[0032] 參照圖2及圖3對工作方法例子進行說明。關於詳細內容，可以參照專利文獻1至3。注意，在以下說明中使用的“低位準”、“高位準”的用詞不表示指定電位，如果是不同的佈線，具體的電位值也會不同。例如，寫入字線WWL的高位準和低位準可以與讀出字線RWL的高位準和低位準不同。 　　[0033] 首先，參照圖2對將資料（2值或者多值）寫入第i行第j列（i為1以上且n以下，j為1以上且m以下）的記憶單元MC[i,j]的例子進行說明。寫入資料從圖1的上方（記憶單元層114[n]一側）供應。因此，在圖1所示的電路中，從下層的記憶體層向上層的記憶體層依次進行寫入。例如，如果在將資料寫入記憶單元層114[2]之後將資料寫入記憶單元層114[1]，則需要讀出並儲存寫入到記憶單元層114[2]的資料，否則在對記憶單元層114[1]寫入資料時記憶單元層114[2]的資料消失。 　　[0034] 為了保護下層的記憶單元層的資料，使寫入層的下層的寫入電晶體WTr關閉。因此，如圖2所示，在對記憶單元MC[i,j]寫入資料的情況下，將寫入字線WWL[1]至寫入字線WWL[i-1]的電位設定為低位準，以防止資料供應到記憶單元層114[1]至記憶單元層114[i-1]。 　　[0035] 另一方面，如果記憶單元層114[i+1]至記憶單元層114[n] 的寫入電晶體WTr處於關閉狀態，要寫入的資料則到不達記憶單元層114[i]。因此，如圖2所示，將寫入字線WWL[i]至寫入字線WWL[n]的電位設定為高位準，來使各佈線所控制的寫入電晶體WTr成為導通狀態，由此對記憶單元層114[i]供應資料。對寫入位元線WBL[j]供應對應於寫入資料（2值或者多值）的電位。理想的是，該電位供應到記憶單元MC[i,j]的記憶體節點。 　　[0036] 在圖1的電路中，由於可以獨立地控制讀出位元線RBL，因此不需要將該佈線設定為預定的電位，但是，例如可以設定為低位準。另外，也可以將讀出字線RWL的電位設定為低位準。 　　[0037] 接著，參照圖3對讀出保持在記憶單元MC[i,j]中的資料的例子進行說明。此時，為了維持保持在各記憶單元MC中的資料，需要確實地使寫入電晶體WTr處於關閉狀態。因此，將寫入字線WWL[1]至寫入字線WWL[n]的電位設定為低位準。 　　[0038] 在圖1所示的電路中，在讀出指定的記憶單元MC中的資料時，在使（包括該記憶單元的列中的）其他的所有的記憶單元的讀出電晶體RTr導通的狀態下，將讀出物件的記憶單元MC的讀出電晶體RTr的狀態設定為對應於所保持的資料的狀態。 　　[0039] 因此，無論各記憶單元MC所保持的資料如何，都將讀出字線RWL[1]至讀出字線RWL[i-1]及讀出字線RWL[i+1]至讀出字線RWL[n]的電位設定為高位準，以使記憶單元MC[1,j]至記憶單元MC[i-1,j]及記憶單元MC[i+1,j]至記憶單元MC[n,j]的讀出電晶體導通。 　　[0040] 另外，將讀出字線RWL[i]的電位設定為低位準。其結果是，讀出位元線RBL[j]的電位可以從原來的電位變為對應於記憶單元MC[i,j]的記憶體節點的電位（換言之，記憶單元MC[i,j]的讀出電晶體RTr的閘極的電位）的值。 　　[0041] 例如，對讀出位元線RBL[j]的一端（第一節點）施加0V，對另一端（第二節點）施加+3V的電位。然後，使第一節點處於浮動狀態，觀測此後的電位。如圖3所示，在將讀出字線RWL[1]至讀出字線RWL[i-1]及讀出字線RWL[i+1]至讀出字線RWL[n]的電位設定為高位準時，第一節點的電位因從第二節點供應的電荷而上升，但是難以超過記憶單元MC[i,j]的讀出電晶體RTr的視在臨界值。 　　[0042] 藉由上述步驟，可以讀出保持在記憶單元MC[i,j]中的資料。當然，記憶單元MC[i,j]的讀出電晶體RTr的視在臨界值可以為類比值，可以作為類比值讀出第一節點的電位。換言之，可以讀出多值資料。 　　[0043] 以下，為了説明理解本實施方式的半導體裝置的結構，參照圖4A至圖13對其製造方法進行說明。圖4A、圖5A、圖6A是從上方看製造途中的半導體裝置的示意圖，圖4B、圖5B、圖6B是圖4A、圖5A、圖6A中的點A與點B之間的剖面示意圖。圖4A、圖5A、圖6A中的點A與點B的位置同一。圖7至圖13是上述點A與點B之間的剖面示意圖。 　　[0044] 如圖4B所示，作為半導體裝置的基板，使用已形成有包括元件分離絕緣體102、電晶體103、層間絕緣物104及接觸插頭105等的積體電路的半導體晶圓101。以覆蓋層間絕緣物104及接觸插頭105的方式形成絕緣體106。在其上，例如，形成具有藉由加熱釋放氫的物性的絕緣體107。作為絕緣體107，較佳為使用包含氫的氮化矽。 　　[0045] 絕緣體106及絕緣體107可以藉由濺射法、化學氣相沉積（CVD：Chemical Vapor Deposition）法、分子束磊晶（MBE：Molecular Beam Epitaxy）法、脈衝雷射沉積（PLD：Pulsed Laser Deposition）法、原子層沉積（ALD：Atomic Layer Deposition）法等形成。 　　[0046] 注意，CVD法可以分為利用電漿的電漿CVD（PECVD：Plasma Enhanced CVD）法、利用熱的熱CVD（TCVD：Thermal CVD）法及利用光的光CVD（Photo CVD）法等。再者，CVD法可以根據使用的源氣體被分為金屬CVD（MCVD：Metal CVD）法及有機金屬CVD（MOCVD：Metal Organic CVD）法。 　　[0047] 另外，將相當於讀出字線RWL[1]的第一佈線108[1]填埋於絕緣體107中。第一佈線108[1]較佳為其表面因氧化等化學反應而絕緣化的材料。例如，可以使用矽或鋁等。第一佈線108[1]可以在藉由濺射法、CVD法、MBE法、PLD法或ALD法等形成導電膜之後藉由CMP法進行蝕刻來獲得。 　　[0048] 如圖4A所示，第一佈線108[1] 在一個方向上延伸。在圖4A中，以虛線圓示出形成上述第一孔（孔119）及第二孔（孔116）的位置。如圖4A所示，第一佈線108[1]設置在不與這些孔重疊的位置。注意，孔116[1]、孔119[1]表示貫通第一列的記憶單元的孔，孔116[2]、孔119[2]表示貫通第二列的記憶單元的孔。另外，在圖5A和圖6A中也以虛線圓示出孔116[1]、孔116[2]、孔119[1]、孔119[2]的位置。 　　[0049] 接著，如圖5B所示，以與絕緣體107及第一佈線108[1]的頂面接觸的方式形成電容器絕緣膜109。電容器絕緣膜109例如可以使用氧化矽等絕緣性高的材料。或者，還可以使用相對介電常數為10以上的高電介質材料（例如，氧化鉿或氧化鋯等）。電容器絕緣膜109可以藉由濺射法、CVD法、MBE法、PLD法或ALD法等形成。另外，電容器絕緣膜109也可以具有藉由加熱釋放氫的物性。 　　[0050] 在電容器絕緣膜109上設置被用作記憶體節點和讀出電晶體的閘極的記憶體節點電極110[1,1]。記憶體節點電極110[1,1]可以藉由濺射法、CVD法、MBE法、PLD法、ALD法等形成導電膜之後將其蝕刻為所需要的形狀來獲得。 　　[0051] 如圖5B所示，第一佈線108[1]隔著電容器絕緣膜109對置記憶體節點電極110[1,1]。因此，第一佈線108[1]、電容器絕緣膜109及記憶體節點電極110[1,1]可以形成電容器CS。 　　[0052] 記憶體節點電極110[1,1]較佳為使用如下材料形成：其表面在化學上穩定的材料；藉由化學反應發生變質也可以維持導電性的材料；藉由化學反應發生變質也可以容易利用其他的反應恢復導電性的材料；藉由化學反應被去除的材料等。 　　[0053] 例如，在上述化學反應是氧化反應的情況下，較佳為使用如下材料：（1）金或鉑等不容易被氧化的金屬或合金；（2）鋅等其氧化物具有導電性的金屬或合金；（3）氧化鋅、氧化銦、包含鋅和/或銦的導電金屬氧化物（除了鋅和/或銦以外還包含鎵、鋅、錫和鋁中的一個以上的氧化物等，諸如銦錫複合氧化物、銦鋅複合氧化物、鋁鋅複合氧化物、銦鋅鎵複合氧化物等）等其導電性不容易藉由氧化反應而顯著降低的化合物；（4）錫、鎳、銅等發生氧化也容易還原的金屬或合金；（5）石墨或石墨烯等藉由氧化產生氣化並在其表面上不形成絕緣性化合物的導電材料。 　　[0054] 記憶體節點電極110[1,1]還可以使用藉由加熱釋放氫的材料形成。 　　[0055] 如圖5A所示，記憶體節點電極110[1,1]形成在一定範圍內。另外，與記憶體節點電極110[1,1]相鄰地設置記憶體節點電極110[1,2]。記憶體節點電極110[1,1]在物理上不與記憶體節點電極110[1,2]接觸。記憶體節點電極110[1,1]及記憶體節點電極110[1,2]分別用作記憶單元MC[1,1]及相鄰的記憶單元MC[1,2]的記憶體節點。另外，如圖5A所示，孔116[1]及孔119[1]貫通記憶體節點電極110[1,1]，孔116[2]及孔119[2]貫通記憶體節點電極110[1,2]。 　　[0056] 接著，如圖6B所示，例如，在電容器絕緣膜109及記憶體節點電極110[1,1]上形成具有藉由加熱釋放氫的物性的絕緣體111。作為絕緣體111，較佳為使用包含氫的氮化矽。絕緣體111可以藉由濺射法、CVD法、MBE法、PLD法、ALD法等形成。 　　[0057] 在其上，例如形成具有藉由加熱釋放氫的物性的絕緣體112。作為絕緣體112較佳為使用包含氫的氮化矽。絕緣體112可以藉由濺射法、CVD法、MBE法、PLD法、ALD法等形成。 　　[0058] 另外，將相當於寫入字線WWL[1]的第二佈線113[1]填埋於絕緣體112中。第二佈線113[1]可以使用與第一佈線108[1]相同的材料及製造方法形成。藉由上述步驟，形成第一記憶單元層114[1]。 　　[0059] 如圖6A所示，第二佈線113[1]在與第一佈線108[1]相同的方向上延伸。另外，如圖4A所示，孔119[1]及孔119[2]貫通第二佈線113[1]。另一方面，孔116[1]及孔116[2]不貫通第二佈線113[1]。 　　[0060] 然後，藉由反復上述步驟，如圖7所示，在記憶單元層114[1]上層疊記憶單元層114[2]至第n記憶單元層114[n]。在第n記憶單元層114[n]上形成具有藉由加熱釋放氫的物性的絕緣體115。作為絕緣體115較佳為使用包含氫的氮化矽。 　　[0061] 然後，如圖8所示，形成貫通絕緣體115至接觸插頭105的孔116[1]，由絕緣膜117覆蓋孔116[1]的側面。作為絕緣膜117，可以使用氧化矽、氧化鉿和氧化鋯中的任一個或者這些材料的多層膜形成厚度為10nm至30nm的膜。例如，在藉由ALD法等形成絕緣膜之後，藉由各向異性蝕刻對與基板面平行的部分進行蝕刻，由此可以形成圖8所示的接觸插頭105露出的形狀。如圖4A所示，孔116[1]（孔116[2]）的剖面形狀為圓形，但是不侷限於此。 　　[0062] 然後，如圖9所示，將第一半導體118[1]填埋於孔116[1]中。第一半導體118可以藉由CVD法、MBE法或ALD法等形成。第一半導體118可以為多晶。作為第一半導體118，可以使用矽或鍺等半導體、砷化鎵、氮化鎵、銦鎵鋅氧化物等化合物半導體。尤其是，第一半導體118將成為讀出電晶體RTr的通道，因此需要具有低通態電阻（高通態電流），較佳為使用矽。 　　[0063] 接著，如圖10所示，形成貫通絕緣體115至層間絕緣物104的孔119[1]。孔119[1]至少貫通絕緣體115至記憶單元層114[1]的記憶體節點電極110[1,1]即可。 　　[0064] 然後，如圖11所示，使第二佈線113的面對孔119[1] 的表面氧化，形成氧化物膜120。例如，在將矽用於第二佈線113的情況下，可以藉由熱氧化在第二佈線113的表面形成氧化矽。此時，記憶體節點電極110的面對孔119[1]的表面需要維持一定程度的導電性，或者，需要此後恢復一定程度的導電性。記憶體節點電極110較佳為由上述（1）至（5）所示的材料構成。 　　[0065] 另外，由於第二佈線113存在於較大的範圍且記憶體節點電極110分開設置在絕緣體中，所以可以採用利用第二佈線113與記憶體節點電極110的電性上的差異選擇性地進行氧化的方法。例如，藉由在電解溶液中或電漿中對第二佈線113供應指定電位，來選擇性地使第二佈線113的面對孔119[1]的表面氧化。明確而言，藉由利用陽極氧化法可以在第二佈線113的面對孔119[1]的表面形成絕緣性氧化物膜。另外，由於不對記憶體節點電極110供應上述電位，所以不形成絕緣性氧化物膜。 　　[0066] 然後，如圖12所示，將第二半導體121[1]填埋於孔119[1]中。第二半導體121可以藉由CVD法、MBE法或ALD法等形成。作為第二半導體121，可以使用矽或鍺等半導體、砷化鎵、氮化鎵、銦鎵鋅氧化物等化合物半導體。尤其是，第二半導體121將成為寫入電晶體WTr的通道，因此需要具有高通態電阻（低關態電流），較佳為使用銦鎵鋅氧化物。關於銦鎵鋅氧化物，將在後面說明。另外，還可以參照專利文獻1至3。 　　[0067] 在作為第二半導體121使用銦鎵鋅氧化物且作為絕緣體106、絕緣體107、電容器絕緣膜109、記憶體節點電極110及絕緣體111使用具有藉由加熱釋放氫的物性的材料的情況下，藉由在此後進行熱處理，氫從絕緣體106、絕緣體107、電容器絕緣膜109、記憶體節點電極110及絕緣體111擴散到第二半導體121，使其呈現導電性。換言之，如圖13所示，選擇性地形成導電性區域122。此時，第二半導體121中的沒有形成導電性區域122的部分（與第二佈線113重疊的部分）被用作電晶體的通道。 　　[0068] 在圖14中，立體地示出第一記憶單元層114[1]至第三記憶單元層114[3]中包括的如下組件的位置：第一佈線108[1]至第一佈線108[3]；第二佈線113[1]至第二佈線113[3]；第一半導體118[1]至第一半導體118[3]、第二半導體121[1]至第二半導體121[3]、第一半導體118[1]至第一半導體118[3]所貫通的九個記憶體節點電極110[1,1]至記憶體節點電極110[3,3]。 　　[0069] 如圖13所示，第二半導體121[1]至第二半導體121[3]包括導電性區域122。另外，圖14還示出藉由使第二佈線113氧化而獲得的氧化物膜120。 　　[0070] 圖1、圖4A至圖14公開了以下內容。在基板（半導體晶圓101）上設置記憶單元MC[1,1]，在其上設置有記憶單元MC[2,1]。記憶單元MC[1,1]及記憶單元MC[2,1]的每一個包括寫入電晶體WTr（包括第二佈線113、氧化物膜120及第二半導體121）、讀出電晶體RTr（包括記憶體節點電極110、絕緣膜117及第一半導體118）以及電容器CS（包括在與第二佈線113大致平行的方向上延伸的第一佈線108、電容器絕緣膜109及記憶體節點電極110）。 　　[0071] 記憶單元MC[1,1]的讀出電晶體RTr的閘極（記憶體節點電極110[1,1]）電連接到寫入電晶體WTr的源極和汲極中的一個（第二半導體121的導電性區域122中的第二佈線113[1]與記憶體節點電極110[1,1]之間的部分）及電容器CS的一個電極（記憶體節點電極110[1,1]）。這同樣適用於記憶單元MC[2,1]的讀出電晶體RTr的閘極。 　　[0072] 另外，記憶單元MC[1,1]的讀出電晶體RTr的通道長度方向的軸及記憶單元MC[2,1]的讀出電晶體RTr的通道長度方向的軸（圖4A所示的表示設置孔116[1]的位置的虛線圓的中心）都位於第一半導體118[1]或者孔116[1]，彼此對應。同樣地，記憶單元MC[1,1]的寫入電晶體WTr的通道長度方向的軸及記憶單元MC[2,1]的寫入電晶體WTr的通道長度方向的軸（圖4A所示的表示設置孔119[1]的位置的虛線圓的中心）都位於第二半導體121，彼此對應。另外，這四個電晶體的通道長度方向都大致垂直於基板（半導體晶圓101）的頂面。 　　[0073] 另外，例如，記憶單元MC[1,1]包括被用作寫入電晶體WTr的閘極的佈線（第二佈線113[1]）、被用作讀出電晶體RTr的閘極的電極（記憶體節點電極110[1,1]）及填埋貫通這些佈線的孔（孔119[1]）的半導體（第二半導體121）。 　　[0074] 另外，在被用作寫入電晶體WTr的閘極的佈線（第二佈線113[1]）與填埋孔（孔119[1]）的半導體（第二半導體121）之間設置有絕緣膜（氧化物膜120），另外，填埋孔（孔119[1]）的半導體（第二半導體121）與被用作讀出電晶體RTr的閘極的電極（記憶體節點電極110[1,1]）電連接。另外，被用作寫入電晶體WTr的閘極的佈線（第二佈線113[1]）與被用作讀出電晶體RTr的閘極的電極（記憶體節點電極110[1,1]）之間設置有具有藉由加熱釋放氫的物性的絕緣體（絕緣體111）。 　　[0075] 在被用作寫入電晶體WTr的閘極的佈線（第二佈線113[1]）與填埋孔（孔119[1]）的半導體（第二半導體121）之間形成絕緣膜（氧化物膜120）的條件下，可以維持被用作讀出電晶體RTr的閘極的電極（記憶體節點電極110[1,1]）的表面的導電性。或者，在對被用作寫入電晶體WTr的閘極的佈線（第二佈線113[1]）與被用作讀出電晶體RTr的閘極的電極（記憶體節點電極110[1,1]）施加不同的電位的狀態下，被用作寫入電晶體WTr的閘極的佈線（第二佈線113[1]）的表面被氧化。 　　[0076] á變形例子1ñ 　　在圖13所示的半導體裝置中，第一半導體118的導電性有可能成為問題。明確而言，在第一半導體118中的與記憶體節點電極110重疊的部分，可以藉由控制記憶體節點電極110的電位來確保導電性。然而，在其他的部分，第一半導體118本身的導電性或者第一半導體118及與其接觸的絕緣膜117的介面態等決定導電性。如果第一半導體118的導電性過高，讀出電晶體RTr的關態特性則降低，而第一半導體118的絕緣性過高，讀出速度則降低。 　　[0077] 為了解決該問題，如圖15所示，例如，與第一佈線108和第二佈線113平行地在孔116所貫通的位置形成第三佈線123及第四佈線124即可。其結果是，第一半導體118的大部分被記憶體節點電極110、第三佈線123及第四佈線124覆蓋，所以即使第一半導體118本身的導電性低，也可以藉由控制供應到這些佈線或電極的電位來獲得高導電性。 　　[0078] 圖16示出圖15所示的半導體裝置的電路結構。從與圖1的對比可知，存在與讀出電晶體RTr串聯連接的多個電晶體（寄生電晶體PTr1、寄生電晶體PTr2）。寄生電晶體PTr1及寄生電晶體PTr2的開閉被寄生字線PWL1（相當於第三佈線123）及寄生字線PWL2（相當於第四佈線124）控制。換言之，藉由使寄生電晶體PTr1及寄生電晶體PTr2導通，可以局部性地提高第一半導體118的導電性。 　　[0079] á變形例子2ñ 　　在圖13及圖15所示的半導體裝置中，第一半導體118及第二半導體121分別填埋於孔116及孔119中，所以具有柱狀（例如，圓柱）形狀，但是，如圖17所示，也可以具有筒狀（例如，圓筒）形狀。在圖17所示的半導體裝置中，圓筒狀第一半導體125[1]及圓筒狀第二半導體127[1]設置在孔116及孔119中。另外，絕緣體126及絕緣體128分別填埋第一半導體125[1]及第二半導體127[1]的中空部分。 　　[0080] á第二佈線113的厚度ñ 　　第二佈線113的厚度決定寫入電晶體WTr的通道長度。一般來說，在寫入電晶體WTr的通道短時，開關比因短通道效果而降低，而在寫入電晶體WTr的通道長時，通態電流減少。前者導致儲存在記憶體節點電極110的電荷的洩漏，因此成為限制資料保持時間的因素。另一方面，後者導致寫入時間的延長。 　　[0081] 另外，從圖13或圖15可知，第二佈線113的厚度還與第一半導體118的高度有關。換言之，第二佈線113越厚，第一半導體118的高度越高，其結果是，讀出位元線RBL變長，寄生電容也相應地增加。換言之，導致資料的讀出時間的延長。 　　[0082] á記憶單元MC的特徵ñ 　　在記憶單元MC中，不存在習知的浮動閘極型記憶單元中發生的穿隧絕緣膜的劣化。這意味著在原理上不存在寫入次數的限制。另外，不需要在習知的浮動閘極型記憶單元中進行寫入或刪除時所需要的高電壓。 　　[0083] 藉由採用圖12或圖13所示的記憶單元MC的結構，可以與疊層數相應地增加每單位面積的記憶容量，另外，如上所述，藉由寫入或讀出多值資料，可以提供大容量的半導體裝置。 　　[0084] á第一半導體118ñ 　　作為第一半導體118，例如可以使用多晶矽或單晶矽等結晶矽。第一半導體118不侷限於此，可以使用微晶矽或非晶矽等，除了矽以外，還可以使用鍺、碳化矽、矽鍺、砷化鎵、磷化銦、氧化鋅或氧化鎵等。另外，也可以使用後述的可用於第二半導體121的半導體。 　　[0085] 另外，在作為第一半導體118使用多晶矽等的情況下，也可以供應氫來使懸空鍵終結。明確而言，藉由作為絕緣體106、絕緣體107、電容器絕緣膜109、絕緣體111等使用具有釋放氫的物性的絕緣物，可以經過絕緣膜117對第一半導體118供應氫。或者，在作為絕緣體126使用具有釋放氫的物性的絕緣物時也可以獲得相同的效果。 　　[0086] 另外，第一半導體118也可以含有賦予p型導電型的雜質或者賦予n型導電型的雜質。在第一半導體118包含矽的情況下，作為賦予p型導電型的雜質，例如可以使用硼（B）或鋁（Al）等。作為賦予n型導電型的雜質，例如可以使用磷或砷等。 　　[0087] á絕緣膜117及絕緣體126ñ 　　對絕緣膜117的詳細結構進行說明。作為絕緣膜117，例如可以使用包含硼、碳、氮、氧、氟、鎂、鋁、矽、磷、氯、氬、鎵、鍺、釔、鋯、鑭、釹、鉿或鉭的絕緣體的單層或疊層。例如，作為絕緣膜117，可以使用氧化鋁、氧化鎂、氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿或氧化鉭。在本說明書等中，“氮氧化矽”是指含氮量多於含氧量的物質，而“氧氮化矽”是指含氧量多於含氮量的物質。 　　[0088] 作為絕緣體126，基本上可以使用可用於絕緣膜117的材料。注意，在用氫使第一半導體125的懸空鍵終結的情況下，將包含在絕緣體126中的氫供應到第一半導體125即可。 　　[0089] á第二半導體121ñ 　　作為第二半導體121，較佳為使用銦鎵鋅複合氧化物等金屬氧化物。使用金屬氧化物的電晶體具有關態電流極小的特徵（參照專利文獻1至3）。因此，藉由使寫入電晶體WTr關閉，可以在極長的時間保持記憶體節點電極110的電位。 　　[0090] 例如，在寫入電晶體WTr的關態電流為10zA（=10×10-20 A）以下，電容器CS的電容值為1fF左右的情況下，至少可以在103 秒鐘將記憶體節點的電位變動控制在1%以下。換言之，例如，可以在103 秒鐘在不損壞的方式保持64值的資料。另外，當然保持特性還取決於寫入電晶體WTr的通道長度或電容器CS的電容值。 　　[0091] 第二半導體121例如是包含銦的金屬氧化物。例如，金屬氧化物在包含銦時其載子移動率（電子移動率）得到提高。此外，第二半導體121較佳為包含元素M。元素M較佳為表示Ti、Ga、Y、Zr、La、Ce、Nd、Sn或Hf。注意，作為元素M有時也可以組合多個上述元素。元素M例如是與氧的鍵能高的元素。元素M例如是與氧的鍵能高於銦的元素。或者，元素M例如是具有增大金屬氧化物的能隙的功能的元素。此外，第二半導體121較佳為包含鋅。當金屬氧化物包含鋅時，有時容易晶化。將這種氧化物稱為In-M-Zn氧化物。 　　[0092] 注意，第二半導體121不侷限於包含銦的金屬氧化物。第二半導體121例如也可以是鋅錫氧化物或鎵錫氧化物等不包含銦且包含鋅、鎵或錫的金屬氧化物等。 　　[0093] 另外，第二半導體121的外側（氧化物膜120一側）和內側的組成可以不同。例如，可以採用如下三層結構：藉由提高外側和內側的元素M的比率來提高絕緣性，在中間設置元素M的比率低的層。在此，第二半導體121具有從外側依次設置有第一層121a、第二層121b及第三層121c的三層結構。這同樣適用於圖17所示的第二半導體127。 　　[0094] 下面，參照圖18A至圖18C對In-M-Zn氧化物所包含的銦、元素M及鋅的原子個數比的較佳的範圍進行說明。注意，圖18A至圖18C不示出氧的原子個數比。另外，將In-M-Zn氧化物所包含的銦、元素M及鋅的原子個數比的各項分別稱為[In]、[M]及[Zn]。 　　[0095] 在圖18A至圖18C中，虛線表示[In]:[M]:[Zn]=（1+a）:（1-a）:1的原子個數比（-1≤a≤1）的線、[In]:[M]:[Zn]=（1+a）:（1-a）:2的原子個數比的線、[In]:[M]:[Zn]=（1+a）:（1-a）:3的原子個數比的線、[In]:[M]:[Zn]=（1+a）:（1-a）:4的原子個數比的線及[In]:[M]:[Zn]=（1+a）:（1-a）:5的原子個數比的線。 　　[0096] 點劃線表示[In]:[M]:[Zn]=5:1:b的原子個數比（b≥0）的線、[In]:[M]:[Zn]=2:1:b的原子個數比的線、[In]:[M]:[Zn]=1:1:b的原子個數比的線、[In]:[M]:[Zn]= 1:2:b的原子個數比的線、[In]:[M]:[Zn]=1:3:b的原子個數比的線及[In]:[M]:[Zn]=1:4:b的原子個數比的線。 　　[0097] 另外，圖18A至圖18C所示的[In]:[M]:[Zn]= 0:2:1的原子個數比及其附近值的金屬氧化物容易具有尖晶石型結晶結構。 　　[0098] 有時在氧化物半導體中，多個相共存（例如，二相共存、三相共存等）。例如，當原子個數比接近[In]:[M]:[Zn]=0:2:1時，尖晶石型結晶結構和層狀結晶結構的二相容易共存。當原子個數比接近[In]:[M]:[Zn] =1:0:0時，方鐵錳礦型結晶結構和層狀結晶結構的二相容易共存。當在金屬氧化物中多個相共存時，可能在不同的結晶結構之間形成晶界。 　　[0099] 圖18A所示的區域A示出In-M-Zn氧化物所包含的銦、元素M及鋅的原子個數比的較佳的範圍的一個例子。 　　[0100] 藉由增高銦含量，可以提高金屬氧化物的載子移動率（電子移動率）。由此，銦含量高的金屬氧化物的載子移動率比銦含量低的金屬氧化物高。 　　[0101] 另一方面，金屬氧化物的銦含量及鋅含量變低時，載子移動率變低。因此，當原子個數比為[In]:[M]:[Zn]=0:1:0或其附近值時（例如，圖18C中的區域C），絕緣性變高。 　　[0102] 例如，用於第二層121b的金屬氧化物較佳為具有載子移動率高的圖18A的區域A所示的原子個數比。例如，在M為Ga的情況下，用於第二層121b的金屬氧化物的原子個數比可以為In:Ga:Zn=4:2:3至4:2:4.1及其附近值。另一方面，用於第一層121a的金屬氧化物較佳為具有絕緣性較高的圖18C的區域C所示的原子個數比。例如，在M為Ga的情況下，用於第一層121a的金屬氧化物的原子個數比可以為In:Ga:Zn=1:3:4左右。 　　[0103] 具有區域A所示的原子個數比的金屬氧化物，尤其是具有圖18B的區域B所示的原子個數比的金屬氧化物具有高載子移動率、高可靠性且是優良的。 　　[0104] 區域B包括[In]:[M]:[Zn]=4:2:3至4:2:4.1的原子個數比及其附近值。附近值例如包括[In]:[M]:[Zn] =5:3:4的原子個數比。另外，區域B包括[In]:[M]:[Zn] =5:1:6的原子個數比及其附近值以及[In]:[M]:[Zn]=5:1:7的原子個數比及其附近值。 　　[0105] 另外，作為濺射靶材較佳為使用包含多晶的In-M-Zn氧化物的靶材。注意，所形成的金屬氧化物的原子個數比可以在上述濺射靶材中的金屬元素的原子個數比的±40%的範圍內變動。例如，在M為Ga的情況下，當濺射靶材的組成為In:Ga:Zn=4:2:4.1[原子個數比]時，所形成的金屬氧化物的組成有時接近於In:Ga:Zn=4:2:3[原子個數比]。此外，在M為Ga的情況下，當濺射靶材的組成為In:Ga:Zn=5:1:7[原子個數比]時，所形成的金屬氧化物的組成有時接近於In:Ga:Zn=5:1:6[原子個數比]。注意，金屬氧化物所具有的性質不是僅由原子個數比決定的。另外，圖示的區域是表示金屬氧化物有具有特定特性的傾向時的原子個數比的區域，區域A至區域C的邊界不清楚。 　　[0106] á金屬氧化物的構成ñ 　　下面對CAC（Cloud-Aligned Composite）-metal oxide的構成進行說明。 　　[0107] CAC-metal oxide在材料的一部分中具有導電性的功能，在材料的另一部分中具有絕緣性的功能，作為材料的整體具有半導體的功能。此外，在將CAC-metal oxide用於電晶體的活性層的情況下，導電性的功能是使被用作載子的電子（或電洞）流過的功能，絕緣性的功能是不使被用作載子的電子流過的功能。藉由導電性的功能和絕緣性的功能的互補作用，可以使CAC-metal oxide具有開關功能（開啟/關閉的功能）。藉由在CAC-metal oxide中使各功能分離，可以最大限度地提高各功能。 　　[0108] CAC-metal oxide包括導電性區域及絕緣性區域。導電性區域具有上述導電性的功能，絕緣性區域具有上述絕緣性的功能。此外，在材料中，導電性區域和絕緣性區域有時以奈米粒子級分離。另外，導電性區域和絕緣性區域有時在材料中不均勻地分佈。此外，有時導電性區域被觀察為其邊緣模糊且以雲狀連接。 　　[0109] 在CAC-metal oxide中，有時導電性區域及絕緣性區域以0.5nm以上且10nm以下，較佳為0.5nm以上且3nm以下的尺寸分散在材料。與在巨集觀上看時相比，當在奈米粒子級上看時，有時量子效果更大，通常不能區分導電性區域和絕緣性區域，需要合併兩者的物性進行評價。 　　[0110] 此外，CAC-metal oxide由具有不同能帶間隙的成分構成。例如，CAC-metal oxide由具有起因於絕緣性區域的寬隙的成分及具有起因於導電性區域的窄隙的成分構成。在該構成中，當使載子流過時，載子主要在具有窄隙的成分中流過。此外，具有窄隙的成分與具有寬隙的成分互補作用，與具有窄隙的成分聯動地在具有寬隙的成分中載子流過。因此，藉由將上述CAC-metal oxide用於電晶體的通道區域，可以在電晶體的導通狀態下獲得高電流驅動力，亦即大通態電流及高場效移動率。 　　[0111] 就是說，也可以將CAC-metal oxide稱為基質複合材料（matrix composite）或金屬基質複合材料（metal matrix composite）。 　　[0112] á金屬氧化物的結構ñ 　　氧化物半導體被分為單晶氧化物半導體和非單晶氧化物半導體。作為非單晶氧化物半導體，例如有CAAC-OS（c-axis aligned crystalline oxide semiconductor）、多晶氧化物半導體、nc-OS（nanocrystalline oxide semiconductor）及a-like OS（amorphous-like oxide semiconductor）及非晶氧化物半導體等。 　　[0113] CAAC-OS具有c軸配向性，其多個奈米晶在a-b面方向上連結而結晶結構具有畸變。注意，畸變是指在多個奈米晶連結的區域中晶格排列一致的區域與其他晶格排列一致的區域之間的晶格排列的方向變化的部分。 　　[0114] 雖然奈米晶基本上是六角形，但是並不侷限於正六角形，有不是正六角形的情況。此外，在畸變中有時具有五角形或七角形等晶格排列。另外，在CAAC-OS的畸變附近觀察不到明確的晶界（grain boundary）。亦即，可知藉由使晶格排列畸變，可抑制晶界的形成。這可能是由於CAAC-OS可容許因如下原因而發生的畸變：在a-b面方向上的氧原子的排列的低密度或因金屬元素被取代而使原子間的鍵合距離產生變化等。 　　[0115] CAAC-OS有具有層狀結晶結構（也稱為層狀結構）的傾向，在該層狀結晶結構中層疊有包含銦及氧的層（下面稱為In層）和包含元素M、鋅及氧的層（下面稱為（M,Zn）層）。另外，銦和元素M彼此可以取代，在用銦取代（M,Zn）層中的元素M的情況下，也可以將該層表示為（In,M,Zn）層。另外，在用元素M取代In層中的銦的情況下，也可以將該層表示為（In,M）層。 　　[0116] CAAC-OS是結晶性高的氧化物半導體。另一方面，在CAAC-OS中無法確認到明確的晶界，所以可以說不容易發生起因於晶界的電子移動率的降低。此外，氧化物半導體的結晶性有時因雜質的混入或缺陷的生成等而降低，因此可以說CAAC-OS是雜質或缺陷（氧空位等）少的氧化物半導體。因此，具有CAAC-OS的氧化物半導體的物理性質穩定。因此，具有CAAC-OS的氧化物半導體具有耐熱性及高可靠性。 　　[0117] 在nc-OS中，微小的區域（例如1nm以上且10nm以下的區域，特別是1nm以上且3nm以下的區域）中的原子排列具有週期性。另外，nc-OS在不同的奈米晶之間觀察不到結晶定向的規律性。因此，在膜整體中觀察不到配向性。所以，有時nc-OS在某些分析方法中與a-like OS或非晶氧化物半導體沒有差別。 　　[0118] a-like OS是具有介於nc-OS與非晶氧化物半導體之間的結構的氧化物半導體。a-like OS包含空洞或低密度區域。a-like OS的結晶性比nc-OS及CAAC-OS的結晶性低。 　　[0119] 氧化物半導體具有各種結構及各種特性。本發明的一個實施方式的氧化物半導體也可以包括非晶氧化物半導體、多晶氧化物半導體、a-like OS、nc-OS、CAAC-OS中的兩種以上。 　　[0120] á包含金屬氧化物的電晶體ñ 　　接著，對將上述金屬氧化物用於電晶體（尤其是形成通道的區域，活性層）的情況進行說明。 　　[0121] 藉由將上述金屬氧化物用於電晶體，可以實現場效移動率高的電晶體。另外，可以實現可靠性高的電晶體。 　　[0122] 另外，在將上述金屬氧化物用於電晶體的情況下，形成通道的區域的載子密度較佳為低。在降低金屬氧化物的載子密度的情況下，降低金屬氧化物中的雜質濃度而降低缺陷態密度。在本說明書等中，將雜質濃度低且缺陷態密度低的狀態稱為“高純度本質”或“實質上高純度本質”。例如，載子密度低於8×1011 /cm3 ，較佳為低於1×1011 /cm3 ，進一步較佳為低於1×1010 /cm3 ，為1×10-9 /cm3 以上。 　　[0123] 另外，因為高純度本質或實質上高純度本質的金屬氧化物具有較低的缺陷態密度，所以有可能具有較低的陷阱態密度。 　　[0124] 此外，被金屬氧化物的陷阱態俘獲的電荷到消失需要較長的時間，有時像固定電荷那樣動作。因此，有時在陷阱態密度高的氧化物半導體中形成通道區域的電晶體的電特性不穩定。 　　[0125] 因此，為了使電晶體的電特性穩定，降低通道中的雜質濃度是有效的。為了降低通道中的雜質濃度，較佳為還降低附近膜中的雜質濃度。作為雜質有氫、氮、鹼金屬、鹼土金屬、鐵、鎳、矽等。 　　[0126] á雜質ñ 　　在此，說明金屬氧化物中的各雜質的影響。 　　[0127] 在金屬氧化物包含第十四族元素之一的矽或碳時，金屬氧化物中形成缺陷態。因此，將通道中的矽或碳的濃度（藉由SIMS測得的濃度）設定為2´ 1018 atoms/cm3 以下，較佳為2´1017 atoms/cm3 以下。 　　[0128] 另外，當金屬氧化物包含鹼金屬或鹼土金屬時，有時形成缺陷態而形成載子。因此，使用包含鹼金屬或鹼土金屬的金屬氧化物的電晶體容易具有常開啟特性。由此，較佳為降低通道中的鹼金屬或鹼土金屬的濃度。明確而言，將利用SIMS分析測得的通道中的鹼金屬或鹼土金屬的濃度設定為1´1018 atoms/cm3 以下，較佳為2´ 1016 atoms/cm3 以下。 　　[0129] 當金屬氧化物包含氮時，產生作為載子的電子，並載子密度增加，而金屬氧化物容易被n型化。其結果是，將其通道含有氮的電晶體容易具有常開啟特性。因此，較佳為儘可能地減少通道中的氮，例如，將利用SIMS分析測得的氮濃度設定為小於5´1019 atoms/cm3 ，較佳為5´1018 atoms/cm3 以下，更佳為1´1018 atoms/cm3 以下，進一步較佳為5´1017 atoms/cm3 以下。 　　[0130] 包含在金屬氧化物中的氫與鍵合於金屬原子的氧起反應生成水，因此有時形成氧缺陷。當氫進入該氧缺陷時，有時產生作為載子的電子。另外，有時由於氫的一部分與鍵合於金屬原子的氧鍵合，產生作為載子的電子。因此，其通道包含較多的氫的電晶體容易具有常開啟特性。由此，較佳為儘可能減少通道中的氫。明確而言，將利用SIMS分析測得的金屬氧化物中的氫濃度設定為低於1´1020 atoms/cm3 ，較佳為低於1´1019 atoms/cm3 ，更佳為低於5´1018 atoms/cm3 ，進一步較佳為低於1´ 1018 atoms/cm3 。 　　[0131] 藉由充分降低通道中的雜質，可以對電晶體賦予穩定的電特性。 　　[0132] 實施方式2 　　在本實施方式中，說明使用上述實施方式所示的半導體裝置的記憶體裝置的應用例子。上述實施方式所示的半導體裝置例如可以應用於各種電子裝置（例如，資訊終端、電腦、智慧手機、電子書閱讀器終端、數位相機（也包括攝影機）、錄影再現裝置、導航系統等）的記憶體裝置。注意，這裡，電腦包括平板電腦、筆記型電腦、桌上型電腦以及大型電腦諸如伺服器系統。或者，上述實施方式所示的半導體裝置應用於記憶體卡（例如，SD卡）、USB記憶體、SSD（固態硬碟）等各種卸除式存放裝置。圖19A至圖19E示意性地示出卸除式存放裝置的幾個結構例子。例如，上述實施方式所示的半導體裝置加工為被封裝的記憶體晶片並用於各種記憶體裝置或卸除式存放裝置器。 　　[0133] 圖19A是USB記憶體的示意圖。USB記憶體200包括外殼201、蓋子202、USB連接器203及基板204。基板204被容納在外殼201中。例如，基板204中安裝有記憶體晶片205及控制器晶片206。可以將上述實施方式所示的半導體裝置組裝於基板204的記憶體晶片205等。 　　[0134] 圖19B是SD卡的外觀示意圖，圖19C是SD卡的內部結構的示意圖。SD卡210包括外殼211、連接器212及基板213。基板213被容納在外殼211中。例如，基板213中安裝有記憶體晶片214及控制器晶片215。藉由在基板213的背面一側也設置記憶體晶片214，可以增大SD卡210的容量。另外，也可以將具有無線通訊功能的無線晶片設置於基板213。由此，藉由主機裝置與SD卡210之間的無線通訊，可以進行記憶體晶片214的資料的讀出及寫入。可以將上述實施方式所示的半導體裝置組裝於基板213的記憶體晶片214等。 　　[0135] 圖19D是SSD的外觀示意圖，圖19E是SSD的內部結構的示意圖。SSD220包括外殼221、連接器222及基板223。基板223被容納在外殼221中。例如，基板223中安裝有記憶體晶片224、記憶體晶片225及控制器晶片226。記憶體晶片225為控制器晶片226的工作記憶體，例如，可以使用DRAM晶片。藉由在基板223的背面一側也設置記憶體晶片224，可以增大SSD220的容量。可以將上述實施方式所示的半導體裝置組裝於基板223的記憶體晶片224等。
[0136]CS‧‧‧電容器MC‧‧‧記憶單元PTr1‧‧‧寄生電晶體PTr2‧‧‧寄生電晶體RBL‧‧‧讀出位元線RTr‧‧‧讀出電晶體RWL‧‧‧讀出字線WBL‧‧‧寫入位元線WTr‧‧‧寫入電晶體WWL‧‧‧寫入字線101‧‧‧半導體晶圓102‧‧‧元件分離絕緣體103‧‧‧電晶體104‧‧‧層間絕緣物105‧‧‧接觸插頭106‧‧‧絕緣體107‧‧‧絕緣體108‧‧‧第一佈線109‧‧‧電容器絕緣膜110‧‧‧記憶體節點電極111‧‧‧絕緣體112‧‧‧絕緣體113‧‧‧第二佈線114‧‧‧記憶單元層115‧‧‧絕緣體116‧‧‧孔117‧‧‧絕緣膜118‧‧‧第一半導體119‧‧‧孔120‧‧‧氧化物膜121‧‧‧第二半導體122‧‧‧導電性區域123‧‧‧第三佈線124‧‧‧第四佈線125‧‧‧第一半導體126‧‧‧絕緣體127‧‧‧第二半導體128‧‧‧絕緣體200‧‧‧USB記憶體201‧‧‧外殼202‧‧‧蓋子203‧‧‧USB連接器204‧‧‧基板205‧‧‧記憶體晶片206‧‧‧控制器晶片210‧‧‧SD卡211‧‧‧外殼212‧‧‧連接器213‧‧‧基板214‧‧‧記憶體晶片215‧‧‧控制器晶片220‧‧‧SSD221‧‧‧外殼222‧‧‧連接器223‧‧‧基板224‧‧‧記憶體晶片225‧‧‧記憶體晶片226‧‧‧控制器晶片
[0020] 　　在圖式中： 　　圖1是說明本發明的一個實施方式的半導體裝置的電路圖； 　　圖2是說明本發明的一個實施方式的半導體裝置的驅動方法的圖； 　　圖3是說明本發明的一個實施方式的半導體裝置的驅動方法的圖； 　　圖4A和圖4B是說明本發明的一個實施方式的半導體裝置的製程的圖； 　　圖5A和圖5B是說明本發明的一個實施方式的半導體裝置的製程的圖； 　　圖6A和圖6B是說明本發明的一個實施方式的半導體裝置的製程的圖； 　　圖7是說明本發明的一個實施方式的半導體裝置的製程的圖； 　　圖8是說明本發明的一個實施方式的半導體裝置的製程的圖； 　　圖9是說明本發明的一個實施方式的半導體裝置的製程的圖； 　　圖10是說明本發明的一個實施方式的半導體裝置的製程的圖； 　　圖11是說明本發明的一個實施方式的半導體裝置的製程的圖； 　　圖12是說明本發明的一個實施方式的半導體裝置的製程的圖； 　　圖13是說明本發明的一個實施方式的半導體裝置的製程的圖； 　　圖14是說明本發明的一個實施方式的半導體裝置的立體圖； 　　圖15是說明本發明的一個實施方式的半導體裝置的剖面圖； 　　圖16是說明本發明的一個實施方式的半導體裝置的製造方法的電路圖； 　　圖17是說明本發明的一個實施方式的半導體裝置的製造方法的圖； 　　圖18A至圖18C是說明金屬氧化物的原子個數比的範圍的圖； 　　圖19A至圖19E是本發明的一個實施方式的記憶體裝置的示意圖。 　　本發明的選擇圖為圖14。
108[1]‧‧‧第一佈線
108[2]‧‧‧第一佈線
108[3]‧‧‧第一佈線
110[1,1]‧‧‧記憶體節點電極
110[2,2]‧‧‧記憶體節點電極
110[3,3]‧‧‧記憶體節點電極
113[1]‧‧‧第二佈線
113[2]‧‧‧第二佈線
113[3]‧‧‧第二佈線
117‧‧‧絕緣膜
118[1]‧‧‧第一半導體
118[2]‧‧‧第一半導體
118[3]‧‧‧第一半導體
120‧‧‧氧化物膜
121[1](122)‧‧‧第二半導體(導電性區域)
121[2]‧‧‧第二半導體
121[3]‧‧‧第二半導體

Claims (10)

  1. 一種半導體裝置，包括：基板上的第一記憶單元；以及該第一記憶單元上的第二記憶單元，其中，該第一記憶單元包括第一電晶體、第二電晶體及第一電容器，該第二記憶單元包括第三電晶體、第四電晶體及第二電容器，該第一電晶體的閘極電連接到該第二電晶體的源極和汲極中的一個，該第二電晶體的該源極和該汲極中的一個電連接到該第一電容器的一個電極，該第三電晶體的閘極電連接到該第四電晶體的源極和汲極中的一個，該第四電晶體的該源極和該汲極中的一個電連接到該第二電容器的一個電極，該第一電晶體的源極和汲極中的一個電連接到該第三電晶體的源極和汲極中的一個，並且，該第一電晶體至該第四電晶體的通道長度方向都大致垂直於該基板的頂面。
  2. 一種半導體裝置，包括：基板上的第一記憶單元；以及 該第一記憶單元上的第二記憶單元，其中，該第一記憶單元包括第一電晶體、第二電晶體及第一電容器，該第二記憶單元包括第三電晶體、第四電晶體及第二電容器，該第一電晶體的閘極電連接到該第二電晶體的源極和汲極中的一個，該第二電晶體的該源極和該汲極中的一個電連接到該第一電容器的一個電極，該第三電晶體的閘極電連接到該第四電晶體的源極和汲極中的一個，該第四電晶體的該源極和該汲極中的一個電連接到該第二電容器的一個電極，該第一電晶體的源極和汲極中的一個電連接到該第三電晶體的源極和汲極中的一個，該半導體裝置包括被用作該第二電晶體的閘極的第一佈線，該半導體裝置包括被用作該第一電晶體的該閘極的電極，該半導體裝置包括第一半導體，該第一半導體填埋貫通該第一佈線及該電極而設置的第一孔，在該第一半導體與該第一佈線之間設置有第一絕緣膜，並且，該第一半導體電連接到該電極。
  3. 根據申請專利範圍第2項之半導體裝置，還包括該第一佈線與該電極之間的絕緣體，其中該絕緣體具有藉由加熱釋放氫的物性。
  4. 根據申請專利範圍第2項之半導體裝置，其中該電極在設置該第一絕緣膜的條件下維持表面導電性。
  5. 根據申請專利範圍第2項之半導體裝置，其中該電極為以下中的任一個：(1)不容易被氧化的金屬或合金；(2)金屬或合金，該金屬或合金的氧化物具有導電性；(3)導電金屬氧化物；(4)金屬或合金，該金屬或合金的氧化物與該第一佈線的氧化物相比容易被還原；以及(5)在被氧化時氣化並在其表面不形成絕緣性化合物的導電材料。
  6. 根據申請專利範圍第2項之半導體裝置，還包括隔著第二絕緣膜面對該電極並在與該第一佈線大致相同的方向上延伸的第二佈線，其中該第一電容器使用該電極、該第二佈線及該第二 絕緣膜形成。
  7. 根據申請專利範圍第2項之半導體裝置，其中該第一絕緣膜是藉由在對該第一佈線施加與施加到該電極的電位不同的電位的狀態下的氧化而形成的氧化物。
  8. 根據申請專利範圍第1項之半導體裝置，其中該第二電晶體及該第四電晶體都包含金屬氧化物。
  9. 根據申請專利範圍第2項之半導體裝置，其中該第二電晶體及該第四電晶體都包含金屬氧化物。
  10. 一種半導體裝置的製造方法，包括如下步驟：層疊電極和第一佈線並形成貫通該電極及該第一佈線的第一孔；形成貫通該第一佈線的第二孔；使面對該第一孔的該第一佈線的表面氧化；在該第一孔中形成第一半導體；在面對該第二孔的該電極的側面形成第三絕緣膜；以及以與該第三絕緣膜重疊的方式形成第二半導體。
TW106139246A 2016-11-17 2017-11-14 半導體裝置及製造半導體裝置的製造方法 TWI755446B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-224037 2016-11-17
JP2016224037 2016-11-17

Publications (2)

Publication Number Publication Date
TW201834219A TW201834219A (zh) 2018-09-16
TWI755446B true TWI755446B (zh) 2022-02-21

Family

ID=62146211

Family Applications (3)

Application Number Title Priority Date Filing Date
TW111149125A TWI826197B (zh) 2016-11-17 2017-11-14 半導體裝置
TW111103084A TWI792888B (zh) 2016-11-17 2017-11-14 半導體裝置及製造半導體裝置的製造方法
TW106139246A TWI755446B (zh) 2016-11-17 2017-11-14 半導體裝置及製造半導體裝置的製造方法

Family Applications Before (2)

Application Number Title Priority Date Filing Date
TW111149125A TWI826197B (zh) 2016-11-17 2017-11-14 半導體裝置
TW111103084A TWI792888B (zh) 2016-11-17 2017-11-14 半導體裝置及製造半導體裝置的製造方法

Country Status (4)

Country Link
US (3) US10692869B2 (zh)
JP (3) JP6974130B2 (zh)
TW (3) TWI826197B (zh)
WO (1) WO2018092003A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020043119A (ja) * 2018-09-06 2020-03-19 キオクシア株式会社 半導体装置
US10910399B2 (en) 2019-03-14 2021-02-02 Macronix International Co., Ltd. Three dimensional memory device and method for fabricating the same
TWI681550B (zh) * 2019-03-14 2020-01-01 旺宏電子股份有限公司 立體記憶體元件及其製作方法
CN114303242A (zh) 2019-08-28 2022-04-08 美光科技公司 具有双晶体管存储器单元及存取线路板的存储器装置
JP2021040028A (ja) 2019-09-03 2021-03-11 キオクシア株式会社 半導体記憶装置、及び半導体記憶装置の製造方法
KR20210063111A (ko) 2019-11-22 2021-06-01 삼성전자주식회사 반도체 메모리 소자 및 그 제조 방법
KR20220077741A (ko) 2020-12-02 2022-06-09 삼성전자주식회사 반도체 메모리 소자
JP2022147872A (ja) 2021-03-23 2022-10-06 キオクシア株式会社 半導体記憶装置
TWI775491B (zh) * 2021-06-15 2022-08-21 力晶積成電子製造股份有限公司 電晶體結構與記憶體結構
JP2023001826A (ja) 2021-06-21 2023-01-06 キオクシア株式会社 半導体記憶装置
CN115568206A (zh) * 2021-07-02 2023-01-03 长鑫存储技术有限公司 存储单元及其制备方法、存储器及其制备方法
WO2023209484A1 (ja) * 2022-04-28 2023-11-02 株式会社半導体エネルギー研究所 半導体装置
TWI843477B (zh) * 2023-03-13 2024-05-21 華邦電子股份有限公司 記憶體結構及其製造方法
CN116801623B (zh) * 2023-08-07 2024-05-24 北京超弦存储器研究院 存储单元、存储器及其制造方法、电子设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201225107A (en) * 2010-09-02 2012-06-16 Semiconductor Energy Lab Driving method of semiconductor device
TW201234365A (en) * 2011-01-26 2012-08-16 Semiconductor Energy Lab Memory device and semiconductor device
US20130070506A1 (en) * 2011-09-15 2013-03-21 Elpida Memory Inc. Semiconductor device having stacked layers
US20150357473A1 (en) * 2012-03-05 2015-12-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device
TW201619960A (zh) * 2009-11-27 2016-06-01 半導體能源研究所股份有限公司 半導體裝置

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100621628B1 (ko) * 2004-05-31 2006-09-19 삼성전자주식회사 비휘발성 기억 셀 및 그 형성 방법
JP2009246383A (ja) 2009-07-17 2009-10-22 Renesas Technology Corp 半導体装置
KR101698193B1 (ko) 2009-09-15 2017-01-19 삼성전자주식회사 3차원 반도체 메모리 장치 및 그 제조 방법
KR101448908B1 (ko) 2009-11-20 2014-10-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011077967A1 (en) 2009-12-25 2011-06-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102001820B1 (ko) 2010-03-19 2019-07-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치 구동 방법
KR101884031B1 (ko) 2010-04-07 2018-07-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기억 장치
KR101140079B1 (ko) * 2010-07-13 2012-04-30 에스케이하이닉스 주식회사 수직형 트랜지스터를 포함하는 반도체 소자 및 그 형성방법
KR101850567B1 (ko) 2010-07-16 2018-04-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI664631B (zh) 2010-10-05 2019-07-01 日商半導體能源研究所股份有限公司 半導體記憶體裝置及其驅動方法
TWI619230B (zh) 2011-01-14 2018-03-21 半導體能源研究所股份有限公司 半導體記憶裝置
KR20130020333A (ko) * 2011-08-19 2013-02-27 삼성전자주식회사 수직형 채널 트랜지스터를 포함하는 반도체 소자 및 그 제조 방법
US9312257B2 (en) 2012-02-29 2016-04-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6224931B2 (ja) * 2012-07-27 2017-11-01 株式会社半導体エネルギー研究所 半導体装置
US9112460B2 (en) 2013-04-05 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Signal processing device
TWI664731B (zh) 2013-05-20 2019-07-01 半導體能源研究所股份有限公司 半導體裝置
TWI549228B (zh) * 2014-01-29 2016-09-11 華亞科技股份有限公司 動態隨機存取記憶體單元及其製作方法
JP6333580B2 (ja) 2014-03-07 2018-05-30 株式会社半導体エネルギー研究所 半導体装置
KR20160012544A (ko) * 2014-07-24 2016-02-03 에스케이하이닉스 주식회사 반도체 소자
KR102352633B1 (ko) 2014-07-25 2022-01-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발진 회로 및 그것을 포함하는 반도체 장치
JP2016225614A (ja) 2015-05-26 2016-12-28 株式会社半導体エネルギー研究所 半導体装置
JP2016225613A (ja) 2015-05-26 2016-12-28 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の駆動方法
WO2018044454A1 (en) * 2016-08-31 2018-03-08 Micron Technology, Inc. Memory cells and memory arrays
US9966127B2 (en) * 2016-10-12 2018-05-08 Micron Technology, Inc. Compensating for variations in selector threshold voltages
US11251227B2 (en) * 2017-03-31 2022-02-15 Intel Corporation Fully self-aligned cross grid vertical memory array
TWI648883B (zh) 2018-02-14 2019-01-21 友達光電股份有限公司 微型發光裝置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201619960A (zh) * 2009-11-27 2016-06-01 半導體能源研究所股份有限公司 半導體裝置
TW201225107A (en) * 2010-09-02 2012-06-16 Semiconductor Energy Lab Driving method of semiconductor device
TW201234365A (en) * 2011-01-26 2012-08-16 Semiconductor Energy Lab Memory device and semiconductor device
US20130070506A1 (en) * 2011-09-15 2013-03-21 Elpida Memory Inc. Semiconductor device having stacked layers
US20150357473A1 (en) * 2012-03-05 2015-12-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device

Also Published As

Publication number Publication date
TW202220189A (zh) 2022-05-16
TW201834219A (zh) 2018-09-16
US20200312851A1 (en) 2020-10-01
US10692869B2 (en) 2020-06-23
JP7307781B2 (ja) 2023-07-12
JP6974130B2 (ja) 2021-12-01
TW202315063A (zh) 2023-04-01
TWI792888B (zh) 2023-02-11
US20190259761A1 (en) 2019-08-22
JP2022028720A (ja) 2022-02-16
US12075635B2 (en) 2024-08-27
JP2023134540A (ja) 2023-09-27
US20210335788A1 (en) 2021-10-28
JP2018085508A (ja) 2018-05-31
TWI826197B (zh) 2023-12-11
WO2018092003A1 (en) 2018-05-24
US11063047B2 (en) 2021-07-13

Similar Documents

Publication Publication Date Title
TWI755446B (zh) 半導體裝置及製造半導體裝置的製造方法
JP7150940B2 (ja) 半導体装置
JP2023178501A (ja) 半導体装置
US8513773B2 (en) Capacitor and semiconductor device including dielectric and N-type semiconductor
US20190311756A1 (en) Memory Cells And Arrays Of Elevationally-Extending Strings Of Memory Cells
TWI469271B (zh) 記憶體單元及儲存資訊之方法
TW201431073A (zh) 半導體裝置
US11869803B2 (en) Single crystalline silicon stack formation and bonding to a CMOS wafer
US12058871B2 (en) Semiconductor device including ferroelectric layer and metal particles embedded in metal-organic framework layer
US11164889B2 (en) Integrated assemblies having ferroelectric transistors with heterostructure active regions
US10685983B2 (en) Transistor, semiconductor device, and electronic device
WO2023161755A1 (ja) 記憶装置