TWI623103B - 橫向擴散金屬氧化物半導體電晶體及其製作方法 - Google Patents
橫向擴散金屬氧化物半導體電晶體及其製作方法 Download PDFInfo
- Publication number
- TWI623103B TWI623103B TW105143506A TW105143506A TWI623103B TW I623103 B TWI623103 B TW I623103B TW 105143506 A TW105143506 A TW 105143506A TW 105143506 A TW105143506 A TW 105143506A TW I623103 B TWI623103 B TW I623103B
- Authority
- TW
- Taiwan
- Prior art keywords
- gate
- region
- metal oxide
- oxide semiconductor
- semiconductor transistor
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 55
- 229910044991 metal oxide Inorganic materials 0.000 title claims abstract description 53
- 150000004706 metal oxides Chemical class 0.000 title claims abstract description 53
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 45
- 238000002955 isolation Methods 0.000 claims abstract description 42
- 238000000034 method Methods 0.000 claims description 16
- 239000000463 material Substances 0.000 claims description 15
- 230000003647 oxidation Effects 0.000 claims description 6
- 238000007254 oxidation reaction Methods 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 5
- 229920005591 polysilicon Polymers 0.000 claims description 5
- 229910052715 tantalum Inorganic materials 0.000 claims description 4
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 4
- 238000009792 diffusion process Methods 0.000 claims description 3
- 230000015556 catabolic process Effects 0.000 description 6
- 239000002019 doping agent Substances 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一種橫向擴散金屬氧化物半導體電晶體及其製作方法。橫向擴散金屬氧化物半導體電晶體包括基底、深井區、井區、隔離結構、閘極、閘介電層、第一摻雜區、第二摻雜區以及導電結構。深井區配置於基底中。隔離結構配置於基底中，以定義出第一主動區與第二主動區。井區配置於第一主動區中的深井區中。閘極配置於第一主動區中的基底上。閘介電層配置於閘極與基底之間。第一摻雜區配置於第一主動區中的井區中且位於閘極的一側。第二摻雜區配置於第二主動區中的深井區中。導電結構配置於隔離結構上、圍繞第二摻雜區，且與閘極連接。
Description
本發明是有關於一種半導體元件及其製作方法，且特別是有關於一種橫向擴散金屬氧化物半導體（lateral diffused metal oxide semiconductor，LDMOS）電晶體及其製作方法。
在目前的半導體元件中，橫向擴散金屬氧化物半導體電晶體由於其高功率、高電壓、高能量以及高頻率等特性而已被廣泛地採用。當LDMOS電晶體應用於高電壓元件時，因為需要有高的崩潰電壓，其必須避免元件產生累增崩潰（avalanche breakdown）現象。
然而，當元件的尺寸持續縮小時，LDMOS電晶體的鄰近汲極的區域容易因為接面崩潰電壓（junction breakdown voltage）過低而導致接面累增崩潰現象的產生。因此，如何有效地提高元件的崩潰電壓已得到業界的高度關注。
本發明提供一種橫向擴散金屬氧化物半導體電晶體，其中導電結構配置於鄰近汲極的隔離結構上。
本發明提供一種橫向擴散金屬氧化物半導體電晶體的製作方法，其將導電結構形成於鄰近汲極的隔離結構上。
本發明的橫向擴散金屬氧化物半導體電晶體包括基底、隔離結構、深井區、井區、閘極、閘介電層、第一摻雜區、第二摻雜區以及導電結構。所述隔離結構配置於所述基底中，以定義出第一主動區與第二主動區。所述深井區配置於所述基底中。所述井區配置於所述第一主動區中的所述深井區中。所述閘極配置於所述第一主動區中的所述基底上。所述閘介電層配置於所述閘極與所述基底之間。所述第一摻雜區配置於所述第一主動區中的所述井區中且位於所述閘極的一側。所述第二摻雜區配置於所述第二主動區中的所述深井區中。所述導電結構配置於所述隔離結構上、圍繞所述第二摻雜區，且與所述閘極連接。
在本發明的橫向擴散金屬氧化物半導體電晶體的一實施例中，上述導電結構的材料例如與所述閘極的材料相同。
在本發明的橫向擴散金屬氧化物半導體電晶體的一實施例中，上述導電結構的材料例如為多晶矽。
在本發明的橫向擴散金屬氧化物半導體電晶體的一實施例中，上述導電結構例如與所述閘極連成一體。
在本發明的橫向擴散金屬氧化物半導體電晶體的一實施例中，上述導電結構與所述第二摻雜區之間的距離例如介於0.5微米至3微米之間。
在本發明的橫向擴散金屬氧化物半導體電晶體的一實施例中，上述閘極例如延伸至所述閘極與所述第二摻雜區之間的所述隔離結構上。
在本發明的橫向擴散金屬氧化物半導體電晶體的一實施例中，上述隔離結構例如為矽局部氧化（local oxidation of silicon，LOCOS）結構或淺溝渠隔離（shallow trench isolation，STI）結構。
在本發明的橫向擴散金屬氧化物半導體電晶體的一實施例中，上述第一摻雜區作為源極，且所述第二摻雜區作為汲極。
在本發明的橫向擴散金屬氧化物半導體電晶體的一實施例中，上述深井區的導電類型例如與所述基底的導電類型不同。
本發明的橫向擴散金屬氧化物半導體電晶體的製作方法包括以下步驟：於基底中形成深井區；於基底中形成隔離結構，以定義出第一主動區與第二主動區；於所述第一主動區中的所述深井區中形成井區；於所述第一主動區中的所述基底上形成閘極；於所述閘極與所述基底之間形成閘介電層；於所述第一主動區中於所述閘極的一側的所述井區中形成第一摻雜區；於所述第二主動區中的所述深井區中形成第二摻雜區；於所述隔離結構上形成圍繞所述第二摻雜區的導電結構，且所述導電結構與所述閘極連接。
在本發明的橫向擴散金屬氧化物半導體電晶體的製作方法的一實施例中，上述導電結構的材料例如與所述閘極的材料相同。
在本發明的橫向擴散金屬氧化物半導體電晶體的製作方法的一實施例中，上述導電結構的材料例如為多晶矽。
在本發明的橫向擴散金屬氧化物半導體電晶體的製作方法的一實施例中，上述導電結構與所述閘極例如在同一個步驟中形成。
在本發明的橫向擴散金屬氧化物半導體電晶體的製作方法的一實施例中，上述導電結構與所述第二摻雜區之間的距離例如介於0.5微米至3微米之間。
在本發明的橫向擴散金屬氧化物半導體電晶體的製作方法的一實施例中，上述閘極例如延伸至所述閘極與所述第二摻雜區之間的所述隔離結構上。
在本發明的橫向擴散金屬氧化物半導體電晶體的製作方法的一實施例中，上述隔離結構例如為矽局部氧化結構或淺溝渠隔離結構。
在本發明的橫向擴散金屬氧化物半導體電晶體的製作方法的一實施例中，上述第一摻雜區作為源極，且所述第二摻雜區作為汲極。
在本發明的橫向擴散金屬氧化物半導體電晶體的製作方法的一實施例中，上述深井區的導電類型例如與所述基底的導電類型不同。
基於上述，在本發明中，導電結構配置於隔離結構上且圍繞元件的汲極。以此方式，在元件的操作過程中，導電結構可以有效地提高深井區與鄰近的基底之間的接面累增崩潰電壓。此外，由於導電結構與閘極是在同一個步驟中形成，因此，不需要額外的生產成本與製程步驟。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1A至圖1B為依據本發明實施例所繪示的橫向擴散金屬氧化物半導體電晶體的製作流程的上視示意圖。圖2A至圖2B為依據圖1A至圖1B中的I-I剖線所繪示的橫向擴散金屬氧化物半導體電晶體的製作流程剖面示意圖。在本實施例中，元件的導電類型僅為示例性的，並非用以限定本發明。舉例來說，在本實施例中，某一個元件的導電類型為p型，但在其他實施例中，此元件的導電類型可為n型。
首先，請同時參照圖1A與圖2A，於基底100中形成深井區102。基底100例如是p型矽基底，深井區102例如是n型深井區。深井區102的形成方法例如是對基底100進行離子植入製程，將n型摻質（例如，磷或砷）植入基底100中。然後，於基底100中形成隔離結構104。在本實施例中，隔離結構104例如是矽局部氧化結構，但本發明不限於此。在其他實施例中，隔離結構104也可以是淺溝渠隔離結構。在本實施例中，隔離結構104於基底100中定義出主動區100a與主動區100b。隔離結構104圍繞主動區100a與主動區100b。之後，於主動區100a中的深井區102中形成井區106。井區106例如是p型井區。井區106的形成方法例如是將p型摻質（例如，硼）植入深井區102中。此外，井區106的深度小於深井區102的深度。
接著，請同時參照圖1B與圖2B，於主動區100a中的基底100上依序形成閘介電層108以及閘極110。此外，在形成閘極110時，同時於主動區100b的周圍的隔離結構104上形成與閘極110連接的導電結構112。閘介電層108、閘極110與導電結構112的形成方法描述如下。首先，進行氧化製程，以於主動區100a中的基底100上形成氧化層。然後，進行沉積製程，以於主動區100a與主動區100b中的基底100上形成導電層，且導電層覆蓋隔離結構104。在本實施例中，導電層例如為多晶矽層。之後，進行圖案化製程，移除部分的氧化層與導電層。
在本實施例中，在進行上述的圖案化製程之後，所形成的閘極110除了位於主動區100a中的基底100上之外，還延伸至鄰近的隔離結構104上，但本發明不限於此。在其他實施例中，閘極110可以是僅形成於主動區100a中的基底100上。此外，由於閘極110與導電結構112是藉由對導電層進行圖案化製程所定義出來的，因此閘極110與導電結構112具有相同的材料與相同的厚度。換句話說，在本實施例中，不需額外增加製程步驟即可於主動區100b的周圍的隔離結構104上形成與閘極110連接的導電結構112。更具體地說，用單一個光罩（photomask）即可同時定義閘極110與導電結構112。因此，不需要額外的生產成本與複雜的製程步驟。
之後，在主動區100a中於閘極110旁的基底100中形成摻雜區114a，以及於主動區100b中形成摻雜區114b，以完成本實施例的橫向擴散金屬氧化物半導體電晶體10的製作。在本實施例中，摻雜區114a與摻雜區114b為n型摻雜區，其摻雜濃度大於深井區102的摻雜濃度，且其深度小於井區106的深度。摻雜區114a與摻雜區114b的形成方法例如是以閘極110與隔離結構104作為罩幕，進行離子植入製程，將n型摻質（例如，磷或砷）植入基底100中。摻雜區114a與摻雜區114b可分別作為橫向擴散金屬氧化物半導體電晶體10的源極與汲極。
在橫向擴散金屬氧化物半導體電晶體10中，導電結構112形成於隔離結構104上且圍繞摻雜區114b（例如，汲極），因此在橫向擴散金屬氧化物半導體電晶體10的操作過程中，導電結構112可以有效地提高深井區102與鄰近的基底100之間的接面崩潰電壓。另一方面，當元件的尺寸持續縮小時，藉由配置本發明導電結構112的方式可有效地將深井區102與鄰近的基底100之間的接面崩潰電壓維持在所需的位準。
在本實施例中，導電結構112與摻雜區114b之間的距離D例如介於0.5微米至3微米之間，如圖1B與圖2B所示。在一實施例中，摻雜區114b可為（例如但不限於）長方形摻雜區，且長方形摻雜區的長邊或短邊至導電結構112的邊緣的距離均相同，如圖1B所示，但本發明並不以此為限。在另一實施例中，依設計需求，長方形摻雜區的長邊或短邊至導電結構112的邊緣的距離可不相同。
在一實施例中，導電結構112與摻雜區114b之間的距離D可為（例如但不限於）約0.5微米、1.0微米、1.5微米、2.0微米、2.5微米、3.0微米，包括任意兩個前述數值之間的任何範圍。當導電結構112與摻雜區114b之間的距離D大於3微米時，將無法有效地提高元件的接面崩潰電壓。當導電結構112與摻雜區114b之間的距離D小於0.5微米時，導電結構112則無法有效地提高深井區102與鄰近的基底100之間的接面崩潰電壓。特別一提的是，上述導電結構112與摻雜區114b之間的距離D的數值會隨元件的尺寸、操作變壓、深井區的尺寸等而改變，並非用以限定本發明。
在上述實施例中，是以將導電結構112形成於隔離結構104上且圍繞橫向擴散金屬氧化物半導體電晶體10的摻雜區114b（例如，汲極）為例來說明之，但並不用以限定本發明。本領域具有通常知識者應了解，本發明的觀念可應用於橫向擴散金屬氧化物半導體電晶體10之外的各種金屬氧化物半導體電晶體結構。更具體地說，只要是提供在隔離結構上且電性耦合至閘極以提高崩潰電壓的導電結構，均落入本發明的範疇內。
此外，在本實施例中，導電結構112與閘極110具有相同的材料且彼此連成一體，但本發明不限於此。在其他實施例中，視實際需求，導電結構112與閘極110也可以是具有不同材料，或是在不同製程步驟中形成。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10‧‧‧橫向擴散金屬氧化物半導體電晶體
100‧‧‧基底
100a、100b‧‧‧主動區
102‧‧‧深井區
104‧‧‧隔離結構
106‧‧‧井區
108‧‧‧閘介電層
110‧‧‧閘極
112‧‧‧導電結構
114a、114b‧‧‧摻雜區
D‧‧‧距離
圖1A至圖1B為依據本發明實施例所繪示的橫向擴散金屬氧化物半導體電晶體的製作流程的上視示意圖。 圖2A至圖2B為依據圖1A至圖1B中的I-I剖線所繪示的橫向擴散金屬氧化物半導體電晶體的製作流程剖面示意圖。
Claims (16)
- 一種橫向擴散金屬氧化物半導體電晶體，包括：基底；深井區，配置於所述基底中；隔離結構，配置於所述基底中，以定義出第一主動區與第二主動區；井區，配置於所述第一主動區中的所述深井區中；閘極，配置於所述第一主動區中的所述基底上；閘介電層，配置於所述閘極與所述基底之間；第一摻雜區，配置於所述第一主動區中的所述井區中且位於所述閘極的一側；第二摻雜區，配置於所述第二主動區中的所述深井區中；以及導電結構，配置於所述隔離結構上、圍繞所述第二摻雜區，且與所述閘極連接，其中所述導電結構與所述第二摻雜區之間的距離介於0.5微米至3微米之間。
- 如申請專利範圍第1項所述的橫向擴散金屬氧化物半導體電晶體，其中所述導電結構的材料與所述閘極的材料相同。
- 如申請專利範圍第1項所述的橫向擴散金屬氧化物半導體電晶體，其中所述導電結構的材料包括多晶矽。
- 如申請專利範圍第1項所述的橫向擴散金屬氧化物半導體電晶體，其中所述導電結構與所述閘極連成一體。
- 如申請專利範圍第1項所述的橫向擴散金屬氧化物半導體電晶體，其中所述閘極延伸至所述閘極與所述第二摻雜區之間的所述隔離結構上。
- 如申請專利範圍第1項所述的橫向擴散金屬氧化物半導體電晶體，其中所述隔離結構包括矽局部氧化結構或淺溝渠隔離結構。
- 如申請專利範圍第1項所述的橫向擴散金屬氧化物半導體電晶體，其中所述第一摻雜區作為源極，且所述第二摻雜區作為汲極。
- 如申請專利範圍第1項所述的橫向擴散金屬氧化物半導體電晶體，其中所述深井區的導電類型與所述基底的導電類型不同。
- 一種橫向擴散金屬氧化物半導體電晶體的製作方法，包括：於基底中形成深井區；於所述基底中形成隔離結構，以定義出第一主動區與第二主動區；於所述第一主動區中的所述深井區中形成井區；於所述第一主動區中的所述基底上形成閘極；於所述閘極與所述基底之間形成閘介電層；於所述第一主動區中於所述閘極的一側的所述井區中形成第一摻雜區； 於所述第二主動區中的所述深井區中形成第二摻雜區；以及於所述隔離結構上形成圍繞所述第二摻雜區的導電結構，且所述導電結構與所述閘極連接，其中所述導電結構與所述第二摻雜區之間的距離介於0.5微米至3微米之間。
- 如申請專利範圍第9項所述的橫向擴散金屬氧化物半導體電晶體的製作方法，其中所述導電結構的材料與所述閘極的材料相同。
- 如申請專利範圍第9項所述的橫向擴散金屬氧化物半導體電晶體的製作方法，其中所述導電結構的材料包括多晶矽。
- 如申請專利範圍第9項所述的橫向擴散金屬氧化物半導體電晶體的製作方法，其中所述導電結構與所述閘極在同一個步驟中形成。
- 如申請專利範圍第9項所述的橫向擴散金屬氧化物半導體電晶體的製作方法，其中所述閘極延伸至所述閘極與所述第二摻雜區之間的所述隔離結構上。
- 如申請專利範圍第9項所述的橫向擴散金屬氧化物半導體電晶體的製作方法，其中所述隔離結構包括矽局部氧化結構或淺溝渠隔離結構。
- 如申請專利範圍第9項所述的橫向擴散金屬氧化物半導體電晶體的製作方法，其中所述第一摻雜區作為源極，且所述第二摻雜區作為汲極。
- 如申請專利範圍第9項所述的橫向擴散金屬氧化物半導 體電晶體的製作方法，其中所述深井區的導電類型與所述基底的導電類型不同。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW105143506A TWI623103B (zh) | 2016-12-28 | 2016-12-28 | 橫向擴散金屬氧化物半導體電晶體及其製作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW105143506A TWI623103B (zh) | 2016-12-28 | 2016-12-28 | 橫向擴散金屬氧化物半導體電晶體及其製作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI623103B true TWI623103B (zh) | 2018-05-01 |
| TW201824562A TW201824562A (zh) | 2018-07-01 |
Family
ID=62951421
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW105143506A TWI623103B (zh) | 2016-12-28 | 2016-12-28 | 橫向擴散金屬氧化物半導體電晶體及其製作方法 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI623103B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI415633B (zh) * | 2006-04-20 | 2013-11-21 | Shinetsu Chemical Co | Solid preparations containing enteric solid dispersions |
| TW201603288A (zh) * | 2014-07-07 | 2016-01-16 | 漢磊科技股份有限公司 | 橫向雙擴散金氧半導體元件及減少表面電場的結構 |
-
2016
- 2016-12-28 TW TW105143506A patent/TWI623103B/zh active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI415633B (zh) * | 2006-04-20 | 2013-11-21 | Shinetsu Chemical Co | Solid preparations containing enteric solid dispersions |
| TW201603288A (zh) * | 2014-07-07 | 2016-01-16 | 漢磊科技股份有限公司 | 橫向雙擴散金氧半導體元件及減少表面電場的結構 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201824562A (zh) | 2018-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7741659B2 (en) | Semiconductor device | |
| US8530931B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP5925740B2 (ja) | トンネル電界効果トランジスタ | |
| CN106531780B (zh) | Mos变容管以及包括mos变容管的半导体集成设备 | |
| TWI614892B (zh) | 高壓元件及其製造方法 | |
| TW201405819A (zh) | 半導體裝置及其製造方法 | |
| US8450808B1 (en) | HVMOS devices and methods for forming the same | |
| US8841723B2 (en) | LDMOS device having increased punch-through voltage and method for making same | |
| JP2011210901A (ja) | デプレッション型ｍｏｓトランジスタ | |
| US10141398B1 (en) | High voltage MOS structure and its manufacturing method | |
| JP2014086723A (ja) | 高電圧ダイオード | |
| JP2010153762A (ja) | 半導体装置およびその製造方法 | |
| TW201314905A (zh) | 一種橫向擴散金屬氧化物半導體裝置的製作方法 | |
| US9947783B2 (en) | P-channel DEMOS device | |
| US20120161235A1 (en) | Electrostatic discharge protection device and manufacturing method thereof | |
| US10522663B2 (en) | Integrated JFET structure with implanted backgate | |
| JP2014022487A (ja) | 半導体装置 | |
| TWI623103B (zh) | 橫向擴散金屬氧化物半導體電晶體及其製作方法 | |
| US9899513B1 (en) | Lateral diffused metal oxide semiconductor transistor and manufacturing method thereof | |
| TWI401801B (zh) | 增加擊穿防護電壓之橫向擴散金屬氧化物半導體元件與製作方法 | |
| TW202021132A (zh) | 橫向擴散金氧半導體裝置 | |
| US9397191B2 (en) | Methods of making a self-aligned channel drift device | |
| TW201535738A (zh) | 半導體裝置及其製造方法 | |
| TWI765111B (zh) | 場效電晶體及其製造方法 | |
| US9608109B1 (en) | N-channel demos device |