[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

TWI694309B - 半導體裝置的形成方法 - Google Patents

半導體裝置的形成方法 Download PDF

Info

Publication number
TWI694309B
TWI694309B TW107130136A TW107130136A TWI694309B TW I694309 B TWI694309 B TW I694309B TW 107130136 A TW107130136 A TW 107130136A TW 107130136 A TW107130136 A TW 107130136A TW I694309 B TWI694309 B TW I694309B
Authority
TW
Taiwan
Prior art keywords
photoresist layer
area
forming
layer
developed
Prior art date
Application number
TW107130136A
Other languages
English (en)
Other versions
TW201921123A (zh
Inventor
蘇煜中
鄭雅如
張慶裕
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201921123A publication Critical patent/TW201921123A/zh
Application granted granted Critical
Publication of TWI694309B publication Critical patent/TWI694309B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0275—Photolithographic processes using lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

在半導體裝置的形成方法中，形成第一光阻層於具有多個下方結構的基板上。以射線曝光第一光阻層。以顯影溶液顯影曝光的第一光阻層。形成平坦化層於顯影的第一光阻層上。下方結構包括多個凹陷部份，且凹陷部份的一部份未填有顯影的第一光阻層。

Description

半導體裝置的形成方法
本發明實施例關於半導體積體電路的形成方法，更特別關於使不平坦的圖案平坦化的方法。
半導體產業進展至奈米技術製程節點，以求更高的裝置密度、更高效能、與更低成本時，來自製作與設計的挑戰也變得更大。微影步驟為半導體製程中的關鍵步驟之一。在微影步驟中，下方結構是否平坦很重要，因為微影步驟中的聚焦容忍度很小。綜上所述，必需使不平坦的下方結構平坦化。
本發明一實施例提供之半導體裝置的形成方法，包括：形成第一光阻層於具有多個下方結構的基板上；以射線曝光第一光阻層；以顯影溶液顯影曝光的第一光阻層；以及形成平坦化層於顯影的第一光阻層上，其中下方結構包括多個凹陷部份，以及凹陷部份的部份未填有顯影的第一光阻層。
本發明一實施例提供之半導體裝置的形成方法，包括：形成光阻層於具有目標區的基板上，且目標區具有多個下方結構；以射線曝光光阻層；以顯影溶液顯影曝光的光阻層；形成平坦化層於顯影的光阻層上，其中下方結構包括多個凹陷部份；顯影的光阻層之頂部高於下方結構的頂部；以及目標區中之顯影的光阻層具有體積Ve，形成光阻層之前的目標區 中的凹陷部份具有體積Vi，且0.9Vi<Ve<1.1Vi。
本發明一實施例提供之半導體裝置的形成方法，包括：以第一圖案化步驟形成多個下方結構，且第一圖案化步驟包括採用第一光罩的微影步驟與蝕刻步驟；形成光阻層於下方結構上；以第二圖案化步驟形成多個第一平坦化圖案於光阻層上，且第二圖案化步驟包括採用第二光罩的微影步驟；以及形成第二平坦化層於第一平坦化圖案上，其中第二平坦化層之組成為有機材料，以及基板上相關的區域中的第二光罩之不透明區比例，隨著相關的區域中的第一光罩之不透明區比例而改變。
A1‧‧‧第一區
A2‧‧‧第二區
A3‧‧‧第三區
A4‧‧‧第四區
A5‧‧‧第五區
D1‧‧‧深度
L1、L2‧‧‧寬度
T1、T2、T3、T4‧‧‧厚度
10‧‧‧下方層
20‧‧‧下方結構
22‧‧‧第一凹陷部份
24‧‧‧第二凹陷部份
25‧‧‧接點孔
25:凹陷部份
30:第一光阻層
32、34:顯影的第一光阻層
40:第二平坦化層
50:第三平坦化層
60:第二光阻層
65:圖案
圖1A、1B、1C、1D、與1E係本發明實施例中，依序形成半導體裝置的製程之多種階段的剖視圖。
圖2A與2B係本發明實施例中，依序形成半導體裝置的製程之多種階段的平面圖。
圖3A與3B係本發明實施例中，依序形成半導體裝置的製程之多種階段的平面圖。
圖4A與4B係本發明實施例中，依序形成半導體裝置的製程之多種階段的平面圖。
圖5A與5B係本發明實施例中，依序形成半導體裝置的製程之多種階段的平面圖。
圖6A、6B、與6C係本發明實施例中，依序形成半導體裝置的製程之多種階段的剖視圖。
圖7A係本發明實施例的圖案密度圖。
圖7B係本發明實施例的虛置圖案圖。
下述內容提供的不同實施例可實施本發明的不同結構。特定構件與排列的實施例係用以簡化而非侷限本發明實施例。舉例來說，形成第一構件於第二構件上的敘述包含兩者直接接觸，或兩者之間隔有其他額外構件而非直接接觸。可由不同比例任意繪示多種結構，使圖式簡化且清楚。
此外，空間性的相對用語如「下方」、「其下」、「較下方」、「上方」、「較上方」、或類似用語可用於簡化說明某一元件與另一元件在圖示中的相對關係。空間性的相對用語可延伸至以其他方向使用之元件，而非侷限於圖示方向。元件亦可轉動90°或其他角度，因此方向性用語僅用以說明圖示中的方向。此外，用語「...之組成為」的意思可為「包括」或「由...組成」。
半導體裝置包含內連線結構，其包括多個內連線圖案(線路)層。內連線圖案(線路)層具有導電圖案與多個接點孔/通孔，用於連接半導體晶片(晶粒)的一部份/結構至晶片的另一部份/結構。在多種實施例中，內連線與通孔結構的組成為導電材料如金屬，且半導體裝置包括多個內連線層。
不同層中的內連線層圖案亦經由垂直延伸於一或多個內連線層之間的通孔彼此耦接。在一些實施例中，內連線層圖案耦接至外部結構，且代表位元線、訊號線、字元線、與多種輸入/輸出連接物。在本發明一些實施例中，每一內連線 結構的形成方法為鑲嵌製程，其沉積金屬間介電材料層、形成溝槽與通孔、將導電材料(如銅、鋁、或多種合金)填入溝槽與通孔、並以化學機械研磨平坦化表面。在其他實施例中，可採用其他圖案化技術形成內連線結構。由於光微影製程的解析度限制，可採用多重圖案化微影製程形成緊密配置的內連線及/或通孔。
在微影步驟中，下方層/結構的平坦性很關鍵，因為聚焦容忍度小。綜上所述，當下方層/結構不平坦，則需在形成光阻前先以一或多道平坦化層使不平坦的下方層/結構平坦化。
圖1A至1E係本發明實施例中，依序形成半導體裝置的製程之多種階段的剖視圖。圖2A與2B係本發明實施例中，依序形成半導體裝置的製程之多種階段的平面圖。應理解的是，在圖1A至1E所示的製程之前、之中、與之後可進行額外步驟，且其他實施例的方法可取代或省略一些下述步驟。步驟與製程的順序可調換。
如圖1A所示，下方結構20位於下方層10上。在一些實施例中，下方層10為基板。在其他實施例中，下方層10為絕緣材料層。在一實施例中，基板為矽基板。另一方面，基板可包含另一半導體元素如鍺；半導體化合物如IV-IV族半導體化合物如碳化矽或矽緒、III-V族半導體化合物如砷化鎵、磷化鎵、氮化鎵、磷化銦、砷化銦、銻化銦、磷砷化鎵、氮化鋁鎵、砷化鋁銦、砷化鋁鎵、砷化鎵銦、磷化鎵銦、及/或磷砷化鎵銦；或上述之組合。非晶基板如非晶矽或非晶碳化矽，或絕緣 材料如氧化矽亦可作為基板。基板可包含多種區域，其可適當地摻雜雜質(如p型或n型導電性的雜質)。
下方結構20包含多種裝置、結構、層狀物、及/或單元。下方裝置的例子可包含靜態隨機存取記憶體及/或其他邏輯電路、被動構件(如電阻、電容、或電感)、或主動構件(如p型通道場效電晶體、n型通道場效電晶體、金氧半場效電晶體、或互補式金氧半場效電晶體，比如鰭狀場效電晶體、雙極性電晶體、高壓電晶體、高頻電晶體、其他記憶體、或上述之組合)。半導體裝置可包含內連線的多個半導體裝置(如電晶體)。然而應理解的是，本發明並不限於特定種類的裝置。層間介電層包含氧化矽、氮化矽、氮氧化矽、碳氮氧化矽、摻雜氟的矽酸鹽玻璃、低介電常數材料、或任何其他合適的介電材料。層間介電層的形成方法可為化學氣相沉積或其他合適的成膜製程。可對層間介電層進行平坦化製程，比如回蝕刻製程及/或化學機械研磨製程。
即使在形成層間介電層之後，下方結構20通常具有不平坦的形貌，其包含凸起部份(凸起物、台地、及/或丘地)及/或凹陷部份(如凹部、陷落處、溝槽、開口、洞及/或空間)，如圖1A所示。此外，不同區域的凹陷部份比例不同。
以圖1A與2A為例，基板包含第一區A1、第二區A2、與第三區A3。圖2A為圖1A的平面圖(上視圖或佈局圖)。在第一區A1(高的平坦區)中，凹陷部份相對於第一區A1的所有面積之比例(圖案比例PD)為0%，即沒有凹陷部份(PD=0)。在第三區A3(低的平坦區)中，凹陷部份相對於第三區A3的所有面積 之比例為100%(PD=1)，即全部都是凹陷部份(沒有凸起部份)。在第二區A2中，凹陷部份相對於第二區A2的所有面積之比例大於0%且小於100%(0<PD<1)。值得注意的是，「凹陷」的定義相對於下方結構的上表面，而「凸起」的定義相對於下方層10的上表面(或下方結構20的底部)。
圖1A與2A顯示三個區域如第一區A1、第二區A2、與第三區A3，但實施例不限於此設置。在一些實施例中，0<PD<1的區域可不只一個。此外，一些實施例在第一區A1與第二區A2之間可具有一或多個額外區域，及/或在第二區A2與第三區A3之間可具有一或多個額外區域。這些區域可定義為在平面圖中具有微米等級的面積，比如10μm×10μm或100μm×100μm。
如圖1A所示，下方結構的凹陷部份具有深度D1(即凸起部份的高度)。雖然不同凹陷部份的深度不一定相同，但假定凹陷部份具有相同的深度D1。在一些實施例中，D1可定義為目標區域中的凹陷部份之平均深度。
如圖1B所示，形成第一光阻層30於下方結構上以作為第一平坦化層。由於圖案密度PD不同，第一光阻層30的厚度也隨之改變。舉例來說，第一區A1中的第一光阻層30在凸起部份上具有厚度T1，第二區A2中的第一光阻層30自下方層10的表面具有厚度T2，而第三區A3中的第一光阻層30自下方層10的表面具有厚度T3。在一些實施例中，厚度T2>厚度T1，且厚度T2>厚度T3。在一些實施例中，厚度T2>厚度T3>厚度T1。第一光阻層30可為正光阻或負光阻。第一光阻層30可為化學放大 光阻，其包含聚合物、酸活性分子、光酸產生劑、淬息劑、發色團、交聯劑、及/或溶劑。第一光阻層30可旋轉塗佈至下方層10上，並進行預烘烤步驟。
在形成第一光阻層30之後，以穿過光罩的能量束曝光第一光阻層30。能量束包含g線紫外線(436nm)、i線紫外線(365nm)、氟化氪準分子雷射(245nm)、氟化氬準分子雷射(193nm)、極紫外線(13.5nm)、或電子束。
接著如圖1C所示，以適當的顯影溶液顯影曝光後的第一光阻層30。在一些實施例中，鹼性溶液如氫氧化四甲基銨可作為正型光阻的顯影劑。在顯影曝光後的第一光阻層30之後，進行曝光後烘烤。在一些實施例中，亦在顯影的第一光阻層32與34上進行紫外線硬化步驟。
在採用正型光阻時，曝光至曝光射線(光及/或能量束)之第一光阻層30的區域將溶於顯影溶液中。如圖1C與2B所示，第一區A1中未保留光阻圖案，即圖案密度(PD)為0。換言之，用於曝光中的光罩具有透明區對應第一區A1。與此相較，第三區A3中保留所有的第一光阻層30。在此狀況下，光罩亦具有不透明區對應第三區A3。在第二區A2中，形成第一光阻層30的圖案。在此狀況下，光罩亦具有不透明圖案與透明圖案對應第二區A2。
在採用負型光阻時，第一光阻層30中未曝光至曝光射線(如能量束)的區域將溶於顯影溶液中。在此狀況下，用於曝光中的光罩具有透明區對應第三區A3，以及不透明區對應第一區A1。此外若採用負型光阻，則負型光阻中的聚合物在曝 光後烘烤步驟中會產生交聯。
如圖1C所示，顯影的第一光阻層32並未填入凹陷部份的一部份。在一些實施例中，填入顯影的第一光阻層32與34的凹陷部份比例，取決於圖案密度PD。舉例來說，當圖案密度PD增加，則填入顯影的第一光阻層32與34的凹陷部份比例增加。
在一些實施例中，計算每一區域中凹陷部份的體積。由於塗佈第一光阻層30(見圖1A)，第一區A1中凹陷部份的體積V1I=0(即無凹陷部份)。第二區A2中凹陷部份的體積V2I=V×PD2×D1，其中V為取決於區域尺寸的常數，PD2為第二區A2的圖案密度。第三區A3中凹陷部份的體積V3I=V×PD3×D1，其中PD3為第三區A3的圖案密度。此處假定第一區A1、第二區A2、與第三區A3具有相同的區域尺寸。由於圖案密度PD2小於圖案密度PD3，因此體積V2I小於體積V3I。
在顯影第一光阻層30之後，第二區A2中顯影的第一光阻層32之體積V2E可計算如下：V2E=V×(PD21×D1+PD22×(T4-D1))，其中PD21為平面圖中相對於整個第二區A2之填有顯影的第一光阻層之凹陷部份的比例，PD22為平面圖中相對於整個第二區A2之顯影圖案的比例，且T4為凹陷部份中顯影的第一光阻層厚度。
在本發明一些實施例中，用於第二區A2的光罩設計為0.9<V2I/V2E<1.1。在其他實施例中，用於第二區A2的光罩設計為0.95<V2I/V2E<1.05。換言之，體積V2E實質上等於體積V2I，即第二區A2中顯影的第一光阻層體積設定為實質上等於 第二區A2中的凹陷部份體積。
同樣地，在第三區A3中，顯影的第一光阻層34的體積V3E設定為實質上等於第三區A3中凹陷部份的體積V3I。若第一光阻層顯影前的厚度T3等於顯影後的厚度T5，則V3I=V3E，或V3I/V3E=1。
此外在第一區A1中，顯影的第一光阻層之體積V1E設定為等於凹陷部份的體積V1I，且V1I=V1E=0。
在本發明實施例中，光罩設計為使顯影的光阻層符合V1I-V1E
Figure 107130136-A0202-12-0009-20
V2I-V2E
Figure 107130136-A0202-12-0009-21
V3I-V3E(
Figure 107130136-A0202-12-0009-22
0)，其中第二區A2中凹陷部份的一部份未填有顯影的第一光阻層。因此在第二區A2中，顯影的光阻層32之一些部份位於凹陷部份上，如圖1C與1D所示。在一些實施例中，凹陷部份具有寬度L1，顯影的第一光阻層32具有寬度L2，且寬度L2大於寬度L1。
若凹陷部份完全填有顯影的第一光阻層，且顯影的第一光阻層之上表面與下方結構(如凸起部份)的上表面齊平，顯影的第一光阻層之體積(如體積V2E)等於凹陷部份的體積(如體積V2I)。然而在本發明中，凹陷部份的一部份未填有顯影的第一光阻層。因此與未填滿的凹陷部份錯過之顯影的第一光阻的部份，位於下方結構的凸起部份上及/或下方結構的上表面上。
如圖1C、1D、與2B所示，顯影第一光阻層30，以形成顯影的第一光阻層32與34。之後如圖1E所示，形成第二平坦化層40於下方結構20與顯影的第一光阻層32與34上。
在一些實施例中，第二平坦化層40的組成為有機 材料。在這些實施例中，第二平坦化層40的組成為光阻。用於第二平坦化層40的光阻材料可與作為第一平坦化層的第一光阻層30相同或不同。
當第二平坦化層40為光阻層時，光阻層對能量束如g線紫外線(436nm)、i線紫外線(365nm)、氟化氪準分子雷射(245nm)、氟化氬準分子雷射(193nm)、極紫外線(13.5nm)、或電子束敏感。若第一平坦化層(如第一光阻層30)與第二平坦化層40為化學放大光阻時，則第一平坦化層(如第一光阻層30)與第二平坦化層40之間的聚合物結構、酸活性分子、光酸產生劑用量、淬息劑用量、發色團、交聯劑、與溶劑中至少一者不同。
第二平坦化層40不必以光微影製程圖案化。因此即使第二平坦化層40的組成為光阻，也不必以微影步驟(曝光與顯影)形成圖案於第二平坦化層40中。
在一些實施例中，第二平坦化層40的光學性質不同於第一光阻層30的光學性質。在這些實施例中，第二平坦化層40的組成為底抗反射塗層材料。在一些實施例中，第二平坦化層40包含旋轉塗佈碳材。
在一些實施例中，自下方層10(如基板)量測之第二平坦化層40的厚度，大於第一光阻層30的厚度。由於凹陷部份的一部份未填有第一光阻層30，第二平坦化層40可接觸下方層10。在一些實施例中，凸起部份(第一區A1中的高的平坦區)上的第二平坦化層40之厚度，小於第一光阻層30的厚度。
如前所述，光罩設計為讓顯影的光阻層符合ViI-ViE
Figure 107130136-A0202-12-0010-23
V2I-V2E
Figure 107130136-A0202-12-0010-24
V3I-V3E(
Figure 107130136-A0202-12-0010-25
0)，其中第二區A2中的凹陷部份的 一部份未填有顯影的光阻。這種作法所形成的第二平坦化層40可具有較高的平坦性。在一些實施例中，ViI-ViE=V2I-V2E=V3I-V3E=0。
圖2A與2B顯示本發明實施例中，顯影的第一光阻層30與下方結構20的圖案之平面圖。
如圖2A所示，下方結構20的圖案具有凹陷部份25，其包括沿著Y方向延伸的第一凹陷部份22與第二凹陷部份24。在形成顯影的第一光阻層30之後，第一光阻層30完全填入第一凹陷部份22但未填入第二凹陷部份24。第一光阻層30的一部份形成於第一凹陷部份22與第二凹陷部份24之間的凸起部份上。在一些實施例中，第一凹陷部份22與第二凹陷部份24的至少一者部份地填有第一光阻層30。換言之，顯影的第一光阻層30其沿著Y方向的圖案邊緣，位於第一凹陷部份22與第二凹陷部份24的至少一者之中間。
圖3A係本發明另一實施例中，顯影的第一光阻層30之圖案的平面圖。在此實施例中，第二凹陷部份24完全填有第一光阻層30，而第一凹陷部份22未填有第一光阻層30。
在圖2B與3A中，顯影的第一光阻層30包括線路與空間圖案，其具有與下方結構20之凹陷圖案相同的方向。在圖3B中，顯影的第一光阻層包括線路與空間圖案，其具有與下方結構20之凹陷圖案不同的方向(X方向)。在此狀況中，第二區A2中顯影的第一光阻層30之體積，實質上等於第二區A2中凹陷部份的體積。
圖4A係本發明實施例中，顯影的第一光阻層30之 圖案的平面圖。在圖4A中，顯影的第一光阻層30包括棋盤圖案。在此狀況中，第二區A2中顯影的第一光阻層30之體積，實質上等於第二區A2中凹陷部份的體積。
圖4B係本發明實施例中，顯影的第一光阻層30之圖案的平面圖。在圖4B中，顯影的第一光阻層30包含不同尺寸的棋盤圖案。在此狀況中，第二區A2中顯影的第一光阻層30之體積，實質上等於第二區A2中凹陷部份的體積。
(下方結構10改為20)圖5A與5B係本發明實施例中，顯影的第一光阻層30與下方結構20之圖案的平面圖。
在圖5A中，以第四區A4取代第一區A1(無凹陷部份)，並以第五區A5取代第三區A3(無凸起部份)。第四區A4與第五區A5包含與第二區A2類似的凹陷部份。然而，第四區A4的圖案密度PD4小於第二區A2的圖案密度PD2，而第五區A5的圖案密度PD5大於第二區A2的圖案密度PD2。
如圖5B所示，第二區A2、第四區A4、與第五區A5依據各自的圖案密度，而具有不同的顯影的第一光阻層30之體積。在一些實施例中，第四區A4中顯影的第一光阻層30的體積V4E、第二區A2中顯影的第一光阻層30的體積V2E、與第五區A5中顯影的第一光阻層30的體積V5E符合V4E<V2E<V5E。在每一區中，顯影的第一光阻層之體積實質上等於凹陷部份的體積。
在任一前述實施例中，可形成高平坦性的第二平坦化層40，因此可增加後續微影步驟中的聚焦容忍度。
圖6A、6B、與6C係本發明實施例中，依序形成半 導體裝置的製程之多種階段的剖視圖。應理解的是，在圖6A至6C所示的製程之前、之中、與之後可進行額外步驟，且方法的額外實施例可置換或省略一些下述步驟。步驟/製程的順續可調換。
如圖1E所示，形成第二平坦化層40。之後如圖6A所示，形成第三平坦化層50於第二平坦化層40上。
第三平坦化層50作為後續光-蝕刻步驟中的硬遮罩。在一些實施例中，第三平坦化層50包含一或多層的矽為主材料如非晶矽、氧化矽、氮化矽、氮氧化矽、及/或旋轉塗佈玻璃、或任何其他合適材料。第三平坦化層50的形成方法可為化學氣相沉積、物理氣相沉積、原子層沉積、旋轉塗佈、或任何其他合適的成膜方法。
此外，在形成第三平坦化層50之後，形成第二光阻層60於第三平坦化層50上，如圖6A所示。以能量束曝光第二光阻層60。能量束包含氟化氪準分子雷射(245nm)、氟化氬準分子雷射(193nm)、極紫外線(13.5nm)、或電子束。在顯影曝光後的第二光阻層之後，形成圖案65(如接點孔圖案)於第二光阻層60中，如圖6A所示。雖然圖6A僅顯示一個接點孔的圖案65，但接點孔的數目不限於一個。
(圖案化的第二光阻層50應為60)接著採用圖案化的第二光阻層60進行蝕刻步驟以蝕刻第三平坦化層50，再移除第二光阻層60，如圖6B所示。
接著採用圖案化的第三平坦化層50作為蝕刻遮罩，圖案化第二平坦化層40與下方結構20。在圖案化接點孔25 之後，移除硬遮罩(第三平坦化層50)、第二平坦化層40、與第一光阻層30，如圖6C所示。
在本發明一些實施例中，採用一或多道微影步驟與蝕刻步驟形成下方結構。在一或多道微影步驟中，確認對凹陷圖案影響最大的微影步驟，並將確認的微影步驟所用的光罩設計為第一光罩。可選擇兩個或更多光罩作為第一光罩。此外，用於曝光第一光阻層30的光罩可設計為第二光罩。依據基板上相關區域中的第一光罩之不透明區比例，設計基板上相關區域中的第二光罩之不透明區比例。
舉例來說，採用正型光阻作為第一光阻層30且在形成下方結構20的步驟中，基板上相關區域中的第二光罩之不透明區，隨著相關區域中的第一光罩之不透明區減少而增加。
在一些實施例中，可將第一光罩的反相以設計第二光罩，並調整反相光罩圖案的線路及/或空間寬度或偏移反相光罩圖案的圖案。可在反相光罩圖案之前，先調整線路及/或空間寬度或偏移圖案。在一些實施例中，進行調整使第二光罩圖案不具有臨界尺寸或更小的圖案，其中臨界尺寸設定為大於第一光罩的最小圖案尺寸。換言之，第二光罩的設計規則(最小尺寸)大於第一光罩的設計規則。
在其他實施例中，可量測下方結構20的形貌以設計第二光罩。下方結構20的形貌之量測方法可為任何光學量測法及/或原子力顯微鏡。依據下方結構20其量測形貌的尺寸與位置，可設計第二光罩圖案。
應理解的是，可對圖6C所示的結構進行後續互補 式金氧半製程，以形成多種結構如內連線通孔、內連線金屬層、鈍化層、或類似物。
圖7A係本發明實施例的圖案密度圖，而圖7B係本發明實施例的虛置圖案圖。如圖7A所示，晶片區被分成具有多個區域的矩陣，並計算每一區域的圖案密度。接著依據計算的圖案密度，提供具有對應圖案密度的虛置圖案以用於每一區域。依據提供的虛置圖案，可形成光罩。
在一些實施例中，採用光罩圖案產生工具以得用於第一光阻層30的光罩圖案。光罩圖案產生工具包含電腦，而電腦具有儲存程式的記憶體。依據執行程式計算下方層之圖案密度PD。可自用於下方層之光罩圖案資料計算圖案密度PD。接著依據計算的圖案密度，確認第一光阻圖案形成其上的區域。接著產生用於第一光阻層30的光罩圖案，並採用產生的光罩圖案數據製作光罩。
此處所述的多種實施例或例子比現有技術優異。在本發明實施例中，第一平坦化層(第一光阻層)形成於下方的不平坦圖案(凹陷部份)上，因此顯影的第一光阻層之體積(如體積V2E)實質上等於凹陷部份的體積(如體積V2I)，而凹陷部份的一部份未填有顯影的第一光阻層。此設置可能使形成於第一平坦化層上的第二平坦化層之平坦性增加，因此可能增加後續微影步驟中的聚焦容忍度。
在本發明一實施例中，半導體裝置的形成方法包括形成第一光阻層於具有多個下方結構的基板上。以射線曝光第一光阻層。以顯影溶液顯影曝光的第一光阻層。形成平坦化 層於顯影的第一光阻層上。下方結構包括多個凹陷部份，且凹陷部份的一部份未填有顯影的第一光阻層。在一或多個上述或下述實施例中，平坦化層的組成為有機材料。在一或多個上述或下述實施例中，平坦化層之組成為不同於第一光阻層的光阻。在一或多個上述或下述實施例中，平坦化層的光學特性不同於第一光阻層的光學特性。在一或多個上述或下述實施例中，平坦化層與第一光阻層的組成中，聚合物結構、酸活性分子、光酸產生劑用量、淬息劑用量、發色團、交聯劑、與溶劑的至少一者不同。在一或多個上述或下述實施例中，平坦化層與第一光阻層之組成相同。在一或多個上述或下述實施例中，平坦化層之組成為底抗反射塗層材料。在一或多個上述或下述實施例中，基板包括第一區與第二區；第一區的凹陷部份之比例不同於第二區的凹陷部份之比例；以及相對於第一區中所有凹陷部份之第一區中填有顯影的第一光阻層之凹陷部份的比例，不同於相對於第二區中所有凹陷部份之第二區中填有顯影的第一光阻層之凹陷部份的比例。在一或多個上述或下述實施例中，第一區的凹陷部份之比例，小於第二區的凹陷部份之比例；以及相對於第一區中所有凹陷部份之第一區中填有顯影的第一光阻層之凹陷部份的比例，小於相對於第二區中所有凹陷部份之第二區中填有顯影的第一光阻層之凹陷部份的比例。在一或多個上述或下述實施例中，曝光第一光阻層之前，第一光阻層填入所有的凹陷部份。
在本發明另一實施例中，半導體裝置的形成方法包括形成光阻層於具有目標區的基板上，且目標區具有多個下 方結構。以射線曝光光阻層。以顯影溶液顯影曝光的光阻層。形成平坦化層於顯影的光阻層上。下方結構包括多個凹陷部份。顯影的光阻層之頂部高於下方結構的頂部。目標區中之顯影的光阻層具有體積Ve，形成光阻層之前的目標區中的凹陷部份具有體積Vi，且0.9Vi<Ve<1.1Vi。在一或多個上述或下述實施例中，0.95Vi<Ve<1.05Vi。在一或多個上述或下述實施例中，顯影的光阻層包括線路與空間圖案。在一或多個上述或下述實施例中，顯影的光阻層包括棋盤圖案。在一或多個上述或下述實施例中，凹陷圖案沿著第一方向延伸，且顯影的光阻圖案包括的圖案沿著第一方向延伸。在一或多個上述或下述實施例中，凹陷圖案沿著第一方向延伸，且顯影的光阻圖案包括的圖案沿著第一二向延伸，且第二方向與第一方向交會。在一或多個上述或下述實施例中，基板包括不具有凹陷部份的高的平坦區，且高的平坦區中不存在顯影的光阻層。在一或多個上述或下述實施例中，基板包括不具有凸起圖案的低的平坦區，且低的平坦區與凹陷部份的底部等高，以及所有的低的平坦區填有顯影的光阻層。在一或多個上述或下述實施例中，平坦化層的組成材料含碳，且與光阻層的光學特性不同。
在本發明另一實施例中，半導體裝置的形成方法包括以第一圖案化步驟形成多個下方結構，且第一圖案化步驟包括採用第一光罩的微影步驟與蝕刻步驟。形成光阻層於下方結構上。以第二圖案化步驟形成多個第一平坦化圖案於光阻層上，且第二圖案化步驟包括採用第二光罩的微影步驟。形成第二平坦化層於第一平坦化圖案上。第二平坦化層之組成為有機 材料，以及基板上相關的區域中的第二光罩之不透明區比例，隨著相關的區域中的第一光罩之不透明區比例而改變。
上述實施例之特徵有利於本技術領域中具有通常知識者理解本發明。本技術領域中具有通常知識者應理解可採用本發明實施例作基礎，設計並變化其他製程與結構以完成上述實施例之相同目的及/或相同優點。本技術領域中具有通常知識者亦應理解，這些等效置換並未脫離本發明實施例的精神與範疇，並可在未脫離本發明實施例的精神與範疇的前提下進行改變、替換、或更動。
A1‧‧‧第一區
A2‧‧‧第二區
A3‧‧‧第三區
10‧‧‧下方層
20‧‧‧下方結構
40‧‧‧第二平坦化層
50‧‧‧第三平坦化層
60‧‧‧第二光阻層
65‧‧‧圖案

Claims (10)

  1. 一種半導體裝置的形成方法，包括：形成一第一光阻層於具有多個下方結構的一基板上；以一射線曝光該第一光阻層；以一顯影溶液顯影曝光的該第一光阻層；以及形成一平坦化層於顯影的該第一光阻層上；其中該些下方結構包括多個凹陷部份；以及該些凹陷部份的一第一部份未填有顯影的該第一光阻層，而該些凹陷部分的一第二部份則填有顯影的該第一光阻層。
  2. 如申請專利範圍第1項所述之半導體裝置的形成方法，其中該平坦化層之組成為不同於該第一光阻層的一光阻。
  3. 如申請專利範圍第1項所述之半導體裝置的形成方法，其中該平坦化層與該第一光阻層之組成相同。
  4. 如申請專利範圍第1至3項中任一項所述之半導體裝置的形成方法，其中：該基板包括一第一區與一第二區；該第一區的該些凹陷部份之比例不同於該第二區的該些凹陷部份之比例；以及相對於該第一區中所有該些凹陷部份之該第一區中填有顯影的該第一光阻層之該些凹陷部份的比例，不同於相對於該第二區中所有該些凹陷部份之該第二區中填有顯影的該第一光阻層之該些凹陷部份的比例。
  5. 如申請專利範圍第1至3項中任一項所述之半導體裝置的形 成方法，其中曝光該第一光阻層之前，該第一光阻層填入所有的該些凹陷部份。
  6. 一種半導體裝置的形成方法，包括：形成一光阻層於具有一目標區的一基板上，且該目標區具有多個下方結構；以一射線曝光該光阻層；以一顯影溶液顯影曝光的該光阻層；以及形成一平坦化層於顯影的該光阻層上；其中該些下方結構包括多個凹陷部份；顯影的該光阻層之頂部高於該些下方結構的頂部；以及該目標區中之顯影的該光阻層具有體積Ve，形成該光阻層之前的該目標區中的該些凹陷部份具有體積Vi，且0.9Vi<Ve<1.1Vi。
  7. 如申請專利範圍第6項所述之半導體裝置的形成方法，其中顯影的該光阻層包括線路與空間圖案或棋盤圖案。
  8. 如申請專利範圍第6或7項所述之半導體裝置的形成方法，其中該些凹陷部份的圖案沿著一第一方向延伸，且顯影的該光阻層包括的圖案沿著一第二方向延伸，且該第二方向與該第一方向交會。
  9. 如申請專利範圍第6或7項所述之半導體裝置的形成方法，其中該基板包括不具有凹陷部份的一高的平坦區與一低的平坦區，該高的平坦區中不存在顯影的該光阻層，該低的平坦區與該些凹陷部份的底部等高，且所有的該低的平坦區填有顯影的該光阻層。
  10. 一種半導體裝置的形成方法，包括：以一第一圖案化步驟形成多個下方結構，且該第一圖案化步驟包括採用一第一光罩的一微影步驟與一蝕刻步驟；形成一光阻層於該些下方結構上；以一第二圖案化步驟形成多個第一平坦化圖案於該光阻層上，且該第二圖案化步驟包括採用一第二光罩的一微影步驟；以及形成一第二平坦化層於該些第一平坦化圖案上；其中該第二平坦化層之組成為一有機材料；以及一基板上相關的一區域中的該第二光罩之不透明區比例，隨著相關的該區域中的該第一光罩之不透明區比例而改變。
TW107130136A 2017-08-29 2018-08-29 半導體裝置的形成方法 TWI694309B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762551665P 2017-08-29 2017-08-29
US62/551,665 2017-08-29
US16/105,934 US10770293B2 (en) 2017-08-29 2018-08-20 Method for manufacturing a semiconductor device
US16/105,934 2018-08-20

Publications (2)

Publication Number Publication Date
TW201921123A TW201921123A (zh) 2019-06-01
TWI694309B true TWI694309B (zh) 2020-05-21

Family

ID=65437735

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107130136A TWI694309B (zh) 2017-08-29 2018-08-29 半導體裝置的形成方法

Country Status (3)

Country Link
US (1) US10770293B2 (zh)
CN (1) CN109427558B (zh)
TW (1) TWI694309B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220293587A1 (en) * 2021-03-11 2022-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for reduction of photoresist defect

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201131695A (en) * 2009-09-29 2011-09-16 Ibm Patternable low-k dielectric interconnect structure with a graded cap layer and method of fabrication
US20110304053A1 (en) * 2010-06-11 2011-12-15 International Business Machines Corp. Interconnect structure and method of fabricating
TW201441648A (zh) * 2013-04-30 2014-11-01 Toppan Printing Co Ltd 顯示裝置用基板、顯示裝置用基板之製造方法及顯示裝置
US20150349132A1 (en) * 2014-05-30 2015-12-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, module, and electronic device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4339466C2 (de) 1993-11-19 2001-07-19 Gold Star Electronics Verfahren zur Bildung von Mustern unter Verwendung eines Mehrschichtresists
TW200727467A (en) * 2005-11-23 2007-07-16 Ifire Technology Corp Colour conversion and optical enhancement layers for electroluminescent displays
US8883649B2 (en) * 2011-03-23 2014-11-11 International Business Machines Corporation Sidewall image transfer process
KR20160029900A (ko) * 2014-09-05 2016-03-16 삼성전자주식회사 반도체 소자의 제조 방법
US9595441B2 (en) * 2014-12-22 2017-03-14 Tokyo Electron Limited Patterning a substrate using grafting polymer material
KR102311186B1 (ko) * 2015-11-19 2021-10-08 삼성전자주식회사 반도체 소자의 패턴 형성 방법
US9947548B2 (en) * 2016-08-09 2018-04-17 International Business Machines Corporation Self-aligned single dummy fin cut with tight pitch

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201131695A (en) * 2009-09-29 2011-09-16 Ibm Patternable low-k dielectric interconnect structure with a graded cap layer and method of fabrication
US20110304053A1 (en) * 2010-06-11 2011-12-15 International Business Machines Corp. Interconnect structure and method of fabricating
TW201441648A (zh) * 2013-04-30 2014-11-01 Toppan Printing Co Ltd 顯示裝置用基板、顯示裝置用基板之製造方法及顯示裝置
US20150349132A1 (en) * 2014-05-30 2015-12-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, module, and electronic device

Also Published As

Publication number Publication date
CN109427558A (zh) 2019-03-05
CN109427558B (zh) 2021-05-07
US10770293B2 (en) 2020-09-08
TW201921123A (zh) 2019-06-01
US20190067002A1 (en) 2019-02-28

Similar Documents

Publication Publication Date Title
US8580685B2 (en) Integrated circuit having interleaved gridded features, mask set, and method for printing
TWI761399B (zh) 半導體裝置的製作方法
US7745339B2 (en) Method for forming fine pattern of semiconductor device
KR20160098174A (ko) 백 엔드 오브 라인(beol) 상호접속부들을 위한 멀티-컬러 포토버킷들을 이용한 셀프-정렬 비아 패터닝
KR20160098183A (ko) Beol(back end of line) 상호접속의 제조시의 오버레이 개선을 위한 대각선 하드마스크
JP2004179254A (ja) 半導体装置の製造方法
US11282712B2 (en) Method for preventing bottom layer wrinkling in a semiconductor device
CN104916530A (zh) 用于集成电路图案化的方法
US11774855B2 (en) Lithography patterning technique
TW201801139A (zh) 半導體裝置的製作方法
TW201916101A (zh) 形成開口於下方層中的方法
US20180102282A1 (en) Means to decouple the diffusion and solubility switch mechanisms of photoresists
US10734284B2 (en) Method of self-aligned double patterning
TWI793079B (zh) 半導體裝置的製作方法
TWI748007B (zh) 微影圖案化的方法
TWI694309B (zh) 半導體裝置的形成方法
CN109935515B (zh) 形成图形的方法
US7642184B2 (en) Method for dual damascene process
US11764062B2 (en) Method of forming semiconductor structure
CN112864002A (zh) 制造半导体元件的方法
TWI747942B (zh) 半導體裝置的製作方法
US7087533B2 (en) Method for fabricating semiconductor device
TWI528496B (zh) 半導體元件製作方法
US11515159B2 (en) Forming contact holes using litho-etch-litho-etch approach
US8426114B2 (en) L-shaped feature, method of making an L-shaped feature and method of making an L-shaped structure