[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

TWI644518B - 電荷補償電路和類比數位轉換器 - Google Patents

電荷補償電路和類比數位轉換器 Download PDF

Info

Publication number
TWI644518B
TWI644518B TW106117142A TW106117142A TWI644518B TW I644518 B TWI644518 B TW I644518B TW 106117142 A TW106117142 A TW 106117142A TW 106117142 A TW106117142 A TW 106117142A TW I644518 B TWI644518 B TW I644518B
Authority
TW
Taiwan
Prior art keywords
capacitor
terminal
coupled
analog
control signal
Prior art date
Application number
TW106117142A
Other languages
English (en)
Other versions
TW201742383A (zh
Inventor
林英儒
褚嶸興
Original Assignee
聯發科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯發科技股份有限公司 filed Critical 聯發科技股份有限公司
Publication of TW201742383A publication Critical patent/TW201742383A/zh
Application granted granted Critical
Publication of TWI644518B publication Critical patent/TWI644518B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
    • H03M1/0604—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H03M1/468—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/462—Details of the control circuitry, e.g. of the successive approximation register
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/80—Simultaneous conversion using weighted impedances
    • H03M1/802—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices
    • H03M1/804—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices with charge redistribution

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本發明提供一種用於類比數位轉換器的電荷補償電路，包括至少一個電容器和至少一個邏輯電路。電容器的第一端子耦接於類比數位轉換器的參考電壓。邏輯電路根據控制信號調整電容器的第二端子的電壓。其中根據來自所述類比數位轉換器的至少一個輸出位元來確定所述控制信號。本發明還提供一種類比數位轉換器以及電荷補償方法。本發明可以顯著地提高參考電壓的可靠性和類比數位轉換器的精度。

Description

電荷補償電路和類比數位轉換器
本發明涉及一種電荷補償電路，更具體地，涉及用於類比數位轉換器中的電荷補償電路。
在電子領域，類比數位轉換器(analog-to-digital converter，ADC)是將類比信號轉換為數位信號的系統。相較於類比數位轉換器，數位類比轉換器(digital-to-analog converter，DAC)執行相反的功能。類比數位轉換器還可以提供隔離測量(isolated measurement)，例如電子設備將輸入類比電壓或電流轉換為與電壓或電流的幅度成比例的數位值。通常，數位輸出將是與輸入成比例的二進制補碼的二進制數。
每種類型的類比數位轉換器都有參考電壓。理想情況下，參考電壓應為一個恒定值。實際上，當類比數位轉換器執行轉換處理時，可以從參考電壓到接地電壓形成一些放電路徑。放電路徑可能導致電壓降並降低參考電壓的可靠性。因此，需要提出一種克服習知技術問題的新穎解決方案。
在一個示例性實施例中，本發明提供一種用於類比數位轉換器(ADC)的電荷補償電路。電荷補償電路包括第 一電容器和第一邏輯電路。第一電容器的第一端子耦接於類比數位轉換器的參考電壓。第一邏輯電路根據第一控制信號調整第一電容器的第二端子的電壓。根據來自類比數位轉換器的第一輸出位元確定第一控制信號。
在一些實施例中，類比數位轉換器是逐次逼近暫存器(SAR)類比數位轉換器。在一些實施例中，第一邏輯電路包括耦接於電源電壓和接地電壓之間的第一緩衝器。第一緩衝器的輸入端用於接收第一控制信號，第一緩衝器的輸出端子耦接於第一電容器的第二端子。在一些實施例中，電荷補償電路還包括第二電容器和第二邏輯電路。第二電容器的第一端子耦接於類比數位轉換器的參考電壓。第二邏輯電路根據第二控制信號調整第二電容器的第二端子的電壓。根據來自類比數位轉換器的第二輸出位元確定第二控制信號。在一些實施例中，第一輸出位元和第二輸出位元由類比數位轉換器依次產生。在一些實施例中，第二邏輯電路包括耦接於電源電壓和接地電壓之間的第二緩衝器。第二緩衝器的輸入端子用於接收第二控制信號，第二緩衝器的輸出端子耦接於第二電容器的第二端子。在一些實施例中，電荷補償電路還包括第三電容器和第三邏輯電路。第三電容器的第一端子耦接於類比數位轉換器的參考電壓。第三邏輯電路根據第一控制信號和第二控制信號的組合來調整第三電容器的第二端子的電壓。在一些實施例中，第三邏輯電路包括耦接於電源電壓和接地電壓之間的XOR門和第三緩衝器。在一些實施例中，XOR門的第一輸入端子用於接收第一控制信號，XOR門的第二輸入端子用於接收第二控制信號， 並且XOR門的輸出端耦接於第三緩衝器的輸入端。第三緩衝器的輸出端子耦接於第三電容器的第二端子。
依據本發明示範性實施例，提供一種類比數位轉換器，包括：電荷補償電路，包括：第一電容器，其中所述第一電容器的第一端子耦接於參考電壓；以及第一邏輯電路，根據第一控制信號調整所述第一電容器的第二端子的電壓。
在一些實施例中，第一邏輯電路包括耦接於電源電壓和接地電壓之間的第一緩衝器。第一緩衝器的輸入端用於接收第一控制信號，第一緩衝器的輸出端子耦接於第一電容器的第二端子。在一些實施例中，類比數位轉換器還包括第一電容器陣列，第二電容器陣列，比較器，逐次逼近暫存器(SAR)邏輯電路，電流源和電阻器。第一電容器陣列具有第一輸入節點，並且耦接於參考電壓。第二電容器陣列具有第二輸入節點，並且耦接於參考電壓。比較器的第一輸入端子耦接於第一電容器陣列，比較器的第二輸入端子耦接於第二電容器陣列。逐次逼近暫存器邏輯電路耦接於比較器的輸出端子，並產生第一輸出位元。電流源將電流提供給參考電壓。電阻器耦接於參考電壓和接地電壓之間。第一控制信號根據第一輸出位元來確定。在一些實施例中，電荷補償電路還包括第二電容器和第二邏輯電路。第二電容器的第一端子耦接於參考電壓。第二邏輯電路根據第二控制信號調整第二電容器的第二端子處的電壓。逐次逼近暫存器邏輯電路順序地產生第一輸出位元和第二輸出位元。根據第二輸出位元來確定第二控制信號。在一些實施例中，第二邏輯電路包括耦接於電源電壓和接地電壓之間的 第二緩衝器。第二緩衝器的輸入端子用於接收第二控制信號，第二緩衝器的輸出端子耦接於第二電容器的第二端子。在一些實施例中，電荷補償電路還包括第三電容器和第三邏輯電路。第三電容器的第一端子耦接於參考電壓。第三邏輯電路根據第一控制信號和第二控制信號的組合來調整第三電容器的第二端子的電壓。在一些實施例中，第三邏輯電路包括耦接於電源電壓和接地電壓之間的XOR門和第三緩衝器。在一些實施例中，XOR門的第一輸入端子用於接收第一控制信號，XOR門的第二輸入端子用於接收第二控制信號，並且XOR門的輸出端子耦接於第三緩衝器的輸入端子。第三緩衝器的輸出端子耦接於第三電容器的第二端子。
依據本發明示範性實施例，提供一種電荷補償方法，包括：根據來自類比數位轉換器的第一輸出位元產生第一控制信號；以及根據所述第一控制信號，由第一邏輯電路調整第一電容器的第二端子的電壓，其中所述第一電容器的第一端子耦接於所述類比數位轉換器的參考電壓。
在一些實施例中，該方法還包括：根據來自類比數位轉換器的第二輸出位元產生第二控制信號；以及第二邏輯電路根據第二控制信號調整第二電容器的第二端子的電壓。第二電容器的第一端子耦接於類比數位轉換器的參考電壓。在一些實施例中，該方法還包括：根據第一控制信號和第二控制信號的組合，由第三邏輯電路調整第三電容器的第二端子的電壓。第三電容器的第一端子耦接於類比數位轉換器的參考電壓。
上述用於類比數位轉換器的電荷補償電路、類比數位轉換器以及電荷補償方法可以顯著地提高參考電壓的可靠性和類比數位轉換器的精度。
為了對本發明的上述及其它方面有更佳的瞭解，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下：
100、200、300、400‧‧‧電荷補償電路
101、102、103、104、105、106‧‧‧端子
110、410‧‧‧第一邏輯電路
120、420‧‧‧第二邏輯電路
130、430‧‧‧第三邏輯電路
500、600‧‧‧類比數位轉換器
510、400‧‧‧電荷補償電路
520‧‧‧第一電容器陣列
530、630‧‧‧第二電容器陣列
540‧‧‧比較器
550、650‧‧‧SAR邏輯電路
560‧‧‧電流源
521、531‧‧‧輸入節點
S710-S750‧‧‧步驟
第1圖是根據本發明實施例的電荷補償電路的示意圖。
第2圖是根據本發明實施例的電荷補償電路的示意圖。
第3圖是根據本發明實施例的電荷補償電路的示意圖。
第4圖是根據本發明實施例的電荷補償電路的示意圖。
第5圖是根據本發明實施例的類比數位轉換器的示意圖。
第6圖是根據本發明實施例的類比數位轉換器的示意圖。
第7圖是根據本發明實施例的電荷補償方法的流程圖。
在下面的詳細描述中，為了解釋的目的，闡述了許多具體細節，以便提供對本申請實施例的透徹理解。然而，顯而易見的是，可以在沒有這些具體細節的情況下實現一個或多個實施例。在其他情況下，為了簡化附圖，示意性地示出了眾所周知的結構和裝置。
在說明書及後續的申請專利範圍當中使用了某些詞彙來指稱特定的元件。所屬領域中具有習知技術者應可理解，電子裝置製造商可能會用不同的名詞來稱呼同一個元件。本說明書及後續的申請專利範圍並不以名稱的差異來作為區 分元件的方式，而是以元件在功能上的差異來作為區分的準則。在通篇說明書及後續的請求項當中所提及的「包含」係為一開放式的用語，故應解釋成「包含但不限定於」。以外，「耦接」一詞在此係包含任何直接及間接的電氣連接手段。因此，若文中描述一第一裝置耦接到一第二裝置，則代表該第一裝置可直接電氣連接於該第二裝置，或透過其他裝置或連接手段間接地電氣連接至該第二裝置。
第1圖是根據本發明實施例的電荷補償電路100的示意圖。電荷補償電路100可以應用在類比數位轉換器(ADC)(未示出)中。類比數位轉換器可以是逐次逼近暫存器(successive approximation register，SAR)類比數位轉換器，但不限於此。如第1圖所示，電荷補償電路100至少包括第一電容器C1和第一邏輯電路110。第一電容器C1具有第一端子101和第二端子102。第一電容器C1的第一端子101耦接於類比數位轉換器的參考電壓VR。參考電壓VR可用於由類比數位轉換器中的比較器和電容器陣列所執行的比較處理。第一邏輯電路110耦接於第一電容器C1的第二端子102，並且被配置為根據第一控制信號SC1調整第一電容器C1的第二端子102處的電壓V1。第一邏輯電路110可以包括各種組合邏輯電路。根據來自類比數位轉換器的第一輸出位元(bit)確定第一控制信號SC1。例如，第一輸出位元可以是最高有效位元(most significant bit，MSB)。
簡言之，電荷補償電路100能夠穩定利用負反饋機制的類比數位轉換器的參考電壓VR。在以下實施例中詳細描 述了所提出的電荷補償電路的電路結構。應當理解，這些實施例和附圖僅僅是示例性的，而不是本發明的限制。
第2圖是根據本發明實施例的電荷補償電路200的示意圖。第2圖類似於第1圖。兩個實施例之間的區別在於電荷補償電路200還包括第二電容器C2和第二邏輯電路120。第二電容器C2具有第一端子103和第二端子104。第二電容器C2的第一端子103耦接於類比數位轉換器的參考電壓VR。第二邏輯電路120耦接於第二電容器C2的第二端子104，並且被配置為根據第二控制信號SC2調整第二電容器C2的第二端子104處的電壓V2。第二邏輯電路120可以包括各種組合邏輯電路。根據來自類比數位轉換器的第二輸出位元確定第二控制信號SC2。在一些實施例中，第一輸出位元和第二輸出位元由類比數位轉換器依次產生。第二輸出位元可以跟隨並在第一個輸出位元之後。第2圖的電荷補償電路200的其它特徵與第1圖的電荷補償電路100相似。因此，兩個實施例可以實現類似的性能水平。
第3圖是根據本發明實施例的電荷補償電路300的示意圖。第3圖類似於第2圖。兩個實施例之間的區別在於電荷補償電路300還包括第三電容器C3和第三邏輯電路130。第三電容器C3具有第一端子105和第二端子106。第三電容器C3的第一端子105耦接於類比數位轉換器的參考電壓VR。第三邏輯電路130耦接於第三電容器C3的第二端子106，並且被配置為根據第一控制信號SC1和第二控制信號SC1的組合來調整第三電容器C3的第二端子106處的電壓V3。可以根據來自類比數位轉換器的第一輸出位元和第二輸出位元的組合來確定第一控制信號 SC1和第二控制信號SC2的組合。第三邏輯電路130可以包括各種組合邏輯電路。第3圖的電荷補償電路300的其它特徵與第2圖的電荷補償電路200相似。因此，兩個實施例可以實現類似的性能水平。
第4圖是根據本發明實施例的電荷補償電路400的示意圖。第4圖類似於第3圖。在第4圖的實施例中，電荷補償電路400包括第一電容器C1、第二電容器C2、第三電容器C3、第一邏輯電路410、第二邏輯電路420和第三邏輯電路430。上述邏輯電路中的每一個實現為具有各自特定的電路結構。第一電容器C1的第一端子101耦接於類比數位轉換器的參考電壓VR。第一邏輯電路410包括耦接於電源電壓VDD和接地電壓VSS之間的第一緩衝器451。第一緩衝器451具有輸入端子和輸出端子。第一緩衝器451的輸入端子被設置為接收第一控制信號SC1，第一緩衝器451的輸出端耦接於第一電容器C1的第二端子102。第二電容器C2的第一端子103耦接於類比數位轉換器的參考電壓VR。第二邏輯電路420包括耦接於電源電壓VDD和接地電壓VSS之間的第二緩衝器452。第二緩衝器452具有輸入端子和輸出端子。第二緩衝器452的輸入端子被設置為接收第二控制信號SC2，第二緩衝器452的輸出端子耦接於第二電容器C2的第二端子104。第三電容器C3的第一端子105耦接於類比數位轉換器的參考電壓VR。第三邏輯電路430包括耦接於電源電壓VDD和接地電壓VSS之間的異或門(XOR)463和第三緩衝器453。異或門463具有第一輸入端子、第二輸入端子和輸出端子。異或門463的第一輸入端子被設置為接收第一控制信號 SC1，以及異或門463的第二輸入端子被設置為接收第二控制信號SC2。第三緩衝器453具有輸入端子和輸出端子。異或門463的輸出端子耦接於第三緩衝器453的輸入端子，第三緩衝器453的輸出端子耦接於第三電容器C3的第二端子106。第4圖的電荷補償電路400的其它特徵與第3圖的電荷補償電路300相似。因此，兩個實施例可以實現類似的性能水平。
第5圖是根據本發明實施例的類比數位轉換器(ADC)500的示意圖。類比數位轉換器500至少包括電荷補償電路510，其電路結構可以第1-4圖的上述實施例中的任一個描述。電荷補償電路510能夠穩定類比數位轉換器500的參考電壓VR。在第5圖的實施例中，類比數位轉換器500還可以包括一個或多個以下組件：第一電容器陣列520、第二電容器陣列530、比較器540、逐次逼近暫存器(SAR)邏輯電路550、電流源560和電阻器R1。這些組件僅僅是示例性的，它們不是本發明的限制。第一電容器陣列520和第二電容器陣列530中的每一個可以包括一個或多個採樣電容器。第一電容器陣列520具有用於接收第一輸入信號的第一輸入節點521。第二電容器陣列530具有用於接收第二輸入信號的第二輸入節點531。第一電容器陣列520和第二電容器陣列530兩者都耦接於參考電壓VR。比較器540具有第一輸入端子、第二輸入端子和輸出端子。比較器540的第一輸入端子耦接於第一電容器陣列520，比較器540的第二輸入端子耦接於第二電容器陣列530，以及比較器540的輸出端子耦接於逐次逼近暫存器邏輯電路550。逐次逼近暫存器邏輯電路550被配置為根據比較器540的比較結果產 生至少第一輸出位元B1。第一輸出位元B1可以是最高有效位元(MSB)。根據第一輸出位元B1確定給電荷補償電路510的第一控制信號SC1。電流源560被配置為向參考電壓VR提供電流。電阻器R1耦接於參考電壓VR和接地電壓VSS之間。第5圖的電荷補償電路510的其它特徵與第1、2、3或4圖的電荷補償電路100、200、300或400類似。因此，這些實施例可以實現類似的性能水平。
第6圖是根據本發明實施例的類比數位轉換器600的示意圖。第6圖類似於第5圖。類比數位轉換器600至少包括電荷補償電路400，其電路結構已經在第4圖的實施例中描述。電荷補償電路400能夠穩定類比數位轉換器600的參考電壓VR。類似地，類比數位轉換器600還可以包括第一電容器陣列520、第二電容器陣列630、比較器540、逐次逼近暫存器(successive approximation register，SAR)邏輯電路650、電流源560和電阻器R1。上述部件的功能和設置已經在第5圖的實施例中描述。第6圖的實施例用於使讀者容易地理解所提出的類比數位轉換器和電荷補償電路的操作理論。因此，第6圖所示的電路結構僅僅是示例性的，而不是對本發明的限制。例如，第二電容器陣列630可以包括第一採樣電容器CA1、第二採樣電容器CA2、第一反相器631和第二反相器632。第一採樣電容器CA1具有第一端子和第二端子。第一採樣電容器CA1的第一端子耦接於第二輸入節點531。第一反相器631耦接於參考電壓VR和接地電壓VSS之間，並且具有輸入端子和輸出端子。第一反相器631的輸入端子被設置為接收第一切換信號 (switching signal)SS1，並且第一反相器631的輸出端子耦接於第一採樣電容器CA1的第二端子。第二採樣電容器CA2具有第一端子和第二端子。第二採樣電容器CA2的第一端子耦接於第二輸入節點531。第二反相器632耦接於參考電壓VR和接地電壓VSS之間，並且具有輸入端子和輸出端子。第二反相器632的輸入端子被設置為接收第二切換信號SS2，第二反相器632的輸出端子耦接於第二採樣電容器CA2的第二端子。逐次逼近暫存器邏輯電路650被設置為順序地產生第一輸出位元B1和第二輸出位元B2。第一輸出位元B1可以是最高有效位元(MSB)。第二輸出位元B2可以跟隨並相鄰第一輸出位元B1。通常，第一控制信號SC1和第一切換信號SS1是根據第一輸出位元B1來確定的，第二控制信號SC2和第二切換信號SS2是根據第二輸出位元B2來確定的。
在一些實施例中，第一控制信號SC1和第一切換信號SS1中的每一個具有與第一輸出位元B1相同的邏輯電平，並且第二控制信號SC2和第二切換信號SS2中的每一個具有與第二輸出位元B2相同的邏輯電平。類比數位轉換器600的轉換和電荷補償處理可以執行如下。開始時，逐次逼近暫存器邏輯電路650解碼並輸出第一輸出位元B1。例如，可以假設第一輸出位元B1具有高邏輯“1”。第一輸出位元B1的觸發可以使第一切換信號SS1和第一控制信號SC1都上升到高邏輯電平。第一反相器631可以將第一採樣電容器CA1的第二端子處的電壓VA1下拉，並且可能放電並對參考電壓VR產生負面影響。此時，對於電荷補償，第一邏輯電路410的第一緩衝器451可以上拉在 第一電容器C1的第二端子102處電壓V1，並且可以對參考電壓VR進行充電和恢復。因此，第一邏輯電路410可以減小由於第一採樣電容器CA1的切換(switching)操作引起的參考電壓VR的變化。可以同時執行第一採樣電容器CA1和第一電容器C1的切換操作。相反，如果第一輸出位元B1具有低邏輯“0”，則第一邏輯電路410仍然可以以相反的方式減小參考電壓VR的變化。
接下來，逐次逼近暫存器邏輯電路650解碼並輸出第二輸出位元B2。例如，可以假設第二輸出位元B2具有高邏輯“1”。第二輸出位元B2的觸發可以使第二切換信號SS2和第二控制信號SC2都上升到高邏輯電平。第二反相器632可以將第二採樣電容器CA2的第二端子處的電壓VA2下拉，並且可能會放電並對參考電壓VR產生負面影響。此時，對於電荷補償，第二邏輯電路420的第二緩衝器452可以上拉第二電容器C2的第二端子104處的電壓V2，並且可以對參考電壓VR進行充電和恢復。因此，第二邏輯電路420可以減小由於第二採樣電容器CA2的切換操作引起的參考電壓VR的變化。可以同時執行第二採樣電容器CA2和第二電容器C2的切換操作。相反，如果第二輸出位元B2具有低邏輯“0”，則第二邏輯電路420仍然可以以相反的方式減小參考電壓VR的變化。
此外，第三邏輯電路430取決於第一輸出位元B1和第二輸出位元B2的組合，並且其被設置為為參考電壓VR提供額外的放電/充電路徑。當第一輸出位元B1和第二輸出位元B2具有互補的邏輯電平(例如，B1/B2可以等於0/1或1/0)時，第 一控制信號SC1和第二控制信號SC2也可以具有互補的邏輯電平，使得異或門463的輸出端子可以輸出高邏輯電壓來驅動第三緩衝器453。因此，第三邏輯電路430的第三緩衝器453可以上拉第三電容器C3的第二端子106的電壓V3，並且可以進一步對參考電壓VR進行充電和恢復。這種設計適用於使用單調切換方法的類比數位轉換器600中的應用。對於單調切換方法，由於第一輸出位元B1和第二輸出位元B2的互補輸出邏輯0/1或1/0消耗更多的切換能量，所以添加第三邏輯電路430以改善類比數位轉換器600在這種特定情況下的功耗。可以同時執行第二採樣電容器CA2和第三電容器C3的切換操作。相反，如果第一輸出位元B1和第二輸出位元B2具有相同的邏輯電平(例如，B1/B2可以等於0/0或1/1)，則第三邏輯電路430仍可以以相反的方式減小參考電壓VR中的變化。
本發明不限於此。第1-4圖的實施例中討論的每個電荷補償電路可以應用於類比數位轉換器500或600。在替代實施例中，第一控制信號SC1和第一切換信號SS1中的每一個可以具有與第一輸出位元B1的邏輯電平互補的邏輯電平，並且第二控制信號SC2和第二切換信號SS2中的每一個可以具有與第二輸出位元B2的邏輯電平互補的互補邏輯電平。在其他實施例中，類比數位轉換器600產生三個或更多個輸出位元(例如，3或4個輸出位元，但不限於此)，並且它們可以確定更多的控制信號用於控制更多的邏輯電路並以類似的方式進一步穩定參考電壓VR。
第7圖是根據本發明實施例的電荷補償方法的流 程圖。該方法至少包括步驟S710和S720。在步驟S710中，根據來自類比數位轉換器的第一輸出位元產生第一控制信號。在步驟S720中，第一邏輯電路用於根據第一控制信號調整第一電容器的第二端子的電壓。第一電容器的第一端子耦接於類比數位轉換器的參考電壓。該方法還可以進一步包括步驟S730至S750。在步驟S730中，根據來自類比數位轉換器的第二輸出位元產生第二控制信號。在步驟S740中，第二邏輯電路用於根據第二控制信號調整第二電容器的第二端子的電壓。第二電容器的第一端子耦接於類比數位轉換器的參考電壓。在步驟S750中，根據第一控制信號和第二控制信號的組合，使用第三邏輯電路來調整第三電容器的第二端子的電壓。第三電容器的第一端子耦接於類比數位轉換器的參考電壓。可以不按順序執行上述步驟S710~S750。在如第1圖至第6圖所示實施例中描述的電荷補償電路和類比數位轉換器的每個特徵也可以應用於第7圖的法。
本發明提出了一種應用於類比數位轉換器(ADC)的電荷補償電路。所提出的電荷補償電路使用數據驅動的(data-driven)解決方案來穩定類比數位轉換器的參考電壓。因此，可以顯著地提高參考電壓的可靠性和類比數位轉換器的精度。
注意，上述電壓、電流、電阻、電感、電容和其它元件參數不是本發明的限制。設計師可以根據不同的要求調整這些參數。本發明的電荷補償電路和類比數位轉換器不限於第1-7圖的配置。本發明可以僅包括第1-7圖的任何一個或多個 實施例的任何一個或多個特徵。換句話說，並非圖中顯示的所有特徵都應在本發明的電荷補償電路和類比數位轉換器中實現。
在權利要求中使用諸如“第一”、“第二”、“第三”等順序術語來修改申請專利範圍要素本身並不意味著一個申請專利範圍要素相對於另一個申請專利範圍要素的優先級或順序或在方法執行中時間上的任何優先級順序，而是僅僅被用作標簽來區分具有某個名稱的一個申請專利範圍要素與具有相同名稱的另一個申請專利範圍要素(但是使用序數項)，以區分多個申請專利範圍要素。
雖然本發明的實施例及其優點已揭露如上，但應理解的是，本發明並未侷限於揭露之實施例。任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可做些許更動與潤飾，因此本發明的保護範圍當以申請專利範圍第所界定為准。凡依本發明申請專利範圍第所做的均等變化與修飾，皆應屬本發明的涵蓋範圍。

Claims (20)

  1. 一種用於類比數位轉換器的電荷補償電路，其中，包括：第一電容器，其中所述第一電容器的第一端子耦接於所述類比數位轉換器的參考電壓；以及第一邏輯電路，與所述第一電容器的第二端子連接，並根據第一控制信號調整所述第一電容器的第二端子的電壓，以穩定所述參考電壓；其中根據來自所述類比數位轉換器的第一輸出位元來確定第一控制信號。
  2. 根據申請專利範圍第1項所述之電荷補償電路，其中，所述類比數位轉換器是逐次逼近暫存器類比數位轉換器。
  3. 根據申請專利範圍第1項所述之電荷補償電路，其中，所述第一邏輯電路包括耦接於電源電壓和接地電壓之間的第一緩衝器，所述第一緩衝器的輸入端子用於接收所述第一控制信號，以及所述第一緩衝器的輸出端子耦接於所述第一電容器的第二端子。
  4. 根據申請專利範圍第1項所述之電荷補償電路，其中，還包括：第二電容器，其中所述第二電容器的第一端子耦接於所述類比數位轉換器的參考電壓；以及第二邏輯電路，根據第二控制信號調整所述第二電容器的第二端子的電壓；其中根據來自所述類比數位轉換器的第二輸出位元來確定所述第二控制信號。
  5. 根據申請專利範圍第4項所述之電荷補償電路，其中，所述第一輸出位元和所述第二輸出位元由所述類比數位轉換器依次產生。
  6. 根據申請專利範圍第4項所述之電荷補償電路，其中，所述第二邏輯電路包括耦接於電源電壓和接地電壓之間的第二緩衝器，所述第二緩衝器的輸入端子用於接收所述第二控制信號，以及所述第二緩衝器的輸出端子耦接於所述第二電容器的第二端子。
  7. 根據申請專利範圍第4項所述之電荷補償電路，其中，還包括：第三電容器，其中所述第三電容器的第一端子耦接於所述類比數位轉換器的參考電壓；以及第三邏輯電路，根據所述第一控制信號和所述第二控制信號的組合來調整所述第三電容器的第二端子的電壓。
  8. 根據申請專利範圍第7項所述之電荷補償電路，其中，所述第三邏輯電路包括耦接於電源電壓和接地電壓之間的異或門和第三緩衝器。
  9. 根據申請專利範圍第8項所述之電荷補償電路，其中，所述異或門的第一輸入端子用於接收所述第一控制信號，所述異或門的第二輸入端子用於接收所述第二控制信號，所述異或門的輸出端子耦接於所述第三緩衝器的輸入端子，以及所述第三緩衝器的輸出端子耦接於所述第三電容器的第二端子。
  10. 一種類比數位轉換器，其中，包括：電荷補償電路，包括：第一電容器，其中所述第一電容器的第一端子耦接於參考電壓；以及第一邏輯電路，與所述第一電容器的第二端子連接，並根據第一控制信號調整所述第一電容器的第二端子的電壓，以穩定所述參考電壓。
  11. 根據申請專利範圍第10項所述之類比數位轉換器，其中，所述第一邏輯電路包括耦接於電源電壓和接地電壓之間的第一緩衝器，所述第一緩衝器的輸入端子用於接收所述第一控制信號，以及所述第一緩衝器的輸出端子耦接於所述第一電容器的第二端子。
  12. 根據申請專利範圍第10項所述之類比數位轉換器，其中，還包括：第一電容器陣列，具有第一輸入節點並且耦接於所述參考電壓；第二電容器陣列，具有第二輸入節點並且耦接於所述參考電壓；比較器，其中所述比較器的第一輸入端子耦接於所述第一電容器陣列，以及所述比較器的第二輸入端子耦接於所述第二電容器陣列；連續逼近暫存器邏輯電路，耦接於所述比較器的輸出端子，並產生第一輸出位元；電流源，將電流提供給所述參考電壓；以及電阻器，耦接於所述參考電壓和接地電壓之間；其中根據所述第一輸出位元來確定所述第一控制信號。
  13. 根據申請專利範圍第12項所述之類比數位轉換器，其中，所述電荷補償電路還包括：第二電容器，其中所述第二電容器的第一端子耦接於所述參考電壓；以及第二邏輯電路，根據第二控制信號調整所述第二電容器的第二端子的電壓；其中所述逐次逼近暫存器邏輯電路順序地產生所述第一輸出位元和所述第二輸出位元；其中根據所述第二輸出位元來確定所述第二控制信號。
  14. 根據申請專利範圍第13項所述之類比數位轉換器，其中，所述第二邏輯電路包括耦接於電源電壓和接地電壓之間的第二緩衝器，所述第二緩衝器的輸入端子用於接收所述第二控制信號，以及所述第二緩衝器的輸出端子耦接於所述第二電容器的第二端子。
  15. 根據申請專利範圍第13項所述之類比數位轉換器，其中，所述電荷補償電路還包括：第三電容器，其中所述第三電容器的第一端子耦接於所述參考電壓；以及第三邏輯電路，根據所述第一控制信號和所述第二控制信號的組合來調整所述第三電容器的第二端子的電壓。
  16. 根據申請專利範圍第15項所述之類比數位轉換器，其中，所述第三邏輯電路包括耦接於電源電壓和接地電壓之間的異或門和第三緩衝器。
  17. 根據申請專利範圍第16項所述之類比數位轉換器，其中，所述異或門的第一輸入端子用於接收所述第一控制信號，所述異或門的第二輸入端子用於接收所述第二控制信號，所述異或門的輸出端子耦接於所述第三緩衝器的輸入端子，以及所述第三緩衝器的輸出端子耦接於所述第三電容器的第二端子。
  18. 一種電荷補償方法，其中，包括：根據來自類比數位轉換器的第一輸出位元產生第一控制信號；以及根據所述第一控制信號，由第一邏輯電路調整第一電容器的第二端子的電壓，以穩定所述參考電壓，其中所述第一電容器的第一端子耦接於所述類比數位轉換器的參考電壓，所述第一邏輯電路與所述第一電容器的第二端子連接。
  19. 根據申請專利範圍第18項所述之電荷補償方法，其中，還包括：根據來自所述類比數位轉換器的第二輸出位元產生第二控制信號；以及由第二邏輯電路根據所述第二控制信號調整第二電容器的第二端子的電壓，其中所述第二電容器的第一端子耦接於所述類比數位轉換器的參考電壓。
  20. 根據申請專利範圍第19項所述之電荷補償方法，其中，還包括：根據所述第一控制信號和所述第二控制信號的組合，由第三邏輯電路調整第三電容器的第二端子的電壓，其中所述第三電容器的第一端子耦接於所述類比數位轉換器的參考電壓。
TW106117142A 2016-05-27 2017-05-24 電荷補償電路和類比數位轉換器 TWI644518B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662342219P 2016-05-27 2016-05-27
US62/342,219 2016-05-27
US15/495,144 US10236903B2 (en) 2016-05-27 2017-04-24 Charge compensation circuit and analog-to-digital converter with the same
US15/495,144 2017-04-24

Publications (2)

Publication Number Publication Date
TW201742383A TW201742383A (zh) 2017-12-01
TWI644518B true TWI644518B (zh) 2018-12-11

Family

ID=59053891

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106117142A TWI644518B (zh) 2016-05-27 2017-05-24 電荷補償電路和類比數位轉換器

Country Status (4)

Country Link
US (1) US10236903B2 (zh)
EP (1) EP3258600B1 (zh)
CN (1) CN107437941B (zh)
TW (1) TWI644518B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7142341B2 (ja) * 2018-04-16 2022-09-27 ザインエレクトロニクス株式会社 Ａｄ変換器
US11226645B2 (en) 2019-05-16 2022-01-18 Sitronix Technology Corp. Reference voltage generating circuit
CN110146066A (zh) * 2019-05-21 2019-08-20 深迪半导体(上海)有限公司 正交误差补偿电路、mems传感器读出装置以及mems传感器系统
CN110417401B (zh) * 2019-07-31 2023-04-28 重庆线易电子科技有限责任公司 基于电荷寄存的数字隔离器
US10804917B1 (en) 2019-11-07 2020-10-13 Ncku Research And Development Foundation SAR ADC and a reference ripple suppression circuit adaptable thereto
US11831328B2 (en) * 2022-02-07 2023-11-28 Pixart Imaging Inc. Electronic device and method capable of predicting and generating compensation charge amount(s) in response to switching of CDAC
JP2023118555A (ja) * 2022-02-15 2023-08-25 株式会社ソシオネクスト アナログデジタル変換回路及び半導体集積回路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020084927A1 (en) * 2000-03-29 2002-07-04 Photobit Corporation, A Delaware Corporation Low voltage analog-to-digital converters with internal reference voltage and offset
US7755521B1 (en) * 2008-12-23 2010-07-13 Advantest Corporation A-D convert apparatus, D-A convert apparatus and adjustment method
US20100207791A1 (en) * 2009-01-23 2010-08-19 Frank Ohnhaeuser Sar adc and method with inl compensation
US9106243B2 (en) * 2013-09-04 2015-08-11 Samsung Electronics Co., Ltd. Successive approximation analog-to-digital converter and method of analog-to-digital conversion

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4458237A (en) 1981-11-03 1984-07-03 Texas Instruments Incorporated Combination of an analog to digital converter with a sampling switch error correction circuit and least significant bit circuit
WO1995030279A1 (en) 1994-04-29 1995-11-09 Analog Devices, Inc. Charge redistribution analog-to-digital converter with system calibration
DE102006029734B4 (de) 2006-06-28 2014-02-06 Lantiq Deutschland Gmbh Binäres Netzwerk für einen nach dem Prinzip der sukzessiven Approximation arbeitenden Analog-Digital-Wandler mit redundantem Gewicht
CN101207383B (zh) * 2006-12-18 2010-05-19 上海华虹Nec电子有限公司 模数转换器
US8451151B2 (en) * 2011-08-15 2013-05-28 Himax Technologies Limited Successive approximation analog to digital converter with capacitor mismatch calibration and method thereof
US8823572B2 (en) * 2012-12-17 2014-09-02 Dust Networks, Inc. Anti-aliasing sampling circuits and analog-to-digital converter
US8766833B1 (en) * 2013-03-06 2014-07-01 Infineon Technologies Austria Ag System and method for calibrating a circuit
US8981973B2 (en) * 2013-03-08 2015-03-17 Microchip Technology Incorporated Successive-approximation-register (SAR) analog-to-digital converter (ADC) attenuation capacitor calibration method and apparatus
US9641189B2 (en) * 2014-12-17 2017-05-02 Analog Devices, Inc. Calibration techniques for SAR ADCs with on-chip reservoir capacitors
CN104506193B (zh) * 2014-12-31 2017-11-03 格科微电子（上海）有限公司 模数转换电路、流水线模数转换电路及控制方法
CN105049047B (zh) * 2015-08-28 2019-03-08 西安启微迭仪半导体科技有限公司 一种模数转换器参考电压的驱动电路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020084927A1 (en) * 2000-03-29 2002-07-04 Photobit Corporation, A Delaware Corporation Low voltage analog-to-digital converters with internal reference voltage and offset
US7755521B1 (en) * 2008-12-23 2010-07-13 Advantest Corporation A-D convert apparatus, D-A convert apparatus and adjustment method
US20100207791A1 (en) * 2009-01-23 2010-08-19 Frank Ohnhaeuser Sar adc and method with inl compensation
US9106243B2 (en) * 2013-09-04 2015-08-11 Samsung Electronics Co., Ltd. Successive approximation analog-to-digital converter and method of analog-to-digital conversion

Also Published As

Publication number Publication date
US10236903B2 (en) 2019-03-19
EP3258600A3 (en) 2018-02-28
EP3258600B1 (en) 2020-04-01
TW201742383A (zh) 2017-12-01
US20170346498A1 (en) 2017-11-30
EP3258600A2 (en) 2017-12-20
CN107437941A (zh) 2017-12-05
CN107437941B (zh) 2020-09-18

Similar Documents

Publication Publication Date Title
TWI644518B (zh) 電荷補償電路和類比數位轉換器
US10171096B2 (en) Pipelined SAR with TDC converter
Kim et al. A 0.6 V 12 b 10 MS/s low-noise asynchronous SAR-assisted time-interleaved SAR (SATI-SAR) ADC
US10735008B2 (en) Comparator offset voltage self-correction circuit
US8198921B2 (en) Dynamic comparator with background offset calibration
US9667899B2 (en) Analog-digital converting device and method having a successive approximation register analog-digital converting circuit and a single-slop analog-digital converting circuit, and image sensor including the same
CN109861691B (zh) 基于延迟锁相环的两步式混合结构sar tdc的模数转换器电路
TWI402492B (zh) 電流式雙斜率溫度數位轉換裝置
KR102685478B1 (ko) 아날로그-디지털 변환기 및 이를 이용한 반도체 장치
JP5805145B2 (ja) 温度検出機能を具えたアナログデジタル変換回路及びその電子装置
CN107764431B (zh) 芯片内核温度检测电路
US6876318B2 (en) Method for increasing rate at which a comparator in a metastable condition transitions to a steady state
CN102624393B (zh) 用于列并行单斜率adc的具有动态偏置的级联比较器
WO2020020092A1 (zh) 数模转换器
CN110235372B (zh) 一种具有降低回扫噪声的双倍数据速率时间内插量化器
TWI531801B (zh) 電壓偵測電路
US20150188557A1 (en) Semiconductor device
TWI492547B (zh) 連續近似式類比至數位轉換器
Guerber et al. A 10b Ternary SAR ADC with decision time quantization based redundancy
US11133813B2 (en) Analog to digital converter device and noise shaping digital slope analog to digital converter circuitry
WO2014114004A1 (zh) 自校准电流源系统
CN107733433B (zh) 一种电流源校准装置及方法
TWI594580B (zh) 類比數位轉換器與資料轉換方法
Tai et al. A 0.004 mm 2 single-channel 6-bit 1.25 GS/s SAR ADC in 40nm CMOS
TWI573398B (zh) 工作週期產生裝置與工作週期產生方法