TWI641146B

TWI641146B - 橫向雙擴散金屬氧化物半導體元件製造方法

Info

Publication number: TWI641146B
Application number: TW105126837A
Authority: TW
Inventors: 黃宗義; 楊清堯; 廖文毅; 蘇宏德; 張國城
Original assignee: 立錡科技股份有限公司
Priority date: 2013-11-15
Filing date: 2013-11-15
Publication date: 2018-11-11
Also published as: TW201721872A

Abstract

本發明提出一種橫向雙擴散金屬氧化物半導體(lateral double diffused metal oxide semiconductor,LDMOS)元件製造方法。其中，LDMOS元件包含：漂移區、絕緣氧化區、第一氧化區、第二氧化區、閘極、本體區、源極、以及汲極。其中，絕緣氧化區、第一氧化區、與第二氧化區於縱向上，分別具有隔絕厚度、第一厚度、與第二厚度，且第二厚度小於第一厚度。本發明利用第一氧化區與第二氧化區，維持LDMOS元件崩潰防護電壓並降低導電阻。

Description

橫向雙擴散金屬氧化物半導體元件製造方法

本發明係有關一種橫向雙擴散金屬氧化物半導體(lateral double diffused metal oxide semiconductor,LDMOS)元件製造方法，特別是指一種維持崩潰防護電壓並降低導通電阻之LDMOS元件製造方法。

第1A與1B圖分別顯示一種習知橫向雙擴散金屬氧化物半導體(lateral double diffused metal oxide semiconductor,LDMOS)元件100的剖視示意圖與上視示意圖。如第1A與1B圖所示，LDMOS元件100包含：漂移區12、絕緣氧化區13、第一氧化區14、本體區16、閘極17、源極18、與汲極19。其中，漂移區12的導電型為N型，形成於基板11上，絕緣氧化區13為區域氧化(local oxidation of silicon,LOCOS)結構，以定義操作區13a，作為LDMOS元件100操作時主要的作用區。操作區13a的範圍由第1B圖中，粗黑虛線框所示意。閘極17覆蓋部分第一氧化區14。為使LDMOS元件100的耐壓(withstand voltage)提高，絕緣氧化區13與第一氧化區14的厚度增加，但如此一來，LDMOS元件100的導通電阻將會提高，操作的速度降低，降低元件的性能。

有鑑於此，本發明即針對上述先前技術之改善，提出一種LDMOS元件及其製造方法，可維持崩潰防護電壓並降低導通電阻之LDMOS元件及其製造方法。

就其中一觀點言，本發明提供了橫向雙擴散金屬氧化物半導體(Lateral Double Diffused Metal Oxide Semiconductor,LDMOS)元件，包含：一漂移區，具有第一導電型，形成於一基板上；一絕緣氧化區，形成於該漂移區上，以定義一操作區；一第一氧化區，形成於該漂移區上之該操作區中；一第二氧化區，形成於該漂移區上之該操作區中，並與該第一氧化區於一橫向上連接；一閘極，形成於該漂移區上，由上視圖視之，該閘極位於該操作區中，並覆蓋至少部分該第二氧化區及部分該第一氧化區，該閘極包括：一介電層，形成於該漂移區上，並與該第二氧化區於該橫向上連接，且該第二氧化區隔開該介電層及該第一氧化區；一堆疊層，形成於該介電層上；以及一間隔層，形成於該堆疊層之一側壁外；一本體區，具有第二導電型，形成於該漂移區中，且部分該本體區位於該閘極下方；一源極，具有第一導電型，形成於該本體區中，且由上視圖視之，該間隔層介於該源極與該堆疊層之間；以及一汲極，具有第一導電型，形成於該漂移區中，且由上視圖視之，該汲極介於該第一氧化區與該絕緣氧化區之間；其中，該絕緣氧化區、該第一氧化區、與該第二氧化區於一縱向上，分別具有一隔絕厚度、第一厚度、與第二厚度，且該第二厚度小於該第一厚度。

就另一觀點言，本發明提供了一種橫向雙擴散金屬氧化物半導體(Lateral Double Diffused Metal Oxide Semiconductor,LDMOS)元件製造方法，包含：提供一基板；形成一漂移區於該基板上，其具有第一導電型；形成一絕緣氧化區於該漂移區上，以定義一操作區；形成一第一氧化區於該漂移區上之該操作區中；形成一第二氧化區於該漂移區上之該操作區中，並與該第一氧化區於一橫向上連接；形成一閘極於該漂移區上，由上視圖視之，該閘極位於該操作區中，並覆蓋至少部分該第二氧化區及部分該第一氧化區，包括：形成一介電層於該漂移區上，並與該第二氧化區於該橫向上連接，且該第二氧化區隔開該介電層及該第一氧化區；形成一堆疊層於該介電層上；形成一間隔層於該堆疊層之一側壁外；形成一本體區於該漂移區中，其具有第二導電型，且部分該本體區位於該閘極下方；形成一間隔層於該堆疊層之側壁外該上表面上；形成一源極，於該本體區中，其具有第一導電型，且由上視圖視之，該間隔層介於該源極與該堆疊層之間；以及形成一汲極於該漂移區中，具有第一導電型，且由上視圖視之，該汲極介於該第一氧化區與該絕緣氧化區之間；其中，該絕緣氧化區、該第一氧化區、與該第二氧化區於一縱向上，分別具有一隔絕厚度、第一厚度、與第二厚度，且該第二厚度不大於該隔絕厚度與該第一厚度。

在其中一種較佳的實施型態中，該絕緣氧化區、該第一氧化區、與該第二氧化區係區域氧化(local oxidation of silicon,LOCOS)結構，且該第一厚度大於該隔絕厚度。

在其中一種較佳的實施型態中，其中該絕緣氧化區、該第一氧化區、或該第二氧化區係淺溝槽絕緣(shallow trench isolation,STI)結構。

在其中一種較佳的實施型態中，其中該絕緣氧化區、該汲極、該第一氧化區、該第二氧化區、與該介電層於該橫向上依序相鄰排列。

在其中一種較佳的實施型態中，更包括一本體極，具有第二導電型，形成於該本體區中，以作為該本體區之電性接點。

就另一觀點言，本發明提供了一種橫向雙擴散金屬氧化物半導體(Lateral Double Diffused Metal Oxide Semiconductor,LDMOS)元件，包含：一漂移區，具有第一導電型，形成於一基板上；一絕緣氧化區，形成於該漂移區上，以定義一操作區；一第一氧化區，形成於該漂移區上之該操作區中；一閘極，形成於該漂移區上，由上視圖視之，該閘極位於該操作區中，並覆蓋部分該第一氧化區，該閘極包括：一介電層，形成於該漂移區上，並與該第一氧化區於該橫向上連接；一堆疊層，形成於該介電層上；以及一間隔層，形成於該堆疊層之一側壁外；一本體區，具有第二導電型，形成於該漂移區中，且部分該本體區位於該閘極下方；一源極，具有第一導電型，形成於該本體區中，且由上視圖視之，該間隔層介於該源極與該堆疊層之間；以及一汲極，具有第一導電型，形成於該漂移區中，且由上視圖視之，該汲極介於該第一氧化區與該絕緣氧化區之間；其中，該絕緣氧化區與該第一氧化區係淺溝槽絕緣(shallow trench isolation,STI)結構，且於一縱向上，分別具有一隔絕厚度與第一厚度，且該第一厚度小於該隔絕厚度。

底下藉由具體實施例詳加說明，當更容易瞭解本發明之目的、技術內容、特點及其所達成之功效。

11,21,41‧‧‧基板

12,22,42‧‧‧漂移區

13,23,43,53‧‧‧絕緣氧化區

13a,23a,43a,53a‧‧‧操作區

14,24,34,44,64,94‧‧‧第一氧化區

16,26,46‧‧‧本體區

17,27,47‧‧‧閘極

17a,27a‧‧‧介電層

17b,27b‧‧‧堆疊層

17c,27c‧‧‧間隔層

18,28,48‧‧‧源極

19,29,49‧‧‧汲極

25,35,45,85,95‧‧‧第二氧化區

25a,35a,44a‧‧‧遮罩層

26‧‧‧本體區

26a,46a‧‧‧光阻層

28a‧‧‧輕摻雜區

34a‧‧‧氧化區

100,200,300,400,500,600,700‧‧‧LDMOS元件

461‧‧‧本體極

d1,d2‧‧‧厚度

第1A-1B圖顯示一種習知LDMOS元件100。

第2A-2J圖顯示本發明的第一個實施例。

第3A-3C圖顯示本發明的第二個實施例。

第4A-4F圖顯示本發明的第三個實施例。

第5A-5F圖顯示本發明的第四個實施例。

第6圖顯示本發明的第五個實施例。

第7圖顯示本發明的第六個實施例。

第8圖顯示本發明的第七個實施例。

第9圖顯示本發明的第八個實施例。

第10圖舉例顯示利用先前技術與利用本發明之LDMOS元件的崩潰防護電壓(breakdown voltage)與導通阻值(conduction resistance)之比較。

第11A-11B圖分別顯示利用先前技術與利用本發明之LDMOS元件的等電位模擬圖。

第12A-12B圖分別顯示利用先前技術與利用本發明之LDMOS元件的電流向量模擬圖。

第13圖顯示先前技術與根據本發明之LDMOS元件的電流與閘極電壓特徵曲線圖。

本發明中的圖式均屬示意，主要意在表示製程步驟以及各層之間之上下次序關係，至於形狀、厚度與寬度則並未依照比例繪製。

第2A-2J圖顯示本發明的第一個實施例。第2A-2C及2E-2J圖顯示根據本發明之橫向雙擴散金屬氧化物半導體(Lateral Double Diffused Metal Oxide Semiconductor,LDMOS)元件200製造方法的剖視示意圖，第2D與2J圖分別顯示第2C與第2I圖之上視示意圖。首先，如第2A圖所示，提供基板21，其中，基板21例如但不限於為P型矽基板，亦可以為其他半導體基板。接著如第2B圖所示，形成漂移區22於基板21上。漂移區22例如但不限於為N型磊晶層，形成於基板21上。接下來，如第2C圖所示，形成絕緣氧化區23與第一氧化區24於漂移區22上。絕緣氧化區23用以定義操作區23a。操作區23a位於漂移區22中，作為LDMOS元件200操作時主要的作用區，其範圍如2D圖中粗黑虛線框所示意。絕緣氧化區23與第一氧化區24例如但不限於為區域氧化(local oxidation of silicon,LOCOS)結構，且可利用相同製成步驟形成。

接下來，如第2E圖所示，利用遮罩層25a，定義第二氧化區25，其中，遮罩層25a例如但不限於包含氮化層(如氮化矽)或其他硬遮罩層，即為可阻擋氧化製程或沉積製程的遮罩。接下來，如第2F圖所示，形成第二氧化區25，接著將遮罩層25a移除。如此一來，可以形成在縱向上(如第2E圖中箭號所示意之方向)厚度較第一氧化區24小的第二氧化區25，並且不會影響到第一氧化區24的厚度。如第2F圖所示，第一氧化區24在縱向上具有厚度d1，其大於第二氧化區25在縱向上具有之厚度d2。且第二氧化區25與第一氧化區24於如第2F圖中箭號所示意之橫向上連接。接下來，如第2G圖所示，例如但不限於以微影製程形成光阻層26a為遮罩，以定義P型本體區26，並以離子植入製程，將P型雜質，以加速離子的形式，如第2G圖中虛線箭號所示意，植入定義的區域內，而形成P型本體區26於漂移區22中，接著再將光阻層26a去除(未示出)。

接下來，如第2H圖所示，形成介電層27a於漂移區22上，與漂移區22在縱向上連接，並與第二氧化區25於橫向上連接。第二氧化區25在橫向上隔開介電層27a及第一氧化區24。介電層27a具有較高之介電係數，即其介電係數高於矽或基板21材質的介電係數。接著形成堆疊層27b於介電層27a上，堆疊層27b用以作為閘極27的電性接點，其包含導電材質，例如但不限於為金屬或具有P型或N型雜質摻雜之多晶矽。堆疊層27b除了覆蓋介電層27a之外，並覆蓋至少部分第二氧化區25及部分第一氧化區24。

接下來，如第2I圖所示，以堆疊層27b為遮罩，形成輕摻雜區28a於本體區26中。輕摻雜區28a具有與漂移區22相同的導電型，在本實施例中，例如為N型。接著形成間隔層27c於堆疊層27b之側壁外之漂移區22上，包覆堆疊層27b的側壁，包含絕緣材料，亦可作為形成源極28時的自我對準遮罩。接著形成源極28於本體區26中，源極28具有與漂移區22相同的導電型，在本實施例中，例如為N型，且由上視圖第2J圖視之，間隔層27c介於源極28與堆疊層27b之間。汲極29具與漂移區22相同的導電型，在本實施例中，例如為N型，形成於漂移區22中，且由剖視圖第2I圖視之，汲極29於橫向上介於第一氧化區24與絕緣氧化區23之間。其中，由剖視圖第2I圖視之，在由右至左的橫向上，絕緣氧化區23、汲極29、第一氧化區24、第二氧化區25、與介電層27a依序連接。

本發明與先前技術主要的差異在於，將先前技術中閘極下方的第一氧化區(如第1A圖所示的第一氧化區14)，在靠近源極側的部分，以厚度較小的氧化區取代，如此一來，可在不降低崩潰防護電壓的情況下，降低導通電阻，增加導通電流，增加元件操作的速度與應用範圍。

第3A-3C圖顯示本發明的第二個實施例。本實施例顯示根據本發明之LDMOS元件300的製造方法之剖視示意圖。本實施例旨在說明根據本發明，形成第二氧化區的方式，並不限於如第一個實施例所示。本實施例與第一個實施例不同之處在於，如第3A圖所示，可以形成氧化區34a，再利用遮罩層35a，定義第二氧化區35。接下來，如第3B圖所示，例如以蝕刻方式，移除由遮罩層35a所定義的部分氧化區34a，而形成厚度較小的第二氧化區35，以及未被蝕刻的第一氧化區34。其他的製程與第一個實施例相同，形成如第3C圖所示的LDMOS元件300。

需說明的是，第3B圖的氧化區34、35之形成方式，亦可以是：先生長一層較薄的氧化區，之後利用遮罩層將氧化區35遮住後，以區域氧化方式生長較厚的氧化區34。

第4A-4F圖顯示本發明的第三個實施例。本實施例顯示根據本發明之LDMOS元件400的製造方法之剖視示意圖。首先，如第4A圖所示，提供基板41，其中，基板41例如但不限於為P型矽基板，亦可以為其他半導體基板。接著如第4B圖所示，形成漂移區42於基板41中。與第一個實施例不同，漂移區42可以由離子植入製程，將N型雜質，以加速離子的形式，如第4B圖中虛線箭號所示意，植入基板41中，而形成N型漂移區42於基板41中，而非形成於基板上的N型磊晶層。接下來，如第4C圖所示，形成絕緣氧化區43與第二氧化區45於漂移區42上，以定義操作區43a。與第一個實施例不同的是，在本實施例中，絕緣氧化區43的厚度，可以與第二氧化區45相同。絕緣氧化區43定義操作區43a位於漂移區42中，作為LDMOS元件400操作時主要的作用區。絕緣氧化區43與第二氧化區45例如但不限於為LOCOS結構，且可利用相同製成步驟形成。

接下來，如第4D圖所示，利用遮罩層44a，定義第一氧化區44，其中，遮罩層44a例如但不限於包含氮化層(如氮化矽)或其他硬遮罩層，即為可阻擋氧化製程或沉積製程的遮罩。接下來，形成第一氧化區44，接著將遮罩層44a移除。如此一來，可以形成在縱向上(如第4D圖中箭號所示意之方向)厚度較第二氧化區45大的第一氧化區44，並且不會影響到第二氧化區45的厚度。當然，形成第一氧化區44的製程步驟，亦可早於絕緣氧化區43與第二氧化區45。且第二氧化區45與第一氧化區44於橫向上連接。接下來，例如與第一個實施例相同的步驟，形成P型本體區46，如第4E圖所示。接著，如第4E圖所示，例如但不限於以微影製程形成光阻層46a為遮罩，以定義P型本體極461，並以離子植入製程，將P型雜質，以加速離子的形式，如第4E圖中虛線箭號所示意，植入定義的區域內，而形成P型本體極461於本體區46中，作為本體區46之電性接點，接著再將光阻層46a去除(未示出)。接下來，如第4F圖所示，形成閘極46、源極48、與汲極49。源極48與汲極49具有與漂移區42相同的導電型，在本實施例中，例如為N型。

第5A-5F圖顯示本發明的第四個實施例。本實施例顯示根據本發明之LDMOS元件500的製造方法之剖視示意圖。首先，如第5A圖所示，提供基板21。接著如第5B圖所示，形成漂移區22於基板21上。接下來，如第5C圖所示，形成絕緣氧化區53於漂移區22上，以定義操作區53a。與第一個實施例不同的是，在本質實施例中，絕緣氧化區53係淺溝槽絕緣(shallow trench isolation,STI)結構。操作區53a位於漂移區22中，作為LDMOS元件500操作時主要的作用區。

與第一個實施例相同，接下來，如第5D圖所示，形成第一氧化區24於漂移區22上。接下來，如第5E圖所示，形成第二氧化區25。其中，在縱向上，第二氧化區25的厚度較第一氧化區24的厚度小。接下來，與第一個實施例相同，如第5F圖所示，形成本體區26、閘極27、源極28、與汲極29。

第6圖顯示本發明的第五個實施例。本實施例與第一個實施例不同之處在於，在本實施例LDMOS元件600中，第一氧化區64為STI結構。本實施例旨在說明，根據本發明，第一氧化區亦可以為STI結構。

第7圖顯示本發明的第六個實施例。本實施例與前述第五個實施例不同之處在於，在本實施例LDMOS元件700中，第一氧化區64與絕緣氧化區53可皆為STI結構。本實施例旨在說明，根據本發明，第一氧化區與絕緣氧化區亦可以同為STI結構。

第8圖顯示本發明的第七個實施例。本實施例與前述第六個實施例不同之處在於，在本實施例LDMOS元件800中，第一氧化區64、絕緣氧化區53、與第二氧化區85可皆為STI結構。本實施例旨在說明，根據本發明，第一氧化區、第二氧化區、與絕緣氧化區亦可以同為STI結構。

第9圖顯示本發明的第八個實施例。本實施例與前述第七個實施例不同之處在於，在本實施例LDMOS元件900中，第一氧化區94與第二氧化區85可以同為STI結構，且可以相同製程步驟形成，具有相同的厚度，其厚度皆較絕緣氧化區53小，且第一氧化區94、絕緣氧化區53、與第二氧化區95可皆為STI結構。本實施例旨在說明，根據本發明，第一氧化區與第二氧化區可以相同製程步驟所形成之STI結構，其厚度小於STI結構之絕緣氧化區。

第10圖舉例顯示利用先前技術與利用本發明之LDMOS元件的導通阻值(conduction resistance,Ron)與崩潰防護電壓(breakdown voltage,BV)之比較。其中，先前技術LDMOS元件之Ron與BV的關係，由四方形節點所示意；而根據本發明的LDMOS元件之Ron與BV的關係，由三角形節點所示意。由第10圖虛線所示意的讀值可以看出，根據本發明之LDMOS元件，在相同崩潰防護電壓下，其導通阻值明顯較低；且在相同導通阻值下，其崩潰防護電壓明顯較高。因此，根據本發明之LDMOS元件可在維持崩潰防護電壓的條件下，降低導通阻值，提高導通電流，增加LDMOS元件的應用範圍。

第11A-11B圖分別顯示先前技術與根據本發明之LDMOS元件在不導通時的等電壓輪廓線模擬圖，比較LDMOS元件不導通時之等電壓輪廓線，可以了解根據本發明之LDMOS元件，有較高之崩潰防護電壓。請同時參閱先前技術LDMOS元件之等電壓輪廓線模擬圖第11A圖，與根據本發明LDMOS元件之等電壓輪廓線模擬圖第11B圖，可以看出本發明之LDMOS元件，相較於先前技術LDMOS元件，其在閘極下方等電壓輪廓線密度較低，代表在相同操作情形下，也就是元件不導通時，根據本發明LDMOS元件的電場強度較低，因此可以承受更高的電壓，換言之，崩潰防護電壓較大。須說明的是，所謂LDMOS元件不導通，指在源極與汲極電連接至不同的預設電位，而利用施加於閘極的閘極電壓，使源極與汲極之間，除了些微的漏電流之外，無電流流過的狀態。

第12A-12B圖分別顯示先前技術與根據本發明之LDMOS元件在導通時的電流向量模擬圖，比較LDMOS元件導通時之電流向量模擬圖，可以了解根據本發明之LDMOS元件，有較高之電流密度。請同時參閱先前技術LDMOS元件之電流向量模擬圖第12A圖，與根據本發明LDMOS元件之電流向量模擬圖第12B圖，可以看出本發明之LDMOS元件，相較於先前技術LDMOS元件，其在閘極下方電流向量線密度較高，代表在相同操作情形下，也就是元件導通時，根據本發明LDMOS元件的電流較高，因此在導通時有較高的電流，換言之，導通電阻較低。因此，根據本發明之LDMOS元件可提高導通電流，增加LDMOS元件的應用範圍。

第13圖顯示先前技術與根據本發明之LDMOS元件的電流與閘極電壓特徵曲線圖。如圖所示，先前技術在LDMOS元件導通時的電流，明顯低於根據本發明之LDMOS元件導通時的電流。因此，根據本發明之LDMOS元件可降低導通阻值，提高導通電流，增加LDMOS元件的應用範圍。

以上已針對較佳實施例來說明本發明，唯以上所述者，僅係為使熟悉本技術者易於了解本發明的內容而已，並非用來限定本發明之權利範圍。在本發明之相同精神下，熟悉本技術者可以思及各種等效變化。例如，在不影響元件主要的特性下，可加入其他製程步驟或結構，如臨界電壓調整區等；再如，閘極下方的氧化區數目可為更多，而不限於為二；又如，微影技術並不限於光罩技術，亦可包含電子束微影技術；再如，導電型P型與N型可以互換，只需要其他區域亦作相應的互換極可。本發明的範圍應涵蓋上述及其他所有等效變化。

Claims

一種橫向雙擴散金屬氧化物半導體(Lateral Double Diffused Metal Oxide Semiconductor,LDMOS)元件製造方法，包含：提供一基板，其具有第一導電型；形成一漂移區於該基板上，其具有第二導電型，其中該第二導電型與該第一導電型電性相反；形成一絕緣氧化區於該漂移區上，以定義一操作區，其中該操作區位於該漂移區中；形成一第一氧化區於該漂移區上之該操作區中，其中該第一氧化區具有第一厚度；形成一第二氧化區於該漂移區上之該操作區中，並與該第一氧化區於一橫向上連接，其中該第二氧化區具有一第二厚度，且形成該第二氧化區時不影響該第一氧化區之該第一厚度，其中該第二厚度小於該第一厚度；形成一閘極於該漂移區上之該操作區中，並覆蓋至少部分該第二氧化區及部分該第一氧化區，包括：形成一介電層於該漂移區上，並與該第二氧化區於該橫向上連接，且該第二氧化區隔開該介電層及該第一氧化區；形成一堆疊層於該介電層上；以及形成一間隔層於該堆疊層之一側壁外；形成一本體區於該漂移區中，其具有第一導電型，且部分該本體區位於該閘極下方；形成一源極，於該本體區中，其具有第二導電型，且由上視圖視之，該間隔層介於該源極與該堆疊層之間；以及形成一汲極於該漂移區中，具有第二導電型，且由上視圖視之，該汲極介於該第一氧化區與該絕緣氧化區之間；其中，該第一氧化區與該第二氧化區分別係第一區域氧化(local oxidation of silicon,LOCOS)結構與第二區域氧化(local oxidation of silicon,LOCOS)結構，且該絕緣氧化區係淺溝槽絕緣(shallow trench isolation,STI)結構或一第三區域氧化(local oxidation of silicon,LOCOS)結構；其中，該絕緣氧化區、該汲極、該第一氧化區、該第二氧化區、與該介電層於該橫向上依序相鄰排列。
如申請專利範圍第1項所述之橫向雙擴散金屬氧化物半導體(Lateral Double Diffused Metal Oxide Semiconductor,LDMOS)元件製造方法，更包括形成一本體極於該本體區中，具有第二導電型，以作為該本體區之電性接點。
如申請專利範圍第1項所述之橫向雙擴散金屬氧化物半導體(Lateral Double Diffused Metal Oxide Semiconductor,LDMOS)元件製造方法，其中該絕緣氧化區與該第一氧化區由相同製程步驟形成。
一種橫向雙擴散金屬氧化物半導體(Lateral Double Diffused Metal Oxide Semiconductor,LDMOS)元件製造方法，包含：提供一基板，其具有第一導電型；形成一漂移區於該基板上，其具有第二導電型，其中該第二導電型與該第一導電型電性相反；形成一絕緣氧化區於該漂移區上，以定義一操作區，其中該操作區位於該漂移區中；形成一第一氧化區於該漂移區上之該操作區中，其中該第一氧化區具有一第一厚度；形成一第二氧化區於該漂移區上之該操作區中，並與該第一氧化區於一橫向上連接，其中該第二氧化區具有一第二厚度，且形成該第二氧化區時不影響該第一氧化區之該第一厚度，其中該第二厚度小於該第一厚度；形成一閘極於該漂移區上之該操作區中，由上視圖視之，該閘極位於該操作區中，並覆蓋至少部分該第二氧化區及部分該第一氧化區，包括：形成一介電層於該漂移區上，並與該第二氧化區於該橫向上連接，且該第二氧化區隔開該介電層及該第一氧化區；形成一堆疊層於該介電層上；形成一間隔層於該堆疊層之一側壁外；形成一本體區於該漂移區中，其具有第一導電型，且部分該本體區位於該閘極下方；形成一源極，於該本體區中，其具有第二導電型，且由上視圖視之，該間隔層介於該源極與該堆疊層之間；以及形成一汲極於該漂移區中，具有第二導電型，且由上視圖視之，該汲極介於該第一氧化區與該絕緣氧化區之間；其中，該第一氧化區與該絕緣氧化區係淺溝槽絕緣(shallow trench isolation,STI)結構，且該第二氧化區係一區域氧化(local oxidation of silicon,LOCOS)結構；其中，該絕緣氧化區、該汲極、該第一氧化區、該第二氧化區、與該介電層於該橫向上依序相鄰排列。
一種橫向雙擴散金屬氧化物半導體(Lateral Double Diffused Metal Oxide Semiconductor,LDMOS)元件製造方法，包含：提供一基板，其具有第一導電型；形成一漂移區於該基板上，其具有第二導電型，其中該第二導電型與該第一導電型電性相反；形成一絕緣氧化區於該漂移區上，以定義一操作區，其中該操作區位於該漂移區中；形成一第一氧化區於該漂移區上之該操作區中，其中該氧化區具有一第一厚度；形成一第二氧化區於該漂移區上之該操作區中，並與該第一氧化區於一橫向上連接，其中該第二氧化區具有一第二厚度，且形成該第二氧化區時不影響該第一氧化區之該第一厚度，其中該第二厚度小於該第一厚度；形成一閘極於該漂移區上之該操作區中，由上視圖視之，該閘極位於該操作區中，並覆蓋至少部分該第二氧化區及部分該第一氧化區，包括：形成一介電層於該漂移區上，並與該第二氧化區於該橫向上連接，且該第二氧化區隔開該介電層及該第一氧化區；形成一堆疊層於該介電層上；形成一間隔層於該堆疊層之一側壁外；形成一本體區於該漂移區中，其具有第一導電型，且部分該本體區位於該閘極下方；形成一源極，於該本體區中，其具有第二導電型，且由上視圖視之，該間隔層介於該源極與該堆疊層之間；以及形成一汲極於該漂移區中，具有第二導電型，且由上視圖視之，該汲極介於該第一氧化區與該絕緣氧化區之間；其中，該第一氧化區係一淺溝槽絕緣(shallow trench isolation,STI)結構，且該第二氧化區與該絕緣氧化區係區域氧化(local oxidation of silicon,LOCOS)結構；其中該絕緣氧化區、該汲極、該第一氧化區、該第二氧化區、與該介電層於該橫向上依序相鄰排列。