TWI590735B - 訊號傳輸板及其製作方法 - Google Patents
訊號傳輸板及其製作方法 Download PDFInfo
- Publication number
- TWI590735B TWI590735B TW103143727A TW103143727A TWI590735B TW I590735 B TWI590735 B TW I590735B TW 103143727 A TW103143727 A TW 103143727A TW 103143727 A TW103143727 A TW 103143727A TW I590735 B TWI590735 B TW I590735B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- conductive
- hole
- signal transmission
- transmission board
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
- H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
- H05K1/0251—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0183—Dielectric layers
- H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09545—Plated through-holes or blind vias without lands
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
- H05K2203/1105—Heating or thermal processing not related to soldering, firing, curing or laminating, e.g. for shaping the substrate or during finish plating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
- H05K2203/1178—Means for venting or for letting gases escape
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/14—Related to the order of processing steps
- H05K2203/143—Treating holes before another process, e.g. coating holes before coating the substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/14—Related to the order of processing steps
- H05K2203/1438—Treating holes after another process, e.g. coating holes after coating the substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Near-Field Transmission Systems (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
Description
本發明有關於一種電子元件,尤指一種訊號傳輸板及其製作方法。
隨著高階伺服器的技術發展與應用,用以傳遞訊號的訊號傳輸板,例如電路板(Printed circuit board,PCB),所要求的傳遞速度和品質越來越高。
傳統的需路板主要係以傳輸線做為水平方向的訊號傳輸,而以連通孔(Plated Through Hole,PTH)做為垂直方向的訊號傳輸,使得訊號可以達到穿層傳輸的目的。然而,垂直方向的連通孔與水平方向的傳輸線之間阻抗不匹配(Impedance Mismatch)的問題,是現今電路板無法提升傳輸速度和品質的主要原因之一。當連通孔與傳輸線阻抗不匹配時,訊號在透過連通孔與傳輸線穿層傳遞時,容易因為傳輸路徑上的阻抗不同,造成訊號反射的問題,進而造成訊號不必要的傳輸消耗。
本發明的訊號傳輸板及其製作方法,藉以提升訊號傳輸板傳輸訊號時,訊號傳遞的完整性及傳輸速度的提升。
本發明的訊號傳輸板包含多層基板、導電傳輸孔、
環槽及氣隙連通孔。多層基板具有相對的第一外表面及第二外表面。導電傳輸孔具有相對的第一孔端及第二孔端,導電傳輸孔貫穿多層基板,且第一孔端位於第一外表面,第二孔端位於第二外表面。環槽位於多層基板內,且分別與第一外表面及第二外表面具有間距。環槽環繞導電傳輸孔。氣隙連通孔具有相對的第一開口端及第二開口端,氣隙連通孔設置於多層基板,且第一開口端位於第一外表面,第二開口端連通環槽。
本發明的訊號傳輸板的製作方法,包含以下步驟。
於多層基板內設置可揮發性材料。多層基板具有相對的第一外表面及第二外表面,而可揮發性材料分別與第一外表面及第二外表面具有間距。形成貫通孔以貫穿多層基板以及可揮發性材料,以令貫通孔之相對的第一孔端及第二孔端分別位於多層基板的第一外表面及第二外表面。於貫通孔之孔壁面上形成內導電膜,構成導電傳輸孔。形成氣隙連通孔,以令氣隙連通孔由第一外表面延伸至可揮發性材料。最後,氣化可揮發性材料,令可揮發性材料經由氣隙連通孔而自多層基板內揮發,以於多層基板內形成環槽,且環槽環繞導電傳輸孔。
由於訊號傳輸板可藉由環槽環繞於導電傳輸孔,使
得導電傳輸孔的內導電膜被包覆於低介電係數的材質中,以增加導電傳輸孔的阻抗,從而使得訊號傳輸板垂直方向的導電傳輸孔阻抗與水平方向的傳輸線阻抗匹配,進而訊號傳遞的完整性及傳
輸速度。
以上之關於本揭露內容之說明及以下之實施方式之說明係用以示範與解釋本發明之精神與原理,並且提供本發明之專利申請範圍更進一步之解釋。
10、10a、10b、10c、10d、10e、10f‧‧‧訊號傳輸板
11‧‧‧多層基板
111‧‧‧第一外表面
112‧‧‧第二外表面
113‧‧‧第一絕緣層
114‧‧‧第一導電層
115‧‧‧基體層
115a‧‧‧內襯部
115b‧‧‧外套部
116‧‧‧第二導電層
117‧‧‧第二絕緣層
118‧‧‧穿孔
12‧‧‧導電傳輸孔
121‧‧‧貫通孔
122‧‧‧第一孔端
123‧‧‧第二孔端
124‧‧‧內導電膜
13‧‧‧環槽
14、14a、14b‧‧‧氣隙連通孔
141‧‧‧第一開口端
142‧‧‧第二開口端
15‧‧‧第一線路層
16‧‧‧第二線路層
17‧‧‧可揮發性材料
18‧‧‧外導電膜
19‧‧‧填充材料
S201~S210、S401~S411‧‧‧製程步驟流程
第1A圖係為根據一實施例所繪製的訊號傳輸板側視剖面圖。
第1B圖係為根據一實施例所繪製的訊號傳輸板俯視圖。
第1C圖係為根據另一實施例所繪製的訊號傳輸板俯視圖。
第1D圖係為根據另一實施例所繪製的訊號傳輸板側視剖面圖。
第2圖係為根據第1圖實施例所繪製的訊號傳輸板製造方法流程圖。
第3A圖至第3J圖係為根據第2圖訊號傳輸板製造方法流程的示意圖。
第4圖係為根據另一實施例所繪製的訊號傳輸板側視剖面圖。
第5圖係為根據第4圖實施例所繪製的訊號傳輸板製造方法流程圖。
第6A圖至第6K圖係為根據第5圖訊號傳輸板製造方法
流程的示意圖。
第7圖係為根據另一實施例所繪製的訊號傳輸板側視剖面圖。
第8圖係為根據另一實施例所繪製的訊號傳輸板側視剖面圖。
第9圖係為根據再一實施例所繪製的訊號傳輸板側視剖面圖。
第10圖係為根據又一實施例所繪製的訊號傳輸板側視剖面圖。
第11圖係為根據又一實施例所繪製的訊號傳輸板側視剖面圖。
以下在實施方式中詳細敘述本發明之詳細特徵以及優點,其內容足以使任何熟習相關技藝者了解本發明之技術內容並據以實施,且根據本說明書所揭露之內容、申請專利範圍及圖式,任何熟習相關技藝者可輕易地理解本發明相關之目的及優點。以下之實施例係進一步詳細說明本發明之觀點,但非以任何觀點限制本發明之範疇。
請參照第1A圖至第1B圖,第1A圖係為根據一實施例所繪製的訊號傳輸板側視剖面圖,第1B圖係為根據一實施例所繪製的訊號傳輸板俯視圖,第1C圖係為根據另一實施例所繪製的訊號傳輸板俯視圖,第1D圖係為根據另一實施例所繪製
的訊號傳輸板側視剖面圖。其中第1A圖係為第1B圖沿1A剖面線剖切的剖面圖。如第1A圖所示,訊號傳輸板10可運用於印刷電路板(Printed circuit board,PCB)之領域,用以印刷線路於表面上,並於表面上設置電子元件,使電子元件可以藉由訊號傳輸板10表面上的線路傳輸訊號。
於本實施例中,訊號傳輸板10包含多層基板11、導電傳輸孔12、環槽13及氣隙連通孔14。其中,多層基板11具有相對的第一外表面111及第二外表面112,並由第一外表面111到第二外表面112之方向包含相堆疊的第一絕緣層113、第一導電層114、基體層115、第二導電層116及第二絕緣層117。更詳細來說,多層基板11的第一外表面111係位於第一絕緣層113且相反於第一絕緣層113與第一導電層114連接的一側,而第二外表面112係位於第二絕緣層117且相反於第二絕緣層117與第二導電層116連接的一側,如第1圖所示。於本實施例中,所述基體層115可以絕緣材料製成。
於本實施例中,訊號傳輸板10可以更包含第一線路層15及第二線路層16,第一線路層15係設置於多層基板11的第一外表面111,第二線路層16設置於第二外表面112上。進一步來說,多層基板11的第一外表面111及第二外表面112上可設置多個電子元件,並藉由第一線路層15及第二線路層16使得電子元件彼此電性連接及傳輸訊號。其中,本實施例之第一線路層15及第二線路層16的配置非用以限定本案,在其他實施例當中,
也可以取消第一線路層15及第二線路層16的配置。
導電傳輸孔12貫穿多層基板11,且導電傳輸孔12具有相對的第一孔端122及第二孔端123。於圖示實施例中,貫通孔121貫穿多層基板11的同時,貫通孔121也貫穿了第一線路層15與第二線路層16,使得貫通孔121的第一孔端122及第二孔端123分別位於第一線路層15與第二線路層16的表面。於其他實施例中,當設置貫通孔121的位置未有第一線路層15與第二線路層16時,貫通孔121的第一孔端122及第二孔端123會分別位於多層基板11的第一外表面111及第二外表面112。
於圖示實施例具體來說,導電傳輸孔12係由內導電膜124環繞形成的貫通孔121,且導電傳輸孔12貫穿第一絕緣層113、第一導電層114、基體層115、第二導電層116及第二絕緣層117。進一步地,第一線路層15可連接位於導電傳輸孔12的第一孔端122的內導電膜124,而第二線路層16連接位於導電傳輸孔12的第二孔端123的內導電膜124,藉由第一線路層15及第二線路層16分別與形成於導電傳輸孔12的內導電膜124連接,使得位於多層基板11之第一外表面111上的電子元件可以與位於第二外表面112上的電子元件電性連接。於本實施例中,多層基板11上設置導電傳輸孔12的數量可以為一個或多個,且導電傳輸孔12設置的位置可以依據電路的需求,設計在不同的位置上,本實施例不對此加以限制。
環槽13設置於多層基板11內,且分別與第一外表
面111及第二外表面112具有一定的間距。以本實施例詳細來說,環槽13係可位於多層基板11中第一導電層114、基體層115及第二導電層116的位置,且介於第一絕緣層113及第二絕緣層117之間。換言之,環槽13貫穿第一導電層114、基體層115及第二導電層116,且環槽13與第一外表面111具有第一絕緣層113之厚度的間距,以及環槽13與第二外表面112具有第二絕緣層117之厚度的間距。換言之,環槽13係位於多層基板11之內層而不外露。
此外,環槽13環繞導電傳輸孔12,使得環槽13與貫通孔121分別位於內導電膜124的內外兩側。於本實施例中,如第1B圖所示,環槽13可以與導電傳輸孔12形成同軸的結構,使得環槽13的側壁面與導電傳輸孔12的側壁面保持相同的間距。然而,環槽13與導電傳輸孔12同軸的特徵非用以限定本案,在其他實施例中,環槽13與導電傳輸孔121也可以是非共軸而偏心設計,如第1C圖所示,環槽13可環繞導電傳輸孔12即可。
此外,如第1A圖所示,氣隙連通孔14具有相對的第一開口端141及第二開口端142。氣隙連通孔14設置於多層基板11上,且氣隙連通孔14的第一開口端141係位於多層基板11的第一外表面111,而氣隙連通孔14的第二開口端142連通環槽13。藉此,使環槽13能夠藉由氣隙連通孔14而與多層基板11外的空間相連通。
更詳細來說,本實施例之氣隙連通孔14係貫穿第一
絕緣層113,並延伸至局部的第一導電層114,以使氣隙連通孔14與環槽13相連通,但不以此為限。在其他實施例中,氣隙連通孔14也可以是貫穿第一絕緣層113就與環槽13相連通,如第1D圖所示。或者,氣隙連通孔14可以貫穿第一絕緣層113與第一導電層114,使第二開口端142位於第一導電層114與基體層115之間的接觸面或延伸至局部的基體層115。於其他實施例中,氣隙連通孔14亦可以貫穿第一絕緣層113與第一導電層114至基體層115,使第二開口端142位於基體層115與第二導電層116之間的接觸面或延伸至局部的第二導電層116,本實施例不予以限制。概括而言,氣隙連通孔14的第二開口端142連通至環槽13,使環槽13能與多層基板11外的空間相連通,皆為本實施例氣隙連通孔14所涵蓋的範圍。此外,氣隙連通孔14的數量以及位置也非用以限定本案,在其他實施例當中,氣隙連通孔14的數量也可以是二個以上,或者在另一實施例當中,氣隙連通孔14的第一開口端141也可以是位於第二外表面112上,藉由氣隙連通孔14貫穿第二絕緣層117與第二導電層116,而使氣隙連通孔14的第二開口端142連通至環槽13。
此外,於本實施例中,環槽13內並未填充其他材料,而是充滿空氣。由於空氣具有低介電係數的物理特性,如此可以增加導電傳輸孔12的特性阻抗,使得訊號傳輸板10中垂直的導電傳輸孔12的特性阻抗與水平的傳輸線(例如第一線路層15以及第二線路層16)的阻抗匹配(Impedance matching),從而讓訊號
在訊號傳輸板10上傳遞時,不論是垂直或水平方向傳輸路徑上的特性阻抗都能維持大致相同,以減少訊號傳輸路徑之阻抗不連續點。
值得一提的是,於本實施例中,環槽13內材料係以自然存在的空氣為例,但不以此為限。舉例來說,環槽13內可以填充低介電係數(dielectric constant)或高介電係數的介電材料。在本案當中,所謂低介電係數的介電材料指的是介電材料的介電係數小於第一絕緣層113或第二絕緣層117的介電係數,而高介電係數的介電材料指的是介電材料的介電係數大於第一絕緣層113或第二絕緣層117的介電係數。其中,低介電係數的介電材料可以例如空氣或其他低介電係數和低損耗(loss tagent)_的介電材料,而高介電係數的介電材料可以是SiO2、Ta2O5、BaTiO3或其他高介電係數的介電材料。當環槽13內填充低介電係數的介電材料時,則可增加導電傳輸孔12的阻抗,有利於訊號傳輸板10傳遞訊號的品質和傳輸速度。當環槽13內填充高介電係數的介電材料時,則可提高寄生電容值而使運用更為廣泛。環槽13內的介電材料可以固態、液態或氣態的形式存在。
以下將說明第1圖所示的訊號傳輸板10的製作方法。請一併參照第2圖及第3A圖至第3J圖所示,第2圖係為根據第1圖實施例所繪製的訊號傳輸板製造方法流程圖,第3A圖至第3H圖係為根據第2圖訊號傳輸板製造方法流程的示意圖。如第3A圖至第3D圖所示,係於多層基板內11設置可揮發性材
料17。詳細來說,於多層基板內11設置可揮發性材料17係包含步驟S201、S202、S203與S204。首先於步驟S201中,如第3A圖所示,可以先將第一導電層114及第二導電層116分別設置於基體層115的相對兩側。接著於步驟S202中,如第3B圖所示,於第一導電層114且相反於基體層115的一側形成穿孔118,穿孔118貫穿第一導電層114、基體層115及第二導電層116。接著於步驟S203中,如第3C圖所示,於穿孔118內填充可揮發性材料17。之後於步驟S204中,如第3D圖所示,將第一絕緣層113與第二絕緣層117分別設置於第一導電層114與第二導電層116上。更詳細地說,步驟S204係於第一導電層114上且相反於第一導電層114與基體層115接觸的一側,設置第一絕緣層113,令第一絕緣層113覆蓋第一導電層114及可揮發性材料17的一側。
並且,於第二導電層116上且相反於第二導電層116與基體層115接觸的一側,設置第二絕緣層117,令第二絕緣層117覆蓋第二導電層116及可揮發性材料17的另一側,使得可揮發性材料17被第一導電層114、基體層115與第二導電層116所環繞住,且可揮發性材料17被設置於第一絕緣層113與第二絕緣層117之間。如此,形成可揮發性材料17設置於多層基板11內的樣態。
接著,執行步驟S205,如第3E圖所示,於訊號傳輸板10的第一外表面111及第二外表面112上,設置第一線路層15及第二線路層16。更具體而言,第一線路層15係形成於第一絕緣層113,且第一線路層15相反於第一絕緣層113與第一導電
層114連接的一側,第二線路層16係形成於第二絕緣層117,且第二線路層16相反於第二絕緣層117與第二導電層116連接的一側。
接著,執行步驟S206,如第3F圖所示,依據電路的設計,圖形化第一線路層15及第二線路層16。本實施例設置第一線路層15及第二線路層16的步驟非用以限定本實施例。在其他實施例當中,也可以取消設置第一線路層15及第二線路層16的設計,亦即省略步驟S205及步驟S206。
接著,執行步驟S207中,如第3G圖所示,於多層基板11上形成貫通孔121,以貫穿多層基板11及可揮發性材料17。於圖示實施例中,貫通孔121貫穿多層基板11的同時,貫通孔121也貫穿了第一線路層15與第二線路層16使得貫通孔121的第一孔端122及第二孔端123分別位於第一線路層15與第二線路層16的表面。於其他實施例中,當設置貫通孔121的位置未有第一線路層15與第二線路層16時,貫通孔121的第一孔端122及第二孔端123會分別位於多層基板11的第一外表面111及第二外表面112。更詳細來說,貫通孔121係貫穿第一線路層15、第一絕緣層113、可揮發性材料17、第二絕緣層117及第二線路層16。
接著,執行步驟S208中,如第3H圖所示,於貫通孔121的內壁面形成內導電膜124,以構成導電傳輸孔12。進一步來說,導電傳輸孔12位於第一孔端122處的內導電膜124係與
位於第一外表面111上的第一線路層15電性連接,導電傳輸孔12位於第二孔端123處的內導電膜124係與位於第二外表面112上的第二線路層16電性連接,使得第一線路層15及第二線路層16可以藉由導電傳輸孔12而達到電性連接的效果。如此,位於第一外表面111上的電子元件及位於第二外表面112上的電子元件亦可以透過導電傳輸孔12達到訊號傳遞的目的。
接著,執行步驟S209中,如第3I圖所示,於多層基板11上形成氣隙連通孔14,令氣隙連通孔14由第一外表面111延伸至可揮發性材料17。詳細來說,氣隙連通孔14具有相對的第一開口端141與第二開口端142,第一開口端141位於第一外表面111,第二開口端142連接可揮發性材料17。然而,上述圖示之氣隙連通孔14所形成的位置、數量以及其深度皆非用以限定本案。概括而言,氣隙連通孔14的第二開口端142連接至可揮發性材料17,且氣隙連通孔14的第一開口端141可以露出於多層基板11外而與外界連通,皆為本實施例氣隙連通孔14所涵蓋的範圍。
然後執行步驟S210中,如第3J圖所示,氣化可揮發性材料17,令可揮發性材料17經由氣隙連通孔14而自多層基板11內揮發,以於多層基板11內形成環繞導電傳輸孔12的環槽13。於此步驟S210中,可揮發性材料17的氣化溫度係以高於第一絕緣層113和第二絕緣層117材料的壓合和固化製程的溫度為原則,加熱可揮發性材料17,使得可揮發性材料17從固體逐漸
氣化成氣體,透過氣隙連通孔14流通至多層基板11外的空間。當可揮發性材料17氣化後,原本放置可揮發性材料17的空間則形成環槽13。如此,以完成此一實施例的訊號傳輸板10的製作。例如,廠牌Empower的揮發材料之氣化溫度為300℃,不同的可揮發性材料具有不同的氣化條件,本文所提之氣化溫度條件非用以限定本案。
於本實施例中,環槽13內未填充其他介電材料,而是充滿空氣。如此,環槽13內的空氣和貫通孔121內的空氣將使得導電傳輸孔12的內導電膜124包覆於低介電係數的空氣中。據此,增加導電傳輸孔12的特性阻抗,以令導電傳輸孔12與水平方向的傳輸線(例如第一線路層15以及第二線路層16)阻抗匹配,進而改善了訊號傳輸板10穿層傳遞訊號的品質和傳輸速度。
請參照第4圖,第4圖係為根據另一實施例所繪製的訊號傳輸板側視剖面圖。如第4圖所示,訊號傳輸板10a與第1圖所示的訊號傳輸板10同樣包含多層基板11、導電傳輸孔12、環槽13及氣隙連通孔14,且訊號傳輸板10a的結構和訊號傳輸板10的結構大致上相同。與第1圖所示的訊號傳輸板10不同的是,本實施例訊號傳輸板10a更包含外導電膜18。外導電膜18位於第一導電層114、基體層115、第二導電層116所形成環槽13的壁面。換言之,外導電膜18形成環槽13的槽壁面,以環繞內導電膜124,並且外導電膜18電性連接於第一導電層114及第二導電層116,以令第一導電層114與第二導電層116能夠導通。
請一併參照第5圖及第6A圖至第6K圖所示,第5圖係為根據第4圖實施例所繪製的訊號傳輸板製造方法流程圖,第6A圖至第6K圖係為根據第5圖訊號傳輸板製造方法流程的示意圖。第5圖與第2圖所示的訊號傳輸板製造方法不同的是,本實施例更進一步包含形成外導電膜18的步驟。
首先,於步驟S401中,如第6A圖所示,於基體層115的相對二側分別設置第一導電層114與第二導電層116。接著,於步驟S402中,如第6B圖所示,於第一導電層114且相反於基體層115的一側形成穿孔118,穿孔118貫穿第一導電層114、基體層115以及第二導電層116。接著,於步驟S403中,如第6C圖所示,在穿孔118的孔壁面上形成外導電膜18。位於穿孔118的兩開口端處的外導電膜18分別連接第一導電層114及第二導電層116,以電性連接第一導電層114及第二導電層116。接著,於步驟S404中,如第6D圖所示,在穿孔118內填充可揮發性材料17。更詳細來說,可揮發性材料17係填充於在外導電膜18所環繞出的範圍內。之後,再於步驟S405中,如第6E圖所示,將第一絕緣層113與第二絕緣層117分別設置於第一導電層114與第二導電層116相對於基體層115的一側,更詳細地說,步驟S405係於第一導電層114上且相反於第一導電層114與基體層115接觸的一側,設置第一絕緣層113,令第一絕緣層113覆蓋第一導電層114及可揮發性材料17的一側。並且,於第二導電層116上且相反於第二導電層116與基體層115接觸的一
側,設置第二絕緣層117,令第二絕緣層117覆蓋第二導電層116及可揮發性材料17的另一側,使得可揮發性材料17被第一導電層114、外導電膜18與第二導電層116所環繞住,且可揮發性材料17被設置於第一絕緣層113與第二絕緣層117之間。如此,以完成於多層基板11內設置可揮發性材料17。
接著,於步驟S406中,如第6H圖所示,將第一線路層15及第二線路層16分別設置於第一絕緣層113及第二絕緣層117上。於步驟S407中,如第6G圖所示,依據電路的設計,圖形化第一線路層15及第二線路層16,亦即如第2圖的步驟S206。其中,圖形化的方式可為蝕刻、電鍍、沉積等一般印刷電路板或半導體製程方法,但不以此為限。此外,之後的步驟S408至步驟S411及第6H圖至第6K圖與前一個實施例的步驟S207至步驟S210及第3G圖至第3J圖大致上相同,不予贅述。
請參照第7圖及第8圖,第7圖係為根據另一實施例所繪製的訊號傳輸板側視剖面圖,第8圖係為根據另一實施例所繪製的訊號傳輸板側視剖面圖。如圖所示,訊號傳輸板10b、10c與第4圖所示的訊號傳輸板10a同樣包含多層基板11、導電傳輸孔12、環槽13、氣隙連通孔14及外導電膜18,且訊號傳輸板10b、10c的結構和訊號傳輸板10a的結構大致上相同。與第4圖所示的訊號傳輸板10a不同的是,外導電膜18僅電性連接第一導電層114和第二導電層116其中之一。更詳細地來說,如第7圖所示的訊號傳輸板10b,外導電膜18與第一導電層114電性連
接。然而,有部分的第二絕緣層117介於外導電膜18與第二導電層116之間,使得外導電膜18與第二導電層116電性絕緣。又如第8圖所示的訊號傳輸板10c,外導電膜18與第二導電層116電性連接。然而,有部分的第一絕緣層113介於外導電膜18與第一導電層114之間,使得外導電膜18與第一導電層114電性絕緣。
請參照第9圖,第9圖係為根據再一實施例所繪製的訊號傳輸板側視剖面圖。如第9圖所示,訊號傳輸板10d與第1圖所示的訊號傳輸板10同樣包含多層基板11、導電傳輸孔12、環槽13及氣隙連通孔14,且訊號傳輸板10d的結構和訊號傳輸板10的結構大致上相同。訊號傳輸板10d與第1圖所示的訊號傳輸板10不同的是,本實施例訊號傳輸板10d的基體層115更包含內襯部115a及外套部115b。內襯部115a包覆於外套部115b中,且內襯部115a的材質為導體或半導體材料,外套部115b的材質為絕緣材料。進一步來說,基體層115的外層表面為絕緣材質,皆可適用於本案。
請參照第10圖,第10圖係為根據又一實施例所繪製的訊號傳輸板側視剖面圖。如第10圖所示,訊號傳輸板10e與第1圖所示的訊號傳輸板10同樣包含多層基板11、導電傳輸孔12、環槽13及氣隙連通孔14,且訊號傳輸板10e的結構和訊號傳輸板10的結構大致上相同。訊號傳輸板10e與第1圖所示的訊號傳輸板10不同的是,本實施例訊號傳輸板10e更包含填充材料19。填充材料19位於貫通孔121內而將貫通孔121填滿,填
充材料19的材質可以為導體或絕緣體。藉由填充材料19填充於貫通孔121內的設計,可用以增加導電傳輸孔12的結構強度。
請參照第11圖,第11圖係為根據又一實施例所繪製的訊號傳輸板側視剖面圖。如第11圖所示,訊號傳輸板10f與第1圖所示的訊號傳輸板10的結構大致上相同。訊號傳輸板10f與第1圖所示的訊號傳輸板10不同的是,本實施例訊號傳輸板10f具有兩個氣隙連通孔14a、14b,氣隙連通孔14a、14b分別位於多層基板11的第一外表面111及第二外表面112。氣隙連通孔14a貫穿第一絕緣層113與環槽13相連通,而氣隙連通孔14b貫穿第二絕緣層117與環槽13相連通。在本實施例中,氣隙連通孔14a、14b係位於導電傳輸孔12的同一側,但不以此為限。於其他實施例中,氣隙連通孔14a、14b亦可以設置於導電傳輸孔的相對兩側。或多個氣隙連通孔14a、14b設置在多層基板11上。
綜合以上所述,訊號傳輸板利用氣隙連通孔連通環槽,使得氣化後的可揮發性材料可以流通至多層基板外,進而讓環槽不填充介電材料,而是充滿低介電係數的空氣時,導電傳輸孔的內導電膜可以被包覆於環槽及貫通孔的空氣中,據以增加導電傳輸孔的特性阻抗,使得訊號傳輸板垂直方向的導電傳輸孔阻抗與水平方向的傳輸線阻抗匹配。所述訊號傳輸板透過訊號於垂直方向和水平方向的傳輸路徑阻抗匹配,進而提升訊號傳輸板在穿層傳輸訊號時,訊號傳遞的完整性及傳輸速度。並於其他實施例中,透過於環槽中填充其他高介電材料或設置填充材料於貫通
孔內,也可使訊號傳輸板的運用更為廣泛。
雖然本發明以前述之實施例揭露如上,然其並非用以限定本發明。在不脫離本發明之精神和範圍內,所為之更動與潤飾,均屬本發明之專利保護範圍。關於本發明所界定之保護範圍請參考所附之申請專利範圍。
10‧‧‧訊號傳輸板
11‧‧‧多層基板
111‧‧‧第一外表面
112‧‧‧第二外表面
113‧‧‧第一絕緣層
114‧‧‧第一導電層
115‧‧‧基體層
116‧‧‧第二導電層
117‧‧‧第二絕緣層
12‧‧‧導電傳輸孔
121‧‧‧貫通孔
122‧‧‧第一孔端
123‧‧‧第二孔端
124‧‧‧內導電膜
13‧‧‧環槽
14‧‧‧氣隙連通孔
141‧‧‧第一開口端
142‧‧‧第二開口端
15‧‧‧第一線路層
16‧‧‧第二線路層
Claims (22)
- 一種訊號傳輸板,包含:一多層基板,具有相對的一第一外表面及一第二外表面;一導電傳輸孔,具有相對的一第一孔端及一第二孔端,該導電傳輸孔貫穿該多層基板,且該第一孔端位於該第一外表面,該第二孔端位於該第二外表面;一環槽,位於該多層基板內,且分別與該第一外表面及該第二外表面具有一間距,該環槽環繞該導電傳輸孔;以及一氣隙連通孔,具有相對的一第一開口端及一第二開口端,該氣隙連通孔設置於該多層基板,且該第一開口端位於該第一外表面,該第二開口端連通該環槽。
- 如請求項1所述之訊號傳輸板,更包含一第一線路層及一第二線路層,該第一線路層位於該多層基板的該第一外表面,且電性連接於該導電傳輸孔的該第一孔端,該第二線路層位於該多層基板的該第二外表面,且電性連接於該導電傳輸孔的該第二孔端。
- 如請求項1所述之訊號傳輸板,其中該導電傳輸孔係由一內導電膜環繞形成的一貫通孔,該貫通孔與該環槽分別位於該內導電膜的內外二側。
- 如請求項3所述之訊號傳輸板,更包含一填充材料,位於該貫通孔內。
- 如請求項1所述之訊號傳輸板,其中該多層基板包含相堆疊 的一第一絕緣層、一第一導電層、一基體層、一第二導電層以及一第二絕緣層,該第一外表面位於該第一絕緣層且相反於該第一絕緣層與該第一導電層連接的一側,該第二外表面位於該第二絕緣層且相反於該第二絕緣層與該第二導電層連接的一側,該環槽位於該第一導電層、該基體層及該第二導電層,並介於該第一絕緣層與該第二絕緣層之間。
- 如請求項5所述之訊號傳輸板,其中該氣隙連通孔貫穿該第一絕緣層,以連通該環槽。
- 如請求項5所述之訊號傳輸板,更包含一外導電膜,位於該第一導電層、該基體層以及該第二導電層所形成該環槽的壁面,以電性連接該第一導電層與該第二導電層。
- 如請求項5所述之訊號傳輸板,更包含一外導電膜,位於該第一導電層、該基體層以及該第二導電層所形成該環槽的壁面,該外導電膜與該第一導電層電性連接且與該第二導電層電性絕緣。
- 如請求項5所述之訊號傳輸板,更包含一外導電膜,位於該第一導電層、該基體層以及該第二導電層所形成該環槽的壁面,該外導電膜與該第二導電層電性連接且與該第一導電層電性絕緣。
- 如請求項5所述之訊號傳輸板,其中該基體層更包含一內襯部以及一外套部,該外套部包覆該內襯部,該外套部之材質為絕緣材料,該內襯部之材質為導體或半導體材料。
- 如請求項5所述之訊號傳輸板,其中該基體層之材質為絕緣材料。
- 如請求項5所述之訊號傳輸板,其中該環槽內填充有一介質材料,該介質材料的介電係數小於該第一絕緣層或該第二絕緣層的介電係數。
- 如請求項12所述之訊號傳輸板,其中該介質材料為空氣。
- 如請求項5所述之訊號傳輸板,其中該環槽內填充有一介質材料,該介質材料的介電係數大於該第一絕緣層或該第二絕緣層的介電係數。
- 一種訊號傳輸板的製作方法,包含:於一多層基板內設置一可揮發性材料,該多層基板具有相對的一第一外表面及一第二外表面,該可揮發性材料分別與該第一外表面及該第二外表面具有一間距;形成一貫通孔貫穿該多層基板以及該可揮發性材料,令該貫通孔之相對的一第一孔端及一第二孔端分別位於該多層基板的該第一外表面及該第二外表面;於該貫通孔之孔壁面上形成一內導電膜,以構成一導電傳輸孔;形成一氣隙連通孔,令該氣隙連通孔由該第一外表面延伸至該可揮發性材料;以及氣化該可揮發性材料,令該可揮發性材料經由該氣隙連通孔而自該多層基板內揮發,以於該多層基板內形成一環 槽,該環槽環繞該導電傳輸孔。
- 如請求項15所述之訊號傳輸板的製作方法,其中於該多層基板內設置該可揮發性材料之步驟,更包含:於一基體層之相對二側分別設置一第一導電層與一第二導電層;形成一穿孔貫穿該第一導電層、該基體層以及該第二導電層;於該穿孔內填充該可揮發性材料;以及將一第一絕緣層與一第二絕緣層分別設置於該第一導電層與該第二導電層,以令該可揮發性材料設置於該第一絕緣層與該第二絕緣層之間,其中該第一外表面位於該第一絕緣層且相反於該第一絕緣層與該第一導電層連接的一側,該第二外表面位於該第二絕緣層且相反於該第二絕緣層與該第二導電層連接的一側。
- 如請求項16所述之訊號傳輸板的製作方法,其中於該穿孔內填充該可揮發性材料之步驟前,更包含於該穿孔之孔壁面上形成一外導電膜。
- 如請求項17所述之訊號傳輸板的製作方法,其中該外導電膜電性連接該第一導電層與該第二導電層。
- 如請求項17所述之訊號傳輸板的製作方法,其中該外導電膜與該第一導電層電性連接且與該第二導電層電性絕緣。
- 如請求項17所述之訊號傳輸板的製作方法,其中該外導電膜 與該第二導電層電性連接且與該第一導電層電性絕緣。
- 如請求項15所述之訊號傳輸板的製作方法,其中於該多層基板內設置該可揮發性材料之步驟之後更包含:分別設置一第一線路層及一第二線路層於該多層基板的該第一外表面及該第二外表面;以及圖形化該第一線路層及該第二線路層。
- 如請求項21所述之訊號傳輸板的製作方法,其中該貫通孔同時貫穿該第一線路層及該第二線路層,且該內導電膜電性連接於該第一線路層及該第二線路層。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW103143727A TWI590735B (zh) | 2014-12-15 | 2014-12-15 | 訊號傳輸板及其製作方法 |
CN201410798614.9A CN105764235B (zh) | 2014-12-15 | 2014-12-19 | 信号传输板及其制作方法 |
US14/950,584 US9706656B2 (en) | 2014-12-15 | 2015-11-24 | Signal transmission board and method for manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW103143727A TWI590735B (zh) | 2014-12-15 | 2014-12-15 | 訊號傳輸板及其製作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201622508A TW201622508A (zh) | 2016-06-16 |
TWI590735B true TWI590735B (zh) | 2017-07-01 |
Family
ID=56112547
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW103143727A TWI590735B (zh) | 2014-12-15 | 2014-12-15 | 訊號傳輸板及其製作方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9706656B2 (zh) |
CN (1) | CN105764235B (zh) |
TW (1) | TWI590735B (zh) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9807867B2 (en) | 2016-02-04 | 2017-10-31 | Taiwan Semiconductor Manufacturing Co., Ltd. | Interconnect structure and method of manufacturing the same |
CN107666764B (zh) * | 2016-07-27 | 2021-02-09 | 庆鼎精密电子(淮安)有限公司 | 柔性电路板及其制作方法 |
US10231325B1 (en) | 2016-12-20 | 2019-03-12 | Juniper Networks, Inc. | Placement of vias in printed circuit board circuits |
US10405418B2 (en) | 2016-12-21 | 2019-09-03 | Industrial Technology Research Institute | Differential signal transmitting circuit board |
TWI605734B (zh) * | 2016-12-21 | 2017-11-11 | 財團法人工業技術研究院 | 差動訊號傳輸電路板 |
TWI692997B (zh) * | 2017-11-12 | 2020-05-01 | 財團法人工業技術研究院 | 線路基板 |
US10559534B2 (en) | 2017-11-12 | 2020-02-11 | Industrial Technology Research Institute | Circuit substrate |
CN111010797A (zh) | 2018-10-08 | 2020-04-14 | 中兴通讯股份有限公司 | 电路板、设备及过孔形成方法 |
JP7381323B2 (ja) | 2019-12-17 | 2023-11-15 | 日東電工株式会社 | 両面配線回路基板の製造方法および両面配線回路基板 |
TWI737109B (zh) * | 2019-12-31 | 2021-08-21 | 財團法人工業技術研究院 | 電路結構 |
TWI720898B (zh) * | 2020-05-28 | 2021-03-01 | 欣興電子股份有限公司 | 具有增加芯層走線面積的載板結構及其製作方法 |
CN114501771A (zh) * | 2020-10-27 | 2022-05-13 | 南京中兴软件有限责任公司 | 一种印制电路板及其制造方法 |
US20220240375A1 (en) * | 2021-01-28 | 2022-07-28 | Unimicron Technology Corp. | Co-axial via structure and manufacturing method of the same |
US11792918B2 (en) * | 2021-01-28 | 2023-10-17 | Unimicron Technology Corp. | Co-axial via structure |
TWI781786B (zh) * | 2021-01-28 | 2022-10-21 | 欣興電子股份有限公司 | 共軸通孔結構及其製造方法 |
Family Cites Families (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4524247A (en) * | 1983-07-07 | 1985-06-18 | At&T Bell Laboratories | Integrated electroacoustic transducer with built-in bias |
US4569876A (en) * | 1984-08-08 | 1986-02-11 | Nec Corporation | Multi-layered substrate having a fine wiring structure for LSI or VLSI circuits |
EP0361195B1 (de) * | 1988-09-30 | 1993-03-17 | Siemens Aktiengesellschaft | Leiterplatte mit einem spritzgegossenen Substrat |
US5355102A (en) * | 1990-04-05 | 1994-10-11 | General Electric Company | HDI impedance matched microwave circuit assembly |
CN1252810C (zh) | 1997-01-21 | 2006-04-19 | B·F·谷德里奇公司 | 用于超低电容互连的有空气隙的半导体装置的制造 |
TWI239798B (en) * | 1999-05-28 | 2005-09-11 | Toppan Printing Co Ltd | Photo electric wiring substrate, mounted substrate, and the manufacture method of the photo electric wiring substrate |
MY128644A (en) | 2000-08-31 | 2007-02-28 | Georgia Tech Res Inst | Fabrication of semiconductor devices with air gaps for ultra low capacitance interconnections and methods of making same |
TW511288B (en) | 2000-10-12 | 2002-11-21 | Pei-Ren Jang | Manufacturing method of microinductor and the structure thereof |
JP2003134177A (ja) * | 2001-10-25 | 2003-05-09 | Nec Corp | デジタル信号伝送回路の設計方法 |
JP3998984B2 (ja) * | 2002-01-18 | 2007-10-31 | 富士通株式会社 | 回路基板及びその製造方法 |
KR101078113B1 (ko) | 2002-10-31 | 2011-10-28 | 조지아 테크 리서치 코오포레이션 | 미세구조물의 제작 방법 |
EP2228401A1 (en) | 2002-11-01 | 2010-09-15 | Georgia Tech Research Corporation | Sacrificial compositions, methods of use thereof, and methods of decomposition thereof |
US7238604B2 (en) * | 2003-04-24 | 2007-07-03 | Intel Corporation | Forming thin hard mask over air gap or porous dielectric |
JP2005064068A (ja) * | 2003-08-19 | 2005-03-10 | Renesas Technology Corp | 半導体装置及びその製造方法 |
US7344972B2 (en) * | 2004-04-21 | 2008-03-18 | Intel Corporation | Photosensitive dielectric layer |
US7400214B2 (en) | 2004-08-30 | 2008-07-15 | Powerwave Technologies, Inc. | Low loss, high power air dielectric stripline edge coupling structure |
SG135065A1 (en) * | 2006-02-20 | 2007-09-28 | Micron Technology Inc | Conductive vias having two or more elements for providing communication between traces in different substrate planes, semiconductor device assemblies including such vias, and accompanying methods |
US7361842B2 (en) | 2005-06-30 | 2008-04-22 | Intel Corporation | Apparatus and method for an embedded air dielectric for a package and a printed circuit board |
TWI282612B (en) * | 2006-03-20 | 2007-06-11 | Phoenix Prec Technology Corp | Method for fabricating a metal protecting layer on electrically connecting pad of circuit board |
JP4955349B2 (ja) * | 2006-09-07 | 2012-06-20 | 新光電気工業株式会社 | 半導体装置 |
US8113635B2 (en) * | 2007-01-16 | 2012-02-14 | Brother Kogyo Kabushiki Kaisha | Liquid discharge apparatus and check method of the same |
US20090093100A1 (en) | 2007-10-09 | 2009-04-09 | Li-Qun Xia | Method for forming an air gap in multilevel interconnect structure |
CN101489358B (zh) * | 2008-01-14 | 2011-03-16 | 旗胜科技股份有限公司 | 软性电路板的元件表面实装方法 |
TWI393490B (zh) * | 2008-12-31 | 2013-04-11 | Ind Tech Res Inst | 多組同軸導線於基材之單一通孔中之結構與其製作方法 |
KR20110041179A (ko) | 2009-10-15 | 2011-04-21 | 한국전자통신연구원 | 패키지 구조 |
CN102087995A (zh) * | 2009-12-04 | 2011-06-08 | 中芯国际集成电路制造(上海)有限公司 | 集成电路电感及其制作方法 |
US8319113B2 (en) | 2010-06-09 | 2012-11-27 | International Buisness Machines Corporation | Printed circuit board with reduced dielectric loss |
KR101583498B1 (ko) | 2011-12-07 | 2016-01-08 | 조지아 테크 리서치 코오포레이션 | Mems 장치의 패키징 호환성 웨이퍼 레벨 캡핑 |
-
2014
- 2014-12-15 TW TW103143727A patent/TWI590735B/zh active
- 2014-12-19 CN CN201410798614.9A patent/CN105764235B/zh active Active
-
2015
- 2015-11-24 US US14/950,584 patent/US9706656B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
TW201622508A (zh) | 2016-06-16 |
CN105764235B (zh) | 2018-06-08 |
CN105764235A (zh) | 2016-07-13 |
US9706656B2 (en) | 2017-07-11 |
US20160174360A1 (en) | 2016-06-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI590735B (zh) | 訊號傳輸板及其製作方法 | |
US9125304B2 (en) | Circuit board having via and manufacturing method thereof | |
KR101335987B1 (ko) | 다층 인쇄회로기판 | |
TWI531284B (zh) | 電路板及其製作方法 | |
TWI522026B (zh) | 具有電子元件內嵌於其中的基板及其製造方法 | |
TW201808067A (zh) | 柔性電路板及其製作方法 | |
TW201711534A (zh) | 柔性線路板及其製作方法 | |
US10461389B2 (en) | Converter and manufacturing method thereof | |
KR20130024703A (ko) | 전자 회로기판 | |
TW201625101A (zh) | 電路板及其製作方法 | |
TWI558285B (zh) | 柔性電路板及其製作方法、電子裝置 | |
TW201709778A (zh) | 柔性電路板及其製作方法 | |
TWI503902B (zh) | 半導體封裝件及其製法 | |
CN106341945B (zh) | 一种柔性线路板及其制作方法 | |
TW201936019A (zh) | 線路板結構及其製作方法 | |
JP6536057B2 (ja) | 配線基板およびその製造方法 | |
TWI817388B (zh) | 陶瓷基板複合結構 | |
US9318466B2 (en) | Method for electronic circuit assembly on a paper substrate | |
CN104604341A (zh) | 布线基板及其制造方法 | |
JP2013187248A (ja) | 誘電体フィルム、プリント基板、および特性インピーダンスの調整方法 | |
KR100951265B1 (ko) | 적층 세라믹 기판 제조방법 | |
KR20090110999A (ko) | 적층 세라믹 기판 제조방법 | |
JP6333217B2 (ja) | 中空フィルムケーブルの製造方法 | |
JPWO2015198870A1 (ja) | 部品内蔵基板および部品内蔵基板の製造方法 | |
TW202301929A (zh) | 線路板及製作方法 |