[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

TWI582902B - 基板結構及其製作方法 - Google Patents

基板結構及其製作方法 Download PDF

Info

Publication number
TWI582902B
TWI582902B TW104122878A TW104122878A TWI582902B TW I582902 B TWI582902 B TW I582902B TW 104122878 A TW104122878 A TW 104122878A TW 104122878 A TW104122878 A TW 104122878A TW I582902 B TWI582902 B TW I582902B
Authority
TW
Taiwan
Prior art keywords
layer
dielectric material
metal
conductive pillar
material layer
Prior art date
Application number
TW104122878A
Other languages
English (en)
Other versions
TW201703196A (zh
Inventor
許詩濱
許哲瑋
劉晉銘
楊智貴
Original Assignee
恆勁科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 恆勁科技股份有限公司 filed Critical 恆勁科技股份有限公司
Priority to TW104122878A priority Critical patent/TWI582902B/zh
Publication of TW201703196A publication Critical patent/TW201703196A/zh
Application granted granted Critical
Publication of TWI582902B publication Critical patent/TWI582902B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)

Description

基板結構及其製作方法
本發明係關於一種基板結構及其製作方法。更詳細地說，本發明係關於一種半導體基板結構及其製作方法。
在新一代的電子產品中，使用者不但追求更輕薄短小，更要求其具有多功能以及高性能。因此，電子產品製造商必須在積體電路(integrated circuit；IC)之有限的區域中，容納更多電子元件以達成高密度與微型化之要求。據此，電子產品製造商開發了新型封裝技術，將電子元件埋入基板中，進而大幅縮小積體電路的封裝體積，亦縮短電子元件與基板的連接路徑。此外，電子產品製造商使用增層技術(build-up)增加佈線面積，以符合電子產品之輕薄短小與多功能的趨勢。
在高階技術的需求下，大部分高階晶片係採用覆晶封裝(flip chip；FC)製作而成。進一步來說，一種稱為晶片尺寸封裝(chip scale package；CSP)的方式更是目前主要應用於需要高頻/高速運作與輕薄短小之主流產品(例如，智慧型行動電話、平板電腦、筆記型電腦或微型數位相機等產品)的封裝技術。而對於封裝用的基板來說，則朝向細密線路間距、高密度、薄型化、低成本化以及高電氣特性發展。
一般使用玻璃纖維作為需大幅薄型化之基板結構中，玻璃纖維之成本過高，其剛性與散熱性不若金屬材料而使得含有玻璃纖維之基板容易產生翹曲變形，且含有玻璃纖維之基板的雷射鑽孔難度亦隨之增加，進而造成雷射鑽孔之孔型不佳而無法滿足細密線路的佈線要求。同時，反覆使用雷射鑽孔技術來形成雷射盲孔之疊層結構的加工時間長且製程複雜，因而使得含有 玻璃纖維之基板結構不具產業優勢。
因此，電子產品製造商在基板結構中使用金屬材料來作為基板，以改善前述使用玻璃纖維作為基板的基板結構的缺陷。然而，由於金屬材料的導電性因素，因此在使用金屬材料之基板的疊層結構中，需要考量各層間之通孔的絕緣設計，而增加製程的複雜程度。此外，使用金屬材料之基板需在同一層結構中同時使用雷射鑽孔技術來形成雷射盲孔並使用機械鑽孔技術來形成通孔，如此一來將因對位誤差所產生的偏移而無法滿足細密線路的佈線要求。
有鑑於此，如何提供一種具有剛性與散熱性且滿足細密線路間距、高密度、薄型化、低成本化以及高電氣特性的基板結構，乃是業界亟待解決的問題。
本發明之一目的在於提供一種基板結構。該基板結構包含一介電材料層、一第一導線層、一第二導線層、一金屬核心層、一第一導電柱層以及一第二導電柱層。該第一導線層以及該第二導線層分別設置於該介電材料層之一第一表面以及一第二表面。該金屬核心層嵌設於該介電材料層內，其具有至少一金屬塊。該第一導電柱層嵌設於該介電材料層內並設置於該金屬核心層以及該第一導線層之間，其具有至少一導電柱。該第二導電柱層嵌設於該介電材料層內並設置於該金屬核心層以及該第二導線層之間，其具有至少一導電柱。該至少一金屬塊具有一第一端以及相對於該第一端之一第二端。該第一端以及該第二端分別電性連接該第一導電柱層之至少一導電柱以及該第二導電柱層之至少一導電柱，且該第一端之一寬度與該第二端之一寬度不同。
本發明之另一目的在於提供一種基板結構之製作方法。該製作方法包括下列步驟：提供一金屬板；蝕刻該金屬板以形成一金屬核心層，其中，該金屬核心層具有複數個金屬塊以及至少一耦接塊，該等金屬塊分別具有一第一端以及相對於該第一端之一第二端，且該等金屬塊藉由該至少一耦接塊部份地耦接； 形成一介電材料層於該至少一耦接塊以及該等金屬塊上；蝕刻該金屬核心層以移除該至少一耦接塊，並使該第一端之一寬度與該第二端之一寬度不同；形成該介電材料層於該等金屬塊上，使該介電材料層包覆該金屬核心層；露出該等金屬塊其中之一之第一端以及第二端；形成一第一導電柱層於該等金屬塊其中之一之第一端上；形成一第二導電柱層於該等金屬塊其中之一之第二端上；形成一第一導線層於該介電材料層之一第一表面上；以及形成一第二導線層於該介電材料層之一第二表面上。
本發明之又一目的在於提供一種基板結構。該基板結構包含一介電材料層、至少一導線層、一金屬核心層以及至少一導電柱層。該至少一導線層設置於該介電材料層之一表面。該金屬核心層嵌設於該介電材料層內，其具有至少一金屬塊。該導電柱層嵌設於該介電材料層內並設置於該金屬核心層以及該至少一導線層之間。該至少一金屬塊具有一第一端以及相對於該第一端之一第二端。該第一端以及該第二端其中之一電性連接該至少一導電柱層，且該第一端之一寬度與該第二端之一寬度不同。
綜上所述，本發明之基板結構及其製作方法係利用金屬材料之基板來取代含有玻璃纖維之基板，同時，以較簡易的製作流程形成金屬核心層、導電柱層與導線層，並取代傳統之使用雷射鑽孔技術來形成雷射盲孔並使用機械鑽孔技術來形成通孔之流程。據此，本發明之基板結構及其製作方法可達成細密線路的佈線要求，以縮小基板尺寸，同時增加電性與訊號穩定性，以滿足高電氣特性，並兼具剛性與散熱性。如此一來，將可縮短基板結構之加工時間並大幅降低製作成本。
在參閱圖式及隨後描述之實施方式後，所屬技術領域具有通常知識者便可瞭解本發明之其它目的、優點以及本發明之技術手段及實施態樣。
10、20‧‧‧基板結構
101‧‧‧介電材料層
1011‧‧‧第一表面
1013‧‧‧第二表面
103‧‧‧第一導線層
105‧‧‧第二導線層
107A、107B、107C、107D‧‧‧金屬塊
109‧‧‧內接元件
1091‧‧‧導電極層
111‧‧‧第一導電柱層
113‧‧‧第二導電柱層
201‧‧‧第三導電柱層
203‧‧‧第四導電柱層
205A、205B‧‧‧環氧鑄模化合物層
401‧‧‧金屬板
403A、403B‧‧‧耦接塊
第1圖係為本發明之第一實施例之基板結構之示意圖。
第2圖係為本發明之第二實施例之基板結構之示意圖。
第3圖係為本發明之第三實施例之基板結構之製作方法之流程圖。
第4A圖至第4I圖係為本發明之第三實施例之基板結構之製作示意圖。
第5圖係為形成介電材料層之流程圖。
第6圖係為本發明之第四實施例之基板結構之製作方法之流程圖。
第7A圖至第7D圖係為本發明之第四實施例之基板結構之製作示意圖。
以下將透過實施例來解釋本發明內容，本發明的實施例並非用以限制本發明須在如實施例所述之任何特定的環境、應用或特殊方式方能實施。因此，關於實施例之說明僅為闡釋本發明之目的，而非用以限制本發明。須說明者，以下實施例及圖式中，與本發明非直接相關之元件已省略而未繪示；且圖式中各元件間之尺寸關係僅為求容易瞭解，非用以限制實際比例。
本發明之第一實施例如第1圖所示，係為一基板結構10之示意圖。基板結構10包含一介電材料層101、一第一導線層103、一第二導線層105、一金屬核心層、一第一導電柱層111、一第二導電柱層113以及一內接元件109。介電材料層101具有一第一表面1011以及一第二表面1013。金屬核心層具有複數個金屬塊107A、107B、107C、107D。第一導電柱層111以及第二導電柱層113分別具有複數個導電柱。內接元件109更包含一導電極層1091。
介電材料層101係為一鑄模化合物(Molding Compound)層，其具有酚醛基樹脂(Novolac-based Resin)、環氧基樹脂(Epoxy-based Resin)、矽基樹脂(Silicone-based Resin)或其它適當之鑄模化合物，但不以此為限。此外，在本實施例中，金屬核心層具有四個金屬塊107A、107B、107C、107D。然而，在其它實施例中，依據基板結構10之不同用途與類型，金屬核心層 可具有任意數目之金屬塊，並不以本實施例所述之四個金屬塊107A、107B、107C、107D為限。類似地，在本實施例中，第一導電柱層111具有六個導電柱；第二導電柱層113具有二個導電柱。然而，在其它實施例中，依據基板結構10之不同用途與類型，第一導電柱層111以及第二導電柱層113可分別具有任意數目之導電柱，並不以本實施例所述之導電柱的數量為限。
金屬塊107A具有寬度為X1之一第一端以及相對於第一端之寬度為Y1之一第二端。類似地，金屬塊107B有寬度為X2之一第一端以及相對於第一端之寬度為Y2之一第二端。金屬塊107C具有寬度為X3之一第一端以及相對於第一端之寬度為Y3之一第二端。金屬塊107D具有寬度為X4之一第一端以及相對於第一端之寬度為Y4之一第二端。金屬塊107B、107D之第一端X2、X4電性連接第一導電柱層111之導電柱；金屬塊107B、107D之第二端Y2、Y4電性連接第二導電柱層113之導電柱。
在本實施例中，金屬塊107A之第二端之寬度Y1大於第一端之寬度X1；金屬塊107B之第二端之寬度Y2大於第一端之寬度X2；金屬塊107C之第二端之寬度Y3大於第一端之寬度X3；金屬塊107D之第二端之寬度Y4與第一端之寬度X4約略相同。換句話說，金屬塊107A、107B、107C之第一端之寬度X1、X2、X3分別與第二端之寬度Y1、Y2、Y3不同。
第一導電柱層111嵌設於介電材料層101內，並設置於金屬核心層以及第一導線層103之間；同時，第一導電柱層111電性連接金屬核心層以及第一導線層103。類似地，第二導電柱層113嵌設於介電材料層101內，並設置於金屬核心層以及第二導線層105之間；同時，第二導電柱層113電性連接金屬核心層以及第二導線層105。
金屬塊107A、107B、107C、107D以及內接元件109嵌設於介電材料層101內。第一導線層103設置於介電材料層101之第一表面1011。第二導線層105則設置於介電材料層101之第二表面1013。此外，金屬塊107A、107B、107C、107D設置於第一導電 柱層111以及第二導電柱層113之間。在本實施例中，內接元件109之導電極層1091電性連接第一導電柱層111。然而，在其它實施例中，內接元件109之導電極層1091可因應擺放位置的不同而電性連接第二導電柱層113，並不以本實施例所述之電性連接第一導電柱層111為限。
本發明之第二實施例如第2圖所示，係為一基板結構20之示意圖。基板結構20之一結構類似於本發明之第一實施例所述之基板結構10之結構，其差異在於基板結構20更包含一第三導電柱層201、一第四導電柱層203以及二環氧鑄模化合物層205A、205B。第三導電柱層201部份地電性連接第一導線層103，並設置於環氧鑄模化合物層205A內。第四導電柱層203部份地電性連接第二導線層105，並設置於環氧鑄模化合物層205B內。環氧鑄模化合物層205A包覆第一導線層103；環氧鑄模化合物層205B包覆第二導線層105。
需說明的是，前段所述之基板結構10、20皆包含二個導線層，且其導線層分別電性連接導電柱層之導電柱。然而，在其它實施例中，基板結構10、20可僅包含一個導線層，且其導線層電性連接導電柱層之導電柱。所屬技術領域具有通常知識者可透過前述之說明了解基板結構10、20之導線層的數量以及導線層電性連接導電柱層之導電柱的方式，故在此不再贅述。
本發明之第三實施例如第3圖所示，其係為一種基板結構之製作方法之流程圖。本實施例所述之製作方法可用於製作一基板結構，例如：第一實施例所述基板結構10。以下將透過第3圖以及第4A圖至第4I圖進一步說明本實施例之基板結構之製作方法的步驟。
首先，於步驟301中，提供如第4A圖繪示之一金屬板401。其中，金屬板401係由鋁、銅、不銹鋼或其組合製成之一金屬板。
接著，於步驟303中，蝕刻金屬板401以形成如第4B圖繪示之一金屬核心層。其中，金屬核心層具有複數個金屬塊 107A、107B、107C、107D以及二耦接塊403A、403B。金屬塊107A、107B、107C、107D分別具有一第一端以及相對於第一端之一第二端。同時，金屬塊107A與金屬塊107B藉由耦接塊403A部份地耦接；金屬塊107B與金屬塊107C藉由耦接塊403B部份地耦接。
於步驟305中，如第4C圖所示，將內接元件109放置於金屬塊107C與金屬塊107D之間。其中，內接元件109包含一導電極層1091。接著，於步驟307中，如第4D圖所示，形成一介電材料層101於耦接塊403A、403B以及金屬塊107A、107B、107C、107D上。
於步驟309中，如第4E圖所示，蝕刻金屬核心層以移除耦接塊403A、403B，並分別使金屬塊107A、107B、107C之第一端之一寬度與第二端之一寬度不同。詳細來說，金屬塊107A之第二端之寬度Y1大於第一端之寬度X1；金屬塊107B之第二端之寬度Y2大於第一端之寬度X2；金屬塊107C之第二端之寬度Y3大於第一端之寬度X3。
於步驟311中，如第4F圖所示，形成介電材料層101於金屬塊107A、107B、107C、107D上，使介電材料層101包覆金屬核心層之金屬塊107A、107B、107C、107D。於步驟313中，如第4G圖所示，露出導電極層1091並選擇性地露出金屬塊107A、107B、107C、107D之第一端以及第二端。其中，步驟313係露出金屬塊107B、107D第一端以及第二端。
於步驟315中，如第4H圖所示，形成一第一導電柱層111於導電極層1091與已露出第一端之金屬塊107B、107D上；並形成一第一導線層103於介電材料層101之一第一表面1011上。詳細來說，第一導電柱層111係形成於金屬塊107A、107B、107C、107D其中之一之第一端上。最後，於步驟317中，如第4I圖所示，形成一第二導電柱層113於已露出第二端之金屬塊107B、107D上；並形成一第二導線層105於介電材料層101之一第二表面1013上。詳細來說，第二導電柱層113係形成於金屬塊107A、107B、107C、107D其中之一之第二端上。
此外，於形成介電材料層101於金屬塊107A、107B、107C、107D上之步驟307與步驟311中，更包含如第5圖繪示之步驟。首先，於步驟501中，提供一鑄模化合物。其中，鑄模化合物可為酚醛基樹脂、環氧基樹脂、矽基樹脂或其它適當之鑄模化合物。於步驟503中，加熱鑄模化合物至一液體狀態。接著，於步驟505中，將呈現液體狀態之鑄模化合物注入金屬塊107A、107B、107C、107D上，使呈現液體狀態之鑄模化合物包覆金屬核心層之金屬塊107A、107B、107C、107D。最後，於步驟507中，固化呈現液體狀態之鑄模化合物以形成一鑄模化合物層。換句話說，前述之鑄模化合物層即為介電材料層101。
本發明之第四實施例如第6圖所示，其係為一種基板結構之製作方法之流程圖。本實施例所述之製作方法可用於製作一基板結構，例如：第二實施例所述基板結構20。其中，第6圖所示之第四實施例之步驟601至步驟617與本發明之第三實施例之步驟301至步驟317相同，故在此不再贅述。以下將透過第6圖以及第7A圖至第7D圖進一步說明本實施例之基板結構之製作方法的後續步驟。
於步驟619中，於第一導線層103上形成如第7A圖繪示之一第三導電柱層201。其中，第三導電柱層201部份地電性連接第一導線層103。於步驟621中，於第二導線層105上形成如第7B圖繪示之一第四導電柱層203。其中，第四導電柱層203部份地電性連接第二導線層105。
接著，於步驟623中，形成如第7C圖繪示之一環氧鑄模化合物層205A。其中，環氧鑄模化合物層205A包覆第一導線層103。最後，於步驟625中，形成如第7D圖繪示之一環氧鑄模化合物層205B。其中，環氧鑄模化合物層205B包覆第二導線層105。
綜上所述，本發明之基板結構及其製作方法係利用金屬材料之基板來取代含有玻璃纖維之基板，同時，以較簡易的製作流程形成金屬核心層、導電柱層與導線層，並取代傳統之使用雷射鑽孔技術來形成雷射盲孔並使用機械鑽孔技術來形成通孔 之流程。據此，本發明之基板結構及其製作方法可達成細密線路的佈線要求，以縮小基板尺寸，同時增加電性與訊號穩定性，以滿足高電氣特性，並兼具剛性與散熱性。如此一來，將可縮短基板結構之加工時間並大幅降低製作成本。
上述之實施例僅用來例舉本發明之實施態樣，以及闡釋本發明之技術特徵，並非用來限制本發明之保護範疇。任何熟悉此技術者可輕易完成之改變或均等性之安排均屬於本發明所主張之範圍，本發明之權利保護範圍應以申請專利範圍為準。
10‧‧‧基板結構
101‧‧‧介電材料層
1011‧‧‧第一表面
1013‧‧‧第二表面
103‧‧‧第一導線層
105‧‧‧第二導線層
107A、107B、107C、107D‧‧‧金屬塊
109‧‧‧內接元件
1091‧‧‧導電極層
111‧‧‧第一導電柱層
113‧‧‧第二導電柱層

Claims (10)

  1. 一種基板結構，包含：一介電材料層；一第一導線層，設置於該介電材料層之一第一表面；一第二導線層，設置於該介電材料層之一第二表面；一金屬核心層，其嵌設於該介電材料層內，具有至少一金屬塊；一第一導電柱層，其嵌設於該介電材料層內並設置於該金屬核心層以及該第一導線層之間，具有至少一導電柱；以及一第二導電柱層，其嵌設於該介電材料層內並設置於該金屬核心層以及該第二導線層之間，具有至少一導電柱；其中，該至少一金屬塊具有一第一端以及相對於該第一端之一第二端，該第一端以及該第二端分別電性連接該第一導電柱層之至少一導電柱以及該第二導電柱層之至少一導電柱，且該第一端之一寬度與該第二端之一寬度不同。
  2. 如請求項1所述之基板結構，更包含一內接元件，嵌設於該介電材料層內，具有一導電極層，其中，該導電極層電性連接該第一導電柱層以及該第二導電柱層其中之一。
  3. 如請求項1所述之基板結構，其中，該第二端之寬度大於該第一端之寬度。
  4. 如請求項1所述之基板結構，其中，該介電材料層係為一鑄模化合物(Molding Compound)層，該鑄模化合物層具有酚醛基樹脂(Novolac-based Resin)、環氧基樹脂(Epoxy-based Resin)以及矽基樹脂(Silicone-based Resin)其中之一。
  5. 一種基板結構之製作方法，包含下列步驟：提供一金屬板；蝕刻該金屬板以形成一金屬核心層，其中，該金屬核心層具有複數個金屬塊以及至少一耦接塊，該等金屬塊分別具有一第一端以及相對於該第一端之一第二端，且該等金屬塊藉由該至少一耦接塊部份地耦接；形成一介電材料層於該至少一耦接塊以及該等金屬塊上； 蝕刻該金屬核心層以移除該至少一耦接塊，並使該第一端之一寬度與該第二端之一寬度不同；形成該介電材料層於該等金屬塊上，使該介電材料層包覆該金屬核心層；露出該等金屬塊其中之一之第一端以及第二端；形成一第一導電柱層於該等金屬塊其中之一之第一端上；形成一第二導電柱層於該等金屬塊其中之一之第二端上；形成一第一導線層於該介電材料層之一第一表面上；以及形成一第二導線層於該介電材料層之一第二表面上。
  6. 如請求項5所述之製作方法，其中，形成一介電材料層之步驟更包含下列步驟：提供一鑄模化合物；加熱該鑄模化合物至一液體狀態；將呈現該液體狀態之鑄模化合物注入該等金屬塊之第一端以及第二端，使呈現該液體狀態之鑄模化合物包覆該金屬核心層；以及固化呈現該液體狀態之鑄模化合物以形成一鑄模化合物層。
  7. 如請求項5所述之製作方法，其中，該金屬板係由鋁、銅、不銹鋼及其組合其中之一製成。
  8. 如請求項5所述之製作方法，其中，該第二端之寬度大於該第一端之寬度。
  9. 一種基板結構，包含：一介電材料層；至少一導線層，設置於該介電材料層之一表面；一金屬核心層，其嵌設於該介電材料層內，具有至少一金屬塊；以及至少一導電柱層，其嵌設於該介電材料層內並設置於該金屬核心層以及該至少一導線層之間；其中，該至少一金屬塊具有一第一端以及相對於該第一端之一第二端，該第一端以及該第二端其中之一電性連接該至少一 導電柱層，且該第一端之一寬度與該第二端之一寬度不同。
  10. 如請求項9所述之基板結構，更包含一內接元件，嵌設於該介電材料層內，具有一導電極層，其中，該導電極層電性連接該至少一導電柱層。
TW104122878A 2015-07-15 2015-07-15 基板結構及其製作方法 TWI582902B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW104122878A TWI582902B (zh) 2015-07-15 2015-07-15 基板結構及其製作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104122878A TWI582902B (zh) 2015-07-15 2015-07-15 基板結構及其製作方法

Publications (2)

Publication Number Publication Date
TW201703196A TW201703196A (zh) 2017-01-16
TWI582902B true TWI582902B (zh) 2017-05-11

Family

ID=58401050

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104122878A TWI582902B (zh) 2015-07-15 2015-07-15 基板結構及其製作方法

Country Status (1)

Country Link
TW (1) TWI582902B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11153963B2 (en) 2020-03-10 2021-10-19 Unimicron Technology Corp. Circuit carrier structure and manufacturing method thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201203482A (en) * 2010-07-08 2012-01-16 Taiwan Semiconductor Mfg Conductive pillar for semiconductor substrate and method of manufacture
TW201248830A (en) * 2011-04-22 2012-12-01 Tessera Inc Multi-chip module with stacked face-down connected dies
US20130242493A1 (en) * 2012-03-13 2013-09-19 Qualcomm Mems Technologies, Inc. Low cost interposer fabricated with additive processes

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201203482A (en) * 2010-07-08 2012-01-16 Taiwan Semiconductor Mfg Conductive pillar for semiconductor substrate and method of manufacture
TW201248830A (en) * 2011-04-22 2012-12-01 Tessera Inc Multi-chip module with stacked face-down connected dies
US20130242493A1 (en) * 2012-03-13 2013-09-19 Qualcomm Mems Technologies, Inc. Low cost interposer fabricated with additive processes

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11153963B2 (en) 2020-03-10 2021-10-19 Unimicron Technology Corp. Circuit carrier structure and manufacturing method thereof

Also Published As

Publication number Publication date
TW201703196A (zh) 2017-01-16

Similar Documents

Publication Publication Date Title
US9536864B2 (en) Package structure and its fabrication method
JP6373574B2 (ja) 回路基板及びその製造方法
TWI495416B (zh) 多層基板
TWI526128B (zh) 多層基板及其製造方法
TWI591762B (zh) 封裝裝置及其製作方法
US9601425B2 (en) Circuit substrate and semiconductor package structure
TWI558288B (zh) 中介基板及其製法
TWI581690B (zh) 封裝裝置及其製作方法
TW201803073A (zh) 電氣互連橋接技術
WO2020228704A1 (zh) 一种埋入式封装结构及其制备方法、终端
US9750142B2 (en) Method for manufacturing an electronic package
JP2019197876A (ja) フリップチップパッケージ基板
TWI556382B (zh) 封裝基板及其製法
TWI591739B (zh) 封裝堆疊結構之製法
TWI582902B (zh) 基板結構及其製作方法
CN107845610B (zh) 基板结构及其制作方法
CN106356351B (zh) 基板结构及其制作方法
CN113496983A (zh) 半导体封装载板及其制法与半导体封装制程
TWI573502B (zh) 基板結構及其製作方法
TWI566330B (zh) 電子封裝結構之製法
TWI691062B (zh) 基板結構及其製作方法
TW201719824A (zh) 封裝基板
JP6986221B2 (ja) 孔電極基板の製造方法、孔電極基板および半導体装置
TWI555153B (zh) 基板結構及其製法
TW202336878A (zh) 電子封裝件及其封裝基板與製法