[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

TWI544841B - 具有整合雙佈線結構之線路板及其製作方法 - Google Patents

具有整合雙佈線結構之線路板及其製作方法 Download PDF

Info

Publication number
TWI544841B
TWI544841B TW104129448A TW104129448A TWI544841B TW I544841 B TWI544841 B TW I544841B TW 104129448 A TW104129448 A TW 104129448A TW 104129448 A TW104129448 A TW 104129448A TW I544841 B TWI544841 B TW I544841B
Authority
TW
Taiwan
Prior art keywords
wiring structure
layer
reinforcing layer
circuit board
wiring
Prior art date
Application number
TW104129448A
Other languages
English (en)
Other versions
TW201622493A (zh
Inventor
文強 林
王家忠
Original Assignee
鈺橋半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 鈺橋半導體股份有限公司 filed Critical 鈺橋半導體股份有限公司
Publication of TW201622493A publication Critical patent/TW201622493A/zh
Application granted granted Critical
Publication of TWI544841B publication Critical patent/TWI544841B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4694—Partitioned multilayer circuits having adjacent regions with different properties, e.g. by adding or inserting locally circuit layers having a higher circuit density
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

具有整合雙佈線結構之線路板及其製作方法
本發明是關於一種線路板，尤指一種將雙佈線結構整合於加強層貫穿開口內及貫穿開口外之線路板及其製作方法。
電子裝置(如多媒體裝置)之市場趨勢係傾向於更迅速且更薄型化之設計需求。其中一種方法是透過無核心層基板，以互連半導體晶片，俾使組合裝置可更加薄型化，並可改善信號完整性。美國專利案號No.7,851,269, 7,902,660, 7,981,728及8,227,703即是基於此目的而揭露各種無核心層基板。然而，雖然該些線路板可降低電感(inductance)，但由於其不具有足夠的扇出路由(fan-out routing)能力來滿足超密腳距覆晶组體之高要求，故無法解決其他特性問題(如設計靈活度)。
為了上述理由及以下所述之其他理由，目前亟需發展一種新式線路板，以解決路由要求，同時確保於組裝及操作過程中不易發生彎翹情況。
本發明之主要目的係提供一種線路板，其係將第一及第二佈線結構整合一體，俾而展現高度的路由靈活度，同時達到優異的信號完整 性。例如，可將第一佈線結構建構為具有極高路由密度之初級扇出電路，而第二佈線結構則建構成具有粗寬度/間距的進一步扇出路由，以用於下一層級的板組裝。整合為一體之兩佈線結構可使線路板具有最短的可能互連長度，俾而降低電感並改善組體的電性效能。
本發明之另一目的係提供一種線路板，其可使用加強層以提供機械支撐力予第一佈線結構，且加強層亦可作為供第二佈線結構形成於上之平台，以避免線路板發生彎翹狀況，因而改善線路板的機械可靠度。
本發明之再一目的係提供一種線路板，其具有位於加強層貫穿開口內之第一佈線結構，以及位於加強層貫穿開口外之第二佈線結構，因而改善線路板的生產良率。
依據上述及其他目的，本發明提出一種線路板，其包括一加強層、一第一佈線結構及一第二佈線結構。於一較佳具體實施例中，加強層具有一貫穿開口，且可對整合成一體的雙佈線結構提供高模數抗彎平台；第一佈線結構位於加強層之貫穿開口內，且對後續組裝其上的半導體元件提供初級的扇出路由，藉此，可於進行後續形成第二佈線結構前，將該半導體元件的墊尺寸及間距放大；第二佈線結構則側向延伸於加強層上，並電性連接至第一佈線結構，且第二佈線結構可將第一佈線結構與加強層機械接合，同時對半導體元件提供第二級的扇出路由，並具有與下一級組體相符的墊間距及尺寸。此外，該線路板更可選擇性地包括一抗彎控制件於第二佈線結構上。
於另一態樣中，本發明提供一種具有整合雙佈線結構之線路板製作方法，其包括以下步驟：於一可移除之犧牲載板上形成一第一佈線 結構；提供一加強層，其具有延伸貫穿該加強層之一貫穿開口；將第一佈線結構及犧牲載板插入加強層之貫穿開口中；形成一第二佈線結構，其係電性耦接至第一佈線結構，並包含側向延伸於加強層一表面上方之至少一導線；選擇性地將一抗彎控制件設置於第二佈線結構上；以及移除犧牲載板，以顯露第一佈線結構。
除非特別描述或必須依序發生之步驟，上述步驟之順序並無限制於以上所列，且可根據所需設計而變化或重新安排。
於再一實施態樣中，本發明提供一種線路板，其包括：一加強層、一第一佈線結構、一第二佈線結構、及一選擇性抗彎控制件，其中(i)該加強層具有一貫穿開口，其係延伸貫穿該加強層；(ii)該第一佈線結構具有多層路由電路，且位於加強層之貫穿開口內；(iii)該第二佈線結構電性耦接至第一佈線結構，並包含側向延伸於加強層一表面上方之至少一導線；且(iv)該選擇性抗彎控制件係設置於第二佈線結構上，且較佳係中心地對準(centrally aligned)加強層之貫穿開口。
本發明之線路板製作方法具有許多優點。舉例來說，於形成第二佈線結構前將犧牲載板及第一佈線結構插入加強層貫穿開口之作法是特別具有優勢的，其原因在於，該犧牲層與該加強層可共同提供一穩定的平台，以供第二佈線結構之形成，且可避免後續形成第二佈線結構時發生微盲孔未連接接觸墊的問題。此外，當需形成多層佈線電路時，藉由兩階段步驟以形成互連基板之作法可避免發生嚴重的彎曲問題。
本發明之上述及其他特徵與優點可藉由下述較佳實施例之詳細敘述更加清楚明瞭。
100、200、300‧‧‧線路板
10‧‧‧次組體
101、201‧‧‧第一表面
103、203‧‧‧第二表面
110‧‧‧犧牲載板
111‧‧‧支撐板
113‧‧‧阻障層
120‧‧‧第一佈線結構
135‧‧‧路由線路
138‧‧‧接合墊
139‧‧‧疊接墊
141‧‧‧第一絕緣層
143‧‧‧第一盲孔
145‧‧‧第一導線
147‧‧‧第一導電盲孔
151‧‧‧第二絕緣層
153‧‧‧第二盲孔
155‧‧‧第二導線
157‧‧‧第二導電盲孔
158‧‧‧接觸墊
20‧‧‧加強層
205‧‧‧貫穿開口
206‧‧‧凹穴
207‧‧‧間隙
30‧‧‧載膜
420‧‧‧第二佈線結構
441‧‧‧第三絕緣層
44‧‧‧金屬層
44’‧‧‧被覆層
443‧‧‧第三盲孔
444‧‧‧定位件
445‧‧‧第三導線
447、448‧‧‧第三導電盲孔
51‧‧‧第一半導體元件
53‧‧‧第二半導體元件
55、57‧‧‧半導體元件
61‧‧‧防焊層
611‧‧‧防焊層開孔
71‧‧‧焊料凸塊
73、75‧‧‧焊球
81‧‧‧底膠
83‧‧‧黏著劑
91‧‧‧抗彎控制件
L‧‧‧切割線
參考隨附圖式，本發明可藉由下述較佳實施例之詳細敘述更加清楚明瞭，其中：圖1及2分別為本發明第一實施態樣中，於犧牲載板上形成路由線路之剖視圖及頂部立體示意圖；圖3為本發明第一實施態樣中，圖1結構上形成絕緣層及盲孔之剖視圖；圖4為本發明第一實施態樣中，圖3結構上形成導線之剖視圖；圖5為本發明第一實施態樣中，圖4結構上形成絕緣層及盲孔之剖視圖；圖6及7分別為本發明第一實施態樣中，圖5結構上形成導線之剖視圖及頂部立體示意圖；圖8及9分別為本發明第一實施態樣中，圖6及7之面板尺寸結構切割後之剖視圖及頂部立體示意圖；圖10為本發明第一實施態樣中，對應於圖8及9切離單元之次組體剖視圖；圖11為本發明第一實施態樣中，加強層置於載膜上之剖視圖；圖12及13分別為本發明第一實施態樣中，圖10之次組體貼附至圖11載膜之剖視圖及頂部立體示意圖；圖14為本發明第一實施態樣中，圖12結構上設置層壓層之剖視圖；圖15為本發明第一實施態樣中，圖14結構上形成盲孔之剖視圖；圖16為本發明第一實施態樣中，圖15結構上形成導線之剖視圖；圖17為本發明第一實施態樣中，自圖16結構移除載膜及犧牲載板，以製作完成線路板之剖視圖； 圖18為本發明第一實施態樣中，半導體元件接置於圖17線路板上之半導體組體之剖視圖；圖19為本發明第一實施態樣中，另一半導體元件電性耦接至圖18半導體組體之堆疊式封裝組體之剖視圖；圖20為本發明第二實施態樣中，次組體及加強層置於絕緣層/金屬層上之剖視圖；圖21為本發明第二實施態樣中，圖20結構進行層壓製程後之剖視圖；圖22為本發明第二實施態樣中，圖21結構形成盲孔之剖視圖；圖23及24分別為本發明第二實施態樣中，圖22結構形成導線及定位件之剖視圖及頂部立體示意圖；圖25及26分別為本發明第二實施態樣中，圖23及24結構上設置抗彎控制件之剖視圖及頂部立體示意圖；圖27為本發明第二實施態樣中，自圖25結構移除犧牲載板中支撐板後之剖視圖；圖28為本發明第二實施態樣中，自圖27結構移除犧牲載板之阻障層後，以製作完成另一線路板之剖視圖；圖29為本發明第二實施態樣中，半導體元件接置於圖28線路板上之另一半導體組體之剖視圖；圖30為本發明第三實施態樣中，另一線路板之剖視圖；以及圖31為本發明第三實施態樣中，半導體元件接置於圖30線路板上之另一半導體組體之剖視圖。
在下文中，將提供一實施例以詳細說明本發明之實施態樣。本發明之優點以及功效將藉由本發明所揭露之內容而更為顯著。在此說明所附之圖式係簡化過且做為例示用。圖式中所示之元件數量、形狀及尺寸可依據實際情況而進行修改，且元件的配置可能更為複雜。本發明中也可進行其他方面之實踐或應用，且不偏離本發明所定義之精神及範疇之條件下，可進行各種變化以及調整。
[實施例1]
圖1-17為本發明一實施態樣中，一種線路板之製作方法圖，其包括一加強層、一第一佈線結構及一第二佈線結構。
圖1及2分別為犧牲載板110上形成路由線路135之剖視圖及頂部立體示意圖，其中路由線路135係藉由金屬沉積及金屬圖案化製程形成。於此圖中，該犧牲載板110為單層結構，且路由線路135包括接合墊138及疊接墊139。該犧牲載板110通常由銅、鋁、鐵、鎳、錫、不鏽鋼、矽或其他金屬或合金製成，但亦可使用任何其他導電或非導電材料製成。犧牲載板110之厚度較佳於0.1至2.0毫米之範圍。於本實施態樣中，該犧牲載板110係由含鐵材料所製成，且厚度為1.0毫米。路由線路135通常由銅所製成，且可經由各種技術進行圖案化沉積，如電鍍、無電電鍍、蒸鍍、濺鍍或其組合，或者藉由薄膜沉積而後進行金屬圖案化步驟而形成。就具導電性之犧牲載板110而言，一般是藉由金屬電鍍方式沉積，以形成路由線路135。金屬圖案化技術包括濕蝕刻、電化學蝕刻、雷射輔助蝕刻及其組合，並使用蝕刻光罩(圖未示)，以定義出路由線路135。
圖3為具有第一絕緣層141及第一盲孔143之剖視圖，其中第一絕緣層141位於犧牲載板110及路由線路135上，而第一盲孔143於第一絕緣層141中。第一絕緣層141一般可藉由層壓或塗佈方式沉積而成，並接觸犧牲載板110及路由線路135，且第一絕緣層141係由上方覆蓋並側向延伸於犧牲載板110及路由線路135上。第一絕緣層141通常具有50微米的厚度，且可由環氧樹脂、玻璃環氧樹脂、聚醯亞胺、或其類似物所製成。於沉積第一絕緣層141後，可藉由各種技術形成第一盲孔143，其包括雷射鑽孔、電漿蝕刻、及微影技術，且通常具有50微米之直徑。可使用脈衝雷射提高雷射鑽孔效能。或者，可使用掃描雷射光束，並搭配金屬光罩。第一盲孔143係延伸穿過第一絕緣層141，並對準路由線路135之選定部分。
參考圖4，藉由金屬沉積及金屬圖案化製程形成第一導線145於第一絕緣層141上。第一導線145自路由線路135朝上延伸，並填滿第一盲孔143，以形成直接接觸路由線路135之第一導電盲孔147，同時側向延伸於第一絕緣層141上。因此，第一導線145可提供X及Y方向的水平信號路由以及穿過第一盲孔143的垂直路由，以作為路由線路135的電性連接。
第一導線145可藉由各種技術沉積為單層或多層，如電鍍、無電電鍍、蒸鍍、濺鍍或其組合。舉例來說，首先藉由將該結構浸入活化劑溶液中，使第一絕緣層141與無電鍍銅產生觸媒反應，接著以無電電鍍方式被覆一薄銅層作為晶種層，然後以電鍍方式將所需厚度之第二銅層形成於晶種層上。或者，於晶種層上沉積電鍍銅層前，該晶種層可藉由濺鍍方式形成如鈦/銅之晶種層薄膜。一旦達到所需之厚度，即可使用各種技術圖案化被覆層，以形成第一導線145，其包括濕蝕刻、電化學蝕刻、雷射輔助 蝕刻及其組合，並使用蝕刻光罩(圖未示)，以定義出第一導線145。
圖5為具有第二絕緣層151及第二盲孔153之剖視圖，其中第二絕緣層151位於第一絕緣層141與第一導線145上，而第二盲孔153於第二絕緣層151中。第二絕緣層151一般可藉由層壓或塗佈方法沉積而成，並接觸第一絕緣層141與第一導線145，且由上方覆蓋並側向延伸於第一絕緣層141與第一導線145上。第二絕緣層151通常具有50微米的厚度，且可由環氧樹脂、玻璃環氧樹脂、聚醯亞胺、或其類似物所製成。於沉積第二絕緣層151後，形成延伸穿過第二絕緣層151之第二盲孔153，以顯露第一導線145之選定部分。如第一盲孔143所述，第二盲孔153亦可藉由各種技術形成，其包括雷射鑽孔、電漿蝕刻、及微影技術，且通常具有50微米之直徑。
圖6及7分別為形成第二導線155之剖視圖及頂部立體示意圖，其中第二導線155可藉由金屬沉積及金屬圖案化製程形成於第二絕緣層151上。第二導線155自第一導線145向上延伸，並填滿第二盲孔153，以形成直接接觸第一導線145之第二導電盲孔157，同時側向延伸於第二絕緣層151上。如圖7所示，第二導線155包括接觸墊158之圖案化陣列，且接觸墊158之間距係大於接合墊138之間距。
此階段已完成於犧牲載板110上形成第一佈線結構120之製程。於此圖中，第一佈線結構120包括路由線路135、第一絕緣層141、第一導線145、第二絕緣層151及第二導線155。
圖8及9分別為將圖6及7之面板尺寸結構(panel-scale structure)切割成個別單件之剖視圖及頂部立體示意圖。此面板尺寸結構(犧牲載板110上具有第一佈線結構120)係沿著切割線“L”被單離成個別的次組 體10。
圖10為個別次組體10之剖視圖，其中次組體10包括一犧牲載板110及一第一佈線結構120。於此圖中，該第一佈線結構120為增層路由電路，且具有鄰近於犧牲載板110之第一表面101、相對於第一表面101之第二表面103、位於第一表面101處之接合墊138及疊接墊139、及位於第二表面103之接觸墊158。接合墊138係與晶片I/O墊相符，而背對犧牲載板110之最外層導線則具有間距大於接合墊138間距之接觸墊158。據此，第一佈線結構120具有扇出的導線圖案，其係由接合墊138之較細微間距扇出至接觸墊158之較粗間距，俾可提供第一級扇出路由/互連予接置其上之半導體元件。第一佈線結構120選擇性包含之疊接墊139則可提供電性接點予另一半導體元件，如塑膠封裝件或另一半導體組體。
圖11為加強層20置於載膜30上之剖視圖。該加強層20具有第一表面201、相對之第二表面203、以及於第一表面201及第二表面203間延伸貫穿加強層20之貫穿開口205。該加強層20可由具有足夠機械強度之陶瓷、金屬、樹脂、金屬複合材、或單層或多層電路結構所製成，且其厚度較佳係與次組體10之厚度實質上相同。貫穿開口205可藉由雷射切割、衝孔、或機械鑽孔形成，且其尺寸較佳係與後續設置之次組體10實質上相同或是稍微大於次組體10。載膜30通常為一膠布，且加強層20之第一表面201係藉由載膜30之黏性而貼附於載膜30。
圖12及13分別為將次組體10插入加強層20之貫穿開口205的剖視圖及頂部立體示意圖，其中犧牲載板110係貼附於載膜30上。載膜30可提供暫時的固定力，使次組體10穩固地位於貫穿開口205中。於此圖中，該 次組體10係藉由載膜30之黏性而貼附於載膜30。或者，可塗佈額外的黏著劑，以使次組體10貼附於載膜30。將次組體10插入貫穿開口205後，第一佈線結構120之最外表面係於向上方向與加強層20之第二表面203呈實質上共平面。於貫穿開口205區域稍大於次組體10之態樣中，可選擇性地將黏著劑(圖未示)塗佈於次組體10與加強層20間位於貫穿開口205中之間隙，俾於第一佈線結構120與加強層20間提供堅固機械性接合。
圖14為將第三絕緣層441及金屬層44由上方層壓/塗佈於次組體10與加強層20上之剖視圖。第三絕緣層441係接觸第二絕緣層151/第二導線155、金屬層44及加強層20，並夾置於第二絕緣層151/第二導線155與金屬層44之間及加強層20與金屬層44之間。第三絕緣層441可由環氧樹脂、玻璃環氧樹脂、聚醯亞胺、或其類似物所製成，且通常具有50微米之厚度。金屬層44則通常為具有25微米厚度的銅層。
圖15為形成第三盲孔443之剖視圖，其係顯露第二導線155之接觸墊158。在此，第三盲孔443延伸穿過金屬層44及第三絕緣層441，並對準第二導線155之接觸墊158。如第一及第二盲孔143,153所述，第三盲孔443亦可藉由各種技術形成，其包括雷射鑽孔、電漿蝕刻、及微影技術，且通常具有50微米之直徑。
參考圖16，於第三絕緣層441上形成第三導線445，其中係先於金屬層44上及第三盲孔443中沉積一被覆層44’，接著再對金屬層44及其上的被覆層44’進行圖案化，以形成第三導線445。第三導線445係自接觸墊158朝上延伸，並填滿第三盲孔443，以形成直接接觸接觸墊158之第三導電盲孔447，同時側向延伸於第三絕緣層441上。
為了便於圖示，金屬層44及被覆層44’係以單一層表示。由於銅為同質被覆，金屬層間之界線(以虛線表示)可能不易察覺甚至無法察覺。
此階段已完成於次組體10之第二表面103/第二導線155及加強層20之第二表面203上形成第二佈線結構420的製程。於此圖中，該第二佈線結構420包含一第三絕緣層441及第三導線445。此外，第二佈線結構420係側向延伸超過第一佈線結構120之外圍邊緣，且實質上具有第一佈線結構120與加強層20之結合表面積。
圖17為移除載膜30及犧牲載板110後之剖視圖。自犧牲載板110及加強層20移除載膜30後，接著再移除犧牲載板110，以由上方顯露第一佈線結構120之第一表面101。犧牲載板110可藉由各種方式移除，包括使用酸性溶液(如氯化鐵、硫酸銅溶液)或鹼性溶液(如氨溶液)之濕蝕刻、電化學蝕刻、或於機械方式(如鑽孔或端銑)後再進行化學蝕刻。於此實施態樣中，由含鐵材料所製成之犧牲載板110可藉由化學蝕刻溶液移除，其中化學蝕刻溶液於銅與鐵間具有選擇性，以避免移除犧牲載板110時導致銅路由線路135遭蝕刻。
據此，如圖17所示，已完成之線路板100包括一加強層20、一第一佈線結構120及一第二佈線結構420，其中第一及第二佈線結構120,420皆為不具有核心層之增層路由電路。
第一佈線結構120係位於加強層20之貫穿開口205內，而第二佈線結構420則位於加強層20之貫穿開口205外，並側向延伸至線路板100之外圍邊緣。因此，第一佈線結構120之顯露表面的面積(即，第一表面101的 面積)係小於第二佈線結構420之顯露表面的面積(即，第三絕緣層441下表面的面積)。第一佈線結構120為多層路由電路，且包含扇出的導線圖案，其係由第一表面101處之較細微間距扇出至第二表面103處之較粗間距。
第二佈線結構420側向延伸於第一佈線結構120之第二表面103/第二導線155上以及加強層20之第二表面203上，並藉由第二佈線結構420之第三導電盲孔447而電性耦接至第一佈線結構120之接觸墊158，其中第二佈線結構420包含有第三導線445，且第三導線445係延伸進入加強層20貫穿開口205外的區域，並側向延伸於加強層20之第二表面203上方。藉此，第二佈線結構420不僅可對第一佈線結構120提供進一步的扇出線路結構，其亦可使第一佈線結構120與加強層20機械接合。
加強層20環繞於第一佈線結構120之外圍邊緣，並側向延伸至線路板100之外圍邊緣，用以提供機械支撐並避免線路板100發生彎翹狀況。加強層20亦向上延伸超過第一佈線結構120之第一表面101，俾於加強層20之貫穿開口205內形成凹穴206，同時，加強層20之第二表面203係於向下方向上與第一佈線結構120之第二導線155表面呈實質上共平面。
圖18為第一半導體元件51接置於圖17所示線路板100上之半導體組體剖視圖，其中該第一半導體元件51係繪示成一晶片進行說明。於此圖中，該線路板100之底部表面處更具有防焊層61，其中防焊層61包含有防焊層開孔611，以顯露第三導線445之選定部分。此外，第一半導體元件51係位於凹穴206內，並以覆晶方式透過焊料凸塊71而接置於第一佈線結構120中顯露的接合墊138上。再者，第一半導體元件51與第一佈線結構120間的間隙可選擇性地填入底膠81。
圖19為堆疊式封裝組體(package-on-package assembly)之剖視圖，其係藉由焊球73以進一步將第二半導體元件53電性耦接至第一佈線結構120之疊接墊139。據此，第二半導體元件53可藉由焊料凸塊71、焊球73及線路板100之第一佈線結構120而與第一半導體元件51電性連接。
[實施例2]
圖20-28為本發明另一實施態樣中，一種具有抗彎控制件之線路板製作方法圖。
為了簡要說明之目的，上述實施例1中任何可作相同應用之敘述皆併於此，且無須再重複相同敘述。
圖20為次組體10與加強層20置於第三絕緣層441/金屬層44上之剖視圖。次組體10與圖10所示結構相似，惟差異處僅在於，本實施例之犧牲載板110為雙層結構。於此圖中，第三絕緣層441係夾置於次組體10與金屬層44之間以及加強層20與金屬層44之間，且第三絕緣層441接觸次組體10之第二導線155及加強層20之第二表面203。第二導線155之表面於向下方向上與加強層20之第二表面203呈實質上共平面，且次組體10與加強層20間具有位於貫穿開口205內之間隙207。加強層20側向圍繞該間隙207，且間隙207側向圍繞犧牲載板110及第一佈線結構120。該犧牲載板110包括一支撐板111及沉積於支撐板111上之一阻障層113，且第一佈線結構120形成於阻障層113上。阻障層113可具有0.001至0.1毫米之厚度，且可為一金屬層，其中該金屬層可於化學移除支撐板111時抵抗化學蝕刻，並可於不影響路由線路135下移除該金屬層。舉例說明，當支撐板111及路由線路135係由銅製成時，該阻障層113可由錫或鎳製成。此外，除了金屬材料外，阻障層113亦 可為一介電層，如可剝式積層膜(peelable laminate film)。於此實施例中，支撐板111為銅板，且阻障層113為厚度3微米之鎳層。
圖21為第三絕緣層441進入間隙207之剖視圖。第三絕緣層441係於施加熱及壓力下而流入間隙207中。受熱之第三絕緣層441可在壓力下任意成形。因此，夾置於次組體10與金屬層44間以及加強層20與金屬層44間之第三絕緣層441受到擠壓後，將改變其原始形狀並向上流入間隙207，進而同形被覆貫穿開口205之側壁及犧牲載板110與第一佈線結構120之外圍邊緣。固化後之第三絕緣層441可提供次組體10與加強層20間、次組體10與金屬層44間、以及加強層20與金屬層44間之堅固機械性接合，俾使次組體10固定於加強層20之貫穿開口205內。
圖22為具有第三盲孔443之剖視圖，其係顯露第二導線155之接觸墊158。在此，第三盲孔443延伸穿過金屬層44及第三絕緣層441，並對準第二導線155之接觸墊158。
圖23及24分別為於第三絕緣層441上形成定位件444及第三導線445之剖視圖及頂部立體示意圖。在此，定位件444及第三導線445係藉由將被覆層44’沉積於金屬層44上以及第三盲孔443中，接著再對金屬層44及其上之被覆層44’進行圖案化而形成。定位件444自第三絕緣層441向上延伸，並環繞第三絕緣層441之中央區域。第三導線445自接觸墊158向上延伸，並填滿第三盲孔443，以形成直接接觸接觸墊158之第三導電盲孔447，同時第三導線445於定位件444所圍繞之中央區域外側向延伸於第三絕緣層441上。如圖24所示，定位件444係由排列成矩形邊框構型之連續金屬凸條所組成，並與隨後設置之抗彎控制件四側邊相符。
此階段已完成於第一佈線結構120及加強層20上形成第二佈線結構420之製程。於此圖中，第二佈線結構420包括第三絕緣層441及第三導線445。
圖25及26分別為使用黏著劑83將抗彎控制件91貼附於第二佈線結構420之剖視圖及頂部立體示意圖。抗彎控制件91係貼附於第三絕緣層441，並由上方覆蓋中央區域。定位件444朝向上方向延伸超過抗彎控制件91之貼附面，並且位於抗彎控制件91之四側表面外，同時於側面方向上側向對準抗彎控制件91之四側表面。據此，藉由定位件444側向對準並靠近抗彎控制件91之外圍邊緣，得以將抗彎控制件91限制於中央區域。此外，亦可於未使用定位件444之情況下，進行抗彎控制件91之貼附步驟。抗彎控制件91較佳係具有0.1毫米至1.0毫米之厚度，且通常由高彈性模量材料(5GPa至500GPa)所製成，如陶瓷、石墨、玻璃、金屬或合金。抗彎控制件91亦可使用樹脂/陶瓷複合材，如模塑料(molding compound)。較佳為，抗彎控制件91具有低熱膨脹係數(可與矽約3ppm/K相比擬)。
圖27為移除支撐板111後之剖視圖。在此，由銅製成之支撐板111可藉由鹼性蝕刻溶液來移除。
圖28為移除阻障層113後之剖視圖。在此，由鎳製成之阻障層113可藉由酸性蝕刻溶液來移除，以由上方顯露第一佈線結構120之第一表面101。於阻障層113為可剝式積層膜(peelable laminate film)之另一態樣中，該阻障層113可藉由機械剝離或電漿灰化(plasma ashing)方式來移除。
據此，如圖28所示，已完成之線路板200包括一加強層20、一第一佈線結構120、一第二佈線結構420、一定位件444及一抗彎控制件 91，其中第一及第二佈線結構120,420皆為不具有核心層之增層路由電路。
第一佈線結構120係位於加強層20之貫穿開口205內，而第二佈線結構420則位於加強層20之貫穿開口205外，並延伸至線路板100之外圍邊緣。於此圖中，第一佈線結構120於第一表面101處具有接合墊138及疊接墊139，且於第二表面103處具有接觸墊158。由於接觸墊158之尺寸及墊間距設計為比接合墊138的尺寸及墊間距大(其中接合墊138的尺寸及墊間距係與隨後接置於上的晶片I/O墊相符)，故第一佈線結構120可提供初級的扇出路由，以確保下一級的增層電路互連製程得以展現較高的生產良率。第二佈線結構420係接觸第一佈線結構120及加強層20，並側向延伸於第一佈線結構120與加強層20上，同時電性耦接至第一佈線結構120之接觸墊158。此外，加強層20向上延伸超過第一佈線結構120之第一表面101，俾於加強層20之貫穿開口205內形成凹穴206。
藉由定位件444限定位置之抗彎控制件91係中心地對準於凹穴206，並由下方覆蓋第二佈線結構420。據此，位於第一佈線結構120外圍邊緣之加強層20可對線路板200之邊緣區域提供機械性支撐，而抗彎控制件91則可對線路板200之中央區域提供機械性支撐。藉由加強層20及抗彎控制件91於線路板200兩相對側上提供之雙重支撐作用，得以有效地避免線路板200發生彎翹問題。
圖29為具有半導體元件55之半導體組體剖視圖，其中繪示為晶片態樣之半導體元件55係接置於圖28之線路板200上。在此，半導體元件55係位於線路板200之凹穴206內，並以覆晶方式透過焊料凸塊71而接置於第一佈線結構120中顯露的接合墊138上。此外，半導體元件55與第一佈線 結構120間的間隙可選擇性地填入底膠81。於此圖中，該抗彎控制件91與晶片接置區域重疊，且抗彎控制件91的厚度薄於接置於第二佈線結構420上的焊球75。如此一來，抗彎控制件91即不會對下一級組體造成干涉。
[實施例3]
圖30為本發明再一實施態樣之線路板300剖視圖，其係將第二佈線結構420進一步電性耦接至加強層20，用以接地連接。
於本實施例中，該線路板300係以類似於實施例2所述之製程製備，惟差異處僅在於，本實施例第一佈線結構120的第一表面101處不具有疊接墊，且第二佈線結構420上未形成定位件，同時第二佈線結構420之第三導線445係藉由額外的第三導電盲孔448與加強層20直接接觸，以進一步電性耦接至含金屬之加強層20。
圖31為半導體組體之剖視圖，其中繪示成3D堆疊晶片之半導體元件57係接置於圖30之線路板300上。在此，半導體元件57係位於線路板300之凹穴206內，並以覆晶方式透過焊料凸塊71而接置於第一佈線結構120中顯露的接合墊138上。此外，半導體元件57與第一佈線結構120間的間隙可選擇性地填入底膠81。
上述之線路板僅為說明範例，本發明尚可透過其他多種實施例實現。此外，上述實施例可基於設計及可靠度之考量，彼此混合搭配使用或與其他實施例混合搭配使用。舉例來說，加強層可包括多個排列成陣列形狀之貫穿開口，且每一貫穿開口中可設置一第一佈線結構。此外，第二佈線結構亦可包括額外的導線，以接收並連接額外第一佈線結構之額外接觸墊。同時，可再提供額外的抗彎控制件，以對準加強層之額外貫穿開 口。
如上述實施態樣所示，本發明建構出一種可展現較佳可靠度之獨特線路板，其包括加強層、第一佈線結構、第二佈線結構、選擇性之抗彎控制件、及選擇性之定位件。
加強層具有一貫穿開口，以貫穿其相對之第一及第二表面之間。該加強層可為單層或多層結構，並可選擇性地嵌埋有單層級導線或多層級導線。於一較佳實施例中，該加強層係環繞第一佈線結構之外圍邊緣，並側向延伸至線路板之外圍邊緣。該加強層可由任何具有足夠機械強度之材料製成，如金屬、金屬複合材、陶瓷、樹脂或其他非金屬材料。據此，位於第一佈線結構周圍之該加強層可對線路板之邊緣區域提供機械支撐，以防止線路板發生彎翹現象。
第一及第二佈線結構可為不具核心層之增層路由電路，其分別位於加強層之貫穿開口內及貫穿開口外。此外，第二佈線結構側向延伸超過第一佈線結構之外圍邊緣，且其外露之表面積大於第一佈線結構外露之表面積。較佳為，第二佈線結構延伸至線路板之外圍邊緣，且實質上具有第一佈線結構與加強層之結合表面積。第一及第二佈線結構各自包括至少一絕緣層及導線，其中導線填滿絕緣層中之盲孔，並側向延伸於絕緣層上。絕緣層與導線係連續輪流形成，且需要的話可重覆形成。
第一佈線結構可形成於可移除之犧性載板上，藉以形成次組體，隨後再將次組體插入加強層之貫穿開口，且較佳係使第一佈線結構及犧牲載板之外圍邊緣靠近加強層之貫穿開口側壁。更具體地說，第一佈線結構可包括路由線路、一絕緣層及導線，其中路由線路係位於犧牲載板上， 絕緣層係位於路由線路及犧牲載板上，而導線則由路由線路之選定部分延伸，並填滿絕緣層中之盲孔，以形成導電盲孔，同時側向延伸於絕緣層上。若需要更多的信號路由，第一佈線結構可進一步包括額外的絕緣層、額外的盲孔、及額外的導線。此外，第一佈線結構可選擇性地包括一或多個被動元件嵌埋其中。於本發明中，可直接於犧牲載板上形成第一佈線結構，或者分開形成第一佈線結構後，再將第一佈線結構可拆分地貼附於犧牲載板上，以完成於犧牲載板上形成第一佈線結構的步驟。於第一佈線結構中，路由線路可包括與晶片I/O墊相配之接合墊，而背對犧牲載板之最外層導線可包括間距大於接合墊間距之接觸墊。路由線路可選擇性地更包括疊接墊，以對另一半導體元件(如塑膠封裝件或另一半導體組體)提供電性接點。因此，第一佈線結構可為多層路由電路，且其第一表面可具有接合墊及選擇性疊接墊，而第二表面可具有接觸墊，其中接觸墊可藉由導電盲孔而電性耦接至接合墊，以及選擇性電性耦接至疊接墊。據此，於一較佳實施例中，該第一佈線結構具有扇出的導線圖案，其係由接合墊之較細微間距扇出至接觸墊之較粗間距，俾可提供第一級扇出路由/互連予隨後接置其上之半導體元件。第一佈線結構之第一表面係與加強層之第一表面朝向相同方向，而第一佈線結構之第二表面則與加強層之第二表面朝向相同方向。為方便下文描述，在此將第一佈線結構與加強層第一表面所面向的方向定義為第一垂直方向，而第一佈線結構與加強層第二表面所面向的方向定義為第二垂直方向。接合墊、選擇性疊接墊、及鄰近犧牲載板之最內側絕緣層可具有實質上呈相互共平面之表面(朝向第一垂直方向)，而背對犧牲載板之最外側導線表面(朝向第二垂直方向)較佳係與加強層之第二表面呈實質上 共平面。此外，加強層可朝第一垂直方向延伸超過第一佈線結構之第一表面，俾於移除犧牲載板後，於加強層之貫穿開口中形成一凹穴，以顯露第一佈線結構之第一表面。據此，可將半導體元件置於凹穴內，並將半導體元件電性耦接至凹穴所顯露之接合墊。將次組體插入加強層之貫穿開口後，可選擇性地將黏著劑塗佈於次組體與加強層間之貫穿開口中間隙，俾於第一佈線結構與加強層間提供堅固機械性接合。或者，第二佈線結構之絕緣層可填入次組體與加強層間之間隙。據此，該黏著劑或絕緣層可被覆貫穿開口之側壁及第一佈線結構與犧牲載板之外圍邊緣。
於第一佈線結構插入加強層之貫穿開口後，第二佈線結構可形成於第一佈線結構及加強層之第二表面上，俾以提供進一步地扇出路由/互連予第一佈線結構。由於第二佈線結構可透過第二佈線結構之導電盲孔而電性耦接至第一佈線結構，故第一佈線結構與第二佈線結構間之電性連接無須使用焊接材料。此外，加強層與第二佈線結構間之介面亦無需使用焊材或黏著劑。更具體地說，第二佈線結構可包括一絕緣層及導線，其中絕緣層係位於第一佈線結構與加強層之第二表面上，而導線係自第一佈線結構之接觸墊延伸(且選擇性地自加強層之第二表面延伸)，並填滿第二佈線結構絕緣層中之盲孔，同時側向延伸於第二佈線結構之絕緣層上。因此，第二佈線結構可接觸並電性耦接至第一佈線結構之接觸墊，以構成信號路由，且第二佈線結構可選擇性地進一步電性耦接至加強層之第二表面，以作為接地連接。若需要更多的信號路由，第二佈線結構可進一步包括額外之絕緣層、額外之盲孔、以及額外之導線，其中第二佈線結構最外層導線可容置導電接點，例如焊球，以與下一級組體或另一電子元件電性傳輸及 機械性連接。
於形成第二佈線結構前，可使用載膜(通常為黏膠帶)，以提供暫時的固定力。舉例說明，該載膜可暫時貼附於犧牲載板及加強層之第一表面，以將次組體固定於加強層之貫穿開口內，接著，如上所述，可選擇性地將黏著劑塗佈於加強層與第一佈線結構間及加強層與犧牲載板間之間隙。於形成第二佈線結構於第一佈線結構及加強層上後，可將載膜移除。或者，可直接將次組體及加強層設置於一絕緣層上，並使第一佈線結構之最外側導線及加強層之第二表面與該絕緣層接觸，隨後再將該絕緣層接合至第一佈線結構與加強層，且較佳是使該絕緣層流入第一佈線結構與加強層間及犧牲載板與加強層之間隙。藉此，該絕緣層可於次組體與加強層間提供堅固機械性接合，並將次組體固定於加強層之貫穿開口內。接著，該第二佈線結構(包含有接合至第一佈線結構及加強層之絕緣層)可與第一佈線結構電性耦接。
於形成第二佈線結構後，可藉由化學蝕刻或機械剝離方式，將提供堅固支撐力予第一佈線結構之犧牲載板從第一佈線結構移除。犧牲載板可具有0.1毫米至2.0毫米之厚度，且可由任何導電或非導電材料所製成，如銅、鎳、鉻、錫、鐵、不鏽鋼、矽、玻璃、石墨、塑膠膜、或其他金屬或非金屬材料。於透過化學蝕刻方式移除犧牲載板之態樣中，該犧牲載板通常係由化學可移除之材料製成。為避免於移除犧牲載板時蝕刻到與犧牲載板接觸之接合墊，該犧牲載板可由鎳、鉻、錫、鐵、不鏽鋼、或其他可藉由選擇性蝕刻溶液(不對銅製成之接合墊及選擇性疊接墊起反應)移除之材料。或者，接合墊及選擇性疊接墊可由任何穩定材料所製成，以避 免於移除犧牲載板時遭到蝕刻。舉例來說，當犧牲載板係由銅所製成時，接合墊及選擇性疊接墊可為金墊。此外，犧牲載板亦可為具有阻障層及支撐板之多層結構，而第一佈線結構係形成於犧牲載板之阻障層上。由於第一佈線結構與支撐板間係藉由兩者之間的阻障層相互隔離，因此，即使第一佈線結構之路由線路與支撐板係由相同材料所製成，於移除支撐板時也不會傷害到第一佈線結構之路由線路。在此，該阻障層可為一金屬層，且該金屬層於化學移除支撐板時不對化學蝕刻起作用，並且可使用對路由線路不發生反應之蝕刻溶液來移除。舉例來說，可於銅或鋁所製成之支撐板表面上形成鎳層、鉻層或鈦層，以作為阻障層，而銅或鋁所製成之路由線路可沉積於鎳層、鉻層或鈦層上。據此，於移除支撐板時，該鎳層、鉻層或鈦層可保護路由線路免遭蝕刻。或者，該阻障層可為介電層，其可藉由如機械剝離或電漿灰化的方式來移除。舉例說明，可使用離型層作為支撐板與第一佈線結構間之阻障層，且該支撐板可藉由機械剝離方式而與離型層一同被移除。
該選擇性抗彎控制件可對準於加強層之貫穿開口，並藉由黏著劑而貼附於第二佈線結構上，以對線路板之中央區域提供機械支撐。於一較佳實施例中，半導體元件係接置於接合墊上，且該抗彎控制件所覆蓋之區域係與半導體元件接置區域部分重疊或完全重疊，並且該抗彎控制件之厚度係薄於隨後接置於第二佈線結構上之焊球厚度，以避免抗彎控制件對下一級組體造成干涉。抗彎控制件可具有0.1毫米至1.0毫米之厚度，且可由高彈性模量材料(5GPa至500GPa)所製成，如陶瓷、石墨、玻璃、金屬或合金。抗彎控制件亦可使用樹脂/陶瓷複合材，如模塑料(molding compound) 製成。較佳為，抗彎控制件具有低熱膨脹係數(可與矽約3ppm/K相比擬)，並且係於移除犧牲載板前貼附於第二佈線結構上。
該選擇性定位件可用以限制抗彎控制件於預定位置。於一較佳實施例中，該定位件係接觸第二佈線結構之最外側絕緣層，並且自第二佈線結構之最外側絕緣層朝第二垂直方向延伸超過抗彎控制件之貼附表面。如此一來，定位件可控制抗彎控制件置放之準確度，其中定位件係側向對準並靠近且環繞抗彎控制件之外圍邊緣。定位件可於形成第二佈線結構最外側導線時同時形成，並且可具有防止抗彎控制件發生不必要位移之各種圖案。舉例來說，定位件可包括一連續或不連續之凸條、或是凸柱陣列，並且側向對準抗彎控制件之四側表面，以定義出與抗彎控制件形狀相同或相似之區域。更具體地說，定位件可對準並順應抗彎控制件之四側邊、兩對角、或四角。藉此，位於抗彎控制件外之定位件可避免抗彎控制件發生不必要之側向位移。此外，亦可於不具定位件下進行抗彎控制件之貼附步驟。
本發明亦提供一種半導體組體，其係將一半導體元件電性耦接至上述線路板之接合墊。更具體地說，可將半導體元件置於線路板之凹穴中，並於線路板接合墊上設置各種連接媒介(如凸塊)，以將半導體元件電性連接至線路板。
半導體元件可為已封裝或未封裝之晶片。舉例來說，半導體元件可為裸晶片，或是晶圓級封裝晶粒等。或者，半導體元件可為堆疊晶片。此外，可進一步提供第二半導體元件，並藉由導電接點，如焊球，以將第二半導體元件電性耦接至線路板之疊接墊。據此，本發明可提供一種 堆疊式封裝組體(package-on-package assembly)，其包括一第一半導體元件及一第二半導體元件，其中第一半導體元件係位於線路板之凹穴中，並電性耦接至線路板之接合墊，而第二半導體元件則位於第一半導體元件上方，並且電性耦接至線路板之疊接墊。於一較佳實施例中，第一半導體元件係以覆晶方式接置於接合墊上，而第二半導體元件係位於加強層第二表面上方及第一半導體元件上方，並且接置於疊接墊上。在此，可選擇性地於第一半導體元件與線路板第一佈線結構間之間隙填入一填充材料。
「覆蓋」一詞意指於垂直及/或側面方向上不完全以及完全覆蓋。例如，在凹穴向上之狀態下，選擇性抗彎控制件係於下方覆蓋第二佈線結構，不論另一元件例如黏著劑是否位於抗彎控制件與第二佈線結構之間。
「接置於...上」及「貼附於...上」一詞包括與單一或多個元件間之接觸與非接觸。例如，選擇性抗彎控制件可貼附於第二佈線結構上，不論此抗彎控制件係接觸該第二佈線結構，或與該第二佈線結構以一黏著劑相隔。
「對準」一詞意指元件間之相對位置，不論元件之間是否彼此保持距離或鄰接，或一元件插入且延伸進入另一元件中。例如，當假想之水平線與定位件及抗彎控制件相交時，定位件即側向對準於抗彎控制件，不論定位件與抗彎控制件之間是否具有其他與假想之水平線相交之元件，且不論是否具有另一與抗彎控制件相交但不與定位件相交、或與定位件相交但不與抗彎控制件相交之假想水平線。同樣地，抗彎控制件係對準於加強層之貫穿開口。
「靠近」一詞意指元件間之間隙的寬度不超過最大可接受範圍。如本領域習知通識，當抗彎控制件以及定位件間之間隙不夠窄時，則無法準確地將抗彎控制件限制於預定位置。可依抗彎控制件設置於預定位置時所希望達到的準確程度，來決定抗彎控制件與定位件間之間隙最大可接受限值。同樣地，於某些狀況下，一旦次組體之位置誤差超過最大限值時，則不可能使用雷射光束對準於第一佈線結構之預定位置，此可能導致第一佈線結構與第二佈線結構間之電性連接失敗。根據第一佈線結構之接觸墊尺寸，本領域之技術人員可經由試誤法，以確認第一佈線結構與加強層間之間隙的最大可接受限值，以確保第二佈線結構之導電盲孔與第一佈線結構之接觸墊對準。由此，「定位件靠近抗彎控制件之外圍邊緣」之敘述係指抗彎控制件之外圍邊緣與定位件間之間隙係窄到足以防止抗彎控制件之位置誤差超過可接受之最大誤差限值。同樣地，「第一佈線結構與犧牲載板之外圍邊緣靠近加強層之貫穿開口側壁」之敘述係指犧牲載板之外圍邊緣與貫穿開口側壁間之間隙，以及第一佈線結構之外圍邊緣與貫穿開口側壁間之間隙係窄到足以防止次組體之位置誤差超過可接受之最大誤差限值。舉例來說，抗彎控制件與定位件間之間隙可約於25微米至100微米之範圍內，而次組體外圍邊緣與貫穿開口側壁間之間隙較佳係約於10微米至50微米之範圍內。
「電性連接」、以及「電性耦接」之詞意指直接或間接電性連接。例如，第一導線直接接觸並且電性連接至路由線路，而第二導線與路由線路保持距離，並且藉由第一導線而電性連接至路由線路。
「第一垂直方向」及「第二垂直方向」並非取決於線路板之 定向，凡熟悉此項技藝之人士即可輕易瞭解其實際所指之方向。例如，第一佈線結構與加強層之第一表面係面朝第一垂直方向，而第一佈線結構與加強層之第二表面係面朝第二垂直方向，此與線路板是否倒置無關。因此，該第一及第二垂直方向係彼此相反且垂直於側面方向。再者，在凹穴向上之狀態，第一垂直方向係為向上方向，第二垂直方向係為向下方向；在凹穴向下之狀態，第一垂直方向係為向下方向，第二垂直方向係為向上方向。
本發明之線路板具有許多優點。舉例來說，加強層可提供一抗彎平台供第二佈線結構形成於上，以避免線路板發生彎翹狀況。此外，加強層貫穿開口內之第一佈線結構可提供第一級扇出/互連予接置其上之半導體元件，而第一佈線結構與加強層上之第二佈線結構則可提供第二級扇出/互連。藉此，具有精細接墊之半導體元件可電性耦接至第一佈線結構之一側，其中該側的墊間距係與半導體元件相符，而第二佈線結構則電性耦接至第一佈線結構具有較大墊間距之另一側，以將半導體元件之墊尺寸及間距進一步放大。該選擇性抗彎控制件可對第一及第二佈線結構提供另一抗彎平台，以進一步解決對應於加強層貫穿開口區域之局部彎翹問題。藉由線路板相對兩側之加強層與抗彎控制件的機械強度，可同時解決整體強度及局部彎翹問題。藉由此方法製備成的線路板係為可靠度高、價格低廉、且非常適合大量製造生產。
本發明之製作方法具有高度適用性，且係以獨特、進步之方式結合運用各種成熟之電性及機械性連接技術。此外，本發明之製作方法不需昂貴工具即可實施。因此，相較於傳統技術，此製作方法可大幅提升產量、良率、效能與成本效益。
在此所述之實施例係為例示之用，其中該些實施例可能會簡化或省略本技術領域已熟知之元件或步驟，以免模糊本發明之特點。同樣地，為使圖式清晰，圖式亦可能省略重覆或非必要之元件及元件符號。
100‧‧‧線路板
101、201‧‧‧第一表面
103、203‧‧‧第二表面
120‧‧‧第一佈線結構
135‧‧‧路由線路
138‧‧‧接合墊
139‧‧‧疊接墊
141‧‧‧第一絕緣層
145‧‧‧第一導線
151‧‧‧第二絕緣層
155‧‧‧第二導線
158‧‧‧接觸墊
20‧‧‧加強層
205‧‧‧貫穿開口
206‧‧‧凹穴
420‧‧‧第二佈線結構
441‧‧‧第三絕緣層
445‧‧‧第三導線
447‧‧‧第三導電盲孔

Claims (9)

  1. 一種具有整合雙佈線結構之線路板，其包括：一加強層，其具有延伸貫穿該加強層之一貫穿開口；一第一佈線結構，其具有多層路由電路，且位於該加強層之該貫穿開口內；以及一第二佈線結構，其電性耦接至該第一佈線結構，並包含側向延伸於該加強層一表面上方之至少一導線。
  2. 如申請專利範圍第1項所述之線路板，其中該第一佈線結構具有一顯露表面，且該顯露表面的面積係小於該第二佈線結構之一顯露表面的面積。
  3. 如申請專利範圍第2項所述之線路板，其中該加強層延伸超過該第一佈線結構之該顯露表面，以於該加強層之該貫穿開口中形成一凹穴。
  4. 如申請專利範圍第1項所述之線路板，其中該第二佈線結構係藉由導電盲孔而電性耦接至該第一佈線結構。
  5. 如申請專利範圍第1項所述之線路板，其中該第一佈線結構及該第二佈線結構為不具核心層之增層路由電路。
  6. 如申請專利範圍第1項所述之線路板，更包括：一抗彎控制件，其係貼附於該第二佈線結構上。
  7. 一種具有整合雙佈線結構之線路板製作方法，其包括：於一可移除之犧牲載板上形成一第一佈線結構；提供一加強層，其具有延伸貫穿該加強層之一貫穿開口；將該第一佈線結構及該犧牲載板插入該加強層之該貫穿開口中；形成一第二佈線結構，其係電性耦接至該第一佈線結構，並包含側向 延伸於該加強層一表面上方之至少一導線；以及移除該犧牲載板，以顯露該第一佈線結構。
  8. 如申請專利範圍第7項所述之製作方法，其中移除該犧牲載板之該步驟係包括化學蝕刻製程或機械剝離製程。
  9. 如申請專利範圍第7項所述之製作方法，更包括：於移除該犧牲載板之前，將一抗彎控制件貼附於該第二佈線結構上。
TW104129448A 2014-12-15 2015-09-07 具有整合雙佈線結構之線路板及其製作方法 TWI544841B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201462092196P 2014-12-15 2014-12-15
US201562121450P 2015-02-26 2015-02-26

Publications (2)

Publication Number Publication Date
TW201622493A TW201622493A (zh) 2016-06-16
TWI544841B true TWI544841B (zh) 2016-08-01

Family

ID=56112551

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104129448A TWI544841B (zh) 2014-12-15 2015-09-07 具有整合雙佈線結構之線路板及其製作方法

Country Status (3)

Country Link
US (1) US20160174365A1 (zh)
CN (1) CN105702649B (zh)
TW (1) TWI544841B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI626865B (zh) * 2016-09-06 2018-06-11 鈺橋半導體股份有限公司 具雙加強層及整合雙路由電路之線路板及其製法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107809837B (zh) * 2016-09-08 2019-11-26 钰桥半导体股份有限公司 具有双加强层及整合双路由电路的线路板及其制作方法
JP6806520B2 (ja) * 2016-10-17 2021-01-06 ラピスセミコンダクタ株式会社 半導体装置および配線基板の設計方法
CN108012402B (zh) * 2016-11-02 2020-06-23 欣兴电子股份有限公司 线路板及其制作方法
JP6815880B2 (ja) * 2017-01-25 2021-01-20 株式会社ディスコ 半導体パッケージの製造方法
CN110740569A (zh) * 2018-07-19 2020-01-31 鸿富锦精密工业(武汉)有限公司 印刷电路板
EP3608997A1 (en) * 2018-08-08 2020-02-12 Prologium Technology Co., Ltd. Horizontal composite electricity supply structure
KR102530754B1 (ko) 2018-08-24 2023-05-10 삼성전자주식회사 재배선층을 갖는 반도체 패키지 제조 방법
CN112820711A (zh) * 2019-11-15 2021-05-18 胡迪群 集成基板结构、重布线结构及其制造方法
US11984403B2 (en) 2019-11-15 2024-05-14 Dyi-chung Hu Integrated substrate structure, redistribution structure, and manufacturing method thereof

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4452222B2 (ja) * 2005-09-07 2010-04-21 新光電気工業株式会社 多層配線基板及びその製造方法
JP2010034403A (ja) * 2008-07-30 2010-02-12 Shinko Electric Ind Co Ltd 配線基板及び電子部品装置
JP5715334B2 (ja) * 2009-10-15 2015-05-07 ルネサスエレクトロニクス株式会社 半導体装置
JP2011187473A (ja) * 2010-03-04 2011-09-22 Nec Corp 半導体素子内蔵配線基板
JP5649490B2 (ja) * 2011-03-16 2015-01-07 新光電気工業株式会社 配線基板及びその製造方法
US9414484B2 (en) * 2011-11-09 2016-08-09 Intel Corporation Thermal expansion compensators for controlling microelectronic package warpage
TWI517319B (zh) * 2012-08-14 2016-01-11 鈺橋半導體股份有限公司 於中介層及無芯基板之間具有雙重連接通道之半導體組體
US10418298B2 (en) * 2013-09-24 2019-09-17 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming dual fan-out semiconductor package

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI626865B (zh) * 2016-09-06 2018-06-11 鈺橋半導體股份有限公司 具雙加強層及整合雙路由電路之線路板及其製法

Also Published As

Publication number Publication date
CN105702649B (zh) 2019-07-05
US20160174365A1 (en) 2016-06-16
CN105702649A (zh) 2016-06-22
TW201622493A (zh) 2016-06-16

Similar Documents

Publication Publication Date Title
TWI544841B (zh) 具有整合雙佈線結構之線路板及其製作方法
TWI585926B (zh) 設有加強層及整合雙路由電路之半導體組體及製作方法
US10121768B2 (en) Thermally enhanced face-to-face semiconductor assembly with built-in heat spreader and method of making the same
TWI493674B (zh) 具有內建定位件、中介層、以及增層電路之複合線路板
TWI599284B (zh) 介電材凹穴內設有電性元件之可堆疊式線路板製作方法
US9947625B2 (en) Wiring board with embedded component and integrated stiffener and method of making the same
US10306777B2 (en) Wiring board with dual stiffeners and dual routing circuitries integrated together and method of making the same
TW201626531A (zh) 中介層嵌置於加強層中之線路板及其製作方法
KR20100050457A (ko) 핀 인터페이스를 갖는 다층의 배선 요소
TW201711149A (zh) 適用於可堆疊式半導體組體之具有凹穴的互連基板、其製作方法及垂直堆疊式半導體組體
TWI487043B (zh) 製造具有內建定位件之複合線路板之方法
TW201715666A (zh) 介電材凹穴內設有半導體元件之面朝面半導體組體
TWI611547B (zh) 整合中介層及雙佈線結構之線路板及其製作方法
TW201407731A (zh) 於中介層及無芯基板之間具有雙重連接通道之半導體組體
TW201917795A (zh) 適用於可堆疊式半導體組體之具有凹穴的互連基板及其製法
TW201705828A (zh) 低彎翹無芯基板及其半導體組體
TWI590397B (zh) 具有散熱座且整合雙增層電路之散熱增益型半導體組體及製作方法
TWI614855B (zh) 具有電磁屏蔽及散熱特性之半導體組體及製作方法
TWI624924B (zh) 具有嵌埋式元件及加強層之線路板及其製法
US6913814B2 (en) Lamination process and structure of high layout density substrate
TWI704848B (zh) 具有嵌埋式元件及加強層之線路板、其製法及其面朝面半導體組體
TWI626865B (zh) 具雙加強層及整合雙路由電路之線路板及其製法
TWI626719B (zh) 三維整合之散熱增益型半導體組體及其製作方法
TWI611530B (zh) 具有散熱座之散熱增益型面朝面半導體組體及製作方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees