[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

TWI437527B - 像素驅動裝置、發光裝置及像素驅動裝置中之參數取得方法 - Google Patents

像素驅動裝置、發光裝置及像素驅動裝置中之參數取得方法 Download PDF

Info

Publication number
TWI437527B
TWI437527B TW098140525A TW98140525A TWI437527B TW I437527 B TWI437527 B TW I437527B TW 098140525 A TW098140525 A TW 098140525A TW 98140525 A TW98140525 A TW 98140525A TW I437527 B TWI437527 B TW I437527B
Authority
TW
Taiwan
Prior art keywords
voltage
circuit
pixel
signal line
value
Prior art date
Application number
TW098140525A
Other languages
English (en)
Other versions
TW201030707A (en
Inventor
Jun Ogura
Manabu Takei
Shunji Kashiyama
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Publication of TW201030707A publication Critical patent/TW201030707A/zh
Application granted granted Critical
Publication of TWI437527B publication Critical patent/TWI437527B/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

像素驅動裝置、發光裝置及像素驅動裝置中之參數取得方法
本發明係有關於像素驅動裝置、發光裝置及像素驅動裝置中之參數取得方法。
近年來，作為接著液晶顯示裝置之下世代的顯示裝置，盛行一種發光元件型的顯示裝置(發光元件顯示器、發光裝置)之研究開發，此種發光元件型的顯示裝置具備將發光元件排列成陣列狀的顯示面板(像素陣列)。
作為這種發光元件，有如有機電致發光元件、或無機電致發光元件、或者發光二極體(LED)等之電流驅動型的發光元件。
尤其，應用主動陣列驅動方式之發光元件型的顯示裝置和周知的液晶顯示裝置相比，顯示響應速度快，又，亦無視角相依性，可實現高亮度、高對比化、顯示畫質之高精細化等。
同時，因為發光元件型的顯示裝置不像液晶顯示裝置需要背光或導光板，所以具有可更薄型輕量化之極優異的特徵。因此，期待應用於今後各種電子機器。
作為這種發光元件型的顯示裝置，例如有一種有機電致發光顯示裝置，其係根據電壓信號進行電流控制之主動陣列驅動方式之顯示裝置。
此種主動陣列驅動方式之有機電致發光顯示裝置，係在各像素設置：作為發光元件的有機電致發光元件；用以驅動有機電致發光元件的電流控制用薄膜電晶體；以及具有開關用薄膜電晶體的像素驅動電路。
各像素的電流控制用薄膜電晶體的閘極被施加具有因應於影像資料之電壓值的電壓信號，根據此閘極電壓控制流向電流控制用薄膜電晶體之汲極、源極間之電流的電流值，並將此電流供給有機電致發光元件，使其發光。開關用薄膜電晶體進行用以對此電流控制用薄膜電晶體之閘極供給因應於影像資料之電壓信號的切換。
可是，各像素之電流控制用薄膜電晶體的特性在使用時隨著經過時間而變化。尤其，已知電流控制用薄膜電晶體係由非晶形矽TFT所構成的情況，其臨限值電壓Vth隨著經過時間的變化比較大。
在根據因應於影像資料的灰階值之電壓信號的電壓值控制灰階之構成中，若臨限值電壓Vth變化，即使對電流控制用薄膜電晶體的閘極施加和影像資料之相同的灰階值對應之相同之電壓值的電壓信號，流向電流控制用薄膜電晶體之汲極、源極間之電流的電流值仍會變化，有機電致發光元件的發光亮度也將會變化。
又，流向電流控制用薄膜電晶體之汲極、源極間之電流的電流值和電流放大率β的值成正比。因此，即使各像素之電流控制用薄膜電晶體的臨限值電壓相同，只要例如因製程而電流放大率β的值有變動，則流向電流控制用薄膜電晶體之汲極、源極間之電流的電流值仍會發生變動，有機電致發光元件的發光亮度也將變動。
此移動率的變動尤其在低溫多晶矽TFT特別顯著，與其相比，非晶形矽TFT的變動比較小。可是，還是無法避免製程所引起之變動的影響。
如此，臨限值電壓Vth之變化或製程所引起之電流放大率β的變動會影響畫質。
因此，為了抑制這種臨限值電壓Vth之變化或製程所引起之電流放大率β的變動所造成之畫質的惡化，需要：例如取得對應於各像素的臨限值電壓及β作為特性參數，再根據此特性參數來修正因應於所供給之影像資料而供給各像素的電壓信號。
本發明具有可提供像素驅動裝置、發光裝置及像素驅動裝置中之參數取得方法的優點，而該像素驅動裝置可取得像素的特性參數，其用以修正因應於影像資料之電壓信號的電壓值。
本發明具有可提供可抑制畫面之惡化的像素驅動裝置、發光裝置及像素驅動裝置中之參數取得方法的優點。
用以得到該優點之本發明的像素驅動裝置，其對像素進行驅動控制，和信號線連接之該像素係具備：發光元件；及像素驅動電路，係具有驅動電晶體和保持電容，而該驅動電晶體係電流路之一端和該發光元件的一端連接，並控制向該發光元件供給的電流，該保持電容係儲存和對該驅動電晶體所施加之電壓對應之電荷；該像素驅動裝置具備：輸出基準電壓的電壓施加電路；電壓測量電路；切換電路，係切換該信號線之一端和該電壓施加電路及該電壓測量電路的連接；以及特性參數取得電路，係取得和該像素之電氣特性相關的特性參數；該基準電壓具有相對於該驅動電晶體之電流路之另一端的電位差成為超過該驅動電晶體之臨限值電壓之值的電位；該切換電路連接該信號線的一端和該電壓施加電路，由該電壓施加電路對該信號線的一端施加該基準電壓既定時間後，將該信號線的一端設定成切斷和該電壓施加電路之連接的狀態，在經過所預設之複數個相異的緩和時間後，將該信號線的一端和該電壓測量電路連接；該電壓測量電路在利用該切換電路下和該信號線的一端連接時，取得該信號線之一端的電壓值作為測量電壓；該特性參數取得電路根據對應於該複數個緩和時間地利用該電壓測量電路所取得之複數個該測量電壓的值，取得該驅動電晶體的臨限值電壓和該像素驅動電路的電流放大率作為該特性參數。
用以得到該優點之本發明的第1發光裝置，具備：像素，係具有：發光元件；及像素驅動電路，係具有驅動電晶體和保持電容，而該驅動電晶體係電流路之一端和該發光元件的一端連接，並控制向該發光元件供給的電流，該保持電容係儲存和對該驅動電晶體所施加之電壓對應之電荷；和該像素連接的信號線：輸出基準電壓的電壓施加電路；電壓測量電路；切換電路，係切換該信號線之一端和該電壓施加電路及該電壓測量電路的連接；以及特性參數取得電路，係取得和該像素之電氣特性相關的特性參數；該基準電壓具有相對於該驅動電晶體之電流路之另一端的電位差成為超過該驅動電晶體之臨限值電壓之值的電位；該切換電路連接該信號線的一端和該電壓施加電路，由該電壓施加電路對該信號線的一端施加該基準電壓既定時間後，將該信號線的一端設定成切斷和該電壓施加電路之連接的狀態，在經過所預設之複數個相異的緩和時間後，將該信號線的一端和該電壓測量電路連接；該電壓測量電路在利用該切換電路下和該信號線的一端連接時，取得該信號線之一端的電壓作為測量電壓；該特性參數取得電路根據對應於該複數個緩和時間之複數個該測量電壓的值，取得該驅動電晶體的臨限值電壓和該像素驅動電路的電流放大率作為該特性參數。
用以得到該優點之本發明的像素驅動裝置中之參數取得方法，該像素驅動裝置對和信號線連接的像素進行驅動控制，該像素具備：發光元件；及像素驅動電路，係具有驅動電晶體和保持電容，而該驅動電晶體係電流路之一端和該發光元件的一端連接，並控制向該發光元件供給的電流，該保持電容係儲存和對該驅動電晶體所施加之電壓對應之電荷；驅動電晶體，係電流路之一端和該發光元件的一端連接，並控制向該發光元件供給的電流；以及像素驅動電路，係具有保持電容，其儲存和對該驅動電晶體所施加之電壓對應之電荷；該特性參數取得方法包含：施加步驟，係在該信號線之一端連接電壓施加電路，並對該信號線之一端施加基準電壓，其具有相對於該驅動電晶體之電流路之另一端的電位差成為超過該驅動電晶體之臨限值電壓之值的電位；取得步驟，係切斷該信號線之一端和該電壓施加電路的連接，切斷後經過所預設之複數個相異的緩和時間後，以複數個測量電壓取得該信號線之一端的電壓；以及取得步驟，係根據和該複數個緩和時間對應的該複數個測量電壓的值，取得該驅動電晶體的臨限值電壓和該像素驅動電路的電流放大率作為該特性參數。
用以得到該優點之本發明的第2發光裝置，具備：和信號線連接之像素，係具有：發光元件；驅動電晶體，係具有電流路和控制端，在該發光元件之一端連接該電流路的一端，根據在該控制端和該電流路的一端之間所寫入的電壓資料，控制經由該電流路對該發光元件所供給的電流；以及保持電容，係儲存和對該驅動電晶體所施加之電壓對應之電荷；電壓測量電路，係取得該電流路之一端的電壓值作為測量電壓；以及特性參數取得電路，係取得和該像素之電氣特性相關的特性參數；該電壓測量電路在自該信號線的一端對該驅動電晶體之該電流路的兩端間施加超過該驅動電晶體之臨限值電壓的電壓後，在將從該信號線之一端變成高阻抗狀態而停止該電壓之施加的時刻開始的經過時間設為緩和時間t，並將該保持電容和寄生於1條該信號線的寄生電容以及寄生於該發光元件之發光元件電容的合計設為電容成分C時，取得第(6)式所示之該信號線之一端的電壓值作為該測量電壓；該特性參數取得電路根據在該緩和時間是滿足(C/β)/t<1之條件的複數個相異值時該電壓測量電路所取得之複數個該測量電壓值，取得該驅動電晶體的臨限值電壓和(C/β)值作為該特性參數。
其中，t：緩和時間
Vmeas(t)：對應於緩和時間t，電壓測量電路所取得之測量電壓
Vth　：驅動電晶體的臨限值電壓
Vref　：基準電壓
C　：電容成分(C=Ca+Cp+Cel)
Ca：保持電容
Cp：配線寄生電容
Cel：發光元件電容
β　：常數
以下，根據圖面所示之實施形態，詳細說明本發明之像素驅動裝置、發光裝置及像素驅動裝置中之參數取得方法。此外，在本實施形態，將發光裝置當作顯示裝置作說明。
第1圖表示本實施形態之顯示裝置的構成。
本實施形態的顯示裝置(發光裝置)1由面板模組11、類比電源(電壓施加電路)14、邏輯電源15以及控制電路(參數取得電路、信號修正電路)16所構成。
面板模組11具備：有機電致發光面板(像素陣列)21、資料驅動器(信號線驅動電路)22、陽極電路(電源驅動電路)12以及選擇驅動器(選擇驅動電路)13。
有機電致發光面板21具備：在行方向所配設之複數條資料線(信號線)Ldi(i=1~m)、在列方向所配設之複數條選擇線(掃描線)Lsj(j=1~n)、在列方向所配設之複數條陽極線La以及複數個像素21(i,j)(i=1~m，j=1~n，m、n：自然數)。像素21(i,j)排列於資料線Ldi和選擇線Lsj的交點附近。
第2圖表示第1圖所示之面板模組11之構成的細節。各像素21(i,j)是對應於影像的1個像素，如第2圖所示，具備：有機電致發光元件(發光元件)101、及由電晶體T1~T3和儲存電容(保持電容)Cs所構成之像素驅動電路DC。
有機電致發光(Organic Electro Luminescence)元件101係利用藉由被注入有機化合物之電子和電洞的再結合所產生之激子來發光的現象之自發光型的顯示元件，並以和所供給之電流的電流值對應的亮度發光。
於有機電致發光元件101，形成像素電極，而於像素電極上，形成電洞注入層、發光層以及對向電極。電洞注入層形成於像素電極上，並具有對發光層供給電洞之功能。
像素電極由例如ITO(Indium Tin Oxide)、ZnO等具備有透光性的導電材料所構成。各像素電極利用層間絕緣膜和其他像素的像素電極絕緣。
電洞注入層由可注入及輸送電洞(hole)之有機高分子系的材料所構成。又，作為包含有有機高分子系之電洞注入及輸送材料的有機化合物含有液，例如使用是導電性聚合物的聚乙烯二氧噻吩(PEDOT)和是摻雜劑的聚苯乙烯磺酸(PSS)分散至水系溶媒之分散液的PEDOT/PSS水溶液。
發光層例如形成於中間層上。發光層具有藉由對陽極和陰極之間施加既定之電壓而產生光的功能。
發光層由可發出螢光或燐光之周知的高分子發光材料，例如包含有聚對苯乙烯系或聚芴系等共軛雙重結合聚合物之例如由紅(R)、綠(G)、藍(B)色的發光材料所構成。
又，這些發光材料利用噴嘴塗布法或噴墨法等適當地塗布溶解(或分散)於水系溶媒或四磷、四甲苯、三甲苯、二甲苯等有機溶媒的溶液(分散液)，並使溶媒揮發，藉此形成。
在發光層由紅(R)、綠(G)、藍(B)色之三原色的發光材料所構成的情況，一般在各行塗布各個RGB的發光材料。
對向電極為雙層構造，其包含：由例如Ca、Ba等功函數低之導電材料所構成的層、及Al等光反射性導電層。
電流從像素電極向對向電極方向流動，而逆向則不會流動。像素電極、對向電極分別成為陽極、陰極。對此陰極施加陰極電壓Vcath。在本實施形態，將陰極電壓Vcath設定成GND(接地電位)。
有機電致發光元件101含有有機電致發光像素電容(發光元件電容)Cel。此有機電致發光像素電容Cel等價上和有機電致發光元件101的陰極-陽極間連接。
選擇驅動器13係對各選擇線Lsj(j=1~n)輸出Gate(1)~Gate(n)信號，並每列地選擇像素21(i,j)。
選擇驅動器13例如具備有移位暫存器，如第2圖所示，從控制電路16供給起動脈波SP1，再因應於所供給之時脈信號依序移位此起動脈波SP1，並輸出Hi(High：高)位準的信號(VgH)或Lo(Low：低)位準的信號(VgL)作為Gate(1)~Gate(n)信號。
資料驅動器22係具有：測量各資料線Ldi(i=1~m)的電壓並取來作為測量電壓Vmeas(t)之構成；及對各資料線Ldi施加已根據所測量的測量電壓Vmeas(t)修正之具有電壓值Vdata之電壓信號的構成。
陽極電路12係經由各陽極線La對有機電致發光面板21施加電壓。陽極電路12如第2圖所示，被控制電路16控制來將施加於陽極線La的電壓切換成電壓ELVDD或ELVSS。
電壓ELVDD是在使各像素21(i,j)的有機電致發光元件101發光時被施加於陽極線La的顯示用電壓。在本實施形態，電壓ELVDD是具有高於接地電位之正電位的電壓。
電壓ELVSS是將像素驅動電路DC設定成後述之寫入動作狀態並進行後述的自動歸零法時被施加於陽極線La的電壓。在本實施形態，電壓ELVSS被設定成和有機電致發光元件101之陰極電壓Vcath一樣的電壓。
在各像素21(i,j)，像素驅動電路DC的電晶體T1~T3是由n通道型之FET(Field Effect Transistor：電場效應電晶體)所構成的TFT，例如由非晶形矽或多晶矽TFT所構成。
電晶體T3是根據閘極-源極間電壓Vgs(以後記為閘極電壓Vgs)控制電流量並對有機電致發光元件101供給電流的電流控制用薄膜電晶體，是驅動用電晶體(第1薄膜電晶體)。
將電晶體T3的汲極-源極作為電流路，將閘極作為控制端，汲極(端子)和陽極線La連接，源極(端子)和有機電致發光元件101的陽極連接。
電晶體T1是在進行後述的寫入動作時用以將電晶體T3設定成二極體連接的開關電晶體(第2薄膜電晶體)。
電晶體T1的汲極和電晶體T3的汲極連接，而電晶體T1的源極和電晶體T3的閘極連接。
各像素21(1,1)~21(m,1)之電晶體T1的閘極(端子)和選擇線Ls1連接。
一樣地，各像素21(1,2)~21(m,2)之電晶體T1的閘極和選擇線Ls2連接、...、各像素21(1,n)~21(m,n)之電晶體T1的閘極和選擇線Lsn連接。
像素21(1,1)的情況，作為Gate(1)信號從選擇驅動器13向選擇線Ls1輸出Hi位準的Gate(1)信號VgH時，電晶體T1變成導通狀態。
作為Gate(1)信號從選擇驅動器13向選擇線Ls1輸出Lo位準的Gate(1)信號VgL時，電晶體T1變成不導通狀態。
電晶體T2被選擇驅動器13選擇而成為導通狀態或不導通狀態，是用以使陽極電路12和資料驅動器22之間變成導通或不導通的開關電晶體(第3薄膜電晶體)。
作為各像素21(i,j)的電晶體T2之電流路之一端的汲極和電晶體T3的源極及有機電致發光元件101的陽極連接。
各像素21(1,1)~21(m,1)之電晶體T2的閘極和選擇線Ls1連接。
一樣地，各像素21(1,2)~21(m,2)之電晶體T2的閘極和選擇線Ls2連接、...、各像素21(1,n)~21(m,n)之電晶體T2的閘極和選擇線Lsn連接。
又，各像素21(1,1)~21(1,n)的電晶體T2之作為電流路之另一端的源極和資料線Ld1連接。
一樣地，各像素21(2,1)~21(2,n)之電晶體T2的源極和資料線Ld2連接、...、各像素21(m,1)~21(m,n)之電晶體T2的源極和資料線Ldm連接。
像素21(1,1)的情況，作為Gate(1)信號從選擇驅動器13向選擇線Ls1輸出Hi位準的Gate(1)信號(VgH)時，電晶體T2變成導通狀態，電晶體T3的源極及有機電致發光元件101的陽極和資料線Ld1連接。
作為Gate(1)信號向選擇線Ls1輸出Lo位準的信號(VgL)時，電晶體T2變成不導通狀態，而切斷電晶體T3的源極及有機電致發光元件101的陽極和資料線Ld1。
儲存電容Cs是保持電晶體T3之閘極電壓Vgs的電容，並和電晶體T1的源極及電晶體T3的閘極、電晶體T3的源極及有機電致發光元件101的陽極之間連接。
電晶體T3在閘極-汲極間連接電晶體T1的源極及汲極。在從陽極電路12對陽極線La施加電壓ELVSS、作為Gate(1)信號從選擇驅動器13對選擇線Ls1施加Hi位準的信號(VgH)、及對資料線Ld1施加電壓信號時，電晶體T1、電晶體T2變成導通狀態。
此時，電晶體T3之閘極-汲極間被電晶體T1連接，而成為二極體連接狀態。
然後，在此時從資料驅動器22對資料線Ld1施加電壓信號時，經由電晶體T2對電晶體T3的源極施加電壓信號，而電晶體T3變成導通狀態。接著，因應於電壓信號的電流從陽極電路12經由陽極線La、電晶體T3及電晶體T2向資料線Ld1流動。然後，儲存電容Cs被此時之電晶體T3的閘極電壓Vgs充電，該電荷被儲存於儲存電容Cs。
接著，作為Gate(1)信號從選擇驅動器13對選擇線Ls1施加Lo位準的信號(VgL)時，電晶體T1及T2變成不導通狀態。此時，儲存電容Cs保持電晶體T3的閘極電壓Vgs。
此外，在有機電致發光面板21內亦存在配線寄生電容Cp。此配線寄生電容Cp主要分別在資料線Ld1~Ldm和選擇線Ls1~Lsn交叉的點產生。
本實施形態的顯示裝置1使用自動歸零(AutoZero)法，測量資料線的電壓複數次作為各像素21(i,j)之像素驅動電路DC的特性值。藉此，作為影像資料的修正參數，具備同時取得各像素21(i,j)之電晶體T3的臨限值電壓Vth和像素驅動電路DC之電流放大率β的變動的構成。
第3A、B圖係用以說明像素驅動電路在寫入動作時之電壓-電流特性的圖。在此，第3A圖係表示在寫入動作時像素21(i,j)之各部的電壓和電流的圖。
如第3A圖所示，在寫入動作時，從選擇驅動器13對選擇線Lsj施加Hi位準的信號(VgH)。此時，電晶體T1、T2變成導通狀態，電流控制用薄膜電晶體的電晶體T3成為二極體連接狀態。
然後，從資料驅動器22對資料線Ldi施加電壓值Vdata的電壓信號。此時，從陽極電路12對陽極線La施加電壓ELVSS。
此時，因應於電壓信號的電流Id經由電晶體T2、T3，從陽極電路12經由像素驅動電路DC向資料線Ldi流動。
此電流Id的電流值由如下之第(101)式表示。在第(101)式的β是電流放大率，Vth是電晶體T3的臨限值電壓。
在此，被施加於電晶體T3之源極、汲極間的電壓Vds在將陽極線La的電壓ELVSS設為0V時，成為從電壓值Vdata的絕對值減去電晶體T2之汲極-源極間電壓(接點N13和接點N12間的電壓)的電壓。
即，第(101)式不是只表示電晶體T3的電壓-電流特性，是表示實質上將像素驅動電路DC當作一個元件時的特性，β是像素驅動電路DC之有效的電流放大率。
Id=β(|Vdata|-Vth)2 　(101)
第3B圖係表示根據此第(101)式之電流Id對電壓值Vdata之絕對值之變化的圖形。
電晶體T3具有起始狀態的特性，臨限值電壓Vth具有起始值Vth0，而第3B圖所示的電壓-電流特性VI_0表示像素驅動電路DC之電流放大率β具有起始值β0(標準值)時的特性。
在此，作為β之標準值的β0例如被設定成像素驅動電路DC的設計值或典型值(Typical值)。
此電晶體T3隨著時間的經過發生劣化，而臨限值電壓Vth僅移位(增加)△Vth時，電壓-電流特性成為第3B圖所示的電壓-電流特性VI_3。
電流放大率β的值從β0(標準值)變動，在係比β0小之β1(=β0-△β)之情況的電壓-電流特性為電壓-電流特性VI_1，在係比β0大之β2(=β0+△β)之情況的電壓-電流特性為電壓-電流特性VI_2。
其次，說明自動歸零法。
自動歸零法，基本上首先，在上述寫入動作中，從資料線Ldi對像素21(i,j)之像素驅動電路DC之電晶體T3的閘極-源極間施加基準電壓Vref。在此，基準電壓Vref被設定成對陽極線La之電壓ELVSS之電位差的絕對值超過臨限值電壓Vth的電壓。然後，將資料線Ldi設為高阻抗狀態。藉此，使資料線Ldi的電壓自然緩和(降低)。接著，測量自然緩和結束後之資料線Ldi的電壓，再將所測量的電壓作為臨限值電壓Vth。
相對此基本的自動歸零法，在本實施形態中之使用自動歸零法之資料線Ldi之電壓的量測，是在該自然緩和完全結束之前的時序測量電壓。其細節將後述。
第4A、B圖係用以說明在本實施形態之使用自動歸零法之資料線之電壓的測量方法圖。第4A圖係表示在施加該基準電壓Vref，再將資料線Ldi設為高阻抗狀態後資料線Ldi之電壓的歷時變化(緩和特性)圖。
作為測量電壓Vmeas(t)，藉由資料驅動器22取得資料線Ldi的電壓。此測量電壓Vmeas(t)是和電晶體T3之閘極電壓Vgs大致相等的電壓。
第4B圖係用以說明第3B圖係所示的β有變動時對資料線之電壓(測量電壓Vmeas(t))的影響的圖。此外，在第4A圖、第4B圖，縱軸表示資料線Ldi之電壓(測量電壓Vmeas(t))的絕對值，橫軸表示時間t，表示從施加基準電壓Vref後並將資料線Ldi設為高阻抗狀態的時刻設為t=0之時刻開始的經過時間(緩和時間)。
關於自動歸零法之資料線的電壓量測，進一步詳細說明。
在寫入動作狀態中，首先，陽極線La對電壓ELVSS之電位差的絕對值超過電晶體T3的臨限值電壓Vth，而從資料線Ldi將具有低於電壓ELVSS的電位之負極性的基準電壓Vref施加於像素21(i,j)之像素驅動電路DC之電晶體T3的閘極-源極間。藉此，對應於基準電壓Vref的電流從陽極電路12經由陽極線La、電晶體T3以及電晶體T2，向資料線Ldi流動。
此時，和電晶體T3之閘極-源極間(第3A圖的接點N11~N12間)連接的儲存電容Cs被充電至根據基準電壓Vref的電壓。
接著，將資料線Ldi的資料輸入側(資料驅動器22側)設定成高阻抗(HZ)狀態。在剛被設定成高阻抗狀態後，充電於儲存電容Cs的電壓被保持於根據基準電壓Vref的電壓，而電晶體T3的閘極-源極間電壓被保持為充電於儲存電容Cs的電壓。
因此，在剛設定成高阻抗狀態後，電晶體T3保持導通狀態，而電流持續流向電晶體T3的汲極-源極間。
藉此，電晶體T3之源極端子側(接點N12)的電位隨著時間的經過，逐漸上昇成接近汲極端子側的電位。因而，流至電晶體T3的汲極-源極間之電流的電流值逐漸減少。
隨此，儲存電容Cs所儲存之電荷的一部分逐漸被放電。儲存電容Cs所儲存之電荷的一部分逐漸被放電時，儲存電容Cs之兩端間的電壓逐漸減少。
因而，電晶體T3的閘極電壓Vgs逐漸降低。對應如此，如第4A圖所示，資料線Ldi之電壓的絕對值亦逐漸降低。
然後，最後電流不流向電晶體T3的汲極-源極間時，儲存電容Cs所儲存之電荷的放電停止。此時電晶體T3的閘極電壓Vgs成為此電晶體T3的臨限值電壓Vth。
此時，因為是電流不會流至電晶體T2之汲極一源極間的狀態，電晶體T2之汲極-源極間電壓變成幾乎零。因而，此時之資料線Ldi的電壓變成和電晶體T3的臨限值電壓Vth大致相等。
如第4A圖所示，資料線Ldi的電壓隨著時間(緩和時間)逐漸接近此臨限值電壓Vth。可是，雖然此電壓無限地接近臨限值電壓Vth，理論上，不管緩和時間多長，都無法和臨限值電壓Vth完全相等。
因此，在本實施形態，在顯示裝置1的控制電路16，在設定成高阻抗狀態以後，預先設定測量資料線Ldi之電壓的緩和時間t。然後，在所預設的緩和時間t測量資料線Ldi之電壓(測量電壓Vmeas(t))，再根據此測量電壓Vmeas(t)取得電晶體T3的臨限值電壓Vth及像素驅動電路DC的電流放大率β。
此測量電壓Vmeas(t)和緩和時間t的關係由如下的第(102)式表示。
在此，C=Cp+Ca+Cel。
然後，將緩和時間t設定成滿足(C/β)/t<1(即，(C/β)<t)之條件的值時，在該所設定之緩和時間t之測量電壓Vmeas(t)的近似值由如下的第(103)式表示。
在此，將第4B圖所示的緩和時間tx作為滿足(C/β)/t=1之條件的時間時，超過此緩和時間tx的時間成為滿足(C/β)/t<1之條件的緩和時間。此緩和時間tx是測量電壓Vmeas(t)成為基準電壓Vref之約30%的時間，具體而言， 是約1ms~4ms的時間。
此外，其次，第4B圖所示的Vmeas_0(t)表示在電流放大率β是起始值β0(標準值)的情況(對應於第3A、B圖所示的電壓一電流特性VI_0)之資料線Ldi之電壓的緩和特性。
第4B圖所示的Vmeas_2(t)表示在電流放大率β的值是小於起始值β0之β1(=β0-△β)的情況(對應於第3B圖所示的電壓一電流特性VI_1)之資料線Ldi之電壓的緩和特性。Vmeas_3(t)表示在電流放大率β的值是大於起始值β0之β2(=β0+△β)的情況(對應於第3B圖所示的電壓-電流特性VI_2)之資料線Ldi之電壓的緩和特性。
在顯示裝置1之出貨時等的起始階段，作為滿足該(C/β)/t<1之條件的緩和時間，設定超過緩和時間tx之2個相異的時間=t1、t2，根據該自動歸零法，在施加基準電壓Vref後之緩和時間t1、t2之2次的時序，測量資料線Ldi的電壓。然後，根據在緩和時間t1、t2之資料線Ldi的電壓值和該第(103)式，可求起始的臨限值電壓Vth0和(C/β)。
接著，根據該手法求有機電致發光面板21之對全部像素21(i,j)的臨限值電壓Vth0和(C/β)。然後，計算各像素21之(C/β0)的平均值(<C/β0>)和其變動。
接著，決定此變動位於臨限值電壓Vth量測之容許精度內且滿足(C/β)/t<1之最短的緩和時間t=t0。
然後，在所供給影像資料之實際使用時，若取得測量電壓Vmeas(t0)，可從由第(103)式所變形之如下的第(104)式求出實際使用時的臨限值電壓Vth。
此外，作為各像素21之(C/β0)的平均值(<C/β0>)，雖然可使用各像素21之(C/β0)的加法平均值，但是亦可使用各像素21之(C/β0)之值的中央值。
在此，將該第(104)式中之如下之第(105)式所示的值定義為偏差電壓Voffset。
其次，說明像素21(i,j)之像素驅動電路DC的電流放大率β變動成β0±△β=β0(1±△β/β0)的情況。
此時之資料線Ldi的電壓(測量電壓Vmeas(t))之由△β所引起的變化量△Vmeas(t)由如下的第(106)式表示。
(△β/β)是表示各像素21(i,j)之像素驅動電路DC之電流特性之變動的變動參數，△Vmeas(t)表示資料線Ldi的電壓對β之變動的相依性。在此情況，如第(106)式所示，因β的變動而資料線Ldi之電壓僅變動△Vmeas(t)。
此時的緩和時間t如第4B圖所示，被設定成比緩和時間tx小的值t3。((C/β)/t≧1，t=t3)
在此緩和時間t3，如第4B圖所示，資料線Ldi之電壓急速地緩和(降低)。因而，資料線Ldi之電壓對β之變動的相依性變成比較大。
因此，在緩和時間t3，第(106)式所示的△Vmeas(t)和t=t1、t2的情況相比，取得更大的值，而易判別因應於△β之測量電壓Vmeas(t)的變化。因此，若取得在緩和時間t3的△Vmeas(t)，從由第(106)式所變形的式子可取得(△β/β)。
其次，說明對根據所供給的影像資料施加於資料線Ld1之電壓信號之電壓值Vdata的修正。
首先，將對應於影像資料之修正前的電壓值設為Vdata0，對應於各像素21(i,j)之像素驅動電路DC之電流特性的變動參數(△β/β)而修正了電壓值Vdata0的電壓值Vdata1，係以藉由將第(106)式對電壓微分所導出之如下的第(107)式來表示。
臨限值電壓Vth係使用在第(105)式所定義的偏差電壓Voffset，並根據在緩和時間t0的自動歸零法，由如下的第(108)式表示。
Vth=Vmeas(t0)-Voffset　(108)
然後，對應於像素驅動電路DC之電流特性的變動參數(△β/β)和臨限值電壓Vth而修正了對應於影像資料之電壓值Vdata0的電壓值Vdata以如下的第(109)式來表示。
此電壓值Vdata成為從資料驅動器22施加於資料線Ldi之電壓信號(驅動信號)的電壓值。
Vdata=Vdata1+Vth　(109)
接著，說明關於資料驅動器22之構成的細節。
第5圖係表示第1圖所示之資料驅動器22之具體構成的方塊圖。
資料驅動器22如第5圖所示，具備：移位暫存器111、資料暫存器方塊112、緩衝器113(1)~113(m)、119(1)~119(m)、ADC114(1)~114(m)、位準移位器(在第5圖中記為「LS」)115(1)~115(m)、117(1)~117(m)、資料閂鎖電路(在第5圖中記為「D Latch」)116(1)~116(m)、VDAC118(1)~118(m)、開關Sw1(1)~Sw1(m)、開關Sw2(1)~Sw2(m)、開關Sw3(1)~Sw3(m)、開關Sw4(1)~Sw4(m)以及開關Sw5(1)~Sw5(m)。
開關Sw3(1)~Sw3(m)相當於切換電路。
移位暫存器111從控制電路16被供給起動脈波SP2，並因應於時脈信號而將所供給之起動脈波SP2依序移位，再將移位信號依序供給資料暫存器方塊112。
資料暫存器方塊112是由m個暫存器所構成。資料暫存器方塊112從控制電路16被供給對應於影像資料的數位資料Din(i)(i=1~m)，並根據由移位暫存器111所供給之移位信號將這些數位資料Din(i)依序保持於各暫存器。
各個緩衝器113(i)(i=1~m)是用以將資料線Ldi(i=1~m)的電壓作為類比資料施加於ADC114(i)的緩衝電路。
ADC(Analog Digital Converter)114(i)(i=1~m)是將類比電壓變換成數位信號的類比-數位變換器。各個ADC114(i)將從緩衝器113(i)所施加的類比資料變換成數位資料的輸出信號Dout(i)。ADC114(i)被用作測量資料線Ldi(i=1~m)之電壓的測量器(電壓測量電路)。
各個位準移位器115(i)(i=1~m)是進行位準移位，而使ADC114(i)所變換之數位資料和電路的電源電壓一致。
各個資料閂鎖電路116(i)(i=1~m)是被供給由資料暫存器方塊112之各暫存器保持後所供給的數位資料Din(i)並予以保持。資料閂鎖電路116(i)在由控制電路16所供給之資料閂鎖脈波DL(pulse)的上昇時序中將數位資料Din(i)閂鎖並予以保持。
各個位準移位器117(i)(i=1~m)是進行位準移位而使資料閂鎖電路116(i)所保持之數位資料Din(i)和電路的電源電壓一致。
各個VDAC(DAC：Digital Analog Converter)118(i)(i=1~m)是將數位信號變換成類比電壓的數位-類比變換器。各個VDAC118(i)將位準移位器117(i)己進行位準移位的數位資料Din(i)變換成類比電壓，再經由緩衝器119(i)向資料線Ldi輸出。VDAC118(i)相當於驅動信號施加電路。
各個緩衝器119(i)(i=1~m)是用以向各資料線Ldi輸出從VDAC118(i)所輸出之類比電壓的緩衝電路。
第6A、B圖係用以說明第5圖所示之DVAC118之構成和功能的圖。
第6A圖表示VDAC118之整體構成，第6B圖表示VD1設定電路118-3和VD1023設定電路118-4之構成。
如第6A圖所示，VDAC118(i)具有灰階電壓產生電路118-1和灰階電壓選擇電路118-2。
灰階電壓產生電路118-1是產生數值和VDAC118所輸入之數位信號的位元數對應的灰階電壓(類比電壓)。例如，在所輸入之數位信號為第6A圖所示之10位元(D0~D9)的情況，灰階電壓選擇電路118-2產生1024個灰階電壓VD0~VD1023。
灰階電壓產生電路118-1具有VD1設定電路118-3、VD1023設定電路118-4、電阻R2以及階梯電阻電路118-5。
VD1設定電路118-3是從控制電路16被供給控制信號VL-SEL，而被施加電壓VD0，並設定灰階電壓VD1之電壓值的電路。電壓VD0是低灰階電壓，例如被設定成和電源電壓ELVSS相同的電壓。
VD1設定電路118-3如第6B圖所示，具有電阻R3、複數個電阻R4-1~R4-127以及VD1選擇電路118-6。
電阻R3和電阻R4-1~R4-127是串聯的分壓電阻。在電阻R3的一端，被施加電壓VD0。電阻R4-127的一端和電阻R2的一端連接。將此電阻R3和電阻R4-1之連接點的電壓設為VA0、將...、電阻R4-127和電阻R2之連接點的電壓設為VA1~VA127。
VD1選擇電路118-6係根據由控制電路16所供給的控制信號VL-SEL而從電壓VA0~VA127中選擇任一個之電壓的電路，並將所選擇的電壓作為灰階電壓VD1輸出。在此，VD1設定電路118-3將灰階電壓VD1設定成對應於臨限值電壓Vth0的值。
VD1023設定電路118-4是從控制電路16被供給控制信號VL-SEL且被施加電壓DVSS而設定最高灰階電壓VD1023之電壓值的電路。
VD1023設定電路118-4如第6B圖所示，具有：複數個電阻R5-1~R5-127、電阻R6以及VD1023選擇電路118-7。
電阻R5-1~R5-127和電阻R6是串聯的分壓電阻。電阻R5-1的一端和電阻R2的另一端連接，在電阻R6的一端，被施加電壓VDSS。將此電阻R2和電阻R5-1之連接點的電壓設為VB0、將...、電阻R5-127和電阻R6之連接點的電壓設為VB1~VB127。
VD1選擇電路118-7是根據由控制電路16所供給的控制信號VL-SEL而從電壓VB0~VB127中選擇任一個的電壓並將所選擇的電壓作為灰階電壓VD1輸出的電路。
階梯電阻電路118-5具備串聯之複數個(例如1022個)階梯電阻R1-1~R1-1022。各階梯電阻R1-1~R1-1022具有相同的電阻值。
階梯電阻R1-1的一端和VD1設定電路118-3的輸出端連接，並被施加電壓VD1。階梯電阻R1-1022的一端和VD1023設定電路118-4的輸出端連接，並被施加電壓VD1023。
而且，階梯電阻R1-1~R1-1022均勻地分割電壓VD1~VD1023。階梯電阻電路118-5將所均勻分割的電壓作為等間隔的灰階電壓VD2~VD1022，並向灰階電壓選擇電路118-2輸出。
灰階電壓選擇電路118-2將位準移位器117(i)已進行位準移位的數位信號作為數位信號D0~D9輸入。然後，灰階電壓選擇電路118-2因應於所輸入之數位信號D0~D9選擇從灰階電壓產生電路118-1所供給的各灰階電壓VD2~VD1022，再將所選擇的灰階電壓作為VDAC118的輸出電壓VOUT輸出。
依此方式，VDAC118(i)將所輸入之數位信號變換成對應於數位信號之灰階值的類比電壓。
在本實施形態，VDAC118所輸入之數位信號的值被設定於比因應於影像資料之位元數的全灰階範圍更窄之範圍，VDAC118(i)所輸出之輸出電壓VOUT的電壓範圍被設定於由灰階電壓產生電路118-1所產生之全灰階電壓VD0~VD1023中之一部分的電壓範圍。
然後，如上述所示，在本實施形態，對所供給的影像資料，大致進行因應於臨限值電壓Vth值的修正。在修正中，對影像資料的全灰階值之輸出電壓VOUT之電壓範圍的寬度不變。接著，將和影像資料的第1灰階對應之電壓範圍的起始電壓值僅移位因應於臨限值電壓Vth之變動量(△Vth)的值，而對影像資料的全灰階值之輸出電壓VOUT的電壓範圍在全灰階電壓VD0~VD1023中移位。
在此，由灰階電壓產生電路118-1所設定之各灰階電壓VD1~VD1023被設定成等間隔的值。因而，即使輸出電壓VOUT的電壓範圍移位，亦可將對影像資料的灰階值之VDAC118(i)之輸出電壓的變化特性保持固定。
在影像資料的灰階值是零時，VDAC118(i)輸出對應於零灰階的最低灰階電壓VD0。此時是黑顯示，因為是使有機電致發光元件101不發光之狀態，所以不必進行因應於該臨限值電壓Vth值的修正。因而，灰階電壓VD0被設定成固定的電壓值。
ADC114(i)和VDAC118(i)例如具有相同的位元寬，對應於1個灰階的電壓寬被設定成相同的值。
各個開關Sw1(i)(i=1~m)是將資料線Ldi和緩衝器119(i)的輸出端之間連接、切斷的開關。
在對資料線Ldi施加具有電壓值Vdata的電壓信號時，各個開關Sw1(i)從控制電路16作為開關控制信號S1被供給On1信號而變成導通(on)，連接緩衝器119(i)的輸出端和資料線Ldi。
在對資料線Ldi之電壓值Vdata的電壓信號的施加結束時，各個開關Sw1(i)從控制電路16作為開關控制信號S1被供給Off1信號而變成不導通(off)，切斷緩衝器119(i)的輸出端和資料線Ldi之間。
各個開關Sw2(i)(i=1~m)是將資料線Ldi和緩衝器113(i)的輸入端之間連接、切斷的開關。
在根據自動歸零法測量資料線Ldi的電壓時，各個開關Sw2(i)從控制電路16作為開關控制信號S2被供給On2信號而變成導通(on)，連接資料線Ldi和緩衝器113(i)的輸入端之間。
對資料線Ldi的電壓測量結束時，各個開關Sw2(i)從控制電路16作為開關控制信號S2被供給Off2信號而變成不導通，切斷資料線Ldi和緩衝器113(i)的輸入端之間。
各個開關Sw3(i)是將資料線Ldi和類比電源14之基準電壓Vref的輸出端之間連接、切斷的開關。
在對資料線Ldi施加基準電壓Vref時，各個開關Sw3(i)從控制電路16作為開關控制信號S3被供給On3信號而變成導通，連接類比電源14之基準電壓Vref的輸出端和資料線Ldi。
On3信號是為了進行根據該自動歸零法的測量，而僅在施加基準電壓Vref的短期間被供給。然後，各個開關Sw3(i)從控制電路16作為開關控制信號S3被供給Off3信號而各開關Sw3(i)變成不導通，切斷類比電源14之基準電壓Vref的輸出端和資料線Ldi之間。
開關Sw4(1)是切換資料閂鎖電路116(1)的輸出端和開關Sw6的一端或位準移位器117(1)之連接的開關，具有front端子和DAC側端子。front端子是和開關Sw6之一端連接的端子，DAC側端子是和位準移位器117(1)連接的端子。
各個開關Sw4(i)(i=2~m)是切換資料閂鎖電路116(i)的輸出端和開關Sw5(i-1)的輸入端或位準移位器117(i)之連接的開關，具有front端子和DAC側端子。開關Sw4(2)~Sw4(m)的各個front端子是用以和開關Sw5(1)~Sw5(m-1)連接的端子，各個DAC側端子是和位準移位器117(2)~117(m)連接的端子。
在將測量電壓Vmeas(t)作為輸出電壓Dout(1)~Dout(m)向控制電路16輸出時，各個開關Sw4(i)(i=1~m)從控制電路16作為開關控制信號S4被供給Connect_front信號。
開關Sw4(1)從控制電路16被供給Connect_front信號，而連接資料閂鎖電路116(i)的輸出端和front端子。
開關Sw4(i)(i=2~m)從控制電路16被供給Connect_front信號，而各自連接資料閂鎖電路116(i)的輸出端和front端子。
在對各資料線Ldi施加電壓值Vdata的電壓信號時，各個開關Sw4(i)(i=1~m)從控制電路16作為開關控制信號S4被供給Connect_DAC信號，而連接資料閂鎖電路116(i)的輸出端和DAC側端子。
各個開關Sw5(i)(i=1~m)是切換資料閂鎖電路116(i)的輸入端和資料暫存器方塊112、位準移位器115(i)以及開關Sw4(i)之任一個的front端子之間之連接的開關。
各個開關Sw5(i)從控制電路16作為開關控制信號S5被供給Connect_ADC信號而連接資料閂鎖電路116(i)的輸入端和位準移位器115(i)的輸出端。
各個開關Sw5(i)從控制電路16作為開關控制信號S5被供給Connect_rear信號而連接資料閂鎖電路116(i)的輸入端和開關Sw4(i+1)的front端子。
各個開關Sw5(i)從控制電路16作為開關控制信號S5被供給Connect_DRB信號而連接資料閂鎖電路116(i)的輸入端和資料暫存器方塊112的輸出端。
開關Sw6是連接、切斷開關Sw4(1)的front端子和控制電路16之間的開關。
在將測量電壓Vmeas(t)作為輸出電壓Dout(1)~Dout(m)向控制電路16輸出時，開關Sw6從控制電路16作為開關控制信號S6被供給On6信號而變成導通，連接Sw4(1)的front端子和控制電路16。
完全輸出測量電壓Vmeas(t)時，開關Sw6從控制電路16作為開關控制信號S6被供給Off6信號而變成不導通，切斷Sw4(1)的front端子和控制電路16之間。
回到第1圖，陽極電路12是用以經由陽極線La對有機電致發光面板21施加電壓並供給電流。
類比電源14是對資料驅動器22施加基準電壓Vref、電壓DVSS、VD0的電源。
基準電壓Vref在根據自動歸零法以測量資料線Ld1的電壓時被施加於資料驅動器22，使得從各像素21(i,j)拉入電流。基準電壓Vref對從陽極電路12所施加的電源電壓ELVSS是負極性的電壓，對電源電壓ELVSS之電位差的絕對值被設定成大於各像素21(i,j)之電晶體T3之臨限值電壓Vth的絕對值大的值。
類比電壓DVSS和VD0是用以驅動緩衝器113(i)、緩衝器119(i)、ADC114(i)以及VDAC118(i)的類比電壓。類比電壓DVSS對從陽極電路12所施加的電源電壓ELVSS是負極性的電壓，例如被設定成約-12V。
邏輯電源15是用以對資料驅動器22施加電壓LVSS、LVDD的電源。電壓LVSS、LVDD是用以驅動資料驅動器22之資料閂鎖電路116(i)、資料暫存器方塊以及移位暫存器的邏輯電壓。在此，各電壓DVSS、VD0、LVSS、LVDD例如被設定成(DVSS-VD0)<(LVSS-LVDD)。
控制電路16儲存各資料，並根據所儲存的資料控制各部。
如上述所示，在本實施形態的控制電路16具有將對所供給之數位信號的影像資料進行各種修正所產生之數位資料Din(i)供給資料驅動器22之構成，對在控制電路16內之計算等的處理是對數位值進行。此外，在以下的說明，權宜上使數位信號適當地對應於類比的電壓值。
控制電路16例如在顯示裝置1之出貨時等的起始階段，控制各部，經由資料驅動器22，根據自動歸零法測量資料線Ldi的電壓，再取得對應於所有的像素21(i,j)之測量電壓Vmeas(t1)、Vmeas(t2)以及Vmeas(t3)。
然後，控制電路16根據第(103)式計算，藉此，作為特性參數，取得各像素21(i,j)之電晶體T3的(起始)臨限值電壓Vth0、像素驅動電路DC的C/β值。接著，控制電路16進而取得平均值<C/β>，再根據第(105)式計算，藉此取得偏差電壓Voffset。
然後，在被供給影像資料之實際使用時，控制電路16控制各部，經由資料驅動器22，根據自動歸零法測量資料線Ldi的電壓，再取得對應於所有的像素21(i,j)之測量電壓Vmeas(t0)。
控制電路16對所供給之影像資料的電壓資料，對各RGB之影像資料的灰階值進行資料值(電壓振幅)的變換，而取得電壓值Vdata0。
在彩色顯示中，需要作成在各個RGB是最高灰階時成為白顯示。可是，像素21(i,j)之RGB各色的有機電致發光元件101一般對所供給之電流的電流值之發光亮度的特性相異。
因而，在控制電路16，對各RGB之影像資料的灰階值進行電壓振幅的變換，使對影像資料的灰階值被供給RGB各色的有機電致發光元件101之電流的電流值變成在各個RGB是最高灰階時成為白顯示之相異的值。
控制電路16對全部的像素21(i,j)進行這種電壓振幅的變換，而取得電壓值Vdata0。
控制電路16取得電壓值Vdata0時，根據第(106)式、第(107)式計算，藉此取得根據(△β/β)所修正的電壓值Vdata1。
控制電路16根據第(108)式、第(109)式計算，藉此，作為最終輸出電壓，取得根據臨限值電壓Vth的電壓值Vdata。具體而言，控制電路16藉由進行相當於臨限值電壓Vth分量的位元加法來修正電壓值Vdata1而取得電壓值Vdata。
控制電路16將對應於修正後之全部的像素21(i,j)之影像資料Vdata在每一列向資料驅動器22輸出作為數位資料Din(1)~Din(m)。
第7圖係表示第1圖所示之控制電路之構成的方塊圖。
第8圖係表示第7圖所示之記憶體之各儲存區域的圖。
控制電路16為了進行如上述所示的處理，如第7圖所示，具備：CPU121、記憶體122以及LUT123。
CPU(Central Processing Unit)121進行陽極電路12、選擇驅動器13、資料驅動器22的控制及各種計算。
記憶體122是由ROM(Read Only Memory)、RAM(Random Access Memory)等所構成，儲存CPU121所執行之各處理程式，同時儲存處理所需的各種資料。
記憶體122在作為儲存各種資料的區域，如第8圖所示，具備：影像資料儲存區域122a、<C/β>儲存區域122b以及偏差電壓儲存區域122c。
影像資料儲存區域122a是對各像素21(i,j)儲存測量電壓Vmeas(t1)、Vmeas(t2)、Vmeas(t3)、△Vmeas、臨限值電壓Vth0、Vth、C/β以及△β/β之各資料的區域。
<C/β>儲存區域122b是儲存各像素21(i,j)之C/β之平均值<C/β>的區域。
偏差電壓儲存區域122c是儲存根據第(105)式所定義之偏差電壓Voffset的區域。
LUT(Look Up Table)123是用以對所供給的影像資料就RGB各色進行資料值之變換的表，是被預設者。
控制電路16藉由參照此LUT123而對所供給之影像資料的值就各RGB進行資料值的變換。
其次，第9A、B圖係表示在將VDAC118(i)作為10位元進行資料變換時在LUT123之影像資料變換特性的圖。
第10A、B圖係用以說明在LUT123之影像資料變換特性的圖。
在本例，按照藍(B)>紅(R)>綠(G)之順序，變換後的資料值相異。首先，第9A、B圖的橫軸是影像資料的灰階值，表示影像資料為10位元的情況。
第9A、B圖的縱軸表示根據LUT123將影像資料變換之變換資料的灰階值。根據此變換資料，在資料驅動器22，設定RGB的電壓振幅。此外，對影像資料的灰階值之變換資料之灰階值的變換特性是被LUT123所預設。第9A圖表示對影像資料的灰階值之變換資料的灰階值被設定成線性(linear)關係的情況。第9B圖表示對影像資料的灰階值之變換資料的灰階值被設定成具有γ特性之曲線的情況。可因應於需要而任意地設定在LUT123之對影像資料的灰階值之變換資料之灰階值的關係。
在此，在資料驅動器22的VDAC118(i)具有10位元之構成的情況，可接受0~1023的輸入資料。可是，根據LUT123變換後的變換資料被設定成約0~600。這是根據以下的理由。
第10A、B圖的縱軸表示對影像資料的灰階值之向資料驅動器22輸入之數位資料Din(i)，即從控制電路16所輸出並向資料驅動器22輸入之數位資料Din(i)的灰階值。
在此，第10A圖對應於第9A圖，第10B圖對應於第9B圖。如上述所示，在本實施形態，在控制電路16，對所供給的影像資料大致進行因應於臨限值電壓Vth值的修正。
此修正如第(109)式所示，是對應於影像資料，對已進行因應於電流放大率β之變動之修正的資料，加上相當於臨限值電壓Vth的量，藉此進行。
在此，如上述所示，因為在資料驅動器22之VDAC118的灰階電壓VD1被設定成對應於臨限值電壓Vth之起始值Vth0的值，所以利用修正所加上的量成為相當於與臨限值電壓Vth之起始值Vth0之變化量△Vth的量。
在此，從控制電路16所輸出之數位資料Din(i)的灰階值必須位於資料驅動器22之VDAC118(i)的可輸入範圍(0~1023)內。
因而，根據LUT123變換後之變換資料之灰階值的最大值被設定成從資料驅動器22之VDAC118(i)的可輸入範圍減去利用修正所加上之量的值。
在此，因為利用修正所加上之量是對應於臨限值電壓Vth的變化量△Vth，所以不是固定量，是因應於使用時間的經過而逐漸增加。
因此，根據LUT123之變換資料之灰階值的最大值，係例如根據顯示裝置1之預料的使用時間預測利用修正所加上之量的最大值而決定。
此外，在影像資料的灰階值為零而是黑顯示時，是使有機電致發光元件101不發光之狀態。因而，在此時不必進行該修正。因而，在黑顯示的影像資料是零灰階的情況，控制電路16不參照LUT123，而直接將零灰階供給資料驅動器22。
其次，說明本實施形態之顯示裝置1的動作。
在起始階段，在根據自動歸零法測量各資料線Ldi的電壓的情況，控制電路16控制陽極電路12，使對陽極線La施加電壓ELVSS。
第11圖係表示在根據自動歸零法進行電壓測量的情況之各部之動作的時序圖。
控制電路16如第11圖所示，在時刻t10，對選擇驅動器13供給起動脈波SP1。選擇驅動器13向選擇線Ls1輸出VgH位準的Gate(1)信號。
選擇驅動器13向選擇線Ls1輸出VgH位準的Gate(1)信號時，第1列的像素21(i,j)的電晶體T1、T2變成導通狀態。電晶體T1變成導通狀態時，連接電晶體T3的閘極-汲極間，而電晶體T3成為二極體連接狀態。
控制電路16在時刻t10，向資料驅動器22作為開關控制信號S1~S6分別供給Off1、Off2、On3、Open、Connect_ADC以及Off6之各信號。
第12A、B圖係表示在從資料驅動器向控制電路16輸出資料的情況之各開關的連接關係圖。
此時，開關Sw4(1)如第12A圖所示，從控制電路16被供給Connect_front信號，連接資料閂鎖電路116(1)的輸出端和front端子，各個開關Sw4(2)~Sw4(m)連接資料閂鎖電路116(i)的輸出端和front端子。
開關Sw5(1)~Sw5(m)如第12A圖所示，從控制電路16被供給Connect_ADC信號，各自連接資料閂鎖電路116(1)~116(m)的輸入端和位準移位器115(1)~115(m)的輸出端。
第13A、B、C圖係表示根據自動歸零法進行電壓測量的情況之各開關的連接關係圖。
各個開關Sw1(1)~Sw1(m)、開關Sw2(1)~Sw2(m)從控制電路16被供給Off1、Off2信號而變成不導通。又，各個開關Sw3(1)~Sw3(m)從控制電路16被供給On信號而變成導通狀態。
因為類比電源14的基準電壓Vref是負極性的電壓，所以電晶體T1~T3變成導通狀態時，類比電源14從第1列的像素21(1,1)~21(m,1)經由各資料線Ldi拉入電流Id。
此時，第1列的像素21(1,1)~21(m,1)的有機電致發光元件101之陰極側的電位是Vcath，陽極側和Vcath相比，成為負電位，因為成為逆向偏壓，所以電流不會流動而不發光。
因為開關Sw1(1)~Sw1(m)、開關Sw2(1)~Sw2(m)變成不導通狀態，所以類比電源14所拉入的電流Id不會流入緩衝器113(1)~113(m)、119(1)~119(m)。
因而，電流Id如第13A圖所示，從第1列之像素21(1,1)~21(m,1)的電晶體T3、T2經由各資料線Ldi向類比電源14流動。
電流Id流動時，各像素21(1,1)~21(m,1)的儲存電容Cs被以根據基準電壓Vref的電壓充電。
接著，在時刻t11，這些電容被以基準電壓Vref充電時，控制電路16向資料驅動器22作為開關控制信號S3供給Off3信號。
從控制電路16被供給Off3信號時，如第13B圖所示，各個開關Sw3(i)變成不導通。此時，各個開關Sw1(i)、Sw2(i)依然是不導通。因而，藉由開關Sw3(i)變成不導通，切斷有機電致發光面板21和資料驅動器22之間的連接。因此，資料線Ldi變成高阻抗(HZ)狀態。
在資料線Ldi剛變成高阻抗狀態後，儲存電容Cs所儲存的電荷被保持剛才的值，因而電晶體T3被保持導通狀態。
因此，電流繼續流向電晶體T3的汲極-源極間，電晶體T3之源極端子側的電位逐漸上昇接近汲極端子側的電位，而流至電晶體T3之汲極-源極間之電流的電流值逐漸減少。
隨此，儲存電容Cs所儲存之電荷的一部分逐漸放電，而儲存電容Cs之兩端間的電壓逐漸減少。因此，電晶體T3的閘極電壓Vgs逐漸降低，響應之，資料線Ldi之電壓的絕對值從基準電壓Vref逐漸降低。
在從時刻t11經過了所預設之緩和時間t的時刻t12，控制電路16作為開關控制信號S2向資料驅動器22供給On2信號。此緩和時間t被設定成滿足該C/(βt)<1之條件的t1。
此時，如第13C圖所示，各個開關Sw2(i)從控制電路16被供給On2信號而變成導通，各個ADC114(i)將資料線Ldi的電流值作為測量電壓Vmeas(t)取得。
各個位準移位器115(i)將ADC114(i)所取得之測量電壓Vmeas(t1)進行位準移位。
如第12A圖所示，因為資料閂鎖電路116(1)~116(m)的輸入端和位準移位器115(1)~115(m)的輸出端分別經由開關Sw5(1)~Sw5(m)連接，所以各位準移位器115(1)~115(m)已位準移位的測量電壓Vmeas(t1)被供給資料閂鎖電路116(1)~116(m)。
控制電路16向資料驅動器22輸出資料閂鎖脈波DL(pulse)，響應之，各個資料閂鎖電路116(1)~116(m)保持所供給之測量電壓Vmeas(t1)。
在Gate(1)信號下降的時刻t13，控制電路16向資料驅動器22作為開關控制信號S6供給On6信號，開關Sw6如第13B圖所示變成導通。
如第12B圖所示，資料閂鎖電路116(1)的輸出端和開關Sw6的一端經由開關Sw4(1)的front端子連接，資料閂鎖電路116(2)~116(m)的輸出端和開關Sw5(1)~Sw5(m-1)的輸入端各自經由開關Sw4(2)~Sw4(m)的front端子連接。
因而，資料閂鎖電路116(1)~116(m)每當從控制電路16被供給DL(pulse)，就依序傳輸和所保持之第1列的像素21(1,1)~21(m,1)對應之資料線Ldi(i=1~m)的測量電壓Vmeas(t1)，並作為資料Dout(1)~Dout(m)向控制電路16輸出。
控制電路16取得此資料Dout(1)~Dout(m)，並儲存於第8圖所示之記憶體122的影像資料儲存區域122a。依此方式，第1列的像素21(1,1)~21(m,1)的電壓測量結束。
在時刻t20，Gate(2)信號上昇時，控制電路16一樣地向資料驅動器22供給開關控制信號S1~S6，並測量和第2列之像素21(1,2)~21(m,2)對應的資料線Ldi(i=1~m)的電壓。
然後，藉由測量和第n列之像素21(1,n)~21(m,n)對應的資料線Ldi(i=1~m)的電壓，而在時間t1之全部的電壓測量結束。
接著，控制電路16一樣地將緩和時間t設為t2，並測量對應於各像素21(i,j)之資料線Ldi的電壓。控制電路16取得在緩和時間t2之和各像素21(i,j)對應之資料線Ldi的測量電壓Vmeas(t2)，並儲存於記憶體122的影像資料儲存區域122a。
然後，控制電路16一樣地將緩和時間t設為t3，並測量對應於各像素21(i,j)之資料線Ldi的電壓。控制電路16取得在緩和時間t3之和各像素21(i,j)對應之資料線Ldi的測量電壓Vmeas(t3)，並儲存於記憶體122的影像資料儲存區域122a。
第14圖係用以說明在取得修正參數時控制電路所執行之驅動順序的圖。
控制電路16取得測量電壓Vmeas(t1)、Vmeas(t2)以及Vmeas(t3)時，並根據第14圖所示的驅動順序計算而取得修正參數。
控制電路16從記憶體122的各影像資料儲存區域122a讀出和像素21(1,1)對應之資料線Ldi的測量電壓Vmeas(t1)、Vmeas(t2)(步驟S11)。
然後，控制電路16根據第(103)式計算而取得對應於像素21(1,1)的臨限值電壓Vth0、C/β(步驟S12)。
控制電路16對全像素21(i,j)進行此處理。然後，取得對應於全像素21(i,j)的臨限值電壓Vth0和C/β時，再取得全像素21(i,j)之C/β的平均值<C/β>(步驟S13)來決定緩和時間t=t0。
然後，控制電路16取得根據第(105)式所定義的偏差電壓Voffset(步驟S14)。
控制電路16將所取得之平均值<C/β>、偏差電壓Voffset分別儲存於記憶體122的<C/β>儲存區域122b、偏差電壓儲存區域122c。接著，控制電路16從記憶體122的各影像資料儲存區域122a讀出像素21(1,1)的測量電壓Vmeas(t3)(步驟S15)。
控制電路16使用各像素21(i,j)的測量電壓Vmeas(t3)，將第(106)式變形，再計算，而取得各像素21(i,j)的△β/β(步驟S16)。
然後，控制電路16將所取得之△β/β儲存於記憶體122的各影像資料儲存區域122a。
第15圖係用以說明在修正所供給之影像資料並向資料驅動器輸出時控制電路16所執行之驅動順序的圖。
在實際使用時，向控制電路16供給影像資料。控制電路16根據第15圖所示的驅動順序(2)，修正影像資料。
控制電路16根據第11圖所示的時序圖控制各部，從資料驅動器22取得在緩和時間t=t0的測量電壓Vmeas(t0)(步驟S21)。然後，控制電路16將所取得之測量電壓Vmeas(t0)儲存於記憶體122的影像資料儲存區域122a。
控制電路16在輸入由數位信號所構成之影像資料時，對影像資料參照LUT123，在各RGB變換影像資料的灰階值，作為原灰階信號，產生對各像素21(i,j)相當於電壓值Vdata0的信號(步驟S22)。
如上述所示，原灰階信號的最大值被設定成和從在VDAC118(i)之輸入範圍的最大值減去根據上述之臨限值電壓Vth等的特性參數之修正量的值相等或更小的值。
控制電路16將△β/β用作β之變動的修正參數，根據第(107)式相乘而取得相當於電壓值Vdata1的信號(步驟S23)。
控制電路16從記憶體122的偏差電壓儲存區域122c讀出偏差電壓Voffset，再根據第(108)式將測量電壓Vmeas(t0)和負的偏差電壓Voffset相加，而取得作為修正量的臨限值電壓Vth(步驟S24)。
控制電路16根據第(109)式，將電壓值Vdata1和臨限值電壓Vth相加，而取得作為修正灰階信號之相當於電壓值Vdata的信號(步驟S25)。
控制電路16對應於每一個像素進行這種驅動順序(2)。然後，控制電路16將相當於電壓值Vdata的信號作為對應於各列的資料Din(1)~Din(m)，向資料驅動器22輸出。
第16圖係表示在實際使用時之各部之動作的時序圖。
控制電路16根據第16圖所示之資料輸出時序圖控制各部，向資料驅動器22輸出資料Din(1)~Din(m)。
控制電路16在時刻t30，向資料驅動器22，作為開關控制信號S1~S6分別供給Off1、Off2、Off3、Connect_DAC、Connect_DRB以及Off6信號。
第17圖係表示在寫入電壓信號時之各開關的連接關係圖。
如第17圖所示，各個開關Sw2(i)、Sw3(i)從控制電路16被供給Off2、Off3信號而變成不導通，切斷緩衝器113(i)和資料線Ldi之間、類比電源14和資料線Ldi之間。
各個開關Sw1(i)從控制電路16被供給On1信號而變成導通，經由緩衝器119(i)連接VDAC118(i)和資料線Ldi之間。
第18圖係表示在從控制電路16向資料驅動器輸入資料時各開關的連接關係圖。
如第18圖所示，各個開關Sw5(i)從控制電路16被供給Connect_DRB信號，而連接資料閂鎖電路116(i)的輸入端和資料暫存器方塊112的輸出端。
各個開關Sw4(i)從控制電路16被供給Connect_DAC信號，而連接資料閂鎖電路116(i)的輸出端和DAC側端子。
Sw6從控制電路16被供給Off6信號而變成不導通，切斷資料閂鎖電路116(1)和控制電路16之間。
控制電路16在時刻t31，使起動脈波SP2上昇，而在時刻t32，使起動脈波SP2下降至Lo位準。
起動脈波SP2下降至Lo位準時，資料驅動器22的移位暫存器111根據時脈信號依序移位此起動脈波SP2，並向資料暫存器方塊112供給移位信號。
資料暫存器方塊112被供給此移位信號時，依序取入資料Din(1)~Din(m)。
在時刻t33，Gate(1)信號上昇至VgH位準時，像素21(1,1)~21(m,1)的各電晶體T1、T2變成導通狀態。
控制電路16使資料閂鎖脈波DL(pulse)上昇，資料驅動器22的資料閂鎖電路116(i)在資料閂鎖脈波DL(pulse)的上昇時序閂鎖資料。
各個位準移位器117(i)對資料閂鎖電路116(i)所閂鎖的資料進行位準移位，並向VDAC118(i)供給所位準移位的資料。
VDAC118(i)將此數位資料變換成負的類比電壓，經由VDAC118(i)對資料線Ldi施加變換後之負極性的類比電壓。
資料線Ldi被施加負極性的類比電壓時，因為各像素21(1,1)~21(m,1)的有機電致發光元件101成為逆向偏壓，所以電流不會流動。電流從陽極電路12經由各像素21(1,1)~21(m,1)的電晶體T3、T2、資料線Ld1~Ldm，分別流向資料驅動器22的VDAC118(i)。
因為各像素21(1,1)~21(m,1)的電晶體T1變成導通狀態，所以電晶體T3之閘極一汲極間被連接，而成為二極體連接。因而，電晶體T3在飽和區域動作，因應於二極體特性的汲極電流Id向電晶體T3流動。
電晶體T1成為導通狀態，因為汲極電流Id流向電晶體T3，所以電晶體T3的閘極電壓Vgs被設定成對應於汲極電流Id的電壓。儲存電容Cs被以該閘極電壓Vgs充電。
依此方式，資料驅動器22如第17圖所示，從各像素21(1,1)~21(m,1)的電晶體T3拉入根據修正參數所修正的電流，使儲存電容Cs保持根據電壓值Vdata之電晶體T3的閘極電壓Vgs。
依此方式，對第1列的像素21(1,1)~21(m,1)之儲存電容Cs的資料寫入結束。
控制電路16在時刻t34，使DL(pulse)下降，並使起動脈波SP2上昇，而在時刻t35使起動脈波SP2下降，對第2列的各像素21(1,2)~21(m,2)的儲存電容Cs寫入資料。
以下，一樣地，控制電路16依序對像素21(1,3)~21(m,3)、...、21(1,n)~21(m,n)的儲存電容Cs寫入根據電壓值Vdata的電壓。
對全部之像素21(i,j)的儲存電容Cs寫入根據電壓值Vdata的電壓，而Gate(n)信號變成VgL位準時，全部之像素21(i,j)的電晶體T1、T2變成不導通狀態。
在全部之像素21(i,j)，各自的電晶體T1、T2變成不導通狀態時，電晶體T3成為非選擇狀態。電晶體T3成為非選擇狀態時，電晶體T3的閘極電壓Vgs被保持於儲存電容Cs所寫入的電壓。
控制電路16控制陽極電路12，使對陽極線La施加電壓ELVDD。此電壓ELVDD例如被設定成約15V。
此時，因為電晶體T3的閘極電壓Vgs由儲存電容Cs所保持，所以在電晶體T3的汲極-源極間，流入電流值和寫入電壓值Vdata時之寫入電流相等的汲極電流Id。
電晶體T2變成不導通狀態，因為有機電致發光元件101之陽極側的電位成為比陰極側的電位高之狀態，所以此汲極電流Id被供給有機電致發光元件101。
此時，根據臨限值電壓Vth、β的變動修正流入各像素21(i,j)之有機電致發光元件101的電流Id，而有機電致發光元件101以此修正後的電流發光。
如以上之說明所示，若依據本實施形態，作成顯示裝置1將滿足(C/β)/t<1之緩和時間t1、t2選為緩和時間t，並測量各資料線Ldi的電壓複數次。
又，作成顯示裝置1將滿足(C/β)/t≧1之緩和時間t3選為緩和時間t，並根據自動歸零法測量各資料線的電壓，以取得表示各像素之像素驅動電路之電流放大率β之變動的(△β/β)。
因此，作為各像素的特性參數，可同時取得臨限值電壓Vth和(C/β)值、及表示β之變動的(△β/β)。
因而，不必分別設置用以測量β之變動的電路和用以測量臨限值電壓Vth的電路。於是，可簡化顯示裝置1的驅動系統。又，可實現修正臨限值電壓Vth及像素陣列之β變動的主動有機電致發光驅動系統。
又，可根據所取得之(△β/β)修正和在實際使用時所供給之影像資料對應的電壓值Vdata0，進而可根據所取得之臨限值電壓Vth和(C/β)值修正己修正的電壓值Vdata0而取得電壓值Vdata。
因而，可向各像素21(i,j)的有機電致發光元件101供給根據在實際使用時所供給之影像資料的電流，可抑制畫質的惡化。
此外，在實施本發明時，可能有各種形態，未限定為上述的實施形態。
例如，在上述的實施形態，以有機電致發光元件說明發光元件。可是，發光元件未限定為有機電致發光元件，例如亦可係無機電致發光元件或LED。
又，在上述的實施形態，雖然說明將本發明應用於具有有機電致發光面板21之顯示裝置1的情況，但是本發明未限定如此。例如，亦可應用於一種曝光裝置，其具備在一方向排列具有利用有機電致發光元件101之發光元件之複數個像素的發光元件陣列，並對感光體鼓照射因應於影像資料而從發光元件陣列所射出的光進行曝光。在此情況，可抑制隨著時間之劣化或特性之變動所引起之曝光狀態的惡化。
在上述的實施形態，作成在滿足該(C/β)/t<1之緩和時間t設定成2個t1、t2，可是亦可將緩和時間設定成3個以上。
在上述的實施形態，作成控制電路16對所供給的影像資料使用LUT123，並就各RGB變換。可是，亦可作成不具備LUT123，而控制電路16藉由計算進行這種影像資料的變換。
1．．．顯示裝置
11．．．面板模組
12．．．陽極電路
13．．．選擇驅動器
14．．．類比電源
15．．．邏輯電源
16．．．控制電路
21．．．有機電致發光面板
21(1,1)~21(m,n)．．．像素
22．．．資料驅動器
Ld1~Ldm．．．資料線
Ls1~Lsm．．．選擇線
La．．．陽極線
Vref．．．基準電壓
Dout(1)~Dout(m)．．．輸出電壓
S1~S6．．．開關控制信號
Cs．．．儲存電容
Vdata．．．影像資料
Din(1)~Din(m)．．．數位資料
SP1、SP2．．．起動脈波
第1圖係表示本發明之實施形態之顯示裝置之構成的方塊圖。
第2圖係表示第1圖所示之有機電致發光面板和資料驅動器的構成圖。
第3A、B圖係用以說明像素驅動電路在寫入動作時之電壓一電流特性的圖。
第4A、B圖係用以說明在本實施形態之使用自動歸零法之資料線之電壓的測量方法的圖。
第5圖係表示第1圖所示之資料驅動器之具體構成的方塊圖。
第6A、B圖係用以說明第5圖所示之DVAC和ADC之構成和功能的圖。
第7圖係表示第1圖所示之控制電路之構成的方塊圖。
第8圖係表示第7圖所示之記憶體之各儲存區域的圖。
第9A、B圖係表示在第7圖所示之LUT之影像資料之變換特性之例的圖。
第10A、B圖係用以說明在第7圖所示之LUT之影像資料之變換特性的圖。
第11圖係表示在根據自動歸零法進行電壓測量的情況之各部之動作的時序圖。
第12A、B圖係表示根據自動歸零法進行電壓測量的情況之各開關的連接關係圖。
第13A、B、C圖係表示在從資料驅動器向控制電路輸出資料的情況之各開關的連接關係圖。
第14圖係用以說明在取得修正參數時控制電路所執行之驅動順序的圖。
第15圖係用以說明在修正因應於所供給之影像資料的電壓信號並向資料驅動器輸出時控制電路所執行之驅動順序的圖。
第16圖係表示各部在實際使用時之各部之動作的時序圖。
第17圖係表示在寫入電壓信號時之各開關的連接關係圖。
第18圖係表示在從控制電路向資料驅動器輸入資料時各開關的連接關係圖。
Vref．．．基準電壓
Vgs．．．閘極-源極間電壓
Vth．．．臨限值電壓
t．．．時間
Vmeas(t3)．．．測量電壓
Vmeas_0(t)．．．在電流放大率β是起始值β0的情況之資料線Ldi之電壓的緩和特性
Vmeas_2(t)．．．在電流放大率β的值是小於起始值β0之β1的情況之資料線Ldi之電壓的緩和特性、
Vmeas_3(t)．．．在電流放大率β的值是大於起始值β0之β2的情況之資料線Ldi之電壓的緩和特性
△Vmeas(t)．．．資料線Ldi的電壓對電流放大率β之變動的相依性
tx、t0、t1、t2、t3．．．緩和時間

Claims (17)

  1. 一種像素驅動裝置，其對像素進行驅動控制，該像素連接至信號線，且具備：發光元件；及像素驅動電路，係具有驅動電晶體和保持電容，而該驅動電晶體係電流路之一端和該發光元件的一端連接，並控制供給到該發光元件的電流，該保持電容係儲存和施加於該驅動電晶體之電壓對應之電荷；該像素驅動裝置具備：輸出基準電壓的電壓施加電路；電壓測量電路；切換電路，係切換該信號線之一端和該電壓施加電路及該電壓測量電路的連接；以及特性參數取得電路，係取得和該像素之電氣特性相關的特性參數；該基準電壓具有相對於該驅動電晶體之電流路之另一端的電位差成為超過該驅動電晶體之臨限值電壓之值的電位；該切換電路連接該信號線的一端和該電壓施加電路，由該電壓施加電路對該信號線的一端施加該基準電壓既定時間後，將該信號線的一端設定成切斷和該電壓施加電路連接的狀態，在經過預設之緩和時間後，將該信號線的一端和該電壓測量電路連接；該電壓測量電路係在利用該切換電路和該信號線的 一端連接時，取得該信號線之一端的電壓值作為測量電壓；該特性參數取得電路係根據對應於該複數個緩和時間而利用該電壓測量電路所取得之複數個該測量電壓的值，取得該驅動電晶體的臨限值電壓和該像素驅動電路的電流放大率作為該特性參數。
  2. 如申請專利範圍第1項之像素驅動裝置，其中在將寄生於該信號線的寄生電容、該保持電容以及寄生於該發光元件之發光元件電容的合計設為電容成分C並將該電流放大率的標準值設為β 0時，該複數個緩和時間被設定成比C/β 0更大的值。
  3. 如申請專利範圍第2項之像素驅動裝置，其中該電流放大率的該標準值是該電流放大率的設計值或典型值。
  4. 如申請專利範圍第2項之像素驅動裝置，其中該特性參數取得電路係將該複數個緩和時間中之一個該緩和時間設為t、將對應於該緩和時間t的該測量電壓設為Vmeas(t)、將該臨限值電壓設為Vth以及將該電流放大率設為β，並將該複數個緩和時間及該複數個測量電壓的值代入第(1)式進行演算，藉此取得該臨限值電壓及該電流放大率Vmeas(t)=Vth+(C/β)/t (1)。
  5. 如申請專利範圍第1項之像素驅動裝置，其中更具備：信號修正電路，係根據該特性參數取得電路所取得 之該特性參數，產生修正了所供給之影像資料的修正灰階信號；及驅動信號施加電路，係產生基於該修正灰階信號為的驅動信號，並施加於該信號線的一端。
  6. 一種發光裝置，該發光裝置具備：至少一個像素，係具有：發光元件，係連接於至少一條信號線；及像素驅動電路，係具有驅動電晶體和保持電容，而該驅動電晶體係電流路之一端和該發光元件的一端連接，並控制供給到該發光元件的電流，該保持電容係儲存和施加於該驅動電晶體之電壓對應之電荷；和該像素連接的信號線：輸出基準電壓的電壓施加電路；電壓測量電路；切換電路，係切換該信號線之一端和該電壓施加電路及該電壓測量電路的連接；以及特性參數取得電路，係取得和該像素之電氣特性相關的特性參數；該基準電壓具有相對於該驅動電晶體之電流路之另一端的電位差成為超過該驅動電晶體之臨限值電壓之值的電位；該切換電路連接該信號線的一端和該電壓施加電路，由該電壓施加電路對該信號線的一端施加該基準電 壓既定時間後，將該信號線的一端設定成切斷和該電壓施加電路連接的狀態，在經過預設之緩和時間後，將該信號線的一端和該電壓測量電路連接；該電壓測量電路係在利用該切換電路和該信號線的一端連接時，取得該信號線之一端的電壓作為測量電壓；該特性參數取得電路根據對應於該複數個緩和時間之複數個該測量電壓的值，取得該驅動電晶體的臨限值電壓和該像素驅動電路的電流放大率作為該特性參數。
  7. 如申請專利範圍第6項之發光裝置，其中該信號線沿著第1方向排列複數條；具有至少1條掃描線，其沿著和該第1方向正交的第2方向排列；該像素係於該至少1條掃描線和該複數條信號線的各交點附近配設複數個；具有選擇驅動電路，其對該至少1條掃描線施加選擇信號，而將與該至少1條掃描線連接之該複數個像素設定成選擇狀態；該特性參數取得電路取得藉由該選擇驅動電路設定成選擇狀態的該複數個像素的特性參數。
  8. 如申請專利範圍第7項之發光裝置，其中該像素驅動電路至少具備：第1薄膜電晶體，係對電流路的一端施加既定電源電壓，在該電流路的另一端連接有和該發光元件之一端 的連接點；第2薄膜電晶體，係控制端子和該至少一條掃描線連接，電流路的一端和該第1薄膜電晶體之電流路的一端連接，該電流路的另一端和該第1薄膜電晶體的該控制端子連接；以及第3薄膜電晶體，係控制端子和該至少一條掃描線連接，電流路的一端和該各信號線連接，該電流路的另一端和該連接點連接；該第1薄膜電晶體對應於該驅動電晶體；在被該選擇驅動電路設定成該選擇狀態時，該第2薄膜電晶體及該第3薄膜電晶體變成導通狀態，連接該第1薄膜電晶體之電流路的一端和控制端子，而該第3薄膜電晶體變成導通狀態，使該信號線和該連接點經由該第3薄膜電晶體的電流路而連接，由該電壓施加電路所施加的該基準電壓係經由該第3薄膜電晶體施加於該連接點；該電壓測量電路係取得被設定成該選擇狀態之列的該各像素在經過該各緩和時間後經由該連接點之該第3薄膜電晶體和該各信號線的電壓，作為該測量電壓。
  9. 如申請專利範圍第6項之發光裝置，其中將寄生於1條該信號線的寄生電容和該保持電容以及寄生於該發光元件之發光元件電容的合計設為電容成分C，並將該電流放大率的標準值設為β 0時，該緩和時 間被設定成比C/β 0更大之既定的複數個值。
  10. 如申請專利範圍第9項之發光裝置，其中該電流放大率的該標準值是該電流放大率的設計值或典型值。
  11. 如申請專利範圍第9項之發光裝置，其中該特性參數取得電路係將該複數個緩和時間中之一個該緩和時間設為t、將對應於該緩和時間t的該測量電壓設為Vmeas(t)、將該臨限值電壓設為Vth以及將該電流放大率設為β，並將該複數個緩和時間及該複數個測量電壓的值代入第(2)式進行演算，藉此取得該臨限值電壓及該電流放大率Vmeas(t)=Vth+(C/β)/t (2)。
  12. 如申請專利範圍第6項之發光裝置，其中更具備：信號修正電路，係根據該特性參數取得電路所取得之該特性參數，產生修正了所供給之影像資料的修正灰階信號；及驅動信號施加電路，係產生基於該修正灰階信號的驅動信號，並施加於該各信號線的一端。
  13. 一種像素驅動裝置中之特性參數取得方法，該像素驅動裝置對和信號線連接的像素進行驅動控制，而該像素具備：發光元件；及像素驅動電路，係具有驅動電晶體和保持電容，而該驅動電晶體係電流路之一端和該發光元件的一端連接，並控制供給到該發光元件的電流，該保持電容係儲存和施加到該驅動電晶體之電壓對應之電荷； 該特性參數取得方法包含：基準電壓施加步驟，係將電壓施加電路連接於該信號線之一端，並對該信號線之一端施加基準電壓，該基準電壓具有相對於該驅動電晶體之電流路之另一端的電位差成為超過該驅動電晶體之臨限值電壓之值的電位；測量電壓取得步驟，係切斷該信號線之一端和該電壓施加電路的連接，切斷後經過預設之複數個相異的緩和時間後，取得該信號線之一端的電壓作為複數個測量電壓；以及特性參數取得步驟，係根據和該複數個緩和時間對應的該複數個測量電壓的值，取得該驅動電晶體的臨限值電壓和該像素驅動電路的電流放大率作為特性參數。
  14. 如申請專利範圍第13項之特性參數取得方法，其中該測量電壓取得步驟包含設定步驟，其在將寄生於該信號線的寄生電容、該保持電容以及寄生於該發光元件之發光元件電容的合計設為電容成分C並將該電流放大率的標準值設為β 0時，將該複數個緩和時間設定成比C/β 0更大之既定的複數個值。
  15. 如申請專利範圍第14項之特性參數取得方法，該特性參數取得步驟包含：代入步驟，係將該複數個緩和時間中之一個該緩和時間設為t、將對應於該緩和時間t的該測量電壓設為Vmeas(t)、將該臨限值電壓設為Vth以及將該電流放大率 設為β，並將該複數個緩和時間及該複數個測量電壓的值代入第(3)式；及取得步驟，係根據已將該緩和時間及該複數個測量電壓的值代入的第(3)式進行演算，藉此取得該臨限值電壓及該電流放大率的值Vmeas(t)=Vth+(C/β)/t (3)。
  16. 一種發光裝置，具備：像素，係和信號線連接，且具有：發光元件；驅動電晶體，係具有電流路和控制端，在該發光元件之一端連接該電流路的一端，根據寫入該控制端和該電流路的一端之間的電壓資料，控制經由該電流路供給到該發光元件的電流；以及保持電容，係儲存和施加於該驅動電晶體之電壓對應之電荷；電壓測量電路，係取得該信號線之一端的電壓值作為測量電壓；以及特性參數取得電路，係取得和該像素之電氣特性相關的特性參數；該電壓測量電路係在自該信號線的一端對該驅動電晶體之該電流路的兩端間施加超過該驅動電晶體之臨限值電壓的電壓後，在將從該信號線之一端變成高阻抗狀態而停止該電壓之施加的時刻開始的經過時間設為緩和時間t，並將該保持電容和寄生於1條該信號線的寄生電 容以及寄生於該發光元件之發光元件電容的合計設為電容成分C時，取得第(4)式所示之該信號線之一端的電壓值作為該測量電壓；該特性參數取得電路係根據在該緩和時間是滿足(C/β)/t<1之條件的複數個相異值時該電壓測量電路所取得之複數個該測量電壓值，取得該驅動電晶體的臨限值電壓和(C/β)值作為該特性參數 其中，t：緩和時間Vmeas(t)：對應於緩和時間t，電壓測量電路所取得之測量電壓Vth：驅動電晶體的臨限值電壓Vref：基準電壓C：電容成分(C=Ca+Cp+Cel)Ca：保持電容Cp：配線寄生電容Cel：發光元件電容β：常數。
  17. 如申請專利範圍第16項之發光裝置，其中該特性參數取得電路係將該電壓測量電路對應於該複數個緩和時間所取得之該複數個測量電壓代入根據該(C/β)/t<1之條件將該第(4)式變形的第(5)式進行演算，藉此取得該特性參數Vmeas(t)≒Vth+(C/β)/t (5)。
TW098140525A 2008-11-28 2009-11-27 像素驅動裝置、發光裝置及像素驅動裝置中之參數取得方法 TWI437527B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008305714A JP5012775B2 (ja) 2008-11-28 2008-11-28 画素駆動装置、発光装置及び画素駆動装置におけるパラメータ取得方法

Publications (2)

Publication Number Publication Date
TW201030707A TW201030707A (en) 2010-08-16
TWI437527B true TWI437527B (zh) 2014-05-11

Family

ID=41683201

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098140525A TWI437527B (zh) 2008-11-28 2009-11-27 像素驅動裝置、發光裝置及像素驅動裝置中之參數取得方法

Country Status (7)

Country Link
US (1) US8269760B2 (zh)
EP (1) EP2351014A1 (zh)
JP (1) JP5012775B2 (zh)
KR (1) KR101206629B1 (zh)
CN (1) CN101978412B (zh)
TW (1) TWI437527B (zh)
WO (1) WO2010061975A1 (zh)

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2443206A1 (en) 2003-09-23 2005-03-23 Ignis Innovation Inc. Amoled display backplanes - pixel driver circuits, array architecture, and external compensation
CA2490858A1 (en) 2004-12-07 2006-06-07 Ignis Innovation Inc. Driving method for compensated voltage-programming of amoled displays
US9799246B2 (en) 2011-05-20 2017-10-24 Ignis Innovation Inc. System and methods for extraction of threshold and mobility parameters in AMOLED displays
US8576217B2 (en) 2011-05-20 2013-11-05 Ignis Innovation Inc. System and methods for extraction of threshold and mobility parameters in AMOLED displays
US10013907B2 (en) 2004-12-15 2018-07-03 Ignis Innovation Inc. Method and system for programming, calibrating and/or compensating, and driving an LED display
TW200707376A (en) 2005-06-08 2007-02-16 Ignis Innovation Inc Method and system for driving a light emitting device display
US9489891B2 (en) 2006-01-09 2016-11-08 Ignis Innovation Inc. Method and system for driving an active matrix display circuit
TW200746022A (en) 2006-04-19 2007-12-16 Ignis Innovation Inc Stable driving scheme for active matrix displays
CA2556961A1 (en) 2006-08-15 2008-02-15 Ignis Innovation Inc. Oled compensation technique based on oled capacitance
JP5012774B2 (ja) * 2008-11-28 2012-08-29 カシオ計算機株式会社 画素駆動装置、発光装置及び画素駆動装置におけるパラメータ取得方法
JP5012776B2 (ja) * 2008-11-28 2012-08-29 カシオ計算機株式会社 発光装置、及び発光装置の駆動制御方法
JP4957710B2 (ja) 2008-11-28 2012-06-20 カシオ計算機株式会社 画素駆動装置及び発光装置
US9370075B2 (en) 2008-12-09 2016-06-14 Ignis Innovation Inc. System and method for fast compensation programming of pixels in a display
US9384698B2 (en) 2009-11-30 2016-07-05 Ignis Innovation Inc. System and methods for aging compensation in AMOLED displays
US10319307B2 (en) 2009-06-16 2019-06-11 Ignis Innovation Inc. Display system with compensation techniques and/or shared level resources
US9311859B2 (en) 2009-11-30 2016-04-12 Ignis Innovation Inc. Resetting cycle for aging compensation in AMOLED displays
JP4877536B2 (ja) * 2009-07-10 2012-02-15 カシオ計算機株式会社 画素駆動装置、発光装置及びその駆動制御方法、並びに、電子機器
JP2011095720A (ja) * 2009-09-30 2011-05-12 Casio Computer Co Ltd 発光装置及びその駆動制御方法、並びに電子機器
JP5240581B2 (ja) * 2009-12-28 2013-07-17 カシオ計算機株式会社 画素駆動装置、発光装置及びその駆動制御方法、並びに、電子機器
US10089921B2 (en) 2010-02-04 2018-10-02 Ignis Innovation Inc. System and methods for extracting correlation curves for an organic light emitting device
CA2692097A1 (en) 2010-02-04 2011-08-04 Ignis Innovation Inc. Extracting correlation curves for light emitting device
US20140313111A1 (en) 2010-02-04 2014-10-23 Ignis Innovation Inc. System and methods for extracting correlation curves for an organic light emitting device
US9881532B2 (en) 2010-02-04 2018-01-30 Ignis Innovation Inc. System and method for extracting correlation curves for an organic light emitting device
TWI473063B (zh) * 2010-04-07 2015-02-11 源極驅動器、驅動方法及顯示裝置
US8907991B2 (en) 2010-12-02 2014-12-09 Ignis Innovation Inc. System and methods for thermal compensation in AMOLED displays
US9351368B2 (en) * 2013-03-08 2016-05-24 Ignis Innovation Inc. Pixel circuits for AMOLED displays
US20140368491A1 (en) * 2013-03-08 2014-12-18 Ignis Innovation Inc. Pixel circuits for amoled displays
US9886899B2 (en) 2011-05-17 2018-02-06 Ignis Innovation Inc. Pixel Circuits for AMOLED displays
US9530349B2 (en) 2011-05-20 2016-12-27 Ignis Innovations Inc. Charged-based compensation and parameter extraction in AMOLED displays
US9466240B2 (en) 2011-05-26 2016-10-11 Ignis Innovation Inc. Adaptive feedback system for compensating for aging pixel areas with enhanced estimation speed
EP2715710B1 (en) 2011-05-27 2017-10-18 Ignis Innovation Inc. Systems and methods for aging compensation in amoled displays
EP2715711A4 (en) 2011-05-28 2014-12-24 Ignis Innovation Inc SYSTEM AND METHOD FOR FAST COMPENSATION PROGRAMMING OF PIXELS ON A DISPLAY
US9324268B2 (en) * 2013-03-15 2016-04-26 Ignis Innovation Inc. Amoled displays with multiple readout circuits
US10089924B2 (en) 2011-11-29 2018-10-02 Ignis Innovation Inc. Structural and low-frequency non-uniformity compensation
JP6124573B2 (ja) * 2011-12-20 2017-05-10 キヤノン株式会社 表示装置
US8937632B2 (en) 2012-02-03 2015-01-20 Ignis Innovation Inc. Driving system for active-matrix displays
US9747834B2 (en) 2012-05-11 2017-08-29 Ignis Innovation Inc. Pixel circuits including feedback capacitors and reset capacitors, and display systems therefore
US8922544B2 (en) 2012-05-23 2014-12-30 Ignis Innovation Inc. Display systems with compensation for line propagation delay
JP6089656B2 (ja) * 2012-12-07 2017-03-08 凸版印刷株式会社 表示装置、および、表示方法
US9336717B2 (en) 2012-12-11 2016-05-10 Ignis Innovation Inc. Pixel circuits for AMOLED displays
US9786223B2 (en) 2012-12-11 2017-10-10 Ignis Innovation Inc. Pixel circuits for AMOLED displays
US9721505B2 (en) 2013-03-08 2017-08-01 Ignis Innovation Inc. Pixel circuits for AMOLED displays
CA2894717A1 (en) 2015-06-19 2016-12-19 Ignis Innovation Inc. Optoelectronic device characterization in array with shared sense line
EP2779147B1 (en) 2013-03-14 2016-03-02 Ignis Innovation Inc. Re-interpolation with edge detection for extracting an aging pattern for AMOLED displays
JP2015022283A (ja) * 2013-07-23 2015-02-02 凸版印刷株式会社 Ｅｌ装置、および、ｅｌ装置の駆動方法
US9761170B2 (en) 2013-12-06 2017-09-12 Ignis Innovation Inc. Correction for localized phenomena in an image array
US9502653B2 (en) 2013-12-25 2016-11-22 Ignis Innovation Inc. Electrode contacts
KR20160067251A (ko) * 2014-12-03 2016-06-14 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 구동방법
CA2873476A1 (en) 2014-12-08 2016-06-08 Ignis Innovation Inc. Smart-pixel display architecture
CA2879462A1 (en) 2015-01-23 2016-07-23 Ignis Innovation Inc. Compensation for color variation in emissive devices
CA2886862A1 (en) 2015-04-01 2016-10-01 Ignis Innovation Inc. Adjusting display brightness for avoiding overheating and/or accelerated aging
CA2889870A1 (en) 2015-05-04 2016-11-04 Ignis Innovation Inc. Optical feedback system
CA2892714A1 (en) 2015-05-27 2016-11-27 Ignis Innovation Inc Memory bandwidth reduction in compensation system
US10657895B2 (en) 2015-07-24 2020-05-19 Ignis Innovation Inc. Pixels and reference circuits and timing techniques
US10373554B2 (en) 2015-07-24 2019-08-06 Ignis Innovation Inc. Pixels and reference circuits and timing techniques
CA2898282A1 (en) 2015-07-24 2017-01-24 Ignis Innovation Inc. Hybrid calibration of current sources for current biased voltage progra mmed (cbvp) displays
CA2900170A1 (en) 2015-08-07 2017-02-07 Gholamreza Chaji Calibration of pixel based on improved reference values
CN105007677B (zh) * 2015-08-21 2017-08-15 中国科学院上海高等研究院 用于amoled列驱动电路的数模转换电路及方法
CA2908285A1 (en) 2015-10-14 2017-04-14 Ignis Innovation Inc. Driver with multiple color pixel structure
KR102334248B1 (ko) * 2015-10-27 2021-12-03 삼성디스플레이 주식회사 유기 발광 표시 장치
CN108646477A (zh) * 2018-03-27 2018-10-12 上海中航光电子有限公司 阵列基板、显示面板和显示装置
US11430387B2 (en) * 2019-03-29 2022-08-30 Sharp Kabushiki Kaisha Display device and driving method therefor
CN114675454B (zh) * 2022-02-28 2024-09-20 绵阳惠科光电科技有限公司 阵列基板、柔性液晶显示面板及其像素补偿方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002156923A (ja) 2000-11-21 2002-05-31 Sony Corp アクティブマトリクス型表示装置およびアクティブマトリクス型有機エレクトロルミネッセンス表示装置
JP4266682B2 (ja) * 2002-03-29 2009-05-20 セイコーエプソン株式会社 電子装置、電子装置の駆動方法、電気光学装置及び電子機器
US20070080905A1 (en) * 2003-05-07 2007-04-12 Toshiba Matsushita Display Technology Co., Ltd. El display and its driving method
JP4048497B2 (ja) * 2003-11-07 2008-02-20 カシオ計算機株式会社 表示装置及びその駆動制御方法
JP4798342B2 (ja) * 2005-03-31 2011-10-19 カシオ計算機株式会社 表示駆動装置及びその駆動制御方法、並びに、表示装置及びその駆動制御方法
US7907137B2 (en) * 2005-03-31 2011-03-15 Casio Computer Co., Ltd. Display drive apparatus, display apparatus and drive control method thereof
JP5240534B2 (ja) * 2005-04-20 2013-07-17 カシオ計算機株式会社 表示装置及びその駆動制御方法
JP4940760B2 (ja) * 2006-05-30 2012-05-30 セイコーエプソン株式会社 駆動トランジスタの特性測定方法、電気光学装置、および電子機器
JP5240542B2 (ja) * 2006-09-25 2013-07-17 カシオ計算機株式会社 表示駆動装置及びその駆動方法、並びに、表示装置及びその駆動方法
JP4222426B2 (ja) * 2006-09-26 2009-02-12 カシオ計算機株式会社 表示駆動装置及びその駆動方法、並びに、表示装置及びその駆動方法
JP5240538B2 (ja) * 2006-11-15 2013-07-17 カシオ計算機株式会社 表示駆動装置及びその駆動方法、並びに、表示装置及びその駆動方法
JP4470955B2 (ja) * 2007-03-26 2010-06-02 カシオ計算機株式会社 表示装置及びその駆動方法
JP2008242323A (ja) * 2007-03-28 2008-10-09 Sanyo Electric Co Ltd 発光表示装置
JP5240544B2 (ja) * 2007-03-30 2013-07-17 カシオ計算機株式会社 表示装置及びその駆動方法、並びに、表示駆動装置及びその駆動方法
US8791882B2 (en) * 2008-03-06 2014-07-29 Sharp Kabushiki Kaisha Display device of active matrix type
JP5012774B2 (ja) * 2008-11-28 2012-08-29 カシオ計算機株式会社 画素駆動装置、発光装置及び画素駆動装置におけるパラメータ取得方法
JP4877536B2 (ja) * 2009-07-10 2012-02-15 カシオ計算機株式会社 画素駆動装置、発光装置及びその駆動制御方法、並びに、電子機器

Also Published As

Publication number Publication date
EP2351014A1 (en) 2011-08-03
JP5012775B2 (ja) 2012-08-29
US20100134475A1 (en) 2010-06-03
CN101978412A (zh) 2011-02-16
JP2010128397A (ja) 2010-06-10
KR101206629B1 (ko) 2012-11-30
US8269760B2 (en) 2012-09-18
CN101978412B (zh) 2014-08-20
TW201030707A (en) 2010-08-16
WO2010061975A1 (en) 2010-06-03
KR20100123746A (ko) 2010-11-24

Similar Documents

Publication Publication Date Title
TWI437527B (zh) 像素驅動裝置、發光裝置及像素驅動裝置中之參數取得方法
TWI430224B (zh) 發光裝置、及發光裝置中之驅動控制方法
TWI433085B (zh) 像素驅動裝置及發光裝置
TWI413959B (zh) 像素驅動裝置、發光裝置、及像素驅動裝置中之參數取得方法
TWI425478B (zh) 像素驅動裝置、發光裝置及其驅動控制方法、以及電子機器
JP4935920B2 (ja) 画素駆動装置、発光装置及びその駆動制御方法、並びに、電子機器

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees