TWI419468B - 移位暫存器電路 - Google Patents

Description

移位暫存器電路

本發明係有關於一種移位暫存器電路，尤指一種具電晶體臨界電壓偏移回復功能之移位暫存器電路。

液晶顯示裝置(Liquid Crystal Display；LCD)是目前廣泛使用的一種平面顯示器，其具有外型輕薄、省電以及低輻射等優點。液晶顯示裝置的工作原理係利用改變液晶層兩端的電壓差來改變液晶層內之液晶分子的排列狀態，據以改變液晶層的透光性，再配合背光模組所提供的光源以顯示影像。一般而言，液晶顯示裝置包含複數畫素單元、源極驅動器以及移位暫存器電路。源極驅動器係用來提供複數資料訊號至複數畫素單元。移位暫存器電路包含複數級移位暫存器以產生複數閘極訊號饋入複數畫素單元，從而控制複數資料訊號的寫入運作。因此，移位暫存器電路即為控制資料訊號寫入操作的關鍵性元件。

第1圖為習知移位暫存器電路的示意圖。如第1圖所示，移位暫存器電路100包含複數級移位暫存器，其中只顯示第(N-1)級移位暫存器111、第N級移位暫存器112以及第(N+1)級移位暫存器113。第N級移位暫存器112係用來根據閘極訊號SGn-1與第一系統時脈HC1以產生閘極訊號SGn，第(N+1)級移位暫存器113係用來根據閘極訊號SGn與反相於第一系統時脈HC1之第二系統時脈HC2以產生閘極訊號SGn+1饋入至閘極線GLn，其餘級移位暫存器可同理類推。如第1圖所示，第N級移位暫存器112包含輸入單元120、上拉單元130、下拉單元140、輔助下拉單元150、及控制單元160，其中控制單元160係用來根據驅動控制電壓VQn與高電源電壓VPH以提供控制訊號Sc，而在第N級移位暫存器112的大部分運作時間中，輔助下拉單元150係用來根據控制訊號Sc將閘極訊號SGn與驅動控制電壓VQn下拉至低電源電壓VPL。亦即，輔助下拉單元150之電晶體係長時間工作於順偏狀態，故易造成臨界電壓偏移現象。若為降低製造成本而將移位暫存器電路100整合於包含畫素陣列之顯示面板上，亦即基於GOA(Gate-driver On Array)架構，則上述複數級移位暫存器所使用之電晶體係為薄膜電晶體(Thin Film Transistor；TFT)，所以電晶體長時間工作於順偏狀態就更容易導致嚴重的臨界電壓偏移現象，從而降低輔助下拉單元150之下拉穩壓功能，進而縮短移位暫存器電路100之使用壽命。

依據本發明之實施例，其揭露一種移位暫存器電路，用以提供複數閘極訊號至複數閘極線。此種移位暫存器電路包含複數級移位暫存器，該些級移位暫存器之第N級移位暫存器包含上拉單元、輸入單元、下拉單元、控制單元、以及輔助下拉單元。

電連接於第N閘極線之上拉單元係用來根據系統時脈與驅動控制電壓以上拉第N閘極訊號，其中第N閘極線係用以傳輸第N閘極訊號。電連接於上拉單元之輸入單元係用來根據第一輸入訊號以輸出驅動控制電壓。電連接於輸入單元與第N閘極線之下拉單元係用來根據第二輸入訊號以下拉驅動控制電壓與第N閘極訊號。電連接於輸入單元之控制單元係用來根據驅動控制電壓與第一輔助時脈以提供控制訊號。電連接於控制單元、輸入單元與第N閘極線之輔助下拉單元係用來根據控制訊號與反相於第一輔助時脈的第二輔助時脈以下拉驅動控制電壓與第N閘極訊號。

下文依本發明移位暫存器電路，特舉實施例配合所附圖式作詳細說明，但所提供之實施例並非用以限制本發明所涵蓋的範圍。

第2圖為本發明第一實施例之移位暫存器電路的示意圖。如第2圖所示，移位暫存器電路200包含複數級移位暫存器，其中只顯示第(N-2)級移位暫存器211、第(N-1)級移位暫存器212、第N級移位暫存器213、第(N+1)級移位暫存器214以及第(N+2)級移位暫存器215，據以方便說明。在移位暫存器電路200的運作中，第N級移位暫存器213係用來根據第(N-1)級移位暫存器212產生之閘極訊號SGn-1、第(N+1)級移位暫存器214產生之閘極訊號SGn+1、第一系統時脈HC1、第一輔助時脈CKx1、及反相於第一輔助時脈CKx1之第二輔助時脈CKx2以產生閘極訊號SGn饋入至閘極線GLn，其餘級移位暫存器可同理類推。請注意，第2圖所示之第三系統時脈HC3與第一系統時脈HC1具有180度的相位差，第二系統時脈HC2與第一系統時脈HC1具有90度的相位差，第四系統時脈HC4與第二系統時脈HC2具有180度的相位差。在另一實施例中，移位暫存器電路200之複數級移位暫存器可基於二系統時脈機制以進行閘極訊號掃描運作。

第N級移位暫存器213包含輸入單元220、上拉單元230、下拉單元240、第一輔助下拉單元250、第一控制單元260、第二輔助下拉單元270、及第二控制單元280。電連接於第(N-1)級移位暫存器212的輸入單元220係用來根據閘極訊號SGn-1以輸出驅動控制電壓VQn。電連接於輸入單元220與閘極線GLn的上拉單元230係用來根據驅動控制電壓VQn與第一系統時脈HC1以上拉閘極訊號SGn，其中閘極線GLn係用以傳輸閘極訊號SGn。電連接於輸入單元220、閘極線GLn與第(N+1)級移位暫存器214之下拉單元240係用來根據閘極訊號SGn+1以下拉閘極訊號SGn與驅動控制電壓VQn。

電連接於輸入單元220之第一控制單元260係用來根據驅動控制電壓VQn與第一輔助時脈CKx1以產生第一控制訊號Sc1。電連接於第一控制單元260、輸入單元220與閘極線GLn之第一輔助下拉單元250係用來根據第一控制訊號Sc1與第二輔助時脈CKx2以下拉閘極訊號SGn與驅動控制電壓VQn。電連接於輸入單元220之第二控制單元280係用來根據驅動控制電壓VQn與第二輔助時脈CKx2以產生第二控制訊號Sc2。電連接於第二控制單元280、輸入單元220與閘極線GLn之第二輔助下拉單元270係用來根據第二控制訊號Sc2與第一輔助時脈CKx1以下拉閘極訊號SGn與驅動控制電壓VQn。

在第2圖的實施例中，第一輔助下拉單元250包含第一電晶體251與第二電晶體252，第一控制單元260包含第三電晶體261與第四電晶體262，第二輔助下拉單元270包含第七電晶體271與第八電晶體272，第二控制單元280包含第九電晶體281與第十電晶體282，下拉單元240包含第十三電晶體241與第十四電晶體242，輸入單元220包含第十五電晶體221，上拉單元230包含第十六電晶體230。請注意，上述或以下所述之每一電晶體可為薄膜電晶體(Thin Film Transistor)、場效電晶體(Field Effect Transistor)或其他具開關切換功能的元件。

第十五電晶體221包含第一端、第二端與閘極端，其中第一端與閘極端均電連接於第(N-1)級移位暫存器212以接收閘極訊號SGn-1，第二端用來輸出驅動控制電壓VQn。第十六電晶體231具有一用來接收第一系統時脈HC1的第一端、一電連接於第十五電晶體221之第二端的閘極端、及一電連接於閘極線GLn的第二端。第十三電晶體241包含第一端、第二端與閘極端，其中第一端電連接於閘極線GLn，閘極端電連接於第(N+1)級移位暫存器214以接收閘極訊號SGn+1，第二端用來接收電源電壓Vss。第十四電晶體242包含第一端、第二端與閘極端，其中第一端電連接於第十五電晶體221之第二端，閘極端電連接於第(N+1)級移位暫存器214以接收閘極訊號SGn+1，第二端用來接收電源電壓Vss。

第一電晶體251具有一電連接於閘極線GLn的第一端、一用來接收第一控制訊號Sc1的閘極端、及一用來接收第二輔助時脈CKx2的第二端。第二電晶體252具有一電連接於第十五電晶體221之第二端的第一端、一用來接收第一控制訊號Sc1的閘極端、及一用來接收第二輔助時脈CKx2的第二端。第三電晶體261包含第一端、第二端與閘極端，其中第一端與閘極端均用來接收第一輔助時脈CKx1，第二端用來輸出第一控制訊號Sc1。第四電晶體262具有一電連接於第三電晶體261之第二端的第一端、一電連接於第十五電晶體221之第二端的閘極端、及一用來接收電源電壓Vss的第二端。

第七電晶體271具有一電連接於閘極線GLn的第一端、一用來接收第二控制訊號Sc2的閘極端、及一用來接收第一輔助時脈CKx1的第二端。第八電晶體272具有一電連接於第十五電晶體221之第二端的第一端、一用來接收第二控制訊號Sc2的閘極端、及一用來接收第一輔助時脈CKx1的第二端。第九電晶體281包含第一端、第二端與閘極端，其中第一端與閘極端均用來接收第二輔助時脈CKx2，第二端用來輸出第二控制訊號Sc2。第十電晶體282具有一電連接於第九電晶體281之第二端的第一端、一電連接於第十五電晶體221之第二端的閘極端、及一用來接收電源電壓Vss的第二端。

第3圖為第2圖所示之移位暫存器電路的工作相關訊號波形示意圖，其中橫軸為時間軸。在第3圖中，由上往下的訊號分別為第一系統時脈HC1、第二系統時脈HC2、第三系統時脈HC3、第四系統時脈HC4、第一輔助時脈CKx1、第二輔助時脈CKx2、閘極訊號SGn-2、閘極訊號SGn-1、驅動控制電壓VQn、閘極訊號SGn、閘極訊號SGn+1、及閘極訊號SGn+2。參閱第3圖與第2圖，於第I畫面時間內，第一輔助時脈CKx1保持在高準位電壓且第二輔助時脈CKx2保持在低準位電壓，故第七電晶體271與第八電晶體272會因具高準位電壓之第一輔助時脈CKx1而在第I畫面時間內持續工作於負偏壓狀態，使第七電晶體271與第八電晶體272可因長時間工作於負偏壓狀態而導致第一臨界電壓偏移。於時段T1內，閘極訊號SGn-1之脈衝可透過第十五電晶體221將驅動控制電壓VQn上拉至第一高電壓Vh1，據以導通第四電晶體262，進而將第一控制訊號Sc1下拉至電源電壓Vss，此時，第一電晶體251與第二電晶體252會因具低準位電壓之第二輔助時脈CKx2而工作在約零偏壓之狀態。於時段T2內，第一系統時脈HC1之脈衝可透過第十六電晶體231之元件電容耦合效應將驅動控制電壓VQn上拉至第二電壓Vh2，進而導通第十六電晶體231以根據第一系統時脈HC1之脈衝將閘極訊號SGn上拉至高準位電壓，此時第四電晶體262仍持續導通以將第一控制訊號Sc1下拉至電源電壓Vss，亦即第一電晶體251與第二電晶體252仍工作在約零偏壓之狀態。在第I畫面時間之除時段T1及T2以外的其餘時間中，驅動控制電壓VQn係保持在低準位電壓，據以截止第四電晶體262，進而將第一控制訊號Sc1上拉至第一輔助時脈CKx1之高準位電壓，故第一電晶體251與第二電晶體252係工作於順偏壓狀態以將閘極訊號SGn與驅動控制電壓VQn下拉至第二輔助時脈CKx2之低準位電壓，而第一電晶體251與第二電晶體252也會因長時間工作於順偏壓狀態導致第二臨界電壓偏移。

於第(I+1)畫面時間內，第一輔助時脈CKx1保持在低準位電壓且第二輔助時脈CKx2保持在高準位電壓，故第一電晶體251與第二電晶體252會因具高準位電壓之第二輔助時脈CKx2而在第(I+1)畫面時間內持續工作於負偏壓狀態，使第一電晶體251與第二電晶體252可因長時間工作於負偏壓狀態而導致第一臨界電壓偏移，據以補償上述第一電晶體251與第二電晶體252之第二臨界電壓偏移，如此就可達成第一電晶體251與第二電晶體252的臨界電壓偏移回復功效，從而避免第一電晶體251與第二電晶體252的臨界電壓偏移持續惡化。

於時段T3內，閘極訊號SGn-1之脈衝可透過第十五電晶體221將驅動控制電壓VQn上拉至第一高電壓Vh1，據以導通第十電晶體282，進而將第二控制訊號Sc2下拉至電源電壓Vss，此時，第七電晶體271與第八電晶體272會因具低準位電壓之第一輔助時脈CKx1而工作在約零偏壓之狀態。於時段T4內，第一系統時脈HC1之脈衝可透過第十六電晶體231之元件電容耦合效應將驅動控制電壓VQn上拉至第二電壓Vh2，進而導通第十六電晶體231以根據第一系統時脈HC1之脈衝將閘極訊號SGn上拉至高準位電壓，此時第十電晶體282仍持續導通以將第二控制訊號Sc2下拉至電源電壓Vss，亦即第七電晶體271與第八電晶體272仍工作在約零偏壓之狀態。在第(I+1)畫面時間之除時段T3及T4以外的其餘時間中，驅動控制電壓VQn係保持在低準位電壓，據以截止第十電晶體282，進而將第二控制訊號Sc2上拉至第二輔助時脈CKx2之高準位電壓，故第七電晶體271與第八電晶體272係工作於順偏壓狀態以將閘極訊號SGn與驅動控制電壓VQn下拉至第一輔助時脈CKx1之低準位電壓，而第七電晶體271與第八電晶體272也會因長時間工作於順偏壓狀態導致第二臨界電壓偏移，據以補償上述第七電晶體271與第八電晶體272之第一臨界電壓偏移，如此就可達成第七電晶體271與第八電晶體272的臨界電壓偏移回復功效，從而避免第七電晶體271與第八電晶體272的臨界電壓偏移持續惡化。請注意，第一輔助時脈CKx1與第二輔助時脈CKx2的變化週期並不限於上述畫面時間，亦即可基於其他預定之時間長度作為第一輔助時脈CKx1與第二輔助時脈CKx2的變化週期。

由上述可知，在移位暫存器電路200的運作中，輔助下拉單元所包含之複數電晶體均可藉由上述臨界電壓偏移回復機制而避免臨界電壓偏移持續惡化，亦即可避免喪失下拉穩壓功能以延長移位暫存器電路200的使用壽命。

第4圖為本發明第二實施例之移位暫存器電路的示意圖。如第4圖所示，移位暫存器電路300包含複數級移位暫存器，其中只顯示第(N-2)級移位暫存器311、第(N-1)級移位暫存器312、第N級移位暫存器313、第(N+1)級移位暫存器314以及第(N+2)級移位暫存器315，據以方便說明。在移位暫存器電路300的運作中，第N級移位暫存器313係用來根據第(N-1)級移位暫存器312產生之閘極訊號SGn-1、第(N+1)級移位暫存器314產生之閘極訊號SGn+1、第一系統時脈HC1、第一輔助時脈CKx1、及反相於第一輔助時脈CKx1之第二輔助時脈CKx2以產生閘極訊號SGn饋入至閘極線GLn，其餘級移位暫存器可同理類推。請注意，第4圖所示之第三系統時脈HC3與第一系統時脈HC1具有180度的相位差，第二系統時脈HC2與第一系統時脈HC1具有90度的相位差，第四系統時脈HC4與第二系統時脈HC2具有180度的相位差。在另一實施例中，移位暫存器電路300之複數級移位暫存器可基於二系統時脈機制以進行閘極訊號掃描運作。

第N級移位暫存器313係類似於第2圖所示之第N級移位暫存器213，主要差異在於將第一控制單元260置換為第一控制單元360，並將第二控制單元280置換為第二控制單元380。在第4圖的實施例中，第一控制單元360包含第三電晶體361、第四電晶體362、第五電晶體363與第六電晶體364，第二控制單元380包含第九電晶體381、第十電晶體382、第十一電晶體383與第十二電晶體384。

第三電晶體361包含第一端、第二端與閘極端，其中第一端用來接收第一輔助時脈CKx1，第二端用來輸出第一控制訊號Sc1。第四電晶體362具有一電連接於第三電晶體361之第二端的第一端、一電連接於第十五電晶體221之第二端的閘極端、及一用來接收電源電壓Vss的第二端。第五電晶體363包含第一端、第二端與閘極端，其中第一端與閘極端均用來接收第一輔助時脈CKx1，第二端電連接於第三電晶體361之閘極端。第六電晶體364具有一電連接於第五電晶體363之第二端的第一端、一電連接於第十五電晶體221之第二端的閘極端、及一用來接收電源電壓Vss的第二端。

第九電晶體381包含第一端、第二端與閘極端，其中第一端用來接收第二輔助時脈CKx2，第二端用來輸出第二控制訊號Sc2。第十電晶體382具有一電連接於第九電晶體381之第二端的第一端、一電連接於第十五電晶體221之第二端的閘極端、及一用來接收電源電壓Vss的第二端。第十一電晶體383包含第一端、第二端與閘極端，其中第一端與閘極端均用來接收第二輔助時脈CKx2，第二端電連接於第九電晶體381之閘極端。第十二電晶體384具有一電連接於第十一電晶體383之第二端的第一端、一電連接於第十五電晶體221之第二端的閘極端、及一用來接收電源電壓Vss的第二端。

第一控制單元360與第二控制單元380之電路運作為所屬技藝領域中具有通常知識者所習知，不再贅述。移位暫存器電路300執行具臨界電壓偏移回復功效的閘極訊號掃描運作之工作原理，可根據上述移位暫存器電路200的工作原理而同理類推，亦不再贅述。

第5圖為本發明第三實施例之移位暫存器電路的示意圖。如第5圖所示，移位暫存器電路400包含複數級移位暫存器，其中只顯示第(N-2)級移位暫存器411、第(N-1)級移位暫存器412、第N級移位暫存器413、第(N+1)級移位暫存器414以及第(N+2)級移位暫存器415，據以方便說明。在移位暫存器電路400的運作中，第N級移位暫存器413係用來根據第(N-1)級移位暫存器412產生之啟始脈波訊號STn-1、第(N+1)級移位暫存器414產生之閘極訊號SGn+1、第一系統時脈HC1、第一輔助時脈CKx1、及反相於第一輔助時脈CKx1之第二輔助時脈CKx2以產生閘極訊號SGn與啟始脈波訊號STn，其餘級移位暫存器可同理類推。請注意，第5圖所示之第三系統時脈HC3與第一系統時脈HC1具有180度的相位差，第二系統時脈HC2與第一系統時脈HC1具有90度的相位差，第四系統時脈HC4與第二系統時脈HC2具有180度的相位差。在另一實施例中，移位暫存器電路400之複數級移位暫存器可基於二系統時脈機制以進行閘極訊號掃描運作。

第N級移位暫存器413係類似於第2圖所示之第N級移位暫存器213，主要差異在於將輸入單元220置換為輸入單元420，將下拉單元240置換為下拉單元440，將第一輔助下拉單元250置換為第一輔助下拉單元450，將第二輔助下拉單元270置換為第二輔助下拉單元470，並進一步包含進位單元435。進位單元435係用來根據驅動控制電壓VQn與第一系統時脈HC1以輸出啟始脈波訊號STn。在第5圖的實施例中，進位單元435包含第十七電晶體436，輸入單元420包含第十五電晶體421，下拉單元440包含第十三電晶體441、第十四電晶體442與第二十電晶體443，第一輔助下拉單元450包含第一電晶體451、第二電晶體452與第十八電晶體453，第二輔助下拉單元470包含第七電晶體471、第八電晶體472與第十九電晶體473。

第十五電晶體421包含第一端、第二端與閘極端，其中第一端與閘極端均電連接於第(N-1)級移位暫存器412以接收啟始脈波訊號STn-1，第二端用來輸出驅動控制電壓VQn。第十七電晶體436具有一用來接收第一系統時脈HC1的第一端、一電連接於第十五電晶體421之第二端的閘極端、及一用來輸出啟始脈波訊號STn的第二端。第十三電晶體441包含第一端、第二端與閘極端，其中第一端電連接於閘極線GLn，閘極端電連接於第(N+1)級移位暫存器414以接收閘極訊號SGn+1，第二端用來接收電源電壓Vss。第十四電晶體442包含第一端、第二端與閘極端，其中第一端電連接於第十五電晶體421之第二端，閘極端電連接於第(N+1)級移位暫存器414以接收閘極訊號SGn+1，第二端用來接收電源電壓Vss。第二十電晶體443包含第一端、第二端與閘極端，其中第一端電連接於第十七電晶體436之第二端，閘極端電連接於第(N+1)級移位暫存器414以接收閘極訊號SGn+1，第二端用來接收電源電壓Vss。在另一實施例中，第十三電晶體441之閘極端、第十四電晶體442之閘極端與第二十電晶體443之閘極端可均電連接於第(N+1)級移位暫存器414以接收啟始脈波訊號STn+1。

第一電晶體451具有一電連接於閘極線GLn的第一端、一用來接收第一控制訊號Sc1的閘極端、及一用來接收第二輔助時脈CKx2的第二端。第二電晶體452具有一電連接於第十五電晶體421之第二端的第一端、一用來接收第一控制訊號Sc1的閘極端、及一用來接收第二輔助時脈CKx2的第二端。第十八電晶體453具有一電連接於第十七電晶體436之第二端的第一端、一用來接收第一控制訊號Sc1的閘極端、及一用來接收第二輔助時脈CKx2的第二端。第七電晶體471具有一電連接於閘極線GLn的第一端、一用來接收第二控制訊號Sc2的閘極端、及一用來接收第一輔助時脈CKx1的第二端。第八電晶體472具有一電連接於第十五電晶體421之第二端的第一端、一用來接收第二控制訊號Sc2的閘極端、及一用來接收第一輔助時脈CKx1的第二端。第十九電晶體473具有一電連接於第十七電晶體436之第二端的第一端、一用來接收第二控制訊號Sc2的閘極端、及一用來接收第一輔助時脈CKx1的第二端。

啟始脈波訊號STn、啟始脈波訊號STn-1及啟始脈波訊號STn+1之波形實質上分別同於閘極訊號SGn、閘極訊號SGn-1及閘極訊號SGn+1之波形，所以移位暫存器電路400執行具臨界電壓偏移回復功效的閘極訊號掃描運作之工作原理，仍可根據上述移位暫存器電路200的工作原理而同理類推，不再贅述。

第6圖為本發明第四實施例之移位暫存器電路的示意圖。如第6圖所示，移位暫存器電路500包含複數級移位暫存器，其中只顯示第(N-2)級移位暫存器511、第(N-1)級移位暫存器512、第N級移位暫存器513、第(N+1)級移位暫存器514以及第(N+2)級移位暫存器515，據以方便說明。在移位暫存器電路500的運作中，第N級移位暫存器513係用來根據第(N-1)級移位暫存器512產生之啟始脈波訊號STn-1、第(N+1)級移位暫存器514產生之閘極訊號SGn+1、第一系統時脈HC1、第一輔助時脈CKx1、及反相於第一輔助時脈CKx1之第二輔助時脈CKx2以產生閘極訊號SGn與啟始脈波訊號STn，其餘級移位暫存器可同理類推。請注意，第6圖所示之第三系統時脈HC3與第一系統時脈HC1具有180度的相位差，第二系統時脈HC2與第一系統時脈HC1具有90度的相位差，第四系統時脈HC4與第二系統時脈HC2具有180度的相位差。在另一實施例中，移位暫存器電路500之複數級移位暫存器可基於二系統時脈機制以進行閘極訊號掃描運作。

第N級移位暫存器513係類似於第5圖所示之第N級移位暫存器413，主要差異在於將第一控制單元260置換為第一控制單元560，並將第二控制單元280置換為第二控制單元580。在第6圖的實施例中，第一控制單元560包含第三電晶體561、第四電晶體562、第五電晶體563與第六電晶體564，第二控制單元580包含第九電晶體581、第十電晶體582、第十一電晶體583與第十二電晶體584。

第三電晶體561包含第一端、第二端與閘極端，其中第一端用來接收第一輔助時脈CKx1，第二端用來輸出第一控制訊號Sc1。第四電晶體562具有一電連接於第三電晶體561之第二端的第一端、一電連接於第十五電晶體421之第二端的閘極端、及一用來接收電源電壓Vss的第二端。第五電晶體563包含第一端、第二端與閘極端，其中第一端與閘極端均用來接收第一輔助時脈CKx1，第二端電連接於第三電晶體561之閘極端。第六電晶體564具有一電連接於第五電晶體563之第二端的第一端、一電連接於第十五電晶體421之第二端的閘極端、及一用來接收電源電壓Vss的第二端。

第九電晶體581包含第一端、第二端與閘極端，其中第一端用來接收第二輔助時脈CKx2，第二端用來輸出第二控制訊號Sc2。第十電晶體582具有一電連接於第九電晶體581之第二端的第一端、一電連接於第十五電晶體421之第二端的閘極端、及一用來接收電源電壓Vss的第二端。第十一電晶體583包含第一端、第二端與閘極端，其中第一端與閘極端均用來接收第二輔助時脈CKx2，第二端電連接於第九電晶體581之閘極端。第十二電晶體584具有一電連接於第十一電晶體583之第二端的第一端、一電連接於第十五電晶體421之第二端的閘極端、及一用來接收電源電壓Vss的第二端。移位暫存器電路500執行具臨界電壓偏移回復功效的閘極訊號掃描運作之工作原理，仍可根據上述移位暫存器電路200的工作原理而同理類推，不再贅述。

第7圖為本發明第五實施例之移位暫存器電路的示意圖。如第7圖所示，移位暫存器電路600包含複數級移位暫存器，其中只顯示第(N-2)級移位暫存器611、第(N-1)級移位暫存器612、第N級移位暫存器613、第(N+1)級移位暫存器614以及第(N+2)級移位暫存器615，據以方便說明。在移位暫存器電路600的運作中，第N級移位暫存器613係用來根據第(N-1)級移位暫存器612產生之閘極訊號SGn-1、第(N+1)級移位暫存器614產生之閘極訊號SGn+1、第一系統時脈HC1、第一輔助時脈CKy1、反相於第一輔助時脈CKy1之第二輔助時脈CKy2、第三輔助時脈CKy3、反相於第三輔助時脈CKy3之第四輔助時脈CKy4、第五輔助時脈CKy5、及反相於第五輔助時脈CKy5之第六輔助時脈CKy6以產生閘極訊號SGn饋入至閘極線GLn，其餘級移位暫存器可同理類推。請注意，第7圖所示之第三系統時脈HC3與第一系統時脈HC1具有180度的相位差，第二系統時脈HC2與第一系統時脈HC1具有90度的相位差，第四系統時脈HC4與第二系統時脈HC2具有180度的相位差。在另一實施例中，移位暫存器電路600之複數級移位暫存器可基於二系統時脈機制以進行閘極訊號掃描運作。

第N級移位暫存器613包含輸入單元620、上拉單元630、下拉單元640、第一輔助下拉單元655、第一控制單元650、第二輔助下拉單元665、第二控制單元660、第三輔助下拉單元675、及第三控制單元670。電連接於第(N-1)級移位暫存器612的輸入單元620係用來根據閘極訊號SGn-1以輸出驅動控制電壓VQn。電連接於輸入單元620與閘極線GLn的上拉單元630係用來根據驅動控制電壓VQn與第一系統時脈HC1以上拉閘極訊號SGn，其中閘極線GLn係用以傳輸閘極訊號SGn。電連接於輸入單元620、閘極線GLn與第(N+1)級移位暫存器614之下拉單元640係用來根據閘極訊號SGn+1以下拉閘極訊號SGn與驅動控制電壓VQn。

電連接於輸入單元620之第一控制單元650係用來根據驅動控制電壓VQn與第一輔助時脈CKy1以產生第一控制訊號Sc1。電連接於第一控制單元650、輸入單元620與閘極線GLn之第一輔助下拉單元655係用來根據第一控制訊號Sc1與第二輔助時脈CKy2以下拉閘極訊號SGn與驅動控制電壓VQn。電連接於輸入單元620之第二控制單元660係用來根據驅動控制電壓VQn與第三輔助時脈CKy3以產生第二控制訊號Sc2。電連接於第二控制單元660、輸入單元620與閘極線GLn之第二輔助下拉單元665係用來根據第二控制訊號Sc2與第四輔助時脈CKy4以下拉閘極訊號SGn與驅動控制電壓VQn。電連接於輸入單元620之第三控制單元670係用來根據驅動控制電壓VQn與第五輔助時脈CKy5以產生第三控制訊號Sc3。電連接於第三控制單元670、輸入單元620與閘極線GLn之第三輔助下拉單元675係用來根據第三控制訊號Sc3與第六輔助時脈CKy6以下拉閘極訊號SGn與驅動控制電壓VQn。

在移位暫存器電路600執行閘極訊號掃描的過程中，第一控制單元650與第一輔助下拉單元655的電路運作可根據彼此反相之第一輔助時脈CKy1與第二輔助時脈CKy2而具有電晶體臨界電壓偏移回復功效，第二控制單元660與第二輔助下拉單元665的電路運作可根據彼此反相之第三輔助時脈CKy3與第四輔助時脈CKy4而具有電晶體臨界電壓偏移回復功效，且第三控制單元670與第三輔助下拉單元675的電路運作可根據彼此反相之第五輔助時脈CKy5與第六輔助時脈CKy6而具有電晶體臨界電壓偏移回復功效，因此可避免電晶體臨界電壓偏移持續惡化以延長移位暫存器電路600的使用壽命。

綜上所述，在本發明移位暫存器電路的架構中，每一輔助下拉單元與相對應之控制單元可根據彼此反相之二輔助時脈以進行具電晶體臨界電壓偏移回復功效的下拉穩壓運作，故可避免電晶體臨界電壓偏移持續惡化以延長移位暫存器電路的使用壽命。此外，每一級移位暫存器之內部電路並不限於上述基於二組或三組輔助下拉單元/控制單元的架構，只要移位暫存器電路具有利用彼此反相之二輔助時脈以達到電晶體臨界電壓偏移回復功效的輔助下拉單元/控制單元架構均不脫離本發明精神，而為本發明範圍所涵蓋。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何具有本發明所屬技術領域之通常知識者，在不脫離本發明之精神和範圍內，當可作各種更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100、200、300、400、500、600．．．移位暫存器電路

111、212、312、412、512、612．．．第(N-1)級移位暫存器

112、213、313、413、513、613．．．第N級移位暫存器

113、214、314、414、514、614．．．第(N+1)級移位暫存器

120、220、420、620．．．輸入單元

130、230、630．．．上拉單元

140、240、440、640．．．下拉單元

150．．．輔助下拉單元

160．．．控制單元

211、311、411、511、611．．．第(N-2)級移位暫存器

215、315、415、515、615．．．第(N+2)級移位暫存器

221、421．．．第十五電晶體

231．．．第十六電晶體

241、441．．．第十三電晶體

242、442．．．第十四電晶體

250、450、655．．．第一輔助下拉單元

251、451．．．第一電晶體

252、452．．．第二電晶體

260、360、560、650．．．第一控制單元

261、361、561．．．第三電晶體

262、362、562．．．第四電晶體

270、470、665．．．第二輔助下拉單元

271、471．．．第七電晶體

272、472．．．第八電晶體

280、380、580、660．．．第二控制單元

281、381、581．．．第九電晶體

282、382、582．．．第十電晶體

363、563．．．第五電晶體

364、564．．．第六電晶體

383、583．．．第十一電晶體

384、584．．．第十二電晶體

435．．．進位單元

436．．．第十七電晶體

443．．．第二十電晶體

453．．．第十八電晶體

473．．．第十九電晶體

670．．．第三控制單元

675．．．第三輔助下拉單元

CKx1、CKy1．．．第一輔助時脈

CKx2、CKy2．．．第二輔助時脈

CKy3．．．第三輔助時脈

CKy4．．．第四輔助時脈

CKy5．．．第五輔助時脈

CKy6．．．第六輔助時脈

GLn-2、GLn-1、GLn、GLn+1、GLn+2．．．閘極線

HC1．．．第一系統時脈

HC2．．．第二系統時脈

HC3．．．第三系統時脈

HC4．．．第四系統時脈

Sc．．．控制訊號

Sc1．．．第一控制訊號

Sc2．．．第二控制訊號

Sc3．．．第三控制訊號

SGn-3、SGn-2、SGn-1、SGn、SGn+1、SGn+2、SGn+3．．．閘極訊號

STn-3、STn-2、STn-1、STn、STn+1、STn+2．．．啟始脈波訊號

VPH．．．高電源電壓

VPL．．．低電源電壓

VQn．．．驅動控制電壓

Vss．．．電源電壓

第1圖為習知移位暫存器電路的示意圖。

第2圖為本發明第一實施例之移位暫存器電路的示意圖。

第3圖為第2圖所示之移位暫存器電路的工作相關訊號波形示意圖，其中橫軸為時間軸。

第4圖為本發明第二實施例之移位暫存器電路的示意圖。

第5圖為本發明第三實施例之移位暫存器電路的示意圖。

第6圖為本發明第四實施例之移位暫存器電路的示意圖。

第7圖為本發明第五實施例之移位暫存器電路的示意圖。

200．．．移位暫存器電路

211．．．第(N-2)級移位暫存器

212．．．第(N-1)級移位暫存器

213．．．第N級移位暫存器

214．．．第(N+1)級移位暫存器

215．．．第(N+2)級移位暫存器

220．．．輸入單元

221．．．第十五電晶體

230．．．上拉單元

231．．．第十六電晶體

240．．．下拉單元

241．．．第十三電晶體

242．．．第十四電晶體

250．．．第一輔助下拉單元

251．．．第一電晶體

252．．．第二電晶體

260．．．第一控制單元

261．．．第三電晶體

262．．．第四電晶體

270．．．第二輔助下拉單元

271．．．第七電晶體

272．．．第八電晶體

280．．．第二控制單元

281．．．第九電晶體

282．．．第十電晶體

CKx1．．．第一輔助時脈

CKx2．．．第二輔助時脈

GLn-2、GLn-1、GLn、GLn+1、GLn+2．．．閘極線

HC1．．．第一系統時脈

HC2．．．第二系統時脈

HC3．．．第三系統時脈

HC4．．．第四系統時脈

Sc1．．．第一控制訊號

Sc2．．．第二控制訊號

SGn-3、SGn-2、SGn-1、SGn、SGn+1、SGn+2、SGn+3．．．閘極訊號

VQn．．．驅動控制電壓

Vss．．．電源電壓

Claims (20)

1. 一種移位暫存器電路，用以提供複數閘極訊號至複數閘極線，該移位暫存器電路包含複數級移位暫存器，該些級移位暫存器之一第N級移位暫存器包含：一上拉單元，電連接於該些閘極線之一第N閘極線，該上拉單元係用來根據一系統時脈與一驅動控制電壓以上拉該些閘極訊號之一第N閘極訊號，其中該第N閘極線係用以傳輸該第N閘極訊號；一輸入單元，電連接於該上拉單元，該輸入單元係用來根據一第一輸入訊號以輸出該驅動控制電壓；一下拉單元，電連接於該輸入單元與該第N閘極線，該下拉單元係用來根據一第二輸入訊號以下拉該驅動控制電壓與該第N閘極訊號；一第一控制單元，電連接於該輸入單元，該第一控制單元係用來根據該驅動控制電壓與一第一輔助時脈以提供一第一控制訊號，該第一控制單元包含：一第一電晶體，具有一用來接收該第一輔助時脈的第一端、一用來輸出該第一控制訊號的第二端、及一閘極端；一第二電晶體，具有一電連接於該第一電晶體之第二端的第一端、一電連接於該輸入單元與該上拉單元的閘極端、及一用來接收一電源電壓的第二端；一第三電晶體，具有一用來接收該第一輔助時脈的第一端、 一用來接收該第一輔助時脈的閘極端、及一電連接於該第一電晶體之閘極端的第二端；以及一第四電晶體，具有一電連接於該第三電晶體之第二端的第一端、一電連接於該第二電晶體之閘極端的閘極端、及一用來接收該電源電壓的第二端；以及一第一輔助下拉單元，電連接於該第一控制單元、該輸入單元與該第N閘極線，該第一輔助下拉單元係用來根據該第一控制訊號與一反相於該第一輔助時脈的第二輔助時脈以下拉該驅動控制電壓與該第N閘極訊號，該第一輔助下拉單元包含：一第五電晶體，具有一電連接於該第N閘極線的第一端、一用來接收該第一控制訊號的閘極端、及一用來接收該第二輔助時脈的第二端；以及一第六電晶體，具有一電連接於該輸入單元與該上拉單元的第一端、一用來接收該第一控制訊號的閘極端、及一用來接收該第二輔助時脈的第二端。
2. 如請求項1所述之移位暫存器電路，還包含：一第二控制單元，電連接於該輸入單元，該第二控制單元係用來根據該驅動控制電壓與該第二輔助時脈以提供一第二控制訊號；以及一第二輔助下拉單元，電連接於該第二控制單元、該輸入單元與該第N閘極線，該第二輔助下拉單元係用來根據該第二控 制訊號與該第一輔助時脈以下拉該驅動控制電壓與該第N閘極訊號。
3. 如請求項2所述之移位暫存器電路，其中：該第二輔助下拉單元包含：一第七電晶體，具有一電連接於該第N閘極線的第一端、一用來接收該第二控制訊號的閘極端、及一用來接收該第一輔助時脈的第二端；以及一第八電晶體，具有一電連接於該輸入單元與該上拉單元的第一端、一用來接收該第二控制訊號的閘極端、及一用來接收該第一輔助時脈的第二端；以及該第二控制單元包含：一第九電晶體，具有一用來接收該第二輔助時脈的第一端、一用來接收該第二輔助時脈的閘極端、及一用來輸出該第二控制訊號的第二端；以及一第十電晶體，具有一電連接於該第九電晶體之第二端的第一端、一電連接於該輸入單元與該上拉單元的閘極端、及一用來接收一電源電壓的第二端。
4. 如請求項2所述之移位暫存器電路，其中：該第二輔助下拉單元包含：一第七電晶體，具有一電連接於該第N閘極線的第一端、一用來接收該第二控制訊號的閘極端、及一用來接收該第 一輔助時脈的第二端；以及一第八電晶體，具有一電連接於該輸入單元與該上拉單元的第一端、一用來接收該第二控制訊號的閘極端、及一用來接收該第一輔助時脈的第二端；以及該第二控制單元包含：一第九電晶體，具有一用來接收該第二輔助時脈的第一端、一用來輸出該第二控制訊號的第二端、及一閘極端；一第十電晶體，具有一電連接於該第九電晶體之第二端的第一端、一電連接於該輸入單元與該上拉單元的閘極端、及一用來接收一電源電壓的第二端；一第十一電晶體，具有一用來接收該第二輔助時脈的第一端、一用來接收該第二輔助時脈的閘極端、及一電連接於該第九電晶體之閘極端的第二端；以及一第十二電晶體，具有一電連接於該第十一電晶體之第二端的第一端、一電連接於該第十電晶體之閘極端的閘極端、及一用來接收該電源電壓的第二端。
5. 如請求項1所述之移位暫存器電路，還包含：一進位單元，電連接於該輸入單元，該進位單元係用來根據該驅動控制電壓與該系統時脈以輸出一第N啟始脈波訊號。
6. 如請求項5所述之移位暫存器電路，其中：該輸入單元包含： 一第十五電晶體，具有一用來接收該第一輸入訊號的第一端、一電連接於該第一端的閘極端、及一用來輸出該驅動控制電壓的第二端；該上拉單元包含：一第十六電晶體，具有一用來接收該系統時脈的第一端、一用來接收該驅動控制電壓的閘極端、及一電連接於該第N閘極線的第二端；以及該進位單元包含：一第十七電晶體，具有一用來接收該系統時脈的第一端、一用來接收該驅動控制電壓的閘極端、及一用來輸出該第N啟始脈波訊號的第二端。
7. 如請求項6所述之移位暫存器電路，其中該第十五電晶體之第一端係電連接於該些級移位暫存器之一第(N-1)級移位暫存器以接收一第(N-1)啟始脈波訊號。
8. 如請求項6所述之移位暫存器電路，其中該下拉單元包含：一第十三電晶體，具有一電連接於該第N閘極線的第一端、一用來接收該第二輸入訊號的閘極端、及一用來接收一電源電壓的第二端；一第十四電晶體，具有一電連接於該第十五電晶體之第二端的第一端、一電連接於該第十三電晶體之閘極端的閘極端、及一用來接收該電源電壓的第二端；以及 一第二十電晶體，具有一電連接於該第十七電晶體之第二端的第一端、一電連接於該第十三電晶體之閘極端的閘極端、及一用來接收該電源電壓的第二端。
9. 如請求項8所述之移位暫存器電路，其中該第十三電晶體之閘極端係電連接於該些級移位暫存器之一第(N+1)級移位暫存器以接收一第(N+1)閘極訊號或一第(N+1)啟始脈波訊號。
10. 如請求項6所述之移位暫存器電路，其中：該第一輔助下拉單元另包含：一第十八電晶體，具有一電連接於該第十七電晶體之第二端的第一端、一用來接收該第一控制訊號的閘極端、及一用來接收該第二輔助時脈的第二端。
11. 如請求項6所述之移位暫存器電路，還包含：一第二控制單元，電連接於該輸入單元，該第二控制單元係用來根據該驅動控制電壓與該第二輔助時脈以提供一第二控制訊號；以及一第二輔助下拉單元，電連接於該第二控制單元、該輸入單元、該進位單元與該第N閘極線，該第二輔助下拉單元係用來根據該第二控制訊號與該第一輔助時脈以下拉該驅動控制電壓、該第N啟始脈波訊號與該第N閘極訊號。
12. 如請求項11所述之移位暫存器電路，其中：該第二輔助下拉單元包含：一第七電晶體，具有一電連接於該第N閘極線的第一端、一用來接收該第二控制訊號的閘極端、及一用來接收該第一輔助時脈的第二端；一第八電晶體，具有一電連接於該第十五電晶體之第二端的第一端、一用來接收該第二控制訊號的閘極端、及一用來接收該第一輔助時脈的第二端；以及一第十九電晶體，具有一電連接於該第十七電晶體之第二端的第一端、一用來接收該第二控制訊號的閘極端、及一用來接收該第一輔助時脈的第二端；以及該第二控制單元包含：一第九電晶體，具有一用來接收該第二輔助時脈的第一端、一用來接收該第二輔助時脈的閘極端、及一用來輸出該第二控制訊號的第二端；以及一第十電晶體，具有一電連接於該第九電晶體之第二端的第一端、一電連接於該第十五電晶體之第二端的閘極端、及一用來接收一電源電壓的第二端。
13. 如請求項11所述之移位暫存器電路，其中：該第二輔助下拉單元包含：一第七電晶體，具有一電連接於該第N閘極線的第一端、一用來接收該第二控制訊號的閘極端、及一用來接收該第 一輔助時脈的第二端；一第八電晶體，具有一電連接於該第十五電晶體之第二端的第一端、一用來接收該第二控制訊號的閘極端、及一用來接收該第一輔助時脈的第二端；以及一第十九電晶體，具有一電連接於該第十七電晶體之第二端的第一端、一用來接收該第二控制訊號的閘極端、及一用來接收該第一輔助時脈的第二端；以及該第二控制單元包含：一第九電晶體，具有一用來接收該第二輔助時脈的第一端、一用來輸出該第二控制訊號的第二端、及一閘極端；一第十電晶體，具有一電連接於該第九電晶體之第二端的第一端、一電連接於該第十五電晶體之第二端的閘極端、及一用來接收一電源電壓的第二端；一第十一電晶體，具有一用來接收該第二輔助時脈的第一端、一用來接收該第二輔助時脈的閘極端、及一電連接於該第九電晶體之閘極端的第二端；以及一第十二電晶體，具有一電連接於該第十一電晶體之第二端的第一端、一電連接於該第十電晶體之閘極端的閘極端、及一用來接收該電源電壓的第二端。
14. 如請求項1所述之移位暫存器電路，其中：該輸入單元包含：一第十五電晶體，具有一用來接收該第一輸入訊號的第一 端、一電連接於該第一端的閘極端、及一用來輸出該驅動控制電壓的第二端；以及該上拉單元包含：一第十六電晶體，具有一用來接收該系統時脈的第一端、一用來接收該驅動控制電壓的閘極端、及一電連接於該第N閘極線的第二端。
15. 如請求項14所述之移位暫存器電路，其中該第十五電晶體之第一端係電連接於該些級移位暫存器之一第(N-1)級移位暫存器以接收一第(N-1)閘極訊號。
16. 如請求項1所述之移位暫存器電路，其中該下拉單元包含：一第十三電晶體，具有一電連接於該第N閘極線的第一端、一用來接收該第二輸入訊號的閘極端、及一用來接收一電源電壓的第二端；以及一第十四電晶體，具有一電連接於該輸入單元與該上拉單元的第一端、一電連接於該第十三電晶體之閘極端的閘極端、及一用來接收該電源電壓的第二端。
17. 如請求項16所述之移位暫存器電路，其中該第十三電晶體之閘極端係電連接於該些級移位暫存器之一第(N+1)級移位暫存器以接收一第(N+1)閘極訊號。
18. 如請求項1所述之移位暫存器電路，還包含：一第二控制單元，電連接於該輸入單元，該第二控制單元係用來根據該驅動控制電壓與一第三輔助時脈以提供一第二控制訊號；一第二輔助下拉單元，電連接於該第二控制單元、該輸入單元與該第N閘極線，該第二輔助下拉單元係用來根據該第二控制訊號與一反相於該第三輔助時脈的第四輔助時脈以下拉該驅動控制電壓與該第N閘極訊號；一第三控制單元，電連接於該輸入單元，該第三控制單元係用來根據該驅動控制電壓與一第五輔助時脈以提供一第三控制訊號；以及一第三輔助下拉單元，電連接於該第三控制單元、該輸入單元與該第N閘極線，該第三輔助下拉單元係用來根據該第三控制訊號與一反相於該第五輔助時脈的第六輔助時脈以下拉該驅動控制電壓與該第N閘極訊號。
19. 一種移位暫存器電路，用以提供複數閘極訊號至複數閘極線，該移位暫存器電路包含複數級移位暫存器，該些級移位暫存器之一第N級移位暫存器包含：一上拉單元，電連接於該些閘極線之一第N閘極線，該上拉單元係用來根據一系統時脈與一驅動控制電壓以上拉該些閘極訊號之一第N閘極訊號，其中該第N閘極線係用以傳輸該第N閘極訊號； 一輸入單元，電連接於該上拉單元，該輸入單元係用來根據一第一輸入訊號以輸出該驅動控制電壓；一進位單元，電連接於該輸入單元，該進位單元係用來根據該驅動控制電壓與該系統時脈以輸出一第N啟始脈波訊號；一下拉單元，電連接於該輸入單元與該第N閘極線，該下拉單元係用來根據一第二輸入訊號以下拉該驅動控制電壓與該第N閘極訊號；一第一控制單元，電連接於該輸入單元，該第一控制單元係用來根據該驅動控制電壓與一第一輔助時脈以提供一第一控制訊號；以及一第一輔助下拉單元，電連接於該第一控制單元、該輸入單元與該第N閘極線，該第一輔助下拉單元係用來根據該第一控制訊號與一反相於該第一輔助時脈的第二輔助時脈以下拉該驅動控制電壓與該第N閘極訊號。
20. 一種移位暫存器電路，用以提供複數閘極訊號至複數閘極線，該移位暫存器電路包含複數級移位暫存器，該些級移位暫存器之一第N級移位暫存器包含：一上拉單元，電連接於該些閘極線之一第N閘極線，該上拉單元係用來根據一系統時脈與一驅動控制電壓以上拉該些閘極訊號之一第N閘極訊號，其中該第N閘極線係用以傳輸該第N閘極訊號；一輸入單元，電連接於該上拉單元，該輸入單元係用來根據一 第一輸入訊號以輸出該驅動控制電壓；一下拉單元，電連接於該輸入單元與該第N閘極線，該下拉單元係用來根據一第二輸入訊號以下拉該驅動控制電壓與該第N閘極訊號；一第一控制單元，電連接於該輸入單元，該第一控制單元係用來根據該驅動控制電壓與一第一輔助時脈以提供一第一控制訊號；一第一輔助下拉單元，電連接於該第一控制單元、該輸入單元與該第N閘極線，該第一輔助下拉單元係用來根據該第一控制訊號與一反相於該第一輔助時脈的第二輔助時脈以下拉該驅動控制電壓與該第N閘極訊號；一第二控制單元，電連接於該輸入單元，該第二控制單元係用來根據該驅動控制電壓與一第三輔助時脈以提供一第二控制訊號；一第二輔助下拉單元，電連接於該第二控制單元、該輸入單元與該第N閘極線，該第二輔助下拉單元係用來根據該第二控制訊號與一反相於該第三輔助時脈的第四輔助時脈以下拉該驅動控制電壓與該第N閘極訊號；一第三控制單元，電連接於該輸入單元，該第三控制單元係用來根據該驅動控制電壓與一第五輔助時脈以提供一第三控制訊號；以及一第三輔助下拉單元，電連接於該第三控制單元、該輸入單元與該第N閘極線，該第三輔助下拉單元係用來根據該第三控 制訊號與一反相於該第五輔助時脈的第六輔助時脈以下拉該驅動控制電壓與該第N閘極訊號。