TWI415062B - 平面顯示器的驅動裝置與驅動方法 - Google Patents

Description

平面顯示器的驅動裝置與驅動方法

本發明是有關於一種平面顯示器，且特別是有關於一種平面顯示器的驅動裝置。

現今社會中，各式各樣的電子產品(例如筆記型電腦、行動電話以及電視機等)中皆具有顯示裝置的應用，提供使用者觀看狀態、獲知資訊等用途。由於平面顯示器(flat panel display,FPD)的耗電率較低、體積較小等優點，目前已取代傳統的陰極射線映像管顯示器(cathode ray tube,CRT)。平面顯示器是以其顯示面板形狀命名的總稱，包括：液晶顯示器(liquid crystal display,LCD)、電漿顯示器(plasma display panel,PDP)、有機發光顯示器(organic light emitting display,OLED)、場發射平面顯示器(field emission display,FED)等。

而在各種不同種類的平面顯示器中，大多利用多個掃描(閘極)訊號配合資料(源極)訊號藉以顯示影像。隨著平面顯示器之尺寸及解析度的增加，使得驅動裝置在驅動顯示面板時的負載增加且其充放電時間相對減少。因此在設計驅動裝置時，必須考慮驅動裝置輸出訊號之驅動能力的大小，以滿足顯示面板的大型化與解析度的增加之需求。

然而，驅動裝置在對顯示面板之像素電容進行充放電時，往往只需要在像素訊號的轉態期間(亦即像素正進行充 放電的期間)提供充足的驅動能力即可，以加速充放電速度。對於像素已經處於穩態期間(亦即像素完成充放電之期間)、或是不需更新像素資料的空白資料期間時，多餘的電功率將會虛耗於驅動裝置中，因而造成能源浪費。

本發明提供一種平面顯示器的驅動裝置，此驅動裝置於空白資料期間時關閉輸出緩衝器，並在有效資料期間時啟動輸出緩衝器，藉以降低輸出緩衝器的電能消耗，並可維持平面顯示器的顯示品質。

以另一觀點而言，本發明提供一種平面顯示器的驅動方法，本方法在空白資料期間時關閉輸出緩衝器，並在有效資料期間時啟動輸出緩衝器，藉以維持顯示品質的同時降低輸出緩衝器的能源消耗。

本發明提出一種平面顯示器的驅動裝置，此驅動裝置包括驅動電路、輸出緩衝器以及緩衝器控制模組。驅動電路在有效資料期間時輸出像素資料，而輸出緩衝器的輸入端用以接收驅動電路的輸出。緩衝器控制模組用以在空白資料期間來關閉輸出緩衝器，並且緩衝器控制模組在有效資料期間時啟動輸出緩衝器。

在本發明之一實施例中，上述之驅動裝置可以更包括時序控制器，其可產生系統時脈訊號，且緩衝器控制模組可依據系統時脈訊號來對資料致能訊號進行取樣，藉以判別空白資料期間與有效資料期間。

在本發明之一實施例中，上述之驅動裝置可以更包括時序控制器，其可產生垂直同步訊號，並且緩衝器控制模組可藉由垂直同步訊號、前廊(front porch)期間及後廊(back porch)期間來計算求得空白資料期間與有效資料期間。

在本發明之一實施例中，上述之緩衝器控制模組包括緩衝器控制單元與第一緩衝器開關單元。於空白資料期間時，緩衝器控制單元調整緩衝開關訊號為第一電位，且於有效資料期間時將緩衝開關訊號調整為第二電位。第一緩衝器開關單元連接至緩衝器控制單元，其可依據緩衝開關訊號之第一電位或第二電位來關閉或啟動輸出緩衝器。

在本發明之一實施例中，上述之第一緩衝器開關單元包括第一電晶體、第一開關及第一電流源。第一電晶體的第一端接收系統電壓，第一電晶體的控制端則耦接至第一電晶體的第二端，並藉以產生第一開關電壓。第一開關的第一端耦接至第一電晶體的第二端，第一開關的第二端耦接至系統電壓，並且第一開關的控制端則接收緩衝開關訊號。第一電流源的供應端耦接至第一開關的第三端。當緩衝開關訊號為第一電位時，第一開關的第一端與其第二端將會導通，以使第一開關電壓等於系統電壓，並且當緩衝開關訊號為第二電位時，第一開關的第一端與其第三端導通，以使第一開關電壓為第一正常偏壓值。

在本發明之一實施例中，上述之輸出緩衝器包括運算放大器以及第一電源開關。運算放大器的非反相端可作為輸出緩衝器的輸入端，運算放大器的反相端則耦接運算放 大器的輸出端，並藉以作為緩衝器的輸出端。第一電源開關的控制端接收第一開關電壓，且第一電源開關的第一端接收系統電壓，而第一電源開關的第二端則耦接至運算放大器的第一電源端。第一電源開關依據第一開關電壓來關閉或啟動運算放大器。詳言之，當第一開關電壓為系統電壓時，第一電源開關藉以關閉運算放大器，且當第一開關電壓為第一正常偏壓值時，第一電源開關藉以啟動運算放大器。

在本發明之一實施例中，上述之緩衝器控制模組更包括第二緩衝器開關單元，其連接至緩衝器控制單元，並且第二緩衝器開關單元用以依據緩衝開關訊號來關閉或啟動輸出緩衝器。

在本發明之一實施例中，上述之第二緩衝器開關單元包括第二電晶體、第二開關以及第二電流源。第二電晶體的第一端接收接地電壓，而其控制端耦接至第二電晶體的第二端，並藉以產生第二開關電壓。第二開關的第一端耦接至第二電晶體的第二端，且其第二端耦接至接地電壓，而第二開關的控制端則接收緩衝開關訊號。第二電流源的供應端耦接至第二開關的第三端。當緩衝開關訊號為第一電位時，第二開關的第一端與其第二端導通，藉以使第二開關電壓等於接地電壓。並且，當緩衝開關訊號為第二電位時，第二開關的第一端與其第三端導通，以使第二開關電壓為第二正常偏壓值。

在本發明之一實施例中，上述之輸出緩衝器更包括第二電源開關，其控制端接收第二開關電壓，而第二電源開關的第一端接收接地電壓。第二電源開關的第二端則耦接至運算放大器的第二電源端，並且第二電源開關依據第二開關電壓來關閉或啟動運算放大器。當第二開關電壓為系統電壓時，第二電源開關藉以關閉運算放大器，且當第二開關電壓為第二正常偏壓值時，第二電源開關藉以啟動運算放大器。

從另一角度來看，本發明提出一種平面顯示器的驅動方法，包括下列步驟。驅動電路於有效資料期間時輸出像素資料，且輸出緩衝器的輸入端接收上述驅動電路的輸出。並且，於空白資料期間時關閉輸出緩衝器，而於有效資料期間時啟動輸出緩衝器。

在本發明之一實施例中，上述之驅動方法更包括下列步驟。依據系統時脈訊號來對資料致能訊號進行取樣，並藉以判別空白資料期間與有效資料期間。

在本發明之一實施例中，上述之驅動方法更包括下列步驟。依據垂直同步訊號、前廊期間以及後廊期間，藉以計算並求得空白資料期間與有效資料期間。

基於上述，本發明的實施例利用時序控制器的系統時脈訊號或是垂直同步訊號來計算或取樣，以判別資料致能訊號中的有效資料期間與空白資料期間。並且於空白資料期間時，緩衝器控制模組利用關閉輸出緩衝器來降低輸出緩衝器的能源消耗，並在有效資料期間時，緩衝器控制模 組啟動並維持輸出緩衝器的驅動能力，使其能夠正常地驅動顯示面板，藉以保持平面顯示器的顯示品質。

為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

現將詳細參考本發明之示範性實施例，在附圖中說明所述示範性實施例之實例。另外，凡可能之處，在圖式及實施方式中使用相同標號的元件/構件/符號代表相同或類似部分。

在任何時間或狀態下，平面顯示器10的每個輸出緩衝器140總是保持於致能狀態(或啟動狀態)，以便於隨時提供足夠的驅動能力來對顯示面板160迅速進行充放電，使源極驅動器120可迅速更新多個像素電路(例如像素電路165)的像素資料，如圖1與圖2所示。圖1是平面顯示器10的方塊圖，圖2是垂直同步訊號VS、資料致能訊號DE以及輸出緩衝器140之偏壓的波形圖。請參照圖1，平面顯示器10包括時序控制器110、源極驅動器120以及顯示面板(Panel)160。源極驅動器120則包括驅動電路130與多個輸出緩衝器140，並且輸出緩衝器140的數量依據顯示面板160中每條掃描線所擁有的像素數量而定，在此以一個輸出緩衝器140作為舉例。此外，本例的顯示面板160亦利用與輸出緩衝器140相對應的像素電路165作為舉例。

於本例中，時序控制器110接收欲顯示於顯示面板160的資料訊號D與資料致能訊號DE，且將接收的訊號轉換為垂直同步訊號VS等諸多訊號，並將這些訊號分別提供給源極驅動器120等裝置元件使用。驅動電路130依據時序控制器110傳送的資料訊號D以及相關訊號而依序傳送對應的像素資料PD至輸出緩衝器140。配合掃描線的時序，輸出緩衝器140將這些像素資料PD寫入對應的像素電路(例如像素電路165)。輸出緩衝器140於本例中接收足夠的偏壓以使輸出緩衝器140隨時位於啟動狀態，並依據像素資料PD來對像素電路165的像素負載(未繪示)進行充放電，藉以讓顯示面板160顯示影像，而其詳細的波形流程如圖2所示。

請參考圖2，垂直同步訊號VS的一個訊框(frame)週期VT具有切換期間VSW、後廊(back porch)期間VBP、有效資料期間T2以及前廊(front porch)期間VFP。垂直同步訊號VS於切換期間VSW時告知驅動電路130上一個畫面(訊框)的影像訊號傳輸已結束，並且準備傳輸下一個畫面的影像訊號，本實施例以一個由高準位往返低準位的脈衝為其切換期間VSW。後廊期間VBP與前廊期間VFP則是傳輸同一個畫面的影像訊號時，平面顯示器10所需之前後準備時間。資料訊號D(未繪示)與資料致能訊號DE會在垂直同步訊號VS的後廊期間VBP與前廊期間VFP以外的有效資料期間T2依序承載著同一個畫面的影像訊號，而時序控制器110依據資料致能訊號DE來接收資料訊號 D，並將像素資料D傳送給驅動電路130。驅動電路130將數位的像素資料D轉換為類比的像素資料PD，並傳送像素資料PD給予輸出緩衝器140。此外，於本實施例中，切換期間VSW、後廊期間VBP及前廊期間VFP合稱為空白資料期間T1。從資料致能訊號DE可以看出，空白資料期間T1的資料訊號D並無有效資料。也就是說，驅動電路130於空白資料期間T1未提供有效的像素資料PD給予輸出緩衝器140。

於圖1與圖2所示的例子中，輸出緩衝器140在訊框週期VT中一直處於啟動狀態。於有效資料期間T2時，處於啟動狀態的輸出緩衝器140可以提供足夠的驅動能力而將像素資料PD快速地傳送至像素電路165中。但是在空白資料期間T1時，像素資料PD於此時並不需更新或驅動，電功率便虛耗在具備足夠驅動能力的輸出緩衝器140中，因而造成能源的浪費。

藉此，符合本發明之第一實施例的緩衝器控制模組310於空白資料期間T1時關閉輸出緩衝器140，藉以節省電源消耗。並且於有效資料期間T2時，緩衝器控制模組310將會啟動輸出緩衝器140，因而維持顯示面板160的影像品質，如圖3所示。圖3是依照本發明第一實施例所述之平面顯示器的方塊圖。請參照圖3，平面顯示器30包括時序控制器110、源極驅動器120以及顯示面板160。本實施例與上述實施例相似，因此相同的描述在此不再贅述。

於本實施例中，源極驅動器120可依據時序控制器110所提供的垂直同步訊號VS定義切換期間VSW、後廊期間VBP及前廊期間VFP。例如，源極驅動器120可利用計數器(或計時器)依據垂直同步訊號VS的相位而定義後廊期間VBP、有效資料期間T2及前廊期間VFP。於其他實施例中，源極驅動器120可藉由偵測資料致能訊號DE來定義有效資料期間T2與空白資料期間T1。

源極驅動器120(於本實施例中亦可以將源極驅動器120稱為驅動裝置120)包括驅動電路130、輸出緩衝器140以及緩衝器控制模組310。驅動電路130在有效資料期間T2時輸出像素資料PD。輸出緩衝器140的輸入端接收驅動電路130的輸出，而輸出緩衝器140的輸出端驅動顯示面板160。緩衝器控制模組310於本實施例中可利用時序控制器110所提供的垂直同步訊號VS或是資料致能訊號DE來計算或判斷出訊框週期VT中的空白資料期間T1及有效資料期間T2，並且在空白資料期間T1時，緩衝器控制模組310關閉(或禁能)輸出緩衝器140，以及在有效資料期間T2時啟動(或致能)輸出緩衝器140。

於其他實施例中，平面顯示器30除了顯示面板160以外的裝置均可統稱為驅動裝置。此外，緩衝器控制模組310除了可以設置於源極驅動器120之內，於其他實施例中緩衝器控制模組310亦可以設置於時序控制器110中。換言之，緩衝器控制模組310可依其設計需求來決定平面 顯示器30中的設置地點，而不一定嵌置於源極驅動裝置120中，本發明不應以此為限。

在此為了詳細說明緩衝器控制模組310的致動方式及原理，請參照圖4。圖4是依照本發明第一實施例所述之垂直同步訊號VS、資料致能訊號DE以及輸出緩衝器之偏壓的波形圖。在此特別說明，圖4之資料致能訊號DE在一個有效資料期間T2承載同一畫面的影像訊號，且每一個畫面皆由多條掃描線的像素資料所構成，因此水平掃描時間HT於本實施例中即代表畫面中每一條掃描線更新像素資訊的所需時間。在此舉一實例以詳細說明，假設本實施例之畫面具有1024×768個像素，亦即每個畫面中具有768條掃描線，且每條掃描線皆具有1024個像素，因此有效資料期間T2便由768個水平掃描時間HT所組成。

此外，緩衝器控制模組310可以依據設計需求以及時序控制器110的諸多訊號(例如系統時脈訊號CLK、垂直同步訊號VS或者資料致能訊號DE等)來判斷空白資料期間T1與有效資料期間T2，本發明不應以此為限。請同時參照圖3與圖4，於本實施例中，緩衝器控制模組310可以依據資料致能訊號DE來判斷空白資料期間T1與有效資料期間T2，藉以啟動或關閉輸出緩衝器140。詳言之，緩衝器控制模組310依據系統時脈訊號CLK中之每個脈衝對資料致能訊號DE進行取樣，當取樣的結果認定資料致能訊號DE位於高準位時，亦即驅動電路130正在依據資料訊號D更新像素資料PD時，緩衝器控制模組310立即啟 動輸出緩衝器140，以便將像素資料PD傳送給顯示面板160。而當上述取樣的結果判斷資料致能訊號DE位於低準位、並且如此位於低準位的取樣結果至少維持一個水平掃描時間HT時，代表有效資料期間T2已經結束，亦即已進入前廊期間VFP/空白資料期間T1，因此緩衝器控制模組310關閉輸出緩衝器140，藉以節省電源的消耗。

而於另一實施例中，緩衝器控制模組310亦可依據垂直同步訊號VS來計算並判別出空白資料期間T1與有效資料期間T2，藉以啟動或關閉輸出緩衝器140。詳言之，緩衝器控制模組310依據垂直同步訊號VS的脈衝(亦即切換期間VSW)相位，並利用系統時脈訊號CLK來計算得出何時由後廊期間VBP/空白資料期間T1進入有效資料期間T2，以將輸出緩衝器140由關閉狀態轉換成啟動狀態，以維持顯示面板的影像品質。此外，緩衝器控制模組310亦可利用系統時脈訊號CLK來計算有效資料期間T2的時間長度(於本實施例中為768個水平掃描時間HT)，藉以將輸出緩衝器140由啟動狀態轉換成關閉狀態，因而降低電能的消耗。

如圖5所示，圖5是依照本發明第一實施例所述之緩衝器控制模組310的方塊圖。請參照圖5，緩衝器控制模組310於本實施例中包括緩衝器控制單元510及第一緩衝器開關單元520。緩衝器控制單元510依據資料致能訊號DE或垂直同步訊號VS來判斷/計算出空白資料期間T1及有效資料期間T2。於空白資料期間T1時，緩衝器控制單 元510調整緩衝開關訊號Ssw(如圖4所示)為第一電位(例如高電位)，且於有效資料期間T2時，緩衝器控制單元510將緩衝開關訊號Ssw調整為第二電位(例如低電位)。

請繼續參考圖5，第一緩衝器開關單元520連接至緩衝器控制單元510，其可依據緩衝開關訊號Ssw之高電位或低電位來關閉或啟動輸出緩衝器140。並且，於本實施例中，緩衝器控制模組310可以更包括第二緩衝器開關單元530，其連接至緩衝器控制單元510。第二緩衝器開關單元530用以依據緩衝開關訊號Ssw的高電位或低電位來啟動或關閉輸出緩衝器140。詳言之，當緩衝開關訊號Ssw為高電位時，第一緩衝器開關單元520與第二緩衝器開關單元530便控制輸出緩衝器140使其處於關閉狀態，而當緩衝開關訊號Ssw為低電位時，第一緩衝器開關單元520與第二緩衝器開關單元530便控制輸出緩衝器140處於啟動狀態。

緩衝器控制單元510可藉由多種方法來依據資料致能訊號DE或垂直同步訊號VS等訊號來計算且產生緩衝開關訊號Ssw，並且讓第一緩衝器開關單元520及第二緩衝器開關單元530得以依據緩衝開關訊號Ssw來啟動或關閉控制緩衝器140。例如，以場可編程閘陣列(field-programmable gate array,FPGA)、複雜可編程邏輯裝置(complex programmable logic device,CPLD)、鎖相迴路(phase locked loop,PLL)、微晶片(microchip)、特殊應用積體電路(application specific integrated circuit,ASIC)等方 式實現緩衝器控制單元510，因此本發明不應以上述的實現方式為限。

在此詳細說明本發明實施例所述之第一緩衝器開關單元520、第二緩衝器開關單元530及輸出緩衝器140的電路架構，如圖6所示。圖6是依照本發明第一實施例所述之緩衝器控制模組310的電路圖。請參照圖6，第一緩衝器開關單元520包括第一電晶體M1、第一開關SW1及第一電流源610。第一電晶體M1於本實施例中可利用P通道金氧半導體場效電晶體(P-channel metal oxide semiconductor field-effect transistor，P-MOSFET，簡稱P通道電晶體)來實現。第一電晶體M1的第一端(例如源極端)接收系統電壓Vdd，第一電晶體M1的控制端(例如閘極端)則耦接至第一電晶體M1的第二端(例如汲極端)，並藉以產生第一開關電壓V1。第一開關SW1的第一端耦接至第一電晶體M1的汲極端，第一開關SW1的第二端耦接至系統電壓Vdd，並且第一開關SW1的控制端接收緩衝開關訊號Ssw。此外，第一電流源610的供應端則耦接至第一開關SW1的第三端。第一電流源610的另一端耦接至接地電壓Vss。

第二緩衝器開關單元530包括第二電晶體M2、第二開關SW2以及第二電流源620。本實施例中，第二電晶體M2可利用N通道金氧半導體場效電晶體(N-channel metal oxide semiconductor field-effect transistor，N-MOSFET，簡稱N通道電晶體)來實現。第二電晶體M2的第一端(例如 源極端)接收接地電壓Vss，而其控制端(例如閘極端)耦接至第二電晶體M2的第二端(例如汲極端)，並藉以產生第二開關電壓V2。第二開關SW2的第一端耦接至第二電晶體M2的第二端，且其第二端耦接至接地電壓Vss，而第二開關SW2的控制端則接收緩衝開關訊號Ssw。此外，第二電流源620的供應端耦接至第二開關SW2的第三端。第二電流源620的另一端耦接至系統電壓Vdd。

輸出緩衝器140包括運算放大器(OP-AMP)630、第一電源開關640及第二電源開關650。運算放大器630的非反相端可作為輸出緩衝器140的輸入端，藉以接收像素資料PD。運算放大器630的反相端則耦接至運算放大器630的輸出端。運算放大器630的輸出端作為輸出緩衝器140的輸出端，以輸出像素資料OPD給顯示面板160。第一電源開關640在此以P通道電晶體M3作為舉例，其控制端(例如閘極端)接收第一開關電壓V1。第一電源開關640的第一端(電晶體M3的源極端)接收系統電壓Vdd，而第一電源開關640的第二端(電晶體M3的汲極端)則耦接至運算放大器630的第一電源端。第二電源開關650在此以N通道電晶體M4作為舉例，其控制端(例如閘極端)接收第二開關電壓V2。第二電源開關650的第一端(電晶體M4的源極端)接收接地電壓Vss，而第二電源開關650的第二端(電晶體M4的汲極端)則耦接至運算放大器630的第二電源端。前述第一電源端與第二電源端用以供電給運算放大器630。

藉此，當緩衝開關訊號Ssw為高電位(亦即第一電位)時，第一開關SW1及第二開關SW2的第一端與第二端導通，藉以使第一開關電壓V1等於系統電壓Vdd，而第二開關電壓V2則等於接地電壓Vss。於此時，第一電源開關640及第二電源開關650便被截止而無法提供電源給運算放大器630，因此讓運算放大器630處於關閉狀態。相對地，當緩衝開關訊號Ssw為低電位(亦即第二電位)時，第一開關SW1及第二開關SW2的第一端與第三端導通，也就是使電晶體M1與M2各自連接至電流源610與620，使得第一開關電壓V1與第二開關電壓V2分別為第一正常偏壓值與第二正常偏壓值。於此時，第一電源開關640及第二電源開關650便可提供足夠的電源給予運算放大器630，讓運算放大器630處於啟動狀態。

在此提出另一種符合本發明之第二實施例，如圖7所示，圖7是依照本發明第二實施例所述之緩衝器控制模組的電路圖。請參照圖7，本實施例與上述圖6之第一實施例類似，因此相同動作方式與說明不再贅述。不同之處在於，圖6中的運算放大器630係將電源直接關閉/啟動，而圖7所繪示本實施例直接將運算放大器750中所傳遞的訊號拉升/拉降至系統電壓Vdd/接地電壓Vss，藉以關閉運算放大器750。

詳言之，本實施例之輸出緩衝器140包括第一電源開關701、第二電源開關702及運算放大器750，並且運算放大器750包括輸入級放大器710以及輸出級放大器720。 輸入級放大器710於本實施例中可利用軌對軌(rail-to-rail)放大器作為舉例，而輸出級放大器720於本實施例中利用推挽式(push-pull)放大器作為舉例，但亦可利用其他種類的輸入級/輸出級放大器取代，因此本發明不應以此為限。運算放大器750的非反相端及反相端分別傳輸像素資料PD及像素資料OPD至輸入級放大器710。輸入級放大器710接收像素資料PD與OPD，並據以產生V3與V4。輸出級放大器720中藉由P通道電晶體M5及N通道電晶體M6而組合成推挽式放大器，其中，電晶體M5的控制端(例如閘極端)接收電壓V3，而其源極端接收系統電壓Vdd，電晶體M5的汲極端則作為運算放大器750的輸出端。此外，電晶體M6的控制端(例如閘極端)接收電壓V4，其源極端接收接地電壓Vss，電晶體M6的汲極端則作為運算放大器750的輸出端，並耦接至電晶體M5的汲極端。

藉此，當緩衝開關訊號Ssw為高電位(亦即第一電位)時，第一電源開關701及第二電源開關702便為導通狀態，使得電壓V3與電壓V4強制成為系統電壓Vdd與接地電壓Vss，藉以關閉運算放大器750。相對地，當緩衝開關訊號Ssw為低電位(亦即第二電位)時，第一電源開關701及第二電源開關702便為截止狀態，電壓V3與電壓V4當中所包含的像素資料便可以傳遞至輸出及放大器720，藉以啟動運算放大器750。

綜上所述，本發明的實施例利用時序控制器的系統時脈訊號或是垂直同步訊號來計算或取樣，以判別出資料致 能訊號中的有效資料期間與空白資料期間。接著於空白資料期間時，緩衝器控制模組利用關閉輸出緩衝器來降低輸出緩衝器的能源消耗，並且在有效資料期間時，緩衝器控制模組啟動並維持輸出緩衝器的驅動能力，使其能夠正常驅動顯示面板，以維持平面顯示器的顯示品質。藉此，本實施例於保持平面顯示器之顯示品質的同時亦可節省能源消耗。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。

10、30‧‧‧平面顯示器

110‧‧‧時序控制器

120‧‧‧源極驅動器

130‧‧‧驅動電路

140‧‧‧輸出緩衝器

160‧‧‧顯示面板

165‧‧‧像素電路

310‧‧‧緩衝器控制模組

510‧‧‧緩衝器控制單元

520‧‧‧第一緩衝器開關單元

530‧‧‧第二緩衝器開關單元

610‧‧‧第一電流源

620‧‧‧第二電流源

630、750‧‧‧運算放大器

640、701‧‧‧第一電源開關

650、702‧‧‧第二電源開關

710‧‧‧輸入級放大器

SW2‧‧‧第二開關

Vdd‧‧‧系統電壓

Vss‧‧‧接地電壓

V1‧‧‧第一開關電壓

V2‧‧‧第二開關電壓

V3、V4‧‧‧電壓

VS‧‧‧垂直同步訊號

D‧‧‧資料訊號

DE‧‧‧資料致能訊號

CLK‧‧‧系統時脈訊號

PD、OPD‧‧‧像素資料

HT‧‧‧水平掃描時間

Ssw‧‧‧緩衝開關訊號

VSW‧‧‧切換期間

VBP‧‧‧後廊期間

VFP‧‧‧前廊期間

T1‧‧‧空白資料期間

720‧‧‧輸出級放大器

M1~M6‧‧‧電晶體

SW1‧‧‧第一開關

T2‧‧‧有效資料期間

VT‧‧‧訊框週期

圖1是平面顯示器的方塊圖。

圖2是垂直同步訊號、資料致能訊號以及輸出緩衝器之偏壓的波形圖。

圖3是依照本發明一實施例所述之平面顯示器的方塊圖。

圖4是依照本發明一實施例所述之垂直同步訊號、資料致能訊號以及輸出緩衝器之偏壓的波形圖。

圖5是依照本發明一實施例所述之緩衝器控制模組的方塊圖。

圖6是依照本發明第一實施例所述之緩衝器控制模組的電路圖。

圖7是依照本發明第二實施例所述之緩衝器控制模組的電路圖。

VS‧‧‧垂直同步訊號

DE‧‧‧資料致能訊號

CLK‧‧‧系統時脈訊號

Ssw‧‧‧緩衝開關訊號

VSW‧‧‧切換期間

VBP‧‧‧後廊期間

VFP‧‧‧前廊期間

T1‧‧‧空白資料期間

T2‧‧‧有效資料期間

VT‧‧‧訊框週期

HT‧‧‧水平掃描時間

Claims (12)

1. 一種平面顯示器的驅動裝置，包括：一驅動電路，於一有效資料期間輸出像素資料；一輸出緩衝器，其輸入端接收該驅動電路的輸出，該輸出緩衝器的輸出端驅動一顯示面板；以及一緩衝器控制模組，於一空白資料期間關閉該輸出緩衝器，以及於該有效資料期間啟動該輸出緩衝器。
2. 如申請專利範圍第1項所述之驅動裝置，更包括：一時序控制器，用以產生一系統時脈訊號，且該輸出緩衝器控制模組依據該系統時脈訊號對一資料致能訊號取樣，以判別該空白資料期間與該有效資料期間。
3. 如申請專利範圍第1項所述之驅動裝置，更包括：一時序控制器，用以產生一垂直同步訊號，且該緩衝器控制模組依據該垂直同步訊號、一前廊期間以及一後廊期間來計算求得該空白資料期間與該有效資料期間。
4. 如申請專利範圍第1項所述之驅動裝置，其中該緩衝器控制模組包括：一緩衝器控制單元，於該空白資料期間該緩衝器控制單元調整一緩衝開關訊號為一第一電位，且於該有效資料期間時調整該緩衝開關訊號為一第二電位；以及一第一緩衝器開關單元，連接至該緩衝器控制單元，用以依據該緩衝開關訊號之該第一電位或該第二電位來關閉或啟動該輸出緩衝器。
5. 如申請專利範圍第4項所述之驅動裝置，其中該第一緩衝器開關單元包括：一第一電晶體，其第一端接收一系統電壓，該第一電晶體的控制端耦接至該第一電晶體的第二端，以產生一第一開關電壓；一第一開關，其第一端耦接至該第一電晶體的第二端，該第一開關的第二端耦接至該系統電壓，該第一開關的控制端接收該緩衝開關訊號；以及一第一電流源，其供應端耦接至該第一開關的第三端，其中，當該緩衝開關訊號為該第一電位時，該第一開關的第一端與該第一開關的第二端導通，且當該緩衝開關訊號為該第二電位時，該第一開關的第一端與該第一開關的第三端導通。
6. 如申請專利範圍第5項所述之驅動裝置，其中該輸出緩衝器包括：一運算放大器，其非反相端作為該輸出緩衝器的輸入端，該運算放大器的反相端耦接該運算放大器的輸出端，該運算放大器的輸出端作為該輸出緩衝器的輸出端；以及一第一電源開關，其控制端接收該第一開關電壓，該第一電源開關的第一端接收該系統電壓，該第一電源開關的第二端耦接該運算放大器的一第一電源端，其中該第一電源端供電給該運算放大器。
7. 如申請專利範圍第4項所述之驅動裝置，其中該緩衝器控制模組更包括：一第二緩衝器開關單元，連接至該緩衝器控制單元，用以依據該緩衝開關訊號來關閉或啟動該輸出緩衝器。
8. 如申請專利範圍第7項所述之驅動裝置，其中該第二緩衝器開關單元包括：一第二電晶體，其第一端接收一接地電壓，該第二電晶體的控制端耦接至該第二電晶體的第二端，以產生一第二開關電壓；一第二開關，其第一端耦接至該第二電晶體的第二端，該第二開關的第二端耦接至該接地電壓，該第二開關的控制端接收該緩衝開關訊號；以及一第二電流源，其供應端耦接至該第二開關的第三端，其中，當該緩衝開關訊號為該第一電位時，該第二開關的第一端與該第二開關的第二端導通，且當該緩衝開關訊號為該第二電位時，該第二開關的第一端與該第二開關的第三端導通。
9. 如申請專利範圍第8項所述之驅動裝置，其中該輸出緩衝器包括：一運算放大器，其非反相端作為該輸出緩衝器的輸入端，該運算放大器的反相端耦接該運算放大器的輸出端，該運算放大器的輸出端作為該輸出緩衝器的輸出端；以及 一第二電源開關，其控制端接收該第二開關電壓，該第二電源開關的第一端接收該接地電壓，該第二電源開關的第二端耦接該運算放大器的一第二電源端。
10. 一種平面顯示器的驅動方法，包括：提供一驅動電路，其中該驅動電路於一有效資料期間輸出一像素資料；提供一輸出緩衝器，其中該輸出緩衝器的輸入端接收該驅動電路的輸出，該輸出緩衝器的輸出端驅動一顯示面板；於一空白資料期間關閉該輸出緩衝器；以及於該有效資料期間啟動該輸出緩衝器。
11. 如申請專利範圍第10項所述之驅動方法，更包括：依據一系統時脈訊號對一資料致能訊號取樣，以判別該空白資料期間與該有效資料期間。
12. 如申請專利範圍第10項所述之驅動方法，更包括：依據一垂直同步訊號、一前廊期間以及一後廊期間來計算求得該空白資料期間與該有效資料期間。