TWI410051B - 迴路測試架構及方法 - Google Patents
迴路測試架構及方法 Download PDFInfo
- Publication number
- TWI410051B TWI410051B TW99106508A TW99106508A TWI410051B TW I410051 B TWI410051 B TW I410051B TW 99106508 A TW99106508 A TW 99106508A TW 99106508 A TW99106508 A TW 99106508A TW I410051 B TWI410051 B TW I410051B
- Authority
- TW
- Taiwan
- Prior art keywords
- analog
- digital
- converter
- test
- resistor
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
- Tests Of Electronic Circuits (AREA)
Description
本揭示內容是有關於一種電路測試架構及方法,且特別是有關於一種迴路測試架構及方法。
數位類比轉換器(Digital to analog converter;DAC)以及類比數位轉換器(Analog to digital converter;ADC)是電子技術中十分重要的電路。在高速及高精密成為主要需求的前提下,如何測試兩者之精確度,以確保數位及類比資料間的轉換能保持精準而不致失真過多,是電子技術中的重要問題。
由於位於同一晶片上的數位類比轉換器以及類比數位轉換器兩者間通常具有相等的精確度,因此如果以兩者直接互相測量對方,其誤差將相當可觀,而無法提供一個精確的測量結果。
因此,如何設計一個新的迴路測試架構及方法,以克服上述缺失,乃為此一業界亟待解決的問題。
因此,本揭示內容之一態樣是在提供一種迴路測試架構,包含:數位類比轉換器、電壓調整器以及類比數位轉換器。電壓調整器包含:增益控制(Gain control)模組以及位移控制(Offset control)模組。增益控制模組連接於數位類比轉換器,包含電壓放大電路以及電壓縮小電路。位移控制模組連接於增益控制模組。類比數位轉換器具有與數位類比轉換器相等之全規模範圍(Full-scale range)及位元數,連接於位移控制模組。其中當位於數位類比測試模式,數位類比轉換器依序產生複數第一類比測試訊號,俾經由增益控制模組之電壓放大電路放大電壓準位及位移控制模組旁路(Bypass)後,經由類比數位轉換器依序轉換為複數第一數位測試訊號以進行測量,俾得到對應之複數個測量電壓值。當位於類比數位測試模式,數位類比轉換器產生複數類比測試訊號群組,各包含複數第二類比測試訊號,俾經由增益控制模組之電壓縮小電路縮小電壓準位及位移控制模組位移電壓準位後,分別經由類比數位轉換器依序轉換為複數第二數位測試群組測量類比數位轉換器,俾得到對應各類比測試訊號群組之第二類比測試訊號的複數個字碼對應(Code hit),其中類比測試訊號群組分別對應類比數位轉換器之全規模範圍其中之一刻度範圍。
依據本揭示內容一實施例,其中數位類比轉換器係為區段式電流舵(Segmented current-steering;SCS)數位類比轉換器,包含複數電流源及複數開關,開關係根據數位訊號控制電流源,其中第一類比測試訊號係分別對應一電流源。
依據本揭示內容另一實施例,其中增益控制模組更包含切換模組,電壓放大電路及電壓縮小電路分別為放大電阻以及縮小電阻,切換模組之一端連接數位類比轉換器以及位移控制模組,另一端於數位類比測試模式連接放大電阻,以及於類比數位測試模式連接縮小電阻。增益控制模組更包含工作電阻,具有介於放大電阻及縮小電阻間之阻值,當位於工作模式,數位類比轉換器產生類比工作訊號,俾經由工作電阻維持電壓準位及位移控制模組旁路後,由類比數位轉換器轉換為數位工作訊號。
依據本揭示內容又一實施例,其中位移控制模組包含取樣保持(Sample and hold;S/H)電路以及加法器,俾於類比數位測試模式時使取樣保持電路分別對等類比測試訊號群組取樣後相加。
依據本揭示內容再一實施例,其中類比測試訊號群組分別對應之各刻度範圍間具有重疊區間。
依據本揭示內容更具有之一實施例,測量電壓值用以建構數位類比轉換器輸入輸出轉換曲線,俾對數位類比轉換器輸入輸出轉換曲線進行微分非線性(Differential non-linear;DNL)分析以及積分非線性分析(Integral non-linear;INL)。所有類比測試訊號群組之字碼對應用以建構統計直方圖(Histogram),俾對統計直方圖進行微分非線性分析以及積分非線性分析。
本揭示內容之另一態樣是在提供一種迴路測試方法,係用於測試迴路測試架構之數位類比轉換器,迴路測試方法包含下列步驟:使數位類比轉換器依序產生複數第一類比測試訊號;使第一類比測試訊號依序經由迴路測試架構之增益控制模組放大電壓準位及經由位移控制模組旁路;以及使第一類比測試訊號經由迴路測試架構之類比數位轉換器依序轉換為複數第一數位測試訊號以進行測量,俾得到對應之複數個測量電壓值,其中類比數位轉換器係具有與數位類比轉換器相等之全規模範圍及位元數。
依據本揭示內容一實施例,迴路測試方法更包含:根據測量電壓值建構數位類比轉換器輸入輸出轉換曲線;以及對數位類比轉換器輸入輸出轉換曲線進行微分非線性分析以及積分非線性分析。
依據本揭示內容另一實施例,其中數位類比轉換器係為區段式電流舵數位類比轉換器,包含複數電流源及複數開關,開關係根據數位訊號控制電流源,其中第一類比測試訊號係分別對應一電流源。
本揭示內容之另一態樣是在提供一種迴路測試方法,係用於測試迴路測試架構之類比數位轉換器,迴路測試方法包含下列步驟:使迴路測試架構之數位類比轉換器產生複數類比測試訊號群組,各包含複數第二類比測試訊號;使類比測試訊號群組依序經由迴路測試架構之增益控制模組縮小電壓準位及經由位移控制模組位移電壓準位至類比數位轉換器對應之刻度範圍;以及使類比測試訊號群組經由類比數位轉換器依序轉換為複數第二數位測試群組以測量類比數位轉換器,俾得到對應各類比測試訊號群組之第二類比測試訊號的複數個字碼對應,其中類比數位轉換器係具有與數位類比轉換器相等之全規模範圍及位元數。
依據本揭示內容一實施例,更包含:根據所有類比測試訊號群組之字碼對應建構統計直方圖;以及對統計直方圖進行微分非線性分析以及積分非線性分析。
依據本揭示內容另一實施例,其中類比測試訊號群組分別對應之各刻度範圍間具有重疊區間。
依據本揭示內容又一實施例,於得到字碼對應之步驟後更包含對字碼對應進行雜訊濾除之步驟。
應用本揭示內容之優點係在於藉由增益控制模組來調整數位類比轉換器及類比數位轉換器之間相對的全規模範圍,使數位類比轉換器的電壓在放大後可由類比數位轉換器相對較小的全規模範圍來測量,亦可使數位類比轉換器的電壓在縮小後具有相對較小的全規模範圍,並在電壓準位位移後可以對類比數位轉換器進行全規模範圍的測量,而輕易地達到上述之目的。
請參照第1圖,係為本揭示內容之一實施例之迴路測試架構1之方塊圖。迴路測試架構1包含:數位類比轉換器10、電壓調整器以及類比數位轉換器12。
請同時參照第2圖,為一實施例中,數位類比轉換器10之電路圖。數位類比轉換器10於本實施例中為6位元的區段式電流舵數位類比轉換器,包含複數電流源20及複數開關22,開關22根據由第2圖中所示D0
-D5
之數位訊號來控制電流源20。因此,藉由數位訊號之輸入,開關22即可開關電流源20,以在電流源20打開時產生類比形式的電流IDAC
。舉例來說,如僅打開第2圖中標示為I0
之電流源,則電流IDAC
之值將為I,而如僅打開第2圖中標示為I1
之電流源,則電流IDAC
之值將為2I。需注意的是,於其他實施例中,數位類比轉換器10的位元數可與上述實施方式不相同,亦可以其他的方式來實現數位類比轉換器10。
請再次參照第1圖。電壓調整器包含增益控制模組14以及位移控制模組16。增益控制模組14連接於數位類比轉換器10,而位移控制模組16則連接於增益控制模組14以及類比數位轉換器12間。
請同時參照第3圖。第3圖為本揭示內容一實施例中,增益控制模組14之電路圖。增益控制模組14包含切換模組30、電壓放大電路32、電壓縮小電路34以及工作電阻36。電壓放大電路32及電壓縮小電路34實質上分別為放大電阻以及縮小電阻,工作電阻36之阻值係位於放大電阻以及縮小電阻的阻值之間。意即,放大電阻之阻值大於工作電阻36,而工作電阻36之阻值大於縮小電阻。
切換模組30之一端連接數位類比轉換器10以及位移控制模組16,以自數位類比轉換器10接收電流IDAC
並傳遞至位移控制模組16,另一端則為切換端,用以根據工作模式、數位類比測試模式以及類比數位測試模式進行切換,以於工作模式使切換端連接工作電阻36,於數位類比測試模式使切換端連接放大電阻,以及於類比數位測試模式使切換端連接縮小電阻。因此,電流IDAC
在經過增益控制模組後,將產生電壓VDAC
。而電壓VDAC
則在工作模式時維持固定的電壓準位,在數位類比測試模式則將會藉由經過電壓放大電路32使電壓準位放大,在類比數位測試模式則將會藉由經過電壓縮小電路34使電壓準位縮小。
請參照第4圖,為本揭示內容一實施例中之位移控制模組16之方塊圖。位移控制模組16自第3圖中的增益控制模組14接收電壓VDAC
。位移控制模組16包含取樣保持電路40以及加法器42。於工作模式及數位類比測試模式時,位移控制模組16可進行旁路而不對電壓VDAC
做任何調整。而當位於類比數位測試模式時,位移控制模組16可藉由取樣保持電路40對電壓VDAC
進行取樣獲得一調整電壓VOFF
後相加。因此,電壓VDAC
的電壓準位可在相加後抬升。位移控制模組16在對電壓進行旁路或是調整後,將輸出電壓VADC
至類比數位轉換器12。
類比數位轉換器12具有與數位類比轉換器10相等之全規模範圍及位元數,連接於位移控制模組。需注意的是,此處的「相等」係可具有任何些微的尺度變化,且這種些微變化並不會改變其本質。舉例來說,類比數位轉換器12及數位類比轉換器10之全規模範圍可在0至5伏特間,且位元數為6位元。亦即在5伏特的範圍之間,可以區分為26
,也就是64格的刻度範圍,每一格約相當於5/64的電壓範圍。舉例來說,當數位類比轉換器10根據6位元的數位訊號000011切換開關22,產生的電流IDAC
經過工作電阻36維持電壓後,將產生3*5/64,即約為15/64伏特的電壓VDAC
。經過位移控制模組16旁路後,實質上電壓準位與電壓VDAC
相同的電壓VADC
將為類比數位轉換器12所接收,並根據其具有的刻度範圍,判斷其落在000011所對應之電壓準位區間,而將此類比電壓訊號轉換為數位的000011訊號。
因此,在工作模式下,數位類比轉換器10產生的類比工作訊號,將經由上述的方式,由工作電阻36維持電壓準位及位移控制模組16旁路不做調整後,經由類比數位轉換器12轉換為數位工作訊號。
然而當進行測試時,由於數位類比轉換器10及類比數位轉換器12之全規模範圍及位元數係為相等,精密度相同,因此如直接彼此測量,將容易產生嚴重的誤差。
請參照第5A圖,係為本揭示內容一實施例中,迴路測試方法之流程圖。本實施例之迴路測試方法可應用於測試如第1圖所示之測試迴路測試架構1中的數位類比轉換器10。藉由下列關於迴路測試方法之敘述,可說明第1圖之迴路測試架構1係如何運作。迴路測試方法包含下列步驟(應瞭解到,在本實施方式中所提及的步驟,除特別敘明其順序者外,均可依實際需要調整其前後順序,甚至可同時或部分同時執行)。
於步驟501,使數位類比轉換器10依序產生複數第一類比測試訊號。於本實施例中,各個產生的第一類比測試訊號對應一電流源20。舉例來說,第2圖所繪示之數位類比轉換器10,將對應七個電流源產生七個第一類比測試訊號。每個第一類比測試訊號均為僅有一個電流源20打開的情形下所產生。
接著,於步驟502,第一類比測試訊號依序經由增益控制模組14中的電壓放大電路32,由電流形式轉換為電壓形式,並放大電壓準位(相對於工作模式下的電壓),位移控制模組16則旁路而不做調整。
於步驟503,第一類比測試訊號經由類比數位轉換器12依序轉換為複數第一數位測試訊號(未繪示)以進行測量,俾得到對應之複數個測量電壓值。
於步驟504,根據所有測得的測量電壓值建構數位類比轉換器輸入輸出轉換曲線,並於步驟505,對數位類比轉換器輸入輸出轉換曲線進行微分非線性分析以及積分非線性分析。於其他實施例中,可由其他方式依據測量電壓值來進行分析,以測定數位類比轉換器10之精準度。
須注意的是,實作上,可在產生一個第一類比測試訊號,依序經由增益控制模組14之調整、位移控制模組16之旁路及類比數位轉換器12之轉換得到測量電壓值後,再產生下一個第一類比測試訊號並再依序經由上述步驟得到下一個測量電壓值,並以此類推直到所有的電源流對應之第一類比測試訊號均測量完畢。
因此,藉由上述之方法,數位類比轉換器10依照原有的精準度所產生的第一類比測試訊號將被放大,而類比數位轉換器12相對地來說,則具有比被放大的第一類比測試訊號更細微的精準度。請參照第5B圖,為第一類比測試訊號50、放大後的第一類比測試訊號50’,以及類比數位轉換器12的全規模範圍52之示意圖。未經放大的第一類比測試訊號50,僅能由較少的刻度測量得,如類比數位轉換器12每一刻度均有誤差,則將影響測量之結果。而如以本揭示內容之增益控制模組14調整放大電壓為第一類比測試訊號50’,則可以較多的刻度測量得,相對的其誤差即可忽略不計,而得到較精確的測量結果。
請參照第6A圖,係為本揭示內容一實施例中,迴路測試方法之流程圖。本實施例之迴路測試方法用於測試如第1圖所示之測試迴路測試架構1中的數位類比轉換器12。藉由下列關於迴路測試方法之敘述,可說明第1圖之迴路測試架構1係如何運作。迴路測試方法包含下列步驟(應瞭解到,在本實施方式中所提及的步驟,除特別敘明其順序者外,均可依實際需要調整其前後順序,甚至可同時或部分同時執行)。
於步驟601,使數位類比轉換器10產生複數類比測試訊號群組,各包含複數第二類比測試訊號。亦即各群組中,具有電流源20依不同排列組合方式產生的複數個第二類比測試訊號。亦即,舉例來說,可將第2圖中D0
-D5
之數位訊號設定由0至25
-1,來控制數位類比轉換器10對應各電流源20的開關22,以產生各種不同大小的第二類比測試訊號。
於步驟602,類比測試訊號群組依序經由增益控制模組14之電壓縮小電路34縮小電壓準位及經由位移控制模組16位移電壓準位至類比數位轉換器12對應之刻度範圍。
於步驟603,類比測試訊號群組經由類比數位轉換器12依序轉換為複數第二數位測試群組(未繪示)以測量類比數位轉換器12,俾得到對應各類比測試訊號群組之第二類比測試訊號的複數個字碼對應。
於步驟604,根據所有對應之的字碼對應建構統計直方圖,並於步驟605,對統計直方圖進行微分非線性分析以及積分非線性分析。於其他實施例中,可由其他方式依據測量電壓值來進行分析,以測定類比數位轉換器12之精準度。
須注意的是,實作上,可在產生一個類比測試訊號群組後,依序經由增益控制模組14、位移控制模組16之調整及類比數位轉換器12之轉換得到對應一刻度範圍之字碼對應後,再產生下一個類比測試訊號群組並再依序經由上述步驟得到對應下一刻度範圍之字碼對應,並以此類推直到所有的刻度範圍均測量完畢。
因此,藉由上述之方法,類比數位轉換器12仍然維持原有的刻度,但是數位類比轉換器10依照原有的精準度所產生包含複數第二類比測試訊號的類比測試訊號群組藉由增益控制模組14縮小後,則相當於具有更細微的精準度。請參照第6B圖,為數位類比轉換器10的全規模範圍60、經縮小後的類比測試訊號所涵蓋的全規模範圍60’,以及類比數位轉換器12的全規模範圍62之示意圖。類比測試訊號群組中的複數第二類比測試訊號實質上將對應至數位類比轉換器10的全規模範圍60中的各個刻度,因此在所有的第二類比測試訊號都根據電壓縮小電路34縮小後,其所能涵蓋的全規模範圍也將縮小為全規模範圍60’。因此將縮小電壓後的類比測試訊號群組對應至類比數位轉換器12的全規模範圍62後,可量得如第6B圖所示最左側的一段刻度範圍。根據這些第二類比測試訊號所對應到的類比數位轉換器12的全規模範圍62中這一段刻度範圍,即可測知有多少的字碼對應。而為了能測得更高準位的刻度範圍,可藉由位移控制模組16將整段全規模範圍60’抬升,直到所有類比數位轉換器12的全規模範圍62都被量測到。
於一實施例中,各段全規模範圍60’所對應的各刻度範圍間,如第6B圖所示,具有重疊區間,以確保每一個刻度不會因為誤差而未被量測到。並且,在得到各段全規模範圍60’的字碼對應之步驟後更可以對字碼對應進行雜訊濾除之步驟,例如去掉頭尾容易被雜訊影響的字碼對應部份。
應用本揭示內容之優點在於藉由增益控制模組來調整數位類比轉換器及類比數位轉換器之間相對的全規模範圍,使數位類比轉換器的電壓在放大後可由類比數位轉換器相對較小的全規模範圍來測量,亦可使數位類比轉換器的電壓在縮小後具有相對較小的全規模範圍,並在電壓準位位移後可以對類比數位轉換器進行全規模範圍的測量。
雖然本揭示內容已以實施方式揭露如上,然其並非用以限定本揭示內容,任何熟習此技藝者,在不脫離本揭示內容之精神和範圍內,當可作各種之更動與潤飾,因此本揭示內容之保護範圍當視後附之申請專利範圍所界定者為準。
1...迴路測試架構
10...數位類比轉換器
12...類比數位轉換器
14...增益控制模組
16...位移控制模組
20...電流源
22...開關
30...切換模組
32...電壓放大電路
34...電壓縮小電路
36...工作電阻
40...取樣保持電路
42...加法器
50、50’...第一類比測試訊號
501-505...步驟
52...全規模範圍
60、60’、62...全規模範圍
601-605...步驟
為讓本揭示內容之上述和其他目的、特徵、優點與實施例能更明顯易懂,所附圖式之說明如下:
第1圖為本揭示內容之一實施例之迴路測試架構之方塊圖;
第2圖為本揭示內容之一實施例中,數位類比轉換器之電路圖;
第3圖為本揭示內容之一實施例中,增益控制模組之電路圖;
第4圖為本揭示內容一實施例中之位移控制模組之方塊圖;
第5A圖為本揭示內容一實施例中,迴路測試方法之流程圖;
第5B圖為本揭示內容一實施例中,第一類比測試訊號、放大後的第一類比測試訊號,以及類比數位轉換器的全規模範圍之示意圖;
第6A圖為本揭示內容另一實施例中,迴路測試方法之流程圖;以及
第6B圖為本揭示內容一實施例中,係為數位類比轉換器的全規模範圍、經縮小後的類比測試訊號所涵蓋的全規模範圍,以及類比數位轉換器的全規模範圍之示意圖。
1...迴路測試架構
10...數位類比轉換器
12...類比數位轉換器
14...增益控制模組
16...位移控制模組
Claims (13)
- 一種迴路測試架構,包含:一數位類比轉換器;一電壓調整器,包含:一增益控制模組,連接於該數位類比轉換器,包含一放大電阻、一縮小電阻以及一工作電阻,其中該工作電阻之阻值小於該放大電阻之阻值但大於該縮小電阻之阻值,該工作電阻用以產生一電壓準位,該放大電阻用以產生一大於該電壓準位之放大電壓準位,該縮小電阻用以產生一小於該電壓準位之縮小電壓準位;以及一位移控制模組,連接於該增益控制模組;以及一類比數位轉換器,係具有一與該數位類比轉換器相等之一全規模範圍及位元數,連接於該位移控制模組;其中當位於一數位類比測試模式,該數位類比轉換器依序產生複數第一類比測試訊號,其中該些第一類比測試訊號經由該放大電阻產生放大電壓準位,以及經由該位移控制模組旁路後,經由該類比數位轉換器依序轉換為複數第一數位測試訊號以進行測量,俾得到對應之複數個測量電壓值;當位於一類比數位測試模式,該數位類比轉換器產生複數類比測試訊號群組,各包含複數第二類比測試訊號,其中該些第二類比測試訊號經由該縮小電阻產生縮小電壓準位,以及經由該位移控制模組位移電壓準位後,分別經由該類比數位轉換器依序轉換為複數第二數位測試群組測量該類比數位轉換器,俾得到對應各該等類比測試訊號群 組之該等第二類比測試訊號的複數個字碼對應,其中該等類比測試訊號群組分別對應該類比數位轉換器之該全規模範圍其中之一刻度範圍,其中該等類比測試訊號群組分別對應之各該刻度範圍間係具有一重疊區間。
- 如請求項1所述之迴路測試架構,其中該數位類比轉換器係為一區段式電流舵數位類比轉換器,包含複數電流源及複數開關,該等開關係根據一數位訊號控制該等電流源,其中該等第一類比測試訊號係分別對應一電流源。
- 如請求項1所述之迴路測試架構,其中該增益控制模組更包含一切換模組,該切換模組之一端連接該數位類比轉換器以及該位移控制模組,另一端於該數位類比測試模式連接該放大電阻,以及於該類比數位測試模式連接該縮小電阻。
- 如請求項3所述之迴路測試架構,其中當位於一工作模式,該數位類比轉換器產生至少一類比工作訊號,俾經由該工作電阻維持電壓準位及該位移控制模組旁路後,經由該類比數位轉換器轉換為至少一數位工作訊號。
- 如請求項1所述之迴路測試架構,其中該位移控制模組係包含一取樣保持電路以及一加法器,俾於該類比數位測試模式時使該取樣保持電路分別對該等類比測試訊號群組取樣後相加。
- 如請求項1所述之迴路測試架構,其中該等測量電壓值係用以建構一數位類比轉換器輸入輸出轉換曲線,俾對該數位類比轉換器輸入輸出轉換曲線進行一微分非線性分析以及一積分非線性分析。
- 如請求項1所述之迴路測試架構,其中所有該等類比測試訊號群組之該等字碼對應係用以建構一統計直方圖,俾對該統計直方圖進行一微分非線性分析以及一積分非線性分析。
- 一種迴路測試方法,係用於測試一迴路測試架構之一數位類比轉換器,該迴路測試方法包含下列步驟:使該數位類比轉換器依序產生複數第一類比測試訊號;使該等第一類比測試訊號依序經由該迴路測試架構之一增益控制模組放大電壓準位及經由一位移控制模組旁路,其中該增益控制模組更包含一放大電阻、一切換模組以及一工作電阻,該切換模組之一端連接該數位類比轉換器以及該位移控制模組,另一端連接該放大電阻藉以放大電壓準位,其中該工作電阻之阻值小於該放大電阻之阻值,該工作電阻用以產生一電壓準位,該放大電阻用以產生一大於該電壓準位之該放大電壓準位;以及使該等第一類比測試訊號經由該迴路測試架構之一類比數位轉換器依序轉換為複數第一數位測試訊號以進行測 量,俾得到對應之複數個測量電壓值,其中該類比數位轉換器係具有一與該數位類比轉換器相等之一全規模範圍及位元數。
- 如請求項8所述之迴路測試方法,更包含:根據該等測量電壓值建構一數位類比轉換器輸入輸出轉換曲線;以及對該數位類比轉換器輸入輸出轉換曲線進行一微分非線性分析以及一積分非線性分析。
- 如請求項8所述之迴路測試方法,其中該數位類比轉換器係為一區段式電流舵數位類比轉換器,包含複數電流源及複數開關,該等開關係根據一數位訊號控制該等電流源,其中該等第一類比測試訊號係分別對應一電流源。
- 一種迴路測試方法,係用於測試一迴路測試架構之一類比數位轉換器,該迴路測試方法包含下列步驟:使該迴路測試架構之一數位類比轉換器產生複數類比測試訊號群組,各包含複數第二類比測試訊號;使該等類比測試訊號群組依序經由該迴路測試架構之一增益控制模組之一縮小電阻以縮小電壓準位,以及經由一位移控制模組位移電壓準位至該類比數位轉換器對應之一刻度範圍,其中該增益控制模組更包含一工作電阻,其中該工作電阻之阻值大於該縮小電阻之阻值,該工作電阻用以產生一電壓準位,該縮小電壓準位小於該電壓準位; 以及使該等類比測試訊號群組經由該類比數位轉換器依序轉換為複數第二數位測試群組以測量該類比數位轉換器,俾得到對應各該等類比測試訊號群組之該等第二類比測試訊號的複數個字碼對應,其中該類比數位轉換器係具有一與該數位類比轉換器相等之一全規模範圍及位元數,其中該等類比測試訊號群組分別對應之各該刻度範圍間係具有一重疊區間。
- 如請求項11所述之迴路測試方法,更包含:根據所有該等類比測試訊號群組之該等字碼對應建構一統計直方圖;以及對該統計直方圖進行一微分非線性分析以及一積分非線性分析。
- 如請求項11所述之迴路測試方法,於得到該等字碼對應之步驟後更包含對該等字碼對應進行雜訊濾除之步驟。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW99106508A TWI410051B (zh) | 2010-03-05 | 2010-03-05 | 迴路測試架構及方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW99106508A TWI410051B (zh) | 2010-03-05 | 2010-03-05 | 迴路測試架構及方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201131990A TW201131990A (en) | 2011-09-16 |
TWI410051B true TWI410051B (zh) | 2013-09-21 |
Family
ID=49626761
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW99106508A TWI410051B (zh) | 2010-03-05 | 2010-03-05 | 迴路測試架構及方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI410051B (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW437179B (en) * | 2000-01-28 | 2001-05-28 | Sunplus Technology Co Ltd | Arrangement of current source layout for current type digital analog converter |
US20050057271A1 (en) * | 2003-08-01 | 2005-03-17 | Beatriz Olleta | Method for testing analog and mixed-signal circuits using dynamic element matching for source linearization |
US20060146139A1 (en) * | 2005-01-04 | 2006-07-06 | Etron Technology, Inc. | Digitized image stabilization using energy analysis method |
-
2010
- 2010-03-05 TW TW99106508A patent/TWI410051B/zh active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW437179B (en) * | 2000-01-28 | 2001-05-28 | Sunplus Technology Co Ltd | Arrangement of current source layout for current type digital analog converter |
US20050057271A1 (en) * | 2003-08-01 | 2005-03-17 | Beatriz Olleta | Method for testing analog and mixed-signal circuits using dynamic element matching for source linearization |
US20060146139A1 (en) * | 2005-01-04 | 2006-07-06 | Etron Technology, Inc. | Digitized image stabilization using energy analysis method |
Non-Patent Citations (3)
Title |
---|
H. Shin, B. Kim, J.A. Abraham "Spectral Prediction for Specification-Based Loopback Test of Embedded Mixed-Signal Circuits," proc. VLSI Test Symposium, 2006. * |
H. Shin, J. Park, and J. A. Abraham, "A statistical digital equalizer for loopback-based linearity test of data converters," in Proc. 15th Asian Test Symp., Fukuoka, Japan, Nov. 2006, pp. 245–250. * |
L. Jin , H. Haggag , R. Geiger and D. Chen "Testing of precision DACs using low-resolution ADCs with dithering", Proc. Int. Test Conf., pp.1 -10 2006. * |
Also Published As
Publication number | Publication date |
---|---|
TW201131990A (en) | 2011-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI509997B (zh) | 資料轉換電路及其方法 | |
US7187310B2 (en) | Circuit calibration using voltage injection | |
US7142138B2 (en) | Multi-step analog/digital converter and on-line calibration method thereof | |
US10715169B1 (en) | Coarse-fine gain-tracking loop and method of operating | |
JP4987990B2 (ja) | アナログ−デジタルコンバータ | |
EP3139186A1 (en) | Sensor circuit | |
CN103840827A (zh) | 一种流水线adc级间增益校准方法 | |
CN103529379B (zh) | 用于高精度adc测试中低分辨率信号源的选取方法 | |
CN104579347A (zh) | 模数转换器 | |
US8169212B2 (en) | Calibrating signals by time adjustment | |
TWI410051B (zh) | 迴路測試架構及方法 | |
US7196649B2 (en) | Reprogrammable distributed reference ladder for analog-to-digital converters | |
US7042373B2 (en) | Error measuring method for digitally self-calibrating pipeline ADC and apparatus thereof | |
CN112311393B (zh) | 一种基于j750的高压高精度模数转换器的测试装置及方法 | |
Medawar et al. | Static integral nonlinearity modeling and calibration of measured and synthetic pipeline analog-to-digital converters | |
Staller | Understanding analog to digital converter specifications | |
CN114499529A (zh) | 模拟数字转换器电路、模拟数字转换器及电子设备 | |
US20050035892A1 (en) | Split cell bowtie digital to analog converter and method | |
Balestrieri et al. | DAC static parameter specifications–some critical notes | |
Liu et al. | A monolithic 12-bit digitally calibrated D/A converter | |
CN113328748B (zh) | 模数转换电路 | |
CN117353739B (zh) | 一种用于多增益档位的adc满量程校准方法 | |
CN220067405U (zh) | 数模转换装置和信号处理设备 | |
Chegeni et al. | A histogram-based background interstage error estimation and implementation method in pipelined ADCs | |
Nair et al. | Performance investigation of a digital signal conditioner with 120 dB range for amperometric sensors |