TWI498982B - 在以焊料遮罩補綴的回焊期間局限導電凸塊材料的半導體裝置和方法 - Google Patents

Description

在以焊料遮罩補綴的回焊期間局限導電凸塊材料的半導體裝置和方法

本發明一般有關於半導體裝置，以及更特別是有關於在以焊料遮罩補綴的回焊期間，局限導電凸塊材料的半導體裝置和方法。

在現代電子產生中通常可以發現半導體裝置。半導體裝置電性組件之數目與密度可以改變。離散半導體裝置通常包括一種形式電性組件，例如：發光二極體(LED)、小信號電晶體、電阻器、電容器、電感器以及功率金屬氧化物半導體場效應電晶體(MOSFET)。積體半導體裝置典型地包括數百個至數百萬個電性組件。積體半導體裝置之例包括：微控制器、微處理器、電荷耦合裝置(CCD)、太陽能電池以及數位微鏡裝置(DMD)。

半導體裝置實施廣大範圍之功能，例如：高速計算、發射與接收電磁信號、控制電子裝置、將陽光轉變成電力、以及產生用於電視顯示之視覺投影。在娛樂、通訊、電力轉換、網路、電腦、以及消費者產品之領域中可以發現半導體裝置。在軍事應用、航空、汽車、工業控制器以及辦公室設備中亦可以發現半導體裝置。

半導體裝置使用半導體材料之電氣性質。半導體材料之原子結構允許其導電率藉由施加電場或基極電流、或經由掺雜過程而操控。掺雜會將雜質導入於半導體材料中，以操縱且控制半導體裝置之導電率。

半導體裝置包括主動與被動電性結構。主動結構包括雙載子電晶體與場效應電晶體，其控制電流之流動。藉由改變掺雜以及施加電場或基極電流之位準，電晶體可以增強或限制電流之流動。被動結構包括：電阻器、電容器以及電感器，在所實施各種所需電性功能之電壓與電流之間產生關係。將此等被動與主動結構電性連接以形成電路，其使得半導體裝置能夠實施高速計算與其他有用功能。

通常使用兩個複雜製造過程以製造半導體裝置，即前端製造過程與後端製造過程，其各可能涉及數百個步驟。前端製造過程涉及在半導體晶圓表面上形成複數個晶粒(die)。各晶粒典型地相同，且包含藉由將主動與被動組件電性連接所形成之電路。後端製造過程涉及將所完成晶圓單一化成個別晶粒，且將此等晶粒封裝以提供結構支持與環境隔離。

半導體製造之一目標為生產較小的半導體裝置。較小的裝置典型地消耗較少功率，具有較高性能表現，且可以更有效率地製造。此外，較小半導體裝置具有較小佔用空間(footprint)，此對於較小終端產品為令人所欲。可以藉由改善前端製造過程以達成較小晶粒尺寸，以導致具有較小尺寸且較高密度主動與被動組件之晶粒。後端製造過程可以藉由改善電性互連與封裝材料，以導致具有較小佔用空間之半導體裝置封裝。

圖1與圖2說明覆晶形式半導體晶粒10與互連或凸塊12之一部份之橫截面圖與頂視圖，其冶金地且電性地連接介於凸塊墊18之間，而形成於基板30上且形成於半導體晶粒10以及跡線20與22上。跡線22路由在基板30上而介於跡線20與凸塊12之間。跡線20與22為電氣信號導體，具有選擇性之凸塊墊，用於匹配至凸塊12-14。焊料遮罩26覆蓋跡線20與22。焊料遮罩或配準開口(SRO)28形成於基板30上，以曝露跡線20與22。SRO 28在回焊期間限制在跡線20與22之凸塊墊上之導電凸塊材料，且防止熔化之凸塊材料進入至跡線上，這會造成對於相鄰結構之電性短路。將SRO 28製得較跡線或凸塊墊為大。SRO 28典型地為圓形且被製得儘可能地小，以減少跡線20與22之間距且增加路由密度。

以典型地設計規則，跡線30之最小分隔(escape)間距界定為P=(1.1D+W)/2+L，其中，D為凸塊基底直徑，W為跡線寬度，以及L為SRO與相鄰結構間之帶狀間隔。使用±30微米(μm)之焊料登記設計規則，D為100μm，W為20μm，L為30μm，則跡線30-34之最小分隔間距界定為(1.1*100+20)/2+30=95μm。在凸塊墊周圍之SRO 28限制半導體晶粒之分隔間距與路由密度。

目前存在一種需求，欲將用於較高路由密度之跡線之分隔間距最小化。

因此，在一實施例中，本發明為一種製造半導體裝置之方法，其包括以下步驟：提供一半導體晶粒，其具有晶粒凸塊墊；提供一基板，其所具有整合凸塊墊的跡線；形成一焊料遮罩補綴，其間隙地設置介於晶粒凸塊墊之間或整合凸塊墊之間；將導電凸塊材料沉積在整合凸塊墊或晶粒凸塊墊上；將半導體晶粒安裝於基板上，以致於導電凸塊材料設置在晶粒凸塊墊與整合凸塊墊之間；以及將導電凸塊材料回焊，而在整合凸塊墊周圍沒有焊料遮罩，而在半導體晶粒與基板之間形成互連。在回焊期間，此焊料遮罩補綴將導電凸塊材料限制在晶粒凸塊墊或整合凸塊墊之佔用空間中。

在另一實施例中，本發明為一種製造半導體裝置之方法，其包括以下步驟：提供一第一半導體結構，其具有第一凸塊墊；提供一第二半導體結構，其具有第二凸塊墊；在此等第一凸塊墊之間或此等第二凸塊墊之間形成焊料遮罩補綴；將導電凸塊材料沉積在第一與第二凸塊墊之間；將第一半導體結構安裝於第二半導體結構上，以致於導電凸塊材料設置在第一凸塊墊與第二凸塊墊之間；以及將導電凸塊材料回焊，而在第一與第二凸塊墊周圍沒有焊料遮罩，以形成互連。在回焊期間，此焊料遮罩補綴將導電凸塊材料限制在第一凸塊墊或第二凸塊墊之佔用空間中。

在另一實施例中，本發明為一種製造半導體裝置之方法，其包括以下步驟：提供一基板，其所具有跡線具有整合凸塊墊；在整合凸塊墊之間形成焊料遮罩補綴；將導電凸塊材料沉積在整合凸塊墊上；以及將導電凸塊材料回焊，而在整合凸塊墊周圍沒有焊料遮罩，以形成互連。在回焊期間，此焊料遮罩補綴將導電凸塊材料限制在整合凸塊墊之佔用空間中。

在另一實施例中，本發明為一種半導體裝置，其包括：一半導體晶粒，其具有第一凸塊墊與基板，此基板具有有第二凸塊墊。一焊料遮罩補綴形成於此等第一凸塊墊之間或此等第二凸塊墊之間。藉由將導電凸塊材料回焊、在第二凸塊墊周圍沒有焊料遮罩，而在第一與第二凸塊墊之間形成互連。此焊料遮罩補綴將導電凸塊材料限制在第一凸塊墊與第二凸塊墊之中。

本發明在以下一或更多實施例中參考所附圖式說明，其中，相同號碼代表相同或類似元件。雖然，本發明是以達成本發明目的之最佳模式說明，然而，熟習此技術人士瞭解，其用意為包含各種替代、修正、以及等同，而此等替代、修正、等同是包含於由所附申請專利範圍與其等同物所界定本發明精神與範圍中，且由以下揭示內容與圖式所支持。

通常使用兩個複雜製造過程以製造半導體裝置：前端製造過程與後端製造過程。前端製造過程涉及在半導體晶圓表面上形成複數個晶粒(die)。在晶圓上之各晶粒包含主動與被動電性組件，其電性連接以形成功能性電路。主動電性組件例如為電晶體與二極體，其具有能力以控制電流之流動。被動電性組件例如為電容器、電感器、電阻器以及變壓器，其在實施所須電路功能之電壓與電流之間產生關係。

此等被動與主動組件藉由一系列製程步驟形成於半導體晶圓之表面上。此等步驟包括：掺雜、沉積、微影術、蝕刻以及平坦化。掺雜藉由例如離子植入或熱擴散技術，將雜質導入於半導體材料中。此掺雜過程可以改變在主動元件中之半導體材料之導電率，將半導體材料轉換成絕緣體、導電體，或動態地改變半導體材料導電率，以響應於電場或基極電流。電晶體包括改變型式與掺雜程度之區域，其如同所需地配置，以使得在施加電場或基極電流時，電晶體可以增強或限制電流之流動。

主動與被動組件可以由具有不同電氣性質之材料層所形成。此等層可以藉由各種沉積技術所形成，此技術部份由所沉積材料之型式所決定。例如，薄膜沉積可以涉及：化學氣相沉積(CVD)、物理氣相沉積(PVD)、電解質電鍍以及無電極電鍍過程。通常將各層圖案化以形成：主動組件、被動組件或組件間電性連接之部份。

可以使用微影術將此等層圖案化，其涉及將光敏感材料例如光阻沉積在被圖案化之層上。使用光線將圖案由光罩移轉至光阻。使用溶劑將受光線照射之光阻圖案之部份去除，以曝露被圖案化下層之部份。將光阻之剩餘部份去除，以留下圖案化層。以替代方式，可以使用例如無電極與電解質電鍍技術，藉由將材料直接沉積於由先前沉積/蝕刻過程所形成區域或洞孔中，將一些型式材料圖案化。

將薄膜材料沉積於現有圖案上，會擴大下面圖案，且產生不均勻之平坦表面。通常需要均勻平坦表面，以產生較小尺寸且更密集地封裝之主動與被動組件。可以使用平坦化將材料從晶圓表面去除，以產生均勻平坦表面。平坦化涉及以拋光墊將晶圓表面拋光。在拋光期間，將研磨材料與腐蝕性化學物質添加至晶圓表面。此研磨之機械作用與化學物質之腐蝕作用之組合，將晶圓表面任何不規則地形去除，以產生均勻平坦表面。

後端製造過程是指將所完成晶圓切割或單一化成為個別晶粒，以及然後將此等晶粒封裝用於結構支持與環境隔離。為了將此晶粒單一化，將晶圓沿著稱為鋸道或劃線之晶圓無功能區域劃線且分開。使用雷射切割工具或鋸刀將晶圓單一化。在單一化之後，將個別晶粒安裝至封裝基板，此基板包括接腳或接觸墊，用於與其他系統組件互連。然後，將此半導體晶粒上所形成之接觸墊連接至此封裝中之接觸墊。此電性連接可以焊料凸塊、柱凸塊、導電漿或接線製成。將封膠或其他模製材料沉積在封裝上，以提供實體支持與電性隔離。然後，將此所完成封裝插入於電性系統中，且使得此半導體裝置功能可供其他系統組件使用。

圖3說明具有晶片載體基板或印刷電路板(PCB) 52之電子裝置50，此基板或電路板具有複數個安裝於其表面上之半導體封裝。取決於應用，此電子裝置50可以具有一種型式半導體封裝或多種型式半導體封裝。用於說明目的，圖3中顯示不同型式半導體封裝。

電子裝置50可以為獨立式(stand-alone)系統，其使用半導體封裝以實施一或更多個電性功能。以替代方式，電子裝置50可以為一較大系統之次組件。例如，電子裝置50為可以插入於電腦中之圖形卡、網路介面卡或其他信號處理卡。半導體封裝可以包括微處理器、記憶體、特殊用途積體電路(ASIC)、邏輯電路、類比電路、射頻(RF)電路、離散裝置或其他半導體晶粒或電性組件。

在圖3中，PCB 52提供一般基板，用於安裝在於PCB上半導體封裝之機械支持與電性互連。使用蒸鍍、電解質電鍍、無電極電鍍、絲網印刷或其他適當金屬沉積過程，在PCB 52之表面上或層中形成導電信號跡線54。

信號跡線54提供在各半導體封裝、安裝組件以及其他外部系統組件之間之電性連通。跡線54亦將功率與接地連接提供給各半導體封裝。

在一些實施例中，半導體裝置具有兩個封裝位準。第一位準封裝為一種技術，用於將半導體晶粒機械地且電性地裝附於一中間載體。第二位準封裝是關於將中間載體機械地且電性地裝附於PCB。在其他實施例中，半導體裝置僅具有第一位準封裝，而將晶粒機械地且電性地直接安裝至PCB。

為了說明目的而顯示，在PCB 52上數種型式第一位準封裝，其包括接線封裝56與覆晶58。此外，顯示在PCB 52上數種型式第二位準封裝，其包括：球格柵陣列(BGA)60、凸塊晶片載體(BCC)62、雙內線封裝(DIP)64、平面格柵陣列(LGA)66、多晶片模組(MCM)68、四方形扁平無接腳封裝(QFN)70以及四方形扁平封裝72。取決於系統需求，可以將半導體封裝之任何組合、以第一與第二位準封裝型式之任何組合而組態，而將其與其他電子組件一起連接至PCB 52。在一些實施例中，電子裝置50包括單一裝附半導體封裝，而其他實施例需要多個互連封裝。藉由將一或更多個半導體封裝組合於單一基板上，製造商可以將預製組件合併於電子裝置與系統中。因為半導體封裝包括複雜功能，可以使用較便宜組件與合理化製程以製造電子裝置。此所產生之裝置較不可能故障且製造較便宜，導致對於消費者較低成本。

圖4a-4d顯示典範半導體封裝。圖4a說明安裝於PCB 52上DIP 64之進一步細節。半導體晶粒74包括：一主動區域，其所包含類比或數位電路執行作為主動元件、被動元件、導電層以及形成於晶粒中之介電層，且根據晶粒之電性設計而電性互連。例如，電路可以包括：一或更多個電晶體、二極體、電感器、電容器、電阻器以及形成於半導體晶粒74主動區域中之其他電路元件。接觸墊76為一或更多層導電材料，例如鋁(Al)、銅(Cu)、錫(Sn)、鎳(Ni)、金(Au)或銀(Ag)，且電性連接至形成於半導體晶粒74中之電路元件。在DIP 64組裝期間，使用金-矽共晶層或黏著材料例如熱環氧樹脂，將半導體晶粒74安裝至一中間載體78。封裝體包括絕緣封裝材料，例如聚合物或陶瓷。導線80與接線82提供半導體晶粒74與PCB 52間之電性互連。封膠84沉積在封裝上，其藉由防止濕氣與粒子進入封裝且污染晶粒74或接線82而作環境保護。

圖4b說明安裝在PCB 52上BCC 62之進一步細節。使用底部填料或環氧樹脂黏著材料92，將半導體晶粒88安裝在載體90上。接線94提供接觸墊96與98間之第一位準封裝互連。將模製複合物或封膠100沉積在半導體晶粒88與接線94上，以提供用於此裝置之實體支持與電性隔離。使用適當金屬沉積過程例如電解質電鍍或無電極電鍍過程以防止氧化，將接觸墊102形成於PCB 52之表面上。將接觸墊102電性連接至PCB 52中一或更多個導電信號跡線54。在BCC 62之接觸墊98與PCB 52之接觸墊102之間形成凸塊104。

在圖4c中，將半導體晶粒58面向下、以覆晶型式第一位準封裝安裝至中間載體106。半導體晶粒58之主動區域108包括類比或數位電路，其執行作為根據晶粒電性設計所形成之主動元件、被動元件、導電層、以及介電層。例如，電路可以包括：一或更多個電晶體、二極體、電感器、電容器、電阻器以及在主動區域108中之其他電路元件。半導體晶粒58經由凸塊110而電性地且機械地連接至載體106。

使用凸塊112，將BGA 60以BGA型式第二位準封裝電性地且機械地連接至PCB 52。經由凸塊110、信號線114以及凸塊112，將半導體晶粒58電性地連接至在PCB 52中之導電信號跡線54。將模製複合物或封膠116沉積在半導體晶粒58與載體106上，以提供用於此裝置之實體支持與電性隔離。此覆晶半導體裝置提供從在半導體晶粒58上主動元件至在PCB 52上導電軌之短的導電路徑，以便縮短信號傳送距離、降低電容、以及改善整個電路之性能表現。在另一實施例中，可以使用覆晶型式第一位準封裝而無需中間載體106，將半導體晶粒58電性地且機械地直接連接至PCB 52。

在另一實施例中，將半導體晶粒58之主動區域108面向下直接安裝至PCB 115，即不具中間載體，如同於圖4d中所顯示。使用蒸鍍、電解質電鍍、無電極電鍍、絲網印刷或其他適當金屬沉積過程，在主動區域108上形成凸塊墊111。凸塊墊111藉由在主動區域108中之導電軌而連接至主動與被動電路。凸塊墊111可以為鋁(Al)、錫(Sn)、鎳(Ni)、金(Au)、銀(Ag)或銅(Cu)。使用蒸鍍、電解質電鍍、無電極電鍍、球滴或絲網印刷過程，將導電凸塊材料沉積在PCB 115中之凸塊墊111或導電軌118上。此凸塊材料可以為鋁(Al)、錫(Sn)、鎳(Ni)、金(Au)、銀(Ag)、鉛(Pb)、銅(Cu)、鉍(Bi)、焊料以及其組合，而具有選擇性的助焊劑材料。例如，此凸塊材料可以為共晶Sn/Pb、高鉛焊料、或無鉛焊料。使用適當裝附或接合過程，將凸塊材料接合至PCB 115上晶粒凸塊墊111與導電軌118之間。在一實施例中，藉由將材料加熱至其熔點以上而使得凸塊材料回焊，以形成球體或凸塊117。此覆晶式半導體裝置提供從半導體晶粒58上主動元件、至PCB 115上導電軌118之短的導電路徑，以減少信號傳送、降低電容且達成整體較佳電路性能表現。

圖5說明具有凸塊墊122之覆晶式半導體晶粒120之一部份之橫截面圖。跡線130與132形成於基板136上。如同於圖6a中顯示，跡線130與132為具有整合凸塊墊138之直的電性導體。此整合凸塊墊138與跡線130與132共線。以替代方式，跡線130與132可以具有圓形整合凸塊墊139，如同於圖6b中顯示，或矩形整合凸塊墊140，如同於圖6c中顯示。此整合凸塊墊典型地配置於陣列中，以達成最大互連密度與容量。

在圖7中，將焊料遮罩142沉積在跡線130與132之一部份上。然而，焊料遮罩142並未形成於整合凸塊墊138上。因此，在基板上並沒有用於各凸塊墊之SRO，如同在圖2習知技術中所發現者。在整合凸塊墊138之陣列中、即在相鄰凸塊墊之間，在基板136上間隙地形成不會濕的焊料遮罩補綴144。亦可在晶粒凸塊墊122之陣列中在半導體晶粒10上間隙地形成焊料遮罩補綴。更一般而言，在任何配置中，此焊料遮罩補綴是非常靠近整合凸塊墊而形成，以避免流出至較不溼區域。圖8顯示於整合凸塊墊138上所形成之凸塊150與152，且由焊料遮罩補綴144所限制。

可以使用蒸鍍、電解質電鍍、無電極電鍍、球滴或絲網印刷過程，將導電凸塊材料沉積在晶粒凸塊墊122或整合凸塊墊138上。此凸塊材料可以為鋁(Al)、錫(Sn)、鎳(Ni)、金(Au)、銀(Ag)、鉛(Pb)、鉍(Bi)、銅(Cu)、焊料以及其組合，而具有選擇性的助焊劑溶液。例如，此凸塊材料可以為共晶Sn/Pb、高鉛焊料、或無鉛焊料。使用適當裝附或接合過程，將凸塊材料接合至整合凸塊墊138。在一實施例中，藉由將材料加熱至其熔點以上而使得凸塊材料回焊，以形成球體或凸塊150與152。在一些應用中，此凸塊150與152第二次回焊，以改善至晶粒凸塊墊122與整合凸塊墊138之電性接觸。凸塊亦可以被壓擠接合至晶粒凸塊墊122與整合凸塊墊138。凸塊150與152代表可以形成於整合凸塊墊138上之一種形式互連結構。此互連結構亦可使用柱凸塊、微凸塊、或其他電性互連。

在高路由(routing)密度應用中，令人想要將分隔間距最小化。為了減少在跡線130與132之間距，將凸塊材料回焊，而在整合凸塊墊138周圍並無焊料遮罩。此跡線130與132之間之間隔間距之減少、可以藉由去除用於限制焊料回焊之焊料遮罩、以及在整合凸塊墊周圍相關之SRO而達成，即藉由沒有焊料遮罩，而使得凸塊材料回焊。焊料遮罩142可以形成於跡線130與132以及基板136之一部份上而背向整合凸塊墊138，如同於圖7中所示。然而，焊料遮罩142可以不形成於整合凸塊墊138上。這即是，此被設計與凸塊材料配對之跡線130與132之一部份，在焊料遮罩142中並未形成SRO。

此外，在整合凸塊墊138之陣列中在基板136上間隙地形成焊料遮罩補綴144。此焊料遮罩補綴144為不可濕材料。此焊料遮罩補綴144可以為與焊料遮罩142相同材料，且在相同處理步驟期間塗佈；或可以為與焊料遮罩142不同材料，而在不同處理步驟期間塗佈。焊料遮罩補綴144可以藉由將整合凸塊墊138之陣列中跡線或墊之部份選擇性氧化、電鍍或其他處理而形成。焊料遮罩補綴144限制焊料流至整合凸塊墊138，且防止導電凸塊材料洩漏至相鄰結構。

當凸塊材料以在整合凸塊墊138陣列中間隙地設置之焊料遮罩補綴144回焊時，此濕潤與表面張力造成此凸塊材料被限制與保留於：晶粒凸塊墊122、整合凸塊墊138、以及直接相鄰於跡線130與132之基板136之部份之間之空間中，且實質地在整合凸塊墊138之佔用空間中。

為達成所想要之限制性質，可以在將凸塊材料置於晶粒凸塊墊122或整合凸塊墊138上之前，將凸塊材料浸入於助焊劑溶液中，以選擇性地使得由凸塊材料所接觸區域較跡線130與132周圍區域更濕。由於此助焊劑溶液之可濕性質，此熔化之凸塊材料保持實質上限制於由凸塊墊所界定之區域中。此凸塊材料並不會流至較不可濕區域。在此凸塊材料並不會使得區域較不濕之區域上形成薄氧化層或其他絕緣層。因此，在晶粒凸塊墊122或整合凸塊墊138之周圍並無需焊料遮罩142。

由於在晶粒凸塊墊122或整合凸塊墊138之周圍並未形成SRO，可以更精細間距形成跡線130與132，即可以將跡線130與132設置更靠近相鄰結構，而不會接觸且形成電性短路。假設相同焊料配準(registration)設計規則，則跡線130與132間之間距給定為P=(1.1D+W)/2，D為凸塊150-152之底部直徑，且W為跡線130與132之寬度。在一實施例中，給定100μm之凸塊直徑與20μm之跡線寬度，則此跡線130與132之最小分隔間距為65μm。如同於習知技術中所發現，此凸塊形成使得無需在相鄰開口於最小可溶解SRO之間設置焊料遮罩材料之帶狀(ligament)間隔。

在另一實施例中，在晶粒凸塊墊與整合凸塊墊之間形成複合互連，以達成所想要凸塊材料之限制。在圖9a-9b中，此複合凸塊160具有不可熔部份162與可熔部份164。此不可熔部份162構成較可熔部份164為大之複合凸塊160之部份。將此不可熔部份162固定至半導體晶粒168之接觸墊或互連位置166。此可熔部份164設置在圖9a中基板172上之導線或跡線170上，且與導線170實體接觸用於回焊。如同於圖9b中所示，此可熔部份164由於熱或所施加壓力而在回焊時在導線170周圍崩潰。此不可熔部份162在回焊期間並不會熔化或變形，且保持其原來形式與形狀。可以設計此不可熔部份162之尺寸，以提供半導體晶粒168與基板172間之分隔距離。可以將一塗料例如銅有機可焊保存劑(OSP)塗佈至基板172。將一模製底部材料174沉積在半導體晶粒168與基板172之間，以填滿在晶粒與基板間之間隙。

複合凸塊160之不可熔部份162與可熔部份164是由不同凸塊材料所製成。不可熔部份162可以為金、銅、鎳、高鉛焊料或鉛錫合金。可熔部份164可為錫、無鉛合金、錫銀合金、錫銀銅合金、錫銀銦合金、共晶焊料，或具有銀、銅、或鉛之其他錫合金。

選擇此可熔突塊材料相對於不可熔基底材料之高度或體積，以確保藉由表面張力之限制。在回焊期間，由於焊料遮罩補綴，將可熔基底材料限制在不可熔基底材料之周圍。在回焊期間，此不可熔基底周圍之可熔凸塊材料亦維持晶粒設置。通常，此複合互連之高度小於或等於凸塊之直徑。在一些情形中，此複合互連之高度大於此互連之直徑。在一實施例中，給定此凸塊基底直徑為100μm，此不可熔基底之高度大約45μm，以及此可熔蓋之高度大約為35μm。由於焊料遮罩補綴、且因為此被沉積以形成複合凸塊之凸塊材料之體積，此熔化之凸塊材料實質上保持限制在由凸塊墊所界定之區域中。此複合凸塊包括：不可熔基底與可熔蓋，選擇此複合凸塊，以致於所產生之表面張力足以將凸塊材料實質上保持在凸塊墊之佔用空間中，且防止其流出至不想要之相鄰區域。因此，間隙地形成具有凸塊墊陣列之焊料遮罩補綴，以減少跡線間距且增加路由密度。

在回焊過程期間，將大數目(例如數千)在半導體晶粒168上之複合凸塊160裝附於：基板172之跡線170上之互連位置。一些突塊160可能無法適當地連接至基板172，特別是如果晶粒168翹曲的話。回憶起此複合凸塊160大於跡線170，以所施加適當之力，此在跡線170周圍之可熔部份164變形或突出，且將複合凸塊160機械地鎖定至基板172。此機械互鎖是由於可熔部份164較跡線170為軟之性質所形成。在回焊期間，此在複合凸塊160與基板172間之機械互鎖，將凸塊保持至基板，即此凸塊與基板並不會失去接觸。因此，將複合凸塊160與基板172配對，以減少凸塊連接故障。

在另一實施例中，此在晶粒凸塊墊與整合凸塊墊之間之複合互連是漸漸變尖的。如同於圖10a-10d中所示，此複合凸塊180具有不可熔部份182與可熔部份184。此不可熔部份182構成較可熔部份184為大之複合凸塊180之部份。將此不可熔部份182固定至半導體晶粒188之接觸墊或互連位置186。此可熔部份184設置在基板192上之導線或跡線190上，且與導線190實體接觸用於回焊。此複合凸塊180延著跡線190漸漸變尖，即此複合凸塊具有一鍥形形狀，其沿著跡線190之長度較長，且跨跡線190較窄。此複合凸塊180之漸漸變尖部份是沿著跡線190之長度產生。圖10a中顯示與跡線190共線變窄之漸尖部份。圖10b垂直於圖10a，顯示此鍥形複合凸塊180之較長部份。如同於圖10c與10d中所示，此可熔部份184由於熱或施加壓力，而在回焊時在導線190周圍崩潰。此不可熔部份182在回焊期間並不會熔化或變形，且保持其形式與形狀。可以設計此不可熔部份182之尺寸，以提供半導體晶粒188與基板192間之分隔距離。可以將一塗料例如銅有機可焊保存劑(OSP)塗佈至基板192。將一模製底層材料194沉積在半導體晶粒188與基板192之間，以填滿在晶粒與基板間之間隙。

複合凸塊180之不可熔部份182與可熔部份184是由不同凸塊材料所製成。不可熔部份182可以為金、銅、鎳、高鉛焊料、或鉛錫合金。可熔部份184可為錫、無鉛合金、錫銀合金、錫銀銅合金、錫銀銦合金、共晶焊料，或具有銀、銅、或鉛之其他錫合金。

在回焊過程期間，將大數目(例如數千)在半導體晶粒188上之複合凸塊180裝附於：基板192之跡線190上之互連位置。一些突塊180可能無法適當地連接至基板192，特別是如果晶粒188翹曲的話。回憶起此複合凸塊180大於跡線190，以所施加適當之力，此在跡線190周圍之可熔部份184變形或突出，且將複合凸塊180機械地鎖定至基板192。此機械互鎖是由於可熔部份184較跡線190為軟之性質所形成。在回焊期間，此在複合凸塊180與基板192間之機械互鎖，將凸塊保持至基板，即此凸塊與基板並不會失去接觸。因此，將複合凸塊180與基板192配對，以減少凸塊連接故障。

藉由晶粒與基板間互連所產生任何應力，會造成晶粒之損壞或故障。此晶粒包含低介電常數(k)材料，其容易受到來自熱所產生應力之損壞。此變尖之複合凸塊180可以降低在半導體晶粒188上之互連壓力，且導致對於低介電常數(k)材料較少損壞，以及晶粒較低故障率。

以上已經詳細說明本發明之一或更多個實施例，熟習此技術人士瞭解，可以對於此等實施例作修正與調整，而不會偏離以下申請專利範圍中所設定本發明之範圍。

10．．．半導體晶粒

12．．．凸塊

18．．．凸塊墊

20．．．跡線

26．．．焊料遮罩

28．．．登記開口

30．．．基板

50．．．電性裝置

52．．．印刷電路板(PCB)

54．．．信號跡線

56．．．接線封裝

58．．．覆晶

60．．．球格柵陣列(BGA)

62．．．突起晶片載體(BCC)

64．．．雙內線封裝(DIP)

66．．．平面格柵陣列(LGA)

68．．．多晶片模組(MCM)

70．．．四方形扁平無接腳封裝(QFN)

72．．．小型方塊平面封

74．．．半導體晶粒

76．．．接觸墊

78．．．中間載體

80．．．導線

82．．．接線

84．．．封膠

88．．．半導體晶粒

90．．．載體

92．．．底部填料

94．．．接線

96．．．接觸墊

98．．．接觸墊

100．．．模製複合物

102．．．接觸墊

104．．．凸塊

106．．．中間載體

108．．．主動區域

110．．．凸塊

111．．．凸塊墊

112．．．凸塊

114．．．信號線

115．．．印刷電路板(PCB)

117．．．球體

118．．．導電跡線

120．．．半導體晶粒

122．．．凸塊墊

130．．．跡線

132．．．跡線

136．．．基板

138．．．凸塊墊

139．．．凸塊墊

140．．．凸塊墊

142．．．焊料遮罩

144．．．焊料遮罩補綴

150．．．凸塊

152．．．凸塊

160．．．複合凸塊

162．．．不可熔部份

164．．．可熔部份

166．．．接觸墊

168．．．半導體晶粒

170．．．導線

172．．．基板

174．．．模製底層材料

180．．．複合凸塊

182．．．不可熔部份

184．．．可熔部份

186．．．接觸墊

188．．．半導體晶粒

190．．．跡線

192．．．基板

194．．．模製底層材料

圖1說明在一基板上半導體晶粒與跡線之間所形成傳統互連之橫截面圖；圖2說明經由焊料遮罩開口在跡線上所形成傳統互連之頂視圖；圖3說明一種印刷電路板(PCB)，其具有安裝至其表面之不同形式封裝；圖4a-4d說明安裝至PCB之典範半導體封裝之進一步細節；圖5說明形成於基板上半導體晶粒與跡線間所形成之互連；圖6a-6c說明沿著跡線所形成整合凸塊墊；圖7說明於基板上整合凸塊墊之陣列中所間隙地形成焊料遮罩補綴；圖8說明在回焊期間在整合凸塊墊上所形成之凸塊，其具有由焊料遮罩補綴所限制之凸塊材料；圖9a-9b說明具有不可熔基底與可熔蓋之複合互連；以及圖10a-10d說明具有不可熔基底與可熔蓋之尖細複合互連。

130．．．跡線

132．．．跡線

136．．．基板

138．．．凸塊墊

142．．．焊料遮罩

144．．．焊料遮罩補綴

Claims (15)

1. 一種製造半導體裝置之方法，其包括：提供一半導體晶粒，其包含晶粒凸塊墊之陣列；提供一基板，其包含具有整合凸塊墊的複數個跡線，形成整合凸塊墊之陣列於該基板上；於該等晶粒凸塊墊之陣列或該等整合凸塊墊之陣列內間隙地形成複數個遮罩補綴；在該等整合凸塊墊或該等晶粒凸塊墊上沉積導電凸塊材料；將該半導體晶粒安裝於該基板上，以致於該導電凸塊材料設置在該等晶粒凸塊墊或與該等整合凸塊墊之間；以及將該導電凸塊材料回焊，但在該等整合凸塊墊周圍沒有遮罩，以在該半導體晶粒與該基板之間形成互連，其中，在回焊期間，該等遮罩補綴將該導電凸塊材料限制在該等晶粒凸塊墊或該等整合凸塊墊之佔用空間(footprint)中。
2. 如申請專利範圍第1項之方法，其中該等遮罩補綴包括不可濕材料。
3. 如申請專利範圍第1項之方法，其中該互連包括一不可熔基底與可熔蓋。
4. 如申請專利範圍第1項之方法，其中選擇沉積介於該等晶粒凸塊墊與該等整合凸塊墊之間之該導電凸塊材料之體積，以致一表面張力在回焊期間，維持將該導電凸塊材料實質上限制於該等晶粒凸塊墊或該等整合凸塊墊之佔用 空間中。
5. 如申請專利範圍第1項之方法，其中該跡線之最小分隔間距給定為(1.1D+W)/2，其中，D為該互連之直徑，W為該跡線之寬度。
6. 一種製造半導體裝置之方法，其包括：提供一基板，其包含具有整合凸塊墊的複數個跡線；在該等整合凸塊墊之間形成複數個遮罩補綴；將導電凸塊材料沉積在該等整合凸塊墊上；以及將該導電凸塊材料回焊，但在該等整合凸塊墊周圍並無遮罩，以形成互連，其中，在回焊期間，該等遮罩補綴將該導電凸塊材料限制在該等整合凸塊墊之佔用空間中。
7. 如申請專利範圍第6項之方法，其中該等遮罩補綴包括不可濕材料。
8. 如申請專利範圍第6項之方法，更包括：將該導電凸塊材料浸於一助焊劑溶液中，以增加可濕度。
9. 如申請專利範圍第6項之方法，其中該互連包括一不可熔基底與可熔蓋。
10. 如申請專利範圍第6項之方法，其中選擇沉積在該等整合凸塊墊上之該導電凸塊材料之體積，以致一表面張力在回焊期間，維持將該導電凸塊材料實質上限制於該等整合凸塊墊之佔用空間中。
11. 如申請專利範圍第6項之方法，其中該互連之高度等於或小於該互連之直徑。
12. 一種半導體裝置，其包括： 一半導體晶粒，其包含複數個第一凸塊墊；一基板，其包括含有第二凸塊墊的複數個跡線；複數個遮罩補綴，形成於該等第二凸塊墊之間；以及藉由一表面張力，在該等複數個第一凸塊墊中的一者與該等第二凸塊墊之間保持互連。
13. 如申請專利範圍第12項之半導體裝置，其中該等遮罩補綴包括不可濕材料。
14. 如申請專利範圍第12項之半導體裝置，其中該互連包括一不可熔基底與可熔蓋。
15. 如申請專利範圍第12項之半導體裝置，其中該等遮罩補綴間隙地形成在該等第二凸塊墊的陣列內。