[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

TWI480948B - 用於電漿處理室之選擇性預塗佈的方法及設備 - Google Patents

用於電漿處理室之選擇性預塗佈的方法及設備 Download PDF

Info

Publication number
TWI480948B
TWI480948B TW096107228A TW96107228A TWI480948B TW I480948 B TWI480948 B TW I480948B TW 096107228 A TW096107228 A TW 096107228A TW 96107228 A TW96107228 A TW 96107228A TW I480948 B TWI480948 B TW I480948B
Authority
TW
Taiwan
Prior art keywords
plasma
coating
processing system
plasma processing
layer
Prior art date
Application number
TW096107228A
Other languages
English (en)
Other versions
TW200739722A (en
Inventor
Andreas Fischer
Original Assignee
Lam Res Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Res Corp filed Critical Lam Res Corp
Publication of TW200739722A publication Critical patent/TW200739722A/zh
Application granted granted Critical
Publication of TWI480948B publication Critical patent/TWI480948B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H01J37/32642—Focus rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4404—Coatings or surface treatment on the inside of the reaction chamber or on parts thereof
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C23C16/509—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges using internal electrodes
    • C23C16/5096—Flat-bed apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Plasma Technology (AREA)
  • Drying Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)

Description

用於電漿處理室之選擇性預塗佈的方法及設備
本發明大體上係有關於基材製造技術，特別是選擇性地預塗佈一電漿處理室的方法與設備。
在基材，譬如半導體基材或玻璃板(如使用在平板顯示器製造中的玻璃板)的處理中，電漿是經常被使用到。因為基材處理中的一部分處理是在一電漿室內實施，所以基材被分割成為複數的晶粒或矩形區域，每一矩形區域都將變成為一積體電路。該基材然後在一連串的處理步驟中被處理，在這一連串的處理中物質被選擇性地去除掉(蝕刻)及被沉積(沉積)用以在基材上形成電子構件。
為了將電漿處理最佳化，在該電漿室內的許多表面被進一步建造有抗電漿物質(如，矽，碳化矽，氮化矽，石英等等)，其可在不增加會影響到基材的污染的前題下讓表面磨損減至最小。然而，持續地曝露在電漿鞘中仍會被蝕刻掉且保護物質最終將會被消除掉，而這通常會造成表面微粒污染並進而降低基材的良率。
大體上，電漿鞘會將帶電粒子(如，離子等等)從電漿邊緣加速用以撞擊在該電漿室內的表面。最終，處理室的表面會被腐蝕且需要被更換用以確保電漿處理的長期穩定。因此，依據化學物，處理壓力，及用來產生該電漿所需的功率，會有大量的操作成本及停機時間會被加到該基材製程上。
有鑑於以上所述，對於選擇性預塗佈一電漿處理室的方法及設備存在者需求。
在一實施例中，本發明係有關於一種用來選擇性地預塗佈一包括一室壁之電漿處理室的設備。該設備包含一第一組RF電極，該第一組RF電極被建構來激發一第一預塗佈電漿，該第一組RF電極界定一第一電漿室區域。該設備亦包含一第一組限制環其被設置在該第一組RF電極的周圍；及一第二組限制環其被設置在該第一組限制環與該室壁之間。該設備進一步包含一氣體輸送系統其被建構來在一第一預塗佈氣體被輸送且該第一組RF電極被充電時，施用一第一預塗佈層於該第一電漿區域。該設備亦包含一氣體輸送系統其被建構來在一第二預塗佈氣體被輸送且該第二組RF電極被充電時，施用一第二預塗佈層於該第二電漿區域。
在一實施例中，本發明係有關於一種用來選擇性地預塗佈一包括一室壁之電漿處理室的設備。該設備包含一第一組RF電極，該第一組RF電極被建構來激發一第一預塗佈電漿，該第一組RF電極界定一第一電漿室區域。該設備亦包含一第二組RF電極，該第二組RF電極被建構來激發一第二預塗佈電漿，該第二組RF電極界定一第二電漿室區域。該設備更包含一第一組限制環其被設置在該第一組RF電極與該第二組RF電極之間；及一第二組限制環其被設置在該第二組限制環與該室壁之間。該設備亦包含一氣體輸送系統其被建構來在一第一預塗佈氣體被輸送且該第一組RF電極被充電時，預塗佈該第一電漿區域。該氣體輸送系統更被建構來在該第二預塗佈氣體被輸送且該第二組RF電極被充電時，預塗佈該第二電漿區域。
在一實施例中，本發明係有關於一種用來選擇性地預塗佈一包括一室壁之電漿處理室的方法。該方法包括建構一第一組RF電極用來激發一第一預塗佈電漿，該第一組RF電極界定一第一電漿室區域。該方法亦包含建構一第一組限制環於該第一組RF電極的周圍，及建構一第二組限制環於該第一組限制環與該室壁之間。該方法更包含建構一氣體輸送系統用來在一第一預塗佈氣體被輸送且該第一組RF電極被充電時，施用一第一預塗佈層於該第一電漿區域。
本發明的這些及其它特徵將配合附圖於下面的本發明詳細說明中加以描述。
本發明現將參照示於附圖中之一些實施例來加以詳細說明。在下面的說明中，許多特定的細節被提出用以提供對本發明的一完整的瞭解。然而，對熟習此技藝者而言很明顯的是，本發明可在沒有這些特定細節的一部分或全部的情形下被實施。在其它的例子中，為了不讓本發明的實質被不必要地混淆，習知的處理步驟及或結構沒有被詳細地說明。
本案發明人相信電漿表面損害，以及電漿室內的污染可藉由首先實質上的隔離，然後用一最佳化的預塗佈物質選擇性的預塗佈一組表面來加以降低。大體上，最佳的預塗佈物質包括在曝露於電漿下會變成易揮發的物質(如，矽，非晶型矽，氮化矽，二氧化矽，碳化矽，碳氫化合物氣體，C4 F6 ，C4 F8 ，CH3 F等等)。
在一實施例中，一預塗層佈可被加在連續的基材的電漿處理之間。在一實施例中，在每一區域中之一預沉積層的厚度應厚到足以承受至少一基材的後續蝕刻。在一實施例中，在每一區域中之一預沉積層的厚度應厚到足以承受數個基材的後續蝕刻，譬如在蝕刻一基材匣盒時。在一實施例中，複數層的預沉積層被沉積在每一區域中。在一實施例中，在完成一蝕刻循環之後，所有被預塗佈的層可在一乾燥的清潔步驟中被去除掉，使得預塗佈可重新再開始。
例如，一被電容地耦合的電漿源之上接地電極可以被建構成已具有一層矽的保護層，其保護底下的接地表面(如單晶矽或鋁等等)不受電漿處理的影響。因此，在蝕刻該基材之前用一可以與該矽保護層相容的物質(如，矽，非晶型矽，氮化矽，二氧化矽，碳化矽等等)來預塗佈該接地電極可大幅地降低污染並延長該上接地電極的操作壽命。
在另一例子中，一電感地耦合的電漿源的下接地電極可以被建構成已具有一層石英的保護套，其保護底下的接地表面(如，鋁等等)不受電漿處理的影響。因此，在蝕刻該基材之前用一可以與該石英相容的物質(如，碳氫化合物等等)來預塗佈該石英可大幅地降低污染並延長該石英套的操作壽命。
在一實施例中，該電漿室包含複數個同心的限制環組，每一限制環組都具有不同的直徑。藉由升起或降低一特定的限制環組，一適當的預塗佈電漿可與該電漿室的一特定區域隔離開來。
在一實施例中，用來蝕刻該基材的電漿為一差別電漿(differential plasma)。亦即，該電漿是用複數的能量來源所維持的。例如，在一介電質蝕刻系統中，一主要是用來控制離子能量之電容地耦合的電漿源，及一主要是用來控制電漿密度之電感地耦合的電漿源可被結合，用以在徑向電漿一致性及徑向蝕刻一致性下蝕刻一基材。
大體上，該電容地耦合的電漿源可被建構有一組被設置在該基材的中心上方及底下的電極板(如，被充電的電極，被接地的電極等等)。典型地，該被充電的電極亦被建構來作為靜電夾頭(節頭)，一基材在電漿處理期間被放置在該夾頭上。相同地，該接地的電極典型地被建構來作為一蓮蓬頭。
一電感地耦合的電漿源可被建構有一組感應線圈及一位在該基材的周邊的上方及底下的接地環。在一實施例中，一內限制環組被放置在該電感地耦合的電漿源與該電容地耦合的電漿源之間，及一外限制環其被設置在該電感地耦合的電漿源與一電漿室壁之間。
現參照圖1，其顯示依據本發明的一實施例之具有雙組限制環之差別電漿處理室(differential plasma processing chamber)之部分剖面圖的簡化圖。大體上，為了要維持該差別電漿，一電容地耦合的電漿(CCP)源被建構來控制離子能量，及一電感地耦合的電漿(ICP)源被建構來控制電漿密度。
一典型的CCP源結構一般都包含兩個被分開一小段距離的電極，且以一種類似在一電子電路中的電容器的方式操作。一第一被充電的電極102典型地被建構成為一夾頭。此外，一第二接地的電極108典型地被建構成為一蓮蓬頭組件106的一部分，該蓮蓬頭組件通常包含一矽之有穿孔的保護層其可容許來自一氣體分配系統(未示出)之電漿氣體通過並進入到該電漿室中。又，一基材104通常被放置成邊緣環120在夾頭/通電的電極102上。
相同地，一典型的ICP源結構通常包含一組感應線圈112及一接地環116。該組感應線圈112典型地被建構來經由一石英窗口113將射頻輻射至該電漿氣體中，該石英窗口提供對於被產生的電漿(未示出)的保護罩。相同地，接地環116亦被建構有一保護石英層，且典型地被放置在該基材104的周邊的底下。被產生的RF波可實質上穿透該石英。此外，典型地被耦接至該CCP源及該ICP源的是一匹配網絡(未示出)，其償試要將每一RF產生器的阻抗與部分由該電漿形成的負荷的阻抗相匹配。
此外，一內限制環組118可被放置在該CCP源與該ICP源之間，且可進一步如所需要地被升高及降低用以將電漿與該電漿室的特定區域隔開來或將電漿傳送至該等特定區域。例如，當該內限制環組118被放置在上面的位置且該CCP源及/或該ICP源正在對一組電漿氣體充能時，所得到的電漿會延伸橫越該基材104朝向外限制環組114。
相反地，當該內限制環組118被放置在下面的位置(未示出)且該CCP源及/或該ICP源正在對一組電漿氣體充能時，電漿會被限制在由該內限制環組118的直徑所界定的區域內。
然而，當該內及外限制環組118及114都被放置在下面的位置(未示出)且該ICP源正在對一組電漿氣體充能時，電漿會被限制在由該內限制環組118及該外限制環組114兩者所界定的區域(如，環形圈(toroid))內。
或者，當該內及外限制環組118及114都被放置在下面的位置(未示出)且該CCP源及該ICP源兩者都在對一組電漿氣體充能時，一第一電漿會被限制在由該內限制環組的直徑所界定的區域內，及一第二電漿則會被限制在由該內限制環組118與該外限制環組114兩者所界定的區域內。
典型地，每一限制環組都被建構成一系列之石英環，它們藉由共同使用一凸輪環而被放置成環繞一基材的水平周邊，且進一步被設置成以不同的距離沿著垂直軸被放在基材的上方。大體上，每一限制環的厚度以及介於任兩個環之間的間距大小都被建構成可讓特定的電漿處理最佳化並控制該電漿內的壓力。在一些結構中，該等限制環的厚度於直徑都彼此不相同。例如，一在垂直軸上被放置的較靠近一基材的限制環其直徑小於離該基材較遠的限制環的直徑。
現參照圖2，其顯示依據本發明之圖1的實施例的一差別電漿處理室的簡化圖，其中一在一ICP線圈底下的區域被用一組碳氫化合物或用二氧化矽預塗佈。如之前所述，感應線圈112與接地環116兩者都受到一組石英表面所保護而不受一電漿的影響。在一有利的方式中，在處理一基材之前，這些石英表面的絕大部分可用一碳氫化合物層或二氧化矽層來預塗佈，使得是該預塗佈的碳氫化合物層或二氧化矽層，而不是底下的石英表面，在電漿處理期間被蝕刻。在一實施例中，該碳氫化合物層或二氧化矽層的厚度約1.5微米。
一碳氫化合物它常是一鐵氟龍(Teflon)類的物質其可被化學地保示為Cx Hy Fz ，其中x為一大於0的整數，y及z為大於或等於0的整數(如，C4 F6 ，C4 F8 ，CH3 F等等)。石英為氧化矽且可被化學地表示為SiO2 。該鐵氟龍(Teflon)類的物質或二氧化矽預塗層典型地係透過凡得瓦力(Van－der Waals force)而被物理地結合至該石英表面上；在該塗層與該石英之間不需要有化學反應發生。
在一種預塗佈該石英表面的方法中，內及外限制環組118及114都被降低。一碳氫氣體然後經由該蓮蓬頭106被送入到該差別電漿處理室內，且滲入到一由該內限制環組118與該外限制環組114兩者所界定的通道(channel)220中。在一實施例中，碳氫化合物為氟化的碳氫化合物氣體。該組感應線圈112然後被充電，造成該碳氫化合物預塗層被沉積在石英表面上。典型地，一覆蓋或空白基材124被放置在已充電的電極102上用以在預塗佈處理期間保護該電極。
現參照圖3，其顯示依據本發明的一實施例之圖2的差別電漿處理室的簡化圖，其中一蓮蓬頭被塗佈了一包含矽的物質。如之前所述，該蓮蓬頭組件106用一可容許來自一氣體分配系統(未示出)之電漿氣體通過並進入到該電漿室中之矽的有穿孔的保護層來保護接地的電極108。在一實施例中，該矽預塗佈層的厚度約4.0微米。
在一有利的方式中，在處理一基材之前，該蓮蓬頭的絕大部分可用一含矽的物質(如，矽，氮化矽，碳化矽等等)來預塗佈。在一實施例中，該包含矽的物質為非晶型矽。大體上，非晶型矽可藉由使用一電子放電而從矽烷氣體中沉積得到。大體上，被沉積的非晶型矽可充分地黏著在底下之該蓮蓬頭的單晶矽上因為每一層原子之間的晶格相當地接近。
在一種預塗佈該蓮蓬頭的方法中，內及外限制環組118及114都被降低。一含有矽的氣體然後經由該蓮蓬頭106被送入到該差別電漿處理室內的一區域122中。該組感應線圈112然後被充電，造成該碳氫化合物預塗層被沉積在蓮蓬頭上。典型地，一覆蓋或空白基材124被放置在已充電的電極102上用以在預塗佈處理期間保護該電極。
現參照圖4，其顯示依據本發明的一實施例之圖3的差別電漿處理室的簡化圖，其中一基材於該處理室內被蝕刻。例如，在一Lam Research 2300 Exelan Flex電漿處理系統中，一共同的蝕刻處方是2000W(27MHz)/3000W(2MHz)，300sccm氬，20sccm C4 F8 ，20sccm氧氣，45 mTorr。如之前提到的，一大部分的蓮蓬頭106，石英窗口113，及接地的環116都被預塗佈，使得這些表面在蝕刻處理期間都被保護。大體上，該內限制環組118可位在升高起來的位置用以讓該差別電漿24延伸橫越基材104朝向外限制環114。例如，一基材可如一雙鑲嵌處理的一部分般地被蝕刻，在該處理中介電質層被一填充於一通孔(via)中的導電插塞電性地連接。
現參照圖5，其顯示依據本發明之用來選擇性地預塗佈一具有一室壁之電漿處理室的方法之簡化的步驟方塊圖。一開始，在步驟502，一第一組RF電極被建構來激發一第一預塗佈電漿，該第一組RF電極界定一第一電漿室區域。接下來在步驟504，一第一組限制環被建構在該第一組RF電極的周圍。然後在步驟506，一第二組限制環被建構在該第一組限制環與該室壁之間。
在一實施例中，一第二組RF電極亦被建構在該第一組限制環與該第二組限制環之間。在一實施例中，該第二組RF電極被建構來激發一第二預塗佈電漿，該第二組RF電極界定一第二電漿室區域。
最後在步驟508，一氣體輸送系統被建構來在一第一預塗佈氣體被輸送及該第一組RF電極被充電時施用一第一預塗佈層至該第一電漿區。例如，該第一預塗佈氣體可包含矽，非晶型矽，氮化矽，碳化矽中的一者。在一實施例中，該氣體輸送系統被建構來在一第二預塗佈氣體被輸送且該第二組RF電極被充電時施用一第二預塗佈層至該第二電漿區。
在一實施例中，該第一組RF電極被電容地耦合，且該第二組RF電極被電感地耦合。在一實施例中，該第一組RF電極被電感地耦合，且該第二組RF電極被電容地耦合。在一實施例中，該第一RF電極與該第二組RF電極兩者都被電容地耦合。在一實施例中，該第一RF電極與該第二組RF電極兩者都被電感地耦合。在一實施例中，該第一組限制環與該第二組限制環中的至少一者被建構成設可移動的。
雖然本發明已參照數個較佳實施例加以說明，但仍有落在本發明的範圍內之交換，變更及等效物存在。例如，雖然本發明已用得自Lam Research公司的電漿處理系統(如，ExelanTM ，ExelanTM HP，ExelanTM HPT，Exelan FlexTM ，VersysTM Star等等)來加以描述，但其它的電漿處理系統亦可被使用。本發明亦可與不同直徑的基材一起使用(如，200公釐，300公釐)等等)。而且，包含氧之外的氣體之光阻電漿蝕刻劑亦可被使用。應被瞭解的是，有許多不同的方式來實施本發明的方法。
本發明的優點包括用來選擇性地預塗佈一電漿處理室的方法與設備。其它的優點包括保護在該電漿室內的表面，將污染減至最小，簡化製程，及改善基材良率。
在揭示了本發明的示範性實施例與最佳模式之後，可在保留本發明之由下面的申請專利範圍所界定之目的與精神之下對所揭示的實施例作出變化及修改。
102．．．第一充電的電極
104．．．基材
106．．．蓮蓬頭組件
108．．．第二接地電極
112．．．感應線圈
113．．．石英窗口
116．．．接地環
120．．．邊緣環
118．．．內限制環
114．．．外限制環
124．．．覆蓋(空白)基材
在附圖中以舉例的方式而非限制的方式顯示出本發明，在附圖中相同的標號被用來標示類似的元件，其中：圖1顯示依據本發明的一實施例之具有雙組限制環之差別電漿處理室(differential plasma processing chamber)的簡化圖；圖2顯示依據本發明的一實施例之一差別電漿處理室的簡化圖，其中一在一ICP線圈底下的區域被用一組碳氫化合物預塗佈；圖3顯示依據本發明的一實施例之圖2的差別電漿處理室的簡化圖，其中一蓮蓬頭被用一包含矽的物質預塗佈；圖4顯示依據本發明的一實施例之圖3的差別電漿處理室的簡化圖，其中一基材於該處理室內被蝕刻；及圖5顯示依據本發明之用來選擇性地預塗佈一具有一室壁之電漿處理室的方法之簡化的步驟方塊圖。
102．．．第一充電的電極
104．．．基材
106．．．蓮蓬頭組件
108．．．第二接地電極
112．．．感應線圈
113．．．石英窗口
114．．．外限制環
116．．．接地環
118．．．內限制環
120．．．邊緣環

Claims (28)

  1. 一種電漿處理系統，包含：一第一限制環組，其可活動到至少一第一位置及一第二位置；一蓮蓬頭組件，用於對該電漿處理系統提供氣體以執行電漿處理，當該第一限制環組係在該第二位置時該第一限制環組圍繞該蓮蓬頭組件；一第二限制環組，該第二限制環組在該第一限制環組在該第一位置時圍繞該第一限制環組；及輻射射頻能量的一組感應線圈，和協助接地的一接地環，其中該第一限制環組被建構來在該第一限制環組在該第一位置時界定一第一區域，該第一區域係與該電漿處理系統的一第一部分相關聯，該第一限制環組及該第二限制環組被建構來在該第一限制環組在該第一位置時界定一第二區域於該第一限制環組與該第二限制環組之間，及該第二區域係與該電漿處理系統的一第二部分相關聯，其中該第二區域係介於該組感應線圈與該接地環之間。
  2. 如申請專利範圍第1項之電漿處理系統，其中該第一位置低於該第二位置。
  3. 如申請專利範圍第1項之電漿處理系統，其中該電漿處理系統的該第一部份包含一第一塗層，且其中該電漿 處理系統的該第二部分包含一第二塗層，該第二塗層係不同於該第一塗層。
  4. 如申請專利範圍第3項之電漿處理系統，其中該第二塗層係由碳氫化合物材料形成。
  5. 如申請專利範圍第1項之電漿處理系統，其中該第一限制環組與該第二限制環組是同心的。
  6. 如申請專利範圍第1項之電漿處理系統，其中該電漿處理系統的第一部分與該電漿系統的第二部分中的至少一者包括一電極，一蓮蓬頭，一感應線圈，及一接地環的至少一者。
  7. 如申請專利範圍第1項之電漿處理系統，其中該電漿系統的第一部分包括一電極及一蓮蓬頭的至少一者。
  8. 如申請專利範圍第1項之電漿處理系統，其中該電漿系統的第二部分包括至少一接地環。
  9. 如申請專利範圍第1項之電漿處理系統，其中該電漿處理系統的該第一部份與該第二部分的至少一者包括一矽層，一碳氫層，一二氧化矽層，一非晶型矽層，一氮化矽層，及一碳化矽層的至少一者。
  10. 如申請專利範圍第1項之電漿處理系統，其中該電漿處理系統的該第一部份包含一第一塗層，該第一塗層包括一矽層。
  11. 如申請專利範圍第10項之電漿處理系統，其中該第一塗層具有一大於或等於4.0微米的厚度。
  12. 如申請專利範圍第10項之電漿處理系統，其中該 電漿處理系統的該第二部分包含一第二塗層，該第二塗層包括一碳氫層及一二氧化矽層的至少一者。
  13. 如申請專利範圍第12項之電漿處理系統，其中該第二塗層具有一大於或等於1.5微米的厚度。
  14. 如申請專利範圍第1項之電漿處理系統，其中該電漿處理系統的該第一部份包含一第一塗層，該電漿處理系統的該第二部分包含一第二塗層，該第一塗層與該第二塗層的至少一者被一或多個凡得瓦力(Van-der Waals force)黏結到該電漿處理系統的第一部分與該電漿系統的第二部分中的至少一者的一表面上。
  15. 如申請專利範圍第1項之電漿處理系統，更包含一電容耦合電漿源及一電感耦合電漿源。
  16. 一種在一電漿系統中處理一基材的方法，該方法包含：設置一第一限制環組於一第一位置上，使得該第一限制環組界定一第一區域；使用在該第一區域中之一第一電漿來沉積一第一塗層於該電漿處理系統的一第一部分上，該第一區域是由在該第一位置處的該第一限制環組所界定的；設置一第二限制環組於一位置上，使得當該第一限制環組在該第一位置時，該第一限制環組係插設於該第一區域與該第二限制環組之間，以及設置該第二限制環組，使得該第二限制環組圍繞在該第一位置的該第一限制環組；使用在一第二區域中之一第二電漿來沉積一第二塗層 於該電漿處理系統的一第二部分上，該第二區域是介於在該第一位置處的該第一限制環組與該第二限制環組之間；在該第一限制環組被設置在一第二位置時用一第三電漿來處理該基材；及其中，該第一塗層係使用該第一電漿形成，而該第一電漿係使用在該第一區域點燃的一點燃的含矽材料加以形成；且其中，該第二塗層係使用該第二電漿形成，而該第二電漿係使用在該第二區域點燃的一點燃的含碳氫化合物材料加以形成。
  17. 如申請專利範圍第16項之方法，其中沉積該第一塗層及沉積該第二塗層的至少一者包括將一空白基材(dummy substrate)放在該電漿處理室的一電極上。
  18. 如申請專利範圍第16項之方法，其中該第一塗層及該第二塗層被建構成在該基材於該電漿處理系統中被處理時被該第三電漿蝕刻。
  19. 如申請專利範圍第16項之方法，其中該電漿處理系統的第一部分與該電漿系統的第二部分的至少一者包括一電極，一蓮蓬頭，一感應線圈，及一接地環的至少一者。
  20. 如申請專利範圍第16項之方法，其中該電漿系統的第一部分包括一電極及一蓮蓬頭的至少一者。
  21. 如申請專利範圍第16項之方法，其中該電漿系統的第二部分包括一感應線圈及一接地環的至少一者。
  22. 如申請專利範圍第16項之方法，其中該第一塗層與該第二塗層的至少一者包括一矽層，一碳氫層，一二氧化矽層，一非晶型矽層，一氮化矽層，及一碳化矽層的至少一者。
  23. 如申請專利範圍第16項之方法，其中該第一塗層包括一矽層。
  24. 如申請專利範圍第16項之方法，其中該第一塗層具有一大於或等於4.0微米的厚度。
  25. 如申請專利範圍第16項之方法，其中該第二塗層包括一碳氫層及一二氧化矽層的至少一者。
  26. 如申請專利範圍第16項之方法，其中該第二塗層具有一大於或等於1.5微米的厚度。
  27. 如申請專利範圍第16項之方法，其中該第一塗層與該第二塗層的至少一者被一或多個凡得瓦力(Van-der Waals force)黏結到該電漿處理系統的第一部分與該電漿系統的第二部分的至少一者的一表面上。
  28. 如申請專利範圍第16項之方法，其中該第一電漿係使用一電容地耦合的電漿源來產生的，及該第二電漿係使用一電感地耦合的電漿源來產生的。
TW096107228A 2006-03-03 2007-03-02 用於電漿處理室之選擇性預塗佈的方法及設備 TWI480948B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/367,290 US7578258B2 (en) 2006-03-03 2006-03-03 Methods and apparatus for selective pre-coating of a plasma processing chamber

Publications (2)

Publication Number Publication Date
TW200739722A TW200739722A (en) 2007-10-16
TWI480948B true TWI480948B (zh) 2015-04-11

Family

ID=38470383

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096107228A TWI480948B (zh) 2006-03-03 2007-03-02 用於電漿處理室之選擇性預塗佈的方法及設備

Country Status (6)

Country Link
US (2) US7578258B2 (zh)
JP (1) JP5028430B2 (zh)
KR (1) KR101336479B1 (zh)
CN (1) CN101395702B (zh)
TW (1) TWI480948B (zh)
WO (1) WO2007120994A2 (zh)

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7578258B2 (en) * 2006-03-03 2009-08-25 Lam Research Corporation Methods and apparatus for selective pre-coating of a plasma processing chamber
US7824519B2 (en) * 2007-05-18 2010-11-02 Lam Research Corporation Variable volume plasma processing chamber and associated methods
KR101625516B1 (ko) * 2008-02-08 2016-05-30 램 리써치 코포레이션 플라즈마 프로세싱 장치 및 플라즈마 프로세싱 장치에서 반도체 기판을 처리하는 방법
US20090286397A1 (en) * 2008-05-15 2009-11-19 Lam Research Corporation Selective inductive double patterning
US20100098875A1 (en) * 2008-10-17 2010-04-22 Andreas Fischer Pre-coating and wafer-less auto-cleaning system and method
US8627783B2 (en) * 2008-12-19 2014-01-14 Lam Research Corporation Combined wafer area pressure control and plasma confinement assembly
US8869741B2 (en) * 2008-12-19 2014-10-28 Lam Research Corporation Methods and apparatus for dual confinement and ultra-high pressure in an adjustable gap plasma chamber
US8540844B2 (en) * 2008-12-19 2013-09-24 Lam Research Corporation Plasma confinement structures in plasma processing systems
JP2011151263A (ja) * 2010-01-22 2011-08-04 Tokyo Electron Ltd エッチング方法、エッチング装置及びリング部材
US9543123B2 (en) * 2011-03-31 2017-01-10 Tokyo Electronics Limited Plasma processing apparatus and plasma generation antenna
US8900403B2 (en) 2011-05-10 2014-12-02 Lam Research Corporation Semiconductor processing system having multiple decoupled plasma sources
US9177756B2 (en) * 2011-04-11 2015-11-03 Lam Research Corporation E-beam enhanced decoupled source for semiconductor processing
US9679751B2 (en) 2012-03-15 2017-06-13 Lam Research Corporation Chamber filler kit for plasma etch chamber useful for fast gas switching
US9287147B2 (en) * 2013-03-14 2016-03-15 Applied Materials, Inc. Substrate support with advanced edge control provisions
US9245761B2 (en) 2013-04-05 2016-01-26 Lam Research Corporation Internal plasma grid for semiconductor fabrication
US9147581B2 (en) 2013-07-11 2015-09-29 Lam Research Corporation Dual chamber plasma etcher with ion accelerator
JP6360770B2 (ja) * 2014-06-02 2018-07-18 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
JP6544902B2 (ja) * 2014-09-18 2019-07-17 東京エレクトロン株式会社 プラズマ処理装置
JP6298391B2 (ja) * 2014-10-07 2018-03-20 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
US10658222B2 (en) 2015-01-16 2020-05-19 Lam Research Corporation Moveable edge coupling ring for edge process control during semiconductor wafer processing
US10957561B2 (en) 2015-07-30 2021-03-23 Lam Research Corporation Gas delivery system
KR101817217B1 (ko) * 2015-11-17 2018-01-12 세메스 주식회사 척핀, 척핀 제조 방법 및 기판 처리 장치
US10825659B2 (en) 2016-01-07 2020-11-03 Lam Research Corporation Substrate processing chamber including multiple gas injection points and dual injector
US10109464B2 (en) * 2016-01-11 2018-10-23 Applied Materials, Inc. Minimization of ring erosion during plasma processes
US10651015B2 (en) 2016-02-12 2020-05-12 Lam Research Corporation Variable depth edge ring for etch uniformity control
US10699878B2 (en) 2016-02-12 2020-06-30 Lam Research Corporation Chamber member of a plasma source and pedestal with radially outward positioned lift pins for translation of a substrate c-ring
US20170278679A1 (en) * 2016-03-24 2017-09-28 Lam Research Corporation Method and apparatus for controlling process within wafer uniformity
US10410832B2 (en) 2016-08-19 2019-09-10 Lam Research Corporation Control of on-wafer CD uniformity with movable edge ring and gas injection adjustment
US9824884B1 (en) * 2016-10-06 2017-11-21 Lam Research Corporation Method for depositing metals free ald silicon nitride films using halide-based precursors
US10504720B2 (en) * 2016-11-29 2019-12-10 Taiwan Semiconductor Manufacturing Company, Ltd. Etching using chamber with top plate formed of non-oxygen containing material
US10224224B2 (en) 2017-03-10 2019-03-05 Micromaterials, LLC High pressure wafer processing systems and related methods
JP6779165B2 (ja) 2017-03-29 2020-11-04 東京エレクトロン株式会社 金属汚染防止方法及び成膜装置
US10622214B2 (en) 2017-05-25 2020-04-14 Applied Materials, Inc. Tungsten defluorination by high pressure treatment
US10847360B2 (en) 2017-05-25 2020-11-24 Applied Materials, Inc. High pressure treatment of silicon nitride film
KR102574914B1 (ko) 2017-06-02 2023-09-04 어플라이드 머티어리얼스, 인코포레이티드 보론 카바이드 하드마스크의 건식 스트리핑
KR102405723B1 (ko) 2017-08-18 2022-06-07 어플라이드 머티어리얼스, 인코포레이티드 고압 및 고온 어닐링 챔버
US10276411B2 (en) 2017-08-18 2019-04-30 Applied Materials, Inc. High pressure and high temperature anneal chamber
WO2019055415A1 (en) 2017-09-12 2019-03-21 Applied Materials, Inc. APPARATUS AND METHODS FOR MANUFACTURING SEMICONDUCTOR STRUCTURES USING A PROTECTIVE BARRIER LAYER
US10643867B2 (en) 2017-11-03 2020-05-05 Applied Materials, Inc. Annealing system and method
CN117936420A (zh) 2017-11-11 2024-04-26 微材料有限责任公司 用于高压处理腔室的气体输送系统
WO2019099125A1 (en) 2017-11-16 2019-05-23 Applied Materials, Inc. High pressure steam anneal processing apparatus
KR20200075892A (ko) 2017-11-17 2020-06-26 어플라이드 머티어리얼스, 인코포레이티드 고압 처리 시스템을 위한 컨덴서 시스템
SG11202006867QA (en) 2018-01-24 2020-08-28 Applied Materials Inc Seam healing using high pressure anneal
JP7239598B2 (ja) 2018-03-09 2023-03-14 アプライド マテリアルズ インコーポレイテッド 金属含有材料の高圧アニーリングプロセス
US10714331B2 (en) 2018-04-04 2020-07-14 Applied Materials, Inc. Method to fabricate thermally stable low K-FinFET spacer
JP6910319B2 (ja) * 2018-04-23 2021-07-28 東京エレクトロン株式会社 有機領域をエッチングする方法
JP6920244B2 (ja) * 2018-04-23 2021-08-18 東京エレクトロン株式会社 プラズマ処理方法
US10950429B2 (en) 2018-05-08 2021-03-16 Applied Materials, Inc. Methods of forming amorphous carbon hard mask layers and hard mask layers formed therefrom
US10566188B2 (en) 2018-05-17 2020-02-18 Applied Materials, Inc. Method to improve film stability
US10704141B2 (en) * 2018-06-01 2020-07-07 Applied Materials, Inc. In-situ CVD and ALD coating of chamber to control metal contamination
US10748783B2 (en) 2018-07-25 2020-08-18 Applied Materials, Inc. Gas delivery module
US10675581B2 (en) 2018-08-06 2020-06-09 Applied Materials, Inc. Gas abatement apparatus
KR102528076B1 (ko) 2018-10-30 2023-05-03 어플라이드 머티어리얼스, 인코포레이티드 반도체 응용들을 위한 구조를 식각하기 위한 방법들
SG11202103763QA (en) 2018-11-16 2021-05-28 Applied Materials Inc Film deposition using enhanced diffusion process
WO2020117462A1 (en) 2018-12-07 2020-06-11 Applied Materials, Inc. Semiconductor processing system
CN111586957B (zh) * 2019-02-19 2021-05-04 大连理工大学 一种容性耦合等离子体放电装置
JP7190938B2 (ja) * 2019-02-27 2022-12-16 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
JP7357513B2 (ja) * 2019-11-12 2023-10-06 東京エレクトロン株式会社 プラズマ処理装置
US11901222B2 (en) 2020-02-17 2024-02-13 Applied Materials, Inc. Multi-step process for flowable gap-fill film
WO2023154115A1 (en) * 2022-02-09 2023-08-17 Lam Research Corporation Etch uniformity improvement in radical etch using confinement ring

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW544721B (en) * 1999-09-23 2003-08-01 Lam Res Corp Gas distribution apparatus for semiconductor processing
TW550645B (en) * 2001-06-29 2003-09-01 Lam Res Corp Configurable plasma volume etch chamber
TW200305354A (en) * 2002-02-14 2003-10-16 Lam Res Corp A plasma processing apparatus and method for confining an rf plasma under very high gas flow and RF power density conditions
US20050263070A1 (en) * 2004-05-25 2005-12-01 Tokyo Electron Limited Pressure control and plasma confinement in a plasma processing chamber
US20060011138A1 (en) * 2004-07-13 2006-01-19 Samsung Electronics Co., Ltd. Apparatus for fabricating semiconductor device using plasma

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5952060A (en) * 1996-06-14 1999-09-14 Applied Materials, Inc. Use of carbon-based films in extending the lifetime of substrate processing system components
TW422892B (en) * 1997-03-27 2001-02-21 Applied Materials Inc Technique for improving chucking reproducibility
US6178919B1 (en) * 1998-12-28 2001-01-30 Lam Research Corporation Perforated plasma confinement ring in plasma reactors
US6900596B2 (en) * 2002-07-09 2005-05-31 Applied Materials, Inc. Capacitively coupled plasma reactor with uniform radial distribution of plasma
US7430984B2 (en) * 2000-08-11 2008-10-07 Applied Materials, Inc. Method to drive spatially separate resonant structure with spatially distinct plasma secondaries using a single generator and switching elements
JP2002110565A (ja) * 2000-10-02 2002-04-12 Sony Corp プラズマ処理装置及び処理方法、並びに半導体装置の製造方法
US6492774B1 (en) * 2000-10-04 2002-12-10 Lam Research Corporation Wafer area pressure control for plasma confinement
US6589868B2 (en) * 2001-02-08 2003-07-08 Applied Materials, Inc. Si seasoning to reduce particles, extend clean frequency, block mobile ions and increase chamber throughput
US6776851B1 (en) * 2001-07-11 2004-08-17 Lam Research Corporation In-situ cleaning of a polymer coated plasma processing chamber
CA2396657C (en) * 2001-08-16 2007-11-06 The Minster Machine Company Adjustable stroke mechanism
US7204913B1 (en) * 2002-06-28 2007-04-17 Lam Research Corporation In-situ pre-coating of plasma etch chamber for improved productivity and chamber condition control
US7122125B2 (en) * 2002-11-04 2006-10-17 Applied Materials, Inc. Controlled polymerization on plasma reactor wall
US7018940B2 (en) * 2002-12-30 2006-03-28 Genus, Inc. Method and apparatus for providing uniform gas delivery to substrates in CVD and PECVD processes
US7426900B2 (en) * 2003-11-19 2008-09-23 Tokyo Electron Limited Integrated electrostatic inductive coupling for plasma processing
US20060043067A1 (en) * 2004-08-26 2006-03-02 Lam Research Corporation Yttria insulator ring for use inside a plasma chamber
US7578258B2 (en) 2006-03-03 2009-08-25 Lam Research Corporation Methods and apparatus for selective pre-coating of a plasma processing chamber

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW544721B (en) * 1999-09-23 2003-08-01 Lam Res Corp Gas distribution apparatus for semiconductor processing
TW550645B (en) * 2001-06-29 2003-09-01 Lam Res Corp Configurable plasma volume etch chamber
TW200305354A (en) * 2002-02-14 2003-10-16 Lam Res Corp A plasma processing apparatus and method for confining an rf plasma under very high gas flow and RF power density conditions
US20050263070A1 (en) * 2004-05-25 2005-12-01 Tokyo Electron Limited Pressure control and plasma confinement in a plasma processing chamber
US20060011138A1 (en) * 2004-07-13 2006-01-19 Samsung Electronics Co., Ltd. Apparatus for fabricating semiconductor device using plasma

Also Published As

Publication number Publication date
US7578258B2 (en) 2009-08-25
WO2007120994A3 (en) 2008-10-02
TW200739722A (en) 2007-10-16
JP5028430B2 (ja) 2012-09-19
WO2007120994B1 (en) 2008-11-20
CN101395702A (zh) 2009-03-25
US8298626B2 (en) 2012-10-30
KR20080106427A (ko) 2008-12-05
JP2009529225A (ja) 2009-08-13
KR101336479B1 (ko) 2013-12-03
US20090272718A1 (en) 2009-11-05
WO2007120994A2 (en) 2007-10-25
US20070204797A1 (en) 2007-09-06
CN101395702B (zh) 2010-12-22

Similar Documents

Publication Publication Date Title
TWI480948B (zh) 用於電漿處理室之選擇性預塗佈的方法及設備
US10774423B2 (en) Tunable ground planes in plasma chambers
TWI447807B (zh) 電漿蝕刻室用之整合電容性及電感性電源
US8906197B2 (en) Plasma processing chamber having electrodes for cleaning chamber
TWI455204B (zh) 基板處理用之邊緣環裝置
US9184043B2 (en) Edge electrodes with dielectric covers
JPH10189296A (ja) 平行板電極プラズマリアクタ
US20110011534A1 (en) Apparatus for adjusting an edge ring potential during substrate processing
US20230093478A1 (en) Semiconductor chamber components with high-performance coating
KR20200062031A (ko) 에칭 방법 및 기판 처리 장치
US20200058539A1 (en) Coating material for processing chambers
KR102492044B1 (ko) 정전 척을 구비하는 기판 처리 시스템
JP4128365B2 (ja) エッチング方法及びエッチング装置
US20040261714A1 (en) Plasma processing apparatus
JP2003007679A (ja) ドライエッチング方法
KR101878665B1 (ko) 기판 처리 방법
TW202224015A (zh) 蝕刻處理方法及基板處理裝置
WO2018226323A1 (en) Selective in-situ cleaning of high-k films from processing chamber using reactive gas precursor