TWI472272B - 以感光材料形成介電層半導體結構及其製造方法 - Google Patents

Description

以感光材料形成介電層半導體結構及其製造方法

本發明是有關於一種半導體結構及其製造方法，且特別是有關於一種以感光材料形成介電層之半導體結構及其製造方法。

傳統的半導體結構在製作線路層的過程中，通常是形成一介電材料，例如是ABF樹脂(Ajinomoto Build-up Film)或其類似材料，然後再以雷射雕刻出圖案溝槽，之後再電鍍線路於圖案溝槽內。

然而，以雷射形成圖案溝槽後，對應圖案溝槽之內壁面，其鄰近底部的部分係往內縮之彎曲壁面，使圖案溝槽之底部內徑在短距離內大幅縮小，導致後續形成之線路為對應的縮小結構，其電性品質因此而降低。此外，由於圖案溝槽之底部內徑有縮小之不良問題，故圖案溝槽之頂部內徑須設計的較大才能達到圖案溝槽之底部內徑的預期大小，如此導致圖案溝槽的尺寸變大，線路的線徑也變粗，使得半導體結構的整體尺寸無法有效縮小。

本發明係有關於一種半導體結構及其製造方法，半導體結構之圖案化溝槽的內徑小，使形成於圖案化溝槽內之線路為細線路，可縮小半導體結構之尺寸。

根據本發明之第一方面，提出一種半導體結構。半導體結構包括一基板、一介電層、一感光型介電層及一線路結構。基板具有一上表面。介電層鄰近基板之上表面形成。感光型介電層係鄰近介電層形成且具有一圖案化溝槽及一內壁，內壁係對應於圖案化溝槽且實質上沿直線方向延伸。線路結構係埋設於圖案化溝槽內。

根據本發明之第二方面，提出一種半導體結構。半導體結構包括一感光型介電層及一線路結構。感光型介電層具有一圖案化溝槽、一內壁及相對之一上表面與一下表面。圖案化溝槽延伸於上表面與下表面之間，內壁係對應於圖案化溝槽且實質上沿直線方向延伸。線路結構形成於圖案化溝槽內、上表面及下表面上。

根據本發明之第三方面，提出一種半導體結構。半導體結構包括一基板、一感光型介電層、一主動元件及一線路結構。基板具有一上表面。感光型介電層具有一圖案化溝槽及一內壁，內壁係對應於圖案化溝槽且實質上沿直線方向延伸。主動元件係埋設於基板且具有一接墊及一主動表面，接墊鄰近主動表面形成且從圖案化溝槽露出。線路結構形成於圖案化溝槽且經由圖案化溝槽電性連接於主動元件之接墊。其中，感光型介電層鄰近基板之上表面及主動表面形成。

根據本發明之第四方面，提出一種半導體結構之製造方法。製造方法包括以下步驟。形成一感光型介電材料；以微影製程(photolithography)，形成一圖案化溝槽於感光型介電材料，以形成一感光型介電層，其中感光型介電層具有一內壁，內壁係對應於圖案化溝槽，且內壁實質上沿一直線方向延伸；以及，形成一線路結構於圖案化溝槽。

為了對本發明之上述及其他方面有更佳的瞭解，下文特舉實施例，並配合所附圖式，作詳細說明如下：

請參照第1圖，其繪示依照本發明一實施例之半導體結構的剖視圖。半導體結構100包括感光型介電層102及線路結構104。感光型介電層102具有圖案化溝槽102a及內壁102w。內壁102w對應於圖案化溝槽102a且實質上沿直線方向D1延伸。線路結構104係形成於圖案化溝槽102a內。

線路結構104之一部分係埋設於圖案化溝槽102a內，其另一部分係露出於感光型介電層102，也就是說，線路結構104非全部埋設於感光型介電層102內部。進一步地說，感光型介電層102具有上表面102u及下表面102b，圖案化溝槽102a從上表面102u貫穿至下表面102b。線路結構104包括內埋層106、上部層108及下部層110。上部層108鄰近上表面102u形成、下部層110鄰近下表面102b形成，而內埋層106埋設於圖案化溝槽102a內且連接上部層108與下部層110。本實施例之半導體結構100係一雙面線路結構。

相較於傳統之圖案溝槽，本實施例之感光型介電層102之內壁102w實質上係沿直線方向D1延伸，使整個內壁102w沿圖案化溝槽102a的延伸方向不致有彎曲壁面(例如是往內彎之壁面)或不致有大幅彎曲壁面，因此避免圖案化溝槽102a之底部內徑W1在短的高度距離內大幅縮小，以維持或提升線路結構104之電性品質。在圖案化溝槽102a之底部內徑W1不致大幅縮小的情況下，圖案化溝槽102a之頂部內徑W2可維持小尺寸或不需擴大設計，使線路結構104之相鄰二線路間的間距(pitch)縮小且線路的線徑縮小，半導體結構100的尺寸因此可對應縮小。進一步地說，本實施例之線路結構104係細(fine)線路結構，可與晶片或體積小的電路元件接合，然此非用以限制本發明。此外，頂部內徑W2可大於或實質上等於底部內徑W1。

感光型介電層102係由感光材料所組成。相較於傳統之光阻(photo-resist)，本實施例之感光型介電層102的脹縮率較小且絕緣性較佳，故其可保留在半導體結構100中作為絕緣層之用。進一步地說，若採用傳統之光阻，其脹縮率大且絕緣性不佳，根本無法作為絕緣層或介電層用途，且若保留在半導體結構100中還會導致半導體結構的翹曲量過大，所以傳統之光阻最後都會被移除。

此外，感光型介電層102之內壁102w例如是垂直壁。內壁102w與圖案化溝槽102a之底部開口102a1間之夾角實質上係90度，然此非用以限制本發明，以下係以第2圖說明另一實施例之內壁。

請參照第2圖，其繪示依照本發明一實施例之圖案化溝槽的局部剖視圖。對應圖案化溝槽202a之內壁202w係斜壁。內壁202w與圖案化溝槽202a之底部開口202a1間之夾角A1係鈍角。進一步地說，由於本實施例使用微影製程形成感光型介電層，故可形成垂直內壁或斜度甚小的內壁。

請參照第3圖，其繪示依照本發明另一實施例之半導體結構之剖視圖。半導體結構300包括基板312、感光型介電層302、介電層314及線路結構304。

本實施例中，感光型介電層302、線路結構304及介電層314係形成於基板312之一側。雖然圖未繪示，然基板312之另一相對側可形成類似於感光型介電層302、線路結構304及介電層314之結構或其它不同結構。例如，一實施態樣中，在基板312之另一相對側有線路設計需求的情況下，另一感光型介電層302、另一線路結構304及另一介電層314亦可形成於基板312之另一相對側，使半導體結構300之雙面形成有細線路之結構。

基板312之材質包括金屬與樹脂中至少一者。其中該樹脂例如是由雙馬來亞醯胺(bismaleimide)及三氮雜苯(triazine)所組成的樹脂或由環氧樹脂(epoxy)及聚氧化丙烯(polyphenylene oxide)所組成的樹脂。該金屬選自於銅、鋅及其組合所構成的群組，例如是銅鋅合金。此外，基板312也可以含有玻璃纖維，以增加機械強度。

如第3圖所示，感光型介電層302係鄰近介電層314形成。感光型介電層302具有圖案化溝槽302a及對應於圖案化溝槽302a的內壁302w，內壁302w相似於上述內壁102w，容此不再贅述。

相似於圖案化溝槽102a，在圖案化溝槽302a之底部內徑不致大幅縮小的情況下，圖案化溝槽302a之頂部內徑可維持小尺寸或不需擴大設計，使線路結構304之相鄰二條線路之間的間距縮小且線路的線徑縮小，半導體結構300的尺寸因此可對應縮小。進一步地說，本實施例之線路結構304為細線路結構，可與晶片或體積小的電路元件接合。

圖案化溝槽302a包括至少一溝槽開孔302a1，溝槽開孔302a1的內徑W3大於介電層314之開孔314a的內徑W4。由於此設計，溝槽開孔302a1形成後可完全露出開孔314a，使溝槽開孔302a1不致與開孔314a錯位，藉以提升形成於圖案化溝槽102a及開孔314a內之導電結構的電性品質。

如第3圖所示，介電層314係鄰近基板312之上表面312u形成。介電層314例如是ABF樹脂或其類似品。介電層314具有至少一開孔314a，開孔314a從圖案化溝槽302a露出，線路結構304形成於圖案化溝槽302a及介電層314之開孔314a內。

線路結構304可完全埋入圖案化溝槽302a及介電層314之開孔314a內。線路結構304具有上表面304u，感光型介電層302具有上表面302u，線路結構304之上表面304u與感光型介電層302之上表面302u實質上齊平，即共面。此外，線路結構304之一部分304a可隔著介電層314重疊於基板312，然線路結構304亦可連接於基板312，例如線路結構304可經由開孔314a延伸至與基板312之線路層318連接。

請參照第4圖，其繪示一實施例之半導體結構之局部剖視圖。線路結構亦可電性連接於基板之導通孔(conductive via)。詳細而言，介電層414具有開孔414a，其位置對應線路結構之一部分404a，使線路結構之該部分404a可經由開孔414a延伸至與基板312之導通孔316電性連接。另一實施態樣中，基板312亦可省略導通孔316。

請參照第5圖，其繪示依照本發明又一實施例之半導體結構之剖視圖。半導體結構500包括感光型介電層302、線路結構304、基板312及介電層514。其中，介電層514係由感光型介電材料組成，其具有與感光型介電層302相似的結構與性質，容此不再贅述。此外，於另一實施態樣中，半導體結構500之雙面亦可同時形成有細線路(如同線路結構304)之結構。

請參照第6圖，其繪示依照本發明再一實施例之半導體結構之剖視圖。半導體結構600包括基板612、主動元件620、感光型介電層602、線路結構604、圖案化保護層644及至少一電性接點642。

基板612具有上表面612u。主動元件620埋設於基板612且具有至少一接墊624及主動表面626，接墊624鄰近主動表面626形成且從感光型介電層602之圖案化溝槽602a露出。

線路結構604係透過圖案化溝槽602a電性連接於主動元件620之接墊624。其中，感光型介電層602鄰近基板612之上表面612u及主動表面626形成。此外，本實施例中，線路結構604之一部分埋入圖案化溝槽602a內，其另一部分延伸至圖案化溝槽602a外。

綜合上述，線路結構可整個或僅一部分埋入圖案化溝槽內。此外，線路結構可延伸至與基板(其導通孔或走線層)與主動元件中至少一者電性接觸。

如第6圖所示，基板612包括第一子基板628及第二子基板630。主動元件620以其背面620b鄰近第一子基板628之上表面628u設置。主動元件之至少一部分埋設於基板內，例如，第二子基板630圍繞主動元件620，使主動元件620之至少一部分埋設於基板612內。第二子基板630之上表面630u可低於主動元件620之主動表面626或接墊624之上表面，使主動元件620之一部分埋設於基板612；或者，第二子基板630之上表面630u高於或實質上等於主動元件620之主動表面626或接墊624之上表面，使主動元件620完全埋設於基板612內。此外，感光型介電層602係鄰近第二子基板630之上表面630u及主動元件620之主動表面626形成。

此外，半導體結構600更包括黏結層632及至少一定位突塊634。第二子基板630及主動元件620透過黏結層632固設於第一子基板628。定位突塊634之結構可以是封閉環形、開放環形或長條形。數個定位突塊634可彼此分離配置或連接配置；或者，定位突塊634以可以是單一結構。當主動元件620定位於數個定位突塊634之間或被定位突塊634圍繞，定位突塊634可限制主動元件620之位移量或可固定主動元件620以避免其位移。

以下係說明依照本發明一實施例之半導體結構之製造方法。以第1圖之半導體結構100而言，請參照第7A至7B圖，其繪示第1圖之半導體結構的一種製造過程圖。

如第7A圖所示，形成感光型介電材料102’。感光型介電材料102’的厚度介於約50微米(um)至200 um之間。

如第7B圖所示，以例如是微影製程(photolithography)，形成圖案化溝槽102a於感光型介電材料102’，以形成感光型介電層102。圖案化溝槽102a的高度介於約50至200 um之間。本實施例之微影製程包括曝光及顯影製程。

相較於傳統採用雷射雕刻，本實施例之採用微影製程形成感光型介電層102，其內壁102w沿圖案化溝槽102a的延伸方向不致有彎曲壁面，因此避免圖案化溝槽102a之底部內徑W1大幅縮小，如此可維持或提升線路結構104之電性品質。此外，採用微影製程形成圖案化溝槽102a的速度較快且成本較低。

形成如第1圖所示線路結構104於圖案化溝槽102a，以形成如第1圖所示之半導體結構100。一實施態樣中，亦可使用切割製程形成如第1圖所示之半導體結構100。線路結構104的材質例如是金屬，如銅。形成線路結構104的方法例如是以微影製程形成一圖案化光阻層，該圖案化光阻層定義出對應上部層108之鏤空區，然後再以例如是電鍍(electrical plate)方式形成線路結構104於鏤空區內，之後再移除該圖案化光阻層。當圖案化光阻層為乾膜(dry film)時，可採用例如是剝除(stripe)方式移除圖案化光阻層。一實施態樣中，在形成線路結構104之前，可採用無電鍍方式形成一種子層(seed layer)，使得當後續形成之線路結構104的材質包括銅時，線路結構104透過種子層穩固地形成於感光型介電層102中。於線路結構104形成後，以例如是蝕刻(etching)方式移除種子層。

線路結構104形成後，可形成表面處理層(未繪示)於線路結構104中與外部電路連接之表面。其中，表面處理層136的材質可選自於鎳(Ni)、鈀(Pa)、金(Au)及其組合所構成之群組；或者，於一實施態樣中，表面處理層亦可為有機保焊層(Organic Solderability Preservative,OSP)。當表面處理層為有機保焊層時，於後續的迴焊(reflow)製程中，有機保焊層可能因高熱而蒸發消失。

請參照第8A至8E圖，其繪示第1圖之半導體結構的另一種製造過程圖。首先，提供如第8A圖所示之一載板136。載板136具有上表面136u。載板的種類例如是高玻璃轉換溫度(High Tg)基板，如BT base基板。其中基板之玻璃轉換溫度較佳但非限定地係高於170℃

如第8A圖所示，鄰近載板136之上表面136u形成下部層110。下部層110的材質例如是金屬，如銅(Cu)。

如第8B圖所示，以例如是塗佈(apply)或層合(laminate)方式，形成感光型介電材料102’覆蓋下部層110。感光型介電材料102’的厚度介於約20 um至150 um之間。

如第8C圖所示，以例如是微影製程，形成圖案化溝槽102a於感光型介電材料102’，以形成感光型介電層102。圖案化溝槽102a露出下部層110。感光型介電層102具有內壁102w，內壁102w係對應於圖案化溝槽102a且實質上沿直線方向D1延伸。圖案化溝槽102a的內徑約介於10 um至150 um之間。

如第8D圖所示，以例如是電鍍方式，形成內埋層106於圖案化溝槽102a內，其中內埋層106之上表面106u與感光型介電層102之上表面102u實值上齊平，即共面。一實施態樣中，內埋層106之材料可覆蓋上表面102u，然後再以例如是磨削方式，移除覆蓋於上表面102u之內埋層106，以形成第8D圖所示之內埋層106。另一實施態樣中，內埋層106之材料可覆蓋上表面102u，然後再以例如是微影製程，形成第8E圖所示之上部層108，在此實施態樣中，可省略磨削製程。

如第8E圖所示，鄰近感光型介電層102之上表面102u形成上部層108，其中內埋層106連接上部層108與下部層110。形成上部層108的方法例如是以微影製程形成一圖案化光阻層，該圖案化光阻層定義出對應上部層108之鏤空區，然後再以例如是電鍍方式形成上部層108於鏤空區內，之後再移除圖案化光阻層。一實施態樣中，在形成上部層108之前，可採用例如是無電鍍方式形成種子層，使得當線路結構104之材質係銅時，線路結構104透過種子層穩固地形成於感光型介電層102中。於線路結構104形成後，以例如是蝕刻方式移除種子層。

然後，分離載板136與感光型介電層102，以形成如第1圖所示之半導體結構100。一實施態樣中，亦可使用切割製程形成如第1圖所示之半導體結構100。切割製程可於分離載板136與感光型介電層102之步驟之前或之後完成。

請參照第9A至9F圖，其繪示第3圖之半導體結構的製造過程圖。

如第9A圖所示，提供基板312。其中，基板312具有上表面312u。基板312包括至少一電性元件，例如是導通孔316及線路層318。當基板312僅單側具有線路層時，基板312可省略導通孔316。

如第9B圖所示，以例如是印刷(printing)、旋塗(spinning)、壓合(lamination)或噴塗(spraying)，形成介電層314，其中介電層314鄰近於基板312之上表面312u形成。

如第9C圖所示，以例如是塗佈或層合方式，形成感光型介電材料102’，感光型介電材料102’係鄰近於介電層314形成。

如第9D圖所示，以例如是微影製程，形成圖案化溝槽302a於感光型介電材料102’，以形成感光型介電層102。

如第9E圖所示，以例如是雷射雕刻技術，形成至少一開孔314a於介電層314。其中，雷射穿過圖案化溝槽302a而對介電層314進行加工。

然後，以例如是電鍍方式，形成線路結構304於圖案化溝槽302a，線路結構304係埋設於圖案化溝槽302a內，以形成如第3圖所示之半導體結構300。線路結構304之至少一部分埋設於圖案化溝槽302a內。

如第9F圖所示，可先形成線路材料304’覆蓋感光型介電層302。然後，以例如是磨削方式，移除線路材料304’之一部分，以形成第3圖之線路結構304。在此情況下，線路結構304之上表面304u與線路結構304之上表面304u實質上齊平，線路結構304全部埋設於圖案化溝槽302a及介電層314之開孔314a內。此外，於線路結構304形成之後或磨削步驟之後，亦可使用切割製程形成如第1圖所示之半導體結構100。

於一實施態樣中，亦可形成另一感光型介電層302、另一線路結構304及另一介電層314之結構於基板312之另一相對側。該另一感光型介電層302、該另一線路結構304及該另一介電層314可分別與感光型介電層302、線路結構304及介電層314於同一製程或不同製程中完成。

請參照第10A至10D圖，其繪示第5圖之半導體結構的製造過程圖。首先，提供如第9A圖之基板312。

如第10A圖所示，以例如是塗佈或層合方式，形成介電層514’。介電層514’包括感光型介電材料，其具有與感光型介電層302相似的材質特性。

如第10B圖所示，以例如是微影製程，形成至少一開孔514a於介電層514’，以形成如第10B圖所示之介電層514，其中開孔514a露出基板312。介電層514’中對應開孔514a的內壁輪廓(未繪示)相似於感光型介電層102之內壁102w，容此不再贅述。

然後，烘烤(baking)介電層514，以消除介電層514之感光性，減少或是避免介電層514之結構被後續的微影製程破壞。

如第10C圖所示，以例如是塗佈或壓合方式，鄰近介電層514形成感光型介電材料102’。

如第10D圖所示，以例如是微影製程，形成圖案化溝槽302a於感光型介電材料102’，以形成感光型介電層302。

然後，以例如是電鍍方法，形成線路結構304於圖案化溝槽302a，以形成如第5圖所示之半導體結構500。

請參照第11A至11I圖，其繪示第6圖之半導體結構的製造過程圖。首先，提供如第11A圖所示之第一子基板628。第一子基板628包括一導電層，如銅層638。

如第11B圖所示，以例如是DES製程(顯影、蝕刻及剝膜(strip))，形成至少一溝槽640於銅層638，以形成數個定位突塊634。溝槽640可作為後續主動元件620的對位結構或定位結構。此外，藉由控制定位突塊634的高度，可控制後續設置之第二子基板630的設置高度。

如第11C圖所示，形成黏結層632覆蓋第一子基板628之上表面628u及定位突塊634。黏結層632例如是膠膜(Adhesive Layer)或液態膠(glue or epoxy)。當黏結層632係液態膠的情況下，透過定位突塊634之設計，液態膠之流動可受到控制。

如第11D圖所示，鄰近第一子基板628設置主動元件620，主動元件620以其背面620b鄰近第一子基板628之上表面628u設置。主動元件620透過黏結層632固設於第一子基板628，且位於定位突塊634之間，主動元件620之位移受到定位突塊634的拘束。此外，數個主動元件620可切割自一具有電路結構之晶圓(wafer)。切割後之該些主動元件620重新佈置於第一子基板628上後，可進行重佈層(Redistribution Layer,RDL)之製作，該重佈層例如是重佈線路層、重佈介電層與電性接點中至少一者。主動元件620例如是各種晶片(chip)，例如是覆晶(flip)或可使用銲線接合之晶片。

如第11E圖所示，鄰近第一子基板628及主動元件620設置第二子基板630，其中第一子基板628與第二子基板630組成基板612。其中，第二子基板630圍繞主動元件620且具有上表面630u。第二子基板630透過黏結層632固設於第一子基板628。第二子基板630具有貫穿部630a，主動元件620位於貫穿部630a內，使第二子基板630圍繞主動元件620。第二子基板630透過黏結層632固設於第一子基板628。此外，第二子基板630的種類與第一子基板628的種類可相同或相異。

如第11F圖所示，形成感光型介電材料102’，感光型介電材料102’係鄰近於第二子基板630之上表面630u及主動元件620之主動表面626形成。

如第11G圖所示，以例如是微影製程，形成圖案化溝槽602a於感光型介電材料102’，以形成感光型介電層602。圖案化溝槽602a具有至少一開孔，主動元件620之接墊624從開孔露出。感光型介電層602中對應圖案化溝槽602a之壁面602w的輪廓相似於感光型介電層102之內壁102w，容此不再贅述。

如第11H圖所示，鄰近感光型介電層602形成線路結構604。線路結構604係一重佈層，其於主動元件620重佈於基板後形成。線路結構604連接於主動元件620之接墊624且可往基板612之側面方向延伸，使後續形成的電性接點642(繪示於第6圖)位於基板612之側面與主動元件620之間，使半導體結構600構成扇出型(fan-out)結構，然此非用以限制發明，半導體結構600亦設計成扇入型(fan-in)結構。

如第11I圖所示，鄰近線路結構604形成圖案化保護層644。圖案化保護層644具有至少一開孔644a，其露出線路結構604的一部分。開孔644a的位置可位於主動元件620之側面與基板612之側面之間或與主動元件620之主動表面626之至少一部分重疊。

然後，形成至少一如第6圖所示之電性接點642於開孔644a，並電性連接至線路結構604從圖案化保護層644之開孔644a露出之部分。電性接點642例如是接墊、導電柱(conductive pillar)或銲球(solder ball)，本實施例之電性接點642係以銲球為例說明。

本發明上述實施例之半導體封裝件及其製造方法，半導體結構之圖案化溝槽的內徑小形成於圖案化溝槽內之線路為細線路，可縮小半導體結構之尺寸。感光型介電層的脹縮率較小且絕緣性較佳，故其可保留在半導體結構中，以作為絕緣層之用。

綜上所述，雖然本發明已以實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100、300、500、600．．．半導體結構

102、302、602．．．感光型介電層

102a、202a、302a、602a．．．圖案化溝槽

102a1、202a1．．．底部開口

102w、202w、302w、602w．．．內壁

102u、106u、136u、302u、304u、312u、612u、628u、630u．．．上表面

102b．．．下表面

102'．．．感光型介電材料

104、304、604．．．線路結構

106．．．內埋層

108．．．上部層

110．．．下部層

136．．．載板

302a1．．．溝槽開孔

304'．．．線路材料

304a、404a．．．部分

312、612．．．基板

314、414、514、514'．．．介電層

314a、414a、514a、644a．．．開孔

316．．．導通孔

318．．．線路層

620．．．主動元件

620b．．．背面

624．．．接墊

626．．．主動表面

628．．．第一子基板

630．．．第二子基板

630a．．．貫穿部

632．．．黏結層

634．．．定位突塊

638．．．銅層

640．．．溝槽

642．．．電性接點

644．．．圖案化保護層

D1．．．直線方向

W1．．．底部內徑

W2．．．頂部內徑

W3、W4．．．內徑

第1圖繪示依照本發明一實施例之半導體結構的剖視圖。

第2圖繪示依照本發明一實施例之圖案化溝槽的局部剖視圖。

第3圖繪示依照本發明另一實施例之半導體結構之剖視圖。

第4圖繪示一實施例之半導體結構之局部剖視圖。

第5圖繪示依照本發明又一實施例之半導體結構之剖視圖。

第6圖繪示依照本發明再一實施例之半導體結構之剖視圖。

第7A至7B圖繪示第1圖之半導體結構的一種製造過程圖。

第8A至8E圖繪示第1圖之半導體結構的另一種製造過程圖。

第9A至9F圖繪示第3圖之半導體結構的製造過程圖。

第10A至10D圖繪示第5圖之半導體結構的製造過程圖。

第11A至11I圖繪示第6圖之半導體結構的製造過程圖。

300．．．半導體結構

302．．．感光型介電層

302a．．．圖案化溝槽

302w．．．內壁

302u、304u．．．上表面

304．．．線路結構

302a1．．．溝槽開孔

312．．．基板

314．．．介電層

314a．．．開孔

316．．．導通孔

W3、W4．．．內徑

Claims (10)

1. 一種半導體結構，包括：一感光型介電層，具有一圖案化溝槽、一內壁及相對之一上表面與一下表面，該圖案化溝槽從該上表面貫穿至該下表面，該內壁係對應於該圖案化溝槽且實質上沿直線方向延伸；以及一線路結構，包括一內埋層、一上部層及一下部層，該上部層鄰近該上表面形成、該下部層鄰近該下表面形成，以及該內埋層埋設於該圖案化溝槽內且連接該上部層與該下部層。
2. 一種半導體結構，包括：一基板，具有一上表面；一感光型介電層，具有一圖案化溝槽及一內壁，該內壁係對應於該圖案化溝槽且實質上沿直線方向延伸；一主動元件，係埋設於該基板且具有一接墊及一主動表面，該接墊鄰近該主動表面形成且從該圖案化溝槽露出；一定位突塊，係位於該基板內且圍繞該主動元件設置，用以限制該主動元件之位移；以及一線路結構，形成於該圖案化溝槽且經由該圖案化溝槽電性連接於該主動元件之該接墊；其中，該感光型介電層鄰近該基板之該上表面及該主動元件之該主動表面形成。
3. 如申請專利範圍第2項所述之半導體結構，其中該基板包括一第一子基板及一第二子基板，該主動元件鄰近該第一子基板設置，該第二子基板圍繞該主動元件且具有 一上表面，該感光型介電層係鄰近該第二子基板之該上表面及該主動元件之該主動表面形成。
4. 一種半導體結構之製造方法，包括：提供一基板，該基板具有一上表面；形成一介電層，該介電層鄰近於該基板之該上表面；形成一感光型介電材料於該介電層之上；以微影製程(photolithography)，形成一圖案化溝槽於該感光型介電材料，以形成一感光型介電層，其中該感光型介電層具有一內壁，該內壁係對應於該圖案化溝槽，且該內壁實質上沿一直線方向延伸；經由該圖案化溝槽形成一開孔於該介電層，其中該開孔露出該基板；以及形成一線路結構於該圖案化溝槽及該開孔內。
5. 如申請專利範圍第4項所述之製造方法，其中該介電層係包括感光型介電材料，該製造方法更包括烘烤該介電層。
6. 如申請專利範圍第4項所述之製造方法，其中形成該感光型介電層之該步驟的方法係包括層合(laminate)方法。
7. 如申請專利範圍第4項所述之製造方法，其中該基板更具有一下表面，該製造方法更包括：形成另一介電層，其中該另一介電層係鄰近該基板之該下表面形成；形成另一感光型介電層，其中該另一感光型介電層係鄰近該另一介電層形成且具有另一圖案化溝槽；以及 形成另一內埋式線路結構，其中該另一內埋式線路結構係埋設於該另一圖案化溝槽內。
8. 如申請專利範圍第4項所述之製造方法，更包括：提供一載板，該載板具有一上表面；鄰近該載板之該上表面形成一下部層；於形成該感光型材料之該步驟中，該感光型介電材料覆蓋該下部層；於形成該圖案化溝槽之該步驟中，該圖案化溝槽露出該下部層；以及於形成該線路結構之該步驟中，該線路結構連接該下部層。
9. 如申請專利範圍第4項所述之製造方法，其中於形成該線路結構之該步驟中，該感光型介電層具有一上表面及一下表面，該圖案化溝槽從該感光型介電層之該上表面貫穿至該感光型介電層之該下表面，該線路結構包括一內埋層、一上部層及一下部層，該上部層鄰近該感光型介電層之該上表面形成、該下部層鄰近該感光型介電層之該下表面形成，以及該內埋層埋設於該圖案化溝槽內且連接該上部層與該下部層。
10. 如申請專利範圍第4項所述之製造方法，更包括：提供一第一子基板；鄰近該第一子基板設置一主動元件，該主動元件具有一接墊及一主動表面，該接墊鄰近該主動表面形成；鄰近該第一子基板及該主動元件設置一第二子基板，其中該第二子基板圍繞該主動元件且具有一上表面； 於形成該感光型介電材料之該步驟中，該感光型介電材料係鄰近該第二子基板之該上表面及該主動元件之該主動表面形成；以及於形成該圖案化溝槽之該步驟中，該主動元件之該接墊從該圖案化溝槽露出。