TWI462106B - 藉由使用回復偏壓來減少記憶體中抹除干擾的方法與裝置 - Google Patents

Description

藉由使用回復偏壓來減少記憶體中抹除干擾的方法與裝置

本發明係關於非揮發記憶體，特別是關於非揮發記憶體中減少抹除干擾的方法與裝置。

非揮發記憶胞的抹除演算法為預程式化抹除記憶胞至一程式化狀態，之後再抹除，並且然後跟隨著對過度抹除記憶胞的一軟程式化。此預程式化及軟程式化是抹除操作之外的額外步驟，且會更正記憶陣列中被選取抹除記憶胞部分的臨界電壓分佈。然而，此抹除演算法並不會更正未被選取抹除記憶胞的抹除干擾。抹除干擾係指雖然未被選取抹除記憶胞中也受到某種程度抹除的效應。

此處所描述之技術係提供一種積體電路具有一非揮發記憶陣列及控制電路。此非揮發記憶陣列分割成複數個記憶群組。此控制電路響應一抹除命令，以抹除一第一組的一個或多個記憶群組且不會抹除一第二組的一個或多個記憶群組，以及施加一回復調整偏壓來調整在該第二組的一個或多個記憶群組中的至少一個記憶群組中的記憶胞之臨界電壓；此回復調整偏壓可以施加至該第二組的一個或多個記憶群組中的至少一個記憶群組中以自抹除一第一組的一個或多個記憶群組所導致的臨界電壓改變回復。此抹除調整偏壓係在該回復調整偏壓之前施加。

藉由施加回復調整偏壓至該第二組的一個或多個記憶群組中的至少一個記憶群組中，可以於回復調整偏壓施加時更正抹除干擾(至少一部分)。抹除干擾會因為一相同井區由(i)該第一 組的一個或多個記憶群組以及(ii)該第二組的一個或多個記憶群組中的該至少一個記憶群組所分享，而在抹除調整偏壓施加時發生。

在此處所描述的實施例中，此積體電路還具有維持一用來指示該第二組的一個或多個記憶群組中的一定數目記憶胞是在一程式化狀態的回復設定之邏輯。舉例而言，該回復設定可以指示在記憶群組中分享一井區的記憶胞之位址範圍。當施加該回復調整偏壓(例如至該非揮發記憶陣列或是至特定記憶群組)時該記憶胞的數目會增加若干次。

在此處所描述的實施例中，在施加該回復調整偏壓之前先施加一抹除驗證調整偏壓。響應該抹除驗證調整偏壓已指示該第二組的一個或多個記憶群組中的至少個記憶胞正在經歷抹除干擾，此控制電路則施加該回復調整偏壓。此處所揭露的技術亦包括一方法。此方法包含至少以下步驟：響應一抹除命令以抹除一非揮發記憶陣列中之一第一組的一個或多個記憶群組且不會抹除該非揮發記憶陣列中之一第二組的一個或多個記憶群組，以及施加一回復調整偏壓來調整在該第二組的一個或多個記憶群組中的至少一個記憶群組中的記憶胞之臨界電壓。

此處描述許多不同的實施例。

第1圖為顯示在記憶群組中未被選取被抹除記憶胞之具有回復程式化之抹除演算法的一範例流程圖。在步驟10，此具有記憶陣列的積體電路接收一抹除命令。此抹除命令指定一個或多個記憶群組要被抹除。一個記憶群組可以是將要被一起抹除的例如是區段、區塊或是段落的記憶胞群組。此記憶胞群組也可以是整個記憶陣列。此抹除演算法對一個或多個選取要被抹除的記憶群組執行多 個步驟，並且隨後對一個或多個沒有選取要被抹除的記憶群組執行多個步驟。首先，對一個或多個選取要被抹除的記憶群組執行多個步驟。

在步驟12，對此選取要被抹除的記憶群組中已經在抹除狀態之所有記憶胞或是一個子集執行預程式化。如此的預程式化將此記憶群組中的記憶胞帶至一分享的程式化狀態，而且防止在抹除狀態中的記憶胞被再次抹除。在步驟14，對此選取要被抹除的記憶群組中之所有記憶胞自此記憶群組中的記憶胞之分享的程式化狀態進行抹除至此記憶群組中的記憶胞之分享的抹除狀態。在步驟16，執行抹除驗證以檢查先前的抹除操作是否足以將選取要被抹除的記憶群組中之所有記憶胞抹除了。在步驟18，假如沒有通過抹除驗證，則此抹除演算法回到步驟14。在步驟18，假如通過抹除驗證，則此抹除演算法向下進行。在步驟20，對選取要被抹除的記憶群組中之過度抹除的記憶胞進行軟程式化。

這些先前的步驟係對一個或多個選取要被抹除的記憶群組進行。之後的步驟則是對一個或多個選取不要被抹除的記憶群組進行。於步驟14的抹除操作時，除了將選取要被抹除的一個或多個記憶群組抹除之外，也會如第2圖中所討論的，在一個或多個選取不要被抹除的記憶群組中發生抹除干擾的現象。抹除干擾就是選取不要被抹除的記憶群組中也發生的不預期的抹除。在步驟22，進行回復程式化以修復選取不要被抹除的記憶群組中的抹除干擾記憶胞。在步驟24，結束此抹除命令。

第1圖中顯示一個藉由高臨界電壓分佈代表的程式化狀態，但是其他的實施例中包含多個程式化狀態，例如具有兩個位元及三個程式化準位於每一個記憶位置之多階記憶胞，及具有三個位元或是七個程式化準位於每一個記憶位置之多階記憶胞。

第2圖顯示一個由包括選取被抹除的記憶群組以及選取不要被抹除的記憶群組兩者之多個記憶群組所分享的摻雜井區。不幸的是，無論是否僅有一個群組被選取抹除，分享井區26的多個記憶群組在抹除是均被暴露於相同的高抹除電位。此為p型井(在其他實施例中可為n型井)的井區26與其他如此的井區互相隔離。如此在井區間的隔離解決了在不同井區的記憶群組間的抹除干擾問題，但是並未解決分享相同井區之記憶群組間的抹除干擾問題。此隔離結構及每一井區中較少數目的抹除記憶群組，不可避免地增加了此陣列的大小。

抹除干擾的一個範例機制為在此非揮發記憶胞的井區與電荷儲存元件(例如浮動閘極與介電電荷捕捉元件)間的富勒-諾德漢(FN)電子或電洞穿隧。即使在選取被抹除的記憶群組以及選取不要被抹除的記憶群組兩者之間的字元線或閘極的不同偏壓條件下，如此的抹除干擾現象仍會發生。

第3圖是汲極電流I_D 與閘極電壓V_G 的圖示32，顯示在低臨界電壓抹除狀態、在高臨界電壓程式化狀態以及因為高臨界電壓程式化狀態影響正在經歷抹除干擾的記憶胞。第4圖是汲極電流與閘極電壓的圖示34，顯示在低臨界電壓抹除狀態、在高臨界電壓程式化狀態以及因為正在經歷回復程式化以更正抹除干擾而回到高臨界電壓程式化狀態的記憶胞。

在第3及第4圖中，高臨界電壓記憶胞是在程式化狀態且保持一個邏輯"0"資料，而低臨界電壓記憶胞是在抹除狀態且保持一個邏輯"1"資料。於選取要被抹除的一個記憶群組進行抹除時，其他的記憶胞群組會被抹除干擾，使得即使是選取不要被抹除的記憶群組仍會發生某種程度的抹除。在第3圖中，一個屬於選取不要被抹除記憶群組中的記憶胞具有被程式化的高臨界電壓狀態的邏輯"0"資料。如同第2圖中所討論的，因為由選取被抹除的記憶群組以及選取不要被抹除的記憶群組兩者分享相同的井區，會發生抹除干擾現象。

因此，在第3圖中，顯示一個屬於選取不要被抹除記憶群組中的記憶胞具有被程式化的高臨界電壓狀態的邏輯"0"資料導致的抹除干擾所造成之臨界電壓偏移。此抹除干擾記憶胞因為在此抹除干擾記憶胞的電荷儲存元件中所儲存電荷的淨正電荷偏移而顯示出一個負的臨界電壓偏移。舉例而言，電子可以自此抹除干擾記憶胞的電荷儲存元件移動至分享的井區中(或是電洞自分享的井區中移動至此抹除干擾記憶胞的電荷儲存元件)。在此範例中，分享的井區具有相對高的正電壓而可以吸引電子自此抹除干擾記憶胞的電荷儲存元件移動至分享的井區中。

在第4圖中，顯示一個在第3圖中的抹除干擾記憶胞自回復程式化後所造成之臨界電壓偏移。此回復程式化記憶胞因為在此回復程式化記憶胞的電荷儲存元件中所儲存電荷的淨負電荷偏移而顯示出一個正的臨界電壓偏移。舉例而言，電子可以自分享的井區中移動至此回復程式化記憶胞的電荷儲存元件(或是電洞自此回復程式化記憶胞的電荷儲存元件移動至分享的井區中)。在此範例中，分享的井區具有相對高的負電壓而可以排斥電子自此回復程式化記憶胞的電荷儲存元件進入到分享的井區中。

第5和6圖為顯示在此抹除演算法中的例如是第1圖中的回復程式化步驟22之替代實施例進一步細節。第5圖是根據靜態設定來決定回復程式化斜率之具有回復程式化的一範例流程圖之一部分。而第6圖則是根據動態設定來決定回復程式化斜率之具有回復程式化的一範例流程圖之一部分。

在第5圖中，步驟36執行抹除。虛線部份表示於選取要被抹除的記憶群組進行其他步驟，例如第1圖中所討論的預程式化、抹除驗證及軟程式化等。

之後的步驟係於選取不要被抹除的記憶群組上進行。在步驟38，執行回復驗證。假如通過回復驗證，則不需要進行回復程式化，且在步驟40結束此回復程式化操作(以及此抹除演算法)。通過回復驗證代表於程式化記憶胞中的抹除干擾是很小的，使得此抹除干擾所造成之臨界電壓偏移沒有嚴重要需要進行回復程式化操作。假如沒有通過回復驗證，則繼續進行回復程式化操作。在步驟42，讀取此回復程式化操作的靜態設定。此靜態設定是指示需要進行回復程式化的記憶胞數目，例如在分享一井區之記憶群組的記憶胞位址範圍。此靜態設定可以根據此非揮發記憶陣列的半導體製程或是其應用來決定。此靜態設定可以儲存在例如是非揮發記憶體或是熔絲的記憶體之中。在步驟44，根據靜態設定於抹除干擾記憶胞上執行此回復程式化操作。

在第6圖中，步驟46執行抹除。虛線部份表示於選取要被抹除的記憶群組進行其他步驟，例如第1圖中所討論的預程式化、抹除驗證及軟程式化等。在步驟48，將此回復程式化操作的動態設定更新於例如是非揮發記憶體、控制器中的計數器或是暫存器之記憶體。此動態設定反映了已經執行的抹除操作數目(例如在一記憶陣列中)。記憶陣列會因為一定次數的程式化-抹除循環而劣化。隨著所執行的抹除操作數目的增加，此動態設定也會因為在選取不要被抹除的記憶群組中回復程式化操作執行的記憶胞數目增加，或是一個較大的位址範圍，而增加。

之後的步驟係於選取不要被抹除的記憶群組上進行。在步驟50，以一個記憶胞接著一個記憶胞的方式執行回復驗證。假如通過回復驗證，則不需要進行回復程式化，且在步驟52結束此回復程式化操作(以及此抹除演算法)。通過回復驗證代表於程式化記憶胞中的抹除干擾是很小的，使得此抹除干擾所造成之臨界電壓偏移沒有嚴重要需要進行回復程式化操作。假如沒有通過回復驗證，則繼續以一個記憶胞接著一個記憶胞的方式進行回復程式化操作。在步驟54，讀取此回復程式化操作的動態設定。此動態設定反映了需要被進行回復程式化的記憶胞數目，例如在分享一井區之記憶群組的記憶胞位址範圍。此動態設定可以根據此非揮發記憶陣列的半導體製程或是其應用來決定。此動態設定可以儲存在例如是非揮發記憶體或是熔絲的記憶體之中。在步驟56，根據動態設定於抹除干擾記憶胞上執行此回復程式化操作。

在第7圖中，步驟58執行抹除。虛線部份表示於選取要被抹除的記憶群組進行其他步驟，例如第1圖中所討論的預程式化、抹除驗證及軟程式化等。或是於選取不要被抹除的記憶群組上所進行的步驟。

以下是此動態設定更新的一個範例。在某些實施例中，此動態設定反映了此回復程式化操作的起始位置或是起始記憶位址。

步驟60決定此抹除程序是否為於開機之後的第一個抹除程序。在不同的實施例中，此抹除程序是整個陣列或是在由抹除命令中被指定將要進行抹除的特定記憶群組中第一個執行的。假如此抹除程序為於開機之後的第一個抹除程序，則在步驟62此動態設定自分享此井區的記憶群組中選擇出一啟始記憶位址，例如第2圖中所示。假如此抹除程序為於開機之後的第二個或之後的抹除程序，則在步驟64此自分享此井區的一系列記憶群組中選擇出下一個啟始記憶位址，例如第2圖中所示。

第8圖顯示根據本發明一實施例之記憶積體電路的簡化方塊示意圖，其具有一記憶陣列及此處所描述之改良。其中積體電路150包括記憶陣列100。一字元線(列)解碼器與區塊選擇解碼器101與沿著記憶陣列100列方向安排之複數條字元線102耦接及電性溝通。一位元線(行)解碼器與驅動器103與沿著記憶陣列100行方向安排之複數條位元線104耦接及電性溝通，以自該記憶陣列100的記憶胞讀取資料及寫入資料。位址係由匯流排105提供給字元線解碼器101及位元線解碼器103。方塊106中的感測放大器與資料輸入結構，經由匯流排107與位元線解碼器103耦接。資料由積體電路150上的輸入/輸出埠提供給資料輸入線111輸入至方塊106中的資料輸入結構。資料由方塊106中的感測放大器，經由資料輸出線115，提供至積體電路上的輸入/輸出埠，或者至積體電路150其他內部/外部的資料源。程式化、抹除及讀取調整偏壓狀態機構109控制偏壓調整供應電壓108的應用，及於抹除時施加一回復調整偏壓。狀態機構電路109也包括儲存回復設定及決定在抹除時之回復偏壓範圍(例如記憶胞的範圍)的邏輯140。

本發明之較佳實施例所揭露的技術可以應用於例如是反或(NOR)閘陣列的非揮發記憶陣列。非揮發記憶元件的範例可以是浮動閘極元件或是介電電荷捕捉記憶元件。

本發明之較佳實施例所揭露的技術施加一回復調整偏壓，其根據實施例的不同而調整臨界電壓變大或變小。

本發明之較佳實施例與範例詳細揭露如上，惟應瞭解為上述範例僅作為範例，非用以限制專利之範圍。就熟知此技藝之人而言，自可輕易依據下列申請專利範圍對相關技術進行修改與組合。

150．．．積體電路

100．．．非揮發記憶胞陣列

101．．．列解碼器

102．．．字元線

103．．．行解碼器

104．．．位元線

105．．．匯流排

107．．．資料匯流排

106．．．感測放大器/資料輸入結構

109．．．程式化、抹除(具有回復)及讀取調整偏壓狀態機構儲存回復設定的邏輯

108．．．偏壓調整供應電壓

111．．．資料輸入線

115．．．資料輸出線

第1圖為顯示在記憶群組中未被選取被抹除記憶胞之具有回復程式化之抹除演算法的一範例流程圖。

第2圖顯示一個由包括選取被抹除的記憶群組以及選取不要被抹除的記憶群組兩者之多個記憶群組所分享的摻雜井區。

第3圖是汲極電流與閘極電壓的圖示，顯示在低臨界電壓抹除狀態、在高臨界電壓程式化狀態以及因為高臨界電壓程式化狀態影響正在經歷抹除干擾的記憶胞。

第4圖是汲極電流與閘極電壓的圖示，顯示在低臨界電壓抹除狀態、在高臨界電壓程式化狀態以及因為正在經歷回復程式化以更正抹除干擾而回到高臨界電壓程式化狀態的記憶胞。

第5圖是根據靜態設定來決定回復程式化斜率之具有回復程式化的一範例流程圖之一部分。

第6圖則是根據動態設定來決定回復程式化斜率之具有回復程式化的一範例流程圖之一部分。

第7圖則是根據動態設定來決定回復程式化斜率之具有回復程式化的一範例流程圖之一部分。

第8圖顯示根據本發明一實施例之記憶積體電路的簡化方塊示意圖，其具有一記憶陣列及此處所描述之改良。

Claims (20)

1. 一種積體電路，包含：一非揮發記憶陣列具有複數個記憶群組；控制電路，以抹除一第一組的一個或多個記憶群組且不會抹除一第二組的一個或多個記憶群組，以及施加一回復調整偏壓來調整在該第二組的一個或多個記憶群組中的至少一個記憶群組中的記憶胞之臨界電壓。
2. 如申請專利範圍第1項之積體電路，更包含：維持一用來指示該第二組的一個或多個記憶群組中的一定數目記憶胞是在一程式化狀態的回復設定之邏輯，該一定數目記憶胞接收該回復調整偏壓以自由抹除該第一組的一個或多個記憶群組導致的臨界電壓改變中回復。
3. 如申請專利範圍第1項之積體電路，更包含：維持一用來指示該第二組的一個或多個記憶群組中的一定數目記憶胞是在一程式化狀態的回復設定之邏輯，該一定數目記憶胞接收該回復調整偏壓以自由抹除該第一組的一個或多個記憶群組導致的臨界電壓改變中回復，以及當施加該回復調整偏壓時該記憶胞的數目會增加若干次。
4. 如申請專利範圍第1項之積體電路，更包含：維持一用來指示該第二組的一個或多個記憶群組中的一定數目記憶胞是在一程式化狀態的回復設定之邏輯，該一定數目記憶胞接收該回復調整偏壓以自由抹除該第一組的一個或多個記憶群組導致的臨界電壓改變中回復，以及當施加該回復調整偏壓至該非揮發記憶陣列時該記憶胞的數目會增加若干次。
5. 如申請專利範圍第1項之積體電路，其中該控制電路藉由於該回復調整偏壓之前施加一抹除調整偏壓而響應一抹除命令。
6. 如申請專利範圍第1項之積體電路，其中一相同井區由(i)該第一組的一個或多個記憶群組以及(ii)該第二組的一個或多個記憶群組中的該至少一個記憶群組所分享。
7. 如申請專利範圍第1項之積體電路，其中該控制電路藉由於該回復調整偏壓之前施加一抹除調整偏壓至該第一組的一個或多個記憶群組，且該第二組的一個或多個記憶群組會於該抹除調整偏壓期間內發生抹除干擾，且於該回復調整偏壓期間內該抹除干擾被至少部分更正，而響應一抹除命令。
8. 如申請專利範圍第1項之積體電路，其中一相同井區由(i)該第一組的一個或多個記憶群組以及(ii)該第二組的一個或多個記憶群組中的該至少一個記憶群組所分享，其中該控制電路藉由於該回復調整偏壓之前施加一抹除調整偏壓，且因為與正在進行抹除之該第一組的一個或多個記憶群組分享該相同井區的該第二組的一個或多個記憶群組並未正在進行抹除會於該抹除調整偏壓期間內發生抹除干擾，且於該回復調整偏壓期間內該抹除干擾被至少部分更正，而響應一抹除命令。
9. 如申請專利範圍第1項之積體電路，其中該控制電路藉由施加一驗證調整偏壓，且該控制電路藉由施加該回復調整偏壓以響應指示該第二組的一個或多個記憶群組中的至少一個記憶胞已經受到抹除干擾影響的該驗證調整偏壓，而響應一抹除命令。
10. 如申請專利範圍第1項之積體電路，其中該回復調整偏壓的施加係自該第二組的一個或多個記憶群組中的至少一個記憶群組中的記憶胞之臨界電壓改變回復，該臨界電壓的改變係由抹除該第一組的一個或多個記憶群組導致。
11. 一種記憶體操作方法，包含：響應一抹除命令以抹除一非揮發記憶陣列中之一第一組的一個或多個記憶群組且不會抹除該非揮發記憶陣列中之一第二組的一個或多個記憶群組，以及施加一回復調整偏壓來調整在該第二組的一個或多個記憶群組中的至少一個記憶群組中的記憶胞之臨界電壓。
12. 如申請專利範圍第11項之方法，其中該回復調整偏壓的施加係根據指示該第二組的一個或多個記憶群組中的一定數目記憶胞是在一程式化狀態的一回復設定，該一定數目記憶胞接收該回復調整偏壓以自由抹除該第一組的一個或多個記憶群組導致的臨界電壓改變中回復。
13. 如申請專利範圍第11項之方法，其中該回復調整偏壓的施加係根據指示該第二組的一個或多個記憶群組中的一定數目記憶胞是在一程式化狀態的一回復設定，該一定數目記憶胞接收該回復調整偏壓以自由抹除該第一組的一個或多個記憶群組導致的臨界電壓改變中回復，以及當施加該回復調整偏壓時該記憶胞的數目會增加若干次。
14. 如申請專利範圍第11項之方法，其中該回復調整偏壓的施加係根據指示該第二組的一個或多個記憶群組中的一定數目記憶胞是在一程式化狀態的回復設定之邏輯，該一定數目記憶胞接收該回復調整偏壓以自由抹除該第一組的一個或多個記憶群組導致的臨界電壓改變中回復，以及當施加該回復調整偏壓至該非揮發記憶陣列時該記憶胞的數目會增加若干次。
15. 如申請專利範圍第11項之方法，更包含：藉由於該回復調整偏壓之前施加一抹除調整偏壓至該第一組的一個或多個記憶群組而響應該抹除命令。
16. 如申請專利範圍第11項之方法，其中一相同井區由(i)該第一組的一個或多個記憶群組以及(ii)該第二組的一個或多個記憶群組中的該至少一個記憶群組所分享。
17. 如申請專利範圍第11項之方法，於該回復調整偏壓期間內至少部分更正抹除干擾，其中於該回復調整偏壓之前施加一抹除調整偏壓至該第一組的一個或多個記憶群組造成該第二組的一個或多個記憶群組會於該抹除調整偏壓期間內發生抹除干擾。
18. 如申請專利範圍第11項之方法，於該回復調整偏壓期間內至少部分更正抹除干擾，其中於該回復調整偏壓之前所施加的一抹除調整偏壓造成該第二組的一個或多個記憶群組會於該抹除調整偏壓期間內發生抹除干擾，該抹除干擾係因為與正在進行抹除之該第一組的一個或多個記憶群組分享該相同井區的該第二組的一個或多個記憶群組並未正在進行抹除而發生。
19. 如申請專利範圍第11項之方法，藉由施加該抹除調整偏壓而響應一驗證調整偏壓指示該第二組的一個或多個記憶群組中的至少一個記憶胞已經受到抹除干擾的影響。
20. 如申請專利範圍第11項之方法，該回復調整偏壓的施加係自該第二組的一個或多個記憶群組中的至少一個記憶群組中的記憶胞之臨界電壓改變回復，該臨界電壓的改變係由抹除該第一組的一個或多個記憶群組導致。