[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

TWI455584B - Solid state camera and camera - Google Patents

Solid state camera and camera Download PDF

Info

Publication number
TWI455584B
TWI455584B TW099119546A TW99119546A TWI455584B TW I455584 B TWI455584 B TW I455584B TW 099119546 A TW099119546 A TW 099119546A TW 99119546 A TW99119546 A TW 99119546A TW I455584 B TWI455584 B TW I455584B
Authority
TW
Taiwan
Prior art keywords
pixel unit
pixel
signal
source
drain
Prior art date
Application number
TW099119546A
Other languages
English (en)
Other versions
TW201127035A (en
Inventor
Isao Hirota
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of TW201127035A publication Critical patent/TW201127035A/zh
Application granted granted Critical
Publication of TWI455584B publication Critical patent/TWI455584B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/10—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
    • H04N25/11—Arrangement of colour filter arrays [CFA]; Filter mosaics
    • H04N25/13—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements
    • H04N25/134—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements based on three different wavelength filter elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/65—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to reset noise, e.g. KTC noise related to CMOS structures by techniques other than CDS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/709—Circuitry for control of the power supply
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/7795—Circuitry for generating timing or clock signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
    • H10F39/182—Colour image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/199—Back-illuminated image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/802—Geometry or disposition of elements in pixels, e.g. address-lines or gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H10F39/8037—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/813—Electronic components shared by multiple pixels, e.g. one amplifier shared by two pixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/806—Optical elements or arrangements associated with the image sensors
    • H10F39/8063—Microlenses

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

固態攝像裝置及相機
本發明係關於一種具有光電轉換元件之固態攝像裝置及相機。
眾所周知，於固態攝像裝置例如CCD(Charge Coupled Device，電荷耦合器件)影像感測器或CMOS(Complementary Metal Oxide Semiconductor，互補式金屬氧化物半導體)影像感測器中，受光部之光電轉換元件即光電二極體中之結晶缺陷、或者受光部與其上之絕緣膜之界面的界面能態成為暗電流之產生源。
其中，作為抑制由界面能態引起暗電流產生之手法，有效的是嵌入型光電二極體結構。
該嵌入型光電二極體係構成為例如形成n型半導體區域，且於與該n型半導體區域之表面即絕緣膜之界面附近，較淺地形成雜質濃度較濃之p型半導體區域(電洞儲存區域)，以抑制暗電流。
作為該嵌入型光電二極體之製作方法，一般而言，係離子注入作為p型雜質之B及BF2 ，進行退火處理，從而於構成光電二極體之n型半導體區域與絕緣膜之界面附近製作p型半導體區域。
又，於CMOS影像感測器中，各像素形成為包含光電二極體及讀出、重置、放大等各種電晶體。經光電二極體光電轉換之信號係藉由該等電晶體來處理。於各像素之上部形成有包含多層金屬配線之配線層。於配線層上，形成有規定入射至光電二極體之光之波長的彩色濾光片、及將光聚光於光電二極體之晶載透鏡。
作為此種CMOS影像感測器，提出有具有各種特徵之器件結構。
具體而言，提出於光電轉換元件結構上採用CCD特徵之電荷調變器件(CMD：Charge Modulation Device，參照專利文獻1、2、3)、表體電荷調變器件(BCMD：Bulk Charge Modulation Device，參照專利文獻4)。
進而，提出有浮接井型放大器(FWA：Floating Well Amplifier，參照專利文獻5，6)。FWA係根據以極大值儲存之光穴之電荷量，於表面形成通道，並藉由該表面之電荷量使源極‧汲極電流產生變化，其結果，可對應於信號電荷進行讀出。
進而，提出有將受光部與信號檢測部分開鄰接配置之臨限值調變型影像感測器(VMIS：Vth Modulation Image Sensor，參照專利文獻7、8、9、10)等各種器件。
又，於專利文獻11中，提出有如下固態攝像元件。
該固態攝像元件係包括受光元件，該受光元件兼有下述功能：藉由入射光進行光電轉換，並儲存由光電轉換所得之信號電荷，根據儲存之信號電荷之電荷量輸出信號電壓。該受光元件具有下述電位分佈：俯視時相同之部位容易儲存信號電荷，且表面通道電流變得易於流動。
該等CMOS影像感測器基本而言係自器件之前面側照射光之前面照射型之固態攝像裝置。
相對於此，提出有藉由對形成有光電二極體或各種電晶體之矽基板之背側進行研磨而薄膜化，使光自基板反面側入射進行光電轉換之反面(背面)照射型之固態攝像裝置(參照專利文獻12)。
先前技術文獻 專利文獻
專利文獻1：日本專利第1938092號公報
專利文獻2：日本專利特開平6-120473號公報
專利文獻3：日本專利特開昭60-140752號公報
專利文獻4：日本專利特開昭64-14959號公報
專利文獻5：日本專利第2692218號公報
專利文獻6：日本專利第3752773號公報
專利文獻7：日本專利特開平2-304973號公報
專利文獻8：日本專利特開2005-244434號公報
專利文獻9：日本專利第2935492號公報
專利文獻10：日本專利特開2005-85999號公報
專利文獻11：日本專利特開2003-31785號公報
專利文獻12：日本專利特開平10-65138號公報
然而，上述前面照射型之CMD或BCMD、FWA、及VMIS等係利用基板作為溢流，因此無法進行反面(背面)照射，且重置電壓亦較高。
前面照射型之CMD、BCMD、FWA、及VMIS等係將受光部配置於讀取電晶體之旁邊，因此存在開口率低下之缺點。
又，現有之光閘極結構係通過薄膜閘極而受光，因此存在藍色感應度低下之缺點。
又，如BCMD般，為前面照射型且於n- 層上形成光閘極型MOS(Metal Oxide Semiconductor，金屬氧化物半導體)型電晶體時，光照射而生成載子係於半導體表面附近進行。因此，存在如下缺點：載子會被存在於半導體-絕緣膜界面上之陷阱(trap)所捕獲，導致即便施加重置電壓，儲存載子亦不會立即排出，從而對元件特性造成影響。
又，如VMIS般，為前面照射型且將受光光電二極體區域與信號檢測電晶體鄰接配置時，藉由受光而生成之電荷之儲存與調變操作係時間上以其他時間進行而並非動態之動作，因此不利於高速信號處理。
同樣地，當前面照射型且將受光光電二極體區域與信號檢測電晶體鄰接配置時，必需花費心思於信號檢測部之上部設置遮光膜等，故存在元件製造製程變得複雜等缺點。
又，於前面照射型之BCMD型影像感測器中，光閘電極下之整個通道區域成為電荷儲存層。因此，前面照射型之BCMD型影像感測器存在下述缺點：電流電壓特性(ID -VDD )特性無法成為飽和特性而變成三極管特性，故當用於源極隨耦器型時並不便於使用。
而且，上述前面照射型之CMOS影像感測器存在如下缺點：因像素之上部之配線而使光被遮蔽，使得各像素之感應度下降，又，若由該等配線反射之光入射至鄰接像素單元，則將成為混色等之誘因。
專利文獻11揭示之固態攝像元件係採用2層閘極結構，以利用單井實現1個電晶體，但其存在必需對元件分離區域進行特殊之做工，導致元件製造製程變得複雜等之缺點。
又，由於該固態攝像元件亦為前面照射型，因此，具有上述前面照射型之藍色感應度低下及混色等之問題。
於專利文獻12揭示之反面照射型之固態攝像裝置之情形時，電洞儲存區域係形成於基板之表面側及反面側，但由離子注入較淺地形成較濃之p型半導體區域則存在極限。
因此，若為了抑制暗電流而意欲進一步提高p型半導體區域之雜質濃度，則p型半導體區域會變深。若p型半導體區域變深，則光電二極體之pn接面將離開轉移閘極，因此，存在轉移閘極之讀出能力低下之虞。
本發明係提供一種固態攝像裝置及相機，其可有效且高速地進行光載子之生成、儲存、電荷讀出、剩餘電荷之導出(重置)等一系列動作，不使光對藍色之感應度劣化，防止光之載子受到矽界面之陷阱影響，從而可實現高感應度化與像素之微細化，而且上述固態攝像裝置及相機具有充分之驅動能力。
本發明之第1觀點之固態攝像裝置包括：像素部，其係形成於包括受到光照射之第1基板面側及形成有元件之第2基板面側之基板上，且矩陣狀排列有以每1個像素單元或複數個像素單元為單位，藉由元件分離層而與鄰接單元群分離之複數個像素單元；複數條第1驅動線，其等係對應著上述像素單元之列矩陣進行排列；第2驅動線，其係由鄰接之2列像素單元彼此共用；信號線，其係對應著上述像素單元之行矩陣進行排列，且分割為第1信號線與第2信號線；信號讀出處理系統，其係對上述信號線中讀出之上述像素單元之讀出信號進行處理；以及切換部，其係將上述第1信號線及上述第2信號線連接於電源或上述信號讀出處理系統；且，上述像素單元係接收來自上述第1基板面側之光，並具備所接收之光之光電轉換功能及電荷儲存功能，形成有檢測該電荷儲存功能之儲存電荷且具有臨限值調變功能之電晶體，上述電晶體係具備作為讀出電晶體之功能、作為重置電晶體之功能、及作為選擇電晶體之功能，並具有源極及汲極、及形成於該源極及汲極間之通道形成區域上之閘電極，且，沿上述像素單元之列方向鄰接之2個像素單元之汲極或源極係為共用，一像素單元之源極或汲極連接於上述第1信號線，另一像素單元之源極或汲極連接於上述第2信號線，上述像素單元之電晶體係連接於閘電極所對應之上述第1驅動線，沿上述列方向鄰接之2個像素單元係連接於上述共用之汲極或源極所對應之第2驅動線。
本發明之第2觀點之相機包括：固態攝像裝置，其係自基板之第1基板面側接收光；光學系統，其將入射光導入至上述固態攝像裝置之上述第1基板面側；以及信號處理電路，其處理上述固態攝像裝置之輸出信號；且，上述固態攝像裝置包括：像素部，其係形成於包括受到光照射之第1基板面側及形成有元件之第2基板面側之基板上，且，矩陣狀排列有以每1個像素單元或複數個像素單元為單位，藉由元件分離層而與鄰接單元群分離之複數個像素單元；複數條第1驅動線，其等係對應著上述像素單元之列矩陣進行排列；第2驅動線，其係由鄰接之2列像素單元彼此共用；信號線，其係對應著上述像素單元之行矩陣進行排列，且分割為第1信號線與第2信號線；信號讀出處理系統，其係對上述信號線中讀出之上述像素單元之讀出信號進行處理；以及切換部，其係將上述第1信號線及上述第2信號線連接於電源或上述信號讀出處理系統；且，上述像素單元係接收來自上述第1基板面側之光，並具備所接收之光之光電轉換功能及電荷儲存功能，形成有檢測該電荷儲存功能之儲存電荷且具有臨限值調變功能之電晶體，上述電晶體係具備作為讀出電晶體之功能、作為重置電晶體之功能、及作為選擇電晶體之功能，並具有源極及汲極、及形成於該源極及汲極間之通道形成區域上之閘電極，且，沿上述像素單元之列方向鄰接之2個像素單元之汲極或源極係為共用，一像素單元之源極或汲極連接於上述第1信號線，另一像素單元之源極或汲極連接於上述第2信號線，上述像素單元之電晶體係連接於閘電極所對應之上述第1驅動線，沿上述列方向鄰接之2個像素單元係連接於上述共用之汲極或源極所對應之第2驅動線。
根據本發明，可有效且高速地進行光載子之生成、儲存、電荷讀出、剩餘電荷之導出(重置)等一系列動作。
又，可不使光對藍色之感應度劣化，防止光之載子受到矽界面之陷阱影響，從而可實現高感應度化與像素之微細化。
又，可抑制多像素化時驅動能力不足，從而獲得充分之驅動能力。
以下，聯繫圖式說明本發明之實施形態。
再者，說明以如下順序進行。
1.固態攝像裝置之概略構成
2.器件結構
3.反射器構成
4.接點共用型像素部之像素單元排列例
5.相機
<1.固態攝像裝置之概略構成>
圖1係表示本實施形態之固態攝像裝置之概略構成的方塊圖。
如圖1所示，本固態攝像裝置1係包括作為感測部之像素部2、列方向(Y方向)控制電路3、行方向(X方向)控制電路4、及時序控制電路5。
如以下詳細敍述，像素部2係構成為例如矩陣狀(matrix)配置有複數個像素單元2A。
本實施形態之像素部2之像素單元2A係反面(背面)照射下構成為雙井結構、臨限值調變(CMD)方式之影像感測器。
而且，本實施形態之像素部2係採用雙井結構，且儲存電荷與通道電流為相同載子。
又，像素部2係具有於1個電晶體中同時具有讀出電晶體、重置電晶體與選擇電晶體之功能的1個電晶體架構(結構)。
進而，於像素部2中，係於像素排列中，同一列排列之像素單元2A連接於共通之列線H0、H1...，同一行排列之像素單元2A連接於共通之行線V0、V1...。
於固態攝像裝置1中，為了依序讀出像素部2之信號，而配置有生成內部時鐘之時序控制電路5、控制列位址及列掃描之列方向(Y方向)控制電路3、以及控制行位址及行掃描之行方向(X方向)控制電路4。
列方向(Y方向)控制電路3係受到時序控制電路5之時序控制脈衝後，驅動特定之列線H0、H1...。
行方向(X方向)控制電路4係受到時序控制電路5之時序控制脈衝，且接收到特定之行線V0、V1...中讀出之信號後進行特定之處理。
此處，處理中包括CDS(Correlated Double Sampling)相關性兩重取樣處理或類比‧數位轉換處理等。
與來自該行方向控制電路4中之像素單元2A之信號讀出處理相關的構成、功能將於下文中進行詳細敍述。
<2.器件結構>
以下，說明本實施形態之固態攝像裝置之像素部之具體器件結構。
圖2(A)、(B)係表示本實施形態之固態攝像裝置之像素部之基本結構的圖，圖2(A)為平面圖，圖2(B)係圖2(A)中之a-a'線的簡略剖面圖。
如圖2所示，固態攝像裝置1係形成為下述反面(背面)照射型器件，該反面(背面)照射型器件係形成有使光自基板100之第1基板面101側(反面側)入射，且於第2基板面102側(前面側)形成有MOS型電晶體之元件區域部EAP。基板100係由矽基板所形成。
基板100係藉由矽晶圓薄膜化而形成，以可使光自反面入射。基板100之厚度亦取決於固態攝像裝置1之種類，例如於可見光用之情形時為2 μm~6 μm，而於近紅外光用時為6 μm~10 μm。
如此般，基板100係包括受到光照射之第1基板面101側及形成有元件之第2基板面102側，且形成有藉由元件分離層而與鄰接單元分離之複數個像素單元Cel(2A)。
於本實施形態中，基板100形成有以每1個像素單元或複數個像素單元為單位，藉由元件分離層而與鄰接單元群分離之複數個像素單元2A(Cel)。
像素單元Cel係包括形成於第1基板面101側之第1導電型井(以下稱作第1井)110、及與第1井110相較形成於第2基板面102側之第2導電型井(以下稱作第2井)120。
於本實施形態中，第1導電型係為n型，第2導電型係為p型。
n型之第1井110係作為接收來自第1基板面101側之光之受光部而發揮功能，且具有接收之光之光電轉換功能及電荷儲存功能。
第2井120形成有檢測第1井110之受光部中之儲存電荷且具有臨限值調變功能之MOS型之電晶體130。
於第1井110之側壁上以包圍該等第1井110及第2井120之方式形成有導電型的與第1導電型(於本實施形態中為n型)相反之第2導電型即p型元件分離層(導電層)140，且於基板100之光入射面即第1基板面101形成有p+ 層150。
於p+ 層150之光入射面側，形成有例如包含氧化矽之絕緣膜或保護膜151。而且，於保護膜151上形成有僅使所期望波長區域之光通過之彩色濾光片152。又，於彩色濾光片152上形成有使入射光聚光於第1井110之受光部中之微透鏡153。
於p型之第2井120中，其中央部隔著特定間隔形成有包含n+ 層之源極區域121及汲極區域122。於源極區域121與汲極區域122之間形成有通道形成區域123。
又，於第2井120中之未與第1井110重疊之區域(端部側區域)，形成有包含p+ 層之井(基板)接點區域124、125、126、127。
進而，藉由特定之製程，而於形成有源極區域121、汲極區域122、井接點區域124~127之基板100之第2基板面102的表面，選擇性地形成氧化矽等之絕緣膜160。
而且，介隔著絕緣膜160，於基板100之第2基板面102側之源極區域121與汲極區域122之間的通道形成區域123上，形成有電晶體130之閘電極131。
又，使源極區域121上之絕緣膜160之一部分開口，形成有與源極區域121連接之電晶體130之源極電極132。
以相同方式，使汲極區域122上之絕緣膜160之一部分，形成有與汲極區域122連接之電晶體130之汲極電極133。
進而，使井接點區域124~127上之絕緣膜之一部分開口，而與井接點區域124~127連接，形成井接點電極170。井接點電極170之位準設定為例如接地電位GND(0V)或-1.2 V等。
於以上構成中，形成有絕緣閘極型場效電晶體(稱作MOS電晶體)之電晶體130。
電晶體130係包括形成於第2基板面102側之第2井120中之源極區域121、汲極區域122、通道形成區域123、形成於第2基板面102之表面側之閘電極131、源極電極132、及汲極電極133。
再者，於圖2中，S、D、G係分別表示電晶體130之源極、電晶體130之汲極、電晶體130之閘極。
如此般，本實施形態之各像素單元Cel(2A)係於反面(背面)照射下構成為雙井結構、臨限值調變(CMD)方式之影像感測器。
圖3係表示本實施形態之像素單元之等效電路的圖。
如圖3所示，像素單元2A(Cel)係包括形成於第1井110中之光電轉換及電荷儲存元件部111、及藉由第2井120及第2基板面120側之電極而形成之1個電晶體130。
如此般，本實施形態之像素單元Cel係於反面照射下具有雙井結構，且儲存電荷與通道電流為同一載子。
又，像素單元Cel係具有1個電晶體中同時具有讀出電晶體、重置電晶體與選擇電晶體之功能之1個電晶體架構(結構)。
即，於本實施形態中，係於反面照射下採用雙井(Double-Well)結構，而未採用單井(Single-Well)調變方式。其原因如下所示。
若採用單井調變方式，則必需進行用於線性改善之口袋佈植，由此會使儲存面積減少，因此，於像素微細化時將無法取得飽和電荷Qs。
而單井結構係即便調變度‧轉換效率較高，亦不耐缺陷，易於頻繁出現線性(圓短)之像素不均一，且發生時難以修正。
又，於讀出過程中釘紮(Pinning)會脫落，因此，與行數位CDS之相容性較差。而類比CDS時，電容之面積龐大，不利於微細化。
即便與反面照射組合，亦需要重置電晶體，而成為2個電晶體構成，因而不利於微細化。
與此相對，於本實施形態中，係於反面照射下具有雙井結構，且儲存電荷與通道電流為同一載子，元件分離為獨立之載子即可。
其結果，於本實施形態中，電晶體結構無需為環狀，可與普通電晶體相同，由汲極(D)/閘極(G)/源極(S)之所謂之單向結構構成。
又，於本實施形態中，係採用使信號載子排出至電晶體130之汲極般之結構。
藉此，利用1個電晶體中共用讀出(pick up)電晶體、重置電晶體及選擇電晶體之完整之1個電晶體而實現側向重置結構。
即，根據本實施形態之像素單元結構，1層閘極結構即可，而無需2層閘極結構，由此，元件分離區域無需特殊之工藝。
又，可與鄰接像素單元共用汲極、共用源極或共用閘極，從而飛躍性提高佈局效率，使像素微細化成為可能。
又，由於採用電晶體之汲極之側向重置，故而，可藉由使汲極為橫向配線，以及以共用像素為單位另外配線，而實現行共用，從而實現行電路之縮小。
又，因電晶體之閘極中出現空餘空間，故可於此空間設置利用配線之金屬等而成之反射器結構。其結果，使穿透矽(Si)基板之光反射，並再次於Si中進行光電轉換，從而例如可提高近紅外感應度。
又，現有結構係於受光期間中斷開閘極，使矽(Si)基板表面釘紮，藉此，使產生於界面之暗電流與電洞(Hole)再接合，因此，未完全再結合之成分變為暗電流不均或白點缺陷而成為問題。
與此相對，本結構係為雙井，因此具有下述優點：可使產生於Si表面之暗電流電子自通道排出至汲極，從而可完全預防產生於界面之暗電流或白點。
其結果，即便於行讀出時接通閘極，暗電流或白點亦不會成為問題，因此可實現信號之非破壞性讀出。
實現像素微細化之排列結構、具有反射器之構成、信號讀出處理系統之構成及功能、以及信號之非破壞性讀出處理將於下文中進行詳細敍述。
此處，說明具有上述構成之像素單元中之動作。
使光由作為反面側之第1基板面(反面)101入射至像素單元內，並主要藉由光電效應而於像素單元內之n型第1井110內產生電子，電洞對，且使所產生之電洞通過形成單元之壁面之p型元件分離層140而排出至外部。
僅電子儲存於n型第1井110中，且儲存於形成在作為MOS電晶體之電晶體130之源極‧汲極間之閘極區域半導體表面附近之電位井內。接著，通過電晶體130，儲存電荷之信號經放大被檢測後，將儲存電荷適當地排出，進行混和色及飽和電荷量之控制。
又，固態攝像裝置1之感測器之半導體層之厚度係為2 μm~10 μm左右，該厚度達到於光之波長範圍內充分發揮光電轉換之量子效率之程度。
與此相對，於前面照射型之情形時，通常，半導體基板之厚度必需保持為元件難以破裂之厚度(~數百μm)，因此，存在著通過元件之基板後源極.汲極間之洩漏電流無法忽視而成為問題之情形。
與此相對，於本實施形態中，由於使元件之厚度充分變薄，因此，可減小通過基板之洩漏電流，從而亦使該問題避免出現。
以上，說明了本實施形態之固態攝像裝置1之構成及功能。
以下，進一步詳細考察本實施形態之固態攝像裝置1。
圖4係表示對於前面照射型BMCD之情形，入射光之波長與電晶體之配置成為何種關係的圖。
圖4之前面照射型BMCD10係於基板前面側形成有絕緣膜11、透明電極12、及遮光電極13等。又，14表示側向汲極，15表示閘極絕緣膜，16表示矽基板。
於圖4之前面照射之情形時，光係自設置有電晶體之側進入。此時，結構如下所述：側向汲極區域14由遮光電極13所覆蓋，光由除此以外之開口部穿透絕緣膜11、透明電極12、閘極絕緣膜15等，進入矽基板16內。
於波長較長之紅光或近紅外光LIR自矽之表面進入相對內部，而藍光LB或近紫外光並未如此深入之場所進行光電轉換。又，於波長較短之光通過表面之絕緣多層膜時，因散射或吸收、或者層界面上之反射等，易於遭受能量損失。
與此相對，於圖2之本實施形態之反面照射之情形時，係成為光自未配置有電晶體130之側進入矽基板100內之結構，波長較長之光較多地到達電晶體附近，而波長較短之光僅極少一部分到達。
為了使亦包括入射光之波長在內使量子效率最大化，而對如何處理源極‧汲極之擴散層及井層為佳之方面，曾有各種提案。
然而，對於通過矽氧化膜(絕緣膜)之光影響電晶體特性之可能性的討論較少。本實施形態則涉及該方面，不僅予以定性，而且一定程度闡明其機制。
圖5係表示前面照射型之情形下，形成有透明電極/閘極矽氧化膜(SiO2 )/矽(Si)單晶之能帶狀態之概略的圖。
存在閘極氧化膜之性質因製法或處理而顯著不同之情形，當幾乎未經控制時，於氧化膜中殘存有捕獲電子及電洞之陷阱。圖中表示於矽氧化膜之傳導帶下2.0 eV之位置存在有捕獲電子之陷阱之情形。
於矽熱氧化膜之情形時，帶隙約為8.0 eV，當使用ITO作為透明電極時，功函數約為4.3 eV~4.7 eV，因此，透明電極之費米能階位於熱氧化膜之能隙之正中稍微偏下。
現在，試著關注入射光中之藍光成分例如波長λ=450 nm，根據愛因斯坦之光量子式E=hv ，則相當於E=2.76 eV。該能量如圖所示，與由透明電極之費米能階而測出之氧化膜中之電子陷阱之能階的位置大致相等。
此時，若對矽基板朝透明閘電施加相對較大之負電壓，則藉由光電效應而由金屬表面(透明電極)飛出之電子將於氧化膜中激發而被陷阱捕獲。
由陷阱捕獲之電子將藉由電場而再次釋放，並藉由跳躍傳導而流入至矽單晶之傳導帶，使透明閘電極與矽之間成為較弱之導通狀態，使得電晶體特性及信號量產生偏差。
於本實施形態之反面照射中，直至能量較大之短波長之光到達電晶體區域為止，其能量幾乎將用於矽基板內光載子之生成，因此，無前面照射般之缺點係為一大特徵。
圖6係表示伴隨圖2所示之裝置之電位狀態變化，各區域中與半導體基板面為垂直方向之半導體基板內的電位對電子之變化的圖。
於任一狀態中，井接點電極170之電壓VGND均設定為0 V。
(i)閘極讀出
若將電晶體130之閘極電壓VG設為1.0 V，汲極電壓VD設為1.8 V，則源極電壓VS為1.6 V~1.4 V左右，儲存電荷(電子)減少，自源極流入汲極之通道電子電流相應地得到調變而減少。若測定該電流變化部分，則可知儲存電子之電荷變化量。
(ii)閘極儲存(非讀出狀態)
若將電晶體130之閘極電壓VG設為0 V，汲極電壓VD設為1.8 V，則源極電壓VS為1.2 V或1.2 V以下，於電晶體130之源極‧汲極間之閘極區域中之半導體表面附近所形成的電位井內儲存有電子。
(iii)閘極儲存(非重置狀態、硬重置)
若將電晶體130之閘極電壓VG設為0 V~-1.0 V，汲極電壓VD設為1.8 V，則源極電壓VS為高阻抗Hi-Z或LD，所儲存之電子成為溢流(OF，overflow)之狀態。即，使像素單元Cel飽和。此時，保持信號。
(iiii)重置
若將電晶體130之閘極電壓VG設為0 V~-1.0 V，汲極電壓VD設為3.0 V以上例如3.7 V，則源極電壓VS為高阻抗Hi-Z或LD，使存在於儲存井內之電子通過汲極電極而排出至外部。
如此般，於本實施形態中，作為像素信號重置，藉由對汲極電壓VD，視情形亦對包含閘極電壓在內進行調變(於圖6之例中增大汲極-閘極間之電位差)，而使儲存於汲極電極之信號電荷(電子)排出。
又，於本實施形態中，低照度時以提高調變度、轉換效率之方式維持所謂之伽瑪(γ)特性。
而且，於本實施形態中，將伽瑪特性活用於高動態範圍(DR)。
此處，說明該像素單元之伽瑪特性。
圖7係表示圖2(A)中之a-a'線之電位分佈之一例的圖。
作為雙井之特徵之一，如圖7所示，感測器儲存區域為寬電位形狀。因此，雙井特徵之一在於電容因信號量而變化，從而具有非線性(伽瑪特性)。
於單井結構中，線性(圓短)為非線性，小信號時信號會缺漏。
與此相對，於雙井結構中，小信號時增益上升之伽瑪特性，不僅可實現反伽瑪修正且低照度時之增益為-，因此，雜訊亦與信號同時受到壓縮，故可實現低雜訊化。
如此，於本實施形態中，主動活用伽瑪特性，且如圖2所示，設置積累小信號之n型且較深之伽瑪袋180。
於該伽瑪袋180中，信號載子與信號電流集中於1點，使得小信號調變度提昇。
又，可利用進行後段之信號處理的DSP(digital signal processor，數位信號處理器)來進行反伽瑪修正，從而實現所有雜訊壓縮。
又，如圖7所示，像素單元Cel具有大信號時電容增大之結構，故成為伽瑪特性之高動態範圍(DR)。
以上，說明了本實施形態之像素單元之構成及功能。
以下，說明像素部2具有反射器之構成、像素單元之排列等。
<3.反射器構成>
圖8(A)及(B)係具有反射器之像素單元之簡略剖面圖。
再者，於像素部2中，矩陣狀排列有複數個像素單元Cel。又，採用拜耳排列。
圖8(A)及(B)所示之像素單元係p型元件分離層(導電層)140A形成於第1井110及第2井120之側壁。像素單元係於該p型元件分離層140A內形成有形成電晶體130且包含n+ 層之源極區域141、汲極區域142。像素單元係井接點區域143形成於源極區域141側或汲極區域142側。於該例中，係形成於源極區域側。
而且，在與p型元件分離層140A對向之位置上形成有閘接點電極190。
進而，於除元件分離層140A以外之像素單元Cel之閘電極131之前面側(未照射光之側)形成有反射器200。
於本實施形態中，可藉由與鄰接像素單元共用汲極、源極、基板(井)或閘極之接點之一部分或複數個，而提高佈局效率。
即，可由1個電晶體構成之情形係為汲極、源極、閘極、井之接點配置於元件分離上之四周，且閘極佔有像素整體之結構，使得電晶體之隨機雜訊將飛躍性降低。
例如，汲極接點及源極接點係由X、Y方向中之Y方向(縱向、列方向)上鄰接之像素單元彼此共用，閘接點及井接點係由X方向(橫向、行方向)上鄰接之像素單元共用。
如此般，汲極接點、源極接點、閘接點、及井(基板)接點便可配置於閘極之4個方向。
其結果，於本實施形態中，如圖9所示，可採用亦可兼用所謂之鋸齒形(ZigZag)排列之佈局。
圖9之例係為使普通之拜耳排列之正方形配置旋轉45度排列而成之結構。
圖10係表示X方向(橫向)條紋中閘極共通之佈局例的圖。
於圖10中，將圖中設定之正交座標系統之X方向設為橫(水平、行)方向，Y方向設為縱(垂直、列)方向。
於圖10中，SCNT、DCNT、GCNT、WCNT分別表示源極接點、汲極接點、閘接點、井接點。
如圖10所示，作為於橫條紋上使閘極共通且於源極側或汲極側採取井(基板)接點WCNT之佈局，可容易地製作反射器200。
此時，井(基板)接點WCNT可於X(水平)方向上每間隔一個而設置。
又，汲極側或源極側藉由耐壓及佈局而決定即可。
若於源極側採取基板接點，則電位差縮小，因此具備微細化變得容易之優點。
圖11係表示將汲極側作為夾止之佈局例的圖。
當將井(基板)接點WCNT作為汲極側時，為了確保耐壓而縮小汲極寬度，作為所謂之夾止。
藉此，因源極側之通道擴大，而使源極側變深，使得儲存信號之部分與易於進行調變之部分一致，從而獲得高調變特性。
圖12係表示本實施形態之像素部中之像素單元的佈局之另一例的圖。又，圖13(A)係圖12之a-a'線之簡略剖面圖，圖13(B)係圖12之b-b'線之簡略剖面圖。
於圖12之佈局例中，井(基板)接點(WCNT)係形成於第1基板面101(反面)側，而並非形成於基板100之第2基板面102側。閘電極131係形成為遍佈包含第2基板面102側之p型元件分離層140A之像素單元整體上。
此時，可兼用未圖示之防止混色用遮光膜與配線。
藉由採用此種構成，反射器200之配線成為對稱形，從而利於耐壓方面。
此處，進一步詳細敍述反射器200。
反面照射且採用雙井結構之本實施形態之像素單元Cel，係藉由電晶體130之閘電極131上出現空餘空間，而可於此處形成利用配線之金屬等之反射器結構。
可藉由該反射器200而使穿透矽基板100之光反射後再次於矽基板100之第1井110中進行光電轉換，從而提高例如近紅外感應度。
此時，如圖14(A)所示，基板相對較厚(6 μm~10 μm左右)，故可藉由利用反射器200之近紅外光之反射，而應用於例如黑暗處之監視相機。
進而，如圖14(B)所示，若主動使基板100之厚度變薄而成為反射G~R光之厚度，則一半左右之基板厚度即可，因此，可進一步使像素尺寸減半，從而防止混色。
通常，就可見光而言，矽基板必需為2 μm~3 μm之厚度，且必需於光入射角為25度左右為止受光，且縱橫比為1：2左右為極限，因此1 μm~1.5 μm左右可謂像素尺寸之極限。
然而，如本實施形態所示，若使用反射器200，則一半之矽基板厚度1 μm~1.5 μm即可，由此，像素尺寸亦可為次微米像素。
又，此時，較理想的是電極使用可見光穿透率較高之ITO膜。
而且，於本實施形態中，反射器200為金屬系之配線(A1等)。該構成例將於下文中敍述。
再者，雖未進行具體之說明，但亦存在反射器包括非導電性絕緣膜等之情形。
其次，說明可共用行電路而實現小型化之構成。
此時，於像素部2中之像素單元之矩陣狀(矩陣狀)排列中，在行中將汲極接點分為2個以上之組，藉此，共用行方向(X方向)控制電路4中之行電路以實現規模小型化。
<4.接點共用型像素部之像素單元排列例>
圖15(A)、圖15(B)係表示接點共用型像素部之像素單元排列例的圖，圖15(A)係表示像素單元佈局之例的圖，圖15(B)係表示與圖15(A)對應之圖案佈局的圖。
又，圖16係表示採用圖15之佈局使共用行電路之信號處理系統與像素部簡化而成之等效電路的圖。
再者，以下，設為對經選擇之電晶體之閘極供給信號Se1者。
又，於以下說明中，對接點共用型之像素部之像素單元排列例進行說明，但亦可以藉由配線而連接且共用源極及汲極之方式而構成。
例如，即便圖1所示之源極、汲極於每個像素單元中獨立，亦可以下述方式構成，即利用配線連接且共用沿行方向鄰接之像素單元之汲極及源極。
於該例中，垂直方向(Y方向)之2線共用汲極。
於圖15(A)之例中，矩陣狀排列有選擇圖示之16個單元Cel。
基本而言，採用拜耳排列。
第1列第1行排列有G(綠、Gr)之像素單元Cel11，第1列第2行排列有B(藍)之像素單元Cel12，第2列第1行排列有R(紅)之像素單元Cel21，第2列第2行排列有G(Gb)之像素單元Cel22。
同樣地，第1列第3行排列有G(Gr)之像素單元Cel13，第1列第4行排列有B之像素單元Cel14，第2列第3行排列有R之像素單元Cel23，第2列第2行排列有G(Gb)之像素單元Cel24。
第3列第1行排列有G之像素單元Cel31，第3列第2行排列有B之像素單元Cel32，第4列第1行排列有R之像素單元Cel41，第4列第2行排列有G(Gb)之像素單元Cel42。
同樣地，第3列第3行排列有G(Gr)之像素單元Cel33，第3列第4行排列有B之像素單元Cel34，第4列第3行排列有R之像素單元Cel43，第4列第4行排列有G(Gb)之像素單元Cel44。
而且，於像素單元排列之各行中，鄰接之奇數列與偶數列之像素單元彼此共用汲極接點DCNT。
於圖15之例中，像素單元Cel11與Cel21共用汲極接點DCNT，像素單元Cel31與Cel41共用汲極接點DCNT。
同樣地，像素單元Cel12與Cel22共用汲極接點DCNT，像素單元Cel32與Cel42共用汲極接點DCNT。
像素單元Cel13與Cel23共用汲極接點DCNT，像素單元Cel33與Cel43共用汲極接點DCNT。
像素單元Cel14與Cel24共用汲極接點DCNT，像素單元Cel34與Cel44共用汲極接點DCNT。
於圖15之例中，藉由共用汲極接點DCNT之第1列之像素單元Cel11~Cel14及第2列之像素單元Cel21~Cel24而形成組GRP1。
同樣地，藉由共用汲極接點DCNT之第3列之像素單元Cel31~Cel34及第4列之像素單元Cel41~Cel44而形成組GRP2。
而且，於鄰接組之間之各行中，由鄰接像素單元彼此共用源極接點SCNT。
於圖15之例中，組GRP1之像素單元Cel21與組GRP2之像素單元Cel31共用源極接點SCNT。
組GRP1之像素單元Cel22與組GRP2之像素單元Cel32共用源極接點SCNT。
組GRP1之像素單元Cel23與組GRP2之像素單元Cel33共用源極接點SCNT。
組GRP1之像素單元Cel24與組GRP2之像素單元Cel34共用源極接點SCNT。
又，於圖15(B)中，LGND1~5...、及LSGN1~4...分別表示與井接點WCNT連接之接地線、及與源極接點SCNT連接之信號線。
於圖15(B)中，LGT1~3...、及LDRN1~4...分別表示與閘接點連接之閘極線、及與汲極接點連接之汲極線。
於本實施形態中，閘極線相當於第1驅動線，汲極線相當於第2驅動線。
接地線LGND及信號線LSGN係於Y方向(列方向)上對每一行進行配線。
又，閘極線LGT係於X方向(列方向)上對每一列進行配線。
又，汲極線LDRN係於X方向(列方向)上每一組配線1條。
該接地線LGND、信號線LSGN、閘極線LGT、及汲極線LDRN係藉由配線之積層結構而形成。
例如接地線LGND係藉由最下層之第1金屬配線(1MT)而形成。
信號線LSGN係藉由第2下層之第2金屬配線(2MT)而形成。
閘極線LGT、及汲極線LDRN係兩者間介隔絕緣膜而保持絕緣性，且藉由最上層之第3金屬配線(3MT)而形成。
於本實施形態中，係形成為於各組GRP1~GRP3中共用汲極接點之像素單元中，閘接點GCNT與井(基板)接點WCNT相互於X方向(行方向)上成為反向。
而且，本實施形態形成為奇數行與偶數行中該朝向進一步相反。
具體而言，於組GRP1中，第1行之像素單元Cel11之閘接點GCNT形成於X方向之圖中左側，井接點WCNT形成於X方向之圖中右側。
第1行之像素單元Cel21之閘接點GCNT形成於X方向之圖中右側，井接點WCNT形成於X方向之圖中左側。
而且，像素單元Cel11之電晶體130之閘極經由閘接點GCNT而與閘極線LGT1(y-2)連接，井接點WCNT與配線於第2行之接地線LGND2連接。
像素單元Cel21之電晶體130之閘極經由閘接點GCNT而與閘極線LGT2(y-1)連接，井接點WCNT與配線於第1行之接地線LGND1連接。
第2行之像素單元Cel12之閘接點GCNT形成於X方向之圖中右側，井接點WCNT形成於X方向之圖中左側。
第2行之像素單元Cel22之閘接點GCNT形成於X方向之圖中左側，井接點WCNT形成於X方向之圖中右側。
而且，像素單元Cel12之電晶體130之閘極經由閘接點GCNT而與閘極線LGT1(y-2)連接，井接點WCNT與配線於第2行之接地線LGND2連接。
像素單元Cel22之電晶體130之閘極經由閘接點GCNT而與閘極線LGT2(y-1)連接，井接點WCNT與配線於第3行之接地線LGND3連接。
第3行之像素單元Cel13之閘接點GCNT形成於X方向之圖中左側，井接點WCNT形成於X方向之圖中右側。
第1行之像素單元Cel23之閘接點GCNT形成於X方向之圖中右側，井接點WCNT形成於X方向之圖中左側。
而且，像素單元Cel13之電晶體130之閘極經由閘接點GCNT而與閘極線LGT1(y-2)連接，井接點WCNT與配線於第4行之接地線LGND4連接。
像素單元Cel23之電晶體130之閘極經由閘接點GCNT而與閘極線LGT2(y-1)連接，井接點WCNT與配線於第3行之接地線LGND3連接。
第4行之像素單元Cel14之閘接點GCNT形成於X方向之圖中右側，井接點WCNT形成於X方向之圖中左側。
第2行之像素單元Cel24之閘接點GCNT形成於X方向之圖中左側，井接點WCNT形成於X方向之圖中右側。
而且，像素單元Cel14之電晶體130之閘極經由閘接點GCNT而與閘極線LGT1(y-2)連接，井接點WCNT與配線於第4行之接地線LGND4連接。
像素單元Cel24之電晶體130之閘極經由閘接點GCNT而與閘極線LGT2(y-1)連接，井接點WCNT與配線於第5行之接地線LGND5(未圖示)連接。
於組GRP1中，第1列之各電晶體130之汲極與第2列之鄰接各電晶體130之汲極經由汲極接點DCNT而共通連接於汲極線LDRN1(y-2)。
即，組GRP1之第1列之所有單元之所有電晶體130之汲極與第2列之所有單元之所有電晶體共通連接於沿X方向配線之1條汲極線LDRN1(y-2)。
於組GRP2中，第1行之像素單元Cel31之閘接點GCNT形成於X方向之圖中左側，井接點WCNT形成於X方向之圖中右側。
第1行之像素單元Cel41之閘接點GCNT形成於X方向之圖中右側，井接點WCNT形成於X方向之圖中左側。
而且，像素單元Cel31之電晶體130之閘極經由閘接點GCNT而與閘極線LGT3(y)連接，井接點WCNT與配線於第2行之接地線LGND2連接。
像素單元Cel41之電晶體130之閘極經由閘接點GCNT而與閘極線LGT5(y+1)連接，井接點WCNT與配線於第1行之接地線LGND1連接。
第2行之像素單元Cel32之閘接點GCNT形成於X方向之圖中右側，井接點WCNT形成於X方向之圖中左側。
第2行之像素單元Cel42之閘接點GCNT形成於X方向之圖中左側，井接點WCNT形成於X方向之圖中右側。
而且，像素單元Cel32之電晶體130之閘極經由閘接點GCNT而與閘極線LGT3(y)連接，井接點WCNT與配線於第2行之接地線LGND2連接。
像素單元Cel42之電晶體130之閘極經由閘接點GCNT而與閘極線LGT4(y+1)連接，井接點WCNT與配線於第3行之接地線LGND3連接。
第3行之像素單元Cel33之閘接點GCNT形成於X方向之圖中左側，井接點WCNT形成於X方向之圖中右側。
第1行之像素單元Cel43之閘接點GCNT形成於X方向之圖中右側，井接點WCNT形成於X方向之圖中左側。
而且，像素單元Cel33之電晶體130之閘極經由閘接點GCNT而與閘極線LGT3(y)連接，井接點WCNT與配線於第4行之接地線LGND4連接。
像素單元Cel43之電晶體130之閘極經由閘接點GCNT而與閘極線LGT4(y+1)連接，井接點WCNT與配線於第3行之接地線LGND3連接。
第4行之像素單元Cel34之閘接點GCNT形成於X方向之圖中右側，井接點WCNT形成於X方向之圖中左側。
第2行之像素單元Cel44之閘接點GCNT形成於X方向之圖中左側，井接點WCNT形成於X方向之圖中右側。
而且，像素單元Cel34之電晶體130之閘極經由閘接點GCNT而與閘極線LGT3(y)連接，井接點WCNT與配線於第4行之接地線LGND4連接。
像素單元Cel44之電晶體130之閘極經由閘接點GCNT而與閘極線LGT4(y+1)連接，井接點WCNT與配線於第5行之接地線LGND5(未圖示)連接。
於組GRP2中，第3列之各電晶體130之汲極與第4列之鄰接各電晶體130之汲極經由汲極接點DCNT而共通連接於汲極線LDRN2(y2)。
即，組GRP2之第3列之所有單元之所有電晶體130之汲極與第4列之所有單元之所有電晶體共通連接於沿X方向配線之1條汲極線LDRN2(y)。
於組GRP3中，第1行之像素單元Cel51之閘接點GCNT形成於X方向之圖中左側，井接點WCNT形成於X方向之圖中右側。
第1行之像素單元Cel61之閘接點GCNT形成於X方向之圖中右側，井接點WCNT形成於X方向之圖中左側。
而且，像素單元Cel51之電晶體130之閘極經由閘接點GCNT而與閘極線LGT5(y+2)連接，井接點WCNT與配線於第2行之接地線LGND2連接。
像素單元Cel61之電晶體130之閘極經由閘接點GCNT而與閘極線LGT6(y+3)連接，井接點WCNT與配線於第1行之接地線LGND1連接。
第2行之像素單元Cel52之閘接點GCNT形成於X方向之圖中右側，井接點WCNT形成於X方向之圖中左側。
第2行之像素單元Cel62之閘接點GCNT形成於X方向之圖中左側，井接點WCNT形成於X方向之圖中右側。
而且，像素單元Cel52之電晶體130之閘極經由閘接點GCNT而與閘極線LGT5(y+2)連接，井接點WCNT與配線於第2行之接地線LGND2連接。
像素單元Cel62之電晶體130之閘極經由閘接點GCNT而與閘極線LGT6(y+3)連接，井接點WCNT與配線於第3行之接地線LGND3連接。
第3行之像素單元Cel53之閘接點GCNT形成於X方向之圖中左側，井接點WCNT形成於X方向之圖中右側。
第1行之像素單元Cel63之閘接點GCNT形成於X方向之圖中右側，井接點WCNT形成於X方向之圖中左側。
而且，像素單元Cel53之電晶體130之閘極經由閘接點GCNT而與閘極線LGT5(y+2)連接，井接點WCNT與配線於第4行之接地線LGND4連接。
像素單元Cel63之電晶體130之閘極經由閘接點GCNT而與閘極線LGT6(y+3)連接，井接點WCNT與配線於第3行之接地線LGND3連接。
第4行之像素單元Cel54之閘接點GCNT形成於X方向之圖中右側，井接點WCNT形成於X方向之圖中左側。
第2行之像素單元Cel64之閘接點GCNT形成於X方向之圖中左側，井接點WCNT形成於X方向之圖中右側。
而且，像素單元Cel54之電晶體130之閘極經由閘接點GCNT而與閘極線LGT5(y+2)連接，井接點WCNT與配線於第4行之接地線LGND4連接。
像素單元Cel64之電晶體130之閘極經由閘接點GCNT而與閘極線LGT6(y+3)連接，井接點WCNT與配線於第5行之接地線LGND5(未圖示)連接。
於組GRP3中，第5列之各電晶體130之汲極與第6列之鄰接各電晶體130之汲極經由汲極接點DCNT而共通連接於汲極線LDRN3(y+2)。
即，組GRP3之第5列之所有單元之所有電晶體130之汲極與第6列之所有單元之所有電晶體共通連接於沿X方向配線之1條汲極線LDRN3(y+2)。
而且，如上所述，於鄰接組之間之各列中，由鄰接像素單元彼此共用源極接點SCNT。
於圖15及圖16之例中，組GRP1之像素單元Cel21與組GRP2之像素單元Cel31共用源極接點SCNT。
組GRP1之像素單元Cel22與組GRP2之像素單元Cel32共用源極接點SCNT。
組GRP1之像素單元Cel23與組GRP2之像素單元Cel33共用源極接點SCNT。
組GRP1之像素單元Cel24與組GRP2之像素單元Cel34共用源極接點SCNT。
組GRP2之像素單元Cel41與組GRP3之像素單元Cel51共用源極接點SCNT。
組GRP2之像素單元Cel42與組GRP3之像素單元Cel52共用源極接點SCNT。
組GRP2之像素單元Cel43與組GRP3之像素單元Cel53共用源極接點SCNT。
組GRP2之像素單元Cel44與組GRP3之像素單元Cel54共用源極接點SCNT。
其次，聯繫圖16說明信號線與讀出信號處理系統。
如圖16所示，信號線LSGN1~4...係作為2條信號線沿Y方向配線，以於各行中進行上方讀出與下方讀出。
第1行為信號線LSGN1，且分割成第1信號線LSGN1-T及第2信號線LSGN1-B進行配線。
第2行為信號線LSGN2，且分割成第1信號線LSGN2-T及第2信號線LSGN2-B進行配線。
第3行為信號線LSGN3，且分割成第1信號線LSGN3-T及第2信號線LSGN3-B進行配線。
第4行為信號線LSGN4，且分割成第1信號線LSGN4-T及第2信號線LSGN4-B進行配線。
對應行排列，配置有作為第1開關之上方開關TSW401、TSW402、TSW403、TSW404...及作為第2開關之下方開關BSW411、BSW412、BSW413、BSW414...。
進而，對應各行排列，配置有作為第1行電路之上方側行電路400-1、400-2、400-3、4004...及作為第2行電路之下方側行電路410-1、41-2、41-3、41-4...。
藉由作為第1開關之上方開關TSW401、TSW402、TSW403、TSW404...及作為第2開關之下方開關BSW411、BSW412、BSW413、BSW414...而形成切換部。
於第1行之信號線LSGN1-T、LSGN1-B上交替(各自)連接有與Y(縱)方向鄰接且共用汲極接點之2個像素單元Cel之電晶體130之源極連接的源極接點SCNT。
於圖16之例中，於信號線LSGN1-T上連接有與第1列第1行之電晶體130之源極連接的源極接點SCNT、及與第5列第1行之電晶體130之源極連接的源極接點SCNT。
於信號線LSGN1-B上連接有與第2列第1行之電晶體130之源極連接的源極接點SCNT、及與第6列第1行之電晶體130之源極連接的源極接點SCNT。
於信號線LSGN2-T上連接有與第1列第2行之電晶體130之源極連接的源極接點SCNT、及與第5列第2行之電晶體130之源極連接的源極接點SCNT。
於信號線LSGN2-B上連接有與第2列第2行之電晶體130之源極連接的源極接點SCNT、及與第6列第2行之電晶體130之源極連接的源極接點SCNT。
於信號線LSGN3-T上連接有與第1列第3行之電晶體130之源極連接的源極接點SCNT、及與第5列第3行之電晶體130之源極連接的源極接點SCNT。
於信號線LSGN3-B上連接有與第2列第3行之電晶體130之源極連接的源極接點SCNT、及與第6列第3行之電晶體130之源極連接的源極接點SCNT。
於信號線LSGN4-T上連接有與第1列第4行之電晶體130之源極連接的源極接點SCNT、及與第5列第4行之電晶體130之源極連接的源極接點SCNT。
於信號線LSGN3-B上連接有與第2列第4行之電晶體130之源極連接的源極接點SCNT、及與第6列第4行之電晶體130之源極連接的源極接點SCNT。
開關SW401係端子a與第1行之信號線LSGN1-T之一端部連接，端子b與電源電壓VDD之電源SVDD連接，端子c與行電路400-1之反相輸入端子(-)連接。
開關SW411係端子a與第1行之信號線LSGN1-B之一端部連接，端子b與電源電壓VDD之電源SVDD連接，端子c與行電路410-1之反相輸入端子(-)連接。
開關SW402係端子a與第2行之信號線LSGN2-T之一端部連接，端子b與電源電壓VDD之電源SVDD連接，端子c與行電路400-2之反相輸入端子(-)連接。
開關SW412係端子a與第2行之信號線LSGN2-B之一端部連接，端子b與電源電壓VDD之電源SVDD連接，端子c與行電路410-2之反相輸入端子(-)連接。
開關SW403係端子a與第3行之信號線LSGN3-T之一端部連接，端子b與電源電壓VDD之電源SVDD連接，端子c與行電路400-3之反相輸入端子(-)連接。
開關SW413係端子a與第3行之信號線LSGN3-B之一端部連接，端子b與電源電壓VDD之電源SVDD連接，端子c與行電路410-3之反相輸入端子(-)連接。
開關SW404係端子a與第4行之信號線LSGN4-T之一端部連接，端子b與電源電壓VDD之電源SVDD連接，端子c與行電路400-4之反相輸入端子(-)連接。
開關SW414與端子a之第4行之信號線LSGN4-B之一端部連接，端子b與電源電壓VDD之電源SVDD連接，端子c與行電路410-4之反相輸入端子(-)連接。
行電路400-1~400-4...係作為電容耦合型行差動放大器而形成，且包括比較器401、開關402、電容器C401、及恆定電流負載電路I401。
於開關SW401~SW404...之端子c上連接有恆定電流負載電路I401，且該恆定電流負載電路I401之連接點經由電容器C401而與比較器401連接。
比較器401係反相輸入端子(-)連接於電容器C401，對非反相輸入(+)提供參照電位。作為參照電位，例如提供有斜坡(RAMP)波形。
於比較器401之反相輸入端子(-)與輸出之間連接有重置用開關402。開關402係藉由例如MOS電晶體而形成。
行電路410-1~410-4...係作為電容耦合型行差動放大器而形成，且包括比較器411、開關412、電容器C411、及恆定電流負載電路I411。
於開關SW411~SW414...之端子c上連接有恆定電流負載電路I411，且該恆定電流負載電路I411之連接點經由電容器C411而與比較器411連接。
比較器411係反相輸入端子(-)連接於電容器C411，對非反相輸入(+)中提供參照電位。作為參照電位，例如提供有斜坡(RAMP)波形。
於比較器411之反相輸入端子(-)與輸出之間連接有重置用開關412。開關412係藉由例如MOS電晶體而形成。
於本實施形態中，於上述像素排列結構中，並非利用單像素驅動，而是利用由Y方向(列方向)鄰接之2像素共用汲極及源極之結構之特徵，且經由共用汲極之Y(縱、列)方向上鄰接之像素單元電晶體而供給。
重置係藉由沿X(橫、行)方向連接之1條汲極線LDRN而供給驅動脈衝。
換言之，於利用同一汲極端子進行電源電壓供給與重置之攝像元件中，信號讀出驅動時之電源供應係經由縱向鄰接之像素電晶體而供給，重置係藉由橫向連接之汲極配線而供給驅動脈衝。
圖17係表示作為比較例，利用X(橫)方向配線有電源及重置線之共通線進行單像素驅動之情形的圖。
於圖17中，為了容易理解，與圖16之電路相同之電路構成部分以相同符號表示。
於比較例之情形時，就信號讀出驅動而言，由於藉由X(橫)方向配線有電源及重置線之共通線而進行，因此，於多像素化時將產生配線電阻之IR位降，從而存在驅動能力不足之虞。
與此相對，本實施形態之固態攝像裝置係信號讀出驅動時之電源供應經由Y(縱)方向鄰接之像素電晶體而供給。而且，本固態攝像裝置係重置藉由橫向連接之汲極配線而供給驅動脈衝，因此可抑制IR位降之產生，不會出現驅動能力不足，從而可維持充分之驅動能力。
圖18係概要表示本實施形態之固態攝像裝置之汲極接地型時之鄰接像素單元與信號讀出系統的特徵部分的圖。
圖18之固態攝像裝置係作為一例，概要表示圖16之組GRP2之單元Cel31及Cel41與其信號讀出系統。
於本實施形態中，利用與上下鄰接像素單元佈局上共用汲極及源極之結構之特徵，以如下方式進行信號讀出。
當將共用汲極之2個單元中之單元Cel31作為Y(縱、行)方向之鄰接像素，將單元Cel41作為讀出像素時，經由開關SW401將電源SVDD連接於鄰接像素單元Cel31之源極輸出。
而且，以使汲極‧源極間接通之方式，對該Y(縱)方向之鄰接像素單元Cel31之閘極131(Sel.y)施加驅使電壓。
藉此，通過鄰接像素單元Cel31將讀出像素單元Cel41連接於電源SVDD，因此，自Y(縱)方向對每1個像素供給電源電壓VDD。
因此，可消除於自水平方向之重置驅動器RDRV供給時產生之電壓降。
當將共用汲極之2個單元中之單元Cel41作為Y(縱、行)方向之鄰接像素，將單元Cel31作為讀出像素時，經由開關SW501將電源SVDD連接於鄰接像素單元Cel41之源極輸出。
而且，以將汲極‧源極間接通之方式對該Y(縱)方向之鄰接像素單元Cel41之閘極131(Sel.y+1)施加驅使電壓。
藉此，通過鄰接像素單元Cel41將讀出像素單元Cel31連接於電源SVDD，因此，自Y(縱)方向對每1個像素供給電源電壓VDD。
因此，可消除於自水平方向之重置驅動器RDRV供給時產生之電壓降。
如此，自Y方向之鄰接像素單元供給電源電力，藉此，即便來自重置驅動器RDRV之供給切斷，亦可以同電位進行連接。
然而，存在因各像素之臨限值Vth偏差，而使驅使量改變，導致每個讀出像素上汲極電壓產生不均一，影響輸出圖像之可能性。
關於該方面，為了重置而藉由於水平方向上利用配線連接汲極，並以水平線內以汲極電壓達到恆定之方式進行動作，因此，成為抵消不均一之結構。
尤其，以點(SPOT)拍攝高亮度被寫體之情形等存在驅使偏離之虞。然而，可藉由該汲極之水平(橫)方向之一體連接，而利用電流平均化之效應，以周圍之像素之驅動能力進行補償，從而可確保高亮度被寫體耐受性。
重置配線係與重置功能一同承擔電流平均化之作用。
驅使時信號電荷之保持係於施加驅使電壓時，通道電位成為汲極電壓，且於該通道電位之狀態下，為儲存電荷增加之方向，使信號電荷得以保持。
以上為汲極接地型之情形，但本發明亦可應用於圖19所示之源極接地型。
圖19係概要表示本實施形態之固態攝像裝置之源極接地型之情形時之鄰接像素單元與信號讀出系統之特徵部分的圖。
源極接地型可藉由將上述汲極作為源極，將源極作為汲極，將VDD作為VSS，將負載電路由恆定電流負載電路替換為恆定電阻負載電路R401、R411等而實現。
如上所述，根據本實施形態，可藉由自與讀出信號之方向相同之方向供給電源電力，而不受IR位降之影響，從而適於多像素化。
可藉由將Y(縱)方向之鄰接像素單元之電晶體130用作電源開關電晶體，而無需另外設置開關電晶體，從而不會阻礙像素微細化。
可藉由與水平重置配線共用，而抵消每一像素之接通電壓不均一。
於該種構成中，可按奇數與偶數劃分重置，並以奇數之D相Do、奇數之P相Po、偶數之D相De、偶數之P相Pe的順序進行取樣，可對縱、橫均以數位相加(縱為計數相加)而進行任意之同色相加。
圖20(A)及圖20(B)係表示如圖15之正方形排列時之信號輸出順序的圖。圖20(A)係表示無水平行共用之情形，圖20(B)係表示如圖16所示之水平行共用之情形。
再者，於圖20(A)、圖20(B)中，為了實現信號輸出順序，而與佈局圖上下反轉。
又，該例係作為V列H行，對其各列、各行標註編號，輸出信號附有按照與像素單元之RGB不同之列行排列標註之編號。例如第1列第1行之信號為R11，第1列第2行為G12。
於圖20(A)之例之情形時，下方側、上方側均按像素單元排列依序輸出。
於圖20(B)之例之情形時，係不斷分時進行輸出。
例如於下方側最初讀出像素單元G12、G14...之信號，且於上方側讀出像素單元B22、B24後，於下方側第二個讀出像素單元R11、R13...之信號，且於上方側讀出像素單元G21、G23。
如此，可對每一同色進行信號讀出，從而可進行任意之同色相加。
如以上說明，於圖15及圖16所示之例中，跨2線交替讀出Gb、Gr，並按奇數行與偶數行分開進行讀出。
本例係由2線共用汲極，因此必需進行上下列排列之平行處理(2倍速度)。而且，Gr/Gb線每隔2線交替自上下輸出，因此，垂直係數位相加或跨越2/4。
可藉由水平重置汲極之分離(例如奇數行與偶數行)，而實現水平2行以上之行共用(1/n減速)。
又，可實現行縮小。
進而，可藉由彩色編碼同步，而於同一行信號內進行數位相加之任意之同色相加。
圖21(A)及圖21(B)係表示使如圖15之正方形排列旋轉45度而成之鋸齒形(ZigZag)排列的圖。圖21(A)係表示像素單元之佈局例的圖，圖21(B)係表示與圖21(A)對應之圖案佈局的圖。
又，圖22係表示採用圖21之佈局使共用行電路之信號處理系統與像素部簡化之等效電路的圖。
鋸齒形(ZigZag)排列係可藉由使電極以下之結構單純旋轉45度，將配線設計成ZigZag排列用途而實現。
此時，基本動作亦與圖15及圖16之正方形排列之情形相同，可按奇數與偶數劃分重置，並以奇數之D相Do、奇數之P相Po、偶數之D相De、偶數之P相Pe的順序進行取樣。而且，可對縱、橫均利用數位相加(縱為計數相加)而進行任意之同色相加。
圖23(A)及圖23(B)係表示使如圖15之正方形排列旋轉45度而成之另一鋸齒形(ZigZag)排列的圖。
圖23(A)係表示像素單元之佈局例的圖，圖23(B)係表示與圖23(A)對應之圖案佈局的圖。
又，圖24係表示採用圖23之佈局使共用行電路之信號處理系統與像素部簡化之等效電路的圖。
圖21及圖22之例係信號讀出之形態亦與圖15及圖16之情形相同，但於圖23及圖24之例中，採取使下行與上行交替之形態。
此時，基本動作亦與圖15及圖16之正方形排列之情形相同，可按奇數與偶數劃分重置，並以奇數之D相Do、奇數之P相Po、偶數之D相De、偶數之P相Pe的順序進行取樣。此時，亦可對縱、橫均利用數位相加(縱為計數相加)而進行任意之同色相加。
圖25(A)及圖25(B)係表示如圖21之鋸齒形排列時之信號輸出順序的圖。圖25(A)表示無水平行共用之情形，圖25(B)表示如圖22所示之水平行共用之情形。
又，該例係作為V列H行，對其各列、各行標註編號，且輸出信號附有按照與像素單元之RGB不同之列行排列標註之編號。
於圖25(A)之例之情形時，下方側、上方側均按像素單元排列依序進行輸出。
於圖25(B)之例之情形時，係不斷進行分時輸出。
例如於下方側最初讀出像素單元R11、R13...之信號，且於上方側讀出像素單元G22、G24後，於下方側第二個讀出像素單元B11、B14...之信號，且於上方側讀出像素單元G23、G25。
如此，可對每一同色進行信號讀出，從而可進行任意之同色相加。
圖26(A)及圖26(B)係表示如圖23之鋸齒形排列時之信號輸出順序的圖。圖26(A)係表示無水平行共用之情形，圖26(B)係表示如圖24所示之水平行共用之情形。
又，該例係作為V列H行，對其各列、各行標註編號，且輸出信號附有以與像素單元之RGB不同之列行排列標註之編號。
於圖26(A)之例之情形時，下方側、上方側均按像素單元排列依序進行輸出。
於圖26(B)之例之情形時，係不斷進行分時輸出。
例如於下方側最初讀出像素單元R11、R13、R15...之信號，且於上方側讀出像素單元G21、G23、G25。接著，於下方側第二個讀出像素單元G22、G24、G26...之信號，且於上方側讀出像素單元B12、B14、B16。
如此，可對每一同色進行信號讀出，從而可進行任意之同色相加。
以上，說明了像素單元排列之具體例。
此處，將對採用上述圖15(A)、圖15(B)之正方形排列之情形時之反射器的形成例進行描述。
於本實施形態之像素單元排列中，汲極接點DCNT、源極接點SCNT、閘接點GCNT、及井(基板)接點WCNT可配置於閘極之4個方向上。因此，如圖27(A)所示，受光區域整體成為閘極區域。
因此，如圖27(B)所示，可以基本與閘極區域整體重疊之方式形成反射器200。
另一方面，當採用圖15(A)、圖15(B)之正方形排列時，亦可利用積層結構之任一配線形成反射器。
以下，說明第1例~第3例。
圖28係表示反射器與配線共用佈局之第1例的圖。
圖29係表示反射器與配線共用佈局之第2例的圖。
圖30係表示反射器與配線共用佈局之第3例的圖。
圖28之第1例係不同於圖15例，而將閘極線LGT作為第1金屬配線，將汲極線LDRN作為第2金屬配線，將信號線LSGN與接地線LGND作為第3金屬配線之情形。
此時，將閘極線LGT之第1金屬配線用作反射器200。
反射器200係對應著閘極區域而選擇性形成。
圖29之第2例係與圖15相同，將接地線LGND作為第1金屬配線，將信號線LSGN作為第2金屬配線，將閘極線LGT與汲極線LDRN作為第3金屬配線之情形。
此時，將接地線LGND之第1金屬配線用作反射器200。
圖30之第3例係與圖28之例相同，將閘極線LGT作為第1金屬配線，將汲極線LDRN作為第2金屬配線，將信號線LSGN與接地線LGND作為第3金屬配線之情形。
此時，將閘極線LGT之第1金屬配線用作反射器200，但以條紋狀形成反射器200。
以上，說明了像素單元結構、排列、反射器之形成例。
以下，將對包含行電路側之信號處理系統之特徵性構成、功能進行說明。
首先，於本實施形態中，固態攝像裝置1係具有對行電路400(410)之比較器401(411)之基準位準、利用前條線(line)之重置位準使大光量耐受性提高之前條線設置(pre-line set)功能。
圖31(A)及圖31(B)係表示汲極接地型之情形時之前條線設置(pre-line set)之基本概念的圖。圖31(A)係表示汲極接地型之等效電路，圖31(B)係表示時序圖。
圖32(A)及圖32(B)係表示源極接地型之情形時之前條線設置(pre-line set)之基本概念的圖。圖32(A)係表示源極接地型之等效電路，圖32(B)係表示時序圖。
圖31(A)之汲極接地型之等效電路係與圖18之電路等效，圖32(A)之源極接地型之等效電路係與圖19之電路等效。
此時，於開始與比較器401(411)中之斜坡波形VRAMP之比較動作之前(D相讀出之前)，使行電路400(410)之開關(SW)402(412)接通，使比較器之輸入輸出連接，進行電路重置。
藉此，利用行電路400(410)之比較器401(411)之基準位準、前條線之重置位準使大光量耐受性提高。
汲極接地型與源極接地型之動作係基本相同進行。
按時序順序對動作進行說明。
[時刻t1]
於電容器C401、C411之電容耦合型行差動放大器之情形時，必需進行基準位準重置，作為一例，以前1線之信號進行基準位準重置(前條線重置(pre-line reset))。
[時刻t2]
作為對象之像素單元Cel31與Cel41係首先於讀取像素單元CeL41之信號時，使驅使部之像素單元Cel31之源極線經由開關SW401而連接於電源SVDD側。
接著，對像素單元Cel31之電晶體130-1之閘極131(Sel.y)施加驅使高電壓。
其結果，對汲極線上施加有電源電壓VDD，對讀出像素單元Cel41之汲極供給有電源電壓。
對讀出像素單元Cel41之閘極131(Sel.y+1)，施加適於信號讀出之讀出電壓VreadOut，源極經由開關SW411而與VSL線連接，並藉由恆定電流負載電路I411而產生信號電壓。通過電容器C411而由作為行差動放大器之比較器411接收該信號電壓。
[時刻t3]
其次，於讀取像素單元Cel31之信號時，更換像素單元Cel41與Cel31之功能，使驅使部像素單元Cel41之源極線經由開關SW411而連接於電源SVDD側。
接著，對像素單元Cel41之閘極131(Sel.y+1)施加驅使高電壓。
其結果，對汲極線上施加有電源電壓VDD，對讀出像素單元Cel31之汲極供給有電源電壓。
對讀出像素單元Cel31之閘極131(Sel.y)，施加適於信號讀出之讀出電壓VreadOut，使源極經由開關SW401而與VSL線連接，並藉由恆定電流負載電路I401而產生信號電壓。通過電容器C401，由作為行差動放大器之比較器401接收該信號電壓。
[時刻t4]
如此，於交替讀出信號電壓之後，為了取得與空信號之CDS差值，而利用汲極共通配線自水平方向藉由重置驅動器RDRV而施加重置脈衝。
該重置脈衝係藉由信號RstDy所供給。
此時，預先對像素單元Cel31、Cel41之閘極131(Sel.y/Sel.y+1)不斷施加使源極斷開之低電壓。
[時刻t5]
以與時刻t2相同之序列讀出像素單元Cel41之空信號，並利用後段之信號處理等計算與影像信號之差值，藉此，便可實現數位CDS。
[時刻t6]
以與時刻t3相同之序列讀出像素單元Cel31之空信號，並利用後段之信號處理等計算與影像信號之差值，藉此，便可實現數位CDS。
[時刻t7]
最後，為了下一條線之信號掃描，而於時刻t6讀出空信號之後，立即藉由CP(Clock Pulse，時鐘脈衝)脈衝將開關412接通，進行與時刻t1相同之動作，以重置電容器C401之耦合電容。
以下，以相同之循環對每2線交替進行信號讀出驅動。
又，於本實施形態中，係採用下述功能：於像素重置之前將電荷自汲極注入至像素，並於達到飽和狀態(硬重置)之後進行重置動作，藉此減少殘像。
圖33(A)及圖33(B)係概念性表示與本實施形態之硬重置功能對應之信號處理系統的圖。圖33(A)係表示等效電路，圖33(B)係表示時序圖。
此時，於配置於信號轉移線與行電路410(400)之間之開關SW411(SW401)與電容器C411(C401)之間，配置有電晶體Q411、電容器C411、電流源I412、I413。
電晶體Q411係汲極連接於電源電位，源極連接於電容器C411(C401)，且於其連接點與接地線之間經由開關SW412而連接電容器C412。
電流源I411係經由開關SW413而連接於電晶體Q411之源極，電流源I413係連接於電晶體Q411之閘極。又，電晶體Q411之閘極係連接於開關SW411。
硬重置係於將電晶體130之閘極電壓VG設為0 V~-1.0 V，汲極電壓VD設為1.8 V後，源極電壓VS成為高阻抗Hi-Z或LD，且經儲存之電子成為溢流(OF)之狀態。即，使像素單元Cel飽和。此時，保持信號。
於後繼之重置動作中，將電晶體130之閘極電壓VG設為0 V~-1.0 V，汲極電壓VD設為3.0 V以上例如3.7 V。此時，源極電壓VS為高阻抗Hi-Z或LD，從而使存在於儲存井內之電子通過汲極電極而排出至外部。
此時，為了避免花費取樣時間之信號側之泄入，而藉由僅信號側進行類比取樣，使CDS成為數位等，利用追加1個電容獲得較大之改善效果。
可利用例如D相為類比、P相為數位之取樣組合，而以小尺寸提高大光量耐受性。
再者，與該類比SHD及數位CDS對應之電路構成亦可應用於所謂之FD(Floating Diffusion，浮動擴散)構成之像素單元。
又，於本實施形態中，係主動使像素單元具備伽瑪特性。與此相對應，使用與像素單元之電晶體130為相同結構之具有背閘極端子之電晶體，構成反伽瑪修正電路。
圖34係表示包含反伽瑪修正電路之信號處理系統之基本概念的等效電路圖。
反伽瑪修正電路420係包括具有背閘極端子之電晶體421、構成電流鏡之電晶體422、423、開關SW421、電容器C421、及電流源I421、I422、I423。
電晶體421之源極係與電流源I421連接，且其連接點連接於開關SW401。電晶體421之汲極連接於電晶體422之源極。電晶體422之閘極係與汲極彼此連接，且其連接點連接於電流源I422、電晶體423之閘極、及開關SW421。
電晶體423之汲極係連接於電源電位，源極連接於電流源I423，且其連接點連接於電晶體421之基板及電容器C401。又，於開關SW421上連接有電容器C421。
時序圖因與圖33(B)相同，故此處不予表示。
利用反伽瑪修正電路420使伽瑪特性下降，即使伽瑪特性之非線性成為線形，進行類比/數位轉換。
如此般，本實施形態之信號處理系統具有以上特徵。
普通之行數位CDS/ADC(analog to digital converter，類比數位轉換器)係設想利用1 H(水平)期間緩慢進行CDS/ADC，且記憶於FD中之信號。
然而，臨限值調變方式係亦於CDS/ADC中產生受光引起之信號變化，因此，於以大光量使用高速電子快門時，存在產生信號誤差及顯黑之虞。
一般而言，係利用高速類比CDS來避免上述情況，但於本方式中，亦考慮追加快門速度與信號量來修正黑位準等，可認為於實用範圍之電子快門速度中尤其不存在問題。
為了避免花費取樣時間之信號側之泄入，而如上所述，利用僅信號側進行類比取樣等，並藉由追加1個電容而獲得較大之改善效果。
又，對於行數位CDS之重置，可藉由利用前一條線之重置位準之前條線重置(pre-line reset)方式進行處理。
圖35(A)及圖35(B)係總括表示前條線重置(pre-line reset)方式之位準圖、2行共用、及2×2像素時序的圖。
圖35(A)係表示動作電壓，圖35(B)係表示2行共用下之靜態圖像序列之例。
又，於本實施形態中，例如圖36所示，將像素單元(電晶體)排列成陣列狀，於複數個像素中形成1個輸出信號，藉此，可達成高Qs‧低雜訊之動態範圍(D-Range)。
形成1個輸出信號之方法可於固態攝像元件內，亦可於元件外之信號處理IC中(Integrated Circuit，積體電路)進行。於元件外之信號處理IC中進行時，具有例如可修正缺陷像素等之優點。
又，於本實施形態中，例如圖37之平面圖及圖38(A)之簡略剖面圖所示，係以最終形成1個輸出為前提，以信號亦可混合於排列成陣列狀之複數個像素內之方式，以複數像素為單位進行元件分離。藉此，可進一步擴大感測器儲存區域，達成高動態範圍(D-Range)。
又，於本實施形態中，例如圖38(B)之簡略剖面圖所示，若使陣列狀排列有彩色濾光片編碼之複數個像素內不為同色，而為例如原色之B(藍)+R(紅)，則補色為紫紅色(Magenta)。
其結果，此時，便可利用攝像機等中所使用之補色信號處理，達成顏色再現為與原色相同之性能，且彩色濾光片材料之共用化帶來之量產性提高。
又，於本實施形態中，例如圖39及圖40(A)、圖40(B)所示，於與鄰接像素單元共用汲極、源極、基板(井)或閘極之接點之一部分或複數個的像素單元中，可採用以下構成。
即，當形成以複數個像素為單位進行元件分離之結構時，可消除重置汲極下之元件分離p井(p-well)，因此，獲得可降低重置電壓之效果。
又，於本實施形態之固態攝像裝置1中具有下述構成：於讀出來自像素之信號時，可藉由不進行像素重置而持續進行光電轉換，而實現無暗電流惡化之非破壞性讀出。
可藉由該非破壞性讀出，而實現例如高S/N(signal to noise，信噪比)之寬動態範圍(Wide D-Range)、低速曝光及閥曝光中之即時顯示(Live View)等。
又，可藉由該非破壞性讀出而實現下述各種態樣：實現靜態圖像低速曝光、動態圖像之非同步‧同步時之同時動作，可兼用AE/AF(automatic exposure/automatic focus，自動曝光/自動對焦)，以及利用高速部分掃描(SCAN)實現對全區域隨機進行即時AE/AF等。
圖41係表示非破壞性讀出之寬動態範圍(Wide D-Range)序列例的圖。
於圖41中，縱向表示信號位準，橫向表示曝光時間。
<步驟ST1>：
進行重置後，進行黑掃描(Black SCAN)。此處，取臨限值Vth偏差圖像。
<步驟ST2>：
於時刻t11進行第1中間掃描(SCAN#1)。此處，取高亮度圖像，獲得Vth差值。
<步驟ST3>：
於時刻t12進行第2中間掃描(SCAN#2)。此處，取中亮度圖像，獲得Vth差值。
<步驟ST4>：
於時刻t13進行最後掃描(Final SCAN)後進行重置。此處，取低亮度圖像(CDS)。
而且，雖未圖示，但作為步驟ST5，係藉由高亮度圖像、中亮度圖像與低亮度圖像之圖像合成實現寬動態範圍(Wide Dynamic Range)化。
(對各圖像乘以時間比，按照位準進行合成，製成高DR圖像)
圖43係表示非破壞性讀出之低速即時顯示(Live View)序列例的圖。
於圖43中，縱向表示信號位準，橫向表示曝光時間。
<步驟ST11>：
進行重置後，進行黑掃描(Black SCAN)。此處，取臨限值Vth偏差圖像。
<步驟ST12>：
進行第1中間掃描(SCAN#1)。此處，取#1圖像，獲得#0Vth差值，例如進行監測顯示。
<步驟ST13>：
進行第2中間掃描(SCAN#2)。此處，取#2圖像，獲得#1Vth差值，例如進行監測顯示。
<步驟ST14>：
進行最終掃描(Final SCAN)。此處，取#n圖像，獲得#nVth差值，例如進行監測顯示。
<步驟ST15>：
進行取入掃描後進行重置。此處，取最終圖像，對CDS與記憶體進行記錄。
<步驟ST16>：
於非同步之情形時，以1/30 s換算並顯示步驟ST15(靜態圖像)。
如此，可藉由非破壞性讀出，而實現例如高S/N之寬動態範圍(Wide D-Range)、低速曝光及閥曝光中之即時顯示(Live View)等。
如以上所說明，根據本實施形態，基板100係包括受到光照射之第1基板面101側、及形成有元件之第2基板面102側，且形成有藉由元件分離層而與鄰接單元分離之複數個像素單元Cel(2A)。
像素單元Cel係包括形成於第1基板面101側之第1導電型(本實施形態中為n型)井(第1井)110、及與第1井110相較形成於第2基板面102側之第2導電型(p型)井(第2井)120。
n型之第1井110係作為接收來自第1基板面101側之光之受光部而發揮功能，且具有接收之光之光電轉換功能及電荷儲存功能。
第2井120係形成有檢測第1井110之受光部中之儲存電荷且具有臨限值調變功能之MOS型之電晶體130。
於第1井110(及第2井120)之側壁上以包圍其等之方式形成有導電型與第1導電型(於本實施形態中為n型)相反之第2導電型即p型元件分離層(導電層)140，因此，可獲得以下效果。
可利用汲極(D)/閘極(G)/源極(S)結構之1個電晶體構成像素，且因與邏輯(Logic)製程之相容性較佳，而使步驟數增加最小即可。
藉由可共用汲極、源極、閘極、井之接點而提高佈局效率，從而可實現微細像素。
閘極面積較大，故電晶體雜訊極少。
又，像素整體成為儲存區域，因此，飽和信號量較大，可實現高動態範圍(DR)。
又，因將自界面產生之暗電流排出至汲極，因此，不會產生界面之暗電流圖像缺陷。
進而，無論閘極之ON/OFF，均可進行無暗電流惡化之非破壞性讀出。
又，受光部上完全成為閘極，因此，可利用加載反射器而實現近紅外高感應度及超微細像素。
又，可藉由反伽瑪修正功能而實施低雜訊化處理。
又，於單像素驅動之情形時，係藉由X(橫)方向上配線有電源及重置線之共通線而對信號讀出進行驅動，因此，於多像素化時將產生配線電阻之IR位降，從而存在驅動能力不足之虞。
與此相對，本實施形態之固態攝像裝置1係信號讀出驅動時之電源供應經由Y(縱)方向上鄰接之像素電晶體而供給。而且，本固態攝像裝置係重置藉由橫向連接之汲極配線而供給驅動脈衝，因此，可抑制IR位降之產生，不會出現驅動能力不足，從而可維持充分之驅動能力。
如上所述，根據本實施形態，可藉由自與讀出信號之方向相同之方向供給電源電力，而不受IR位降之影響，故適於多像素化。
將Y(縱)方向之鄰接像素單元之電晶體130用作電源開關電晶體，而無需重新設置開關電晶體，從而不會阻礙像素微細化。
可藉由與水平重置配線共用，而抵消每一像素之接通電壓不均。
具有如上所述特徵之固態攝像裝置可用作數位相機或攝影機之攝像器件。
圖43係表示應用本發明之實施形態之固態攝像元件的相機系統之構成之一例的圖。
<5.相機>
如圖43所示，本相機系統500包括可應用本實施形態之固態攝像裝置1之攝像器件510。
固態攝像裝置1包括：將入射光導入至該攝像器件510之像素區域(使被寫體像成像)之光學系統、及例如使入射光(像光)成像於攝像面上之透鏡520。
固態攝像裝置1包括：驅動攝像器件510之驅動電路(DRV)530、及處理攝像器件510之輸出信號之信號處理電路(PRC)540。
驅動電路530包括時序發生器(未圖示)，且以特定之時序信號驅動攝像器件510，該時序發生器生成包含驅動攝像器件510內之電路之起動脈衝及時鐘脈衝之各種時序信號。
又，信號處理電路540係對攝像器件510之輸出信號施加CDS(Correlated Double Sampling，相關性兩重取樣)等之信號處理。
由信號處理電路540處理之圖像信號係記錄於例如記憶體等之記錄媒體中。記錄於記錄媒體中之圖像資訊係藉由印表機等進行硬拷貝。又，由信號處理電路540處理之圖像信號係作為動態圖像而映射於包含液晶顯示器等之監視器中。
如上所述，於數位靜態相機等之攝像裝置中，可藉由加載上述固態攝像裝置1作為攝像器件510，而實現高精度之相機。
本發明並不限定於上述實施形態之說明。
例如，本實施形態中所列舉之數值及材料係為一例，而並不限定於此。
此外，於不脫離本發明之主旨之範圍內可進行各種變更。
1．．．固態攝像裝置
2．．．像素部
2A、Cel11~Cel64．．．像素單元
3．．．列方向(Y方向)控制電路
4．．．行方向(X方向)控制電路
5．．．時序控制電路
100．．．基板
101．．．第1基板面
102．．．第2基板面
110．．．第1導電型井(第1井)
120．．．第2導電型井(第2井)
130．．．電晶體
131．．．閘電極
131Sel.y、131-2Sel.y+1．．．閘電極
132．．．源極電極
133．．．汲極電極
140、140A．．．第2導電型元件分離層
150．．．p+ 層
152．．．彩色濾光片
153．．．微透鏡
160．．．絕緣膜
170．．．井(基板)接點電極
180．．．伽瑪袋
190．．．閘接點電極
200．．．反射器
400、410．．．行電路
401、411．．．比較器
402、412、SW401、SW411．．．開關
I401、I411．．．恆定電流負載電路
C401、C411．．．電容器
Cel31、Cel32．．．像素單元
CP．．．時鐘脈衝
DCNT．．．汲極接點
GCNT．．．閘接點
RDRV．．．重置驅動器
RstDy．．．信號
SCNT．．．源極接點
SVDD．．．電源
VRAMP．．．斜坡波形
WCNT．．．井(基板)接點
圖1係表示本實施形態之固態攝像裝置之概略構成的方塊圖。
圖2(A)、圖2(B)係表示實施形態之固態攝像裝置之像素部基本結構的圖。
圖3係表示本實施形態之像素單元之等效電路的圖。
圖4係表示對於前面照射型BMCD之情形，入射光之波長與電晶體之配置成為何種關係的圖。
圖5係表示於前面照射型之情形時，透明電極/閘極矽氧化膜/矽單晶所形成之能帶狀態之概略的圖。
圖6係表示伴隨圖2所示之裝置之電位狀態變化，各區域中之與半導體基板面為垂直方向之半導體基板內電位相對電子之變化的圖。
圖7係表示圖2中之a-a'線上之電位分佈之一例的圖。
圖8(A)、圖8(B)係具有反射器之像素單元之簡略剖面圖。
圖9係表示使普通之拜耳排列之正方形配置旋轉45度排列而成之結構的圖。
圖10係表示閘極於X方向(橫向)條紋中共通之佈局例的圖。
圖11係表示使汲極側夾止之佈局例的圖。
圖12係表示本實施形態之像素部中之像素單元的佈局之另一例的圖。
圖13(A)、圖13(B)係圖12之a-a'線及b-b'線之簡略剖面圖。
圖14(A)、圖14(B)係表示於膜厚不同之像素單元上設有反射器之例的圖。
圖15(A)、圖15(B)係表示接點共用型像素部之像素單元排列例的圖。
圖16係表示採用圖15之佈局使共用行電路之信號處理系統與像素部簡化之等效電路的圖。
圖17係表示作為比較例，利用於X(橫)方向上配線有電源及重置線之共通線進行單像素驅動之情形的圖。
圖18係概要表示本實施形態之固態攝像裝置之汲極接地型之情形下之鄰接像素單元與信號讀出系統的特徵部分的圖。
圖19係概要表示本實施形態之固態攝像裝置之源極接地型之情形下之鄰接像素單元與信號讀出系統之特徵部分的圖。
圖20(A)、圖20(B)係表示如圖15之正方形排列時之信號輸出順序的圖。
圖21(A)、圖21(B)係表示使如圖15之正方形排列旋轉45度而成之鋸齒形(ZigZag)排列的圖。
圖22係表示採用圖21之佈局使共用行電路之信號處理系統與像素部簡化之等效電路的圖。
圖23(A)、圖23(B)係表示使如圖15之正方形排列旋轉45度而成之另一鋸齒形(ZigZag)排列的圖。
圖24係表示採用圖23之佈局將共用行電路之信號處理系統與像素部簡化之等效電路的圖。
圖25(A)、圖25(B)係表示如圖21之鋸齒形排列時之信號輸出順序的圖。
圖26(A)、圖26(B)係表示如圖23之鋸齒形排列時之信號輸出順序的圖。
圖27(A)、圖27(B)係用於說明採用正方形排列時反射器之形成例的圖。
圖28係表示反射器與配線共用佈局之第1例的圖。
圖29係表示反射器與配線共用佈局之第2例的圖。
圖30係表示反射器與配線共用佈局之第3例的圖。
圖31(A)、圖31(B)係表示汲極接地型之情形時之前條線設置(pre-line set)之基本概念的圖。
圖32(A)、圖32(B)係表示源極接地型之情形時之前條線設置(pre-line set)之基本概念的圖。
圖33(A)、圖33(B)係概念性表示本實施形態之與硬重置功能對應之信號處理系統的圖。
圖34係表示包含反伽瑪修正電路之信號處理系統之基本概念的等效電路圖。
圖35(A)、圖35(B)係總括表示前條線重置(pre-line reset)方式之位準圖、2行共用與2×2像素時序的圖。
圖36係表示將複數個像素陣列狀排列，並於複數個像素中形成1個輸出信號之構成例的平面圖。
圖37係表示將複數個像素陣列狀排列，並以複數個像素為單位藉由進行元件分離，而形成1個輸出信號之構成例的平面圖。
圖38(A)、圖38(B)係表示將複數個像素陣列狀排列，並以複數個像素為單位藉由進行元件分離，而形成1個輸出信號之構成例的平面圖。
圖39係表將複數個像素陣列狀排列，並以複數個像素為單位藉由進行元件分離，而形成1個輸出信號之另一構成例的平面圖。
圖40(A)、圖40(B)係圖37之a-a'線及b-b'線上之簡略剖面圖。
圖41係表示非破壞性讀出之寬動態範圍(Wide D-Range)序列例的圖。
圖42係表示非破壞性讀出之低速即時顯示(Live View)序列例的圖。
圖43係表示應用本發明實施形態之固態攝像元件的相機系統之構成之一例的圖。
111．．．電荷儲存元件部
130-1、130-2．．．電晶體
131Sel.y、131-2Sel.y+1．．．閘電極
132．．．源極電極
133．．．汲極電極
401、411．．．比較器
402、412、SW401、SW411．．．開關
C401、C411．．．電容器
Cel31、Cel32．．．像素單元
CP．．．時鐘脈衝
I401、I411．．．恆定電流負載電路
RDRV．．．重置驅動器
RstDy．．．信號
SVDD．．．電源
VRAMP．．．斜坡波形

Claims (19)

  1. 一種固態攝像裝置，其包括：像素部，其係形成於包括受到光照射之第1基板面側及形成有元件之第2基板面側之基板上，且矩陣狀排列有以每1個像素單元或複數個像素單元為單位，藉由元件分離層而與鄰接單元群分離之複數個像素單元；複數條第1驅動線，其等係對應上述像素單元之列矩陣而進行排列；第2驅動線，其係由鄰接之2列像素單元彼此共用；信號線，其係對應上述像素單元之行矩陣而進行排列，且分割為第1信號線與第2信號線；信號讀出處理系統，其係對上述信號線中讀出之上述像素單元的讀出信號進行處理；以及切換部，其係將上述第1信號線及上述第2信號線連接於電源或上述信號讀出處理系統；且，上述像素單元係接收來自上述第1基板面側之光，並具備所接收之光之光電轉換功能及電荷儲存功能，且形成有檢測該電荷儲存功能之儲存電荷且具有臨限值調變功能之電晶體，上述電晶體係具備作為讀出電晶體之功能、作為重置電晶體之功能、及作為選擇電晶體之功能，並具有源極及汲極、及形成於該源極及汲極間之通道形成區域上之閘電極，沿上述像素單元之列方向鄰接之2個像素單元之汲極或源極係為共用，且一像素單元之源極或汲極連接於上述第1信號線，另一像素單元之源極或汲極連接於上述第2信號線，上述像素單元之電晶體係連接於閘電極所對應之上述第1驅動線，沿上述列方向鄰接之2個像素單元係連接於上述共用之汲極或源極所對應之第2驅動線。
  2. 如請求項1之固態攝像裝置，其中上述切換部係於沿上述列方向鄰接之2個像素單元中之與上述第1信號線連接之一像素單元為讀出像素單元之情形時，使上述第1信號線連接於上述信號讀出處理系統連接，並使上述第2信號線與電源側連接，上述另一鄰接像素單元之上述電晶體係以使汲極與源極間接通之方式，對閘電極施加驅使電壓，上述一像素單元之電晶體係對閘電極施加讀出電壓，進行上述一像素單元之信號電壓之讀出處理。
  3. 如請求項1之固態攝像裝置，其中上述切換部係於沿上述列方向鄰接之2個像素單元中之與上述第2信號線連接之另一像素單元為讀出像素單元之情形時，使上述第2信號線連接於上述信號讀出處理系統，並使上述第1信號線連接於電源側，上述一鄰接像素單元之上述電晶體係以使汲極與源極間接通之方式對閘電極施加驅使電壓，上述另一像素單元之電晶體係對閘電極施加讀出電壓，進行上述另一像素單元之信號電壓之讀出處理。
  4. 如請求項1之固態攝像裝置，其中將沿上述列方向鄰接之2個像素單元中之與上述第1信號線連接之一像素單元、或與上述第2信號線連接之另一像素單元作為讀出像素單元，上述切換部係使上述第1信號線或上述第2信號線連接於上述信號讀出處理系統，並使上述第2信號線或上述第1信號線連接於電源側，上述另一或一鄰接像素單元之上述電晶體係以使汲極與源極間接通之方式，對閘電極施加驅使電壓，上述一或另一像素單元之電晶體係對閘電極施加讀出電壓，進行上述一像素單元或上述另一像素單元之信號電壓之第1讀出處理，將沿上述列方向鄰接之2個像素單元中之與上述第2信號線連接之另一像素單元、或與上述第1信號線連接之一像素單元作為讀出像素單元，上述切換部係使上述第2信號線或上述第1信號線連接於上述信號讀出處理系統，並使上述第1信號線或上述第2信號線連接於電源側，上述一或另一鄰接像素單元之上述電晶體係以使汲極與源極間接通之方式，對閘電極施加驅使電壓，上述另一或一像素單元之電晶體係對閘電極施加讀出電壓，進行上述另一像素單元或上述一像素單元之信號電壓之第2讀出處理。
  5. 如請求項2之固態攝像裝置，其中包括驅動器，其係於讀出信號電壓之後對上述第2驅動線施加重置信號，沿上述列方向鄰接之2個像素單元係於上述驅動器之重置期間中，對各電晶體之閘電極施加斷開之電壓。
  6. 如請求項1之固態攝像裝置，其中上述信號讀出處理系統係包括：複數個第1行電路，其等係對應上述像素單元排列之列矩陣而配置，且處理上述第1信號線中讀出之信號；以及複數個第2行電路，其等係對應上述像素單元排列之列矩陣而配置，且處理上述第2信號線中讀出之信號；且，上述切換部係包括：複數個第1開關，其等使上述第1信號線連接於電源或對應之上述第1行電路；以及複數個第2開關，其等使上述第2信號線連接於對應之上述第1行電路或電源。
  7. 如請求項1之固態攝像裝置，其中上述像素單元係包括：第1導電型井，其形成於上述第1基板面側；以及第2導電型井，其形成於上述第2基板面側；且，上述第1導電型井係接收來自上述第1基板面側之光，並具有接收之光之光電轉換功能及電荷儲存功能，上述第2導電型井係檢測上述第1導電型井中之儲存電荷，且形成有具有臨限值調變功能之電晶體。
  8. 如請求項7之固態攝像裝置，其中儲存電荷與信號電荷係為同一載子。
  9. 如請求項1之固態攝像裝置，其中上述像素單元係包含低照度時調變度變高之伽瑪特性。
  10. 如請求項9之固態攝像裝置，其中上述像素單元具有大信號時電容增大之結構，且具有作為伽瑪特性之高動態範圍之功能。
  11. 如請求項7之固態攝像裝置，其中於上述第1導電型井及上述第2導電型井中之至少上述第1導電型井之側部，形成有第2導電型分離層。
  12. 如請求項11之固態攝像裝置，其中於上述第2導電型井或第2導電型分離層中，形成有第1導電型源極區域及第1導電型汲極區域，於上述基板之上述第2基板面側之上述源極區域與上述汲極間的上述第2導電型井中之通道形成區域上形成有閘電極。
  13. 如請求項7之固態攝像裝置，其中於上述第2基板面側之電晶體之閘電極或其更前面部，具有使穿透上述基板之光反射後入射至該基板之第2導電型井及第1導電型井中的反射器。
  14. 如請求項1之固態攝像裝置，其中於即將像素重置之前，將電荷自上述汲極注入至像素後，進行重置動作。
  15. 如請求項9之固態攝像裝置，其包括反伽瑪修正電路，該反伽瑪修正電路係使用具有與上述像素單元之上述電晶體相同之結構之背閘極端子的電晶體，進行反伽瑪修正。
  16. 如請求項14之固態攝像裝置，其中上述信號讀出處理系統係包含比較器，並利用前條線之重置位準作為該比較器之基準位準。
  17. 如請求項14之固態攝像裝置，其中上述信號讀出處理系統係具有D相讀出時進行類比取樣，而P相讀出時進行數位之取樣之功能。
  18. 如請求項1之固態攝像裝置，其中上述信號讀出處理系統具有於讀出來自像素之信號時，不進行像素重置而進行繼續光電轉換之非破壞性讀出之功能。
  19. 一種相機，其包括：固態攝像裝置，其係自基板之第1基板面側接受光；光學系統，其將入射光導入至上述固態攝像裝置之上述第1基板面側；以及信號處理電路，其處理上述固態攝像裝置之輸出信號；且，上述固態攝像裝置包括：像素部，其係形成於包括受到光照射之第1基板面側及形成有元件之第2基板面側之基板上，且矩陣狀排列有以每1個像素單元或複數個像素單元為單位，藉由元件分離層而與鄰接單元群分離之複數個像素單元；複數條第1驅動線，其等係對應上述像素單元之列矩陣進行排列；第2驅動線，其係由鄰接之2列像素單元彼此共用；信號線，其係對應上述像素單元之行矩陣進行排列，且分割為第1信號線與第2信號線；信號讀出處理系統，其係對上述信號線中讀出之上述像素單元之讀出信號進行處理；以及切換部，其係將上述第1信號線及上述第2信號線連接於電源或上述信號讀出處理系統；且，上述像素單元係接收來自上述第1基板面側之光，並具備所接收之光之光電轉換功能及電荷儲存功能，且形成有檢測該電荷儲存功能之儲存電荷且具有臨限值調變功能之電晶體，上述電晶體係具備作為讀出電晶體之功能、作為重置電晶體之功能、及作為選擇電晶體之功能，並具有源極及汲極、及形成於該源極及汲極間之通道形成區域上之閘電極，沿上述像素單元之列方向鄰接之2個像素單元之汲極或源極係為共用，且一像素單元之源極或汲極連接於上述第1信號線，另一像素單元之源極或汲極連接於上述第2信號線，上述像素單元之電晶體係連接於閘電極所對應之上述第1驅動線，沿上述列方向鄰接之2個像素單元係連接於上述共用之汲極或源極所對應之第2驅動線。
TW099119546A 2009-06-22 2010-06-15 Solid state camera and camera TWI455584B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009148120A JP5458690B2 (ja) 2009-06-22 2009-06-22 固体撮像装置およびカメラ

Publications (2)

Publication Number Publication Date
TW201127035A TW201127035A (en) 2011-08-01
TWI455584B true TWI455584B (zh) 2014-10-01

Family

ID=43386410

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099119546A TWI455584B (zh) 2009-06-22 2010-06-15 Solid state camera and camera

Country Status (7)

Country Link
US (1) US8698932B2 (zh)
EP (1) EP2448253B1 (zh)
JP (1) JP5458690B2 (zh)
KR (1) KR101627389B1 (zh)
CN (1) CN102804754B (zh)
TW (1) TWI455584B (zh)
WO (1) WO2010150638A1 (zh)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5335385B2 (ja) * 2008-11-20 2013-11-06 キヤノン株式会社 放射線検出器、半導体撮像素子アレイおよび制御方法
JP2010232387A (ja) * 2009-03-26 2010-10-14 Panasonic Corp 固体撮像素子
WO2012172908A1 (ja) * 2011-06-14 2012-12-20 オリンパスメディカルシステムズ株式会社 医療機器
JP2013009215A (ja) * 2011-06-27 2013-01-10 Toshiba Corp 固体撮像装置
KR102006387B1 (ko) * 2012-10-02 2019-08-02 삼성전자주식회사 이미지 센서, 이의 동작 방법 및 이를 포함하는 이미지 처리 시스템
DE102013110695A1 (de) * 2012-10-02 2014-04-03 Samsung Electronics Co., Ltd. Bildsensor, Verfahren zum Betreiben desselben und Bildverarbeitungssystem mit demselben
KR20140047494A (ko) * 2012-10-12 2014-04-22 삼성전자주식회사 서브픽셀, 이를 포함하는 이미지 센서, 및 이미지 센싱 시스템
JP5855035B2 (ja) * 2013-02-28 2016-02-09 株式会社東芝 固体撮像装置
JP6295514B2 (ja) 2013-03-26 2018-03-20 セイコーエプソン株式会社 スイッチングレギュレーターの制御回路、集積回路装置、スイッチングレギュレーター及び電子機器
EP2988492B1 (en) * 2013-04-18 2017-12-13 Olympus Corporation Image-capturing element, image-capturing device, and endoscope system
JP6326487B2 (ja) * 2013-06-20 2018-05-16 ストレイティオ， インコーポレイテッドＳｔｒａｔｉｏ， Ｉｎｃ． Ｃｍｏｓ画像センサ用のゲート制御型電荷変調デバイス
JP6180882B2 (ja) * 2013-10-31 2017-08-16 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、信号処理装置、および電子機器
JP6625995B2 (ja) * 2013-11-04 2019-12-25 オーロラ アルット 改善した半導体放射線検出器
JP6172522B2 (ja) * 2013-12-04 2017-08-02 ソニー株式会社 赤外線検出素子およびその検出方法、並びに電子機器
CN103686007B (zh) * 2013-12-31 2018-11-09 上海集成电路研发中心有限公司 单次拍摄生成高动态范围图像的图像传感器
KR102191327B1 (ko) 2014-01-14 2020-12-15 삼성전자주식회사 단위 픽셀 및 이를 포함하는 이미지 픽셀 어레이
KR102245973B1 (ko) 2014-02-17 2021-04-29 삼성전자주식회사 상관 이중 샘플링 회로 및 이를 포함하는 이미지 센서
JP6274567B2 (ja) 2014-03-14 2018-02-07 キヤノン株式会社 固体撮像装置及び撮像システム
JP6391290B2 (ja) * 2014-05-08 2018-09-19 キヤノン株式会社 撮像装置
US9729809B2 (en) 2014-07-11 2017-08-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method of semiconductor device or electronic device
TWI747805B (zh) * 2014-10-08 2021-12-01 日商索尼半導體解決方案公司 攝像裝置及製造方法、以及電子機器
CN105578013B (zh) * 2016-03-04 2018-07-20 南安市腾龙专利应用服务有限公司 一种采用新型电子快门的相机成像装置及其快门成像方法
KR102374769B1 (ko) * 2016-05-31 2022-03-17 소니 세미컨덕터 솔루션즈 가부시키가이샤 촬상 장치 및 촬상 방법, 카메라 모듈, 및 전자 기기
JP6775408B2 (ja) * 2016-12-20 2020-10-28 キヤノン株式会社 放射線撮像装置及び放射線撮像システム
KR102632460B1 (ko) * 2016-12-28 2024-01-31 삼성전자주식회사 반도체 장치 및 그 제조 방법
CN113764450B (zh) * 2017-01-19 2024-12-13 索尼半导体解决方案公司 光接收元件
CN108922940B (zh) * 2018-07-17 2020-03-06 京东方科技集团股份有限公司 光学检测像素单元、电路、光学检测方法和显示装置
CN111341795B (zh) * 2018-12-19 2023-07-18 格科微电子（上海）有限公司 溢出电荷漏极图像传感器的实现方法
US10827090B1 (en) * 2019-09-16 2020-11-03 Innolux Corporation Electronic device and method for operating electronic device
CN110751926B (zh) * 2019-10-31 2021-12-28 武汉天马微电子有限公司 显示面板及显示装置
CN112532899B (zh) * 2020-11-27 2023-06-30 京东方科技集团股份有限公司 光电转换电路、驱动方法、光电检测基板、光电检测装置
WO2025115996A1 (ja) * 2023-11-29 2025-06-05 ソニーセミコンダクタソリューションズ株式会社 光検出装置及び電子機器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW587334B (en) * 2002-02-06 2004-05-11 Sharp Kk Solid-state image pickup device and electronic information apparatus
CN101312205A (zh) * 2007-05-24 2008-11-26 索尼株式会社 固态成像装置及照相机
US20080290382A1 (en) * 2007-05-24 2008-11-27 Sony Corporation Solid-state imaging device and camera
JP2008294184A (ja) * 2007-05-24 2008-12-04 Sony Corp 有機電界発光素子、表示装置、および有機材料
US20090153708A1 (en) * 2007-12-18 2009-06-18 Sony Corporation Solid-state imaging device and camera

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2503502B1 (fr) * 1981-03-31 1985-07-05 Thomson Csf Dispositif d'analyse d'images en couleur utilisant le transfert de charges electriques et camera de television comportant un tel dispositif
JPS60140752A (ja) 1983-12-28 1985-07-25 Olympus Optical Co Ltd 半導体光電変換装置
JPS6414959A (en) 1987-04-10 1989-01-19 Texas Instruments Inc Device for sensing threshold of substrate charge modulation type transistor
JP2692218B2 (ja) 1988-12-29 1997-12-17 ソニー株式会社 固体撮像素子
JPH02304973A (ja) 1989-05-19 1990-12-18 Hitachi Ltd 固体撮像装置
JPH0375773A (ja) 1989-08-18 1991-03-29 Minolta Camera Co Ltd トナー定着装置
JPH04162475A (ja) * 1990-10-24 1992-06-05 Olympus Optical Co Ltd 固体撮像装置
JPH0666446A (ja) 1992-08-19 1994-03-08 Matsushita Electric Ind Co Ltd パーソナルスペース用温度環境調整装置
JPH06120473A (ja) 1992-10-08 1994-04-28 Olympus Optical Co Ltd 固体撮像装置及びその駆動方法
JPH06140752A (ja) 1992-10-23 1994-05-20 Toshiba Corp プリント配線板
JPH1065138A (ja) 1996-08-19 1998-03-06 Sony Corp 固体撮像素子
JP3752773B2 (ja) 1997-04-15 2006-03-08 ソニー株式会社 固体撮像装置とその製造方法
JP2935492B2 (ja) 1997-10-30 1999-08-16 イノビジョン株式会社 固体撮像素子及び固体撮像素子による光信号検出方法
US6867806B1 (en) * 1999-11-04 2005-03-15 Taiwan Advanced Sensors Corporation Interlace overlap pixel design for high sensitivity CMOS image sensors
JP2003007995A (ja) * 2001-06-20 2003-01-10 Iwate Toshiba Electronics Co Ltd Ｃｍｏｓイメージセンサ
JP3759435B2 (ja) 2001-07-11 2006-03-22 ソニー株式会社 Ｘ−ｙアドレス型固体撮像素子
JP3829830B2 (ja) 2003-09-09 2006-10-04 セイコーエプソン株式会社 固体撮像装置及びその駆動方法
JP2005244434A (ja) * 2004-02-25 2005-09-08 Sharp Corp 固体撮像装置
JP4876235B2 (ja) * 2006-03-17 2012-02-15 株式会社Ｊｖｃケンウッド 固体撮像素子及びその製造方法
JP5167693B2 (ja) * 2007-05-24 2013-03-21 ソニー株式会社 固体撮像装置およびカメラ

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW587334B (en) * 2002-02-06 2004-05-11 Sharp Kk Solid-state image pickup device and electronic information apparatus
CN101312205A (zh) * 2007-05-24 2008-11-26 索尼株式会社 固态成像装置及照相机
US20080290382A1 (en) * 2007-05-24 2008-11-27 Sony Corporation Solid-state imaging device and camera
JP2008294184A (ja) * 2007-05-24 2008-12-04 Sony Corp 有機電界発光素子、表示装置、および有機材料
US20090153708A1 (en) * 2007-12-18 2009-06-18 Sony Corporation Solid-state imaging device and camera
JP2009152234A (ja) * 2007-12-18 2009-07-09 Sony Corp 固体撮像装置およびカメラ

Also Published As

Publication number Publication date
EP2448253A1 (en) 2012-05-02
KR20120099569A (ko) 2012-09-11
US20120092536A1 (en) 2012-04-19
CN102804754A (zh) 2012-11-28
WO2010150638A1 (ja) 2010-12-29
KR101627389B1 (ko) 2016-06-03
JP5458690B2 (ja) 2014-04-02
CN102804754B (zh) 2015-05-20
US8698932B2 (en) 2014-04-15
TW201127035A (en) 2011-08-01
EP2448253B1 (en) 2018-08-08
JP2011004370A (ja) 2011-01-06
EP2448253A4 (en) 2017-04-12

Similar Documents

Publication Publication Date Title
TWI455584B (zh) Solid state camera and camera
KR101534117B1 (ko) 고체 촬상 장치 및 카메라
US9615042B2 (en) Image pickup apparatus having photoelectric conversion function
US9524999B2 (en) Imaging device and electronic apparatus incorporating a phase difference pixel
JP5651976B2 (ja) 固体撮像素子およびその製造方法、並びに電子機器
CN103247642B (zh) 固态成像装置及其制造方法和电子设备
JP6007499B2 (ja) 固体撮像装置、固体撮像装置の製造方法、及び、電子機器
US20090201400A1 (en) Backside illuminated image sensor with global shutter and storage capacitor
US20150077611A1 (en) Solid-state imaging device
US20240214707A1 (en) Solid-state imaging device, method for manufacturing solid-state imaging device, and electronic apparatus
CN116057953A (zh) 固态摄像元件和电子设备
JP2013005297A (ja) 撮像素子および駆動方法、並びに電子機器
JP2011204991A (ja) 固体撮像素子およびその製造方法、並びに電子機器

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees