TWI446539B - 半導體結構 - Google Patents

Description

半導體結構

本發明是有關於一種半導體結構，且特別是有關於一種薄膜電晶體之半導體結構。

液晶顯示器(Liquid Crystal Display,LCD)主要包含薄膜電晶體基板、彩色濾光片與複數個液晶單元。薄膜電晶體陣列基板是由複數個畫素結構(pixel structure)所組成，且每一畫素結構對應至一液晶單元。薄膜電晶體基板具有掃描線(scan line)、畫素電極(pixel electrode)和開關(switch)。其中，開關具有閘極、源極、和汲極，分別電性連接至掃描線、資料線(data line)和畫素電極。

一般而言，畫素的開口率(aperture ratio)直接影響背光源的利用和液晶顯示器亮度。在電容結構設計中，係利用共用電極線當作電容結構的下電極，且畫素電極當作電容結構的上電極覆蓋部份的共用電極線所構成的，即可稱為電容在共用電極上(Cst on common)，且因共用電極線與閘極位於不同的介電層上，並且共用電極線會與閘極電極部份重疊，當閘極電極上方存在有半導體層使得介電層覆蓋閘極電極與半導體層時，會於介電層之側邊形成一傾斜面。當部份共用電極線位於介電層之側邊時，會使得部份共用電極具有一傾斜面。但由於共用電極線為金屬層，共用電極線的傾斜面會反射來自背光模組的光線，這些光線若是反射進入半導體層，則會造成光漏電而使得產品出現串音(crosstalk)的情形。

因此本發明的目的就是在提供一種半導體結構，用以解決因共用電極反射光線至通道層而造成光漏電的問題。

依照本發明一實施例，提出一種半導體結構，包含一基板、一第一金屬層、一介電層、一通道層、一第二金屬層、一保護層、一第三金屬層、一絕緣層、一第一透明導電層與一第二透明導電層。第一金屬層設置於基板上，第一金屬層包含一閘極。介電層設置於基板與閘極上。通道層設置於閘極上方之介電層上。第二金屬層設置於介電層與通道層上，第二金屬層包含一汲極與一源極。保護層設置於介電層、第二金屬層與通道層上。第三金屬層設置於保護層上，第三金屬層包含共用電極，共用電極與閘極之間具有一水平間距。絕緣層設置於第三金屬層與保護層上。第一透明導電層設置於保護層與絕緣層之間，並與第三金屬層直接接觸，其中第一透明導電層部分位於閘極上，第一透明導電層具有一開口，以露出通道層，其中共用電極與第一透明導電層構成一電容電極。第三金屬層與第一透明導電層構成一電容上電極。第二透明導電層設置於絕緣層之上，連接於汲極。共用電極與第一透明導電層位於第二金屬層上，且電容電極與第二金屬層構成一電容。第二透明導電層部分位於共用電極與第一透明導電層上，且電容電極與第二透明導電層構成一附加電容。

部分之第一透明導電層位於第三金屬層與絕緣層之間。或者，部分之第一透明導電層位於第三金屬層與保護層之間。共用電極與閘極之間的水平間距可為至少3.5微米。第一金屬層更包含一掃描線，閘極與掃描線相連，部分之共用電極與掃描線重疊。位於掃瞄線上之該部分共用電極的寬度實質上大於掃描線的寬度。第一透明導電層從第三金屬層向通道層延伸。

本發明之另一態樣為一種半導體結構的製作方法，包含形成一第一金屬層於一基板上，以定義一閘極；形成一介電層於第一金屬層與基板上；形成一通道層於介電層上，其中通道層位於部分的閘極上；形成一第二金屬層於介電層上，以定義一源極與一汲極；形成一保護層於第二金屬層、通道層與介電層上，其中保護層位於第二金屬層上；形成一第三金屬層於保護層上，以定義一共用電極，共用電極與閘極之間具有一水平間距；形成一第一透明導電層，第一透明導電層直接接觸共用電極，第一透明導電層具有一開口，以露出通道層，共用電極與第一透明導電層構成一電容上電極；形成一絕緣層於第三金屬層、第一透明導電層與保護層上；以及形成一第二透明導電層於絕緣層上，且第二透明導電層連接於汲極。共用電極與第一透明導電層位於第二金屬層上，且電容電極與第二金屬層構成一電容。第二透明導電層部分位於共用電極與第一透明導電層上，且電容電極與第二透明導電層構成一附加電容。

第一透明導電層位於絕緣層與保護層之間。部分的第一透明導電層位於第三金屬層與保護層之間。或者，部分的第一透明導電層位於絕緣層與第三金屬層之間。形成第一金屬層之步驟更包含定義一掃描線，閘極連接掃描線，部分之共用電極與掃描線重疊。其中位於掃瞄線上之該部分共用電極的寬度實質上大於掃描線的寬度。第一透明導電層從共用電極向通道層延伸。共用電極與閘極之間的水平間距為至少3.5微米。

共用電極與閘極之間具有水平間距，以避免來自背光模組的光線被共用電極反射向閘極上的通道層。本發明提供與共用電極直接接觸之透明導電層以維持電容值，且由於透明導電層不會反射來自背光模組的光線，故不會有光漏電的情形。

以下將以圖式及詳細說明清楚說明本發明之精神，任何所屬技術領域中具有通常知識者在瞭解本發明之較佳實施例後，當可由本發明所教示之技術，加以改變及修飾，其並不脫離本發明之精神與範圍。

同時參照第1圖至第3圖，第1圖繪示本發明之半導體結構一實施例的局部上視圖。第2圖為沿第1圖之線段A-A’的剖面圖，第3圖為沿第1圖之線段B-B’的剖面圖。

半導體結構100包含有基板110、第一金屬層120、介電層130、通道層140、第二金屬層150、保護層160、第三金屬層170、絕緣層180、第一透明導電層190，以及第二透明導電層200。其中第一金屬層120設置於基板110上，第一金屬層120包含閘極122。介電層130設置在基板110與第一金屬層120上。通道層140設置在介電層130上，且通道層140位於部份的閘極122上。第二金屬層150設置於介電層130與通道層140上，第二金屬層150包含汲極152與源極154。保護層160設置於介電層130、第二金屬層150與通道層140上。第三金屬層170設置於保護層160上，第三金屬層170包含共用電極172，共用電極172與閘極122之間具有一水平間距d。絕緣層180設置於第三金屬層170與保護層160上。第一透明導電層190設置於保護層160與絕緣層180之間，並與第三金屬層170直接接觸。第一透明導電層190部分位於第一金屬層120之閘極122上。部分之第一透明導電層190位於第三金屬層170之共用電極172與絕緣層180之間。第一透明導電層190具有開口192以露出通道層140。第二透明導電層200設置於絕緣層180之上，並與汲極152連接。

為了避免來自背光模組的光線被第三金屬層170反射至通道層140，第三金屬層170設置於相隔閘極122一水平間距d的距離，水平間距d為至少3.5微米。又因為希望不犧牲畫素的開口率，故改以減少第三金屬層170面積的方式，使第三金屬層170與閘極122之間相隔水平間距d。同時為了避免電容值因第三金屬層170的面積減少而降低，本發明在第三金屬層170上方設置第一透明導電層190，第一透明導電層190直接與第三金屬層170接觸，並從第三金屬層170延伸至與部分與閘極122重疊。第二透明導電層200、第二金屬層150、第一透明導電層190與第三金屬層170會形成電容。更具體地說，第二金屬層150之汲極152與源極154、第一透明導電層190與第三金屬層170形成一電容，換句話說，利用第三金屬層與其上方設置第一透明導電層190當作電容電極的上電極，且第二金屬層150之汲極152與源極154當作電容電極的下電極；除此之外，第二透明導電層200、第一透明導電層190與第三金屬層170形成一附加電容，亦即利用第二透明導電層200當作附加電容電極的上電極，且於第三金屬層170上方設置第一透明導電層190當作附加電容電極的下電極。

參照第4A圖至第4F圖，其係繪示第1圖中之半導體結構之製作方法的流程圖，以下說明請同時參照第2圖與第3圖。首先，形成第一金屬層120於基板110上，其中第一金屬層120包含閘極122以及掃描線124，而閘極122與掃描線124連接。再形成介電層130(見第2圖)於第一金屬層120與基板110上。接著，如第4B圖所示，形成通道層140於介電層130上，其中通道層140位於部分的閘極122上。通道層140為半導體層，且通道層140之面積略小於閘極122的面積。

請參照第4C圖，形成第二金屬層150於介電層130上，第二金屬層150包含汲極152與源極154。第二金屬層150更包含資料線156，資料線156實質上垂直於掃描線124，源極154連接資料線156。第二金屬層150更包含接觸窗墊158，接觸窗墊158連接汲極152。部分汲極152與部分源極154位於通道層140上。再形成保護層160(見第3圖)於介電層130、通道層140與第二金屬層150上。

請參照第4D圖，形成第三金屬層170於保護層160上。第三金屬層170包含共用電極172，共用電極172位於在閘極122和通道層140上方具有開口174以使共用電極172不與閘極122重疊，並且共用電極172與閘極122之間具有水平間距d。部分的共用電極172與掃描線124重疊，位於掃描線124上之部分共用電極172的寬度w1實質上大於掃描線124的寬度w2。

請參照第4E圖，形成第一透明導電層190於閘極122外圍的共用電極172以及保護層160上，其中第一透明導電層190與共用電極172直接接觸，第一透明導電層190呈現框形，第一透明導電層190具有開口192，使通道層140外露於開口192，第一透明導電層190之開口192面積小於共用電極172之開口174面積，使得第一透明導電層190圍繞通道層140設置，並且第一透明導電層190之外緣連接共用電極172，第一透明導電層190從共用電極172向通道層140延伸。接著再形成絕緣層180(見第3圖)於第一透明導電層190、第三金屬層170與保護層160上。

請參照第4F圖，形成第二透明導電層200於絕緣層180上，第二透明導電層200作為畫素電極，第二透明導電層200透過接觸窗墊158與汲極152連接。

共用電極172與閘極122之間具有水平間距d，以避免來自背光模組的光線被共用電極172反射至閘極122上的通道層140。本發明增加與共用電極172直接接觸之第一透明導電層190以維持電容值，且由於第一透明導電層190不會反射來自背光模組的光線，故不會有光漏電的情形。

參照第5圖與第6圖，其繪示本發明之半導體結構另一實施例的剖面圖。第5圖為沿第7F圖之線段A-A’的剖面圖，第6圖為沿第7F圖之線段B-B’的剖面圖。半導體結構100包含有基板110、第一金屬層120、介電層130、通道層140、第二金屬層150、保護層160、第三金屬層170、絕緣層180、第一透明導電層190與第二透明導電層200。其中第一金屬層120設置於基板110上，第一金屬層120包含閘極122。介電層130設置在基板110與第一金屬層120上。通道層140設置在介電層130上，且通道層140位於部份的閘極122上。

第二金屬層150設置於介電層130與通道層140上，第二金屬層150包含汲極與源極。保護層160設置於介電層130、第二金屬層150與通道層140上。

第一透明導電層190設置於保護層160上，第一透明導電層190部分位於第一金屬層120之閘極122上。第一透明導電層190具有開口192以露出通道層140。第三金屬層170設置於第一透明導電層190與保護層160上，第三金屬層170包含共用電極172，共用電極172與閘極122之間具有一水平間距d。部分之第一透明導電層190位於第三金屬層170之共用電極172與保護層160之間。接著絕緣層180設置於第三金屬層170、第一透明導電層190與保護層160上。最後第二透明導電層200設置於絕緣層180之上。

第三金屬層170設置於相隔閘極122一水平間距d，水平間距d為至少3.5微米，以避免背光模組的光線被第三金屬層170反射至通道層140。同時為了避免電容值因第三金屬層170的面積減少而降低，本發明在第三金屬層170下方設置第一透明導電層190，第一透明導電層190直接與第三金屬層170接觸，並從第三金屬層170延伸至部分與閘極122重疊。第二透明導電層200、第二金屬層150、第一透明導電層190與第三金屬層170會形成電容。更具體地說，利用第二金屬層150之汲極152與源極154、第一透明導電層190與第三金屬層170形成一電容，換句話說，第三金屬層170下方設置第一透明導電層190當作電容電極的上電極，且第二金屬層150之汲極152與源極154當作電容電極的下電極；除此之外，第二透明導電層200、第一透明導電層190與第三金屬層170形成一附加電容，亦即利用第二透明導電層200當作附加電容電極的上電極，且於第三金屬層170下方設置第一透明導電層190作為附加電容電極的下電極。

接著，同時再參照第7A圖至第7F圖，其係繪示第5圖中之半導體結構之製作方法的流程圖。首先，形成第一金屬層120於基板110上，其中第一金屬層120包含閘極122以及掃描線124，而閘極122與掃描線124連接。再形成介電層130(見第5圖)於第一金屬層120與基板110上。接著，如第7B圖所示，形成通道層140於介電層130上，其中通道層140位於部分的閘極122上。通道層140為半導體層，且通道層140之面積略小於閘極122的面積。

請參照第7C圖，形成第二金屬層150於介電層130上，第二金屬層150包含汲極152與源極154。第二金屬層150更包含資料線156，資料線156實質上垂直於掃描線124，源極154連接資料線156。第二金屬層150更包含接觸窗墊158，接觸窗墊158連接汲極152。部分汲極152與部分源極154位於通道層140上。再形成保護層160(見第5圖於介電層130、通道層140與第二金屬層150上。

請參照第7D圖，形成第一透明導電層190於保護層160上。第一透明導電層190呈現框形，第一透明導電層190具有開口192，使通道層140外露於開口192，且第一透明導電層190圍繞通道層140設置。

請參照第7E圖，形成第三金屬層170於保護層160與第一透明導電層190上。第三金屬層170包含共用電極172，其中共用電極172具有開口174，共用電極172之開口174面積大於第一透明導電層190之開口192面積，以使共用電極172暴露出部分第一透明導電層190，並且共用電極172與第一透明導電層190之外緣直接接觸。共用電極172之開口174使共用電極172位於閘極122和通道層140的外圍而不與閘極122重疊，共用電極172與閘極122之間具有水平間距。部分的共用電極172與掃描線124重疊，位於掃描線124上之部分共用電極172的寬度w1實質上大於掃描線124的寬度w2。接著再形成絕緣層180(見第5圖)於第三金屬層170、第一透明導電層190與保護層160上。

請參照第7F圖，形成第二透明導電層200於絕緣層180上，第二透明導電層200作為畫素電極，第二透明導電層200透過接觸窗墊158與汲極152連接。

共用電極172與閘極122之間具有水平間距，以避免來自背光模組的光線被共用電極172反射至閘極122上的通道層140。本發明增加與共用電極172直接接觸之第一透明導電層190以維持電容值，且由於第一透明導電層190不會反射來自背光模組的光線，故不會有光漏電的情形。

雖然本發明已以一較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100．．．半導體結構

110．．．基板

120．．．第一金屬層

122．．．閘極

124．．．掃描線

130．．．介電層

140．．．通道層

150．．．第二金屬層

152．．．汲極

154．．．源極

156．．．資料線

158．．．接觸窗墊

160．．．保護層

170．．．第三金屬層

172．．．共用電極

174．．．開口

180．．．絕緣層

190．．．第一透明導電層

192．．．開口

200．．．第二透明導電層

d．．．水平間距

w1、w2．．．寬度

為讓本發明之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附圖式之詳細說明如下：

第1圖繪示本發明之半導體結構一實施例的局部上視圖。

第2圖為沿第1圖之線段A-A’的剖面圖。

第3圖為沿第1圖之線段B-B’的剖面圖。

第4A圖至第4F圖係繪示第1圖中之半導體結構之製作方法的流程圖。

第5圖與第6圖分別繪示本發明之半導體結構另一實施例的剖面圖。

第7A圖至第7F圖係繪示第5圖中之半導體結構之製作方法的流程圖。

100．．．半導體結構

110．．．基板

120．．．第一金屬層

122．．．閘極

130．．．介電層

150．．．第二金屬層

160．．．保護層

170．．．第三金屬層

172．．．共用電極

180．．．絕緣層

190．．．第一透明導電層

d．．．水平間距

Claims (18)

1. 一種半導體結構，包含：一基板；一第一金屬層，設置於該基板上，該第一金屬層包含一閘極；一介電層，設置於該基板與該閘極上；一通道層，設置於該閘極上方之該介電層上；一第二金屬層，設置於該介電層與該通道層上，該第二金屬層包含一汲極與一源極；一保護層，設置於該介電層、該第二金屬層與該通道層上；一第三金屬層，設置於該保護層上，該第三金屬層包含一共用電極，該共用電極與該閘極之間具有一水平間距；一絕緣層，設置於該第三金屬層與該保護層上；一第一透明導電層，設置於該保護層與該絕緣層之間，並與該共用電極直接接觸，其中該第一透明導電層部分位於該閘極上，該第一透明導電層具有一開口，以露出該通道層，其中該共用電極與該第一透明導電層構成一電容電極；以及一第二透明導電層，設置於該絕緣層之上，連接於該汲極。
2. 如申請專利範圍第1項所述之半導體結構，其中該共用電極與該第一透明導電層位於該第二金屬層上，且該電容電極與該第二金屬層構成一電容。
3. 如申請專利範圍第1項所述之半導體結構，其中該第二透明導電層部分位於該共用電極與該第一透明導電層上，且該電容電極與該第二透明導電層構成一附加電容。
4. 如申請專利範圍第1項所述之半導體結構，其中部分之該第一透明導電層位於該第三金屬層與該絕緣層之間。
5. 如申請專利範圍第1項所述之半導體結構，其中部分之該第一透明導電層位於該第三金屬層與該保護層之間。
6. 如申請專利範圍第1項所述之半導體結構，其中該共用電極與該閘極之間的該水平間距為至少3.5微米。
7. 如申請專利範圍第1項所述之半導體結構，其中該第一金屬層更包含一掃描線，該閘極與該掃描線相連，部分之該共用電極與該掃描線重疊。
8. 如申請專利範圍第7項所述之半導體結構，其中位於該掃瞄線上之該部分共用電極的寬度實質上大於該掃描線的寬度。
9. 如申請專利範圍第1項所述之半導體結構，其中該第一透明導電層從該第三金屬層向該通道層延伸。
10. 一種半導體結構的製作方法，包含：形成一第一金屬層於一基板上，以定義一閘極；形成一介電層於該第一金屬層與該基板上；形成一通道層於該介電層上，其中該通道層位於部分的該閘極上；形成一第二金屬層於該介電層上，以定義一源極與一汲極；形成一保護層於該第二金屬層、該通道層與該介電層上；形成一第三金屬層於該保護層上，以定義一共用電極，該共用電極與該閘極之間具有一水平間距；形成一第一透明導電層，該第一透明導電層直接接觸該共用電極，該第一透明導電層具有一開口，以露出該通道層，其中該共用電極與該第一透明導電層構成一電容電極；形成一絕緣層於該第三金屬層、該第一透明導電層與該保護層上；以及形成一第二透明導電層於該絕緣層上，且該第二透明導電層連接於該汲極。
11. 如申請專利範圍第10項所述之半導體結構的製作方法，其中該共用電極與該第一透明導電層位於該第二金屬層上，且該電容電極與該第二金屬層構成一電容。
12. 如申請專利範圍第10項所述之半導體結構的製作方法，其中該第二透明導電層部分位於該共用電極與該第一透明導電層上，且該電容電極與該第二透明導電層構成一附加電容。
13. 如申請專利範圍第10項所述之半導體結構的製作方法，其中部分的該第一透明導電層位於該第三金屬層與該保護層之間。
14. 如申請專利範圍第10項所述之半導體結構的製作方法，其中部分的該第一透明導電層位於該絕緣層與該第三金屬層之間。
15. 如申請專利範圍第10項所述之半導體結構的製作方法，其中形成一第一金屬層之步驟更包含定義一掃描線，該閘極連接該掃描線，部分之該共用電極與該掃描線重疊。
16. 如申請專利範圍第15項所述之半導體結構的製作方法，其中位於該掃瞄線上之該部分共用電極的寬度實質上大於該掃描線的寬度。
17. 如申請專利範圍第10項所述之半導體結構的製作方法，其中該第一透明導電層從該共用電極向該通道層延伸。
18. 如申請專利範圍第10項所述之半導體結構的製作方法，其中該共用電極與該閘極之間的該水平間距為至少3.5微米。