[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

TWI446182B - 主機和機件間經過管路之資料轉移方法及裝置 - Google Patents

主機和機件間經過管路之資料轉移方法及裝置 Download PDF

Info

Publication number
TWI446182B
TWI446182B TW097119978A TW97119978A TWI446182B TW I446182 B TWI446182 B TW I446182B TW 097119978 A TW097119978 A TW 097119978A TW 97119978 A TW97119978 A TW 97119978A TW I446182 B TWI446182 B TW I446182B
Authority
TW
Taiwan
Prior art keywords
memory
pipe
hmb4
hmb3
hmb2
Prior art date
Application number
TW097119978A
Other languages
English (en)
Other versions
TW200900947A (en
Inventor
Tang He Ronald Guo
Original Assignee
Thomson Licensing
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson Licensing filed Critical Thomson Licensing
Publication of TW200900947A publication Critical patent/TW200900947A/zh
Application granted granted Critical
Publication of TWI446182B publication Critical patent/TWI446182B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/102—Program control for peripheral devices where the programme performs an interfacing function, e.g. device driver
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0042—Universal serial bus [USB]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)
  • Small-Scale Networks (AREA)

Description

主機和機件間經過管路之資料轉移方法及裝置
本發明係關於主機和機件間之資料轉移方法，及其裝置。所見主機係通訊裝置，把資料通訊量加以組織，所見機件係依賴主機。在分層式星狀拓樸中，往往有複數機件連接於一主機。
一般而言，使用例如全串聯流路規約(通常稱為USB規約)進行資料通訊時，主機內可得之記憶器是分成複數段節。各記憶器段節分配給某一功能，例如對雙向性控制通訊量之緩衝器，對進內資料通訊量之緩衝器，或對出外資料通訊量之緩衝器。記憶器需要量極為視所用USB機件而定。USB機件之要求可由機件供應商界定為全定製，或機件屬於某一USB類別。USB類別可例如人員界面機件類(亦稱為HID類)，大量儲存機件類、視訊機件類、轂站、無線控制器及其他。USB類別界定屬於此類的機件之某一行為。
例如屬於大量儲存類的機件特點是大連群資料。是故，使用巨量轉移做為USB端點型。巨量轉移不保證任何潛勢或最小帶寬，可用非分配之流路帶寬。通常大量儲存機件之特徵為，具有資料連流主要從機件到主機，所謂「閱讀」，或從主機到機件，所謂「書寫」。並無雙向性資料傳輸，稱為同等資料率，從機件到主機，或反之。
USB通訊是通過管路進行，各管路在主機側以及機件側連接至端點。在各端點之資料傳輸，可彼此不相干。二端點間之資料傳輸始終為單向性。對雙向性資料傳輸而言，必須在主機內有至少二端點，和機件內二相對應端點。唯一例外是雙向性作業的控制管路。各主機和各機件間建立唯一控制管路。
各端點分配一定數量記憶器，以確保功能性。此記憶器 之尺寸決定連接至一定程度之速度。
JP 2006252334號專利摘要說明揭示一種資料轉移控制方法和資料轉移控制器，把分用記憶器上的緩衝器面積之固定大小，分配給管路。此外，固定尺寸之記憶器分配給各端口。
若固定尺寸之記憶器分配給各管路，而資料轉移主要在一方向，已如上述，則實質數量的分配記憶器使用無效率。此外，若固定尺寸之記憶器分配給各端口，因而至連接之各機件，則如果機件需要少量記憶器，即有許多記憶器會浪費。
本發明之目的，在於改進已知之解決方案。
按照本發明，主機機件內的可用緩衝記憶器，分成複數段節。若機件連接至端口，經越過控制管路進行若干控制轉移之後，機件和主機即開啟其他機件專用管路，各終端為機件內之端點。建立雙向式通訊連路，必須在主機內有進管和出管，以及在機件內之相對應端點。按照本發明，記憶器段節分配給進出管對。此記憶器指定為進管或出管，視通訊方向而定。
遵循本發明基本意念，引導至單向性傳輸，因為用於某一機件的記憶器，在某一時間只分配給進管或出管。經時在進管或出管間變換記憶器之際，達成雙向性傳輸。因此，資料傳輸方向可依序變換。故記憶器只分配給現時使用中的端點，而未用者不分配記憶器。擬議之解決方案優點是，幾乎不浪費記憶器，可以有效率使用全部可得之記憶器。一對進出管路不限於只指定一記憶器面積。對單一對進出管路指定複數記憶器段節，亦在本發明範圍內，並提供更快速傳輸。同型之複數管路屬於一端，意即有複數進管或複數出管時，複數記憶器段節可在不同型管路之間交換，或可在同型管路 之間交換，詳後。
一有益的方式是，使用一或複數旗誌指示，記憶器段節究是分配給進管或出管。此記憶器段節可以低複雜性交換，而旗誌亦可用來識別現時活性管路。如此得以快速重新分配某一記憶器段節，而保持系統彈性。
在一有益的方式中，二旗誌表示記憶器段節之結盟。經由此記憶器段節連接的機件，以第一旗誌識別。第二旗誌表示有多少管路，亦即機件內有多少端點存取於此記憶器段節。
本發明宜用於巨量轉移模態。此端點型式之特徵為連群資料，在許多情況下，以一方向傳送。往往不是進管就是出管，大部份不用。其他封包尺寸可以較大，需要大型緩衝器尺寸。按上述，以智慧記憶器分配系統有效使用可得記憶器，導致重大之效能改進。
按照本發明進行不同型管路間之交換，使記憶器分配給一端口之進管(若資料是經由此端口送至主機)，和使記憶器分配給一端口之出管(若主機把資料送至相對應機件)。以此種分配，記憶器使用最為有效。
按照本發明，若相當於一機件的主機內有複數進管和複數出管，則為此等管路指定之記憶器段節數，可超過某一型管路數。易言之，指定之記憶器段節數比可得之進管或出管多。意即不同數量的記憶器段節數，指定給一型之不同管路。例如，某一管路型可為進管。出管可視為另一管型。指定給某一管路之記憶器段節可在按照資料通訊量的時間中變換。
例如，以二進管和二出管，且主機在接收資料之情況而言，意即有二進管被作動。若三個記憶器段節指定給該二管，則有三個記憶器段節必須分配給二管。二記憶器段節指定給第一進管，而一記憶器段節指定給第二進管。若記憶器 需要二管改變，三個記憶器段節可重新指定，然後，一記憶器段節指定給第一進管，二記憶器段節指定給第二進管。對出管亦然。此適用於同方向的複數管路在一端口開啟，而指定於此端口的記憶器段節數，不管為控制通訊量所保存者，即超過一方向之管路數。例如，在聲訊資料和視訊資料通過不同管傳輸之電影在傳輸之際，普通情況下，視訊資料會超過聲訊資料。因此，指定給視訊管路的記憶器段節較指定給聲訊資料者為多。如果在電影內，有很簡單的視訊資料序列(例如黑色顯示幕)，同時有大量聲訊資料(例如低度壓縮之音樂)，則聲訊資料和視訊資料比，可暫時改變。指定給視訊管路的部份記憶器段節，可暫時重新指定給聲訊管路。
按照本發明一有益具體例，資料轉移可用之全部記憶器可分用。易言之，全部可用之緩衝記憶器分成段節，而所有段節是根據端點需要而指定。如此保證更有效率使用全部可得記憶器，係使用技藝上已知方法所無法達成。按照本發明可分用全部記憶器，即使全部可得記憶器已分配，新機件仍可連接至另一端口，因為記憶器分配系統有彈性，而記憶器可分配給新納入的機件，不會瓦解系統。假設複數記憶器段節至少指定給現有管路之一時亦然，因而記憶器無虞匱乏。
在一有益具體例中，指定給控制管路之記憶器段節不交換。控制管路所需記憶器通常有限，因為控制管路上的資料率低。控制管路上的傳輸為雙向性，而控制通訊量可用來達成重要特點，諸如清除其他端點所發生之兩難狀態。所以，指定固定記憶器給控制端點，不會浪費太多記憶器，進而與本發明為進內和出外通訊量使用共同記憶器之基本概念無異。再者，指定固定記憶器給控制管路，減少系統崩潰之虞。
本發明宜按照USB規約，為資料轉移而實施。惟本發明亦可有益於使用其他規約，通過管路或其他虛擬途徑支持依 序資料轉移。
茲使用附圖所示具體例詳述本發明。本發明範圍不限於所述實施例。
第1圖表示二機件裝置D1和D2，在具體例中連接於主機裝置H。說明可適用於連接複數或唯一機件之類似具體例。在所述具體例中，只有主機H用到合用記憶器之演算。機件D1、D2把分開的記憶器分配給各端點。同時，可在機件內類似實施記憶器合用。又對機件內一端點可指一以上之記憶器段節。
主機H和第一機件D1間之通訊，係經由一進管B_I1和一出管B_O1為之。又有一雙向式控制管路CTRL1存在。在具體例中，記憶器HMC1分別指定給機件內之一端點。同時，在本發明範圍內，可對控制管路應用分用之記憶器段節。
分用之記憶器HMB1指定給進管B_I1和出管B_O1。此分用記憶器可包含一記憶器段節或複數記憶器段節。記憶器就進內資料而言，指定給進管B_I1。以出外通訊量記憶器而言，指定給出管B_O1。此係由箭頭指示。一或以上旗誌或另一分辨手段，標示管路現時所屬之各記憶器段節。指定和重新指定記憶器段節給相對應管路，可例如按下述為之。
主機H和第二機件D2間之資料通訊，係經二進管B_I2、B_I3以及二出管B_O2、B_O3為之。又有雙向性控制管路CTRL2存在。在具體例中，記憶器分開指定給控制管路CTRL2。然而，在本發明範圍內，分用之記憶器段節可應用於控制管路。
分用記憶器HMB2、HMB3、HMB4指定給進管B_I2、B_I3和出管B_O2、B_O3。此分用記憶器可包含複數記憶器段節。記憶器段節數相當於進出管數，或記憶器段節數多於 進出管數。以進內管路言，記憶器段節指定給進管B_I2、B_I3。以出外通訊量記憶器言，指定給出管B_O2、B_O3。此係以箭頭指示。旗誌或另一分辨手段，標示屬於其端點之各記憶器段節。指定和重新指定記憶器段節給相對應管路，可例如按下述為之。
第2圖簡略表示本發明在主機內記憶器合用方法之細部。
S1 機件連接S2 指定記憶器給控制管路S3 設立通訊S4 巨量/ISO轉移？S10 依序模態S11 複數進出管S20 分別指定記憶器段節給各管路S30/S40 分配記憶器段節給成對管路S31/S70/S71 接收或傳輸？S50/S72/S76 指定記憶器給進管S51/S73/S77 接收資料S60/S74/S78 指定記憶器給出管S61/S75/S79 發送資料
若一機件連接S1於主機之任一USB端口，即為相對應端口建立控制管路，而記憶器指定S2給此控制管路。進行進一步設立S3，而通訊模態是按照機件要求識別S4。以時間依賴性機件N4而言，例如建立間斷轉移。記憶器分別指定S20給進管和出管，並建立技藝上已知之USB連接。以使用高資料率Y4轉移而言，例如建立巨量轉移，並無如此嚴格的潛在要求。也有某些等時線的轉移在此類別之範圍內。若決定依序作業，並按照本發明分用記憶器Y4，即建立S10依序模態。按照機件需要和按照主機資源，建立N11單一進管和/ 或單一出管，或若建立Y11複數進管和/或複數出管，即做決定S11。以單一進管和/或單一出管而言，記憶器分配給此對管路S30。此可為唯一記憶器段節或複數記憶器段節，以增進緩衝器容量。若按照規約建立S31接收模態R31或發送模態T31，即做決定。在第一種情況R31，記憶器指定S50給進管，接收S51資料。在後一情況T31，記憶器指定給出管S60，發送S61資料。可使用決定S31從接收模態R31改變成發送模態T31或反之。若傳輸模態結束F31，可為同樣機件S4選擇新傳輸模態，或使機件交替失能(圖上未示)。以複數管路情況Y11言，記憶器段節分配S40給成對管路。複數記憶器段節可以各種方式分配給複數管路，詳後。
就各對管路而言，如果有資料要接收R70、R71或要發送T70、T71，即做出決定。以資料接收而言，記憶器是按照上述分配S72、S76，並接收資料S73、S77。以資料傳輸而言，記憶器按照上述分配S74、S78，並發送資料S75、S79。記憶器在不同對的端點間重新分配，可以M70、M71為之。如果傳輸結束F71、F71，可為同樣機件選擇S4新傳輸模態，或使機件交替失能(圖上未示)。
第3圖簡示如何建立機件內之新端點，分用業已指定給機件之記憶器。
S100 可得業已指定之記憶器？S110 新管路存取業已可得之記憶器段節S120 指定新記憶器段節，並可利用新管路存取
通訊是以依序模態建立S10，記憶器按上述分配S30、S40。如果建立新管路和機件內之端點，即核對S100業已指定的記憶器是否可用。若記憶器可用Y100，此記憶器段節亦可用於新管路和記憶器段節之旗誌，有多少管路已存取於此段節之指示，即增加一S110。複數進管或出管可使用同樣記憶器段節，只要依序作業即可。若記憶器不可得，對此機件 指定新記憶器段節，指示段節所屬機件之旗誌即告設定，而指示多少管路已存取於此段節之旗誌即設定S120於一。
D1,D2‧‧‧機件裝置
H‧‧‧主機裝置
B_O1,B_O2,B_O3,B_I1,B_I2,B_I3‧‧‧進出管路
CTRL1,CTRL2‧‧‧控制管路
HMC1,HMC2,HMB1~HMB4‧‧‧記憶器
S1‧‧‧機件連接
S2‧‧‧指定記憶器給控制管路
S3‧‧‧設立通訊
S4‧‧‧巨量/ISO轉移？
S10‧‧‧依序模態
S11‧‧‧複數進出管
S20‧‧‧分別指定記憶器段節給各管路
S30/S40‧‧‧分配記憶器段節給成對管路
S31/S70/S71‧‧‧接收或傳輸？
S50/S72/S76‧‧‧指定記憶器給進管
S51/S73/S77‧‧‧接收資料
S60/S74/S78‧‧‧指定記憶器給出管
S61/S75/S79‧‧‧發送資料
N4‧‧‧時間依賴性機件
Y4‧‧‧分用記憶器
N11‧‧‧單一進出管
Y11‧‧‧複數進出管
R31‧‧‧接收模態
T31‧‧‧發送模態
F31‧‧‧傳輸模態結束
R70,R71‧‧‧接收資料
T70,T71‧‧‧發送資料
M70,M71‧‧‧記憶器在不同對的端點間重新分配
F71,F71‧‧‧傳輸結束
S100‧‧‧可得業已指定之記憶器？
S110‧‧‧新管路存取業已可得之記憶器段節
S120‧‧‧指定新記憶器段節，並可利用新管路存取
Y100‧‧‧若記憶器可用
N100‧‧‧若記憶器不可得
第1圖表示為連接複數機件的主機內的資料管路分用所分配記憶器；第2圖表示所分配記憶器和初始記憶器之分用方法；第3圖表示可用記憶器指定於新建立之管路。

Claims (9)

  1. 一種主機(H)和機件(D1,D2)間經過管路(CTRL1,CTRL2,B_I1,B_I2,B_I3,B_O1,B_O2,B_O3)之資料轉移方法，其中主機(H)內可用記憶器分成複數記憶器段節(HMC1,HMC2,HMB1,HMB2,HMB3,HMB4)，其特徵為：以相對應該機件(D1)的主機(H)內一進管(B_I1)和一出管(B_O1)之情況時，進管(B_I1)和出管(B_O1)構成一管組，對管組指定至少一記憶器段節(HMB1)，若資料進主機(H)，該至少一記憶器段節(HMB1)指定給進管(B_I1)，若資料從主機(H)出，則指定給出管(B_O1)，其中該至少一記憶器段節(HMB1)一次只用於進管(B_I1)和出管(B_O1)之一；以相對應該機件(D2)的主機(H)內第一數量進管(B_I1,B_I2)和第一數量出管(B_O1,B_O2)之情況時，第一數量進管(B_I1,B_I2)各與相對應第一數量出管(B_O1,B_O2)之一，構成一管組(B_I1,B_O1,B_I2,B_O2)，由此構成第一數量管組(B_I1,B_O1,B_I2,B_O2)，對第一數量管組(B_I1,B_O1,B_I2,B_O2)指定第二數量記憶器段節(HMB2,HMB3,HMB4)，其中第二數量等於或多於第一數量，第二數量記憶器段節(HMB2,HMB3,HMB4)在第一數量管組當中重新分配，其中若資料進主機(H)，第二數量記憶器段節(HMB2,HMB3,HMB4)各指定給第一數量進管(B_I1,B_I2)之一，若資料從主機(H)出，則第二數量記憶器段節(HMB2,HMB3,HMB4)各指定給第一數量出管(B_O1,B_O2)之一者。
  2. 如申請專利範圍第1項之方法，其對各記憶器段節(HMC1,HMC2,HMB1,HMB2,HMB3,HMB4)增加一或以上之旗誌，指示記憶器段節(HMC1,HMC2,HMB1,HMB2,HMB3,HMB4)現時所指定之管路(CTRL1,CTRL2,B_I1, B_I2,B_I3,B_O1,B_O2,B_O3)者。
  3. 如申請專利範圍第2項之方法，其中使用分別旗誌，說明記憶器段節(HMC1,HMC2,HMB1,HMB2,HMB3,HMB4)所指定之機件(D1,D2)，另一旗誌用來說明有多少管路(CTRL1,CTRL2,B_I1,B_I2,B_I3,B_O1,B_O2,B_O3)存取於該記憶器段節者。
  4. 如申請專利範圍第1至3項任一項方法，其中使用巨量轉移模態者。
  5. 如申請專利範圍第1至3項任一項方法，其中以複數進管(B_I2,B_I3)或複數出管(B_O2,B_O3)之情況，主機(H)內之記憶器(HMB2,HMB3,HMB4)係分配給專用進管(B_I2,B_I3)或專用出管(B_O2,B_O3)，視某一管路(B_I2,B_I3,B_O2,B_O3)內之通訊量而定者。
  6. 如申請專利範圍第1至3項任一項方法，其中整體記憶器分節，而全部記憶器段節均被指定者。
  7. 如申請專利範圍第1至3項任一項方法，其中使用一或以上之記憶器段節，做為緩衝器(HMC1,HMC2)，單獨控制轉移(CTRL1,CTRL2)者。
  8. 如申請專利範圍第1至3項任一項方法，其中資料傳輸係USB傳輸者。
  9. 一種裝置，具有資料轉移機構(H)，透過管路(CTRL1,CTRL2,B_I1,B_I2,B_I3,B_O1,B_O2,B_O3)，建立與另一機件(D1,D2)通訊，其中可用之記憶器分成複數記憶器段節(HMC1,HMC2,HMB1,HMB2,HMB3,HMB4)，其特徵為，又具有管路通訊量決定機構和交換機構，係指定至少一記憶器段節(HMC1,HMC2,HMB1,HMB2,HMB3,HMB4)，以相對應該機件(D1)的主機(H)內一進管(B_I1)和一出管(B_O1)情況時，進管(B_I1)和出管(B_O1)構成一管組，對管組指定一記憶器段節(HMB1)，若管路通訊 量決定機構決定資料從資料轉移機構(H)進時，該交換機構對進管(B_I1)指定至少一記憶器段節(HMB1)，若管路通訊量決定機構決定資料從資料轉移機構(H)出時，則該交換機構對出管(B_O1)指定至少一記憶器段節(HMB1)，其中該至少一記憶器段節(HMB1)一次只指定進管(B_I1)和出管(B_O1)之一；若相對應該機件(D2)的主機(H)內第一數量進管(B_I1,B_I2)和第一數量出管(B_O1,B_O2)時，第一數量進管(B_I1,B_I2)各與相對應第一數量出管(B_O1,B_O2)之一，構成一管組(B_I1,B_O1,B_I2,B_O2)，由此構成第一數量管組(B_I1,B_O1,B_I2,B_O2)，對第一數量管組(B_I1,B_O1,B_I2,B_O2)指定第二數量記憶器段節(HMB2,HMB3,HMB4)，其中第二數量等於或大於第一數量，該交換機構把第二數量記憶器段節(HMB2,HMB3,HMB4)在第一數量管組當中重新分配，其中若管路通訊量決定機構決定資料從資料轉移機構(H)進，該交換機構把第二數量記憶器段節(HMB2,HMB3,HMB4)各指定給第一數量進管(B_I1,B_I2)之一，若管路通訊量決定機構決定資料從資料轉移機構(H)出，則該交換機構把第二數量記憶器段節(HMB2,HMB3,HMB4)各指定給第一數量出管(B_O1,B_O2)之一者。
TW097119978A 2007-06-29 2008-05-30 主機和機件間經過管路之資料轉移方法及裝置 TWI446182B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP07301188A EP2015194A1 (en) 2007-06-29 2007-06-29 Method for data transfer between host and device

Publications (2)

Publication Number Publication Date
TW200900947A TW200900947A (en) 2009-01-01
TWI446182B true TWI446182B (zh) 2014-07-21

Family

ID=38739509

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097119978A TWI446182B (zh) 2007-06-29 2008-05-30 主機和機件間經過管路之資料轉移方法及裝置

Country Status (5)

Country Link
US (1) US8219726B2 (zh)
EP (2) EP2015194A1 (zh)
JP (1) JP5367310B2 (zh)
CN (1) CN101334763B (zh)
TW (1) TWI446182B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI744111B (zh) * 2020-11-10 2021-10-21 瑞昱半導體股份有限公司 查找表建立暨記憶體位址查詢方法、主機記憶體位址查找表建立方法與主機記憶體位址查詢方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI497414B (zh) * 2009-06-23 2015-08-21 Phison Electronics Corp 檔案執行方法及系統

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3415567B2 (ja) * 2000-06-21 2003-06-09 エヌイーシーマイクロシステム株式会社 Ｕｓｂ転送制御方法およびｕｓｂコントローラ
JP2002312296A (ja) * 2001-04-10 2002-10-25 Nec Microsystems Ltd 周辺装置のｕｓｂインタフェース装置、その制御方法およびプログラム並びにｕｓｂインタフェースシステム
US7069373B2 (en) * 2002-11-07 2006-06-27 Nec Electronics America, Inc. USB endpoint controller flexible memory management
US7222201B2 (en) * 2003-01-06 2007-05-22 Plx Technology, Inc. Virtual endpoint for USB devices
JP3649226B2 (ja) * 2003-05-20 2005-05-18 セイコーエプソン株式会社 データ転送制御装置、電子機器及びデータ転送制御方法
EP1698976A1 (en) * 2005-03-03 2006-09-06 Siemens Aktiengesellschaft Priority-sensitive reallocation of buffer space
JP2006252334A (ja) 2005-03-11 2006-09-21 Seiko Epson Corp データ転送制御方法、データ転送制御装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI744111B (zh) * 2020-11-10 2021-10-21 瑞昱半導體股份有限公司 查找表建立暨記憶體位址查詢方法、主機記憶體位址查找表建立方法與主機記憶體位址查詢方法

Also Published As

Publication number Publication date
US20090043923A1 (en) 2009-02-12
EP2017740A2 (en) 2009-01-21
JP2009015837A (ja) 2009-01-22
CN101334763A (zh) 2008-12-31
EP2017740B1 (en) 2020-04-08
US8219726B2 (en) 2012-07-10
CN101334763B (zh) 2013-04-17
TW200900947A (en) 2009-01-01
JP5367310B2 (ja) 2013-12-11
EP2015194A1 (en) 2009-01-14
EP2017740A3 (en) 2015-06-17

Similar Documents

Publication Publication Date Title
US6877048B2 (en) Dynamic memory allocation between inbound and outbound buffers in a protocol handler
US7343434B2 (en) Buffer management within SLS (simple load store) apertures for inter-endpoint communication in advanced switching fabric
US7594052B2 (en) Integrated circuit and method of communication service mapping
CN102263698B (zh) 虚拟通道的建立方法、数据传输的方法及线卡
CN100504750C (zh) 闪存控制器
US8650349B2 (en) Memory mapped input/output bus address range translation for virtual bridges
US8683107B2 (en) Memory mapped input/output bus address range translation
CN112052100B (zh) 基于共享内存的虚拟机通信方法及设备
TWI446182B (zh) 主機和機件間經過管路之資料轉移方法及裝置
KR20010080097A (ko) 프로그램 위치에 프로세싱 요소를 디스패칭하기 위한 방법및 장치
CN103117962A (zh) 一种星载共享存储交换装置
CN112202600B (zh) 一种多节点单主机与多主机通信自动切换装置及方法
CN102299857B (zh) 一种组播报文处理方法、线卡及通信设备
KR20010091900A (ko) 비동기 및 동기 프로토콜을 갖는 멀티-포트로된 메모리
CN104049915B (zh) 一种存储系统及通信方法
JP5960220B2 (ja) Ｉ／ｏリンクのレーン分割多重化
CN113806245B (zh) 一种根据出口类型自动分配缓存地址的装置
CN114238156A (zh) 处理系统以及操作处理系统的方法
CN107896199B (zh) 传输报文的方法和装置
KR100472796B1 (ko) Atm라인카드및접속메모리데이타를전송하는방법
CN221768064U (zh) 一种基于FPGA实现PCIE与RapidIO协议互联的系统
CN117648280A (zh) 多端口交换设备共享缓存方法和装置
CN117370223A (zh) 一种用于计算机通信接口的缓存分配方法及相关装置
CN103678205A (zh) 基于dma的实时流数据传送系统及方法
KR20020001262A (ko) Ｕｓｂ 디바이스 내 엔드포인트들의 메모리 관리 방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees