TWI443513B

TWI443513B - 記憶體儲存裝置、記憶體控制器與資料寫入方法

Info

Publication number: TWI443513B
Application number: TW100127947A
Authority: TW
Inventors: Wei-Chen Teo
Original assignee: Phison Electronics Corp
Priority date: 2011-08-05
Filing date: 2011-08-05
Publication date: 2014-07-01
Also published as: US20130036258A1; TW201308080A; US9081662B2

Description

記憶體儲存裝置、記憶體控制器與資料寫入方法

本發明是有關於一種記憶體儲存裝置的錯誤處理方法，且特別是有關於一種處理寫入失敗的方法與實行該方法的記憶體儲存裝置與記憶體控制器。

快閃記憶體(Flash Memory)具有資料非揮發性、省電、體積小與無機械結構等特性，故被廣泛地應用於各種電子裝置。市面上如記憶卡、隨身碟或固態硬碟等儲存裝置也是以快閃記憶體作為其中的儲存媒體。

圖1是繪示傳統快閃記憶體儲存裝置的概要方塊圖。如圖1所示，主機系統110係透過連接器121與快閃記憶體儲存裝置120耦接，從而讀取儲存在快閃記憶體儲存裝置120中的資料，或將資料寫入至快閃記憶體儲存裝置120。一般來說，當主機系統110要將資料寫入快閃記憶體儲存裝置120時，所欲寫入的資料會先被寫入記憶體控制器123的緩衝記憶體1231。接著，記憶體控制器123將緩衝記憶體1231中的資料傳送至快閃記憶體晶片125的緩衝區1251，並命令快閃記憶體晶片125將緩衝區1251中的資料寫入至記憶胞1253。在快閃記憶體晶片125將表示資料已被正確寫入記憶胞1253的訊息回覆給記憶體控制器123之後，記憶體控制器123才會通知主機系統110資料寫入動作已經完成。其中，當快閃記憶體晶片125表示資料已寫入有誤時，記憶體控制器123會將錯誤訊息告知主機系統110，並請求主機系統110再傳送此筆資料至記憶體控制器123。而在主機系統110接到記憶體控制器123的通知之前，並不能對快閃記憶體儲存裝置120下達其他指令。故主機系統110將花費時間在等待資料正確寫入至記憶胞1253，這將降低主機系統110與快閃記憶體儲存裝置120間之資料處理速度。因此如何在節省成本之考量下，提高資料處理速度便是此領域技術人員所致力的目標。

有鑑於此，本發明提供一種資料寫入方法、記憶體控制器以及記憶體儲存裝置，能有效地處理將資料寫入記憶體儲存裝置時所發生的錯誤。

本發明提出一種資料寫入方法，用於記憶體儲存裝置，此記憶體儲存裝置包括緩衝記憶體與可複寫式非揮發性記憶體晶片，此可複寫式非揮發性記憶體晶片包括緩存單元與多個實體區塊。此方法包括將接收自主機系統的第一資料暫存至緩衝記憶體，利用第一資料傳輸指令將緩衝記憶體中的第一資料傳送至緩存單元後，產生寫入完成訊息用以提供給主機系統。以及將緩存單元中的第一資料寫入至上述實體區塊中的第一實體區塊，並且判斷緩存單元中的第一資料寫入至第一實體區塊是否失敗。若發生資料寫入失敗，則利用第二資料傳輸指令將保留在緩存單元的第一資料寫入至上述實體區塊中的第二實體區塊。其中，第一資料傳輸指令不同於第二資料傳輸指令，且第二資料傳輸指令不清除緩存單元中的第一資料。

在本發明之一範例實施例中，其中資料寫入失敗是指一實體頁面的寫入失敗。

在本發明之一範例實施例中，其中在將保留在緩存單元的第一資料寫入至第二實體區塊的步驟之後，此資料寫入方法更包括將第一實體區塊中的至少一有效資料以及被寫入至第二實體區塊的第一資料寫入至上述實體區塊中的第三實體區塊。其中，上述有效資料是在第一資料被寫入至第一實體區塊之前便已被寫入至第一實體區塊的資料。

在本發明之一範例實施例中，其中第一資料傳輸指令係先清除原儲存於緩存單元中的資料，再將第一資料傳送至緩存單元。

在本發明之一範例實施例中，其中在將緩衝記憶體中的第一資料傳送至緩存單元後，此資料寫入方法更包括清除緩衝記憶體。

在本發明之一範例實施例中，其中在將緩衝記憶體中的第一資料傳送至緩存單元後，可複寫式非揮發性記憶體晶片即處於忙碌(busy)狀態，而在回覆主機系統寫入完成訊息的步驟之後，此資料寫入方法更包括將接收自主機系統的第二資料暫存至緩衝記憶體，以及等待可複寫式非揮發性記憶體晶片離開忙碌狀態時，再利用第一資料傳輸指令將緩衝記憶體中的第二資料傳送至緩存單元。

從另一觀點來看，本發明提出一種記憶體控制器，用於管理記憶體儲存裝置中的可複寫式非揮發性記憶體晶片，此記憶體控制器包括主機系統介面、記憶體介面、緩衝記憶體，以及記憶體管理電路。其中，主機系統介面用以耦接主機系統。記憶體介面用以耦接可複寫式非揮發性記憶體晶片，此可複寫式非揮發性記憶體晶片包括緩存單元與多個實體區塊。記憶體管理電路耦接至主機系統介面、記憶體介面與緩衝記憶體，記憶體管理電路用以將接收自主機系統的第一資料暫存至緩衝記憶體，利用第一資料傳輸指令將緩衝記憶體中的第一資料傳送至緩存單元後，並命令可複寫式非揮發性記憶體晶片將緩存單元中的第一資料寫入至上述實體區塊中的第一實體區塊。其中，記憶體管理電路在第一資料傳送至緩存單元後，產生寫入完成訊息用以提供給主機系統。而可複寫式非揮發性記憶體晶片在將緩存單元中的第一資料寫入至第一實體區塊的期間，偵測是否發生資料寫入失敗。若發生資料寫入失敗，則記憶體管理電路利用第二資料傳輸指令命令可複寫式非揮發性記憶體晶片將保留在緩存單元的第一資料寫入至上述實體區塊中的第二實體區塊。其中，第一資料傳輸指令不同於第二資料傳輸指令，且第二資料傳輸指令不清除緩存單元中的第一資料。

在本發明之一範例實施例中，其中記憶體管理電路命令可複寫式非揮發性記憶體晶片將第一實體區塊中的至少一有效資料以及被寫入至第二實體區塊的第一資料寫入至上述實體區塊中的第三實體區塊。其中上述有效資料是在第一資料被寫入至第一實體區塊之前便已被寫入至第一實體區塊的資料。

在本發明之一範例實施例中，其中記憶體管理電路利用第一資料傳輸指令先清除原儲存於緩存單元中的資料，再將第一資料傳送至緩存單元。

在本發明之一範例實施例中，其中記憶體管理電路在將緩衝記憶體中的第一資料傳送至緩存單元後，清除緩衝記憶體。

在本發明之一範例實施例中，其中在記憶體管理電路將緩衝記憶體中的第一資料傳送至緩存單元後，可複寫式非揮發性記憶體晶片即處於忙碌狀態，而記憶體管理電路將接收自主機系統的第二資料暫存至緩衝記憶體，並等待可複寫式非揮發性記憶體晶片離開忙碌狀態時，再利用第一資料傳輸指令將緩衝記憶體中的第二資料傳送至緩存單元。

從又一觀點來看，本發明提出一種記憶體儲存裝置，包括可複寫式非揮發性記憶體晶片、連接器，以及記憶體控制器。其中，可複寫式非揮發性記憶體晶片包括緩存單元與多個實體區塊。連接器用以耦接主機系統。記憶體控制器耦接至可複寫式非揮發性記憶體晶片與連接器，記憶體控制器包括緩衝記憶體。其中，記憶體控制器用以將接收自主機系統的第一資料暫存至緩衝記憶體，並利用第一資料傳輸指令將緩衝記憶體中的第一資料傳送至緩存單元，以及命令可複寫式非揮發性記憶體晶片將緩存單元中的第一資料寫入至上述實體區塊中的第一實體區塊。其中，記憶體控制器在第一資料傳送至緩存單元後，便產生寫入完成訊息用以提供給主機系統。而可複寫式非揮發性記憶體晶片在將緩存單元中的第一資料寫入至第一實體區塊的期間，偵測是否發生資料寫入失敗。若發生資料寫入失敗，則記憶體控制器命令可複寫式非揮發性記憶體晶片將保留在緩存單元的第一資料寫入至上述實體區塊中的第二實體區塊。其中，第一資料傳輸指令不同於第二資料傳輸指令，且第二資料傳輸指令不清除緩存單元中的第一資料。

在本發明之一範例實施例中，其中記憶體控制器命令可複寫式非揮發性記憶體晶片將第一實體區塊中的至少一有效資料以及被寫入至第二實體區塊的第一資料寫入至上述實體區塊中的第三實體區塊。其中，上述有效資料是在第一資料被寫入至第一實體區塊之前便已被寫入至第一實體區塊的資料。

在本發明之一範例實施例中，其中記憶體控制器利用第一資料傳輸指令先清除原儲存於緩存單元中的資料，再將第一資料傳送至緩存單元。

在本發明之一範例實施例中，其中記憶體控制器在將緩衝記憶體中的第一資料傳送至緩存單元後，清除緩衝記憶體

在本發明之一範例實施例中，其中在記憶體控制器將緩衝記憶體中的第一資料傳送至緩存單元後，可複寫式非揮發性記憶體晶片即處於忙碌狀態，而記憶體控制器將接收自主機系統的第二資料暫存至緩衝記憶體，並等待可複寫式非揮發性記憶體晶片離開忙碌狀態時，再利用第一資料傳輸指令將緩衝記憶體中的第二資料傳送至緩存單元。

基於上述，本發明能利用兩種不同的資料傳輸指令將資料寫入可複寫式非揮發性記憶體晶片的實體區塊。在發生資料寫入失敗的情況下，利用不清除可複寫式非揮發性記憶體晶片之緩存單元的資料傳輸指令來快速地將保留在緩存單元中的資料寫入至另一實體區塊。此外，本發明讓主機系統能在一寫入指令實際完成之前，便預先下達另一寫入指令，從而提升記憶體儲存裝置的資料寫入速度。

為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

一般而言，記憶體儲存裝置(亦稱，記憶體儲存系統)包括記憶體晶片與控制器(亦稱，控制電路)。通常記憶體儲存裝置會與主機系統一起使用，以使主機系統可將資料寫入至記憶體儲存裝置或從記憶體儲存裝置中讀取資料。另外，亦有記憶體儲存裝置是包括嵌入式記憶體與可執行於主機系統上以實質地作為此嵌入式記憶體之控制器的軟體。

圖2A是根據本發明一範例實施例所繪示之使用記憶體儲存裝置之主機系統的示意圖。

主機系統2000包括電腦2100與輸入/輸出(Input/Output，I/O)裝置2106。電腦2100包括微處理器2102、隨機存取記憶體(Random Access Memory，RAM)2104、系統匯流排2108以及資料傳輸介面2110。輸入/輸出裝置2106包括如圖2B所示的滑鼠2202、鍵盤2204、顯示器2206與印表機2208。必須瞭解的是，圖2B所示的裝置非限制輸入/輸出裝置2106，輸入/輸出裝置2106可更包括其他裝置。

在本發明範例實施例中，記憶體儲存裝置200是透過資料傳輸介面2110與主機系統2000的其他元件耦接。藉由微處理器2102、隨機存取記憶體2104以及輸入/輸出裝置2106的運作，主機系統2000可將資料寫入至記憶體儲存裝置200，或從記憶體儲存裝置200中讀取資料。例如，記憶體儲存裝置200可以是如圖2B所示的記憶卡2214、隨身碟2212、或固態硬碟(Solid State Drive，SSD)2216。

一般而言，主機系統2000為可儲存資料的任意系統。雖然在本範例實施例中主機系統2000是以電腦系統來作說明，然而，在本發明另一範例實施例中，主機系統2000亦可以是手機、數位相機、攝影機、通訊裝置、音訊播放器或視訊播放器等系統。例如，在主機系統為數位相機2310時，記憶體儲存裝置則為其所使用的安全數位(Secure Digital，SD)卡2312、多媒體記憶(Multimedia Card，MMC)卡2314、記憶棒(Memory Stick)2316、小型快閃(Compact Flash，CF)卡2318或嵌入式儲存裝置2320(如圖2C所示)。嵌入式儲存裝置2320包括嵌入式多媒體卡(Embedded MMC，eMMC)。值得一提的是，嵌入式多媒體卡是直接耦接於主機系統的基板上。

圖3是繪示圖2A所示之記憶體儲存裝置200的方塊圖。請參照圖3，記憶體儲存裝置200包括連接器202、記憶體控制器204與可複寫式非揮發性記憶體晶片206。

連接器202耦接至記憶體控制器204，並且用以耦接主機系統2000。在本範例實施例中，連接器202所支援的傳輸介面種類為序列先進附件(Serial Advanced Technology Attachment，SATA)介面。然而在其他範例實施例中，連接器202的傳輸介面種類也可以是通用序列匯流排(Universal Serial Bus，USB)介面、多媒體儲存卡(Multimedia Card，MMC)介面、平行先進附件(Parallel Advanced Technology Attachment，PATA)介面、電氣和電子工程師協會(Institute of Electrical and Electronic Engineers，IEEB)1394介面、高速周邊零件連接介面(Peripheral Component Interconnect Express，PCI Express)介面、安全數位(Secure Digital，SD)介面、記憶棒(Memory Stick，MS)介面、小型快閃(Compact Flash，CF)介面，或整合驅動電子(Integrated Drive Electronics，IDE)介面等任何適用的介面，在此並不加以限制。

記憶體控制器204會執行以硬體型式或韌體型式實作的多個邏輯閘或控制指令，並根據主機系統2000的主機指令在可複寫式非揮發性記憶體晶片206中進行資料的寫入、讀取與抹除等運作。其中，記憶體控制器204更特別用以根據本範例實施例之資料寫入方法而能處理在寫入資料時發生錯誤的情況。本範例實施例之資料寫入方法將於後配合圖示再作說明。

可複寫式非揮發性記憶體晶片206耦接至記憶體控制器204。舉例來說，可複寫式非揮發性記憶體晶片206為多階記憶胞(Multi Level Cell，MLC)NAND快閃記憶體晶片，但本發明不限於此，可複寫式非揮發性記憶體晶片206也可以是單階記憶胞(Single Level Cell，SLC)NAND快閃記憶體晶片、其他快閃記憶體晶片或任何具有相同特性的記憶體晶片。

圖4是根據本發明一範例實施例所繪示的記憶體控制器的概要方塊圖。請參照圖4，記憶體控制器204包括主機系統介面2041、記憶體管理電路2043、記憶體介面2045，以及緩衝記憶體2047。

主機系統介面2041耦接至記憶體管理電路2043，並透過連接器202以耦接主機系統2000。主機系統介面2041係用以接收與識別主機系統2000所傳送的指令與資料。據此，主機系統2000所傳送的指令與資料會透過主機系統介面2041而傳送至記憶體管理電路2043。在本範例實施例中，主機系統介面2041對應連接器202而為SATA介面，而在其他範例實施例中，主機系統介面2041也可以是USB介面、MMC介面、PATA介面、IEEE 1394介面、PCI Express介面、SD介面、MS介面、CF介面、IDE介面或符合其他介面標準的介面。

記憶體管理電路2043係用以控制記憶體控制器204的整體運作。具體來說，記憶體管理電路2043具有多個控制指令，在記憶體儲存裝置200運作時，上述控制指令會被執行以實現本範例實施例之資料寫入方法。

在一範例實施例中，記憶體管理電路2043的控制指令是以韌體型式來實作。例如，記憶體管理電路2043具有微處理器單元(未繪示)與唯讀記憶體(未繪示)，且上述控制指令是被燒錄在唯讀記憶體中。當記憶體儲存裝置200運作時，上述控制指令會由微處理器單元來執行以完成本範例實施例之資料寫入方法。

在本發明另一範例實施例中，記憶體管理電路2043的控制指令亦可以程式碼型式儲存於可複寫式非揮發性記憶體晶片206的特定區域(例如，可複寫式非揮發性記憶體晶片206中專用於存放系統資料的系統區)中。此外，記憶體管理電路2043具有微處理器單元(未繪示)、唯讀記憶體(未繪示)及隨機存取記憶體(未繪示)。其中，唯讀記憶體具有驅動碼段，並且當記憶體控制器204被致能時，微處理器單元會先執行此驅動碼段來將儲存於可複寫式非揮發性記憶體晶片206中之控制指令載入至記憶體管理電路2043的隨機存取記憶體中。之後，微處理器單元會運轉上述控制指令以執行本範例實施例之資料寫入方法。此外，在本發明另一範例實施例中，記憶體管理電路2043的控制指令亦可以一硬體型式來實作。

記憶體介面2045耦接至記憶體管理電路2043，以使記憶體控制器204與可複寫式非揮發性記憶體晶片206相耦接。據此，記憶體控制器204可對可複寫式非揮發性記憶體晶片206進行相關運作。也就是說，欲寫入至可複寫式非揮發性記憶體晶片206的資料會經由記憶體介面2045轉換為可複寫式非揮發性記憶體晶片206所能接受的格式。

記憶體控制器204還包括緩衝記憶體2047。緩衝記憶體2047可以是靜態隨機存取記憶體(Static Random Access Memory，SRAM)、或動態隨機存取記憶體(Dynamic Random Access Memory，DRAM)等，本發明並不加以限制。緩衝記憶體2047耦接至記憶體管理電路2043，用以暫存來自於主機系統2000的資料，或暫存來自於可複寫式非揮發性記憶體晶片206的資料。

在本發明之另一範例實施例中，錯誤檢查與校正電路3002耦接至記憶體管理電路2043，用以執行錯誤檢查與校正程序以確保資料的正確性。具體而言，當記憶體管理電路2043接收到來自主機系統2000的寫入指令時，錯誤檢查與校正電路3002會為對應此寫入指令的資料產生對應的錯誤檢查與校正碼(Error Checking and Correcting Code，ECC Code)，且記憶體管理電路2043會將對應此寫入指令的資料與對應的錯誤檢查與校正碼寫入至可複寫式非揮發性記憶體晶片206。之後當記憶體管理電路2043從可複寫式非揮發性記憶體晶片206中讀取資料時，會同時讀取此資料對應的錯誤檢查與校正碼，且錯誤檢查與校正電路3002會依據此錯誤檢查與校正碼對所讀取的資料執行錯誤檢查與校正程序。

在本發明又一範例實施例中，記憶體控制器204還包括電源管理電路3004。電源管理電路3004耦接至記憶體管理電路2043，用以控制記憶體儲存裝置200的電源。

圖5是根據本發明一範例實施例所繪示的可複寫式非揮發性記憶體晶片的概要方塊圖。如圖5所示，可複寫式非揮發性記憶體晶片206包括多個實體區塊510(0)~510(N)與一緩存單元520。其中，N為正整數且每一實體區塊包括多個實體頁面。在本範例實施例中，緩存單元520的大小例如是與一個實體頁面的大小相等。由於可複寫式非揮發性記憶體晶片206的寫入是以實體頁面為單位，而抹除是以實體區塊為單位，因此可複寫式非揮發性記憶體晶片206所包括的實體區塊510(0)~510(N)會以輪替方式來儲存資料。詳言之，記憶體控制器204中的記憶體管理電路2043會將可複寫式非揮發性記憶體晶片206中的實體區塊510(0)~510(N)邏輯地分組為資料區、閒置區、系統區與取代區。

邏輯上屬於資料區與閒置區的實體區塊是用以儲存來自於主機系統2000的資料。具體來說，屬於資料區的實體區塊是被視為已儲存資料的實體區塊，而屬於閒置區的實體區塊是用以替換資料區的實體區塊。換句話說，閒置區的實體區塊為空或可使用的實體區塊(無記錄資料或標記為已沒用的無效資料)。當從主機系統2000接收到寫入指令與欲寫入之資料時，記憶體管理電路2043會從閒置區中提取實體區塊，並且將資料寫入至所提取的實體區塊中，以替換資料區的實體區塊。

邏輯上屬於系統區的實體區塊是用以記錄系統資料。舉例來說，系統資料包括關於可複寫式非揮發性記憶體晶片206的製造商與型號等資訊。

邏輯上屬於取代區的實體區塊是用以在資料區、閒置區或系統區中的實體區塊損毀時，取代損壞的實體區塊。具體而言，倘若取代區中仍存有正常之實體區塊且資料區的實體區塊損壞時，記憶體管理電路2043會從取代區中提取正常的實體區塊來更換資料區中損壞的實體區塊。

為了讓主機系統2000能對可複寫式非揮發性記憶體晶片206進行存取，記憶體管理電路2043會配置數個邏輯區塊以映射資料區中的實體區塊。其中每一邏輯區塊包括多個邏輯頁面，而邏輯區塊中的邏輯頁面會依序映射資料區之實體區塊中的實體頁面。

詳言之，記憶體管理電路2043將所配置的該些邏輯區塊提供給主機系統2000，並維護邏輯區塊-實體區塊映射表(logical block-physical block mapping table)以記錄邏輯區塊與屬於資料區之實體區塊的映射關係。因此，當主機系統2000欲存取一邏輯存取位址時，記憶體管理電路2043會將此邏輯存取位址轉換為對應的邏輯區塊的邏輯頁面，再透過邏輯區塊-實體區塊映射表找到其所映射的實體頁面來進行存取。

緩存單元520則是用以暫存在記憶體控制器204與可複寫式非揮發性記憶體晶片206之實體區塊之間傳輸的資料。在本範例實施例中，當主機系統2000下達寫入指令而欲將一資料寫入記憶體儲存裝置200，此寫入資料首先會被暫存至記憶體控制器204中的緩衝記憶體2047。爾後，記憶體管理電路2043會將緩衝記憶體2047中的寫入資料傳送至緩存單元520，並命令可複寫式非揮發性記憶體晶片206將緩存單元520中的寫入資料寫入(program)至實體區塊510(0)~510(N)中的某一實體區塊。

具體來說，記憶體管理電路2043會對可複寫式非揮發性記憶體晶片206下達如圖6所示之第一資料傳輸指令600。請參閱圖6，第一資料傳輸指令600是由指令C1、實體位址ADD、資料DATA，以及指令C2所組成。其中，為了將寫入資料傳送至緩存單元520，記憶體管理電路2043會先透過指令C1清空緩存單元520(亦即，原本儲存在緩存單元520中的資料都會被清除)。而實體位址ADD則是寫入資料要被寫入的起始實體位址，記憶體管理電路2043可根據來自主機系統2000之寫入指令所對應的邏輯存取位址以及邏輯區塊-實體區塊映射表來轉換出起始實體位址。資料DATA則是寫入資料的內容。而指令C2則是用以命令可複寫式非揮發性記憶體晶片206根據實體位址ADD將已被傳送至緩存單元520的寫入資料寫入到實體區塊510(0)~510(N)中的某一實體區塊。

可複寫式非揮發性記憶體晶片206在接收到指令C2後，便會開始進行將緩存單元520中的寫入資料寫入至實體區塊的動作。倘若在此過程中沒有發生資料寫入失敗(亦即，寫入資料被正確地寫入至某一實體區塊)，可複寫式非揮發性記憶體晶片206會產生處理無誤的訊息資訊，以讓記憶體管理電路2043得知寫入成功。詳言之，在本範例實施例中，在寫入資料已被正確寫入實體區塊後，可複寫式非揮發性記憶體晶片206可修改狀態暫存器(status register)的內容或改變等待/忙碌腳位(ready/busy pin)的狀態來表示寫入成功。爾後，記憶體管理電路2043要確認寫入狀態時，會下達指令去讀取狀態暫存器或等待/忙碌腳位，而根據此時狀態暫存器的內容或等待/忙碌腳位的狀態來判斷寫入成功，至此完成主機系統2000所下達寫入指令。

然而，倘若可複寫式非揮發性記憶體晶片206在將緩存單元520中的寫入資料寫入至實體區塊的過程中偵測到有發生資料寫入失敗，可複寫式非揮發性記憶體晶片206會產生錯誤訊息以讓記憶體管理電路2043於確認寫入狀態時得知。隨後，記憶體管理電路2043會命令可複寫式非揮發性記憶體晶片206將仍保留在緩存單元520中的寫入資料寫入至實體區塊510(0)~510(N)中的另一個實體區塊。舉例來說，記憶體管理電路2043會對可複寫式非揮發性記憶體晶片206下達如圖7所示之第二資料傳輸指令700。如圖7所示，第二資料傳輸指令700是由指令C3、實體位址ADD’，以及指令C2所組成。其中，指令C3表示不清除緩存單元520，因此先前就已被傳送到緩存單元520的寫入資料將會繼續保留在緩存單元520中。也就是說，記憶體管理電路2043不需要再次傳送寫入資料。而實體位址ADD’表示這次要將寫入資料寫入的起始實體位址。指令C2則是命令可複寫式非揮發性記憶體晶片206根據實體位址ADD’將緩存單元520中的寫入資料寫入至實體區塊510(0)~510(N)中的另一實體區塊。

在本範例實施例中，可複寫式非揮發性記憶體晶片206會因應記憶體管理電路2043所下達的第一資料傳輸指令，將緩存單元520中的寫入資料寫入至實體區塊510(0)~510(N)中的某一實體區塊。期間倘若發生資料寫入失敗，記憶體管理電路2043會對可複寫式非揮發性記憶體晶片206下達不會清除緩存單元520的第二資料傳輸指令，從而利用仍保留在緩存單元520中的寫入資料繼續完成資料寫入的動作。

值得一提的是，本範例實施例所述之資料寫入失敗可是指一個實體頁面的寫入失敗，其中寫入失敗可指資料寫入不成功或寫入之資料有誤。一旦偵測到資料寫入失敗，包含發生寫入失敗之實體頁面的實體區塊將不能繼續用來寫入資料。因此，此實體區塊中的所有有效資料(亦即，在寫入資料被寫入至此實體區塊之前，便已被寫入至此實體區塊的資料)應被寫入到其他實體區塊。

圖8A~8C是根據本發明一範例實施例繪示之可複寫式非揮發性記憶體晶片的運作示意圖。如圖8A所示，假設可複寫式非揮發性記憶體晶片206正因應記憶體管理電路2043的命令而將緩存單元520中的寫入資料寫入至實體區塊510(a)中的第18個實體頁面。倘若此時發生資料寫入失敗，可複寫式非揮發性記憶體晶片206會產生錯誤訊息以供記憶體管理電路2043確認。記憶體管理電路2043在確認錯誤訊息後，例如會以圖7所示之指令來對可複寫式非揮發性記憶體晶片206下達命令。此時如圖8B所示，可複寫式非揮發性記憶體晶片206再次因應記憶體管理電路2043的命令而將保留在緩存單元520中的寫入資料寫入至另一實體區塊(例如，實體區塊510(b)中的第0個實體頁面)。在記憶體管理電路2043偵測可複寫式非揮發性記憶體晶片206提供之狀態資訊而確認上述動作完成之後，記憶體管理電路2043會命令可複寫式非揮發性記憶體晶片206將實體區塊510(a)中的所有有效資料(亦即，記錄在第0-17個實體頁面中的資料)，以及被寫入至實體區塊510(b)之第0個實體頁面的寫入資料一併寫入到另一個實體區塊(例如圖8C之實體區塊510(c)所示)。在完成上述動作後，實體區塊510(a)與實體區塊510(b)可被關聯至閒置區以供後續使用。

在本範例實施例中，一旦記憶體管理電路2043將緩衝記憶體2047中的寫入資料傳送至緩存單元520，記憶體管理電路2043便會產生一寫入完成訊息用以提供給主機系統2000，由此快速地回應主機系統2000已完成其下達的寫入指令。但必須特別說明的是，在記憶體管理電路2043將緩衝記憶體2047中的寫入資料傳送至緩存單元520後，可複寫式非揮發性記憶體晶片206便會處於忙碌(busy)狀態，而主機系統2000在可複寫式非揮發性記憶體晶片206處於忙碌狀態時，並不能存取可複寫式非揮發性記憶體晶片206中的資料。

但由於記憶體管理電路2043在將緩衝記憶體2047中的寫入資料傳送至緩存單元520後便會清除緩衝記憶體2047，因此倘若主機系統2000在可複寫式非揮發性記憶體晶片206仍處於忙碌狀態時下達了新寫入指令，記憶體管理電路2043會先將新寫入指令所對應的寫入資料先暫存至緩衝記憶體2047。之後，當可複寫式非揮發性記憶體晶片206離開忙碌狀態，記憶體管理電路2043再利用第一資料傳輸指令將緩衝記憶體2047中的新寫入資料寫入至可複寫式非揮發性記憶體晶片206。

為了方便說明，以下將已被傳送至緩存單元520的寫入資料稱之為第一資料。在可複寫式非揮發性記憶體晶片206將緩存單元520中的第一資料寫入至某一實體區塊的期間，倘若主機系統2000下達了新寫入指令而欲將第二資料寫入至可複寫式非揮發性記憶體晶片206，記憶體管理電路2043會將接收自主機系統2000的第二資料暫存在緩衝記憶體2047，並等待可複寫式非揮發性記憶體晶片206離開忙碌狀態(亦即，完成將第一資料寫入至一實體區塊的動作)，接著才利用第一資料傳輸指令先清除原儲存於緩存單元520中的第一資料，再將緩衝記憶體2047中的第二資料傳送至緩存單元520。由於將第二資料寫入至可複寫式非揮發性記憶體晶片206之實體區塊的方式與前述實施例相同或相似，故在此不再贅述。

圖9是根據本發明一範例實施例繪示之資料寫入方法的流程圖。

請參閱圖9，當主機系統2000欲將第一資料寫入至記憶體儲存裝置200，首先如步驟S910所示，記憶體管理電路2043透過主機系統介面2041以及連接器202接收來自主機系統的第一資料，並將第一資料暫存至緩衝記憶體2047。

接著在步驟S920中，記憶體管理電路2043在利用第一資料傳輸指令將緩衝記憶體2047中的第一資料傳送至可複寫式非揮發性記憶體晶片206的緩存單元520後，便產生一寫入完成訊息用以提供給主機系統2000，據此加快回覆主機系統2000的速度。

接下來如步驟S930所示，可複寫式非揮發性記憶體晶片206因應記憶體管理電路2043的命令將緩存單元520中的第一資料寫入至第一實體區塊。

如步驟S940所示，判斷可複寫式非揮發性記憶體晶片206寫入第一資料是否失敗。

若沒有發生資料寫入失敗，表示第一資料已被正確地寫入第一實體區塊，故結束本範例實施例之資料寫入方法的流程。然而，倘若有發生資料寫入失敗，接著如步驟S950所示，記憶體管理電路2043利用第二資料傳輸指令命令可複寫式非揮發性記憶體晶片206將保留在緩存單元520的第一資料寫入至第二實體區塊。在本範例實施例中，第一資料傳輸指令不同於第二資料傳輸指令，且第二資料傳輸指令不清除緩存單元520中的第一資料。

在另一範例實施例中，最後可再如步驟S960所示，可複寫式非揮發性記憶體晶片206可將第一實體區塊中的所有有效資料以及被寫入至第二實體區塊的第一資料一併寫入至第三實體區塊。據此完成資料寫入方法的流程。

綜上所述，本發明所述之資料寫入方法、記憶體控制器以及記憶體儲存裝置在發生資料寫入失敗時，利用特殊的資料傳輸指令不去清除暫存在可複寫式非揮發性記憶體晶片之緩存單元中的寫入資料，而以緩存單元中的寫入資料繼續完成資料寫入動作。如此一來，便不需要增大記憶體控制器中緩衝記憶體的容量，而能兼具處理速度與成本的考量來處理寫入資料時所發生的錯誤。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。

110、2000．．．主機系統

120．．．快閃記憶體儲存裝置

121、202．．．連接器

123、204．．．記憶體控制器

1231、2047．．．緩衝記憶體

125．．．快閃記憶體晶片

1251．．．緩衝區

1253．．．記憶胞

2100．．．電腦

2102．．．微處理器

2104．．．隨機存取記憶體

2106．．．輸入/輸出裝置

2108．．．系統匯流排

2110．．．資料傳輸介面

2202．．．滑鼠

2204．．．鍵盤

2206．．．顯示器

2208．．．印表機

2212．．．隨身碟

2214．．．記憶卡

2216．．．固態硬碟

2310．．．數位相機

2312．．．SD卡

2314．．．MMC卡

2316．．．記憶棒

2318．．．CF卡

2320．．．嵌入式儲存裝置

200．．．記憶體儲存裝置

206．．．可複寫式非揮發性記憶體晶片

2041．．．主機系統介面

2043．．．記憶體管理電路

2045．．．記憶體介面

3002．．．錯誤檢查與校正電路

3004．．．電源管理電路

510(0)~510(N)、510(a)、510(b)、510(c)．．．實體區塊

520．．．緩存單元

600．．．第一資料傳輸指令

700．．．第二資料傳輸指令

C1、C2、C3．．．指令

ADD、ADD’．．．實體位址

DATA．．．資料

S910～S960．．．本發明之一實施例所述之資料寫入方法的各步驟

圖1是繪示傳統快閃記憶體儲存裝置的概要方塊圖。

圖2A是根據本發明一範例實施例繪示之使用記憶體儲存裝置的主機系統的示意圖。

圖2B是根據本發明範例實施例所繪示的電腦、輸入/輸出裝置與記憶體儲存裝置的示意圖。

圖2C是根據本發明另一範例實施例所繪示的主機系統與記憶體儲存裝置的示意圖。

圖3是繪示圖2A所示的記憶體儲存裝置的概要方塊圖。

圖4是根據本發明一範例實施例繪示之記憶體控制器的概要方塊圖。

圖5是根據本發明一範例實施例所繪示之可複寫式非揮發性記憶體晶片的概要方塊圖。

圖6、7是根據本發明一範例實施例所繪示之記憶體管理電路對可複寫式非揮發性記憶體晶片下達指令的示意圖。

圖8A~8C是根據本發明一範例實施例繪示之可複寫式非揮發性記憶體晶片的運作示意圖。

Claims

一種資料寫入方法，用於一記憶體儲存裝置，該記憶體儲存裝置包括一緩衝記憶體與一可複寫式非揮發性記憶體晶片，該可複寫式非揮發性記憶體晶片包括一緩存單元與多個實體區塊，該方法包括：將接收自一主機系統的一第一資料暫存至該緩衝記憶體；利用一第一資料傳輸指令將該緩衝記憶體中的該第一資料傳送至該緩存單元後，產生一寫入完成訊息用以提供給該主機系統；將該緩存單元中的該第一資料寫入(program)至該些實體區塊中的一第一實體區塊；判斷該緩存單元中的該第一資料寫入至該第一實體區塊是否失敗；以及若是，則利用一第二資料傳輸指令，將保留在該緩存單元的該第一資料寫入至該些實體區塊中的一第二實體區塊，其中該第一資料傳輸指令不同於該第二資料傳輸指令，且該第二資料傳輸指令不清除該緩存單元中的該第一資料。
如申請專利範圍第1項所述之資料寫入方法，其中該資料寫入失敗是指一實體頁面的寫入失敗。
如申請專利範圍第1項所述之資料寫入方法，其中在將保留在該緩存單元的該第一資料寫入至該第二實體區塊的步驟之後，該方法更包括：將該第一實體區塊中的至少一有效資料以及被寫入至該第二實體區塊的該第一資料寫入至該些實體區塊中的一第三實體區塊，其中該至少一有效資料是在該第一資料被寫入至該第一實體區塊之前便已被寫入至該第一實體區塊的資料。
如申請專利範圍第1項所述之資料寫入方法，其中該第一資料傳輸指令係先清除原儲存於該緩存單元中的資料，再將該第一資料傳送至該緩存單元。
如申請專利範圍第1項所述之資料寫入方法，其中在將該緩衝記憶體中的該第一資料傳送至該緩存單元後，該方法更包括：清除該緩衝記憶體。
如申請專利範圍第5項所述之資料寫入方法，其中在將該緩衝記憶體中的該第一資料傳送至該緩存單元後，該可複寫式非揮發性記憶體晶片即處於一忙碌(busy)狀態，而在回覆該主機系統該寫入完成訊息的步驟之後，該方法更包括：將接收自該主機系統的一第二資料暫存至該緩衝記憶體；以及等待該可複寫式非揮發性記憶體晶片離開該忙碌狀態時，再利用該第一資料傳輸指令將該緩衝記憶體中的該第二資料傳送至該緩存單元。
一種記憶體控制器，用於管理一記憶體儲存裝置中的一可複寫式非揮發性記憶體晶片，該記憶體控制器包括：一主機系統介面，用以耦接一主機系統；一記憶體介面，用以耦接該可複寫式非揮發性記憶體晶片，其中該可複寫式非揮發性記憶體晶片包括一緩存單元與多個實體區塊；一緩衝記憶體；以及一記憶體管理電路，耦接至該主機系統介面、該記憶體介面與該緩衝記憶體，該記憶體管理電路用以將接收自該主機系統的一第一資料暫存至該緩衝記憶體，利用一第一資料傳輸指令將該緩衝記憶體中的該第一資料傳送至該緩存單元，並命令該可複寫式非揮發性記憶體晶片將該緩存單元中的該第一資料寫入至該些實體區塊中的一第一實體區塊，其中該記憶體管理電路在該第一資料傳送至該緩存單元後，產生一寫入完成訊息用以提供給該主機系統，該可複寫式非揮發性記憶體晶片在將該緩存單元中的該第一資料寫入至該第一實體區塊的期間，偵測是否發生一資料寫入失敗，若是，則該記憶體管理電路利用一第二資料傳輸指令命令該可複寫式非揮發性記憶體晶片將保留在該緩存單元的該第一資料寫入至該些實體區塊中的一第二實體區塊，其中該第一資料傳輸指令不同於該第二資料傳輸指令，且該第二資料傳輸指令不清除該緩存單元中的該第一資料。
如申請專利範圍第7項所述之記憶體控制器，其中該資料寫入失敗是指一實體頁面的寫入失敗。
如申請專利範圍第7項所述之記憶體控制器，其中該記憶體管理電路命令該可複寫式非揮發性記憶體晶片將該第一實體區塊中的至少一有效資料以及被寫入至該第二實體區塊的該第一資料寫入至該些實體區塊中的一第三實體區塊，其中該至少一有效資料是在該第一資料被寫入至該第一實體區塊之前便已被寫入至該第一實體區塊的資料。
如申請專利範圍第7項所述之記憶體控制器，其中該記憶體管理電路利用該第一資料傳輸指令先清除原儲存於該緩存單元中的資料，再將該第一資料傳送至該緩存單元。
如申請專利範圍第7項所述之記憶體控制器，其中該記憶體管理電路在將該緩衝記憶體中的該第一資料傳送至該緩存單元後，清除該緩衝記憶體。
如申請專利範圍第11項所述之記憶體控制器，其中在該記憶體管理電路將該緩衝記憶體中的該第一資料傳送至該緩存單元後，該可複寫式非揮發性記憶體晶片即處於一忙碌狀態，而該記憶體管理電路將接收自該主機系統的一第二資料暫存至該緩衝記憶體，並等待該可複寫式非揮發性記憶體晶片離開該忙碌狀態時，再利用該第一資料傳輸指令將該緩衝記憶體中的該第二資料傳送至該緩存單元。
一種記憶體儲存裝置，包括：一可複寫式非揮發性記憶體晶片，包括一緩存單元與多個實體區塊；一連接器，用以耦接一主機系統；以及一記憶體控制器，耦接至該可複寫式非揮發性記憶體晶片與該連接器，該記憶體控制器包括一緩衝記憶體，其中該記憶體控制器用以將接收自該主機系統的一第一資料暫存至該緩衝記憶體，利用一第一資料傳輸指令將該緩衝記憶體中的該第一資料傳送至該緩存單元，並命令該可複寫式非揮發性記憶體晶片將該緩存單元中的該第一資料寫入至該些實體區塊中的一第一實體區塊，其中該記憶體控制器在該第一資料傳送至該緩存單元後，產生一寫入完成訊息用以提供給該主機系統，該可複寫式非揮發性記憶體晶片在將該緩存單元中的該第一資料寫入至該第一實體區塊的期間，偵測是否發生一資料寫入失敗，若是，則該記憶體控制器利用一第二資料傳輸指令命令該可複寫式非揮發性記憶體晶片將保留在該緩存單元的該第一資料寫入至該些實體區塊中的一第二實體區塊，其中該第一資料傳輸指令不同於該第二資料傳輸指令，且該第二資料傳輸指令不清除該緩存單元中的該第一資料。
如申請專利範圍第13項所述之記憶體儲存裝置，其中該資料寫入失敗是指一實體頁面的寫入失敗。
如申請專利範圍第13項所述之記憶體儲存裝置，其中該記憶體控制器命令該可複寫式非揮發性記憶體晶片將該第一實體區塊中的至少一有效資料以及被寫入至該第二實體區塊的該第一資料寫入至該些實體區塊中的一第三實體區塊，其中該至少一有效資料是在該第一資料被寫入至該第一實體區塊之前便已被寫入至該第一實體區塊的資料。
如申請專利範圍第13項所述之記憶體儲存裝置，其中該記憶體控制器利用該第一資料傳輸指令先清除原儲存於該緩存單元中的資料，再將該第一資料傳送至該緩存單元。
如申請專利範圍第13項所述之記憶體儲存裝置，其中該記憶體控制器在將該緩衝記憶體中的該第一資料傳送至該緩存單元後，清除該緩衝記憶體。
如申請專利範圍第17項所述之記憶體儲存裝置，其中在該記憶體控制器將該緩衝記憶體中的該第一資料傳送至該緩存單元後，該可複寫式非揮發性記憶體晶片即處於一忙碌狀態，而該記憶體控制器將接收自該主機系統的一第二資料暫存至該緩衝記憶體，並等待該可複寫式非揮發性記憶體晶片離開該忙碌狀態時，再利用該第一資料傳輸指令將該緩衝記憶體中的該第二資料傳送至該緩存單元。