[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

TWI385722B - Substrate processing method, cleaning method after chemical mechanical polishing, the method and program for producing electronic device - Google Patents

Substrate processing method, cleaning method after chemical mechanical polishing, the method and program for producing electronic device Download PDF

Info

Publication number
TWI385722B
TWI385722B TW095104741A TW95104741A TWI385722B TW I385722 B TWI385722 B TW I385722B TW 095104741 A TW095104741 A TW 095104741A TW 95104741 A TW95104741 A TW 95104741A TW I385722 B TWI385722 B TW I385722B
Authority
TW
Taiwan
Prior art keywords
insulating film
exposed
mixed gas
mechanical polishing
chemical mechanical
Prior art date
Application number
TW095104741A
Other languages
English (en)
Other versions
TW200723390A (en
Inventor
Eiichi Nishimura
Kenya Iwasaki
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW200723390A publication Critical patent/TW200723390A/zh
Application granted granted Critical
Publication of TWI385722B publication Critical patent/TWI385722B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60C—VEHICLE TYRES; TYRE INFLATION; TYRE CHANGING; CONNECTING VALVES TO INFLATABLE ELASTIC BODIES IN GENERAL; DEVICES OR ARRANGEMENTS RELATED TO TYRES
    • B60C27/00—Non-skid devices temporarily attachable to resilient tyres or resiliently-tyred wheels
    • B60C27/06—Non-skid devices temporarily attachable to resilient tyres or resiliently-tyred wheels extending over the complete circumference of the tread, e.g. made of chains or cables
    • B60C27/068—Non-skid devices temporarily attachable to resilient tyres or resiliently-tyred wheels extending over the complete circumference of the tread, e.g. made of chains or cables the ground-engaging part being rigid
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60B—VEHICLE WHEELS; CASTORS; AXLES FOR WHEELS OR CASTORS; INCREASING WHEEL ADHESION
    • B60B11/00—Units comprising multiple wheels arranged side by side; Wheels having more than one rim or capable of carrying more than one tyre
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60C—VEHICLE TYRES; TYRE INFLATION; TYRE CHANGING; CONNECTING VALVES TO INFLATABLE ELASTIC BODIES IN GENERAL; DEVICES OR ARRANGEMENTS RELATED TO TYRES
    • B60C27/00—Non-skid devices temporarily attachable to resilient tyres or resiliently-tyred wheels
    • B60C27/06—Non-skid devices temporarily attachable to resilient tyres or resiliently-tyred wheels extending over the complete circumference of the tread, e.g. made of chains or cables
    • B60C27/10—Non-skid devices temporarily attachable to resilient tyres or resiliently-tyred wheels extending over the complete circumference of the tread, e.g. made of chains or cables having tensioning means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02074—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a planarization of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
    • H01L21/31056—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching the removal being a selective chemical etching step, e.g. selective dry etching through a mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Drying Of Semiconductors (AREA)

Description

基板之處理方法、化學機械研磨後洗淨方法、電子裝置之製造方法及程式
本發明關於基板之處理方法、化學機械研磨後洗淨方法、電子裝置之製造方法及程式，特別關於對表面形成之導電膜藉由化學機械研磨施予研磨後，施予無電漿蝕刻處理而提升表面平坦性的電子裝置之製造方法。
由矽晶圓(以下單純稱為晶圓)製造電子裝置的電子裝置之製造方法，係依序重複執行以下工程：於晶圓表面形成之絕緣膜上，形成所要圖案之光阻層的微影成像工程，以光阻層為遮罩藉由電漿將導體膜成形為閘極、或於絕緣膜成形配線溝或接觸孔的蝕刻工程，在被成形有配線溝或接觸孔的絕緣膜表面形成導電膜的PVD(Physical Vapor Deposition)等之成膜工程，及除去所形成導電膜使絕緣膜露出之同時，對該露出之絕緣膜表面施予平坦化的平坦化工程(回蝕(etcging back)工程)。
近年來、於平坦化工程取代習知使用之乾蝕刻或熱回流(reflow)而改用稱為CMP(Chemical Mechanical Polishing)之晶圓表面研磨方法。如圖1所示，CMP係於貼著有聚氨酯等構成之研磨布200的旋轉平台201，藉由押壓頭(晶圓保持部)202押壓晶圓使晶圓表面密著於研磨布200，由研磨劑供給噴嘴203對研磨布200供給以二氧化矽(SiO2 )為主成份的研磨劑，供給洗淨液之同時，使旋轉平台201及押壓頭202互為獨立旋轉而研磨晶圓表面的方法。CMP可考慮為，藉由研磨劑中之SiO2 粒子與晶圓表面之導電膜或絕緣膜間之物理接觸，以及SiO2 粒子與導電膜或絕緣膜間之化學反應之相乘效果而促進研磨。
又，近年來，電子裝置之配線要求尺寸之微細化而凸顯出的層間絕緣膜之高介電率引起之信號傳送速度降低之問題存在，為防止該該問題而有使用低相對介電率(Low－k)材料(參照表1)作為層間絕緣膜材料。特別是，最近多使用銅作為配線材料，因而摻雜碳的SiOC系低介電率材料被用作為低介電率層間絕緣膜材料。又，介電率更低之多孔(porous)系材料之使用亦被檢討。於此，稱3.0以下之相對介電率為低介電率。
專利文獻1：特開平9－251969號公報
但是，經由CMP而露出之絕緣膜表面上，絕緣膜下之配線圖案密度引起的絕緣膜研磨特性之差所導致配線上之絕緣膜之腐蝕(研磨引起之侵蝕)，會產生絕緣膜之殘渣(削去殘渣)，或產生SiO2 粒子與絕緣膜之構成材料間之反應生成物。
另外，多孔系材料構成之層間絕緣膜，因為膜中多數空孔而引起機械強度降低，導電膜之密著性變弱，於CMP藉由押壓頭202以通常之壓力押壓晶圓時，將產生來自層間絕緣膜之導電膜之剝離或層間絕緣膜之破壞。對應於此，使用多孔系材料作為層間絕緣膜材料時，須於低壓力、例如約1.0kPa以下壓力押壓晶圓，但是低壓力之CMP無法充分研磨層間絕緣膜，而於CMP研磨後之層間絕緣膜表面產生削去殘渣。
上述絕緣膜表面上之殘渣、反應生成物及削去殘渣(以下單純稱為「削去殘渣等」)，成為晶圓製造而成之電子裝置之配線電阻或電子裝置之電容器之層間容量異常之主要原因，因此需要除去。
又，低介電率絕緣膜上形成之導電膜以CMP研磨時，露出之低介電率層間絕緣膜表面以CMP使用之研磨劑或洗淨液間接觸引起的低介電率層間絕緣膜之吸溼，將使該低介電率層間絕緣膜呈現化學性損傷，進而於該低介電率層間絕緣膜表面形成碳濃度減低之表面損傷層(損傷層)。
該表面損傷層具有近似SiO2 (自然氧化物(native oxide))之特性，於後續工程執行之熱處理工程會引起體積收縮，成為絕緣膜中產生空孔的要因。因此，需要於後續工程執行之前預先除去該表面損傷層。
上述絕緣膜表面上之表面損傷層及削去殘渣等之除去工程，習知有藉由氫氧化四級銨或極性有機胺等構成之CMP後(Post－CMP)清淨化液使絕緣膜表面清淨化的清淨化工程。
但是，上述清淨化工程形同使用藥液之溼蝕刻工程，於清淨化工程清淨化液容易溶解表面損傷層及削去殘渣等，會導致表面損傷層及削去殘渣等之除去量控制變為困難之問題。清淨化液過度溶解表面損傷層及削去殘渣等，會導致絕緣膜下配置之Cu配線露出，該Cu配線會被清淨化液腐蝕。
本發明目的在於提供，可除去絕緣膜表面上之表面損傷層及削去殘渣等之同時，容易進行表面損傷層及削去殘渣等之除去量控制的基板之處理方法、化學機械研磨後洗淨方法、電子裝置之製造方法及程式。
為達成上述目的，申請專利範圍第1項之基板之處理方法，係具備化學機械研磨而呈露出之絕緣膜的基板之處理方法，其特徵為具有：絕緣膜暴露步驟，使上述露出之絕緣膜於特定壓力下暴露於含氨及氟化氫之混合氣體環境中；及絕緣膜加熱步驟，使暴露於上述混合氣體環境之絕緣膜加熱至特定溫度。
申請專利範圍第2項之基板之處理方法，係於申請專利範圍第1項之基板之處理方法中，上述露出之絕緣膜為低介電率絕緣膜。
申請專利範圍第3項之基板之處理方法，係於申請專利範圍第1或2項之基板之處理方法中，上述絕緣膜暴露步驟，係對上述基板施予無電漿蝕刻處理。
申請專利範圍第4項之基板之處理方法，係於申請專利範圍第1或2項之基板之處理方法中，上述絕緣膜暴露步驟，係對上述基板施予乾燥洗淨處理。
申請專利範圍第5項之基板之處理方法，係於申請專利範圍第1~4項中任一項之基板之處理方法中，上述混合氣體中上述氟化氫對上述氨之體積流量比為1~1/2，上述特定壓力為6.7×10－ 2 ~4.0Pa。
申請專利範圍第6項之基板之處理方法，係於申請專利範圍第1~5項中任一項之基板之處理方法中，上述特定溫度為80~200℃。
申請專利範圍第7項之基板之處理方法，係於申請專利範圍第1~6項中任一項之基板之處理方法中，另具有：生成物產生條件決定步驟，用於測定上述露出之絕緣膜之形狀，依該測定之形狀決定上述混合氣體中上述氟化氫對上述氨之體積流量比與上述特定壓力之中至少之一。
申請專利範圍第8項之基板之處理方法，係於申請專利範圍第1~7項中任一項之基板之處理方法中，上述露出之絕緣膜，具有因上述化學機械研磨而產生的削去殘渣。
申請專利範圍第9項之基板之處理方法，係於申請專利範圍第1~7項中任一項之基板之處理方法中，上述露出之絕緣膜，具有於上述化學機械研磨使用之研磨劑而引起的反應生成物。
申請專利範圍第10項之基板之處理方法，係於申請專利範圍第1~7項中任一項之基板之處理方法中，上述絕緣膜，具有碳濃度減低之表面損傷層。
為達成上述目的，申請專利範圍第11項之化學機械研磨後洗淨方法，係對基板表面形成之絕緣膜上所形成導電膜，藉由化學機械研磨施予研磨後，於上述基板被實施的化學機械研磨後洗淨方法，其特徵為具備：絕緣膜暴露步驟，使上述化學機械研磨而呈露出之上述絕緣膜，於特定壓力下暴露於含氨及氟化氫之混合氣體環境中；及絕緣膜加熱步驟，使暴露於上述混合氣體環境之上述絕緣膜加熱至特定溫度。
申請專利範圍第12項之化學機械研磨後洗淨方法，係於申請專利範圍第11項之化學機械研磨後洗淨方法中，具有：絕緣膜乾燥步驟，於上述露出之上述絕緣膜暴露於上述混合氣體環境之前，使上述露出之絕緣膜表面乾燥。
為達成上述目的，申請專利範圍第13項之電子裝置之製造方法，其特徵為具備：配線形成步驟，在半導體基板表面所形成第1絕緣膜上，形成由第1導電性材料構成之配線；第2絕緣膜形成步驟，於上述第1絕緣膜上，形成覆蓋上述配線的第2絕緣膜；光阻層形成步驟，於上述形成之第2絕緣膜上，形成特定圖案之光阻層；電漿加工形成步驟，使用該形成之光阻層，藉由電漿處理，於上述第2絕緣膜加工成形到達上述配線之連接孔；去灰步驟，除去上述光阻層；連接孔填充步驟，於上述第2絕緣膜上，形成由第2導電性材料構成之導電膜，於上述連接孔填充上述第2導電性材料；導電膜研磨步驟，使上述形成之導電膜藉由化學機械研磨施予研磨；第2絕緣膜暴露步驟，使上述化學機械研磨而呈露出之上述第2絕緣膜，於特定壓力下暴露於含氨及氟化氫之混合氣體環境中；及第2絕緣膜加熱步驟，使暴露於上述混合氣體環境之上述第2絕緣膜加熱至特定溫度。
申請專利範圍第14項之電子裝置之製造方法，係於申請專利範圍第13項之電子裝置之製造方法中，具有：連接孔表面暴露步驟，使上述加工成形之連接孔表面，於特定壓力下暴露於含氨及氟化氫之混合氣體環境中；及連接孔表面加熱步驟，使暴露於上述混合氣體環境之連接孔表面加熱至特定溫度。
申請專利範圍第14項之電子裝置之製造方法，係於申請專利範圍第13項之電子裝置之製造方法中，另具有：連接孔塗膜步驟，使上述加熱至特定溫度之連接孔表面，以導電性障壁施予塗膜。
為達成上述目的，申請專利範圍第16項之電子裝置之製造方法，其特徵為具備：配線形成步驟，在半導體基板表面所形成第1絕緣膜上，形成由第1導電性材料構成之配線；第2絕緣膜形成步驟，於上述第1絕緣膜上，形成覆蓋上述配線的第2絕緣膜；光阻層形成步驟，於上述形成之第2絕緣膜上，形成特定圖案之光阻層；電漿加工形成步驟，使用該形成之光阻層，藉由電漿處理，於上述第2絕緣膜加工成形到達上述配線之連接孔；連接孔填充步驟，於上述第2絕緣膜上，形成由第2導電性材料構成之導電膜，於上述連接孔填充上述第2導電性材料；導電膜研磨步驟，使上述光阻層及上述形成之導電膜，藉由化學機械研磨施予研磨；第2絕緣膜暴露步驟，使上述化學機械研磨而呈露出之上述第2絕緣膜，於特定壓力下暴露於含氨及氟化氫之混合氣體環境中；及第2絕緣膜加熱步驟，使暴露於上述混合氣體環境之上述第2絕緣膜加熱至特定溫度。
為達成上述目的，申請專利範圍第17項之程式，係使電腦執行：具備因化學機械研磨而呈露出之絕緣膜的基板之處理方法者，其特徵為具有：絕緣膜暴露模組，使上述露出之絕緣膜於特定壓力下暴露於含氨及氟化氫之混合氣體環境中；及絕緣膜加熱模組，使暴露於上述混合氣體環境之絕緣膜加熱至特定溫度。
為達成上述目的，申請專利範圍第18項之程式，係使電腦執行：對基板表面形成之絕緣膜上所形成導電膜，藉由化學機械研磨施予研磨後，於上述基板被實施的化學機械研磨後洗淨方法者，其特徵為具備：絕緣膜暴露模組，使上述化學機械研磨而呈露出之上述絕緣膜，於特定壓力下暴露於含氨及氟化氫之混合氣體環境中；及絕緣膜加熱模組，使暴露於上述混合氣體環境之上述絕緣膜加熱至特定溫度。
為達成上述目的，申請專利範圍第19項之程式，係使電腦執行電子裝置之製造方法者，具有：配線形成模組，在半導體基板表面所形成第1絕緣膜上，形成由第1導電性材料構成之配線；第2絕緣膜形成模組，於上述第1絕緣膜上，形成覆蓋上述配線的第2絕緣膜；光阻層形成模組，於上述形成之第2絕緣膜上，形成特定圖案之光阻層；電漿加工形成模組，使用該形成之光阻層，藉由電漿處理，於上述第2絕緣膜加工成形到達上述配線之連接孔；去灰模組，除去上述光阻層；連接孔填充模組，於上述第2絕緣膜上，形成由第2導電性材料構成之導電膜，於上述連接孔填充上述第2導電性材料；導電膜研磨模組，使上述形成之導電膜藉由化學機械研磨施予研磨；第2絕緣膜暴露模組，使上述化學機械研磨而呈露出之上述第2絕緣膜，於特定壓力下暴露於含氨及氟化氫之混合氣體環境中；及第2絕緣膜加熱模組，使暴露於上述混合氣體環境之上述第2絕緣膜加熱至特定溫度。
為達成上述目的，申請專利範圍第20項之程式，係使電腦執行電子裝置之製造方法者，具有：配線形成模組，在半導體基板表面所形成第1絕緣膜上，形成由第1導電性材料構成之配線；第2絕緣膜形成模組，於上述第1絕緣膜上，形成覆蓋上述配線的第2絕緣膜；光阻層形成模組，於上述形成之第2絕緣膜上，形成特定圖案之光阻層；電漿加工形成模組，使用該形成之光阻層，藉由電漿處理，於上述第2絕緣膜加工成形到達上述配線之連接孔；連接孔填充模組，於上述第2絕緣膜上，形成由第2導電性材料構成之導電膜，於上述連接孔填充上述第2導電性材料；導電膜研磨模組，使上述光阻層及上述形成之導電膜，藉由化學機械研磨施予研磨；第2絕緣膜暴露模組，使上述化學機械研磨而呈露出之上述第2絕緣膜，於特定壓力下暴露於含氨及氟化氫之混合氣體環境中；及第2絕緣膜加熱模組，使暴露於上述混合氣體環境之上述第2絕緣膜加熱至特定溫度。
以下參照圖面說明本發明之實施形態。
首先說明本發明實施形態之基板之處理方法。
圖1為本實施形態之基板處理方法適用的基板處理裝置之概略構成之平面圖。
於圖1，基板處理裝置10具備：對電子裝置用之晶圓(以下單純稱為晶圓)(基板)W施予反應性離子蝕刻(以下稱「RIE」)處理的第1製程部11；和該第1製程部11平行設置，對晶圓W施予後述之COR(Chemical Oxide Removal)處理及PHT(Post Heat Treatment)處理的第2製程部12；及第1製程部11與第2製程部12分別被連接的作為矩形狀之共通搬送室的裝載單元13。
於裝載單元13，除上述第1製程部11及第2製程部12以外，另外連接著：3個晶圓載置台15，其上分別載置有25片晶圓W的收納容器，亦即晶圓盒14(Front Opening Unified Pod)；及對由晶圓盒14搬出之晶圓W之位置施予前置對準的定位器16；及計測晶圓W之表面狀態的第1及第2 IMS(Integrated Metrology System,Therma-Wave,Inc.)17、18。
第1製程部11及第2製程部12，被連接於裝載單元13之長邊方向之側壁之同時，挾持裝載單元13而和3個晶圓盒載置台15呈對向配置，定位器16配置於裝載單元13之長邊方向之一端，第1 IMS17配置於裝載單元13之長邊方向之另一端，第2 IMS18係和3個晶圓盒載置台15並列配置。
裝載單元13具有：配置於內部，搬送晶圓W的標量型(scalar)雙臂式搬送臂機構19，及和各晶圓盒載置台15對應配置於側壁的作為晶圓W之投入口的3個載入口20。搬送臂機構19，係由晶圓盒載置台15載置之晶圓盒14經由載入口20取出晶圓W，將該取出之晶圓W搬出入於第1製程部11、第2製程部12、定位器16、第1 IMS17或第2 IMS18。
第1 IMS17為光學系監控器，具有載置搬入之晶圓W的載置台21，及對該載置台21載置之晶圓W施予指向的光學感測器22，測定晶圓W之表面形狀、例如表面層之膜厚及配線溝或閘極等之CD(Critical Dimension)值。第2 IMS18亦為光學系監控器，和第1 IMS17同樣具有載置台23，及光學感測器24，計測晶圓W表面之微粒子數。
第1製程部11具有：對晶圓W施予RIE處理的作為第1真空處理室之第1製程單元25；及第1真空隔絕單元27，其內藏有對該第1製程單元25傳送/接受晶圓W的環型單握柄式第1搬送臂26。
第1製程單元25具有：圓筒形狀之處理室容器(腔室)，及配置於該腔室內的上部電極及下部電極，該上部電極與下部電極間之距離設為對晶圓W施予RIE處理之是當間隔．下部電極於頂部具有藉由庫倫力夾住晶圓W的ESC28。
於第1製程單元25，於腔室內部導入處理氣體，藉由上部電極與下部電極間產生之電場使導入之處理氣體電漿化，產生離子及自由基，藉由該離子及自由基對晶圓W施予RIE處理。
於第1製程部11，裝載單元13之內部壓力維持於大氣壓，第1製程單元25之內部壓力維持於真空。因此，第1真空隔絕單元27，在和第1製程單元25之連結部具備真空柵閥29之同時，在和裝載單元13之連結部具備 大氣柵閥30，構成為內部壓力可調整的真空預備搬送室。
於第1真空隔絕單元27內部，在大略中央部設有第1搬送臂26，藉由第1搬送臂26於第1製程單元25測設置第1緩衝部31，藉由第1搬送臂26於裝載單元13側設置第2緩衝部32，第1緩衝部31及第2緩衝部32，被配置於第1搬送臂26之前端部配置之晶圓W之支撐用支撐部(握柄)33之移動軌道上，可使被施予RIE處理的晶圓W暫時退避於支撐部33之軌道上方，依此則，未施予RIE處理的晶圓W與已施予RIE處理的晶圓W之於第1製程單元25之圓滑替換成為可能。
第2製程部12具有：對晶圓W施予COR處理的作為第2真空處理室之第2製程單元34；於該第2製程單元34介由真空柵閥35被連接，對晶圓W施予PHT處理的作為第3真空處理室之第3製程單元36；及第2真空隔絕單元49，其內藏有對該第2製程單元34及第3製程單元36傳送/接受晶圓W的環型單支撐式第2搬送臂37。
圖為圖1之第2製程單元之斷面圖，圖2(A)為沿圖1之線II-II的斷面圖，圖2(B)為圖2(A)之A部分擴大圖。
於圖2(A)，第2製程單元34具有：圓筒形狀之處理室容器(腔室)38；配置於該腔室38內，作為晶圓W之載置台的ESC39；配置於腔室38上方的噴氣頭40；排 出腔室38內之氣體等的TMP(Turbo Molecular Pump)41；及配置於腔室38與TMP41之間，控制腔室38內之壓力的作為可變式蝴蝶閥之APC(Automatic Pressure Control)閥42。
ESC39具有內部被施加直流電壓的電極板(未圖示)，藉由直流電壓產生之庫侖力(Coulomb)或約翰遜-拉別克(Johnsen-Rahbek)力吸附、保持晶圓W。ESC39具有冷媒室(未圖示)作為調溫機構。於該冷媒室被循環供給特定溫度之冷媒、例如冷卻水或熱傳導液藉由該冷媒溫度控制ESC39之上面吸附保持之晶圓W之處理溫度。ESC39具有傳熱氣體供給系統(未圖示)可對ESC39上面與晶圓背面之間普遍供給傳熱氣體(He)。傳熱氣體，係於COR處理之間，進行被冷媒維持於所要之特定溫度的ESC39與晶圓W之間之熱交換，可以有效、且均勻地冷卻晶圓。
又，ESC39具有由上面自由突出之作為上升銷的多數押壓銷56。彼等押壓銷56在晶圓W被吸附保持於ESC39時，係被收容於ESC39，在施予COR處理之晶圓W由腔室38搬出時，係由ESC39上面突出將晶圓W推壓至上方。
噴氣頭40具有2層構造，於下層部43及上層部44分別具有第1緩衝室45及第2緩衝室46。第1緩衝室45及第2緩衝室46分別介由通氣孔47、48臉通於腔室38內。亦即噴氣頭40，由具有第1緩衝室45及第2緩衝室 46分別被供給之氣體之對腔室38內之內部通路，的重疊成為階層形狀的2個板狀體(下層部43、上層部44)構成。
對晶圓W施予COR處理時，由後述之氨氣體供給管57對第1緩衝室45供給NH3 (氨)氣體，該供給之氨氣體介由通氣孔47供給至腔室38內之同時，由後述之氟化氫氣體供給管58對第2緩衝室46供給HF(氟化氫)氣體，該供給之氟化氫氣體介由通氣孔48供給至腔室38內。
又，噴氣頭40內藏有加熱器(未圖示)、例如加熱元件。該加熱元件，較好是配置於上層部44上，用於控制第2緩衝室46內之氟化氫氣體之溫度。
又，如圖2(B)所示，通氣孔47、48對腔室38內之開口部形成為末端擴大形狀。依此則，氨氣體或氟化氫氣體可有效擴散至腔室38內。又，通氣孔47、48之斷面呈蜂腰形狀，可防止腔室38產生之沈積物逆流至通氣孔47、48、亦即第1緩衝室45或第2緩衝室46。又，通氣孔47、48可為螺旋形狀通氣孔。
該第2製程單元34，藉由調整腔室38內之壓力，及氨氣體與氟化氫氣體之體積流量比而對晶圓W施予COR處理。又，該第2製程單元34，設計為在腔室38內首先氨氣體與氟化氫氣體被混合(post mix設計)，因此在腔室38內導入上述2種類氣體之前，防止該2種類混合氣體之混合，防止氟化氫氣體與氨氣體導入腔室38內前之反應。
又，於第2製程單元34，腔室38之側壁內藏有加熱器(未圖示)、例如加熱元件，可防止腔室38內環境溫度之降低。依此則，可提升COR處理之再現性。又，側壁內之加熱元件，藉由側壁溫度之控制可防止腔室38內產生之副生成物附著於側壁內側。
回至圖1，第3製程單元36具有框體形狀之處理室容器(腔室)50，配置於該腔室50內作為晶圓W之載置台的平台加熱器51，配置於該平台加熱器51周圍，將平台加熱器51載置之晶圓W推升至上方的緩衝壁52，及遮斷腔室50內及外部環境的開/關自如的作為蓋部之PHT腔室蓋體(未圖示)。
平台加熱器51，由表面形成有氧化披膜的鋁構成，藉由內藏之電熱線等將晶圓W加熱至特定溫度。具體言之為，平台加熱器51將載置之晶圓W至少於1分鐘直接加熱至100~200℃，較好是約135℃。
於PHT腔室蓋體配置矽橡膠製之薄片加熱器。又，於腔室50側壁內藏夾頭式加熱器(未圖示)，該夾頭式加熱器將腔室50側壁之避面溫度控制於25~80℃。依此則，可防止副生成物附著於腔室50側壁，可防止附著之副生成物引起之微粒子之發生，可延伸腔室50之清洗週期。又，腔室50外周圍以斷熱構件覆蓋。
由上方加熱晶圓W之加熱器，可以取代上述片狀加熱器蓋配置紫外線放射(UV radiation)加熱器。紫外線放射加熱器可為放射波長190~400nm之紫外線的紫外線燈管等。
緩衝臂52，使已施予COR處理的晶圓W暫時退避於第2搬送臂37之支撐部53之軌道上方，而使第2製程單元34或第3製程單元36之晶圓W之圓滑替換成為可能。
該第3製程單元36，係藉由調整晶圓W之溫度對晶圓W施予PHT處理。
第2真空隔絕單元49具有內藏第2搬送臂37之框體形狀搬送室(腔室)70。裝載單元13之內部壓力維持於大氣壓，第2製程單元34及第3製程單元36之內部壓力維持於真空。因此，第2真空隔絕單元49，係於和第3製程單元36之連結部具備真空柵閥54之同時，在和裝載單元13之連結部具備大氣門柵閥55，構成為內部壓力可調整的真空預備搬送室。
圖3為圖1之第2製程部之概略構成斜視圖。
於圖3，第2製程單元34具備：對第1緩衝室45供給氨氣體的氨氣體供給管57，對第2緩衝室46供給氟化氫氣體的氟化氫氣體供給管58，測定腔室38內壓力的壓力計59，及對ESC39內配射之冷卻系統供給冷媒的冷卻單元60。
於氨氣體供給管57設有MFC(流量控制器Mass Flow Cntroller)(未圖示)，該MFC可調整供給至第1緩衝室45之氨氣體流量之同時，於氟化氫氣體供給管58 亦設有MFC(未圖示)，該MFC可調整供給至第2緩衝室46之氟化氫氣體流量。氨氣體供給管57之MFC及氟化氫氣體供給管58之MFC之從動可調整供給至腔室38之氨氣體與氟化氫氣體之體積流量比。
又，於第2製程單元34下方配置接於DP(Dry Pump)(未圖示)的第2製程單元排氣系61。第2製程單元排氣系61具有：和配設於腔室38與APC閥42之間的排氣路62連通的排氣管63，及連接於TMP41下方(排氣側)的排氣管64，對腔室38內之氣體施予排氣。又，排氣管64於DP前方連接於排氣管63。
第3製程單元36具備：對腔室50供給氮(N2 )氣體的氮氣體供給管65，測定腔室50內壓力的壓力計66，及排出腔室50內之氮氣體的第3製程單元排氣系67。
於氮氣體供給管65設有MFC(未圖示)，該MFC可調整供給至腔室50之氮氣體流量。第3製程單元排氣系67具有：和腔室50連通之同時，接於DP的主排氣管68，配設於主排氣管68之途中的APC閥69，及由主排氣管68迴避APC閥69而被分支、且於DP前方連接於主排氣管68的副排氣管68a。APC閥69控制腔室50內之壓力。
第2真空隔絕單元49具備：對腔室70供給氮氣體的氮氣體供給管71，測定腔室70內之壓力的壓力計72，排出腔室70內之氮氣體的第2真空隔絕單元排氣系73，及使腔室70內呈大氣開放的大氣連通管74。
於氮氣體供給管71設有MFC(未圖示)，該MFC可調整供給至腔室70之氮氣體流量。第2真空隔絕單元排氣系73，由1個排氣管構成，該排氣管連通於腔室70之同時，於DP前方連接於第3製程單元排氣系67之主排氣管68。又，第2真空隔絕單元排氣系73及大氣連通管74分別具有開/關自如的排氣閥75及釋放閥76。該排氣閥75與釋放閥76從動而將腔室70內之壓力調整為自大氣壓至所要真空度為止之任一。
圖4為圖3之第2載入．鎖定單元之單元驅動用乾空氣供給系之概略構成圖。
於圖4，該第2真空隔絕單元49之單元驅動用乾空氣供給系77的乾空氣供給對象相當於，大氣門柵閥55具有的滑動門驅動用之門閥汽缸，作為N2 清除單元之氮氣體供給管71具有的MFC，作為大氣開放用釋放單元的大氣連通管74具有的釋放閥76，作為真空吸引單元之第2真空隔絕單元排氣系73具有的排氣閥75，及真空柵閥54具有的滑動柵驅動用之柵閥汽缸。
單元驅動用乾空氣供給系77具備：由第2製程部12具備之主要乾空氣供給管78分支的次要乾空氣供給管79，及連接於該次要乾空氣供給管79的第1磁控閥80及第2磁控閥81。
第1磁控閥80介由乾空氣供給管82、83、84、85之各個連接於門閥汽缸、MFC、釋放閥76及柵閥汽缸，藉由對彼等之乾空氣供給量之控制而控制各部之動作。又， 第2磁控閥81，係介由乾空氣供給管86連接於排氣閥75，藉由對排氣閥75之乾空氣供給量之控制而控制排氣閥75之動作。
氮氣體供給管71之MFC亦連接於氮氣體供給系87。
第2製程單元34或第3製程單元36具備，和上述第2真空隔絕單元49之單元驅動用乾空氣供給系77同樣構成之單元驅動用乾空氣供給系。
回至圖1，基板處理裝置10具備：系統控制器，用於控制第1製程部11、第2製程部12及裝載單元13之動作，及操作控制器88，其配置於裝載單元13之長邊方向之一端。
操作控制器88具有例如LCD(液晶顯示器)構成之顯示部，該顯示部顯示基板處理裝置10之各構成要素之動作狀況。
如圖5所示，系統控制器具備：EC(Equipment Controller)89，3個MC(Module Controller)90、91、92，連接EC89及各MC的開關閥93。系統控制器係由EC89介由LAN(Local Area Network)170連接於PC171，該PC171作為MES(Manufacture Executing System)用於管理基板處理裝置10被設置之工廠全體之製程。MES，係和系統控制器連動將工廠之製程相關之即時資訊回授至主要業務系統之同時，考慮工廠全體之負荷而進行製程相關之判斷。
EC89，為統合各MC控制基板處理裝置10之全體動作的主控制部。EC89具有CPU、RAM、HDD等，於操作控制器88依據使用者等指定之晶圓W之處理方法、亦即處理程式，CPU對各MC傳送控制信號而控制第1製程部11、第2製程部12及裝載單元13之動作。
開關閥93依據EC89之控制信號切換作為EC89之連接對象的MC。
MC90、91、92為分別控制第1製程部11、第2製程部12及裝載單元13之動作的副控制部。各MC係藉由DIST(Distribution)板96介由GHOST網路95分別連接於各I/O(輸出入)模組97、98、99。GHOST網路95為，MC具有之MC板搭載之稱為GHOST(General High-Speed Optimum Scalable Transceiver)的LSI實現之網路。於GHOST網路95最大可連接31個I/O模組，於GHOST網路95，MC相當於主控制器，I/O模組相當於副控制器。
I/O模組98，係由連接於第2製程部12之各構成要素(以下稱終端裝置)的多數I/O部100構成，進行對各終端裝置之控制信號及來自個終端裝置之輸出信號之傳送。於I/O模組98，在I/O部100連接之終端裝置，相當於例如第2製程單元34之氨氣體供給管57之MFC、氟化氫氣體供給管58之MFC、壓力計59及APC閥42、第3製程單元36之氣體供給管65之MFC、壓力計66、APC閥69、緩衝臂52及平台加熱器51、第2真空隔絕單元 49之氮氣體供給管71之MFC、壓力計72及第2搬送臂37，以及單元驅動用乾空氣供給系77之第1磁控閥80及第2磁控閥81等。
又，I/O模組97、99，係和I/O模組98具有同樣構成，第1製程部11對應之MC90及I/O模組97之連接關係，以及裝載單元13對應之MC92及I/O模組99之連接關係，亦和上述MC91及I/O模組98之連接關係具有同樣構成，因此省略彼等之說明。
又，於各GHOST網路95，亦連接I/O部100之數位信號、類比信號及序列信號之輸出入控制用的I/O埠(未圖示)。
於基板處理裝置10，對晶圓W施予COR處理時，依據COR處理之處理程式使EC89之CPU介由開關閥93、MC91、GHOST網路95及I/O模組98之I/O部100，對所要之終端裝置傳送控制信號，依此而於第2製程單元34執行COR處理。
具體言之為，CPU，藉由對氨氣體供給管57之MFC及氟化氫氣體供給管58之MFC傳送控制信號，將腔室38之氨氣體與氟化氫氣體之體積流量比調整為所要值，藉由對TMP41及APC閥42傳送控制信號，將腔室38內之壓力調整為所要值。又，此時，壓力計59以腔室38內之壓力值作為輸出信號傳送至EC89之CPU，該CPU依據傳送之腔室38內之壓力值，決定氨氣體供給管57之MFC、氟化氫氣體供給管58之MFC、APC閥42或TMP41之控制參數。
又，對晶圓W施予PHT處理時，依據PHT處理之處理程式使EC89之CPU對所要之終端裝置傳送控制信號，依此而於第3製程單元36執行PHT處理。
具體言之為，CPU，藉由對氮氣體供給管65之MFC及APC閥69傳送控制信號，而將腔室50內之壓力調整為所要值，藉由對平台加熱器51傳送控制信號，將晶圓W之溫度調整為所要溫度。又，此時，壓力計66以腔室50內之壓力值作為輸出信號傳送至EC89之CPU，該CPU依據傳送之腔室50內之壓力值，決定APC閥69或氮氣體供給管65之MFC之控制參數。
於圖5之系統控制器，多數終端裝置並無直接連接於EC89，而是使該多數終端裝置連接之I/O部100模組化構成I/O模組，該I/O模組介由MC及開關閥93連接於EC89，因此可簡化通信系統。
EC89之CPU傳送之信號包含：連接於所要終端裝置的I/O部100之位址，及包含該I/O部100的I/O模組之位址，因此，藉由開關閥93參照控制信號中之I/O模組之位址，MC之GHOST參照控制信號中之I/O部100之位址，開關閥93或MC可以不必對CPU進行控制信號傳送對象之詢問，依此則，可實現控制信號之圓滑之傳送。
但是，如上述說明，因CMP而呈露出之絕緣膜表面上會產生削去殘渣等，特別是使用含碳之低介電率層間絕緣膜作為絕緣膜時，於該低介電率層間絕緣膜之表面將形成具有近似SiO2 特性的表面損傷層(以下稱「疑似SiO2 層」)。於此，為使低介電率層間絕緣膜不受CMP之壓壞而須具有特定之機械強度，具體言之為，須具有4GPa以上之楊氏(Young)係數。彼等絕緣膜表面上之疑似SiO2 層及削去殘渣等，成為由晶圓W所製造之電子裝置產生各種不良之主要原因，而需要除去。又，該疑似SiO2 層亦稱為「變質層」或「犧牲層」。
本實施形態之基板之處理方法，係對應於此，可對具備絕緣膜之晶圓W施予COR處理及PHT處理，該絕緣膜為經由CMP而產生表面上之削去殘渣等、或形成有疑似SiO2 層的絕緣膜。
COR處理為，使被處理體之氧化膜與氣體分子進行化學反應產生生成物的處理，PHT處理為，對已施予COR處理的被處理體進行加熱，使COR處理之化學反應而產生於被處理體之生成物氣化、熱氧化(Thermal Oxidation)而由被處理體除去的處理。如上述說明，COR處理及PHT處理，特別是COR處理為，不使用電漿、且不使用水成份而除去被處理體之氧化膜的處理，相當於無電漿蝕刻處理及乾清洗處理(乾燥洗淨處理)。
本實施形態之基板之處理方法中，使用氨氣體及氟化氫氣體作為氣體。其中，氟化氫氣體促進疑似SiO2 層之腐蝕，氨氣體可依據必要而限制氧化膜與氟化氫氣體間之反應，最終合成停止用之反應副生成物(By－product)。具體言之為，在COR處理及PHT處理利用以下之化學反應：(COR處理)SiO2 ＋4HF → SiF4 ＋2H2 O↑ SiF4 ＋2NH3 ＋2HF → (NH4 )2 SiF6 (PHT處理)(NH4 )2 SiF6 → SiF4 ↑＋2NH3 ↑＋2HF↑
本發明人確認利用上述化學反應的COR處理及PHT處理具有以下特性。又，於PHT處理會產生少許量之N2 及H2 。
(1)熱氧化膜之選擇比(除去速度)高具體言之為，COR處理及PHT處理，其之熱氧化膜之選擇比高，但矽之選擇比低。因此，可有效除去熱氧化膜之SiO2 膜構成之絕緣膜之上層、或和SiO2 膜具有同樣性質的疑似SiO2 層。
(2)被除去氧化膜後的低介電率層間絕緣膜之表面中的自然氧化膜之成長速度慢。
具體言之為，在以溼蝕刻除去上層後的絕緣膜之表面，厚度3之自然氧化膜之成長時間為10分鐘，相對於此，在以COR處理及PHT處理除去上層後的絕緣膜表面，厚度3之自然氧化膜之成長時間為2小時以上。因此，於電子裝置之製程中不會產生不必要之氧化膜，可提升電子裝置之信賴性。
(3)在乾環境中進行反應具體言之為，於COR處理之反應不使用水，另外，COR處理產生之水亦被PHT處理予以氣化，在被除去上層後的絕緣膜表面不會配置OH基。因此，絕緣膜表面不會成為親水性，亦即該表面不會吸溼，因而可防止電子裝置之配線信賴性之降低。
(4)生成物之產生量經過特定時間即達飽和。
具體言之為，經過特定時間之後，即使絕緣層繼續暴露於氨氣體與氟化氫氣體之混合氣體中，生成物之產生量亦不會增加。另外，生成物之產生量依據混合氣體之壓力、體積流量比等之混合氣體之參數被決定。因此，絕緣膜之除去量控制變為容易進行。
(5)微粒之產生極少具體言之為，於第2製程單元34及第3製程單元36，即使執行2000片晶圓W之絕緣膜之上層之除去時，亦幾乎未發生微粒附著於腔室38或腔室50之內壁等現象。因此，於電子裝置不會發生微粒引起之配線短路，可提升電子裝置之信賴性。
圖6為本實施形態之基板之處理方法之工程圖。
於圖6，首先，使晶圓W收容於第2製程單元34之腔室38，該晶圓W為具備：CMP引起之削去殘渣101(圖6(A))、反應生成物102(圖6(B))或殘渣(未圖示)被形成於表面上的由SiO2 形成之絕緣膜104，或疑似SiO2 層103被形成於表面上的由SiOCH形成之絕緣膜104a(圖6(C))者。調整該腔室38內之壓力為特定壓力，於腔室38內導入氨氣體、氟化氫氣體及稀釋氣體之Ar氣體，將腔室38內設為彼等構成之混合氣體環境，使絕緣膜104、絕緣膜104a於特定壓力下暴露於混合氣體(絕緣膜暴露步驟)(圖6(A)、(B)、(C))。依此則，產生由形成絕緣膜104之SiO2 或疑似SiO2 層103、氨氣體及氟化氫氣體構成之具有錯合構造的生成物，而使絕緣膜104之上層或疑似SiO2 層103變質為生成物構成之生成物層105。
之後，使形成有生成物層105之晶圓W載置於第3製程單元36之腔室50內之平台加熱器51上，調整該腔室50內之壓力為特定壓力，於腔室50內導入氮氣體使產生黏性流，藉由平台加熱器51加熱至特定溫度晶圓W(絕緣膜加熱步驟)。依此則，熱使生成物層105之錯合構造分解，生成物105分離氣化為四氟化矽(SiF4 )、氨、氮、氟化氫。氣化後之彼等分子被捲入黏性流藉由第3製程單元排氣系67由腔室50排出。依此則，絕緣膜104之上層被除去，絕緣膜104之表面上之削去殘渣101、反應生成物102及殘渣被除去，或疑似SiO2 層103被除去(圖6(D))。
於第2製程單元34，氟化氫氣體容易和水分反應，因此較好是設定腔室38之氨氣體之體積多於氟化氫氣體之體積。又，腔室38中之水分子儘可能除去較好。具體言之為，較好是腔室38內之混合氣體中氟化氫氣體對氨氣體之體積流量(SCCM)比為1~1/2，又，較好是腔室38內之特定壓力為6.7×10－ 2 ~4.0Pa(0.5~30mTorr)。依此則，腔室38內之混合氣體之流量比穩定，可助長生成物之產生。
又，腔室38內之特定壓力為6.7×10－ 2 ~4.0Pa(0.5~30mTorr)時，可使生成物之產生量於特定時間經過後達飽和，依此則，可確實控制蝕刻深度(self limited)。例如腔室38內之特定壓力為1.3Pa(10mTorr)時，蝕刻進行於COR處理開始約經過3分鐘後停止。此時之蝕刻深度約15nm，又，腔室38內之特定壓力2.7Pa(20mTorr)時，蝕刻進行於COR處理開始約經過3分鐘後停止。此時之蝕刻深度約24nm。
又，反應物之反應會於常溫附近被促進，因此載置晶圓W之ESC39較好是藉由內藏之調溫機構(未圖示)設定其溫度為25℃。另外，溫度越高腔室38內產生之副生成物越不容易附著，因此較好是藉由埋設於側壁之加熱器(未圖示)設定腔室38內之內壁溫度為50℃。
於第3製程單元36，反應物為包含配位結合之錯合物(Complex compound)，錯合構造之結合力弱，於較低溫亦能促進熱分解，因而晶圓W之特定溫度較好是80~200℃，對晶圓W施予PHT處理之時間較好是60~180秒。又，欲於腔室50產生黏性流時，較好是不要提升腔室50內之真空度，另外需要一定流量之氣體流。因此，較好是腔室50內之特定壓力為6.7×10~1.3×102 Pa(500mTorr~1Torr),較好是氮氣體之流量為500~3000SCCM。依此則，可於腔室50內確實產生黏性流，可確實除去生成物之熱分解產生之氣體分子。
又，較好是對晶圓W施予COR處理前，測定絕緣膜104、絕緣膜104a之表面形狀、例如測定膜厚或配線溝或閘極等之形狀之CD值，依測定之表面形狀，EC89之CPU將依據絕緣膜之表面形狀、與和絕緣膜之上層之除去量或疑似SiO2 層之除去量關連之處理條件參數的特定關係，而決定COR處理或PHT處理之處理條件參數之值(生成物產生條件決定步驟)。依此則，絕緣膜104之上層之除去量控制，換言之、絕緣膜104之表面上之削去殘渣101、反應生成物102及殘渣之除去量控制、或者疑似SiO2 層103之除去量控制可以正確進行，可提升基板表面處理之效率。另外，藉由除去絕緣膜104，而消除因CMP而產生之局部之絕緣膜104之腐蝕時，可以正確進行絕緣膜104之除去量之控制，可以正確進行絕緣膜104之再平坦化。
上述特定關係，係於處理多數晶圓W之批次初期，依據第1 IMS17所測定施予COR處理及PHT處理前後之絕緣膜104、絕緣膜104a之表面形狀之差、亦即依據COR處理及PHT處理引起之絕緣膜104上層之除去量或疑似SiO2 層103之除去量，與該時之COR處理及PHT處理之處理條件參數而被設定。處理條件參數例如為氟化氫氣體對氨氣體之體積流量比或腔室38內之特定壓力、平台加熱器51載置之晶圓W之加熱溫度等。如此設定之特定關係被儲存於EC89之HDD等，在批次之初期以後之晶圓W之處理如上述被參照。
又，依據對晶圓W施予COR處理及PHT處理前後之絕緣膜104、104a之表面形狀之差，決定是否再度對該晶圓W施予COR處理及PHT處理亦可。另外，再度對該晶圓W施予COR處理及PHT處理時，EC89之CPU，依據對該晶圓W施予COR處理及PHT處理後之絕緣膜104、104a之表面形狀，依上述特定關係決定COR處理及PHT處理之處理條件參數亦可。依此則，可以正確進行絕緣膜104、104a之除去量之控制，可以正確進行絕緣膜104、104a之再平坦化。
依本實施形態之基板之處理方法，晶圓W係於特定壓力下暴露於氨氣體、氟化氫氣體及Ar氣體所構成之混合氣體環境下，該晶圓W為具備：削去殘渣101、反應生成物102及殘渣被形成於表面上的絕緣膜104，或疑似SiO2 層103被形成於表面上的絕緣膜104a者，使暴露於混合氣體環境下之晶圓W於特定溫度被加熱。依此則，由形成絕緣膜104之SiO2 或疑似SiO2 層103、氨氣體及氟化氫氣體產生具有錯合構造的生成物，藉由熱使產生之該生成物之錯合構造分解，生成物分離氣化為四氟化矽(SiF4 )、氨、氟化氫。藉由該生成物之氣化，可除去絕緣膜104之上層、除去絕緣膜104之表面上之削去殘渣101、反應生成物102及殘渣、或除去疑似SiO2 層103。此時，生成物之產生量於特定時間經過後達飽和，生成物之產生量可由混合氣體之參數控制。因此，絕緣膜104之表面上之削去殘渣101、反應生成物102及殘渣之除去量控制、或疑似SiO2 層103之除去量控制容易進行。
又，依本實施形態之基板之處理方法，晶圓W被施予無電漿蝕刻處理，削去殘渣101、反應生成物102、殘渣、及疑似SiO2 層103被除去之故，在由晶圓W製造之電子裝置，電荷不致於蓄積於閘極，可防止閘極氧化膜之劣化或破壞，能量粒子不會照射於電子裝置，可防止半導體之結晶缺陷之發生。另外，電漿引起之無預期之化學反應不會發生，可防止雜質之產生。依此則，可防止腔室38或腔室50內之污染。
又，依本實施形態之基板之處理方法，晶圓W被施予乾清洗處理、削去殘渣101、反應生成物102、殘渣、及疑似SiO2 層103被除去之故，不僅可防止晶圓W之表面粗糙度之發生，亦可抑制晶圓W表面之物性變化，可確實防止由晶圓W製造之電子裝置之配線信賴性降低。
以下說明本發明實施形態之化學機械研磨後洗淨方法。
於本實施形態之化學機械研磨後洗淨方法，亦使用上述COR處理及PHT處理，除去絕緣膜表面上之疑似SiO2 層及削去殘渣等。又，COR處理及PHT處理係於基板處理裝置10之第2製程部12被執行。
圖7為本發明實施形態之化學機械研磨後洗淨方法之工程圖。
於圖7，首先，於晶圓W表面，在藉由熱氧化形成之SiO2 所構成絕緣膜106，藉由RIE處理等形成配線溝107，於絕緣膜106上藉由PVD法或CVD法沈積導電材料之多晶矽，形成導電膜108(圖7(A))。
之後，藉由CMP研磨導電膜108使絕緣膜106露出而形成配線109。此時，於露出之絕緣膜106之表面上，形成CMP引起之削去殘渣110、反應生成物111及殘渣(未圖示)(圖7(B))。
之後，將具備絕緣膜106之晶圓W搬入乾燥爐(未圖示)乾燥絕緣膜106之表面，絕緣膜106為表面存在有削去殘渣110、反應生成物111及殘渣者，使具有表面乾燥過之絕緣膜106的晶圓W收容於第2製程單元34之腔室38，調整腔室38內之壓力為特定壓力，於腔室38內導入氨氣體、氟化氫氣體及Ar氣體，設定腔室38內為彼等構成之混合氣體環境，使絕緣膜106於特定壓力下暴露於混合氣體環境(絕緣膜暴露步驟)。依此則，產生由形成絕緣膜106之SiO2 、氨氣體及氟化氫氣體構成之具有錯合構造的生成物，使絕緣膜106上層變質為生成物所構成之生成物層112(圖7(C))。
之後，使產生有生成物層112之晶圓W載置於第3製程單元36之腔室50內之平台加熱器51上，調整腔室50內之壓力為特定壓力，於腔室50內導入氮氣體產生黏性流，藉由平台加熱器51使晶圓W加熱至特定溫度(絕緣膜加熱步驟)。此時，藉由熱分解生成物層112之生成物之錯合構造，生成物分離氣化為四氟化矽、氨、氮、氟化氫(圖7(D))。依此則，氣化後之彼等分子被捲入黏性流藉由第3製程單元排氣系67而由腔室50排出。依此則，絕緣膜106之上層被除去，絕緣膜106之表面上的削去殘渣110、反應生成物111及殘渣，連同絕緣膜106之上層被除去(圖7(E))。
依本實施形態之化學機械研磨後洗淨方法，具備絕緣膜106之晶圓W，係於特定壓力下暴露於氨氣體、氟化氫氣體及Ar氣體構成之混合氣體環境下，該絕緣膜106為表面上具備CMP引起之削去殘渣110、反應生成物111及殘渣者，暴露於該混合氣體環境下之晶圓W於特定溫度被加熱。依此則，產生由形成絕緣膜106之SiO2 、氨氣體及氟化氫氣體構成之具有錯合構造的生成物，熱使該產生之生成物之錯合構造分解，生成物分離氣化為四氟化矽、氨、氟化氫。藉由該生成物之氣化，可除去絕緣膜106之上層，除去絕緣膜106之表面上的削去殘渣110、反應生成物111及殘渣。此時，生成物之產生量可由混合氣體之參數控制。因此，絕緣膜106之表面上的削去殘渣110、反應生成物111及殘渣之除去量控制容易進行。
又，依本實施形態之化學機械研磨後洗淨方法，於露出之絕緣膜106暴露於上述混合氣體環境之前，露出之絕緣膜106之表面被乾燥。上述生成物之產生於乾燥環境下被促進。因此，可促進削去殘渣110、反應生成物111及殘渣之除去。
又，上述本實施形態之化學機械研磨後洗淨方法中，以除去絕緣膜表面上之削去殘渣等予以說明，但是使用SiOCH構成之低介電率層間絕緣膜作為絕緣膜時，CMP引起而形成於低介電率層間絕緣膜表面的疑似SiO2 層，亦可藉由使該疑似SiO2 層暴露於上述混合氣體環境、變質為生成物層，再藉由熱氣化該生成物層而予以除去。
以下說明本發明實施形態之電子裝置之製造方法。
於本實施形態之電子裝置之製造方法中，亦使用上述COR處理及PHT處理，除去低介電率層間絕緣膜表面上之疑似SiO2 層及削去殘渣等。又，COR處理及PHT處理係於基板處理裝置10之第2製程部12被執行。
圖8為本發明實施形態之電子裝置之製造方法之工程圖。
於圖8，首先，於晶圓W表面，在藉由熱氧化形成之SiO2 所構成絕緣膜113(第1絕緣膜)，藉由RIE等形成配線溝，於絕緣膜113上形成Al或鋁合金(第1導電性材料)構成之導電膜(未圖示)，再藉由回蝕刻等之平坦化處理研磨該導電膜使絕緣膜113露出。依此而於絕緣膜113形成配線114(配線形成步驟)(圖8(A))。
之後，藉由CVD法於絕緣膜113上以覆蓋配線114形式形成SiOCH構成之低介電率層間絕緣膜115(第2絕緣膜)(第2絕緣膜形成步驟)，再藉由微影成像工程形成具有開口部124以使配線114正上方對應之低介電率層間絕緣膜115之一部分暴露的圖案之光阻層125(光阻層形成步驟)(圖8(B))。
之後，以該形成之光阻層125為遮罩，藉由RIE處理對低介電率層間絕緣膜115施予蝕刻，於低介電率層間絕緣膜115加工成形到達配線114之通孔(via-hole，連接孔)118(電漿加工成形步驟)(圖8(C))。此時，通孔118之表面被RIE處理引起之碳濃度減低之損傷層119(表面損傷層)覆蓋。
之後，使晶圓W收容於第2製程單元34之腔室38，使通孔118之表面於特定壓力下暴露於氨氣體、氟化氫氣體及Ar氣體構成之混合氣體環境(連接孔表面暴露步驟)，之後，使暴露於混合氣體環境下之晶圓W載置於第3製程單元36之腔室50內之平台加熱器51上，使通孔118之表面加熱至特定溫度(連接孔表面加熱步驟)。依此則，損傷層119變質為生成物層，藉由熱氣化該生成物層可除去覆蓋通孔118之表面的損傷層119。之後，由第3製程單元36取出晶圓W，藉由去灰處理等除去光阻層125(去灰步驟)(圖8(D))。
之後，在包含損傷層119被除去後之通孔118之表面範圍內，使低介電率層間絕緣膜115之表面以氮化矽(SiN)或碳化矽(SiC)構成之導電性障壁膜120施予塗膜(連接孔塗膜步驟)(圖8(E))，於經由導電性障壁膜120施予塗膜的低介電率層間絕緣膜115上，藉由CVD法或PVD法沈積銅(第2導電性材料)形成銅構成之導電膜121之同時，於通孔118填充銅(連接孔填充步驟)(圖8(F))。
之後，以CMP研磨導電膜121及導電性障壁膜120使低介電率層間絕緣膜115露出(導電膜研磨步驟)，依此形成填充構件(via－fill)122。此時，於露出之低介電率層間絕緣膜115之表面形成CMP引起的疑似SiO2 層124，於該疑似SiO2 層124上形成CMP引起的削去殘渣116、反應生成物117及殘渣(未圖示)(圖8(G))。
之後，使具備低介電率層間絕緣膜115之晶圓W收容於第2製程單元34之腔室38，低介電率層間絕緣膜115為表面存在有削去殘渣116、反應生成物117、殘渣及疑似SiO2 層124者，調整腔室38內之壓力為特定壓力，於腔室38內導入氨氣體、氟化氫氣體及Ar氣體，設定腔室38內為彼等構成之混合氣體環境，使低介電率層間絕緣膜115於特定壓力下暴露於混合氣體環境(第2絕緣膜暴露步驟)。依此則，產生由疑似SiO2 層、氨氣體及氟化氫氣體構成之具有錯合構造的生成物，使疑似SiO2 層124變質為生成物所構成之生成物層123(圖8(H))。
之後，使產生有生成物層123之晶圓W載置於第3製程單元36之腔室50內之平台加熱器51上，調整腔室50內之壓力為特定壓力，於腔室50內導入氮氣體產生黏性流，藉由平台加熱器51使晶圓W加熱至特定溫度(絕緣膜加熱步驟)。此時，藉由熱分解生成物層123之生成物之錯合構造，生成物分離氣化為四氟化矽、氨、氟化氫(圖8(I))。依此則，氣化後之彼等分子被捲入黏性流藉由第3製程單元排氣系67而由腔室50排出。依此則，疑似SiO2 層124被除去，疑似SiO2 層124上的削去殘渣116、反應生成物117及殘渣被除去(圖8(J))。
依本實施形態之電子裝置之製造方法，具備低介電率層間絕緣膜115之晶圓W，係於特定壓力下暴露於氨氣體、氟化氫氣體及Ar氣體構成之混合氣體環境下，該低介電率層間絕緣膜115為表面上具備CMP引起之削去殘渣116、反應生成物117、殘渣及疑似SiO2 層124者，暴露於該混合氣體環境下之晶圓W於特定溫度被加熱。依此則，由疑似SiO2 層、氨氣體及氟化氫氣體產生具有錯合構造的生成物，熱使該產生之生成物之錯合構造分解，生成物分離氣化為四氟化矽、氨、氟化氫。藉由該生成物之氣化，可除去疑似SiO2 層124，可除去疑似SiO2 層124上的削去殘渣116、反應生成物117及殘渣。此時，生成物之產生量可由混合氣體之參數控制。因此，疑似SiO2 層124之除去量之控制，及疑似SiO2 層124上的削去殘渣116、反應生成物117及殘渣之除去量之控制容易進行。
依本實施形態之電子裝置之製造方法，於低介電率層間絕緣膜115被加工成形的通孔118之表面，係於特定壓力下暴露於包含氨與氟化氫之混合氣體環境下，藉由該通孔118表面之生成物之產生及該生成物之加熱、氣化，可以除去RIE處理引起的通孔118之損傷層119，可防止損傷層119引起的配線延遲之發生。
另外，依本實施形態之電子裝置之製造方法，加熱至特定溫度、被除去損傷層119後的通孔118之表面，被以導電性障壁膜120施予塗膜，可防止通孔118之表面、與填充於該通孔118之銅之間的接觸，依此則，可防止銅對低介電率層間絕緣膜115之擴散。
又，於上述圖8之電子裝置之製造方法，在對通孔118之銅填充之前先除去光阻層125，但是該光阻層125亦可於對通孔118之銅填充之後予以除去，例如，藉由CMP研磨導電膜121及導電性障壁膜120時，藉由該CMP同時研磨亦可，依此則，可提升作業效率。
又，於上述本實施形態之化學機械研磨後洗淨方法或電子裝置之製造方法中，較好是在除去絕緣膜之上層或疑似SiO2 層之前，將晶圓W搬入第1 IMS17，測定絕緣膜之表面形狀、依該測定之表面形狀，EC89之CPU將依據絕緣膜之表面形狀、與和絕緣膜之上層之除去量或疑似SiO2 層之除去量關連之處理條件參數的特定關係，而決定氟化氫氣體對氨氣體之體積流量比或腔室38內之特定壓力、平台加熱器51載置之晶圓W之加熱溫度等之目標值。依此則，絕緣膜之上層之除去量控制，換言之絕緣膜之表面上之削去殘渣等之除去量控制、或者疑似SiO2 層之除去量控制可以正確進行，可提升電子裝置之製造效率。另外，藉由除去絕緣膜，而消除因CMP而產生之局部之絕緣膜之腐蝕時，可以正確進行絕緣膜之除去量之控制，可以正確進行絕緣膜之再平坦化。
又，依據絕緣膜之上層等之除去前後的絕緣膜之表面形狀之差，決定是否再度進行絕緣膜之上層等之除去亦可。另外，再度進行絕緣膜之上層等之除去時，EC89之CPU，可依據絕緣膜之上層等之除去後的絕緣膜之表面形狀，依上述特定關係決定氟化氫氣體對氨氣體之體積流量比，或決定再度之CMP之研磨亦可。依此則，可以正確進行再度之絕緣膜上層等之除去量之控制，可以正確進行絕緣膜之上層等之再平坦化。
上述本實施形態之基板之處理方法適用之基板處理裝置，不限定於圖1所示具備2個互相平行配置的製程部之並列式基板處理裝置，如圖9、10所示對晶圓W施予特定處理的真空處理室之多數製程單元以放射形狀配置之基板處理裝置亦可以適用。
圖9為本實施形態之基板處理方法適用的基板處理裝置之第1變形例概略構成之平面圖。於圖9，和圖1之基板處理裝置10具有相同構成要素者附加同一符號而省略說明。
於圖9，基板處理裝置137具備：具備：平面呈六角形的傳送單元138，於該傳送單元138周圍呈放射狀配置的4個製程單元139~142，裝載單元13，及配置於傳送單元138與裝載單元13之間、連結傳送單元138與裝載單元13的2個真空隔絕單元143、144。
傳送單元138及各製程單元139~142之內部壓力維持於真空，傳送單元138及各製程單元139~142之間分別介 由真空柵閥145~148連接。
於基板處理裝置137，裝載單元13之內部壓力維持於大氣壓，傳送單元138之內部壓力維持於真空。因此，各真空隔絕單元143、144，係分別於和傳送單元138之連結部具備真空柵閥149、150之同時，在和裝載單元13之連結部具備大氣門柵閥151、152，構成為內部壓力可調整的真空預備搬送室。又，各真空隔絕單元143、144，具有具有晶圓載置台153、154，可暫時載置在裝載單元13與傳送單元138間被接受/傳送的晶圓W。
傳送單元138具有於其內部配置之伸縮及旋動自如的道叉支柱型(frog leg type)搬送臂155，該搬送臂155於各製程單元139~142或各真空隔絕單元143、144間搬送晶圓W。
各製程單元139~142具有載置被處理之晶圓W的載置台156~159。製程單元140具有和基板處理裝置10之第1製程單元25同樣之構成，製程單元141具有和第2製程單元34同樣之構成，製程單元142具有和第3製程單元36同樣之構成。因此，製程單元140對晶圓W施予RIE處理，製程單元141對晶圓W施予COR處理，製程單元142對晶圓W施予PHT處理。
於基板處理裝置137，將具備表面形成有削去殘渣等或疑似SiO2 層之絕緣膜的晶圓W，搬入製程單元141施予COR處理，再搬入製程單元142施予PHT處理，執行上述實施形態之基板之處理方法。
又，於基板處理裝置137，製程單元139為於晶圓W之表面形成絕緣膜等的形成裝置(CVD裝置)，且製程單元140為於晶圓W施予CMP處理的研磨裝置亦可。此情況下，搬送臂155依製程單元139~142之順序搬送晶圓W而對該晶圓W可連續施予薄膜形成處理、CMP處理、COR處理及PHT處理。依此則，可提升作業效率。又，於該連續處理之間，晶圓W未被搬出至裝載單元13，因而晶圓W不與大氣接觸，可防止於絕緣膜上產生氧化膜之同時，可防止微粒子附著於晶圓W表面，可提升由晶圓W製造之電子裝置之配線信賴性。
又，基板處理裝置137之各要素之動作，係藉由和基板處理裝置10之系統控制器同樣構成的系統控制器施予控制。
圖10為本實施形態之基板處理方法適用的基板處理裝置之第2變形例概略構成之平面圖。於圖10，和圖1之基板處理裝置10及圖10之基板處理裝置137具有相同構成要素者附加同一符號而省略說明。
於圖10，基板處理裝置160，相對於圖9之基板處理裝置137，追加2個製程單元161、162，對應地傳送單元163之形狀亦和基板處理裝置137之傳送單元138不同。追加之2個製程單元161、162，分別介由真空柵閥164、165連接於傳送單元163之同時，具有晶圓W之載置台166、167。
傳送單元163具備2個梯狀臂型之搬送臂構成的搬送臂單元168。該搬送臂單元168，係沿著配置於傳送單元163內的軌條169移動，於各製程單元139~142、161、162或各真空隔絕單元143、144之間搬送晶圓W。
於基板處理裝置160，和基板處理裝置137同樣，將具備表面形成有削去殘渣等或疑似SiO2 層之絕緣膜的晶圓W，搬入製程單元141施予COR處理，再搬入製程單元142施予PHT處理，而執行上述實施形態之基板之處理方法。
又，於基板處理裝置137，和基板處理裝置137同樣，製程單元139(或製程單元161)為於晶圓W之表面形成絕緣膜等的形成裝置(CVD裝置)，且製程單元140(或製程單元139)為於晶圓W施予CMP處理的研磨裝置亦可。此情況下，可提升作業效率，可提升由晶圓W製造之電子裝置之配線信賴性。
又，基板處理裝置160之各構成要素之動作，係藉由和基板處理裝置10之系統控制器同樣構成的系統控制器施予控制。
又，上述電子裝置，除所謂半導體裝置以外，亦包含強介電質、高介電質等絕緣性金屬氧化物、特別是具有鈣鈦礦型結晶構造之物質構成的薄膜之非揮發性或大容量記憶體元件。具有鈣鈦礦型結晶構造之物質有例如鈦酸鋯酸鉛(PZT)、鈦酸鋇鍶(BST)、及鈦酸鈮鍶鉍(SBT)等。
本發明之目的亦可經由以下達成：將實現上述本實施形態之機能的軟體程式碼之記錄用記憶媒體，供給至EC89，EC89之電腦(或CPU或MPU等)讀出記憶媒體儲存之程式碼予以執行。
此情況下，由記憶媒體讀出之程式碼本身實現上述本實施形態之機能，該程式碼及記憶該程式碼的記憶媒體則構成本發明。
又，供給程式碼的記憶媒體例如有軟碟(註冊商標)、硬碟、光磁碟、CD－ROM、CD－R、CD－RW、DVD－ROW、DVD－RAM、DVD－RM、DVD＋RM等光碟、磁帶、非揮發性記憶卡、ROM等。又，亦可由網路下載程式碼。
又，藉由執行電腦讀出之程式碼，不僅可實現上述本實施形態之機能，依據該程式碼之指示，於電腦上稼動之OS(操作系統)等進行實際之處理之一部分或全部，藉由該處理而實現本實施形態之機能的情況亦被包含。
又，由記憶媒體讀出之程式碼，被寫入插入於電腦的機能擴張板或電腦連接之機能擴張單元上具備的記憶體後，依據該程式碼之指示，該機能擴張由機能擴張板或擴張單元具備的CPU等進行實際之處理之一部分或全部，藉由該處理而實現本實施形態之機能的情況亦被包含。
上述程式碼之形態可為藉由物件碼(object code)、直譯器(interpreter)執行的程式碼、亦可由供給OS的script(命令稿)資料等之形態構成。
(發明之效果)
依申請專利範圍第1項之基板之處理方法及申請專利範圍第17項之程式，露出之絕緣膜於特定壓力下被暴露於含氨及氟化氫之混合氣體環境中，暴露於該混合氣體環境之絕緣膜於特定溫度被加熱。露出之絕緣膜於特定壓力下暴露於含氨及氟化氫之混合氣體環境時，將依據露出之絕緣膜與混合氣體而產生生成物，暴露於該混合氣體環境之絕緣膜加熱至特定溫度時，上述產生之生成物被加熱而氣化。藉由該生成物之氣化，可除去化學機械研磨而產生於絕緣膜表面上的表面損傷層及削去殘渣等。此時，生成物之產生量可依混合氣體之參數控制，因此，絕緣膜表面上之表面損傷層及削去殘渣等之除去量之控制容易進行。
依申請專利範圍第3項之基板之處理方法，對基板施予無電漿蝕刻處理，因此，由基板製造之電子裝置，其之閘極不會蓄積電荷，可防止閘極氧化膜之劣化或破壞，能量粒子不會照射至電子裝置(元件)，可防止半導體中植入損傷(結晶缺陷)之發生，另外，電漿引起之無預期之化學反應不會發生，可防止雜質之產生。依此則，可防止對基板施予處理的處理室之被污染。
依申請專利範圍第4項之基板之處理方法，對基板施予乾燥洗淨處理，不僅可防止表面粗糙度(roughness)之發生，亦可抑制基板表面之物性之變化，可確實防止配線信賴性之降低。
依申請專利範圍第5項之基板之處理方法，混合氣體中氟化氫對氨之體積流量比為1~1/2，上述特定壓力為6.7×10－ 2 ~4.0Pa，可助長生成物之產生，可確實除去絕緣膜表面上之表面損傷層及削去殘渣等。
依申請專利範圍第6項之基板之處理方法，特定溫度為80~200℃，可促進生成物之氣化，可確實除去絕緣膜表面上之表面損傷層及削去殘渣等。
依申請專利範圍第7項之基板之表面處理方法，露出之絕緣膜之形狀被測定，依該測定之形狀，混合氣體中氟化氫對氨之體積流量比、與特定壓力之其中至少之一被決定，因此絕緣膜表面上之表面損傷層及削去殘渣等之除去量控制可以正確進行，可提升基板之表面處理效率。另外，藉由絕緣膜之除去，於消除化學機械研磨而產生之局部腐蝕時，可以正確進行絕緣膜之除去量之控制，可正確進行平坦化。
依申請專利範圍第11項之化學機械研磨後洗淨方法及申請專利範圍第18項之程式，因化學機械研磨而露出之絕緣膜，於特定壓力下被暴露於含氨及氟化氫之混合氣體環境中，暴露於該混合氣體環境之絕緣膜於特定溫度被加熱。露出之絕緣膜於特定壓力下暴露於含氨及氟化氫之混合氣體環境時，將依據露出之絕緣膜與混合氣體而產生生成物，暴露於該混合氣體環境之絕緣膜加熱至特定溫度時，上述產生之生成物被加熱而氣化。藉由該生成物之氣化，可除去化學機械研磨而產生於絕緣膜表面上的表面損傷層及削去殘渣等。此時，生成物之產生量可依混合氣體之參數控制，因此，絕緣膜表面上之表面損傷層及削去殘渣等之除去量之控制容易進行。
依申請專利範圍第12項之化學機械研磨後洗淨方法，於露出之絕緣膜暴露於上述混合氣體環境之前，露出之絕緣膜表面被乾燥。上述生成物之產生於乾燥環境下被促進。因此，可促進絕緣膜表面上之表面損傷層及削去殘渣等之除去。
依申請專利範圍第13項之電子裝置之製造方法及申請專利範圍第19項之程式，因化學機械研磨而露出之第2絕緣膜，於特定壓力下被暴露於含氨及氟化氫之混合氣體環境中，暴露於該混合氣體環境之第2絕緣膜於特定溫度被加熱。露出之第2絕緣膜於特定壓力下暴露於含氨及氟化氫之混合氣體環境時，將依據露出之第2絕緣膜與混合氣體而產生生成物，暴露於該混合氣體環境之第2絕緣膜加熱至特定溫度時，上述產生之生成物被加熱而氣化。藉由該生成物之氣化，可除去化學機械研磨而產生於第2絕緣膜表面上的表面損傷層及削去殘渣等。此時，生成物之產生量可依混合氣體之參數控制，因此，第2絕緣膜表面上之表面損傷層及削去殘渣等之除去量之控制容易進行。
依申請專利範圍第14項之電子裝置之製造方法，使第2絕緣膜中被加工成形之連接孔表面，於特定壓力下暴露於含氨及氟化氫之混合氣體環境中，藉由連接孔表面之生成物之產生及該生成物之加熱引起的氣化，可除去電漿處理引起之連接孔之表面損傷層，可防止該表面損傷層引起的配線之發生。
依申請專利範圍第15項之電子裝置之製造方法，加熱至特定溫度之連接孔表面，被以導電性障壁施予塗膜，因此可防止被除去表面損傷層的連接孔表面、與填充於該連接孔之第2導電性材料間之接觸。依此則，可防止第2導電性材料對第2絕緣膜之擴散。
依申請專利範圍第14項之電子裝置之製造方法及申請專利範圍第20項之程式，因化學機械研磨而露出之第2絕緣膜，於特定壓力下被暴露於含氨及氟化氫之混合氣體環境中，暴露於該混合氣體環境之第2絕緣膜於特定溫度被加熱。露出之第2絕緣膜於特定壓力下暴露於含氨及氟化氫之混合氣體環境時，將依據露出之第2絕緣膜與混合氣體而產生生成物，暴露於該混合氣體環境之第2絕緣膜加熱至特定溫度時，上述產生之生成物被加熱而氣化。藉由該生成物之氣化，可除去化學機械研磨而產生於第2絕緣膜表面上的表面損傷層及削去殘渣等。此時，生成物之產生量可依混合氣體之參數控制，因此，第2絕緣膜表面上之表面損傷層及削去殘渣等之除去量之控制容易進行。又，除導電膜以外，亦可同時藉由化學機械研磨對光阻層施予研磨，可提升作業效率。
W．．．晶圓
10、137、160．．．基板處理裝置
11．．．第1製程部
12‧‧‧第2製程部
13‧‧‧裝載單元
17‧‧‧第1 IMS
18‧‧‧第2 IMS
25‧‧‧第1製程單元
34‧‧‧第2製程單元
36‧‧‧第3製程單元
37‧‧‧第2搬送臂
38、50、70‧‧‧腔室
39‧‧‧ESC
40‧‧‧噴氣頭
41‧‧‧TMP
42、69‧‧‧APC閥
45‧‧‧第1緩衝室
46‧‧‧第2緩衝室
47、48‧‧‧通氣孔
49‧‧‧第2真空隔絕單元
51‧‧‧平台加熱器
57‧‧‧氨氣體供給管
58‧‧‧氟化氫氣體供給管
59、66、72‧‧‧壓力計
61‧‧‧第2製程單元排氣系
65、71‧‧‧氮氣體供給管
67‧‧‧第3製程單元排氣系
73‧‧‧第2真空隔絕單元排氣系
74‧‧‧大氣連通管
89‧‧‧EC
90~92‧‧‧MC
93‧‧‧開關閥
95‧‧‧GHOST網路
97~99‧‧‧I/O模組
100‧‧‧I/O部
101、110、116‧‧‧削去殘渣
102、111、117‧‧‧反應生成物
103、124‧‧‧疑似SiO2 層
104、104a、106、113‧‧‧絕緣膜
105、112、123‧‧‧生成物層
107‧‧‧配線溝
108‧‧‧導電膜
109、114‧‧‧配線
115‧‧‧低介電率層間絕緣膜
118‧‧‧通孔
119‧‧‧損傷層
120‧‧‧導電性障壁膜
121‧‧‧導電膜
122‧‧‧填充構件
138、163‧‧‧傳送單元
139、140、141、142、161、162‧‧‧製程單元
170．．．LAN
171．．．PC
圖1為本發明實施形態之基板處理方法適用的基板處理裝置之概略構成之平面圖。
圖2為圖1之第2製程單元之斷面圖，圖2(A)為沿圖1之線II－II的斷面圖。圖2(B)為圖2(A)之A部分擴大圖。
圖3為圖1之第2製程部概略構成斜視圖。
圖4為圖3之第2載入．鎖定單元之單元驅動用乾空氣供給系之概略構成圖。
圖5為圖1之基板處理裝置之系統控制器之概略構成圖。
圖6為本實施形態之基板之處理方法之工程圖。
圖7為本發明實施形態之化學機械研磨後洗淨方法之工程圖。
圖8為本發明實施形態之電子裝置之製造方法之工程圖。
圖9為本實施形態之基板處理方法適用的基板處理裝置之第1變形例概略構成之平面圖。
圖10為本實施形態之基板處理方法適用的基板處理裝置之第2變形例概略構成之平面圖。
圖11為對晶圓施予CMP的研磨裝置之概略構成圖。
113．．．絕緣膜
114．．．配線
115．．．低介電率層間絕緣膜
116．．．削去殘渣
117．．．光阻層
118．．．通孔
119．．．損傷層
120．．．導電性障壁膜
121．．．導電膜
122．．．填充構件
123．．．低介電率層間絕緣膜
124．．．疑似SiO2 層
125．．．光阻層

Claims (20)

  1. 一種基板之處理方法，係具備藉由化學機械研磨而呈露出之絕緣膜的基板之處理方法，其特徵為具有：絕緣膜暴露步驟，使上述露出之絕緣膜於特定壓力下暴露於含氨及氟化氫之混合氣體環境中；及絕緣膜加熱步驟，使暴露於上述混合氣體環境之絕緣膜加熱至特定溫度。
  2. 如申請專利範圍第1項之基板之處理方法，其中上述露出之絕緣膜，係低介電率絕緣膜。
  3. 如申請專利範圍第1或2項之基板之處理方法，其中上述絕緣膜暴露步驟，係對上述基板施予無電漿蝕刻處理。
  4. 如申請專利範圍第1或2項之基板之處理方法，其中上述絕緣膜暴露步驟，係對上述基板施予乾燥洗淨處理。
  5. 如申請專利範圍第1或2項之基板之處理方法，其中：上述混合氣體中上述氟化氫對上述氨之體積流量比為1~1/2，上述特定壓力為6.7×10-2 ~4.0Pa。
  6. 如申請專利範圍第1或2項之基板之處理方法，其中：上述特定溫度為80~200℃。
  7. 如申請專利範圍第1或2項之基板之處理方法，其中：另具有：生成物產生條件決定步驟，用於測定上述露出之絕緣膜之形狀，依該測定之形狀決定上述混合氣體中上述氟化氫對上述氨之體積流量比與上述特定壓力之中至少之一。
  8. 如申請專利範圍第1或2項之基板之處理方法，其中：上述露出之絕緣膜，具有藉由上述化學機械研磨而產生的削去殘渣。
  9. 如申請專利範圍第1或2項之基板之處理方法，其中：上述露出之絕緣膜，具有於上述化學機械研磨使用之研磨劑而引起的反應生成物。
  10. 如申請專利範圍第1或2項之基板之處理方法，其中：上述絕緣膜，具有碳濃度減低之表面損傷層。
  11. 一種化學機械研磨後洗淨方法，係對基板表面形成之絕緣膜上所形成導電膜，藉由化學機械研磨施予研磨後，於上述基板被實施的化學機械研磨後洗淨方法，其特徵為具備：絕緣膜暴露步驟，使上述化學機械研磨而呈露出之上述絕緣膜，於特定壓力下暴露於含氨及氟化氫之混合氣體環境中；及絕緣膜加熱步驟，使暴露於上述混合氣體環境之上述絕緣膜加熱至特定溫度。
  12. 如申請專利範圍第11項之化學機械研磨後洗淨方法，其中 具有：絕緣膜乾燥步驟，於上述露出之上述絕緣膜暴露於上述混合氣體環境之前，使上述露出之絕緣膜表面乾燥。
  13. 一種電子裝置之製造方法，其特徵為具備：配線形成步驟，在半導體基板表面所形成第1絕緣膜上，形成由第1導電性材料構成之配線；第2絕緣膜形成步驟，於上述第1絕緣膜上，形成覆蓋上述配線的第2絕緣膜；光阻層形成步驟，於上述形成之第2絕緣膜上，形成特定圖案之光阻層；電漿加工形成步驟，使用該形成之光阻層，藉由電漿處理，於上述第2絕緣膜加工成形到達上述配線之連接孔；去灰步驟，除去上述光阻層；連接孔填充步驟，於上述第2絕緣膜上，形成由第2導電性材料構成之導電膜，於上述連接孔填充上述第2導電性材料；導電膜研磨步驟，使上述形成之導電膜藉由化學機械研磨施予研磨；第2絕緣膜暴露步驟，使上述化學機械研磨而呈露出之上述第2絕緣膜，於特定壓力下暴露於含氨及氟化氫之混合氣體環境中；及第2絕緣膜加熱步驟，使暴露於上述混合氣體環境之上述第2絕緣膜加熱至特定溫度。
  14. 如申請專利範圍第13項之電子裝置之製造方法，其中具有：連接孔表面暴露步驟，使上述加工成形之連接孔表面，於特定壓力下暴露於含氨及氟化氫之混合氣體環境中；及連接孔表面加熱步驟，使暴露於上述混合氣體環境之連接孔表面加熱至特定溫度。
  15. 如申請專利範圍第14項之電子裝置之製造方法，其中另具有：連接孔塗膜步驟，以導電性障壁，塗膜上述加熱至特定溫度之連接孔表面。
  16. 一種電子裝置之製造方法，其特徵為具備：配線形成步驟，在半導體基板表面所形成第1絕緣膜上，形成由第1導電性材料構成之配線；第2絕緣膜形成步驟，於上述第1絕緣膜上，形成覆蓋上述配線的第2絕緣膜；光阻層形成步驟，於上述形成之第2絕緣膜上，形成特定圖案之光阻層；電漿加工形成步驟，使用該形成之光阻層，藉由電漿處理，於上述第2絕緣膜加工成形到達上述配線之連接孔；連接孔填充步驟，於上述第2絕緣膜上，形成由第2導電性材料構成之導電膜，於上述連接孔填充上述第2導 電性材料；導電膜研磨步驟，使上述光阻層及上述形成之導電膜，藉由化學機械研磨施予研磨；第2絕緣膜暴露步驟，使上述化學機械研磨而呈露出之上述第2絕緣膜，於特定壓力下暴露於含氨及氟化氫之混合氣體環境中；及第2絕緣膜加熱步驟，使暴露於上述混合氣體環境之上述第2絕緣膜加熱至特定溫度。
  17. 一種程式，係使電腦執行：具備藉由化學機械研磨而呈露出之絕緣膜的基板之處理方法者，其特徵為具有：絕緣膜暴露模組，使上述露出之絕緣膜於特定壓力下暴露於含氨及氟化氫之混合氣體環境中；及絕緣膜加熱模組，使暴露於上述混合氣體環境之絕緣膜加熱至特定溫度。
  18. 一種程式，係使電腦執行：對基板表面形成之絕緣膜上所形成導電膜，藉由化學機械研磨施予研磨後，於上述基板被實施的化學機械研磨後洗淨方法者，其特徵為具備：絕緣膜暴露模組，使上述化學機械研磨而呈露出之上述絕緣膜，於特定壓力下暴露於含氨及氟化氫之混合氣體環境中；及絕緣膜加熱模組，使暴露於上述混合氣體環境之上述絕緣膜加熱至特定溫度。
  19. 一種程式，係使電腦執行電子裝置之製造方法者，具有：配線形成模組，在半導體基板表面所形成第1絕緣膜上，形成由第1導電性材料構成之配線；第2絕緣膜形成模組，於上述第1絕緣膜上，形成覆蓋上述配線的第2絕緣膜；光阻層形成模組，於上述形成之第2絕緣膜上，形成特定圖案之光阻層；電漿加工形成模組，使用該形成之光阻層，藉由電漿處理，於上述第2絕緣膜加工成形到達上述配線之連接孔；去灰模組，除去上述光阻層；連接孔填充模組，於上述第2絕緣膜上，形成由第2導電性材料構成之導電膜，於上述連接孔填充上述第2導電性材料；導電膜研磨模組，使上述形成之導電膜藉由化學機械研磨施予研磨；第2絕緣膜暴露模組，使藉由上述化學機械研磨而呈露出之上述第2絕緣膜，於特定壓力下暴露於含氨及氟化氫之混合氣體環境中；及第2絕緣膜加熱模組，使暴露於上述混合氣體環境之上述第2絕緣膜加熱至特定溫度。
  20. 一種程式，係使電腦執行電子裝置之製造方法者，具有： 配線形成模組，在半導體基板表面所形成第1絕緣膜上，形成由第1導電性材料構成之配線；第2絕緣膜形成模組，於上述第1絕緣膜上，形成覆蓋上述配線的第2絕緣膜；光阻層形成模組，於上述形成之第2絕緣膜上，形成特定圖案之光阻層；電漿加工形成模組，使用該形成之光阻層，藉由電漿處理，於上述第2絕緣膜加工成形到達上述配線之連接孔；連接孔填充模組，於上述第2絕緣膜上，形成由第2導電性材料構成之導電膜，於上述連接孔填充上述第2導電性材料；導電膜研磨模組，使上述光阻層及上述形成之導電膜，藉由化學機械研磨施予研磨；第2絕緣膜暴露模組，使藉由上述化學機械研磨而呈露出之上述第2絕緣膜，於特定壓力下暴露於含氨及氟化氫之混合氣體環境中；及第2絕緣膜加熱模組，使暴露於上述混合氣體環境之上述第2絕緣膜加熱至特定溫度。
TW095104741A 2005-02-14 2006-02-13 Substrate processing method, cleaning method after chemical mechanical polishing, the method and program for producing electronic device TWI385722B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005036717 2005-02-14
JP2005278841A JP4843285B2 (ja) 2005-02-14 2005-09-26 電子デバイスの製造方法及びプログラム

Publications (2)

Publication Number Publication Date
TW200723390A TW200723390A (en) 2007-06-16
TWI385722B true TWI385722B (zh) 2013-02-11

Family

ID=36128408

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095104741A TWI385722B (zh) 2005-02-14 2006-02-13 Substrate processing method, cleaning method after chemical mechanical polishing, the method and program for producing electronic device

Country Status (4)

Country Link
EP (1) EP1691409A1 (zh)
JP (1) JP4843285B2 (zh)
KR (1) KR100852520B1 (zh)
TW (1) TWI385722B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6587379B2 (ja) * 2014-09-01 2019-10-09 株式会社荏原製作所 研磨装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW558738B (en) * 2001-03-29 2003-10-21 Toshiba Corp Plasma processing
US20040147127A1 (en) * 2000-09-29 2004-07-29 Junji Noguchi Fabrication method of semiconductor integrated circuit device
US6790733B1 (en) * 2003-03-28 2004-09-14 International Business Machines Corporation Preserving TEOS hard mask using COR for raised source-drain including removable/disposable spacer
US20040248409A1 (en) * 2003-06-03 2004-12-09 Applied Materials, Inc. Selective metal encapsulation schemes
TWI302950B (en) * 2002-01-28 2008-11-11 Mitsubishi Chem Corp Cleaning solution and method of cleanimg board of semiconductor device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5685951A (en) * 1996-02-15 1997-11-11 Micron Technology, Inc. Methods and etchants for etching oxides of silicon with low selectivity in a vapor phase system
JP3111979B2 (ja) * 1998-05-20 2000-11-27 日本電気株式会社 ウエハの洗浄方法
US6541351B1 (en) * 2001-11-20 2003-04-01 International Business Machines Corporation Method for limiting divot formation in post shallow trench isolation processes
JP3749860B2 (ja) * 2001-12-04 2006-03-01 大日本スクリーン製造株式会社 ポリマー除去方法およびポリマー除去装置
JP2004134783A (ja) * 2002-09-19 2004-04-30 Sumitomo Chem Co Ltd 半導体基板用洗浄液および半導体デバイスの製造方法
US6656824B1 (en) * 2002-11-08 2003-12-02 International Business Machines Corporation Low resistance T-gate MOSFET device using a damascene gate process and an innovative oxide removal etch
US6858532B2 (en) * 2002-12-10 2005-02-22 International Business Machines Corporation Low defect pre-emitter and pre-base oxide etch for bipolar transistors and related tooling
US7877161B2 (en) * 2003-03-17 2011-01-25 Tokyo Electron Limited Method and system for performing a chemical oxide removal process
US6905941B2 (en) * 2003-06-02 2005-06-14 International Business Machines Corporation Structure and method to fabricate ultra-thin Si channel devices
JP4833512B2 (ja) * 2003-06-24 2011-12-07 東京エレクトロン株式会社 被処理体処理装置、被処理体処理方法及び被処理体搬送方法
KR100562315B1 (ko) * 2003-10-01 2006-03-17 동부아남반도체 주식회사 반도체소자의 플러그 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040147127A1 (en) * 2000-09-29 2004-07-29 Junji Noguchi Fabrication method of semiconductor integrated circuit device
TW558738B (en) * 2001-03-29 2003-10-21 Toshiba Corp Plasma processing
TWI302950B (en) * 2002-01-28 2008-11-11 Mitsubishi Chem Corp Cleaning solution and method of cleanimg board of semiconductor device
US6790733B1 (en) * 2003-03-28 2004-09-14 International Business Machines Corporation Preserving TEOS hard mask using COR for raised source-drain including removable/disposable spacer
US20040248409A1 (en) * 2003-06-03 2004-12-09 Applied Materials, Inc. Selective metal encapsulation schemes

Also Published As

Publication number Publication date
JP2006253633A (ja) 2006-09-21
JP4843285B2 (ja) 2011-12-21
KR20060018917A (ko) 2006-03-02
TW200723390A (en) 2007-06-16
EP1691409A1 (en) 2006-08-16
KR100852520B1 (ko) 2008-08-14

Similar Documents

Publication Publication Date Title
JP4860219B2 (ja) 基板の処理方法、電子デバイスの製造方法及びプログラム
US7510972B2 (en) Method of processing substrate, post-chemical mechanical polishing cleaning method, and method of and program for manufacturing electronic device
TWI389194B (zh) A substrate processing apparatus, a substrate processing method, and a memory medium
US20060196527A1 (en) Method of surface processing substrate, method of cleaning substrate, and programs for implementing the methods
US7402523B2 (en) Etching method
US7585686B2 (en) Method and apparatus for processing a wafer
TWI624860B (zh) 含氧之陶瓷硬遮罩及相關濕式清潔
US20050257890A1 (en) Method of cleaning an interior of a remote plasma generating tube and appartus and method for processing a substrate using the same
US20170194166A1 (en) Method and apparatus for anisotropic tungsten etching
US20060032833A1 (en) Encapsulation of post-etch halogenic residue
US20080286697A1 (en) Method and apparatus for processing a wafer
US20090191340A1 (en) Substrate processing method and system
US8956546B2 (en) Substrate processing method and substrate processing apparatus
JP2009010043A (ja) 基板処理方法，基板処理装置，記録媒体
TWI415177B (zh) A substrate processing method and a substrate processing apparatus
CN100395872C (zh) 基板表面的处理方法、基板的清洗方法及程序
KR100832164B1 (ko) 기판 표면 처리 방법, 기판 세정 방법 및 프로그램을기록한 기록 매체
KR101678266B1 (ko) 반도체 장치의 제조 방법 및 제조 장치
TWI756425B (zh) 蝕刻方法
TW200832555A (en) Substrate processing method and substrate processing system
US8206605B2 (en) Substrate processing method and substrate processing system
CN100449709C (zh) 基板处理方法、清洗方法、电子设备的制造方法和程序
TWI385722B (zh) Substrate processing method, cleaning method after chemical mechanical polishing, the method and program for producing electronic device
US7993540B2 (en) Substrate processing method and substrate processing apparatus
JP5069982B2 (ja) 半導体装置の製造方法および半導体装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees