TWI385773B - Lead frame carrier and method of manufacturing the same - Google Patents
Lead frame carrier and method of manufacturing the same Download PDFInfo
- Publication number
- TWI385773B TWI385773B TW097118798A TW97118798A TWI385773B TW I385773 B TWI385773 B TW I385773B TW 097118798 A TW097118798 A TW 097118798A TW 97118798 A TW97118798 A TW 97118798A TW I385773 B TWI385773 B TW I385773B
- Authority
- TW
- Taiwan
- Prior art keywords
- lead frame
- package
- pins
- lead
- carrier
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Description
本發明與應用於積體電路之導線架載片有關,特別是關於一種用以承載光電晶片並可抵抗撓曲現象之導線架載片及其製造方法。
在半導體封裝技術領域中,隨著晶片的積體電路聚積度增加及對於封裝體的體積減小的需求,使得晶片與其導線架組合後之體積也必須跟著縮小,以騰出空間容納更多晶片,並提升產能以創造最大效益。但是,在封裝體體積縮小後反而使發熱密度跟著不斷地提昇,而因熱效應所導致之導線架撓曲變形即成為晶片封裝製程中良率不佳的重大變數之一,所以如何降低前述撓曲變形情事並增進效能是封裝製程中相當重要的課題。
由於半導體封裝製程係將眾多不同材料之元件相互結合而成,如導線架載片及其引腳為銅合金表面鍍銀,半導體晶片為矽材質,引線採用抗酸鹼、導電性佳之金線,而封裝層為環氧樹脂,致使封裝體在完成封裝後內部仍存在複雜的機械應力。各元件在封裝製程中承受溫度負載後,因元件間熱膨脹係數的差異往往會導致導線架載片結構變形,而發生引腳不共面的問題,進而影響導線架與印刷電路的組裝而降低品質。整體上會造成下列問題:(1)晶片的裂痕;(2)封裝體的裂痕;(3)封裝體界面之間的脫層;(4)封裝體的翹曲等等的功能喪失。
在晶片封裝製程中,導線架載片的尺寸規格可決定承載晶片
的數量,所以為了增進導線架載片上單位面積晶片數以提高晶片封裝產能,業界常以增加導線架載片的長度來增多承載晶片的數量。在封裝製程中,會先將導線架載片置放於壓模機的封裝模具上,然後將預熱好的環氧樹脂投入封裝模具上之樹脂進料口,待環氧樹脂冷卻固化即可完成封裝體。但是,由於封裝體與導線架間熱膨脹係數的差異,使環氧樹脂於冷卻固化時會快速收縮而造成導線架載片撓曲變形。
對於光電晶片的封測製程來說,因為封裝體是在光電晶片安裝前先行封裝,而光電晶片又安裝在封裝體內部,所以預先成型的封裝體會在導線架載片一側預留一開槽,以供光電晶片安裝。在晶片安裝完成後,再利用蓋板覆蓋住開槽。可想而知,導線架兩側面上封裝體的體積與包覆導線架之接觸面積相差甚多,導致導線架兩側面所受到的熱應力差距相當大。所以,因封裝體冷卻後熱效應發生的撓曲現象在光電晶片所使用之導線架載片上尤其嚴重。
在結構無法給予各導線架有效伸縮空間下,受熱而撓曲變形的效應會於各導線架之間逐個累加,反應於導線架載片上並加大整個導線架載片撓曲變形,進而擠壓各導線架導致有浮動不穩固之現象。此外,前述撓曲現象極易使得導線架載片在封裝機台送料過程中被卡死於送料軌道內,直接導致封裝程序中斷,因而影響晶片封裝作業的進行。因此,藉由增加導線架載片來提高產能的方式反而無法達到預期之功效。相反地,若是縮短導線架載片長度,雖然能夠降低封裝受熱後撓曲變形的累加效應,但實際上
卻會增加導線架載片的裝填頻率,因而使得產能縮減。
就生產效益而言,導線架載片之單位面積上承載晶片數應越多越好,導線架載片長度隨之增加,但長度增加的同時會加大環氧樹脂冷卻固化過程中所帶來的撓曲變形,因而提高封裝製程難度及故障排除、待機檢修之頻率增高,同時一般封裝機台送料裝置所能容納的導線架載片也有長度上的限制。再者,就降低熱膨脹效應方面,縮短導線架載片長度雖可緩除撓曲變形的詬病,但是卻會使導線架載片上單位面積承載晶片數亦減少,而不及產能上的出貨量要求,另外也會另外衍生出產線上的封裝機台規格無法與縮短長度後的導線架載片的尺寸規格精確匹配,使良率遭致嚴重影響,且機台設備亦有故障之虞,而停機待修將使得生產效率相對降低。為了解決前述問題,當然亦可更換封裝製程的機台設備,作為縮短後之導線架載片尺寸在產線上有著較佳匹配的因應,但卻不符封裝廠的成本考量,實施作法上困難許多。
有鑒於先前技術中導線架載片之長度受限於熱效應而容易損壞及影響產能與品質等問題,本發明提供一種具抗撓曲變形之導線架載片及其製造方法,以避免導線架載片封裝後翹曲變形而損壞,進而增進品質與產能效益,並以承載單位面積最大晶片數促進產能提升。
根據本發明所揭露之導線架載片,其具有複數個導線架,其中各導線架具有複數個引腳並設有一封裝體,封裝體具有一容置室。導線架之各引腳一端於容置室中一起形成一承載區,承載區
用以供一晶片裝設。本發明中晶片實質上就是一種必須與外界接觸之晶片,如光電晶片。導線架之各引腳另一端向外延伸出封裝體,並分別與相鄰之導線架之引腳相連接。本發明導線架載片之特徵在於,二相連接之引腳間具有一凹陷之破壞部,其中破壞部用以防止封裝體形成時導線架載片產生撓曲變形。破壞部可於封裝體冷卻時吸收導線架的撓曲變形量,以避免熱效應使導線架載片變形,並防止導線架與晶片間的構裝遭到破壞。
另外,本發明所揭露之導線架載片之製造方法包含有下列步驟。首先,於基板上形成多個導線架,各導線架具有複數個引腳,各引腳分別與相鄰之導線架之引腳相連接。其次,以至少一刀具衝壓相連接之引腳,使引腳間形成凹陷之破壞部。再者,利用一模具形成一封裝體以局部包覆各導線架之引腳,並由破壞部防止導線架載片產生彎曲變形。最後,安裝晶片至導線架上。
本發明之功效在於,引腳間之破壞部可預先為封裝製程中導線架的撓曲變形量預留緩衝補償,以避免導線架因撓曲而導致功能喪失或品質下降,不僅可提升封裝過程之良率並降低封裝機台設備的維修率,也大幅減少除錯人力而有利於封裝廠投產與維持產線作業順暢,此外,一但克服撓曲之問題導線架載片就能增加長度,以維持最佳之單位面積晶片承載數量,進而增加產能效益。
以下在實施方式中詳細敘述本發明之詳細特徵以及優點,其內容足以使任何熟習相關技藝者了解本發明之技術內容並據以實施,且根據本說明書所揭露之內容、申請專利範圍及圖式,任何熟習相關技藝者可輕易地理解本發明前述之目的及優點。
以上之關於本發明內容之說明及以下之實施方式之說明係用以示範與解釋本發明之原理,並且提供本發明之專利申請範圍更進一步之解釋。
為使對本發明的目的、構造、特徵、及其功能有進一步的瞭解,茲配合實施例詳細說明如下,其中本發明所揭露之導線架載片可提供晶片承載的強度支撐以便在半導體封裝作業中進行構裝,並傳送晶片的電性訊號與外界溝通。
請參閱「第1圖」、「第7A圖」及「第11圖」所示,其中「第1圖」為本發明導線架載片封裝前之結構示意圖,「第7A圖」為本發明導線架載片封裝後之結構示意圖,「第11圖」為本發明導線架載片組裝完成之示意圖。
如「第1圖」所示,本發明所揭露之導線架載片20具有複數個導線架21,其中各導線架21具有複數個引腳24,且引腳24區分為兩組而排列於導線架21相對之兩側。導線架載片20之本體係可為由銅合金、披覆金屬或鎳鐵合金材質製成之一金屬薄片體,但是其材質並不以此為限。
如「第5圖」、「第7A圖」、「第9圖」及「第10圖」所示,各導線架21上封裝設置有一封裝體22,且封裝體22一側具有對外開放之容置室221。封裝體22之材質可為但不侷限於環氧樹脂,其中封裝體22只對導線架21之引腳24做局部包覆,使引腳24一部份位於封裝體22內而一部份位於封裝體22外,且位於容置室221中之引腳24可外露出封裝體22。導線架21之各引腳24
一端於容置室221中一起形成一承載區222,其中承載區222可用以承載一晶片23。晶片23安裝至承載區222後可設置複數個金屬材質之引線231(一般稱為打線),使晶片23與各引腳24形成電性連接。各導線架21之引腳24另一端則向外延伸出封裝體22外,以作為晶片23與外界(如電路板)電性連接之媒介。各引腳24分別排列於封裝體22之周圍(相對之兩側),而且各導線架21之引腳24分別與相鄰之導線架21之引腳24相連接。
請參閱「第3圖」、「第5圖」、「第6A圖」、「第6B圖」、「第7A圖」、「第7B圖」及「第7C圖」所示。在本發明中,導線架載片20之主要特徵在於任二相連接之引腳24間具有一破壞部241。破壞部241係由二刀具30上下相面對地衝壓引腳24而形成,其中刀具30之材質可為但不侷限於碳化物。破壞部241係為引腳24上相對凹陷處,可用以防止封裝體22形成時導線架21產生撓曲變形。
封裝體22為樹脂材質,導線架21為金屬材質(如銅合金),其中樹脂材質跟金屬材質的熱漲冷縮係數並不相同,導致封裝體22封裝至導線架21上的過程中兩者熱漲冷縮的程度都不同。此外,若以導線架21做為分界,在封裝體22封裝至導線架21上的過程中,封裝體22不具有容置室221的一側與具有容置室221的另一側於冷卻後會施加不同之熱應力給導線架21。破壞部241因結構強度較弱可於封裝體22冷卻時吸收導線架21產生的撓曲變形量,以克服材質間熱膨脹係數及導線架21兩端覆蓋程度不同的影響,進而避免熱效應使導線架21變形並防止封裝體22與引腳24
間的構裝遭到破壞。
破壞部241係以兩種方式抵銷封裝體22冷卻後產生之熱應力。當封裝體22形成並冷卻後,破壞部241可以被拉伸並斷裂,而呈不連續之態樣(如「第6A圖」與「第7B圖」所示),此為第一種抵銷方式。當封裝體22形成後,破壞部241可以被拉伸並頸縮,而呈連續之態樣(如「第6B圖」與「第7C圖」所示),此為第二種抵銷方式。
請參閱「第7A圖」、「第9圖」、「第10圖」、「第11圖」及「第12圖」所示。晶片23安裝於容置室221內部之承載區222,以設置於封裝體22中,並藉由引線231與引腳24達成電性連接。引線231與引腳24可塗布適量之接著劑(如樹脂),以固定並保護引線231。容置室221係由一蓋體25覆蓋住,其中蓋體25之材質可為但不侷限於環氧樹脂。在本發明中,晶片23實質上就是一種須與外界接觸之晶片,如光電晶片。蓋體25上具有一對應於晶片23設置位置開設之通孔251,使光線或其他接觸物質空氣能夠經由通孔251進入封裝體22內。
請參閱「第1圖」、「第2圖」、「第3圖」、「第4圖」、「第5圖」、「第7A圖」、「第9圖」及「第10圖」所示,為本發明導線架載片之製造方法,此方法係用以製造如「第11圖」與「第12圖」所示之導線架載片20,而導線架載片之製造方法包含有下列步驟。
首先,如「第1圖」所示,於一基板上形成多個導線架21,此基板係指未形成導線架21之金屬薄片體。所形成之各導線架
21具有多個引腳24,其中各導線架21之引腳24分別與相鄰之導線架21之引腳24相連接。其次,如「第2圖」、「第3圖」及「第4圖」所示,以二刀具30相面對地衝壓相連接之兩引腳24,使兩引腳24間形成凹陷之破壞部241。其中,刀具30衝壓引腳24的方式可以採用一次只衝壓一導線架21之所有引腳24,也可以採用一次同時衝壓複數個(全部或相間隔等等)導線架21之所有引腳24。再者,如「第5圖」及「第7A圖」所示,利用一模具31形成封裝體22以局部包覆導線架21之引腳24,並由破壞部241防止導線架21產生撓曲變形,以避免導線架載片20於封裝體22形成後整個彎曲變形。最後,如「第9圖」及「第10圖」所示,安裝晶片23至容置室221內之承載區222,並打線形成引線231與周邊之各引腳24形成電性連接。如此,便完成導線架載片20,只要將導線架21切割下即可得到晶片之封裝成品。
請參閱「第8圖」所示。在本發明導線架載片之製造方法中,也可以將刀具30衝壓引腳24與模具31形成封裝體22兩步驟同時進行,使破壞部241與封裝體22同時形成。其中,刀具30與模具31也可以整合在一起,可節省製造之手續與工時。如此,設於引腳24之破壞部241同樣能夠達到防止導線架21產生撓曲變形之效果,以避免導線架載片20於封裝體22形成後整個彎曲變形。
請參閱「第13圖」、「第14圖」及「第15圖」所示。在本發明導線架載片之製造方法中,也可以只利用單一個刀具30直接衝壓導線架21之引腳24一側,而引腳24相對於被衝壓表面的另一
側則以一支撐件32抵住,以防止引腳24受損。如此,設於引腳24之破壞部241同樣能夠達到防止導線架21產生撓曲變形之效果,以避免導線架載片20於封裝體22形成後整個彎曲變形。
本發明中引腳間之破壞部可預先為封裝製程中導線架的撓曲變形量預留緩衝補償,以避免導線架因撓曲而導致功能喪失或品質下降,不僅可提升封裝過程之良率並降低封裝機台設備的維修率,也大幅減少除錯人力而有利於封裝廠投產與維持產線作業順暢,此外,一但克服撓曲之問題導線架載片就能增加長度,以維持最佳之單位面積晶片承載數量,進而增加產能效益。
雖然本發明以前述之實施例揭露如上,然其並非用以限定本發明。在不脫離本發明之精神和範圍內,所為之更動與潤飾,均屬本發明之專利保護範圍。關於本發明所界定之保護範圍請參考所附之申請專利範圍。
20‧‧‧導線架載片
21‧‧‧導線架
22‧‧‧封裝體
221‧‧‧容置室
222‧‧‧承載區
23‧‧‧晶片
231‧‧‧引線
24‧‧‧引腳
241‧‧‧破壞部
25‧‧‧蓋體
251‧‧‧通孔
30‧‧‧刀具
31‧‧‧模具
32‧‧‧支撐件
第1圖為本發明中導線架載片於封裝體形成前之結構示意圖。
第2圖為本發明中刀具衝壓導線架載片之加工示意圖。
第3圖為本發明中刀具衝壓導線架載片而形成破壞部之加工示意圖。
第4圖為本發明中導線架載片上形成破壞部加工示意圖。
第5圖為本發明中以模具於導線架載片形成封裝體之加工示意圖。
第6A圖為本發明中導線架載片於封裝體形成後之示意圖。
第6B圖為本發明中導線架載片於封裝體形成後之示意圖。
第7A圖為本發明中導線架載片於封裝體形成後之結構示意圖。
第7B圖為第7A圖之局部放大示意圖。
第7C圖為第7A圖之局部放大示意圖。
第8圖為本發明中導線架載片同時形成封裝體與破壞部之加工示意圖。
第9圖為本發明中導線架載片安裝晶片之加工示意圖。
第10圖為本發明中導線架載片安裝晶片與蓋體之加工示意圖。
第11圖為本發明中導線架載片加工完成之結構示意圖。
第12圖為本發明中導線架載片加工完成之側視示意圖。
第13圖為本發明中刀具衝壓導線架載片之加工示意圖。
第14圖為本發明中刀具衝壓導線架載片而形成破壞部之加工示意圖。
第15圖為本發明中導線架載片上形成破壞部加工示意圖。
20‧‧‧導線架載片
21‧‧‧導線架
22‧‧‧封裝體
221‧‧‧容置室
222‧‧‧承載區
24‧‧‧引腳
241‧‧‧破壞部
Claims (9)
- 一種導線架載片之製造方法,其包含有下列步驟:於一基板上形成複數個導線架,各該導線架具有複數個引腳,各該引腳分別與相鄰之該導線架之該引腳相連接;以二刀具相面對地衝壓相連接之該等引腳,使該等引腳間形成一凹陷之破壞部;及利用一模具形成一封裝體以局部包覆各該導線架之該等引腳,並由該破壞部防止該導線架載片產生撓曲變形。
- 如申請專利範圍第1項所述之導線架載片之製造方法,其中該封裝體具有一容置室,該等引腳一端於該容置室中形成一承載區,而另一端位於該封裝體,且形成該封裝體之步驟之後安裝一晶片至該承載區。
- 如申請專利範圍第2項所述之導線架載片之製造方法,其中安裝該晶片後以一蓋體覆蓋該容置室。
- 如申請專利範圍第1項所述之導線架載片之製造方法,其中形成該破壞部之步驟係於形成該封裝體步驟之前執行。
- 如申請專利範圍第1項所述之導線架載片之製造方法,其中形成該破壞部之步驟與形成該封裝體之步驟係同時執行。
- 如申請專利範圍第1項所述之導線架載片之製造方法,其中該些刀具一次只衝壓其中一該導線架之該等引腳。
- 如申請專利範圍第1項所述之導線架載片之製造方法,其中該些刀具一次同時衝壓複數個該導線架之該等引腳。
- 如申請專利範圍第1項所述之導線架載片之製造方法,其中該 破壞部於該封裝體形成後呈不連續。
- 如申請專利範圍第1項所述之導線架載片之製造方法,其中該破壞部於該封裝體形成後呈連續。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW097118798A TWI385773B (zh) | 2008-05-21 | 2008-05-21 | Lead frame carrier and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW097118798A TWI385773B (zh) | 2008-05-21 | 2008-05-21 | Lead frame carrier and method of manufacturing the same |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200950044A TW200950044A (en) | 2009-12-01 |
TWI385773B true TWI385773B (zh) | 2013-02-11 |
Family
ID=44871179
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW097118798A TWI385773B (zh) | 2008-05-21 | 2008-05-21 | Lead frame carrier and method of manufacturing the same |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI385773B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW293166B (en) * | 1996-04-11 | 1996-12-11 | Fujiter Technical Co Ltd | The bonding method of lead frame and die |
TW312845B (en) * | 1996-07-08 | 1997-08-11 | Ind Tech Res Inst | Packaging method of semiconductor chip |
TW353799B (en) * | 1996-11-15 | 1999-03-01 | Advantest Corp | IC socket for a BGA package |
TW200707797A (en) * | 2005-03-14 | 2007-02-16 | Philips Lumileds Lighting Co | Wavelength-converted semiconductor light-emitting device |
TW200739100A (en) * | 2002-03-01 | 2007-10-16 | Advantest Corp | Device with a circuit for detecting an abnormal substrate |
-
2008
- 2008-05-21 TW TW097118798A patent/TWI385773B/zh active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW293166B (en) * | 1996-04-11 | 1996-12-11 | Fujiter Technical Co Ltd | The bonding method of lead frame and die |
TW312845B (en) * | 1996-07-08 | 1997-08-11 | Ind Tech Res Inst | Packaging method of semiconductor chip |
TW353799B (en) * | 1996-11-15 | 1999-03-01 | Advantest Corp | IC socket for a BGA package |
TW200739100A (en) * | 2002-03-01 | 2007-10-16 | Advantest Corp | Device with a circuit for detecting an abnormal substrate |
TW200707797A (en) * | 2005-03-14 | 2007-02-16 | Philips Lumileds Lighting Co | Wavelength-converted semiconductor light-emitting device |
Also Published As
Publication number | Publication date |
---|---|
TW200950044A (en) | 2009-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8102035B2 (en) | Method of manufacturing a semiconductor device | |
US8546183B2 (en) | Method for fabricating heat dissipating semiconductor package | |
KR100275660B1 (ko) | 리드프레임, 반도체 장치의 제조방법 및 연속조립 시스템 | |
US20040080026A1 (en) | Leadframe, plastic-encapsulated semiconductor device, and method for fabricating the same | |
JP2002076228A (ja) | 樹脂封止型半導体装置 | |
JP2014007363A (ja) | 半導体装置の製造方法および半導体装置 | |
US6642082B2 (en) | Method for manufacturing a resin-sealed semiconductor device | |
JPH03250756A (ja) | 半導体素子の外部リードの成型方法 | |
TWI385773B (zh) | Lead frame carrier and method of manufacturing the same | |
KR102525683B1 (ko) | 클립 구조체 및 그 클립 구조체를 포함하는 반도체 패키지 | |
JP2006210941A (ja) | 半導体装置 | |
US7332804B2 (en) | Semiconductor device and method of manufacturing the same | |
US8110913B2 (en) | Integrated circuit package system with integral inner lead and paddle | |
KR102563273B1 (ko) | 반도체 패키지의 제조 방법 | |
JP4750076B2 (ja) | 半導体装置の製造方法 | |
CN201247770Y (zh) | 导线架载片 | |
KR100493038B1 (ko) | 내부리드 끝단의 성능을 개선한 리드프레임 및 그 제조방법 | |
JP3798303B2 (ja) | 半導体装置及びその製造方法 | |
KR100243375B1 (ko) | 비지에이 반도체 패키지와 그 제조방법 | |
KR100201062B1 (ko) | 반도체패키지의 리드프레임 탑재판 구조 | |
JP2001127234A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
CN117253870A (zh) | 引线框架、封装件及形成封装件的方法 | |
JP3768690B2 (ja) | 剛性部材を有する集合基板、およびこの集合基板から得られた半導体装置 | |
CN115223979A (zh) | 二极管模块引线框架 | |
CN111653542A (zh) | 一种半导体封装引线框架 |