TWI382455B

TWI382455B - 半導體裝置和其製造方法

Info

Publication number: TWI382455B
Application number: TW094136699A
Authority: TW
Inventors: Mayumi Yamaguchi; Atsuo Isobe; Satoru Saito
Original assignee: Semiconductor Energy Lab
Priority date: 2004-11-04
Filing date: 2005-10-20
Publication date: 2013-01-11
Also published as: KR101220100B1; US20060091398A1; KR20060052479A; CN1790748B; CN1790748A; US8008140B2; TW200620418A

Description

半導體裝置和其製造方法

本發明係關於及由各種電路構成的半導體裝置及其製造方法。

習知薄膜電晶體(薄膜電晶體：在下文中稱之為TFT)是用非晶半導體膜製成的；因此，幾乎不可能獲得具有10cm² /V．Sec或更大場效遷移率的TFT。然而，由於由晶體半導體膜製成的TFT的出現，因此可獲得具有高場效遷移率的TFT。

由於由晶體半導體膜製成的TFT具有高場效遷移率，因此使用TFT可在一個基板上同時形成各種功能電路。例如，以前，在顯示設備中，驅動器IC等被安裝在顯示部分上以具有驅動器電路。另一方面，由晶體半導體膜製成的TFT的使用可使得顯示部分和由移位暫存器電路、位準移位電路、緩衝電路、取樣電路等構成的驅動器電路被設置在一個基板上。該驅動器電路基本是由包括n－通道TFT和p－通道TFT的CMOS電路構成的。

為了在一個基板上形成各種電路，必須形成與每個電路相對應的TFT。這是由於，考慮到顯示設備的情況，圖素TFT的操作條件不必與驅動器電路中的TFT一致，因此要求每個TFT都具有不同的特性。由n－通道TFT形成的圖素TFT用作用於向液晶施加電壓的開關元件。要求圖素TFT具有足夠小的OFF電流以便於在一個框周期中儲存積聚在液晶層中的電荷。另一方面，驅動器電路中的緩衝電路等被施加以高驅動電壓；因此，需要增加耐受電壓以使得該元件甚至不會被所施加的高電壓損壞。另外，為了獲得高ON電流驅動能力，必須確保足夠大的ON電流。

作為用於減小OFF電流的TFT的結構，存在一種具有低濃度汲極區(在下文中也稱之為LDD(輕摻雜汲極)區)的TFT結構。這種結構在通道形成區域與以高濃度摻雜有雜質元素的源極區或汲極區之間具有以低濃度摻雜有雜質元素的區域。另外，存在所謂的GOLD(閘極－汲極重疊的LDD)結構，其中LDD區域被形成得與閘極電極重疊，其間設有閘極絕緣膜，用以防止ON電流中由於熱載子導致的退化的裝置。依照該的結構，減輕了汲極附近的高電場；因此，可防止ON電流中由於熱載子導致的退化。應該注意的是，隔著閘極絕緣膜，其中未與閘極電極重疊的LDD區域被稱作Loff區域，而其中與閘極電極重疊的LDD區域被稱作Lov區域。

這裏，Loff區域在抑制OFF電流方面有效地發揮作用，而沒有在藉由減輕汲極附近的電場而防止ON電流由於熱載子導致的退化方面有效地發揮作用。另一方面，Lov區域在藉由減輕汲極附近的電場而防止ON電流由於熱載子導致的退化方面有效地發揮作用；然而，它沒有在抑制OFF電流方面有效地發揮作用。因此，必須根據各種電路中每種所要求的適當的TFT特性製成TFT。

作為用於同時在一個基板上製造具有各種結構的TFT的一種方法，所謂的帽形雙層結構閘極電極(其底層的閘極長度比其上層的閘極長度長)用於同時在一個基板上形成多個TFT,其中每個TFT都具有一個LDD區域(日本專利申請未審查公開號No.2004－179330(見圖5至圖8))。圖18A至圖18D顯示其製造方法。

首先，底絕緣膜2、半導體膜3、閘極絕緣膜4、作為閘極電極的第一導電膜5、以及作為閘極電極的第二導電膜6被順序地層疊在基板1上，並且抗蝕劑掩模7被形成在第二導電膜上(圖18A)。接下來，第一導電膜和第二導電膜藉由乾蝕刻法被蝕刻以具有錐形形狀的側壁並形成閘極電極8和9(圖18B)。之後，藉由各向異性蝕刻處理閘極電極9。因此，形成了其橫截面形狀類似於帽子形狀的帽形閘極電極(圖18C)。之後，藉由兩次摻雜雜質元素形成了閘極電極8下面的LDD區域10a、半導體膜的兩端處的與LDD區域相接觸的高濃度雜質區域10b、以及通道形成區域10c(圖18D)。

目前，正積極地執行次微米TFT方面的研究。然而，使用參考文獻1中該的方法難於形成適合於各種電路的微小TFT。這是由於難於將LDD區域的閘極長度方向的長度(在下文中，稱之為LDD長度)縮短到期望值。如圖18A至圖18D中所示的，參考文獻1顯示其中閘極電極9的錐形側表面被蝕刻以形成帽形閘極電極並且藉由摻雜形成LDD區域10a的一種方法。因此，當圖18B中所示的閘極電極9的側表面的錐角(θ)被構成得接近於90°時，LDD長度變短了。然而，難於調節錐角，另一方面，當θ為90°時，不可能形成LDD區域本身；因此，難於形成某個值或更小的LDD長度。

當LDD長度不可能縮短時，半導體膜通道長度方向上的長度也不可能縮短；因此，結果也不可能形成具有其尺寸為某個值或更小的LDD結構的TFT。

另外，雖然LDD區域抑制了熱載子或短通道效應，但是它也起了阻抗ON電流的作用。因此，在每個TFT中，存在這樣的最佳LDD長度，該最佳LDD長度可獲得期望的ON電流以及抑制熱載子等。然而，在習知方法中，雖然可藉由蝕刻以次微米尺寸形成半導體膜和閘極電極的長度，但是難於提供具有與其尺寸一致的LDD長度的LDD區域。因此，難以獲得具有較好特徵的次微米TFT。

而且，當藉由小型化縮短閘極長度時，易於產生短通道效應；因此，提供Loff區域的必要性更高了。而且，Lov區域有助於TFT可靠性的提高，因此可獲得具有更好特徵的TFT。因此，在小型化TFT中提供LDD區域的必要性極高。換句話說，甚至在小型化TFT中，也需要研發一種用於製造半導體裝置的方法，其中同時形成具有分別適合於每個TFT的LDD長度的LDD結構和GOLD結構的TFT，並且同時在一個基板上製造出各種電路。

而且，在製造成本方面，需要研發一種用於製造半導體裝置的方法，其中藉由少量處理步驟，在一個處理中同時製造出適合於每個電路的TFT。

如上所述，本發明的一個目的是，甚至小型化的TFT也具有適合於各種電路功能的結構，以便於提高半導體裝置的操作特性和可靠性。另外，本發明的一個目的是，減少製造處理步驟的數量，以減少製造成本並且提高生產量。

依照本發明的一個特徵，閘極絕緣膜、第一導電膜、以及第二導電膜被順序地形成在基板上的半導體膜上；抗蝕劑被形成在第二導電膜上；藉由使用抗蝕劑作為掩模對第二導電膜執行第一蝕刻形成第一閘極電極；藉由對第一導電膜執行第二蝕刻形成第二閘極電極；以及藉由對第一閘極電極執行第三蝕刻使得抗蝕劑形成有凹口，並且還藉由使用形成有凹口的抗蝕劑作為掩模蝕刻第一閘極電極以形成第三閘極電極，其閘極長度比第二閘極電極的閘極長度短。

依照本發明的另一個特徵，在第二蝕刻時，使得抗蝕劑形成有凹口。

依照本發明的另一個特徵，在形成第三閘極電極之後，藉由使用第三閘極電極作為掩模摻雜雜質元素而將通道形成區域和與通道形成區域相接觸的低濃度雜質區域形成在半導體膜中；以及藉由使用第二閘極電極作為掩模摻雜雜質元素而選擇性地將高濃度雜質區域形成在低濃度雜質區域中。

依照本發明的另一個特徵，在形成第三閘極電極之後，藉由使用第三閘極電極作為掩模摻雜雜質元素而將通道形成區域和與通道形成區域相接觸的低濃度雜質區域形成在半導體膜中；藉由使用第二閘極電極作為掩模摻雜雜質元素而選擇性地將高濃度雜質區域形成在低濃度雜質區域中；以及藉由使用第三閘極電極作為掩模蝕刻第二閘極電極以使得第三閘極電極的長度和第二閘極電極的長度相同。

依照本發明的另一個特徵，在形成第三閘極電極之後，藉由使用第三閘極電極作為掩模摻雜雜質元素而將通道形成區域和與通道形成區域相接觸的低濃度雜質區域形成在半導體膜中；以及形成與第二閘極電極和第三閘極電極的表面相接觸的側壁，並且藉由使用側壁和第三閘極電極作為掩模摻雜雜質元素，而選擇性地將高濃度雜質區域形成在低濃度雜質區域中。

依照本發明的另一個特徵，藉由使用第二閘極電極作為掩模執行摻雜，隔著閘極絕緣膜將低濃度雜質區域形成在第二閘極電極下面未與第三閘極電極重疊的位置處。

依照本發明的另一個特徵，藉由使用第二閘極電極作為掩模執行摻雜，隔著閘極絕緣膜將高濃度雜質區域形成在半導體膜中未與第二閘極電極重疊的位置處。

依照本發明的另一個特徵，藉由使用側壁和第三閘極電極作為掩模執行摻雜，在未與第三閘極電極重疊的第二閘極電極下面位置處形成第一低濃度雜質區域，並在側壁下面形成與閘極絕緣膜相接觸的第二低濃度雜質區域。此時，每個通道長度方向上的第一低濃度雜質區域和第二低濃度雜質區域的總寬度與通道長度方向上的側壁的寬度相同。另外，第一低濃度雜質區域在通道長度方向上的寬度與未與第三閘極電極重疊的位置處的第二閘極電極的通道長度方向上的寬度一致。

依照本發明的另一個特徵，第一閘極電極被形成得使側表面上的錐角為80°θ90°。即第一閘極電極的錐角接近90°。

依照本發明的另一個特徵，第一導電膜為TaN膜。依照本發明的另一個特徵，第二導電膜為W膜。另外，藉由乾蝕刻法執行第一至第三蝕刻。

形成本發明帽形閘極電極的方法不同於圖18A至18D中所示的使用第一電極的錐形部分的形成方法。依照本發明，在蝕刻期間，藉由利用抗蝕劑凹口寬度，藉由執行蝕刻形成帽形閘極電極以使得第一閘極電極的閘極長度比第二閘極電極的閘極長度短。本發明蝕刻期間的抗蝕劑凹口寬度是在第一閘極電極被蝕刻時的第三蝕刻下獲得的抗蝕劑凹口寬度。或者，在形成第二閘極電極的第二蝕刻下，抗蝕劑可同時被蝕刻；因此，抗蝕劑凹口寬度是指第二和第三蝕刻下的總抗蝕劑凹口寬度。

而且，使用本發明所相關的上述帽形閘極電極作為掩模將雜質元素摻雜至半導體膜中；因此，每個都具有Lov區域或Loff區域的各種半導體裝置被製造在一個基板上。

而且，在形成帽形閘極電極之後，第二和第三閘極電極的兩側表面上的一個側壁被形成得用於覆蓋兩個閘極電極的側表面。使用該側壁和第三閘極電極作為掩模摻雜雜質元素；因此，製造出具有Lov區域和Loff區域兩者的半導體裝置。

在本發明第一蝕刻下形成的第一閘極電極側表面上的錐角為80°至90°。

本發明的LDD區域的LDD長度為10nm至300nm，最好為50nm至200nm。另外，本發明通道形成區域的通道長度在0.1μm至0.7μm的範圍內。

應該注意的是，在本說明書中，帽形閘極電極是具有至少包括兩層的多層結構的閘極電極。帽形閘極電極也指其中下層閘極電極的閘極長度比上層閘極電極的閘極長度長，並且上層閘極電極比下層閘極電極厚的閘極電極。下層閘極電極的形狀可朝向端部加寬或者其橫截面為矩形。

依照本發明，可形成精細帽形閘極電極，並且可使用該閘極電極作為掩模藉由摻雜雜質元素形成由習知方法不能獲得的LDD長度的LDD區域。因此，儘管小型化，但是還可獲得具有較好操作特性的高可靠性半導體裝置；因此，可獨立地製造出適合於各種電路的半導體裝置。而且，可在具有少量處理步驟的處理中獨立地製造出半導體裝置；因此，可減少製造成本並且可提高產量。

而且，可在不用限制尺寸的情況下形成期望尺寸的次微米TFT，並且半導體裝置本身可極緊湊並且重量輕。而且，可設計出適合於每個TFT的LDD長度；因此，可獲得其中可確保期望ON電流以及抑制短通道效應並且增加耐受壓力的半導體裝置。

而且，側壁被形成在帽形閘極電極的側面上並且摻雜雜質元素；因此，可獲得能夠抑制短通道效應並且具有Lov區域和Loff區域兩者的高可靠性半導體裝置。

藉由使用本發明帽形閘極電極作為掩模摻雜雜質元素可形成具有10nm至300nm(最好是50nm至200nm)的極短LDD長度的LDD區域。另外，在通道長度為0.1μm至0.7μm的精細TFT中，可形成具有適合於TFT尺寸的LDD區域的TFT。

在閱讀以下詳細說明以及附圖的基礎上將更加明白本發明的這些和其他目的、特徵和優點。

下面將參照附圖說明本發明的實施例模式。然而，容易理解的是，本領域中普通技術人員將明白各種改變和修正。因此，除非該改變和修正背離了本發明，否則都應認為包含在本發明的保護範圍內。

另外，下面描述的實施例模式1至實施例模式6可在允許範圍內任意組合。

(實施例模式1)

在下文中，參照圖1A至1D和圖2A至2C，說明實施例模式1的半導體裝置的製造方法。本實施例模式的半導體裝置中使用的TFT具有Lov區域或Loff區域的LDD區域。

首先，底絕緣膜12以100nm至300nm的厚度形成在基板11上。基板11可為絕緣基板，諸如玻璃基板、石英基板、塑膠基板、或陶瓷基板；金屬基板；半導體基板；等。

可使用具有氧或氮(諸如氧化矽(SiO_x )、氮化矽(SiN_x )、氮氧化矽(SiO_x N_Y )(x>y)、氧氮化矽(SiN_x O_Y )(x>y))的絕緣膜的單層結構或多層結構形成底絕緣膜12。尤其當考慮來自於基板中的雜質時，最好形成底絕緣膜。

另外，較佳的是，與半導體膜相接觸的底絕緣膜12為厚度為0.01nm至10nm(最好為1nm至3nm)的氮化矽膜或氧氮化矽膜。在隨後的結晶化步驟中，當使用其中金屬元素被加入至半導體膜中的結晶方法時，金屬元素的除氣是必要的。此時，當底絕緣膜為氧化矽膜時，在該氧化矽膜與半導體膜的矽膜的分介面中，矽膜中的金屬元素和氧化矽膜中的氧反應為金屬氧化物，並且在某些情況中金屬元素不易於除氣。因此，包括氧化矽膜的層最好不用作與半導體膜相接觸的底絕緣膜。

隨後，將半導體膜形成為10nm至100nm的厚度。可根據TFT的所需特徵選擇半導體膜的材料，並且可使用矽膜、鍺膜、和矽鍺膜。最好使用結晶半導體膜作為半導體膜，該結晶半導體膜是在形成非晶半導體膜或微晶半導體膜之後使用準分子雷射器，藉由雷射結晶化方法而結晶的。藉由執行矽化物氣體(諸如SiH₄ )的輝光放電分解可獲得微晶半導體膜。藉由用氫氣或氟的稀有氣體沖淡矽化物氣體可容易地形成微晶半導體膜。

另外，也可應用使用鹵素塊的快速熱退火(RTA)方法或使用加熱爐的結晶化技術作為結晶化技術。此外，可使用其中金屬元素(諸如鎳)被加入至非晶半導體膜中以使得所加入金屬的固相生長作為晶核的方法。

之後，藉由蝕刻處理半導體膜而形成島狀半導體膜13。閘極絕緣膜14以10nm至200nm(最好為5 nm至50nm)的厚度被形成以便於覆蓋島狀半導體膜13。

藉由CVD方法或濺射法適當地組合氧化矽(SiO_x )、氮化矽(SiN_x )、氮氧化矽(SiO_x N_Y )(x>y)、氧氮化矽(SiN_x O_Y )(x>y)中的任意一種，閘極絕緣膜14可具有多層結構。在該實施例模式下，閘極絕緣膜14具有氧氮化矽膜和氮氧化矽膜的多層結構。

之後，分別作為閘極電極的第一導電膜15和第二導電膜16被形成在閘極絕緣膜14上。首先，以5 nm至50nm的厚度形成第一導電膜15。第一導電膜15可由鋁(Al)膜、銅(Cu)膜、包含鋁或銅作為其主要成分的薄膜、鉻(Cr)膜、鉭(Ta)膜、氮化鉭(TaN)膜、鈦(Ti)膜、鎢(W)膜、鉬膜等構成。以150 nm至500nm的厚度將第二導電膜16形成在第一導電膜15上。第二導電膜16可由例如鉻(Cr)膜、鉭(Ta)膜、包含鉭作為其主要成分的膜等構成。然而，必須根據這樣的條件選擇第一導電膜15和第二導電膜16的組合，該條件即，它們中的每個都可在某選擇比下被蝕刻。作為可在某選擇比下被蝕刻的第一導電膜和第二導電膜的組合，例如，可使用以下組合：Al和Ta、Al和Ti、或TaN和W。在該實施例模式下，第一導電膜15為TaN以及第二導電膜16為W。

隨後，藉由使用光掩模的光微影法，將第一抗蝕劑17形成在第二導電膜上(圖1A)。第一抗蝕劑17可被形成為在側表面上具有錐角的形狀。在接下來的第一蝕刻下，可藉由具有錐角的第一抗蝕劑17形成具有錐角θ的第一閘極電極18。另外，可防止第一蝕刻下的反應產物黏附於第一抗蝕劑17的側表面，並且藉由在第一抗蝕劑17的側表面上具有錐角而防止其生長。而且，藉由對第一抗蝕劑17執行熱處理可形成其橫截面形狀為對稱的、在抗蝕劑的兩側上具有相同錐角的第一抗蝕劑17。

之後，藉由使用第一抗蝕劑17作為掩模執行第一蝕刻(圖1B)。在第一蝕刻下，第二導電膜16被蝕刻，並且由第二導電膜16形成第一閘極電極18。此時，最好在相對於第一導電膜15更高的選擇比的蝕刻條件下執行蝕刻，以使得第一導電膜15不會被蝕刻。應該注意的是，第一抗蝕劑17未被蝕刻為第二抗蝕劑19。然而，在圖中未示出第一抗蝕劑17至第二抗蝕劑19的凹口寬度。此時，第一閘極電極18的側表面具有80°θ90°的錐角，該側表面在接近於90°的錐角下漸縮。

在第一蝕刻下，Cl₂ 、SF₆ 和O₂ 的混合氣體用作蝕刻氣體，並且Cl₂ /SF₆ /O₂ 的混合比為33/33/10(sccm)。藉由在0.67Pa的壓力下調節並施加電力以獲得2000W/50W的ICP(感應耦合電漿)/偏壓的電壓而產生了電漿。

之後，藉由使用第一閘極電極18作為掩模，對第一導電膜執行第二蝕刻(圖1C)。藉由第二蝕刻，由第一導電膜形成第二閘極電極20。此時，最好在相對於閘極絕緣膜14更高的選擇比的蝕刻條件下執行蝕刻，以使得閘極絕緣膜14不會被蝕刻。在第二蝕刻條件下，ICP(感應耦合電漿)/偏壓為2000W/50W、壓力為0.67Pa、蝕刻氣體為Cl₂ 。應該注意的是，第二抗蝕劑19也藉由蝕刻形成凹口以成為第三抗蝕劑21；然而，在圖中未示出凹口狀態。

接下來，執行第三蝕刻(圖1D)。在該第三蝕刻條件下，ICP(感應耦合電漿)/偏壓為2000W/0W、壓力為1.33Pa、蝕刻氣體為Cl₂ 、SF₆ 和O₂ 的混合氣體，Cl₂ /SF₆ /O₂ 的混合比為22/22/30(sccm)。藉由第三蝕刻，在第三抗蝕劑21形成凹口時，第一閘極電極18的閘極長度被縮短之後形成第三閘極電極22。應該注意的是，具有凹口的第三抗蝕劑21將成為第四抗蝕劑23。之後，將第四抗蝕劑23移除。

作為另一個第三蝕刻條件，ICP(感應耦合電漿)/偏壓可為750W/0W、壓力可為0.67Pa、蝕刻氣體為Cl₂ 、SF₆ 和O₂ 的混合氣體，Cl₂ /SF₆ /O₂ 的混合比為20/100/30(sccm)。在該條件下，作為第一閘極電極的材料和閘極絕緣膜14的選擇比W變高了；因此，在第三蝕刻期間可抑制閘極絕緣膜14被蝕刻。

在上述第三蝕刻下，第三閘極電極22的側表面易於被蝕刻。當第三閘極電極22的側表面被蝕刻時，中間的閘極長度變得比頂表面或底表面的閘極長度更短；因此，第三閘極電極的橫截面具有中間收縮的形狀。因此，沈積在第三閘極電極22上的膜的覆蓋範圍變差了；因此，易於發生斷開。另外，由於在形成LDD區域時第三閘極電極用作摻雜掩模，因此難於控制LDD長度。第三閘極電極22側表面上的該蝕刻是由於第一閘極電極的蝕刻率相對於抗蝕劑的蝕刻率較高而發生的現象。因此，在該實施例模式下，藉由具有－10℃或更低的取樣分級溫度而降低該第一閘極電極的蝕刻率；因此，可抑制第三閘極電極22側表面上的蝕刻。

藉由上述處理，獲得了帽形閘極電極。藉由使用蝕刻下的抗蝕劑凹口寬度獲得了本發明的帽形結構。具體地，第三蝕刻下的第三抗蝕劑21至第四抗蝕劑23的凹口寬度與第三閘極電極的閘極長度和第二閘極電極的閘極長度之間的差異相同。另外，第二和第三蝕刻下總抗蝕劑凹口寬度，換句話說，第二抗蝕劑19至第四抗蝕劑23的凹口寬度與第三閘極電極的閘極長度和第二閘極電極的閘極長度之間的差異相同。

依照本發明帽形閘極電極的製造方法，第二閘極電極的閘極長度和第三閘極電極的閘極長度之間的差異可為10nm至300nm，最好是50nm至200nm；因此，可形成極微小的閘極電極結構。

可藉由乾蝕刻法執行該實施例模式的第一至第三蝕刻，具體地，可使用ICP(感應耦合電漿)/偏壓方法。

接下來，對島狀的半導體膜13執行第一摻雜(圖2A)。藉由第二閘極電極和閘極絕緣膜對島狀的半導體膜13摻雜低濃度雜質元素，以便於在與第二閘極電極重疊的島狀半導體膜中形成低濃度雜質區域24a和24b。另外，在同時僅藉由閘極絕緣膜也為島狀的半導體膜的兩端部分摻雜雜質元素，以形成低濃度雜質區域25a和25b(圖2A)。藉由第一摻雜，也形成通道形成區域26。低濃度雜質區域24a、24b、25a和25b的元素濃度分別是1×10¹ ⁶ 原子/cm³ 至1×10² ⁰ 原子/cm³ (最好是，1×10¹ ⁶ 原子/cm³ 至5×10¹ ⁸ 原子/cm³ )。離子摻雜方法或離子植入方法可用作摻雜方法。例如，硼(B)、鎵(Ga)等用作製造p－型半導體中的雜質元素，而磷(P)、砷(As)等用作製造n－型半導體中的雜質元素。不僅藉由閘極絕緣膜而且還藉由第二閘極電極20執行低濃度雜質區域24a和24b的摻雜。因此，低濃度雜質區域24a和24b的雜質元素的濃度低於低濃度雜質區域25a和25b的雜質元素的濃度。

之後，執行第二摻雜(圖2B)。藉由第二摻雜，低濃度雜質區域25a和25b摻雜有高濃度雜質元素，以在低濃度雜質區域24a、24b、25a和25b中選擇性地形成高濃度雜質區域27a和27b。執行該摻雜以使得高濃度雜質區域27a和27b中雜質元素的濃度分別是1×10¹ ⁹ 原子/cm³ 至1×10² ¹ 原子/cm³ 。

在該實施例模式中，與第二閘極電極重疊的低濃度雜質區域24a和24b分別是藉由閘極絕緣膜形成為具有GOLD結構的LDD區域。因此，本實施例模式中製造的半導體裝置可避免ON電流值的退化，因此可獲得高可靠性。另外，可形成其LDD長度為10μm至300μm的LDD區域(最好是，50μm至200μm)。因此，甚至在具有其通道長度為0.1μm至0.7μm的通道形成區域26的極微小TFT的情況中，也可形成適合於其尺寸的LDD區域。

為了從圖2B中所示的狀態下形成Loff區域，在第二摻雜之後，使用第三閘極電極22作為掩模蝕刻第二閘極電極20。此時，最好在上述第二蝕刻條件下執行該蝕刻。其閘極長度比第三閘極電極22的閘極長度長的第二閘極電極被部分蝕刻；因此，分別形成為Lov區域的低濃度雜質區域24a和24b將成為Loff區域28a和28b(圖2C)。因此，可獲得能夠抑制漏電流(其為OFF電流)並且能夠控制短通道效應的半導體裝置。

圖15A和15B每個都顯示以習知方法形成的帽形閘極電極的橫截面的SEM照片。另一方面，圖16A和16B每個都顯示依照本發明形成的帽形閘極電極的橫截面的SEM照片。

圖15A處於藉由乾蝕刻法的第一和第二導電膜的蝕刻狀態中，顯示錐形抗蝕劑和被錐形蝕刻的W膜和TaN膜。由於難於區分出TaN膜，因此只標注出了W膜。其中執行W膜的各向異性蝕刻的圖15B顯示抗蝕劑被去除的帽形形狀。

圖16A處於藉由第一蝕刻的W膜的蝕刻狀態中，顯示抗蝕劑和W膜。其中執行第三蝕刻的圖16B顯示抗蝕劑被去除的帽形形狀。

如從照片的右下角中的縮小比例尺中可清楚的，圖15A和15B中的TFT的尺寸比圖16A和16B中的TFT的尺寸大。圖15B中閘極長度大約為1.9μm，而圖16B中閘極長度大約為0.9μm。圖16B中TFT具有小於圖15B中閘極長度一半的閘極長度。

另外，第一導電膜(TaN)比第二導電膜(W)朝向通道長度方向延伸得更多，圖15B中其長度(在下文中，稱之為Lov長度)大約為1μm，而圖16B中其長度大約為0.7μm，其差異是明顯的。在習知方法中，圖15A中W膜的錐形部分較長，這對於Lov長度是直接有利的；因此，Lov長度變長了。另一方面，如圖16A中所示的，本發明具有較小的W膜的錐形部分，並且Lov長度是使用抗蝕劑凹口寬度形成的，而不是使用錐形部分形成的；因此，Lov長度極短。

而且，明顯的是，圖16B中W膜的側表面有一點彎曲，並且W膜的側表面被蝕刻。另一方面，在圖16B中，W膜的側表面是直的，它未被蝕刻。這是由於第三蝕刻下的取樣分級溫度被設定得低於-10℃或更低。

而且，圖28A和28B每個都顯示根據本發明形成的帽形閘極電極的SEM照片。圖28A顯示抗蝕劑、用作第三閘極電極的W膜、以及用作第二閘極電極的TaN膜。圖28B是圖28A的放大圖。由W膜形成的第三閘極電極的閘極長度大約為0.73μm，並且Lov長度大約為0.07μm。

圖29顯示具有短閘極長度的帽形閘極電極的SEM照片。在下文中，顯示用作第三閘極電極的W膜和用作第二閘極電極的TaN膜。由W膜形成的第三閘極電極的閘極長度大約為0.18μm，這能夠具有極微小的結構。另一方面，Lov長度大約為0.1μm。

依照本發明，第一抗蝕劑17的形狀能夠使得Lov長度可控制。與其錐角接近於90°的抗蝕劑相比較，第一抗蝕劑17由於在側表面上具有錐角而更易於被蝕刻。因此，藉由第三蝕刻使得抗蝕劑的凹口寬度變大了；因此，可使得Lov長度更長。與之相反，在本發明中，當期望縮短Lov長度時，最好使得第一抗蝕劑17側表面上的錐角接近於90°。

如上所述，包括依照本實施例製造的TFT的半導體裝置可具有具有極短LDD長度的LDD區域；因此，甚至在小型化半導體裝置中也可獲得具有高可靠性和極小退化的半導體裝置。

(實施例模式2)

參照圖3A至圖3C，說明本實施例模式之具有Loff區的半導體裝置的製造方法。

在該實施例模式中，以與圖1A至1D中實施例模式1相同的步驟形成具有帽形閘極電極的TFT，從而獲得圖3A中所示的狀態。

之後，藉由使用第二和第三閘極電極作為掩模，執行第一摻雜，使得未與第二閘極電極20重疊的島狀半導體膜部分地摻雜有雜質元素(圖3B)。藉由該摻雜，形成了低濃度雜質區域31a和31b以及通道形成區域35。執行該摻雜以使得低濃度雜質區域31a和31b中雜質元素的濃度分別是1×10¹ ⁶ 原子/cm³ 至1×10² ⁰ 原子/cm³ (最好是，1×10¹ ⁶ 原子/cm³ 至5×10¹ ⁸ 原子/cm³ )。

接下來，執行用於形成高濃度雜質區域的第二摻雜(圖3C)。形成抗蝕劑32以使得低濃度雜質區域31a和31b未完全摻雜有高濃度雜質元素。抗蝕劑32形成為覆蓋部分低濃度雜質區域31a和31b。使用抗蝕劑32作為掩模來摻雜雜質元素，以使得高濃度雜質區域33a和33b中的濃度分別是1×10¹ ⁹ 原子/cm³ 至1×10² ¹ 原子/cm³ 。因此，高濃度雜質區域33a和33b、低濃度雜質區域34a和34b分別被形成在低濃度雜質區域31a和31b中。之後，抗蝕劑32被去除。

如上所述，包括依照本實施例製造的TFT的半導體裝置可使得低濃度雜質區域34a和34b分別用作Loff區域，並且可抑制作為OFF電流的漏電流；因此，甚至在小型化半導體裝置中也可控制短通道效應。

依照本實施例製造的TFT以與圖2C中相同的方式具有Loff區域的LDD區域。圖2C中所示的用於製造Loff區域的方法具有這樣的優點，即，處理步驟更少了，而短通道效應在一定程度上增加了，這是由於通道形成區域的通道長度變短了。

(實施例模式3)

參照圖4A至4D，該實施例模式3說明了用於製造具有Lov區域和Loff區域兩者的半導體裝置的方法。在該實施例模式中，以與圖1A至2A中實施例模式1相同的步驟形成具有帽形閘極電極和雜質區域的TF(圖4A)。

接下來，使用已知膜形成方法以100nm厚度將由矽化合物形成的膜41形成在閘極電極上(圖4B)。在該實施例模式中，氧化矽膜用作膜41。之後，藉由深蝕刻由矽化合物形成的膜41而形成了圖4C中所示的側壁42。當第二閘極電極的閘極長度和第三閘極電極的閘極長度之間的差異極小時，側壁42被如此形成，即，使得不僅第三閘極電極的側表面被覆蓋，而且第二閘極電極的側表面也被覆蓋。

之後，如圖4D中所示的那樣執行第二摻雜。使用側壁42和第三閘極電極作為掩模執行第二摻雜。因此，高濃度雜質區域43a和43b被形成在未被側壁42覆蓋的低濃度雜質區域25a和25b的部分中。同時，也形成了每個都為Loff區域的低濃度雜質區域44a和44b。另外，低濃度雜質區域24a和24b分別為Lov區域。

藉由上述處理，在包括依照本實施例模式製造的半導體裝置中，可獲得具有Loff區域和Lov區域的TFT。因此，甚至在小型化半導體裝置中也可控制短通道效應並且可避免ON電流值的降低。

圖17A和17B每個都顯示形成有本實施例模式中該的側壁的帽形閘極電極的橫截面的SEM照片。圖17A是傾斜拍攝的橫截面的SEM照片，而圖17B是進一步放大圖17A的倍率的照片。用W製成的第三閘極電極的閘極長度是0.9μm，這是極短的閘極長度。從照片中難以確定指示出TaN膜在那裡與側壁相接觸的邊界。然而，可確認側壁被如此形成，即，使得由TaN膜製成的第二閘極電極的側表面如同該實施例模式中所示的側壁42一樣被覆蓋。另外，可確認側表面上的W膜的上部部分，即，側表面上的W膜的部分未由側壁覆蓋。

(實施例模式4)

參照圖5A至5C、圖6A至6C、圖7A至7C以及圖8A至8C，本實施例模式說明了使用實施例模式1至實施例模式3中所述的各種結構的TFT製造顯示設備的方法。依照該實施例模式中所述的用於製造顯示設備的方法，在圖素部分中的TFT和其週邊驅動器電路部分被同時形成。應該注意的是，在允許範圍內，該實施例模式可與實施例模式1至實施例模式3任意組合。

首先，如圖5A中所示的，製備其表面裝有底絕緣膜502的基板501。基板和底絕緣膜可分別為實施例模式1中所述的。在該實施例模式中，具有50nm厚氧化矽膜和100nm厚氧氮化矽膜的層疊層的底絕緣膜被形成在玻璃基板上。勿庸置疑，可在不用提供底絕緣膜的情況下將元素直接形成在基板上。

接下來，藉由已知沈積方法將66nm厚的非晶矽膜形成在底絕緣膜502上。應該注意的是，本發明不局限於非晶矽膜，形成非晶半導體膜(包括微晶半導體膜)就足夠了。此外，也可使用具有非晶結構的化合物半導體膜(諸如非晶矽鍺膜)。

之後，藉由雷射結晶法使得非晶矽膜結晶。勿庸置疑，不僅可使用雷射結晶法，而且還可組合使用RTA或退火爐的熱結晶法、使用金屬元素促進結晶的熱結晶法等。

非晶半導體膜藉由上述雷射結晶從而具有結晶半導體膜。之後，結晶半導體膜被加工成期望形狀以形成島狀半導體膜503a至503e。應該注意的是，如果需要的話，可對島狀半導體膜503a至503e執行通道摻雜以控制TFT的臨界值電壓。

之後，形成用於覆蓋島狀半導體膜503a至503e的閘極絕緣膜507。使用包含矽的絕緣膜藉由電漿CVD方法或濺射法將閘極絕緣膜507形成為5nm至100nm的厚度。在該實施例模式下，藉由電漿CVD方法將氮氧化矽膜507形成得與島狀半導體膜相接觸並且將氧化矽膜層疊在其上。勿庸置疑，閘極絕緣膜不局限於本實施例模式中的多層的，並且也可以單層或多層結構層疊包含矽的其他絕緣膜。

另外，在使用氧化矽膜的情況中，可藉由電漿CVD方法，以TEOS(原矽酸四乙酯)和O₂ 的混合物形成氧化矽膜，其具體條件如下：反應壓力為40Pa、基板溫度為300℃至400℃、0.5W/cm² 至0.8W/cm² 的RF(13.56MHz)能量密度。隨後，以這種方式形成的氧化矽膜可藉由在400℃至500℃的溫度下進行熱退火而提供作為閘極絕緣膜的良好特徵。

隨後，每個都為閘極電極的第一導電膜508和第二導電膜509被形成在閘極絕緣膜507上。首先，第一導電膜508被形成為5nm至50nm，而第二導電膜509被形成為150nm至500nm。可使用與實施例模式1中該的相同材料形成第一導電膜508和第二導電膜509，並且在該實施例模式中，TaN和W用作第一導電膜和第二導電膜的組合。

可使用已知方法將抗蝕劑510a至510e製造在第二導電膜上(圖5A)。

隨後，執行第一蝕刻(見圖5B)。藉由第一蝕刻，使用抗蝕劑510a至510e作為掩模蝕刻第二導電膜509以形成第一閘極電極511a至511e。執行該蝕刻以使得第一閘極電極511a至511e在每個側表面上的錐角θ為80°θ90°，並且獲得了接近於90°的側表面。此時，抗蝕劑510a至510e也被蝕刻為抗蝕劑512a至512e。

隨後，如圖5C中所示的執行第二蝕刻。使用第一閘極電極511a至511e作為掩模，蝕刻第一導電膜508以形成第一閘極電極511a至511e。應該注意的是，此時抗蝕劑512a至512e也在一定程度上被蝕刻。

之後，執行第三蝕刻。藉由第三蝕刻，抗蝕劑512a至512e被形成有凹口，並且使用形成有凹口的抗蝕劑512a至512e作為掩模使得第一閘極電極511a至511e的每個閘極長度都形成有凹口。因此，如圖6A中所示的，形成了其閘極長度比第二閘極電極的閘極長度短的第三閘極電極514a至514e。抗蝕劑512a至512e也被形成有凹口以成為抗蝕劑515a至515e。藉由上述第一至第三蝕刻，每個閘極電極都可具有帽形結構。

可藉由乾蝕刻法執行該實施例模式中的第一至第三蝕刻，具體地，可使用ICP(感應耦合電漿)蝕刻方法。

之後，執行第一摻雜。藉由使用抗蝕劑515a至515e和第三閘極電極514a至514e作為掩模以自對準方式執行第一摻雜以便於加入低濃度n-型雜質元素(本實施例模式中為磷)。都與第二閘極電極重疊的低濃度雜質區域601a至601e和都不與第二閘極電極重疊的低濃度雜質區域602a至602e最好都藉由閘極絕緣膜被加入1×10¹ ⁶ 原子/cm³ 至5×10^l ⁸ 原子/cm³ (尤其是，3×10¹ ⁷ 原子/cm³ 至3×10¹ ⁸ 原子/cm³ )濃度的磷。然而，由於每個低濃度雜質區域601a至601e都是藉由第二閘極電極被摻雜的，因此雜質元素的濃度低於低濃度雜質區域602a至602e中所包含的雜質元素的濃度。

之後，如圖6B中所示的執行第二摻雜。之前，形成抗蝕劑604以使得低濃度雜質區域601c至602c未摻有高濃度雜質元素。使用抗蝕劑604；抗蝕劑515a、515b、515d和515e；第三閘極電極514a、514b、514d和514e；以及第二閘極電極513a、513b、513d和513e作為掩模以自對準方式執行第二摻雜，以便於選擇性地將高濃度n－型雜質元素(本實施例模式中為磷)加入至低濃度雜質區域中。如此形成的高濃度雜質區域603a至603d被加入1×10² ⁰ 原子/cm³ 至5×10² ¹ 原子/cm³ (尤其是，2×10² ⁰ 原子/cm³ 至5×10² ¹ 原子/cm³ )濃度的磷。

之後，如圖6C中所示的，藉由去除抗蝕劑604和抗蝕劑515a至515e而形成抗蝕劑606。之後，執行實施例模式1的圖2C中所示的第四蝕刻。藉由部分地蝕刻第二閘極電極513a、513d和513e獲得了第二閘極電極605a、605b和605c。之後，去除抗蝕劑606。

應該注意的是，當在沒有去除抗蝕劑515a至515e的情況下，在形成抗蝕劑606之後執行第四蝕刻時，在藉由真空系統使得腔室的內部壓力為0.67Pa並且ICP(感應耦合電漿)/偏壓為2000W/50W的條件下，使用Cl₂ 作為蝕刻氣體執行蝕刻。

隨後，形成抗蝕劑701，並且執行第三摻雜(圖7A)。藉由該第三摻雜，使用乙硼烷(B₂ H₆ )，藉由離子摻雜方法使得已成為n－型雜質區域的高濃度雜質區域603a至603d以及低濃度雜質區域601a至601e被摻雜以3×10² ⁰ 原子/cm³ 至3×10² ¹ 原子/cm³ (尤其是，5×10² ⁰ 原子/cm³ 至1×10² ¹ 原子/cm³ )濃度的p－型雜質元素(本實施例中為硼)。之後，形成了包含高濃度硼的雜質區域702和703。以這種方式，每個雜質區域702和703都用作p－通道TFT的源極區和汲極區。

之後，如圖7B中所示的，抗蝕劑701被去除。之後，側壁704a至704e被形成在第二閘極電極605a至605c、513b和513c以及第三閘極電極514a至514e的兩側上。側壁704a至704e是在形成實施例模式3中所示的矽化合物膜之後藉由深蝕刻形成的。

之後，形成抗蝕劑705，隨後執行第四摻雜。藉由該第四摻雜，使用抗蝕劑705、側壁704c和第三閘極電極514c作為掩模將雜質元素加入至n－型低濃度雜質區域602c的部分中。磷(PH₃ )用作雜質元素，並且藉由離子摻雜方法加入3×10² ⁰ 原子/cm³ 至3×10² ¹ 原子/cm³ (尤其是，5×10² ⁰ 原子/cm³ 至1×10² ¹ 原子/cm³ )濃度下的高濃度n－型雜質元素(本實施例模式中為磷)；這樣，形成了包含高濃度磷的雜質區域706。同時，形成了將成為Loff區域的低濃度雜質區域707。低濃度雜質區域601c將成為Lov區域。

之後，每個濃度下被加入的n－型或p－型雜質元素被啟動。藉由雷射退火方法執行該啟動。在使用雷射退火方法的情況下，可再次使用結晶中所使用的雷射器。

之後，如圖8A中所示的，以50nm至500nm的厚度將鈍化膜801形成為保護膜。這可用氧化矽膜、氮化矽膜、氧氮化矽膜或這些膜的多層代替。藉由提供鈍化膜801可實現防止包含氧氣或大氣中的濕氣的各種離子雜質滲入的阻斷效應。

之後，以1.6μm厚度將中間層絕緣膜802形成在鈍化膜801上。可使用藉由SOG(玻璃旋塗)方法或旋塗方法形成的以下膜形成中間層絕緣膜802：有機樹脂膜，諸如聚醯亞胺、聚醯胺、BCB(苯並環丁烯)、丙烯酸或矽氧烷(該矽氧烷由藉由矽(Si)和氧(O)的鍵接形成的骨架結構構成，其中作為取代基包含至少包含氫的有機基團(諸如烷基或芳族烴)，其中氟代基或氟代基與至少包含氫的有機基團也可交替用作取代基)；無機中間層絕緣膜(包含矽(諸如氮化矽或氧化矽)的絕緣膜)；或諸如由低－k(低介電常數)材料製成的膜。中間層絕緣膜802最好為在平面性方面卓越的膜，這是由於中間層絕緣膜802減輕了由於形成在玻璃基板上的TFT所導致的不平整性，因此具有較重要的平面性。之後，可在中間層絕緣膜上再形成鈍化膜。

之後，如圖8B中所示的，在閘極絕緣膜507、鈍化膜801和中間層絕緣膜802中形成接觸孔以便於形成源極和汲極接線803a至803i。應該注意的是，在本實施例中，每個源極和汲極接線都具有鈦膜、第一鋁膜和包含碳和金屬元素的第二鋁膜的三層結構或者鉬膜、第一鋁膜和包含碳和金屬元素的第二鋁膜的三層結構。第一鋁膜可為與其他金屬元素相混合的膜。鈦、鉬或鎳用作包含在第二鋁膜中金屬元素的示例。勿庸置疑，其他金屬也可取代上述金屬用於源極和汲極接線。

之後，圖素電極804被形成得與汲極接線803h相接觸。圖素電極804是藉由蝕刻透明導電膜形成的。透明導電膜可為氧化銦和氧化錫的複合物、氧化銦和氧化鋅的複合物、氧化鋅、氧化錫或氧化銦。

當圖素電極804是由透明導電膜形成的並且汲極接線803h是由鋁膜形成的時，在介面中形成了鋁的氧化物。由於鋁的氧化物具有高電阻，因此在圖素電極804和汲極接線803h之間產生大電阻。然而，在本實施例模式中，與圖素電極804相接觸的汲極接線803h的層是第二鋁膜；因此，未形成鋁的氧化物。這是由於包含在第二鋁膜中的金屬元素抑制了氧化物的形成。因此，可將汲極接線803h與圖素電極804之間的接觸面中的電阻控制得較低。

在形成圖素電極之後，使用樹脂材料形成了堤805。該堤805是藉由蝕刻丙烯酸膜或聚醯亞胺膜1μm或2μm的厚度以便於露出圖素電極804的一部分而形成的。應該注意的是，可在堤805的下面適當地提供用作黑遮罩膜(未示出)的黑膜。

之後，在沒有暴露於大氣環境的情況下藉由真空汽相沈積連續地形成EL(電致發光)層806和電極(MgAg電極)807。應該注意的是，最好將EL層806形成為100nm至1μm的厚度並且將電極807形成為180nm至300nm的厚度(具體地，200nm至250nm)。EL層可藉由噴墨法、網板印刷法等形成。

在該步驟中，EL層和陰極被形成在與紅、綠、藍相對應的每個圖素中。然而，在不使用光微影法的情況下，必須為每種顏色獨立地形成EL層，這是由於EL層對於溶液具有低電阻。因此，最好用金屬掩模覆蓋預定圖素以外的圖素以便於在所需部分中選擇性地形成EL層和陰極。每種顏色中至少一種藉由三重態化合物著色。由於三重態化合物具有比單一態化合物更高的亮度，因此三重態化合物最好用於形成與看起來為暗色的紅色相對應的圖素，而單一態化合物用於形成其他圖素。

換句話說，用於覆蓋除與紅色相對應的圖素之外的所有圖素的掩模被設置於真空沈積設備，而使用該掩模藉由真空汽相沈積方法選擇性地形成用於發紅光的EL層和電極。接下來，用於覆蓋除與綠色相對應的圖素之外的所有圖素的掩模被設置於真空沈積設備，而使用該掩模藉由真空汽相沈積方法選擇性地形成用於發綠光的EL層和電極。之後，用於覆蓋除與藍色相對應的圖素之外的所有圖素的掩模被設置於真空沈積設備，而使用該掩模藉由真空汽相沈積方法選擇性地形成用於發藍光的EL層和電極。應該注意的是，在該描述中每種顏色使用不同的掩模；然而，也可使用相同的掩模。另外，最好保持真空性直到所有圖素中的EL層和電極已形成。

應該注意的是，EL層806可由已知材料形成。考慮到驅動電壓最好使用有機材料作為已知材料。例如，最好形成具有電洞注入層、電洞傳輸層、發光層和電子注入層的四層結構的EL層。其中氧化鉬和α－NPD被混合(OMO_X )的膜可用作EL層。或者，其中有機材料和無機材料被組合的混合層也可用作EL層。在使用有機材料作為EL層的情況下，可使用低分子量材料、中間分子量材料和高分子量材料中的每一種。另外，本實施例模式顯示使用MgAg電極作為EL元素的陰極的示例；然而，也可使用其他已知材料。

在形成電極807的基礎上，完成了發光元件808。之後，提供保護膜809以便於完全覆蓋發光元件808。保護膜809可由包含碳膜、氮化矽膜或氧氮化矽膜的絕緣膜製成。該絕緣膜可以單層或多層的方式層疊。

此外，提供密封材料810以覆蓋保護膜809，並且覆蓋元件811附於其上。密封材料810是紫外線可固化樹脂，其內部最好包含吸濕性物質或抗氧化物質。此外，在本實施例模式中，玻璃基板、石英基板、或塑膠基板可用作覆蓋元件811。儘管圖中未示出，但是在密封材料810和覆蓋元件811之間可設置偏振片。在設置偏振片下，可提供高對比度的顯示。

以這種方式，如圖8C中所示的，完成了具有p－通道TFT812、n－通道TFT813、取樣電路TFT814、開關TFT815和電流控制TFT816作為其結構的主動矩陣EL顯示設備。在該實施例模式中，每個都不具有LDD區域的p－通道TFT812和電流控制TFT816、具有Lov區域的n－通道TFT813、具有Loff區域的開關TFT815、以及具有Loff區域和Lov區域兩者的取樣電路TFT814可被同時形成在一個基板上。應該注意的是，p－通道TFT812和電流控制TFT816具有極少熱載子效應以及具有極少短通道效應；因此，在本實施例中未提供LDD區域。然而，與其他n－通道TFT中一樣，藉由使用閘極電極或側壁作為掩模而摻雜p－型雜質元素可為p－通道TFT適當地提供LDD區域。至於該方法，可藉由參考用於形成本實施例模式中的n－通道TFT的方法並且使用p－型雜質元素作為摻雜元素形成具有每種結構的p－通道TFT。

另外，本實施例模式的Loff區域是藉由實施例模式1的圖2D中所示的方法形成的；然而，也可藉由實施例模式2中所示的方法提供Loff區域。

本實施例模式描述了底部發射EL顯示設備，其中一個圖素電極為透明導電膜而另一個電極為MgAg電極。然而，本發明不局限於這種結構，藉由用遮光材料製成圖素電極並且用透明導電膜製成另一個電極也可製造出頂部發射EL顯示設備。另外，藉由用透明導電膜製成這兩個電極也可製造出雙－發射EL顯示設備。

圖9顯示顯示設備的示意圖。閘訊號線驅動器電路1101、源訊號線驅動器電路1102、以及具有多個圖素1103的圖素部分1104被形成在基板1100上。閘訊號線驅動器電路1101和源訊號線驅動器電路1102被連接於FPC(撓性印製電路)1105。圖8C中所示的p－通道TFT812和n－通道TFT813可用於源訊號線驅動器電路和閘訊號線驅動器電路。

源訊號線驅動器電路1102包括移位暫存器電路、位準移位電路和取樣電路。時鐘訊號(CLK)和啟動脈衝(SP)被輸入至移位暫存器電路中，該移位暫存器電路輸出取樣訊號以便於對視頻訊號進行取樣。從該移位暫存器電路輸出的取樣訊號被輸入至位準移位電路中，從而將該訊號放大。之後所放大的取樣訊號被輸入至取樣電路中。取樣電路對從外部輸入的視頻訊號進行取樣並且將其輸入至圖素部分中。

該驅動器電路要求高速操作；因此，最好使用具有GOLD結構的TFT。這是由於Lov區域具有減輕汲極附近所產生的高電場的功能，這可防止熱載子退化。另外，由於取樣電路要求以熱載子退化和低OFF電流為標準作評價，因此具有Lov區域和Loff區域的結構是較佳的。另一方面，用於圖素的開關TFT或用於儲存電流控制TFT的閘極電壓的儲存TFT最好由具有能夠降低OFF電流的Loff區域的TFT製成。

考慮到上述方面，在本實施例模式中，驅動器電路部分中的每個n－通道TFT都具有Lov區域，取樣電路TFT具有Loff區域和Lov區域，而圖素部分中的開關TFT具有Loff區域。因此，根據本實施例模式製造出的半導體裝置將成為能夠在少量漏電流下高速操作的顯示設備。另外，可緊湊地製造本實施例模式的半導體裝置；因此，可獲得易於攜帶的小顯示設備。

勿庸置疑，本發明不局限於具有上述結構的顯示設備，而且可應用於製造各種顯示設備。

(實施例模式5)

在本實施例模式中，實施例模式1至實施例模式3中所說明的各種具有各種結構的TFT都是由高溫多晶矽製成的，並且參照圖19A至19D和圖20A至20D描述了用於製造液晶顯示板的方法。本實施例模式中的液晶顯示板具有在一個基板上包含週邊驅動器電路和圖素部分的結構。應該注意的是，在允許範圍內，本實施例模式可與實施例模式1到實施例模式4任意組合。

如圖19A中所示的，製備石英基板1801。可在900℃至1200℃的高溫下對石英基板執行退火處理以使得該基板在隨後的處理中不會彎曲。

接下來，在石英基板1801上形成遮光膜1802。遮光膜是在藉由濺射而沈積為100nm至400nm的膜厚度之後，藉由蝕刻金屬膜而製成的。鎢(W)膜或矽化鎢(WSi)膜可作為金屬膜的示例。

第一中間層絕緣膜1803被形成以覆蓋遮光膜1802。使用TEOS(原矽酸四乙酯)氣體，藉由大氣壓力CVD方法或低壓CVD方法形成氧化矽膜；因此，形成了第一中間層絕緣膜1803。

當遮光膜為鎢膜並且在形成第一中間層絕緣膜之後，在熔爐中在1150℃下，對於石英基板1801執行熱處理60分鐘時，從遮光膜中可獲得矽化鎢膜。

之後，非晶半導體膜被形成在第一中間層絕緣膜1803上。在該實施例模式中，在大約450℃至550℃的溫度下藉由低壓CVD方法將非晶矽膜形成為非晶半導體膜。之後，在氮環境中，在600℃至700℃的溫度下，藉由進行1小時至10小時的退火處理使得非晶矽膜結晶。藉由結晶所獲得的多晶矽膜具有50nm至200nm的厚度。之後，藉由光微影步驟形成包括多晶矽的島狀半導體膜1804a至1804c。應該注意的是，可將雜質元素摻雜於半導體膜中以減小電阻。

之後，藉由在900℃至1200℃(最好是1000℃至1150℃)的溫度下，對島狀半導體膜1804a至1804c執行熱氧化形成30nm厚的熱氧化矽膜1805a至1805c。此外，藉由低壓CVD方法等形成50nm厚的氮化矽膜1806以便於覆蓋熱氧化矽膜。閘極絕緣膜被形成以包括熱氧化矽膜1805a至1805c和氮化矽膜1806。

之後，如圖19B中所示的，依照實施例模式1和實施例模式4中所示的方法，帽形閘極電極被形成在氮化矽膜1806上。帽形閘極電極被形成以包括第二閘極電極1807a至1807d和第三閘極電極1808a至1808d。

之後，如圖19C中所示的，藉由以與實施例模式4相同的方式執行第一至第三摻雜而形成p－型高濃度雜質區域1809、n－型高濃度雜質區域1810a和1810b、以及n－型低濃度雜質區域1811a和1811b。

之後，如圖19D中所示的，形成抗蝕劑1812以便於覆蓋週邊驅動器電路。之後，藉由使用抗蝕劑1812和第三閘極電極1808c和1808d作為掩模，蝕刻第二閘極電極1807c和1807d以形成其閘極長度與第三閘極電極的閘極長度相同的第二閘極電極1813a和1813b。

之後，如圖20A中所示的，以與實施例模式4相同的方式將鈍化膜1901和第二中間層絕緣膜1902形成在第三閘極電極上。

接下來，在熱氧化矽膜1805a至1805c、氮化矽膜1806、鈍化膜1901和第二中間層絕緣膜1902中形成接觸孔以便於形成源極和汲極接線1903a至1903e(圖20B)。此時，藉由用與其上的第三閘極電極1808c重疊的遮光材料形成源極或汲極接線1903d可使得島狀半導體膜1804c上的入射光被遮光。

之後，如圖20C中所示的，第三中間層絕緣膜1904被形成在源極和汲極接線1903a至1903e上。之後，在第三中間層絕緣膜中形成接觸孔，以便於露出源極或汲極接線1903e，從而形成圖素電極1905。

如上所述，每個都包含在週邊驅動器電路中的p－通道TFT1920和n－通道TFT1921都被形成在石英基板1801上。n－通道圖素TFT1922和儲存電容1923每個都被形成在圖素部分中。

之後，對準膜1906被形成在圖素電極1905上。之後，製備其中形成有濾色器1907、相對電極1908、以及對準膜1909的基板1910，並且藉由密封劑將石英基板1801和基板1910相連接(未示出)。之後，藉由注入液晶1911完成了裝有週邊驅動器電路的液晶顯示板。

在本實施例模式的液晶顯示板中，週邊驅動器電路可裝有具有Lov區域的GOLD結構的n－通道TFT1921，且圖素部分可裝有具有Loff區域的n－通道TFT1922。因此，可製造出具有低ON電流退化性和高操作速度的週邊驅動器電路和具有低漏電流的圖素部分的液晶顯示板。另外，也可提供由次微米TFT製成的液晶顯示板；因此，可獲得極緊湊和重量輕的顯示設備。

儘管在本實施例模式的p－通道TFT中未形成有LDD區域，但是也可以與用於形成n－通道TFT中的LDD區域的方法相同的方式在p－通道TFT中形成LDD區域。此外，在週邊驅動器電路中也可形成如實施例模式3中所示的具有Lov區域和Loff區域兩者的TFT。在這種情況中，可藉由與實施例模式4中相同的方法形成TFT。另外，儘管n－通道TFT1922的Loff區域是藉由實施例模式1中所示的方法製成的，但是Loff區域也可藉由實施例模式2中所示的方法製成。

而且，本實施例模式顯示其中整合有週邊驅動器電路的液晶顯示板的一個示例；然而，CPU可與週邊驅動器電路同時形成。在這種情況中，可形成更整合的液晶顯示板；因此可提供緊湊的顯示設備。

(實施例模式6)

本實施例模式顯示使用實施例模式5中的液晶顯示板的液晶顯示設備的一個示例。圖21A是從前面看過去的液晶顯示設備的外部圖，而圖21B是從側面看過去的液晶顯示設備的橫截面圖，其中顯示內部結構。圖21A和21B中所示的背投式顯示設備2001包括投影器單元2002、鏡子2003、以及螢幕2004。在一些情況中，也提供了揚聲器2005和操作開關2006。該投影器單元2002被設在背投式顯示設備2001的外殼2007的底部部分處，並且將用於投射與影像訊號相對應的影像的光線投射在鏡子2003上。背投式顯示設備2001具有用於顯示從螢幕2004的背部投射出的影像的結構。

另一方面，圖22顯示前投影式顯示設備2101。前投影式顯示設備2101包括投影器單元2102和投影光學系統2103。該投影光學系統2103具有用於將影像投射至設在前面的螢幕等上的結構。

在下文中，將說明適用於圖21A和21B中所示的背投式顯示設備2001和圖22中所示的前投影式顯示設備2101的投影器單元的結構。

圖23顯示投影器單元2201的一個結構示例。該投影器單元2201包括光源單元2202和調制器單元2203。光源單元2202包括具有透鏡的光源光學系統2204和光源燈2205。光源燈2205被佈置在外殼中以使得漫射光不會漫射。能夠輻射大量光線的燈，例如，高壓汞燈、氙氣燈等當成光源燈2205。光源光學系統2204在其結構中適當地裝有光學透鏡、具有極化功能的膜、用於調節相位差的膜、IR膜等。另外，光源單元2202被提供得使得輻射光進入調制器單元2203。調制器單元2203包括實施例模式5中所示的多個液晶顯示板2206、延遲膜2207、分色鏡2208、鏡子2209、棱鏡2210、以及投影光學系統2211。從光源單元2202中輻射的光線藉由分色鏡2208被分離到多個光路中。

每個光路裝有傳輸預定波長或波長範圍的光線的濾色器2212和液晶板2206。透射類型的液晶板2206依照影像訊號調製所傳輸的光線。藉由液晶板透射的每種顏色的光線進入棱鏡2210並且藉由投影光學系統2211將影像顯示在螢幕上。菲涅耳(fresnel)透鏡被設在圖21B的鏡子2003和螢幕2004之間。之後，由投影器單元2201投射並反射在鏡子2003上的投影光(圖21B)藉由該菲涅耳透鏡被轉換為適當的平行光線並且被投射在螢幕上。

圖24中所示的投影器單元2301具有裝有實施例模式5中所示的反射液晶板的結構。在實施例模式5的液晶板中，反射液晶板2302具有其中圖素電極是由鋁(Al)、Ti(鈦)或其合金製成的一種結構。

投影器單元2301包括光源單元2303和調制器單元2304。光源單元2303包括具有與圖22中相同的結構。來自光源單元2303的光線藉由分色鏡2304a和2304b以及全反射鏡2305被分離到多個光路中以進入偏振射束分解器。對應於與每種顏色相對應的反射液晶板2302設置每個偏振射束分解器2306a至2306c。反射液晶板2302依照影像訊號調製所傳輸的光線。藉由反射液晶板2302傳輸的每種顏色的光線進入棱鏡2307並且藉由投影光學系統2308被投射。

在從光源單元2303中輻射的光線中，只有具有紅色波長區域的光線在分色鏡2304a處被傳輸，而具有綠色和藍色波長區域的光線被反射。而且，只有具有綠色波長區域的光線在分色鏡2304b處被反射。藉由分色鏡2304a被傳輸的具有紅色波長區域的光線被反射在全反射鏡2305上以進入偏振射束分解器2306a。另外，具有綠色波長區域的光線進入偏振射束分解器2306b，而具有藍色波長區域的光線進入偏振射束分解器2306c。偏振射束分解器分別具有用於將入射光分離成P極化光和S極化光的功能以及僅傳輸P極化光的功能。反射液晶板2302依照影像訊號使得入射光極化。

只有與每種顏色相對應的S極化光進入與每種顏色相對應的反射液晶板2302中。反射液晶板2302在電控雙折射模式(ECB)下操作。另外，藉由相對於基板具有一定角而將液晶分子豎直地定向。這樣，當每個反射液晶板2302的圖素處於OFF狀態中時，液晶分子被如此地定向，即，使得入射光在沒有改變其極化的情況下被反射。而且，當圖素處於ON狀態中時，液晶分子的定向狀態被改變並且入射光的極化被改變。

圖24中所示的投影器單元2301可應用於圖21A和21B中所示的背投式顯示設備2001和圖22中所示的前投影式顯示設備2101。

圖25A至25C中所示的投影器單元每個都顯示單板結構。圖25A中所示的投影器單元包括光源單元2401、液晶板2402、投影光學系統2403、以及延遲膜2404。投影光學系統2403包括一個或多個透鏡。液晶板2402裝有濾色器。

圖25B顯示隨場循序系統操作的投影器單元的結構。藉由場循序系統，將被暫時延遲的順序地入射在液晶顯示板上的(諸如紅、綠或藍)每種顏色的光線在沒有濾光器的情況下獲得了彩色顯示。具體地，藉由與快速回應的液晶板組合可顯示高精確度影像。在圖25B中，裝有紅色、綠色或藍色的多個濾色器的旋轉濾色器板被設在光源單元2401與液晶板2402之間。

圖25C中所示的投影器單元具有使用微距透鏡作為彩色顯示系統的顏色分離結構。在該系統中，微距透鏡陣列2405被設在液晶板2402的光線入射側上並且每種顏色的光線從各個方向發出；因此，實現了彩色顯示。因為使用該系統的投影器單元由於濾色器的存在而只流失少量光線，因此從光源單元2401中輻射的光線可被有效地利用。投影器單元裝有B分色鏡2406a、G分色鏡2406b以及R分色鏡2406c，因此液晶板240被來自於各個方向的每種顏色的光線照射。

如上所述，顯示具有實施例模式5中的液晶顯示板作為液晶板的液晶顯示設備的各種結構。由於本發明的液晶顯示設備可具有嵌入式的極緊湊的液晶板，因此可作為整體裝置獲得較小並且重量輕的液晶顯示設備。另外，液晶顯示設備具有液晶板，該液晶板具有適用於各種電路的結構；因此，可獲得具有高可靠性且低顯示退化的液晶顯示設備。

(實施例模式7)

本實施例模式參照圖10A至10D、圖11A至11D、圖12A和12B以及圖13A和13B描述了用於製造裝有具有Lov區域或Loff區域的TFT的ID晶片的一種方法。應該注意的是，這裏ID晶片是指除半導體積體電路或薄膜積體電路以外還具有天線的半導體裝置，其藉由無線等方式讀出資料。ID晶片具有用於儲存待讀出資料的功能，即，所謂的電子標簽。在允許範圍內，本實施例模式可與實施例模式1至實施例模式4任意組合。

首先，在玻璃基板90上形成剝離層92。包含矽(諸如非晶矽或多晶矽)作為其主要成分的層可用作剝離層。之後，形成底膜93。氧化矽(SiO_x )、氮化矽(SiN_x )、或氮氧化矽(SiO_x N_Y )可用作底膜93。島狀半導體膜94a至94c被形成在底膜93上。在藉由CVD方法或濺射法被沈積之後藉由蝕刻半導體膜而形成島狀半導體膜94a至94c。之後，用雷射照射島狀半導體膜94a至94c以使其結晶化。之後，閘極絕緣膜95被形成以用於覆蓋島狀半導體膜94a至94c。之後，形成將作為第一閘極電極的第一導電膜96和將作為第二閘極電極的第二導電膜97。可使用實施例模式1中所述的材料形成第一導電膜和第二導電膜並且確定其組合以使得它們中的每種在某一選擇比下被蝕刻。TaN/W用作第一導電膜/第二導電膜。之後，抗蝕劑98a至98d被形成在島狀半導體膜94a至94c上，以及第二導電膜97上(見圖10A)。

之後，執行第一和第二蝕刻(圖10B)。藉由第一蝕刻，使用抗蝕劑98a至98d作為掩模蝕刻第二導電膜97以形成第一閘極電極99a至99d。此時，抗蝕劑98a至98d也被蝕刻。之後，藉由第二蝕刻，使用第一閘極電極99a至99d作為掩模蝕刻第一導電膜96以形成第二閘極電極100a至100d。抗蝕劑98a至98d藉由第二蝕刻也在一定程度上被蝕刻。

之後，執行第三蝕刻(圖10C)。藉由第三蝕刻，第一閘極電極99a至99d被蝕刻。此時，抗蝕劑98a至98d藉由同時被蝕刻而形成有凹口。在形成有凹口的抗蝕劑98a至98d被用作掩模時，第一閘極電極99a至99d也藉由被蝕刻而形成有凹口。因此，形成了每個都具有比第二閘極電極100a至100d的閘極長度短的第三閘極電極101a至101d。形成有凹口的抗蝕劑98a至98d將成為抗蝕劑104a至104d。

之後，執行第一摻雜(圖10C)。加入n－型雜質元素(本實施例模式中為磷)以形成包含磷的雜質區域102a至102d與103a至103g。此時，雜質區域102a至102d與103a至103g的雜質元素濃度是1×10¹ ⁶ 原子/cm³ 至1×10² ⁰ 原子/cm³ (最好是，1×10¹ ⁶ 原子/cm³ 至5×10¹ ⁸ 原子/cm³ )。由於是藉由第二閘極電極執行向雜質區域102a至102d中的摻雜的，因此在比雜質元素103a至103g中的雜質元素濃度低的濃度下執行該摻雜。之後，去除抗蝕劑104a至104d。也可在隨後的步驟中在第二摻雜之後，或在前面的步驟中第三蝕刻之後，去除抗蝕劑104a至104d。

之後，對於島狀半導體膜94a和94b執行第二摻雜(圖10D)。抗蝕劑107被形成在第三閘極電極101d上，以使得不對島狀半導體膜94c執行第二摻雜。藉由第二摻雜，僅向雜質區域103a至103e中摻雜雜質元素。這裏，藉由離子摻雜方法使用磷化氫(PH₃ )執行摻雜，並且該區域中的磷的濃度被控制為1×10² ⁰ 原子/cm³ 至1×10² ¹ 原子/cm³ (最好是，2×10² ⁰ 原子/cm³ 至5×10² ¹ 原子/cm³ )。藉由該摻雜形成了將成為源極區和汲極區的高濃度雜質區域105a至105d。應該注意的是，一定程度的雜質元素已藉由第一摻雜被摻雜於雜質區域105a至105e中；然而，由於第二摻雜時的雜質元素的劑量大於第二摻雜時雜質元素的劑量，因此雜質區域105a至105e用作源極區和汲極區。

藉由上述處理，未執行第一摻雜和第二摻雜的半導體膜的區域，即，藉由第三蝕刻形成的抗蝕劑104a至104d下面的半導體膜將成為通道形成區域106a至106d。另外，每個雜質區域102a至102d都成為LDD區域。

之後，如圖11A中所示的，形成抗蝕劑111。之後，使用第三閘極電極101a和101b作為掩模，對第二閘極電極100a和100b執行第四蝕刻。之後，藉由具有與第二閘極電極100a至100d和第三閘極電極101a至101d相同的閘極長度而形成第二閘極電極112a和112b。因此，每個都是LDD區域的雜質區域102a和102b將成為Loff區域。

可藉由乾蝕刻法執行本實施例模式中的第一至第四蝕刻，具體地，可使用ICP(感應耦合電漿)蝕刻方法。

隨後，去除抗蝕劑111，並且藉由CVD方法形成氧化矽膜以便於覆蓋每個TFT中的第三閘極電極和第二閘極電極。之後，藉由蝕刻對氧化矽膜進行深蝕刻以便於在第三閘極電極101a至101d和第二閘極電極112a、112b、100c和100d的相對兩側上形成側壁114a至114d。當第三閘極電極101c和101d的閘極長度與第二閘極電極100c和100d的閘極長度之間的差異極小至0.05μm至0.2μm時，側壁被形成以便於覆蓋第二閘極電極的側表面以及第一閘極電極的側表面。

之後，形成抗蝕劑113以便於使用抗蝕劑113、第三閘極電極101d和側壁114d作為掩模執行第三摻雜。藉由該摻雜，形成了將成為Loff區域的高濃度雜質區域115a和115b以及低濃度雜質區域115c和115d(圖11B)。每個雜質區域115a和115b都用作源極區和汲極區。雜質區域102d將成為Lov區域。

隨後，如圖11c中所示的，形成了鈍化膜116並且還形成了第一中間層絕緣膜117。可使用氮化矽膜、氮氧化矽膜等形成鈍化膜116。可藉由使用有機樹脂膜、無機絕緣膜或諸如矽氧烷的有機樹脂膜形成第一中間層絕緣膜117。

之後，在第一中間層絕緣膜117、鈍化膜116和閘極絕緣膜95中形成接觸孔以便於形成與將成為源極區和汲極區的雜質區域105a、105c至105e、以及115a至115b相接觸的源極電極和汲極電極118a至118f(圖11D)。

之後，在第一中間層絕緣膜117與源極電極和汲極電極118a至118f上形成第二中間層絕緣膜121。第二中間層絕緣膜121部分地形成有開口以便於露出源極電極和汲極電極的一部分。之後，在第二中間層絕緣膜上形成天線122a至122e。天線122e被形成為部分地與開口中的源極電極和汲極電極相接觸。之後，在天線122a至122e和第二中間層絕緣膜121上形成抗蝕劑123(見圖12A)。

隨後，如圖12B中所示的，形成凹槽124以便於隔離相鄰的ID晶片。凹槽124足夠深得可露出剝離層92。可藉由切割、劃線等形成凹槽124。應該注意的是，當不需要隔離形成在玻璃基板91上的ID晶片時，就不必提供凹槽124。

之後，如圖13A中所示的，藉由蝕刻去除剝離層92。以這種方式，將玻璃基板91剝離。在本實施例模式中，鹵素氟化物氣體用作蝕刻氣體，該蝕刻氣體藉由凹槽124被注入。在本實施例模式中，也可使用其他氣體(諸如ClF₃ 、或ClF₃ 與氮的混合氣體)。

之後，如圖13B中所示的，使用黏劑134將TFT133、135和137以及天線122a至122e連接於支撐座136。黏劑134是由能夠將支撐座136與底膜93相互連接的材料構成的。黏劑134可為各種類型的可固化黏劑，諸如反應性可固化黏劑、熱固化黏劑、光學固化黏劑，諸如紫外線固化黏劑，或例如厭氧膠粘劑。支撐座136可由軟紙或諸如塑膠的有機材料製成。

另外，在去除了抗蝕劑123之後，黏劑131被塗覆在第二中間層絕緣膜121上以便於覆蓋天線122a至122e；之後，覆蓋元件132與之相連接。與支撐座136一樣，覆蓋元件132也可由軟紙或諸如塑膠的有機材料製成。黏劑131是由能夠將覆蓋元件132與第二中間層絕緣膜121相互連接的材料構成的。黏劑131可為各種類型的可固化黏劑，諸如反應性可固化黏劑、熱固化黏劑、光學固化黏劑，諸如紫外線固化黏劑，或例如厭氧膠粘劑。

藉由上述技術，完成了ID晶片。應該注意的是，本實施例模式不局限於該製造方法。本實施例模式僅是一個示例，其中藉由隨意組合具有Lov區域、或Loff區域、或Lov區域和Loff區域兩者同時被製造在一個基板上的結構的TFT可完成ID晶片。因此，也可製造出包括僅具有Lov區域或Loff區域的TFT的ID晶片，或僅包括具有Lov區域和Loff區域兩者的TFT的ID晶片。

換句話說，依照本發明，可製造出裝有在一個基板上具有各種結構的TFT的ID晶片，並且在具有少量處理步驟的技術中可製造出用於不同目的的不同ID晶片。因此，可降低製造成本並且可提高產量。

而且，儘管ID晶片中所使用的TFT要求精細處理，但是依照本發明製造出的TFT也可應用於次微米TFT。因此，依照本發明可更適合於製造ID晶片。

ID晶片中所使用的TFT要求精細處理；因此，最好使用步階器，藉由光微影步驟形成它們。然而，在使用步階器時，使用抗蝕劑掩模形成了LDD區域，這對於整個步驟來說，需要更多數量的掩模。因此，導致更高的製造成本。另外，在使用精細圖案時，精細處理的餘量變小了。例如，在使用掩模在2μm的閘極電極的一側上形成0.5μm的Lov區域的情況下，需要0.1μm或更小的對準精確度。當對於閘極電極執行各向同性蝕刻時，難於實現蝕刻時間的最佳化。具體地，不可能從掩模的邊緣檢查沿橫向方向的蝕刻量。換句話說，不可能檢查蝕刻的終點，因此難於評價橫向方向的蝕刻率。橫向方向的不穩定蝕刻率阻礙了穩定處理的進行。

因此，本發明適用於製造包含要求精細處理的TFT的半導體裝置，具體地，諸如ID晶片、CPU、快閃記憶體、或與音頻訊號處理電路形成整體的顯示設備。在製造該半導體裝置時，可獲得具有期望結構的TFT同時實現製造成本的降低和產量的提高。

依照本發明製造的ID晶片可在廣範圍內使用。例如，ID晶片可應用於票據、硬幣、有價證券、無記名債券、證書(駕駛執照、居所證件、等；見圖26A)、包裝物(包裝紙、瓶等；見圖26B)、記錄媒體(DVD軟碟、錄影帶等；見圖26C)、機動車(自行車等；見圖26D)、自用物品(包、眼鏡等；見圖26E)、食品、衣物、生活用品、電子設備等。電子設備是液晶顯示設備、EL顯示設備、電視機(也簡稱為TV、TV接收機，或電視接收機)、行動電話等。

應該注意的是，ID晶片藉由被附於物品表面或安裝在其上而被固定於該物品。例如，在書的情況下，ID晶片最好被安裝在紙本上，而在由有機樹脂製成的包裝的情況下ID晶片最好被安裝存有機樹脂上。藉由在票據、硬幣、有價證券、無記名債券、證書中提供薄膜積體電路，可防止偽造品。而且，當在包裝物、記錄媒體、自用物品、食品、衣物、生活用品、電子設備等中提供ID晶片時，檢查系統、出租商店等處的系統變得更為有效。當在機動車中提供ID晶片時，可防止偽造和被盜。

而且，藉由將ID晶片應用於商品的控制系統或分配系統可實現更尖端的系統。例如，讀出器/寫入器295被設在包含顯示部分294的攜帶型終端的側表面上並且ID晶片296被設在商品297的側表面上(見圖27A)。在該系統中，當ID晶片296被保持在讀出器/寫入器295上時，顯示部分294在物品297上顯示資訊，諸如原材料、來源、分配技術的記錄等。作為另一個示例，讀出器/寫入器295被設在帶式運輸機旁邊(見圖27B)。在這種情況下，可容易地檢查商品297。

(實施例模式8)

實施例模式1至實施例模式3中所示的半導體裝置和實施例模式4中所示的顯示設備可用於製造各種電子設備。該電子設備包括例如電視機、照相機(諸如攝影機或數位相機)、導航系統、音頻再生設備(汽車音響、聲頻成分等)、個人電腦、遊戲機、攜帶型資訊終端(移動電腦、行動電話、攜帶型遊戲機、電子書等)、裝有記錄媒體(具體地，能夠再生記錄媒體(諸如數位化視頻光碟(DVD))並且具有能夠顯示影像的顯示器的裝置)的影像再生裝置等。在圖14A至14G中顯示該電子設備的示例。

圖14A顯示電視設備，該電視設備包括外殼13001、支架13002、顯示部分13003、揚聲器部分13004、視頻輸入終端13005等。實施例模式4中的顯示設備的製造方法等可應用於顯示部分13003等的製造技術；因此，可完成電視設備。顯示部分13003可為EL顯示器、液晶顯示器等。應該注意的是，該電視設備包括諸如用於電腦、TV廣播接收和廣告顯示器等所有電視機。藉由上述結構，可提供具有高可靠性的緊湊、低成本的電視設備。

圖14B顯示數位相機，該數位相機包括主體13101、顯示部分13102、影像接收部分13101、操作鍵13104、外部連接埠13105、快門13106等。實施例模式4中的顯示設備的製造方法等可應用於顯示部分13102等的製造技術；因此，可完成數位相機。藉由上述結構，可提供具有高可靠性的緊湊、低成本的數位相機。

圖14C顯示電腦，該電腦包括主體13201、外殼13202、顯示部分13203、鍵盤13204、外部連接埠13205、滑鼠13206等。實施例模式4中的顯示設備的製造方法等可應用於顯示部分13203等的製造技術；因此，可完成電腦。藉由上述結構，可提供具有高可靠性的緊湊、低成本的電腦。

圖14D顯示移動式電腦，該電腦包括主體13301、顯示部分13302、開關13303、操作鍵13304、IR埠13305等。實施例模式4中的顯示設備的製造方法等可應用於顯示部分13302等的製造技術；因此，可完成移動式電腦。藉由上述結構，可提供具有高可靠性的緊湊、低成本的移動式電腦。

圖14E顯示裝有記錄媒體(具體地，DVD再生裝置)的影像再生裝置，該包括影像再生裝置主體13401、外殼13402、顯示部分A13403、顯示部分B13404、記錄媒體(DVD等)讀出部分13405、操作鍵13406、揚聲器部分13407等。顯示部分A13403主要顯示影像資料而顯示部分B13404主要顯示文本資料。實施例模式4中的顯示設備的製造方法等可應用於顯示部分A13403、顯示部分B13404等的製造技術；因此，可完成影像再生裝置。應該注意的是，裝有記錄媒體的影像再生裝置包括遊戲機等。藉由上述結構，可提供具有高可靠性的緊湊、低成本的影像再生裝置。

圖14F顯示攝影機，該攝影機包括主體13601、顯示部分13602、外殼13603、外部連接埠13604、遙控接收部分13605、影像接收部分13606、電池組13607、音頻輸入部分13608、操作鍵13609、目鏡13610等。實施例模式4中的顯示設備的製造方法等可應用於顯示部分13602的製造技術；因此，可完成攝影機。藉由上述結構，可提供具有高可靠性的緊湊、低成本的攝影機。

圖14G顯示行動電話，該行動電話包括主體13701、外殼13702、顯示部分13703、音頻輸入部分13704、音頻輸出部分13705、操作鍵13706、外部連接埠13707、天線13708等。實施例模式4中的顯示設備的製造方法等可應用於顯示部分13703等的製造技術；因此，可完成行動電話。藉由上述結構，可提供具有高可靠性的緊湊、低成本的行動電話。

具體地，用於該電子設備之顯示部分的顯示設備包括用於驅動圖素的薄膜電晶體，且TFT的所需結構根據所使用的電路而不同。提供應用本發明，可高精確度地製造具有用於各種電路的適合結構的TFT；因此，可以高産量製造高質量的電子設備。

如上所述，本發明的應用範圍極為廣泛，因此本發明可應用於各種領域的電子設備。

110a~110d．．．第二閘極電極

101a~101d．．．第三閘極電極

102a~102d．．．雜質區

103a~103g．．．雜質區

104a~104d．．．抗蝕劑

105a~105e．．．雜質區

106a~106d．．．通道形成區

107．．．抗蝕劑

11．．．基板

1100．．．基板

1101．．．閘訊號線驅動器電路

1102．．．源訊號線驅動器電路

1103．．．圖素

1104．．．圖素部份

1105．．．FPC(柔性印刷電路)

111．．．抗蝕劑

112a、112b．．．第二閘極電極

113．．．抗蝕劑

114a~114d．．．側壁

115a、115b．．．高濃度雜質區

115c、115d．．．低濃度雜質區

116．．．鈍化膜

117．．．第一中間層絕緣膜

118a~118f．．．源極電極和汲極電極

12．．．底絕緣膜

121．．．第二中間層絕緣膜

123．．．保護層

124．．．凹槽

13．．．島狀半導體腹

13001．．．外殼

13002．．．支架

13003．．．顯示部份

13004．．．揚聲器部份

13005．．．視頻輸入終端

131．．．黏劑

13101．．．主體

13102．．．顯示部份

13103．．．影像接收部份

13104．．．操作鍵

13105．．．外部連接埠

13106．．．快門

132．．．覆蓋元件

13201．．．主體

13202．．．外殼

13203．．．顯示部份

13204．．．鍵盤

13205．．．外部連接埠

13206．．．TFT

13301．．．主體

13302．．．顯示部份

13303．．．開關

13304．．．操作鍵

13305．．．IR埠

134．．．黏劑

13401．．．主體

13402．．．外殼

13403．．．顯示部份A

13404．．．顯示部份B

13405．．．讀出部份

13406．．．操作鍵

13407．．．揚聲器部份

136．．．支撐座

13601．．．主體

13602．．．顯示部份

13603．．．外殼

13604．．．外部連接埠

13605．．．遙控接收部份

13606．．．影像接收部份

13607．．．電池

13608．．．音頻輸入部份

13609．．．操作鍵

13610．．．目鏡

13701．．．主體

13703．．．外殼

13703．．．顯示部份

13704．．．音頻輸入部份

13705．．．音頻輸出部份

13706．．．操作鍵

13707．．．外部連接埠

14．．．閘極絕緣膜

15．．．第一導電膜

16．．．第二導電膜

17．．．第一抗蝕劑

18．．．第一閘極電極

1801．．．石英基板

1802．．．遮光膜

1804a~1804c．．．島狀半導體膜

1805a~1805c．．．熱氧化矽膜

1806．．．氮化矽膜

1807a~1807d．．．第二閘極電極

1808a~1808d．．．第三閘極電極

1809．．．p型高濃度雜質區

1810a、1810b．．．n型高濃度雜質區

1811a、1811b．．．n型低濃度雜質區

1812．．．抗蝕劑

1813a、1813b．．．第二閘極電極

19．．．第二抗蝕劑

1901．．．鈍化膜

1902．．．第二中間層絕緣膜

1903a~1903e．．．源極和汲極接線

1904．．．第三中間層絕緣膜

1905．．．圖素電極

1906．．．對準膜

1907．．．濾色器

1908．．．相對電極

1909．．．對準膜

1910．．．基板

1911．．．液晶

1920．．．p通道TFT

1921．．．n通道TFT

1922．．．n通道圖素TFT

1923．．．儲存電容

20．．．第二閘極電極

2001．．．背投式顯示設備

2002．．．投影器單元

2003．．．鏡子

2004．．．螢幕

2005．．．揚聲器

2006．．．操作開關

2007．．．外殼

21．．．凹口第三抗蝕劑

2101．．．前投式顯示設備

2102．．．投影器單元

2103．．．投影光學系統

22．．．第三閘極電極

2201．．．投影器單元

2202．．．光源單元

2203．．．調制器單元

2204．．．光源光學系統

2205．．．光源燈

2206．．．液晶板

2207．．．延遲膜

2208．．．分色鏡

2209．．．鏡子

2210．．．棱鏡

2211．．．投影光學系統

2212．．．濾色器

23．．．第四抗蝕劑

2301．．．投影器單元

2302．．．反射液晶板

2303．．．光源單元

2304．．．調制器單元

2304a．．．分色鏡

2304b．．．分色鏡

2305．．．全反射鏡

2306a．．．偏振射束分解器

2306b．．．偏振射束分解器

2306c．．．偏振射束分解器

2307．．．棱鏡

2308．．．投影光學系統

2401．．．光源單元

2402．．．液晶板

2403．．．投影光學系統

2404．．．延遲膜

2405．．．微透鏡陣列

2406a．．．B分色鏡

2406b．．．G分色鏡

2406c．．．R分色鏡

24a、24b．．．低濃度雜質區

25a、25b．．．低濃度雜質區

26．．．通道形成區

27a、27b．．．高濃度雜質區

28a、28b．．．Loff區

294．．．顯示部份

295．．．讀出器/寫入器

296．．．ID晶片

297．．．物品

31a、31b．．．低濃度雜質區

32．．．抗蝕劑

33a、33b．．．高濃度雜質區

34a、34b．．．低濃度雜質區

35．．．通道形成區

41．．．膜

42．．．側壁

43a、43b．．．高濃度雜質區

44a、44b．．．低濃度雜質區

501．．．基板

502．．．底絕緣膜

503a~503e．．．島狀半導體膜

507．．．閘極絕緣膜

508．．．第一導電膜

509．．．第二導電膜

510a．．．抗蝕劑

511a~511e．．．第一閘極電極

512a~512e．．．抗蝕劑

513a~513e．．．第二閘極電極

514a~514e．．．第三閘極電極

515a~515e．．．抗蝕劑

601a~601e．．．低濃度雜質區

602a~602e．．．低濃度雜質區

603a~603d．．．高濃度雜質區

604．．．抗蝕劑

605a~605c．．．第二閘極電極

606．．．抗蝕劑

701．．．抗蝕劑

702、703．．．雜質區

704a~704e．．．側壁

705．．．抗蝕劑

706．．．雜質區

707．．．低濃度雜質區

801．．．鈍化膜

802．．．中間層絕緣膜

803a~803i．．．源極和汲極接線

804．．．圖素電極

805．．．堤

806．．．EL層

807．．．電極

808．．．發光元件

809．．．保護層

810．．．密封材料

811．．．覆蓋構件

812．．．p通道TFT

813．．．n通道TFT

814．．．取樣電路TFT

815．．．開關TFT

816．．．電流控制TFT

91．．．玻璃基板

92．．．剝離層

93．．．底膜

94a~94c．．．島狀半導體膜

95．．．閘極絕緣膜

96．．．第一導電膜

97．．．第二導電膜

98a~98d．．．抗蝕劑

99a~99d．．．第一閘極電極

在附圖中：圖1A至1D是各顯示依照本發明某一觀點的實施例模式1的視圖；圖2A至2C是各顯示依照本發明某一觀點的實施例模式1的視圖；圖3A至3C是各顯示依照本發明某一觀點的實施例模式2的視圖；圖4A至4D是各顯示依照本發明某一觀點的實施例模式3的視圖；圖5A至5C是各顯示依照本發明某一觀點的實施例模式4的視圖；圖6A至6C是各顯示依照本發明某一觀點的實施例模式4的視圖；圖7A至7C是各顯示依照本發明某一觀點的實施例模式4的視圖；圖8A至8C是各顯示依照本發明某一觀點的實施例模式4的視圖；圖9是顯示依照本發明某一觀點的實施例模式4的視圖；圖10A至10D是各顯示依照本發明某一觀點的實施例模式7的視圖；圖11A至11D是各顯示依照本發明某一觀點的實施例模式7的視圖；圖12A和12B是各顯示依照本發明某一觀點的實施例模式7的視圖；圖13A和13B是各顯示依照本發明某一觀點的實施例模式7的視圖；圖14A至14G是各顯示依照本發明某一觀點的實施例模式8的視圖；圖15A和15B是以習知方法形成的帽形閘極電極的橫截面的SEM照片；圖16A和16B是依照本發明某一觀點形成的帽形閘極電極的橫截面的SEM照片；圖17A和17B是依照本發明某一觀點的實施例模式3形成的帽形閘極電極的橫截面的SEM照片；圖18A至18D是各顯示習知示例的視圖；圖19A至19D是各顯示依照本發明某一觀點的實施例模式5的視圖；圖20A至20D是各顯示依照本發明某一觀點的實施例模式5的視圖；圖21A和21B是各顯示依照本發明某一觀點及的實施例模式6的視圖；圖22是顯示依照本發明某一觀點的實施例模式6的視圖；圖23是顯示依照本發明某一觀點的實施例模式6的視圖；圖24是顯示依照本發明某一觀點的實施例模式6的視圖；圖25A至25C是各顯示依照本發明某一觀點的實施例模式6的視圖；圖26A至26E是各顯示依照本發明某一觀點的實施例模式7的視圖；圖27A和27B是各顯示依照本發明某一觀點的實施例模式7的視圖；圖28A和28B是依照本發明某一觀點形成的帽形閘極電極的橫截面的SEM照片；以及圖29是依照本發明某一觀點形成的帽形閘極電極的橫截面的SEM照片。