TWI287863B - Using different gate dielectrics with NMOS and PMOS transistors of a complementary metal oxide semiconductor integrated circuit - Google Patents

Description

1287863 (1) 九、發明說明 【發明所屬之技術領域】 本發明一般係關於半導體技術、半導體製程、以及互 補式金屬氧化物半導體積體電路的形成。 【先前技術】 互補式金屬氧化物半導體積體電路包括NMOS電晶體 • 與PMOS電晶體。一般來說，這些電晶體可以藉由形成一 閘極介電，然後在該介電的頂部上形成NMOS與PMOS閘 極結構而製成。該閘極結構可以多晶矽、矽化物、或金屬 製成一虛閘極。 比方說，一多晶矽閘極也可以形成於一閘極介電上。 然後將該虛閘極移除，並以一金屬閘極取代。此一步驟中 ’不同的金屬閘極可以做爲NMOS與PMOS電晶體，但可 以利用一共同的介電。 # 因此，需要互補式金屬氧化物半導體的製造技術。 【發明內容及實施方式】 互補式金屬氧化物半導體（CMOS )積體電路可以由 具有不同閘極介電的NMOS和PMOS電晶體製造，該介電 的不同之處可以是使用的材料、其厚度、或用於形成該閘 極介電的技術，如一些實例所見。因此，該閘極介電能夠 按照電晶體的特別型式而改變，可以視情況決定是一 NMOS或PMOS電晶體。 - (2) 1287863

» I 參考圖1，根據本發明之一實施例，一啓始的半導體 結構I 0包括一半導體基板1 2，於其上一絕緣物1 4所形 成的溝道中塡入虛閘極材料16和18。在一實施例中，該 • 虛閘極材料1 6和1 8，例如：可以是摻雜的多晶矽。 爹考圖2’將該虛閘極材料16移除。該虛閘極材料 16的移除可以遮罩 '蝕刻除去、或其他方法來完成。在 一蝕刻除去的步驟，該材料1 6可以相對於該材料1 8選擇 φ 性地蝕刻。因此一實施例中，該材料1 6和1 8可以是不同 的材料，使得其一能夠相對於另一選擇性被蝕刻。如果使 用一蝕刻劑，比方一濕蝕刻劑，是最適合侵蝕該材料！ 6 ，該材料1 6就能夠選擇性的被蝕刻而同時保留材料1 8。 例如：根據本發明之一實施例，該材料16可以是一 N型摻雜的多晶矽，而該材料18是一 p型摻雜的多晶砂 。一種蝕刻劑比如氫氧化四甲銨（TMAH )或NH4OH，以 音波一起振動可用於選擇性蝕刻該材料1 6或1 8其中之一 Φ ，同時不會大量地蝕刻另一材料。以蝕刻該材料1 6或18 所使用的濕鈾刻之選擇而定，該虛閘極材料1 6和1 8其中 之一會被鈾刻，而同時另一材料大致是沒有被蝕刻。然後 再將另一或保留的閘極材料1 6或1 8移除。 參考圖3，根據本發明之一實施例，一介電22可以 形成於該基板1 2上移除該閘極材料產生的開口 20內。一 實施例中，可以選擇該介電22是具有能夠將一 NMOS或 PMOS電晶體品質最佳化的特性，而形成於該區域20內 。例如：就該閘極介電22材料而言，厚度或形成的技術 -6- (3) 1287863 依其特殊的應用而改變。 例如：該NMOS電晶體可以使用一較大的導電帶偏置 之材料，比方二氧化矽；而且該PMOS電晶體可以使用一 較高介電常數的材料，比方二氧化飴，其剛好對電洞也具 有良好的帶偏置。較高的介電常數在一實施例中可以比 1 0要大。如另一範例，在一些情況用於該NMOS比用於 PMOS電晶體爲一較厚的材料，例如··二氧化鈴缺乏的電 φ 子比電洞要多，所以用於該NMOS電晶體需要一較厚的二 氧化給層；而用於該PMOS電晶體即是一較薄的二氧化給 層。例如：一實施例中該二氧化給的閘極介電於N Μ 0 S電 晶體可以是3 0埃；而該閘極介電於ρ μ 0 S電晶體則是1 5 埃0 仍如另一實例’用於該兩閘極介電的沉積技術可以不 同。例如：用於該NMOS電晶體的材料，比方二氧化砂， 可以利用擴散技術沉積；而原子層沉積、濺鑛、或金屬有 •機化學蒸氣沉積（M0CVD )可以用於沉積高介電常數的 材料，比方二氧化給。 一閘極介電可以是一高k値的材料，（具有一介電常 數大於10) ’同時其他可以是一低k値的材料（具有— 介電常數小於10)。或者兩種介電可以都早·^ u _ 乂邵疋咼k値或兩 種都是低k介電材料。 然後’該適當的蘭極材料24可以沉積在該鬧極介電 22上方，由除去該材料16所產生的開口 2〇內。 參考圖4’在該闊極介電22上沉積—閘極材料24。 (4) (4)1287863 該材料24可以是任何導電材料，包括摻雜的多晶矽或金 屬。該材料可以利用任何適合的技術沉積。 參考圖5，可以選擇性地將該閘極材料1 8移除。同 樣地’該選擇性除去可以利用選擇性蝕刻、遮罩，或任何 其他能夠移除材料1 8而同時保留該材料24的方法完成。 然後’如圖6所示，一閘極介電2 8可以在移除該材 料18所產生的的開口 26內形成。同樣地，該閘極介電 28的特性能夠依其特殊的應用而最佳化，可以爲一 nm〇S 或一 PMOS電晶體。例如：可以選擇其厚度、形成的技術 、或所使用的材料’而能夠使得最終電晶體的品質最佳化 〇 本發明之一些實施例中，會希望確定該材料18相對 於該材料24是一選擇性可蝕刻的。例如：選擇性的蝕刻 以該材料1 8與2 4是不同型態的材料之事實爲依據。 參考圖7 ’然後一適當的閘極材料3 〇形成於該閘極 介電28上方的開口 26內。一些實施例中，該閘極材料 24和30可以是摻雜的多晶矽，可以包括矽化物，或可以 是一金屬。 一些實施例中’單一的閘極介電材料可能無法同時提 供該NMOS與PMOS結構的最高品質，這可能是由於，例 如·導體或共價結鍵的帶偏置不良、該閘極材料的不相容 、該閘極的製程或厚度要求之不相容。藉由爲每一種結構 選擇較佳的可能介電膜層，沉積具有最佳厚度的最佳膜層 ’於一些實施例中產生較高品質的互補式金屬氧化物半導 (5) 1287863 體裝置。藉著利用最佳厚度的較好閘極介電材料於每一個 電極疊層，就能夠產生較高品質的結構，且於一些實施例 中呈現較高的移動性、較高的飽和電流、或者較好的臨界 電壓。 雖然本發明是以相關於有限數目的實施例來敘述，本 技術領域中的技術人員會理解從中可以有許多的修改和變 化型式。所附的專利申請項是刻意用於含蓋具有本發明之 φ 真實精神與範圍內全部的修改和變化型式。 【圖式簡單說明】 圖1是本發明之一實施例於製造初步階段中一放大且 部分的切面圖； 圖2是根據本發明之一實施例於圖1呈現的實施例接 下來的製造階段中一放大且部分的切面圖； 圖3是根據本發明之一實施例於圖2呈現的實施例接 Φ 下來的製造階段中一放大且部分的切面圖； 圖4是根據本發明之一實施例於圖3呈現的實施例接 下來的製造階段中一放大且部分的切面圖； 圖5是根據本發明之一實施例於圖4呈現的實施例接 下來的製造階段中一放大且部分的切面圖； 圖6是根據本發明之一實施例於圖5呈現的實施例接 γ $的製造階段中一放大且部分的切面圖；以及 圖I 7是根據本發明之一實施例於圖6呈現的實施例接 τ $的製造階段中一放大且部分的切面圖。 -9- (6) (6)1287863 【主要元件符號說明】 1 0 :半導體結構 1 2 :半導體基板 14 :絕緣物 1 6、1 8 :虛閘極材料 2 0、2 6 ·•開口 22、28 :閘極介電 24、30 :閘極材料

Claims (1)

1. -1287863 十、申請專利範圍 附件2A : 第9 4 1 2 1 4 9 9號專利申請案 中文申請專利範圍替換本 民國95年8月30曰修正 I〜種製造一積體電路的方法，包含： 以第一材料塡充第一溝道和以不同於第—材料的第二 材料塡充第二溝道； ® 選擇性的蝕刻在該第一溝道中的第一材料以移除該第 〜材料，· - 形成一閘極介電在該第一溝道’而該第二溝道保留以 該第二材料塡充；和 形成一閘極電極在該第一溝道中的該介電上。 2·如申請專利範圍第1項的方法，包括形成具有不 同閘極介電的電晶體。 3 ·如申請專利範圍第2項的方法，其中形成具有不 ^ 同閘極介電的電晶體包括形成具有以不同技術沉積的閘極 介電的電晶體。 4·如申請專利範圍第1項的方法，包括形成具有金 屬閘極的NMOS和PMOS電晶體。 5 ·如申請專利範圍第4項的方法，包括使用具有較 大的導電帶偏置的NMOS閘極介電材料。 6 ·如申請專利範圍第5項的方法，包括使用具有比 NMOS閘極介電較高介電常數的PM〇s閘極介電。 7 .如申請專利範圍第6項的方法，包括對該Ν Μ Ο S '1287863 電晶體比對該PMO S電晶體使用較厚的閘極介電。 8·如申請專利範圍第7項的方法，包括使用一閘極 介電開關介電常數大於10當成該NMOS和PMOS電晶體 的閘極介電。 9.如申請專利範圍第6項的方法，包括使用二氧化 石夕用於該NMOS電晶體的該閘極介電，和使用具有大於二 氧化砂的介電常數的材料用於該PMOS電晶體。 1 〇.如申請專利範圍第9項的方法，包括使用擴散沉 積用於該NMOS電晶體的介電。 1 1 ·如申請專利範圍第9項的方法，包括使用原子層 沉積、金屬有機化學蒸氣沉積、或濺鍍沉積之一，以形成 用於該PMOS電晶體的介電。

   -2-