[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

TWI249185B - Semiconductor device and method of manufacturing the same - Google Patents

Semiconductor device and method of manufacturing the same Download PDF

Info

Publication number
TWI249185B
TWI249185B TW093114278A TW93114278A TWI249185B TW I249185 B TWI249185 B TW I249185B TW 093114278 A TW093114278 A TW 093114278A TW 93114278 A TW93114278 A TW 93114278A TW I249185 B TWI249185 B TW I249185B
Authority
TW
Taiwan
Prior art keywords
insulating film
floating gate
tunnel insulating
film
semiconductor substrate
Prior art date
Application number
TW093114278A
Other languages
English (en)
Other versions
TW200426904A (en
Inventor
Yoshio Ozawa
Shigehiko Saida
Yuji Takeuchi
Masanobu Saito
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of TW200426904A publication Critical patent/TW200426904A/zh
Application granted granted Critical
Publication of TWI249185B publication Critical patent/TWI249185B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
    • H10B41/48—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor with a tunnel dielectric layer also being used as part of the peripheral transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Description

1249185 九、發明說明： 【發明所屬之技術領域】 本發明係有關一種具有非揮發性記憶胞之半導體震置以 及其製造方法。 【先前技術】 圖15係模式顯示以往的非揮發性記憶胞之通道寬度方向 (與通道電流流動的方向垂直之方向）之構造圖（例如，參照 專利文獻1)。在圖15中，81係矽基板’ 82係元件分離絕緣 膜，83係隧道絕緣膜，84係浮動閘極，85係電極間絕緣膜， 86係控制閘極。 、 除了與元件分離絕緣膜82之邊界附近外，隨道絕、緣膜83 係大致具有平坦的表面，且具有大致 隨道絕緣膜83除了與元件分離絕緣膜82之邊界具 有大致相同的形狀© 隨道絕緣膜83與元件分離絕緣膜82的邊界附近之膜厚係 比隨道絕緣膜83的其他部分之膜厚厚。其理由係藉由以元 件分離絕緣膜82埋入元件分離溝内之前進行的熱氧化製 程，氧化元件分離溝之側壁所露出㈣基板81以及浮動閉 極8 4之表面。 精由上述熱氧化製程，從盥 攸興几件分離絕緣膜82之邊界朝 向内側約5 nm左右以内的F a > ^ 的£域之隧道絕緣膜83變成約5 nm 左右的尽度。該程度之膜屋 騰与右增加，則在進行寫入/消去動 作時，随道電流流動的區域 成為除去隧道絕緣膜83内與元 件分離絕緣膜82之邊界附近的全區域。 93295.doc 1249185 又，隧道電流流動的區域與通道電流流動區域大致相 同。因此，當隧道電流通過隧道絕緣膜，且隧道絕緣膜中 的電荷捕獲或界面準位產生時，使通道電流量降低。 本發明係有鑑於上述問題而研創者，其目的在於提供一 種具備可降低隧道絕緣膜中的電荷捕獲之影響的非揮發性 記憶胞之半導體裝置以及其製造方法。 【發明内容】 、 在本申睛案中所揭示的發明中，簡單說明代表性的概要 如下。 亦即，爲達成上述目的，有關本發明之半導體裝置，係 具有：半導體基板；設置於上述半導體基板的表面之元件 分離區域；以及設置於上述半導體基板上的非揮發性記憶 胞，其特徵在於：具有非揮發性記憶胞，該非揮發性記憶 胞係包含··包含在愈接近上述元件分離區域膜厚愈厚的部 分之隧道絕緣膜；設置於上述隧道絕緣膜上的浮動閘極； 设置於上述浮動閘極的上方之控制閘極；以及設置於上述 控制閘極與上述浮動閘極之間的電極間絕緣膜。 又，本發明之另一半導體裝置，係具有··半導體基板； 以及β又置於上述半導體基板上的非揮發性記憶胞，其特徵 在於：上述非揮發性記憶胞係包含··在上述非揮發性記憶 胞的通道寬度方向上，膜厚週期性且連續性變化之隧道絕 緣膜’设置於上述隧道絕緣膜上的浮動閘極；設置於上述 浮動閘極的上方之控制閘極；以及設置於上述控制閘極與 上述浮動閘極之間的電極間絕緣膜。 93295.doc 1249185 而且’本發明之另一半導體裝置，係具有：半導體基板； 以及设置於上述半導體基板上的非揮發性記憶胞，其特徵 在於：上述非揮發性記憶胞係包含：膜厚大致固定的隧道 絕緣膜；設置於上述隧道絕緣膜上的浮動閘極；設置於上 述浮動閘極的上方之控制閘極；以及設置於上述控制閘極 與上述浮動閘極之間的電極間絕緣膜，上述隧道絕緣膜與 上述浮動閘極之界面的高度、以及上述隧道絕緣膜與上述 半導體基板的界面之高度，係在上述非揮發性記憶胞之通 道寬度方向上週期性且連續性變化。 本發明的半導體裝置之製造方法，該半導體裝置係具 有：半導體基板；設置在上述半導體基板的表面，包含元 件分離溝之元件分離區域；以及設置於上述半導體基板上 的非揮發性記憶胞，該非揮發性記憶胞係包含··隧道絕緣 膜；設置於上述隧道絕緣膜上的浮動閘極；設置於上述浮 動閘極的上方之控制閘極；以及設置於上述控制閘極與上 述浮動閘極之間的電極間絕緣膜者，其特徵在於具有··在 上述半導體基板上依序形成成為上述隧道絕緣膜之絕緣 膜、成為上述浮動閘極之半導體臈之步驟；蝕刻上述半導 體膜、上述絕緣膜以及上述半導體基板，形成上述元件分 離溝之步驟；以及在水蒸氣環境中，對上述浮動閘極、上 述隨道絕緣膜以及上述半導體基板進行退火之步驟。 【實施方式】 以下，一邊參照圖面一邊說明本發明之實施形態。 (第1實施形態） 93295.doc 1249185 圖1係本發明之第1實施形態的非揮發性記憶胞（以下簡 稱記憶胞）之平面圖，圖2(a)&(b)係分別沿著圖丨之線分A — A’之剖面圖（通道長方向的剖面圖）以及沿著線分B — B，之剖 面的剖面圖（通道寬度方向的剖面圖）。 本實施形態的矽基板1之表面設置有元件分離溝2，元件 分離溝2藉由元件分離絕緣膜3埋設。元件分離絕緣膜3的上 面南於石夕基板1的表面，且低於浮動閘極6的上面。 元件分離溝2以及元件分離絕緣膜3係構成元件分離區 域。藉由該元件分離區域規定包含記憶胞的通道區域之矽 基板1的半導體區域（元件形成區域）。 在上述半導體區域的表面上設置有隧道絕緣膜4。隧道絕 緣膜4係包含愈接近元件分離絕緣膜3膜厚愈厚的部分。具 體而言，隧道絕緣膜4在上述通道區域的中央附近最薄，具 有愈接近與元件分離絕緣膜3之邊界愈厚的膜厚分布。亦 即，與兀件分離絕緣膜3之邊界附近的隧道絕緣膜4之形狀 係成為鳥嘴（bird’s beak)形狀。 本實施开^/態之情況係如圖2(b)所示，愈接近隧道絕緣膜4 的7L件分離絕緣膜3之膜厚變厚的部分係存在於記憶胞之 通道寬度方向的剖面。再者，在通道寬度方向的剖面上， 隧道絕緣膜4係與通道寬度方向平行的中心線L有關，具有 上下大致對稱的形狀。 如此，本實施形態之隧道絕緣膜4由於係愈與元件分離絕 緣膜3的邊界接近膜厚變愈厚，因此隧道電流係集中在隨道 絕緣膜4的中央附近流動。亦即，隧道絕緣膜4的膜質降低 93295.doc 1249185 的部分不流動隧道電流。 在隧道絕緣膜4上設置有浮動閘極5、6。在浮動問極$、$ 的上方設置有控制閘極7。浮動閘極5、6與控制閘極7之間 設置有電極間絕緣膜8。 在控制間極7上δ又置有氮化石夕膜9。氮化矽膜9在記憶胞的 製造途中，使用作為RIE(Reactivel〇nEtching)掩模。 由隧道絕緣膜4、浮動閘極5、6、控制閘極7、電極間絕 緣膜8以及氮化矽膜9構成的閘極構造部之側面以及上面， 係以氧化矽膜10覆蓋。這種氧化矽膜1〇稱為電極側壁氧化 膜。 在氧化石夕膜1 0上設置有作為層間絕緣膜的B p s G (Borophosphosilicate Glass)膜1丨。然後，在矽基板i的表面 以挾住閘極構造部4至9的方式，設置有一對之源極/汲極區 域12。 在本實施形態之記憶胞構造中，在進行寫入/消去動作 時，雖然隧道電流集中在膜質比較良好的隧道絕緣膜4之通 道中央附近流動，惟接近與膜質明顯降低的元件分離區域 之邊界的部分上沒有隧道電流流動。 因而，大幅降低隧道絕緣膜4中的電荷補獲產生量或是漏 洩電Μ產生1，可有效抑制因記憶胞的臨界值變動引起的 誤動作或電荷保持能力之降低。 再者，根據本實施形態，亦可獲得以下的功效。 在進行寫入/消去動作時，施加在控制閘極的電壓（動作電 壓）Vcg與施加在隧道絕緣膜之電壓Vtd的關係，係使用記憶 93295.doc 1249185 造步驟的剖面圖。 - 首先，如圖3(a)所示，在摻雜有期望的雜質之矽基板1的 表面藉由熱氧化法形成有厚度10 nm的隧道絕緣膜4，然 ， 後，藉由減壓CVD(Chemical Vapor Deposition)法依序沉積 、 有：成為下層的浮動閘極之厚度30 nm的多晶矽膜5 ;成為 CMP(Chemical Mechanical Polish)之擋部的厚度50 nm之氮 化矽膜13 ;成為RIE的掩模之厚度200 nm的氧化矽膜14。 此外，在本實施形態中，雖使用熱氧化矽膜作為隧道絕 φ 緣膜，惟並不限定於此，例如，亦可為熱氧氮化矽膜等。 然後，如圖3(a)所示，在掩模使用覆蓋元件形成區域之抗 蝕劑（未圖示），藉由RIE製程蝕刻氧化矽膜14，上述抗蝕劑 的圖案轉寫在氧化矽膜14。 繼而，如圖3(a)所示，在掩模使用上述抗蝕劑掩模以及氧化 矽膜14，藉由RIE製程依序蝕刻氮化矽膜13、多晶矽膜5、隧 道絕緣膜4，更蝕刻矽基板1的露出區域，形成有深度200 nm 的元件分離溝2。 _ 在上述RIE製程的途中，上述抗蝕劑係消滅，之後氧化矽 膜14作為RIE的掩模使用。 然後，如圖3(b)所示，在已露出的石夕表面藉由熱氧化法 形成有厚度5 nm的氧化矽膜（未圖示），然後，以完全埋入 · 元件分離溝2之方式，藉由電漿CVD法全面沉積成為元件分 離絕緣膜3的厚度400 nm之氧化矽膜（CVD氧化膜）。 繼而，如圖3(b)所示，在擋部使用氮化矽膜13，藉由CMP 製程除去上述CVD氧化膜之不需要部分，獲得特定形狀的 93295.doc -12- 1249185 兀件分離絕緣膜3，且，除去氧化矽膜（RIE掩模）14。上述 CMP製程係進行至氮化矽膜13露出為止，且表面進行至平 坦化為止。 然後’如圖4(c)所示，藉由使用磷酸溶液之蝕刻，除去氮 化矽膜13，繼而，藉由減壓CVD法全面沉積有成為上層的 >于動閘極6之厚度50 nm的多晶矽膜，之後藉由使用抗蝕劑 掩模（未圖示）之RIE製程，蝕刻上述多晶矽膜，形成有分割 上述多晶矽膜之位元線方向的縫隙部15，可獲得確定位元 線方向之形狀的浮動閘極6。 藉由上述RIE製程，實際上雖形成有複數個浮動閘極6， 惟圖係僅顯示一個浮動閘極6。 然後’藉由在1 kPa的減壓氨環境中進行9〇〇°c、30分鐘 的退火（熱氮化），氮化浮動閘極6的表面。上述退火的目的 係藉由下圖4(c)的步驟進行之退火，可防止浮動閘極（多晶 矽膜）6的上面被氧化。 然後’在水蒸氣環境中進行750°C、10分鐘的退火（水蒸 氣退火）。 此時，水蒸氣（HzO)係從縫隙部15擴散到元件分離絕緣膜 (氧化石夕膜）3中’到達隨道絕緣膜4中。到達隧道絕緣膜4中 的水蒸氣係引起與石夕基板1的上面以及浮動閘極（多晶石夕 膜）5的下面氧化反應。 結果，如圖4(c)所示，在通道區域的中央附近最薄，可獲 得與愈接近元件分離絕緣膜3之邊界具有愈厚的膜厚分布 之隧道絕緣膜4。 93295.doc -13- 1249185 在圖4(c)的步驟之後，持續周知的記憶胞之製程。 首先，藉由減壓CVD法全面形成有成為電極間絕緣膜8 之由氧化石夕膜/氮化石夕膜/氧化石夕膜構成的厚度〖5 的3層 構造之絕緣膜。然後，成為控制電極7的多晶矽膜/矽化鎢 膜構成的厚度100 nm的2層構造之導電膜藉由減壓cvd法 形成於上述3層構造的絕緣膜上。然後，成為RIE掩模的厚 度100 nm之氮化矽膜藉由減壓cVD法形成於上述2層構造 的導電膜上。 然後’在上述氮化石夕膜上形成有抗蚀掩模，將該抗餘掩 核使用作為掩模’藉由RIE製程触刻上述氮化碎膜，可獲得 具有與閘極構造部對應的圖案之氮化石夕膜9。 之後’將上述抗蝕掩模及氮化矽膜9用於掩模，藉由RIE 製程，依序蝕刻上述3層構造的絕緣膜、2層構造的導電膜、 浮動閘極6、5、隧道絕緣膜4，如圖4(d)所示，形成有字元 線方向的縫隙部16。藉此，確定浮動閘極5、6以及控制閘 極7的形狀。 繼而，使用熱氧化法以及CVD法形成有氧化矽膜（電極側 壁氧化膜）10,使用離子佈植以及退火形成有源極/汲極區域 12，然後，藉由減麼CVD法形成有作為層間絕緣膜的BpsG 膜11，可獲得圖2(a)及（b)所示的記憶胞。然後，繼續配線 層等的步驟，完成記憶胞。 在第16圖顯示本實施形態以及比較例之記憶胞的剖面 TEM像。圖16(a)顯示比較例的剖面tem像，圖16(b)顯示本 實施形態的剖面TEM像。比較例與本實施形態相異之點係 93295.doc -15- 1249185 餘劑的圖案轉印在氧化碎膜14。 繼而’如圖3(a)所示，將上述抗蝕掩模及氮化矽膜14用於 掩模，藉由RIE製程，依序蝕刻氮化矽膜13、多晶矽膜5、隨 道絕緣膜4，更蝕刻矽基板1的露出區域，形成有深度2〇〇 nm 的元件分離溝2。 在上述RIE製程的途中，上述抗蝕劑係消滅，然後，氧化 矽膜14用來作為RiE的掩模。 然後’如圖3(b)所示，在已露出的矽表面藉由熱氧化法 形成有厚度5 n.m的氧化矽膜（未圖示），然後，以完全埋設 元件分離溝2的方式，藉由電漿CVD法全面沉積成為元件分 離絕緣膜3之厚度400 nm的氧化矽膜（CVD氧化膜）。 繼而’如圖3(b)所示，將氮化矽膜13用於擋部，藉由CMP 製程’除去上述CVD氧化膜之不要部分，可獲得特定形狀 的元件分離絕緣膜3 ,且，除去氧化矽膜（RIE掩模）14。上 述CMP製程係進行至氮化矽膜露出為止，且，進行至表面 平坦化為止。 然後，在2·6 kPa的減壓下，於包含重水（ε>2〇)的水蒸氣環 境下進行650°C，30分鐘的退火。 此時，重水係在元件分離絕緣膜（氧化矽膜）3中擴散，到 達隧道絕緣膜4中，與矽基板1的上面以及浮動閘極（多晶矽 膜）5的下面引起氧化反應。 結果，在通道區域的中央附近最薄，容易獲得與元件分 離絕緣膜3的邊界愈接近具有愈厚的膜厚分布之隧道絕緣 膜4 〇 93295.doc •17- 1249185 然後，如圖4(c)所示，藉由使用磷酸溶液之蝕刻，除去氮 化矽膜13，然後，藉由減壓CVD法全面沉積有成為上層的 浮動閘極6之厚度50 nm的多晶矽膜，然後，藉由使用抗蝕 劑掩模（未圖示）之RIE製程，蝕刻上述多晶矽膜，形成有分 割上述多晶矽膜之位元線方向的縫隙部15，獲得確定位元 線方向的形狀之浮動閘極6。 藉由上述RIE製程，實際上雖形成有複數個浮動閘極6， 惟圖中僅圖示一個浮動閘極6。 在圖4(c)的步驟之後，與第i實施形態相同，繼續周知的 記憶胞之製程。 與實施形態以及比較例的記憶胞相對，進行15〇它、2小 時的電荷保持試驗。比較例與本實施形態不同之點係使用 未包含重水（D2〇)之水蒸氣（H20)。 電％保持試驗的結果，本實施形態的記憶胞之臨限值變 動量係0· 16V，比較例的記憶胞之臨限值變動量係〇.27v。 從以上的結果可清楚得知，本實施形態的記憶胞與比較例 的§己憶胞相比，臨限值變動量小，確認本實施形態的效果。 亦即’根據實驗，可清楚得知重水退火之效果高於水蒸氣 退火。此外，可獲得與第1實施形態相同的效果。 在本實施形態中，在進行元件分離絕緣膜3的表面平坦化 之後’雖進行水蒸氣退火，惟不限定於此，例如，在縫隙 部15形成後或是元件分離溝2形成後進行亦可。 (第3實施形態） 圖6係有關本發明之第3實施形態的記憶胞之剖面圖。此 93295.doc -18- 1249185 係與圖2(b)相當之通道寬度方向的剖面圖。在圖6 興圖 2(b)對應的部分附加與圖2(b)相同符號，省略詳細的說明。 又，在以下的圖中，與上述之圖相同符號係表示相同部份 或是相當部分，省略詳細的說明。 本實施形態與第1實施形態不同之點係隧道絕緣膜4與元 件分離絕緣膜3之邊界部分4pl、4p2進入浮動閘極5與元件 分離絕緣臈3之間、以及元件分離絕緣膜3與矽基板丨之間， 結果，使與元件分離絕緣膜3之邊界附近的隧道絕緣膜4膜 厚變為更厚。. ' ' 如圖6所示，在通道寬度方向的剖面上，隧道絕緣膜々的 第1之邊界部分4 ρ 1係在浮動閘極5的下部侧面與元件分離 絕緣膜3之間與此等連接而存在。 隨道絕緣膜4的第1邊界部分4pl係愈朝向下方（愈接近石夕 基板1側），通道寬度方向尺寸變愈大，且與隧道絕緣膜4之 第1邊界部分4pl相接的部分之浮動閘極5愈朝向下方，通道 寬度方向的尺寸變愈小。 另外’隧道絕緣膜4的第2邊界部分4p2係於藉由元件分離 區域2、3所規定的矽基板1之半導體區域（元件形成區域）之 上部側面與元件分離絕緣膜3之間與此等相接而存在。 隨道絕緣膜4的第2邊界部分4p2係愈朝向上方（愈接近浮 動閘極5側），通道寬度方向尺寸變愈大，且與隧道絕緣膜4 之第2邊界部分4p2相接的部分之元件形成區域愈朝向上， 通道寬度方向的尺寸變愈小。 在本實施形態的記憶胞構造中，在元件形成區域的上端 93295.doc -19- 1249185 部以及浮動閘極5的下端部使在寫入/消去動作時產生的電 場之強度下降。亦即，可使隧道絕緣膜4的膜質降低之與元 件分離絕緣膜3的邊界部分之電場（電場集中）下降。因此， 由於不會引起與元件分離絕緣膜3之邊界部分的電荷捕獲 產生，故可有效抑制因記憶胞的臨限值變動引起的誤動作 在實現本實施形態的記憶胞構造時，在第1實施形態的低 溫水蒸氣退火步驟（第1加熱處理）之前或後，例如，亦可進 行900°c以上的.高溫水蒸氣退火（第2加熱處理）。高溫水蒸氣 退火係例如舉出在氫氣與氧氣的混合氣體中之燈加熱。 為高溫水蒸氣退火時，水蒸氣往元件分離絕緣膜（氧化矽 膜）3中擴散、以及水蒸氣與浮動閘極（多晶矽膜）5之氧化反 應相比時’上述氧化反應比上述擴散容易引起（參照圖5)。 藉此’有效氧化與元件分離絕緣膜3之邊界附近的元件形成 區域上端部以及浮動閘極下端部，容易獲得本實施形態的 通道絕緣膜4。 根據本發明者等的研究，爲了形成本實施形態的通道絕 緣膜4 ’可知高溫水蒸氣退火溫度係900°C以上最為理想。 (第4實施形態） 圖7(a)以及（b)係顯示本發明與第4實施形態有關的記憶 胞之剖面圖。此等係與圖2(a)以及（b)相當的通道長方向以 及通道寬度方向之剖面圖。 本實施形態與第1至第3實施形態不同之點係僅浮動閘極 5、6之上面及側面中之上面以電極間絕緣膜8覆蓋。 93295.doc -20- 1249185 在這種記憶胞構造中，由於在浮動閘極5、6之側,面上沒 有電極間絕緣膜8，因此與圖15的以往之記憶胞相比，可降 低電極間絕緣膜6的電容之胞間偏差分布。 又，在本實施形態中，爲實現僅浮動閘極5、6的上面以 及側面中之上面以電極間絕緣膜8覆蓋之構造，故採用比元 件分離絕緣膜3更上層的浮動閘極之構造。結果，浮動閘極 5、6的厚度由於與圖丨5之以往的記憶胞相比變為更薄，因 此可降低鄰接的浮動閘極間之浮動電容。藉此，可抑制記 憶胞之誤動作。. 此外’可獲得與第1實施形態相同的效果。 圖8(a)以及（b)、圖9(c)以及（d)係顯示本實施形態的記憶 胞製程的剖面圖。 首先，進行到第1實施形態的圖3(a)以及（b)之步驟為止。 圖8(a)係顯示該階段的剖面圖。 然後，如圖8(b)所示，與第丨實施形態相同，進行在水蒸 氣環境中的750°C、10分鐘的退火（水蒸氣退火），在通道區 域之中央附近最薄，可獲得與元件分離絕緣膜3之邊界愈接 近具有愈厚的膜厚分部之隧道絕緣膜4。上述退火之詳細如 第1實施形態所說明。 繼而，如圖9(c)所示，藉由使用磷酸溶液之蝕刻，除去氮 化石夕膜13，然後，除去氮化石夕膜丨3而產生的溝内形成有浮 動閘極6，使表面平坦化。 浮動閘極6係藉由多晶矽膜的減壓CVD製程與多晶矽膜 的CMP製程而形成。 93295.doc -21- 1249185 浮動閘極6係埋設於除去氮化矽膜13而產生的溝内，因此 不會使洋動閘極6的侧面露出，僅使浮動閘極6的上面露出。 然後，如圖9(c)所示，藉由與第丨實施形態相同的製程， 形成有電極間絕緣膜8、控制閘極7、氮化矽膜9。 由於浮動閘極6之側面未露出，因此該側面係不以電極間 絕緣臈8覆蓋，僅浮動閘極6的上面以電極間絕緣膜8覆蓋。 由於包含浮動閘極6與元件分離絕緣膜3之區域的表面平 坦，因此該區域上的電極間絕緣膜8之表面亦平坦。亦即， 浮動閘極6上的電極間絕緣膜8之高度與元件分離絕緣膜3 上之電極間絕緣膜的高度大致上成為相同。 然後，使用熱氧化法以及CVD法形成有氧化矽膜（電極側 壁氧化膜）10,使用離子佈植以及退火形成有源極/汲極區域 12,然後，藉由減壓CVD法形成有作為層間絕緣膜之Bps(j 膜11，獲得圖7(a)及（b)所示的記憶胞。然後，繼續配線層 荨的步驟’完成記憶胞。 此外，電極間絕緣膜8不嚴密地僅覆蓋浮動閘極6的上面 亦可。藉由電極間絕緣膜8覆蓋的浮動閘極6之側面的面積 s 1與藉由電極間絕緣膜8覆蓋的浮動閘極6之上面的面積S2 相比若相當小（例如若100><(81/82)$5%以下），則可獲得本 實施形態的效果。 再者’浮動閘極6上的電極間絕緣膜8之高度與元件分離 絕緣膜3上之電極間絕緣膜8的高度大致上不需要相同。 元件分離絕緣膜3的上面位於比浮動閘極6的上面更上 方，元件为離絕緣膜3上的電極間絕緣膜8之高度高於浮動 93295.doc -22- 1249185 閘極6上的電極間絕緣膜8，可獲得本實施形態的功效。 電極間絕緣膜8爲了確保正常的寫入/消去動作，故期望 介電率而於氧化石夕膜之絕緣膜。從製造成本的削減化以及 隧道絕緣膜特性的劣化迴避之點來看，期望氮化矽膜（以矽 與氮為主成分之絕緣膜）。 作為電極間絕緣膜8之上述氮化矽膜係期望以氮化物自 由基（radical nitriding)製程形成之膜。原因是在以往的減 壓CVD製程形成的氮化矽膜之電荷捕獲密度高，這種氮化 石夕膜係成為誤動作的原因。 以氮化物自由基製程難以成膜具有期望的膜厚之氮化矽 膜時’藉著依序沉積氮化物自由基、氮化矽物沉積、氮化 物自由基’可獲得具有期望的膜厚之氮化矽膜（第1氮化矽 膜/第2氮化矽膜/第3氮化矽膜）。 在此，第1及第3氮化矽膜係藉由氮化物自由基形成之氮 化矽膜（氮化矽自由基膜）、第2氮化矽膜係藉由氮化矽物沉 積所形成的氮化矽膜（沉積氮化矽膜）。 氮化矽自由基膜與沉積氮化矽膜相比，電荷捕獲密度較 低’且漏洩電流較小。亦即，氮化矽自由基膜的膜質優於 沉積氮化矽自由基膜的膜質 因而，第2氮化矽膜的上面以及下面係與電荷捕獲密度低 的第1以及第3之氮化石夕膜相接。換言之，第2氮化碎膜之上 下兩界面藉由膜質佳的第1以及第3氮化矽膜所構成。 藉此，使用藉由上述製程（氮化物自由基、氮化矽物沉 積、氮化物自由基）所形成的氮化矽膜作為電極間絕緣膜 93295.doc -23- 1249185 8 ’可抑制因電荷捕獲引起的誤動作。 (第5實施形態） 圖10係本發明之第5實施形態的記憶胞之剖面圖。此係與 圖2(b)相當的通道寬度方向之剖面圖。 本實施形態與第1至第4實施形態相異之點係隧道絕緣膜 4的膜厚在通道寬度方向上為週期性且連續性變化。在圖1〇 中，藉著矽基板1與隧道絕緣膜4之邊界面彎曲，使隧道絕 緣膜4的膜厚週期性且連續地變化。 亦即’本實施形態的記憶胞構造係在胞電晶體動作時， 通道電流流動的區域（通道電流區域）20、以及在進行寫入/ 消去動作時隧道電流流動的區域（隧道電流區域）21相異，且 通道電流區域20係具有大於隧道電流區域21的構造。 藉此’藉由隧道電流通過，即使電荷捕獲產生或界面準 位產生等之膜質劣化在隧道絕緣膜4中產生，亦可降低對於 通道電流之影響，可大幅降低記憶胞之特性變動。 又，根據本發明者等的研究，爲充分獲得上述效果，可 知期望將隧道絕緣膜4的最大膜厚與最小膜厚之差設為 10%以上。 相對於此，以往的記憶胞構造係如圖11所示，通道電流 區域20與隧道電流區域21大致上相同。因此，藉由隧道電 流通過，電荷捕獲產生或界面準位產生等之膜質劣化在随 道絕緣膜4中產生時，會引起所謂通道電流量降低之問題。 這是引起記憶胞的特性變動之原因。 本實施形態之記憶胞係例如在高度具有週期性且連續性 93295.doc -24- 1249185 變化之表面的矽基板丨上藉著形成通道絕緣膜4可實現。 圖12(a)以及（b)係顯示具有如上述的表面之矽基板1的製 成剖面圖。 首先’如圖12(a)所示，主面準備（11〇)面之矽基板1。圖 12(a)以及（b)係以點線模式表示成為劈開面之面3〇。 然後，使用鹼性溶液蝕刻矽基板1的表面。 此時，選擇性蝕刻某特定的結晶面，如圖12(b)所示，表 面形狀獲得鑛狀的石夕基板1。 然後’藉由氧化處理碎基板1的表面，獲得圖所示 的梦基板1。 圖13係本實施形態的變形例之記憶胞的剖面圖。圖i3(a) 之記憶胞係藉著使隧道絕緣膜4與浮動閘極5之邊界面彎 曲，使隧道絕緣膜4的膜厚產生週期性且連續性變化。 又，如圖13(b)所示，藉著使隧道絕緣膜4與浮動閘極5之 邊界面以及矽基板1與隧道絕緣膜4之邊界面兩方彎曲，使 隧道絕緣膜4的膜厚產生週期性且連續性變化亦可。 即使是此等的變形例之記憶胞，亦可獲得與本實施形態 之記憶胞相同的功效。又，即使與隧道絕緣膜4之膜厚差有 關，輿本實施形態相同，期望設為10%以上。 (第6實施形態） 圖14係本發明之第6實施形態的記憶胞之剖面圖。此係與 圖2(b)相當的通道寬度方向之剖面圖。 本實施形態與第5實施形態相異之點係隧道絕緣膜4的膜 厚大致固定，然後，隧道絕緣膜4與浮動閘極5之界面的高 93295.doc -25- 1249185 度以及隧道絕緣膜4與矽基板丨之界面的高度在通道寬度方 向上週期性且連續地變化。 亦即，本實施形態的記憶胞構造係通道電流區域加、在 進行寫入動作時隧道電流流動的區域（寫入隧道電流區 域）21W、以及進行消去動作時，隧道電流流動的區域（消去 隧道電流區域）21e相異，且，通道電流區域2〇具有大於寫 入隧道電流區域21w之構造。通道電流區域2〇與消去隧道電 流區域21e不同。 藉此，即使卧為隧道電流通過而在隧道絕緣膜4中產生電 荷捕獲產生或界面準位產生等的膜質劣化，大致上對於通 道電流亦無影響，可大幅抑制記憶胞的特性變動。 又，根據本發明者等之研究，爲了充分獲得上述效果， 可知期望將與隧道絕緣膜4之最大膜厚與最小膜厚的差設 為10%以上。 此外，本發明係不限定於上述實施形態者，於實施階段 中’在不脫離其主旨之範圍内可變形且具體化構成要素。 又，藉由適當組合上述實施形態所揭示的複數個構成要 素’可形成各種發明。例如，亦可從實施形態所示的全構 成要素消除幾個構成要素。再者，亦可適當組合不同的實 施形態之構成要素。此外，在不脫離本發明的要旨之範圍 内，可實施各種變形。 (發明的功效） 如以上所詳述，根據本發明，實現一種具有可降低隧道 絕緣膜中的電荷捕獲影響之非揮發性記憶胞的半導體裝置 93295.doc -26- 1249185 圖15係模式顯示以往的記憶胞之構造圖。 圖16(a)及（b)係實施形態以及比較例的記憶胞之剖面 TEM像（顯微鏡照片）。 【主要元件符號說明】 1 矽基板 2 元件分離溝 3 元件分離絕緣膜 4 隧道絕緣膜 4pl 隧道絕緣膜的第1部分 4p2 隧道絕緣膜的第2部分 5、6 浮動閘極 7 控制閘極 8 電極間絕緣膜 9 氮化矽膜（RIE掩模） 10 氧化矽膜（電極側壁氧化膜） 11 BPSG 膜 12 源極/汲極區域 13 氮化矽膜（CMP擋部） 14 氮化矽膜（RIE掩模） 15、16 縫隙部 20 通道電流區域 21 隧道電流區域 21 w 寫入通道電流區域 21e 消去通道電流區域 93295.doc -28-

Claims (1)

1249185 十、申請專利範圍： L 一種半導體裝置，其特徵在於具有： 半導體基板；及 β又置於上述半導體基板上的非揮發性記憶胞，且上述非 揮發性記憶胞包含： 隧道絕緣膜，其在上述非揮發性記憶胞的通道寬度方 向上，膜厚係週期性且連續性變化； 浮動閘極，其設置於上述隧道絕緣膜上； 控制閘極，其設置於上述浮動閘極的上方；及 電極間絕緣膜，其設置於上述控制閘極與上述浮動閘 極之間。 2·如申請專利範圍第1項之半導體裝置，其中上述隧道絕緣 膜與上述半導體基板之界面的高度係在上述通道寬度方 向上週期性且連續性變化。 3·如申請專利範圍第2項之半導體裝置，其中上述隧道絕緣 膜的上面大致平坦。 4· 一種半導體裝置，其特徵在於具有： 半導體基板；及 设置於上述半導體基板上的非揮發性記憶胞，且上述非 揮發性記憶胞包含： 隧道絕緣膜，其膜厚大致一定； 浮動閘極，其設置於上述隧道絕緣膜上； 控制閘極，其設置於上述浮動閘極的上方·，及 電極間絕緣膜，其設置於上述控制閘極與上述浮動閑 93295.doc 1249185 極之間； 上述隧道絕緣膜與上述浮動閘極之界面的高度以及 上述隨道絕緣膜與上述轉體基板之界面的高度，係在 上述非揮發性記憶胞之通道寬.度方向上週期性且連續 性變化。 種半導體裝置之製造方法，其特徵在於該半導體裝置 具有： 半導體基板； 元件分離區域，其設置在上述半導體基板的表面，包含 元件分離溝；及 非揮發性記憶胞，其設置於上述半導體基板上，包含： 隧道絕緣膜；設置於上述隧道絕緣膜上的浮動閘極；設置 於上述浮動閘極的上方之控制閘極；及設置於上述控制閑 極與上述浮動閘極之間的電極間絕緣膜； 其製造方法具有： 在上述半導體基板上依序形成成為上述隧道絕緣膜 之絕緣膜、成為上述浮動閘極之半導體膜的步驟； 蝕刻上述半導體膜、上述絕緣臈以及上述半導體基 板，形成上述元件分離溝的步驟；及 在水蒸氣環境中，將上述浮動閘極、上述隧道絕緣膜 以及上述半導體基板進行退火的步驟。 6.如申請專利範圍第5項之半導體裝置之製造方法，其中在 上述水蒸氣J哀境中，將上述浮動閘極、上述隧道絕緣膜 以及上述半導體基板進行退火的步驟之後，上述隧道絕 93295.doc 1249185 緣膜包含愈接近上述元件分離區域膜厚愈厚的部分。 7·如申請專利範圍第6項之半導體裝置之製造方法，其中上 述隨道絕緣膜愈接近上述元件分離區域膜厚愈厚的部 分’係存在於上述非揮發性記憶胞的通道寬度方向之剖 面。 8·如申請專利範圍第6或7項之半導體裝置之製造方法，其 中上述元件分離區域的上面係比上述半導體基板的上述 表面1¾且比上述浮動閘極的上面低； 在上述水蒸氣環境中，將上述浮動閘極、上述隧道絕緣 膜以及上述半導體基板進行退火的步驟之後，上述隧道絕 緣膜在上述非揮發性記憶胞的通道寬度方向之剖面包 含·進入上述浮動閘極的下部侧面與上述元件分離區域之 間的第1部分；及進入由上述元件分離區域規定的上述半 導體基板之半導體區域的上部側面與上述元件分離區域 之間的第2部分。 9·如申請專利範圍第5至7項中任一項之半導體裝置之製造 方法’其中上述水蒸氣環境包含重水的水蒸氣。 10·如申請專利範圍第8項之半導體裝置之製造方法，其中上 述隧道絕緣膜的上述第丨部分係愈朝向下方，上述通道寬 度方向的尺寸愈大； 與上述隧道絕緣膜之上述第丨部分相接的部分之上述浮 動閘極愈朝向下方，上述通道寬度方向的尺寸愈小； 上述隧道絕緣膜之上述第2部分愈朝向上方，上述通道 寬度方向的尺寸愈大； 93295.doc 1249185 與上述隧道絕緣膜的上述第2部分相接的部分之上述半 導體區域，係愈朝向上述半導體區域的上方，上述通道寬 度方向的尺寸愈小。 u·如申請專利範圍第5至7項中任一項之半導體裝置之製造 方法，其中將上述浮動閘極、上述隧道絕緣臈以及上述 半導體基板進行退火的步驟包含第1加熱處理，該第 熱處理係在上述隧道絕緣膜中之水的擴散速度比上述水 與上述浮動閘極之氧化反應速度以及上述水與上述半導 體基板之氧化反應速度快的條件下進行。 12·如申請專利範圍第u項之半導體裝置之製造方法，其中 上述隨道絕緣膜係由氧化石夕物或氮氧化♦物所構成，上 述浮動閘極係由多晶矽所構成，上述半導體基板係由矽 所構成，上述第1加熱處理係以75(rc以下的溫度進行。 13·如申請專利範圍第12項之半導體裝置之製造方法，其中 將上述浮動閘極、上述隧道絕緣膜以及上述半導體基板 進行退火的步驟包含第2加熱處理，該第2加熱處理係在 上述隧道絕緣膜中之水的擴散速度比上述水與上述浮動 閘極之氧化反應速度以及上述水與上述半導體基板之氧 化反應速度慢的條件下進行。 14·如申請專利範圍第π項之半導體裝置之製造方法，其中 上述隧道絕緣膜係由氧化矽物或氮氧化矽物所構成，上 述浮動閘極係由多晶矽所構成，上述半導體基板係由矽 所構成，上述第2加熱處理係以9〇〇°C以上的溫度進行。 15.如申請專利範圍第5至7項中任一項之半導體裝置之製造 93295.doc 1249185 方法，其中上述電極間絕緣膜於上述浮動閘極之上面以 及側面中實質上僅覆蓋上述上面，形成上述電極間絕緣 膜的步驟包含第1自由基氮化製程。 16.如申請專利範圍第15項之半導體裝置之製造方法，其中 形成上述電極間絕緣膜的步驟更包含：在上述第1自由基 氮化製程之後進行的氮化矽物沉積製程以及上述氮化矽 物沉積製程之後進行的第2自由基氮化製程。
93295.doc
TW093114278A 2003-05-27 2004-05-20 Semiconductor device and method of manufacturing the same TWI249185B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003149335A JP3845073B2 (ja) 2003-05-27 2003-05-27 半導体装置

Publications (2)

Publication Number Publication Date
TW200426904A TW200426904A (en) 2004-12-01
TWI249185B true TWI249185B (en) 2006-02-11

Family

ID=33516085

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093114278A TWI249185B (en) 2003-05-27 2004-05-20 Semiconductor device and method of manufacturing the same

Country Status (5)

Country Link
US (3) US7081386B2 (zh)
JP (1) JP3845073B2 (zh)
KR (1) KR100614163B1 (zh)
CN (2) CN100470738C (zh)
TW (1) TWI249185B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7125768B2 (en) * 1999-08-25 2006-10-24 Micron Technology, Inc. Method for reducing single bit data loss in a memory circuit
US7373133B2 (en) * 2002-09-18 2008-05-13 University Of Pittsburgh - Of The Commonwealth System Of Higher Education Recharging method and apparatus
US7440780B2 (en) * 2002-09-18 2008-10-21 University Of Pittsburgh - Of The Commonwealth System Of Higher Education Recharging method and apparatus
US7403803B2 (en) * 2003-05-20 2008-07-22 University Of Pittsburgh - Of The Commonwealth System Of Higher Education Recharging method and associated apparatus
JP2006186073A (ja) * 2004-12-27 2006-07-13 Toshiba Corp 半導体装置およびその製造方法
CN100391001C (zh) * 2005-03-22 2008-05-28 旺宏电子股份有限公司 非易失性存储器及其制造方法
JP5283833B2 (ja) * 2005-09-29 2013-09-04 株式会社東芝 半導体装置の製造方法
JP4907999B2 (ja) 2006-01-20 2012-04-04 株式会社東芝 半導体装置の製造方法
JP4762036B2 (ja) 2006-04-14 2011-08-31 株式会社東芝 半導体装置
KR100723437B1 (ko) * 2006-05-30 2007-05-30 삼성전자주식회사 반도체 플래시 메모리 소자 및 그 제조 방법
KR100757324B1 (ko) * 2006-10-10 2007-09-11 삼성전자주식회사 불휘발성 메모리 장치의 제조 방법
KR100843550B1 (ko) * 2006-11-06 2008-07-04 삼성전자주식회사 비휘발성 메모리 장치 및 그 제조방법
CN101399204B (zh) * 2007-09-30 2010-08-11 中芯国际集成电路制造(上海)有限公司 栅极结构、快闪存储器及其制作方法
JP2009267254A (ja) * 2008-04-28 2009-11-12 Toshiba Corp チャージトラップ型不揮発性半導体記憶装置およびその製造方法
CN102234232B (zh) * 2010-04-29 2013-04-24 遵义医学院附属医院 江西烯酮酯及其应用
CN105449003A (zh) * 2014-08-28 2016-03-30 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置
CN106601748A (zh) * 2015-10-14 2017-04-26 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法
US10269822B2 (en) 2015-12-29 2019-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Method to fabricate uniform tunneling dielectric of embedded flash memory cell
DE102019118692A1 (de) * 2019-07-10 2021-01-14 Infineon Technologies Ag Halbleiterbauelemente und Verfahren zum Bilden von Halbleiterbauelementen

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0575135A (ja) 1991-08-16 1993-03-26 Rohm Co Ltd 半導体記憶装置
JPH06204494A (ja) 1993-01-07 1994-07-22 Fujitsu Ltd 絶縁膜の形成方法および半導体素子の製造方法
JPH0786438A (ja) 1993-09-09 1995-03-31 Mitsubishi Electric Corp 半導体記憶装置
JPH08130258A (ja) 1994-10-31 1996-05-21 Sony Corp 半導体不揮発性メモリ素子
JP3710880B2 (ja) 1996-06-28 2005-10-26 株式会社東芝 不揮発性半導体記憶装置
US6342715B1 (en) * 1997-06-27 2002-01-29 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
US5885871A (en) 1997-07-31 1999-03-23 Stmicrolelectronics, Inc. Method of making EEPROM cell structure
JP3150093B2 (ja) 1997-11-21 2001-03-26 日本電気株式会社 不揮発性メモリ及びその製造方法
JPH11204788A (ja) 1998-01-19 1999-07-30 Toshiba Corp 半導体装置およびその製造方法
JP3217333B2 (ja) 1998-10-01 2001-10-09 松下電器産業株式会社 Ｍｏｓ型ヘテロ構造、該構造を備えた半導体装置及びその製造方法
JP2000124430A (ja) 1998-10-20 2000-04-28 Toshiba Corp 不揮発性半導体記憶装置
JP4342621B2 (ja) * 1998-12-09 2009-10-14 株式会社東芝 不揮発性半導体記憶装置
TW484228B (en) * 1999-08-31 2002-04-21 Toshiba Corp Non-volatile semiconductor memory device and the manufacturing method thereof
JP4586219B2 (ja) * 1999-09-17 2010-11-24 ソニー株式会社 不揮発性半導体記憶装置の消去方法
JP2001148430A (ja) 1999-11-19 2001-05-29 Nec Corp 不揮発性半導体記憶装置
US6294430B1 (en) * 2000-01-31 2001-09-25 Advanced Micro Devices, Inc. Nitridization of the pre-ddi screen oxide
JP2002134634A (ja) 2000-10-25 2002-05-10 Nec Corp 半導体装置及びその製造方法
JP2002237575A (ja) * 2001-02-08 2002-08-23 Sharp Corp 半導体装置及びその製造方法
KR100425666B1 (ko) * 2001-07-28 2004-04-03 삼성전자주식회사 반도체 장치에서 게이트 전극 형성방법 및 이를 이용한불휘발성 메모리 장치에서 셀 게이트 전극 형성 방법
US6448126B1 (en) * 2001-08-07 2002-09-10 Macronix International Co. Ltd. Method of forming an embedded memory
US6887758B2 (en) * 2002-10-09 2005-05-03 Freescale Semiconductor, Inc. Non-volatile memory device and method for forming
KR100481871B1 (ko) * 2002-12-20 2005-04-11 삼성전자주식회사 플로팅 게이트를 갖는 비휘발성 기억 셀 및 그 형성방법
US6767791B1 (en) * 2003-02-10 2004-07-27 Advanced Micro Devices, Inc. Structure and method for suppressing oxide encroachment in a floating gate memory cell
JP3964828B2 (ja) * 2003-05-26 2007-08-22 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
US7612401B2 (en) 2009-11-03
US7081386B2 (en) 2006-07-25
TW200426904A (en) 2004-12-01
JP2004356203A (ja) 2004-12-16
CN1277315C (zh) 2006-09-27
KR100614163B1 (ko) 2006-08-25
US7541233B2 (en) 2009-06-02
US20060131641A1 (en) 2006-06-22
CN1574362A (zh) 2005-02-02
KR20040102343A (ko) 2004-12-04
US20040256660A1 (en) 2004-12-23
CN1855394A (zh) 2006-11-01
CN100470738C (zh) 2009-03-18
JP3845073B2 (ja) 2006-11-15
US20080119021A1 (en) 2008-05-22

Similar Documents

Publication Publication Date Title
TWI249185B (en) Semiconductor device and method of manufacturing the same
US7772637B2 (en) Semiconductor devices including gate structures and leakage barrier oxides
JP4734019B2 (ja) 半導体記憶装置及びその製造方法
TW560044B (en) Semiconductor memory device having floating gate and manufacturing method of the same
KR101021378B1 (ko) 반도체 장치
JP2008192991A (ja) 半導体装置
JP2004281662A (ja) 半導体記憶装置及びその製造方法
KR101139556B1 (ko) 반도체 장치 및 그 제조 방법
JP2007287859A (ja) 半導体装置の製造方法
JP2006013003A (ja) 不揮発性半導体メモリ装置及びその製造方法
TWI360203B (en) Non-volatile memory and method of manufacturing th
JP2005197363A (ja) 不揮発性半導体メモリセル及びその製造方法
JP2009170781A (ja) 不揮発性半導体記憶装置およびその製造方法
JP2007207947A (ja) 半導体装置およびその製造方法
US8796129B2 (en) Nonvolatile storage device and method for manufacturing the same in which insulating film is located between first and second impurity diffusion regions but absent on first impurity diffusion region
KR20080049654A (ko) 반도체 장치
JP5010222B2 (ja) 不揮発性半導体記憶装置
JP2000315768A (ja) 半導体装置の製造方法
EP1248301A2 (en) Non-volatile semiconductor storage device and method for producing the same
JP4564429B2 (ja) 半導体装置の製造方法
JP2008098420A (ja) 半導体記憶装置およびその製造方法
JPH10335500A (ja) 半導体装置の製造方法
JP4435116B2 (ja) 半導体装置
JP2003297944A (ja) 半導体装置及び半導体装置の製造方法
JP5260989B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent