[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

TW202433739A - 垂直電荷轉移光電感測器及其製作方法與運作方法 - Google Patents

垂直電荷轉移光電感測器及其製作方法與運作方法 Download PDF

Info

Publication number
TW202433739A
TW202433739A TW112149236A TW112149236A TW202433739A TW 202433739 A TW202433739 A TW 202433739A TW 112149236 A TW112149236 A TW 112149236A TW 112149236 A TW112149236 A TW 112149236A TW 202433739 A TW202433739 A TW 202433739A
Authority
TW
Taiwan
Prior art keywords
shallow trench
deep trench
electrode
substrate
trench
Prior art date
Application number
TW112149236A
Other languages
English (en)
Inventor
曹開瑋
孫鵬
周俊
Original Assignee
大陸商武漢新芯集成電路股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商武漢新芯集成電路股份有限公司 filed Critical 大陸商武漢新芯集成電路股份有限公司
Publication of TW202433739A publication Critical patent/TW202433739A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14607—Geometry of the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14638—Structures specially adapted for transferring the charges across the imager perpendicular to the imaging plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本發明涉及一種垂直電荷轉移光電感測器，其在感光運作時，可通過在基底與深溝槽電極及淺溝槽電極之間形成正偏壓來提高深溝槽隔離結構和淺溝槽隔離結構與基底的介面處的勢壘，以減小光電子損失。在所述淺溝槽隔離結構中，可將所述淺溝槽電極設置成向位於所述淺溝槽隔離結構一側的所述感光區偏移，使得施加於淺溝槽電極的電壓對感光區電位的影響會較對電荷讀取區電位的影響大，可以在減小光電子損失的同時降低對設置於所述電荷讀取區中的MOS電晶體的影響。

Description

垂直電荷轉移光電感測器及其製作方法與運作方法
本發明涉及感光技術領域，尤其涉及一種垂直電荷轉移光電感測器及其製作方法、運作方法。
傳統的光電感測器包括CCD感測器和CMOS感測器，其中，相較於CCD感測器，CMOS感測器的圖像捕獲能力和解析度更高，功耗更低，且製程可與CMOS製程相容，近年來得到了廣泛的應用。但是，CMOS感測器也存在一些缺點，例如，它的每個圖像單元都包括一個感光二極體和用於電荷傳輸及讀取的多個電晶體，導致提高圖像單元填充因數的難度越來越大。
中國專利CN102938409A及CN107658321A 等提出了一種垂直電荷轉移光電感測器（Vertically charge transferring Pixel Sensors，VPS），該感測器的每個圖像單元包括具有導電摻雜的基底以及堆疊於所述基底表面的包括閘介電層、浮閘（FG）、閘間介電層以及控制閘（CG）的疊層，所述基底中通過隔離結構形成感光區和電荷讀取區，所述疊層對應於感光區的部分與基底構成一MOS電容，而對應於電荷讀取區的部分構成一MOS電晶體的閘極結構，在該閘極結構兩側的電荷讀取區分別形成有所述MOS電晶體的源極區和汲極區。在感光運作時，所述MOS電容被施加合適的電壓以在基底中形成耗盡區，使得入射光照射到基底時，到達耗盡區的光子會被激發形成光電子，所述光電子在垂直電場的驅動下移動並聚集到感光區的基底表面，在電荷耦合作用下，引起MOS電容和MOS電晶體共用的浮閘的電位發生變化，浮閘電位的變化則引起所述MOS電晶體的閾值電壓變化，且所述感光區的基底表面聚集的光電子越多，所引起的閾值電壓變化越大。故此在光電子讀取運作時，通過檢測所述閾值電壓的變化量或者檢測由所述閾值電壓變化而引起的其它電晶體參數的變化量能夠實現光電子的檢測，進而可形成該圖像單元的灰階值而實現成像。相比傳統的CCD及CMOS感測器，上述垂直電荷轉移光電感測器利用MOS電容和MOS電晶體實現感光以及光電子讀取，圖像單元的佈局簡潔，可以極大地提高圖像單元的填充因數，在圖像單元微縮方面具有明顯優勢。所述垂直電荷轉移光電感測器中的多個圖像單元可構成圖像單元陣列，其中各圖像單元的控制閘可連接形成多條字元線，各圖像單元的汲極區可連接形成多條位元線，通過定址技術可選擇指定的圖像單元進行運作，運作便捷。
對於垂直電荷轉移光電感測器而言，其在可實現圖像單元微縮的同時需要避免相鄰圖像單元在基底中發生串擾，為此，目前已提出在基底中的圖像單元區之間形成深溝槽隔離結構（DTI）的方法，而在每個圖像單元區內，感光區和電荷讀取區之間通常會通過淺溝槽隔離結構（STI）隔離。然而，由於所述深溝槽隔離結構和淺溝槽隔離結構與基底的介面處存在較多缺陷，在圖像單元感光過程中，部分光電子可能會被該介面處的缺陷捕獲，導致量子效率較低，被捕獲的光電子還可能引起暗電流（dark current），繼而導致白圖像單元以及較大的背景雜訊，影響感測器的成像品質。
為了抑制垂直電荷轉移光電感測器中的光電子在溝槽隔離結構與基底的介面處被捕獲，以提升感測器的性能，本發明提供一種垂直電荷轉移光電感測器、一種垂直電荷轉移光電感測器的製作方法及一種垂直電荷轉移光電感測器的運作方法。
一方面，本發明提供一種垂直電荷轉移光電感測器，所述垂直電荷轉移光電感測器包括：具有第一摻雜類型的基底；深溝槽隔離結構，包括貫穿所述基底的深溝槽、形成於所述深溝槽內的深溝槽電極以及填充所述深溝槽並隔離所述深溝槽電極與所述基底的深溝槽隔離結構，所述深溝槽隔離結構分隔所述基底，以限定出多個圖像單元區；淺溝槽隔離結構，包括從所述基底表面延伸至所述基底內的淺溝槽、形成於所述淺溝槽內的淺溝槽電極以及填充所述淺溝槽並隔離所述淺溝槽電極與所述基底的淺溝槽隔離結構，所述淺溝槽隔離結構橫穿所述圖像單元區，以在所述淺溝槽隔離結構兩側分別形成一感光區和一電荷讀取區；閘極結構，形成於所述圖像單元區表面，並從所述感光區延伸至所述電荷讀取區，對應於所述感光區的所述閘極結構與所述基底構成用於收集光電荷的MOS電容；以及源極區和汲極區，形成於所述電荷讀取區且分別位於所述閘極結構的兩側，對應於所述電荷讀取區的所述閘極結構、所述源極區及所述汲極區構成用於讀取所述光電荷的MOS電晶體。
一方面，本發明提供一種垂直電荷轉移光電感測器的製作方法，所述製作方法包括：提供基底，所述基底具有第一摻雜類型；形成從所述基底的一側延伸至所述基底內的深溝槽和淺溝槽；在所述基底中形成深溝槽隔離結構和淺溝槽隔離結構，所述深溝槽隔離結構包括所述深溝槽、形成於所述深溝槽內的深溝槽電極以及填充所述深溝槽並隔離所述深溝槽電極與所述基底的深溝槽隔離介質，所述深溝槽隔離結構分隔所述基底，以限定出多個圖像單元區，所述淺溝槽隔離結構包括所述淺溝槽、形成於所述淺溝槽內的淺溝槽電極以及填充所述淺溝槽並隔離所述淺溝槽電極與所述基底的淺溝槽隔離介質，所述淺溝槽隔離結構橫穿每個所述圖像單元區，以在所述淺溝槽隔離結構的兩側分別形成一感光區和一電荷讀取區；以及在所述圖像單元區表面形成閘極結構，並在所述電荷讀取區形成分別位於所述閘極結構兩側的源極區和汲極區，所述閘極結構從所述感光區延伸至所述電荷讀取區，對應於所述感光區的所述閘極結構與所述基底構成用於收集光電荷的MOS電容，對應於所述電荷讀取區的所述閘極結構、所述源極區及所述汲極區構成用於讀取所述光電荷的MOS電晶體。
另一方面，本發明提供一種上述垂直電荷轉移光電感測器的運作方法，所述運作方法包括感光運作和光電子讀取運作；其中，在進行所述感光運作時，在所述閘極結構上施加一正電壓，在所述基底上施加第一負電壓，在所述深溝槽電極和所述淺溝槽電極上施加一電位較所述第一負電壓低的第二負電壓，以收集光電子至所述感光區的頂面，在進行所述光電子讀取運作時，保持所述第一負電壓和所述第二負電壓，對所述閘極結構、所述源極區及所述汲極區施加相應的電壓，以檢測感光前和感光後所述MOS電晶體的閾值電壓變化，從而實現所述光電子的讀取。
本發明提供的垂直電荷轉移光電感測器及垂直電荷轉移光電感測器的製作方法中，位於基底內的深溝槽隔離結構和淺溝槽隔離結構中分別具有深溝槽電極和淺溝槽電極，所述深溝槽電極和所述淺溝槽電極為感測器提供了可用於在溝槽隔離結構與基底介面處形成電場的電極。在感光運作時，可通過在所述基底與所述深溝槽電極以及所述基底與所述淺溝槽電極之間形成正偏壓，提高所述深溝槽隔離結構和所述淺溝槽隔離結構與所述基底的介面處的勢壘，使光電子在所述介面處被捕獲的概率降低，從而能夠減小光電子損失，有助於提高量子效率並提升成像品質。
進一步而言，在所述淺溝槽隔離結構中，可將所述淺溝槽電極設置成向位於所述淺溝槽隔離結構一側的所述感光區偏移，如此，施加於所述淺溝槽電極的電壓對感光區電位的影響會較對所述電荷讀取區電位的影響大，可以在減小光電子損失的同時降低對設置於所述電荷讀取區中的MOS電晶體的影響。
本發明提供的垂直電荷轉移光電感測器的運作方法包括感光運作和光電子讀取運作，能夠實現光電感測功能，並且通過在所述基底上施加第一負電壓，在所述深溝槽電極和所述淺溝槽電極上施加一電位較所述第一負電壓低的第二負電壓，在所述深溝槽電極和所述淺溝槽電極與所述基底之間形成負偏壓，能夠提高每個所述深溝槽隔離結構和所述淺溝槽隔離結構與所述基底的介面處的勢壘，使得感光運作中光電子在所述介面處被捕獲的概率降低，有助於提高成像品質。此外，還可進行復位運作，其中通過在所述基底上施加第一重定電壓，在所述深溝槽電極和所述淺溝槽電極上施加一電位較所述第一重定電壓高的第二重定電壓，在所述深溝槽電極與所述基底之間以及所述淺溝槽電極與所述基底之間形成正偏壓，有助於釋放陷於所述介面處的電子，改善之後進行的感光運作和光電子讀取運作的背景雜訊。
以下結合附圖和具體的實施例對本發明的垂直電荷轉移光電感測器及其製作方法、運作方法作進一步詳細說明。根據下面的說明，本發明的優點和特徵將更為清楚。需說明的是，附圖均採用非常簡化的形式且均使用非精准的比例，僅用以方便、清晰地輔助說明本發明的實施例，本發明的實施例不應該被認為僅限於圖中所示區域的特定形狀，而是可包括實際所得到的形狀，比如製造引起的偏差。
第1圖是一種垂直電荷轉移光電感測器的截面示意圖。第1圖僅示出了所述垂直電荷轉移光電感測器的局部。參照第1圖，所述垂直電荷轉移光電感測器可包括多個圖像單元，每個圖像單元包括基底100的一部分以及在基底100一側形成的包括閘介電層110、浮閘FG、閘間介電層130以及控制閘CG的疊層，每個圖像單元對應的基底100部分構成一圖像單元區，每個所述圖像單元區包括通過淺溝槽隔離結構STI分隔的感光區10和電荷讀取區20，所述感光區10用於與上方的疊層部分構成MOS電容，在感光時用於進行光電子收集，所述電荷讀取區20用於形成MOS電晶體，所述電荷讀取區20上方的疊層部分作為所述MOS電晶體的閘極結構，所述MOS電晶體還包括形成於所述電荷讀取區20內的源極區和汲極區（分別位於第1圖所示的所述閘極結構的前後兩側）。在基底100的另一側可形成有基底電極E2，通過該基底電極E2可對各圖像單元區的基底100施加電壓。
第1圖所示的垂直電荷轉移光電感測器中，通過深溝槽隔離結構DTI限定基底100中各個圖像單元區，所述深溝槽隔離結構DTI可貫穿基底100。所述深溝槽隔離結構DTI包括貫穿基底100的深溝槽、形成於所述深溝槽內的溝槽電極E1以及填充所述深溝槽並使所述溝槽電極E1與基底100隔離的深溝槽隔離介質，其中，所述溝槽電極E1可以延伸到基底100的非圖像單元形成區域，如週邊電路區，並被施加電壓。在垂直電荷轉移光電感測器工作過程中，可通過在所述溝槽電極E1上施加適合的電壓以改進感測器的性能。例如，在進行感光運作時，通過在基底100與所述溝槽電極E1之間形成正偏壓，有助於抑制光電子被所述深溝槽隔離結構DTI與基底100的介面處的空穴和缺陷捕獲的風險，從而減小感測器的漏電流。
第1圖所示的垂直電荷轉移光電感測器仍存在需要改進之處，具體而言，一方面，在感光運作中，感光區10一側的基底100表面收集的光電子會被用於光電檢測，但位於感光區10周向上的淺溝槽隔離結構STI通常採用介電材料填充，進入感光區10的光電子在淺溝槽隔離結構STI與感光區10的介面處仍有較大的被捕獲風險。另一方面，在光電子讀取運作中，保持感光運作時基底100和所述溝槽電極E1上的電壓，同時檢測MOS電晶體的閾值電壓的變化量，電荷讀取區20內形成有所述MOS電晶體的阱區，為了避免溝槽電極E1對所述MOS電晶體的阱區電位造成影響，位於電荷讀取區20周向上的深溝槽隔離結構DTI內的溝槽電極E1在基底100厚度方向上需避免延伸到電荷讀取區20的上部，但是由於深溝槽隔離結構DTI內溝槽電極E1的高度在圖像單元區的周向上基本一致，深溝槽隔離結構DTI內的溝槽電極E1的位置都較低，深溝槽隔離結構DTI上部填充的主要是介電材料，光電子進入深溝槽隔離結構DTI上部所包圍的感光區10內後，在深溝槽隔離結構DTI與感光區10的介面處仍具有較大的被捕獲風險。
相對於第1圖所示的垂直電荷轉移光電感測器，以下實施例描述的垂直電荷轉移光電感測器至少可以降低光電子在淺溝槽隔離結構STI與感光區的介面處被捕獲的風險。具體說明如下。
第2圖是本發明一實施例中垂直電荷轉移光電感測器的截面示意圖。第2圖僅示出了垂直電荷轉移光電感測器的局部。參照第2圖，本發明一實施例包括一種垂直電荷轉移光電感測器，所述垂直電荷轉移光電感測器包括：
具有第一摻雜類型的基底100；
深溝槽隔離結構DTI，包括貫穿基底100的深溝槽、形成於所述深溝槽內的深溝槽電極E11以及填充所述深溝槽並隔離深溝槽電極E11與基底100的深溝槽隔離介質，所述深溝槽隔離結構DTI分隔基底100以限定出多個圖像單元區PA；
淺溝槽隔離結構STI，包括從基底100表面延伸至基底100內的淺溝槽、形成於所述淺溝槽內的淺溝槽電極E12以及填充所述淺溝槽並隔離所述淺溝槽電極E12與基底100的淺溝槽隔離介質，所述淺溝槽隔離結構STI橫穿每個圖像單元區PA，以在所述淺溝槽隔離結構STI兩側分別形成一感光區10和一電荷讀取區20；
閘極結構，形成於所述圖像單元區PA表面，並從所述感光區10延伸至所述電荷讀取區20，對應所述感光區10的閘極結構與所述基底構成了用於收集光電荷的MOS電容；
源極區和汲極區，形成於所述電荷讀取區20且分別位於所述閘極結構的兩側，對應所述電荷讀取區20的閘極結構、所述源極區及所述汲極區構成了用於讀取所述光電荷的MOS電晶體。
具體來說，基底100可以採用本領域各種適合的基底，其材料可包括矽、鍺、矽鍺、碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦或銻化銦等。本實施例中，基底100具有第一摻雜類型，以便於在感光運作時形成耗盡區。第一摻雜類型可為p型摻雜。所述基底100可為摻有硼或二氟化硼的矽基底。
所述閘極結構可包括堆疊於所述圖像單元區PA表面的閘介電層110、浮閘FG、閘間介電層130以及控制閘CG，還可包括覆蓋浮閘FG、閘間介電層130以及控制閘CG的側壁。源極區和汲極區分別位於第2圖所示的所述閘極結構的前後兩側。此外，在電荷讀取區20還可形成有阱區（圖未示）。所述垂直電荷轉移光電感測器在工作時，光從基底100另一側（例如形成在基底電極E2的一側）進入圖像單元中而產生光電子。在合適的偏壓作用下，光電子會朝向所述閘極結構的方向移動，並聚集到感光區10的頂面，引起所述MOS電容和所述MOS電晶體共用的浮閘FG的電位發生變化，浮閘FG電位的變化則引起所述MOS電晶體的閾值電壓變化，通過檢測閾值電壓變化，能夠實現光電感測以及成像。
本發明實施例中，感光區10和電荷讀取區20分別位於所述淺溝槽隔離結構STI的兩側。可選擇在所述淺溝槽隔離結構中，使所述淺溝槽電極E12向位於所述淺溝槽隔離結構STI一側的感光區10偏移，亦即，在淺溝槽電極E12與位於所在淺溝槽隔離結構STI一側的感光區10之間設置的所述淺溝槽隔離介質的平均厚度小於在淺溝槽電極E12與位於所在淺溝槽隔離結構STI另一側的電荷讀取區20之間的所述淺溝槽隔離介質的平均厚度。從而，施加於所述淺溝槽電極E12的電壓對於相應感光區10電位的影響會較對於相應電荷讀取區20電位的影響大，如此有助於減小感光區10一側的光電子損失，並降低對設置於電荷讀取區20中的MOS電晶體的影響。
如第2圖所示，所述垂直電荷轉移光電感測器包括用於形成所述深溝槽隔離介質和所述淺溝槽隔離介質的線性隔離層105、第一填充介電層108和第二填充介電層109。
具體來說，線性隔離層105形成於所述深溝槽和所述淺溝槽的內壁，所述深溝槽電極E11形成於所述深溝槽內的部分線性隔離層105表面，所述淺溝槽電極E12形成於所述淺溝槽內的部分線性隔離層105表面。
第一填充介電層108形成於所述深溝槽內的另一部分線性隔離層105表面並與所述深溝槽電極E11鄰接，第一填充介電層108還形成於所述淺溝槽內的另一部分線性隔離層105表面並與所述淺溝槽電極E12鄰接。所述第一填充介電層108和所述線性隔離層105的疊層圍設於電荷讀取區20的側面，以隔離所述電荷讀取區20與所述深溝槽電極E11及所述淺溝槽電極E12。
第二填充介電層109形成於淺溝槽電極E12的頂面和深溝槽電極E12的頂面。
就範例而言，線性隔離層105的厚度為5nm~20nm。第一填充介電層108的厚度為10nm~50nm。深溝槽電極E11和淺溝槽電極E12可包括鎢、矽化鎢、鈦、氮化鈦以及摻雜多晶矽中的一種或者兩種以上的組合。
在所述淺溝槽的至少部分深度內，所述淺溝槽電極E12與同一所述淺溝槽內的第一填充介電層108沿著所述淺溝槽的寬度方向並列設置。參照第2圖，在一實施例中，所述淺溝槽隔離結構STI中的所述淺溝槽電極E12沿著所述淺溝槽中用於形成感光區10的側壁延伸。例如，形成於所述淺溝槽底部的線性隔離層105的一部分被所述淺溝槽電極E12覆蓋，另一部分被第一填充介電層108覆蓋，如此，淺溝槽電極E12朝向電荷讀取區20的整個側面可被第一填充介電層108覆蓋，亦即，淺溝槽電極E12整體通過第一填充介電層108和線性隔離層105的疊層與電荷讀取區20隔離，在淺溝槽電極E12上施加電壓時，由於淺溝槽電極E12與電荷讀取區20之間的淺溝槽隔離介質較厚，其對於設置在電荷讀取區20中的MOS電晶體的影響很低。
淺溝槽電極E12的設置方式不限於此。在另一實施例中，所述淺溝槽電極E12沿著所述淺溝槽中用於形成感光區10的側壁和所述淺溝槽的底面延伸，淺溝槽電極E12的縱截面可為L形，形成於所述淺溝槽底面的線性隔離結構層105被淺溝槽電極E12覆蓋，其中，淺溝槽電極E12朝向電荷讀取區20靠上的一部分（即L形的縱邊）側面被第一填充介電層108覆蓋，而底部（即L形的橫邊）僅透過線性隔離層105與電荷讀取區20隔離。在淺溝槽電極E12上施加電壓時，由於所述MOS電晶體的阱區電位的影響主要作用於電荷讀取區20的上部，而淺溝槽電極E12底部以上的部分與電荷讀取區20之間的隔離介質較厚，因此施加於淺溝槽電極E12的電壓對於所述MOS電晶體的影響較低。
所述深溝槽隔離結構DTI中的深溝槽電極E11可沿著各圖像單元區PA的周向設置，並沿著基底100的厚度方向延伸。在每個圖像單元區PA的周向上，相較於位於感光區10週邊的深溝槽電極E11而言，位於電荷讀取區20週邊的深溝槽電極E11可朝遠離電荷讀取區20的方向偏移，以避免對位於電荷讀取區20的MOS電晶體造成影響。
第3圖所示的平面可為位於淺溝槽電極E11的高度，圖像單元區PA的範圍如虛線框所示。第2圖可為第3圖中A-A'線位置的截面。參照第2圖和第3圖，作為示例，基底100的多個圖像單元區PA中分別屬於不同圖像單元區PA的兩個電荷讀取區20係彼此相鄰，所述屬於不同所述圖像單元區PA的兩個電荷讀取區20之間的深溝槽隔離結構DTI中的深溝槽電極E11係朝遠離該兩個電荷讀取區20的方向偏移。例如，所述深溝槽電極E11從低於所述淺溝槽的位置延伸到所述淺溝槽的底面附近，即深溝槽電極E11的頂面可低於所述淺溝槽的底面、與所述淺溝槽的底面高度相同或是高於所述淺溝槽的底面，但未延伸到所述淺溝槽的頂部。如第2圖所示，在屬於不同所述圖像單元區PA的兩個電荷讀取區20之間的深溝槽隔離結構DTI中，其第一填充介電層108可位於深溝槽電極E11的上方。
參照第2圖和第3圖，多個所述圖像單元區中，分屬不同圖像單元區PA的兩個感光區10係彼此相鄰。在所述屬於不同圖像單元區PA的兩個感光區10之間的深溝槽隔離結構DTI中，其深溝槽電極E11可從低於所述淺溝槽的位置延伸到所述淺溝槽內所述淺溝槽電極E12的至少部分高度的位置，例如延伸至所述淺溝槽內淺溝槽電極E12的頂面位置。對於這部分的深溝槽電極E11而言，其與兩側的感光區10之間都可藉由線性隔離層105隔離。
第4圖所示的平面可為位於淺溝槽電極E11的高度。參照第4圖，在另一實施例中，基底100的多個圖像單元區PA中分屬不同圖像單元區PA的感光區10和電荷讀取區20係彼此相鄰。在所述屬於不同所述圖像單元區PA的感光區10和電荷讀取區20之間的深溝槽隔離結構DTI中，其深溝槽電極E11可與位於感光區10和電荷讀取區20之間的淺溝槽電極E12一樣，更靠近感光區10。具體來說，所述深溝槽電極E11可從低於所述淺溝槽的位置延伸到所述淺溝槽內的淺溝槽電極E12至少部分高度的位置，並且，所述深溝槽電極E11係朝遠離電荷讀取區20的方向偏移。
上述深溝槽電極E11和淺溝槽電極E12為垂直電荷轉移光電感測器提供了可用於在深溝槽與基底100的介面以及淺溝槽與基底100的介面處形成電場的電極，所述深溝槽電極E11和淺溝槽電極E12可延伸到基底100的非圖像單元形成區（如週邊電路區），並分別形成相應的電極端子。如第3圖和第4圖所示，所述淺溝槽電極E12可在所述淺溝槽內橫向延伸並與所述深溝槽內的深溝槽電極E11電連接，從而也可通過深溝槽電極E11和淺溝槽電極E12中的任一個引出端對二者施加電壓。
本發明實施例的垂直電荷轉移光電感測器具有如下技術效果：利用深溝槽隔離結構DTI限定出基底100中的多個圖像單元區PA。所述深溝槽隔離結構DTI可貫穿基底100，使得各個圖像單元區PA之間形成有效隔離，有助於減少圖像單元串擾，提高量子效率。所述深溝槽電極E11和淺溝槽電極E12作為耦合電極，視需求其可與感測器的其它電極端（如基底電極E2）耦合使用，以提高感測器的性能。例如在感光過程中，通過在圖像單元區PA與深溝槽電極E11和淺溝槽電極E12之間形成正偏壓，其能夠提高所述深溝槽隔離結構DTI和所述淺溝槽隔離結構STI與基底100的介面處的勢壘，使得感光運作中光電子在所述介面處被捕獲的概率降低，有助於提高量子效率和成像品質。此外，在所述淺溝槽隔離結構STI中，可將所述淺溝槽電極E12設置成向位於所述淺溝槽隔離結構STI一側的感光區10偏移，使得施加於淺溝槽電極E12的電壓對感光區10電位的影響會較對電荷讀取區20電位的影響為大，其可在減小光電子損失的同時降低對設置在電荷讀取區20中的MOS電晶體的影響。
本發明實施例還涉及一種垂直電荷轉移光電感測器的製作方法，可用於製作上述實施例中的垂直電荷轉移光電感測器。以下結合第5a圖至第19圖對所述製作方法進行說明。
首先，參照第5a圖，提供基底100，如矽基底。所述基底100具有第一摻雜類型。所述第一摻雜類型例如為p型。
接著，在所述基底100中形成深溝槽隔離結構DTI和淺溝槽隔離結構STI。
具體來說，如第5a圖所示，在基底100表面堆疊墊氧化層101（例如採用氧化矽）和硬掩模層，所述硬掩模層例如包括第一硬掩模層102和位於第一硬掩模層102上的第二硬掩模層103，第一硬掩模層102例如包括氮化矽，第二硬掩模層103例如包括氧化矽。之後，蝕刻所述硬掩模層、墊氧化層101以及基底100，形成從所述硬掩模層頂面延伸至基底100內的深溝槽DT，所述深溝槽DT的深度可大於1.5μm。第5b圖示出了形成深溝槽DT後的基底100平面，第5a圖可為第5b圖中A-A'線的截面。參照第5b圖，所述深溝槽DT可在基底100的平面內延伸，其分隔基底100並形成多個圖像單元區PA，所述深溝槽DT包圍每個所述圖像單元區PA。
如第6圖所示，接著，可在深溝槽DT和基底100頂面形成第一犧牲層104，並在第一犧牲層104頂面形成第一光阻層PR1，對所述第一光阻層PR1進行光刻製程以定義出淺溝槽圖形。第一犧牲層104可採用底部抗反射材料BARC。如第7圖所示，利用第一光阻層PR1作為掩模蝕刻犧牲層104，再利用犧牲層104作為阻擋層，蝕刻所述硬掩模層、墊氧化層101以及基底100，形成從所述硬掩模層頂面延伸至基底100內的淺溝槽ST，淺溝槽ST的深度例如為150nm~450nm。在蝕刻過程中，第一光阻層PR1和犧牲層104會被消耗一部分。在蝕刻完成後，深溝槽DT內剩餘的犧牲層104的頂面較佳高於第一硬掩模層102的頂面，以保護深溝槽DT的側壁。如第8圖所示，在形成淺溝槽ST後，去除剩餘的犧牲層104，使得深溝槽DT和淺溝槽ST都為未填充狀態。所述淺溝槽ST係形成於每個圖像單元區PA，每個圖像單元區PA內的所述淺溝槽ST係沿著橫向延伸且與深溝槽DT連通，位於淺溝槽ST兩側的圖像單元區PA則分別作為感光區10和電荷讀取區20。在本實施例中，感光區10和電荷讀取區20可以第3圖所示之方式排佈，第8圖可對應第3圖中A-A'線位置的截面。
如第9a圖所示，在深溝槽DT和淺溝槽ST的內壁形成線性隔離層105。線性隔離層105可包括氧化矽，其厚度例如約為50Å~200Å。之後可進行退火。然後，沉積導電材料，使其填充深溝槽DT和淺溝槽ST並覆蓋所述硬掩模層，然後對所述導電材料的頂面進行平坦化處理（如CMP），剩餘位於深溝槽DT和淺溝槽ST內的所述導電材料形成溝槽電極層106。可選的溝槽電極層106材料包括鎢、矽化鎢、鈦、氮化鈦以及摻雜多晶矽中的一種或者兩種以上的組合。在本實施例中，溝槽電極層106例如為摻雜多晶矽，在沉積結束後，可進行退火以使所述摻雜多晶矽重新結晶，以獲得合適的晶粒尺寸。第9b圖所示的平面例如位於淺溝槽ST的位置，其中省略了線性隔離層105。第9a圖可為第9b圖中A-A'線位置的截面。如第9b圖所示，在形成溝槽電極層106後，在本實施例中，深溝槽DT和淺溝槽ST內的溝槽電極層106在圖像單元區PA的邊界處相互連接，但不限於此。在另一實施例中，深溝槽DT和淺溝槽ST內的溝槽電極層106也可分別形成，其在圖像單元區PA的邊界處也可不連接。
如第10a圖所示，在基底100上形成用於蝕刻溝槽電極層106的掩模圖形。例如先在第一表面100a上形成一第三硬掩模層107，所述第三硬掩模層107可採用底部抗反射層（BARC）、氮化矽、碳化矽或其它適合材料，再於第三硬掩模層107表面形成第二光阻層PR2，並對第二光阻層PR2進行光刻以形成開口30，所述開口30露出溝槽電極層106的蝕刻區域。
第10b圖示出了基底100及形成於基底100上具有開口30的第二光阻層PR2。第10a圖可為第10b圖中A-A'線位置的截面。參照第10b圖，為了降低要在電荷讀取區20周圍形成的溝槽電極對電荷讀取區20形成的MOS電晶體的阱區電位的影響，第二光阻層PR2中的開口30會露出淺溝槽ST內溝槽電極層106的部分頂面，還露出位於電荷讀取區20周向上的深溝槽DT內的溝槽電極層106的至少部分頂面。在本實施例中，基底100上的多個圖像單元區PA中，分別位於兩個相鄰的圖像單元區PA中的兩個電荷讀取區20係彼此相鄰，位於這兩個電荷讀取區20之間的深溝槽DT由於兩側都不是感光區10，即不用於收集光電子，這部分的深溝槽DT內不需要形成溝槽電極，因而其內的溝槽電極層106頂面都全部露出。此外，部分深溝槽DT兩側分別為不同圖像單元區PA的感光區10，這部分的深溝槽DT中形成溝槽電極時不會影響電荷讀取區20的MOS電晶體，因此不用被開口30裸露。
但本發明不限於此，根據圖像單元區的排佈不同，第二光阻層PR2的圖案可不同於第10b圖所示的設置方式。例如參照第4圖，在另一實施例中，基底100上的多個圖像單元區PA中，一個圖像單元區PA的電荷讀取區20會與另一個圖像單元區PA的感光區10相鄰，位於它們之間的深溝槽DT的一側為電荷讀取區20，另一側為感光區10，此時，為了形成溝槽電極以降低感光區10漏電的風險，可使第二光阻層PR2覆蓋這部分深溝槽DT中朝向感光區10的部分溝槽電極層106，以避免被蝕刻。同時，為了避免這部分深溝槽DT中所要形成的溝槽電極對電荷讀取區20一側的阱區電位造成影響，這部分深溝槽DT中的溝槽電極層106在靠近電荷讀取區20的部分頂面會被開口30裸露。
如第11a圖所示，利用上述第二光阻層PR2作為掩模，先蝕刻第三硬掩模層107，然後利用第三硬掩模層107作為掩模，回蝕刻溝槽電極層106，在位於電荷讀取區20周向上的深溝槽DT和淺溝槽ST內形成第一空隙T1。在本實施例中，所述第一空隙T1露出了位於電荷讀取區20周向上的深溝槽DT和淺溝槽ST內覆蓋於電荷讀取區20側面的至少部分線性隔離層105。
第一空隙T1可環繞電荷讀取區20。如第11a圖所示，淺溝槽ST內部分寬度的溝槽電極層106會被蝕刻，淺溝槽ST內的第一空隙T1露出剩餘的溝槽電極層106側面。對於位於電荷讀取區20周向上的深溝槽DT，由於其兩側均為電荷讀取區20，這部分深溝槽DT內全部寬度的溝槽電極層106都可被蝕刻，這部分深溝槽DT內的第一空隙T1會位於剩餘的溝槽電極層106上方。對於位於一個圖像單元區PA的電荷讀取區20與另一個圖像單元區PA的感光區10之間的深溝槽DT而言，此次回蝕刻可僅蝕刻靠近電荷讀取區20的部分寬度的溝槽電極層106，從而在蝕刻之後第一空隙T1會露出溝槽電極層106朝向電荷讀取區20的部分側面。
參照第11a圖，第一空隙T1的深度可大於或等於蝕刻之前淺溝槽ST內溝槽電極層106的厚度，從而覆蓋於所述淺溝槽ST底面的部分線性隔離層105會從第一空隙T1露出。但本發明不限於此，例如參照第11b圖，在另一實施例中，第一空隙T1的深度也可小於蝕刻前淺溝槽ST內溝槽電極層106的厚度，淺溝槽ST底部填充的溝槽電極層106未被蝕刻。這種情況下，在後續形成的淺溝槽電極上施加的電壓對於淺溝槽ST底面附近的影響會較大，通過施加合適的電壓，可降低光電子在淺溝槽ST底面附近被捕獲的風險。
在如第11a圖所示的結構基礎上去除第三硬掩模層107。接著，如第12圖所示，在第一空隙T1以及第二硬掩模層103及深溝槽DT和淺溝槽ST的上方形成第一填充介電層108，第一填充介電層108可採用氧化矽。之後，如第13圖所示，對第一填充介電層108的頂面進行平坦化處理（如CMP），露出第一硬掩模層102的頂面，剩餘的第一填充介電層108則填充在第一空隙T1內。
如第14圖所示，再次回蝕刻溝槽電極層106，使溝槽電極層106的頂面低於基底100的頂面。經過該再次回蝕刻，淺溝槽ST和深溝槽DT的頂部會形成第二空隙T2，剩餘的溝槽電極層106則形成位於深溝槽ST的深溝槽電極E11和位於淺溝槽ST內的淺溝槽電極E12，深溝槽電極E11和淺溝槽電極E12的頂面不超過基底100的頂面，以與後續形成於基底100上的閘極結構隔離。在本實施例中，深溝槽電極E11和淺溝槽電極E12相連接。在進行該再次回蝕刻時，可保留部分位於非圖像單元形成區（如週邊電路區）的溝槽電極層106，以便在所述非圖像單元形成區中形成深溝槽電極E11和淺溝槽電極E12的電極端子。
如第15圖所示，在第二空隙T2內形成第二填充介電層109。基底100中形成了分別對應深溝槽DT和淺溝槽ST的深溝槽隔離結構DTI和淺溝槽隔離結構STI。所述深溝槽隔離結構DTI包括深溝槽DT、形成於深溝槽DT內的深溝槽電極E11以及填充深溝槽DT且隔離深溝槽電極E11與基底100的深溝槽隔離介質，所述深溝槽隔離介質包括部分的線性隔離層105、部分的第一填充介電層108和部分的第二填充介電層109。所述淺溝槽隔離結構包括淺溝槽ST、形成於淺溝槽ST內的淺溝槽電極E12以及填充淺溝槽DT且隔離淺溝槽電極E12與基底100的淺溝槽隔離介質，所述淺溝槽隔離介質包括部分的線性隔離層105、部分的第一填充介電層108和部分的第二填充介電層109。
接著在基底100上形成閘極結構，並在所述電荷讀取區20形成分別位於所述閘極結構兩側的源極區和汲極區，具體可採用如下製程。
如第16圖所示，回蝕刻所述淺溝槽隔離介質，使得淺溝槽ST中剩餘的所述淺溝槽隔離介質的頂面低於所述深溝槽隔離介質的頂面且不低於基底100的頂面（例如高於墊氧化層101的頂面），之後去除基底100上的第一硬掩模層102和墊氧化層101，並在去除後的基底100表面形成閘介電層110。在去除第一硬掩模層102後以及形成閘介電層110之前，可以通過離子注入方式在電荷讀取區20形成阱區（如p阱區，圖未示）。
如第17圖所示，在基底100上對應的各圖像單元區PA中形成浮閘材料層120，所述浮閘材料層120會被深溝槽隔離結構DTI所包圍。
如第18圖所示，回蝕刻深溝槽DT中的溝槽隔離介質，在相鄰圖像單元區PA的浮閘材料層120之間形成凹槽，之後在浮閘材料層120表面和所述凹槽的內表面形成閘間介電層130。所述閘間介電層130如採用ONO（氧化層-氮化層-氧化層）結構。之後，如第19圖所示，在基底100上沉積摻雜多晶矽材料，以形成控制閘材料層140。
進一步而言，參照第2圖，在第19圖所示結構的基礎上，所述製作方法還可包括：
利用光刻製程定義出控制閘CG的範圍，蝕刻控制閘材料層140及其下方的閘間介電層130以及浮閘材料層120，以在各個圖像單元區PA上形成相應的浮閘FG和控制閘CG，部分電荷讀取區20位於控制閘CG兩側，可對所述控制閘CG兩側的電荷讀取區20進行LDD注入，然後在控制閘CG、閘間介電層130以及浮閘FG的側面形成側壁，以及形成閘極結構，多個圖像單元區PA上的控制閘CG可連接形成至少一條字元線；
然後，對所述閘極結構兩側的電荷讀取區20進行源極/汲極離子注入，分別形成源極區和汲極區。接著，可形成層間介電層以覆蓋所述閘極結構及基底100，並形成貫穿所述層間介電層的接觸插塞，以分別與所述源極區和汲極區連接，再於所述層間介電層上形成連接所述源極區的源極線和連接所述汲極區的位元線（圖未示）。
之後，可從遠離所述閘極結構的一側減薄基底100，露出深溝槽隔離結構DTI中的線性隔離層105或深溝槽電極E11。如此，深溝槽隔離結構DTI會貫穿基底100而將兩側的圖像單元區PA完全隔離，有助於降低串擾。進一步來說，可在減薄後的基底100表面形成基底電極E2，以通過基底電極E2對各圖像單元區PA的基底100施加電壓。此外，可在第二表面100b以及基底電極E2與深溝槽隔離結構DTI之間形成高介電常數材料層150，以提高光電轉換效率。
經過上述製程，所得到的垂直電荷轉移光電感測器如第2圖和第3圖所示，其中深溝槽隔離結構DTI和淺溝槽隔離結構STI內分別形成有深溝槽電極E11和淺溝槽電極E12，並且可通過調整淺溝槽隔離結構STI內分別靠近感光區10和電荷讀取區20的淺溝槽隔離介質的厚度來使同一圖像單元區PA內的淺溝槽電極E12向位於所在淺溝槽隔離結構STI一側的感光區10偏移。如此，在感光運作時，深溝槽電極E11和淺溝槽電極E12與基底電極E2可耦合使用，所述淺溝槽電極E12對於感光區10電位的影響會相對於電荷讀取區20電位的影響為大，可以在降低感光區10光電子於淺溝槽隔離結構STI與基底100的介面處的被捕獲概率的同時，降低對電荷讀取區20中MOS電晶體的阱區電位的影響。
本發明實施例還涉及上述垂直電荷轉移光電感測器的運作方法。所述運作方法包括感光運作和光電子讀取運作。其中，在進行所述感光運作時，在所述閘極結構上施加一正電壓（如0V~5V），在基底100上施加第一負電壓（如-3V~0V），在深溝槽電極E11和淺溝槽電極E12上施加一電位較所述第一負電壓低的第二負電壓（如-6V~-1V），以收集光電子至感光區10的頂面，在進行所述光電子讀取運作時，保持所述第一負電壓和所述第二負電壓，對所述閘極結構、所述源極區及所述汲極區施加相應的電壓，以檢測感光前和感光後所述MOS電晶體的閾值電壓變化，從而實現所述光電子的讀取。
所述運作方法還可包括復位運作。在進行所述復位運作時，可在基底100上施加第一重定電壓，在深溝槽電極E11和淺溝槽電極E12上施加一電位較所述第一重定電壓高的第二重定電壓，在所述閘極結構上施加一電位小於或等於所述第一重定電壓的第三重定電壓，使得所述光電子在基底100中複合。在上述感光運作及復位運作中，位於電荷讀取區20的源極區和汲極區可接地。
利用所述運作方法可實現光電轉換，其中，通過在深溝槽電極E11和淺溝槽電極E12與基底100之間形成負偏壓，其能夠提高深溝槽隔離結構DTI和淺溝槽隔離結構STI與基底100介面處的勢壘，使得感光過程中光電子在所述介面處被捕獲的概率降低，以減小光電子損失，有助於提高量子效率。此外，在復位時，通過在深溝槽電極E11和淺溝槽電極E12與基底100之間形成正偏壓，便於釋放陷於深溝槽隔離結構DTI和淺溝槽隔離結構STI與基底100的介面處的電子，有助於改善背景雜訊。
上述描述僅是對本發明較佳實施例的描述，並非對本發明權利範圍的任何限定，任何本領域技術人員在不脫離本發明的精神和範圍內，都可以利用上述揭示的方法和技術內容對本發明技術方案做出可能的變動和修改，因此，凡是未脫離本發明技術方案的內容，依據本發明的技術實質對以上實施例所作的任何簡單修改、等同變化及修飾，均屬於本發明技術方案的保護範圍。
10:感光區 20:電荷讀取區 30:開口 100:基底 100a:第一表面 100b:第二表面 101:墊氧化層 102:第一硬掩模層 103:第二硬掩模層 104:第一犧牲層 105:線性隔離層 106:溝槽電極層 107:第三硬掩模層 108:第一填充介電層 109:第二填充介電層 110:閘介電層 120:浮閘材料層 130:閘間介電層 150:高介電常數材料層 CG:控制閘 DT:深溝槽 DTI:深溝槽隔離結構 E1:溝槽電極 E2:基底電極 E11:深溝槽電極 E12:淺溝槽電極 FG:浮閘 PA:圖像單元區 PR1:第一光阻層 PR2:第二光阻層 ST:淺溝槽 STI:淺溝槽隔離結構 T1:第一空隙 T2:第二空隙
第1圖是一種垂直電荷轉移光電感測器的截面示意圖。 第2圖是本發明一實施例中垂直電荷轉移光電感測器的截面示意圖。 第3圖是本發明一實施例中基底的平面示意圖。 第4圖是本發明另一實施例中基底的平面示意圖。 第5a圖是根據本發明一實施例的垂直電荷轉移光電感測器的製作方法中在基底中形成深溝槽後的截面示意圖。 第5b圖是根據本發明一實施例的垂直電荷轉移光電感測器的製作方法中在基底中形成深溝槽後的基底的平面示意圖。 第6圖是根據本發明一實施例的垂直電荷轉移光電感測器的製作方法中在基底上形成第一光阻層後的截面示意圖。 第7圖是根據本發明一實施例的垂直電荷轉移光電感測器的製作方法中在基底中形成淺溝槽後的截面示意圖。 第8圖是根據本發明一實施例的垂直電荷轉移光電感測器的製作方法中去除犧牲層後的截面示意圖。 第9a圖是根據本發明一實施例的垂直電荷轉移光電感測器的製作方法中形成溝槽電極層後的截面示意圖。 第9b圖是根據本發明一實施例的垂直電荷轉移光電感測器的製作方法中形成溝槽電極層後的基底的平面示意圖。 第10a圖是根據本發明一實施例的垂直電荷轉移光電感測器的製作方法中在基底上形成第二光阻層後的截面示意圖。 第10b圖是根據本發明一實施例的垂直電荷轉移光電感測器的製作方法中在基底和第二光阻層的平面示意圖。 第11a圖是根據本發明一實施例的垂直電荷轉移光電感測器的製作方法中在深溝槽和淺溝槽內形成第一空隙後的截面示意圖。 第11b圖是根據本發明另一實施例的垂直電荷轉移光電感測器的製作方法中在深溝槽和淺溝槽內形成第一空隙後的截面示意圖。 第12圖是根據本發明一實施例的垂直電荷轉移光電感測器的製作方法中在形成第一填充介電層後的截面示意圖。 第13圖是根據本發明一實施例的垂直電荷轉移光電感測器的製作方法中在對第一填充介電層的頂面進行平坦化處理後的截面示意圖。 第14圖是根據本發明一實施例的垂直電荷轉移光電感測器的製作方法中在再次回蝕刻所述溝槽電極層以形成深溝槽電極和淺溝槽電極後的截面示意圖。 第15圖是根據本發明一實施例的垂直電荷轉移光電感測器的製作方法中在形成第二填充介電層後的截面示意圖。 第16圖是根據本發明一實施例的垂直電荷轉移光電感測器的製作方法中在去除硬掩模層和部分淺溝槽隔離介質的截面示意圖。 第17圖是根據本發明一實施例的垂直電荷轉移光電感測器的製作方法中在形成閘介電層和浮閘材料層後的截面示意圖。 第18圖是根據本發明一實施例的垂直電荷轉移光電感測器的製作方法中在去除部分深溝槽隔離介質並形成閘間介電層和控制閘材料層後的截面示意圖。 第19圖是根據本發明一實施例的垂直電荷轉移光電感測器的製作方法中在形成控制閘材料層後的截面示意圖。
10:感光區
20:電荷讀取區
100:基底
105:線性隔離層
108:第一填充介電層
109:第二填充介電層
110:閘介電層
130:閘間介電層
150:高介電常數材料層
CG:控制閘
DTI:深溝槽隔離結構
E2:基底電極
E11:深溝槽電極
E12:淺溝槽電極
FG:浮閘
PA:圖像單元區
STI:淺溝槽隔離結構

Claims (20)

  1. 一種垂直電荷轉移光電感測器，包括： 具有第一摻雜類型的基底； 深溝槽隔離結構，包括貫穿所述基底的深溝槽、形成於所述深溝槽內的深溝槽電極以及填充所述深溝槽並隔離所述深溝槽電極與所述基底的深溝槽隔離介質，所述深溝槽隔離結構分隔所述基底，以限定出多個圖像單元區； 淺溝槽隔離結構，包括從所述基底表面延伸至所述基底內的淺溝槽、形成於所述淺溝槽內的淺溝槽電極以及填充所述淺溝槽並隔離所述淺溝槽電極與所述基底的淺溝槽隔離介質，所述淺溝槽隔離結構橫穿所述圖像單元區，以在所述淺溝槽隔離結構兩側分別形成一感光區和一電荷讀取區； 閘極結構，形成於所述圖像單元區表面，並從所述感光區延伸至所述電荷讀取區，對應所述感光區的所述閘極結構與所述基底共同構成用於收集光電荷的MOS電容；以及 源極區和汲極區，形成於所述電荷讀取區且分別位於所述閘極結構的兩側，對應所述電荷讀取區的所述閘極結構、所述源極區及所述汲極區共同構成用於讀取所述光電荷的MOS電晶體。
  2. 如申請專利範圍第1項所述的垂直電荷轉移光電感測器，其中所述淺溝槽隔離結構中的所述淺溝槽電極向位於所述淺溝槽隔離結構一側的所述感光區偏移。
  3. 如申請專利範圍第2項所述的垂直電荷轉移光電感測器，其中所述淺溝槽電極沿著所述淺溝槽中用於形成所述感光區的側壁延伸，或者所述淺溝槽電極沿著所述淺溝槽中用於形成所述感光區的側壁和所述淺溝槽的底面延伸。
  4. 如申請專利範圍第1項所述的垂直電荷轉移光電感測器，其中所述深溝槽隔離結構中的所述深溝槽電極沿著各所述圖像單元區的周向設置，在每個所述圖像單元區的周向上，相較於位於所述感光區週邊的所述深溝槽電極，位於所述電荷讀取區週邊的所述深溝槽電極係朝遠離所述電荷讀取區的方向偏移。
  5. 如申請專利範圍第4項所述的垂直電荷轉移光電感測器，其中多個所述圖像單元區中分屬不同所述圖像單元區的兩個電荷讀取區係彼此相鄰，在所述屬於不同所述圖像單元區的兩個電荷讀取區之間的所述深溝槽隔離結構中，所述深溝槽電極從低於所述淺溝槽的位置延伸到所述淺溝槽的底面附近。
  6. 如申請專利範圍第4項所述的垂直電荷轉移光電感測器，其中多個所述圖像單元區中分屬不同所述圖像單元區的兩個感光區係彼此相鄰，在所述屬於不同所述圖像單元區的兩個感光區之間的所述深溝槽隔離結構中，所述深溝槽電極從低於所述淺溝槽的位置延伸到所述淺溝槽內的所述淺溝槽電極的至少部分高度的位置。
  7. 如申請專利範圍第4項所述的垂直電荷轉移光電感測器，其中多個所述圖像單元區中分屬不同所述圖像單元區的感光區和電荷讀取區係彼此相鄰，在所述屬於不同所述圖像單元區的感光區和電荷讀取區之間的所述深溝槽隔離結構中，所述深溝槽電極從低於所述淺溝槽的位置延伸到所述淺溝槽內的所述淺溝槽電極的至少部分高度的位置，且所述深溝槽電極朝遠離所述電荷讀取區的方向偏移。
  8. 如申請專利範圍第1項所述的垂直電荷轉移光電感測器，其中所述深溝槽隔離介質和所述淺溝槽隔離介質包括： 線性隔離層，形成於所述深溝槽和所述淺溝槽的內壁，所述深溝槽電極形成於所述深溝槽內部分的所述線性隔離層表面，所述淺溝槽電極形成於所述淺溝槽內部分的所述線性隔離層表面； 第一填充介電層，形成於所述深溝槽內另一部分的所述線性隔離層表面並與所述深溝槽電極鄰接，還形成於所述淺溝槽內另一部分的所述線性隔離層表面並與所述淺溝槽電極鄰接，所述第一填充介電層和所述線性隔離層的疊層圍設於所述電荷讀取區的側面，以隔離所述電荷讀取區與所述深溝槽電極以及所述淺溝槽電極；以及 第二填充介電層，形成於所述淺溝槽電極的頂面和所述深溝槽電極的頂面。
  9. 如申請專利範圍第8項所述的垂直電荷轉移光電感測器，其中在所述淺溝槽的至少部分深度內，所述淺溝槽電極與所述第一填充介電層沿著所述淺溝槽的寬度方向並列設置。
  10. 如申請專利範圍第8項所述的垂直電荷轉移光電感測器，其中形成於所述淺溝槽底面的所述線性隔離層被所述淺溝槽電極覆蓋，或者形成於所述淺溝槽底面的所述線性隔離結構層的一部分被所述淺溝槽電極覆蓋，另一部分則被所述第一填充介電層覆蓋。
  11. 如申請專利範圍第8項所述的垂直電荷轉移光電感測器，其中多個所述圖像單元區中分屬不同所述圖像單元區的兩個電荷讀取區係彼此相鄰，在所述屬於不同所述圖像單元區的兩個電荷讀取區之間的所述深溝槽隔離結構中，所述第一填充介電層係位於所述深溝槽電極的上方。
  12. 如申請專利範圍第8項所述的垂直電荷轉移光電感測器，其中所述線性隔離結構層的厚度為5nm~20nm，所述第一填充介電層的厚度為10nm~ 50nm。
  13. 如申請專利範圍第1-8項任一項所述的垂直電荷轉移光電感測器，其中所述淺溝槽電極在所述淺溝槽內橫向延伸並與所述深溝槽電極電連接。
  14. 一種垂直電荷轉移光電感測器的製作方法，其中所述製作方法包括： 提供基底，所述基底具有第一摻雜類型； 形成從所述基底的一側延伸至所述基底內的深溝槽和淺溝槽； 在所述基底中形成深溝槽隔離結構和淺溝槽隔離結構，所述深溝槽隔離結構包括所述深溝槽、形成於所述深溝槽內的深溝槽電極以及填充所述深溝槽並隔離所述深溝槽電極與所述基底的深溝槽隔離介質，所述深溝槽隔離結構分隔所述基底，以限定出多個圖像單元區，所述淺溝槽隔離結構包括所述淺溝槽、形成於所述淺溝槽內的淺溝槽電極以及填充所述淺溝槽並隔離所述淺溝槽電極與所述基底的淺溝槽隔離介質，所述淺溝槽隔離結構橫穿每個所述圖像單元區，以在所述淺溝槽隔離結構兩側分別形成一感光區和一電荷讀取區；以及 在所述圖像單元區表面形成閘極結構，並在所述電荷讀取區形成分別位於所述閘極結構兩側的源極區和汲極區，所述閘極結構從所述感光區延伸至所述電荷讀取區，對應所述感光區的所述閘極結構與所述基底共同構成用於收集光電荷的MOS電容，對應所述電荷讀取區的所述閘極結構、所述源極區以及所述汲極區共同構成用於讀取所述光電荷的MOS電晶體。
  15. 如申請專利範圍第14項所述的製作方法，其中在所述基底中分別形成深溝槽隔離結構和淺溝槽隔離結構的步驟包括： 在所述深溝槽和所述淺溝槽的內壁形成線性隔離層； 在所述深溝槽和所述淺溝槽內填充溝槽電極層； 回蝕刻所述溝槽電極層，以在位於所述電荷讀取區周向上的所述深溝槽和所述淺溝槽內形成第一空隙，所述第一空隙露出所述深溝槽和所述淺溝槽內覆蓋於所述電荷讀取區側面的至少部分的所述線性隔離層； 在所述第一空隙內形成第一填充介電層； 再次回蝕刻所述溝槽電極層，使所述溝槽電極層的頂面低於所述基底的頂面，以在所述深溝槽和所述淺溝槽的頂部形成第二空隙，剩餘的所述溝槽電極層則形成位於所述深溝槽內的所述深溝槽電極和位於所述淺溝槽內的所述淺溝槽電極；以及 在所述第二空隙內形成第二填充介電層，以在所述基底中形成分別對應所述深溝槽和所述淺溝槽的所述深溝槽隔離結構和所述淺溝槽隔離結構。
  16. 如申請專利範圍第15項所述的製作方法，其中多個所述圖像單元區中分屬不同所述圖像單元區的兩個電荷讀取區係彼此相鄰，在所述屬於不同所述圖像單元區的兩個電荷讀取區之間的所述深溝槽內形成的所述第一空隙係位於剩餘的所述溝槽電極層上方。
  17. 如申請專利範圍第15項所述的製作方法，其中多個所述圖像單元區中分屬不同所述圖像單元區的感光區和電荷讀取區係彼此相鄰，在所述屬於不同所述圖像單元區的感光區和電荷讀取區之間的所述深溝槽內形成的所述第一空隙係露出剩餘的所述溝槽電極層中朝向所述電荷讀取區的部分側面。
  18. 如申請專利範圍第15項所述的製作方法，其中多個所述圖像單元區中的所述第一空隙還露出覆蓋於所述淺溝槽底面的部分所述線性隔離層。
  19. 一種如申請專利範圍第1-13項任一項所述的垂直電荷轉移光電感測器的運作方法，其中所述運作方法包括感光運作和光電子讀取運作，其中在進行所述感光運作時，在所述閘極結構上施加一正電壓，在所述基底上施加第一負電壓，在所述深溝槽電極和所述淺溝槽電極上施加一電位較所述第一負電壓低的第二負電壓，以收集光電子至所述感光區的頂面，在進行所述光電子讀取運作時，保持所述第一負電壓和所述第二負電壓，對所述閘極結構、所述源極區及所述汲極區施加相應的電壓，以檢測感光前和感光後所述MOS電晶體的閾值電壓變化，從而實現所述光電子的讀取。
  20. 如申請專利範圍第19項所述的運作方法，其中還包括復位運作，在進行所述復位運作時，在所述基底上施加第一重定電壓，在所述深溝槽電極和所述淺溝槽電極上施加一電位較所述第一重定電壓高的第二重定電壓，在所述閘極結構上施加一電位小於或等於所述第一重定電壓的第三重定電壓，以使所述光電子在所述基底中複合。
TW112149236A 2023-02-14 2023-12-18 垂直電荷轉移光電感測器及其製作方法與運作方法 TW202433739A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN2023101303941 2023-02-14
CN202310130394.1A CN118538740A (zh) 2023-02-14 2023-02-14 垂直电荷转移光电传感器及其制作方法、操作方法

Publications (1)

Publication Number Publication Date
TW202433739A true TW202433739A (zh) 2024-08-16

Family

ID=92381385

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112149236A TW202433739A (zh) 2023-02-14 2023-12-18 垂直電荷轉移光電感測器及其製作方法與運作方法

Country Status (3)

Country Link
CN (1) CN118538740A (zh)
TW (1) TW202433739A (zh)
WO (1) WO2024169356A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106783899A (zh) * 2016-11-30 2017-05-31 上海华力微电子有限公司 一种降低cmos图像传感器暗电流的方法
TWI645554B (zh) * 2017-10-06 2018-12-21 Powerchip Technology Corporation Cmos影像感測器的深溝渠隔離結構及其製造方法
CN112397539B (zh) * 2020-11-13 2024-04-16 武汉新芯集成电路制造有限公司 图像传感器及其制作方法
CN113363271B (zh) * 2021-05-31 2023-12-22 武汉新芯集成电路制造有限公司 感光阵列及成像设备
CN114023776B (zh) * 2021-11-05 2024-10-15 武汉新芯集成电路股份有限公司 光电传感器及其制作方法

Also Published As

Publication number Publication date
CN118538740A (zh) 2024-08-23
WO2024169356A1 (zh) 2024-08-22

Similar Documents

Publication Publication Date Title
US11948956B2 (en) Image sensors including an amorphous region and an electron suppression region
US10707254B2 (en) Semiconductor devices
US7183129B2 (en) Method for manufacturing CMOS image sensor using spacer etching barrier film
US7749831B2 (en) Methods for fabricating solid state image sensor devices having non-planar transistors
US8637910B2 (en) Image sensor
US7999292B2 (en) Image sensor and manufacturing method thereof
KR20190037186A (ko) 핀형 포토다이오드 이미지 센서에 대한 후방 측 깊은 트렌치 격리(bdti) 구조물
US9111829B2 (en) Color-optimized image sensor
US20230261024A1 (en) Image Sensor and Method of Fabricating Same
KR102699394B1 (ko) 이미지 센서를 위한 후면 구조체
US20220262829A1 (en) Semiconductor device
US20100079638A1 (en) Image Sensor and Method For Manufacturing the Same
US20090166687A1 (en) Image Sensor and Method for Manufacturing the Same
KR100664863B1 (ko) 집적도가 향상된 씨모스 이미지센서 및 그 제조 방법
US11881496B2 (en) Image sensor
WO2024169356A1 (zh) 垂直电荷转移光电传感器及其制作方法、操作方法
US12046617B2 (en) Image sensor and method of fabricating the same
TWI857836B (zh) 垂直電荷轉移成像感測器及其製作方法
US20240145514A1 (en) Image sensor
WO2024109379A1 (zh) 垂直电荷转移成像传感器及其制作方法
KR100873812B1 (ko) 전하용량을 향상시키기 위한 이미지센서 및 그 제조 방법
CN118866913A (zh) 垂直电荷转移光电传感器